/* auto generated: Monday, August 15th, 2016 12:26:49pm */
/*
 * Copyright (c) 2016, Intel Corporation. All rights reserved.
 *
 * Redistribution and use in source and binary forms, with or without
 * modification, are permitted provided that the following conditions are met:
 *
 * Redistributions of source code must retain the above copyright notice, this
 * list of conditions and the following disclaimer.
 *
 * Redistributions in binary form must reproduce the above copyright notice,
 * this list of conditions and the following disclaimer in the documentation
 * and/or other materials provided with the distribution.
 *
 * Neither the name of Intel nor the names of its contributors may be used
 * to endorse or promote products derived from this software without specific
 * prior written permission.
 *
 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
 * POSSIBILITY OF SUCH DAMAGE.
 */
#ifndef __MNH_HWIO_PCIE_EP_
#define __MNH_HWIO_PCIE_EP_

#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REGOFF 0x0
#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_VENDOR_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_VENDOR_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_DEVICE_ID_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_TYPE0_HDR_DEVICE_ID_VENDOR_ID_PCI_TYPE0_DEVICE_ID_FLDSHFT (16)

#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_REGOFF 0x4
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_IO_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_IO_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_MEM_SPACE_EN_FLDMASK (0x2)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_MEM_SPACE_EN_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_BUS_MASTER_EN_FLDMASK (0x4)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_BUS_MASTER_EN_FLDSHFT (2)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_MWI_ENABLE_FLDMASK (0x10)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_MWI_ENABLE_FLDSHFT (4)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_VGA_PALETTE_SNOOP_FLDMASK (0x20)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_VGA_PALETTE_SNOOP_FLDSHFT (5)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_PARITY_ERR_EN_FLDMASK (0x40)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_PARITY_ERR_EN_FLDSHFT (6)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_IDSEL_STEPPING_FLDMASK (0x80)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_IDSEL_STEPPING_FLDSHFT (7)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SERREN_FLDMASK (0x100)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_SERREN_FLDSHFT (8)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_9_FLDMASK (0x200)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_9_FLDSHFT (9)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_INT_EN_FLDMASK (0x400)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE0_INT_EN_FLDSHFT (10)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_RESERV_FLDMASK (0xf800)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_PCI_TYPE_RESERV_FLDSHFT (11)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_IMM_READINESS_FLDMASK (0x10000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_IMM_READINESS_FLDSHFT (16)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_17_FLDMASK (0x60000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_17_FLDSHFT (17)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_INT_STATUS_FLDMASK (0x80000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_INT_STATUS_FLDSHFT (19)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_CAP_LIST_FLDMASK (0x100000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_CAP_LIST_FLDSHFT (20)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_FAST_66MHZ_CAP_FLDMASK (0x200000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_FAST_66MHZ_CAP_FLDSHFT (21)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_22_FLDMASK (0x400000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RSVDP_22_FLDSHFT (22)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_FAST_B2B_CAP_FLDMASK (0x800000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_FAST_B2B_CAP_FLDSHFT (23)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_MASTER_DPE_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_MASTER_DPE_FLDSHFT (24)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_DEV_SEL_TIMING_FLDMASK (0x6000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_DEV_SEL_TIMING_FLDSHFT (25)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_SIGNALED_TARGET_ABORT_FLDMASK (0x8000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_SIGNALED_TARGET_ABORT_FLDSHFT (27)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RCVD_TARGET_ABORT_FLDMASK (0x10000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RCVD_TARGET_ABORT_FLDSHFT (28)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RCVD_MASTER_ABORT_FLDMASK (0x20000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_RCVD_MASTER_ABORT_FLDSHFT (29)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_SIGNALED_SYS_ERR_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_SIGNALED_SYS_ERR_FLDSHFT (30)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_DETECTED_PARITY_ERR_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_TYPE0_HDR_STATUS_COMMAND_DETECTED_PARITY_ERR_FLDSHFT (31)

#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_REGOFF 0x8
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID_FLDMASK (0xff)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_FLDSHFT (8)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_FLDSHFT (16)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_FLDSHFT (24)

#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REGOFF 0xc
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_CACHE_LINE_SIZE_FLDMASK (0xff)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_CACHE_LINE_SIZE_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_LATENCY_MASTER_TIMER_FLDMASK (0xff00)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_LATENCY_MASTER_TIMER_FLDSHFT (8)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_HEADER_TYPE_FLDMASK (0x7f0000)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_HEADER_TYPE_FLDSHFT (16)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_MULTI_FUNC_FLDMASK (0x800000)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_MULTI_FUNC_FLDSHFT (23)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_BIST_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_BIST_FLDSHFT (24)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_REGOFF 0x10
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR0_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR0_BAR0_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_REGOFF 0x14
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR1_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR1_BAR1_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_REGOFF 0x18
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR2_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR2_BAR2_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_REGOFF 0x1c
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR3_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR3_BAR3_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_REGOFF 0x20
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR4_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR4_BAR4_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_REGOFF 0x24
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_BAR5_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_MEM_IO_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_MEM_IO_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_TYPE_FLDMASK (0x6)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_TYPE_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_PREFETCH_FLDMASK (0x8)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_PREFETCH_FLDSHFT (3)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_START_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_TYPE0_HDR_BAR5_BAR5_START_FLDSHFT (4)

#define HWIO_PCIE_EP_TYPE0_HDR_CARDBUS_CIS_PTR_REGOFF 0x28
#define HWIO_PCIE_EP_TYPE0_HDR_CARDBUS_CIS_PTR_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_CARDBUS_CIS_PTR_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_CARDBUS_CIS_PTR_CARDBUS_CIS_POINTER_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_TYPE0_HDR_CARDBUS_CIS_PTR_CARDBUS_CIS_POINTER_FLDSHFT (0)

#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REGOFF 0x2c
#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_VENDOR_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_VENDOR_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_DEV_ID_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_SUBSYS_DEV_ID_FLDSHFT (16)

#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_REGOFF 0x30
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_ROM_BAR_ENABLE_FLDMASK (0x1)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_ROM_BAR_ENABLE_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_RSVDP_1_FLDMASK (0x7fe)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_EXP_ROM_BASE_ADDRESS_FLDMASK (0xfffff800)
#define HWIO_PCIE_EP_TYPE0_HDR_EXP_ROM_BASE_ADDR_EXP_ROM_BASE_ADDRESS_FLDSHFT (11)

#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_REGOFF 0x34
#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_CAP_POINTER_FLDMASK (0xff)
#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_CAP_POINTER_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_RSVDP_8_FLDMASK (0xffffff00)
#define HWIO_PCIE_EP_TYPE0_HDR_PCI_CAP_PTR_RSVDP_8_FLDSHFT (8)

#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REGOFF 0x3c
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REGOFF)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_LINE_FLDMASK (0xff)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_LINE_FLDSHFT (0)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_PIN_FLDMASK (0xff00)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_INT_PIN_FLDSHFT (8)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_RSVDP_16_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_RSVDP_16_FLDSHFT (16)

#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_REGOFF 0x0
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_REGOFF)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_EXTENDED_CAP_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_EXTENDED_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_CAP_VERSION_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_CAP_VERSION_FLDSHFT (16)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_NEXT_OFFSET_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_HEADER_NEXT_OFFSET_FLDSHFT (20)

#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_REGOFF 0x4
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_REGOFF)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_PERFORM_EQ_FLDMASK (0x1)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_PERFORM_EQ_FLDSHFT (0)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_EQ_REQ_INT_EN_FLDMASK (0x2)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_EQ_REQ_INT_EN_FLDSHFT (1)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_RSVDP_2_FLDMASK (0xfffffffc)
#define HWIO_PCIE_EP_SPCIE_CAP_LINK_CONTROL3_RSVDP_2_FLDSHFT (2)

#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_REGOFF 0x8
#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_REGOFF)
#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_LANE_ERR_STATUS_FLDMASK (0xf)
#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_LANE_ERR_STATUS_FLDSHFT (0)
#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_RSVDP_LANE_ERR_STATUS_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_SPCIE_CAP_LANE_ERR_STATUS_RSVDP_LANE_ERR_STATUS_FLDSHFT (4)

#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_REGOFF 0xc
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_REGOFF)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_TX_PRESET0_FLDMASK (0xf)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_TX_PRESET0_FLDSHFT (0)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_RX_PRESET_HINT0_FLDMASK (0x70)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_RX_PRESET_HINT0_FLDSHFT (4)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_7_FLDMASK (0x80)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_7_FLDSHFT (7)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_TX_PRESET0_FLDMASK (0xf00)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_TX_PRESET0_FLDSHFT (8)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_RX_PRESET_HINT0_FLDMASK (0x7000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_RX_PRESET_HINT0_FLDSHFT (12)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_15_FLDMASK (0x8000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_15_FLDSHFT (15)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_TX_PRESET1_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_TX_PRESET1_FLDSHFT (16)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_RX_PRESET_HINT1_FLDMASK (0x700000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_DSP_RX_PRESET_HINT1_FLDSHFT (20)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_23_FLDMASK (0x800000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_TX_PRESET1_FLDMASK (0xf000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_TX_PRESET1_FLDSHFT (24)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_RX_PRESET_HINT1_FLDMASK (0x70000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_USP_RX_PRESET_HINT1_FLDSHFT (28)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_0CH_RSVDP_31_FLDSHFT (31)

#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_REGOFF 0x10
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_REGOFF)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_TX_PRESET2_FLDMASK (0xf)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_TX_PRESET2_FLDSHFT (0)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_RX_PRESET_HINT2_FLDMASK (0x70)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_RX_PRESET_HINT2_FLDSHFT (4)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_7_FLDMASK (0x80)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_7_FLDSHFT (7)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_TX_PRESET2_FLDMASK (0xf00)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_TX_PRESET2_FLDSHFT (8)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_RX_PRESET_HINT2_FLDMASK (0x7000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_RX_PRESET_HINT2_FLDSHFT (12)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_15_FLDMASK (0x8000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_15_FLDSHFT (15)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_TX_PRESET3_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_TX_PRESET3_FLDSHFT (16)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_RX_PRESET_HINT3_FLDMASK (0x700000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_DSP_RX_PRESET_HINT3_FLDSHFT (20)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_23_FLDMASK (0x800000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_TX_PRESET3_FLDMASK (0xf000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_TX_PRESET3_FLDSHFT (24)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_RX_PRESET_HINT3_FLDMASK (0x70000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_USP_RX_PRESET_HINT3_FLDSHFT (28)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_SPCIE_CAP_SPCIE_CAP_OFF_10H_RSVDP_31_FLDSHFT (31)

#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_REGOFF 0x0
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_REGOFF)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_EXTENDED_CAP_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_EXTENDED_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_CAP_VERSION_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_CAP_VERSION_FLDSHFT (16)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_NEXT_OFFSET_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAP_HEADER_NEXT_OFFSET_FLDSHFT (20)

#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_REGOFF 0x4
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_REGOFF)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_2_PCIPM_SUPPORT_FLDMASK (0x1)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_2_PCIPM_SUPPORT_FLDSHFT (0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_1_PCIPM_SUPPORT_FLDMASK (0x2)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_1_PCIPM_SUPPORT_FLDSHFT (1)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_2_ASPM_SUPPORT_FLDMASK (0x4)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_2_ASPM_SUPPORT_FLDSHFT (2)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_1_ASPM_SUPPORT_FLDMASK (0x8)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_1_ASPM_SUPPORT_FLDSHFT (3)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_PMSUB_SUPPORT_FLDMASK (0x10)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_L1_PMSUB_SUPPORT_FLDSHFT (4)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_5_FLDMASK (0xe0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_5_FLDSHFT (5)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_COMM_MODE_SUPPORT_FLDMASK (0xff00)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_COMM_MODE_SUPPORT_FLDSHFT (8)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_PWR_ON_SCALE_SUPPORT_FLDMASK (0x30000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_PWR_ON_SCALE_SUPPORT_FLDSHFT (16)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_18_FLDMASK (0x40000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_18_FLDSHFT (18)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_PWR_ON_VALUE_SUPPORT_FLDMASK (0xf80000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_PWR_ON_VALUE_SUPPORT_FLDSHFT (19)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CAPABILITY_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_REGOFF 0x8
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_REGOFF)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_PCIPM_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_PCIPM_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_1_PCIPM_EN_FLDMASK (0x2)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_1_PCIPM_EN_FLDSHFT (1)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_ASPM_EN_FLDMASK (0x4)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_ASPM_EN_FLDSHFT (2)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_1_ASPM_EN_FLDMASK (0x8)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_1_ASPM_EN_FLDSHFT (3)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_RSVDP_4_FLDMASK (0xf0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_RSVDP_4_FLDSHFT (4)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_T_COMMON_MODE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_T_COMMON_MODE_FLDSHFT (8)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_TH_VAL_FLDMASK (0x3ff0000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_TH_VAL_FLDSHFT (16)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_RSVDP_26_FLDMASK (0x1c000000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_RSVDP_26_FLDSHFT (26)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_TH_SCA_FLDMASK (0xe0000000)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL1_L1_2_TH_SCA_FLDSHFT (29)

#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_REGOFF 0xc
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_REGOFF)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_T_POWER_ON_SCALE_FLDMASK (0x3)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_T_POWER_ON_SCALE_FLDSHFT (0)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_RSVDP_2_FLDMASK (0x4)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_RSVDP_2_FLDSHFT (2)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_T_POWER_ON_VALUE_FLDMASK (0xf8)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_T_POWER_ON_VALUE_FLDSHFT (3)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_RSVDP_8_FLDMASK (0xffffff00)
#define HWIO_PCIE_EP_L1SUB_CAP_L1SUB_CONTROL2_RSVDP_8_FLDSHFT (8)

#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_REGOFF 0x0
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_REGOFF)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_CAP_ID_FLDMASK (0xff)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_NEXT_POINTER_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_NEXT_POINTER_FLDSHFT (8)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_SPEC_VER_FLDMASK (0x70000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PM_SPEC_VER_FLDSHFT (16)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_CLK_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_CLK_FLDSHFT (19)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_IMM_READI_RETURN_DO_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_IMM_READI_RETURN_DO_FLDSHFT (20)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_DSI_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_DSI_FLDSHFT (21)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_AUX_CURR_FLDMASK (0x1c00000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_AUX_CURR_FLDSHFT (22)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_D1_SUPPORT_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_D1_SUPPORT_FLDSHFT (25)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_D2_SUPPORT_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_D2_SUPPORT_FLDSHFT (26)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_SUPPORT_FLDMASK (0xf8000000)
#define HWIO_PCIE_EP_PM_CAP_CAP_ID_NXT_PTR_PME_SUPPORT_FLDSHFT (27)

#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_REGOFF 0x4
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PM_CAP_CON_STATUS_REGOFF)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_POWER_STATE_FLDMASK (0x3)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_POWER_STATE_FLDSHFT (0)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_2_FLDMASK (0x4)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_2_FLDSHFT (2)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_NO_SOFT_RST_FLDMASK (0x8)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_NO_SOFT_RST_FLDSHFT (3)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_4_FLDMASK (0xf0)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_4_FLDSHFT (4)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_PME_ENABLE_FLDMASK (0x100)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_PME_ENABLE_FLDSHFT (8)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_SELECT_FLDMASK (0x1e00)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_SELECT_FLDSHFT (9)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_SCALE_FLDMASK (0x6000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_SCALE_FLDSHFT (13)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_PME_STATUS_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_PME_STATUS_FLDSHFT (15)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_16_FLDMASK (0x3f0000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_RSVDP_16_FLDSHFT (16)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_B2_B3_SUPPORT_FLDMASK (0x400000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_B2_B3_SUPPORT_FLDSHFT (22)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_BUS_PWR_CLK_CON_EN_FLDMASK (0x800000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_BUS_PWR_CLK_CON_EN_FLDSHFT (23)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_REG_ADD_INFO_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PM_CAP_CON_STATUS_DATA_REG_ADD_INFO_FLDSHFT (24)

#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REGOFF 0x0
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_ID_FLDMASK (0xff)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_NEXT_PTR_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_NEXT_PTR_FLDSHFT (8)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_REG_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_CAP_REG_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_DEV_PORT_TYPE_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_DEV_PORT_TYPE_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_SLOT_IMP_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_SLOT_IMP_FLDSHFT (24)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_INT_MSG_NUM_FLDMASK (0x3e000000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_PCIE_INT_MSG_NUM_FLDSHFT (25)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_RSVD_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_RSVD_FLDSHFT (30)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_RSVDP_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_RSVDP_31_FLDSHFT (31)

#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_REGOFF 0x4
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_MAX_PAYLOAD_SIZE_FLDMASK (0x7)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_MAX_PAYLOAD_SIZE_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_PHANTOM_FUNC_SUPPORT_FLDMASK (0x18)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_PHANTOM_FUNC_SUPPORT_FLDSHFT (3)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EXT_TAG_SUPP_FLDMASK (0x20)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EXT_TAG_SUPP_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L0S_ACCPT_LATENCY_FLDMASK (0x1c0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L0S_ACCPT_LATENCY_FLDSHFT (6)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L1_ACCPT_LATENCY_FLDMASK (0xe00)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_EP_L1_ACCPT_LATENCY_FLDSHFT (9)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_12_FLDMASK (0x7000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_12_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_ROLE_BASED_ERR_REPORT_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_ROLE_BASED_ERR_REPORT_FLDSHFT (15)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_16_FLDMASK (0x30000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_16_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_FLDMASK (0x3fc0000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_FLDSHFT (18)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_FLDMASK (0xc000000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_FLR_CAP_FLDMASK (0x10000000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_PCIE_CAP_FLR_CAP_FLDSHFT (28)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_29_FLDMASK (0xe0000000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES_RSVDP_29_FLDSHFT (29)

#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_REGOFF 0x8
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_FLDMASK (0x2)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_FLDSHFT (1)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_FLDMASK (0x4)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_FLDSHFT (2)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_FLDMASK (0x8)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_FLDSHFT (3)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_FLDMASK (0x10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_FLDMASK (0xe0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_FLDMASK (0x100)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_FLDSHFT (8)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_FLDMASK (0x200)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_FLDSHFT (9)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_FLDMASK (0x400)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_FLDMASK (0x800)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_FLDSHFT (11)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_FLDMASK (0x7000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_FLDSHFT (15)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_FLDMASK (0x20000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_FLDSHFT (17)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_FLDMASK (0x40000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_FLDSHFT (18)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_FLDSHFT (19)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_FLDSHFT (21)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_RSVDP_22_FLDMASK (0xffc00000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_RSVDP_22_FLDSHFT (22)

#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_REGOFF 0xc
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_SPEED_FLDMASK (0xf)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_SPEED_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_WIDTH_FLDMASK (0x3f0)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_MAX_LINK_WIDTH_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_FLDMASK (0xc00)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L0S_EXIT_LATENCY_FLDMASK (0x7000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L0S_EXIT_LATENCY_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L1_EXIT_LATENCY_FLDMASK (0x38000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_L1_EXIT_LATENCY_FLDSHFT (15)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_CLOCK_POWER_MAN_FLDMASK (0x40000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_CLOCK_POWER_MAN_FLDSHFT (18)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_FLDSHFT (19)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_DLL_ACTIVE_REP_CAP_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_DLL_ACTIVE_REP_CAP_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_LINK_BW_NOT_CAP_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_LINK_BW_NOT_CAP_FLDSHFT (21)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ASPM_OPT_COMPLIANCE_FLDMASK (0x400000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_ASPM_OPT_COMPLIANCE_FLDSHFT (22)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_RSVDP_23_FLDMASK (0x800000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_PORT_NUM_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES_PCIE_CAP_PORT_NUM_FLDSHFT (24)

#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REGOFF 0x10
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_FLDMASK (0x3)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_2_FLDMASK (0x4)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_2_FLDSHFT (2)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RCB_FLDMASK (0x8)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RCB_FLDSHFT (3)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_DISABLE_FLDMASK (0x10)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_DISABLE_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RETRAIN_LINK_FLDMASK (0x20)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_RETRAIN_LINK_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_COMMON_CLK_CONFIG_FLDMASK (0x40)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_COMMON_CLK_CONFIG_FLDSHFT (6)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EXTENDED_SYNCH_FLDMASK (0x80)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EXTENDED_SYNCH_FLDSHFT (7)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EN_CLK_POWER_MAN_FLDMASK (0x100)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_EN_CLK_POWER_MAN_FLDSHFT (8)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_FLDMASK (0x200)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_FLDSHFT (9)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_INT_EN_FLDMASK (0x400)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_INT_EN_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUTO_BW_INT_EN_FLDMASK (0x800)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUTO_BW_INT_EN_FLDSHFT (11)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_12_FLDMASK (0x3000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_12_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_DRS_SIGNALING_CONTROL_FLDMASK (0xc000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_DRS_SIGNALING_CONTROL_FLDSHFT (14)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_SPEED_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_SPEED_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_NEGO_LINK_WIDTH_FLDMASK (0x3f00000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_NEGO_LINK_WIDTH_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_26_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_RSVDP_26_FLDSHFT (26)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_TRAINING_FLDMASK (0x8000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_TRAINING_FLDSHFT (27)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_SLOT_CLK_CONFIG_FLDMASK (0x10000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_SLOT_CLK_CONFIG_FLDSHFT (28)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_DLL_ACTIVE_FLDMASK (0x20000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_DLL_ACTIVE_FLDSHFT (29)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_STATUS_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_BW_MAN_STATUS_FLDSHFT (30)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUTO_BW_STATUS_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL_LINK_STATUS_PCIE_CAP_LINK_AUTO_BW_STATUS_FLDSHFT (31)

#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_REGOFF 0x24
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_RANGE_FLDMASK (0xf)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_RANGE_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_FLDMASK (0x10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ARI_FORWARD_SUPPORT_FLDMASK (0x20)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ARI_FORWARD_SUPPORT_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ATOMIC_ROUTING_SUPP_FLDMASK (0x40)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_ATOMIC_ROUTING_SUPP_FLDSHFT (6)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_32_ATOMIC_CPL_SUPP_FLDMASK (0x80)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_32_ATOMIC_CPL_SUPP_FLDSHFT (7)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_64_ATOMIC_CPL_SUPP_FLDMASK (0x100)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_64_ATOMIC_CPL_SUPP_FLDSHFT (8)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_128_CAS_CPL_SUPP_FLDMASK (0x200)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_128_CAS_CPL_SUPP_FLDSHFT (9)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_NO_RO_EN_PR2PR_PAR_FLDMASK (0x400)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_NO_RO_EN_PR2PR_PAR_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_LTR_SUPP_FLDMASK (0x800)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_LTR_SUPP_FLDSHFT (11)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_0_FLDMASK (0x1000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_0_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_1_FLDMASK (0x2000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_TPH_CMPLT_SUPPORT_1_FLDSHFT (13)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_LN_SYS_CLS_FLDMASK (0xc000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_LN_SYS_CLS_FLDSHFT (14)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_FLDMASK (0x20000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_FLDSHFT (17)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_OBFF_SUPPORT_FLDMASK (0xc0000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_OBFF_SUPPORT_FLDSHFT (18)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_RESERVED_20_23_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_RESERVED_20_23_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_RSVDP_24_FLDMASK (0x7f000000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_RSVDP_24_FLDSHFT (24)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_FRS_SUPPORTED_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CAPABILITIES2_PCIE_CAP_FRS_SUPPORTED_FLDSHFT (31)

#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REGOFF 0x28
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_CPL_TIMEOUT_VALUE_FLDMASK (0xf)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_CPL_TIMEOUT_VALUE_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_CPL_TIMEOUT_DISABLE_FLDMASK (0x10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_CPL_TIMEOUT_DISABLE_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_FLDMASK (0x20)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_RESERVED_6_9_FLDMASK (0x3c0)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_RESERVED_6_9_FLDSHFT (6)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_LTR_EN_FLDMASK (0x400)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_PCIE_CAP_LTR_EN_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_RESERVED_11_31_FLDMASK (0xfffff800)
#define HWIO_PCIE_EP_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_RESERVED_11_31_FLDSHFT (11)

#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_REGOFF 0x2c
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_0_FLDMASK (0x1)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_0_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_FLDMASK (0xfe)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_FLDSHFT (1)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_CROSS_LINK_SUPPORT_FLDMASK (0x100)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_PCIE_CAP_CROSS_LINK_SUPPORT_FLDSHFT (8)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_9_FLDMASK (0x7ffe00)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_9_FLDSHFT (9)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RESERVED_23_24_FLDMASK (0x1800000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RESERVED_23_24_FLDSHFT (23)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_25_FLDMASK (0x7e000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_RSVDP_25_FLDSHFT (25)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_DRS_SUPPORTED_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CAPABILITIES2_DRS_SUPPORTED_FLDSHFT (31)

#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REGOFF 0x30
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REGOFF)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_TARGET_LINK_SPEED_FLDMASK (0xf)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_TARGET_LINK_SPEED_FLDSHFT (0)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_ENTER_COMPLIANCE_FLDMASK (0x10)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_ENTER_COMPLIANCE_FLDSHFT (4)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_HW_AUTO_SPEED_DISABLE_FLDMASK (0x20)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_HW_AUTO_SPEED_DISABLE_FLDSHFT (5)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_SEL_DEEMPHASIS_FLDMASK (0x40)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_SEL_DEEMPHASIS_FLDSHFT (6)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_TX_MARGIN_FLDMASK (0x380)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_TX_MARGIN_FLDSHFT (7)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_FLDMASK (0x400)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_FLDSHFT (10)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_COMPLIANCE_SOS_FLDMASK (0x800)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_COMPLIANCE_SOS_FLDSHFT (11)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_COMPLIANCE_PRESET_FLDMASK (0xf000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_COMPLIANCE_PRESET_FLDSHFT (12)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_CURR_DEEMPHASIS_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_CURR_DEEMPHASIS_FLDSHFT (16)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_FLDMASK (0x20000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_FLDSHFT (17)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P1_FLDMASK (0x40000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P1_FLDSHFT (18)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P2_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P2_FLDSHFT (19)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P3_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_EQ_CPL_P3_FLDSHFT (20)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_LINK_EQ_REQ_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_PCIE_CAP_LINK_EQ_REQ_FLDSHFT (21)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_RESERVED_22_23_FLDMASK (0xc00000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_RESERVED_22_23_FLDSHFT (22)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_RSVDP_24_FLDMASK (0xf000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_RSVDP_24_FLDSHFT (24)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_DOWNSTREAM_COMPO_PRESENCE_FLDMASK (0x70000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_DOWNSTREAM_COMPO_PRESENCE_FLDSHFT (28)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_DRS_MESSAGE_RECEIVED_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_DRS_MESSAGE_RECEIVED_FLDSHFT (31)

#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_REGOFF 0x0
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_FLDSHFT (20)

#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_REGOFF 0x4
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_0_FLDMASK (0xf)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_0_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_FLDMASK (0x10)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_FLDSHFT (4)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_FLDMASK (0x20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_FLDSHFT (5)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_6_FLDMASK (0xfc0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_6_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_FLDMASK (0x1000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_FLDSHFT (12)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_FLDMASK (0x2000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_FLDSHFT (13)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_FLDMASK (0x4000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_FLDSHFT (14)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_FLDMASK (0x8000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_FLDSHFT (15)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_FLDMASK (0x10000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_FLDMASK (0x20000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_FLDSHFT (17)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_FLDMASK (0x40000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_FLDSHFT (18)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_FLDMASK (0x80000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_FLDSHFT (19)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_FLDMASK (0x100000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_FLDSHFT (20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RESERVED_21_21_FLDMASK (0x200000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RESERVED_21_21_FLDSHFT (21)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_FLDMASK (0x400000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_FLDSHFT (22)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_23_FLDMASK (0x1800000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS_FLDSHFT (25)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_26_FLDMASK (0xfc000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_STATUS_OFF_RSVDP_26_FLDSHFT (26)

#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_REGOFF 0x8
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_0_FLDMASK (0xf)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_0_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_FLDMASK (0x10)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_FLDSHFT (4)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_FLDMASK (0x20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_FLDSHFT (5)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_6_FLDMASK (0xfc0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_6_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_FLDMASK (0x1000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_FLDSHFT (12)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_FLDMASK (0x2000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_FLDSHFT (13)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_FLDMASK (0x4000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_FLDSHFT (14)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_FLDMASK (0x8000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_FLDSHFT (15)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_FLDMASK (0x10000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_FLDMASK (0x20000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_FLDSHFT (17)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_FLDMASK (0x40000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_FLDSHFT (18)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_FLDMASK (0x80000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_FLDSHFT (19)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_FLDMASK (0x100000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_FLDSHFT (20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RESERVED_21_21_FLDMASK (0x200000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RESERVED_21_21_FLDSHFT (21)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_FLDMASK (0x400000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_FLDSHFT (22)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_23_FLDMASK (0x800000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK_FLDSHFT (24)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK_FLDSHFT (25)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_26_FLDMASK (0xfc000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_MASK_OFF_RSVDP_26_FLDSHFT (26)

#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_REGOFF 0xc
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_0_FLDMASK (0xf)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_0_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_FLDMASK (0x10)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_FLDSHFT (4)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_FLDMASK (0x20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_FLDSHFT (5)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_6_FLDMASK (0xfc0)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_6_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_FLDMASK (0x1000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_FLDSHFT (12)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_FLDMASK (0x2000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_FLDSHFT (13)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_FLDMASK (0x4000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_FLDSHFT (14)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_FLDMASK (0x8000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_FLDSHFT (15)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_FLDMASK (0x10000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_FLDMASK (0x20000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_FLDSHFT (17)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_FLDMASK (0x40000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_FLDSHFT (18)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_FLDMASK (0x80000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_FLDSHFT (19)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_FLDMASK (0x100000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_FLDSHFT (20)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RESERVED_21_21_FLDMASK (0x200000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RESERVED_21_21_FLDSHFT (21)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_FLDMASK (0x400000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_FLDSHFT (22)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_23_FLDMASK (0x800000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_23_FLDSHFT (23)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_FLDSHFT (24)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY_FLDSHFT (25)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_26_FLDMASK (0xfc000000)
#define HWIO_PCIE_EP_AER_CAP_UNCORR_ERR_SEV_OFF_RSVDP_26_FLDSHFT (26)

#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_REGOFF 0x10
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_FLDMASK (0x1)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_1_FLDMASK (0x3e)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_FLDMASK (0x40)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_FLDMASK (0x80)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_FLDSHFT (7)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_FLDMASK (0x100)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_9_FLDMASK (0xe00)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_9_FLDSHFT (9)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_FLDMASK (0x1000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_FLDSHFT (12)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_FLDMASK (0x2000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_FLDSHFT (13)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_FLDMASK (0x4000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_FLDSHFT (14)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_FLDMASK (0x8000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_FLDSHFT (15)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_16_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_STATUS_OFF_RSVDP_16_FLDSHFT (16)

#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_REGOFF 0x14
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK_FLDMASK (0x1)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_1_FLDMASK (0x3e)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK_FLDMASK (0x40)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_FLDMASK (0x80)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_FLDSHFT (7)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_FLDMASK (0x100)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_9_FLDMASK (0xe00)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_9_FLDSHFT (9)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_FLDMASK (0x1000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_FLDSHFT (12)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_FLDMASK (0x2000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_FLDSHFT (13)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_FLDMASK (0x4000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_FLDSHFT (14)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_FLDMASK (0x8000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_FLDSHFT (15)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_16_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_AER_CAP_CORR_ERR_MASK_OFF_RSVDP_16_FLDSHFT (16)

#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_REGOFF 0x18
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_FLDMASK (0x1f)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_FLDMASK (0x20)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_FLDSHFT (5)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_FLDMASK (0x40)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_FLDSHFT (6)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_FLDMASK (0x80)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_FLDSHFT (7)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_FLDMASK (0x100)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_FLDMASK (0x200)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_FLDSHFT (9)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_FLDMASK (0x400)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_FLDSHFT (10)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_RESERVED_11_11_FLDMASK (0x800)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_RESERVED_11_11_FLDSHFT (11)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_RSVDP_12_FLDMASK (0xfffff000)
#define HWIO_PCIE_EP_AER_CAP_ADV_ERR_CAP_CTRL_OFF_RSVDP_12_FLDSHFT (12)

#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_REGOFF 0x1c
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_REGOFF 0x20
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_REGOFF 0x24
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_REGOFF 0x28
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_REGOFF 0x38
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_REGOFF 0x3c
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_REGOFF 0x40
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_REGOFF 0x44
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_REGOFF)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_FLDMASK (0xff)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_FLDSHFT (0)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_FLDMASK (0xff00)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_FLDSHFT (8)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_FLDSHFT (16)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_FLDSHFT (24)

#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REGOFF 0x0
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_ID_FLDMASK (0xff)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_NEXT_OFFSET_FLDMASK (0xff00)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_CAP_NEXT_OFFSET_FLDSHFT (8)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_ENABLE_FLDMASK (0x10000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_ENABLE_FLDSHFT (16)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_CAP_FLDMASK (0xe0000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_CAP_FLDSHFT (17)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_EN_FLDMASK (0x700000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_MULTIPLE_MSG_EN_FLDSHFT (20)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_64_BIT_ADDR_CAP_FLDMASK (0x800000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_64_BIT_ADDR_CAP_FLDSHFT (23)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_PVM_SUPPORT_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_PVM_SUPPORT_FLDSHFT (24)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_EXT_DATA_CAP_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_EXT_DATA_CAP_FLDSHFT (25)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_EXT_DATA_EN_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_PCI_MSI_EXT_DATA_EN_FLDSHFT (26)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_RSVDP_27_FLDMASK (0xf8000000)
#define HWIO_PCIE_EP_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_RSVDP_27_FLDSHFT (27)

#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_REGOFF 0x4
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_RSVDP_0_FLDMASK (0x3)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_RSVDP_0_FLDSHFT (0)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_PCI_MSI_CAP_OFF_04H_FLDMASK (0xfffffffc)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_04H_PCI_MSI_CAP_OFF_04H_FLDSHFT (2)

#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_REGOFF 0x8
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_PCI_MSI_CAP_OFF_08H_FLDMASK (0xffff)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_PCI_MSI_CAP_OFF_08H_FLDSHFT (0)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_PCI_MSI_CAP_OFF_0AH_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_08H_PCI_MSI_CAP_OFF_0AH_FLDSHFT (16)

#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_REGOFF 0xc
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_PCI_MSI_CAP_OFF_0CH_FLDMASK (0xffff)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_PCI_MSI_CAP_OFF_0CH_FLDSHFT (0)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_PCI_MSI_CAP_OFF_0EH_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_0CH_PCI_MSI_CAP_OFF_0EH_FLDSHFT (16)

#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_10H_REGOFF 0x10
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_10H_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_10H_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_10H_PCI_MSI_CAP_OFF_10H_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_10H_PCI_MSI_CAP_OFF_10H_FLDSHFT (0)

#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_14H_REGOFF 0x14
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_14H_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_14H_REGOFF)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_14H_PCI_MSI_CAP_OFF_14H_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_MSI_CAP_MSI_CAP_OFF_14H_PCI_MSI_CAP_OFF_14H_FLDSHFT (0)

#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_REGOFF 0x0
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_REGOFF)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_CAP_ID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_CAP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_CAP_VERSION_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_CAP_VERSION_FLDSHFT (16)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_NEXT_OFFSET_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_CAP_HDR_NEXT_OFFSET_FLDSHFT (20)

#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_REGOFF 0x4
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_REGOFF)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_SNOOP_LAT_FLDMASK (0x3ff)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_SNOOP_LAT_FLDSHFT (0)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_SNOOP_LAT_SCALE_FLDMASK (0x1c00)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_SNOOP_LAT_SCALE_FLDSHFT (10)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_RSVDP_13_FLDMASK (0xe000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_RSVDP_13_FLDSHFT (13)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_NO_SNOOP_LAT_FLDMASK (0x3ff0000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_NO_SNOOP_LAT_FLDSHFT (16)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_NO_SNOOP_LAT_SCALE_FLDMASK (0x1c000000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_MAX_NO_SNOOP_LAT_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_RSVDP_29_FLDMASK (0xe0000000)
#define HWIO_PCIE_EP_LTR_CAP_LTR_LATENCY_RSVDP_29_FLDSHFT (29)

#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_REGOFF 0x0
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_VENDOR_SPEC_DLLP_OFF_REGOFF 0x4
#define HWIO_PCIE_EP_PORT_LOGIC_VENDOR_SPEC_DLLP_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VENDOR_SPEC_DLLP_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_REGOFF 0x8
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_LINK_NUM_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_LINK_NUM_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_FORCED_LTSSM_FLDMASK (0xf00)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_FORCED_LTSSM_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_RSVDP_12_FLDMASK (0x7000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_RSVDP_12_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_FORCE_EN_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_FORCE_EN_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_LINK_STATE_FLDMASK (0x3f0000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_LINK_STATE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_RSVDP_22_FLDMASK (0xffc00000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_FORCE_OFF_RSVDP_22_FLDSHFT (22)

#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_REGOFF 0xc
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_FLDMASK (0x7000000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_FLDMASK (0x38000000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_FLDSHFT (30)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_RSVDP_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_ACK_F_ASPM_CTRL_OFF_RSVDP_31_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_REGOFF 0x10
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RESET_ASSERT_FLDMASK (0x8)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RESET_ASSERT_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_4_FLDMASK (0x10)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_4_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_DLL_LINK_EN_FLDMASK (0x20)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_DLL_LINK_EN_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_DISABLE_FLDMASK (0x40)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_DISABLE_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_FLDMASK (0x80)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_RATE_FLDMASK (0xf00)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_RATE_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_12_FLDMASK (0xf000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_12_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_CAPABLE_FLDMASK (0x3f0000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_LINK_CAPABLE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RESERVED_22_23_FLDMASK (0xc00000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RESERVED_22_23_FLDSHFT (22)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_BEACON_ENABLE_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_BEACON_ENABLE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_FLDSHFT (25)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_FLDMASK (0x8000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_28_FLDMASK (0xf0000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PORT_LINK_CTRL_OFF_RSVDP_28_FLDSHFT (28)

#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_REGOFF 0x14
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_INSERT_LANE_SKEW_FLDMASK (0xffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_INSERT_LANE_SKEW_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_ACK_NAK_DISABLE_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_ACK_NAK_DISABLE_FLDSHFT (25)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_LANE_SKEW_OFF_26_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_LANE_SKEW_OFF_26_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_FLDMASK (0x78000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_REGOFF 0x18
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_8_FLDMASK (0x3f00)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_FLDMASK (0x7c000)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_FLDSHFT (14)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_FLDMASK (0xf80000)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_FLDSHFT (19)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_FLDMASK (0x1f000000)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_FLDMASK (0x60000000)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_FLDSHFT (29)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_31_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_REGOFF 0x1c
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_FLDMASK (0x7ff)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_FLDMASK (0x7800)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_FLDSHFT (11)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_FILTER_MASK_2_OFF_REGOFF 0x20
#define HWIO_PCIE_EP_PORT_LOGIC_FILTER_MASK_2_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_FILTER_MASK_2_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_FILTER_MASK_2_OFF_MASK_RADM_2_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_FILTER_MASK_2_OFF_MASK_RADM_2_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_REGOFF 0x24
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_RSVDP_1_FLDMASK (0xfffffffe)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_RSVDP_1_FLDSHFT (1)

#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG0_OFF_REGOFF 0x28
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG0_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG0_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG0_OFF_DEB_REG_0_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG0_OFF_DEB_REG_0_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG1_OFF_REGOFF 0x2c
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG1_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG1_OFF_DEB_REG_1_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_DEBUG1_OFF_DEB_REG_1_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_REGOFF 0x30
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_REGOFF 0x34
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_REGOFF 0x38
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_REGOFF 0x3c
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_FLDMASK (0x8)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RSVDP_4_FLDMASK (0x1ff0)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RSVDP_4_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_FLDMASK (0x2000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR_FLDMASK (0x4000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR_FLDSHFT (14)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_FLDMASK (0x1fff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RSVDP_29_FLDMASK (0x60000000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_RSVDP_29_FLDSHFT (29)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_REGOFF 0x40
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_REGOFF 0x44
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_REGOFF 0x48
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED4_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED4_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_FLDMASK (0xe00000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_FLDMASK (0x3000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_FLDMASK (0xc000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED5_FLDMASK (0x30000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_RESERVED5_FLDSHFT (28)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_FLDSHFT (30)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_REGOFF 0x4c
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_FLDMASK (0xe00000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_FLDMASK (0x3000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_FLDMASK (0xc000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_FLDMASK (0xf0000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_FLDSHFT (28)

#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_REGOFF 0x50
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_FLDMASK (0xff000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_FLDMASK (0xe00000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_FLDMASK (0x3000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_FLDMASK (0xc000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_FLDMASK (0xf0000000)
#define HWIO_PCIE_EP_PORT_LOGIC_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_FLDSHFT (28)

#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_REGOFF 0x10c
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_NUM_OF_LANES_FLDMASK (0x1f00)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_NUM_OF_LANES_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_PRE_DET_LANE_FLDMASK (0xe000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_PRE_DET_LANE_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_FLDMASK (0x20000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_FLDSHFT (17)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_FLDMASK (0x40000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_FLDSHFT (18)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_FLDSHFT (19)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_SEL_DEEMPHASIS_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_SEL_DEEMPHASIS_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_RSVDP_22_FLDMASK (0xffc00000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN2_CTRL_OFF_RSVDP_22_FLDSHFT (22)

#define HWIO_PCIE_EP_PORT_LOGIC_PHY_STATUS_OFF_REGOFF 0x110
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_STATUS_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PHY_STATUS_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_STATUS_OFF_PHY_STATUS_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_STATUS_OFF_PHY_STATUS_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PHY_CONTROL_OFF_REGOFF 0x114
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_CONTROL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PHY_CONTROL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_CONTROL_OFF_PHY_CONTROL_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_CONTROL_OFF_PHY_CONTROL_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_REGOFF 0x11c
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_FLDMASK (0x3f)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_FLDMASK (0x40)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_RESERVED_7_12_FLDMASK (0x1f80)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_RESERVED_7_12_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_FLDMASK (0xe000)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_FLDMASK (0x1f0000)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_FLDMASK (0xffe00000)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_FLDSHFT (21)

#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_REGOFF 0x18c
#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_RSVDP_1_FLDMASK (0xfffffffe)
#define HWIO_PCIE_EP_PORT_LOGIC_CLOCK_GATING_CTRL_OFF_RSVDP_1_FLDSHFT (1)

#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_REGOFF 0x190
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_1_FLDMASK (0xfe)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_FLDMASK (0x100)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_PHASE_2_3_FLDMASK (0x200)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_PHASE_2_3_FLDSHFT (9)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_EIEOS_CNT_FLDMASK (0x400)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_EIEOS_CNT_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_REDO_FLDMASK (0x800)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_EQ_REDO_FLDSHFT (11)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RXEQ_PH01_EN_FLDMASK (0x1000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RXEQ_PH01_EN_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_FLDMASK (0x2000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_14_FLDMASK (0xc000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_14_FLDSHFT (14)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_FLDMASK (0x20000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_FLDSHFT (17)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_FLDMASK (0x40000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_FLDSHFT (18)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_19_FLDMASK (0x180000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_19_FLDSHFT (19)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RESERVED_21_22_FLDMASK (0x600000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RESERVED_21_22_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_FLDMASK (0x800000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_FLDSHFT (23)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RESERVED_24_25_FLDMASK (0x3000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RESERVED_24_25_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_26_FLDMASK (0xfc000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_RELATED_OFF_RSVDP_26_FLDSHFT (26)

#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_REGOFF 0x1a8
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_FLDMASK (0x10)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_FLDMASK (0x20)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_RSVDP_6_FLDMASK (0xc0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_RSVDP_6_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_FLDMASK (0xffff00)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_FLDSHFT (25)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_RSVDP_27_FLDMASK (0xf8000000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_CONTROL_OFF_RSVDP_27_FLDSHFT (27)

#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_REGOFF 0x1ac
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_FLDMASK (0x3c00)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_FLDMASK (0x3c000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_FLDSHFT (14)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RSVDP_18_FLDMASK (0xfffc0000)
#define HWIO_PCIE_EP_PORT_LOGIC_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RSVDP_18_FLDSHFT (18)

#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_REGOFF 0x1b4
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_NP_PASS_P_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_NP_PASS_P_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_CPL_PASS_P_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_CPL_PASS_P_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_RSVDP_16_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_ORDER_RULE_CTRL_OFF_RSVDP_16_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_REGOFF 0x1b8
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_FLDMASK (0x3f0000)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_22_FLDMASK (0xc00000)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_22_FLDSHFT (22)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_FLDMASK (0x7000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_27_FLDMASK (0x78000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_27_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_REGOFF 0x1bc
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_DEFAULT_TARGET_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_DEFAULT_TARGET_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_FLDMASK (0x8)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_RSVDP_4_FLDMASK (0xfffffff0)
#define HWIO_PCIE_EP_PORT_LOGIC_MISC_CONTROL_1_OFF_RSVDP_4_FLDSHFT (4)

#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_REGOFF 0x1c0
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_FLDMASK (0x3f)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_FLDMASK (0x40)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_FLDMASK (0x80)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_RSVDP_8_FLDMASK (0xffffff00)
#define HWIO_PCIE_EP_PORT_LOGIC_MULTI_LANE_CONTROL_OFF_RSVDP_8_FLDSHFT (8)

#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_REGOFF 0x1c4
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_FLDMASK (0x7f)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RSVDP_7_FLDMASK (0x80)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RSVDP_7_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_FLDMASK (0x100)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_FLDMASK (0x200)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_FLDSHFT (9)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_FLDMASK (0x400)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RSVDP_11_FLDMASK (0xfffff800)
#define HWIO_PCIE_EP_PORT_LOGIC_PHY_INTEROP_CTRL_OFF_RSVDP_11_FLDSHFT (11)

#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_REGOFF 0x1c8
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_FLDMASK (0x7fffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_REGOFF 0x1cc
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_RSVDP_1_FLDMASK (0xfffffe)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_REGOFF 0x1d0
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_1_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_FLDMASK (0x18)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_5_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_5_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_FLDMASK (0xfc00)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_16_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_16_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_REGOFF 0x1d4
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_FLDMASK (0x100)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_RSVDP_9_FLDMASK (0xfffffe00)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_LINK_TIMEOUT_OFF_RSVDP_9_FLDSHFT (9)

#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_REGOFF 0x1d8
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_IB_CPL_PASS_P_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_IB_CPL_PASS_P_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_FLDMASK (0x18)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_RSVDP_5_FLDMASK (0xffffffe0)
#define HWIO_PCIE_EP_PORT_LOGIC_AMBA_ORDERING_CTRL_OFF_RSVDP_5_FLDSHFT (5)

#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_REGOFF 0x1e0
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_RSVDP_1_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_RSVDP_1_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_FLDMASK (0xfffffffc)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_FLDSHFT (2)

#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_REGOFF 0x1e8
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_0_2_FLDMASK (0x7)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_0_2_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_FLDMASK (0x78)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_7_10_FLDMASK (0x780)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_7_10_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_FLDMASK (0x7800)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_FLDSHFT (11)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_15_18_FLDMASK (0x78000)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_15_18_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_FLDMASK (0x780000)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_FLDSHFT (19)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_23_26_FLDMASK (0x7800000)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_23_26_FLDSHFT (23)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_FLDMASK (0x78000000)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_31_31_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_COHERENCY_CONTROL_3_OFF_RESERVED_31_31_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_REGOFF 0x1f0
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_FLDMASK (0xfffff000)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_FLDSHFT (12)

#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_HIGH_OFF_REGOFF 0x1f4
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_HIGH_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_NUMBER_OFF_REGOFF 0x1f8
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_NUMBER_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_NUMBER_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_TYPE_OFF_REGOFF 0x1fc
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_TYPE_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_TYPE_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGOFF 0x200
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGION_INDEX_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGION_INDEX_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_VP_RSVD_FLDMASK (0x7ffffff0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_VP_RSVD_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGION_DIR_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_VIEWPORT_OFF_REGION_DIR_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x204
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TYPE_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TYPE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TC_FLDMASK (0xe0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TC_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TD_FLDMASK (0x100)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_TD_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_ATTR_FLDMASK (0x600)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_ATTR_FLDSHFT (9)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RESERVED_11_12_FLDMASK (0x1800)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RESERVED_11_12_FLDSHFT (11)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_FLDMASK (0x2000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RSVDP_14_FLDMASK (0xc000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RSVDP_14_FLDSHFT (14)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_AT_FLDMASK (0x30000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_AT_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RESERVED_18_19_FLDMASK (0xc0000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RESERVED_18_19_FLDSHFT (18)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_FLDMASK (0x700000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RSVDP_23_FLDMASK (0xff800000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_1_VIEWPORT_OFF_OUTBOUND_0_RSVDP_23_FLDSHFT (23)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x208
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_MSG_CODE_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_MSG_CODE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_TAG_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_TAG_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_FLDMASK (0x10000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RESERVED_17_18_FLDMASK (0x60000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RESERVED_17_18_FLDSHFT (17)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_FUNC_BYPASS_FLDMASK (0x80000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_FUNC_BYPASS_FLDSHFT (19)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_SNP_FLDMASK (0x100000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_SNP_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_21_FLDMASK (0x200000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_21_FLDSHFT (21)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_FLDMASK (0x400000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_FLDSHFT (22)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_FLDMASK (0x800000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_FLDSHFT (23)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_24_FLDMASK (0x7000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_24_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_DMA_BYPASS_FLDMASK (0x8000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_DMA_BYPASS_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_CFG_SHIFT_MODE_FLDMASK (0x10000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_CFG_SHIFT_MODE_FLDSHFT (28)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_INVERT_MODE_FLDMASK (0x20000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_INVERT_MODE_FLDSHFT (29)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_30_FLDMASK (0x40000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_RSVDP_30_FLDSHFT (30)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_REGION_EN_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_REGION_CTRL_2_VIEWPORT_OFF_OUTBOUND_0_REGION_EN_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x20c
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_BASE_HW_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_BASE_HW_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_BASE_RW_FLDMASK (0xfffff000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_BASE_RW_FLDSHFT (12)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x210
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_UPPER_BASE_RW_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_BASE_ADDR_VIEWPORT_OFF_OUTBOUND_0_UPPER_BASE_RW_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x214
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_LIMIT_ADDR_HW_FLDMASK (0xfff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_LIMIT_ADDR_HW_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_LIMIT_ADDR_RW_FLDMASK (0xfffff000)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LIMIT_ADDR_VIEWPORT_OFF_OUTBOUND_0_LIMIT_ADDR_RW_FLDSHFT (12)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x218
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_LWR_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF 0x21c
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_UPPER_TARGET_RW_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_IATU_UPPER_TARGET_ADDR_VIEWPORT_OFF_OUTBOUND_0_UPPER_TARGET_RW_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_REGOFF 0x270
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RTRGT1_WEIGHT_FLDMASK (0x7)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RTRGT1_WEIGHT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_WR_CTRL_TRGT_WEIGHT_FLDMASK (0x38)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_WR_CTRL_TRGT_WEIGHT_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RD_CTRL_TRGT_WEIGHT_FLDMASK (0x1c0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RD_CTRL_TRGT_WEIGHT_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RDBUFF_TRGT_WEIGHT_FLDMASK (0xe00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RDBUFF_TRGT_WEIGHT_FLDSHFT (9)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RSVDP_12_FLDMASK (0xfffff000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_DATA_ARB_PRIOR_VIEWPORT_OFF_RSVDP_12_FLDSHFT (12)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_REGOFF 0x278
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_NUM_DMA_WR_CHAN_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_NUM_DMA_WR_CHAN_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_4_FLDMASK (0xfff0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_4_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_NUM_DMA_RD_CHAN_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_NUM_DMA_RD_CHAN_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_20_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_20_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_DIS_C2W_CACHE_WR_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_DIS_C2W_CACHE_WR_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_DIS_C2W_CACHE_RD_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_DIS_C2W_CACHE_RD_FLDSHFT (25)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_26_FLDMASK (0xfc000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CTRL_VIEWPORT_OFF_RSVDP_26_FLDSHFT (26)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_REGOFF 0x27c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_DMA_WRITE_ENGINE_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_DMA_WRITE_ENGINE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_RSVDP_1_FLDMASK (0xfffffffe)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ENGINE_EN_VIEWPORT_OFF_RSVDP_1_FLDSHFT (1)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_REGOFF 0x280
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_WR_DOORBELL_NUM_FLDMASK (0x7)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_WR_DOORBELL_NUM_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_RSVDP_3_FLDMASK (0x7ffffff8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_RSVDP_3_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_WR_STOP_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DOORBELL_VIEWPORT_OFF_WR_STOP_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_REGOFF 0x288
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL0_WEIGHT_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL0_WEIGHT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL1_WEIGHT_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL1_WEIGHT_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL2_WEIGHT_FLDMASK (0x7c00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL2_WEIGHT_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL3_WEIGHT_FLDMASK (0xf8000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_WRITE_CHANNEL3_WEIGHT_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_REGOFF 0x28c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL4_WEIGHT_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL4_WEIGHT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL5_WEIGHT_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL5_WEIGHT_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL6_WEIGHT_FLDMASK (0x7c00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL6_WEIGHT_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL7_WEIGHT_FLDMASK (0xf8000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_WRITE_CHANNEL7_WEIGHT_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_REGOFF 0x29c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_DMA_READ_ENGINE_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_DMA_READ_ENGINE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_RSVDP_1_FLDMASK (0xfffffffe)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ENGINE_EN_VIEWPORT_OFF_RSVDP_1_FLDSHFT (1)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_REGOFF 0x2a0
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RD_DOORBELL_NUM_FLDMASK (0x7)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RD_DOORBELL_NUM_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RSVDP_3_FLDMASK (0x7ffffff8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RSVDP_3_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RD_STOP_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DOORBELL_VIEWPORT_OFF_RD_STOP_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_REGOFF 0x2a8
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL0_WEIGHT_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL0_WEIGHT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL1_WEIGHT_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL1_WEIGHT_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL2_WEIGHT_FLDMASK (0x7c00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL2_WEIGHT_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL3_WEIGHT_FLDMASK (0xf8000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_READ_CHANNEL3_WEIGHT_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_VIEWPORT_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_REGOFF 0x2ac
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL4_WEIGHT_FLDMASK (0x1f)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL4_WEIGHT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL5_WEIGHT_FLDMASK (0x3e0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL5_WEIGHT_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL6_WEIGHT_FLDMASK (0x7c00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL6_WEIGHT_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL7_WEIGHT_FLDMASK (0xf8000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_READ_CHANNEL7_WEIGHT_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_RSVDP_20_FLDMASK (0xfff00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_VIEWPORT_OFF_RSVDP_20_FLDSHFT (20)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_REGOFF 0x2bc
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_WR_DONE_INT_STATUS_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_WR_DONE_INT_STATUS_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_WR_ABORT_INT_STATUS_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_WR_ABORT_INT_STATUS_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_STATUS_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_REGOFF 0x2c4
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_WR_DONE_INT_MASK_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_WR_DONE_INT_MASK_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RESERVED_4_7_FLDMASK (0xf0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RESERVED_4_7_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_WR_ABORT_INT_MASK_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_WR_ABORT_INT_MASK_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RESERVED_20_23_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RESERVED_20_23_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_MASK_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_REGOFF 0x2c8
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_WR_DONE_INT_CLEAR_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_WR_DONE_INT_CLEAR_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_WR_ABORT_INT_CLEAR_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_WR_ABORT_INT_CLEAR_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_INT_CLEAR_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_REGOFF 0x2cc
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_APP_READ_ERR_DETECT_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_APP_READ_ERR_DETECT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_LINKLIST_ELEMENT_FETCH_ERR_DETECT_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_LINKLIST_ELEMENT_FETCH_ERR_DETECT_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ERR_STATUS_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_LOW_VIEWPORT_OFF_REGOFF 0x2d0
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_LOW_VIEWPORT_OFF_DMA_WRITE_DONE_LOW_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_LOW_VIEWPORT_OFF_DMA_WRITE_DONE_LOW_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_HIGH_VIEWPORT_OFF_REGOFF 0x2d4
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_HIGH_VIEWPORT_OFF_DMA_WRITE_DONE_HIGH_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_DONE_IMWR_HIGH_VIEWPORT_OFF_DMA_WRITE_DONE_HIGH_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_LOW_VIEWPORT_OFF_REGOFF 0x2d8
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_LOW_VIEWPORT_OFF_DMA_WRITE_ABORT_LOW_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_LOW_VIEWPORT_OFF_DMA_WRITE_ABORT_LOW_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_HIGH_VIEWPORT_OFF_REGOFF 0x2dc
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_HIGH_VIEWPORT_OFF_DMA_WRITE_ABORT_HIGH_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_ABORT_IMWR_HIGH_VIEWPORT_OFF_DMA_WRITE_ABORT_HIGH_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x2e0
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_0_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_0_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_1_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH01_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_1_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x2e4
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_2_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_2_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_3_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH23_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_3_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x2e8
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_4_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_4_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_5_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH45_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_5_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x2ec
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_6_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_6_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_7_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_CH67_IMWR_DATA_VIEWPORT_OFF_WR_CHANNEL_7_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_REGOFF 0x300
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_WR_CHANNEL_LLRAIE_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_WR_CHANNEL_LLRAIE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_4_7_FLDMASK (0xf0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_4_7_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_WR_CHANNEL_LLLAIE_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_WR_CHANNEL_LLLAIE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_20_23_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_20_23_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_WRITE_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_REGOFF 0x310
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RD_DONE_INT_STATUS_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RD_DONE_INT_STATUS_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RD_ABORT_INT_STATUS_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RD_ABORT_INT_STATUS_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_STATUS_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_REGOFF 0x318
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RD_DONE_INT_MASK_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RD_DONE_INT_MASK_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RESERVED_4_7_FLDMASK (0xf0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RESERVED_4_7_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RD_ABORT_INT_MASK_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RD_ABORT_INT_MASK_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RESERVED_20_23_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RESERVED_20_23_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_MASK_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_REGOFF 0x31c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RD_DONE_INT_CLEAR_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RD_DONE_INT_CLEAR_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RD_ABORT_INT_CLEAR_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RD_ABORT_INT_CLEAR_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_INT_CLEAR_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_REGOFF 0x324
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_APP_WR_ERR_DETECT_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_APP_WR_ERR_DETECT_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_LOW_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_REGOFF 0x328
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_UNSUPPORTED_REQ_FLDMASK (0xff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_UNSUPPORTED_REQ_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_CPL_ABORT_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_CPL_ABORT_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_CPL_TIMEOUT_FLDMASK (0xff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_CPL_TIMEOUT_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_DATA_POISIONING_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ERR_STATUS_HIGH_VIEWPORT_OFF_DATA_POISIONING_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_REGOFF 0x334
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RD_CHANNEL_LLRAIE_FLDMASK (0xf)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RD_CHANNEL_LLRAIE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_4_7_FLDMASK (0xf0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_4_7_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_8_FLDMASK (0xff00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_8_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RD_CHANNEL_LLLAIE_FLDMASK (0xf0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RD_CHANNEL_LLLAIE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_20_23_FLDMASK (0xf00000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RESERVED_20_23_FLDSHFT (20)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_24_FLDMASK (0xff000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_LINKED_LIST_ERR_EN_VIEWPORT_OFF_RSVDP_24_FLDSHFT (24)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_LOW_VIEWPORT_OFF_REGOFF 0x33c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_LOW_VIEWPORT_OFF_DMA_READ_DONE_LOW_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_LOW_VIEWPORT_OFF_DMA_READ_DONE_LOW_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_HIGH_VIEWPORT_OFF_REGOFF 0x340
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_HIGH_VIEWPORT_OFF_DMA_READ_DONE_HIGH_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_DONE_IMWR_HIGH_VIEWPORT_OFF_DMA_READ_DONE_HIGH_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_LOW_VIEWPORT_OFF_REGOFF 0x344
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_LOW_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_LOW_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_LOW_VIEWPORT_OFF_DMA_READ_ABORT_LOW_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_LOW_VIEWPORT_OFF_DMA_READ_ABORT_LOW_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_HIGH_VIEWPORT_OFF_REGOFF 0x348
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_HIGH_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_HIGH_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_HIGH_VIEWPORT_OFF_DMA_READ_ABORT_HIGH_REG_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_ABORT_IMWR_HIGH_VIEWPORT_OFF_DMA_READ_ABORT_HIGH_REG_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x34c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_0_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_0_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_1_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH01_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_1_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x350
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_2_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_2_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_3_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH23_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_3_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x354
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_4_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_4_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_5_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH45_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_5_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_REGOFF 0x358
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_6_DATA_FLDMASK (0xffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_6_DATA_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_7_DATA_FLDMASK (0xffff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_READ_CH67_IMWR_DATA_VIEWPORT_OFF_RD_CHANNEL_7_DATA_FLDSHFT (16)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_REGOFF 0x36c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_CHANNEL_NUM_FLDMASK (0x7)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_CHANNEL_NUM_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_RSVDP_3_FLDMASK (0x7ffffff8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_RSVDP_3_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_CHANNEL_DIR_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_VIEWPORT_SEL_OFF_CHANNEL_DIR_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_REGOFF 0x370
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CB_FLDMASK (0x1)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CB_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_TCB_FLDMASK (0x2)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_TCB_FLDSHFT (1)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LLP_FLDMASK (0x4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LLP_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LIE_FLDMASK (0x8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LIE_FLDSHFT (3)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_RIE_FLDMASK (0x10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_RIE_FLDSHFT (4)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CS_FLDMASK (0x60)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CS_FLDSHFT (5)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED0_FLDMASK (0x80)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED0_FLDSHFT (7)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CCS_FLDMASK (0x100)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_CCS_FLDSHFT (8)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LLE_FLDMASK (0x200)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_LLE_FLDSHFT (9)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED1_FLDMASK (0xc00)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED1_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_FUNC_NUM_FLDMASK (0x1f000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_FUNC_NUM_FLDSHFT (12)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED2_FLDMASK (0x7e0000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED2_FLDSHFT (17)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_NS_DST_FLDMASK (0x800000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_NS_DST_FLDSHFT (23)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_NS_SRC_FLDMASK (0x1000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_NS_SRC_FLDSHFT (24)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RO_FLDMASK (0x2000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RO_FLDSHFT (25)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED5_FLDMASK (0x4000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_RESERVED5_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_TC_FLDMASK (0x38000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_TC_FLDSHFT (27)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_AT_FLDMASK (0xc0000000)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_CH_CONTROL1_VIEWPORT_OFF_WRCH_0_DMA_AT_FLDSHFT (30)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_TRANSFER_SIZE_VIEWPORT_OFF_WRCH_0_REGOFF 0x378
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_TRANSFER_SIZE_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_TRANSFER_SIZE_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_TRANSFER_SIZE_VIEWPORT_OFF_WRCH_0_DMA_TRANSFER_SIZE_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_TRANSFER_SIZE_VIEWPORT_OFF_WRCH_0_DMA_TRANSFER_SIZE_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_LOW_VIEWPORT_OFF_WRCH_0_REGOFF 0x37c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_LOW_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_LOW_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_LOW_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_LOW_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_LOW_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_LOW_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF 0x380
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_HIGH_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_HIGH_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_HIGH_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_SAR_HIGH_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_HIGH_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_LOW_VIEWPORT_OFF_WRCH_0_REGOFF 0x384
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_LOW_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_LOW_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_LOW_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_LOW_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_LOW_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_LOW_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF 0x388
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_HIGH_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_HIGH_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_HIGH_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_DAR_HIGH_VIEWPORT_OFF_WRCH_0_SRC_ADDR_REG_HIGH_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_LOW_VIEWPORT_OFF_WRCH_0_REGOFF 0x38c
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_LOW_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_LOW_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_LOW_VIEWPORT_OFF_WRCH_0_LLP_LOW_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_LOW_VIEWPORT_OFF_WRCH_0_LLP_LOW_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF 0x390
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_HIGH_VIEWPORT_OFF_WRCH_0_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_HIGH_VIEWPORT_OFF_WRCH_0_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_HIGH_VIEWPORT_OFF_WRCH_0_LLP_HIGH_FLDMASK (0xffffffff)
#define HWIO_PCIE_EP_PORT_LOGIC_DMA_LLP_HIGH_VIEWPORT_OFF_WRCH_0_LLP_HIGH_FLDSHFT (0)

#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_REGOFF 0x430
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_FLDMASK (0x3ff)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_FLDMASK (0x1c00)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_FLDSHFT (10)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_RSVDP_13_FLDMASK (0x6000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_RSVDP_13_FLDSHFT (13)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_FLDMASK (0x8000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_FLDSHFT (15)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_FLDMASK (0x3ff0000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_FLDSHFT (16)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_FLDMASK (0x1c000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_FLDSHFT (26)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_RSVDP_29_FLDMASK (0x60000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_RSVDP_29_FLDSHFT (29)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_FLDMASK (0x80000000)
#define HWIO_PCIE_EP_PORT_LOGIC_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_FLDSHFT (31)

#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_REGOFF 0x440
#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_FLDMASK (0x3ff)
#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_RSVDP_10_FLDMASK (0xfffffc00)
#define HWIO_PCIE_EP_PORT_LOGIC_AUX_CLK_FREQ_OFF_RSVDP_10_FLDSHFT (10)

#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_REGOFF 0x444
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_ADDR(bAddr,regX) (bAddr + HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_REGOFF)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_FLDMASK (0x3)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_FLDSHFT (0)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_L1_2_FLDMASK (0x3c)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_L1_2_FLDSHFT (2)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_FLDMASK (0xc0)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_FLDSHFT (6)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_RSVDP_8_FLDMASK (0xffffff00)
#define HWIO_PCIE_EP_PORT_LOGIC_L1_SUBSTATES_OFF_RSVDP_8_FLDSHFT (8)

#endif /* __MNH_HWIO_PCIE_EP_ */
