# Hvorfor virtuel hukommelse 
* Mere effektiv udnyttelse af primær hukommelsen
	* større adresserum end fysisk ram tillader
	* afvikling af flere processer end fysisk ram tillader
	* bruge DRAM som cache for dele af de virtuelle adresserum 
* Simplificerer administration af hukommelsen 
	* mindsker spild 
	* Hver proces får ensartet lineært adresserum og layout
	* Hvad er ledigt/brugt?
* Isolere adresserum 
	* En proces kan ikke læse eller overskrive en andens hukommelse
	* Et bruger-niveau program kan ikke tilgå data og kode i operativsystems kernen (privilegeret information)

## Adresserum 
* Lineært adresserum (address space): Ordnet mængde af sammenhængende positive heltal: {0,1,2,3,...}
* Virtuelt adresserum: Mængde af N = $2^n$ virtuelle adresser: {0,1,2,3,...,N-1}
* Fysisk (Physical) adresserum: Mængde af M = $2^m$ fysiske adresser: {0,1,2,3,...,M-1}

* Ikke alle adresser er nødvendigvis i brug: kan indeholde (store) uallokerede områder


### Fysisk vs virtuelt adressering 
* fysisk adressering i sker simple systemer (micro-controller)![[Pasted image 20230520212328.png]]
* Virtuel adressering bruges i alle moderne pc'er mm. ![[Pasted image 20230520212834.png]]

### eksempel på adresse oversættelse 
```c
void func() 
	int x=3000; 
	... 
	x = x + 3; // this is the line of code we are interested in
```

``` 
#Antag at adressen (15360) på ‘x’ er gemt i ebx register. 
128 : movl (%ebx), %eax ; load Mem[%ebx] into eax 
132 : addl $0x03, %eax ; add 3 to eax register 
135 : movl %eax, (%ebx) ; store eax back to mem[%ebx]
```

![[Pasted image 20230520213433.png]]

* OS indplacerer processens virtuelle adresserum i den fysiske hukommelse 
* base register: angive dets fysiske start adresse
* grænse (bounds) register: indeholdet længde 
* **MMU**: laver adresse oversættelse
	* Fysisk addr = virtuel addr + base
	* Virtuel addr < bounds (ellers exception)![[Pasted image 20230520213644.png]]

### kontext-skifte fra A til B
* base og grænse registre for kørende process A gammes i PCB A
* Base og grænse for ny process indlæses fra PCB B![[Pasted image 20230520215243.png]]
* der er nogle begrænsninger ved base+grænse metoden 
* Intern fragmentering 
	* allokeret plads internt i process ikke udnyttet
* Ekstern fragmentering 
	* Efter nogen tid hvor processer starter og terminerer bliver der "Huller"
	* For små ledige "huller" mellem processer
	* fx ny proces X fylder 20KB kan ikke indplaceres 
* Segmentering afhjæler delvist: kode, data, hop, stak segmenter
	* men stadig begrænset af fysis hukk.
	* rød pil er intern, gul er ekstern ![[Pasted image 20230520220614.png]]


## Paging (Side-baseret hukommelses organisering)
* Logisk opdeling af hukommelsen i mindre blokke af ens størrelse
	* virtual pages & physical pages
* Virtual pages kan frit indplaceres i en ledig physical page

* pages mekanismen giver 3 vigtige bidrag 
	* Virtuel stor hukommelse (VM)
	* nemmere og smart hukommelse administration
	* beskyttelse
	* ![[Pasted image 20230521130529.png]]

## Caching
* (forståelses mæssig er) virtuel hukommelse et array af N sammenhængende bytes gemt på disk
* indholdet caches i fysisk hukommelse 
	* I VM, kaldes cachede blokke kaldes for pages af størrelsen P = $2^P$ fx $p=12: P=2^{12} \Rightarrow  bytes =4kib$

* en page kan være i tre stadier 
	* allokeret i cache
	* allokeret pt ikke i cache
	* ikke allokeret
	* ![[Pasted image 20230521132041.png]]


* Opbygning af DRAM cache

* DRAM cache organisers og styres ud fra miss penalty 
* Konsekvenserne er 
	* relativ store sider størrelse
	* fuldt associativ: enhver VP kan indplaceres i enhver PP, hvilket kræver funktion til oversættelse 
	* Ofring af pages skal ske omhyggeligt. Styres af OS
	* Bruger write-back og ikke write-through 

* Page table
	* en page table er et array page table indgange PTE, som mapper VP til PP
	* Valid bit angiver om siden pt er chachet i DRAM eller ej![[Pasted image 20230521135010.png]]

* page hit og Page fault
	* page hit: ord i VM som findes i den fysiske hukommelse (DRAM cache hit).
	* page fault: ord i VM som ikke findes i den fysiske hukommelse (DRAM cache miss)
		* håndtering kan ses på slide 21 i lektion 10 og frem, samt uallokeret side
			* der bliver kastet en exception, der vækker OS
			* OS udvælger et "offer" som smides ud af den fysiske hukommelse og indlæser den nye page
			* instruktionen genstartes (Done)
		* Ved uallokeret:
			* kastet exception, vækker OS
			* OS ser i PTE at siden ikke er allokeret 
			* OS terminere proces m. (segmentation fault)

## Hukommelses administration
* Simplificerer hukommelses allokering
	* Hver proces har sit eget virtuelle adresserum
	* Fuld fleksibel fysisk indplacering
		* hver VP kan placeres i enhver PP
		* Ingen spild "huller" i DRAM

* Deling af kode og data blandt  processer 
	* mappe VPs til samme PP
	* "de-duplication"![[Pasted image 20230521143326.png]]

### Linking & loading
* Linking
	* hvert program har ensartet virtuelle adresserum
	* kode, data & hop starter altid på samme sted
* Loading
	* execve (Linux funktion til opstart af nyt program) allokerer virtuelle sider til .text og .data områder og opretter PTEs markeret som invalid
	* .text og .data områder kopieres side efter side, on-demand, af VM systemet

## Hukommelses beskyttelse
* PTE kan udvides med bit permissioner (read, write, execute, SUP (supervisor))
* MMU checker disse bits ved hver adgang ![[Pasted image 20230521152621.png]]

## Adresse oversættelse
* MAP: V → P U {Ø}
	* For virtuel adresse a:
	* MAP(a) = a' hvis data på virtuel adresse a findes på fysisk adresse a' i P
	* MAP(a) = Ø hvis data a ikke findes i P

* Fortolkning 
	* en adresse fortolkes med to dele
		* page-number: mest betydende bits
		* offset: mindst betydende bits
	* fx blok størrelse på 4kB (4096B)= 12 bits til offset![[Pasted image 20230521154052.png]]
![[Pasted image 20230521154645.png]]

* adresse oversættelse hit og miss (page fault)
* Hit:![[Pasted image 20230521154808.png]]
* miss:![[Pasted image 20230521154830.png]]

* Translation Lookaside Buffer (TLB)
	* Lille dedikeret hardware cache internt i MMU
	* Gemmer nylige oversættelser
	* Indeholder sidetabel indgange (PTEs) for et lille antal sider

* oversæt vha. TLB
	* MMU bruger VPN fra den virtuelle adresse til at slå op (associativt) i TLB cache:
	* VPN opdeles i cache tag og indeks![[Pasted image 20230521155554.png]]

* pladsforbrug af side-tabeller (page tables) kan ses på slide 44 og frem

# Der er et godt eksempel på VM system på slide 50 i lektion 10
everything good:![[Pasted image 20230521162006.png]]

skal findes i memory:![[Pasted image 20230521162311.png]]


![[Pasted image 20230531095720.png]]
![[Pasted image 20230531095733.png]]

# Side-erstatnings politikker 
* når man løber tør for fysisk plads må man ofre nogle cached pages
	* men hvilke pages skal skiftes ud?

* Belays algoritme er bedst, men kræver man kender fremtiden 
* FIFO er simpel, men fejlagtig 
* LRU (least recently used) sider vi har brugt fornyligt skal vi nok bruge igen![[Pasted image 20230521165443.png]]

* LRU kan Aproximeres ved at
	* page table udvides med en "used/referenced" -bit
	* MMU sætter den ved hver hukommelses adgang
	* OS ofrer sider hvor r-bit = 0

* clock algoritme ![[Pasted image 20230521165843.png]]
* 

