Simulator report for projetoSD
Sat Aug 20 20:25:03 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 611 nodes    ;
; Simulation Coverage         ;      92.64 % ;
; Total Number of Transitions ; 87392        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                          ;
+--------------------------------------------------------------------------------------------+----------------+---------------+
; Option                                                                                     ; Setting        ; Default Value ;
+--------------------------------------------------------------------------------------------+----------------+---------------+
; Simulation mode                                                                            ; Functional     ; Timing        ;
; Start time                                                                                 ; 0 ns           ; 0 ns          ;
; Simulation results format                                                                  ; CVWF           ;               ;
; Vector input source                                                                        ; testeGeral.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On             ; On            ;
; Check outputs                                                                              ; Off            ; Off           ;
; Report simulation coverage                                                                 ; On             ; On            ;
; Display complete 1/0 value coverage report                                                 ; On             ; On            ;
; Display missing 1-value coverage report                                                    ; On             ; On            ;
; Display missing 0-value coverage report                                                    ; On             ; On            ;
; Detect setup and hold time violations                                                      ; Off            ; Off           ;
; Detect glitches                                                                            ; Off            ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off            ; Off           ;
; Generate Signal Activity File                                                              ; Off            ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off            ; Off           ;
; Group bus channels in simulation results                                                   ; Off            ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On             ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE     ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off            ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On             ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto           ; Auto          ;
+--------------------------------------------------------------------------------------------+----------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      92.64 % ;
; Total nodes checked                                 ; 611          ;
; Total output ports checked                          ; 611          ;
; Total output ports with complete 1/0-value coverage ; 566          ;
; Total output ports with no 1/0-value coverage       ; 45           ;
; Total output ports with no 1-value coverage         ; 45           ;
; Total output ports with no 0-value coverage         ; 45           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                    ; Output Port Name                                                                                             ; Output Port Type ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; |projeto|Sinal                                                                                               ; |projeto|Sinal                                                                                               ; pin_out          ;
; |projeto|SinalA                                                                                              ; |projeto|SinalA                                                                                              ; out              ;
; |projeto|SinalB                                                                                              ; |projeto|SinalB                                                                                              ; out              ;
; |projeto|A[3]                                                                                                ; |projeto|A[3]                                                                                                ; out              ;
; |projeto|A[2]                                                                                                ; |projeto|A[2]                                                                                                ; out              ;
; |projeto|A[1]                                                                                                ; |projeto|A[1]                                                                                                ; out              ;
; |projeto|A[0]                                                                                                ; |projeto|A[0]                                                                                                ; out              ;
; |projeto|B[3]                                                                                                ; |projeto|B[3]                                                                                                ; out              ;
; |projeto|B[2]                                                                                                ; |projeto|B[2]                                                                                                ; out              ;
; |projeto|B[1]                                                                                                ; |projeto|B[1]                                                                                                ; out              ;
; |projeto|B[0]                                                                                                ; |projeto|B[0]                                                                                                ; out              ;
; |projeto|led1                                                                                                ; |projeto|led1                                                                                                ; pin_out          ;
; |projeto|led4                                                                                                ; |projeto|led4                                                                                                ; pin_out          ;
; |projeto|led5                                                                                                ; |projeto|led5                                                                                                ; pin_out          ;
; |projeto|led6                                                                                                ; |projeto|led6                                                                                                ; pin_out          ;
; |projeto|led_1                                                                                               ; |projeto|led_1                                                                                               ; pin_out          ;
; |projeto|led_2                                                                                               ; |projeto|led_2                                                                                               ; pin_out          ;
; |projeto|led_3                                                                                               ; |projeto|led_3                                                                                               ; pin_out          ;
; |projeto|led_4                                                                                               ; |projeto|led_4                                                                                               ; pin_out          ;
; |projeto|led_5                                                                                               ; |projeto|led_5                                                                                               ; pin_out          ;
; |projeto|led_6                                                                                               ; |projeto|led_6                                                                                               ; pin_out          ;
; |projeto|led_7                                                                                               ; |projeto|led_7                                                                                               ; pin_out          ;
; |projeto|led8                                                                                                ; |projeto|led8                                                                                                ; pin_out          ;
; |projeto|led11                                                                                               ; |projeto|led11                                                                                               ; pin_out          ;
; |projeto|led12                                                                                               ; |projeto|led12                                                                                               ; pin_out          ;
; |projeto|led13                                                                                               ; |projeto|led13                                                                                               ; pin_out          ;
; |projeto|led_8                                                                                               ; |projeto|led_8                                                                                               ; pin_out          ;
; |projeto|led_9                                                                                               ; |projeto|led_9                                                                                               ; pin_out          ;
; |projeto|led_10                                                                                              ; |projeto|led_10                                                                                              ; pin_out          ;
; |projeto|led_11                                                                                              ; |projeto|led_11                                                                                              ; pin_out          ;
; |projeto|led_12                                                                                              ; |projeto|led_12                                                                                              ; pin_out          ;
; |projeto|led_13                                                                                              ; |projeto|led_13                                                                                              ; pin_out          ;
; |projeto|led_14                                                                                              ; |projeto|led_14                                                                                              ; pin_out          ;
; |projeto|led15                                                                                               ; |projeto|led15                                                                                               ; pin_out          ;
; |projeto|led17                                                                                               ; |projeto|led17                                                                                               ; pin_out          ;
; |projeto|led18                                                                                               ; |projeto|led18                                                                                               ; pin_out          ;
; |projeto|led19                                                                                               ; |projeto|led19                                                                                               ; pin_out          ;
; |projeto|led20                                                                                               ; |projeto|led20                                                                                               ; pin_out          ;
; |projeto|led21                                                                                               ; |projeto|led21                                                                                               ; pin_out          ;
; |projeto|led_15                                                                                              ; |projeto|led_15                                                                                              ; pin_out          ;
; |projeto|led_16                                                                                              ; |projeto|led_16                                                                                              ; pin_out          ;
; |projeto|led_17                                                                                              ; |projeto|led_17                                                                                              ; pin_out          ;
; |projeto|led_18                                                                                              ; |projeto|led_18                                                                                              ; pin_out          ;
; |projeto|led_19                                                                                              ; |projeto|led_19                                                                                              ; pin_out          ;
; |projeto|led_20                                                                                              ; |projeto|led_20                                                                                              ; pin_out          ;
; |projeto|led_21                                                                                              ; |projeto|led_21                                                                                              ; pin_out          ;
; |projeto|F[4]                                                                                                ; |projeto|F[4]                                                                                                ; pin_out          ;
; |projeto|F[3]                                                                                                ; |projeto|F[3]                                                                                                ; pin_out          ;
; |projeto|F[2]                                                                                                ; |projeto|F[2]                                                                                                ; pin_out          ;
; |projeto|F[1]                                                                                                ; |projeto|F[1]                                                                                                ; pin_out          ;
; |projeto|F[0]                                                                                                ; |projeto|F[0]                                                                                                ; pin_out          ;
; |projeto|decodificador5bits:inst18|inst8                                                                     ; |projeto|decodificador5bits:inst18|inst8                                                                     ; out0             ;
; |projeto|decodificador5bits:inst18|inst4                                                                     ; |projeto|decodificador5bits:inst18|inst4                                                                     ; out0             ;
; |projeto|decodificador5bits:inst18|inst6                                                                     ; |projeto|decodificador5bits:inst18|inst6                                                                     ; out0             ;
; |projeto|decodificador5bits:inst18|inst7                                                                     ; |projeto|decodificador5bits:inst18|inst7                                                                     ; out0             ;
; |projeto|decodificador5bits:inst18|inst5                                                                     ; |projeto|decodificador5bits:inst18|inst5                                                                     ; out0             ;
; |projeto|decodificador5bits:inst18|inst12                                                                    ; |projeto|decodificador5bits:inst18|inst12                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst10                                                                    ; |projeto|decodificador5bits:inst18|inst10                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst11                                                                    ; |projeto|decodificador5bits:inst18|inst11                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst54                                                                    ; |projeto|decodificador5bits:inst18|inst54                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst14                                                                    ; |projeto|decodificador5bits:inst18|inst14                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst55                                                                    ; |projeto|decodificador5bits:inst18|inst55                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst13                                                                    ; |projeto|decodificador5bits:inst18|inst13                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst26                                                                    ; |projeto|decodificador5bits:inst18|inst26                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst57                                                                    ; |projeto|decodificador5bits:inst18|inst57                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst59                                                                    ; |projeto|decodificador5bits:inst18|inst59                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst58                                                                    ; |projeto|decodificador5bits:inst18|inst58                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst61                                                                    ; |projeto|decodificador5bits:inst18|inst61                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst60                                                                    ; |projeto|decodificador5bits:inst18|inst60                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst62                                                                    ; |projeto|decodificador5bits:inst18|inst62                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst64                                                                    ; |projeto|decodificador5bits:inst18|inst64                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst63                                                                    ; |projeto|decodificador5bits:inst18|inst63                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst67                                                                    ; |projeto|decodificador5bits:inst18|inst67                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst66                                                                    ; |projeto|decodificador5bits:inst18|inst66                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst65                                                                    ; |projeto|decodificador5bits:inst18|inst65                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst76                                                                    ; |projeto|decodificador5bits:inst18|inst76                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst68                                                                    ; |projeto|decodificador5bits:inst18|inst68                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst70                                                                    ; |projeto|decodificador5bits:inst18|inst70                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst69                                                                    ; |projeto|decodificador5bits:inst18|inst69                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst72                                                                    ; |projeto|decodificador5bits:inst18|inst72                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst75                                                                    ; |projeto|decodificador5bits:inst18|inst75                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst71                                                                    ; |projeto|decodificador5bits:inst18|inst71                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst74                                                                    ; |projeto|decodificador5bits:inst18|inst74                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst73                                                                    ; |projeto|decodificador5bits:inst18|inst73                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst82                                                                    ; |projeto|decodificador5bits:inst18|inst82                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst88                                                                    ; |projeto|decodificador5bits:inst18|inst88                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst79                                                                    ; |projeto|decodificador5bits:inst18|inst79                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst83                                                                    ; |projeto|decodificador5bits:inst18|inst83                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst85                                                                    ; |projeto|decodificador5bits:inst18|inst85                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst84                                                                    ; |projeto|decodificador5bits:inst18|inst84                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst86                                                                    ; |projeto|decodificador5bits:inst18|inst86                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst91                                                                    ; |projeto|decodificador5bits:inst18|inst91                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst89                                                                    ; |projeto|decodificador5bits:inst18|inst89                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst90                                                                    ; |projeto|decodificador5bits:inst18|inst90                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst87                                                                    ; |projeto|decodificador5bits:inst18|inst87                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst92                                                                    ; |projeto|decodificador5bits:inst18|inst92                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst94                                                                    ; |projeto|decodificador5bits:inst18|inst94                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst93                                                                    ; |projeto|decodificador5bits:inst18|inst93                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst95                                                                    ; |projeto|decodificador5bits:inst18|inst95                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst96                                                                    ; |projeto|decodificador5bits:inst18|inst96                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst97                                                                    ; |projeto|decodificador5bits:inst18|inst97                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst100                                                                   ; |projeto|decodificador5bits:inst18|inst100                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst99                                                                    ; |projeto|decodificador5bits:inst18|inst99                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst110                                                                   ; |projeto|decodificador5bits:inst18|inst110                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst109                                                                   ; |projeto|decodificador5bits:inst18|inst109                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst98                                                                    ; |projeto|decodificador5bits:inst18|inst98                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst101                                                                   ; |projeto|decodificador5bits:inst18|inst101                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst103                                                                   ; |projeto|decodificador5bits:inst18|inst103                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst102                                                                   ; |projeto|decodificador5bits:inst18|inst102                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst104                                                                   ; |projeto|decodificador5bits:inst18|inst104                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst106                                                                   ; |projeto|decodificador5bits:inst18|inst106                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst105                                                                   ; |projeto|decodificador5bits:inst18|inst105                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst107                                                                   ; |projeto|decodificador5bits:inst18|inst107                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst108                                                                   ; |projeto|decodificador5bits:inst18|inst108                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst112                                                                   ; |projeto|decodificador5bits:inst18|inst112                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst115                                                                   ; |projeto|decodificador5bits:inst18|inst115                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst113                                                                   ; |projeto|decodificador5bits:inst18|inst113                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst116                                                                   ; |projeto|decodificador5bits:inst18|inst116                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst114                                                                   ; |projeto|decodificador5bits:inst18|inst114                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst117                                                                   ; |projeto|decodificador5bits:inst18|inst117                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst118                                                                   ; |projeto|decodificador5bits:inst18|inst118                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst120                                                                   ; |projeto|decodificador5bits:inst18|inst120                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst119                                                                   ; |projeto|decodificador5bits:inst18|inst119                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst121                                                                   ; |projeto|decodificador5bits:inst18|inst121                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst123                                                                   ; |projeto|decodificador5bits:inst18|inst123                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst122                                                                   ; |projeto|decodificador5bits:inst18|inst122                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst125                                                                   ; |projeto|decodificador5bits:inst18|inst125                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst124                                                                   ; |projeto|decodificador5bits:inst18|inst124                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst129                                                                   ; |projeto|decodificador5bits:inst18|inst129                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst136                                                                   ; |projeto|decodificador5bits:inst18|inst136                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst126                                                                   ; |projeto|decodificador5bits:inst18|inst126                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst130                                                                   ; |projeto|decodificador5bits:inst18|inst130                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst132                                                                   ; |projeto|decodificador5bits:inst18|inst132                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst131                                                                   ; |projeto|decodificador5bits:inst18|inst131                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst133                                                                   ; |projeto|decodificador5bits:inst18|inst133                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst134                                                                   ; |projeto|decodificador5bits:inst18|inst134                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst135                                                                   ; |projeto|decodificador5bits:inst18|inst135                                                                   ; out0             ;
; |projeto|decodificador5bits:inst18|inst56                                                                    ; |projeto|decodificador5bits:inst18|inst56                                                                    ; out0             ;
; |projeto|decodificador5bits:inst18|inst111                                                                   ; |projeto|decodificador5bits:inst18|inst111                                                                   ; out0             ;
; |projeto|Decodificador4bits:inst2|inst5                                                                      ; |projeto|Decodificador4bits:inst2|inst5                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst4                                                                      ; |projeto|Decodificador4bits:inst2|inst4                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst7                                                                      ; |projeto|Decodificador4bits:inst2|inst7                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst6                                                                      ; |projeto|Decodificador4bits:inst2|inst6                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst9                                                                      ; |projeto|Decodificador4bits:inst2|inst9                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst8                                                                      ; |projeto|Decodificador4bits:inst2|inst8                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst2|inst13                                                                     ; |projeto|Decodificador4bits:inst2|inst13                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst10                                                                     ; |projeto|Decodificador4bits:inst2|inst10                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst19                                                                     ; |projeto|Decodificador4bits:inst2|inst19                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst15                                                                     ; |projeto|Decodificador4bits:inst2|inst15                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst17                                                                     ; |projeto|Decodificador4bits:inst2|inst17                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst18                                                                     ; |projeto|Decodificador4bits:inst2|inst18                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst16                                                                     ; |projeto|Decodificador4bits:inst2|inst16                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst22                                                                     ; |projeto|Decodificador4bits:inst2|inst22                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst21                                                                     ; |projeto|Decodificador4bits:inst2|inst21                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst24                                                                     ; |projeto|Decodificador4bits:inst2|inst24                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst23                                                                     ; |projeto|Decodificador4bits:inst2|inst23                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst25                                                                     ; |projeto|Decodificador4bits:inst2|inst25                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst28                                                                     ; |projeto|Decodificador4bits:inst2|inst28                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst29                                                                     ; |projeto|Decodificador4bits:inst2|inst29                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst27                                                                     ; |projeto|Decodificador4bits:inst2|inst27                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst30                                                                     ; |projeto|Decodificador4bits:inst2|inst30                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst31                                                                     ; |projeto|Decodificador4bits:inst2|inst31                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst33                                                                     ; |projeto|Decodificador4bits:inst2|inst33                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst32                                                                     ; |projeto|Decodificador4bits:inst2|inst32                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst36                                                                     ; |projeto|Decodificador4bits:inst2|inst36                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst34                                                                     ; |projeto|Decodificador4bits:inst2|inst34                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst35                                                                     ; |projeto|Decodificador4bits:inst2|inst35                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst37                                                                     ; |projeto|Decodificador4bits:inst2|inst37                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst39                                                                     ; |projeto|Decodificador4bits:inst2|inst39                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst40                                                                     ; |projeto|Decodificador4bits:inst2|inst40                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst38                                                                     ; |projeto|Decodificador4bits:inst2|inst38                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst41                                                                     ; |projeto|Decodificador4bits:inst2|inst41                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst42                                                                     ; |projeto|Decodificador4bits:inst2|inst42                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst44                                                                     ; |projeto|Decodificador4bits:inst2|inst44                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst43                                                                     ; |projeto|Decodificador4bits:inst2|inst43                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst45                                                                     ; |projeto|Decodificador4bits:inst2|inst45                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst46                                                                     ; |projeto|Decodificador4bits:inst2|inst46                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst47                                                                     ; |projeto|Decodificador4bits:inst2|inst47                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst49                                                                     ; |projeto|Decodificador4bits:inst2|inst49                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst51                                                                     ; |projeto|Decodificador4bits:inst2|inst51                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst50                                                                     ; |projeto|Decodificador4bits:inst2|inst50                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst53                                                                     ; |projeto|Decodificador4bits:inst2|inst53                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst52                                                                     ; |projeto|Decodificador4bits:inst2|inst52                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst20                                                                     ; |projeto|Decodificador4bits:inst2|inst20                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst2|inst48                                                                     ; |projeto|Decodificador4bits:inst2|inst48                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst5                                                                      ; |projeto|Decodificador4bits:inst1|inst5                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst4                                                                      ; |projeto|Decodificador4bits:inst1|inst4                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst7                                                                      ; |projeto|Decodificador4bits:inst1|inst7                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst6                                                                      ; |projeto|Decodificador4bits:inst1|inst6                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst9                                                                      ; |projeto|Decodificador4bits:inst1|inst9                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst8                                                                      ; |projeto|Decodificador4bits:inst1|inst8                                                                      ; out0             ;
; |projeto|Decodificador4bits:inst1|inst13                                                                     ; |projeto|Decodificador4bits:inst1|inst13                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst10                                                                     ; |projeto|Decodificador4bits:inst1|inst10                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst19                                                                     ; |projeto|Decodificador4bits:inst1|inst19                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst15                                                                     ; |projeto|Decodificador4bits:inst1|inst15                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst17                                                                     ; |projeto|Decodificador4bits:inst1|inst17                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst18                                                                     ; |projeto|Decodificador4bits:inst1|inst18                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst16                                                                     ; |projeto|Decodificador4bits:inst1|inst16                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst22                                                                     ; |projeto|Decodificador4bits:inst1|inst22                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst21                                                                     ; |projeto|Decodificador4bits:inst1|inst21                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst24                                                                     ; |projeto|Decodificador4bits:inst1|inst24                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst23                                                                     ; |projeto|Decodificador4bits:inst1|inst23                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst25                                                                     ; |projeto|Decodificador4bits:inst1|inst25                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst28                                                                     ; |projeto|Decodificador4bits:inst1|inst28                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst29                                                                     ; |projeto|Decodificador4bits:inst1|inst29                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst27                                                                     ; |projeto|Decodificador4bits:inst1|inst27                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst30                                                                     ; |projeto|Decodificador4bits:inst1|inst30                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst31                                                                     ; |projeto|Decodificador4bits:inst1|inst31                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst33                                                                     ; |projeto|Decodificador4bits:inst1|inst33                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst32                                                                     ; |projeto|Decodificador4bits:inst1|inst32                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst36                                                                     ; |projeto|Decodificador4bits:inst1|inst36                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst34                                                                     ; |projeto|Decodificador4bits:inst1|inst34                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst35                                                                     ; |projeto|Decodificador4bits:inst1|inst35                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst37                                                                     ; |projeto|Decodificador4bits:inst1|inst37                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst39                                                                     ; |projeto|Decodificador4bits:inst1|inst39                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst40                                                                     ; |projeto|Decodificador4bits:inst1|inst40                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst38                                                                     ; |projeto|Decodificador4bits:inst1|inst38                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst41                                                                     ; |projeto|Decodificador4bits:inst1|inst41                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst42                                                                     ; |projeto|Decodificador4bits:inst1|inst42                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst44                                                                     ; |projeto|Decodificador4bits:inst1|inst44                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst43                                                                     ; |projeto|Decodificador4bits:inst1|inst43                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst45                                                                     ; |projeto|Decodificador4bits:inst1|inst45                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst46                                                                     ; |projeto|Decodificador4bits:inst1|inst46                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst47                                                                     ; |projeto|Decodificador4bits:inst1|inst47                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst49                                                                     ; |projeto|Decodificador4bits:inst1|inst49                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst51                                                                     ; |projeto|Decodificador4bits:inst1|inst51                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst50                                                                     ; |projeto|Decodificador4bits:inst1|inst50                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst53                                                                     ; |projeto|Decodificador4bits:inst1|inst53                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst52                                                                     ; |projeto|Decodificador4bits:inst1|inst52                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst20                                                                     ; |projeto|Decodificador4bits:inst1|inst20                                                                     ; out0             ;
; |projeto|Decodificador4bits:inst1|inst48                                                                     ; |projeto|Decodificador4bits:inst1|inst48                                                                     ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst2                                                                       ; |projeto|ULA:inst|AmaiorB:inst10|inst2                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst23                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst23                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst22                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst22                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst20                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst20                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst18                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst18                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst17                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst17                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst11                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst11                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst14                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst14                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst10                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst10                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst19                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst19                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst7                                                                       ; |projeto|ULA:inst|AmaiorB:inst10|inst7                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|inst13                                                                      ; |projeto|ULA:inst|AmaiorB:inst10|inst13                                                                      ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst22                                                       ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst22                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst16                                                       ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst16                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst15                                                       ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst15                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst8                                                        ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst8                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst                                                         ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst                                                         ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst5                                                        ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst5                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst6                                                        ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst6                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst7                                                        ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst7                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst2                                                                        ; |projeto|ULA:inst|AmaiorB:inst9|inst2                                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst23                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst23                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst22                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst22                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst20                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst20                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst18                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst18                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst17                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst17                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst11                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst11                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst14                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst14                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst10                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst10                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst19                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst19                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst7                                                                        ; |projeto|ULA:inst|AmaiorB:inst9|inst7                                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|inst13                                                                       ; |projeto|ULA:inst|AmaiorB:inst9|inst13                                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst22                                                        ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst22                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst16                                                        ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst16                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst15                                                        ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst15                                                        ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst8                                                         ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst8                                                         ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst                                                          ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst                                                          ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst5                                                         ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst5                                                         ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst6                                                         ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst6                                                         ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst7                                                         ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst7                                                         ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst22                                                                       ; |projeto|ULA:inst|AigualB:inst8|inst22                                                                       ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst16                                                                       ; |projeto|ULA:inst|AigualB:inst8|inst16                                                                       ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst15                                                                       ; |projeto|ULA:inst|AigualB:inst8|inst15                                                                       ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst8                                                                        ; |projeto|ULA:inst|AigualB:inst8|inst8                                                                        ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst                                                                         ; |projeto|ULA:inst|AigualB:inst8|inst                                                                         ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst5                                                                        ; |projeto|ULA:inst|AigualB:inst8|inst5                                                                        ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst6                                                                        ; |projeto|ULA:inst|AigualB:inst8|inst6                                                                        ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst7                                                                        ; |projeto|ULA:inst|AigualB:inst8|inst7                                                                        ; out0             ;
; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst3|inst11                                           ; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst3|inst11                                           ; out0             ;
; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst2|inst5                                            ; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst2|inst5                                            ; out0             ;
; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst2|inst11                                           ; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst2|inst11                                           ; out0             ;
; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst1|inst5                                            ; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst1|inst5                                            ; out0             ;
; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst1|inst11                                           ; |projeto|ULA:inst|ComplementoA2:inst5|SomadorCompleto:inst1|inst11                                           ; out0             ;
; |projeto|ULA:inst|axorb:inst7|inst7                                                                          ; |projeto|ULA:inst|axorb:inst7|inst7                                                                          ; out0             ;
; |projeto|ULA:inst|axorb:inst7|inst                                                                           ; |projeto|ULA:inst|axorb:inst7|inst                                                                           ; out0             ;
; |projeto|ULA:inst|axorb:inst7|inst4                                                                          ; |projeto|ULA:inst|axorb:inst7|inst4                                                                          ; out0             ;
; |projeto|ULA:inst|axorb:inst7|inst5                                                                          ; |projeto|ULA:inst|axorb:inst7|inst5                                                                          ; out0             ;
; |projeto|ULA:inst|axorb:inst7|inst6                                                                          ; |projeto|ULA:inst|axorb:inst7|inst6                                                                          ; out0             ;
; |projeto|ULA:inst|AandB:inst6|and0                                                                           ; |projeto|ULA:inst|AandB:inst6|and0                                                                           ; out0             ;
; |projeto|ULA:inst|AandB:inst6|an5                                                                            ; |projeto|ULA:inst|AandB:inst6|an5                                                                            ; out0             ;
; |projeto|ULA:inst|AandB:inst6|and3                                                                           ; |projeto|ULA:inst|AandB:inst6|and3                                                                           ; out0             ;
; |projeto|ULA:inst|AandB:inst6|and2                                                                           ; |projeto|ULA:inst|AandB:inst6|and2                                                                           ; out0             ;
; |projeto|ULA:inst|AandB:inst6|and1                                                                           ; |projeto|ULA:inst|AandB:inst6|and1                                                                           ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|inst11                                                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|inst11                                                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|inst4                                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|inst4                                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst10|inst11           ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst10|inst11           ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst5             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst5             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst11            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst11            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst5             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst5             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst11            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst11            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst5             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst5             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst11            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst11            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst3|inst11       ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst3|inst11       ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst5        ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst5        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst11       ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst11       ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst5        ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst5        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst11       ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst11       ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst12                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst12                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst4                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst4                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst3                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst3                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst13                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst13                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst7                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst7                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst6                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst6                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst14                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst14                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst9                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst9                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst8                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst8                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst15                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst15                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst11                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst11                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst10                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst6|inst10                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst3|inst11        ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst3|inst11        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst5         ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst5         ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst11        ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst11        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst5         ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst5         ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst11        ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst11        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst12                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst12                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst4                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst4                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst3                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst3                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst13                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst13                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst7                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst7                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst6                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst6                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst14                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst14                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst9                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst9                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst8                                     ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst8                                     ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst15                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst15                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst11                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst11                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst10                                    ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1:inst5|inst10                                    ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst1            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst1            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst5            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst5            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst7            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst7            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst4            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst4            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst11           ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst11           ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst1            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst1            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst5            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst5            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst7            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst7            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst4            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst4            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst11           ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst11           ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst1            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst1            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst5            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst5            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst7            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst7            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst4            ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst4            ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst11           ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst11           ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst4             ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst4             ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst              ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst              ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst12                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst12                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst4                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst4                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst3                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst3                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst15                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst15                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst11                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst11                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst10                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst10                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst14                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst14                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst9                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst9                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst8                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst8                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst13                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst13                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst7                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst7                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst6                                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst6                                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst18                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst18                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst17                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst17                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst16                                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|mux2x1-5:inst8|inst16                                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst14                              ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst14                              ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst10                              ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst10                              ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst13                              ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst13                              ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst9                               ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|inst9                               ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst2                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst2                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst23                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst23                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst22                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst22                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst20                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst20                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst18                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst18                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst17                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst17                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst11                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst11                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst14                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst14                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst10                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst10                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst19                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst19                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst7                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst7                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst13                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst13                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst22 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst22 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst16 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst16 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst15 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst15 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst8  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst8  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst5  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst5  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst6  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst6  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst7  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst7  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst22                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst22                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst16                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst16                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst15                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst15                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst8                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst8                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst                   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst                   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst5                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst5                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst6                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst6                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst7                  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst7                  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst2                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst2                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst23                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst23                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst22                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst22                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst20                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst20                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst18                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst18                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst17                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst17                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst11                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst11                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst14                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst14                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst10                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst10                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst19                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst19                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst7                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst7                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst13                ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst13                ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst22 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst22 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst16 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst16 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst15 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst15 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst8  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst8  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst   ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst   ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst5  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst5  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst6  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst6  ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst7  ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst7  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|inst11                                                                 ; |projeto|ULA:inst|somadorSupremo:inst|inst11                                                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|inst4                                                                  ; |projeto|ULA:inst|somadorSupremo:inst|inst4                                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst10|inst11                           ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst10|inst11                           ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst5                             ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst5                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst11                            ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst3|inst11                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst5                             ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst5                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst11                            ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst2|inst11                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst5                             ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst5                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst11                            ; |projeto|ULA:inst|somadorSupremo:inst|comp2-5:inst10|SomadorCompleto:inst1|inst11                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst3|inst11                       ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst3|inst11                       ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst5                        ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst5                        ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst11                       ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst2|inst11                       ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst5                        ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst5                        ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst11                       ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst2|SomadorCompleto:inst1|inst11                       ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst12                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst12                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst4                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst4                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst3                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst3                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst13                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst13                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst7                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst7                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst6                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst6                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst14                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst14                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst9                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst9                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst8                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst8                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst15                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst15                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst11                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst11                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst10                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst6|inst10                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst3|inst11                        ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst3|inst11                        ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst5                         ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst5                         ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst11                        ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst2|inst11                        ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst5                         ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst5                         ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst11                        ; |projeto|ULA:inst|somadorSupremo:inst|ComplementoA2:inst|SomadorCompleto:inst1|inst11                        ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst12                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst12                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst4                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst4                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst3                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst3                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst13                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst13                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst7                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst7                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst6                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst6                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst14                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst14                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst9                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst9                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst8                                                     ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst8                                                     ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst15                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst15                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst11                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst11                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst10                                                    ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1:inst5|inst10                                                    ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst1                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst1                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst5                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst5                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst7                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst7                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst4                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst4                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst11                           ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst11                           ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst                             ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst6|inst                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst1                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst1                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst5                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst5                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst7                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst7                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst4                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst4                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst11                           ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst11                           ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst                             ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst5|inst                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst1                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst1                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst5                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst5                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst7                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst7                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst4                            ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst4                            ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst11                           ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst11                           ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst                             ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst4|inst                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst4                             ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst4                             ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst                              ; |projeto|ULA:inst|somadorSupremo:inst|SomaTotal:inst3|SomadorCompleto:inst|inst                              ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst12                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst12                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst4                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst4                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst3                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst3                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst15                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst15                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst11                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst11                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst10                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst10                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst14                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst14                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst9                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst9                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst8                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst8                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst13                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst13                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst7                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst7                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst6                                                   ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst6                                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst18                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst18                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst17                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst17                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst16                                                  ; |projeto|ULA:inst|somadorSupremo:inst|mux2x1-5:inst8|inst16                                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst14                                              ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst14                                              ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst10                                              ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst10                                              ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst13                                              ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst13                                              ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst9                                               ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|inst9                                               ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst2                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst2                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst23                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst23                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst22                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst22                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst20                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst20                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst18                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst18                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst17                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst17                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst11                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst11                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst14                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst14                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst10                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst10                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst19                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst19                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst7                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst7                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst13                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|inst13                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst22                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst22                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst16                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst16                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst15                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst15                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst8                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst8                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst                   ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst5                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst5                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst6                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst6                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst7                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst7                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst22                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst22                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst16                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst16                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst15                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst15                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst8                                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst8                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst                                   ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst                                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst5                                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst5                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst6                                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst6                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst7                                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst7                                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst2                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst2                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst23                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst23                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst22                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst22                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst20                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst20                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst18                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst18                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst17                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst17                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst11                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst11                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst14                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst14                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst10                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst10                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst19                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst19                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst7                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst7                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst13                                ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|inst13                                ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst22                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst22                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst16                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst16                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst15                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst15                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst8                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst8                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst                   ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst                   ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst5                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst5                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst6                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst6                  ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst7                  ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst7                  ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst35                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst35                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst7                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst7                                                                        ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst45                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst45                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst21                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst21                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst43                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst43                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst25                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst25                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst41                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst41                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst17                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst17                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst39                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst39                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst28                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst28                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst37                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst37                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst12                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst12                                                                       ; out0             ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                    ; Output Port Name                                                                                             ; Output Port Type ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; |projeto|S2                                                                                                  ; |projeto|S2                                                                                                  ; out              ;
; |projeto|S1                                                                                                  ; |projeto|S1                                                                                                  ; out              ;
; |projeto|S0                                                                                                  ; |projeto|S0                                                                                                  ; out              ;
; |projeto|Status                                                                                              ; |projeto|Status                                                                                              ; pin_out          ;
; |projeto|led2                                                                                                ; |projeto|led2                                                                                                ; pin_out          ;
; |projeto|led3                                                                                                ; |projeto|led3                                                                                                ; pin_out          ;
; |projeto|led7                                                                                                ; |projeto|led7                                                                                                ; pin_out          ;
; |projeto|led9                                                                                                ; |projeto|led9                                                                                                ; pin_out          ;
; |projeto|led10                                                                                               ; |projeto|led10                                                                                               ; pin_out          ;
; |projeto|led14                                                                                               ; |projeto|led14                                                                                               ; pin_out          ;
; |projeto|led16                                                                                               ; |projeto|led16                                                                                               ; pin_out          ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst21                                                       ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst21                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst21                                                        ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst21                                                        ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst21                                                                       ; |projeto|ULA:inst|AigualB:inst8|inst21                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst12                                                                       ; |projeto|ULA:inst|Mux3x1:inst12|inst12                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst9                                                                        ; |projeto|ULA:inst|Mux3x1:inst12|inst9                                                                        ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst10                                                                       ; |projeto|ULA:inst|Mux3x1:inst12|inst10                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst8                                                                        ; |projeto|ULA:inst|Mux3x1:inst12|inst8                                                                        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21                 ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst9                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst9                                                                        ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst8                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst8                                                                        ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst10                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst10                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst11                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst11                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst19                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst19                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst20                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst20                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst18                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst18                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst22                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst22                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst24                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst24                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst26                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst26                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst16                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst16                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst27                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst27                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst30                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst30                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst31                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst31                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst23                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst23                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst29                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst29                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst15                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst15                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst32                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst32                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst14                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst14                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst13                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst13                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst1                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst1                                                                        ; out0             ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                    ; Output Port Name                                                                                             ; Output Port Type ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+
; |projeto|S2                                                                                                  ; |projeto|S2                                                                                                  ; out              ;
; |projeto|S1                                                                                                  ; |projeto|S1                                                                                                  ; out              ;
; |projeto|S0                                                                                                  ; |projeto|S0                                                                                                  ; out              ;
; |projeto|Status                                                                                              ; |projeto|Status                                                                                              ; pin_out          ;
; |projeto|led2                                                                                                ; |projeto|led2                                                                                                ; pin_out          ;
; |projeto|led3                                                                                                ; |projeto|led3                                                                                                ; pin_out          ;
; |projeto|led7                                                                                                ; |projeto|led7                                                                                                ; pin_out          ;
; |projeto|led9                                                                                                ; |projeto|led9                                                                                                ; pin_out          ;
; |projeto|led10                                                                                               ; |projeto|led10                                                                                               ; pin_out          ;
; |projeto|led14                                                                                               ; |projeto|led14                                                                                               ; pin_out          ;
; |projeto|led16                                                                                               ; |projeto|led16                                                                                               ; pin_out          ;
; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst21                                                       ; |projeto|ULA:inst|AmaiorB:inst10|AigualB:inst12|inst21                                                       ; out0             ;
; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst21                                                        ; |projeto|ULA:inst|AmaiorB:inst9|AigualB:inst12|inst21                                                        ; out0             ;
; |projeto|ULA:inst|AigualB:inst8|inst21                                                                       ; |projeto|ULA:inst|AigualB:inst8|inst21                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst12                                                                       ; |projeto|ULA:inst|Mux3x1:inst12|inst12                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst9                                                                        ; |projeto|ULA:inst|Mux3x1:inst12|inst9                                                                        ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst10                                                                       ; |projeto|ULA:inst|Mux3x1:inst12|inst10                                                                       ; out0             ;
; |projeto|ULA:inst|Mux3x1:inst12|inst8                                                                        ; |projeto|ULA:inst|Mux3x1:inst12|inst8                                                                        ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                 ; out0             ;
; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21 ; |projeto|ULA:inst|subtrator:inst1|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst1|AigualB:inst12|inst21                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AigualB:inst|inst21                                 ; out0             ;
; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21                 ; |projeto|ULA:inst|somadorSupremo:inst|decidirSinal:inst1|AmaiorB:inst2|AigualB:inst12|inst21                 ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst9                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst9                                                                        ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst8                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst8                                                                        ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst10                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst10                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst11                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst11                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst19                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst19                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst20                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst20                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst18                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst18                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst22                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst22                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst24                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst24                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst26                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst26                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst16                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst16                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst27                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst27                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst30                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst30                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst31                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst31                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst23                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst23                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst29                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst29                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst15                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst15                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst32                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst32                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst14                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst14                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst13                                                                       ; |projeto|ULA:inst|Mux5x1:inst11|inst13                                                                       ; out0             ;
; |projeto|ULA:inst|Mux5x1:inst11|inst1                                                                        ; |projeto|ULA:inst|Mux5x1:inst11|inst1                                                                        ; out0             ;
+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Aug 20 20:25:03 2022
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off projetoSD -c projetoSD
Info: Using vector source file "C:/Users/ASUS/Desktop/Projeto SD/projeto-ULA/testeGeral.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of testeGeral.vwf called projetoSD.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      92.64 %
Info: Number of transitions in simulation is 87392
Info: Vector file testeGeral.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 152 megabytes
    Info: Processing ended: Sat Aug 20 20:25:03 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


