

================================================================
== Vivado HLS Report for 'SMM_1u_500u_50u_s'
================================================================
* Date:           Sat Aug  1 10:34:14 2020

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        lenet_op.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    10.623|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  25011|  25011|        13|          1|          1|  25000|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |    500|    500|         2|          1|          1|    500|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     18|       -|      -|
|Expression       |        -|     18|       0|   1695|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|     239|    160|
|Memory           |        -|      -|     800|   3200|
|Multiplexer      |        -|      -|       -|   1885|
|Register         |        0|      -|    2086|    192|
+-----------------+---------+-------+--------+-------+
|Total            |        0|     36|    3125|   7132|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|     16|       2|     13|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT |
    +--------------------------+----------------------+---------+-------+-----+-----+
    |lenet_urem_9ns_6nbQq_U24  |lenet_urem_9ns_6nbQq  |        0|      0|  239|  160|
    +--------------------------+----------------------+---------+-------+-----+-----+
    |Total                     |                      |        0|      0|  239|  160|
    +--------------------------+----------------------+---------+-------+-----+-----+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |lenet_mac_muladd_bRq_U25  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U26  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U27  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U28  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U29  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U30  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U32  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U33  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U34  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U31  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U35  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U36  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U37  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U38  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U39  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U40  |lenet_mac_muladd_bSr  | i0 + i1 * i2 |
    |lenet_mul_mul_11nbUr_U42  |lenet_mul_mul_11nbUr  |    i0 * i1   |
    |lenet_mul_mul_9nsbTr_U41  |lenet_mul_mul_9nsbTr  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT | Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+-----+------+-----+------+-------------+
    |A_V_3_0_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_1_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_2_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_3_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_4_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_5_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_6_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_7_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_8_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_9_U   |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_10_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_11_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_12_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_13_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_14_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_15_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_16_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_17_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_18_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_19_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_20_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_21_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_22_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_23_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |A_V_3_24_U  |SMM_1u_25u_20u_s_bkb  |        0|  16|    3|    20|    8|     1|          160|
    |B_V_3_0_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_1_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_2_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_3_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_4_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_5_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_6_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_7_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_8_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_9_U   |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_10_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_11_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_12_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_13_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_14_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_15_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_16_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_17_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_18_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_19_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_20_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_21_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_22_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_23_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    |B_V_3_24_U  |SMM_1u_500u_50u_s3i2  |        0|  16|  125|  1000|    8|     1|         8000|
    +------------+----------------------+---------+----+-----+------+-----+------+-------------+
    |Total       |                      |        0| 800| 3200| 25500|  400|    50|       204000|
    +------------+----------------------+---------+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2335_p2               |     *    |      3|  0|  20|          32|          32|
    |KER_bound_fu_2305_p2                |     *    |      3|  0|  20|          32|          32|
    |ret_V_12_fu_2783_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_15_fu_2806_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_18_fu_2679_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_1_fu_2691_p2                  |     *    |      0|  0|  41|           8|           8|
    |ret_V_20_fu_2845_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_22_fu_2868_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_4_fu_2714_p2                  |     *    |      0|  0|  41|           8|           8|
    |ret_V_7_fu_2737_p2                  |     *    |      0|  0|  41|           8|           8|
    |ret_V_s_fu_2760_p2                  |     *    |      0|  0|  41|           8|           8|
    |tmp1_fu_2296_p2                     |     *    |      3|  0|  20|          32|          32|
    |tmp25_fu_2253_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp26_fu_2257_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp_32_fu_3101_p2                   |     *    |      3|  0|  20|          32|          32|
    |bound4_fu_2285_p2                   |     +    |      0|  0|  44|          37|          37|
    |i_1_fu_2314_p2                      |     +    |      0|  0|  39|          32|           1|
    |i_2_fu_3132_p2                      |     +    |      0|  0|  15|           6|           1|
    |ib_1_fu_2557_p2                     |     +    |      0|  0|  39|           1|          32|
    |ic_1_fu_2625_p2                     |     +    |      0|  0|  15|           1|           5|
    |indvar_flatten_next7_fu_2551_p2     |     +    |      0|  0|  44|          37|           1|
    |indvar_flatten_next_fu_3126_p2      |     +    |      0|  0|  21|          15|           1|
    |iter_1_fu_2355_p2                   |     +    |      0|  0|  38|          31|           1|
    |j_3_fu_3193_p2                      |     +    |      0|  0|  15|           9|           1|
    |j_4_fu_2367_p2                      |     +    |      0|  0|  15|           9|           1|
    |next_mul1_fu_2393_p2                |     +    |      0|  0|  26|          19|          10|
    |next_mul_fu_2387_p2                 |     +    |      0|  0|  26|          19|          10|
    |next_urem1_fu_2506_p2               |     +    |      0|  0|  15|           9|           1|
    |next_urem_fu_2526_p2                |     +    |      0|  0|  15|           9|           1|
    |num_imag_1_fu_2325_p2               |     +    |      0|  0|  39|          32|           1|
    |sum_V_s_fu_3029_p2                  |     +    |      0|  0|  31|          24|          24|
    |tmp13_fu_3000_p2                    |     +    |      0|  0|  26|          19|          19|
    |tmp14_fu_2965_p2                    |     +    |      0|  0|  25|          18|          18|
    |tmp19_fu_2990_p2                    |     +    |      0|  0|  18|          18|          18|
    |tmp22_fu_2984_p2                    |     +    |      0|  0|  18|          18|          18|
    |tmp2_fu_2953_p2                     |     +    |      0|  0|  26|          19|          19|
    |tmp3_fu_2927_p2                     |     +    |      0|  0|  25|          18|          18|
    |tmp8_fu_2943_p2                     |     +    |      0|  0|  25|          18|          18|
    |tmp_44_fu_3019_p2                   |     +    |      0|  0|  27|          20|          20|
    |tmp_61_fu_3245_p2                   |     +    |      0|  0|  13|          11|          11|
    |tmp_62_fu_3329_p2                   |     +    |      0|  0|  13|          11|          11|
    |tmp_63_fu_3258_p2                   |     +    |      0|  0|  13|          11|          11|
    |tmp_66_fu_2609_p2                   |     +    |      0|  0|  18|          11|          11|
    |tmp_67_fu_2619_p2                   |     +    |      0|  0|  18|          11|          11|
    |p_neg_fu_3035_p2                    |     -    |      0|  0|  31|           1|          24|
    |p_neg_t_fu_3065_p2                  |     -    |      0|  0|  33|           1|          26|
    |ap_block_pp0_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_state16_pp1_stage0_iter1   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state24_pp2_stage0_iter6   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2053                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2109                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_692                    |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_3187_p2                  |    and   |      0|  0|   2|           1|           1|
    |exitcond7_fu_2320_p2                |   icmp   |      0|  0|  18|          32|          32|
    |exitcond8_fu_2563_p2                |   icmp   |      0|  0|  11|           5|           5|
    |exitcond_flatten8_fu_2546_p2        |   icmp   |      0|  0|  21|          37|          37|
    |exitcond_flatten_fu_3120_p2         |   icmp   |      0|  0|  13|          15|          14|
    |exitcond_fu_2309_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |ifzero_fu_2666_p2                   |   icmp   |      0|  0|  11|           5|           5|
    |tmp_33_fu_2248_p2                   |   icmp   |      0|  0|  18|          32|           1|
    |tmp_34_fu_3115_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_36_mid1_fu_3165_p2              |   icmp   |      0|  0|  18|          32|          32|
    |tmp_37_fu_3182_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_40_fu_2350_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_41_fu_2361_p2                   |   icmp   |      0|  0|  13|           9|           5|
    |tmp_42_fu_2381_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_58_fu_3138_p2                   |   icmp   |      0|  0|  13|           9|           5|
    |tmp_71_fu_2512_p2                   |   icmp   |      0|  0|  13|           9|           5|
    |tmp_72_fu_2532_p2                   |   icmp   |      0|  0|  13|           9|           5|
    |tmp_s_fu_2235_p2                    |   icmp   |      0|  0|  18|          32|           2|
    |ap_block_state1                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state11_pp0_stage0_iter1   |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state39_pp3_stage0_iter12  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1783                   |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1808                   |    or    |      0|  0|   2|           1|           1|
    |ic_mid2_fu_2569_p3                  |  select  |      0|  0|   5|           1|           1|
    |idx_urem1_fu_2518_p3                |  select  |      0|  0|   9|           1|           9|
    |idx_urem_fu_2538_p3                 |  select  |      0|  0|   9|           1|           9|
    |j_mid2_fu_3144_p3                   |  select  |      0|  0|   9|           1|           1|
    |output_data_fu_3088_p3              |  select  |      0|  0|  26|           1|          26|
    |p_2_mid2_fu_3006_p3                 |  select  |      0|  0|  24|           1|           1|
    |tmp_35_mid2_v_fu_3157_p3            |  select  |      0|  0|   6|           1|           6|
    |tmp_36_mid2_fu_3170_p3              |  select  |      0|  0|   2|           1|           1|
    |tmp_46_mid2_v_fu_2577_p3            |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1             |    xor   |      0|  0|   2|           2|           1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |     18|  0|1695|        1182|        1067|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |A_V_3_0_address1               |  15|          3|    5|         15|
    |A_V_3_0_d1                     |  15|          3|    8|         24|
    |A_V_3_10_address1              |  15|          3|    5|         15|
    |A_V_3_10_d1                    |  15|          3|    8|         24|
    |A_V_3_11_address1              |  15|          3|    5|         15|
    |A_V_3_11_d1                    |  15|          3|    8|         24|
    |A_V_3_12_address1              |  15|          3|    5|         15|
    |A_V_3_12_d1                    |  15|          3|    8|         24|
    |A_V_3_13_address1              |  15|          3|    5|         15|
    |A_V_3_13_d1                    |  15|          3|    8|         24|
    |A_V_3_14_address1              |  15|          3|    5|         15|
    |A_V_3_14_d1                    |  15|          3|    8|         24|
    |A_V_3_15_address1              |  15|          3|    5|         15|
    |A_V_3_15_d1                    |  15|          3|    8|         24|
    |A_V_3_16_address1              |  15|          3|    5|         15|
    |A_V_3_16_d1                    |  15|          3|    8|         24|
    |A_V_3_17_address1              |  15|          3|    5|         15|
    |A_V_3_17_d1                    |  15|          3|    8|         24|
    |A_V_3_18_address1              |  15|          3|    5|         15|
    |A_V_3_18_d1                    |  15|          3|    8|         24|
    |A_V_3_19_address1              |  15|          3|    5|         15|
    |A_V_3_19_d1                    |  15|          3|    8|         24|
    |A_V_3_1_address1               |  15|          3|    5|         15|
    |A_V_3_1_d1                     |  15|          3|    8|         24|
    |A_V_3_20_address1              |  15|          3|    5|         15|
    |A_V_3_20_d1                    |  15|          3|    8|         24|
    |A_V_3_21_address1              |  15|          3|    5|         15|
    |A_V_3_21_d1                    |  15|          3|    8|         24|
    |A_V_3_22_address1              |  15|          3|    5|         15|
    |A_V_3_22_d1                    |  15|          3|    8|         24|
    |A_V_3_23_address1              |  15|          3|    5|         15|
    |A_V_3_23_d1                    |  15|          3|    8|         24|
    |A_V_3_24_address1              |  15|          3|    5|         15|
    |A_V_3_24_d1                    |  15|          3|    8|         24|
    |A_V_3_2_address1               |  15|          3|    5|         15|
    |A_V_3_2_d1                     |  15|          3|    8|         24|
    |A_V_3_3_address1               |  15|          3|    5|         15|
    |A_V_3_3_d1                     |  15|          3|    8|         24|
    |A_V_3_4_address1               |  15|          3|    5|         15|
    |A_V_3_4_d1                     |  15|          3|    8|         24|
    |A_V_3_5_address1               |  15|          3|    5|         15|
    |A_V_3_5_d1                     |  15|          3|    8|         24|
    |A_V_3_6_address1               |  15|          3|    5|         15|
    |A_V_3_6_d1                     |  15|          3|    8|         24|
    |A_V_3_7_address1               |  15|          3|    5|         15|
    |A_V_3_7_d1                     |  15|          3|    8|         24|
    |A_V_3_8_address1               |  15|          3|    5|         15|
    |A_V_3_8_d1                     |  15|          3|    8|         24|
    |A_V_3_9_address1               |  15|          3|    5|         15|
    |A_V_3_9_d1                     |  15|          3|    8|         24|
    |B_V_3_0_address1               |  15|          3|   10|         30|
    |B_V_3_0_d1                     |  15|          3|    8|         24|
    |B_V_3_10_address1              |  15|          3|   10|         30|
    |B_V_3_10_d1                    |  15|          3|    8|         24|
    |B_V_3_11_address1              |  15|          3|   10|         30|
    |B_V_3_11_d1                    |  15|          3|    8|         24|
    |B_V_3_12_address1              |  15|          3|   10|         30|
    |B_V_3_12_d1                    |  15|          3|    8|         24|
    |B_V_3_13_address1              |  15|          3|   10|         30|
    |B_V_3_13_d1                    |  15|          3|    8|         24|
    |B_V_3_14_address1              |  15|          3|   10|         30|
    |B_V_3_14_d1                    |  15|          3|    8|         24|
    |B_V_3_15_address1              |  15|          3|   10|         30|
    |B_V_3_15_d1                    |  15|          3|    8|         24|
    |B_V_3_16_address1              |  15|          3|   10|         30|
    |B_V_3_16_d1                    |  15|          3|    8|         24|
    |B_V_3_17_address1              |  15|          3|   10|         30|
    |B_V_3_17_d1                    |  15|          3|    8|         24|
    |B_V_3_18_address1              |  15|          3|   10|         30|
    |B_V_3_18_d1                    |  15|          3|    8|         24|
    |B_V_3_19_address1              |  15|          3|   10|         30|
    |B_V_3_19_d1                    |  15|          3|    8|         24|
    |B_V_3_1_address1               |  15|          3|   10|         30|
    |B_V_3_1_d1                     |  15|          3|    8|         24|
    |B_V_3_20_address1              |  15|          3|   10|         30|
    |B_V_3_20_d1                    |  15|          3|    8|         24|
    |B_V_3_21_address1              |  15|          3|   10|         30|
    |B_V_3_21_d1                    |  15|          3|    8|         24|
    |B_V_3_22_address1              |  15|          3|   10|         30|
    |B_V_3_22_d1                    |  15|          3|    8|         24|
    |B_V_3_23_address1              |  15|          3|   10|         30|
    |B_V_3_23_d1                    |  15|          3|    8|         24|
    |B_V_3_24_address1              |  15|          3|   10|         30|
    |B_V_3_24_d1                    |  15|          3|    8|         24|
    |B_V_3_2_address1               |  15|          3|   10|         30|
    |B_V_3_2_d1                     |  15|          3|    8|         24|
    |B_V_3_3_address1               |  15|          3|   10|         30|
    |B_V_3_3_d1                     |  15|          3|    8|         24|
    |B_V_3_4_address1               |  15|          3|   10|         30|
    |B_V_3_4_d1                     |  15|          3|    8|         24|
    |B_V_3_5_address1               |  15|          3|   10|         30|
    |B_V_3_5_d1                     |  15|          3|    8|         24|
    |B_V_3_6_address1               |  15|          3|   10|         30|
    |B_V_3_6_d1                     |  15|          3|    8|         24|
    |B_V_3_7_address1               |  15|          3|   10|         30|
    |B_V_3_7_d1                     |  15|          3|    8|         24|
    |B_V_3_8_address1               |  15|          3|   10|         30|
    |B_V_3_8_d1                     |  15|          3|    8|         24|
    |B_V_3_9_address1               |  15|          3|   10|         30|
    |B_V_3_9_d1                     |  15|          3|    8|         24|
    |ap_NS_fsm                      |  97|         20|    1|         20|
    |ap_done                        |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |  15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6        |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter12       |   9|          2|    1|          2|
    |ap_phi_mux_i_phi_fu_2212_p4    |   9|          2|    6|         12|
    |ap_phi_mux_ib_phi_fu_2167_p4   |   9|          2|   32|         64|
    |ap_phi_mux_ic_phi_fu_2190_p4   |   9|          2|    5|         10|
    |ap_phi_mux_p_2_phi_fu_2178_p4  |   9|          2|   24|         48|
    |i3_reg_2062                    |   9|          2|   32|         64|
    |i_reg_2208                     |   9|          2|    6|         12|
    |ib_reg_2163                    |   9|          2|   32|         64|
    |ic_reg_2186                    |   9|          2|    5|         10|
    |in_stream_a_V_V_blk_n          |   9|          2|    1|          2|
    |indvar_flatten6_reg_2152       |   9|          2|   37|         74|
    |indvar_flatten_reg_2197        |   9|          2|   15|         30|
    |iter_reg_2084                  |   9|          2|   31|         62|
    |j2_reg_2095                    |   9|          2|    9|         18|
    |j_reg_2219                     |   9|          2|    9|         18|
    |num_imag_reg_2073              |   9|          2|   32|         64|
    |out_stream_V_V_blk_n           |   9|          2|    1|          2|
    |out_stream_V_V_din             |  15|          3|   32|         96|
    |p_2_reg_2174                   |   9|          2|   24|         48|
    |phi_mul1_reg_2117              |   9|          2|   19|         38|
    |phi_mul_reg_2106               |   9|          2|   19|         38|
    |phi_urem1_reg_2140             |   9|          2|    9|         18|
    |phi_urem_reg_2128              |   9|          2|    9|         18|
    |real_start                     |   9|          2|    1|          2|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          |1885|        383| 1173|       3173|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------+----+----+-----+-----------+
    |            Name            | FF | LUT| Bits| Const Bits|
    +----------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3599         |  32|   0|   32|          0|
    |A_ROW                       |  32|   0|   32|          0|
    |A_V_3_0_load_reg_4112       |   8|   0|    8|          0|
    |A_V_3_10_load_reg_4017      |   8|   0|    8|          0|
    |A_V_3_12_load_reg_4152      |   8|   0|    8|          0|
    |A_V_3_13_load_reg_4032      |   8|   0|    8|          0|
    |A_V_3_15_load_reg_4162      |   8|   0|    8|          0|
    |A_V_3_16_load_reg_4047      |   8|   0|    8|          0|
    |A_V_3_1_load_reg_3972       |   8|   0|    8|          0|
    |A_V_3_20_load_reg_4072      |   8|   0|    8|          0|
    |A_V_3_21_load_reg_4082      |   8|   0|    8|          0|
    |A_V_3_23_load_reg_4097      |   8|   0|    8|          0|
    |A_V_3_3_load_reg_4122       |   8|   0|    8|          0|
    |A_V_3_4_load_reg_3987       |   8|   0|    8|          0|
    |A_V_3_6_load_reg_4132       |   8|   0|    8|          0|
    |A_V_3_7_load_reg_4002       |   8|   0|    8|          0|
    |A_V_3_9_load_reg_4142       |   8|   0|    8|          0|
    |B_COL                       |  32|   0|   32|          0|
    |B_ROW                       |  32|   0|   32|          0|
    |B_ROW_load_reg_3548         |  32|   0|   32|          0|
    |B_V_3_0_load_reg_4117       |   8|   0|    8|          0|
    |B_V_3_10_load_reg_4022      |   8|   0|    8|          0|
    |B_V_3_11_load_reg_4027      |   8|   0|    8|          0|
    |B_V_3_12_load_reg_4157      |   8|   0|    8|          0|
    |B_V_3_13_load_reg_4037      |   8|   0|    8|          0|
    |B_V_3_14_load_reg_4042      |   8|   0|    8|          0|
    |B_V_3_15_load_reg_4167      |   8|   0|    8|          0|
    |B_V_3_16_load_reg_4052      |   8|   0|    8|          0|
    |B_V_3_17_load_reg_4057      |   8|   0|    8|          0|
    |B_V_3_18_load_reg_4062      |   8|   0|    8|          0|
    |B_V_3_1_load_reg_3977       |   8|   0|    8|          0|
    |B_V_3_20_load_reg_4077      |   8|   0|    8|          0|
    |B_V_3_21_load_reg_4087      |   8|   0|    8|          0|
    |B_V_3_22_load_reg_4092      |   8|   0|    8|          0|
    |B_V_3_23_load_reg_4102      |   8|   0|    8|          0|
    |B_V_3_24_load_reg_4107      |   8|   0|    8|          0|
    |B_V_3_2_load_reg_3982       |   8|   0|    8|          0|
    |B_V_3_3_load_reg_4127       |   8|   0|    8|          0|
    |B_V_3_4_load_reg_3992       |   8|   0|    8|          0|
    |B_V_3_5_load_reg_3997       |   8|   0|    8|          0|
    |B_V_3_6_load_reg_4137       |   8|   0|    8|          0|
    |B_V_3_7_load_reg_4007       |   8|   0|    8|          0|
    |B_V_3_8_load_reg_4012       |   8|   0|    8|          0|
    |B_V_3_9_load_reg_4147       |   8|   0|    8|          0|
    |KER_bound_reg_3577          |  32|   0|   32|          0|
    |OFMDim_current              |  32|   0|   32|          0|
    |ap_CS_fsm                   |  19|   0|   19|          0|
    |ap_done_reg                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter10    |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter11    |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter12    |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter8     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter9     |   1|   0|    1|          0|
    |bound4_reg_3567             |  35|   0|   37|          2|
    |exitcond8_reg_3663          |   1|   0|    1|          0|
    |exitcond_flatten8_reg_3654  |   1|   0|    1|          0|
    |exitcond_flatten_reg_4244   |   1|   0|    1|          0|
    |exitcond_reg_3582           |   1|   0|    1|          0|
    |i3_reg_2062                 |  32|   0|   32|          0|
    |i_reg_2208                  |   6|   0|    6|          0|
    |ib_reg_2163                 |  32|   0|   32|          0|
    |ic1_reg_3689                |   5|   0|   64|         59|
    |ic_1_reg_3683               |   5|   0|    5|          0|
    |ic_mid2_reg_3668            |   5|   0|    5|          0|
    |ic_reg_2186                 |   5|   0|    5|          0|
    |ifzero_reg_3863             |   1|   0|    1|          0|
    |indvar_flatten6_reg_2152    |  37|   0|   37|          0|
    |indvar_flatten_reg_2197     |  15|   0|   15|          0|
    |iter_1_reg_3608             |  31|   0|   31|          0|
    |iter_reg_2084               |  31|   0|   31|          0|
    |j2_reg_2095                 |   9|   0|    9|          0|
    |j_mid2_reg_4253             |   9|   0|    9|          0|
    |j_reg_2219                  |   9|   0|    9|          0|
    |num_imag_1_reg_3594         |  32|   0|   32|          0|
    |num_imag_reg_2073           |  32|   0|   32|          0|
    |or_cond_reg_4267            |   1|   0|    1|          0|
    |p_2_reg_2174                |  24|   0|   24|          0|
    |phi_mul1_reg_2117           |  19|   0|   19|          0|
    |phi_mul_reg_2106            |  19|   0|   19|          0|
    |phi_urem1_reg_2140          |   9|   0|    9|          0|
    |phi_urem_reg_2128           |   9|   0|    9|          0|
    |ret_V_18_reg_4067           |  16|   0|   16|          0|
    |start_once_reg              |   1|   0|    1|          0|
    |sum_V_s_reg_4227            |  24|   0|   24|          0|
    |tmp10_reg_4182              |  17|   0|   17|          0|
    |tmp12_reg_4187              |  17|   0|   17|          0|
    |tmp13_reg_4222              |  19|   0|   19|          0|
    |tmp16_reg_4192              |  17|   0|   17|          0|
    |tmp18_reg_4197              |  17|   0|   17|          0|
    |tmp1_reg_3572               |  32|   0|   32|          0|
    |tmp20_reg_4202              |  17|   0|   17|          0|
    |tmp23_reg_4207              |  17|   0|   17|          0|
    |tmp24_reg_4212              |  17|   0|   17|          0|
    |tmp25_reg_3557              |  32|   0|   32|          0|
    |tmp26_reg_3562              |  32|   0|   32|          0|
    |tmp2_reg_4217               |  19|   0|   19|          0|
    |tmp5_reg_4172               |  17|   0|   17|          0|
    |tmp7_reg_4177               |  17|   0|   17|          0|
    |tmp_30_reg_4234             |  17|   0|   17|          0|
    |tmp_32_reg_4239             |  32|   0|   32|          0|
    |tmp_35_mid2_v_reg_4260      |   6|   0|    6|          0|
    |tmp_41_reg_3613             |   1|   0|    1|          0|
    |tmp_42_reg_3622             |   1|   0|    1|          0|
    |tmp_46_mid2_v_reg_3673      |  32|   0|   32|          0|
    |tmp_53_reg_4281             |   6|   0|    6|          0|
    |tmp_54_reg_4276             |   6|   0|    6|          0|
    |tmp_64_reg_3640             |   5|   0|    5|          0|
    |tmp_65_reg_3636             |   5|   0|    5|          0|
    |tmp_67_cast_reg_3758        |  64|   0|   64|          0|
    |tmp_67_reg_3678             |  11|   0|   11|          0|
    |tmp_V_40_reg_3512           |  32|   0|   32|          0|
    |tmp_V_42_reg_3517           |  32|   0|   32|          0|
    |tmp_V_44_reg_3525           |  32|   0|   32|          0|
    |tmp_V_48_reg_3531           |  32|   0|   32|          0|
    |tmp_V_50_reg_3539           |  32|   0|   32|          0|
    |tmp_V_reg_3506              |  32|   0|   32|          0|
    |exitcond8_reg_3663          |  64|  32|    1|          0|
    |exitcond_flatten8_reg_3654  |  64|  32|    1|          0|
    |ifzero_reg_3863             |  64|  32|    1|          0|
    |j_mid2_reg_4253             |  64|  32|    9|          0|
    |or_cond_reg_4267            |  64|  32|    1|          0|
    |tmp_35_mid2_v_reg_4260      |  64|  32|    6|          0|
    +----------------------------+----+----+-----+-----------+
    |Total                       |2086| 192| 1782|         61|
    +----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|start_out                | out |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|start_write              | out |    1| ap_ctrl_hs | SMM<1u, 500u, 50u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

