#**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************
create_clock -period 20 [get_ports OSC_50_BANK2]
create_clock -period 20 [get_ports OSC_50_BANK3]
create_clock -period 20 [get_ports OSC_50_BANK4]
create_clock -period 20 [get_ports OSC_50_BANK5]
create_clock -period 20 [get_ports OSC_50_BANK6]
create_clock -period 20 [get_ports OSC_50_BANK7]

create_clock -period 10 [get_ports ADA_DCO]
create_clock -period 10 [get_ports ADB_DCO]

create_clock -period 10 [get_ports FPGA_CLK_A_P]
create_clock -period 10 [get_ports FPGA_CLK_A_N]
create_clock -period 10 [get_ports FPGA_CLK_B_P]
create_clock -period 10 [get_ports FPGA_CLK_B_N]


#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************



#**************************************************************
# Set Output Delay
#**************************************************************



#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************



