\documentclass[../improvements.tex]{subfiles}

\begin{document}

  論理合成の結果から, クリティカルパスが EX ステージにあることが分かった.
  そのクリティカルパスが以下の通りである.
  \begin{displaymath}
    \begin{aligned}
      &ID/EX パイプラインレジスタ \\
      \rightarrow &ALU の入力の用意 \\
      \rightarrow &ALU における演算 \\
      \rightarrow &分岐の判断 \\
      \rightarrow &パイプラインフラッシュの判断 \\
      \rightarrow &ID/EX パイプラインレジスタ
    \end{aligned}
  \end{displaymath}

  上記のクリティカルパスを短縮するために, 以下のことを行った.
  \begin{enumerate}
    \item ALU の入力の用意を ID ステージで行う (\ref{subsubsection:ex-to-id} 章)
    \item パイプラインフラッシュのタイミングの後回し (\ref{subsubsection:rethink-flush} 章)
  \end{enumerate}

  \subsubsection{ALU の入力の用意を ID ステージで行う} \label{subsubsection:ex-to-id}
  EX ステージで演算を行う前に, 以下の入力を用意する必要がある.
  \begin{enumerate}
    \item ALU に対して演算の種類を指定する制御信号 \label{item:alu-op}
    \item ALU の演算対象となる 2つの $32[bit]$ の信号 \label{item:alu-in}
    \item 比較専用 ALU に対して比較の種類を指定する制御信号 \label{item:branch-alu-op}
    \item 比較専用 ALU の比較対象となる 2つの $32[bit]$ の信号 \label{item:branch-alu-in}
  \end{enumerate}
  倫理合成の結果から, 信号が生成されるまでに必要な時間からみた時に,
  信号\ref{item:alu-in} と 信号\ref{item:branch-alu-in} がボトルネックになっていた.
  これを改善するために, 信号\ref{item:alu-in} と信号\ref{item:branch-alu-in} の生成回路を
  ID ステージに移動させた.
  その結果, プロセッサの最小動作クロック周期を $9[ns]$ から $8[ns]$ まで減らすことができた.
  それでも, プログラムの実行時間の性能が, 分岐予測を導入する前のに劣っているため, 
  次の改善を実施した.

  \subsubsection{パイプラインフラッシュのタイミングの後回し} \label{subsubsection:rethink-flush}
  実装していたパイプラインフラッシュの回路では, 
  プログラムの実行の中で分岐が起きた時に, 
  パイプラインレジスタではなく, IF ステージと ID ステージのフラッシュをステージ内で行っていた.
  これにより, EX ステージに分岐命令がある場合, 
  ID ステージの命令がデータメモリと汎用レジスタに対する書き込み信号の生成タイミングは
  分岐結果が出た後のタイミングになってしまう.
  分岐結果が分かるまでに ID ステージは待たないといけないため, 無駄な時間が生じてしまう.

  これを改善するために, パイプラインのフラッシュをステージ内ではなく, パイプラインレジスタで行うようにした.
  改善後の回路では, 例えば ID ステージで「データメモリに対して書き込む」信号が生成されても, 
  EX ステージの分岐結果が「分岐する」となったら, 
  その信号が ID と EX 間のパイプラインレジスタに保存される前に, 「データメモリに対して書き込まない」
  と無効化される.
  この改善によってクリティカルパスが短くなり, 
  プロセッサの最小動作クロック周期を $8[ns]$ から $5[ns]$ まで減らすことができた.
  改善によって得られたクロック周期は分岐予測導入前の $6[ns]$ よりも短くなったので, 
  分岐予測機能を今回のプロセッサの設計に導入してもいいと判断した.

  \subsubsection{クリティカルパスの短縮後の論理合成}
  クリティカルパスの短縮を行った後の性能評価の結果を表 \ref{table:logic-synthesis-improved} にまとめた.
  クリティカルパスの短縮により, 分岐予測の実装によって $9[ns]$ までに増えたクロック周期を
  $5[ns]$ へと減少させたことができた.

  \begin{table*}[bp]
    \centering
    \begin{tabular}{|c|r|r|r|}
    \hline
    プロセッサ & \multicolumn{1}{c|}{最小動作クロック周期 {[}$ns${]}} & \multicolumn{1}{c|}{面積 {[}$\mu m^2${]}} & \multicolumn{1}{c|}{消費電力 {[}$mW${]}} \\ \hline
    分岐予測実装前 & 6 & 357534.7228 & 7.5732 \\
    分岐予測実装後 & 9 & 936675.8334 & 10.6318 \\
    クリティカルパス短縮後 & 5 & 764805.1213 & 15.3567 \\ \hline
    \end{tabular}
    \caption{性能改善前後の論理合成の結果}
    \label{table:logic-synthesis-improved}
  \end{table*}

  \subsubsection{更に改善できる点}

\end{document}
