TimeQuest Timing Analyzer report for Part2
Thu May 22 18:17:09 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Recovery: 'Clock'
 15. Slow Model Removal: 'Clock'
 16. Slow Model Minimum Pulse Width: 'Clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Clock'
 29. Fast Model Hold: 'Clock'
 30. Fast Model Recovery: 'Clock'
 31. Fast Model Removal: 'Clock'
 32. Fast Model Minimum Pulse Width: 'Clock'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Progagation Delay
 45. Minimum Progagation Delay
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Part2                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Part2.sdc     ; OK     ; Thu May 22 18:17:09 2014 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock      ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 268.82 MHz ; 235.07 MHz      ; Clock      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 6.280 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.557 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 8.286 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 1.211 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clock ; 2.873 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.280 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.753      ;
; 6.280 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.753      ;
; 6.280 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.753      ;
; 6.280 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.753      ;
; 6.280 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.753      ;
; 6.307 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.726      ;
; 6.307 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.726      ;
; 6.307 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.726      ;
; 6.307 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.726      ;
; 6.307 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.726      ;
; 6.415 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.618      ;
; 6.415 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.618      ;
; 6.415 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.618      ;
; 6.415 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.618      ;
; 6.415 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.618      ;
; 6.438 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.595      ;
; 6.438 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.595      ;
; 6.438 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.595      ;
; 6.438 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.595      ;
; 6.438 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.595      ;
; 6.469 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.564      ;
; 6.469 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.564      ;
; 6.469 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.564      ;
; 6.469 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.564      ;
; 6.469 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.564      ;
; 6.547 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.486      ;
; 6.547 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.486      ;
; 6.547 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.486      ;
; 6.547 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.486      ;
; 6.547 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.486      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.585 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.448      ;
; 6.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.453      ;
; 6.658 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.382      ;
; 6.690 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.347      ;
; 6.690 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.347      ;
; 6.690 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.347      ;
; 6.690 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.347      ;
; 6.690 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.347      ;
; 6.701 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.339      ;
; 6.718 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.315      ;
; 6.718 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.315      ;
; 6.718 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.315      ;
; 6.718 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.315      ;
; 6.718 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.315      ;
; 6.722 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.311      ;
; 6.722 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.311      ;
; 6.722 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.311      ;
; 6.722 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.311      ;
; 6.722 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.311      ;
; 6.729 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.311      ;
; 6.733 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.307      ;
; 6.772 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.268      ;
; 6.773 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.260      ;
; 6.773 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.260      ;
; 6.773 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.260      ;
; 6.773 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.260      ;
; 6.773 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.260      ;
; 6.800 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.240      ;
; 6.804 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.236      ;
; 6.804 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.236      ;
; 6.843 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.197      ;
; 6.866 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.167      ;
; 6.866 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.167      ;
; 6.866 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.167      ;
; 6.866 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.167      ;
; 6.866 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.167      ;
; 6.871 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.169      ;
; 6.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.165      ;
; 6.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.165      ;
; 6.891 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.146      ;
; 6.891 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.146      ;
; 6.891 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.146      ;
; 6.891 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.146      ;
; 6.891 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.001      ; 3.146      ;
; 6.914 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.126      ;
; 6.914 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.126      ;
; 6.946 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.094      ;
; 6.946 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.094      ;
; 6.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.055      ;
; 6.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.055      ;
; 6.999 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.034      ;
; 6.999 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.034      ;
; 6.999 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.034      ;
; 6.999 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.034      ;
; 6.999 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.034      ;
; 7.017 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.023      ;
; 7.017 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.023      ;
; 7.030 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.010      ;
; 7.032 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.008      ;
; 7.056 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 2.984      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.557 ; rdAddr[4]                                         ; rdAddr[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.840 ; rdAddr[0]                                         ; rdAddr[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.842 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.875 ; rdAddr[1]                                         ; rdAddr[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.141      ;
; 0.875 ; rdAddr[3]                                         ; rdAddr[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.141      ;
; 0.884 ; rdAddr[2]                                         ; rdAddr[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.150      ;
; 1.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; ACLR                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.372      ;
; 1.178 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.460      ;
; 1.196 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.223 ; rdAddr[0]                                         ; rdAddr[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.226 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; ACLR                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.493      ;
; 1.228 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.258 ; rdAddr[3]                                         ; rdAddr[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.258 ; rdAddr[1]                                         ; rdAddr[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.267 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; rdAddr[2]                                         ; rdAddr[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.277 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.551      ;
; 1.290 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.556      ;
; 1.294 ; rdAddr[0]                                         ; rdAddr[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.560      ;
; 1.299 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.329 ; rdAddr[1]                                         ; rdAddr[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.336 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.602      ;
; 1.338 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.609      ;
; 1.339 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.341 ; rdAddr[2]                                         ; rdAddr[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.607      ;
; 1.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.622      ;
; 1.356 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; ACLR                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.623      ;
; 1.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.627      ;
; 1.365 ; rdAddr[0]                                         ; rdAddr[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.631      ;
; 1.368 ; rdAddr[2]                                         ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.679      ;
; 1.370 ; rdAddr[1]                                         ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.681      ;
; 1.371 ; rdAddr[3]                                         ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.682      ;
+-------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Clock'                                                                                                                ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.286 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 10.000       ; 0.003      ; 1.753      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
; 8.559 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.476      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Clock'                                                                                                                 ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.476      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
; 1.484 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.753      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACLR                                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACLR                                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; 4.890  ; 4.890  ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 4.890  ; 4.890  ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 1.189  ; 1.189  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.319  ; 0.319  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 1.690  ; 1.690  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.039 ; -0.039 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -0.012 ; -0.012 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.093  ; 1.093  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.794  ; 0.794  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 0.970  ; 0.970  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 4.785  ; 4.785  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 4.689  ; 4.689  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -4.621 ; -4.621 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -4.621 ; -4.621 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.308  ; 0.308  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.203  ; 0.203  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.920 ; -0.920 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.050 ; -0.050 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -1.421 ; -1.421 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.308  ; 0.308  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.281  ; 0.281  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.116  ; 0.116  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.824 ; -0.824 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.525 ; -0.525 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.701 ; -0.701 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -4.516 ; -4.516 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -4.613 ; -4.613 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -4.420 ; -4.420 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.002 ; 12.002 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 11.994 ; 11.994 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.002 ; 12.002 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 11.766 ; 11.766 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 11.762 ; 11.762 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 11.755 ; 11.755 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 11.347 ; 11.347 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 11.347 ; 11.347 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 11.296 ; 11.296 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 10.866 ; 10.866 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.422  ; 7.422  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.356  ; 7.356  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 7.403  ; 7.403  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 7.377  ; 7.377  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 6.638  ; 6.638  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 11.337 ; 11.337 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 11.591 ; 11.591 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 11.599 ; 11.599 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 11.364 ; 11.364 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 11.605 ; 11.605 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 11.337 ; 11.337 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 11.352 ; 11.352 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 10.389 ; 10.389 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 10.873 ; 10.873 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 10.432 ; 10.432 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 10.389 ; 10.389 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 10.452 ; 10.452 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 10.671 ; 10.671 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 10.630 ; 10.630 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.104  ; 7.104  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 7.090  ; 7.090  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.110  ; 7.110  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 7.085  ; 7.085  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 7.058  ; 7.058  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 6.638  ; 6.638  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 6.638  ; 6.638  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SW[0]      ; HEX4[1]     ; 7.672  ; 7.672  ; 7.672  ; 7.672  ;
; SW[0]      ; HEX4[2]     ;        ; 7.519  ; 7.519  ;        ;
; SW[0]      ; HEX4[3]     ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; SW[0]      ; HEX4[4]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[5]     ; 7.376  ;        ;        ; 7.376  ;
; SW[0]      ; HEX4[6]     ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; SW[0]      ; LEDR[0]     ; 5.667  ;        ;        ; 5.667  ;
; SW[1]      ; HEX4[0]     ; 7.788  ; 7.788  ; 7.788  ; 7.788  ;
; SW[1]      ; HEX4[1]     ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; SW[1]      ; HEX4[2]     ; 7.686  ;        ;        ; 7.686  ;
; SW[1]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[1]      ; HEX4[4]     ;        ; 7.511  ; 7.511  ;        ;
; SW[1]      ; HEX4[5]     ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; SW[1]      ; HEX4[6]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[1]      ; LEDR[1]     ; 6.550  ;        ;        ; 6.550  ;
; SW[2]      ; HEX4[0]     ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; SW[2]      ; HEX4[1]     ; 7.500  ;        ;        ; 7.500  ;
; SW[2]      ; HEX4[2]     ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; SW[2]      ; HEX4[3]     ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SW[2]      ; HEX4[4]     ; 7.208  ; 7.208  ; 7.208  ; 7.208  ;
; SW[2]      ; HEX4[5]     ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; SW[2]      ; HEX4[6]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; LEDR[2]     ; 5.915  ;        ;        ; 5.915  ;
; SW[3]      ; HEX4[0]     ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; SW[3]      ; HEX4[1]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[2]     ; 6.727  ; 6.727  ; 6.727  ; 6.727  ;
; SW[3]      ; HEX4[3]     ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; SW[3]      ; HEX4[4]     ;        ; 6.568  ; 6.568  ;        ;
; SW[3]      ; HEX4[5]     ; 6.575  ; 6.575  ; 6.575  ; 6.575  ;
; SW[3]      ; HEX4[6]     ; 6.743  ; 6.743  ; 6.743  ; 6.743  ;
; SW[3]      ; LEDR[3]     ; 6.727  ;        ;        ; 6.727  ;
; SW[4]      ; HEX5[0]     ; 6.662  ; 6.662  ; 6.662  ; 6.662  ;
; SW[4]      ; HEX5[1]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[4]      ; HEX5[2]     ;        ; 6.628  ; 6.628  ;        ;
; SW[4]      ; HEX5[3]     ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; SW[4]      ; HEX5[4]     ; 6.926  ;        ;        ; 6.926  ;
; SW[4]      ; HEX5[5]     ; 6.939  ;        ;        ; 6.939  ;
; SW[4]      ; HEX5[6]     ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; SW[4]      ; LEDR[4]     ; 5.771  ;        ;        ; 5.771  ;
; SW[5]      ; HEX5[0]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[5]      ; HEX5[1]     ; 6.901  ; 6.901  ; 6.901  ; 6.901  ;
; SW[5]      ; HEX5[2]     ; 6.903  ;        ;        ; 6.903  ;
; SW[5]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[5]      ; HEX5[4]     ;        ; 7.194  ; 7.194  ;        ;
; SW[5]      ; HEX5[5]     ; 7.207  ; 7.207  ; 7.207  ; 7.207  ;
; SW[5]      ; HEX5[6]     ; 7.393  ; 7.393  ; 7.393  ; 7.393  ;
; SW[5]      ; LEDR[5]     ; 5.514  ;        ;        ; 5.514  ;
; SW[6]      ; HEX5[0]     ; 6.691  ; 6.691  ; 6.691  ; 6.691  ;
; SW[6]      ; HEX5[1]     ; 6.674  ;        ;        ; 6.674  ;
; SW[6]      ; HEX5[2]     ; 6.675  ; 6.675  ; 6.675  ; 6.675  ;
; SW[6]      ; HEX5[3]     ; 6.988  ; 6.988  ; 6.988  ; 6.988  ;
; SW[6]      ; HEX5[4]     ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; SW[6]      ; HEX5[5]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[6]      ; HEX5[6]     ; 7.165  ; 7.165  ; 7.165  ; 7.165  ;
; SW[6]      ; LEDR[6]     ; 5.397  ;        ;        ; 5.397  ;
; SW[7]      ; HEX5[0]     ; 7.657  ; 7.657  ; 7.657  ; 7.657  ;
; SW[7]      ; HEX5[1]     ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; SW[7]      ; HEX5[2]     ; 7.613  ; 7.613  ; 7.613  ; 7.613  ;
; SW[7]      ; HEX5[3]     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; SW[7]      ; HEX5[4]     ;        ; 7.926  ; 7.926  ;        ;
; SW[7]      ; HEX5[5]     ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; SW[7]      ; HEX5[6]     ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[11]     ; HEX6[2]     ;        ; 5.111  ; 5.111  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.678  ;        ;        ; 5.678  ;
; SW[11]     ; HEX6[5]     ; 5.644  ;        ;        ; 5.644  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.774  ;        ;        ; 5.774  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 4.999  ;        ;        ; 4.999  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.564  ; 5.564  ;        ;
; SW[12]     ; HEX6[5]     ; 5.530  ; 5.530  ; 5.530  ; 5.530  ;
; SW[12]     ; HEX6[6]     ; 5.524  ; 5.524  ; 5.524  ; 5.524  ;
; SW[12]     ; LEDR[12]    ; 5.939  ;        ;        ; 5.939  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.557  ;        ;        ; 9.557  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.114 ; 10.114 ; 10.114 ; 10.114 ;
; SW[13]     ; HEX6[5]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[13]     ; HEX6[6]     ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; SW[13]     ; LEDR[13]    ; 9.816  ;        ;        ; 9.816  ;
; SW[14]     ; HEX6[0]     ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; SW[14]     ; HEX6[1]     ; 9.579  ; 9.579  ; 9.579  ; 9.579  ;
; SW[14]     ; HEX6[2]     ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.143 ; 10.143 ;        ;
; SW[14]     ; HEX6[5]     ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.500  ;        ;        ; 9.500  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 9.934  ;        ;        ; 9.934  ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.153 ;        ;        ; 10.153 ;
; SW[17]     ; LEDR[17]    ; 9.873  ;        ;        ; 9.873  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SW[0]      ; HEX4[1]     ; 7.672  ; 7.672  ; 7.672  ; 7.672  ;
; SW[0]      ; HEX4[2]     ;        ; 7.519  ; 7.519  ;        ;
; SW[0]      ; HEX4[3]     ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; SW[0]      ; HEX4[4]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[5]     ; 7.376  ;        ;        ; 7.376  ;
; SW[0]      ; HEX4[6]     ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; SW[0]      ; LEDR[0]     ; 5.667  ;        ;        ; 5.667  ;
; SW[1]      ; HEX4[0]     ; 7.788  ; 7.788  ; 7.788  ; 7.788  ;
; SW[1]      ; HEX4[1]     ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; SW[1]      ; HEX4[2]     ; 7.686  ;        ;        ; 7.686  ;
; SW[1]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[1]      ; HEX4[4]     ;        ; 7.511  ; 7.511  ;        ;
; SW[1]      ; HEX4[5]     ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; SW[1]      ; HEX4[6]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[1]      ; LEDR[1]     ; 6.550  ;        ;        ; 6.550  ;
; SW[2]      ; HEX4[0]     ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; SW[2]      ; HEX4[1]     ; 7.500  ;        ;        ; 7.500  ;
; SW[2]      ; HEX4[2]     ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; SW[2]      ; HEX4[3]     ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SW[2]      ; HEX4[4]     ; 7.208  ; 7.208  ; 7.208  ; 7.208  ;
; SW[2]      ; HEX4[5]     ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; SW[2]      ; HEX4[6]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; LEDR[2]     ; 5.915  ;        ;        ; 5.915  ;
; SW[3]      ; HEX4[0]     ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; SW[3]      ; HEX4[1]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[2]     ; 6.727  ; 6.727  ; 6.727  ; 6.727  ;
; SW[3]      ; HEX4[3]     ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; SW[3]      ; HEX4[4]     ;        ; 6.568  ; 6.568  ;        ;
; SW[3]      ; HEX4[5]     ; 6.575  ; 6.575  ; 6.575  ; 6.575  ;
; SW[3]      ; HEX4[6]     ; 6.743  ; 6.743  ; 6.743  ; 6.743  ;
; SW[3]      ; LEDR[3]     ; 6.727  ;        ;        ; 6.727  ;
; SW[4]      ; HEX5[0]     ; 6.662  ; 6.662  ; 6.662  ; 6.662  ;
; SW[4]      ; HEX5[1]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[4]      ; HEX5[2]     ;        ; 6.628  ; 6.628  ;        ;
; SW[4]      ; HEX5[3]     ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; SW[4]      ; HEX5[4]     ; 6.926  ;        ;        ; 6.926  ;
; SW[4]      ; HEX5[5]     ; 6.939  ;        ;        ; 6.939  ;
; SW[4]      ; HEX5[6]     ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; SW[4]      ; LEDR[4]     ; 5.771  ;        ;        ; 5.771  ;
; SW[5]      ; HEX5[0]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[5]      ; HEX5[1]     ; 6.901  ; 6.901  ; 6.901  ; 6.901  ;
; SW[5]      ; HEX5[2]     ; 6.903  ;        ;        ; 6.903  ;
; SW[5]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[5]      ; HEX5[4]     ;        ; 7.194  ; 7.194  ;        ;
; SW[5]      ; HEX5[5]     ; 7.207  ; 7.207  ; 7.207  ; 7.207  ;
; SW[5]      ; HEX5[6]     ; 7.393  ; 7.393  ; 7.393  ; 7.393  ;
; SW[5]      ; LEDR[5]     ; 5.514  ;        ;        ; 5.514  ;
; SW[6]      ; HEX5[0]     ; 6.691  ; 6.691  ; 6.691  ; 6.691  ;
; SW[6]      ; HEX5[1]     ; 6.674  ;        ;        ; 6.674  ;
; SW[6]      ; HEX5[2]     ; 6.675  ; 6.675  ; 6.675  ; 6.675  ;
; SW[6]      ; HEX5[3]     ; 6.988  ; 6.988  ; 6.988  ; 6.988  ;
; SW[6]      ; HEX5[4]     ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; SW[6]      ; HEX5[5]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[6]      ; HEX5[6]     ; 7.165  ; 7.165  ; 7.165  ; 7.165  ;
; SW[6]      ; LEDR[6]     ; 5.397  ;        ;        ; 5.397  ;
; SW[7]      ; HEX5[0]     ; 7.657  ; 7.657  ; 7.657  ; 7.657  ;
; SW[7]      ; HEX5[1]     ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; SW[7]      ; HEX5[2]     ; 7.613  ; 7.613  ; 7.613  ; 7.613  ;
; SW[7]      ; HEX5[3]     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; SW[7]      ; HEX5[4]     ;        ; 7.926  ; 7.926  ;        ;
; SW[7]      ; HEX5[5]     ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; SW[7]      ; HEX5[6]     ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[11]     ; HEX6[2]     ;        ; 5.111  ; 5.111  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.678  ;        ;        ; 5.678  ;
; SW[11]     ; HEX6[5]     ; 5.644  ;        ;        ; 5.644  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.774  ;        ;        ; 5.774  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 4.999  ;        ;        ; 4.999  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.564  ; 5.564  ;        ;
; SW[12]     ; HEX6[5]     ; 5.530  ; 5.530  ; 5.530  ; 5.530  ;
; SW[12]     ; HEX6[6]     ; 5.524  ; 5.524  ; 5.524  ; 5.524  ;
; SW[12]     ; LEDR[12]    ; 5.939  ;        ;        ; 5.939  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.557  ;        ;        ; 9.557  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.114 ; 10.114 ; 10.114 ; 10.114 ;
; SW[13]     ; HEX6[5]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[13]     ; HEX6[6]     ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; SW[13]     ; LEDR[13]    ; 9.816  ;        ;        ; 9.816  ;
; SW[14]     ; HEX6[0]     ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; SW[14]     ; HEX6[1]     ; 9.579  ; 9.579  ; 9.579  ; 9.579  ;
; SW[14]     ; HEX6[2]     ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.143 ; 10.143 ;        ;
; SW[14]     ; HEX6[5]     ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.500  ;        ;        ; 9.500  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 9.934  ;        ;        ; 9.934  ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.153 ;        ;        ; 10.153 ;
; SW[17]     ; LEDR[17]    ; 9.873  ;        ;        ; 9.873  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 7.540 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.258 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 9.100 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.663 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clock ; 2.873 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 8.224 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.804      ;
; 8.224 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.804      ;
; 8.224 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.804      ;
; 8.224 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.804      ;
; 8.224 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.804      ;
; 8.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.798      ;
; 8.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.798      ;
; 8.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.798      ;
; 8.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.798      ;
; 8.230 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.798      ;
; 8.288 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.740      ;
; 8.288 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.740      ;
; 8.288 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.740      ;
; 8.288 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.740      ;
; 8.288 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.740      ;
; 8.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.727      ;
; 8.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.727      ;
; 8.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.727      ;
; 8.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.727      ;
; 8.301 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.727      ;
; 8.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.725      ;
; 8.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.725      ;
; 8.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.725      ;
; 8.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.725      ;
; 8.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.725      ;
; 8.345 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.683      ;
; 8.345 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.683      ;
; 8.345 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.683      ;
; 8.345 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.683      ;
; 8.345 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.683      ;
; 8.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.680      ;
; 8.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.680      ;
; 8.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.680      ;
; 8.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.680      ;
; 8.348 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.680      ;
; 8.353 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.675      ;
; 8.353 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.675      ;
; 8.353 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.675      ;
; 8.353 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.675      ;
; 8.353 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.675      ;
; 8.358 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.678      ;
; 8.393 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.643      ;
; 8.410 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.626      ;
; 8.416 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.616      ;
; 8.416 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.616      ;
; 8.416 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.616      ;
; 8.416 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.616      ;
; 8.416 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.616      ;
; 8.424 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.604      ;
; 8.424 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.604      ;
; 8.424 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.604      ;
; 8.424 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.604      ;
; 8.424 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.604      ;
; 8.426 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.602      ;
; 8.426 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.602      ;
; 8.426 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.602      ;
; 8.426 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.602      ;
; 8.426 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.602      ;
; 8.428 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.608      ;
; 8.428 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.608      ;
; 8.441 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.587      ;
; 8.441 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.587      ;
; 8.441 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.587      ;
; 8.441 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.587      ;
; 8.441 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.587      ;
; 8.445 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.591      ;
; 8.463 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.573      ;
; 8.463 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.573      ;
; 8.463 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.573      ;
; 8.480 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.556      ;
; 8.498 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.538      ;
; 8.498 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.538      ;
; 8.498 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.538      ;
; 8.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.532      ;
; 8.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.532      ;
; 8.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.532      ;
; 8.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.532      ;
; 8.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.532      ;
; 8.512 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.516      ;
; 8.512 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.516      ;
; 8.512 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.516      ;
; 8.512 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[3]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.516      ;
; 8.512 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                         ; rdAddr[4]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.516      ;
; 8.515 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.521      ;
; 8.519 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.517      ;
; 8.533 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.503      ;
; 8.533 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.503      ;
; 8.550 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.486      ;
; 8.554 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                          ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                         ; Clock        ; Clock       ; 10.000       ; 0.004      ; 1.482      ;
; 8.561 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[0]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.467      ;
; 8.561 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[1]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.467      ;
; 8.561 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                         ; rdAddr[2]                                                                                                 ; Clock        ; Clock       ; 10.000       ; -0.004     ; 1.467      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                            ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; rdAddr[4]                                         ; rdAddr[4]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.410      ;
; 0.355 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.376 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rdAddr[0]                                         ; rdAddr[0]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.397 ; rdAddr[2]                                         ; rdAddr[2]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; rdAddr[3]                                         ; rdAddr[3]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.551      ;
; 0.402 ; rdAddr[1]                                         ; rdAddr[1]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.554      ;
; 0.489 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; ACLR                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.493 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.499 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; rdAddr[0]                                         ; rdAddr[1]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.534 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; ACLR                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; rdAddr[3]                                         ; rdAddr[4]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; rdAddr[2]                                         ; rdAddr[3]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; rdAddr[1]                                         ; rdAddr[2]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.702      ;
; 0.551 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; rdAddr[0]                                         ; rdAddr[2]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.569 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; rdAddr[2]                                         ; rdAddr[4]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; rdAddr[1]                                         ; rdAddr[3]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.581 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.737      ;
; 0.586 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.742      ;
; 0.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; rdAddr[0]                                         ; rdAddr[3]                                         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Clock'                                                                                                                ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.100 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 10.000       ; 0.004      ; 0.936      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
; 9.217 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 10.000       ; 0.000      ; 0.815      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Clock'                                                                                                                 ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.936      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_6rs1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACLR                                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACLR                                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                           ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; 2.608  ; 2.608  ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 2.608  ; 2.608  ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 2.636  ; 2.636  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.262 ; -0.262 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.302  ; 0.302  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.143 ; -0.143 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 0.582  ; 0.582  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.338 ; -0.338 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -0.321 ; -0.321 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -0.264 ; -0.264 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 0.336  ; 0.336  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.131  ; 0.131  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 0.226  ; 0.226  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 2.562  ; 2.562  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 2.636  ; 2.636  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 2.513  ; 2.513  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -2.469 ; -2.469 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -2.469 ; -2.469 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.477  ; 0.477  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.401  ; 0.401  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.163 ; -0.163 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.282  ; 0.282  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.443 ; -0.443 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.477  ; 0.477  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.460  ; 0.460  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.403  ; 0.403  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.197 ; -0.197 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.008  ; 0.008  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.087 ; -0.087 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -2.423 ; -2.423 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -2.497 ; -2.497 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -2.374 ; -2.374 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.818 ; 6.818 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 6.818 ; 6.818 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.795 ; 6.795 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.807 ; 6.807 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.698 ; 6.698 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.810 ; 6.810 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.694 ; 6.694 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.691 ; 6.691 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.499 ; 6.499 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.499 ; 6.499 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.469 ; 6.469 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.234 ; 6.234 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.213 ; 6.213 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.262 ; 6.262 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.350 ; 6.350 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.345 ; 6.345 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 4.128 ; 4.128 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 4.104 ; 4.104 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 4.060 ; 4.060 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 4.107 ; 4.107 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 4.121 ; 4.121 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 4.096 ; 4.096 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 4.128 ; 4.128 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 4.072 ; 4.072 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 6.677 ; 6.677 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.653 ; 6.653 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.669 ; 6.669 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.557 ; 6.557 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.670 ; 6.670 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.555 ; 6.555 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.014 ; 6.014 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.270 ; 6.270 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.040 ; 6.040 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.014 ; 6.014 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.059 ; 6.059 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.139 ; 6.139 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 3.970 ; 3.970 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 3.961 ; 3.961 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.959 ; 3.959 ; 3.959 ; 3.959 ;
; SW[0]      ; HEX4[1]     ; 3.975 ; 3.975 ; 3.975 ; 3.975 ;
; SW[0]      ; HEX4[2]     ;       ; 3.919 ; 3.919 ;       ;
; SW[0]      ; HEX4[3]     ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; SW[0]      ; HEX4[4]     ; 3.842 ;       ;       ; 3.842 ;
; SW[0]      ; HEX4[5]     ; 3.846 ;       ;       ; 3.846 ;
; SW[0]      ; HEX4[6]     ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; LEDR[0]     ; 3.050 ;       ;       ; 3.050 ;
; SW[1]      ; HEX4[0]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[1]      ; HEX4[1]     ; 4.047 ; 4.047 ; 4.047 ; 4.047 ;
; SW[1]      ; HEX4[2]     ; 3.991 ;       ;       ; 3.991 ;
; SW[1]      ; HEX4[3]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[1]      ; HEX4[4]     ;       ; 3.913 ; 3.913 ;       ;
; SW[1]      ; HEX4[5]     ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; SW[1]      ; HEX4[6]     ; 3.987 ; 3.987 ; 3.987 ; 3.987 ;
; SW[1]      ; LEDR[1]     ; 3.574 ;       ;       ; 3.574 ;
; SW[2]      ; HEX4[0]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[2]      ; HEX4[1]     ; 3.929 ;       ;       ; 3.929 ;
; SW[2]      ; HEX4[2]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[2]      ; HEX4[3]     ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[2]      ; HEX4[4]     ; 3.801 ; 3.801 ; 3.801 ; 3.801 ;
; SW[2]      ; HEX4[5]     ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[2]      ; HEX4[6]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; LEDR[2]     ; 3.202 ;       ;       ; 3.202 ;
; SW[3]      ; HEX4[0]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[3]      ; HEX4[1]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX4[2]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[3]      ; HEX4[3]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[3]      ; HEX4[4]     ;       ; 3.486 ; 3.486 ;       ;
; SW[3]      ; HEX4[5]     ; 3.489 ; 3.489 ; 3.489 ; 3.489 ;
; SW[3]      ; HEX4[6]     ; 3.564 ; 3.564 ; 3.564 ; 3.564 ;
; SW[3]      ; LEDR[3]     ; 3.686 ;       ;       ; 3.686 ;
; SW[4]      ; HEX5[0]     ; 3.498 ; 3.498 ; 3.498 ; 3.498 ;
; SW[4]      ; HEX5[1]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[4]      ; HEX5[2]     ;       ; 3.460 ; 3.460 ;       ;
; SW[4]      ; HEX5[3]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX5[4]     ; 3.600 ;       ;       ; 3.600 ;
; SW[4]      ; HEX5[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[4]      ; HEX5[6]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[4]      ; LEDR[4]     ; 3.128 ;       ;       ; 3.128 ;
; SW[5]      ; HEX5[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[5]      ; HEX5[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[5]      ; HEX5[2]     ; 3.632 ;       ;       ; 3.632 ;
; SW[5]      ; HEX5[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[5]      ; HEX5[4]     ;       ; 3.765 ; 3.765 ;       ;
; SW[5]      ; HEX5[5]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[5]      ; HEX5[6]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[5]      ; LEDR[5]     ; 2.996 ;       ;       ; 2.996 ;
; SW[6]      ; HEX5[0]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[1]     ; 3.507 ;       ;       ; 3.507 ;
; SW[6]      ; HEX5[2]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[6]      ; HEX5[4]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[6]      ; HEX5[5]     ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[6]      ; HEX5[6]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[6]      ; LEDR[6]     ; 2.928 ;       ;       ; 2.928 ;
; SW[7]      ; HEX5[0]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX5[1]     ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; SW[7]      ; HEX5[2]     ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; SW[7]      ; HEX5[3]     ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; SW[7]      ; HEX5[4]     ;       ; 4.167 ; 4.167 ;       ;
; SW[7]      ; HEX5[5]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[7]      ; HEX5[6]     ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.679 ; 2.679 ; 2.679 ; 2.679 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.675 ; 2.675 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.974 ;       ;       ; 2.974 ;
; SW[11]     ; HEX6[5]     ; 2.945 ;       ;       ; 2.945 ;
; SW[11]     ; HEX6[6]     ; 2.944 ; 2.944 ; 2.944 ; 2.944 ;
; SW[11]     ; LEDR[11]    ; 3.173 ;       ;       ; 3.173 ;
; SW[12]     ; HEX6[0]     ; 2.633 ; 2.633 ; 2.633 ; 2.633 ;
; SW[12]     ; HEX6[1]     ; 2.641 ; 2.641 ; 2.641 ; 2.641 ;
; SW[12]     ; HEX6[2]     ; 2.635 ;       ;       ; 2.635 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.927 ; 2.927 ;       ;
; SW[12]     ; HEX6[5]     ; 2.901 ; 2.901 ; 2.901 ; 2.901 ;
; SW[12]     ; HEX6[6]     ; 2.899 ; 2.899 ; 2.899 ; 2.899 ;
; SW[12]     ; LEDR[12]    ; 3.240 ;       ;       ; 3.240 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.355 ;       ;       ; 5.355 ;
; SW[13]     ; HEX6[2]     ; 5.356 ; 5.356 ; 5.356 ; 5.356 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; SW[13]     ; HEX6[5]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[13]     ; HEX6[6]     ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW[13]     ; LEDR[13]    ; 5.612 ;       ;       ; 5.612 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; SW[14]     ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; SW[14]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[14]     ; HEX6[4]     ;       ; 5.644 ; 5.644 ;       ;
; SW[14]     ; HEX6[5]     ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; SW[14]     ; HEX6[6]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[14]     ; LEDR[14]    ; 5.529 ;       ;       ; 5.529 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 5.669 ;       ;       ; 5.669 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; SW[17]     ; LEDR[17]    ; 5.655 ;       ;       ; 5.655 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.959 ; 3.959 ; 3.959 ; 3.959 ;
; SW[0]      ; HEX4[1]     ; 3.975 ; 3.975 ; 3.975 ; 3.975 ;
; SW[0]      ; HEX4[2]     ;       ; 3.919 ; 3.919 ;       ;
; SW[0]      ; HEX4[3]     ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; SW[0]      ; HEX4[4]     ; 3.842 ;       ;       ; 3.842 ;
; SW[0]      ; HEX4[5]     ; 3.846 ;       ;       ; 3.846 ;
; SW[0]      ; HEX4[6]     ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; LEDR[0]     ; 3.050 ;       ;       ; 3.050 ;
; SW[1]      ; HEX4[0]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[1]      ; HEX4[1]     ; 4.047 ; 4.047 ; 4.047 ; 4.047 ;
; SW[1]      ; HEX4[2]     ; 3.991 ;       ;       ; 3.991 ;
; SW[1]      ; HEX4[3]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[1]      ; HEX4[4]     ;       ; 3.913 ; 3.913 ;       ;
; SW[1]      ; HEX4[5]     ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; SW[1]      ; HEX4[6]     ; 3.987 ; 3.987 ; 3.987 ; 3.987 ;
; SW[1]      ; LEDR[1]     ; 3.574 ;       ;       ; 3.574 ;
; SW[2]      ; HEX4[0]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[2]      ; HEX4[1]     ; 3.929 ;       ;       ; 3.929 ;
; SW[2]      ; HEX4[2]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[2]      ; HEX4[3]     ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[2]      ; HEX4[4]     ; 3.801 ; 3.801 ; 3.801 ; 3.801 ;
; SW[2]      ; HEX4[5]     ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[2]      ; HEX4[6]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; LEDR[2]     ; 3.202 ;       ;       ; 3.202 ;
; SW[3]      ; HEX4[0]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[3]      ; HEX4[1]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX4[2]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[3]      ; HEX4[3]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[3]      ; HEX4[4]     ;       ; 3.486 ; 3.486 ;       ;
; SW[3]      ; HEX4[5]     ; 3.489 ; 3.489 ; 3.489 ; 3.489 ;
; SW[3]      ; HEX4[6]     ; 3.564 ; 3.564 ; 3.564 ; 3.564 ;
; SW[3]      ; LEDR[3]     ; 3.686 ;       ;       ; 3.686 ;
; SW[4]      ; HEX5[0]     ; 3.498 ; 3.498 ; 3.498 ; 3.498 ;
; SW[4]      ; HEX5[1]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[4]      ; HEX5[2]     ;       ; 3.460 ; 3.460 ;       ;
; SW[4]      ; HEX5[3]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX5[4]     ; 3.600 ;       ;       ; 3.600 ;
; SW[4]      ; HEX5[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[4]      ; HEX5[6]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[4]      ; LEDR[4]     ; 3.128 ;       ;       ; 3.128 ;
; SW[5]      ; HEX5[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[5]      ; HEX5[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[5]      ; HEX5[2]     ; 3.632 ;       ;       ; 3.632 ;
; SW[5]      ; HEX5[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[5]      ; HEX5[4]     ;       ; 3.765 ; 3.765 ;       ;
; SW[5]      ; HEX5[5]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[5]      ; HEX5[6]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[5]      ; LEDR[5]     ; 2.996 ;       ;       ; 2.996 ;
; SW[6]      ; HEX5[0]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[1]     ; 3.507 ;       ;       ; 3.507 ;
; SW[6]      ; HEX5[2]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[6]      ; HEX5[4]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[6]      ; HEX5[5]     ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[6]      ; HEX5[6]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[6]      ; LEDR[6]     ; 2.928 ;       ;       ; 2.928 ;
; SW[7]      ; HEX5[0]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX5[1]     ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; SW[7]      ; HEX5[2]     ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; SW[7]      ; HEX5[3]     ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; SW[7]      ; HEX5[4]     ;       ; 4.167 ; 4.167 ;       ;
; SW[7]      ; HEX5[5]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[7]      ; HEX5[6]     ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.679 ; 2.679 ; 2.679 ; 2.679 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.675 ; 2.675 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.974 ;       ;       ; 2.974 ;
; SW[11]     ; HEX6[5]     ; 2.945 ;       ;       ; 2.945 ;
; SW[11]     ; HEX6[6]     ; 2.944 ; 2.944 ; 2.944 ; 2.944 ;
; SW[11]     ; LEDR[11]    ; 3.173 ;       ;       ; 3.173 ;
; SW[12]     ; HEX6[0]     ; 2.633 ; 2.633 ; 2.633 ; 2.633 ;
; SW[12]     ; HEX6[1]     ; 2.641 ; 2.641 ; 2.641 ; 2.641 ;
; SW[12]     ; HEX6[2]     ; 2.635 ;       ;       ; 2.635 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.927 ; 2.927 ;       ;
; SW[12]     ; HEX6[5]     ; 2.901 ; 2.901 ; 2.901 ; 2.901 ;
; SW[12]     ; HEX6[6]     ; 2.899 ; 2.899 ; 2.899 ; 2.899 ;
; SW[12]     ; LEDR[12]    ; 3.240 ;       ;       ; 3.240 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.355 ;       ;       ; 5.355 ;
; SW[13]     ; HEX6[2]     ; 5.356 ; 5.356 ; 5.356 ; 5.356 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; SW[13]     ; HEX6[5]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[13]     ; HEX6[6]     ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW[13]     ; LEDR[13]    ; 5.612 ;       ;       ; 5.612 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; SW[14]     ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; SW[14]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[14]     ; HEX6[4]     ;       ; 5.644 ; 5.644 ;       ;
; SW[14]     ; HEX6[5]     ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; SW[14]     ; HEX6[6]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[14]     ; LEDR[14]    ; 5.529 ;       ;       ; 5.529 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 5.669 ;       ;       ; 5.669 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; SW[17]     ; LEDR[17]    ; 5.655 ;       ;       ; 5.655 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 6.280 ; 0.258 ; 8.286    ; 0.663   ; 2.873               ;
;  Clock           ; 6.280 ; 0.258 ; 8.286    ; 0.663   ; 2.873               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; 4.890  ; 4.890  ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 4.890  ; 4.890  ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 1.189  ; 1.189  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.319  ; 0.319  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 1.690  ; 1.690  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.039 ; -0.039 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -0.012 ; -0.012 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.153  ; 0.153  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.093  ; 1.093  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.794  ; 0.794  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 0.970  ; 0.970  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 4.785  ; 4.785  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 4.689  ; 4.689  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -2.469 ; -2.469 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -2.469 ; -2.469 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.477  ; 0.477  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.401  ; 0.401  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.163 ; -0.163 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.282  ; 0.282  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.443 ; -0.443 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.477  ; 0.477  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.460  ; 0.460  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.403  ; 0.403  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.197 ; -0.197 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.008  ; 0.008  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.087 ; -0.087 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -2.423 ; -2.423 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -2.497 ; -2.497 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -2.374 ; -2.374 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.002 ; 12.002 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 11.984 ; 11.984 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 11.994 ; 11.994 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.002 ; 12.002 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 11.766 ; 11.766 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 11.762 ; 11.762 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 11.755 ; 11.755 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 11.347 ; 11.347 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 11.347 ; 11.347 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 11.296 ; 11.296 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 10.866 ; 10.866 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.422  ; 7.422  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.356  ; 7.356  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 7.403  ; 7.403  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 7.377  ; 7.377  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 6.638  ; 6.638  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.948  ; 6.948  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 6.677 ; 6.677 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.653 ; 6.653 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.669 ; 6.669 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.557 ; 6.557 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.670 ; 6.670 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.555 ; 6.555 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.014 ; 6.014 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.270 ; 6.270 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.040 ; 6.040 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.014 ; 6.014 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.059 ; 6.059 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.139 ; 6.139 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 3.970 ; 3.970 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 3.961 ; 3.961 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.784 ; 3.784 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SW[0]      ; HEX4[1]     ; 7.672  ; 7.672  ; 7.672  ; 7.672  ;
; SW[0]      ; HEX4[2]     ;        ; 7.519  ; 7.519  ;        ;
; SW[0]      ; HEX4[3]     ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; SW[0]      ; HEX4[4]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[5]     ; 7.376  ;        ;        ; 7.376  ;
; SW[0]      ; HEX4[6]     ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; SW[0]      ; LEDR[0]     ; 5.667  ;        ;        ; 5.667  ;
; SW[1]      ; HEX4[0]     ; 7.788  ; 7.788  ; 7.788  ; 7.788  ;
; SW[1]      ; HEX4[1]     ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; SW[1]      ; HEX4[2]     ; 7.686  ;        ;        ; 7.686  ;
; SW[1]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[1]      ; HEX4[4]     ;        ; 7.511  ; 7.511  ;        ;
; SW[1]      ; HEX4[5]     ; 7.515  ; 7.515  ; 7.515  ; 7.515  ;
; SW[1]      ; HEX4[6]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[1]      ; LEDR[1]     ; 6.550  ;        ;        ; 6.550  ;
; SW[2]      ; HEX4[0]     ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; SW[2]      ; HEX4[1]     ; 7.500  ;        ;        ; 7.500  ;
; SW[2]      ; HEX4[2]     ; 7.373  ; 7.373  ; 7.373  ; 7.373  ;
; SW[2]      ; HEX4[3]     ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SW[2]      ; HEX4[4]     ; 7.208  ; 7.208  ; 7.208  ; 7.208  ;
; SW[2]      ; HEX4[5]     ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; SW[2]      ; HEX4[6]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; LEDR[2]     ; 5.915  ;        ;        ; 5.915  ;
; SW[3]      ; HEX4[0]     ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; SW[3]      ; HEX4[1]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[2]     ; 6.727  ; 6.727  ; 6.727  ; 6.727  ;
; SW[3]      ; HEX4[3]     ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; SW[3]      ; HEX4[4]     ;        ; 6.568  ; 6.568  ;        ;
; SW[3]      ; HEX4[5]     ; 6.575  ; 6.575  ; 6.575  ; 6.575  ;
; SW[3]      ; HEX4[6]     ; 6.743  ; 6.743  ; 6.743  ; 6.743  ;
; SW[3]      ; LEDR[3]     ; 6.727  ;        ;        ; 6.727  ;
; SW[4]      ; HEX5[0]     ; 6.662  ; 6.662  ; 6.662  ; 6.662  ;
; SW[4]      ; HEX5[1]     ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; SW[4]      ; HEX5[2]     ;        ; 6.628  ; 6.628  ;        ;
; SW[4]      ; HEX5[3]     ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; SW[4]      ; HEX5[4]     ; 6.926  ;        ;        ; 6.926  ;
; SW[4]      ; HEX5[5]     ; 6.939  ;        ;        ; 6.939  ;
; SW[4]      ; HEX5[6]     ; 7.123  ; 7.123  ; 7.123  ; 7.123  ;
; SW[4]      ; LEDR[4]     ; 5.771  ;        ;        ; 5.771  ;
; SW[5]      ; HEX5[0]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[5]      ; HEX5[1]     ; 6.901  ; 6.901  ; 6.901  ; 6.901  ;
; SW[5]      ; HEX5[2]     ; 6.903  ;        ;        ; 6.903  ;
; SW[5]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[5]      ; HEX5[4]     ;        ; 7.194  ; 7.194  ;        ;
; SW[5]      ; HEX5[5]     ; 7.207  ; 7.207  ; 7.207  ; 7.207  ;
; SW[5]      ; HEX5[6]     ; 7.393  ; 7.393  ; 7.393  ; 7.393  ;
; SW[5]      ; LEDR[5]     ; 5.514  ;        ;        ; 5.514  ;
; SW[6]      ; HEX5[0]     ; 6.691  ; 6.691  ; 6.691  ; 6.691  ;
; SW[6]      ; HEX5[1]     ; 6.674  ;        ;        ; 6.674  ;
; SW[6]      ; HEX5[2]     ; 6.675  ; 6.675  ; 6.675  ; 6.675  ;
; SW[6]      ; HEX5[3]     ; 6.988  ; 6.988  ; 6.988  ; 6.988  ;
; SW[6]      ; HEX5[4]     ; 6.966  ; 6.966  ; 6.966  ; 6.966  ;
; SW[6]      ; HEX5[5]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[6]      ; HEX5[6]     ; 7.165  ; 7.165  ; 7.165  ; 7.165  ;
; SW[6]      ; LEDR[6]     ; 5.397  ;        ;        ; 5.397  ;
; SW[7]      ; HEX5[0]     ; 7.657  ; 7.657  ; 7.657  ; 7.657  ;
; SW[7]      ; HEX5[1]     ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; SW[7]      ; HEX5[2]     ; 7.613  ; 7.613  ; 7.613  ; 7.613  ;
; SW[7]      ; HEX5[3]     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; SW[7]      ; HEX5[4]     ;        ; 7.926  ; 7.926  ;        ;
; SW[7]      ; HEX5[5]     ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; SW[7]      ; HEX5[6]     ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[11]     ; HEX6[2]     ;        ; 5.111  ; 5.111  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.678  ;        ;        ; 5.678  ;
; SW[11]     ; HEX6[5]     ; 5.644  ;        ;        ; 5.644  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.774  ;        ;        ; 5.774  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 4.999  ;        ;        ; 4.999  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.564  ; 5.564  ;        ;
; SW[12]     ; HEX6[5]     ; 5.530  ; 5.530  ; 5.530  ; 5.530  ;
; SW[12]     ; HEX6[6]     ; 5.524  ; 5.524  ; 5.524  ; 5.524  ;
; SW[12]     ; LEDR[12]    ; 5.939  ;        ;        ; 5.939  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.557  ;        ;        ; 9.557  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.114 ; 10.114 ; 10.114 ; 10.114 ;
; SW[13]     ; HEX6[5]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[13]     ; HEX6[6]     ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; SW[13]     ; LEDR[13]    ; 9.816  ;        ;        ; 9.816  ;
; SW[14]     ; HEX6[0]     ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; SW[14]     ; HEX6[1]     ; 9.579  ; 9.579  ; 9.579  ; 9.579  ;
; SW[14]     ; HEX6[2]     ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.143 ; 10.143 ;        ;
; SW[14]     ; HEX6[5]     ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.500  ;        ;        ; 9.500  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 9.934  ;        ;        ; 9.934  ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.153 ;        ;        ; 10.153 ;
; SW[17]     ; LEDR[17]    ; 9.873  ;        ;        ; 9.873  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.959 ; 3.959 ; 3.959 ; 3.959 ;
; SW[0]      ; HEX4[1]     ; 3.975 ; 3.975 ; 3.975 ; 3.975 ;
; SW[0]      ; HEX4[2]     ;       ; 3.919 ; 3.919 ;       ;
; SW[0]      ; HEX4[3]     ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; SW[0]      ; HEX4[4]     ; 3.842 ;       ;       ; 3.842 ;
; SW[0]      ; HEX4[5]     ; 3.846 ;       ;       ; 3.846 ;
; SW[0]      ; HEX4[6]     ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; SW[0]      ; LEDR[0]     ; 3.050 ;       ;       ; 3.050 ;
; SW[1]      ; HEX4[0]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[1]      ; HEX4[1]     ; 4.047 ; 4.047 ; 4.047 ; 4.047 ;
; SW[1]      ; HEX4[2]     ; 3.991 ;       ;       ; 3.991 ;
; SW[1]      ; HEX4[3]     ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; SW[1]      ; HEX4[4]     ;       ; 3.913 ; 3.913 ;       ;
; SW[1]      ; HEX4[5]     ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; SW[1]      ; HEX4[6]     ; 3.987 ; 3.987 ; 3.987 ; 3.987 ;
; SW[1]      ; LEDR[1]     ; 3.574 ;       ;       ; 3.574 ;
; SW[2]      ; HEX4[0]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[2]      ; HEX4[1]     ; 3.929 ;       ;       ; 3.929 ;
; SW[2]      ; HEX4[2]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[2]      ; HEX4[3]     ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; SW[2]      ; HEX4[4]     ; 3.801 ; 3.801 ; 3.801 ; 3.801 ;
; SW[2]      ; HEX4[5]     ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[2]      ; HEX4[6]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; LEDR[2]     ; 3.202 ;       ;       ; 3.202 ;
; SW[3]      ; HEX4[0]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[3]      ; HEX4[1]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX4[2]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[3]      ; HEX4[3]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[3]      ; HEX4[4]     ;       ; 3.486 ; 3.486 ;       ;
; SW[3]      ; HEX4[5]     ; 3.489 ; 3.489 ; 3.489 ; 3.489 ;
; SW[3]      ; HEX4[6]     ; 3.564 ; 3.564 ; 3.564 ; 3.564 ;
; SW[3]      ; LEDR[3]     ; 3.686 ;       ;       ; 3.686 ;
; SW[4]      ; HEX5[0]     ; 3.498 ; 3.498 ; 3.498 ; 3.498 ;
; SW[4]      ; HEX5[1]     ; 3.461 ; 3.461 ; 3.461 ; 3.461 ;
; SW[4]      ; HEX5[2]     ;       ; 3.460 ; 3.460 ;       ;
; SW[4]      ; HEX5[3]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX5[4]     ; 3.600 ;       ;       ; 3.600 ;
; SW[4]      ; HEX5[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[4]      ; HEX5[6]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[4]      ; LEDR[4]     ; 3.128 ;       ;       ; 3.128 ;
; SW[5]      ; HEX5[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[5]      ; HEX5[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[5]      ; HEX5[2]     ; 3.632 ;       ;       ; 3.632 ;
; SW[5]      ; HEX5[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[5]      ; HEX5[4]     ;       ; 3.765 ; 3.765 ;       ;
; SW[5]      ; HEX5[5]     ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; SW[5]      ; HEX5[6]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[5]      ; LEDR[5]     ; 2.996 ;       ;       ; 2.996 ;
; SW[6]      ; HEX5[0]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[1]     ; 3.507 ;       ;       ; 3.507 ;
; SW[6]      ; HEX5[2]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[6]      ; HEX5[4]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[6]      ; HEX5[5]     ; 3.646 ; 3.646 ; 3.646 ; 3.646 ;
; SW[6]      ; HEX5[6]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[6]      ; LEDR[6]     ; 2.928 ;       ;       ; 2.928 ;
; SW[7]      ; HEX5[0]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[7]      ; HEX5[1]     ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; SW[7]      ; HEX5[2]     ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; SW[7]      ; HEX5[3]     ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; SW[7]      ; HEX5[4]     ;       ; 4.167 ; 4.167 ;       ;
; SW[7]      ; HEX5[5]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[7]      ; HEX5[6]     ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.679 ; 2.679 ; 2.679 ; 2.679 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.675 ; 2.675 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.974 ;       ;       ; 2.974 ;
; SW[11]     ; HEX6[5]     ; 2.945 ;       ;       ; 2.945 ;
; SW[11]     ; HEX6[6]     ; 2.944 ; 2.944 ; 2.944 ; 2.944 ;
; SW[11]     ; LEDR[11]    ; 3.173 ;       ;       ; 3.173 ;
; SW[12]     ; HEX6[0]     ; 2.633 ; 2.633 ; 2.633 ; 2.633 ;
; SW[12]     ; HEX6[1]     ; 2.641 ; 2.641 ; 2.641 ; 2.641 ;
; SW[12]     ; HEX6[2]     ; 2.635 ;       ;       ; 2.635 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.927 ; 2.927 ;       ;
; SW[12]     ; HEX6[5]     ; 2.901 ; 2.901 ; 2.901 ; 2.901 ;
; SW[12]     ; HEX6[6]     ; 2.899 ; 2.899 ; 2.899 ; 2.899 ;
; SW[12]     ; LEDR[12]    ; 3.240 ;       ;       ; 3.240 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.355 ;       ;       ; 5.355 ;
; SW[13]     ; HEX6[2]     ; 5.356 ; 5.356 ; 5.356 ; 5.356 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; SW[13]     ; HEX6[5]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[13]     ; HEX6[6]     ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW[13]     ; LEDR[13]    ; 5.612 ;       ;       ; 5.612 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; SW[14]     ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; SW[14]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[14]     ; HEX6[4]     ;       ; 5.644 ; 5.644 ;       ;
; SW[14]     ; HEX6[5]     ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; SW[14]     ; HEX6[6]     ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; SW[14]     ; LEDR[14]    ; 5.529 ;       ;       ; 5.529 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 5.669 ;       ;       ; 5.669 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.840 ;       ;       ; 5.840 ;
; SW[17]     ; LEDR[17]    ; 5.655 ;       ;       ; 5.655 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 535      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 535      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 121   ; 121  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 209   ; 209  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 22 18:17:08 2014
Info: Command: quartus_sta Part2 -c Part2
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Part2.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.280         0.000 Clock 
Info (332146): Worst-case hold slack is 0.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.557         0.000 Clock 
Info (332146): Worst-case recovery slack is 8.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.286         0.000 Clock 
Info (332146): Worst-case removal slack is 1.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.211         0.000 Clock 
Info (332146): Worst-case minimum pulse width slack is 2.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.540         0.000 Clock 
Info (332146): Worst-case hold slack is 0.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.258         0.000 Clock 
Info (332146): Worst-case recovery slack is 9.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.100         0.000 Clock 
Info (332146): Worst-case removal slack is 0.663
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.663         0.000 Clock 
Info (332146): Worst-case minimum pulse width slack is 2.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 302 megabytes
    Info: Processing ended: Thu May 22 18:17:09 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


