# 介绍
这是IIC器件的原型设计。它由三部分构成：
1. IICMeta.v: 这部分控制bit以及开始/结束信号的传递，是真正控制IIC总线的器件
2. IIC_Master.v: IIC主机模块
3. IIC_Slave.v: IIC从机模块(TODO)

# IICMeta


# TODO
~~写完时钟延展的测试用例~~
~~单元测试不通过，表现为启动从钳低状态恢复的时候，时钟信号会从高电平转成低电平~~

~~理论上不应该拆一个IICMeta出来，而是直接做成IIC_Master以及IIC_Slave。因为前者既要控制sda，也要控制scl。~~
~~而后者只控制sda，scl的信息一直都是通过读取的方式完成的~~

~~给IIC_Master，IIC主机编写测试所有命令下的测试用例!~~
~~(感觉将IIC_Master和IIC_Meta合并，并没有多困难)~~

~~给IIC_Master增加时钟延展的支持功能!~~

2025/07/20
TODO
IIC Master的FSM有Complete -> Idle的状态变化，两个连续任务之间就会有2个时钟周期的间隔，尝试消除这个间隔
> 根据AI的描述，IIC并没有针对SCL频率有特别严格的限制。其最大的限制在于SCL的总频率不超过当前模式的最高频率(e.g. 标准模式下100kHZ)。
> 目前任务之间的2个Tick的间隔，除了对传输速率外，并不会造成明显影响。

2025/07/27
给每一个任务都增加了Complete状态提前的功能，但是依然存在Clock没有办法复原的情况。因为现有的各状态State里面不负责，也不可能实现对Clock的复原
TODO
IIC Master的各个起始任务State都要增加Pre State负责对Clock等状态进行一个“初始化”

2025/08/03
补充完了所有需要的Pre状态，增加连续执行不同命令的测试用例。目前所有测试用例都通过了模拟测试
TODO
实际上机测试，先使用逻辑分析器进行测试
