Fitter report for TemperatureControl
Mon Jun 06 10:24:31 2016
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 06 10:24:31 2016      ;
; Quartus II 32-bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; TemperatureControl                         ;
; Top-level Entity Name              ; Top                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25Q240C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,157 / 24,624 ( 5 % )                     ;
;     Total combinational functions  ; 1,147 / 24,624 ( 5 % )                     ;
;     Dedicated logic registers      ; 173 / 24,624 ( < 1 % )                     ;
; Total registers                    ; 173                                        ;
; Total pins                         ; 59 / 149 ( 40 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; clock       ; Missing drive strength and slew rate ;
; clockAD     ; Missing drive strength and slew rate ;
; nCS         ; Missing drive strength and slew rate ;
; clockDA     ; Missing drive strength and slew rate ;
; nSYNC       ; Missing drive strength and slew rate ;
; DIN         ; Missing drive strength and slew rate ;
; pwm         ; Missing drive strength and slew rate ;
; nPwm        ; Missing drive strength and slew rate ;
; fan         ; Missing drive strength and slew rate ;
; led[0]      ; Missing drive strength and slew rate ;
; led[1]      ; Missing drive strength and slew rate ;
; led[2]      ; Missing drive strength and slew rate ;
; led[3]      ; Missing drive strength and slew rate ;
; led[4]      ; Missing drive strength and slew rate ;
; led[5]      ; Missing drive strength and slew rate ;
; led[6]      ; Missing drive strength and slew rate ;
; led[7]      ; Missing drive strength and slew rate ;
; tube0[0]    ; Missing drive strength and slew rate ;
; tube0[1]    ; Missing drive strength and slew rate ;
; tube0[2]    ; Missing drive strength and slew rate ;
; tube0[3]    ; Missing drive strength and slew rate ;
; tube0[4]    ; Missing drive strength and slew rate ;
; tube0[5]    ; Missing drive strength and slew rate ;
; tube0[6]    ; Missing drive strength and slew rate ;
; tube0[7]    ; Missing drive strength and slew rate ;
; tube1[0]    ; Missing drive strength and slew rate ;
; tube1[1]    ; Missing drive strength and slew rate ;
; tube1[2]    ; Missing drive strength and slew rate ;
; tube1[3]    ; Missing drive strength and slew rate ;
; tube1[4]    ; Missing drive strength and slew rate ;
; tube1[5]    ; Missing drive strength and slew rate ;
; tube1[6]    ; Missing drive strength and slew rate ;
; tube1[7]    ; Missing drive strength and slew rate ;
; tube2[0]    ; Missing drive strength and slew rate ;
; tube2[1]    ; Missing drive strength and slew rate ;
; tube2[2]    ; Missing drive strength and slew rate ;
; tube2[3]    ; Missing drive strength and slew rate ;
; tube2[4]    ; Missing drive strength and slew rate ;
; tube2[5]    ; Missing drive strength and slew rate ;
; tube2[6]    ; Missing drive strength and slew rate ;
; tube2[7]    ; Missing drive strength and slew rate ;
; tube2Com[0] ; Missing drive strength and slew rate ;
; tube2Com[1] ; Missing drive strength and slew rate ;
; tube2Com[2] ; Missing drive strength and slew rate ;
; tube2Com[3] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1452 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1452 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1442    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/TemperatureControl/TemperatureControl.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,157 / 24,624 ( 5 % ) ;
;     -- Combinational with no register       ; 984                    ;
;     -- Register only                        ; 10                     ;
;     -- Combinational with a register        ; 163                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 285                    ;
;     -- 3 input functions                    ; 513                    ;
;     -- <=2 input functions                  ; 349                    ;
;     -- Register only                        ; 10                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 648                    ;
;     -- arithmetic mode                      ; 499                    ;
;                                             ;                        ;
; Total registers*                            ; 173 / 25,294 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 173 / 24,624 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 91 / 1,539 ( 6 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 59 / 149 ( 40 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%           ;
; Maximum fan-out                             ; 144                    ;
; Highest non-global fan-out                  ; 76                     ;
; Total fan-out                               ; 3884                   ;
; Average fan-out                             ; 2.66                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1157 / 24624 ( 5 % )  ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 984                   ; 0                              ;
;     -- Register only                        ; 10                    ; 0                              ;
;     -- Combinational with a register        ; 163                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 285                   ; 0                              ;
;     -- 3 input functions                    ; 513                   ; 0                              ;
;     -- <=2 input functions                  ; 349                   ; 0                              ;
;     -- Register only                        ; 10                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 648                   ; 0                              ;
;     -- arithmetic mode                      ; 499                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 173                   ; 0                              ;
;     -- Dedicated logic registers            ; 173 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 91 / 1539 ( 6 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 59                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3879                  ; 5                              ;
;     -- Registered Connections               ; 526                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 14                    ; 0                              ;
;     -- Output Ports                         ; 45                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; SDATA         ; 184   ; 7        ; 49           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; coreSelect    ; 114   ; 4        ; 47           ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; displayMode   ; 113   ; 4        ; 45           ; 0            ; 14           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[0]        ; 93    ; 4        ; 29           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1]        ; 94    ; 4        ; 29           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2]        ; 95    ; 4        ; 29           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[3]        ; 98    ; 4        ; 34           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[4]        ; 99    ; 4        ; 34           ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[5]        ; 100   ; 4        ; 36           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[6]        ; 103   ; 4        ; 36           ; 0            ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[7]        ; 106   ; 4        ; 38           ; 0            ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; originalClock ; 33    ; 2        ; 0            ; 16           ; 14           ; 15                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; power         ; 110   ; 4        ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset         ; 212   ; 8        ; 25           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIN         ; 188   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clock       ; 159   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clockAD     ; 185   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clockDA     ; 187   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fan         ; 161   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]      ; 107   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]      ; 108   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]      ; 109   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]      ; 111   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]      ; 112   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]      ; 117   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]      ; 120   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]      ; 128   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nCS         ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nPwm        ; 160   ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nSYNC       ; 186   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm         ; 148   ; 5        ; 53           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[0]    ; 216   ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[1]    ; 214   ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[2]    ; 203   ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[3]    ; 202   ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[4]    ; 201   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[5]    ; 217   ; 8        ; 20           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[6]    ; 218   ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube0[7]    ; 207   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[0]    ; 221   ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[1]    ; 219   ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[2]    ; 197   ; 7        ; 38           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[3]    ; 196   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[4]    ; 195   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[5]    ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[6]    ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube1[7]    ; 200   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2Com[0] ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2Com[1] ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2Com[2] ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2Com[3] ; 237   ; 8        ; 3            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[0]    ; 234   ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[1]    ; 226   ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[2]    ; 231   ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[3]    ; 235   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[4]    ; 236   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[5]    ; 232   ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[6]    ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tube2[7]    ; 233   ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO        ; clock                   ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO        ; nPwm                    ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; tube1[3]                ; Dual Purpose Pin          ;
; 197      ; DIFFIO_T19p, PADD2                       ; Use as regular IO        ; tube1[2]                ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; tube1[7]                ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; tube0[4]                ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; tube0[3]                ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; tube0[2]                ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; tube0[7]                ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; tube0[1]                ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; tube0[6]                ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; tube1[1]                ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; tube1[0]                ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; tube1[6]                ; Dual Purpose Pin          ;
; 226      ; DATA5                                    ; Use as regular IO        ; tube2[1]                ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; tube2[2]                ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; tube2[5]                ; Dual Purpose Pin          ;
; 233      ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; tube2[7]                ; Dual Purpose Pin          ;
; 236      ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; tube2[4]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 18 / 22 ( 82 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 6        ; 4 / 15 ( 27 % )  ; 2.5V          ; --           ;
; 7        ; 14 / 20 ( 70 % ) ; 2.5V          ; --           ;
; 8        ; 21 / 22 ( 95 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; originalClock                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 64       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 88       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 91         ; 4        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 97         ; 4        ; key[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 99         ; 4        ; key[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; key[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; key[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 106        ; 4        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 107        ; 4        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 110        ; 4        ; power                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 112        ; 4        ; led[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; displayMode                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; coreSelect                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 122        ; 4        ; led[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 128        ; 5        ; led[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 147        ; 5        ; pwm                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; clock                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; nPwm                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 161        ; 6        ; fan                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 178        ; 7        ; nCS                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; SDATA                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; clockAD                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; nSYNC                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; clockDA                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; DIN                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 190        ; 7        ; tube1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; tube1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; tube1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; tube1[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; tube0[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; tube0[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; tube0[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; tube0[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; tube0[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; tube0[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; tube0[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; tube0[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 219        ; 8        ; tube1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; tube1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; tube1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; tube1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; tube2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; tube2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; tube2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 232        ; 8        ; tube2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 237        ; 8        ; tube2[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 238        ; 8        ; tube2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 239        ; 8        ; tube2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 242        ; 8        ; tube2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 243        ; 8        ; tube2Com[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 244        ; 8        ; tube2Com[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; tube2Com[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; tube2Com[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                        ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Top                                              ; 1157 (1)    ; 173 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 59   ; 0            ; 984 (1)      ; 10 (0)            ; 163 (1)          ; |Top                                                                                                                                       ;              ;
;    |AD:comb_14|                                   ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |Top|AD:comb_14                                                                                                                            ;              ;
;    |ClockGenerator:comb_3|                        ; 35 (35)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 14 (14)          ; |Top|ClockGenerator:comb_3                                                                                                                 ;              ;
;    |DA:comb_15|                                   ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 14 (14)          ; |Top|DA:comb_15                                                                                                                            ;              ;
;    |DestSetting:comb_4|                           ; 72 (72)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 10 (10)          ; |Top|DestSetting:comb_4                                                                                                                    ;              ;
;    |DisplayDestAndCurr:comb_17|                   ; 305 (85)    ; 17 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (71)     ; 1 (0)             ; 26 (14)          ; |Top|DisplayDestAndCurr:comb_17                                                                                                            ;              ;
;       |ClockGenerator:comb_3|                     ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 2 (2)            ; |Top|DisplayDestAndCurr:comb_17|ClockGenerator:comb_3                                                                                      ;              ;
;       |lpm_divide:Div0|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div0                                                                                            ;              ;
;          |lpm_divide_9gm:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated                                                              ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                  ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider            ;              ;
;       |lpm_divide:Div1|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div1                                                                                            ;              ;
;          |lpm_divide_9gm:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated                                                              ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                  ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider            ;              ;
;       |lpm_divide:Mod0|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod0                                                                                            ;              ;
;          |lpm_divide_c8m:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated                                                              ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider                                  ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider            ;              ;
;       |lpm_divide:Mod1|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod1                                                                                            ;              ;
;          |lpm_divide_c8m:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated                                                              ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider                                  ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider            ;              ;
;       |lpm_mult:Mult0|                            ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 7 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult0                                                                                             ;              ;
;          |multcore:mult_core|                     ; 20 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (4)       ; 0 (0)             ; 7 (7)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core                                                                          ;              ;
;             |mpar_add:padder|                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                     ;              ;
;                   |add_sub_afh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_afh:auto_generated          ;              ;
;       |lpm_mult:Mult1|                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult1                                                                                             ;              ;
;          |multcore:mult_core|                     ; 21 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (9)       ; 0 (0)             ; 3 (3)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core                                                                          ;              ;
;             |mpar_add:padder|                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                     ;              ;
;                   |add_sub_afh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_afh:auto_generated          ;              ;
;    |DisplayDifference:comb_16|                    ; 184 (78)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 184 (78)     ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16                                                                                                             ;              ;
;       |lpm_divide:Div0|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Div0                                                                                             ;              ;
;          |lpm_divide_9gm:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated                                                               ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                   ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider             ;              ;
;       |lpm_divide:Mod0|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Mod0                                                                                             ;              ;
;          |lpm_divide_c8m:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated                                                               ;              ;
;             |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider                                   ;              ;
;                |alt_u_div_v2f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider             ;              ;
;       |lpm_mult:Mult0|                            ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_mult:Mult0                                                                                              ;              ;
;          |multcore:mult_core|                     ; 20 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (11)      ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core                                                                           ;              ;
;             |mpar_add:padder|                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                           ;              ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                      ;              ;
;                   |add_sub_afh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Top|DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_afh:auto_generated           ;              ;
;    |FixFreqPwmGen:comb_13|                        ; 35 (35)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 16 (16)          ; |Top|FixFreqPwmGen:comb_13                                                                                                                 ;              ;
;    |PidCore:comb_5|                               ; 453 (314)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 375 (239)    ; 5 (5)             ; 73 (69)          ; |Top|PidCore:comb_5                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                            ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 3 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 75 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (33)      ; 0 (0)             ; 3 (3)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_g8h:auto_generated|    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g8h:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_5jh:auto_generated| ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ;              ;
;       |lpm_mult:Mult1|                            ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 65 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (28)      ; 0 (0)             ; 1 (1)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_e8h:auto_generated|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_e8h:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_3jh:auto_generated| ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Top|PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_3jh:auto_generated ;              ;
;    |SimpleCore:comb_9|                            ; 30 (30)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 4 (4)            ; |Top|SimpleCore:comb_9                                                                                                                     ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; clock         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clockAD       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clockDA       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nSYNC         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nPwm          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fan           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube0[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube1[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2Com[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2Com[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2Com[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tube2Com[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; coreSelect    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; displayMode   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; originalClock ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; power         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[6]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDATA         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; coreSelect                                       ;                   ;         ;
;      - DA:comb_15|tempLevel[7]~0                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[6]~1                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[5]~2                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[4]~3                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[3]~4                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[2]~5                 ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[1]~6                 ; 0                 ; 6       ;
;      - fan~0                                     ; 0                 ; 6       ;
;      - DA:comb_15|tempLevel[0]~7                 ; 0                 ; 6       ;
; displayMode                                      ;                   ;         ;
;      - DisplayDifference:comb_16|display[0]~0    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[1]~1    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[1]~2    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[2]~4    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[3]~6    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[4]~7    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[5]~8    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[6]~9    ; 1                 ; 6       ;
;      - DisplayDifference:comb_16|display[7]~10   ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~0  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~1  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~2  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~3  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~0  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~1  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~2  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~3  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~4  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~5  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~6  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~7  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~8  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~9  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayCurr~10 ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~4  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~5  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~6  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~8  ; 1                 ; 6       ;
;      - DisplayDestAndCurr:comb_17|displayDest~10 ; 1                 ; 6       ;
; originalClock                                    ;                   ;         ;
; reset                                            ;                   ;         ;
; power                                            ;                   ;         ;
;      - comb~0                                    ; 0                 ; 6       ;
; key[7]                                           ;                   ;         ;
;      - DestSetting:comb_4|Add1~16                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Selector8~9            ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~19                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~22                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~24                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~26                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~28                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~30                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~34                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~36                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~38                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~42                ; 1                 ; 6       ;
;      - DestSetting:comb_4|pressed~1              ; 1                 ; 6       ;
;      - DestSetting:comb_4|pressed~2              ; 1                 ; 6       ;
; key[6]                                           ;                   ;         ;
;      - DestSetting:comb_4|Add1~16                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~3            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~5            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~8            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~19                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~21                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~26                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~30                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~33                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~38                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~41                ; 0                 ; 6       ;
;      - DestSetting:comb_4|pressed~0              ; 0                 ; 6       ;
;      - DestSetting:comb_4|pressed~1              ; 0                 ; 6       ;
; key[0]                                           ;                   ;         ;
;      - DestSetting:comb_4|Selector8~2            ; 1                 ; 6       ;
;      - DestSetting:comb_4|Selector8~7            ; 1                 ; 6       ;
; key[1]                                           ;                   ;         ;
;      - DestSetting:comb_4|Add1~17                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~7            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~32                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~40                ; 0                 ; 6       ;
; key[2]                                           ;                   ;         ;
;      - DestSetting:comb_4|Add1~17                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~7            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~32                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~37                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~40                ; 0                 ; 6       ;
; key[3]                                           ;                   ;         ;
;      - DestSetting:comb_4|Selector8~2            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~6            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~25                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~29                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~32                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~37                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~40                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~10           ; 0                 ; 6       ;
; key[4]                                           ;                   ;         ;
;      - DestSetting:comb_4|Selector8~2            ; 1                 ; 6       ;
;      - DestSetting:comb_4|Selector8~6            ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~21                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~25                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~29                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~32                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~37                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Add1~40                ; 1                 ; 6       ;
;      - DestSetting:comb_4|Selector8~10           ; 1                 ; 6       ;
; key[5]                                           ;                   ;         ;
;      - DestSetting:comb_4|Selector8~3            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Selector8~8            ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~21                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~33                ; 0                 ; 6       ;
;      - DestSetting:comb_4|Add1~41                ; 0                 ; 6       ;
;      - DestSetting:comb_4|pressed~0              ; 0                 ; 6       ;
; SDATA                                            ;                   ;         ;
;      - AD:comb_14|tempLevel[0]~0                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[1]~1                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[2]~2                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[3]~3                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[4]~4                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[5]~5                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[6]~6                 ; 0                 ; 6       ;
;      - AD:comb_14|tempLevel[7]~7                 ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AD:comb_14|LessThan0~0                                    ; LCCOMB_X35_Y21_N30 ; 14      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; ClockGenerator:comb_3|newClock                            ; FF_X41_Y19_N21     ; 144     ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DA:comb_15|Equal1~0                                       ; LCCOMB_X41_Y24_N4  ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; DA:comb_15|LessThan0~0                                    ; LCCOMB_X41_Y24_N0  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; DA:comb_15|tempLevel[7]~8                                 ; LCCOMB_X40_Y24_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock ; FF_X28_Y1_N21      ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; SimpleCore:comb_9|level[6]~0                              ; LCCOMB_X32_Y23_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; comb~0                                                    ; LCCOMB_X32_Y24_N6  ; 76      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; originalClock                                             ; PIN_33             ; 15      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+-----------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                      ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ClockGenerator:comb_3|newClock                            ; FF_X41_Y19_N21 ; 144     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock ; FF_X28_Y1_N21  ; 14      ; 7                                    ; Global Clock         ; GCLK19           ; --                        ;
; originalClock                                             ; PIN_33         ; 15      ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; comb~0                                                                                                                                               ; 76      ;
; PidCore:comb_5|Add0~16                                                                                                                               ; 49      ;
; PidCore:comb_5|errSum~13                                                                                                                             ; 45      ;
; displayMode~input                                                                                                                                    ; 29      ;
; DisplayDifference:comb_16|LessThan0~14                                                                                                               ; 27      ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_3jh:auto_generated|op_1~32        ; 26      ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~34        ; 24      ;
; PidCore:comb_5|errSum~12                                                                                                                             ; 22      ;
; DestSetting:comb_4|dest[4]                                                                                                                           ; 20      ;
; DestSetting:comb_4|dest[7]                                                                                                                           ; 20      ;
; DestSetting:comb_4|dest[0]                                                                                                                           ; 19      ;
; DestSetting:comb_4|dest[1]                                                                                                                           ; 19      ;
; DestSetting:comb_4|dest[3]                                                                                                                           ; 19      ;
; DestSetting:comb_4|dest[5]                                                                                                                           ; 19      ;
; DestSetting:comb_4|dest[6]                                                                                                                           ; 19      ;
; PidCore:comb_5|Add0~12                                                                                                                               ; 19      ;
; PidCore:comb_5|Add0~10                                                                                                                               ; 19      ;
; PidCore:comb_5|Add0~8                                                                                                                                ; 19      ;
; PidCore:comb_5|Add0~4                                                                                                                                ; 19      ;
; PidCore:comb_5|Add0~2                                                                                                                                ; 19      ;
; PidCore:comb_5|Add0~0                                                                                                                                ; 19      ;
; DestSetting:comb_4|dest[2]                                                                                                                           ; 18      ;
; PidCore:comb_5|Add0~14                                                                                                                               ; 18      ;
; PidCore:comb_5|Add0~6                                                                                                                                ; 18      ;
; FixFreqPwmGen:comb_13|Equal0~1                                                                                                                       ; 16      ;
; FixFreqPwmGen:comb_13|Equal0~0                                                                                                                       ; 16      ;
; AD:comb_14|level[4]                                                                                                                                  ; 16      ;
; AD:comb_14|level[7]                                                                                                                                  ; 15      ;
; AD:comb_14|level[5]                                                                                                                                  ; 15      ;
; PidCore:comb_5|Add2~8                                                                                                                                ; 15      ;
; PidCore:comb_5|Add2~0                                                                                                                                ; 15      ;
; PidCore:comb_5|Add1~92                                                                                                                               ; 15      ;
; ClockGenerator:comb_3|Add0~28                                                                                                                        ; 15      ;
; key[7]~input                                                                                                                                         ; 14      ;
; DisplayDestAndCurr:comb_17|comState[0]                                                                                                               ; 14      ;
; AD:comb_14|LessThan0~0                                                                                                                               ; 14      ;
; AD:comb_14|level[6]                                                                                                                                  ; 14      ;
; AD:comb_14|level[3]                                                                                                                                  ; 14      ;
; AD:comb_14|level[1]                                                                                                                                  ; 14      ;
; AD:comb_14|level[0]                                                                                                                                  ; 14      ;
; key[6]~input                                                                                                                                         ; 13      ;
; ClockGenerator:comb_3|LessThan0~2                                                                                                                    ; 13      ;
; AD:comb_14|level[2]                                                                                                                                  ; 13      ;
; PidCore:comb_5|Add2~10                                                                                                                               ; 13      ;
; PidCore:comb_5|Add2~2                                                                                                                                ; 13      ;
; DisplayDestAndCurr:comb_17|comState[1]                                                                                                               ; 12      ;
; PidCore:comb_5|Add2~14                                                                                                                               ; 12      ;
; PidCore:comb_5|Add2~12                                                                                                                               ; 12      ;
; PidCore:comb_5|Add2~6                                                                                                                                ; 12      ;
; PidCore:comb_5|Add2~4                                                                                                                                ; 12      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8 ; 11      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6 ; 11      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8 ; 11      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6 ; 11      ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8 ; 10      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6 ; 10      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8 ; 10      ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6 ; 10      ;
; PidCore:comb_5|Add2~18                                                                                                                               ; 10      ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; key[4]~input                                                                                                                                         ; 9       ;
; coreSelect~input                                                                                                                                     ; 9       ;
; DA:comb_15|Equal1~0                                                                                                                                  ; 9       ;
; DA:comb_15|LessThan0~0                                                                                                                               ; 9       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8 ; 9       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8 ; 9       ;
; PidCore:comb_5|Add5~98                                                                                                                               ; 9       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; SDATA~input                                                                                                                                          ; 8       ;
; key[3]~input                                                                                                                                         ; 8       ;
; PidCore:comb_5|level~9                                                                                                                               ; 8       ;
; PidCore:comb_5|level~4                                                                                                                               ; 8       ;
; DA:comb_15|tempLevel[7]~8                                                                                                                            ; 8       ;
; DisplayDestAndCurr:comb_17|Add0~0                                                                                                                    ; 8       ;
; DestSetting:comb_4|Selector8~9                                                                                                                       ; 8       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8 ; 8       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8 ; 8       ;
; DisplayDestAndCurr:comb_17|Add1~6                                                                                                                    ; 8       ;
; DisplayDestAndCurr:comb_17|Add2~6                                                                                                                    ; 8       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 8       ;
; DisplayDifference:comb_16|Add2~6                                                                                                                     ; 8       ;
; DisplayDestAndCurr:comb_17|displayDest~10                                                                                                            ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~8                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~6                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~4                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~10                                                                                                            ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~8                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~6                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~4                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~3                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~2                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~1                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayCurr~0                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~3                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~2                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~1                                                                                                             ; 7       ;
; DisplayDestAndCurr:comb_17|displayDest~0                                                                                                             ; 7       ;
; SimpleCore:comb_9|level[6]                                                                                                                           ; 7       ;
; DisplayDifference:comb_16|display[7]~10                                                                                                              ; 7       ;
; DisplayDifference:comb_16|display[6]~9                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[5]~8                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[4]~7                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[3]~6                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[2]~4                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[1]~2                                                                                                               ; 7       ;
; DisplayDifference:comb_16|display[0]~0                                                                                                               ; 7       ;
; DisplayDifference:comb_16|Add0~23                                                                                                                    ; 7       ;
; DisplayDifference:comb_16|Add0~17                                                                                                                    ; 7       ;
; DisplayDifference:comb_16|Add0~10                                                                                                                    ; 7       ;
; key[5]~input                                                                                                                                         ; 6       ;
; PidCore:comb_5|LessThan0~15                                                                                                                          ; 6       ;
; DisplayDifference:comb_16|Add0~22                                                                                                                    ; 6       ;
; DisplayDifference:comb_16|Add0~21                                                                                                                    ; 6       ;
; DisplayDifference:comb_16|Add0~19                                                                                                                    ; 6       ;
; DisplayDifference:comb_16|Add0~18                                                                                                                    ; 6       ;
; DisplayDestAndCurr:comb_17|Add1~10                                                                                                                   ; 6       ;
; DisplayDestAndCurr:comb_17|Add1~8                                                                                                                    ; 6       ;
; DisplayDestAndCurr:comb_17|Add1~4                                                                                                                    ; 6       ;
; DisplayDestAndCurr:comb_17|Add2~10                                                                                                                   ; 6       ;
; DisplayDestAndCurr:comb_17|Add2~8                                                                                                                    ; 6       ;
; DisplayDestAndCurr:comb_17|Add2~4                                                                                                                    ; 6       ;
; AD:comb_14|state[1]                                                                                                                                  ; 6       ;
; AD:comb_14|state[0]                                                                                                                                  ; 6       ;
; DisplayDifference:comb_16|Add2~10                                                                                                                    ; 6       ;
; DisplayDifference:comb_16|Add2~8                                                                                                                     ; 6       ;
; DisplayDifference:comb_16|Add2~4                                                                                                                     ; 6       ;
; key[2]~input                                                                                                                                         ; 5       ;
; DestSetting:comb_4|Selector8~3                                                                                                                       ; 5       ;
; DisplayDifference:comb_16|Add0~20                                                                                                                    ; 5       ;
; DisplayDestAndCurr:comb_17|Add1~2                                                                                                                    ; 5       ;
; DisplayDestAndCurr:comb_17|Add2~2                                                                                                                    ; 5       ;
; DA:comb_15|state[5]                                                                                                                                  ; 5       ;
; DA:comb_15|state[4]                                                                                                                                  ; 5       ;
; AD:comb_14|state[3]                                                                                                                                  ; 5       ;
; AD:comb_14|state[2]                                                                                                                                  ; 5       ;
; DisplayDifference:comb_16|Add2~2                                                                                                                     ; 5       ;
; key[1]~input                                                                                                                                         ; 4       ;
; AD:comb_14|Decoder0~5                                                                                                                                ; 4       ;
; AD:comb_14|Decoder0~1                                                                                                                                ; 4       ;
; DestSetting:comb_4|Selector8~2                                                                                                                       ; 4       ;
; SimpleCore:comb_9|Equal0~4                                                                                                                           ; 4       ;
; DA:comb_15|Equal0~1                                                                                                                                  ; 4       ;
; ClockGenerator:comb_3|newClock                                                                                                                       ; 4       ;
; DisplayDestAndCurr:comb_17|Add1~12                                                                                                                   ; 4       ;
; DisplayDestAndCurr:comb_17|Add2~12                                                                                                                   ; 4       ;
; SimpleCore:comb_9|LessThan0~14                                                                                                                       ; 4       ;
; PidCore:comb_5|Add2~16                                                                                                                               ; 4       ;
; PidCore:comb_5|Add1~36                                                                                                                               ; 4       ;
; DA:comb_15|state[1]                                                                                                                                  ; 4       ;
; DA:comb_15|state[0]                                                                                                                                  ; 4       ;
; AD:comb_14|state[4]                                                                                                                                  ; 4       ;
; DisplayDifference:comb_16|Add2~12                                                                                                                    ; 4       ;
; DestSetting:comb_4|Add1~17                                                                                                                           ; 3       ;
; DestSetting:comb_4|pressed                                                                                                                           ; 3       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[2][17]~10                                                                                    ; 3       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|_~3                                                                                                 ; 3       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|_~2                                                                                                 ; 3       ;
; PidCore:comb_5|err1[8]                                                                                                                               ; 3       ;
; PidCore:comb_5|errSum~56                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~55                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~54                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~53                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~52                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~51                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~50                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~49                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~48                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~47                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~46                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~45                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~44                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~43                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~42                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~41                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~40                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~39                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~38                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~37                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~36                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~35                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~34                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~33                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~32                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~31                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~30                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~29                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~28                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~27                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~26                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~25                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~24                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~23                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~22                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~21                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~20                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~19                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~18                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~17                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~16                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~15                                                                                                                             ; 3       ;
; PidCore:comb_5|errSum~14                                                                                                                             ; 3       ;
; DA:comb_15|Equal0~0                                                                                                                                  ; 3       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|Add0~4                                                                                              ; 3       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|Add0~2                                                                                              ; 3       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|Add0~0                                                                                              ; 3       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8 ; 3       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8 ; 3       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_e8h:auto_generated|op_1~36                             ; 3       ;
; PidCore:comb_5|Add1~88                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~86                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~84                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~82                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~80                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~78                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~76                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~74                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~72                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~70                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~68                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~66                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~64                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~62                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~60                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~58                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~56                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~54                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~52                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~50                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~48                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~46                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~44                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~42                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~40                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~38                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~34                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~32                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~30                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~28                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~26                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~24                                                                                                                               ; 3       ;
; PidCore:comb_5|Add1~22                                                                                                                               ; 3       ;
; DA:comb_15|state[3]                                                                                                                                  ; 3       ;
; DA:comb_15|state[2]                                                                                                                                  ; 3       ;
; ClockGenerator:comb_3|Add0~26                                                                                                                        ; 3       ;
; ClockGenerator:comb_3|Add0~24                                                                                                                        ; 3       ;
; ClockGenerator:comb_3|Add0~22                                                                                                                        ; 3       ;
; ClockGenerator:comb_3|Add0~20                                                                                                                        ; 3       ;
; ClockGenerator:comb_3|Add0~18                                                                                                                        ; 3       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8  ; 3       ;
; key[0]~input                                                                                                                                         ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48           ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48            ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49            ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48            ; 2       ;
; DA:comb_15|tempLevel[0]                                                                                                                              ; 2       ;
; AD:comb_14|Decoder0~4                                                                                                                                ; 2       ;
; AD:comb_14|Decoder0~3                                                                                                                                ; 2       ;
; AD:comb_14|Decoder0~2                                                                                                                                ; 2       ;
; AD:comb_14|Decoder0~0                                                                                                                                ; 2       ;
; SimpleCore:comb_9|level[6]~0                                                                                                                         ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~45           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~44           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~43           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~45           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~44           ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~43           ; 2       ;
; DestSetting:comb_4|Add1~43                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~39                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~35                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~31                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~27                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~23                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~20                                                                                                                           ; 2       ;
; DestSetting:comb_4|Add1~18                                                                                                                           ; 2       ;
; DestSetting:comb_4|LessThan0~1                                                                                                                       ; 2       ;
; DestSetting:comb_4|LessThan1~1                                                                                                                       ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|_~0                                                                                     ; 2       ;
; AD:comb_14|tempLevel[7]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[6]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[5]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[4]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[3]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[2]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[1]                                                                                                                              ; 2       ;
; AD:comb_14|tempLevel[0]                                                                                                                              ; 2       ;
; PidCore:comb_5|err2[8]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[0]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[1]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[2]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[3]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[4]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[5]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[6]                                                                                                                               ; 2       ;
; PidCore:comb_5|err1[7]                                                                                                                               ; 2       ;
; PidCore:comb_5|errSum~58                                                                                                                             ; 2       ;
; PidCore:comb_5|errSum~57                                                                                                                             ; 2       ;
; PidCore:comb_5|errSum~11                                                                                                                             ; 2       ;
; PidCore:comb_5|errSum~1                                                                                                                              ; 2       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][22]~7                                                                                     ; 2       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][22]~2                                                                                     ; 2       ;
; PidCore:comb_5|errSum[47]                                                                                                                            ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~7                                                                                                                    ; 2       ;
; DA:comb_15|tempLevel[0]~7                                                                                                                            ; 2       ;
; FixFreqPwmGen:comb_13|counter~7                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~6                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~6                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~5                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~5                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~4                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~4                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~3                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~3                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~2                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~2                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~1                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~1                                                                                                                      ; 2       ;
; FixFreqPwmGen:comb_13|tempLevel~0                                                                                                                    ; 2       ;
; FixFreqPwmGen:comb_13|counter~0                                                                                                                      ; 2       ;
; DA:comb_15|DIN~0                                                                                                                                     ; 2       ;
; DA:comb_15|always0~0                                                                                                                                 ; 2       ;
; ClockGenerator:comb_3|LessThan0~0                                                                                                                    ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~45            ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~44            ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~43            ; 2       ;
; FixFreqPwmGen:comb_13|pwm                                                                                                                            ; 2       ;
; DA:comb_15|DIN                                                                                                                                       ; 2       ;
; DA:comb_15|nSYNC                                                                                                                                     ; 2       ;
; AD:comb_14|nCS                                                                                                                                       ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; PidCore:comb_5|Add4~96                                                                                                                               ; 2       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g8h:auto_generated|op_1~40                             ; 2       ;
; PidCore:comb_5|Add1~90                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~20                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~18                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~16                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~14                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~12                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~10                                                                                                                               ; 2       ;
; PidCore:comb_5|Add1~8                                                                                                                                ; 2       ;
; PidCore:comb_5|Add1~6                                                                                                                                ; 2       ;
; PidCore:comb_5|Add1~4                                                                                                                                ; 2       ;
; PidCore:comb_5|Add1~2                                                                                                                                ; 2       ;
; PidCore:comb_5|Add1~0                                                                                                                                ; 2       ;
; DA:comb_15|tempLevel[1]~6                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[2]~5                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[3]~4                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[4]~3                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[5]~2                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[6]~1                                                                                                                            ; 2       ;
; DA:comb_15|tempLevel[7]~0                                                                                                                            ; 2       ;
; FixFreqPwmGen:comb_13|Add0~14                                                                                                                        ; 2       ;
; FixFreqPwmGen:comb_13|Add0~12                                                                                                                        ; 2       ;
; FixFreqPwmGen:comb_13|Add0~10                                                                                                                        ; 2       ;
; FixFreqPwmGen:comb_13|Add0~8                                                                                                                         ; 2       ;
; FixFreqPwmGen:comb_13|Add0~6                                                                                                                         ; 2       ;
; FixFreqPwmGen:comb_13|Add0~4                                                                                                                         ; 2       ;
; FixFreqPwmGen:comb_13|Add0~2                                                                                                                         ; 2       ;
; FixFreqPwmGen:comb_13|Add0~0                                                                                                                         ; 2       ;
; ClockGenerator:comb_3|Add0~16                                                                                                                        ; 2       ;
; ClockGenerator:comb_3|Add0~14                                                                                                                        ; 2       ;
; ClockGenerator:comb_3|Add0~12                                                                                                                        ; 2       ;
; ClockGenerator:comb_3|Add0~10                                                                                                                        ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; DisplayDifference:comb_16|Add0~8                                                                                                                     ; 2       ;
; DisplayDifference:comb_16|Add1~8                                                                                                                     ; 2       ;
; power~input                                                                                                                                          ; 1       ;
; reset~input                                                                                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|comState[0]~0                                                                                                             ; 1       ;
; PidCore:comb_5|err1[8]~0                                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|tube[7]~7                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47           ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47            ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46           ; 1       ;
; DestSetting:comb_4|Selector8~10                                                                                                                      ; 1       ;
; DA:comb_15|nSYNC~2                                                                                                                                   ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46            ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~14                                                                          ; 1       ;
; DA:comb_15|tempLevel[0]~10                                                                                                                           ; 1       ;
; DA:comb_15|tempLevel[0]~9                                                                                                                            ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter~1                                                                                           ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter~0                                                                                           ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock~0                                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter[0]                                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter[1]                                                                                          ; 1       ;
; DestSetting:comb_4|pressed~2                                                                                                                         ; 1       ;
; DestSetting:comb_4|pressed~1                                                                                                                         ; 1       ;
; DestSetting:comb_4|pressed~0                                                                                                                         ; 1       ;
; AD:comb_14|tempLevel[7]~7                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[6]~6                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[5]~5                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[4]~4                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[3]~3                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[2]~2                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[1]~1                                                                                                                            ; 1       ;
; AD:comb_14|tempLevel[0]~0                                                                                                                            ; 1       ;
; DestSetting:comb_4|Equal0~4                                                                                                                          ; 1       ;
; DestSetting:comb_4|Equal0~3                                                                                                                          ; 1       ;
; DestSetting:comb_4|Equal0~2                                                                                                                          ; 1       ;
; DestSetting:comb_4|Equal0~1                                                                                                                          ; 1       ;
; DestSetting:comb_4|Equal0~0                                                                                                                          ; 1       ;
; PidCore:comb_5|level~17                                                                                                                              ; 1       ;
; PidCore:comb_5|level~16                                                                                                                              ; 1       ;
; PidCore:comb_5|level~15                                                                                                                              ; 1       ;
; PidCore:comb_5|level~14                                                                                                                              ; 1       ;
; PidCore:comb_5|level~13                                                                                                                              ; 1       ;
; PidCore:comb_5|level~12                                                                                                                              ; 1       ;
; PidCore:comb_5|level~11                                                                                                                              ; 1       ;
; SimpleCore:comb_9|level~1                                                                                                                            ; 1       ;
; PidCore:comb_5|level~10                                                                                                                              ; 1       ;
; PidCore:comb_5|level~8                                                                                                                               ; 1       ;
; PidCore:comb_5|level~7                                                                                                                               ; 1       ;
; PidCore:comb_5|level~6                                                                                                                               ; 1       ;
; PidCore:comb_5|level~5                                                                                                                               ; 1       ;
; PidCore:comb_5|level~3                                                                                                                               ; 1       ;
; PidCore:comb_5|level~2                                                                                                                               ; 1       ;
; PidCore:comb_5|level~1                                                                                                                               ; 1       ;
; PidCore:comb_5|level~0                                                                                                                               ; 1       ;
; SimpleCore:comb_9|neg~2                                                                                                                              ; 1       ;
; ClockGenerator:comb_3|counter~13                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter~12                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter~11                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter~10                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter~9                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~8                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~7                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~6                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~5                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~4                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~3                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~2                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~1                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|counter~0                                                                                                                      ; 1       ;
; ClockGenerator:comb_3|LessThan0~3                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|Decoder4~3                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Decoder4~2                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Decoder4~1                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Decoder4~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux0~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr14~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux0~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr0~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr7~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr21~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux1~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr15~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux1~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr1~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr8~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr22~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux2~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr16~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux2~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr2~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr9~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr23~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux3~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr17~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux3~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr3~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr10~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr24~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux4~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr18~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux4~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr4~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr11~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr25~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux5~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr19~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|Mux5~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr5~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr12~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr26~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock                                                                                            ; 1       ;
; DisplayDestAndCurr:comb_17|Mux6~1                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr20~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|displayDest~9                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|displayDest~7                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|displayDest~5                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~42           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~41           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~40           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26           ; 1       ;
; DisplayDestAndCurr:comb_17|Mux6~0                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr6~0                                                                                                                 ; 1       ;
; DisplayDestAndCurr:comb_17|displayCurr~9                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|displayCurr~7                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|displayCurr~5                                                                                                             ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~42           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~41           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~40           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26           ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr13~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~45           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~44           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~43           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~42           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~41           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~40           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~10                                                                         ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~9                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~8                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~7                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~6                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~4                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~3                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~2                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~1                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~0                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|WideOr27~0                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~45           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~44           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~43           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~42           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~41           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~40           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26           ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[0][5]~10                                                                         ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[0][6]~9                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[0][7]~8                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[0][8]~7                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][4]~6                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[0][9]~5                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][5]~4                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][6]~3                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][7]~2                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][8]~1                                                                          ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_mult:Mult1|multcore:mult_core|romout[1][9]~0                                                                          ; 1       ;
; DestSetting:comb_4|Add1~42                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~41                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~40                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~38                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~37                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~36                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~34                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~33                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~32                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~30                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~29                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~28                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~26                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~25                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~24                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~22                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~21                                                                                                                           ; 1       ;
; DestSetting:comb_4|Add1~19                                                                                                                           ; 1       ;
; DestSetting:comb_4|Selector8~8                                                                                                                       ; 1       ;
; DestSetting:comb_4|Selector8~7                                                                                                                       ; 1       ;
; DestSetting:comb_4|Selector8~6                                                                                                                       ; 1       ;
; DestSetting:comb_4|Selector8~5                                                                                                                       ; 1       ;
; DestSetting:comb_4|LessThan0~0                                                                                                                       ; 1       ;
; DestSetting:comb_4|Selector8~4                                                                                                                       ; 1       ;
; DestSetting:comb_4|LessThan1~0                                                                                                                       ; 1       ;
; DestSetting:comb_4|Add1~16                                                                                                                           ; 1       ;
; SimpleCore:comb_9|neg~1                                                                                                                              ; 1       ;
; SimpleCore:comb_9|Equal0~3                                                                                                                           ; 1       ;
; SimpleCore:comb_9|Equal0~2                                                                                                                           ; 1       ;
; SimpleCore:comb_9|Equal0~1                                                                                                                           ; 1       ;
; SimpleCore:comb_9|Equal0~0                                                                                                                           ; 1       ;
; SimpleCore:comb_9|neg~0                                                                                                                              ; 1       ;
; SimpleCore:comb_9|LessThan2~1                                                                                                                        ; 1       ;
; SimpleCore:comb_9|LessThan2~0                                                                                                                        ; 1       ;
; DestSetting:comb_4|changed                                                                                                                           ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][10]~11                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][11]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][12]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][13]~9                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|_~1                                                                                                 ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][10]~8                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][11]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][12]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][17]~7                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][13]~6                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][18]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|_~0                                                                                                 ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][19]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][20]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][21]~5                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][17]~4                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][22]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][18]~3                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][23]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][19]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[0][24]~2                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][20]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][21]~1                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][22]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][23]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult1|multcore:mult_core|romout[1][24]~0                                                                                     ; 1       ;
; PidCore:comb_5|err2[0]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[1]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[2]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[3]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[4]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[5]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[6]                                                                                                                               ; 1       ;
; PidCore:comb_5|err2[7]                                                                                                                               ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~27                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~26                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~25                                                                                    ; 1       ;
; PidCore:comb_5|LessThan0~14                                                                                                                          ; 1       ;
; PidCore:comb_5|LessThan0~13                                                                                                                          ; 1       ;
; PidCore:comb_5|LessThan0~12                                                                                                                          ; 1       ;
; PidCore:comb_5|LessThan0~11                                                                                                                          ; 1       ;
; PidCore:comb_5|LessThan0~10                                                                                                                          ; 1       ;
; PidCore:comb_5|LessThan0~9                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~8                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~7                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~6                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~5                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~4                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~3                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~2                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~1                                                                                                                           ; 1       ;
; PidCore:comb_5|LessThan0~0                                                                                                                           ; 1       ;
; PidCore:comb_5|errSum~10                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum~9                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~8                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~7                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~6                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~5                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~4                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~3                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~2                                                                                                                              ; 1       ;
; PidCore:comb_5|errSum~0                                                                                                                              ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~24                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~23                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~22                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][13]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~21                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~20                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~19                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~18                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][11]~17                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][16]~16                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][12]~15                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][17]~14                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][13]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][18]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][14]~13                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][15]~12                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][20]~11                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][16]~10                                                                                    ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][21]~9                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][17]~8                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][18]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][23]~6                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][24]~5                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][20]~4                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[0][25]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][21]~3                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|_~1                                                                                                 ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][23]~1                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][24]~0                                                                                     ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|romout[1][25]                                                                                       ; 1       ;
; PidCore:comb_5|lpm_mult:Mult0|multcore:mult_core|_~0                                                                                                 ; 1       ;
; PidCore:comb_5|errSum[0]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[1]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[2]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[3]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[4]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[5]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[6]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[7]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[8]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[9]                                                                                                                             ; 1       ;
; PidCore:comb_5|errSum[10]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[11]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[12]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[13]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[14]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[15]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[16]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[17]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[18]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[19]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[20]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[21]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[22]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[23]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[24]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[25]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[26]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[27]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[28]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[29]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[30]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[31]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[32]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[33]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[34]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[35]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[36]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[37]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[38]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[39]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[40]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[41]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[42]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[43]                                                                                                                            ; 1       ;
; PidCore:comb_5|errSum[44]                                                                                                                            ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[0]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[0]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[1]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[1]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[2]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[2]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[3]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[3]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[4]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[4]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[5]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[5]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[6]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[6]                                                                                                                              ; 1       ;
; FixFreqPwmGen:comb_13|tempLevel[7]                                                                                                                   ; 1       ;
; PidCore:comb_5|level[7]                                                                                                                              ; 1       ;
; SimpleCore:comb_9|level[7]                                                                                                                           ; 1       ;
; FixFreqPwmGen:comb_13|counter[0]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[1]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[2]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[3]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[4]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[5]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[6]                                                                                                                     ; 1       ;
; FixFreqPwmGen:comb_13|counter[7]                                                                                                                     ; 1       ;
; DA:comb_15|DIN~2                                                                                                                                     ; 1       ;
; DA:comb_15|DIN~1                                                                                                                                     ; 1       ;
; AD:comb_14|nCS~1                                                                                                                                     ; 1       ;
; AD:comb_14|nCS~0                                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|newClock~0                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|LessThan0~1                                                                                                                    ; 1       ;
; ClockGenerator:comb_3|counter[0]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[1]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[2]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[3]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[4]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[5]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[6]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[7]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[8]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[9]                                                                                                                     ; 1       ;
; ClockGenerator:comb_3|counter[10]                                                                                                                    ; 1       ;
; ClockGenerator:comb_3|counter[11]                                                                                                                    ; 1       ;
; ClockGenerator:comb_3|counter[12]                                                                                                                    ; 1       ;
; ClockGenerator:comb_3|counter[13]                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|com[3]                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|com[2]                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|com[1]                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|com[0]                                                                                                                    ; 1       ;
; DisplayDestAndCurr:comb_17|tube[7]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[6]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[5]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[4]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[3]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[2]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[1]                                                                                                                   ; 1       ;
; DisplayDestAndCurr:comb_17|tube[0]                                                                                                                   ; 1       ;
; DisplayDifference:comb_16|tube1[6]~6                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr7~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube1[5]~5                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr8~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube1[4]~4                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr9~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube1[3]~3                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr10~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|tube1[2]~2                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr11~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|tube1[1]~1                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr12~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|tube1[0]~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr13~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~45            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~44            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~43            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~42            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~41            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~40            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26            ; 1       ;
; DisplayDifference:comb_16|tube0[6]~6                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr0~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[5]~5                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr1~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[4]~4                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr2~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[3]~3                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr3~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[2]~2                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr4~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[1]~1                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr5~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|tube0[0]~0                                                                                                                 ; 1       ;
; DisplayDifference:comb_16|WideOr6~0                                                                                                                  ; 1       ;
; DisplayDifference:comb_16|display[3]~5                                                                                                               ; 1       ;
; DisplayDifference:comb_16|display[2]~3                                                                                                               ; 1       ;
; DisplayDifference:comb_16|display[1]~1                                                                                                               ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~42            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~41            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~40            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27            ; 1       ;
; DisplayDifference:comb_16|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26            ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~13                                                                          ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~12                                                                          ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                          ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~10                                                                          ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~9                                                                           ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~8                                                                           ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~7                                                                           ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~6                                                                           ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~5                                                                           ; 1       ;
; DisplayDifference:comb_16|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~4                                                                           ; 1       ;
; fan~0                                                                                                                                                ; 1       ;
; SimpleCore:comb_9|neg                                                                                                                                ; 1       ;
; PidCore:comb_5|neg                                                                                                                                   ; 1       ;
; DA:comb_15|tempLevel[1]                                                                                                                              ; 1       ;
; DA:comb_15|tempLevel[2]                                                                                                                              ; 1       ;
; DA:comb_15|tempLevel[3]                                                                                                                              ; 1       ;
; DA:comb_15|tempLevel[4]                                                                                                                              ; 1       ;
; DA:comb_15|tempLevel[5]                                                                                                                              ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|Add0~3                                                                                              ; 1       ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|Add0~1                                                                                              ; 1       ;
; DA:comb_15|tempLevel[6]                                                                                                                              ; 1       ;
; DA:comb_15|state[5]~16                                                                                                                               ; 1       ;
; DA:comb_15|state[4]~15                                                                                                                               ; 1       ;
; DA:comb_15|state[4]~14                                                                                                                               ; 1       ;
; DA:comb_15|state[3]~13                                                                                                                               ; 1       ;
; DA:comb_15|state[3]~12                                                                                                                               ; 1       ;
; DA:comb_15|state[2]~11                                                                                                                               ; 1       ;
; DA:comb_15|state[2]~10                                                                                                                               ; 1       ;
; DA:comb_15|state[1]~9                                                                                                                                ; 1       ;
; DA:comb_15|state[1]~8                                                                                                                                ; 1       ;
; DA:comb_15|state[0]~7                                                                                                                                ; 1       ;
; DA:comb_15|state[0]~6                                                                                                                                ; 1       ;
; AD:comb_14|state[4]~13                                                                                                                               ; 1       ;
; AD:comb_14|state[3]~12                                                                                                                               ; 1       ;
; AD:comb_14|state[3]~11                                                                                                                               ; 1       ;
; AD:comb_14|state[2]~10                                                                                                                               ; 1       ;
; AD:comb_14|state[2]~9                                                                                                                                ; 1       ;
; AD:comb_14|state[1]~8                                                                                                                                ; 1       ;
; AD:comb_14|state[1]~7                                                                                                                                ; 1       ;
; AD:comb_14|state[0]~6                                                                                                                                ; 1       ;
; AD:comb_14|state[0]~5                                                                                                                                ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[4]~7 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[2]~2 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[1]~0 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[2]~2 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[1]~0 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[4]~7 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[2]~2 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[1]~0 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[2]~2 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[1]~0 ; 1       ;
; DisplayDestAndCurr:comb_17|lpm_divide:Mod0|lpm_divide_c8m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[4]~7 ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,338 / 71,559 ( 2 % ) ;
; C16 interconnects           ; 60 / 2,597 ( 2 % )     ;
; C4 interconnects            ; 599 / 46,848 ( 1 % )   ;
; Direct links                ; 378 / 71,559 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 430 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 35 / 2,496 ( 1 % )     ;
; R4 interconnects            ; 748 / 62,424 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.71) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
; 10                                          ; 2                            ;
; 11                                          ; 7                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 5                            ;
; 16                                          ; 51                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.49) ; Number of LABs  (Total = 91) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 31                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.89) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 7                            ;
; 15                                           ; 16                           ;
; 16                                           ; 17                           ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.75) ; Number of LABs  (Total = 91) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 3                            ;
; 3                                               ; 5                            ;
; 4                                               ; 6                            ;
; 5                                               ; 4                            ;
; 6                                               ; 5                            ;
; 7                                               ; 11                           ;
; 8                                               ; 6                            ;
; 9                                               ; 10                           ;
; 10                                              ; 4                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 4                            ;
; 15                                              ; 3                            ;
; 16                                              ; 12                           ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.20) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 5                            ;
; 3                                            ; 3                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 7                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 6                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 7                            ;
; 15                                           ; 5                            ;
; 16                                           ; 11                           ;
; 17                                           ; 4                            ;
; 18                                           ; 8                            ;
; 19                                           ; 6                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 59        ; 0            ; 59        ; 0            ; 0            ; 59        ; 59        ; 0            ; 59        ; 59        ; 0            ; 45           ; 0            ; 0            ; 14           ; 0            ; 45           ; 14           ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 59        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 59           ; 0         ; 59           ; 59           ; 0         ; 0         ; 59           ; 0         ; 0         ; 59           ; 14           ; 59           ; 59           ; 45           ; 59           ; 14           ; 45           ; 59           ; 59           ; 59           ; 14           ; 59           ; 59           ; 59           ; 59           ; 59           ; 0         ; 59           ; 59           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clockAD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nCS                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clockDA            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nPwm               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fan                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube0[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube1[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2Com[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2Com[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2Com[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tube2Com[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coreSelect         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; displayMode        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; originalClock      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; power              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDATA              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                       ;
+--------------------------------+--------------------------------+-------------------+
; Source Clock(s)                ; Destination Clock(s)           ; Delay Added in ns ;
+--------------------------------+--------------------------------+-------------------+
; ClockGenerator:comb_3|newClock ; ClockGenerator:comb_3|newClock ; 2.8               ;
; originalClock                  ; originalClock                  ; 2.4               ;
+--------------------------------+--------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                               ;
+-------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Register                                             ; Destination Register                                      ; Delay Added in ns ;
+-------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock   ; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock ; 2.811             ;
; ClockGenerator:comb_3|newClock                              ; ClockGenerator:comb_3|newClock                            ; 2.388             ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter[1] ; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock ; 1.405             ;
; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|counter[0] ; DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock ; 1.405             ;
+-------------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25Q240C8 for design "TemperatureControl"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TemperatureControl.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node originalClock~input (placed in PIN 33 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node ClockGenerator:comb_3|newClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ClockGenerator:comb_3|newClock~0
        Info (176357): Destination node clock~output
        Info (176357): Destination node clockAD~output
        Info (176357): Destination node clockDA~output
Info (176353): Automatically promoted node DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DisplayDestAndCurr:comb_17|ClockGenerator:comb_3|newClock~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.90 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file F:/TemperatureControl/TemperatureControl.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 524 megabytes
    Info: Processing ended: Mon Jun 06 10:24:36 2016
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/TemperatureControl/TemperatureControl.fit.smsg.


