V 51
K 14050350590 ml555_pcie
Y 0
D 0 0 2200 1700
Z 2
i 626
N 626
J 740 1305 1
J 600 1305 2
S 2 1
L 650 1305 10 0 3 0 1 0 A8
N 615
J 600 1385 2
J 740 1385 1
S 1 2
L 650 1385 10 0 3 0 1 0 A0
N 614
J 740 1375 1
J 600 1375 2
S 2 1
L 650 1375 10 0 3 0 1 0 A1
N 613
J 740 1395 1
J 600 1395 2
S 2 1
L 650 1395 10 0 3 0 1 0 A2
N 612
J 600 1405 2
J 740 1405 1
S 1 2
L 650 1405 10 0 3 0 1 0 A3
N 611
J 740 1215 1
J 600 1215 2
S 2 1
L 650 1215 10 0 3 0 1 0 A4
N 610
J 740 1315 1
J 600 1315 2
S 2 1
L 650 1315 10 0 3 0 1 0 A9
N 609
J 600 1225 2
J 740 1225 1
S 1 2
L 650 1225 10 0 3 0 1 0 A5
N 608
J 740 1355 1
J 600 1355 2
S 2 1
L 650 1355 10 0 3 0 1 0 A6
N 607
J 600 1365 2
J 740 1365 1
S 1 2
L 650 1365 10 0 3 0 1 0 A7
N 605
J 740 1325 1
J 600 1325 2
S 2 1
L 650 1325 10 0 3 0 1 0 A10
N 604
J 740 1255 1
J 600 1255 2
S 2 1
L 650 1255 10 0 3 0 1 0 A11
N 603
J 740 1265 1
J 600 1265 2
S 2 1
L 650 1265 10 0 3 0 1 0 A12
N 602
J 740 1275 1
J 600 1275 2
S 2 1
L 650 1275 10 0 3 0 1 0 BA0
N 601
J 740 1285 1
J 600 1285 2
S 2 1
L 650 1285 10 0 3 0 1 0 BA1
N 600
J 740 1335 1
J 600 1335 2
S 2 1
L 650 1335 10 0 3 0 1 0 S0_B
N 599
J 600 1345 2
J 740 1345 1
S 1 2
L 650 1345 10 0 3 0 1 0 WE_B
N 598
J 600 1235 2
J 740 1235 1
S 1 2
L 650 1235 10 0 3 0 1 0 CAS_B
N 597
J 740 1245 1
J 600 1245 2
S 2 1
L 650 1245 10 0 3 0 1 0 RAS_B
N 595
J 1620 1370 1
J 1480 1370 2
S 2 1
L 1530 1370 10 0 3 0 1 0 CK0_N
N 586
J 1480 1400 2
J 1620 1400 1
S 1 2
L 1530 1400 10 0 3 0 1 0 CK1_P
N 587
J 1620 1410 1
J 1480 1410 2
S 2 1
L 1530 1410 10 0 3 0 1 0 CK1_N
N 550
J 1620 1220 1
J 1480 1220 2
S 2 1
L 1530 1220 10 0 3 0 1 0 DQS6_P
N 551
J 1480 1240 2
J 1620 1240 1
S 1 2
L 1530 1240 10 0 3 0 1 0 DQS7_P
N 552
J 1620 1250 1
J 1480 1250 2
S 2 1
L 1530 1250 10 0 3 0 1 0 DQS7_N
N 553
J 1480 1230 2
J 1620 1230 1
S 1 2
L 1530 1230 10 0 3 0 1 0 DQS6_N
N 543
J 1620 1170 1
J 1480 1170 2
S 2 1
L 1530 1170 10 0 3 0 1 0 DQ61
N 334
J 1940 1250 2
J 1940 1270 3
J 1480 1270 2
S 3 2
S 1 2
N 330
J 1940 1180 2
J 1940 1150 2
S 2 1
I 474 ML555_Production_REV01:DDR2_VCC1V8 1 1880 1500 0 1 '
|R 18:27_11-11-05
C 329 2 2 0
I 473 ML555_Production_REV01:DDR2_VCC1V8 1 1500 830 0 1 '
|R 18:27_11-11-05
C 410 5 2 0
I 472 ML555_Production_REV01:DDR2_VCC1V8 1 620 830 0 1 '
|R 18:27_11-11-05
C 412 1 2 0
N 410
J 1480 800 2
J 1480 790 2
J 1510 790 3
J 1510 800 5
J 1510 830 2
J 1510 810 5
J 1480 810 2
S 1 4
S 2 3
S 3 4
S 4 6
S 6 5
S 7 6
N 372
J 1620 1160 1
J 1480 1160 2
S 2 1
L 1530 1160 10 0 3 0 1 0 DQ60
N 377
J 1480 1150 2
J 1620 1150 1
S 1 2
L 1530 1150 10 0 3 0 1 0 DQ59
N 378
J 1480 1140 2
J 1620 1140 1
S 1 2
L 1530 1140 10 0 3 0 1 0 DQ58
N 379
J 1620 1130 1
J 1480 1130 2
S 2 1
L 1530 1130 10 0 3 0 1 0 DQ57
N 380
J 1620 1120 1
J 1480 1120 2
S 2 1
L 1530 1120 10 0 3 0 1 0 DQ56
N 371
J 1480 1100 2
J 1620 1100 1
S 1 2
L 1530 1100 10 0 3 0 1 0 DM6
N 351
J 1480 1020 2
J 1620 1020 1
S 1 2
L 1530 1020 10 0 3 0 1 0 DQ48
N 352
J 1480 1030 2
J 1620 1030 1
S 1 2
L 1530 1030 10 0 3 0 1 0 DQ49
N 353
J 1620 1040 1
J 1480 1040 2
S 2 1
L 1530 1040 10 0 3 0 1 0 DQ50
N 354
J 1480 1060 2
J 1620 1060 1
S 1 2
L 1530 1060 10 0 3 0 1 0 DQ52
N 355
J 1480 1070 2
J 1620 1070 1
S 1 2
L 1530 1070 10 0 3 0 1 0 DQ53
N 356
J 1480 1090 2
J 1620 1090 1
S 1 2
L 1530 1090 10 0 3 0 1 0 DQ55
N 357
J 1620 1080 1
J 1480 1080 2
S 2 1
L 1530 1080 10 0 3 0 1 0 DQ54
N 358
J 1480 1050 2
J 1620 1050 1
S 1 2
L 1530 1050 10 0 3 0 1 0 DQ51
N 335
J 1730 1460 2
J 1730 1490 2
S 1 2
N 328
J 1890 1400 2
J 1890 1260 3
J 1480 1260 2
S 2 1
S 3 2
N 329
J 1890 1470 2
J 1890 1500 2
S 1 2
I 331 ML555_Production_REV01:GND 1 1930 1130 0 1 '
|R 20:19_12-11-03
C 330 2 1 0
N 325
J 1510 1110 3
J 1480 1110 2
J 1480 1310 2
J 1510 1310 5
J 1510 1490 2
S 2 1
S 1 4
S 3 4
S 4 5
I 3 ML555_Production_REV01:CSHEET 1 0 0 0 1 '
|R 15:48_8-9-04
A 1827 128 28 0 6 0 @NAME=ML555_PCIE
A 1332 54 10 0 3 3 AUTHOR=DAVID NAYLOR
A 1652 52 10 0 3 3 @SHEET=22
A 1872 52 15 0 3 3 @DATETIME=9-13-2006_9:09
A 1702 52 10 0 3 3 @SHEETTOTAL=37
N 412
J 630 830 2
J 600 790 2
J 630 790 3
J 630 800 5
J 600 800 2
S 4 1
S 2 3
S 3 4
S 5 4
I 206 ML555_Production_REV01:5VLX50TFF1136_4_POWER 1 200 680 0 1 '
A 200 670 10 0 3 3 REFDES=U10
C 412 5 2 0
A 555 800 10 0 3 3 #=AG14
C 412 2 1 0
A 555 790 10 0 3 3 #=AL12
I 204 ML555_Production_REV01:5VLX50TFF1136_22_POWER 1 1080 680 0 1 '
A 1080 670 10 0 3 3 REFDES=U10
C 410 7 3 0
A 1435 810 10 0 3 3 #=AH11
C 410 1 2 0
A 1435 800 10 0 3 3 #=AJ8
C 410 2 1 0
A 1435 790 10 0 3 3 #=AF7
N 545
J 1620 1290 1
J 1480 1290 2
S 2 1
L 1530 1290 10 0 3 0 1 0 DQ62
N 555
J 1480 1300 2
J 1620 1300 1
S 1 2
L 1530 1300 10 0 3 0 1 0 DQ63
N 554
J 1480 1320 2
J 1620 1320 1
S 1 2
L 1530 1320 10 0 3 0 1 0 DM7
N 338
J 1730 1390 2
J 1730 1350 5
J 1480 1350 2
J 1730 1280 3
J 1480 1280 2
S 2 1
S 5 4
S 3 2
L 1530 1350 10 0 3 0 1 0 DDR2_DIMM_LB_BANK22
S 4 2
I 203 ML555_Production_REV01:5VLX50TFF1136_22 1 1080 920 0 1 '
A 1080 910 10 0 3 3 REFDES=U10
C 587 2 40 0
A 1435 1410 10 0 3 3 #=AG11
C 586 1 39 0
A 1435 1400 10 0 3 3 #=AG10
X 38 0
A 1435 1390 10 0 3 3 #=AH8
C 593 1 37 0
A 1435 1380 10 0 3 3 #=AG8
C 595 2 36 0
A 1435 1370 10 0 3 3 #=AH10
C 594 2 35 0
A 1435 1360 10 0 3 3 #=AH9
C 338 3 34 0
A 1435 1350 10 0 3 3 #=AE11
C 578 1 33 0
A 1435 1340 10 0 3 3 #=AF11
X 32 0
A 1435 1330 10 0 3 3 #=AJ10
C 554 1 31 0
A 1435 1320 10 0 3 3 #=AJ9
C 325 3 30 0
A 1435 1310 10 0 3 3 #=AF10
C 555 1 29 0
A 1435 1300 10 0 3 3 #=AF9
C 545 2 28 0
A 1435 1290 10 0 3 3 #=AK9
C 338 5 27 0
A 1435 1280 10 0 3 3 #=AK8
C 334 3 26 0
A 1435 1270 10 0 3 3 #=AE9
C 328 3 25 0
A 1435 1260 10 0 3 3 #=AF8
C 552 2 24 0
A 1435 1250 10 0 3 3 #=AJ11
C 551 1 23 0
A 1435 1240 10 0 3 3 #=AK11
C 553 1 22 0
A 1435 1230 10 0 3 3 #=AD11
C 550 2 21 0
A 1435 1220 10 0 3 3 #=AD10
C 591 2 20 0
A 1435 1210 10 0 3 3 #=AD9
C 592 2 19 0
A 1435 1200 10 0 3 3 #=AE8
X 18 0
A 1435 1190 10 0 3 3 #=AL10
X 17 0
A 1435 1180 10 0 3 3 #=AL11
C 543 2 16 0
A 1435 1170 10 0 3 3 #=AC9
C 372 2 15 0
A 1435 1160 10 0 3 3 #=AC10
C 377 1 14 0
A 1435 1150 10 0 3 3 #=AM11
C 378 1 13 0
A 1435 1140 10 0 3 3 #=AM12
C 379 2 12 0
A 1435 1130 10 0 3 3 #=AB8
C 380 2 11 0
A 1435 1120 10 0 3 3 #=AC8
C 325 2 10 0
A 1435 1110 10 0 3 3 #=AN12
C 371 1 9 0
A 1435 1100 10 0 3 3 #=AP12
C 356 1 8 0
A 1435 1090 10 0 3 3 #=AA9
C 357 2 7 0
A 1435 1080 10 0 3 3 #=AA8
C 355 1 6 0
A 1435 1070 10 0 3 3 #=AM13
C 354 1 5 0
A 1435 1060 10 0 3 3 #=AN13
C 358 1 4 0
A 1435 1050 10 0 3 3 #=AA10
C 353 2 3 0
A 1435 1040 10 0 3 3 #=AB10
C 352 1 2 0
A 1435 1030 10 0 3 3 #=AP14
C 351 1 1 0
A 1435 1020 10 0 3 3 #=AN14
N 578
J 1480 1340 2
J 1620 1340 1
S 1 2
L 1530 1340 10 0 3 0 1 0 BA2_NC5
I 337 ML555_Production_REV01:R0402 1 1750 1390 1 1 '
|R 17:16_9-9-04
A 1740 1410 10 1 2 3 VALUE=DNA
A 1720 1420 10 1 5 3 REFDES=R425
C 335 1 2 0
A 1729 1450 10 1 3 3 #=2
C 338 1 1 0
A 1729 1404 10 1 9 3 #=1
N 591
J 1620 1210 1
J 1480 1210 2
S 2 1
L 1530 1210 10 0 3 0 1 0 SDA
N 592
J 1620 1200 1
J 1480 1200 2
S 2 1
L 1530 1200 10 0 3 0 1 0 SCL
I 332 ML555_Production_REV01:R0402 1 1910 1400 1 1 '
|R 17:16_9-9-04
A 1900 1420 10 1 2 3 VALUE=49.9R
A 1880 1430 10 1 5 3 REFDES=R426
C 329 1 2 0
A 1889 1460 10 1 3 3 #=2
C 328 1 1 0
A 1889 1414 10 1 9 3 #=1
I 333 ML555_Production_REV01:R0402 1 1960 1180 1 1 '
|R 17:16_9-9-04
A 1950 1200 10 1 2 3 VALUE=49.9R
A 1930 1210 10 1 5 3 REFDES=R427
C 334 1 2 0
A 1939 1240 10 1 3 3 #=2
C 330 1 1 0
A 1939 1194 10 1 9 3 #=1
N 594
J 1620 1360 1
J 1480 1360 2
S 2 1
L 1530 1360 10 0 3 0 1 0 CK0_P
N 593
J 1480 1380 2
J 1620 1380 1
S 1 2
L 1530 1380 10 0 3 0 1 0 CKE0
I 596 ML555_Production_REV01:5VLX50TFF1136_4 1 200 1115 0 1 '
A 200 1105 10 0 3 3 REFDES=U10
C 612 1 20 0
A 555 1405 10 0 3 3 #=AG17
C 613 2 19 0
A 555 1395 10 0 3 3 #=AH18
C 615 1 18 0
A 555 1385 10 0 3 3 #=AE18
C 614 2 17 0
A 555 1375 10 0 3 3 #=AF18
C 607 1 16 0
A 555 1365 10 0 3 3 #=AG16
C 608 2 15 0
A 555 1355 10 0 3 3 #=AH17
C 599 1 14 0
A 555 1345 10 0 3 3 #=AF19
C 600 2 13 0
A 555 1335 10 0 3 3 #=AG18
C 605 2 12 0
A 555 1325 10 0 3 3 #=AG15
C 610 2 11 0
A 555 1315 10 0 3 3 #=AH15
C 626 2 10 0
A 555 1305 10 0 3 3 #=AG20
X 9 0
A 555 1295 10 0 3 3 #=AG21
C 601 2 8 0
A 555 1285 10 0 3 3 #=AH13
C 602 2 7 0
A 555 1275 10 0 3 3 #=AH14
C 603 2 6 0
A 555 1265 10 0 3 3 #=AH19
C 604 2 5 0
A 555 1255 10 0 3 3 #=AH20
C 597 2 4 0
A 555 1245 10 0 3 3 #=AG13
C 598 1 3 0
A 555 1235 10 0 3 3 #=AH12
C 609 1 2 0
A 555 1225 10 0 3 3 #=AH22
C 611 2 1 0
A 555 1215 10 0 3 3 #=AG22
I 324 ML555_Production_REV01:DDR2_VREF 1 1500 1490 0 1 '
|R 15:37_10-24-05
C 325 5 2 0
I 475 ML555_Production_REV01:DDR2_VREF 1 1720 1490 0 1 '
|R 15:37_10-24-05
C 335 2 2 0
T 1200 970 30 0 3 Bank22
T 1070 1580 20 0 3 CK1:  DQ[63:32]
T 1070 1540 20 0 3 LOOP LENGTH = SUM (CK1 + DQS6)
T 110 90 36 0 3 Banks 4,22 DDR2 SODIMM I/F
T 1630 1200 10 0 3 DDR2 SODIMM PD EEPROM I/F
T 325 1170 30 0 3 Bank4
E
