Timing Analyzer report for 19_PD_VHDL
Tue Nov 21 22:42:47 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 19. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 20. Slow 1200mV 85C Model Removal: 'clk'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 34. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Removal: 'clk'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 46. Fast 1200mV 0C Model Recovery: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Removal: 'clk'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Unconstrained Input Ports
 68. Unconstrained Output Ports
 69. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 19_PD_VHDL                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processors 3-6         ;   1.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                      ;
+------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                  ; Status ; Read at                  ;
+------------------------------------------------------------------------------------------------+--------+--------------------------+
; c:/users/maxim/downloads/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Tue Nov 21 22:42:46 2023 ;
+------------------------------------------------------------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; simple_struct:u0|usart:usart_0|bit_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 63.19 MHz  ; 63.19 MHz       ; clk                                    ;      ;
; 343.05 MHz ; 343.05 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk                                    ; -14.826 ; -508.059      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.915  ; -6.400        ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.434 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.454 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.617 ; -128.635      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.509 ; -3.054        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.827 ; 0.000         ;
; clk                                    ; 1.189 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -236.459      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                              ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.826 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.253     ;
; -14.820 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.247     ;
; -14.820 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.247     ;
; -14.819 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.246     ;
; -14.819 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.246     ;
; -14.789 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.216     ;
; -14.783 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.210     ;
; -14.777 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.204     ;
; -14.777 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.204     ;
; -14.776 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.203     ;
; -14.776 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.203     ;
; -14.776 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.203     ;
; -14.746 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.173     ;
; -14.733 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.160     ;
; -14.684 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.111     ;
; -14.678 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.105     ;
; -14.678 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.105     ;
; -14.677 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.104     ;
; -14.677 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.104     ;
; -14.647 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.074     ;
; -14.634 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.426      ; 16.061     ;
; -13.181 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.610     ;
; -13.175 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.604     ;
; -13.175 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.604     ;
; -13.174 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.603     ;
; -13.174 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.603     ;
; -13.144 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.573     ;
; -13.131 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.428      ; 14.560     ;
; -10.497 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.926     ;
; -10.491 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.920     ;
; -10.491 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.920     ;
; -10.490 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.919     ;
; -10.490 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.919     ;
; -10.460 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.889     ;
; -10.447 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.428      ; 11.876     ;
; -8.731  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.160     ;
; -8.725  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.154     ;
; -8.725  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.154     ;
; -8.724  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.153     ;
; -8.724  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.153     ;
; -8.694  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.123     ;
; -8.681  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.428      ; 10.110     ;
; -5.684  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.113      ;
; -5.679  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.108      ;
; -5.677  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.106      ;
; -5.676  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.105      ;
; -5.675  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.104      ;
; -5.646  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.075      ;
; -5.640  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.428      ; 7.069      ;
; -5.148  ; simple_struct:u0|usart:usart_0|baud_counter[3]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 5.572      ;
; -5.057  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 5.482      ;
; -4.939  ; simple_struct:u0|usart:usart_0|baud_counter[0]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 5.363      ;
; -4.871  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 5.296      ;
; -4.839  ; simple_struct:u0|controller:controller_0|I2C_Load      ; simple_struct:u0|i2c_master:i2c_transcever_0|busy      ; clk          ; clk         ; 1.000        ; -0.083     ; 5.757      ;
; -4.832  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 5.257      ;
; -4.818  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 5.243      ;
; -4.809  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.710      ;
; -4.764  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 5.189      ;
; -4.726  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.627      ;
; -4.724  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.576     ; 5.149      ;
; -4.716  ; simple_struct:u0|usart:usart_0|baud_counter[1]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 5.140      ;
; -4.706  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.607      ;
; -4.659  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.560      ;
; -4.653  ; simple_struct:u0|usart:usart_0|baud_counter[7]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 5.077      ;
; -4.570  ; simple_struct:u0|usart:usart_0|baud_counter[2]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 4.994      ;
; -4.538  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.576     ; 4.963      ;
; -4.516  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.417      ;
; -4.499  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.576     ; 4.924      ;
; -4.485  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.576     ; 4.910      ;
; -4.431  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.576     ; 4.856      ;
; -4.419  ; simple_struct:u0|usart:usart_0|baud_counter[8]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 4.843      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.396  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.316      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.394  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.314      ;
; -4.318  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.743      ;
; -4.283  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.100     ; 5.184      ;
; -4.278  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; simple_struct:u0|controller:controller_0|clk_1Hz       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.199      ;
; -4.276  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|clk_1Hz       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.197      ;
; -4.255  ; simple_struct:u0|usart:usart_0|baud_counter[6]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.577     ; 4.679      ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.915 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.836      ;
; -1.714 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.635      ;
; -1.360 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.281      ;
; -1.049 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.705      ;
; -0.972 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.628      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.897 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.818      ;
; -0.885 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.541      ;
; -0.861 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.517      ;
; -0.817 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.738      ;
; -0.804 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.725      ;
; -0.776 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.697      ;
; -0.732 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.388      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.664      ; 2.383      ;
; -0.728 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.384      ;
; -0.684 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.340      ;
; -0.580 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.665      ; 2.236      ;
; -0.569 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.490      ;
; -0.527 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.448      ;
; -0.410 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.331      ;
; -0.396 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.317      ;
; -0.335 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.256      ;
; -0.317 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.238      ;
; -0.207 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.128      ;
; -0.185 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.106      ;
; -0.027 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.948      ;
; -0.024 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.945      ;
; -0.019 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.940      ;
; -0.019 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.940      ;
; -0.018 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.939      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.452 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.803      ;
; 0.501 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.513 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.806      ;
; 0.518 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.527 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.529 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.589      ; 3.621      ;
; 0.534 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.641 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.666 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.978      ;
; 0.676 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.969      ;
; 0.706 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.038      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.730 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.730 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.736 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.577      ; 1.533      ;
; 0.745 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.749 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.754 ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.046      ;
; 0.756 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.770 ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.782 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.082      ; 1.076      ;
; 0.798 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.091      ;
; 0.801 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.094      ;
; 0.802 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.809 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.102      ;
; 0.821 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.114      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.454 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.808      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.809      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.809      ;
; 0.521 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.813      ;
; 0.524 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.816      ;
; 0.679 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.971      ;
; 0.741 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.033      ;
; 0.784 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.076      ;
; 0.793 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.085      ;
; 0.802 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.094      ;
; 0.804 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.834 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 1.996      ;
; 0.936 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.098      ;
; 1.004 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.166      ;
; 1.006 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.298      ;
; 1.052 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.214      ;
; 1.102 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.394      ;
; 1.145 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.307      ;
; 1.185 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.347      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.208 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.370      ;
; 1.233 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.395      ;
; 1.265 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.558      ;
; 1.268 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.560      ;
; 1.271 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.563      ;
; 1.327 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.920      ; 2.489      ;
; 1.416 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.708      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.593 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.885      ;
; 1.875 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.167      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.617 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.094     ; 2.524      ;
; -1.574 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.480      ;
; -1.574 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.480      ;
; -1.574 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.480      ;
; -1.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.092     ; 2.453      ;
; -1.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.092     ; 2.453      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.374 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.282      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.366 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.096     ; 2.271      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.354 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.095     ; 2.260      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.351 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.094     ; 2.258      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.095     ; 2.248      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.095     ; 2.248      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.095     ; 2.248      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.095     ; 2.248      ;
; -1.257 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.178      ;
; -1.257 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.178      ;
; -1.248 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.170      ;
; -1.248 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.170      ;
; -1.248 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.170      ;
; -1.248 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.170      ;
; -1.248 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.170      ;
; -1.178 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; 0.342      ; 2.521      ;
; -1.178 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; 0.342      ; 2.521      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.154 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 1.000        ; 0.409      ; 2.564      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -1.097 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; 0.382      ; 2.480      ;
; -0.879 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; 0.372      ; 2.252      ;
; -0.879 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; 0.372      ; 2.252      ;
; -0.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 1.000        ; 0.407      ; 2.252      ;
; -0.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 1.000        ; 0.407      ; 2.252      ;
; -0.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 1.000        ; 0.407      ; 2.252      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.760 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.397      ; 2.158      ;
; -0.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.662      ;
; -0.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.662      ;
; -0.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.662      ;
; -0.742 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.662      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
; -0.509 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.666      ; 2.166      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
; 0.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.921      ; 1.990      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.979      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.210 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.503      ;
; 1.293 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 0.000        ; 0.589      ; 2.094      ;
; 1.293 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 0.000        ; 0.589      ; 2.094      ;
; 1.293 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 0.000        ; 0.589      ; 2.094      ;
; 1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.553      ; 2.094      ;
; 1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.553      ; 2.094      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.563      ; 2.275      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 0.000        ; 0.592      ; 2.359      ;
; 1.576 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.522      ; 2.310      ;
; 1.576 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.522      ; 2.310      ;
; 1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.995      ;
; 1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.995      ;
; 1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.995      ;
; 1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.995      ;
; 1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.995      ;
; 1.709 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.004      ;
; 1.709 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.083      ; 2.004      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.067      ; 2.076      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.076      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.076      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.067      ; 2.076      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.067      ; 2.103      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.829 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.107      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.830 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.067      ; 2.109      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.840 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.120      ;
; 1.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.247      ;
; 1.965 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.247      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.066      ; 2.275      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.066      ; 2.275      ;
; 1.997 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.066      ; 2.275      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.068      ; 2.325      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.068      ; 2.325      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 68.83 MHz  ; 68.83 MHz       ; clk                                    ;      ;
; 371.61 MHz ; 371.61 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk                                    ; -13.529 ; -464.850      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.691  ; -5.446        ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.384 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.402 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.456 ; -112.662      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.394 ; -2.364        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.682 ; 0.000         ;
; clk                                    ; 1.044 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -236.459      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                    ;
+---------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.529 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.938     ;
; -13.521 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.930     ;
; -13.521 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.930     ;
; -13.520 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.929     ;
; -13.520 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.929     ;
; -13.498 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.907     ;
; -13.485 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.894     ;
; -13.480 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.889     ;
; -13.477 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.886     ;
; -13.477 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.886     ;
; -13.476 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.885     ;
; -13.476 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.885     ;
; -13.466 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.875     ;
; -13.458 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.867     ;
; -13.458 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.867     ;
; -13.457 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.866     ;
; -13.457 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.866     ;
; -13.454 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.863     ;
; -13.436 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.845     ;
; -13.435 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.844     ;
; -13.417 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.407      ; 14.826     ;
; -12.006 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.418     ;
; -11.998 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.410     ;
; -11.998 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.410     ;
; -11.997 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.409     ;
; -11.997 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.409     ;
; -11.975 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.387     ;
; -11.957 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.410      ; 13.369     ;
; -9.643  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.055     ;
; -9.635  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.047     ;
; -9.635  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.047     ;
; -9.634  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.046     ;
; -9.634  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.046     ;
; -9.612  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.024     ;
; -9.594  ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.006     ;
; -8.047  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.459      ;
; -8.039  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.451      ;
; -8.039  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.451      ;
; -8.038  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.450      ;
; -8.038  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.450      ;
; -8.016  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.428      ;
; -7.998  ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.410      ; 9.410      ;
; -5.176  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.588      ;
; -5.172  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.584      ;
; -5.170  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.582      ;
; -5.169  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.581      ;
; -5.169  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.581      ;
; -5.150  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.562      ;
; -5.145  ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.410      ; 6.557      ;
; -4.815  ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 5.280      ;
; -4.612  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 5.074      ;
; -4.602  ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 5.067      ;
; -4.498  ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|i2c_master:i2c_transcever_0|busy      ; clk          ; clk         ; 1.000        ; -0.074     ; 5.426      ;
; -4.448  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 4.910      ;
; -4.434  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 4.896      ;
; -4.400  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 4.862      ;
; -4.391  ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.856      ;
; -4.358  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 4.820      ;
; -4.340  ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.805      ;
; -4.330  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.242      ;
; -4.313  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.540     ; 4.775      ;
; -4.301  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.213      ;
; -4.277  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.189      ;
; -4.265  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.177      ;
; -4.257  ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.722      ;
; -4.149  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.540     ; 4.611      ;
; -4.135  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.540     ; 4.597      ;
; -4.122  ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.587      ;
; -4.101  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.540     ; 4.563      ;
; -4.059  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.540     ; 4.521      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.027  ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.956      ;
; -4.023  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.090     ; 4.935      ;
; -3.973  ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.438      ;
; -3.930  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2 ; simple_struct:u0|i2c_master:i2c_transcever_0|busy      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.857      ;
; -3.916  ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.537     ; 4.381      ;
; -3.911  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.540     ; 4.373      ;
; -3.888  ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|clk_1Hz       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.818      ;
+---------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.691 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.621      ;
; -1.522 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.452      ;
; -1.216 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.146      ;
; -0.850 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.487      ;
; -0.829 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.466      ;
; -0.794 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.431      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.751 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.681      ;
; -0.732 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.369      ;
; -0.708 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.638      ;
; -0.700 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.630      ;
; -0.680 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.610      ;
; -0.639 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.276      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.644      ; 2.245      ;
; -0.590 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.227      ;
; -0.547 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.184      ;
; -0.448 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.645      ; 2.085      ;
; -0.447 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.377      ;
; -0.427 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.357      ;
; -0.266 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.196      ;
; -0.262 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.192      ;
; -0.195 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.125      ;
; -0.184 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.114      ;
; -0.112 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.042      ;
; -0.079 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.009      ;
; 0.069  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.861      ;
; 0.072  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.858      ;
; 0.076  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.854      ;
; 0.077  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.853      ;
; 0.077  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.853      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.737      ;
; 0.464 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.731      ;
; 0.470 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.477 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.482 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.749      ;
; 0.492 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.499 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.513 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.378      ; 3.356      ;
; 0.598 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.601 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.887      ;
; 0.630 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.898      ;
; 0.654 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.657 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.925      ;
; 0.669 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.936      ;
; 0.672 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.939      ;
; 0.674 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.960      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.677 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.679 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.680 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.966      ;
; 0.683 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.541      ; 1.429      ;
; 0.695 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.982      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.700 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.968      ;
; 0.705 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.707 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.721 ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.748 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.015      ;
; 0.751 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.018      ;
; 0.757 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.024      ;
; 0.760 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 1.028      ;
; 0.761 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 1.028      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.474 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.741      ;
; 0.475 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.742      ;
; 0.475 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.742      ;
; 0.479 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.746      ;
; 0.482 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.749      ;
; 0.632 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.899      ;
; 0.674 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.941      ;
; 0.686 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 1.788      ;
; 0.732 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.999      ;
; 0.738 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.005      ;
; 0.751 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.018      ;
; 0.754 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.021      ;
; 0.785 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 1.887      ;
; 0.843 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 1.945      ;
; 0.878 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 1.980      ;
; 0.896 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.163      ;
; 0.969 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.071      ;
; 1.004 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.106      ;
; 1.007 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.274      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.060 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.162      ;
; 1.094 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.196      ;
; 1.126 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.393      ;
; 1.128 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.395      ;
; 1.134 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.401      ;
; 1.175 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.877      ; 2.277      ;
; 1.283 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.550      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.705 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.972      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.374      ;
; -1.409 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.325      ;
; -1.409 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.325      ;
; -1.409 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.325      ;
; -1.375 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.295      ;
; -1.375 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.295      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.217 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.136      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.214 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.086     ; 2.130      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.205 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.122      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.199 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.117      ;
; -1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.085     ; 2.106      ;
; -1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.085     ; 2.106      ;
; -1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.106      ;
; -1.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.106      ;
; -1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.041      ;
; -1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.041      ;
; -1.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.036      ;
; -1.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; 0.321      ; 2.363      ;
; -1.040 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; 0.321      ; 2.363      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -1.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 1.000        ; 0.392      ; 2.414      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; 0.365      ; 2.325      ;
; -0.753 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; 0.352      ; 2.107      ;
; -0.753 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; 0.352      ; 2.107      ;
; -0.717 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 1.000        ; 0.388      ; 2.107      ;
; -0.717 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 1.000        ; 0.388      ; 2.107      ;
; -0.717 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 1.000        ; 0.388      ; 2.107      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.375      ; 2.025      ;
; -0.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.494      ;
; -0.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.494      ;
; -0.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.494      ;
; -0.564 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.494      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.032      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
; 0.682 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.878      ; 1.785      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.538      ; 1.777      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.117 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 0.000        ; 0.552      ; 1.883      ;
; 1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 0.000        ; 0.552      ; 1.883      ;
; 1.136 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 0.000        ; 0.552      ; 1.883      ;
; 1.174 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.514      ; 1.883      ;
; 1.174 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.514      ; 1.883      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.527      ; 2.045      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.368 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 0.000        ; 0.556      ; 2.119      ;
; 1.403 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.482      ; 2.080      ;
; 1.403 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.482      ; 2.080      ;
; 1.519 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.519 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.519 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.519 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.519 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.529 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.798      ;
; 1.529 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.798      ;
; 1.616 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.059      ; 1.870      ;
; 1.616 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.870      ;
; 1.616 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.059      ; 1.870      ;
; 1.616 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.870      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.887      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.895      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.643 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.898      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.906      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.021      ;
; 1.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.021      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.058      ; 2.045      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.058      ; 2.045      ;
; 1.792 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.058      ; 2.045      ;
; 1.831 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.060      ; 2.086      ;
; 1.831 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.060      ; 2.086      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -5.924 ; -133.875      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.279 ; -0.279        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.179 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.187 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.195 ; -6.823        ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.342  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.267 ; 0.000         ;
; clk                                    ; 0.502 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -208.038      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.000 ; -6.000        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.924 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.086      ;
; -5.922 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.084      ;
; -5.915 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.077      ;
; -5.914 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.076      ;
; -5.904 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.066      ;
; -5.902 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.064      ;
; -5.892 ; simple_struct:u0|controller:controller_0|data_7seg[5]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.054      ;
; -5.880 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.042      ;
; -5.878 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.040      ;
; -5.871 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.033      ;
; -5.870 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.032      ;
; -5.860 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.022      ;
; -5.858 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.020      ;
; -5.855 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.017      ;
; -5.853 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.015      ;
; -5.848 ; simple_struct:u0|controller:controller_0|data_7seg[6]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.010      ;
; -5.846 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.008      ;
; -5.845 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.175      ; 7.007      ;
; -5.835 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.175      ; 6.997      ;
; -5.833 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.175      ; 6.995      ;
; -5.823 ; simple_struct:u0|controller:controller_0|data_7seg[7]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.175      ; 6.985      ;
; -5.206 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.369      ;
; -5.204 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.367      ;
; -5.197 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.360      ;
; -5.196 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.359      ;
; -5.186 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.349      ;
; -5.184 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.347      ;
; -5.174 ; simple_struct:u0|controller:controller_0|data_7seg[4]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.176      ; 6.337      ;
; -4.075 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.238      ;
; -4.073 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.236      ;
; -4.066 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.229      ;
; -4.065 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.228      ;
; -4.055 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.218      ;
; -4.053 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.216      ;
; -4.043 ; simple_struct:u0|controller:controller_0|data_7seg[3]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.176      ; 5.206      ;
; -3.294 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.457      ;
; -3.292 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.455      ;
; -3.285 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.448      ;
; -3.284 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.447      ;
; -3.274 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.437      ;
; -3.272 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.435      ;
; -3.262 ; simple_struct:u0|controller:controller_0|data_7seg[2]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.176      ; 4.425      ;
; -2.064 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.227      ;
; -2.063 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.226      ;
; -2.059 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.222      ;
; -2.057 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.220      ;
; -2.057 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.220      ;
; -2.056 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.219      ;
; -2.055 ; simple_struct:u0|controller:controller_0|data_7seg[1]       ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.176      ; 3.218      ;
; -1.639 ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.389      ;
; -1.607 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.234     ; 2.360      ;
; -1.561 ; simple_struct:u0|controller:controller_0|I2C_Load           ; simple_struct:u0|i2c_master:i2c_transcever_0|busy      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.510      ;
; -1.559 ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.309      ;
; -1.533 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.234     ; 2.286      ;
; -1.510 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.234     ; 2.263      ;
; -1.497 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.234     ; 2.250      ;
; -1.479 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.044     ; 2.422      ;
; -1.478 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.044     ; 2.421      ;
; -1.474 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.227      ;
; -1.465 ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.215      ;
; -1.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.234     ; 2.218      ;
; -1.448 ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.198      ;
; -1.424 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.044     ; 2.367      ;
; -1.400 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.153      ;
; -1.397 ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.147      ;
; -1.397 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.044     ; 2.340      ;
; -1.377 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.130      ;
; -1.364 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.117      ;
; -1.346 ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.096      ;
; -1.337 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.044     ; 2.280      ;
; -1.332 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.085      ;
; -1.305 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2 ; simple_struct:u0|i2c_master:i2c_transcever_0|busy      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.252      ;
; -1.288 ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.038      ;
; -1.277 ; simple_struct:u0|segment_7:display_0|pointer[1]             ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.177      ; 2.441      ;
; -1.274 ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 2.024      ;
; -1.273 ; simple_struct:u0|segment_7:display_0|pointer[1]             ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.177      ; 2.437      ;
; -1.270 ; simple_struct:u0|segment_7:display_0|pointer[1]             ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.177      ; 2.434      ;
; -1.269 ; simple_struct:u0|segment_7:display_0|pointer[1]             ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.177      ; 2.433      ;
; -1.268 ; simple_struct:u0|segment_7:display_0|pointer[1]             ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.177      ; 2.432      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.259 ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.210      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
; -1.258 ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.209      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.279 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.230      ;
; -0.198 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.149      ;
; -0.035 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.986      ;
; 0.131  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.171      ;
; 0.176  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.126      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.189  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.762      ;
; 0.200  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.208  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.743      ;
; 0.212  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.090      ;
; 0.247  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.055      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.278  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.023      ;
; 0.291  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.011      ;
; 0.294  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.008      ;
; 0.302  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.649      ;
; 0.317  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 0.985      ;
; 0.326  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.625      ;
; 0.360  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 0.942      ;
; 0.379  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.572      ;
; 0.382  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.569      ;
; 0.408  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.425  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.526      ;
; 0.463  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.488      ;
; 0.492  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.459      ;
; 0.554  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.397      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.395      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.395      ;
; 0.557  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.394      ;
; 0.561  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.390      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.202 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.330      ;
; 0.203 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.096      ; 1.518      ;
; 0.206 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.209 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.218 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.253 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.383      ;
; 0.271 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.284 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.288 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.236      ; 0.620      ;
; 0.301 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[3]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[0]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.322 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.326 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.329 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.332 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.452      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.328      ;
; 0.211 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.331      ;
; 0.216 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.338      ;
; 0.259 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.813      ;
; 0.282 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.402      ;
; 0.288 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.842      ;
; 0.293 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.413      ;
; 0.318 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.872      ;
; 0.319 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.439      ;
; 0.322 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.876      ;
; 0.323 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.443      ;
; 0.325 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.446      ;
; 0.374 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.928      ;
; 0.377 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.931      ;
; 0.391 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.511      ;
; 0.402 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.956      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.408 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.961      ;
; 0.426 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.980      ;
; 0.441 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.561      ;
; 0.496 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.618      ;
; 0.501 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.621      ;
; 0.501 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.621      ;
; 0.568 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.688      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.750 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.870      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.195 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.140      ;
; -0.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.123      ;
; -0.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.123      ;
; -0.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.123      ;
; -0.163 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.111      ;
; -0.163 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.111      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.046      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.099 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.044      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.095 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.038      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.029      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.018      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.043     ; 1.018      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.018      ;
; -0.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.018      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.025 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 1.000        ; 0.164      ; 1.176      ;
; -0.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.973      ;
; -0.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.034     ; 0.973      ;
; -0.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; 0.137      ; 1.144      ;
; -0.020 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; 0.137      ; 1.144      ;
; -0.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.033     ; 0.966      ;
; -0.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 0.966      ;
; -0.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.033     ; 0.966      ;
; -0.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.033     ; 0.966      ;
; -0.012 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.033     ; 0.966      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.011  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; 0.147      ; 1.123      ;
; 0.098  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; 0.146      ; 1.035      ;
; 0.098  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; 0.146      ; 1.035      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 1.000        ; 0.159      ; 1.035      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 1.000        ; 0.159      ; 1.035      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 1.000        ; 0.159      ; 1.035      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.185  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.159      ; 0.961      ;
; 0.209  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.742      ;
; 0.209  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.742      ;
; 0.209  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.742      ;
; 0.209  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.742      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
; 0.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.962      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
; 0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.441      ; 0.822      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.502 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.825      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.882      ;
; 0.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.882      ;
; 0.559 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.882      ;
; 0.572 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.882      ;
; 0.572 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.226      ; 0.882      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.653 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.227      ; 0.964      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]              ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.673 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                ; clk          ; clk         ; 0.000        ; 0.245      ; 1.002      ;
; 0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.217      ; 0.981      ;
; 0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.217      ; 0.981      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.826      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.826      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.826      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.826      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.826      ;
; 0.708 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.831      ;
; 0.708 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.831      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.029      ; 0.874      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.874      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.874      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.029      ; 0.874      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.877      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.887      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.774 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.886      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]              ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.776 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.029      ; 0.889      ;
; 0.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.033      ; 0.961      ;
; 0.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.033      ; 0.961      ;
; 0.853 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.964      ;
; 0.853 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.964      ;
; 0.853 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.964      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.030      ; 0.976      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -14.826  ; 0.179 ; -1.617   ; 0.267   ; -3.000              ;
;  clk                                    ; -14.826  ; 0.179 ; -1.617   ; 0.502   ; -3.000              ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -1.915   ; 0.187 ; -0.509   ; 0.267   ; -1.487              ;
; Design-wide TNS                         ; -514.459 ; 0.0   ; -131.689 ; 0.0     ; -245.381            ;
;  clk                                    ; -508.059 ; 0.000 ; -128.635 ; 0.000   ; -236.459            ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -6.400   ; 0.000 ; -3.054   ; 0.000   ; -8.922              ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 4243907  ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 4243907  ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 108      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 108      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; clk                                    ; clk                                    ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Tue Nov 21 22:42:45 2023
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'c:/users/maxim/downloads/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.826            -508.059 clk 
    Info (332119):    -1.915              -6.400 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
    Info (332119):     0.454               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.617            -128.635 clk 
    Info (332119):    -0.509              -3.054 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.827               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.189               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -236.459 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.529            -464.850 clk 
    Info (332119):    -1.691              -5.446 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.456            -112.662 clk 
    Info (332119):    -0.394              -2.364 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.682               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.044               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -236.459 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.924
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.924            -133.875 clk 
    Info (332119):    -0.279              -0.279 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.195              -6.823 clk 
    Info (332119):     0.342               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.267               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.502               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -208.038 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4791 megabytes
    Info: Processing ended: Tue Nov 21 22:42:47 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


