<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:04.224</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2014.05.12</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7010732</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.04.08</openDate><openNumber>10-2025-0048490</openNumber><originalApplicationDate>2014.05.12</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7011438</originalApplicationNumber><originalExaminationRequestDate>2025.04.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247011438</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 반도체 장치가 소형화됨에 따라 더 현저해지는 전기 특성의 열화를 억제할 수 있는 반도체 장치를 제공한다. 반도체 장치는 제 1 산화물막, 제 1 산화물막 위의 산화물 반도체막, 산화물 반도체막과 접촉되는 소스 전극 및 드레인 전극, 산화물 반도체막, 소스 전극, 및 드레인 전극 위의 제 2 산화물막, 제 2 산화물막 위의 게이트 절연막, 및 게이트 절연막과 접촉되는 게이트 전극을 포함한다. 산화물 반도체막의 상단부는 채널 폭 방향에서 봤을 때, 만곡된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2014.11.27</internationOpenDate><internationOpenNumber>WO2014188982</internationOpenNumber><internationalApplicationDate>2014.05.12</internationalApplicationDate><internationalApplicationNumber>PCT/JP2014/063136</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 상기 제 3 절연막 위의 상기 산화물 반도체; 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는, 상기 산화물 반도체 위에 있고 상기 산화물 반도체에 전기적으로 접속된 제 3 도전막; 상기 제 3 도전막과 같은 도전막으로 형성된 제 4 도전막; 상기 제 3 도전막 및 상기 제 4 도전막 위의 제 4 절연막; 및 상기 제 4 절연막 위의 제 5 도전막을 더 포함하고, 상기 제 3 도전막은 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고, 상기 제 4 도전막은 상기 산화물 반도체와 접촉되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 상기 제 3 절연막 위의 상기 산화물 반도체; 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는, 상기 산화물 반도체 위에 있고 상기 산화물 반도체에 전기적으로 접속된 제 3 도전막; 상기 제 3 도전막과 같은 도전막으로 형성된 제 4 도전막; 상기 제 3 도전막 및 상기 제 4 도전막 위의 제 4 절연막; 및 상기 제 4 절연막 위의 제 5 도전막을 더 포함하고, 상기 제 5 도전막은 상기 제 4 도전막을 통하여 상기 제 2 도전막에 전기적으로 접속되고, 상기 제 4 도전막은 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하지 않고, 상기 제 4 도전막은 상기 산화물 반도체와 접촉되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 상기 제 3 절연막 위의 상기 산화물 반도체; 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는, 상기 산화물 반도체 위에 있고 상기 산화물 반도체에 전기적으로 접속된 제 3 도전막; 상기 제 3 도전막과 같은 도전막으로 형성된 제 4 도전막; 상기 제 3 도전막 및 상기 제 4 도전막 위의 제 4 절연막; 및 상기 제 4 절연막 위의 제 5 도전막을 더 포함하고, 상기 제 3 도전막은 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전막은 상기 제 4 도전막을 통하여 상기 제 2 도전막에 전기적으로 접속되고, 상기 제 4 도전막은 상기 산화물 반도체와 접촉되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 상기 제 3 절연막 위의 상기 산화물 반도체; 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는, 상기 산화물 반도체 위에 있고 상기 산화물 반도체에 전기적으로 접속된 제 3 도전막; 상기 제 3 도전막과 같은 도전막으로 형성된 제 4 도전막; 상기 제 3 도전막 및 상기 제 4 도전막 위의 제 4 절연막; 및 상기 제 4 절연막 위의 제 5 도전막을 더 포함하고, 상기 제 3 도전막은 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전막은 상기 제 4 도전막을 통하여 상기 제 2 도전막에 전기적으로 접속되고, 상기 제 5 도전막은 상기 제 2 트랜지스터의 제 2 게이트 전극과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 상기 제 3 절연막 위의 상기 산화물 반도체; 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는, 상기 산화물 반도체 위에 있고 상기 산화물 반도체에 전기적으로 접속된 제 3 도전막; 상기 제 3 도전막과 같은 도전막으로 형성된 제 4 도전막; 상기 제 3 도전막 및 상기 제 4 도전막 위의 제 4 절연막; 및 상기 제 4 절연막 위의 제 5 도전막을 더 포함하고, 상기 제 3 도전막은 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고, 상기 제 5 도전막은 상기 제 4 도전막을 통하여 상기 제 2 도전막에 전기적으로 접속되고, 상기 제 5 도전막은 상기 제 2 트랜지스터의 제 2 게이트 전극과 중첩되고, 상기 제 1 도전막은 상기 제 2 도전막 및 상기 제 4 도전막과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치에 있어서,제 1 절연막;상기 제 1 절연막 위의 산화물막;제 1 트랜지스터의 채널 형성 영역을 포함하는, 상기 산화물막 위의 산화물 반도체막;상기 산화물 반도체막에 전기적으로 접속된 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극;상기 산화물 반도체막 위의 상기 제 1 트랜지스터의 게이트 절연막;상기 게이트 절연막 위의 상기 제 1 트랜지스터의 게이트 전극;상기 제 1 트랜지스터의 상기 게이트 전극 위의 제 2 절연막;상기 제 2 절연막 위의 제 1 배선;상기 제 1 절연막 아래의 제 2 트랜지스터의 게이트 전극; 및상기 제 2 트랜지스터의 상기 게이트 전극 아래의 상기 제 2 트랜지스터의 채널 형성 영역을 포함하고,나노빔 전자 회절이 상기 산화물 반도체막에 수행될 때, 복수의 스폿이 링 형상 패턴 내에서 관찰되고,상기 제 2 트랜지스터의 상기 채널 형성 영역은 실리콘을 포함하고,상기 제 1 트랜지스터의 상기 게이트 전극의 하면이 상기 산화물 반도체막의 하면 아래에 제공되고,상기 제 1 절연막은 상기 산화물막과 중첩되지 않는 제 1 영역 및 상기 산화물막과 중첩되는 제 2 영역을 포함하고,상기 제 1 영역의 두께는 상기 제 2 영역의 두께보다 얇고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽은 상기 제 1 절연막의 상기 제 1 영역을 관통하는 제 1 콘택트 홀을 통하여 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 배선은 상기 제 1 절연막의 상기 제 1 영역을 관통하는 제 2 콘택트 홀을 통하여 상기 제 2 트랜지스터의 상기 게이트 전극에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치에 있어서,제 1 절연막;상기 제 1 절연막 위의 산화물막;제 1 트랜지스터의 채널 형성 영역을 포함하는, 상기 산화물막 위의 산화물 반도체막;상기 산화물 반도체막에 전기적으로 접속된 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극;상기 산화물 반도체막 위의 상기 제 1 트랜지스터의 게이트 절연막;상기 게이트 절연막 위의 상기 제 1 트랜지스터의 게이트 전극;상기 제 1 트랜지스터의 상기 게이트 전극 위의 제 2 절연막;상기 제 2 절연막 위의 제 1 배선;상기 제 1 절연막 아래의 제 2 트랜지스터의 게이트 전극; 및상기 제 2 트랜지스터의 상기 게이트 전극 아래의 상기 제 2 트랜지스터의 채널 형성 영역을 포함하고,나노빔 전자 회절이 상기 산화물 반도체막에 수행될 때, 복수의 스폿이 링 형상 패턴 내에서 관찰되고,상기 제 2 트랜지스터의 상기 채널 형성 영역은 실리콘을 포함하고,상기 제 1 트랜지스터의 상기 게이트 전극의 하면이 상기 산화물 반도체막의 하면 아래에 제공되고,상기 제 1 절연막은 상기 산화물막과 중첩되지 않는 제 1 영역 및 상기 산화물막과 중첩되는 제 2 영역을 포함하고,상기 제 1 영역의 두께는 상기 제 2 영역의 두께보다 얇고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽은 상기 제 1 절연막의 상기 제 1 영역을 관통하는 제 1 콘택트 홀을 통하여 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 배선은 상기 제 1 절연막의 상기 제 1 영역을 관통하는 제 2 콘택트 홀을 통하여 상기 제 2 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 트랜지스터는 n채널형 트랜지스터이고,상기 제 2 트랜지스터는 p채널형 트랜지스터이고,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 인버터를 형성하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치에 있어서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 및제 2 채널 형성 영역에 산화물 반도체를 포함하는 제 2 트랜지스터를 포함하고,상기 반도체 장치는, 상기 제 1 채널 형성 영역 위의 제 1 절연막; 상기 제 1 트랜지스터의 제 1 게이트 전극으로서 기능하는, 상기 제 1 절연막 위의 제 1 도전막; 상기 제 1 도전막 위의 제 2 절연막; 상기 제 2 절연막 위의 제 2 도전막; 상기 제 2 도전막 위의 제 3 절연막; 및 상기 제 3 절연막 위의 상기 산화물 반도체를 더 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와 아쓰기시...</address><code> </code><country>일본</country><engName>HANAOKA, Kazuya</engName><name>하나오카 가즈야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와 아쓰기시...</address><code> </code><country>일본</country><engName>MATSUBAYASHI, Daisuke</engName><name>마츠바야시 다이스케</name></inventorInfo><inventorInfo><address>일본 ***-**** 도쿄도 이타...</address><code> </code><country>일본</country><engName>KOBAYASHI, Yoshiyuki</engName><name>고바야시 요시유키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와 아쓰기시...</address><code> </code><country>일본</country><engName>MATSUDA, Shinpei</engName><name>마쓰다 신페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2013.05.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2013-106284</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2013.07.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2013-147191</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2013.09.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2013-196300</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2014.04.21</priorityApplicationDate><priorityApplicationNumber>JP-P-2014-087067</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.04.02</receiptDate><receiptNumber>1-1-2025-0370144-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257010732.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9352462c06c4bba3ab2cd92b1b764fc7fd0c03133f60180f9ca5825cd9c1d66051b912b238fd9537068d6753095c4a7371ed16fd4acea6a3e9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf68cd4572d57d2013826bc151da0c26aae6b506c681437ce54d89c46961032ec9cda34dddde1f3679529f221307bf137fcb69e999bb0ecb04</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>