{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":12,"name":"object-test-bench"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":5,"name":"vhdl"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"visual-studio-2008"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"xilinx"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"c"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"string"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"visual-studio"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"matlab"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"process"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"signals"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"simulation"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"reset"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"state-machine"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"waveform"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"xilinx-ise"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"test-bench"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"flip-flop"}],"has_more":false,"quota_max":10000,"quota_remaining":7704}