Fitter report for practica2
Wed Nov 16 23:06:00 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 16 23:06:00 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; practica2                                   ;
; Top-level Entity Name              ; practica2                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 326 / 6,272 ( 5 % )                         ;
;     Total combinational functions  ; 316 / 6,272 ( 5 % )                         ;
;     Dedicated logic registers      ; 65 / 6,272 ( 1 % )                          ;
; Total registers                    ; 65                                          ;
; Total pins                         ; 40 / 92 ( 43 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-8         ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 475 ) ; 0.00 % ( 0 / 475 )         ; 0.00 % ( 0 / 475 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 475 ) ; 0.00 % ( 0 / 475 )         ; 0.00 % ( 0 / 475 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 465 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/ArquitecturaComputadoras-1/p2/output_files/practica2.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 326 / 6,272 ( 5 % )  ;
;     -- Combinational with no register       ; 261                  ;
;     -- Register only                        ; 10                   ;
;     -- Combinational with a register        ; 55                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 133                  ;
;     -- 3 input functions                    ; 109                  ;
;     -- <=2 input functions                  ; 74                   ;
;     -- Register only                        ; 10                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 236                  ;
;     -- arithmetic mode                      ; 80                   ;
;                                             ;                      ;
; Total registers*                            ; 65 / 6,684 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 65 / 6,272 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 24 / 392 ( 6 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 40 / 92 ( 43 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global signals                              ; 3                    ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1.0% / 1.0% / 1.0%   ;
; Peak interconnect usage (total/H/V)         ; 3.5% / 3.3% / 3.7%   ;
; Maximum fan-out                             ; 38                   ;
; Highest non-global fan-out                  ; 36                   ;
; Total fan-out                               ; 1237                 ;
; Average fan-out                             ; 2.58                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 326 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 261                ; 0                              ;
;     -- Register only                        ; 10                 ; 0                              ;
;     -- Combinational with a register        ; 55                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 133                ; 0                              ;
;     -- 3 input functions                    ; 109                ; 0                              ;
;     -- <=2 input functions                  ; 74                 ; 0                              ;
;     -- Register only                        ; 10                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 236                ; 0                              ;
;     -- arithmetic mode                      ; 80                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 65                 ; 0                              ;
;     -- Dedicated logic registers            ; 65 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 24 / 392 ( 6 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 40                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1232               ; 5                              ;
;     -- Registered Connections               ; 95                 ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 26                 ; 0                              ;
;     -- Output Ports                         ; 14                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]   ; 30    ; 2        ; 0            ; 8            ; 14           ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[1]   ; 31    ; 2        ; 0            ; 7            ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[2]   ; 32    ; 2        ; 0            ; 6            ; 14           ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[3]   ; 33    ; 2        ; 0            ; 6            ; 21           ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[4]   ; 38    ; 3        ; 1            ; 0            ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[5]   ; 39    ; 3        ; 1            ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[6]   ; 42    ; 3        ; 3            ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[7]   ; 43    ; 3        ; 5            ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[8]   ; 44    ; 3        ; 5            ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; A[9]   ; 46    ; 3        ; 7            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[0]   ; 59    ; 4        ; 23           ; 0            ; 14           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[1]   ; 60    ; 4        ; 23           ; 0            ; 7            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[2]   ; 64    ; 4        ; 25           ; 0            ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[3]   ; 65    ; 4        ; 28           ; 0            ; 21           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[4]   ; 66    ; 4        ; 28           ; 0            ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[5]   ; 67    ; 4        ; 30           ; 0            ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[6]   ; 68    ; 4        ; 30           ; 0            ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[7]   ; 69    ; 4        ; 30           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[8]   ; 70    ; 4        ; 32           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; B[9]   ; 72    ; 4        ; 32           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clk    ; 91    ; 6        ; 34           ; 12           ; 0            ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst    ; 23    ; 1        ; 0            ; 11           ; 7            ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sel[0] ; 144   ; 8        ; 1            ; 24           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sel[1] ; 1     ; 1        ; 0            ; 23           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sel[2] ; 2     ; 1        ; 0            ; 23           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sel[3] ; 3     ; 1        ; 0            ; 23           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; R[0]       ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]       ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]       ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]       ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[4]       ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[5]       ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[6]       ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[7]       ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[8]       ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[9]       ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; carry_f    ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; overflow_f ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sign_f     ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; zero_f     ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 11 ( 73 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )   ; 2.5V          ; --           ;
; 3        ; 9 / 11 ( 82 % )  ; 2.5V          ; --           ;
; 4        ; 11 / 14 ( 79 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % )  ; 2.5V          ; --           ;
; 7        ; 10 / 13 ( 77 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 12 ( 8 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; sel[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; sel[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; sel[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; A[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; A[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; A[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; A[3]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; A[4]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; A[5]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; A[6]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; A[7]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; A[8]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; A[9]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; carry_f                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; overflow_f                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; sign_f                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; zero_f                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; B[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; B[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; B[2]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; B[3]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; B[4]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; B[5]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; B[6]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; B[7]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; B[8]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; B[9]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; R[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; R[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; R[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; R[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; R[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; R[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; R[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; R[8]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; R[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; R[9]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; sel[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; zero_f     ; Incomplete set of assignments ;
; sign_f     ; Incomplete set of assignments ;
; overflow_f ; Incomplete set of assignments ;
; carry_f    ; Incomplete set of assignments ;
; R[9]       ; Incomplete set of assignments ;
; R[8]       ; Incomplete set of assignments ;
; R[7]       ; Incomplete set of assignments ;
; R[6]       ; Incomplete set of assignments ;
; R[5]       ; Incomplete set of assignments ;
; R[4]       ; Incomplete set of assignments ;
; R[3]       ; Incomplete set of assignments ;
; R[2]       ; Incomplete set of assignments ;
; R[1]       ; Incomplete set of assignments ;
; R[0]       ; Incomplete set of assignments ;
; B[4]       ; Incomplete set of assignments ;
; A[4]       ; Incomplete set of assignments ;
; B[3]       ; Incomplete set of assignments ;
; B[2]       ; Incomplete set of assignments ;
; B[1]       ; Incomplete set of assignments ;
; A[3]       ; Incomplete set of assignments ;
; B[0]       ; Incomplete set of assignments ;
; A[2]       ; Incomplete set of assignments ;
; A[1]       ; Incomplete set of assignments ;
; A[0]       ; Incomplete set of assignments ;
; sel[0]     ; Incomplete set of assignments ;
; sel[1]     ; Incomplete set of assignments ;
; sel[2]     ; Incomplete set of assignments ;
; sel[3]     ; Incomplete set of assignments ;
; A[5]       ; Incomplete set of assignments ;
; B[5]       ; Incomplete set of assignments ;
; A[7]       ; Incomplete set of assignments ;
; B[7]       ; Incomplete set of assignments ;
; A[6]       ; Incomplete set of assignments ;
; B[6]       ; Incomplete set of assignments ;
; A[9]       ; Incomplete set of assignments ;
; B[9]       ; Incomplete set of assignments ;
; A[8]       ; Incomplete set of assignments ;
; B[8]       ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; rst        ; Missing location assignment   ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+----------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                       ; Entity Name    ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+----------------+--------------+
; |practica2                             ; 326 (0)     ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 261 (0)      ; 10 (0)            ; 55 (0)           ; |practica2                                                                                ; practica2      ; work         ;
;    |ALU:inst|                          ; 326 (49)    ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (48)     ; 10 (0)            ; 55 (10)          ; |practica2|ALU:inst                                                                       ; ALU            ; work         ;
;       |Logicas:unidad_logica|          ; 42 (42)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 19 (19)          ; |practica2|ALU:inst|Logicas:unidad_logica                                                 ; Logicas        ; work         ;
;       |barrelShifters:barrel_shifters| ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 10 (10)          ; |practica2|ALU:inst|barrelShifters:barrel_shifters                                        ; barrelShifters ; work         ;
;       |frecuencia_5Hz:reloj|           ; 42 (42)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 26 (26)          ; |practica2|ALU:inst|frecuencia_5Hz:reloj                                                  ; frecuencia_5Hz ; work         ;
;       |uapro:unidad_aritmetica|        ; 176 (17)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (17)     ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica                                               ; uapro          ; work         ;
;          |Divisorsito:divi|            ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi                              ; Divisorsito    ; work         ;
;          |fullA10b:resta|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta                                ; fullA10b       ; work         ;
;             |fullAdder:s1|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1                   ; fullAdder      ; work         ;
;             |fullAdder:s2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s2                   ; fullAdder      ; work         ;
;             |fullAdder:s3|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s3                   ; fullAdder      ; work         ;
;             |fullAdder:s4|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s4                   ; fullAdder      ; work         ;
;             |fullAdder:s5|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s5                   ; fullAdder      ; work         ;
;             |fullAdder:s6|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s6                   ; fullAdder      ; work         ;
;             |fullAdder:s7|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s7                   ; fullAdder      ; work         ;
;          |fullA10b:suma|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma                                 ; fullA10b       ; work         ;
;             |fullAdder:s0|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s0                    ; fullAdder      ; work         ;
;             |fullAdder:s1|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1                    ; fullAdder      ; work         ;
;             |fullAdder:s2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s2                    ; fullAdder      ; work         ;
;             |fullAdder:s3|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s3                    ; fullAdder      ; work         ;
;             |fullAdder:s4|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s4                    ; fullAdder      ; work         ;
;             |fullAdder:s5|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s5                    ; fullAdder      ; work         ;
;             |fullAdder:s6|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s6                    ; fullAdder      ; work         ;
;             |fullAdder:s7|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s7                    ; fullAdder      ; work         ;
;          |multP:mult|                  ; 61 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (4)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult                                    ; multP          ; work         ;
;             |fullA10b:multi1|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1                    ; fullA10b       ; work         ;
;                |fullAdder:s1|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1       ; fullAdder      ; work         ;
;                |fullAdder:s2|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s2       ; fullAdder      ; work         ;
;                |fullAdder:s3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s3       ; fullAdder      ; work         ;
;                |fullAdder:s4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s4       ; fullAdder      ; work         ;
;                |fullAdder:s5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s5       ; fullAdder      ; work         ;
;             |fullA10b:multi2|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2                    ; fullA10b       ; work         ;
;                |fullAdder:s2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s2       ; fullAdder      ; work         ;
;                |fullAdder:s3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s3       ; fullAdder      ; work         ;
;                |fullAdder:s4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s4       ; fullAdder      ; work         ;
;                |fullAdder:s5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s5       ; fullAdder      ; work         ;
;                |fullAdder:s6|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s6       ; fullAdder      ; work         ;
;             |fullA10b:multi3|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3                    ; fullA10b       ; work         ;
;                |fullAdder:s3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s3       ; fullAdder      ; work         ;
;                |fullAdder:s4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s4       ; fullAdder      ; work         ;
;                |fullAdder:s5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s5       ; fullAdder      ; work         ;
;                |fullAdder:s6|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s6       ; fullAdder      ; work         ;
;                |fullAdder:s7|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s7       ; fullAdder      ; work         ;
;             |fullA10b:multi4|          ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4                    ; fullA10b       ; work         ;
;                |fullAdder:s4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s4       ; fullAdder      ; work         ;
;                |fullAdder:s5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s5       ; fullAdder      ; work         ;
;                |fullAdder:s6|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s6       ; fullAdder      ; work         ;
;                |fullAdder:s7|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s7       ; fullAdder      ; work         ;
;                |fullAdder:s8|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s8       ; fullAdder      ; work         ;
;                |negativoP:negativo|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |practica2|ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|negativoP:negativo ; negativoP      ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; zero_f     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sign_f     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overflow_f ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; carry_f    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[4]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[4]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[3]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[2]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[3]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[5]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[5]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[7]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[7]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[6]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[6]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[9]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[9]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[8]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[8]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; B[4]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~8                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~8                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~9                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~9                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~8                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~9                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s6|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s7|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s8|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s4|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s4|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s8|Suma~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s7|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s6|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s4|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s4|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~1                         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~17                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~18                                              ; 0                 ; 6       ;
; A[4]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[4]~15                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[4]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s6|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s6|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s7|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s7|Suma~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s8|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s4|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s4|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s8|Suma~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s4|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s4|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[5]                                        ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~17                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~18                                              ; 0                 ; 6       ;
; B[3]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~6                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~6                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~7                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~7                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~6                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~7                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s3|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s6|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s7|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s7|Suma~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s6|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s3|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s3|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s3|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s3|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s3|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~1                         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~20                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~21                                              ; 0                 ; 6       ;
; B[2]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~4                              ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~4                              ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~5                         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~5                         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~4                              ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~5                         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[10]                                 ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s3|Cout~0       ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s4|Cout~0       ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s5|Cout~0       ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s6|Cout~0       ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s6|Suma         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s5|Suma         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s4|Suma         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s3|Suma         ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s2|Suma                      ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s2|Cout~0                    ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s2|Cout~0                   ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s2|Suma                     ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~1                         ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~23                                              ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~24                                              ; 1                 ; 6       ;
; B[1]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~2                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~2                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~3                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~3                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~2                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~3                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s2|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s3|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s3|Suma         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~0                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~2                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~14                             ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~15                             ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~16                             ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~17                             ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~18                             ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~19                             ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~26                                              ; 0                 ; 6       ;
; A[3]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[3]~13                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[3]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s6|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s6|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s7|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s3|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s3|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s7|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s3|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s3|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~0                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~20                             ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[4]                                        ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~20                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~21                                              ; 0                 ; 6       ;
; B[0]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[4]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[3]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[2]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Suma         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~1                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s0|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|negativoP:negativo|Add0~8 ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~0                         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~28                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Mux9~7                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Mux9~8                                               ; 0                 ; 6       ;
; A[2]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[2]~11                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[2]                                  ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s3|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s3|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s6|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s2|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s2|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s6|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s2|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s2|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~20                             ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~23                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~24                                              ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[3]~feeder                                 ; 0                 ; 6       ;
; A[1]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[1]~9                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~0                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s2|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~0                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s3|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:s3|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s5|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s5|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~20                             ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~26                                              ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[2]~feeder                                 ; 0                 ; 6       ;
; A[0]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[1]~9                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~1                         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|inter[10]                                 ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s3|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s4|Cout~0       ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:s1|Suma         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~1                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s0|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s1|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:s4|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:s3|Suma         ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s1|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|negativoP:negativo|Add0~8 ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[1]                                        ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~28                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|aux[0]~28                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Mux9~7                                               ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Mux9~8                                               ; 0                 ; 6       ;
; sel[0]                                                                                       ;                   ;         ;
;      - ALU:inst|Mux10~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux11~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux0~0                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux0~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux0~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux1~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~0                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux2~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~4                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux3~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux4~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~7                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux8~10                                                                      ; 0                 ; 6       ;
; sel[1]                                                                                       ;                   ;         ;
;      - ALU:inst|Mux10~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux11~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux0~0                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux0~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux0~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux1~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~0                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux2~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~4                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux3~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux4~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~7                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux8~10                                                                      ; 0                 ; 6       ;
; sel[2]                                                                                       ;                   ;         ;
;      - ALU:inst|Mux10~0                                                                      ; 1                 ; 6       ;
;      - ALU:inst|Mux11~0                                                                      ; 1                 ; 6       ;
;      - ALU:inst|Mux0~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux0~3                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux1~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux9~0                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux2~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux5~3                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux2~3                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux5~4                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux3~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux3~3                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux4~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux4~3                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux5~7                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux5~8                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux9~2                                                                       ; 1                 ; 6       ;
;      - ALU:inst|Mux8~10                                                                      ; 1                 ; 6       ;
; sel[3]                                                                                       ;                   ;         ;
;      - ALU:inst|Mux10~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux11~0                                                                      ; 0                 ; 6       ;
;      - ALU:inst|Mux0~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux0~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux1~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~0                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux2~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~4                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux3~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux4~3                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux5~8                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux6~4                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux7~4                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux8~9                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~1                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux9~2                                                                       ; 0                 ; 6       ;
;      - ALU:inst|Mux8~10                                                                      ; 0                 ; 6       ;
; A[5]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[5]~17                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s5|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s5|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s5|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s5|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~14                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~15                                              ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[6]~feeder                                 ; 0                 ; 6       ;
; B[5]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~10                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~10                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~11                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~11                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~10                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~11                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s5|Suma                      ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s5|Cout~0                    ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s5|Cout~0                   ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s5|Suma                     ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~1                         ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~14                                              ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~15                                              ; 1                 ; 6       ;
; A[7]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[7]~21                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s7|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s7|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s7|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s7|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~8                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~9                                               ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[8]~feeder                                 ; 0                 ; 6       ;
; B[7]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~14                        ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~14                        ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~14                        ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s7|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s7|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s7|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s7|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~0                         ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~8                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~9                                               ; 0                 ; 6       ;
; A[6]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[6]~19                                              ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s6|Cout~0                    ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s6|Suma                      ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s6|Cout~0                   ; 0                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s6|Suma                     ; 0                 ; 6       ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[7]                                        ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~11                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~12                                              ; 0                 ; 6       ;
; B[6]                                                                                         ;                   ;         ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add0~12                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan1~13                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add1~12                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan2~13                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|Add2~12                             ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan3~13                        ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s6|Cout~0                    ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s6|Suma                      ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s6|Cout~0                   ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s6|Suma                     ; 1                 ; 6       ;
;      - ALU:inst|uapro:unidad_aritmetica|Divisorsito:divi|LessThan0~0                         ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~11                                              ; 1                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~12                                              ; 1                 ; 6       ;
; A[9]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|aux[9]~25                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~2                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~3                                               ; 0                 ; 6       ;
; B[9]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|salida~2                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~3                                               ; 0                 ; 6       ;
; A[8]                                                                                         ;                   ;         ;
;      - ALU:inst|barrelShifters:barrel_shifters|aux[9]                                        ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|aux[8]~23                                              ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~5                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~6                                               ; 0                 ; 6       ;
; B[8]                                                                                         ;                   ;         ;
;      - ALU:inst|Logicas:unidad_logica|salida~5                                               ; 0                 ; 6       ;
;      - ALU:inst|Logicas:unidad_logica|salida~6                                               ; 0                 ; 6       ;
; clk                                                                                          ;                   ;         ;
; rst                                                                                          ;                   ;         ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+------------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location         ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:inst|Logicas:unidad_logica|aux[2]~27 ; LCCOMB_X18_Y3_N4 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALU:inst|frecuencia_5Hz:reloj|salida     ; FF_X33_Y15_N21   ; 38      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clk                                      ; PIN_91           ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rst                                      ; PIN_23           ; 27      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                  ;
+--------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                 ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:inst|frecuencia_5Hz:reloj|salida ; FF_X33_Y15_N21 ; 38      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clk                                  ; PIN_91         ; 27      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; rst                                  ; PIN_23         ; 27      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 378 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 27 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 172 / 21,816 ( < 1 % ) ;
; Direct links          ; 80 / 32,401 ( < 1 % )  ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 159 / 10,320 ( 2 % )   ;
; R24 interconnects     ; 30 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 149 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.58) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 5                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.21) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.38) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 7                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.79) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 39           ; 0            ; 39           ; 0            ; 0            ; 40        ; 39           ; 0            ; 40        ; 40        ; 0            ; 14           ; 0            ; 0            ; 26           ; 0            ; 14           ; 26           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 40           ; 1            ; 40           ; 40           ; 0         ; 1            ; 40           ; 0         ; 0         ; 40           ; 26           ; 40           ; 40           ; 14           ; 40           ; 26           ; 14           ; 40           ; 40           ; 40           ; 26           ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; zero_f             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sign_f             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow_f         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; carry_f            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 3.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                       ;
+------------------------------------------+--------------------------------------+-------------------+
; Source Register                          ; Destination Register                 ; Delay Added in ns ;
+------------------------------------------+--------------------------------------+-------------------+
; ALU:inst|frecuencia_5Hz:reloj|salida     ; ALU:inst|frecuencia_5Hz:reloj|salida ; 3.599             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[25] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[24] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[23] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[22] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[21] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[20] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[19] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[18] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[16] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[17] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[15] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[14] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[13] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[12] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[11] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[9]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[8]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[7]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[6]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[5]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[4]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[3]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[2]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[1]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[10] ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
; ALU:inst|frecuencia_5Hz:reloj|cuenta[0]  ; ALU:inst|frecuencia_5Hz:reloj|salida ; 1.486             ;
+------------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "practica2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 40 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node ALU:inst|frecuencia_5Hz:reloj|salida  File: C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/ArquitecturaComputadoras-1/p2/divisor.vhd Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALU:inst|frecuencia_5Hz:reloj|salida~0 File: C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/ArquitecturaComputadoras-1/p2/divisor.vhd Line: 23
Info (176353): Automatically promoted node rst~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.35 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/ArquitecturaComputadoras-1/p2/output_files/practica2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5822 megabytes
    Info: Processing ended: Wed Nov 16 23:06:01 2022
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/ArquitecturaComputadoras-1/p2/output_files/practica2.fit.smsg.


