# Day1 二选一数据选择器（2:1 MUX）

## 简介
本工程是 FPGA 学习 Day1 的练习项目，主要用于：
- 复习基础 Verilog 语法
- 理解组合逻辑中 **二选一数据选择器（2:1 Multiplexer）** 的工作原理
- 熟悉 Vivado 的完整开发流程（建工程 → 编写代码 → 仿真 → 综合 → 实现 → 生成比特流）

## 仿真验证
- 使用 Vivado 自带仿真工具进行功能仿真
- 通过改变 `sel`、`a`、`b` 的取值，验证输出 `y` 是否符合预期
- 重点观察：
  - 组合逻辑是否存在 **不定态 X**
  - 是否遗漏敏感信号导致仿真异常
