<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:47.2647</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0068805</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이중 차폐 반도체 디바이스 및 그 제조 방법</inventionTitle><inventionTitleEng>Semiconductor device and method of DOUBLE SHIELDING</inventionTitleEng><openDate>2024.01.03</openDate><openNumber>10-2024-0001031</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.15</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/78</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판을 갖는다. 제1 전기 컴포넌트 및 제2 전기 컴포넌트가 기판 위에 배치된다. 제1 전기 컴포넌트와 제2 전기 컴포넌트 사이의 기판 위에 도전성 필라가 형성된다. 제1 차폐층은 제트 프린팅 전도성 재료에 의해 제1 전기 컴포넌트 및 도전성 필라 위에 형성된다. 제2 차폐층은 전도성 재료를 스퍼터링, 분무 또는 도금함으로써 제1 전기 컴포넌트 및 제2 전기 컴포넌트 위에 형성된다. 절연층은 선택적으로 제1 차폐층 위에 절연 재료를 제트 프린팅함으로써 제1 차폐층과 제2 차폐층 사이에 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판을 제공하는 단계; 상기 기판 위에 제1 전기 컴포넌트 및 제2 전기 컴포넌트를 배치하는 단계; 상기 제1 전기 컴포넌트와 제2 전기 컴포넌트 사이의 상기 기판 위에 도전성 필라를 배치하는 단계; 도전성 재료를 제트 프린팅함으로써 상기 제1 전기 컴포넌트 및 도전성 필라 위에 제1 차폐층을 형성하는 단계; 그리고 전도성 재료를 스퍼터링, 스프레이 또는 도금함으로써 제1 전기 컴포넌트 및 제2 전기 컴포넌트 위에 제2 차폐층을 형성하는 단계를 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1차폐층과 제2차폐층 사이에 절연층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 제트 프린팅에 의해 절연층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 기판, 제1 전기 컴포넌트 및 제2 전기 컴포넌트 위에 인캡슐런트를 증착하는 단계; 그리고인캡슐런트의 리세스 내에 제1차폐층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 차폐층 바로 위에 상기 제2 차폐층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 제1 차폐층을 형성한 후 및 제2 차폐층을 형성하기 전에 기판을 싱귤레이팅하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법:</claim></claimInfo><claimInfo><claim>7. 기판을 제공하는 단계; 기판 위에 전기 컴포넌트를 배치하는 단계; 기판 위에 도전성 필라를 배치하는 단계; 상기 전기 컴포넌트 및 도전성 필라 위에 제1 차폐층을 형성하는 단계; 그리고 상기 제1 차폐층 위에 제2 차폐층을 형성하는 단계를 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1차폐층과 제2차폐층 사이에 절연층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 제트 프린팅에 의해 제1 차폐층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 스퍼터링, 스프레이 또는 도금에 의해 상기 제2 차폐층을 형성하는 단계를 더욱  포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>11. 기판; 기판 위에 배치된 전기 컴포넌트; 상기 기판 위에 배치된 도전성 필라; 전기 컴포넌트 및 도전성 필라 위에 형성된 제1 차폐층; 그리고 상기 제1 차폐층 위에 형성된 제2 차폐층을 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 차폐층과 제2 차폐층 사이에 형성된 절연층을 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제1 차폐층은 전기 컴포넌트 및 도전성 필라 위에 선택적으로 형성되는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제2 차폐층은 컨포멀 차폐층인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 제2 차폐층은 상기 기판의 측면 위로 연장되는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>인천광역시, 중구...</address><code> </code><country> </country><engName>KIM, Changoh</engName><name>김 창오</name></inventorInfo><inventorInfo><address>인천광역시, 중구...</address><code> </code><country> </country><engName>JUNG, JinHee</engName><name>정 진희</name></inventorInfo><inventorInfo><address>경기도, *****,...</address><code> </code><country> </country><engName>KIM, YoungCheol</engName><name>김 영철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.06.24</priorityApplicationDate><priorityApplicationNumber>17/808,613</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.30</receiptDate><receiptNumber>1-1-2023-0590686-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.05.31</receiptDate><receiptNumber>9-1-2023-9006441-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.10.15</receiptDate><receiptNumber>1-1-2025-1151682-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.15</receiptDate><receiptNumber>1-1-2025-1151707-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.15</receiptDate><receiptNumber>1-1-2025-1151734-81</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230068805.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c3aef80a520193f51b3565ea5f8db438d8f285f379b78ee719039751f21a8af07ac948e242a1221aaaf17d4a0b7bc3db056ec3795ebc41c2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfab8560bd976800598cebc526be2e4ab8260fad6e1e54a44ae866d67b6b30e030be3684bfc93b2ba7f06c9df441cfaf23fc503fc03312d64f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>