Este projeto consiste no desenvolvimento de uma Unidade LÃ³gica e AritmÃ©tica (ULA) implementada em VHDL, com o objetivo de aplicar conceitos de lÃ³gica digital, projetos de circuitos e arquitetura de computadores.

A ULA Ã© responsÃ¡vel por executar operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas em dados binÃ¡rios, sendo um dos principais blocos funcionais de um processador.

ğŸ”§ Componentes Implementados

âš¡ Comparador de 4 bits â†’ Verifica igualdade, maior e menor entre operandos

â• Full Adder (Somador Completo) â†’ Unidade bÃ¡sica de soma binÃ¡ria

â• Somador de 4 bits â†’ ConstruÃ­do a partir de full adders em cascata

âœ–ï¸ Multiplicador de 2 bits â†’ OperaÃ§Ã£o aritmÃ©tica de multiplicaÃ§Ã£o bÃ¡sica

ğŸ”€ Mux (Multiplexador) â†’ SeleÃ§Ã£o de operaÃ§Ã£o

ğŸ§© ULA (Top-Level) â†’ Integra todos os mÃ³dulos, possibilitando a escolha entre operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas
