Fitter report for OpenMIPS_SOPC
Thu Oct 20 17:09:08 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 20 17:09:07 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; OpenMIPS_SOPC                                   ;
; Top-level Entity Name              ; OpenMIPS_SOPC                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 11,330 / 33,216 ( 34 % )                        ;
;     Total combinational functions  ; 10,179 / 33,216 ( 31 % )                        ;
;     Dedicated logic registers      ; 4,275 / 33,216 ( 13 % )                         ;
; Total registers                    ; 4275                                            ;
; Total pins                         ; 121 / 475 ( 25 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256 / 483,840 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 8 / 70 ( 11 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_50      ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]       ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]       ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]       ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]       ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]       ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]       ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]       ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]       ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; KEY[0]        ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; KEY[1]        ; PIN_N23       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]        ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; KEY[3]        ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON        ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]       ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]       ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]       ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]       ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]       ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]       ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]      ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]      ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]       ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]       ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]       ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 14611 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 14611 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 14608   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Altera_Project/OpenMIPS_SOPC/output_files/OpenMIPS_SOPC.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 11,330 / 33,216 ( 34 % ) ;
;     -- Combinational with no register       ; 7055                     ;
;     -- Register only                        ; 1151                     ;
;     -- Combinational with a register        ; 3124                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6633                     ;
;     -- 3 input functions                    ; 2318                     ;
;     -- <=2 input functions                  ; 1228                     ;
;     -- Register only                        ; 1151                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 9283                     ;
;     -- arithmetic mode                      ; 896                      ;
;                                             ;                          ;
; Total registers*                            ; 4,275 / 34,593 ( 12 % )  ;
;     -- Dedicated logic registers            ; 4,275 / 33,216 ( 13 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 850 / 2,076 ( 41 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 121 / 475 ( 25 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
;                                             ;                          ;
; Global signals                              ; 10                       ;
; M4Ks                                        ; 2 / 105 ( 2 % )          ;
; Total block memory bits                     ; 256 / 483,840 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )  ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 10 / 16 ( 63 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 15% / 14% / 16%          ;
; Peak interconnect usage (total/H/V)         ; 57% / 55% / 60%          ;
; Maximum fan-out                             ; 4069                     ;
; Highest non-global fan-out                  ; 2368                     ;
; Total fan-out                               ; 49985                    ;
; Average fan-out                             ; 3.29                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 11330 / 33216 ( 34 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 7055                   ; 0                              ;
;     -- Register only                        ; 1151                   ; 0                              ;
;     -- Combinational with a register        ; 3124                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6633                   ; 0                              ;
;     -- 3 input functions                    ; 2318                   ; 0                              ;
;     -- <=2 input functions                  ; 1228                   ; 0                              ;
;     -- Register only                        ; 1151                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 9283                   ; 0                              ;
;     -- arithmetic mode                      ; 896                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4275                   ; 0                              ;
;     -- Dedicated logic registers            ; 4275 / 33216 ( 13 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 850 / 2076 ( 41 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 121                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 256                    ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )        ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 10 / 20 ( 50 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 50129                  ; 0                              ;
;     -- Registered Connections               ; 16785                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 20                     ; 0                              ;
;     -- Output Ports                         ; 85                     ; 0                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27 ; D13   ; 3        ; 31           ; 36           ; 3           ; 210                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 2368                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 45 / 64 ( 70 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |OpenMIPS_SOPC                                           ; 11330 (0)   ; 4275 (0)                  ; 0 (0)         ; 256         ; 2    ; 8            ; 0       ; 4         ; 121  ; 0            ; 7055 (0)     ; 1151 (0)          ; 3124 (1)         ; |OpenMIPS_SOPC                                                                                                                                                                                 ; work         ;
;    |openmips_min_sopc:openmips0|                         ; 11330 (0)   ; 4275 (0)                  ; 0 (0)         ; 256         ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 7055 (0)     ; 1151 (0)          ; 3124 (0)         ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0                                                                                                                                                     ; work         ;
;       |flash_top:flash_top0|                             ; 36 (36)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 28 (28)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|flash_top:flash_top0                                                                                                                                ; work         ;
;       |gpio_top:gpio_top0|                               ; 336 (336)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 109 (109)         ; 142 (142)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|gpio_top:gpio_top0                                                                                                                                  ; work         ;
;       |openmips:openmips0|                               ; 8023 (0)    ; 2292 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 5730 (0)     ; 476 (0)           ; 1817 (0)         ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0                                                                                                                                  ; work         ;
;          |LLbit_reg:LLbit_reg0|                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|LLbit_reg:LLbit_reg0                                                                                                             ; work         ;
;          |cp0_reg:cp0_reg0|                              ; 300 (300)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 4 (4)             ; 137 (137)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0                                                                                                                 ; work         ;
;          |ctrl:ctrl0|                                    ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0                                                                                                                       ; work         ;
;          |div:div0|                                      ; 477 (477)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 3 (3)             ; 169 (169)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|div:div0                                                                                                                         ; work         ;
;          |ex:ex0|                                        ; 2493 (2414) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2443 (2364)  ; 0 (0)             ; 50 (50)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0                                                                                                                           ; work         ;
;             |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0                                                                                                            ; work         ;
;                |mult_l8t:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                    ; work         ;
;          |ex_mem:ex_mem0|                                ; 678 (678)   ; 315 (315)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 2 (2)             ; 317 (317)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0                                                                                                                   ; work         ;
;          |hilo_reg:hilo_reg0|                            ; 67 (67)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0                                                                                                               ; work         ;
;          |id:id0|                                        ; 682 (682)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 651 (651)    ; 0 (0)             ; 31 (31)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|id:id0                                                                                                                           ; work         ;
;          |id_ex:id_ex0|                                  ; 291 (291)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 166 (166)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0                                                                                                                     ; work         ;
;          |if_id:if_id0|                                  ; 70 (70)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 5 (5)             ; 59 (59)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0                                                                                                                     ; work         ;
;          |mem:mem0|                                      ; 471 (471)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (469)    ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0                                                                                                                         ; work         ;
;          |mem_wb:mem_wb0|                                ; 148 (148)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 143 (143)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0                                                                                                                   ; work         ;
;          |pc_reg:pc_reg0|                                ; 159 (159)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 2 (2)             ; 31 (31)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0                                                                                                                   ; work         ;
;          |regfile:regfile1|                              ; 1855 (1855) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 831 (831)    ; 460 (460)         ; 564 (564)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1                                                                                                                 ; work         ;
;          |wishbone_bus_if:dwishbone_bus_if|              ; 194 (194)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 104 (104)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if                                                                                                 ; work         ;
;          |wishbone_bus_if:iwishbone_bus_if|              ; 145 (145)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 68 (68)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if                                                                                                 ; work         ;
;       |sdrc_top:sdrc_top0|                               ; 1313 (0)    ; 974 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 339 (0)      ; 362 (0)           ; 612 (0)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0                                                                                                                                  ; work         ;
;          |sdrc_core:u_sdrc_core|                         ; 662 (32)    ; 394 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (0)      ; 104 (32)          ; 290 (0)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core                                                                                                            ; work         ;
;             |sdrc_bank_ctl:u_bank_ctl|                   ; 386 (41)    ; 231 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (30)     ; 71 (0)            ; 160 (13)         ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl                                                                                   ; work         ;
;                |sdrc_bank_fsm:bank0_fsm|                 ; 89 (89)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 16 (16)           ; 43 (43)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm                                                           ; work         ;
;                |sdrc_bank_fsm:bank1_fsm|                 ; 86 (86)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 22 (22)           ; 32 (32)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm                                                           ; work         ;
;                |sdrc_bank_fsm:bank2_fsm|                 ; 82 (82)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 19 (19)           ; 35 (35)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm                                                           ; work         ;
;                |sdrc_bank_fsm:bank3_fsm|                 ; 96 (96)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 14 (14)           ; 47 (47)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm                                                           ; work         ;
;             |sdrc_bs_convert:u_bs_convert|               ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert                                                                               ; work         ;
;             |sdrc_req_gen:u_req_gen|                     ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 26 (26)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen                                                                                     ; work         ;
;             |sdrc_xfr_ctl:u_xfr_ctl|                     ; 198 (198)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 1 (1)             ; 89 (89)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl                                                                                     ; work         ;
;          |wb2sdrc:u_wb2sdrc|                             ; 651 (11)    ; 580 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (10)      ; 258 (1)           ; 322 (3)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc                                                                                                                ; work         ;
;             |async_fifo:u_cmdfifo|                       ; 150 (150)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 65 (65)           ; 64 (64)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo                                                                                           ; work         ;
;             |async_fifo:u_rddatafifo|                    ; 150 (150)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 72 (72)           ; 70 (70)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo                                                                                        ; work         ;
;             |async_fifo:u_wrdatafifo|                    ; 340 (340)   ; 308 (308)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 120 (120)         ; 188 (188)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo                                                                                        ; work         ;
;       |uart_top:uart_top0|                               ; 842 (0)     ; 385 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 455 (0)      ; 77 (0)            ; 310 (0)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0                                                                                                                                  ; work         ;
;          |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ; work         ;
;          |uart_regs:regs|                                ; 684 (236)   ; 307 (111)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 377 (124)    ; 74 (24)           ; 233 (107)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs                                                                                                                   ; work         ;
;             |uart_receiver:receiver|                     ; 335 (126)   ; 137 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (71)     ; 40 (0)            ; 99 (54)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ; work         ;
;                |uart_rfifo:fifo_rx|                      ; 211 (188)   ; 83 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (123)    ; 40 (35)           ; 46 (30)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; work         ;
;                   |raminfr:rfifo|                        ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 16 (16)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; work         ;
;                      |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; work         ;
;                         |altsyncram_c5c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated       ; work         ;
;             |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; work         ;
;             |uart_transmitter:transmitter|               ; 114 (60)    ; 57 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (38)      ; 10 (4)            ; 47 (18)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; work         ;
;                |uart_tfifo:fifo_tx|                      ; 54 (31)     ; 35 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (18)      ; 6 (0)             ; 29 (14)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; work         ;
;                   |raminfr:tfifo|                        ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 16 (16)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; work         ;
;                      |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; work         ;
;                         |altsyncram_c5c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated ; work         ;
;          |uart_wb:wb_interface|                          ; 162 (162)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 3 (3)             ; 83 (83)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ; work         ;
;       |wb_conmax_top:wb_conmax_top0|                     ; 859 (0)     ; 349 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 438 (0)      ; 127 (0)           ; 294 (0)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0                                                                                                                        ; work         ;
;          |wb_conmax_master_if:m0|                        ; 104 (104)   ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 2 (2)             ; 3 (3)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ; work         ;
;          |wb_conmax_master_if:m1|                        ; 104 (104)   ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 2 (2)             ; 6 (6)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ; work         ;
;          |wb_conmax_rf:rf|                               ; 356 (356)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 121 (121)         ; 154 (154)        ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ; work         ;
;          |wb_conmax_slave_if:s0|                         ; 87 (61)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (44)      ; 0 (0)             ; 27 (17)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ; work         ;
;             |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 10 (0)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ; work         ;
;                |wb_conmax_arb:arb0|                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;                |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;                |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;                |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;                |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                   |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                   |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;          |wb_conmax_slave_if:s15|                        ; 50 (24)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 0 (0)             ; 22 (9)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ; work         ;
;             |wb_conmax_msel:msel|                        ; 26 (9)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (6)       ; 0 (0)             ; 13 (3)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ; work         ;
;                |wb_conmax_arb:arb0|                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ; work         ;
;                |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ; work         ;
;                |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ; work         ;
;                |wb_conmax_arb:arb3|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ; work         ;
;                |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ; work         ;
;                   |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ; work         ;
;                   |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ; work         ;
;          |wb_conmax_slave_if:s1|                         ; 71 (44)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 1 (0)             ; 55 (43)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ; work         ;
;             |wb_conmax_msel:msel|                        ; 27 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 1 (1)             ; 12 (1)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ; work         ;
;                |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;                |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;                |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;                |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;                |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 3 (1)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                   |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                   |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;          |wb_conmax_slave_if:s2|                         ; 70 (44)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (29)      ; 1 (1)             ; 24 (14)          ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ; work         ;
;             |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 10 (0)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ; work         ;
;                |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;                |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;                |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;                |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;                |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                   |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                   |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;          |wb_conmax_slave_if:s3|                         ; 31 (4)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)       ; 0 (0)             ; 17 (3)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ; work         ;
;             |wb_conmax_msel:msel|                        ; 27 (14)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 0 (0)             ; 14 (2)           ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ; work         ;
;                |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;                |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;                |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;                |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;                |wb_conmax_pri_enc:pri_enc|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                   |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                   |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_SOPC|openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; DRAM_DQ[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[15]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[14]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[13]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_RXD      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[0]~feeder                                           ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[1]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[2]~feeder                                           ; 1                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[3]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[4]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[5]~feeder                                           ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[6]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[7]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[8]~feeder                                           ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                   ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[9]~feeder                                           ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[10]                                                 ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[11]~feeder                                          ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[12]~feeder                                          ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[13]~feeder                                          ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[14]~feeder                                          ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                  ;                   ;         ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[15]~feeder                                          ; 0                 ; 6       ;
; SW[16]                                                                                                                                       ;                   ;         ;
; SW[17]                                                                                                                                       ;                   ;         ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[6]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cke                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[3]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[1]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[1]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[1]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[1]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[0]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[0]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[0]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[0]    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_act_ok_r[0] ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0_tc_r[0]  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_rdok_r      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_wrok_r      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0_tc_r[0]  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0_tc_r[0]  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0_tc_r[0]  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[4]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[6]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[0]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[1]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_valid      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_valid      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_valid      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_valid      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|wb_ack_o                                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|ready_o                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[27]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[28]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[0]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[1]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[2]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[3]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[5]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[6]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[7]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[8]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[9]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[10]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[26]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[31]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[29]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[30]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[21]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[22]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[23]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[24]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[25]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[11]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[12]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[13]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[14]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[15]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[16]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[17]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[18]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[19]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[20]                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rf_pop                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|act_cmd                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[1]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[2]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[3]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[0]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[4]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[31]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[30]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[29]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[28]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[27]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[26]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[25]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[24]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[23]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[22]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[21]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[20]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[19]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[18]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[17]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[16]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[15]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[14]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[13]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[12]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[11]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[10]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[9]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[8]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[7]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[6]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[5]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_pc[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|timer_int_o                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[5]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[4]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[3]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[2]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[1]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[0]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[31]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last[0]                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.001     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.001     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.001     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.001     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.100                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.010                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.110                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_inta_o                                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address[0]                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address[1]                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address[2]                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[0]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[2]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[5]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[6]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[7]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[5]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[6]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[7]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[8]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[9]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[10]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[11]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[12]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[13]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[14]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dlc[15]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[28]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[29]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[30]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[31]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[2]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[4]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[5]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[6]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[7]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[8]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[9]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[10]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[11]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[12]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[14]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[15]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[16]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[17]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[18]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[19]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[21]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[24]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[25]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[26]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[27]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[0]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[1]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[2]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[3]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[4]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[5]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[6]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[7]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[8]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[9]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[10]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[11]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[12]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[13]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[14]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[15]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[16]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[17]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[18]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[19]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[20]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[21]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[22]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[23]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[24]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[25]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[26]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[27]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[28]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[29]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[30]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[31]                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[22]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[23]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[4]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[7]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[8]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[9]                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[0]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[1]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[2]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[3]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[4]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[5]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[6]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[7]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~60                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~0                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~2                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~4                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~6                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~8                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~10                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~12                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~14                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~16                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~18                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~20                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~22                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~24                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~26                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~28                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~30                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~32                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~34                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~36                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~38                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~40                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~42                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~44                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~46                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~48                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~50                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~52                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~54                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~56                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~58                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add1~62                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~62                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~62                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~158                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~0                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~96                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~0                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~2                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~98                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~2                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~4                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~100                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~4                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~6                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~6                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~102                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~8                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~8                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~104                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~10                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~106                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~10                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~12                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~12                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~108                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~14                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~14                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~110                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~16                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~16                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~112                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~18                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~18                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~114                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~20                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~20                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~116                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~22                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~22                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~118                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~24                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~24                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~120                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~26                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~26                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~122                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~28                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~28                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~124                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~30                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~30                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~126                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~32                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~32                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~128                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~34                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~34                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~130                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~36                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~36                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~132                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~38                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~38                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~134                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~40                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~40                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~136                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~42                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~42                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~138                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~44                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~44                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~140                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~46                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~46                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~142                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~48                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~48                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~144                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~50                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~50                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~146                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~52                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~52                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~148                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~54                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~54                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~150                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~56                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~56                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~152                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~58                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~58                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~154                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~60                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add2~60                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add6~156                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[0]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[1]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[2]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[3]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[4]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[5]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[28]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[20]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[12]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[4]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_we_is                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wre                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[30]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[22]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[14]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[6]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_out                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|enable                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|flash_adr_o[0]~2                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~0                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[1]~2                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[3]~5                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[0]~8                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[0]~10                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|flush~0                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_ack_o                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[2]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[1]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|full_q                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|full_q                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_ack_o                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o[0]~0                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~0                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~1                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~2                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~3                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_we_o~0                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector90~1                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~4                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~6                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~0                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cs_n~0                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_ras_n~0                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cas_n~0                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_we_n~0                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[0]~0                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~3                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~6                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wbstate.00                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[2]                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[1]                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[5]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[3]               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[15]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[14]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[13]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[12]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[11]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[10]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[9]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[8]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[7]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[6]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[5]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[4]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[3]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[2]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[1]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[0]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate~0                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate~1                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate[0]~2                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate~3                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~4                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~5                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~6                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~7                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~8                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~9                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~10                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~11                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~12                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~13                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~14                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~15                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~16                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~17                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~18                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~19                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~20                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~21                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~22                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~23                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|stallreq~0                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|stallreq                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall[3]~0                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~1                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~56                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~0                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[24]~1                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~0                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~1                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we~0                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~2                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~3                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~4                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~57                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[12]~0                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[11]~1                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[10]~2                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[9]~3                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~2                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[22]~0                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[8]~4                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~3                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~4                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~5                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~6                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~38                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|result_o[14]~0                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall~2                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall~3                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~9                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~24                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~25                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~26                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~27                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_err_o                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[2]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[1]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[1]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[2]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[3]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|pending_read                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[1]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[0]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|branch_flag_o~0                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~8                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|LLbit_reg:LLbit_reg0|LLbit_o~0                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~9                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~11                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~6                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st~12                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_ok_r~0     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_ok_r~0     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_ok_r~0     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_ok_r~0     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[8]~2                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]~3                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_pre_ok_r~0  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|xfr_ok_r~0      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_write~0       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[6]~0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]~1                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|xfr_ok_r~0      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[0]~0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|xfr_ok_r~0      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[0]~0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|xfr_ok_r~0      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~0                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]~9                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~1                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[0]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[1]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~0                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st~5                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~1                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]~2                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~3                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~4                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~0                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~1                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~2                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~3                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~4                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~0                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~1                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~2                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~3                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wbstate.10                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~4                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~5                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~6                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~7                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[21]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[29]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[13]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[5]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|tf_push                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[24]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[16]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[8]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[0]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|tx_reset                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[23]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[31]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[15]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[7]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[17]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[25]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[9]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[1]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|start_dlc                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~12                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~16                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~18                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~20                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~22                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~24                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~30                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~34                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~36                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~38                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~40                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~44                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~46                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_excepttype~2                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~20                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~24                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~27                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~35                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~41                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~51                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_alusel~2                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~57                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~72                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1~0                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~0                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_we~1                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o~1                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o~2                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|int_o                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o~3                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~77                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd~15                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd~18                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~11                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~48                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~52                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~54                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~28                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~29                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector34~1                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[0]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[1]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[1]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[3]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[2]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[2]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[1]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[0]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~8                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~9                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~10                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~11                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~1                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~5                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]~8                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~1     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~1     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~1     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~1     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~0       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~1       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~1       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~0         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st~9       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st~9       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st~9       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st~9       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[3]~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[2]~3     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[0]~4     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[1]~5     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|d_act_cmd~0                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[3]~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[2]~3     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[0]~4     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[1]~5     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[3]~1     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[2]~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]~3     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[1]~4     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[3]~2     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[2]~3     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[0]~4     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[1]~5     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[0]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[2]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[1]                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~3                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~4                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_last~0        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_last~0                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~56                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Add0~58                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|hilo_o[22]~0                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state~12                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Equal0~10                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state~19                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[31]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[30]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[29]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[28]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[27]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[26]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[25]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[24]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[23]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[22]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[21]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[20]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[19]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[18]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[17]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[16]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[15]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[14]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[13]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[12]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[11]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[10]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[9]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[8]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[7]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[6]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[5]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[4]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[3]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[2]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[1]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ints[0]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ctrl[0]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr_mask_d                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|thre_int_pnd                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ms_int_pnd                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rda_int_pnd                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[23]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[23]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[6]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[6]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[7]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[8]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[8]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[9]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[9]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[2]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[5]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[5]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[0]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[0]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[1]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[1]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[31]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[31]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[29]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[27]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[28]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[10]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[30]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[30]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[26]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[26]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[21]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[21]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[22]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[22]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[24]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[25]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[3]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[4]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[17]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[18]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[19]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[19]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[20]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[16]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[11]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[12]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[12]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[13]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[14]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[14]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[15]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc~129                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[0]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[1]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[3]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[2]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2416                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~0                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[31]~60                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[31]~60                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~50                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|always6~11                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[31]~5                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~0                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~49                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~35                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[31]~1                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~56                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd~0                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd~1                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd~2                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd~3                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wreg~0                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd~4                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~0                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~0                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_whilo~0                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_whilo~1                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~7                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~0                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~0                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Add0~0                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~1                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[30]~61                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[30]~61                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[30]~6                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[30]~2                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~1                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~1                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~11                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~1                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~1                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~2                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[29]~62                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[29]~62                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[29]~7                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[29]~3                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~2                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~2                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~16                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~2                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~2                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~3                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[28]~63                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[28]~63                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[28]~8                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[28]~4                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~3                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~3                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~22                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~3                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~3                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~4                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[27]~5                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[27]~64                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[27]~64                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[27]~9                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux4~25                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~4                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~4                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~27                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~4                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~4                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~5                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[26]~6                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[26]~65                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[26]~65                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[26]~10                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~64                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~5                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~5                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~32                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~5                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~5                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~6                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[25]~7                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[25]~66                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[25]~66                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[25]~11                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux6~25                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~6                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~6                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~37                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~6                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~6                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~7                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[24]~8                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[24]~67                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[24]~67                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[24]~12                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux7~25                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~7                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~7                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~42                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~7                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~7                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~8                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[23]~68                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[23]~68                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[23]~13                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[23]~9                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~8                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~8                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~47                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~8                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~8                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~9                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[22]~69                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[22]~69                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[22]~14                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[22]~10                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~9                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~9                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~52                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~9                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~9                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~10                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[21]~70                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[21]~70                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[21]~15                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[21]~11                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~10                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~10                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~57                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~10                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~10                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~11                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[20]~71                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[20]~71                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[20]~16                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[20]~12                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~11                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~11                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~59                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~62                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~11                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~11                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~12                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[19]~72                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[19]~72                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[19]~17                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[19]~13                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~12                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~12                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~67                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~12                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~12                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~13                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[18]~73                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[18]~73                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[18]~18                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[18]~14                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~13                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~13                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~72                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~13                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~13                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~14                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[17]~74                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[17]~74                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[17]~19                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[17]~15                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~14                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~14                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~77                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~14                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~14                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~15                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[16]~75                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[16]~75                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[16]~20                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[16]~16                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~15                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~15                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~79                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~82                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~15                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~15                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~16                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[15]~17                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[15]~76                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[15]~76                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[15]~21                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~16                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~16                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~87                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~16                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~16                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~17                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[14]~18                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[14]~77                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[14]~77                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[14]~22                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~17                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~17                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~89                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~92                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~17                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~17                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~18                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[13]~19                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[13]~78                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[13]~78                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[13]~23                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~18                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~18                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~97                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~18                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~18                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~19                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[12]~20                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[12]~79                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[12]~79                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~19                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~19                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~102                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~19                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~19                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~20                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[11]~21                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[11]~80                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[11]~80                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~20                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~20                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~107                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~20                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~20                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~21                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[8]~22                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[8]~81                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[8]~81                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~21                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~21                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~109                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~112                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~21                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~21                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~22                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[7]~23                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[7]~82                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[7]~82                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[7]~24                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~22                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~22                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~117                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~22                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~22                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~23                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[10]~24                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[10]~83                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[10]~83                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~23                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~23                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~119                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~122                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~23                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~23                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~24                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[9]~25                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[9]~84                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[9]~84                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~24                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~24                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~127                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~24                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~24                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~25                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[6]~26                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[6]~85                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[6]~85                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[6]~25                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~25                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~25                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~132                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~25                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~25                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~26                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[5]~86                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[5]~86                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~100                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~58                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_lo~107                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~137                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~26                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~26                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~26                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~26                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[4]~27                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[4]~87                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~27                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~27                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[4]~87                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~142                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~27                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~27                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[4]~26                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~27                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux28~37                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux28~39                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux27~38                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[3]~28                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[3]~88                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~28                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~28                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~144                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[3]~88                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~147                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~28                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~28                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_reg_data_o[3]~27                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~28                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~29                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[2]~89                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[2]~89                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~116                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~59                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_lo~120                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~152                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~29                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~29                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~29                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~29                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~30                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[1]~90                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[1]~90                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~125                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_lo~125                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~157                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~30                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~30                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~30                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~30                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector85~7                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata~32                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|LO[0]~91                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|HI[0]~91                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_lo~130                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~162                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_lo~31                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|lo_o~31                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_hi~31                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|hilo_reg:hilo_reg0|hi_o~31                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]~93                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~1       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~0       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~2       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~1       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~3       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~2       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~4       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~3       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~5       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~4       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr~6       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~5       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~6       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~7       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~8       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~9       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr~10      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]~7                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[1]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~12                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~13                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~14                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~15                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~16                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~17                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~18                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~19                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~20                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~21                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~22                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~23                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~24                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~25                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~26                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~27                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~28                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~29                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~30                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~31                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state~21                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|cnt[0]~10                                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[16]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[16]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[16]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[16]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[15]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[15]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[15]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[15]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[14]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[14]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[14]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[14]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[13]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[13]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[13]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[13]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[12]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[12]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[12]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[12]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[11]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[11]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[11]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[11]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[10]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[10]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[10]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[10]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[9]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[9]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[9]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[9]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[8]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[8]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[8]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[8]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[7]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[7]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[7]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[7]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[6]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[6]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[6]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[6]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[5]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[5]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[5]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[5]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[4]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[4]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[4]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[4]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[3]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[3]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[3]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[3]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[2]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[2]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[2]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[2]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[1]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[1]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[1]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[1]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[0]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|ext_pad_s[0]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[0]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_in[0]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o[19]~0                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~1                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~2                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~3                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~4                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~5                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~6                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~7                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~8                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~9                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~10                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~11                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~12                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~13                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~14                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~15                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~16                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~17                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~18                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~19                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~20                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~21                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~22                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~23                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~24                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~25                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o~26                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr5r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|thre_int_d                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ms_int_d                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ti_int_d                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rda_int_d                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|fcr[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|fcr[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr1r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr2r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr3r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr4r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rls_int_d                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[23]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[23]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[23]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[23]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[7]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[7]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr7r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[6]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[6]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr6r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[6]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[6]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[6]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[6]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[7]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[7]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[7]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[7]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr0r                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[0]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[8]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[8]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[8]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[8]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[1]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[9]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[9]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[9]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[9]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[2]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[2]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[2]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[2]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[2]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[5]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[5]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[5]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[5]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[5]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[5]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[0]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[0]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[0]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[0]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[1]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[1]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[1]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ctrl[1]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[1]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[31]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[31]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[31]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[31]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[29]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[29]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[29]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[29]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[27]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[27]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[27]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[27]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[3]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[28]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[28]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[28]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[28]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|scratch[4]                                                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[10]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[10]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[10]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[10]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[30]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[30]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[30]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[30]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[26]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[26]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[26]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[26]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[21]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[21]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[21]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[21]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[22]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[22]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[22]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[22]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[24]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[24]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[24]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[24]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[25]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[25]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[25]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[25]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[3]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[3]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[3]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[3]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[4]                                                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[4]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[4]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[4]                                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[17]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[17]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[17]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[17]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dtr_pad_o                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[18]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[18]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[18]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[18]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|mcr[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[19]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[19]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[19]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[19]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|mcr[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[20]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[20]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[20]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[20]                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|mcr[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[16]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[16]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[11]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[11]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[11]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[11]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[12]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[12]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[12]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[12]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[13]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[13]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[13]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[13]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[14]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[14]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[14]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[14]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[15]                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[15]                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[15]                                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[15]                                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~5                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[31]~3                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|result_o[14]~2                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[21]~1                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o~7                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[0]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~9                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[7]~10                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~11                              ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[16]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[15]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[14]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[13]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[12]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[11]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[10]                                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[9]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[8]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[7]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[6]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[5]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[4]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[3]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[2]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[1]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[0]                                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr5_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msi_reset                                                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rx_reset                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr1_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr2_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr3_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr4_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr7_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr6_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~0                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[0]~1                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~2                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr0_d                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|sync_dat_o[0]                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~3                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~4                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~5                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~6                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~7                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~8                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~9                     ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~10                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~11                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~12                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~13                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~14                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~15                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~16                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~0                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[30]~0                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[30]~0                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[25]~3                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[32]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[29]~1                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[28]~2                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[27]~3                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[26]~4                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[25]~5                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[24]~6                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[23]~7                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[22]~8                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[21]~9                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[20]~10                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[19]~11                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[18]~12                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[17]~13                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[16]~14                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[15]~15                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[14]~16                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[13]~17                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[12]~18                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[11]~19                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[10]~20                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[7]~21                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[6]~22                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[9]~23                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[8]~24                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[5]~25                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[4]~26                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[3]~27                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[2]~28                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[1]~29                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|div_opdata1_o[0]~30                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_is_in_delayslot~0                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[1]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[2]                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[7]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[1]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[2]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[3]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~1                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|is_in_delayslot_o~3                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_error                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~2                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_xor                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~3                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~4                               ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~60                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~61                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~62                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~63                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~64                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2433                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2434                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2435                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2436                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2437                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2438                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2439                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2440                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2441                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2442                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2443                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2444                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2445                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2446                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2447                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2448                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux0~35                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~65                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux1~38                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~66                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux2~32                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~67                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux3~30                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~68                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~69                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~70                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~71                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~137                                                           ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~72                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux8~36                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~73                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux9~36                                                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~74                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux10~33                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~75                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux11~41                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~76                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux12~34                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~77                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~44                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~78                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux14~33                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~79                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux15~34                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~80                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~81                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~82                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~83                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~84                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~85                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~86                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~87                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|div:div0|divisor[31]~34                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|ce~0                                                                    ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[12]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[10]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[11]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                          ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[31]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[30]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[29]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[28]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[27]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[26]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[25]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[24]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[23]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[22]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[21]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[20]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[19]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[18]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[17]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[16]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[15]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[14]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[13]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[12]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[8]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[7]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[10]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[9]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[6]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[5]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[4]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[3]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[2]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[1]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[0]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[0]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[1]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[2]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[3]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[4]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[5]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[6]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[7]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[8]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[9]                                                                       ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[10]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[11]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[12]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[13]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[14]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[15]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[16]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[17]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[18]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[19]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[20]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[21]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[22]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[23]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[24]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[25]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[26]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[27]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[29]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[30]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[31]                                                                      ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[30]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[31]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[28]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[29]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[28]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[20]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[12]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[4]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[30]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[22]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[14]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[6]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[2]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[3]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[4]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[5]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[6]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[7]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[8]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[9]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[10]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[11]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[12]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[13]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[14]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[15]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[16]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[17]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[18]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[19]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[20]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[21]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[23]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[6]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[7]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[8]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[9]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[2]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[5]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[0]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[1]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[31]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[29]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[27]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[28]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[10]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[30]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[26]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[21]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[22]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[24]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[25]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[3]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[4]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[17]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[18]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[19]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[20]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[16]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[11]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[12]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[13]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[14]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[15]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[24]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[25]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[26]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[27]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[31]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[30]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[29]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[28]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[27]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[26]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[25]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                         ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[24]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[23]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[22]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[21]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[20]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[19]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[18]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[17]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[16]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[15]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[14]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[13]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[12]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[11]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[8]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[7]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[10]                                                            ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[9]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[6]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[5]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[4]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[3]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[2]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[1]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|data_o[0]                                                             ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[23]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[22]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[0]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[1]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[2]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[3]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cnt_o[1]                                                                        ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[0]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[1]                                                                   ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[19]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[27]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[11]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[21]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[29]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[13]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[5]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[24]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[16]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[8]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[23]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[31]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[15]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[7]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[26]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[18]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[10]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[17]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[25]                                                                ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_data_o[9]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[31]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[30]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[29]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[28]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[27]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[26]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[25]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[24]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[23]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[22]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[21]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[20]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[19]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[18]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[17]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[16]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[15]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[14]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[13]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[12]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[11]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[10]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[9]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[8]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[7]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[6]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[5]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[4]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[3]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[2]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[1]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[0]                                                                  ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[63]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[62]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[61]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[60]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[59]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[58]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[57]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[56]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[55]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[54]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[53]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[52]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[51]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[50]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[49]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[48]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[47]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[46]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[45]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[44]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[43]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[42]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[41]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[40]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[39]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[38]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[37]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[36]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[35]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[34]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[33]                                                                 ; 1                 ; 6       ;
;      - openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[32]                                                                 ; 1                 ; 6       ;
;      - FL_RST_N                                                                                                                              ; 1                 ; 6       ;
; CLOCK_27                                                                                                                                     ;                   ;         ;
; SW[15]                                                                                                                                       ;                   ;         ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[15]~feeder                                                                        ; 0                 ; 6       ;
; SW[14]                                                                                                                                       ;                   ;         ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[14]~feeder                                                                        ; 0                 ; 6       ;
; SW[13]                                                                                                                                       ;                   ;         ;
;      - openmips_min_sopc:openmips0|gpio_top:gpio_top0|sync[13]~feeder                                                                        ; 1                 ; 6       ;
; SW[12]                                                                                                                                       ;                   ;         ;
; SW[11]                                                                                                                                       ;                   ;         ;
; SW[10]                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                        ;                   ;         ;
; SW[8]                                                                                                                                        ;                   ;         ;
; SW[7]                                                                                                                                        ;                   ;         ;
; SW[6]                                                                                                                                        ;                   ;         ;
; SW[5]                                                                                                                                        ;                   ;         ;
; SW[4]                                                                                                                                        ;                   ;         ;
; SW[3]                                                                                                                                        ;                   ;         ;
; SW[2]                                                                                                                                        ;                   ;         ;
; SW[1]                                                                                                                                        ;                   ;         ;
; SW[0]                                                                                                                                        ;                   ;         ;
; UART_RXD                                                                                                                                     ;                   ;         ;
;      - openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                           ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                           ; PIN_D13            ; 210     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK_27                                                                                                                           ; PIN_D13            ; 4069    ; Clock                                               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SW[17]                                                                                                                             ; PIN_V2             ; 2368    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|flash_adr_o[0]~2                                                                  ; LCCOMB_X22_Y8_N6   ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|always11~0                                                                          ; LCCOMB_X4_Y17_N22  ; 38      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ctrl[0]                                                                       ; LCFF_X1_Y17_N13    ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[0]~2                                                                     ; LCCOMB_X3_Y13_N20  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[16]~0                                                                    ; LCCOMB_X3_Y13_N14  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[26]~3                                                                    ; LCCOMB_X3_Y13_N22  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[8]~1                                                                     ; LCCOMB_X2_Y15_N22  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[0]~1                                                                       ; LCCOMB_X3_Y13_N18  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[16]~0                                                                      ; LCCOMB_X3_Y13_N6   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[26]~3                                                                      ; LCCOMB_X3_Y13_N16  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[8]~2                                                                       ; LCCOMB_X2_Y15_N26  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[0]~1                                                                      ; LCCOMB_X4_Y14_N12  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[16]~0                                                                     ; LCCOMB_X4_Y13_N30  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[26]~3                                                                     ; LCCOMB_X2_Y13_N4   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[8]~2                                                                      ; LCCOMB_X2_Y15_N0   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[0]~2                                                                    ; LCCOMB_X4_Y14_N14  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[16]~0                                                                   ; LCCOMB_X4_Y13_N2   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                   ; LCCOMB_X2_Y13_N6   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                    ; LCCOMB_X2_Y13_N2   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1                                                             ; LCCOMB_X31_Y17_N10 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[22]~0                                                      ; LCCOMB_X30_Y19_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o[19]~0                                                    ; LCCOMB_X30_Y20_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[13]~36                                                     ; LCCOMB_X30_Y20_N4  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]~89                                                        ; LCCOMB_X27_Y20_N6  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]~93                                                        ; LCCOMB_X27_Y20_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[24]~1                                                     ; LCCOMB_X29_Y18_N20 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|flush~0                                                                  ; LCCOMB_X24_Y16_N0  ; 254     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                                                             ; LCCOMB_X23_Y19_N14 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|cnt[0]~10                                                                  ; LCCOMB_X46_Y10_N4  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|cnt[2]~8                                                                   ; LCCOMB_X46_Y10_N6  ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[25]~4                                                             ; LCCOMB_X48_Y12_N10 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[58]~6                                                             ; LCCOMB_X48_Y12_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|divisor[31]~34                                                             ; LCCOMB_X46_Y12_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|result_o[14]~2                                                             ; LCCOMB_X47_Y12_N2  ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state.01                                                                   ; LCFF_X47_Y12_N17   ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state.10                                                                   ; LCFF_X47_Y12_N27   ; 77      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal23~2                                                                    ; LCCOMB_X40_Y12_N10 ; 103     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector300~0                                                                ; LCCOMB_X44_Y17_N28 ; 65      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector300~0                                                                ; LCCOMB_X44_Y17_N28 ; 2       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                     ; LCCOMB_X32_Y13_N6  ; 5       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[21]~3                                                             ; LCCOMB_X44_Y17_N2  ; 64      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~1                                                     ; LCCOMB_X24_Y17_N20 ; 118     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Add0~3                                                                       ; LCCOMB_X35_Y22_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always2~6                                                                    ; LCCOMB_X30_Y26_N22 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always3~5                                                                    ; LCCOMB_X36_Y12_N0  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address~3                                                      ; LCCOMB_X24_Y20_N22 ; 194     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                            ; LCFF_X37_Y15_N27   ; 77      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector53~1                                                               ; LCCOMB_X23_Y16_N18 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|always3~0                                                                  ; LCCOMB_X31_Y19_N14 ; 6       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|ce                                                                   ; LCFF_X25_Y20_N9    ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[1]~131                                                            ; LCCOMB_X34_Y20_N16 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[24]~22                                                            ; LCCOMB_X25_Y20_N26 ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2417                                                          ; LCCOMB_X40_Y23_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2418                                                          ; LCCOMB_X40_Y23_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2419                                                          ; LCCOMB_X40_Y26_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2420                                                          ; LCCOMB_X41_Y25_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2421                                                          ; LCCOMB_X40_Y26_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2422                                                          ; LCCOMB_X40_Y26_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2423                                                          ; LCCOMB_X40_Y26_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2424                                                          ; LCCOMB_X41_Y25_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2425                                                          ; LCCOMB_X38_Y26_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2426                                                          ; LCCOMB_X40_Y25_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2427                                                          ; LCCOMB_X40_Y25_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2428                                                          ; LCCOMB_X38_Y26_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2429                                                          ; LCCOMB_X40_Y26_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2430                                                          ; LCCOMB_X38_Y26_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2431                                                          ; LCCOMB_X40_Y25_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2432                                                          ; LCCOMB_X40_Y26_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2433                                                          ; LCCOMB_X38_Y26_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2434                                                          ; LCCOMB_X38_Y26_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2435                                                          ; LCCOMB_X38_Y26_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2436                                                          ; LCCOMB_X38_Y26_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2437                                                          ; LCCOMB_X38_Y26_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2438                                                          ; LCCOMB_X38_Y26_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2439                                                          ; LCCOMB_X40_Y25_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2440                                                          ; LCCOMB_X38_Y26_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2441                                                          ; LCCOMB_X38_Y26_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2442                                                          ; LCCOMB_X38_Y26_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2443                                                          ; LCCOMB_X40_Y25_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2444                                                          ; LCCOMB_X40_Y25_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2445                                                          ; LCCOMB_X38_Y26_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2446                                                          ; LCCOMB_X38_Y26_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2447                                                          ; LCCOMB_X38_Y26_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2448                                                          ; LCCOMB_X38_Y26_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[31]~3                                       ; LCCOMB_X21_Y19_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~6                              ; LCCOMB_X21_Y19_N28 ; 61      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~12                                  ; LCCOMB_X24_Y19_N12 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o[0]~0                               ; LCCOMB_X23_Y22_N20 ; 63      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~12                                  ; LCCOMB_X25_Y20_N18 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]~1                         ; LCCOMB_X8_Y5_N26   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                         ; LCCOMB_X10_Y5_N18  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]~7                         ; LCCOMB_X10_Y5_N16  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[7]~10                        ; LCCOMB_X8_Y5_N18   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]~2                        ; LCCOMB_X7_Y5_N10   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010  ; LCFF_X12_Y6_N7     ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[0]~0 ; LCCOMB_X12_Y8_N12  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010  ; LCFF_X9_Y7_N23     ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[0]~0 ; LCCOMB_X12_Y7_N12  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010  ; LCFF_X10_Y6_N9     ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[6]~0 ; LCCOMB_X10_Y6_N4   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010  ; LCFF_X11_Y8_N27    ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0 ; LCCOMB_X11_Y7_N0   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_rd_valid~0                   ; LCCOMB_X8_Y21_N18  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                    ; LCCOMB_X7_Y7_N12   ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[0]~1               ; LCCOMB_X8_Y21_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                  ; LCFF_X7_Y7_N9      ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]~14                       ; LCCOMB_X12_Y5_N0   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                            ; LCCOMB_X7_Y7_N26   ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]~8                             ; LCCOMB_X7_Y5_N8    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]~3                             ; LCCOMB_X6_Y7_N16   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]~9                             ; LCCOMB_X11_Y7_N18  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[2]~2                      ; LCCOMB_X6_Y6_N0    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                       ; LCCOMB_X6_Y6_N16   ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1]                           ; LCFF_X3_Y8_N29     ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~1                              ; LCCOMB_X7_Y6_N10   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[8]~2                         ; LCCOMB_X7_Y7_N24   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~9                           ; LCCOMB_X9_Y6_N0    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                    ; LCCOMB_X11_Y10_N14 ; 30      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                      ; LCCOMB_X14_Y10_N12 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~143                                      ; LCCOMB_X14_Y10_N2  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                      ; LCCOMB_X14_Y10_N0  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                      ; LCCOMB_X14_Y10_N10 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                   ; LCCOMB_X8_Y21_N4   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                   ; LCCOMB_X8_Y21_N2   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                   ; LCCOMB_X8_Y21_N8   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                   ; LCCOMB_X8_Y21_N30  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                   ; LCCOMB_X9_Y14_N16  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                   ; LCCOMB_X9_Y14_N18  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                   ; LCCOMB_X9_Y14_N0   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                   ; LCCOMB_X9_Y14_N22  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                   ; LCCOMB_X9_Y14_N20  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                   ; LCCOMB_X9_Y14_N26  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                   ; LCCOMB_X9_Y14_N24  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~312                                   ; LCCOMB_X9_Y14_N2   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                      ; LCCOMB_X16_Y20_N12 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always31~0                                                           ; LCCOMB_X8_Y10_N30  ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always4~1                                                            ; LCCOMB_X8_Y10_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always6~0                                                            ; LCCOMB_X10_Y12_N16 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always7~6                                                            ; LCCOMB_X10_Y12_N28 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always8~3                                                            ; LCCOMB_X10_Y12_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[3]~10                                                      ; LCCOMB_X6_Y10_N6   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                             ; LCCOMB_X8_Y10_N22  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[2]~3                                                              ; LCCOMB_X8_Y10_N6   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|enable                                                               ; LCFF_X6_Y9_N13     ; 24      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[2]~0                                                             ; LCCOMB_X8_Y10_N2   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rf_pop                                                               ; LCFF_X6_Y12_N13    ; 41      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rx_reset                                                             ; LCFF_X8_Y10_N27    ; 36      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|serial_in~0                                                          ; LCCOMB_X7_Y12_N6   ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|tf_push                                                              ; LCFF_X8_Y10_N31    ; 13      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; LCCOMB_X5_Y10_N24  ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                               ; LCCOMB_X4_Y10_N26  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                               ; LCCOMB_X5_Y10_N6   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                             ; LCCOMB_X7_Y8_N14   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                               ; LCCOMB_X4_Y8_N16   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; LCCOMB_X6_Y8_N0    ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; LCCOMB_X2_Y9_N0    ; 41      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~10                                  ; LCCOMB_X8_Y8_N14   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; LCFF_X4_Y8_N9      ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; LCFF_X6_Y8_N3      ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                 ; LCCOMB_X3_Y10_N14  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]~33              ; LCCOMB_X2_Y10_N24  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]~36             ; LCCOMB_X2_Y12_N6   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]~12             ; LCCOMB_X2_Y12_N12  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]~18             ; LCCOMB_X3_Y11_N28  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~42             ; LCCOMB_X1_Y9_N28   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]~24             ; LCCOMB_X1_Y11_N2   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]~48             ; LCCOMB_X6_Y9_N10   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~9               ; LCCOMB_X2_Y10_N4   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]~30              ; LCCOMB_X2_Y10_N26  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]~6               ; LCCOMB_X1_Y11_N6   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]~21              ; LCCOMB_X3_Y15_N20  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]~45              ; LCCOMB_X6_Y9_N16   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~15              ; LCCOMB_X1_Y11_N4   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]~39              ; LCCOMB_X1_Y9_N14   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~27              ; LCCOMB_X1_Y11_N26  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~3               ; LCCOMB_X2_Y10_N0   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10       ; LCCOMB_X2_Y9_N4    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]~1                   ; LCCOMB_X1_Y9_N18   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                        ; LCCOMB_X7_Y11_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                            ; LCCOMB_X6_Y11_N10  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                            ; LCCOMB_X8_Y11_N16  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; LCFF_X8_Y11_N15    ; 24      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]~5           ; LCCOMB_X5_Y11_N30  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22 ; LCCOMB_X12_Y12_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1             ; LCCOMB_X5_Y11_N0   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|re_o                                                           ; LCCOMB_X12_Y13_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                  ; LCCOMB_X15_Y11_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~10                                                 ; LCCOMB_X17_Y14_N16 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~12                                                 ; LCCOMB_X17_Y14_N12 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                 ; LCCOMB_X17_Y13_N24 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~14                                                 ; LCCOMB_X16_Y11_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                 ; LCCOMB_X16_Y14_N30 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                 ; LCCOMB_X15_Y14_N16 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                 ; LCCOMB_X16_Y14_N8  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                 ; LCCOMB_X16_Y14_N26 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                 ; LCCOMB_X16_Y14_N16 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                 ; LCCOMB_X15_Y11_N24 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                 ; LCCOMB_X15_Y14_N6  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                  ; LCCOMB_X15_Y14_N14 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                  ; LCCOMB_X17_Y14_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                  ; LCCOMB_X16_Y11_N10 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                  ; LCCOMB_X17_Y14_N4  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X15_Y20_N12 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                      ; LCCOMB_X17_Y23_N2  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X11_Y20_N2  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X17_Y17_N30 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                          ; PIN_D13            ; 4069    ; Global Clock         ; GCLK11           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1                            ; LCCOMB_X31_Y17_N10 ; 32      ; Global Clock         ; GCLK14           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                            ; LCCOMB_X23_Y19_N14 ; 32      ; Global Clock         ; GCLK0            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector300~0                               ; LCCOMB_X44_Y17_N28 ; 65      ; Global Clock         ; GCLK7            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[21]~3                            ; LCCOMB_X44_Y17_N2  ; 64      ; Global Clock         ; GCLK6            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always2~6                                   ; LCCOMB_X30_Y26_N22 ; 32      ; Global Clock         ; GCLK10           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always3~5                                   ; LCCOMB_X36_Y12_N0  ; 32      ; Global Clock         ; GCLK15           ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector53~1                              ; LCCOMB_X23_Y16_N18 ; 32      ; Global Clock         ; GCLK3            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~12 ; LCCOMB_X24_Y19_N12 ; 32      ; Global Clock         ; GCLK1            ; --                        ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~12 ; LCCOMB_X25_Y20_N18 ; 32      ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; SW[17]                                                                                                                             ; 2368    ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[16]                                                            ; 257     ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[18]                                                            ; 256     ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[19]                                                            ; 255     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|flush~0                                                                  ; 254     ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[17]                                                            ; 253     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_addr_o[1]~3                                                             ; 244     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_addr_o[3]~1                                                             ; 244     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_addr_o[0]~4                                                             ; 243     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_addr_o[2]~2                                                             ; 243     ;
; CLOCK_27                                                                                                                           ; 209     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall[3]~0                                                               ; 199     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address~3                                                      ; 194     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                            ; 144     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall[4]~1                                                               ; 141     ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_we_o~0                                                                 ; 136     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_whilo                                                            ; 130     ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_whilo                                                             ; 128     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[2]                                                            ; 121     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~1                                                     ; 118     ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                 ; 115     ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                 ; 113     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1~0                                                              ; 112     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[3]                                                             ; 108     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0]                                                      ; 107     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                            ; 106     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[1]                                                             ; 105     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal23~2                                                                    ; 103     ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[0]                                                             ; 102     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~0                                                   ; 101     ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal24~0                                                                    ; 99      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[2]                                                             ; 96      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[5]                                                            ; 89      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[4]                                                             ; 86      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[3]                                                            ; 84      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state.10                                                                   ; 77      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                            ; 77      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.01                                  ; 75      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1]                                                      ; 73      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux26~0                                            ; 72      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Equal1~1                                                                   ; 71      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux28~0                                            ; 71      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux29~0                                            ; 71      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state.11                                                                   ; 70      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_alusel[0]                                                           ; 69      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|result_o[14]~0                                                             ; 68      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[28]                                                            ; 68      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|hilo_o[22]~0                                                         ; 66      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o~6                                                                     ; 66      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux27~0                                            ; 66      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~38                                                         ; 66      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux2~1                          ; 66      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.01                                  ; 66      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|always11~0                                                                   ; 65      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~2                                                             ; 65      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux1~3                          ; 65      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[26]                                                            ; 65      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector223~3                                                                ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector167~1                                                                ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector157~0                                                                ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|result_o[14]~2                                                             ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~3                                                             ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_hi~1                                                             ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|mulres[23]~0                                                                 ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o~3                                                                     ; 64      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[7]                                                            ; 63      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o[0]~0                               ; 63      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[30]~1                                                             ; 62      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~6                              ; 61      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]                                ; 60      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[27]                                                            ; 60      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]                                ; 59      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux31~0                                                                      ; 58      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall~2                                                                  ; 58      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~24                                                                      ; 56      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~22                                                                      ; 56      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux0~3                          ; 52      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                 ; 52      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                 ; 52      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[20]                                                            ; 52      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_alusel[1]                                                           ; 51      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux2~1                          ; 51      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[29]                                                            ; 51      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[31]                                                            ; 51      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[6]                                                            ; 47      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[3]                                                             ; 47      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_alusel[2]                                                           ; 46      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]                                                         ; 46      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[14]~3                                                                      ; 45      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux2~1                          ; 45      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux0~3                          ; 44      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[1]                                                         ; 44      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]                                ; 43      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[5]                                                             ; 43      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]                                ; 42      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[30]                                                            ; 42      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[2]                                                         ; 42      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; 41      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                   ; 41      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rf_pop                                                               ; 41      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                                                             ; 41      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[2]                                                             ; 40      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                    ; 39      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|always11~0                                                                          ; 38      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_we~1                                                     ; 38      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                    ; 38      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                 ; 38      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[4]                                                            ; 37      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[1]                                                             ; 37      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|WideNor1                                                                     ; 36      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rx_reset                                                             ; 36      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[10]~35                                                            ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~312                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                   ; 36      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                           ; 36      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|state.01                                                                   ; 35      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[10]~36                                                            ; 35      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_addr_o[4]~0                                                             ; 35      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.11                                  ; 35      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                           ; 35      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]                                                       ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always3~4                                                                    ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[0]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[1]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[2]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[3]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[4]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[5]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[6]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[9]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[10]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[7]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[8]                                                          ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[11]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[12]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[13]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[14]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[15]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[16]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[17]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[18]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[19]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[20]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[21]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[22]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[23]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[24]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[25]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[26]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[27]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[28]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[29]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[30]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wdata[31]                                                         ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always2~5                                                                    ; 34      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.11                                  ; 34      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                  ; 33      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                  ; 33      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~50                                                                      ; 33      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|always2~0                                                                  ; 33      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|Add0~0                                                                     ; 33      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]                                                         ; 33      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|divisor[31]~34                                                             ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2448                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2447                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2446                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2445                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2444                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2443                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2442                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2441                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2440                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2439                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2438                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2437                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2436                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2435                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2434                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2433                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[58]~6                                                             ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|opdata2_mult~0                                                               ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|opdata1_mult~4                                                               ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[31]~3                                       ; 32      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|re_o                                                           ; 32      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                   ; 32      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                   ; 32      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                   ; 32      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                   ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|count_o[13]~36                                                     ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|compare_o[19]~0                                                    ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]~93                                                        ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]~89                                                        ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Add0~3                                                                       ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2432                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2431                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2430                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2429                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2428                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2427                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2426                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2425                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2424                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2423                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2422                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2421                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2420                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2419                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2418                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2417                                                          ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Equal7~0                                                           ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o~11                                                                    ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o~7                                                                     ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|reg2_i_mux~0                                                                 ; 32      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector0~13                           ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_is_in_delayslot                                                  ; 32      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[0]                                                             ; 32      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[14]~13                                                                     ; 31      ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|dividend[25]~4                                                             ; 31      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                     ; 31      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[24]~1                                                     ; 31      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[4]                                                         ; 31      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; 30      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                  ; 30      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o~14                                                                    ; 30      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~14                                                                      ; 30      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o~13                                                                    ; 30      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                    ; 30      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[24]~22                                                            ; 30      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[0]~1                                                ; 30      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                  ; 29      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Add0~1                                                                       ; 29      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~54                                                                      ; 29      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~57                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~55                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~53                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~52                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~51                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~25                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~21                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~20                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~18                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~17                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~16                                                                      ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector73~1                                       ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~4                              ; 28      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[1]~0                                                ; 28      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[2]                                                       ; 27      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[1]                                                       ; 27      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~75                                                                      ; 27      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                     ; 27      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[31]                                                            ; 27      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[1]~1                         ; 27      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux2~1                         ; 27      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; 26      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~23                                                                      ; 26      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux2~1                          ; 26      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                   ; 26      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[0]                                                       ; 25      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_debug_if:dbg|Equal0~0                                                          ; 25      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux1~3                          ; 25      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[14]~10                                                                     ; 24      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_debug_if:dbg|Equal1~0                                                          ; 24      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~8                                   ; 24      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|enable                                                               ; 24      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; 24      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[30]                                ; 24      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                     ; 23      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[25]~4                                                                      ; 23      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]~14                       ; 23      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0 ; 23      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[0]~0 ; 23      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[0]~0 ; 23      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[6]~0 ; 23      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_inst[15]                                                            ; 23      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_read_o~0                                                                ; 23      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[30]                                ; 23      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux28~0                                             ; 22      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux1~3                         ; 22      ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|flash_adr_o[0]~2                                                                  ; 22      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                   ; 22      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                     ; 22      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[15]                                                            ; 22      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                  ; 22      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_alusel~11                                                           ; 21      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|serial_in~0                                                          ; 21      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                      ; 21      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                      ; 21      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~143                                      ; 21      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                      ; 21      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ctrl[0]                                                                       ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[15]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[21]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[23]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[25]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[28]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[29]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[30]                                                            ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~0                                           ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~0                                           ; 21      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                     ; 21      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux16~0                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always0~1                                                                    ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[5]                                                             ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[6]                                                             ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[7]                                                             ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[8]                                                             ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[9]                                                             ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[10]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[11]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[12]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[13]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[14]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[16]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[17]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[18]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[19]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[20]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[22]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[24]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[26]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg1[27]                                                            ; 20      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector124~0                                      ; 20      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                     ; 20      ;
; ~GND                                                                                                                               ; 19      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~58                                                                      ; 19      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~27                                                                      ; 19      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd[4]                                                             ; 19      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wreg                                                              ; 19      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux69~2                                            ; 19      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_sel~3                                                  ; 19      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o                                     ; 19      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                            ; 18      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|LessThan1~0                ; 18      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[0]~9                                                                       ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd[2]                                                             ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd[3]                                                             ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd[0]                                                             ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_wd[1]                                                             ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[0]                                                             ; 18      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_sel~4                                                  ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|ce                                                                   ; 18      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~59                                                                      ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~39                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~31                                                                      ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[2]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[3]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[4]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[6]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[7]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[8]                                                             ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[23]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[24]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[25]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[28]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[29]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[30]                                                            ; 17      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|stallreq                                                                     ; 17      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|WideOr0~4                                                            ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010  ; 17      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011  ; 17      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux29~3                                             ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector109~3                                      ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector119~3                                      ; 16      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~50                    ; 16      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~49                    ; 16      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~0                     ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux52~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux53~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux54~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux55~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux56~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux63~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux57~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux62~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux58~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux59~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux60~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~14                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~12                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~10                                                 ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux61~0                                            ; 16      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[0]~1               ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~60                                                                      ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux16~2                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux16~1                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux16~0                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector125~0                                      ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|regfile:regfile1|regs~2416                                                          ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux24~2                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux24~1                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux24~0                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector93~3                                                               ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~32                                                                      ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector61~0                                                               ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|imm[25]~5                                                                    ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                  ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                  ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                  ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                  ; 16      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|start_dlc                                                            ; 16      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1]                           ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux64~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux65~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux66~0                                            ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                  ; 16      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux67~0                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[24]~14                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[1]                                                             ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[9]                                                             ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[10]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[11]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[12]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[13]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[14]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[15]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[16]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[17]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[18]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[19]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[20]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[21]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[22]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[26]                                                            ; 16      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[27]                                                            ; 16      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                               ; 16      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|Mux29~0                                                                             ; 15      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[25]~7                                                                      ; 15      ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[25]~5                                                                      ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~61                                                                      ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~28                                                                      ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|imm[16]~7                                                                    ; 15      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|tx_reset                                                             ; 15      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[1]                                                               ; 15      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[0]                                                               ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[24]~16                                                            ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_reg2[5]                                                             ; 15      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                             ; 15      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[24]~1                                                              ; 15      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                               ; 15      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                            ; 15      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~1                                      ; 14      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~0                                      ; 14      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                       ; 14      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~29                                                                      ; 14      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftLeft0~30                                                                ; 14      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[7]                                                               ; 14      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                 ; 14      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[0]~10                                                         ; 14      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                   ; 14      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~3                                                               ; 13      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~17                                                               ; 13      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~15                                                                     ; 13      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~12                                                                     ; 13      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|tf_push                                                              ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal10~0                              ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                 ; 13      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|stall~4                                                                  ; 13      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[3]                                                               ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5                               ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[0]                              ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[1]                              ; 13      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                              ; 13      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                     ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~9                                                               ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~4                                                               ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux23~21                                                                     ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux22~3                                                            ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux22~2                                                            ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux22~1                                                            ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux22~0                                                            ; 12      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                       ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux23~4                                                                      ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[14]~77                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[14]~76                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[14]~73                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[14]~72                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~34                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~33                                                             ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~10                                                                     ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[24]~8                                                              ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[24]~7                                                              ; 12      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                    ; 12      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                    ; 12      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always0~2                                                                    ; 12      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_req~1                             ; 12      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.00                              ; 12      ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux68~0                                             ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux32~1                                                        ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux32~0                                                        ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                   ; 12      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[4]~110                                                             ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[4]~109                                                             ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|imm[25]~4                                                                    ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[10]~44                                                            ; 11      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                 ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Equal17~4                                                                    ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|mem_we_o~2                                                                 ; 11      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Mux0~9                               ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[3]~6                                                          ; 11      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                   ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o                                      ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[10]                                                            ; 11      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux1~35                                                                      ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal1~0                                      ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                               ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~35                                                                     ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata~49                                                         ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~37                                                             ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftLeft0~51                                                                ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux13~13                                                                     ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~9                                                                ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~35                                                            ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc[19]~82                                                            ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux38~1                                                        ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux37~1                                                        ; 10      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                      ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~11 ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0  ; 10      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]                          ; 10      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                   ; 10      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                              ; 10      ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                              ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[7]                                                         ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[8]                                                    ; 10      ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector103~9                                                              ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|imm[15]~44                                                                   ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[2]~3                                                              ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always31~0                                                           ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal2~0                                      ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector109~1                                                              ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector109~0                                                              ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector103~3                                                              ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector93~0                                                               ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux39~1                                                        ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lcr[2]                                                               ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux36~1                                                        ; 9       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|WideOr0~0                            ; 9       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_we                                                     ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|pc~18                                                                ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Equal17~8                                                                    ; 9       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[1]~11                                                         ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                              ; 9       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]                          ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                   ; 9       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                          ; 9       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always8~3                                                            ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                               ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|block_cnt[3]~10                                                      ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[26]~3                                                                    ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[26]~3                                                                     ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[26]~3                                                                      ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                   ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[8]~2                                                                       ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[8]~2                                                                      ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[0]~1                                                                       ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[0]~1                                                                      ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10       ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_out[16]~0                                                                     ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_oe[16]~0                                                                      ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[0]~2                                                                    ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[0]~2                                                                     ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                    ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[8]~1                                                                     ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_ptrig[16]~0                                                                   ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|rgpio_inte[16]~0                                                                    ; 8       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|always5~0                                                                           ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux4~0                                                         ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]~2                                                 ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux23~0                                                        ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]~1                                                  ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]~0                                                 ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux15~0                                                        ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux52~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux36~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux53~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux37~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux54~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux38~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux55~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux39~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux56~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux40~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux57~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux41~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux58~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux42~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux59~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux43~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux60~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux44~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux61~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux45~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux62~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux46~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux63~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux47~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux64~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux48~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux65~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux49~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux66~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux50~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux67~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux51~0                                             ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                 ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                 ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr_mask_condition~2                                                 ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector117~2                                                              ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector109~2                                                              ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector103~5                                                              ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector93~2                                                               ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector98~0                                                                 ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux26~5                                                                      ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector90~5                                                               ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~41                                                             ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[17]~40                                                             ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~14                                                               ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|wdata_o[24]~6                                                              ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~24                                                            ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                             ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux32~3                                                        ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22 ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                        ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux35~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux33~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux34~0                                             ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux32~0                                             ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0~0     ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0~0     ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0~0     ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_fifo_rd                         ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|r2i_req~0                            ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0~0     ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~13                                                                      ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                              ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]                          ; 8       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[0]~3                         ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector2~0                                        ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[3]~7                                                          ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|always5~1                                                                  ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[8]                                                   ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[9]                                                   ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[0]                                             ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[1]                                             ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[2]                                             ; 8       ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate[0]                                                                      ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always4~1                                                            ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always4~0                                                            ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux33~1                                                        ; 8       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux35~1                                                        ; 8       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                           ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]                                ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_wdata[0]                                                         ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[9]                                                    ; 8       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                      ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[31]                                                                   ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux31~0                                                        ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|cnt[2]~8                                                                   ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|always6~11                                                                   ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next[5]                           ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr_mask                                                             ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always8~2                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector98~3                                                                 ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|imm[0]~30                                                                    ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[28]                                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~19                                                                      ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~8                                                                ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|always6~3                                                                    ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal10~0                                                                    ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]               ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|Mux34~1                                                        ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                    ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.000  ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.000  ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.000  ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.000  ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor8                               ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_inst[11]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_inst[12]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_inst[13]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_inst[14]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always0~3                                                                    ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                          ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wrdatafifo_wr                                                     ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop~13                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Equal14~2                                                                    ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal3~0                                                                     ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal5~0                                                                     ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal23~0                                                                    ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]             ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st.00                              ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5~1                             ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.00                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|LLbit~0                                                                    ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~0                              ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~3                                                        ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                          ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                                                  ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|always1~0                                                                  ; 7       ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate[1]                                                                      ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                   ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                   ; 7       ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|wb_acc~0                                                                          ; 7       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                           ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]                                ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|mcr[4]                                                               ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                   ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                   ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[0]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[1]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[2]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[3]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[4]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[5]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[6]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[9]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[10]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[7]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[8]                                                          ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[11]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[12]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[13]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[14]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[15]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[16]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[17]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[18]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[19]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[20]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[21]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[22]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[23]                                                         ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[14]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[13]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[12]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[11]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[25]                                                            ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[9]                                                             ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[8]                                                             ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[7]                                                             ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[6]                                                             ; 7       ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[23]                                                            ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Add1~0                                 ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                            ; 7       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                            ; 7       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~10                                  ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                 ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~8                                                               ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~7                                                               ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|Mux5~6                                                               ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr0r~0                                                              ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ier[0]                                                               ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[3]                                                               ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|lsr5r                                                                ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux67~0                                             ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux66~0                                             ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux27~0                                             ; 6       ;
; openmips_min_sopc:openmips0|gpio_top:gpio_top0|wb_dat_o[25]~2                                                                      ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|cnt[0]~10                                                                  ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                           ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[3]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[4]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[6]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[7]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[14]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[15]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[17]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[18]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[19]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[20]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[21]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[22]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux8~13                                                                      ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[23]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[24]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[25]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftLeft0~77                                                                ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~16                                                               ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|shiftres~2                                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftRight0~10                                                               ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|opdata1_mult~3                                                               ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|ShiftLeft0~16                                                                ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|always6~7                                                                    ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Mux5~15                                                                      ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd~1                                                                ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|cnt_o[1]                                                             ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]               ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_start                              ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                    ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]~3                             ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|ld_xfr~0                               ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_link_address~2                                                      ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|Equal10~1                                                                    ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                  ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                    ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~6                                                        ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                 ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Equal0~0                                           ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Equal3~1                                                                     ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]             ; 6       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                          ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[2]                        ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|x2b_pre_ok[0]~0                        ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor7                               ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                  ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value~0                                                     ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Equal5~10                                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|always3~0                                                                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[4]                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[4]                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[3]                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[3]                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[2]                                 ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[2]                                 ; 6       ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate[3]                                                                      ; 6       ;
; openmips_min_sopc:openmips0|flash_top:flash_top0|waitstate[2]                                                                      ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                  ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[24]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[25]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[26]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[27]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[28]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[29]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[30]                                                         ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_reg2[31]                                                         ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[12]                          ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]                          ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[10]                          ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[9]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[8]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[7]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[6]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[5]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[4]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[3]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[2]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[1]                           ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[0]                           ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|result_sum[31]~62                                                            ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|div:div0|ready_o                                                                    ; 6       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                            ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[10]                                                   ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                        ; 6       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                      ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                     ; 6       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                      ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[0]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[1]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[2]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[3]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[4]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[5]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[6]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[9]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[10]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[7]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[8]                                                                    ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[12]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[13]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[14]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[15]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[16]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[17]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[18]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[19]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[20]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[21]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[22]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[23]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[24]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[25]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[26]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[27]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[28]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[29]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[30]                                                                   ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                       ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]~5                               ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|excepttype_o[3]~18                                                         ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|always7~6                                                            ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                     ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector234~0                                                                ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                 ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                               ; 5       ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                     ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[0]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[4]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[3]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[2]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[1]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[9]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[8]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[6]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[5]                                               ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[10]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[14]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[12]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[11]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[13]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[15]                                              ; 5       ;
; openmips_min_sopc:openmips0|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[7]                                               ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|rda_int~3                                                            ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|msr[3]                                                               ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[0]                                                               ; 5       ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|iir[1]                                                               ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux65~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux64~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux63~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux62~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux61~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux60~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux59~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux58~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux57~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux56~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux55~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux54~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux53~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux52~0                                             ; 5       ;
; openmips_min_sopc:openmips0|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux51~0                                             ; 5       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X13_Y9  ; Don't care           ; Don't care      ; Don't care      ;
; openmips_min_sopc:openmips0|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X13_Y12 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y14_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult7 ;                            ; DSPMULT_X39_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 18,097 / 94,460 ( 19 % ) ;
; C16 interconnects           ; 214 / 3,315 ( 6 % )      ;
; C4 interconnects            ; 9,809 / 60,840 ( 16 % )  ;
; Direct links                ; 2,582 / 94,460 ( 3 % )   ;
; Global clocks               ; 10 / 16 ( 63 % )         ;
; Local interconnects         ; 6,101 / 33,216 ( 18 % )  ;
; R24 interconnects           ; 365 / 3,091 ( 12 % )     ;
; R4 interconnects            ; 11,590 / 81,294 ( 14 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.33) ; Number of LABs  (Total = 850) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 19                            ;
; 3                                           ; 14                            ;
; 4                                           ; 15                            ;
; 5                                           ; 12                            ;
; 6                                           ; 16                            ;
; 7                                           ; 17                            ;
; 8                                           ; 23                            ;
; 9                                           ; 18                            ;
; 10                                          ; 19                            ;
; 11                                          ; 32                            ;
; 12                                          ; 37                            ;
; 13                                          ; 47                            ;
; 14                                          ; 40                            ;
; 15                                          ; 94                            ;
; 16                                          ; 437                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.58) ; Number of LABs  (Total = 850) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 121                           ;
; 1 Clock                            ; 652                           ;
; 1 Clock enable                     ; 168                           ;
; 1 Sync. clear                      ; 108                           ;
; 1 Sync. load                       ; 13                            ;
; 2 Clock enables                    ; 256                           ;
; 2 Clocks                           ; 26                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.65) ; Number of LABs  (Total = 850) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 8                             ;
; 3                                            ; 9                             ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 19                            ;
; 7                                            ; 7                             ;
; 8                                            ; 16                            ;
; 9                                            ; 14                            ;
; 10                                           ; 14                            ;
; 11                                           ; 21                            ;
; 12                                           ; 26                            ;
; 13                                           ; 29                            ;
; 14                                           ; 32                            ;
; 15                                           ; 51                            ;
; 16                                           ; 104                           ;
; 17                                           ; 37                            ;
; 18                                           ; 48                            ;
; 19                                           ; 56                            ;
; 20                                           ; 56                            ;
; 21                                           ; 45                            ;
; 22                                           ; 35                            ;
; 23                                           ; 37                            ;
; 24                                           ; 38                            ;
; 25                                           ; 20                            ;
; 26                                           ; 18                            ;
; 27                                           ; 22                            ;
; 28                                           ; 11                            ;
; 29                                           ; 8                             ;
; 30                                           ; 13                            ;
; 31                                           ; 4                             ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.60) ; Number of LABs  (Total = 850) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 23                            ;
; 2                                               ; 37                            ;
; 3                                               ; 43                            ;
; 4                                               ; 62                            ;
; 5                                               ; 63                            ;
; 6                                               ; 74                            ;
; 7                                               ; 51                            ;
; 8                                               ; 98                            ;
; 9                                               ; 73                            ;
; 10                                              ; 75                            ;
; 11                                              ; 45                            ;
; 12                                              ; 35                            ;
; 13                                              ; 27                            ;
; 14                                              ; 27                            ;
; 15                                              ; 29                            ;
; 16                                              ; 64                            ;
; 17                                              ; 7                             ;
; 18                                              ; 6                             ;
; 19                                              ; 4                             ;
; 20                                              ; 4                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.34) ; Number of LABs  (Total = 850) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 10                            ;
; 4                                            ; 14                            ;
; 5                                            ; 16                            ;
; 6                                            ; 11                            ;
; 7                                            ; 10                            ;
; 8                                            ; 17                            ;
; 9                                            ; 18                            ;
; 10                                           ; 17                            ;
; 11                                           ; 15                            ;
; 12                                           ; 14                            ;
; 13                                           ; 26                            ;
; 14                                           ; 30                            ;
; 15                                           ; 42                            ;
; 16                                           ; 33                            ;
; 17                                           ; 37                            ;
; 18                                           ; 38                            ;
; 19                                           ; 40                            ;
; 20                                           ; 33                            ;
; 21                                           ; 29                            ;
; 22                                           ; 33                            ;
; 23                                           ; 28                            ;
; 24                                           ; 34                            ;
; 25                                           ; 33                            ;
; 26                                           ; 39                            ;
; 27                                           ; 26                            ;
; 28                                           ; 24                            ;
; 29                                           ; 44                            ;
; 30                                           ; 58                            ;
; 31                                           ; 66                            ;
; 32                                           ; 3                             ;
; 33                                           ; 9                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                                                                                   ; Delay Added in ns ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_27        ; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                                                ; 46.8              ;
; CLOCK_27        ; CLOCK_27,openmips_min_sopc:openmips0|openmips:openmips0|LLbit_reg:LLbit_reg0|LLbit_o                                                                   ; 6.0               ;
; CLOCK_27        ; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8],openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we ; 5.2               ;
; CLOCK_27,I/O    ; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                                                ; 1.3               ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                   ; Destination Register                                                                               ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd[4]                              ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 7.117             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[20]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 7.088             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[25]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 6.836             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[23]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[21]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[22]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[8]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[6]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[7]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[9]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[10]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[5]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[29]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[2]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[30]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[28]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[31]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[26]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[24]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[3]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[1]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[0]                            ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[27]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.663             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[16]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[17]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[13]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[11]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[18]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[14]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[12]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[19]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[15]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 4.197             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[5]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[7]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[2]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[4]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[6]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[3]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                           ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg2_o[28]                                   ; 4.057             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|cnt_o[1]                            ; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp_o[63]                              ; 3.518             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd[0]                              ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 3.047             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd[1]                              ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 3.047             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd[2]                              ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 3.047             ;
; openmips_min_sopc:openmips0|openmips:openmips0|id_ex:id_ex0|ex_wd[3]                              ; openmips_min_sopc:openmips0|openmips:openmips0|id:id0|reg1_o[11]                                   ; 3.047             ;
; openmips_min_sopc:openmips0|openmips:openmips0|pc_reg:pc_reg0|ce                                  ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 2.902             ;
; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.00 ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 2.902             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[6]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 2.125             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[5]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 2.125             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 2.125             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|cnt_o[0]                            ; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[63]                               ; 1.878             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[7]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.771             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[2]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.771             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.771             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[4]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.771             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_aluop[1]                        ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.771             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value                      ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.770             ;
; openmips_min_sopc:openmips0|openmips:openmips0|LLbit_reg:LLbit_reg0|LLbit_o                       ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.770             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_we                         ; openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[3] ; 1.770             ;
; SW[17]                                                                                            ; openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[63]                               ; 1.253             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[0]                       ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[30]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[0]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[1]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[5]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[4]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[3]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[2]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[29]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8]                        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[8]                       ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[9]         ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|cause_o[9]                        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[26]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[25]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[28]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[27]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[12]                      ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[10]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[10]                             ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[11]                             ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|cp0_cause[12]                             ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[11]                      ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[11]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                 ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|status_o[10]                      ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                  ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                  ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[2]            ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[3]            ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we                       ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[4]            ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                 ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[12]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                 ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[24]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[23]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[22]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
; openmips_min_sopc:openmips0|openmips:openmips0|ex_mem:ex_mem0|mem_current_inst_address[21]        ; openmips_min_sopc:openmips0|openmips:openmips0|if_id:if_id0|id_inst[4]                             ; 0.653             ;
+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "OpenMIPS_SOPC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 362 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OpenMIPS_SOPC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openmips0|openmips0|cp0_reg0|Mux0~1  from: datad  to: combout
    Info (332098): Cell: openmips0|openmips0|ctrl0|new_pc[31]~1  from: datab  to: combout
    Info (332098): Cell: openmips0|openmips0|ctrl0|new_pc[31]~1  from: datad  to: combout
    Info (332098): Cell: openmips0|openmips0|ex0|hilo_temp1[21]~2  from: datac  to: combout
    Info (332098): Cell: openmips0|openmips0|ex0|hilo_temp1[21]~3  from: datad  to: combout
    Info (332098): Cell: openmips0|openmips0|mem0|always5~0  from: datac  to: combout
    Info (332098): Cell: openmips0|openmips0|mem0|cp0_status[1]~1  from: datac  to: combout
    Info (332098): Cell: openmips0|openmips0|mem0|excepttype_o[3]~15  from: datad  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[30]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[30]
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|Selector300~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|stallreq_for_madd_msub
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|ex:ex0|hilo_temp1[21]~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|ctrl:ctrl0|new_pc[31]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always2~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|id:id0|always3~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|mem:mem0|Selector53~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~0
        Info (176357): Destination node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[31]~2
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips_min_sopc:openmips0|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 41.59 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 101 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Altera_Project/OpenMIPS_SOPC/output_files/OpenMIPS_SOPC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 312 warnings
    Info: Peak virtual memory: 806 megabytes
    Info: Processing ended: Thu Oct 20 17:09:10 2016
    Info: Elapsed time: 00:02:29
    Info: Total CPU time (on all processors): 00:02:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Altera_Project/OpenMIPS_SOPC/output_files/OpenMIPS_SOPC.fit.smsg.


