#  RVfpga SoC THE IMAGINATION UNIVERSITY PROGRAMME

Desarrollo de los laboratorios RVfpga de IMAGINATION. Se har谩 uso de los conocimientos adquiridos a lo largo del semestre, utlizando las herramientas verilog, verilator, gtkwave entre otros. Se realizar谩n los dos primeros laboratorios del curso de IMAGINATION.

##  Lab1

En este primer laboratorio se nos ense帽a la construcci贸n de un sistema RISC-V en un chip (SoC) a partir de bloques de construcci贸n.

Se empieza con la instalaci贸n y posterior uso de Verilog, crearemos nuestro proyecto con la ayuda de la gu铆a que se nos env铆a en el documento RVfpgaSoC.

En la creacion por bloques se agregan los modulos necesarios para el sistema y luego se hacen las conexiones entre estos, bits o buses, ya sean internas entre modulos o externas, el diagrama se presenta a continuaci贸n:

![Alt text](https://i.imgur.com/o1L9O9A.jpg)

###  Resultados

![Alt text](https://i.imgur.com/mNLRNXc.png)

C贸mo se puede observar por el gr谩fico anterior se lleg贸 hasta la 煤ltima parte como se nos indic贸 en la gu铆a, generando el bitstream de manera correcta.

##  Lab2




###  Conclusiones
-
-
-

###  Referencias
-
-
-

### Autores
Diego Julian Plaza Quintero - Est. Ingenieria electr贸nica - 2172310
<br/>
egoplaza20@gmail.com
<br/>
Carlos Alberto V谩squez Serrano - Est. Ingenieria electr贸nica - 2170449
<br/>
carlosalvase@gmail.com
