/****************************************************************************
 *     Copyright (c) 1999-2015, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Apr  1 11:23:13 2015
 *                 Full Compile MD5 Checksum  267f8e92d9b43928c0a06f1ab29c511c
 *                     (minus title and desc)
 *                 MD5 Checksum               0548f7f0a8e20364fd383a7aa29c0b86
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15956
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *                 Script Source              /home/pntruong/sbin/combo_header.pl
 *                 DVTSWVER                   n/a
 *
 *
 ***************************************************************************/

#ifndef BCHP_DFE_MISCDEC_H__
#define BCHP_DFE_MISCDEC_H__

/***************************************************************************
 *DFE_MISCDEC
 ***************************************************************************/
#define BCHP_DFE_MISCDEC_RESERVED_2              0x133c008 /* [RO] RESERVED_2 */
#define BCHP_DFE_MISCDEC_RESERVED_3              0x133c00c /* [RO] RESERVED_3 */
#define BCHP_DFE_MISCDEC_RESERVED_4              0x133c010 /* [RO] RESERVED_4 */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2    0x133c020 /* [RW] MISC_POWER_CONTROL_2 */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1    0x133c024 /* [RW] MISC_POWER_CONTROL_1 */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0    0x133c028 /* [RW] MISC_POWER_CONTROL_0 */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2 0x133c02c /* [RW] MISC_MODULATION_FMT_RESET_CONTROL_2 */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1    0x133c030 /* [RW] MISC_RESET_CONTROL_1 */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0    0x133c034 /* [RW] MISC_RESET_CONTROL_0 */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1 0x133c038 /* [RW] MISC_OUTPUT_FMT_CNTRL_1 */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0 0x133c03c /* [RW] MISC_OUTPUT_FMT_CNTRL_0 */
#define BCHP_DFE_MISCDEC_MISC_RESERVED_0         0x133c040 /* [RO] MISC_RESERVED_0 */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL       0x133c044 /* [RW] MISC_TEST_MUX_SEL */
#define BCHP_DFE_MISCDEC_MISC_RESERVED_1         0x133c048 /* [RO] MISC_RESERVED_1 */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_3         0x133c04c /* [RO] MISC_TEST_MUX_3 */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_2         0x133c050 /* [RO] MISC_TEST_MUX_2 */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_1         0x133c054 /* [RO] MISC_TEST_MUX_1 */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_0         0x133c058 /* [RO] MISC_TEST_MUX_0 */
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_15_8_ACC_EN 0x133c05c /* [RW] MISC_DW_GPIO_15_8_ACC_EN */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DOUT     0x133c060 /* [RW] MISC_GPIO_15_8_DOUT */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DIN      0x133c064 /* [RO] MISC_GPIO_15_8_DIN */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_OEN      0x133c068 /* [RW] MISC_GPIO_15_8_OEN */
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_7_0_ACC_EN 0x133c06c /* [RW] MISC_DW_GPIO_7_0_ACC_EN */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DOUT      0x133c070 /* [RW] MISC_GPIO_7_0_DOUT */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DIN       0x133c074 /* [RO] MISC_GPIO_7_0_DIN */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_OEN       0x133c078 /* [RW] MISC_GPIO_7_0_OEN */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_2    0x133c090 /* [RW] MISC_RAM_VER_VALUE_2 */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_1    0x133c094 /* [RW] MISC_RAM_VER_VALUE_1 */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_0    0x133c098 /* [RW] MISC_RAM_VER_VALUE_0 */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL 0x133c0a4 /* [RW] MISC_FDC_AGC_DAC_CLK_CNTRL */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL 0x133c0a8 /* [RW] MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL 0x133c0ac /* [RW] MISC_CORE_PADS_OE_CNTRL */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN         0x133c0b0 /* [RW] MISC_DFE_INT_EN */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS     0x133c0b4 /* [RW] MISC_DFE_INT_STATUS */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR        0x133c0b8 /* [WO] MISC_DFE_INT_CLR */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28 0x133c15c /* [RW] MISC_MEM_READ_MARGIN_28 */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29 0x133c160 /* [RW] MISC_MEM_READ_MARGIN_29 */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT             0x133c164 /* [RW] MISC_FS_CNT */
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1         0x133c168 /* [RW] MISC_FS_FBDIV_1 */
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_0         0x133c16c /* [RW] MISC_FS_FBDIV_0 */
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV          0x133c170 /* [RW] MISC_FS_REFDIV */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3    0x133c174 /* [RW] MISC_POWER_CONTROL_3 */
#define BCHP_DFE_MISCDEC_MISC_DFE_CORE_ID        0x133c178 /* [RO] MISC_DFE_CORE_ID */
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL   0x133c188 /* [RW] MISC_DVBT_DMA_CONTROL */
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START     0x133c18c /* [WO] MISC_AGC_SYNC_START */

/***************************************************************************
 *RESERVED_2 - RESERVED_2
 ***************************************************************************/
/* DFE_MISCDEC :: RESERVED_2 :: reserved0 [07:00] */
#define BCHP_DFE_MISCDEC_RESERVED_2_reserved0_MASK                 0xff
#define BCHP_DFE_MISCDEC_RESERVED_2_reserved0_SHIFT                0

/***************************************************************************
 *RESERVED_3 - RESERVED_3
 ***************************************************************************/
/* DFE_MISCDEC :: RESERVED_3 :: reserved0 [07:00] */
#define BCHP_DFE_MISCDEC_RESERVED_3_reserved0_MASK                 0xff
#define BCHP_DFE_MISCDEC_RESERVED_3_reserved0_SHIFT                0

/***************************************************************************
 *RESERVED_4 - RESERVED_4
 ***************************************************************************/
/* DFE_MISCDEC :: RESERVED_4 :: reserved0 [07:00] */
#define BCHP_DFE_MISCDEC_RESERVED_4_reserved0_MASK                 0xff
#define BCHP_DFE_MISCDEC_RESERVED_4_reserved0_SHIFT                0

/***************************************************************************
 *MISC_POWER_CONTROL_2 - MISC_POWER_CONTROL_2
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: fiji_power_down [07:07] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fiji_power_down_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fiji_power_down_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fiji_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: fdc_power_down [06:06] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fdc_power_down_MASK  0x40
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fdc_power_down_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fdc_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: psd_power_down [05:05] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_psd_power_down_MASK  0x20
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_psd_power_down_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_psd_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: bert_power_down [04:04] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_bert_power_down_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_bert_power_down_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_bert_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: ntsc_power_down [03:03] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ntsc_power_down_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ntsc_power_down_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ntsc_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: dvbt_power_down [02:02] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_dvbt_power_down_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_dvbt_power_down_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_dvbt_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: ofs_pwr_down [01:01] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ofs_pwr_down_MASK    0x02
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ofs_pwr_down_SHIFT   1
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_ofs_pwr_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_2 :: fec_power_down [00:00] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fec_power_down_MASK  0x01
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fec_power_down_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_2_fec_power_down_DEFAULT 0x00

/***************************************************************************
 *MISC_POWER_CONTROL_1 - MISC_POWER_CONTROL_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: serdeser_power_down [07:07] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_serdeser_power_down_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_serdeser_power_down_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_serdeser_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: front_end_power_down [06:06] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_front_end_power_down_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_front_end_power_down_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_front_end_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: agc_power_down [05:05] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_agc_power_down_MASK  0x20
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_agc_power_down_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_agc_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: fir_4_power_down [04:04] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_4_power_down_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_4_power_down_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_4_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: fir_3_power_down [03:03] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_3_power_down_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_3_power_down_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_3_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: fir_2_power_down [02:02] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_2_power_down_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_2_power_down_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_2_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: fir_1_power_down [01:01] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_1_power_down_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_1_power_down_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_1_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_1 :: fir_0_power_down [00:00] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_0_power_down_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_0_power_down_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_1_fir_0_power_down_DEFAULT 0x00

/***************************************************************************
 *MISC_POWER_CONTROL_0 - MISC_POWER_CONTROL_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: eq_complete_power_down [07:07] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_eq_complete_power_down_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_eq_complete_power_down_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_eq_complete_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: rest_of_eq_power_down [06:06] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_rest_of_eq_power_down_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_rest_of_eq_power_down_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_rest_of_eq_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: reserved0 [05:05] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_reserved0_MASK       0x20
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_reserved0_SHIFT      5

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: iir_4_power_down [04:04] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_4_power_down_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_4_power_down_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_4_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: iir_3_power_down [03:03] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_3_power_down_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_3_power_down_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_3_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: iir_2_power_down [02:02] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_2_power_down_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_2_power_down_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_2_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: iir_1_power_down [01:01] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_1_power_down_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_1_power_down_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_1_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_0 :: iir_0_power_down [00:00] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_0_power_down_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_0_power_down_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_0_iir_0_power_down_DEFAULT 0x00

/***************************************************************************
 *MISC_MODULATION_FMT_RESET_CONTROL_2 - MISC_MODULATION_FMT_RESET_CONTROL_2
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: OFS_burst_rate [07:07] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_OFS_burst_rate_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_OFS_burst_rate_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_OFS_burst_rate_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: soft_reset_adc0_fifo [06:06] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_soft_reset_adc0_fifo_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_soft_reset_adc0_fifo_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_soft_reset_adc0_fifo_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: agc_aux_select_enable [05:05] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_agc_aux_select_enable_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_agc_aux_select_enable_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_agc_aux_select_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: shared_ram_control_sel [04:04] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_shared_ram_control_sel_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_shared_ram_control_sel_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_shared_ram_control_sel_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: ofs_input_sel [03:03] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_ofs_input_sel_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_ofs_input_sel_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_ofs_input_sel_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_MODULATION_FMT_RESET_CONTROL_2 :: reserved0 [02:00] */
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_reserved0_MASK 0x07
#define BCHP_DFE_MISCDEC_MISC_MODULATION_FMT_RESET_CONTROL_2_reserved0_SHIFT 0

/***************************************************************************
 *MISC_RESET_CONTROL_1 - MISC_RESET_CONTROL_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: reserved0 [07:07] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_reserved0_MASK       0x80
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_reserved0_SHIFT      7

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: soft_shutdown_status [06:06] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_status_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_status_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_status_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: soft_shutdown [05:05] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_MASK   0x20
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_SHIFT  5
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_shutdown_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: reserved1 [04:04] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_reserved1_MASK       0x10
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_reserved1_SHIFT      4

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: ntsc_flip_plt_comp_fltr [03:03] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_ntsc_flip_plt_comp_fltr_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_ntsc_flip_plt_comp_fltr_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_ntsc_flip_plt_comp_fltr_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: soft_reset_to_fdc [02:02] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: soft_reset_to_fdc_internal_agc [01:01] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_internal_agc_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_internal_agc_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_internal_agc_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_1 :: soft_reset_to_fdc_external_agc [00:00] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_external_agc_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_external_agc_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_1_soft_reset_to_fdc_external_agc_DEFAULT 0x00

/***************************************************************************
 *MISC_RESET_CONTROL_0 - MISC_RESET_CONTROL_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_bert [07:07] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_bert_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_bert_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_bert_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_ntsc [06:06] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ntsc_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ntsc_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ntsc_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_dvbt [05:05] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_dvbt_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_dvbt_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_dvbt_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_ofs [04:04] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ofs_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ofs_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_ofs_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_fec [03:03] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fec_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fec_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fec_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_equalizer [02:02] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_equalizer_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_equalizer_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_equalizer_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_fe [01:01] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fe_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fe_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_fe_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_RESET_CONTROL_0 :: soft_reset_to_agc [00:00] */
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_agc_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_agc_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_RESET_CONTROL_0_soft_reset_to_agc_DEFAULT 0x00

/***************************************************************************
 *MISC_OUTPUT_FMT_CNTRL_1 - MISC_OUTPUT_FMT_CNTRL_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_1 :: mpeg_output_enable [07:07] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_output_enable_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_output_enable_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_output_enable_DEFAULT 0x01

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_1 :: mpeg_dis_pkt_hdr [06:06] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dis_pkt_hdr_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dis_pkt_hdr_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dis_pkt_hdr_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_1 :: mpeg_dfmt_pol_3_0 [05:02] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_pol_3_0_MASK 0x3c
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_pol_3_0_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_pol_3_0_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_1 :: mpeg_dfmt_1_0 [01:00] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_1_0_MASK 0x03
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_1_0_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_1_mpeg_dfmt_1_0_DEFAULT 0x01

/***************************************************************************
 *MISC_OUTPUT_FMT_CNTRL_0 - MISC_OUTPUT_FMT_CNTRL_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_0 :: reserved0 [07:06] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_reserved0_MASK    0xc0
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_reserved0_SHIFT   6

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_0 :: mpeg_flip_bit7_bit0 [05:05] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mpeg_flip_bit7_bit0_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mpeg_flip_bit7_bit0_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mpeg_flip_bit7_bit0_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_0 :: mau_uc_access_address_range_error [04:04] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_uc_access_address_range_error_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_uc_access_address_range_error_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_uc_access_address_range_error_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_0 :: mau_i2c_access_addr_range_error [03:03] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_i2c_access_addr_range_error_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_i2c_access_addr_range_error_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_mau_i2c_access_addr_range_error_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_OUTPUT_FMT_CNTRL_0 :: reserved1 [02:00] */
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_reserved1_MASK    0x07
#define BCHP_DFE_MISCDEC_MISC_OUTPUT_FMT_CNTRL_0_reserved1_SHIFT   0

/***************************************************************************
 *MISC_RESERVED_0 - MISC_RESERVED_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RESERVED_0 :: reserved0 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_RESERVED_0_reserved0_MASK            0xff
#define BCHP_DFE_MISCDEC_MISC_RESERVED_0_reserved0_SHIFT           0

/***************************************************************************
 *MISC_TEST_MUX_SEL - MISC_TEST_MUX_SEL
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_TEST_MUX_SEL :: test_mux_enable [07:07] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_enable_MASK    0x80
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_enable_SHIFT   7
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_TEST_MUX_SEL :: reserved0 [06:06] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_reserved0_MASK          0x40
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_reserved0_SHIFT         6

/* DFE_MISCDEC :: MISC_TEST_MUX_SEL :: test_mux_core_sel [05:00] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_core_sel_MASK  0x3f
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_core_sel_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_SEL_test_mux_core_sel_DEFAULT 0x00

/***************************************************************************
 *MISC_RESERVED_1 - MISC_RESERVED_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RESERVED_1 :: reserved0 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_RESERVED_1_reserved0_MASK            0xff
#define BCHP_DFE_MISCDEC_MISC_RESERVED_1_reserved0_SHIFT           0

/***************************************************************************
 *MISC_TEST_MUX_3 - MISC_TEST_MUX_3
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_TEST_MUX_3 :: test_mux_output_3 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_3_test_mux_output_3_MASK    0xff
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_3_test_mux_output_3_SHIFT   0
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_3_test_mux_output_3_DEFAULT 0x00

/***************************************************************************
 *MISC_TEST_MUX_2 - MISC_TEST_MUX_2
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_TEST_MUX_2 :: test_mux_output_2 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_2_test_mux_output_2_MASK    0xff
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_2_test_mux_output_2_SHIFT   0
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_2_test_mux_output_2_DEFAULT 0x00

/***************************************************************************
 *MISC_TEST_MUX_1 - MISC_TEST_MUX_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_TEST_MUX_1 :: test_mux_output_1 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_1_test_mux_output_1_MASK    0xff
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_1_test_mux_output_1_SHIFT   0
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_1_test_mux_output_1_DEFAULT 0x00

/***************************************************************************
 *MISC_TEST_MUX_0 - MISC_TEST_MUX_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_TEST_MUX_0 :: test_mux_output_0 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_0_test_mux_output_0_MASK    0xff
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_0_test_mux_output_0_SHIFT   0
#define BCHP_DFE_MISCDEC_MISC_TEST_MUX_0_test_mux_output_0_DEFAULT 0x00

/***************************************************************************
 *MISC_DW_GPIO_15_8_ACC_EN - MISC_DW_GPIO_15_8_ACC_EN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DW_GPIO_15_8_ACC_EN :: gpio_15_8_access_enable [07:00] */
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_15_8_ACC_EN_gpio_15_8_access_enable_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_15_8_ACC_EN_gpio_15_8_access_enable_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_15_8_ACC_EN_gpio_15_8_access_enable_DEFAULT 0x00

/***************************************************************************
 *MISC_GPIO_15_8_DOUT - MISC_GPIO_15_8_DOUT
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_15_8_DOUT :: gpio_15_8_data_output [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DOUT_gpio_15_8_data_output_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DOUT_gpio_15_8_data_output_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DOUT_gpio_15_8_data_output_DEFAULT 0x00

/***************************************************************************
 *MISC_GPIO_15_8_DIN - MISC_GPIO_15_8_DIN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_15_8_DIN :: gpio_15_8_data_input [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DIN_gpio_15_8_data_input_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DIN_gpio_15_8_data_input_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_DIN_gpio_15_8_data_input_DEFAULT 0x00

/***************************************************************************
 *MISC_GPIO_15_8_OEN - MISC_GPIO_15_8_OEN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_15_8_OEN :: gpio_oen [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_OEN_gpio_oen_MASK          0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_OEN_gpio_oen_SHIFT         0
#define BCHP_DFE_MISCDEC_MISC_GPIO_15_8_OEN_gpio_oen_DEFAULT       0xff

/***************************************************************************
 *MISC_DW_GPIO_7_0_ACC_EN - MISC_DW_GPIO_7_0_ACC_EN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DW_GPIO_7_0_ACC_EN :: gpio_7_0_access_enable [07:00] */
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_7_0_ACC_EN_gpio_7_0_access_enable_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_7_0_ACC_EN_gpio_7_0_access_enable_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_DW_GPIO_7_0_ACC_EN_gpio_7_0_access_enable_DEFAULT 0x00

/***************************************************************************
 *MISC_GPIO_7_0_DOUT - MISC_GPIO_7_0_DOUT
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_7_0_DOUT :: gpio_7_0_data_output [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DOUT_gpio_7_0_data_output_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DOUT_gpio_7_0_data_output_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DOUT_gpio_7_0_data_output_DEFAULT 0x00

/***************************************************************************
 *MISC_GPIO_7_0_DIN - MISC_GPIO_7_0_DIN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_7_0_DIN :: gpio_7_0_data_input [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DIN_gpio_7_0_data_input_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DIN_gpio_7_0_data_input_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_DIN_gpio_7_0_data_input_DEFAULT 0xff

/***************************************************************************
 *MISC_GPIO_7_0_OEN - MISC_GPIO_7_0_OEN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_GPIO_7_0_OEN :: gpio_oen [07:00] */
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_OEN_gpio_oen_MASK           0xff
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_OEN_gpio_oen_SHIFT          0
#define BCHP_DFE_MISCDEC_MISC_GPIO_7_0_OEN_gpio_oen_DEFAULT        0xff

/***************************************************************************
 *MISC_RAM_VER_VALUE_2 - MISC_RAM_VER_VALUE_2
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RAM_VER_VALUE_2 :: ram_version_23_16 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_2_ram_version_23_16_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_2_ram_version_23_16_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_2_ram_version_23_16_DEFAULT 0x00

/***************************************************************************
 *MISC_RAM_VER_VALUE_1 - MISC_RAM_VER_VALUE_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RAM_VER_VALUE_1 :: ram_version_15_8 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_1_ram_version_15_8_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_1_ram_version_15_8_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_1_ram_version_15_8_DEFAULT 0x00

/***************************************************************************
 *MISC_RAM_VER_VALUE_0 - MISC_RAM_VER_VALUE_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_RAM_VER_VALUE_0 :: ram_version_7_0 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_0_ram_version_7_0_MASK 0xff
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_0_ram_version_7_0_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_RAM_VER_VALUE_0_ram_version_7_0_DEFAULT 0x00

/***************************************************************************
 *MISC_FDC_AGC_DAC_CLK_CNTRL - MISC_FDC_AGC_DAC_CLK_CNTRL
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_FDC_AGC_DAC_CLK_CNTRL :: reserved0 [07:06] */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved0_MASK 0xc0
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved0_SHIFT 6

/* DFE_MISCDEC :: MISC_FDC_AGC_DAC_CLK_CNTRL :: swap_adc [05:05] */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_swap_adc_MASK  0x20
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_swap_adc_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_swap_adc_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_FDC_AGC_DAC_CLK_CNTRL :: reserved1 [04:02] */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved1_MASK 0x1c
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved1_SHIFT 2

/* DFE_MISCDEC :: MISC_FDC_AGC_DAC_CLK_CNTRL :: dw8051_rxtx_en [01:01] */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_dw8051_rxtx_en_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_dw8051_rxtx_en_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_dw8051_rxtx_en_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_FDC_AGC_DAC_CLK_CNTRL :: reserved2 [00:00] */
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved2_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_FDC_AGC_DAC_CLK_CNTRL_reserved2_SHIFT 0

/***************************************************************************
 *MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL - MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: i2c_core_only_enable [07:07] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_core_only_enable_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_core_only_enable_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_core_only_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: i2c_ram_access_enable [06:06] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_ram_access_enable_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_ram_access_enable_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_i2c_ram_access_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: uc_fec_ram_access_enable [05:05] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_uc_fec_ram_access_enable_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_uc_fec_ram_access_enable_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_uc_fec_ram_access_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: reserved0 [04:04] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_reserved0_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_reserved0_SHIFT 4

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: psd_ram_access_enable [03:03] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_access_enable_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_access_enable_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_access_enable_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: psd_ram_selection [02:02] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_selection_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_selection_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_psd_ram_selection_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL :: legacy_register [01:00] */
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_legacy_register_MASK 0x03
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_legacy_register_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_UC_FEC_PSD_AGC_RAM_I2C_CNTRL_legacy_register_DEFAULT 0x00

/***************************************************************************
 *MISC_CORE_PADS_OE_CNTRL - MISC_CORE_PADS_OE_CNTRL
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_CORE_PADS_OE_CNTRL :: reserved0 [07:06] */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_reserved0_MASK    0xc0
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_reserved0_SHIFT   6

/* DFE_MISCDEC :: MISC_CORE_PADS_OE_CNTRL :: pgm_agc2_pads_oen [05:05] */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc2_pads_oen_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc2_pads_oen_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc2_pads_oen_DEFAULT 0x01

/* DFE_MISCDEC :: MISC_CORE_PADS_OE_CNTRL :: pgm_agc1_pads_oen [04:04] */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc1_pads_oen_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc1_pads_oen_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_agc1_pads_oen_DEFAULT 0x01

/* DFE_MISCDEC :: MISC_CORE_PADS_OE_CNTRL :: reserved1 [03:02] */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_reserved1_MASK    0x0c
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_reserved1_SHIFT   2

/* DFE_MISCDEC :: MISC_CORE_PADS_OE_CNTRL :: pgm_fdc_input_select [01:00] */
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_fdc_input_select_MASK 0x03
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_fdc_input_select_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_CORE_PADS_OE_CNTRL_pgm_fdc_input_select_DEFAULT 0x00

/***************************************************************************
 *MISC_DFE_INT_EN - MISC_DFE_INT_EN
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DFE_INT_EN :: reserved0 [07:03] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_reserved0_MASK            0xf8
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_reserved0_SHIFT           3

/* DFE_MISCDEC :: MISC_DFE_INT_EN :: dfe_sync_loss_int_en [02:02] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_sync_loss_int_en_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_sync_loss_int_en_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_sync_loss_int_en_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DFE_INT_EN :: dfe_done_int_en [01:01] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_done_int_en_MASK      0x02
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_done_int_en_SHIFT     1
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_done_int_en_DEFAULT   0x00

/* DFE_MISCDEC :: MISC_DFE_INT_EN :: dfe_gpio_int_en [00:00] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_gpio_int_en_MASK      0x01
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_gpio_int_en_SHIFT     0
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_EN_dfe_gpio_int_en_DEFAULT   0x00

/***************************************************************************
 *MISC_DFE_INT_STATUS - MISC_DFE_INT_STATUS
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DFE_INT_STATUS :: reserved0 [07:03] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_reserved0_MASK        0xf8
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_reserved0_SHIFT       3

/* DFE_MISCDEC :: MISC_DFE_INT_STATUS :: dfe_sync_loss_int_status [02:02] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_sync_loss_int_status_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_sync_loss_int_status_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_sync_loss_int_status_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DFE_INT_STATUS :: dfe_done_int_status [01:01] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_done_int_status_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_done_int_status_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_done_int_status_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DFE_INT_STATUS :: dfe_gpio_int_status [00:00] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_gpio_int_status_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_gpio_int_status_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_STATUS_dfe_gpio_int_status_DEFAULT 0x00

/***************************************************************************
 *MISC_DFE_INT_CLR - MISC_DFE_INT_CLR
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DFE_INT_CLR :: reserved0 [07:03] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_reserved0_MASK           0xf8
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_reserved0_SHIFT          3

/* DFE_MISCDEC :: MISC_DFE_INT_CLR :: dfe_sync_loss_int_clr [02:02] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_sync_loss_int_clr_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_sync_loss_int_clr_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_sync_loss_int_clr_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DFE_INT_CLR :: dfe_done_int_clr [01:01] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_done_int_clr_MASK    0x02
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_done_int_clr_SHIFT   1
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_done_int_clr_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DFE_INT_CLR :: dfe_gpio_int_clr [00:00] */
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_gpio_int_clr_MASK    0x01
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_gpio_int_clr_SHIFT   0
#define BCHP_DFE_MISCDEC_MISC_DFE_INT_CLR_dfe_gpio_int_clr_DEFAULT 0x00

/***************************************************************************
 *MISC_MEM_READ_MARGIN_28 - MISC_MEM_READ_MARGIN_28
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_MEM_READ_MARGIN_28 :: reserved0 [07:05] */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28_reserved0_MASK    0xe0
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28_reserved0_SHIFT   5

/* DFE_MISCDEC :: MISC_MEM_READ_MARGIN_28 :: dram_offset_9_5 [04:00] */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28_dram_offset_9_5_MASK 0x1f
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28_dram_offset_9_5_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_28_dram_offset_9_5_DEFAULT 0x01

/***************************************************************************
 *MISC_MEM_READ_MARGIN_29 - MISC_MEM_READ_MARGIN_29
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_MEM_READ_MARGIN_29 :: reserved0 [07:05] */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29_reserved0_MASK    0xe0
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29_reserved0_SHIFT   5

/* DFE_MISCDEC :: MISC_MEM_READ_MARGIN_29 :: dram_offset_4_0 [04:00] */
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29_dram_offset_4_0_MASK 0x1f
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29_dram_offset_4_0_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_MEM_READ_MARGIN_29_dram_offset_4_0_DEFAULT 0x09

/***************************************************************************
 *MISC_FS_CNT - MISC_FS_CNT
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_FS_CNT :: reserved0 [07:07] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_reserved0_MASK                0x80
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_reserved0_SHIFT               7

/* DFE_MISCDEC :: MISC_FS_CNT :: fs_atben [06:06] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atben_MASK                 0x40
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atben_SHIFT                6
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atben_DEFAULT              0x00

/* DFE_MISCDEC :: MISC_FS_CNT :: fs_atbsel [05:04] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atbsel_MASK                0x30
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atbsel_SHIFT               4
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_atbsel_DEFAULT             0x00

/* DFE_MISCDEC :: MISC_FS_CNT :: fs_lock_indicator [03:03] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_lock_indicator_MASK        0x08
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_lock_indicator_SHIFT       3
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_lock_indicator_DEFAULT     0x00

/* DFE_MISCDEC :: MISC_FS_CNT :: fs_en [02:02] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_en_MASK                    0x04
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_en_SHIFT                   2
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_en_DEFAULT                 0x00

/* DFE_MISCDEC :: MISC_FS_CNT :: fs_cp_ctrl [01:00] */
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_cp_ctrl_MASK               0x03
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_cp_ctrl_SHIFT              0
#define BCHP_DFE_MISCDEC_MISC_FS_CNT_fs_cp_ctrl_DEFAULT            0x00

/***************************************************************************
 *MISC_FS_FBDIV_1 - MISC_FS_FBDIV_1
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_FS_FBDIV_1 :: reserved0 [07:02] */
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1_reserved0_MASK            0xfc
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1_reserved0_SHIFT           2

/* DFE_MISCDEC :: MISC_FS_FBDIV_1 :: fs_fb_div_9_8 [01:00] */
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1_fs_fb_div_9_8_MASK        0x03
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1_fs_fb_div_9_8_SHIFT       0
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_1_fs_fb_div_9_8_DEFAULT     0x00

/***************************************************************************
 *MISC_FS_FBDIV_0 - MISC_FS_FBDIV_0
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_FS_FBDIV_0 :: fs_fb_div_7_0 [07:00] */
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_0_fs_fb_div_7_0_MASK        0xff
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_0_fs_fb_div_7_0_SHIFT       0
#define BCHP_DFE_MISCDEC_MISC_FS_FBDIV_0_fs_fb_div_7_0_DEFAULT     0x00

/***************************************************************************
 *MISC_FS_REFDIV - MISC_FS_REFDIV
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_FS_REFDIV :: reserved0 [07:07] */
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV_reserved0_MASK             0x80
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV_reserved0_SHIFT            7

/* DFE_MISCDEC :: MISC_FS_REFDIV :: fs_ref_div [06:00] */
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV_fs_ref_div_MASK            0x7f
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV_fs_ref_div_SHIFT           0
#define BCHP_DFE_MISCDEC_MISC_FS_REFDIV_fs_ref_div_DEFAULT         0x00

/***************************************************************************
 *MISC_POWER_CONTROL_3 - MISC_POWER_CONTROL_3
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: iir_6_power_down [07:07] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_6_power_down_MASK 0x80
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_6_power_down_SHIFT 7
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_6_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: iir_5_power_down [06:06] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_5_power_down_MASK 0x40
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_5_power_down_SHIFT 6
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_iir_5_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_10_power_down [05:05] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_10_power_down_MASK 0x20
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_10_power_down_SHIFT 5
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_10_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_9_power_down [04:04] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_9_power_down_MASK 0x10
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_9_power_down_SHIFT 4
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_9_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_8_power_down [03:03] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_8_power_down_MASK 0x08
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_8_power_down_SHIFT 3
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_8_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_7_power_down [02:02] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_7_power_down_MASK 0x04
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_7_power_down_SHIFT 2
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_7_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_6_power_down [01:01] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_6_power_down_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_6_power_down_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_6_power_down_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_POWER_CONTROL_3 :: fir_5_power_down [00:00] */
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_5_power_down_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_5_power_down_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_POWER_CONTROL_3_fir_5_power_down_DEFAULT 0x00

/***************************************************************************
 *MISC_DFE_CORE_ID - MISC_DFE_CORE_ID
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DFE_CORE_ID :: dfe_core_id [07:00] */
#define BCHP_DFE_MISCDEC_MISC_DFE_CORE_ID_dfe_core_id_MASK         0xff
#define BCHP_DFE_MISCDEC_MISC_DFE_CORE_ID_dfe_core_id_SHIFT        0
#define BCHP_DFE_MISCDEC_MISC_DFE_CORE_ID_dfe_core_id_DEFAULT      0x01

/***************************************************************************
 *MISC_DVBT_DMA_CONTROL - MISC_DVBT_DMA_CONTROL
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_DVBT_DMA_CONTROL :: reserved0 [07:02] */
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_reserved0_MASK      0xfc
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_reserved0_SHIFT     2

/* DFE_MISCDEC :: MISC_DVBT_DMA_CONTROL :: dvbt_dma_start_abort_active [01:01] */
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_start_abort_active_MASK 0x02
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_start_abort_active_SHIFT 1
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_start_abort_active_DEFAULT 0x00

/* DFE_MISCDEC :: MISC_DVBT_DMA_CONTROL :: dvbt_dma_enable [00:00] */
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_enable_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_enable_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_DVBT_DMA_CONTROL_dvbt_dma_enable_DEFAULT 0x00

/***************************************************************************
 *MISC_AGC_SYNC_START - MISC_AGC_SYNC_START
 ***************************************************************************/
/* DFE_MISCDEC :: MISC_AGC_SYNC_START :: reserved0 [07:01] */
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START_reserved0_MASK        0xfe
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START_reserved0_SHIFT       1

/* DFE_MISCDEC :: MISC_AGC_SYNC_START :: agc_synchronizer_start [00:00] */
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START_agc_synchronizer_start_MASK 0x01
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START_agc_synchronizer_start_SHIFT 0
#define BCHP_DFE_MISCDEC_MISC_AGC_SYNC_START_agc_synchronizer_start_DEFAULT 0x00

#endif /* #ifndef BCHP_DFE_MISCDEC_H__ */

/* End of File */
