# Five stage RISC-V CPU
## Introduction
支援 RV32I 指令集。\
設計為自己設計的，測試資料為課堂提供。\
此階段 Instruction memory, Data memory 直接與 CPU 相接。
## Schematic
![image](https://github.com/Rex1110/5-stage-RISC-V-CPU/assets/123956376/9aa279ed-cc1f-4d30-8fbd-e5361d19defc)
