Fitter report for CPU_ON_DE0
Fri Dec 08 17:22:53 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 08 17:22:53 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPU_ON_DE0                                      ;
; Top-level Entity Name              ; CPU_ON_DE0                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,074 / 15,408 ( 13 % )                         ;
;     Total combinational functions  ; 2,045 / 15,408 ( 13 % )                         ;
;     Dedicated logic registers      ; 117 / 15,408 ( < 1 % )                          ;
; Total registers                    ; 117                                             ;
; Total pins                         ; 47 / 347 ( 14 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength               ;
; HEX0[1]  ; Missing drive strength               ;
; HEX0[2]  ; Missing drive strength               ;
; HEX0[3]  ; Missing drive strength               ;
; HEX0[4]  ; Missing drive strength               ;
; HEX0[5]  ; Missing drive strength               ;
; HEX0[6]  ; Missing drive strength               ;
; HEX1[0]  ; Missing drive strength               ;
; HEX1[1]  ; Missing drive strength               ;
; HEX1[2]  ; Missing drive strength               ;
; HEX1[3]  ; Missing drive strength               ;
; HEX1[4]  ; Missing drive strength               ;
; HEX1[5]  ; Missing drive strength               ;
; HEX1[6]  ; Missing drive strength               ;
; HEX2[0]  ; Missing drive strength               ;
; HEX2[1]  ; Missing drive strength               ;
; HEX2[2]  ; Missing drive strength               ;
; HEX2[3]  ; Missing drive strength               ;
; HEX2[4]  ; Missing drive strength               ;
; HEX2[5]  ; Missing drive strength               ;
; HEX2[6]  ; Missing drive strength               ;
; HEX3[0]  ; Missing drive strength               ;
; HEX3[1]  ; Missing drive strength               ;
; HEX3[2]  ; Missing drive strength               ;
; HEX3[3]  ; Missing drive strength               ;
; HEX3[4]  ; Missing drive strength               ;
; HEX3[5]  ; Missing drive strength               ;
; HEX3[6]  ; Missing drive strength               ;
; led[0]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[4]   ; Missing drive strength and slew rate ;
; led[5]   ; Missing drive strength and slew rate ;
; led[6]   ; Missing drive strength and slew rate ;
; led[7]   ; Missing drive strength and slew rate ;
; led[8]   ; Missing drive strength and slew rate ;
; led[9]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2287 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2287 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2277    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/A610/Desktop/hdl/CPU_ON_DE0 _HEX/output_files/CPU_ON_DE0.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,074 / 15,408 ( 13 % ) ;
;     -- Combinational with no register       ; 1957                    ;
;     -- Register only                        ; 29                      ;
;     -- Combinational with a register        ; 88                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1082                    ;
;     -- 3 input functions                    ; 871                     ;
;     -- <=2 input functions                  ; 92                      ;
;     -- Register only                        ; 29                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2025                    ;
;     -- arithmetic mode                      ; 20                      ;
;                                             ;                         ;
; Total registers*                            ; 117 / 17,068 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 117 / 15,408 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 152 / 963 ( 16 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 47 / 347 ( 14 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 20                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 20 / 20 ( 100 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 8%            ;
; Peak interconnect usage (total/H/V)         ; 30% / 26% / 34%         ;
; Maximum fan-out                             ; 296                     ;
; Highest non-global fan-out                  ; 296                     ;
; Total fan-out                               ; 7665                    ;
; Average fan-out                             ; 3.31                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2074 / 15408 ( 13 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1957                  ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;     -- Combinational with a register        ; 88                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1082                  ; 0                              ;
;     -- 3 input functions                    ; 871                   ; 0                              ;
;     -- <=2 input functions                  ; 92                    ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2025                  ; 0                              ;
;     -- arithmetic mode                      ; 20                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 117                   ; 0                              ;
;     -- Dedicated logic registers            ; 117 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 152 / 963 ( 16 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 47                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 20 / 24 ( 83 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7660                  ; 5                              ;
;     -- Registered Connections               ; 477                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 9                     ; 0                              ;
;     -- Output Ports                         ; 38                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk            ; B12   ; 7        ; 19           ; 29           ; 7            ; 117                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ex_mem_addr[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; mem_mux_sw     ; D2    ; 1        ; 0            ; 25           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; reset          ; H2    ; 1        ; 0            ; 21           ; 7            ; 296                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]  ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]  ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]  ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]  ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]  ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]  ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]  ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]  ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[8]  ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[9]  ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; HEX3[0]                 ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; HEX2[4]                 ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; HEX2[5]                 ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; HEX1[5]                 ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; HEX0[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; HEX1[6]                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; HEX1[2]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; HEX1[3]                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; HEX1[4]                 ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; HEX1[0]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; HEX1[1]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; HEX0[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; HEX0[1]                 ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 33 ( 67 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 29 / 47 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; led[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; led[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; led[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; led[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; mem_mux_sw                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; led[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; HEX0[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; led[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; ex_mem_addr[3]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; ex_mem_addr[4]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; reset                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; ex_mem_addr[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; ex_mem_addr[2]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; ex_mem_addr[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; ex_mem_addr[5]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                             ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name   ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------+--------------+
; |CPU_ON_DE0                ; 2074 (34)   ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 47   ; 0            ; 1957 (34)    ; 29 (0)            ; 88 (0)           ; |CPU_ON_DE0           ; work         ;
;    |cpu:cpuC|              ; 244 (244)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 29 (29)           ; 88 (88)          ; |CPU_ON_DE0|cpu:cpuC  ; work         ;
;    |ram1:ramC|             ; 1824 (1824) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1796 (1796)  ; 0 (0)             ; 28 (28)          ; |CPU_ON_DE0|ram1:ramC ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; HEX0[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ex_mem_addr[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_mux_sw     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ex_mem_addr[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ex_mem_addr[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ex_mem_addr[0] ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ex_mem_addr[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ex_mem_addr[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; ex_mem_addr[2]                    ;                   ;         ;
;      - abus[2]~0                  ; 0                 ; 6       ;
; mem_mux_sw                        ;                   ;         ;
;      - abus[2]~0                  ; 1                 ; 6       ;
;      - abus[1]~1                  ; 1                 ; 6       ;
;      - abus[3]~2                  ; 1                 ; 6       ;
;      - abus[0]~3                  ; 1                 ; 6       ;
;      - abus[4]~4                  ; 1                 ; 6       ;
;      - abus[5]~5                  ; 1                 ; 6       ;
;      - ram1:ramC|dBus~17          ; 1                 ; 6       ;
;      - ram1:ramC|process_0~0      ; 1                 ; 6       ;
;      - ram1:ramC|dBus~33          ; 1                 ; 6       ;
;      - ram1:ramC|Decoder0~26      ; 1                 ; 6       ;
; ex_mem_addr[1]                    ;                   ;         ;
;      - abus[1]~1                  ; 1                 ; 6       ;
; ex_mem_addr[3]                    ;                   ;         ;
;      - abus[3]~2                  ; 1                 ; 6       ;
; ex_mem_addr[0]                    ;                   ;         ;
;      - abus[0]~3                  ; 1                 ; 0       ;
; ex_mem_addr[4]                    ;                   ;         ;
;      - abus[4]~4                  ; 1                 ; 6       ;
;      - ram1:ramC|Decoder0~26      ; 1                 ; 6       ;
; ex_mem_addr[5]                    ;                   ;         ;
;      - abus[5]~5                  ; 0                 ; 6       ;
; reset                             ;                   ;         ;
;      - cpu:cpuC|m_en              ; 1                 ; 6       ;
;      - cpu:cpuC|m_rw              ; 1                 ; 6       ;
;      - cpu:cpuC|tick.t5           ; 1                 ; 6       ;
;      - cpu:cpuC|pc[3]             ; 1                 ; 6       ;
;      - cpu:cpuC|tick.t3           ; 1                 ; 6       ;
;      - cpu:cpuC|pc[0]             ; 1                 ; 6       ;
;      - cpu:cpuC|pc[1]             ; 1                 ; 6       ;
;      - cpu:cpuC|pc[2]             ; 1                 ; 6       ;
;      - cpu:cpuC|pc[4]             ; 1                 ; 6       ;
;      - cpu:cpuC|pc[5]             ; 1                 ; 6       ;
;      - cpu:cpuC|tick.t6           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[0]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[3]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[2]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[1]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[4]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[7]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[6]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[5]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[8]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[11]           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[10]           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[9]            ; 1                 ; 6       ;
;      - cpu:cpuC|acc[12]           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[15]           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[14]           ; 1                 ; 6       ;
;      - cpu:cpuC|acc[13]           ; 1                 ; 6       ;
;      - ram1:ramC|dBus~17          ; 1                 ; 6       ;
;      - cpu:cpuC|dBus[3]~0         ; 1                 ; 6       ;
;      - cpu:cpuC|dBus[3]~2         ; 1                 ; 6       ;
;      - ram1:ramC|ram[31][0]~0     ; 1                 ; 6       ;
;      - cpu:cpuC|aBus[0]~11        ; 1                 ; 6       ;
;      - cpu:cpuC|aBus[0]~15        ; 1                 ; 6       ;
;      - ram1:ramC|ram[22][0]~5     ; 1                 ; 6       ;
;      - ram1:ramC|ram[47][0]~18    ; 1                 ; 6       ;
;      - ram1:ramC|ram[35][0]~23    ; 1                 ; 6       ;
;      - ram1:ramC|ram[14][0]~36    ; 1                 ; 6       ;
;      - ram1:ramC|ram[15][0]~37    ; 1                 ; 6       ;
;      - ram1:ramC|ram[63][1]~38    ; 1                 ; 6       ;
;      - ram1:ramC|ram[51][0]~43    ; 1                 ; 6       ;
;      - cpu:cpuC|ledBus[0]~0       ; 1                 ; 6       ;
;      - cpu:cpuC|acc[9]~2          ; 1                 ; 6       ;
;      - cpu:cpuC|state.reset_state ; 1                 ; 6       ;
;      - cpu:cpuC|state~40          ; 1                 ; 6       ;
;      - cpu:cpuC|state~43          ; 1                 ; 6       ;
;      - cpu:cpuC|tick~19           ; 1                 ; 6       ;
;      - cpu:cpuC|tick~20           ; 1                 ; 6       ;
;      - cpu:cpuC|tick~21           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~1            ; 1                 ; 6       ;
;      - cpu:cpuC|iar[2]~1          ; 1                 ; 6       ;
;      - cpu:cpuC|iReg[5]~2         ; 1                 ; 6       ;
;      - cpu:cpuC|state~50          ; 1                 ; 6       ;
;      - cpu:cpuC|pc[1]~5           ; 1                 ; 6       ;
;      - cpu:cpuC|tick~22           ; 1                 ; 6       ;
;      - cpu:cpuC|tick~25           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~3            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~4            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~5            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~6            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~7            ; 1                 ; 6       ;
;      - cpu:cpuC|state~56          ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~8            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~9            ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~10           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~11           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~12           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~13           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~14           ; 1                 ; 6       ;
;      - cpu:cpuC|state~59          ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~15           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~16           ; 1                 ; 6       ;
;      - cpu:cpuC|iReg~17           ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][1]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][1]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][1]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][1]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][1]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][3]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][3]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][3]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][3]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][3]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][0]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][0]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][0]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][0]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][0]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][2]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][2]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][2]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][2]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][2]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][5]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][5]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][5]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][5]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][5]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][7]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][7]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][7]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][7]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][7]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][4]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][4]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][4]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][4]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][4]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][6]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][6]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][6]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][6]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][6]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][9]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][9]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][9]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][9]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][9]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][11]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][11]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][11]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][11]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][11]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][8]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][8]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][8]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][8]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][8]        ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][10]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][10]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][10]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][10]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][10]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][13]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][13]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][13]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][13]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][13]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][15]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][15]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][15]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][15]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][15]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][12]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][12]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][12]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][12]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][12]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[11][14]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[10][14]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[13][14]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[12][14]      ; 1                 ; 6       ;
;      - ram1:ramC|ram[9][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[8][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[6][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[4][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[3][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[1][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[2][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[0][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[7][14]       ; 1                 ; 6       ;
;      - ram1:ramC|ram[5][14]       ; 1                 ; 6       ;
; clk                               ;                   ;         ;
+-----------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                     ; PIN_B12            ; 9       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clk                     ; PIN_B12            ; 109     ; Clock                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cpu:cpuC|aBus[0]~11     ; LCCOMB_X21_Y20_N26 ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|aBus[0]~15     ; LCCOMB_X21_Y20_N16 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|acc[9]~2       ; LCCOMB_X26_Y16_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|dBus[3]~1      ; LCCOMB_X19_Y24_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|iReg[5]~2      ; LCCOMB_X19_Y21_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|iar[2]~1       ; LCCOMB_X16_Y21_N6  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|ledBus[0]~0    ; LCCOMB_X14_Y17_N6  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|pc[1]~5        ; LCCOMB_X14_Y21_N22 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|state.fetch    ; FF_X12_Y21_N21     ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpu:cpuC|state.mload    ; FF_X14_Y21_N25     ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|Decoder0~12   ; LCCOMB_X20_Y21_N24 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ram1:ramC|Decoder0~13   ; LCCOMB_X16_Y17_N28 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ram1:ramC|Decoder0~14   ; LCCOMB_X20_Y21_N26 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ram1:ramC|Decoder0~15   ; LCCOMB_X20_Y21_N10 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ram1:ramC|Decoder0~16   ; LCCOMB_X20_Y17_N8  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ram1:ramC|Decoder0~17   ; LCCOMB_X21_Y14_N4  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ram1:ramC|Decoder0~18   ; LCCOMB_X20_Y14_N0  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ram1:ramC|Decoder0~19   ; LCCOMB_X21_Y14_N20 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; ram1:ramC|Decoder0~20   ; LCCOMB_X21_Y14_N16 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ram1:ramC|Decoder0~21   ; LCCOMB_X16_Y17_N24 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ram1:ramC|Decoder0~22   ; LCCOMB_X20_Y13_N10 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ram1:ramC|Decoder0~23   ; LCCOMB_X20_Y17_N22 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ram1:ramC|Decoder0~24   ; LCCOMB_X20_Y21_N16 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ram1:ramC|Decoder0~25   ; LCCOMB_X20_Y21_N22 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ram1:ramC|ram[14][0]~36 ; LCCOMB_X20_Y21_N20 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ram1:ramC|ram[15][0]~37 ; LCCOMB_X20_Y21_N2  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ram1:ramC|ram[16][0]~12 ; LCCOMB_X20_Y13_N28 ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ram1:ramC|ram[17][0]~8  ; LCCOMB_X16_Y17_N6  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ram1:ramC|ram[18][0]~11 ; LCCOMB_X20_Y13_N8  ; 16      ; Latch enable            ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ram1:ramC|ram[19][0]~7  ; LCCOMB_X22_Y21_N20 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[20][0]~10 ; LCCOMB_X16_Y18_N6  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[21][0]~6  ; LCCOMB_X23_Y15_N6  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[22][0]~13 ; LCCOMB_X16_Y18_N8  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[23][0]~9  ; LCCOMB_X20_Y15_N16 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[24][0]~3  ; LCCOMB_X16_Y14_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[25][0]~16 ; LCCOMB_X16_Y17_N8  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[26][0]~2  ; LCCOMB_X16_Y13_N6  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[27][0]~15 ; LCCOMB_X21_Y14_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[28][0]~1  ; LCCOMB_X22_Y15_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[29][0]~14 ; LCCOMB_X20_Y15_N18 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[30][0]~4  ; LCCOMB_X17_Y18_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[31][0]~17 ; LCCOMB_X20_Y15_N14 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[32][0]~30 ; LCCOMB_X17_Y20_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[33][0]~28 ; LCCOMB_X17_Y13_N8  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[34][0]~26 ; LCCOMB_X21_Y19_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[35][0]~24 ; LCCOMB_X19_Y19_N12 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[36][0]~29 ; LCCOMB_X20_Y20_N22 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[37][0]~31 ; LCCOMB_X19_Y21_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[38][0]~25 ; LCCOMB_X21_Y19_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[39][0]~27 ; LCCOMB_X17_Y19_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[40][0]~21 ; LCCOMB_X24_Y14_N6  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[41][0]~20 ; LCCOMB_X16_Y17_N14 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[42][0]~34 ; LCCOMB_X24_Y14_N4  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[43][0]~32 ; LCCOMB_X23_Y21_N26 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[44][0]~19 ; LCCOMB_X16_Y14_N20 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[45][0]~22 ; LCCOMB_X16_Y21_N14 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[46][0]~33 ; LCCOMB_X23_Y21_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[47][0]~35 ; LCCOMB_X23_Y21_N6  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[48][0]~50 ; LCCOMB_X17_Y12_N12 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[49][0]~49 ; LCCOMB_X19_Y12_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[50][0]~48 ; LCCOMB_X23_Y22_N14 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[51][0]~51 ; LCCOMB_X23_Y12_N16 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[52][0]~46 ; LCCOMB_X23_Y15_N22 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[53][0]~45 ; LCCOMB_X19_Y12_N8  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[54][0]~44 ; LCCOMB_X23_Y22_N4  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[55][0]~47 ; LCCOMB_X19_Y17_N14 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[56][0]~41 ; LCCOMB_X22_Y12_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[57][0]~40 ; LCCOMB_X16_Y17_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[58][0]~39 ; LCCOMB_X23_Y17_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[59][0]~42 ; LCCOMB_X19_Y19_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[60][0]~54 ; LCCOMB_X20_Y17_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[61][0]~53 ; LCCOMB_X17_Y12_N30 ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[62][0]~52 ; LCCOMB_X21_Y13_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ram1:ramC|ram[63][1]~55 ; LCCOMB_X19_Y13_N0  ; 16      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; reset                   ; PIN_H2             ; 296     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                     ; PIN_B12            ; 109     ; 51                                   ; Global Clock         ; GCLK12           ; --                        ;
; ram1:ramC|Decoder0~12   ; LCCOMB_X20_Y21_N24 ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ram1:ramC|Decoder0~13   ; LCCOMB_X16_Y17_N28 ; 16      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ram1:ramC|Decoder0~14   ; LCCOMB_X20_Y21_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; ram1:ramC|Decoder0~15   ; LCCOMB_X20_Y21_N10 ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; ram1:ramC|Decoder0~16   ; LCCOMB_X20_Y17_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; ram1:ramC|Decoder0~17   ; LCCOMB_X21_Y14_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; ram1:ramC|Decoder0~18   ; LCCOMB_X20_Y14_N0  ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ram1:ramC|Decoder0~19   ; LCCOMB_X21_Y14_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ram1:ramC|Decoder0~20   ; LCCOMB_X21_Y14_N16 ; 16      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; ram1:ramC|Decoder0~21   ; LCCOMB_X16_Y17_N24 ; 16      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ram1:ramC|Decoder0~22   ; LCCOMB_X20_Y13_N10 ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; ram1:ramC|Decoder0~23   ; LCCOMB_X20_Y17_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; ram1:ramC|Decoder0~24   ; LCCOMB_X20_Y21_N16 ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; ram1:ramC|Decoder0~25   ; LCCOMB_X20_Y21_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; ram1:ramC|ram[14][0]~36 ; LCCOMB_X20_Y21_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ram1:ramC|ram[15][0]~37 ; LCCOMB_X20_Y21_N2  ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ram1:ramC|ram[16][0]~12 ; LCCOMB_X20_Y13_N28 ; 16      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ram1:ramC|ram[17][0]~8  ; LCCOMB_X16_Y17_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ram1:ramC|ram[18][0]~11 ; LCCOMB_X20_Y13_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; reset~input             ; 296     ;
; abus[3]~2               ; 207     ;
; abus[0]~3               ; 181     ;
; abus[2]~0               ; 181     ;
; abus[1]~1               ; 180     ;
; abus[5]~5               ; 178     ;
; abus[4]~4               ; 172     ;
; ram1:ramC|dBus[14]~32   ; 60      ;
; ram1:ramC|dBus[12]~31   ; 60      ;
; ram1:ramC|dBus[15]~30   ; 60      ;
; ram1:ramC|dBus[13]~29   ; 60      ;
; ram1:ramC|dBus[10]~28   ; 60      ;
; ram1:ramC|dBus[11]~26   ; 60      ;
; ram1:ramC|dBus[2]~55    ; 59      ;
; ram1:ramC|dBus[0]~54    ; 59      ;
; ram1:ramC|dBus[3]~53    ; 59      ;
; ram1:ramC|dBus[1]~52    ; 59      ;
; ram1:ramC|dBus[8]~27    ; 59      ;
; ram1:ramC|dBus[9]~25    ; 59      ;
; ram1:ramC|dBus[6]~24    ; 59      ;
; ram1:ramC|dBus[4]~23    ; 59      ;
; ram1:ramC|dBus[7]~22    ; 59      ;
; ram1:ramC|dBus[5]~21    ; 59      ;
; ram1:ramC|dBus~17       ; 36      ;
; cpu:cpuC|state.negate   ; 34      ;
; cpu:cpuC|dBus[3]~1      ; 32      ;
; cpu:cpuC|state.iload    ; 28      ;
; cpu:cpuC|state.fetch    ; 24      ;
; cpu:cpuC|state.dload    ; 19      ;
; cpu:cpuC|state.mload    ; 18      ;
; cpu:cpuC|state.istore   ; 18      ;
; cpu:cpuC|iReg[5]~2      ; 16      ;
; cpu:cpuC|acc[9]~2       ; 16      ;
; ram1:ramC|ram[63][1]~55 ; 16      ;
; ram1:ramC|ram[60][0]~54 ; 16      ;
; ram1:ramC|ram[61][0]~53 ; 16      ;
; ram1:ramC|ram[62][0]~52 ; 16      ;
; ram1:ramC|ram[51][0]~51 ; 16      ;
; ram1:ramC|ram[48][0]~50 ; 16      ;
; ram1:ramC|ram[49][0]~49 ; 16      ;
; ram1:ramC|ram[50][0]~48 ; 16      ;
; ram1:ramC|ram[55][0]~47 ; 16      ;
; ram1:ramC|ram[52][0]~46 ; 16      ;
; ram1:ramC|ram[53][0]~45 ; 16      ;
; ram1:ramC|ram[54][0]~44 ; 16      ;
; ram1:ramC|ram[59][0]~42 ; 16      ;
; ram1:ramC|ram[56][0]~41 ; 16      ;
; ram1:ramC|ram[57][0]~40 ; 16      ;
; ram1:ramC|ram[58][0]~39 ; 16      ;
; ram1:ramC|dBus~33       ; 16      ;
; ram1:ramC|ram[47][0]~35 ; 16      ;
; ram1:ramC|ram[42][0]~34 ; 16      ;
; ram1:ramC|ram[46][0]~33 ; 16      ;
; ram1:ramC|ram[43][0]~32 ; 16      ;
; ram1:ramC|ram[37][0]~31 ; 16      ;
; ram1:ramC|ram[32][0]~30 ; 16      ;
; ram1:ramC|ram[36][0]~29 ; 16      ;
; ram1:ramC|ram[33][0]~28 ; 16      ;
; ram1:ramC|ram[39][0]~27 ; 16      ;
; ram1:ramC|ram[34][0]~26 ; 16      ;
; ram1:ramC|ram[38][0]~25 ; 16      ;
; ram1:ramC|ram[35][0]~24 ; 16      ;
; ram1:ramC|ram[45][0]~22 ; 16      ;
; ram1:ramC|ram[40][0]~21 ; 16      ;
; ram1:ramC|ram[41][0]~20 ; 16      ;
; ram1:ramC|ram[44][0]~19 ; 16      ;
; ram1:ramC|ram[31][0]~17 ; 16      ;
; ram1:ramC|ram[25][0]~16 ; 16      ;
; ram1:ramC|ram[27][0]~15 ; 16      ;
; ram1:ramC|ram[29][0]~14 ; 16      ;
; ram1:ramC|ram[22][0]~13 ; 16      ;
; ram1:ramC|ram[20][0]~10 ; 16      ;
; ram1:ramC|ram[23][0]~9  ; 16      ;
; ram1:ramC|ram[19][0]~7  ; 16      ;
; ram1:ramC|ram[21][0]~6  ; 16      ;
; ram1:ramC|ram[30][0]~4  ; 16      ;
; ram1:ramC|ram[24][0]~3  ; 16      ;
; ram1:ramC|ram[26][0]~2  ; 16      ;
; ram1:ramC|ram[28][0]~1  ; 16      ;
; cpu:cpuC|dBus[3]~2      ; 16      ;
; ram1:ramC|dBus[2]~59    ; 14      ;
; ram1:ramC|dBus[0]~58    ; 14      ;
; ram1:ramC|dBus[3]~57    ; 14      ;
; ram1:ramC|dBus[1]~56    ; 14      ;
; ram1:ramC|dBus[14]~45   ; 14      ;
; ram1:ramC|dBus[12]~44   ; 14      ;
; ram1:ramC|dBus[15]~43   ; 14      ;
; ram1:ramC|dBus[13]~42   ; 14      ;
; ram1:ramC|dBus[10]~41   ; 14      ;
; ram1:ramC|dBus[8]~40    ; 14      ;
; ram1:ramC|dBus[11]~39   ; 14      ;
; ram1:ramC|dBus[9]~38    ; 14      ;
; ram1:ramC|dBus[6]~37    ; 14      ;
; ram1:ramC|dBus[4]~36    ; 14      ;
; ram1:ramC|dBus[7]~35    ; 14      ;
; ram1:ramC|dBus[5]~34    ; 14      ;
; cpu:cpuC|iReg[12]       ; 13      ;
; cpu:cpuC|state.dstore   ; 12      ;
; cpu:cpuC|iReg[13]       ; 11      ;
; mem_mux_sw~input        ; 10      ;
; cpu:cpuC|ledBus[0]~0    ; 10      ;
; cpu:cpuC|tick.t2        ; 10      ;
; cpu:cpuC|tick.t4        ; 9       ;
; clk~input               ; 8       ;
; ram1:ramC|Decoder0~26   ; 8       ;
; ram1:ramC|ram[51][0]~43 ; 8       ;
; ram1:ramC|ram[63][1]~38 ; 8       ;
; ram1:ramC|ram[35][0]~23 ; 8       ;
; ram1:ramC|ram[47][0]~18 ; 8       ;
; ram1:ramC|Decoder0~11   ; 8       ;
; ram1:ramC|Decoder0~10   ; 8       ;
; ram1:ramC|Decoder0~9    ; 8       ;
; ram1:ramC|ram[22][0]~5  ; 8       ;
; ram1:ramC|Decoder0~8    ; 8       ;
; ram1:ramC|Decoder0~7    ; 8       ;
; ram1:ramC|Decoder0~6    ; 8       ;
; ram1:ramC|Decoder0~5    ; 8       ;
; cpu:cpuC|aBus[0]~7      ; 8       ;
; ram1:ramC|ram[31][0]~0  ; 8       ;
; ram1:ramC|Decoder0~4    ; 8       ;
; ram1:ramC|process_0~0   ; 8       ;
; cpu:cpuC|tick.t1        ; 8       ;
; cpu:cpuC|tick.t7        ; 8       ;
; cpu:cpuC|state~43       ; 7       ;
; cpu:cpuC|WideOr1~0      ; 7       ;
; cpu:cpuC|tick.t5        ; 7       ;
; cpu:cpuC|pc[1]~5        ; 6       ;
; cpu:cpuC|iar[2]~1       ; 6       ;
; cpu:cpuC|iReg[11]       ; 6       ;
; cpu:cpuC|aBus[0]~15     ; 6       ;
; cpu:cpuC|aBus[0]~11     ; 6       ;
; cpu:cpuC|m_en           ; 6       ;
; cpu:cpuC|tick~18        ; 5       ;
; cpu:cpuC|iReg[15]       ; 5       ;
; cpu:cpuC|state~35       ; 5       ;
; cpu:cpuC|iReg[14]       ; 5       ;
; cpu:cpuC|iReg[0]        ; 5       ;
; cpu:cpuC|tick~16        ; 5       ;
; cpu:cpuC|tick.t3        ; 5       ;
; cpu:cpuC|m_rw           ; 5       ;
; cpu:cpuC|state~41       ; 4       ;
; cpu:cpuC|state~36       ; 4       ;
; cpu:cpuC|iReg[5]        ; 4       ;
; cpu:cpuC|iReg[4]        ; 4       ;
; cpu:cpuC|iReg[3]        ; 4       ;
; cpu:cpuC|iReg[1]        ; 4       ;
; cpu:cpuC|tick.t0        ; 4       ;
; cpu:cpuC|iReg[2]        ; 4       ;
; ram1:ramC|Mux7~41       ; 4       ;
; ram1:ramC|Mux6~41       ; 4       ;
; ram1:ramC|Mux9~43       ; 4       ;
; ram1:ramC|Mux11~43      ; 4       ;
; ram1:ramC|Mux8~41       ; 4       ;
; ram1:ramC|Mux10~41      ; 4       ;
; ram1:ramC|Mux13~41      ; 4       ;
; ram1:ramC|Mux15~41      ; 4       ;
; ram1:ramC|Mux12~41      ; 4       ;
; ram1:ramC|Mux14~41      ; 4       ;
; cpu:cpuC|acc[15]        ; 4       ;
; cpu:cpuC|state~52       ; 3       ;
; cpu:cpuC|state~40       ; 3       ;
; cpu:cpuC|state~39       ; 3       ;
; cpu:cpuC|state.halt     ; 3       ;
; cpu:cpuC|Equal1~3       ; 3       ;
; cpu:cpuC|state.outp     ; 3       ;
; cpu:cpuC|state.add      ; 3       ;
; cpu:cpuC|Selector0~0    ; 3       ;
; cpu:cpuC|dBus[8]~en     ; 3       ;
; cpu:cpuC|dBus[8]~reg0   ; 3       ;
; cpu:cpuC|dBus[9]~en     ; 3       ;
; cpu:cpuC|dBus[9]~reg0   ; 3       ;
; cpu:cpuC|dBus[6]~en     ; 3       ;
; cpu:cpuC|dBus[6]~reg0   ; 3       ;
; cpu:cpuC|dBus[4]~en     ; 3       ;
; cpu:cpuC|dBus[4]~reg0   ; 3       ;
; cpu:cpuC|dBus[7]~en     ; 3       ;
; cpu:cpuC|dBus[7]~reg0   ; 3       ;
; cpu:cpuC|dBus[5]~en     ; 3       ;
; cpu:cpuC|dBus[5]~reg0   ; 3       ;
; cpu:cpuC|dBus[2]~en     ; 3       ;
; cpu:cpuC|dBus[2]~reg0   ; 3       ;
; cpu:cpuC|dBus[0]~en     ; 3       ;
; cpu:cpuC|dBus[0]~reg0   ; 3       ;
; cpu:cpuC|dBus[3]~en     ; 3       ;
; cpu:cpuC|dBus[3]~reg0   ; 3       ;
; cpu:cpuC|dBus[1]~en     ; 3       ;
; cpu:cpuC|dBus[1]~reg0   ; 3       ;
; cpu:cpuC|acc[14]        ; 3       ;
; cpu:cpuC|acc[12]        ; 3       ;
; cpu:cpuC|acc[13]        ; 3       ;
; cpu:cpuC|acc[10]        ; 3       ;
; cpu:cpuC|acc[8]         ; 3       ;
; cpu:cpuC|acc[11]        ; 3       ;
; cpu:cpuC|acc[9]         ; 3       ;
; cpu:cpuC|acc[6]         ; 3       ;
; cpu:cpuC|acc[4]         ; 3       ;
; cpu:cpuC|acc[7]         ; 3       ;
; cpu:cpuC|acc[5]         ; 3       ;
; cpu:cpuC|acc[2]         ; 3       ;
; cpu:cpuC|acc[0]         ; 3       ;
; cpu:cpuC|acc[3]         ; 3       ;
; cpu:cpuC|acc[1]         ; 3       ;
; ex_mem_addr[4]~input    ; 2       ;
; ram1:ramC|ram[63][14]   ; 2       ;
; ram1:ramC|ram[45][14]   ; 2       ;
; ram1:ramC|ram[47][14]   ; 2       ;
; ram1:ramC|ram[61][14]   ; 2       ;
; ram1:ramC|ram[58][14]   ; 2       ;
; ram1:ramC|ram[40][14]   ; 2       ;
; ram1:ramC|ram[42][14]   ; 2       ;
; ram1:ramC|ram[56][14]   ; 2       ;
; ram1:ramC|ram[59][14]   ; 2       ;
; ram1:ramC|ram[41][14]   ; 2       ;
; ram1:ramC|ram[43][14]   ; 2       ;
; ram1:ramC|ram[57][14]   ; 2       ;
; ram1:ramC|ram[62][14]   ; 2       ;
; ram1:ramC|ram[44][14]   ; 2       ;
; ram1:ramC|ram[46][14]   ; 2       ;
; ram1:ramC|ram[60][14]   ; 2       ;
; ram1:ramC|ram[23][14]   ; 2       ;
; ram1:ramC|ram[5][14]    ; 2       ;
; ram1:ramC|ram[7][14]    ; 2       ;
; ram1:ramC|ram[21][14]   ; 2       ;
; ram1:ramC|ram[18][14]   ; 2       ;
; ram1:ramC|ram[0][14]    ; 2       ;
; ram1:ramC|ram[2][14]    ; 2       ;
; ram1:ramC|ram[16][14]   ; 2       ;
; ram1:ramC|ram[19][14]   ; 2       ;
; ram1:ramC|ram[1][14]    ; 2       ;
; ram1:ramC|ram[3][14]    ; 2       ;
; ram1:ramC|ram[17][14]   ; 2       ;
; ram1:ramC|ram[22][14]   ; 2       ;
; ram1:ramC|ram[4][14]    ; 2       ;
; ram1:ramC|ram[6][14]    ; 2       ;
; ram1:ramC|ram[20][14]   ; 2       ;
; ram1:ramC|ram[31][14]   ; 2       ;
; ram1:ramC|ram[14][14]   ; 2       ;
; ram1:ramC|ram[15][14]   ; 2       ;
; ram1:ramC|ram[30][14]   ; 2       ;
; ram1:ramC|ram[25][14]   ; 2       ;
; ram1:ramC|ram[8][14]    ; 2       ;
; ram1:ramC|ram[9][14]    ; 2       ;
; ram1:ramC|ram[24][14]   ; 2       ;
; ram1:ramC|ram[29][14]   ; 2       ;
; ram1:ramC|ram[12][14]   ; 2       ;
; ram1:ramC|ram[13][14]   ; 2       ;
; ram1:ramC|ram[28][14]   ; 2       ;
; ram1:ramC|ram[27][14]   ; 2       ;
; ram1:ramC|ram[10][14]   ; 2       ;
; ram1:ramC|ram[11][14]   ; 2       ;
; ram1:ramC|ram[26][14]   ; 2       ;
; ram1:ramC|ram[55][14]   ; 2       ;
; ram1:ramC|ram[35][14]   ; 2       ;
; ram1:ramC|ram[39][14]   ; 2       ;
; ram1:ramC|ram[51][14]   ; 2       ;
; ram1:ramC|ram[52][14]   ; 2       ;
; ram1:ramC|ram[32][14]   ; 2       ;
; ram1:ramC|ram[36][14]   ; 2       ;
; ram1:ramC|ram[48][14]   ; 2       ;
; ram1:ramC|ram[54][14]   ; 2       ;
; ram1:ramC|ram[34][14]   ; 2       ;
; ram1:ramC|ram[38][14]   ; 2       ;
; ram1:ramC|ram[50][14]   ; 2       ;
; ram1:ramC|ram[53][14]   ; 2       ;
; ram1:ramC|ram[33][14]   ; 2       ;
; ram1:ramC|ram[37][14]   ; 2       ;
; ram1:ramC|ram[49][14]   ; 2       ;
; ram1:ramC|ram[63][12]   ; 2       ;
; ram1:ramC|ram[54][12]   ; 2       ;
; ram1:ramC|ram[55][12]   ; 2       ;
; ram1:ramC|ram[62][12]   ; 2       ;
; ram1:ramC|ram[57][12]   ; 2       ;
; ram1:ramC|ram[48][12]   ; 2       ;
; ram1:ramC|ram[49][12]   ; 2       ;
; ram1:ramC|ram[56][12]   ; 2       ;
; ram1:ramC|ram[61][12]   ; 2       ;
; ram1:ramC|ram[52][12]   ; 2       ;
; ram1:ramC|ram[53][12]   ; 2       ;
; ram1:ramC|ram[60][12]   ; 2       ;
; ram1:ramC|ram[59][12]   ; 2       ;
; ram1:ramC|ram[50][12]   ; 2       ;
; ram1:ramC|ram[51][12]   ; 2       ;
; ram1:ramC|ram[58][12]   ; 2       ;
; ram1:ramC|ram[15][12]   ; 2       ;
; ram1:ramC|ram[6][12]    ; 2       ;
; ram1:ramC|ram[7][12]    ; 2       ;
; ram1:ramC|ram[14][12]   ; 2       ;
; ram1:ramC|ram[9][12]    ; 2       ;
; ram1:ramC|ram[0][12]    ; 2       ;
; ram1:ramC|ram[1][12]    ; 2       ;
; ram1:ramC|ram[8][12]    ; 2       ;
; ram1:ramC|ram[13][12]   ; 2       ;
; ram1:ramC|ram[4][12]    ; 2       ;
; ram1:ramC|ram[5][12]    ; 2       ;
; ram1:ramC|ram[12][12]   ; 2       ;
; ram1:ramC|ram[11][12]   ; 2       ;
; ram1:ramC|ram[2][12]    ; 2       ;
; ram1:ramC|ram[3][12]    ; 2       ;
; ram1:ramC|ram[10][12]   ; 2       ;
; ram1:ramC|ram[47][12]   ; 2       ;
; ram1:ramC|ram[35][12]   ; 2       ;
; ram1:ramC|ram[39][12]   ; 2       ;
; ram1:ramC|ram[43][12]   ; 2       ;
; ram1:ramC|ram[44][12]   ; 2       ;
; ram1:ramC|ram[32][12]   ; 2       ;
; ram1:ramC|ram[36][12]   ; 2       ;
; ram1:ramC|ram[40][12]   ; 2       ;
; ram1:ramC|ram[46][12]   ; 2       ;
; ram1:ramC|ram[38][12]   ; 2       ;
; ram1:ramC|ram[34][12]   ; 2       ;
; ram1:ramC|ram[42][12]   ; 2       ;
; ram1:ramC|ram[45][12]   ; 2       ;
; ram1:ramC|ram[33][12]   ; 2       ;
; ram1:ramC|ram[37][12]   ; 2       ;
; ram1:ramC|ram[41][12]   ; 2       ;
; ram1:ramC|ram[31][12]   ; 2       ;
; ram1:ramC|ram[21][12]   ; 2       ;
; ram1:ramC|ram[23][12]   ; 2       ;
; ram1:ramC|ram[29][12]   ; 2       ;
; ram1:ramC|ram[26][12]   ; 2       ;
; ram1:ramC|ram[16][12]   ; 2       ;
; ram1:ramC|ram[18][12]   ; 2       ;
; ram1:ramC|ram[24][12]   ; 2       ;
; ram1:ramC|ram[27][12]   ; 2       ;
; ram1:ramC|ram[17][12]   ; 2       ;
; ram1:ramC|ram[19][12]   ; 2       ;
; ram1:ramC|ram[25][12]   ; 2       ;
; ram1:ramC|ram[30][12]   ; 2       ;
; ram1:ramC|ram[20][12]   ; 2       ;
; ram1:ramC|ram[22][12]   ; 2       ;
; ram1:ramC|ram[28][12]   ; 2       ;
; ram1:ramC|ram[63][15]   ; 2       ;
; ram1:ramC|ram[27][15]   ; 2       ;
; ram1:ramC|ram[31][15]   ; 2       ;
; ram1:ramC|ram[59][15]   ; 2       ;
; ram1:ramC|ram[60][15]   ; 2       ;
; ram1:ramC|ram[24][15]   ; 2       ;
; ram1:ramC|ram[28][15]   ; 2       ;
; ram1:ramC|ram[56][15]   ; 2       ;
; ram1:ramC|ram[62][15]   ; 2       ;
; ram1:ramC|ram[26][15]   ; 2       ;
; ram1:ramC|ram[30][15]   ; 2       ;
; ram1:ramC|ram[58][15]   ; 2       ;
; ram1:ramC|ram[61][15]   ; 2       ;
; ram1:ramC|ram[25][15]   ; 2       ;
; ram1:ramC|ram[29][15]   ; 2       ;
; ram1:ramC|ram[57][15]   ; 2       ;
; ram1:ramC|ram[39][15]   ; 2       ;
; ram1:ramC|ram[3][15]    ; 2       ;
; ram1:ramC|ram[7][15]    ; 2       ;
; ram1:ramC|ram[35][15]   ; 2       ;
; ram1:ramC|ram[36][15]   ; 2       ;
; ram1:ramC|ram[0][15]    ; 2       ;
; ram1:ramC|ram[4][15]    ; 2       ;
; ram1:ramC|ram[32][15]   ; 2       ;
; ram1:ramC|ram[38][15]   ; 2       ;
; ram1:ramC|ram[2][15]    ; 2       ;
; ram1:ramC|ram[6][15]    ; 2       ;
; ram1:ramC|ram[34][15]   ; 2       ;
; ram1:ramC|ram[37][15]   ; 2       ;
; ram1:ramC|ram[1][15]    ; 2       ;
; ram1:ramC|ram[5][15]    ; 2       ;
; ram1:ramC|ram[33][15]   ; 2       ;
; ram1:ramC|ram[47][15]   ; 2       ;
; ram1:ramC|ram[13][15]   ; 2       ;
; ram1:ramC|ram[15][15]   ; 2       ;
; ram1:ramC|ram[45][15]   ; 2       ;
; ram1:ramC|ram[42][15]   ; 2       ;
; ram1:ramC|ram[8][15]    ; 2       ;
; ram1:ramC|ram[10][15]   ; 2       ;
; ram1:ramC|ram[40][15]   ; 2       ;
; ram1:ramC|ram[43][15]   ; 2       ;
; ram1:ramC|ram[9][15]    ; 2       ;
; ram1:ramC|ram[11][15]   ; 2       ;
; ram1:ramC|ram[41][15]   ; 2       ;
; ram1:ramC|ram[46][15]   ; 2       ;
; ram1:ramC|ram[12][15]   ; 2       ;
; ram1:ramC|ram[14][15]   ; 2       ;
; ram1:ramC|ram[44][15]   ; 2       ;
; ram1:ramC|ram[55][15]   ; 2       ;
; ram1:ramC|ram[22][15]   ; 2       ;
; ram1:ramC|ram[23][15]   ; 2       ;
; ram1:ramC|ram[54][15]   ; 2       ;
; ram1:ramC|ram[49][15]   ; 2       ;
; ram1:ramC|ram[16][15]   ; 2       ;
; ram1:ramC|ram[17][15]   ; 2       ;
; ram1:ramC|ram[48][15]   ; 2       ;
; ram1:ramC|ram[53][15]   ; 2       ;
; ram1:ramC|ram[20][15]   ; 2       ;
; ram1:ramC|ram[21][15]   ; 2       ;
; ram1:ramC|ram[52][15]   ; 2       ;
; ram1:ramC|ram[51][15]   ; 2       ;
; ram1:ramC|ram[18][15]   ; 2       ;
; ram1:ramC|ram[19][15]   ; 2       ;
; ram1:ramC|ram[50][15]   ; 2       ;
; ram1:ramC|ram[63][13]   ; 2       ;
; ram1:ramC|ram[54][13]   ; 2       ;
; ram1:ramC|ram[55][13]   ; 2       ;
; ram1:ramC|ram[62][13]   ; 2       ;
; ram1:ramC|ram[57][13]   ; 2       ;
; ram1:ramC|ram[48][13]   ; 2       ;
; ram1:ramC|ram[49][13]   ; 2       ;
; ram1:ramC|ram[56][13]   ; 2       ;
; ram1:ramC|ram[61][13]   ; 2       ;
; ram1:ramC|ram[52][13]   ; 2       ;
; ram1:ramC|ram[53][13]   ; 2       ;
; ram1:ramC|ram[60][13]   ; 2       ;
; ram1:ramC|ram[59][13]   ; 2       ;
; ram1:ramC|ram[50][13]   ; 2       ;
; ram1:ramC|ram[51][13]   ; 2       ;
; ram1:ramC|ram[58][13]   ; 2       ;
; ram1:ramC|ram[15][13]   ; 2       ;
; ram1:ramC|ram[6][13]    ; 2       ;
; ram1:ramC|ram[7][13]    ; 2       ;
; ram1:ramC|ram[14][13]   ; 2       ;
; ram1:ramC|ram[9][13]    ; 2       ;
; ram1:ramC|ram[0][13]    ; 2       ;
; ram1:ramC|ram[1][13]    ; 2       ;
; ram1:ramC|ram[8][13]    ; 2       ;
; ram1:ramC|ram[13][13]   ; 2       ;
; ram1:ramC|ram[4][13]    ; 2       ;
; ram1:ramC|ram[5][13]    ; 2       ;
; ram1:ramC|ram[12][13]   ; 2       ;
; ram1:ramC|ram[11][13]   ; 2       ;
; ram1:ramC|ram[2][13]    ; 2       ;
; ram1:ramC|ram[3][13]    ; 2       ;
; ram1:ramC|ram[10][13]   ; 2       ;
; ram1:ramC|ram[47][13]   ; 2       ;
; ram1:ramC|ram[35][13]   ; 2       ;
; ram1:ramC|ram[39][13]   ; 2       ;
; ram1:ramC|ram[43][13]   ; 2       ;
; ram1:ramC|ram[44][13]   ; 2       ;
; ram1:ramC|ram[32][13]   ; 2       ;
; ram1:ramC|ram[36][13]   ; 2       ;
; ram1:ramC|ram[40][13]   ; 2       ;
; ram1:ramC|ram[46][13]   ; 2       ;
; ram1:ramC|ram[34][13]   ; 2       ;
; ram1:ramC|ram[38][13]   ; 2       ;
; ram1:ramC|ram[42][13]   ; 2       ;
; ram1:ramC|ram[45][13]   ; 2       ;
; ram1:ramC|ram[33][13]   ; 2       ;
; ram1:ramC|ram[37][13]   ; 2       ;
; ram1:ramC|ram[41][13]   ; 2       ;
; ram1:ramC|ram[31][13]   ; 2       ;
; ram1:ramC|ram[21][13]   ; 2       ;
; ram1:ramC|ram[23][13]   ; 2       ;
; ram1:ramC|ram[29][13]   ; 2       ;
; ram1:ramC|ram[26][13]   ; 2       ;
; ram1:ramC|ram[16][13]   ; 2       ;
; ram1:ramC|ram[18][13]   ; 2       ;
; ram1:ramC|ram[24][13]   ; 2       ;
; ram1:ramC|ram[27][13]   ; 2       ;
; ram1:ramC|ram[17][13]   ; 2       ;
; ram1:ramC|ram[19][13]   ; 2       ;
; ram1:ramC|ram[25][13]   ; 2       ;
; ram1:ramC|ram[30][13]   ; 2       ;
; ram1:ramC|ram[20][13]   ; 2       ;
; ram1:ramC|ram[22][13]   ; 2       ;
; ram1:ramC|ram[28][13]   ; 2       ;
; ram1:ramC|ram[63][10]   ; 2       ;
; ram1:ramC|ram[54][10]   ; 2       ;
; ram1:ramC|ram[55][10]   ; 2       ;
; ram1:ramC|ram[62][10]   ; 2       ;
; ram1:ramC|ram[57][10]   ; 2       ;
; ram1:ramC|ram[48][10]   ; 2       ;
; ram1:ramC|ram[49][10]   ; 2       ;
; ram1:ramC|ram[56][10]   ; 2       ;
; ram1:ramC|ram[61][10]   ; 2       ;
; ram1:ramC|ram[52][10]   ; 2       ;
; ram1:ramC|ram[53][10]   ; 2       ;
; ram1:ramC|ram[60][10]   ; 2       ;
; ram1:ramC|ram[59][10]   ; 2       ;
; ram1:ramC|ram[50][10]   ; 2       ;
; ram1:ramC|ram[51][10]   ; 2       ;
; ram1:ramC|ram[58][10]   ; 2       ;
; ram1:ramC|ram[15][10]   ; 2       ;
; ram1:ramC|ram[6][10]    ; 2       ;
; ram1:ramC|ram[7][10]    ; 2       ;
; ram1:ramC|ram[14][10]   ; 2       ;
; ram1:ramC|ram[9][10]    ; 2       ;
; ram1:ramC|ram[0][10]    ; 2       ;
; ram1:ramC|ram[1][10]    ; 2       ;
; ram1:ramC|ram[8][10]    ; 2       ;
; ram1:ramC|ram[13][10]   ; 2       ;
; ram1:ramC|ram[4][10]    ; 2       ;
; ram1:ramC|ram[5][10]    ; 2       ;
; ram1:ramC|ram[12][10]   ; 2       ;
; ram1:ramC|ram[11][10]   ; 2       ;
; ram1:ramC|ram[2][10]    ; 2       ;
; ram1:ramC|ram[3][10]    ; 2       ;
; ram1:ramC|ram[10][10]   ; 2       ;
; ram1:ramC|ram[47][10]   ; 2       ;
; ram1:ramC|ram[35][10]   ; 2       ;
; ram1:ramC|ram[39][10]   ; 2       ;
; ram1:ramC|ram[43][10]   ; 2       ;
; ram1:ramC|ram[44][10]   ; 2       ;
; ram1:ramC|ram[32][10]   ; 2       ;
; ram1:ramC|ram[36][10]   ; 2       ;
; ram1:ramC|ram[40][10]   ; 2       ;
; ram1:ramC|ram[46][10]   ; 2       ;
; ram1:ramC|ram[34][10]   ; 2       ;
; ram1:ramC|ram[38][10]   ; 2       ;
; ram1:ramC|ram[42][10]   ; 2       ;
; ram1:ramC|ram[45][10]   ; 2       ;
; ram1:ramC|ram[33][10]   ; 2       ;
; ram1:ramC|ram[37][10]   ; 2       ;
; ram1:ramC|ram[41][10]   ; 2       ;
; ram1:ramC|ram[31][10]   ; 2       ;
; ram1:ramC|ram[21][10]   ; 2       ;
; ram1:ramC|ram[23][10]   ; 2       ;
; ram1:ramC|ram[29][10]   ; 2       ;
; ram1:ramC|ram[26][10]   ; 2       ;
; ram1:ramC|ram[16][10]   ; 2       ;
; ram1:ramC|ram[18][10]   ; 2       ;
; ram1:ramC|ram[24][10]   ; 2       ;
; ram1:ramC|ram[27][10]   ; 2       ;
; ram1:ramC|ram[17][10]   ; 2       ;
; ram1:ramC|ram[19][10]   ; 2       ;
; ram1:ramC|ram[25][10]   ; 2       ;
; ram1:ramC|ram[30][10]   ; 2       ;
; ram1:ramC|ram[20][10]   ; 2       ;
; ram1:ramC|ram[22][10]   ; 2       ;
; ram1:ramC|ram[28][10]   ; 2       ;
; ram1:ramC|ram[63][8]    ; 2       ;
; ram1:ramC|ram[27][8]    ; 2       ;
; ram1:ramC|ram[31][8]    ; 2       ;
; ram1:ramC|ram[59][8]    ; 2       ;
; ram1:ramC|ram[60][8]    ; 2       ;
; ram1:ramC|ram[24][8]    ; 2       ;
; ram1:ramC|ram[28][8]    ; 2       ;
; ram1:ramC|ram[56][8]    ; 2       ;
; ram1:ramC|ram[62][8]    ; 2       ;
; ram1:ramC|ram[26][8]    ; 2       ;
; ram1:ramC|ram[30][8]    ; 2       ;
; ram1:ramC|ram[58][8]    ; 2       ;
; ram1:ramC|ram[61][8]    ; 2       ;
; ram1:ramC|ram[25][8]    ; 2       ;
; ram1:ramC|ram[29][8]    ; 2       ;
; ram1:ramC|ram[57][8]    ; 2       ;
; ram1:ramC|ram[39][8]    ; 2       ;
; ram1:ramC|ram[3][8]     ; 2       ;
; ram1:ramC|ram[7][8]     ; 2       ;
; ram1:ramC|ram[35][8]    ; 2       ;
; ram1:ramC|ram[36][8]    ; 2       ;
; ram1:ramC|ram[0][8]     ; 2       ;
; ram1:ramC|ram[4][8]     ; 2       ;
; ram1:ramC|ram[32][8]    ; 2       ;
; ram1:ramC|ram[38][8]    ; 2       ;
; ram1:ramC|ram[2][8]     ; 2       ;
; ram1:ramC|ram[6][8]     ; 2       ;
; ram1:ramC|ram[34][8]    ; 2       ;
; ram1:ramC|ram[37][8]    ; 2       ;
; ram1:ramC|ram[1][8]     ; 2       ;
; ram1:ramC|ram[5][8]     ; 2       ;
; ram1:ramC|ram[33][8]    ; 2       ;
; ram1:ramC|ram[47][8]    ; 2       ;
; ram1:ramC|ram[13][8]    ; 2       ;
; ram1:ramC|ram[15][8]    ; 2       ;
; ram1:ramC|ram[45][8]    ; 2       ;
; ram1:ramC|ram[42][8]    ; 2       ;
; ram1:ramC|ram[8][8]     ; 2       ;
; ram1:ramC|ram[10][8]    ; 2       ;
; ram1:ramC|ram[40][8]    ; 2       ;
; ram1:ramC|ram[43][8]    ; 2       ;
; ram1:ramC|ram[9][8]     ; 2       ;
; ram1:ramC|ram[11][8]    ; 2       ;
; ram1:ramC|ram[41][8]    ; 2       ;
; ram1:ramC|ram[46][8]    ; 2       ;
; ram1:ramC|ram[12][8]    ; 2       ;
; ram1:ramC|ram[14][8]    ; 2       ;
; ram1:ramC|ram[44][8]    ; 2       ;
; ram1:ramC|ram[55][8]    ; 2       ;
; ram1:ramC|ram[22][8]    ; 2       ;
; ram1:ramC|ram[23][8]    ; 2       ;
; ram1:ramC|ram[54][8]    ; 2       ;
; ram1:ramC|ram[49][8]    ; 2       ;
; ram1:ramC|ram[16][8]    ; 2       ;
; ram1:ramC|ram[17][8]    ; 2       ;
; ram1:ramC|ram[48][8]    ; 2       ;
; ram1:ramC|ram[53][8]    ; 2       ;
; ram1:ramC|ram[20][8]    ; 2       ;
; ram1:ramC|ram[21][8]    ; 2       ;
; ram1:ramC|ram[52][8]    ; 2       ;
; ram1:ramC|ram[51][8]    ; 2       ;
; ram1:ramC|ram[18][8]    ; 2       ;
; ram1:ramC|ram[19][8]    ; 2       ;
; ram1:ramC|ram[50][8]    ; 2       ;
; ram1:ramC|ram[63][11]   ; 2       ;
; ram1:ramC|ram[45][11]   ; 2       ;
; ram1:ramC|ram[47][11]   ; 2       ;
; ram1:ramC|ram[61][11]   ; 2       ;
; ram1:ramC|ram[58][11]   ; 2       ;
; ram1:ramC|ram[40][11]   ; 2       ;
; ram1:ramC|ram[42][11]   ; 2       ;
; ram1:ramC|ram[56][11]   ; 2       ;
; ram1:ramC|ram[59][11]   ; 2       ;
; ram1:ramC|ram[41][11]   ; 2       ;
; ram1:ramC|ram[43][11]   ; 2       ;
; ram1:ramC|ram[57][11]   ; 2       ;
; ram1:ramC|ram[62][11]   ; 2       ;
; ram1:ramC|ram[44][11]   ; 2       ;
; ram1:ramC|ram[46][11]   ; 2       ;
; ram1:ramC|ram[60][11]   ; 2       ;
; ram1:ramC|ram[23][11]   ; 2       ;
; ram1:ramC|ram[5][11]    ; 2       ;
; ram1:ramC|ram[7][11]    ; 2       ;
; ram1:ramC|ram[21][11]   ; 2       ;
; ram1:ramC|ram[18][11]   ; 2       ;
; ram1:ramC|ram[0][11]    ; 2       ;
; ram1:ramC|ram[2][11]    ; 2       ;
; ram1:ramC|ram[16][11]   ; 2       ;
; ram1:ramC|ram[19][11]   ; 2       ;
; ram1:ramC|ram[1][11]    ; 2       ;
; ram1:ramC|ram[3][11]    ; 2       ;
; ram1:ramC|ram[17][11]   ; 2       ;
; ram1:ramC|ram[22][11]   ; 2       ;
; ram1:ramC|ram[4][11]    ; 2       ;
; ram1:ramC|ram[6][11]    ; 2       ;
; ram1:ramC|ram[20][11]   ; 2       ;
; ram1:ramC|ram[31][11]   ; 2       ;
; ram1:ramC|ram[14][11]   ; 2       ;
; ram1:ramC|ram[15][11]   ; 2       ;
; ram1:ramC|ram[30][11]   ; 2       ;
; ram1:ramC|ram[25][11]   ; 2       ;
; ram1:ramC|ram[8][11]    ; 2       ;
; ram1:ramC|ram[9][11]    ; 2       ;
; ram1:ramC|ram[24][11]   ; 2       ;
; ram1:ramC|ram[29][11]   ; 2       ;
; ram1:ramC|ram[12][11]   ; 2       ;
; ram1:ramC|ram[13][11]   ; 2       ;
; ram1:ramC|ram[28][11]   ; 2       ;
; ram1:ramC|ram[27][11]   ; 2       ;
; ram1:ramC|ram[10][11]   ; 2       ;
; ram1:ramC|ram[11][11]   ; 2       ;
; ram1:ramC|ram[26][11]   ; 2       ;
; ram1:ramC|ram[55][11]   ; 2       ;
; ram1:ramC|ram[35][11]   ; 2       ;
; ram1:ramC|ram[39][11]   ; 2       ;
; ram1:ramC|ram[51][11]   ; 2       ;
; ram1:ramC|ram[52][11]   ; 2       ;
; ram1:ramC|ram[32][11]   ; 2       ;
; ram1:ramC|ram[36][11]   ; 2       ;
; ram1:ramC|ram[48][11]   ; 2       ;
; ram1:ramC|ram[54][11]   ; 2       ;
; ram1:ramC|ram[34][11]   ; 2       ;
; ram1:ramC|ram[38][11]   ; 2       ;
; ram1:ramC|ram[50][11]   ; 2       ;
; ram1:ramC|ram[53][11]   ; 2       ;
; ram1:ramC|ram[33][11]   ; 2       ;
; ram1:ramC|ram[37][11]   ; 2       ;
; ram1:ramC|ram[49][11]   ; 2       ;
; ram1:ramC|ram[63][9]    ; 2       ;
; ram1:ramC|ram[27][9]    ; 2       ;
; ram1:ramC|ram[31][9]    ; 2       ;
; ram1:ramC|ram[59][9]    ; 2       ;
; ram1:ramC|ram[60][9]    ; 2       ;
; ram1:ramC|ram[24][9]    ; 2       ;
; ram1:ramC|ram[28][9]    ; 2       ;
; ram1:ramC|ram[56][9]    ; 2       ;
; ram1:ramC|ram[62][9]    ; 2       ;
; ram1:ramC|ram[26][9]    ; 2       ;
; ram1:ramC|ram[30][9]    ; 2       ;
; ram1:ramC|ram[58][9]    ; 2       ;
; ram1:ramC|ram[61][9]    ; 2       ;
; ram1:ramC|ram[25][9]    ; 2       ;
; ram1:ramC|ram[29][9]    ; 2       ;
; ram1:ramC|ram[57][9]    ; 2       ;
; ram1:ramC|ram[39][9]    ; 2       ;
; ram1:ramC|ram[3][9]     ; 2       ;
; ram1:ramC|ram[7][9]     ; 2       ;
; ram1:ramC|ram[35][9]    ; 2       ;
; ram1:ramC|ram[36][9]    ; 2       ;
; ram1:ramC|ram[0][9]     ; 2       ;
; ram1:ramC|ram[4][9]     ; 2       ;
; ram1:ramC|ram[32][9]    ; 2       ;
; ram1:ramC|ram[38][9]    ; 2       ;
; ram1:ramC|ram[2][9]     ; 2       ;
; ram1:ramC|ram[6][9]     ; 2       ;
; ram1:ramC|ram[34][9]    ; 2       ;
; ram1:ramC|ram[37][9]    ; 2       ;
; ram1:ramC|ram[1][9]     ; 2       ;
; ram1:ramC|ram[5][9]     ; 2       ;
; ram1:ramC|ram[33][9]    ; 2       ;
; ram1:ramC|ram[47][9]    ; 2       ;
; ram1:ramC|ram[13][9]    ; 2       ;
; ram1:ramC|ram[15][9]    ; 2       ;
; ram1:ramC|ram[45][9]    ; 2       ;
; ram1:ramC|ram[42][9]    ; 2       ;
; ram1:ramC|ram[8][9]     ; 2       ;
; ram1:ramC|ram[10][9]    ; 2       ;
; ram1:ramC|ram[40][9]    ; 2       ;
; ram1:ramC|ram[43][9]    ; 2       ;
; ram1:ramC|ram[9][9]     ; 2       ;
; ram1:ramC|ram[11][9]    ; 2       ;
; ram1:ramC|ram[41][9]    ; 2       ;
; ram1:ramC|ram[46][9]    ; 2       ;
; ram1:ramC|ram[12][9]    ; 2       ;
; ram1:ramC|ram[14][9]    ; 2       ;
; ram1:ramC|ram[44][9]    ; 2       ;
; ram1:ramC|ram[55][9]    ; 2       ;
; ram1:ramC|ram[22][9]    ; 2       ;
; ram1:ramC|ram[23][9]    ; 2       ;
; ram1:ramC|ram[54][9]    ; 2       ;
; ram1:ramC|ram[49][9]    ; 2       ;
; ram1:ramC|ram[16][9]    ; 2       ;
; ram1:ramC|ram[17][9]    ; 2       ;
; ram1:ramC|ram[48][9]    ; 2       ;
; ram1:ramC|ram[53][9]    ; 2       ;
; ram1:ramC|ram[20][9]    ; 2       ;
; ram1:ramC|ram[21][9]    ; 2       ;
; ram1:ramC|ram[52][9]    ; 2       ;
; ram1:ramC|ram[51][9]    ; 2       ;
; ram1:ramC|ram[18][9]    ; 2       ;
; ram1:ramC|ram[19][9]    ; 2       ;
; ram1:ramC|ram[50][9]    ; 2       ;
; ram1:ramC|ram[63][6]    ; 2       ;
; ram1:ramC|ram[27][6]    ; 2       ;
; ram1:ramC|ram[31][6]    ; 2       ;
; ram1:ramC|ram[59][6]    ; 2       ;
; ram1:ramC|ram[60][6]    ; 2       ;
; ram1:ramC|ram[24][6]    ; 2       ;
; ram1:ramC|ram[28][6]    ; 2       ;
; ram1:ramC|ram[56][6]    ; 2       ;
; ram1:ramC|ram[62][6]    ; 2       ;
; ram1:ramC|ram[26][6]    ; 2       ;
; ram1:ramC|ram[30][6]    ; 2       ;
; ram1:ramC|ram[58][6]    ; 2       ;
; ram1:ramC|ram[61][6]    ; 2       ;
; ram1:ramC|ram[25][6]    ; 2       ;
; ram1:ramC|ram[29][6]    ; 2       ;
; ram1:ramC|ram[57][6]    ; 2       ;
; ram1:ramC|ram[42][6]    ; 2       ;
; ram1:ramC|ram[8][6]     ; 2       ;
; ram1:ramC|ram[10][6]    ; 2       ;
; ram1:ramC|ram[40][6]    ; 2       ;
; ram1:ramC|ram[43][6]    ; 2       ;
; ram1:ramC|ram[9][6]     ; 2       ;
; ram1:ramC|ram[11][6]    ; 2       ;
; ram1:ramC|ram[41][6]    ; 2       ;
; ram1:ramC|ram[36][6]    ; 2       ;
; ram1:ramC|ram[0][6]     ; 2       ;
; ram1:ramC|ram[4][6]     ; 2       ;
; ram1:ramC|ram[32][6]    ; 2       ;
; ram1:ramC|ram[38][6]    ; 2       ;
; ram1:ramC|ram[2][6]     ; 2       ;
; ram1:ramC|ram[6][6]     ; 2       ;
; ram1:ramC|ram[34][6]    ; 2       ;
; ram1:ramC|ram[39][6]    ; 2       ;
; ram1:ramC|ram[3][6]     ; 2       ;
; ram1:ramC|ram[7][6]     ; 2       ;
; ram1:ramC|ram[35][6]    ; 2       ;
; ram1:ramC|ram[47][6]    ; 2       ;
; ram1:ramC|ram[13][6]    ; 2       ;
; ram1:ramC|ram[15][6]    ; 2       ;
; ram1:ramC|ram[45][6]    ; 2       ;
; ram1:ramC|ram[37][6]    ; 2       ;
; ram1:ramC|ram[1][6]     ; 2       ;
; ram1:ramC|ram[5][6]     ; 2       ;
; ram1:ramC|ram[33][6]    ; 2       ;
; ram1:ramC|ram[46][6]    ; 2       ;
; ram1:ramC|ram[12][6]    ; 2       ;
; ram1:ramC|ram[14][6]    ; 2       ;
; ram1:ramC|ram[44][6]    ; 2       ;
; ram1:ramC|ram[55][6]    ; 2       ;
; ram1:ramC|ram[22][6]    ; 2       ;
; ram1:ramC|ram[23][6]    ; 2       ;
; ram1:ramC|ram[54][6]    ; 2       ;
; ram1:ramC|ram[49][6]    ; 2       ;
; ram1:ramC|ram[16][6]    ; 2       ;
; ram1:ramC|ram[17][6]    ; 2       ;
; ram1:ramC|ram[48][6]    ; 2       ;
; ram1:ramC|ram[53][6]    ; 2       ;
; ram1:ramC|ram[20][6]    ; 2       ;
; ram1:ramC|ram[21][6]    ; 2       ;
; ram1:ramC|ram[52][6]    ; 2       ;
; ram1:ramC|ram[51][6]    ; 2       ;
; ram1:ramC|ram[18][6]    ; 2       ;
; ram1:ramC|ram[19][6]    ; 2       ;
; ram1:ramC|ram[50][6]    ; 2       ;
; ram1:ramC|ram[63][4]    ; 2       ;
; ram1:ramC|ram[45][4]    ; 2       ;
; ram1:ramC|ram[47][4]    ; 2       ;
; ram1:ramC|ram[61][4]    ; 2       ;
; ram1:ramC|ram[58][4]    ; 2       ;
; ram1:ramC|ram[40][4]    ; 2       ;
; ram1:ramC|ram[42][4]    ; 2       ;
; ram1:ramC|ram[56][4]    ; 2       ;
; ram1:ramC|ram[59][4]    ; 2       ;
; ram1:ramC|ram[41][4]    ; 2       ;
; ram1:ramC|ram[43][4]    ; 2       ;
; ram1:ramC|ram[57][4]    ; 2       ;
; ram1:ramC|ram[62][4]    ; 2       ;
; ram1:ramC|ram[44][4]    ; 2       ;
; ram1:ramC|ram[46][4]    ; 2       ;
; ram1:ramC|ram[60][4]    ; 2       ;
; ram1:ramC|ram[55][4]    ; 2       ;
; ram1:ramC|ram[35][4]    ; 2       ;
; ram1:ramC|ram[39][4]    ; 2       ;
; ram1:ramC|ram[51][4]    ; 2       ;
; ram1:ramC|ram[52][4]    ; 2       ;
; ram1:ramC|ram[32][4]    ; 2       ;
; ram1:ramC|ram[36][4]    ; 2       ;
; ram1:ramC|ram[48][4]    ; 2       ;
; ram1:ramC|ram[54][4]    ; 2       ;
; ram1:ramC|ram[34][4]    ; 2       ;
; ram1:ramC|ram[38][4]    ; 2       ;
; ram1:ramC|ram[50][4]    ; 2       ;
; ram1:ramC|ram[53][4]    ; 2       ;
; ram1:ramC|ram[33][4]    ; 2       ;
; ram1:ramC|ram[37][4]    ; 2       ;
; ram1:ramC|ram[49][4]    ; 2       ;
; ram1:ramC|ram[23][4]    ; 2       ;
; ram1:ramC|ram[5][4]     ; 2       ;
; ram1:ramC|ram[7][4]     ; 2       ;
; ram1:ramC|ram[21][4]    ; 2       ;
; ram1:ramC|ram[31][4]    ; 2       ;
; ram1:ramC|ram[14][4]    ; 2       ;
; ram1:ramC|ram[15][4]    ; 2       ;
; ram1:ramC|ram[30][4]    ; 2       ;
; ram1:ramC|ram[22][4]    ; 2       ;
; ram1:ramC|ram[4][4]     ; 2       ;
; ram1:ramC|ram[6][4]     ; 2       ;
; ram1:ramC|ram[20][4]    ; 2       ;
; ram1:ramC|ram[27][4]    ; 2       ;
; ram1:ramC|ram[10][4]    ; 2       ;
; ram1:ramC|ram[11][4]    ; 2       ;
; ram1:ramC|ram[26][4]    ; 2       ;
; ram1:ramC|ram[18][4]    ; 2       ;
; ram1:ramC|ram[0][4]     ; 2       ;
; ram1:ramC|ram[2][4]     ; 2       ;
; ram1:ramC|ram[16][4]    ; 2       ;
; ram1:ramC|ram[19][4]    ; 2       ;
; ram1:ramC|ram[1][4]     ; 2       ;
; ram1:ramC|ram[3][4]     ; 2       ;
; ram1:ramC|ram[17][4]    ; 2       ;
; ram1:ramC|ram[25][4]    ; 2       ;
; ram1:ramC|ram[8][4]     ; 2       ;
; ram1:ramC|ram[9][4]     ; 2       ;
; ram1:ramC|ram[24][4]    ; 2       ;
; ram1:ramC|ram[29][4]    ; 2       ;
; ram1:ramC|ram[12][4]    ; 2       ;
; ram1:ramC|ram[13][4]    ; 2       ;
; ram1:ramC|ram[28][4]    ; 2       ;
; ram1:ramC|ram[63][7]    ; 2       ;
; ram1:ramC|ram[54][7]    ; 2       ;
; ram1:ramC|ram[55][7]    ; 2       ;
; ram1:ramC|ram[62][7]    ; 2       ;
; ram1:ramC|ram[57][7]    ; 2       ;
; ram1:ramC|ram[48][7]    ; 2       ;
; ram1:ramC|ram[49][7]    ; 2       ;
; ram1:ramC|ram[56][7]    ; 2       ;
; ram1:ramC|ram[61][7]    ; 2       ;
; ram1:ramC|ram[52][7]    ; 2       ;
; ram1:ramC|ram[53][7]    ; 2       ;
; ram1:ramC|ram[60][7]    ; 2       ;
; ram1:ramC|ram[59][7]    ; 2       ;
; ram1:ramC|ram[50][7]    ; 2       ;
; ram1:ramC|ram[51][7]    ; 2       ;
; ram1:ramC|ram[58][7]    ; 2       ;
; ram1:ramC|ram[15][7]    ; 2       ;
; ram1:ramC|ram[6][7]     ; 2       ;
; ram1:ramC|ram[7][7]     ; 2       ;
; ram1:ramC|ram[14][7]    ; 2       ;
; ram1:ramC|ram[9][7]     ; 2       ;
; ram1:ramC|ram[0][7]     ; 2       ;
; ram1:ramC|ram[1][7]     ; 2       ;
; ram1:ramC|ram[8][7]     ; 2       ;
; ram1:ramC|ram[13][7]    ; 2       ;
; ram1:ramC|ram[4][7]     ; 2       ;
; ram1:ramC|ram[5][7]     ; 2       ;
; ram1:ramC|ram[12][7]    ; 2       ;
; ram1:ramC|ram[11][7]    ; 2       ;
; ram1:ramC|ram[2][7]     ; 2       ;
; ram1:ramC|ram[3][7]     ; 2       ;
; ram1:ramC|ram[10][7]    ; 2       ;
; ram1:ramC|ram[47][7]    ; 2       ;
; ram1:ramC|ram[35][7]    ; 2       ;
; ram1:ramC|ram[39][7]    ; 2       ;
; ram1:ramC|ram[43][7]    ; 2       ;
; ram1:ramC|ram[44][7]    ; 2       ;
; ram1:ramC|ram[32][7]    ; 2       ;
; ram1:ramC|ram[36][7]    ; 2       ;
; ram1:ramC|ram[40][7]    ; 2       ;
; ram1:ramC|ram[46][7]    ; 2       ;
; ram1:ramC|ram[34][7]    ; 2       ;
; ram1:ramC|ram[38][7]    ; 2       ;
; ram1:ramC|ram[42][7]    ; 2       ;
; ram1:ramC|ram[45][7]    ; 2       ;
; ram1:ramC|ram[33][7]    ; 2       ;
; ram1:ramC|ram[37][7]    ; 2       ;
; ram1:ramC|ram[41][7]    ; 2       ;
; ram1:ramC|ram[31][7]    ; 2       ;
; ram1:ramC|ram[21][7]    ; 2       ;
; ram1:ramC|ram[23][7]    ; 2       ;
; ram1:ramC|ram[29][7]    ; 2       ;
; ram1:ramC|ram[26][7]    ; 2       ;
; ram1:ramC|ram[16][7]    ; 2       ;
; ram1:ramC|ram[18][7]    ; 2       ;
; ram1:ramC|ram[24][7]    ; 2       ;
; ram1:ramC|ram[27][7]    ; 2       ;
; ram1:ramC|ram[17][7]    ; 2       ;
; ram1:ramC|ram[19][7]    ; 2       ;
; ram1:ramC|ram[25][7]    ; 2       ;
; ram1:ramC|ram[30][7]    ; 2       ;
; ram1:ramC|ram[20][7]    ; 2       ;
; ram1:ramC|ram[22][7]    ; 2       ;
; ram1:ramC|ram[28][7]    ; 2       ;
; ram1:ramC|ram[63][5]    ; 2       ;
; ram1:ramC|ram[45][5]    ; 2       ;
; ram1:ramC|ram[47][5]    ; 2       ;
; ram1:ramC|ram[61][5]    ; 2       ;
; ram1:ramC|ram[58][5]    ; 2       ;
; ram1:ramC|ram[40][5]    ; 2       ;
; ram1:ramC|ram[42][5]    ; 2       ;
; ram1:ramC|ram[56][5]    ; 2       ;
; ram1:ramC|ram[59][5]    ; 2       ;
; ram1:ramC|ram[41][5]    ; 2       ;
; ram1:ramC|ram[43][5]    ; 2       ;
; ram1:ramC|ram[57][5]    ; 2       ;
; ram1:ramC|ram[62][5]    ; 2       ;
; ram1:ramC|ram[44][5]    ; 2       ;
; ram1:ramC|ram[46][5]    ; 2       ;
; ram1:ramC|ram[60][5]    ; 2       ;
; ram1:ramC|ram[23][5]    ; 2       ;
; ram1:ramC|ram[5][5]     ; 2       ;
; ram1:ramC|ram[7][5]     ; 2       ;
; ram1:ramC|ram[21][5]    ; 2       ;
; ram1:ramC|ram[18][5]    ; 2       ;
; ram1:ramC|ram[0][5]     ; 2       ;
; ram1:ramC|ram[2][5]     ; 2       ;
; ram1:ramC|ram[16][5]    ; 2       ;
; ram1:ramC|ram[22][5]    ; 2       ;
; ram1:ramC|ram[4][5]     ; 2       ;
; ram1:ramC|ram[6][5]     ; 2       ;
; ram1:ramC|ram[20][5]    ; 2       ;
; ram1:ramC|ram[19][5]    ; 2       ;
; ram1:ramC|ram[1][5]     ; 2       ;
; ram1:ramC|ram[3][5]     ; 2       ;
; ram1:ramC|ram[17][5]    ; 2       ;
; ram1:ramC|ram[31][5]    ; 2       ;
; ram1:ramC|ram[14][5]    ; 2       ;
; ram1:ramC|ram[15][5]    ; 2       ;
; ram1:ramC|ram[30][5]    ; 2       ;
; ram1:ramC|ram[25][5]    ; 2       ;
; ram1:ramC|ram[8][5]     ; 2       ;
; ram1:ramC|ram[9][5]     ; 2       ;
; ram1:ramC|ram[24][5]    ; 2       ;
; ram1:ramC|ram[27][5]    ; 2       ;
; ram1:ramC|ram[10][5]    ; 2       ;
; ram1:ramC|ram[11][5]    ; 2       ;
; ram1:ramC|ram[26][5]    ; 2       ;
; ram1:ramC|ram[29][5]    ; 2       ;
; ram1:ramC|ram[12][5]    ; 2       ;
; ram1:ramC|ram[13][5]    ; 2       ;
; ram1:ramC|ram[28][5]    ; 2       ;
; ram1:ramC|ram[55][5]    ; 2       ;
; ram1:ramC|ram[35][5]    ; 2       ;
; ram1:ramC|ram[39][5]    ; 2       ;
; ram1:ramC|ram[51][5]    ; 2       ;
; ram1:ramC|ram[52][5]    ; 2       ;
; ram1:ramC|ram[32][5]    ; 2       ;
; ram1:ramC|ram[36][5]    ; 2       ;
; ram1:ramC|ram[48][5]    ; 2       ;
; ram1:ramC|ram[54][5]    ; 2       ;
; ram1:ramC|ram[34][5]    ; 2       ;
; ram1:ramC|ram[38][5]    ; 2       ;
; ram1:ramC|ram[50][5]    ; 2       ;
; ram1:ramC|ram[53][5]    ; 2       ;
; ram1:ramC|ram[33][5]    ; 2       ;
; ram1:ramC|ram[37][5]    ; 2       ;
; ram1:ramC|ram[49][5]    ; 2       ;
; ram1:ramC|ram[63][2]    ; 2       ;
; ram1:ramC|ram[57][2]    ; 2       ;
; ram1:ramC|ram[59][2]    ; 2       ;
; ram1:ramC|ram[61][2]    ; 2       ;
; ram1:ramC|ram[46][2]    ; 2       ;
; ram1:ramC|ram[40][2]    ; 2       ;
; ram1:ramC|ram[42][2]    ; 2       ;
; ram1:ramC|ram[44][2]    ; 2       ;
; ram1:ramC|ram[47][2]    ; 2       ;
; ram1:ramC|ram[41][2]    ; 2       ;
; ram1:ramC|ram[43][2]    ; 2       ;
; ram1:ramC|ram[45][2]    ; 2       ;
; ram1:ramC|ram[62][2]    ; 2       ;
; ram1:ramC|ram[56][2]    ; 2       ;
; ram1:ramC|ram[58][2]    ; 2       ;
; ram1:ramC|ram[60][2]    ; 2       ;
; ram1:ramC|ram[23][2]    ; 2       ;
; ram1:ramC|ram[17][2]    ; 2       ;
; ram1:ramC|ram[19][2]    ; 2       ;
; ram1:ramC|ram[21][2]    ; 2       ;
; ram1:ramC|ram[6][2]     ; 2       ;
; ram1:ramC|ram[0][2]     ; 2       ;
; ram1:ramC|ram[2][2]     ; 2       ;
; ram1:ramC|ram[4][2]     ; 2       ;
; ram1:ramC|ram[7][2]     ; 2       ;
; ram1:ramC|ram[1][2]     ; 2       ;
; ram1:ramC|ram[3][2]     ; 2       ;
; ram1:ramC|ram[5][2]     ; 2       ;
; ram1:ramC|ram[22][2]    ; 2       ;
+-------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,603 / 47,787 ( 8 % )  ;
; C16 interconnects           ; 101 / 1,804 ( 6 % )     ;
; C4 interconnects            ; 2,454 / 31,272 ( 8 % )  ;
; Direct links                ; 254 / 47,787 ( < 1 % )  ;
; Global clocks               ; 20 / 20 ( 100 % )       ;
; Local interconnects         ; 1,609 / 15,408 ( 10 % ) ;
; R24 interconnects           ; 99 / 1,775 ( 6 % )      ;
; R4 interconnects            ; 2,731 / 41,310 ( 7 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.64) ; Number of LABs  (Total = 152) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 6                             ;
; 3                                           ; 4                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 5                             ;
; 15                                          ; 13                            ;
; 16                                          ; 98                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 152) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 41                            ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 5                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.41) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 11                            ;
; 16                                           ; 62                            ;
; 17                                           ; 22                            ;
; 18                                           ; 5                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 8                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.18) ; Number of LABs  (Total = 152) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 23                            ;
; 2                                               ; 14                            ;
; 3                                               ; 18                            ;
; 4                                               ; 9                             ;
; 5                                               ; 7                             ;
; 6                                               ; 14                            ;
; 7                                               ; 20                            ;
; 8                                               ; 8                             ;
; 9                                               ; 8                             ;
; 10                                              ; 5                             ;
; 11                                              ; 7                             ;
; 12                                              ; 3                             ;
; 13                                              ; 4                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 1                             ;
; 17                                              ; 4                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.59) ; Number of LABs  (Total = 152) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 6                             ;
; 17                                           ; 7                             ;
; 18                                           ; 14                            ;
; 19                                           ; 12                            ;
; 20                                           ; 8                             ;
; 21                                           ; 16                            ;
; 22                                           ; 1                             ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 3                             ;
; 33                                           ; 11                            ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 47        ; 0            ; 47        ; 0            ; 0            ; 47        ; 47        ; 0            ; 47        ; 47        ; 0            ; 10           ; 0            ; 0            ; 9            ; 0            ; 10           ; 9            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 47        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 47           ; 0         ; 47           ; 47           ; 0         ; 0         ; 47           ; 0         ; 0         ; 47           ; 37           ; 47           ; 47           ; 38           ; 47           ; 37           ; 38           ; 47           ; 47           ; 47           ; 37           ; 47           ; 47           ; 47           ; 47           ; 47           ; 0         ; 47           ; 47           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_mux_sw         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ex_mem_addr[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                       ;
+------------------------+------------------------+-------------------+
; Source Clock(s)        ; Destination Clock(s)   ; Delay Added in ns ;
+------------------------+------------------------+-------------------+
; clk,I/O                ; clk,ex_mem_addr[0],I/O ; 985.5             ;
; clk,ex_mem_addr[0],I/O ; ex_mem_addr[0]         ; 273.4             ;
; clk                    ; ex_mem_addr[0]         ; 110.1             ;
; clk,ex_mem_addr[0],I/O ; clk,ex_mem_addr[0],I/O ; 61.3              ;
; clk                    ; clk,ex_mem_addr[0],I/O ; 60.2              ;
; clk,I/O                ; ex_mem_addr[0]         ; 36.3              ;
+------------------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                      ;
+------------------------+-----------------------+-------------------+
; Source Register        ; Destination Register  ; Delay Added in ns ;
+------------------------+-----------------------+-------------------+
; cpu:cpuC|dBus[4]~reg0  ; ram1:ramC|ram[13][4]  ; 5.267             ;
; cpu:cpuC|dBus[1]~reg0  ; ram1:ramC|ram[8][1]   ; 5.233             ;
; cpu:cpuC|dBus[1]~en    ; ram1:ramC|ram[8][1]   ; 5.022             ;
; cpu:cpuC|dBus[4]~en    ; ram1:ramC|ram[13][4]  ; 4.974             ;
; cpu:cpuC|dBus[3]~reg0  ; ram1:ramC|ram[6][3]   ; 4.955             ;
; cpu:cpuC|dBus[8]~en    ; ram1:ramC|ram[8][8]   ; 4.940             ;
; cpu:cpuC|dBus[8]~reg0  ; ram1:ramC|ram[8][8]   ; 4.929             ;
; cpu:cpuC|m_rw          ; ram1:ramC|ram[13][12] ; 4.795             ;
; cpu:cpuC|dBus[3]~en    ; ram1:ramC|ram[6][3]   ; 4.776             ;
; cpu:cpuC|m_en          ; ram1:ramC|ram[13][12] ; 4.711             ;
; ex_mem_addr[4]         ; ram1:ramC|ram[17][8]  ; 4.696             ;
; cpu:cpuC|aBus[4]       ; ram1:ramC|ram[17][8]  ; 4.696             ;
; mem_mux_sw             ; ram1:ramC|ram[17][8]  ; 4.696             ;
; cpu:cpuC|dBus[2]~reg0  ; ram1:ramC|ram[6][2]   ; 4.664             ;
; cpu:cpuC|dBus[6]~reg0  ; ram1:ramC|ram[5][6]   ; 4.663             ;
; cpu:cpuC|dBus[10]~reg0 ; ram1:ramC|ram[8][10]  ; 4.619             ;
; cpu:cpuC|dBus[7]~reg0  ; ram1:ramC|ram[15][7]  ; 4.607             ;
; cpu:cpuC|dBus[15]~en   ; ram1:ramC|ram[10][15] ; 4.585             ;
; ex_mem_addr[5]         ; ram1:ramC|ram[17][4]  ; 4.573             ;
; cpu:cpuC|aBus[5]       ; ram1:ramC|ram[17][4]  ; 4.573             ;
; ex_mem_addr[3]         ; ram1:ramC|ram[17][4]  ; 4.537             ;
; cpu:cpuC|aBus[3]       ; ram1:ramC|ram[17][4]  ; 4.537             ;
; cpu:cpuC|dBus[9]~reg0  ; ram1:ramC|ram[8][9]   ; 4.535             ;
; ex_mem_addr[1]         ; ram1:ramC|ram[17][8]  ; 4.491             ;
; cpu:cpuC|aBus[1]       ; ram1:ramC|ram[17][8]  ; 4.491             ;
; cpu:cpuC|dBus[2]~en    ; ram1:ramC|ram[6][2]   ; 4.471             ;
; ex_mem_addr[2]         ; ram1:ramC|ram[15][7]  ; 4.465             ;
; cpu:cpuC|aBus[2]       ; ram1:ramC|ram[15][7]  ; 4.465             ;
; cpu:cpuC|dBus[6]~en    ; ram1:ramC|ram[5][6]   ; 4.461             ;
; cpu:cpuC|dBus[9]~en    ; ram1:ramC|ram[8][9]   ; 4.375             ;
; cpu:cpuC|dBus[7]~en    ; ram1:ramC|ram[13][7]  ; 4.352             ;
; cpu:cpuC|dBus[10]~en   ; ram1:ramC|ram[8][10]  ; 4.322             ;
; cpu:cpuC|dBus[14]~reg0 ; ram1:ramC|ram[6][14]  ; 4.305             ;
; ex_mem_addr[0]         ; ram1:ramC|ram[15][7]  ; 4.204             ;
; cpu:cpuC|aBus[0]       ; ram1:ramC|ram[15][7]  ; 4.204             ;
; cpu:cpuC|dBus[12]~reg0 ; ram1:ramC|ram[13][12] ; 4.193             ;
; cpu:cpuC|dBus[11]~reg0 ; ram1:ramC|ram[4][11]  ; 4.173             ;
; cpu:cpuC|dBus[11]~en   ; ram1:ramC|ram[4][11]  ; 4.169             ;
; cpu:cpuC|dBus[15]~reg0 ; ram1:ramC|ram[10][15] ; 4.151             ;
; cpu:cpuC|dBus[0]~reg0  ; ram1:ramC|ram[2][0]   ; 4.146             ;
; cpu:cpuC|dBus[5]~reg0  ; ram1:ramC|ram[8][5]   ; 4.129             ;
; cpu:cpuC|dBus[12]~en   ; ram1:ramC|ram[13][12] ; 3.979             ;
; cpu:cpuC|dBus[0]~en    ; ram1:ramC|ram[2][0]   ; 3.943             ;
; cpu:cpuC|dBus[13]~reg0 ; ram1:ramC|ram[3][13]  ; 3.917             ;
; cpu:cpuC|dBus[13]~en   ; ram1:ramC|ram[3][13]  ; 3.859             ;
; cpu:cpuC|dBus[14]~en   ; ram1:ramC|ram[6][14]  ; 3.789             ;
; cpu:cpuC|dBus[5]~en    ; ram1:ramC|ram[8][5]   ; 3.778             ;
; reset                  ; ram1:ramC|ram[17][4]  ; 3.182             ;
; ram1:ramC|ram[14][15]  ; ram1:ramC|ram[49][15] ; 2.839             ;
; ram1:ramC|ram[12][15]  ; ram1:ramC|ram[49][15] ; 2.839             ;
; ram1:ramC|ram[3][4]    ; ram1:ramC|ram[17][4]  ; 2.789             ;
; ram1:ramC|ram[1][4]    ; ram1:ramC|ram[17][4]  ; 2.789             ;
; ram1:ramC|ram[7][4]    ; ram1:ramC|ram[17][4]  ; 2.721             ;
; ram1:ramC|ram[5][4]    ; ram1:ramC|ram[17][4]  ; 2.721             ;
; ram1:ramC|ram[47][4]   ; ram1:ramC|ram[17][4]  ; 2.714             ;
; ram1:ramC|ram[45][4]   ; ram1:ramC|ram[17][4]  ; 2.714             ;
; ram1:ramC|ram[13][4]   ; ram1:ramC|ram[17][4]  ; 2.696             ;
; ram1:ramC|ram[12][4]   ; ram1:ramC|ram[17][4]  ; 2.696             ;
; ram1:ramC|ram[23][8]   ; ram1:ramC|ram[17][8]  ; 2.694             ;
; ram1:ramC|ram[22][8]   ; ram1:ramC|ram[17][8]  ; 2.694             ;
; ram1:ramC|ram[14][8]   ; ram1:ramC|ram[17][8]  ; 2.679             ;
; ram1:ramC|ram[12][8]   ; ram1:ramC|ram[17][8]  ; 2.679             ;
; ram1:ramC|ram[9][4]    ; ram1:ramC|ram[17][4]  ; 2.668             ;
; ram1:ramC|ram[8][4]    ; ram1:ramC|ram[17][4]  ; 2.668             ;
; ram1:ramC|ram[7][15]   ; ram1:ramC|ram[49][15] ; 2.614             ;
; ram1:ramC|ram[3][15]   ; ram1:ramC|ram[49][15] ; 2.614             ;
; ram1:ramC|ram[55][7]   ; ram1:ramC|ram[15][7]  ; 2.599             ;
; ram1:ramC|ram[54][7]   ; ram1:ramC|ram[15][7]  ; 2.599             ;
; ram1:ramC|ram[60][4]   ; ram1:ramC|ram[17][4]  ; 2.542             ;
; ram1:ramC|ram[36][3]   ; ram1:ramC|ram[15][3]  ; 2.513             ;
; ram1:ramC|ram[32][3]   ; ram1:ramC|ram[15][3]  ; 2.513             ;
; ram1:ramC|ram[22][7]   ; ram1:ramC|ram[15][7]  ; 2.512             ;
; ram1:ramC|ram[20][7]   ; ram1:ramC|ram[15][7]  ; 2.512             ;
; ram1:ramC|ram[5][15]   ; ram1:ramC|ram[49][15] ; 2.503             ;
; ram1:ramC|ram[1][15]   ; ram1:ramC|ram[49][15] ; 2.503             ;
; ram1:ramC|ram[28][4]   ; ram1:ramC|ram[17][4]  ; 2.500             ;
; ram1:ramC|ram[17][4]   ; ram1:ramC|ram[17][4]  ; 2.497             ;
; ram1:ramC|ram[19][4]   ; ram1:ramC|ram[17][4]  ; 2.497             ;
; ram1:ramC|ram[42][4]   ; ram1:ramC|ram[17][4]  ; 2.493             ;
; ram1:ramC|ram[40][4]   ; ram1:ramC|ram[17][4]  ; 2.493             ;
; ram1:ramC|ram[23][9]   ; ram1:ramC|ram[17][9]  ; 2.481             ;
; ram1:ramC|ram[22][9]   ; ram1:ramC|ram[17][9]  ; 2.481             ;
; ram1:ramC|ram[7][7]    ; ram1:ramC|ram[15][7]  ; 2.478             ;
; ram1:ramC|ram[6][7]    ; ram1:ramC|ram[15][7]  ; 2.478             ;
; ram1:ramC|ram[43][3]   ; ram1:ramC|ram[15][3]  ; 2.476             ;
; ram1:ramC|ram[42][3]   ; ram1:ramC|ram[15][3]  ; 2.476             ;
; ram1:ramC|ram[38][3]   ; ram1:ramC|ram[15][3]  ; 2.472             ;
; ram1:ramC|ram[34][3]   ; ram1:ramC|ram[15][3]  ; 2.472             ;
; ram1:ramC|ram[14][9]   ; ram1:ramC|ram[17][9]  ; 2.470             ;
; ram1:ramC|ram[12][9]   ; ram1:ramC|ram[17][9]  ; 2.470             ;
; ram1:ramC|ram[19][3]   ; ram1:ramC|ram[15][3]  ; 2.469             ;
; ram1:ramC|ram[17][3]   ; ram1:ramC|ram[15][3]  ; 2.469             ;
; ram1:ramC|ram[44][15]  ; ram1:ramC|ram[49][15] ; 2.469             ;
; ram1:ramC|ram[46][15]  ; ram1:ramC|ram[49][15] ; 2.469             ;
; ram1:ramC|ram[36][2]   ; ram1:ramC|ram[6][2]   ; 2.455             ;
; ram1:ramC|ram[32][2]   ; ram1:ramC|ram[6][2]   ; 2.455             ;
; ram1:ramC|ram[13][2]   ; ram1:ramC|ram[6][2]   ; 2.454             ;
; ram1:ramC|ram[12][2]   ; ram1:ramC|ram[6][2]   ; 2.454             ;
; ram1:ramC|ram[15][15]  ; ram1:ramC|ram[49][15] ; 2.451             ;
; ram1:ramC|ram[13][15]  ; ram1:ramC|ram[49][15] ; 2.451             ;
+------------------------+-----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "CPU_ON_DE0"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 1024 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU_ON_DE0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:cpuC|m_en
        Info (176357): Destination node cpu:cpuC|m_rw
        Info (176357): Destination node cpu:cpuC|aBus[3]
        Info (176357): Destination node cpu:cpuC|aBus[0]
        Info (176357): Destination node cpu:cpuC|aBus[1]
        Info (176357): Destination node cpu:cpuC|aBus[2]
        Info (176357): Destination node cpu:cpuC|aBus[4]
        Info (176357): Destination node cpu:cpuC|aBus[5]
Info (176353): Automatically promoted node ram1:ramC|Decoder0~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~13 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~14 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~15 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~16 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~17 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~18 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~19 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~20 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~21 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~22 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~23 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~24 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|Decoder0~25 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|ram[14][0]~36 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|ram[15][0]~37 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|ram[16][0]~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|ram[17][0]~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ram1:ramC|ram[18][0]~11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 5.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 9 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ex_mem_addr[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin mem_mux_sw uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin ex_mem_addr[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin ex_mem_addr[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin ex_mem_addr[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin ex_mem_addr[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin ex_mem_addr[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin reset uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at B12
Info (144001): Generated suppressed messages file C:/Users/A610/Desktop/hdl/CPU_ON_DE0 _HEX/output_files/CPU_ON_DE0.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4949 megabytes
    Info: Processing ended: Fri Dec 08 17:22:53 2023
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/A610/Desktop/hdl/CPU_ON_DE0 _HEX/output_files/CPU_ON_DE0.fit.smsg.


