<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tsbg484-1" LaunchTime="1704392369">
  <File Type="VDS-TIMING-PB" Name="can_split_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="can_split_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="can_split_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="can_split_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="can_split_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="can_split_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="can_split_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="can_split_wrapper_reports.tcl"/>
  <File Type="PA-TCL" Name="can_split_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_defines.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/bench/verilog/timescale.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../bench/verilog/timescale.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_acf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_acf.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_bsp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_bsp.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_btl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_btl.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_crc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_crc.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_fifo.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_ibo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_ibo.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_register.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_register_asyn.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_register_asyn.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_register_asyn_syn.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_register_asyn_syn.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_registers.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_registers.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/can_top_split.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../can_top_split.v"/>
        <Attr Name="ImportTime" Val="1704300726"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/can_transceiver.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/can_split/can_split.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/can_split/hdl/can_split_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_register_syn.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_register_syn.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/bench/verilog/can_testbench_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../bench/verilog/can_testbench_defines.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/bench/verilog/can_testbench.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../bench/verilog/can_testbench.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/MCUCANDRIVER/rtl/verilog/can_top.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/verilog/can_top.v"/>
        <Attr Name="ImportTime" Val="1704383084"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="can_split_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="can_split_can_top_split_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="can_split_can_top_split_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="can_split_can_transceiver_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="can_split_can_transceiver_0_0"/>
</GenRun>
