# 【Verilog 和 SystemVerilog 的区别

> 原文:[https://www . geesforgeks . org/verilog 和-systemverilog 之间的差异/](https://www.geeksforgeeks.org/difference-between-verilog-and-systemverilog/)

**1。 [Verilog](https://www.geeksforgeeks.org/verilog-data-types/) :**
Verilog 是一种硬件描述语言(HDL)。它是一种计算机语言，用来描述电子电路的结构和行为。1983 年，Verilog 语言在 Gateway Design Automation Inc .开始作为硬件建模的专有语言，后来在 1995 年成为 IEEE 标准 1364，并开始得到更广泛的应用。Verilog 基于模块级测试平台。

**2。系统验证日志:**
系统验证日志是硬件描述语言(HDL)和硬件验证语言(HVL)的组合，组合起来称为 HDVL。意味着它描述电子电路的结构和行为，并验证用硬件描述语言编写的电子电路。SystemVerilog 作为 Verilog 的超集，在 2005 年对 Verilog 语言进行了大量扩展，成为 IEEE 标准 1800，并在 2012 年再次更新为 IEEE 1800-2012 标准。SystemVerilog 基于类级测试平台，本质上更具动态性。

**Verilog 和 SystemVerilog 的区别:**

<center>

| 没有。 | VERILOG | SYSTEMVERILOG |
| 01. | Verilog 是一种硬件描述语言。 | 系统验证日志是硬件描述语言和硬件验证语言(HVL)的结合。 |
| 02. | Verilog 语言用于构造和建模电子系统。 | SystemVerilog 语言用于电子系统的建模、设计、仿真、测试和实现。 |
| 03. | 它支持结构化范式。 | 它支持结构化和面向对象的范例。 |
| 04. | Verilog 基于模块级测试平台。 | SystemVerilog 基于类级测试平台。 |
| 05. | 它被标准化为 IEEE 1364。 | 它被标准化为 IEEE 1800-2012。 |
| 06. | Verilog 受 C 语言和 Fortran 编程语言的影响。 | SystemVerilog 基于 Verilog、VHDL 和 c++编程语言。 |
| 07. | 它有文件扩展名。v 或。vh | 它有文件扩展名。sv 或。svh |
| 08. | 它支持有线和注册数据类型。 | 它支持各种数据类型，如枚举、联合、结构、字符串、类。 |
| 09. | 它基于模块的层次结构。 | 它是基于类的。 |
| 10. | 它始于 1983 年，是硬件建模的专有语言。 | 它最初打算在 2005 年作为 Verilog 的扩展。 |

</center>