Classic Timing Analyzer report for test_1
Tue Nov 21 10:33:36 2017
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'choose'
  6. Clock Setup: 'clk_con'
  7. Clock Setup: 'clk_sin'
  8. Clock Hold: 'choose'
  9. Clock Hold: 'clk_con'
 10. Clock Hold: 'clk_sin'
 11. tsu
 12. tco
 13. tpd
 14. th
 15. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                         ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 16.914 ns                        ; dataforram[7]                ; alu:alu|out[0]$latch ; --         ; choose   ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 22.684 ns                        ; alu:alu|out[1]_145           ; dataforram[7]        ; clk_sin    ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 13.804 ns                        ; dataforram[5]                ; led[37]              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 5.892 ns                         ; dataforram[0]                ; alu:alu|out[0]$latch ; --         ; clk_sin  ; 0            ;
; Clock Setup: 'clk_sin'       ; N/A                                      ; None          ; 43.62 MHz ( period = 22.923 ns ) ; cu:cu|op[8]                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; 0            ;
; Clock Setup: 'clk_con'       ; N/A                                      ; None          ; 43.62 MHz ( period = 22.923 ns ) ; cu:cu|op[8]                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; 0            ;
; Clock Setup: 'choose'        ; N/A                                      ; None          ; 43.62 MHz ( period = 22.923 ns ) ; cu:cu|op[8]                  ; alu:alu|out[0]$latch ; choose     ; choose   ; 0            ;
; Clock Hold: 'choose'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; composer:composer|count_t[2] ; cu:cu|op[1]          ; choose     ; choose   ; 360          ;
; Clock Hold: 'clk_con'        ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; composer:composer|count_t[2] ; cu:cu|op[1]          ; clk_con    ; clk_con  ; 360          ;
; Clock Hold: 'clk_sin'        ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; composer:composer|count_t[2] ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; 360          ;
; Total number of failed paths ;                                          ;               ;                                  ;                              ;                      ;            ;          ; 1080         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C7        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; choose          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; clk_con         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; clk_sin         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'choose'                                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.62 MHz ( period = 22.923 ns )                    ; cu:cu|op[8]          ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.594 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; cu:cu|op[10]         ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.840 ns               ;
; N/A                                     ; 47.05 MHz ( period = 21.252 ns )                    ; cu:cu|op[8]          ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.922 ns               ;
; N/A                                     ; 48.74 MHz ( period = 20.517 ns )                    ; cu:cu|op[10]         ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.168 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[3]   ; choose     ; choose   ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[2]   ; choose     ; choose   ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 50.01 MHz ( period = 19.998 ns )                    ; cu:cu|op[3]          ; register:ir|out[1]   ; choose     ; choose   ; None                        ; None                      ; 2.720 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[7]   ; choose     ; choose   ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[4]   ; choose     ; choose   ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[7]   ; choose     ; choose   ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.869 ns )                    ; cu:cu|op[8]          ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.549 ns               ;
; N/A                                     ; 55.15 MHz ( period = 18.134 ns )                    ; cu:cu|op[10]         ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.795 ns               ;
; N/A                                     ; 55.95 MHz ( period = 17.872 ns )                    ; register:r1|out[4]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 20.836 ns               ;
; N/A                                     ; 57.05 MHz ( period = 17.527 ns )                    ; register:r1|out[3]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 20.481 ns               ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[0]   ; choose     ; choose   ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[3]   ; choose     ; choose   ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[2]   ; choose     ; choose   ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[1]   ; choose     ; choose   ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[4]   ; choose     ; choose   ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.82 MHz ( period = 17.296 ns )                    ; register:pc|out[7]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 20.257 ns               ;
; N/A                                     ; 58.53 MHz ( period = 17.086 ns )                    ; register:r1|out[2]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 20.052 ns               ;
; N/A                                     ; 58.88 MHz ( period = 16.984 ns )                    ; cu:cu|op[5]          ; register:r1|out[2]   ; choose     ; choose   ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 59.76 MHz ( period = 16.735 ns )                    ; register:pc|out[0]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.704 ns               ;
; N/A                                     ; 59.94 MHz ( period = 16.683 ns )                    ; cu:cu|op[8]          ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.554 ns               ;
; N/A                                     ; 60.15 MHz ( period = 16.624 ns )                    ; register:pc|out[6]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.593 ns               ;
; N/A                                     ; 60.36 MHz ( period = 16.568 ns )                    ; register:r1|out[6]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.537 ns               ;
; N/A                                     ; 60.86 MHz ( period = 16.431 ns )                    ; register:pc|out[4]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.400 ns               ;
; N/A                                     ; 60.88 MHz ( period = 16.426 ns )                    ; register:pc|out[5]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.395 ns               ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[1]   ; choose     ; choose   ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[7]   ; choose     ; choose   ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 61.13 MHz ( period = 16.359 ns )                    ; register:pc|out[3]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.328 ns               ;
; N/A                                     ; 61.72 MHz ( period = 16.201 ns )                    ; register:r1|out[4]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 19.164 ns               ;
; N/A                                     ; 61.79 MHz ( period = 16.185 ns )                    ; register:r1|out[7]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.154 ns               ;
; N/A                                     ; 61.90 MHz ( period = 16.156 ns )                    ; register:r1|out[0]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.125 ns               ;
; N/A                                     ; 62.34 MHz ( period = 16.040 ns )                    ; register:pc|out[1]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 19.001 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.003 ns )                    ; register:pc|out[2]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.972 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.948 ns )                    ; cu:cu|op[10]         ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 12.800 ns               ;
; N/A                                     ; 62.95 MHz ( period = 15.885 ns )                    ; register:r1|out[5]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.854 ns               ;
; N/A                                     ; 63.07 MHz ( period = 15.856 ns )                    ; register:r1|out[3]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 18.809 ns               ;
; N/A                                     ; 63.80 MHz ( period = 15.674 ns )                    ; cu:cu|op[5]          ; register:r1|out[3]   ; choose     ; choose   ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.625 ns )                    ; register:pc|out[7]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 18.585 ns               ;
; N/A                                     ; 64.57 MHz ( period = 15.487 ns )                    ; register:r0|out[7]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.458 ns               ;
; N/A                                     ; 64.87 MHz ( period = 15.415 ns )                    ; register:r1|out[2]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 18.380 ns               ;
; N/A                                     ; 65.21 MHz ( period = 15.335 ns )                    ; register:r0|out[6]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.306 ns               ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; register:r1|out[1]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 18.193 ns               ;
; N/A                                     ; 66.38 MHz ( period = 15.064 ns )                    ; register:pc|out[0]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 18.032 ns               ;
; N/A                                     ; 66.43 MHz ( period = 15.054 ns )                    ; cu:cu|op[8]          ; alu:alu|out[4]$latch ; choose     ; choose   ; None                        ; None                      ; 11.764 ns               ;
; N/A                                     ; 66.88 MHz ( period = 14.953 ns )                    ; register:pc|out[6]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.921 ns               ;
; N/A                                     ; 67.13 MHz ( period = 14.897 ns )                    ; register:r1|out[6]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.865 ns               ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; register:pc|out[4]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.728 ns               ;
; N/A                                     ; 67.77 MHz ( period = 14.755 ns )                    ; register:pc|out[5]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.723 ns               ;
; N/A                                     ; 68.08 MHz ( period = 14.688 ns )                    ; register:pc|out[3]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.656 ns               ;
; N/A                                     ; 68.35 MHz ( period = 14.630 ns )                    ; cu:cu|op[5]          ; register:r1|out[4]   ; choose     ; choose   ; None                        ; None                      ; 1.611 ns                ;
; N/A                                     ; 68.90 MHz ( period = 14.514 ns )                    ; register:r1|out[7]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.482 ns               ;
; N/A                                     ; 69.04 MHz ( period = 14.485 ns )                    ; register:r1|out[0]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.453 ns               ;
; N/A                                     ; 69.59 MHz ( period = 14.369 ns )                    ; register:pc|out[1]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.329 ns               ;
; N/A                                     ; 69.77 MHz ( period = 14.332 ns )                    ; register:pc|out[2]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 69.84 MHz ( period = 14.319 ns )                    ; cu:cu|op[10]         ; alu:alu|out[4]$latch ; choose     ; choose   ; None                        ; None                      ; 11.010 ns               ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; register:r1|out[5]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 17.182 ns               ;
; N/A                                     ; 70.82 MHz ( period = 14.120 ns )                    ; alu:alu|out[3]$latch ; register:ir|out[3]   ; choose     ; choose   ; None                        ; None                      ; 2.187 ns                ;
; N/A                                     ; 72.31 MHz ( period = 13.829 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[6]   ; choose     ; choose   ; None                        ; None                      ; 4.551 ns                ;
; N/A                                     ; 72.36 MHz ( period = 13.819 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[2]   ; choose     ; choose   ; None                        ; None                      ; 4.543 ns                ;
; N/A                                     ; 72.37 MHz ( period = 13.818 ns )                    ; register:r1|out[4]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 16.791 ns               ;
; N/A                                     ; 72.38 MHz ( period = 13.816 ns )                    ; register:r0|out[7]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 16.786 ns               ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[3]   ; choose     ; choose   ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[2]   ; choose     ; choose   ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 73.19 MHz ( period = 13.664 ns )                    ; register:r0|out[6]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 16.634 ns               ;
; N/A                                     ; 73.47 MHz ( period = 13.611 ns )                    ; register:r0|out[5]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 16.582 ns               ;
; N/A                                     ; 73.78 MHz ( period = 13.553 ns )                    ; register:r1|out[1]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 16.521 ns               ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:r0|out[3]   ; choose     ; choose   ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:mar|out[3]  ; choose     ; choose   ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.93 MHz ( period = 13.526 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[2]   ; choose     ; choose   ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.525 ns )                    ; alu:alu|out[0]$latch ; register:ir|out[0]   ; choose     ; choose   ; None                        ; None                      ; 1.448 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[1]   ; choose     ; choose   ; None                        ; None                      ; 1.793 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.473 ns )                    ; register:r1|out[3]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 16.436 ns               ;
; N/A                                     ; 74.23 MHz ( period = 13.472 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[7]   ; choose     ; choose   ; None                        ; None                      ; 2.088 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[4]   ; choose     ; choose   ; None                        ; None                      ; 2.086 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.469 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.085 ns                ;
; N/A                                     ; 74.25 MHz ( period = 13.468 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.084 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.391 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[0]   ; choose     ; choose   ; None                        ; None                      ; 1.460 ns                ;
; N/A                                     ; 75.41 MHz ( period = 13.260 ns )                    ; alu:alu|out[7]$latch ; register:ir|out[7]   ; choose     ; choose   ; None                        ; None                      ; 1.890 ns                ;
; N/A                                     ; 75.52 MHz ( period = 13.242 ns )                    ; register:pc|out[7]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 16.212 ns               ;
; N/A                                     ; 75.52 MHz ( period = 13.241 ns )                    ; alu:alu|out[3]$latch ; register:r1|out[3]   ; choose     ; choose   ; None                        ; None                      ; 3.978 ns                ;
; N/A                                     ; 75.71 MHz ( period = 13.209 ns )                    ; alu:alu|out[3]$latch ; register:pc|out[3]   ; choose     ; choose   ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 75.73 MHz ( period = 13.205 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[6]   ; choose     ; choose   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 75.75 MHz ( period = 13.202 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[6]   ; choose     ; choose   ; None                        ; None                      ; 3.926 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[3]   ; choose     ; choose   ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[3]  ; choose     ; choose   ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; alu:alu|out[2]$latch ; register:pc|out[2]   ; choose     ; choose   ; None                        ; None                      ; 3.884 ns                ;
; N/A                                     ; 76.19 MHz ( period = 13.125 ns )                    ; cu:cu|op[8]          ; alu:alu|out[5]$latch ; choose     ; choose   ; None                        ; None                      ; 9.786 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.103 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.827 ns                ;
; N/A                                     ; 76.38 MHz ( period = 13.092 ns )                    ; alu:alu|out[2]$latch ; register:ir|out[2]   ; choose     ; choose   ; None                        ; None                      ; 1.154 ns                ;
; N/A                                     ; 76.73 MHz ( period = 13.032 ns )                    ; register:r1|out[2]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 16.007 ns               ;
; N/A                                     ; 76.86 MHz ( period = 13.010 ns )                    ; alu:alu|out[4]$latch ; register:ir|out[4]   ; choose     ; choose   ; None                        ; None                      ; 1.602 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.907 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[2]  ; choose     ; choose   ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[2]   ; choose     ; choose   ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 77.57 MHz ( period = 12.891 ns )                    ; alu:alu|out[7]$latch ; register:r1|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 77.65 MHz ( period = 12.879 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.628 ns                ;
; N/A                                     ; 77.68 MHz ( period = 12.874 ns )                    ; alu:alu|out[2]$latch ; register:r1|out[2]   ; choose     ; choose   ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 77.73 MHz ( period = 12.865 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[3]   ; choose     ; choose   ; None                        ; None                      ; 3.604 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.862 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[5]   ; choose     ; choose   ; None                        ; None                      ; 3.586 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.861 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[5]   ; choose     ; choose   ; None                        ; None                      ; 3.585 ns                ;
; N/A                                     ; 77.77 MHz ( period = 12.859 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.79 MHz ( period = 12.855 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.584 ns                ;
; N/A                                     ; 77.80 MHz ( period = 12.854 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[4]  ; choose     ; choose   ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.89 MHz ( period = 12.838 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[5]   ; choose     ; choose   ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 77.92 MHz ( period = 12.833 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[3]   ; choose     ; choose   ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 77.97 MHz ( period = 12.826 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.548 ns                ;
; N/A                                     ; 77.98 MHz ( period = 12.824 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[6]  ; choose     ; choose   ; None                        ; None                      ; 3.573 ns                ;
; N/A                                     ; 78.51 MHz ( period = 12.737 ns )                    ; alu:alu|out[5]$latch ; register:ir|out[5]   ; choose     ; choose   ; None                        ; None                      ; 1.361 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[7]  ; choose     ; choose   ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 78.77 MHz ( period = 12.695 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[5]  ; choose     ; choose   ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; 78.86 MHz ( period = 12.681 ns )                    ; register:pc|out[0]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.659 ns               ;
; N/A                                     ; 79.28 MHz ( period = 12.614 ns )                    ; alu:alu|out[7]$latch ; register:r0|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 79.55 MHz ( period = 12.570 ns )                    ; register:pc|out[6]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.548 ns               ;
; N/A                                     ; 79.66 MHz ( period = 12.553 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[1]   ; choose     ; choose   ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 79.69 MHz ( period = 12.549 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[1]  ; choose     ; choose   ; None                        ; None                      ; 3.298 ns                ;
; N/A                                     ; 79.75 MHz ( period = 12.539 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.271 ns                ;
; N/A                                     ; 79.91 MHz ( period = 12.514 ns )                    ; register:r1|out[6]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.492 ns               ;
; N/A                                     ; 80.10 MHz ( period = 12.485 ns )                    ; alu:alu|out[7]$latch ; register:mar|out[7]  ; choose     ; choose   ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 80.44 MHz ( period = 12.432 ns )                    ; cu:cu|op[10]         ; alu:alu|out[5]$latch ; choose     ; choose   ; None                        ; None                      ; 9.074 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; alu:alu|out[4]$latch ; register:r0|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.399 ns )                    ; alu:alu|out[4]$latch ; register:pc|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.395 ns )                    ; alu:alu|out[4]$latch ; register:r1|out[4]   ; choose     ; choose   ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; alu:alu|out[4]$latch ; register:mar|out[4]  ; choose     ; choose   ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.80 MHz ( period = 12.377 ns )                    ; register:pc|out[4]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.355 ns               ;
; N/A                                     ; 80.83 MHz ( period = 12.372 ns )                    ; register:pc|out[5]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.350 ns               ;
; N/A                                     ; 81.06 MHz ( period = 12.336 ns )                    ; alu:alu|out[0]$latch ; register:r0|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 81.07 MHz ( period = 12.335 ns )                    ; alu:alu|out[0]$latch ; register:mar|out[0]  ; choose     ; choose   ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.327 ns )                    ; alu:alu|out[7]$latch ; register:pc|out[7]   ; choose     ; choose   ; None                        ; None                      ; 3.073 ns                ;
; N/A                                     ; 81.19 MHz ( period = 12.317 ns )                    ; alu:alu|out[6]$latch ; register:r0|out[6]   ; choose     ; choose   ; None                        ; None                      ; 3.058 ns                ;
; N/A                                     ; 81.27 MHz ( period = 12.305 ns )                    ; register:pc|out[3]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.283 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[1]   ; choose     ; choose   ; None                        ; None                      ; 3.001 ns                ;
; N/A                                     ; 81.51 MHz ( period = 12.268 ns )                    ; alu:alu|out[1]$latch ; register:ir|out[1]   ; choose     ; choose   ; None                        ; None                      ; 0.582 ns                ;
; N/A                                     ; 81.60 MHz ( period = 12.255 ns )                    ; alu:alu|out[2]$latch ; register:mar|out[2]  ; choose     ; choose   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; alu:alu|out[2]$latch ; register:r0|out[2]   ; choose     ; choose   ; None                        ; None                      ; 2.996 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[0]  ; choose     ; choose   ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; alu:alu|out[5]$latch ; register:pc|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; register:r1|out[7]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.109 ns               ;
; N/A                                     ; 82.44 MHz ( period = 12.130 ns )                    ; alu:alu|out[5]$latch ; register:r1|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 82.54 MHz ( period = 12.115 ns )                    ; cu:cu|op[10]         ; alu:alu|out[6]$latch ; choose     ; choose   ; None                        ; None                      ; 8.731 ns                ;
; N/A                                     ; 82.60 MHz ( period = 12.107 ns )                    ; alu:alu|out[5]$latch ; register:r0|out[5]   ; choose     ; choose   ; None                        ; None                      ; 2.837 ns                ;
; N/A                                     ; 82.63 MHz ( period = 12.102 ns )                    ; register:r1|out[0]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 15.080 ns               ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:pc|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:r1|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 83.43 MHz ( period = 11.986 ns )                    ; register:pc|out[1]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.956 ns               ;
; N/A                                     ; 83.58 MHz ( period = 11.964 ns )                    ; alu:alu|out[5]$latch ; register:mar|out[5]  ; choose     ; choose   ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 83.63 MHz ( period = 11.957 ns )                    ; alu:alu|out[6]$latch ; register:ir|out[6]   ; choose     ; choose   ; None                        ; None                      ; 0.592 ns                ;
; N/A                                     ; 83.69 MHz ( period = 11.949 ns )                    ; register:pc|out[2]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.927 ns               ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[0]   ; choose     ; choose   ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.75 MHz ( period = 11.940 ns )                    ; register:r0|out[5]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 14.910 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; cu:cu|op[8]          ; alu:alu|out[6]$latch ; choose     ; choose   ; None                        ; None                      ; 8.561 ns                ;
; N/A                                     ; 83.93 MHz ( period = 11.915 ns )                    ; cu:cu|op[10]         ; alu:alu|out[7]$latch ; choose     ; choose   ; None                        ; None                      ; 8.560 ns                ;
; N/A                                     ; 84.52 MHz ( period = 11.831 ns )                    ; register:r1|out[5]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.809 ns               ;
; N/A                                     ; 85.00 MHz ( period = 11.765 ns )                    ; register:r0|out[4]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 14.709 ns               ;
; N/A                                     ; 85.35 MHz ( period = 11.716 ns )                    ; cu:cu|op[8]          ; alu:alu|out[7]$latch ; choose     ; choose   ; None                        ; None                      ; 8.380 ns                ;
; N/A                                     ; 85.52 MHz ( period = 11.693 ns )                    ; alu:alu|out[6]$latch ; register:r1|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 85.54 MHz ( period = 11.690 ns )                    ; alu:alu|out[6]$latch ; register:pc|out[6]   ; choose     ; choose   ; None                        ; None                      ; 2.433 ns                ;
; N/A                                     ; 85.57 MHz ( period = 11.686 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[1]   ; choose     ; choose   ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; 85.97 MHz ( period = 11.632 ns )                    ; register:r1|out[4]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 14.796 ns               ;
; N/A                                     ; 87.47 MHz ( period = 11.433 ns )                    ; register:r0|out[7]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.413 ns               ;
; N/A                                     ; 88.14 MHz ( period = 11.345 ns )                    ; alu:alu|out[1]$latch ; register:r0|out[1]   ; choose     ; choose   ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 88.18 MHz ( period = 11.341 ns )                    ; alu:alu|out[1]$latch ; register:mar|out[1]  ; choose     ; choose   ; None                        ; None                      ; 2.087 ns                ;
; N/A                                     ; 88.40 MHz ( period = 11.312 ns )                    ; alu:alu|out[6]$latch ; register:mar|out[6]  ; choose     ; choose   ; None                        ; None                      ; 2.080 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; register:r1|out[3]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 14.441 ns               ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; register:r0|out[6]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.261 ns               ;
; N/A                                     ; 89.53 MHz ( period = 11.170 ns )                    ; register:r1|out[1]   ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 14.148 ns               ;
; N/A                                     ; 90.34 MHz ( period = 11.069 ns )                    ; alu:alu|out[1]$latch ; register:r1|out[1]   ; choose     ; choose   ; None                        ; None                      ; 1.790 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; register:pc|out[7]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 14.217 ns               ;
; N/A                                     ; 92.20 MHz ( period = 10.846 ns )                    ; register:r1|out[2]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 14.012 ns               ;
; N/A                                     ; 95.28 MHz ( period = 10.495 ns )                    ; register:pc|out[0]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.664 ns               ;
; N/A                                     ; 95.44 MHz ( period = 10.478 ns )                    ; alu:alu|out[1]$latch ; register:pc|out[1]   ; choose     ; choose   ; None                        ; None                      ; 1.207 ns                ;
; N/A                                     ; 96.30 MHz ( period = 10.384 ns )                    ; register:pc|out[6]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.553 ns               ;
; N/A                                     ; 96.82 MHz ( period = 10.328 ns )                    ; register:r1|out[6]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.497 ns               ;
; N/A                                     ; 97.76 MHz ( period = 10.229 ns )                    ; cu:cu|op[13]         ; alu:alu|out[6]$latch ; choose     ; choose   ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 97.84 MHz ( period = 10.221 ns )                    ; cu:cu|op[13]         ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 8.317 ns                ;
; N/A                                     ; 98.13 MHz ( period = 10.191 ns )                    ; register:pc|out[4]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.360 ns               ;
; N/A                                     ; 98.17 MHz ( period = 10.186 ns )                    ; register:pc|out[5]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.355 ns               ;
; N/A                                     ; 98.62 MHz ( period = 10.140 ns )                    ; cu:cu|op[12]         ; alu:alu|out[6]$latch ; choose     ; choose   ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 98.70 MHz ( period = 10.132 ns )                    ; cu:cu|op[12]         ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 8.229 ns                ;
; N/A                                     ; 98.80 MHz ( period = 10.121 ns )                    ; cu:cu|op[13]         ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 8.227 ns                ;
; N/A                                     ; 98.82 MHz ( period = 10.119 ns )                    ; register:pc|out[3]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.288 ns               ;
; N/A                                     ; 99.07 MHz ( period = 10.094 ns )                    ; register:r0|out[4]   ; alu:alu|out[1]$latch ; choose     ; choose   ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 99.68 MHz ( period = 10.032 ns )                    ; cu:cu|op[12]         ; alu:alu|out[2]$latch ; choose     ; choose   ; None                        ; None                      ; 8.139 ns                ;
; N/A                                     ; 99.97 MHz ( period = 10.003 ns )                    ; register:r1|out[4]   ; alu:alu|out[4]$latch ; choose     ; choose   ; None                        ; None                      ; 13.006 ns               ;
; N/A                                     ; 100.09 MHz ( period = 9.991 ns )                    ; cu:cu|op[11]         ; alu:alu|out[6]$latch ; choose     ; choose   ; None                        ; None                      ; 8.049 ns                ;
; N/A                                     ; 100.26 MHz ( period = 9.974 ns )                    ; register:r0|out[3]   ; alu:alu|out[0]$latch ; choose     ; choose   ; None                        ; None                      ; 12.918 ns               ;
; N/A                                     ; 100.51 MHz ( period = 9.949 ns )                    ; cu:cu|op[13]         ; alu:alu|out[5]$latch ; choose     ; choose   ; None                        ; None                      ; 8.036 ns                ;
; N/A                                     ; 100.55 MHz ( period = 9.945 ns )                    ; register:r1|out[7]   ; alu:alu|out[3]$latch ; choose     ; choose   ; None                        ; None                      ; 13.114 ns               ;
; N/A                                     ; 100.80 MHz ( period = 9.921 ns )                    ; cu:cu|op[4]          ; register:pc|out[1]   ; choose     ; choose   ; None                        ; None                      ; 3.393 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_con'                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.62 MHz ( period = 22.923 ns )                    ; cu:cu|op[8]          ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.594 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; cu:cu|op[10]         ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.840 ns               ;
; N/A                                     ; 47.05 MHz ( period = 21.252 ns )                    ; cu:cu|op[8]          ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.922 ns               ;
; N/A                                     ; 48.74 MHz ( period = 20.517 ns )                    ; cu:cu|op[10]         ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.168 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 50.01 MHz ( period = 19.998 ns )                    ; cu:cu|op[3]          ; register:ir|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.720 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.869 ns )                    ; cu:cu|op[8]          ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.549 ns               ;
; N/A                                     ; 55.15 MHz ( period = 18.134 ns )                    ; cu:cu|op[10]         ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.795 ns               ;
; N/A                                     ; 55.95 MHz ( period = 17.872 ns )                    ; register:r1|out[4]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 20.836 ns               ;
; N/A                                     ; 57.05 MHz ( period = 17.527 ns )                    ; register:r1|out[3]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 20.481 ns               ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.82 MHz ( period = 17.296 ns )                    ; register:pc|out[7]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 20.257 ns               ;
; N/A                                     ; 58.53 MHz ( period = 17.086 ns )                    ; register:r1|out[2]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 20.052 ns               ;
; N/A                                     ; 58.88 MHz ( period = 16.984 ns )                    ; cu:cu|op[5]          ; register:r1|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 59.76 MHz ( period = 16.735 ns )                    ; register:pc|out[0]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.704 ns               ;
; N/A                                     ; 59.94 MHz ( period = 16.683 ns )                    ; cu:cu|op[8]          ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.554 ns               ;
; N/A                                     ; 60.15 MHz ( period = 16.624 ns )                    ; register:pc|out[6]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.593 ns               ;
; N/A                                     ; 60.36 MHz ( period = 16.568 ns )                    ; register:r1|out[6]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.537 ns               ;
; N/A                                     ; 60.86 MHz ( period = 16.431 ns )                    ; register:pc|out[4]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.400 ns               ;
; N/A                                     ; 60.88 MHz ( period = 16.426 ns )                    ; register:pc|out[5]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.395 ns               ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 61.13 MHz ( period = 16.359 ns )                    ; register:pc|out[3]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.328 ns               ;
; N/A                                     ; 61.72 MHz ( period = 16.201 ns )                    ; register:r1|out[4]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.164 ns               ;
; N/A                                     ; 61.79 MHz ( period = 16.185 ns )                    ; register:r1|out[7]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.154 ns               ;
; N/A                                     ; 61.90 MHz ( period = 16.156 ns )                    ; register:r1|out[0]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.125 ns               ;
; N/A                                     ; 62.34 MHz ( period = 16.040 ns )                    ; register:pc|out[1]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 19.001 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.003 ns )                    ; register:pc|out[2]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.972 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.948 ns )                    ; cu:cu|op[10]         ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 12.800 ns               ;
; N/A                                     ; 62.95 MHz ( period = 15.885 ns )                    ; register:r1|out[5]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.854 ns               ;
; N/A                                     ; 63.07 MHz ( period = 15.856 ns )                    ; register:r1|out[3]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.809 ns               ;
; N/A                                     ; 63.80 MHz ( period = 15.674 ns )                    ; cu:cu|op[5]          ; register:r1|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.625 ns )                    ; register:pc|out[7]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.585 ns               ;
; N/A                                     ; 64.57 MHz ( period = 15.487 ns )                    ; register:r0|out[7]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.458 ns               ;
; N/A                                     ; 64.87 MHz ( period = 15.415 ns )                    ; register:r1|out[2]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.380 ns               ;
; N/A                                     ; 65.21 MHz ( period = 15.335 ns )                    ; register:r0|out[6]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.306 ns               ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; register:r1|out[1]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.193 ns               ;
; N/A                                     ; 66.38 MHz ( period = 15.064 ns )                    ; register:pc|out[0]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 18.032 ns               ;
; N/A                                     ; 66.43 MHz ( period = 15.054 ns )                    ; cu:cu|op[8]          ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 11.764 ns               ;
; N/A                                     ; 66.88 MHz ( period = 14.953 ns )                    ; register:pc|out[6]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.921 ns               ;
; N/A                                     ; 67.13 MHz ( period = 14.897 ns )                    ; register:r1|out[6]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.865 ns               ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; register:pc|out[4]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.728 ns               ;
; N/A                                     ; 67.77 MHz ( period = 14.755 ns )                    ; register:pc|out[5]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.723 ns               ;
; N/A                                     ; 68.08 MHz ( period = 14.688 ns )                    ; register:pc|out[3]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.656 ns               ;
; N/A                                     ; 68.35 MHz ( period = 14.630 ns )                    ; cu:cu|op[5]          ; register:r1|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.611 ns                ;
; N/A                                     ; 68.90 MHz ( period = 14.514 ns )                    ; register:r1|out[7]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.482 ns               ;
; N/A                                     ; 69.04 MHz ( period = 14.485 ns )                    ; register:r1|out[0]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.453 ns               ;
; N/A                                     ; 69.59 MHz ( period = 14.369 ns )                    ; register:pc|out[1]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.329 ns               ;
; N/A                                     ; 69.77 MHz ( period = 14.332 ns )                    ; register:pc|out[2]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 69.84 MHz ( period = 14.319 ns )                    ; cu:cu|op[10]         ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 11.010 ns               ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; register:r1|out[5]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 17.182 ns               ;
; N/A                                     ; 70.82 MHz ( period = 14.120 ns )                    ; alu:alu|out[3]$latch ; register:ir|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.187 ns                ;
; N/A                                     ; 72.31 MHz ( period = 13.829 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 4.551 ns                ;
; N/A                                     ; 72.36 MHz ( period = 13.819 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 4.543 ns                ;
; N/A                                     ; 72.37 MHz ( period = 13.818 ns )                    ; register:r1|out[4]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.791 ns               ;
; N/A                                     ; 72.38 MHz ( period = 13.816 ns )                    ; register:r0|out[7]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.786 ns               ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 73.19 MHz ( period = 13.664 ns )                    ; register:r0|out[6]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.634 ns               ;
; N/A                                     ; 73.47 MHz ( period = 13.611 ns )                    ; register:r0|out[5]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.582 ns               ;
; N/A                                     ; 73.78 MHz ( period = 13.553 ns )                    ; register:r1|out[1]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.521 ns               ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:r0|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:mar|out[3]  ; clk_con    ; clk_con  ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.93 MHz ( period = 13.526 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.525 ns )                    ; alu:alu|out[0]$latch ; register:ir|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.448 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.793 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.473 ns )                    ; register:r1|out[3]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.436 ns               ;
; N/A                                     ; 74.23 MHz ( period = 13.472 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.088 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.086 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.469 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.085 ns                ;
; N/A                                     ; 74.25 MHz ( period = 13.468 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.084 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.391 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.460 ns                ;
; N/A                                     ; 75.41 MHz ( period = 13.260 ns )                    ; alu:alu|out[7]$latch ; register:ir|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.890 ns                ;
; N/A                                     ; 75.52 MHz ( period = 13.242 ns )                    ; register:pc|out[7]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.212 ns               ;
; N/A                                     ; 75.52 MHz ( period = 13.241 ns )                    ; alu:alu|out[3]$latch ; register:r1|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.978 ns                ;
; N/A                                     ; 75.71 MHz ( period = 13.209 ns )                    ; alu:alu|out[3]$latch ; register:pc|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 75.73 MHz ( period = 13.205 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 75.75 MHz ( period = 13.202 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.926 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[3]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; alu:alu|out[2]$latch ; register:pc|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.884 ns                ;
; N/A                                     ; 76.19 MHz ( period = 13.125 ns )                    ; cu:cu|op[8]          ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 9.786 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.103 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.827 ns                ;
; N/A                                     ; 76.38 MHz ( period = 13.092 ns )                    ; alu:alu|out[2]$latch ; register:ir|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.154 ns                ;
; N/A                                     ; 76.73 MHz ( period = 13.032 ns )                    ; register:r1|out[2]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 16.007 ns               ;
; N/A                                     ; 76.86 MHz ( period = 13.010 ns )                    ; alu:alu|out[4]$latch ; register:ir|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.602 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.907 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[2]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 77.57 MHz ( period = 12.891 ns )                    ; alu:alu|out[7]$latch ; register:r1|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 77.65 MHz ( period = 12.879 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.628 ns                ;
; N/A                                     ; 77.68 MHz ( period = 12.874 ns )                    ; alu:alu|out[2]$latch ; register:r1|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 77.73 MHz ( period = 12.865 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.604 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.862 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.586 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.861 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.585 ns                ;
; N/A                                     ; 77.77 MHz ( period = 12.859 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.79 MHz ( period = 12.855 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.584 ns                ;
; N/A                                     ; 77.80 MHz ( period = 12.854 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[4]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.89 MHz ( period = 12.838 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 77.92 MHz ( period = 12.833 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[3]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 77.97 MHz ( period = 12.826 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.548 ns                ;
; N/A                                     ; 77.98 MHz ( period = 12.824 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[6]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.573 ns                ;
; N/A                                     ; 78.51 MHz ( period = 12.737 ns )                    ; alu:alu|out[5]$latch ; register:ir|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.361 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[7]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 78.77 MHz ( period = 12.695 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[5]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; 78.86 MHz ( period = 12.681 ns )                    ; register:pc|out[0]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.659 ns               ;
; N/A                                     ; 79.28 MHz ( period = 12.614 ns )                    ; alu:alu|out[7]$latch ; register:r0|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 79.55 MHz ( period = 12.570 ns )                    ; register:pc|out[6]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.548 ns               ;
; N/A                                     ; 79.66 MHz ( period = 12.553 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 79.69 MHz ( period = 12.549 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[1]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.298 ns                ;
; N/A                                     ; 79.75 MHz ( period = 12.539 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.271 ns                ;
; N/A                                     ; 79.91 MHz ( period = 12.514 ns )                    ; register:r1|out[6]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.492 ns               ;
; N/A                                     ; 80.10 MHz ( period = 12.485 ns )                    ; alu:alu|out[7]$latch ; register:mar|out[7]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 80.44 MHz ( period = 12.432 ns )                    ; cu:cu|op[10]         ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 9.074 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; alu:alu|out[4]$latch ; register:r0|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.399 ns )                    ; alu:alu|out[4]$latch ; register:pc|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.395 ns )                    ; alu:alu|out[4]$latch ; register:r1|out[4]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; alu:alu|out[4]$latch ; register:mar|out[4]  ; clk_con    ; clk_con  ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.80 MHz ( period = 12.377 ns )                    ; register:pc|out[4]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.355 ns               ;
; N/A                                     ; 80.83 MHz ( period = 12.372 ns )                    ; register:pc|out[5]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.350 ns               ;
; N/A                                     ; 81.06 MHz ( period = 12.336 ns )                    ; alu:alu|out[0]$latch ; register:r0|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 81.07 MHz ( period = 12.335 ns )                    ; alu:alu|out[0]$latch ; register:mar|out[0]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.327 ns )                    ; alu:alu|out[7]$latch ; register:pc|out[7]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.073 ns                ;
; N/A                                     ; 81.19 MHz ( period = 12.317 ns )                    ; alu:alu|out[6]$latch ; register:r0|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.058 ns                ;
; N/A                                     ; 81.27 MHz ( period = 12.305 ns )                    ; register:pc|out[3]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.283 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.001 ns                ;
; N/A                                     ; 81.51 MHz ( period = 12.268 ns )                    ; alu:alu|out[1]$latch ; register:ir|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 0.582 ns                ;
; N/A                                     ; 81.60 MHz ( period = 12.255 ns )                    ; alu:alu|out[2]$latch ; register:mar|out[2]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; alu:alu|out[2]$latch ; register:r0|out[2]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.996 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[0]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; alu:alu|out[5]$latch ; register:pc|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; register:r1|out[7]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.109 ns               ;
; N/A                                     ; 82.44 MHz ( period = 12.130 ns )                    ; alu:alu|out[5]$latch ; register:r1|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 82.54 MHz ( period = 12.115 ns )                    ; cu:cu|op[10]         ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.731 ns                ;
; N/A                                     ; 82.60 MHz ( period = 12.107 ns )                    ; alu:alu|out[5]$latch ; register:r0|out[5]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.837 ns                ;
; N/A                                     ; 82.63 MHz ( period = 12.102 ns )                    ; register:r1|out[0]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 15.080 ns               ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:pc|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:r1|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 83.43 MHz ( period = 11.986 ns )                    ; register:pc|out[1]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.956 ns               ;
; N/A                                     ; 83.58 MHz ( period = 11.964 ns )                    ; alu:alu|out[5]$latch ; register:mar|out[5]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 83.63 MHz ( period = 11.957 ns )                    ; alu:alu|out[6]$latch ; register:ir|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 0.592 ns                ;
; N/A                                     ; 83.69 MHz ( period = 11.949 ns )                    ; register:pc|out[2]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.927 ns               ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[0]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.75 MHz ( period = 11.940 ns )                    ; register:r0|out[5]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.910 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; cu:cu|op[8]          ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.561 ns                ;
; N/A                                     ; 83.93 MHz ( period = 11.915 ns )                    ; cu:cu|op[10]         ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.560 ns                ;
; N/A                                     ; 84.52 MHz ( period = 11.831 ns )                    ; register:r1|out[5]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.809 ns               ;
; N/A                                     ; 85.00 MHz ( period = 11.765 ns )                    ; register:r0|out[4]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.709 ns               ;
; N/A                                     ; 85.35 MHz ( period = 11.716 ns )                    ; cu:cu|op[8]          ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.380 ns                ;
; N/A                                     ; 85.52 MHz ( period = 11.693 ns )                    ; alu:alu|out[6]$latch ; register:r1|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 85.54 MHz ( period = 11.690 ns )                    ; alu:alu|out[6]$latch ; register:pc|out[6]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.433 ns                ;
; N/A                                     ; 85.57 MHz ( period = 11.686 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; 85.97 MHz ( period = 11.632 ns )                    ; register:r1|out[4]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.796 ns               ;
; N/A                                     ; 87.47 MHz ( period = 11.433 ns )                    ; register:r0|out[7]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.413 ns               ;
; N/A                                     ; 88.14 MHz ( period = 11.345 ns )                    ; alu:alu|out[1]$latch ; register:r0|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 88.18 MHz ( period = 11.341 ns )                    ; alu:alu|out[1]$latch ; register:mar|out[1]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.087 ns                ;
; N/A                                     ; 88.40 MHz ( period = 11.312 ns )                    ; alu:alu|out[6]$latch ; register:mar|out[6]  ; clk_con    ; clk_con  ; None                        ; None                      ; 2.080 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; register:r1|out[3]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.441 ns               ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; register:r0|out[6]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.261 ns               ;
; N/A                                     ; 89.53 MHz ( period = 11.170 ns )                    ; register:r1|out[1]   ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.148 ns               ;
; N/A                                     ; 90.34 MHz ( period = 11.069 ns )                    ; alu:alu|out[1]$latch ; register:r1|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.790 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; register:pc|out[7]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.217 ns               ;
; N/A                                     ; 92.20 MHz ( period = 10.846 ns )                    ; register:r1|out[2]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 14.012 ns               ;
; N/A                                     ; 95.28 MHz ( period = 10.495 ns )                    ; register:pc|out[0]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.664 ns               ;
; N/A                                     ; 95.44 MHz ( period = 10.478 ns )                    ; alu:alu|out[1]$latch ; register:pc|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 1.207 ns                ;
; N/A                                     ; 96.30 MHz ( period = 10.384 ns )                    ; register:pc|out[6]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.553 ns               ;
; N/A                                     ; 96.82 MHz ( period = 10.328 ns )                    ; register:r1|out[6]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.497 ns               ;
; N/A                                     ; 97.76 MHz ( period = 10.229 ns )                    ; cu:cu|op[13]         ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 97.84 MHz ( period = 10.221 ns )                    ; cu:cu|op[13]         ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.317 ns                ;
; N/A                                     ; 98.13 MHz ( period = 10.191 ns )                    ; register:pc|out[4]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.360 ns               ;
; N/A                                     ; 98.17 MHz ( period = 10.186 ns )                    ; register:pc|out[5]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.355 ns               ;
; N/A                                     ; 98.62 MHz ( period = 10.140 ns )                    ; cu:cu|op[12]         ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 98.70 MHz ( period = 10.132 ns )                    ; cu:cu|op[12]         ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.229 ns                ;
; N/A                                     ; 98.80 MHz ( period = 10.121 ns )                    ; cu:cu|op[13]         ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.227 ns                ;
; N/A                                     ; 98.82 MHz ( period = 10.119 ns )                    ; register:pc|out[3]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.288 ns               ;
; N/A                                     ; 99.07 MHz ( period = 10.094 ns )                    ; register:r0|out[4]   ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 99.68 MHz ( period = 10.032 ns )                    ; cu:cu|op[12]         ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.139 ns                ;
; N/A                                     ; 99.97 MHz ( period = 10.003 ns )                    ; register:r1|out[4]   ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.006 ns               ;
; N/A                                     ; 100.09 MHz ( period = 9.991 ns )                    ; cu:cu|op[11]         ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.049 ns                ;
; N/A                                     ; 100.26 MHz ( period = 9.974 ns )                    ; register:r0|out[3]   ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 12.918 ns               ;
; N/A                                     ; 100.51 MHz ( period = 9.949 ns )                    ; cu:cu|op[13]         ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 8.036 ns                ;
; N/A                                     ; 100.55 MHz ( period = 9.945 ns )                    ; register:r1|out[7]   ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                        ; None                      ; 13.114 ns               ;
; N/A                                     ; 100.80 MHz ( period = 9.921 ns )                    ; cu:cu|op[4]          ; register:pc|out[1]   ; clk_con    ; clk_con  ; None                        ; None                      ; 3.393 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_sin'                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.62 MHz ( period = 22.923 ns )                    ; cu:cu|op[8]          ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.594 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; cu:cu|op[10]         ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.840 ns               ;
; N/A                                     ; 47.05 MHz ( period = 21.252 ns )                    ; cu:cu|op[8]          ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.922 ns               ;
; N/A                                     ; 48.74 MHz ( period = 20.517 ns )                    ; cu:cu|op[10]         ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.168 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.484 ns )                    ; cu:cu|op[3]          ; register:ir|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 50.01 MHz ( period = 19.998 ns )                    ; cu:cu|op[3]          ; register:ir|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.720 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; cu:cu|op[3]          ; register:ir|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; cu:cu|op[6]          ; register:r0|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.869 ns )                    ; cu:cu|op[8]          ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.549 ns               ;
; N/A                                     ; 55.15 MHz ( period = 18.134 ns )                    ; cu:cu|op[10]         ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.795 ns               ;
; N/A                                     ; 55.95 MHz ( period = 17.872 ns )                    ; register:r1|out[4]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 20.836 ns               ;
; N/A                                     ; 57.05 MHz ( period = 17.527 ns )                    ; register:r1|out[3]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 20.481 ns               ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.35 MHz ( period = 17.436 ns )                    ; cu:cu|op[6]          ; register:r0|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.511 ns                ;
; N/A                                     ; 57.82 MHz ( period = 17.296 ns )                    ; register:pc|out[7]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 20.257 ns               ;
; N/A                                     ; 58.53 MHz ( period = 17.086 ns )                    ; register:r1|out[2]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 20.052 ns               ;
; N/A                                     ; 58.88 MHz ( period = 16.984 ns )                    ; cu:cu|op[5]          ; register:r1|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 59.76 MHz ( period = 16.735 ns )                    ; register:pc|out[0]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.704 ns               ;
; N/A                                     ; 59.94 MHz ( period = 16.683 ns )                    ; cu:cu|op[8]          ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.554 ns               ;
; N/A                                     ; 60.15 MHz ( period = 16.624 ns )                    ; register:pc|out[6]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.593 ns               ;
; N/A                                     ; 60.36 MHz ( period = 16.568 ns )                    ; register:r1|out[6]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.537 ns               ;
; N/A                                     ; 60.86 MHz ( period = 16.431 ns )                    ; register:pc|out[4]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.400 ns               ;
; N/A                                     ; 60.88 MHz ( period = 16.426 ns )                    ; register:pc|out[5]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.395 ns               ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 60.97 MHz ( period = 16.402 ns )                    ; cu:cu|op[5]          ; register:r1|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 61.13 MHz ( period = 16.359 ns )                    ; register:pc|out[3]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.328 ns               ;
; N/A                                     ; 61.72 MHz ( period = 16.201 ns )                    ; register:r1|out[4]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.164 ns               ;
; N/A                                     ; 61.79 MHz ( period = 16.185 ns )                    ; register:r1|out[7]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.154 ns               ;
; N/A                                     ; 61.90 MHz ( period = 16.156 ns )                    ; register:r1|out[0]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.125 ns               ;
; N/A                                     ; 62.34 MHz ( period = 16.040 ns )                    ; register:pc|out[1]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 19.001 ns               ;
; N/A                                     ; 62.49 MHz ( period = 16.003 ns )                    ; register:pc|out[2]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.972 ns               ;
; N/A                                     ; 62.70 MHz ( period = 15.948 ns )                    ; cu:cu|op[10]         ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 12.800 ns               ;
; N/A                                     ; 62.95 MHz ( period = 15.885 ns )                    ; register:r1|out[5]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.854 ns               ;
; N/A                                     ; 63.07 MHz ( period = 15.856 ns )                    ; register:r1|out[3]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.809 ns               ;
; N/A                                     ; 63.80 MHz ( period = 15.674 ns )                    ; cu:cu|op[5]          ; register:r1|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.625 ns )                    ; register:pc|out[7]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.585 ns               ;
; N/A                                     ; 64.57 MHz ( period = 15.487 ns )                    ; register:r0|out[7]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.458 ns               ;
; N/A                                     ; 64.87 MHz ( period = 15.415 ns )                    ; register:r1|out[2]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.380 ns               ;
; N/A                                     ; 65.21 MHz ( period = 15.335 ns )                    ; register:r0|out[6]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.306 ns               ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; register:r1|out[1]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.193 ns               ;
; N/A                                     ; 66.38 MHz ( period = 15.064 ns )                    ; register:pc|out[0]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 18.032 ns               ;
; N/A                                     ; 66.43 MHz ( period = 15.054 ns )                    ; cu:cu|op[8]          ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 11.764 ns               ;
; N/A                                     ; 66.88 MHz ( period = 14.953 ns )                    ; register:pc|out[6]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.921 ns               ;
; N/A                                     ; 67.13 MHz ( period = 14.897 ns )                    ; register:r1|out[6]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.865 ns               ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; register:pc|out[4]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.728 ns               ;
; N/A                                     ; 67.77 MHz ( period = 14.755 ns )                    ; register:pc|out[5]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.723 ns               ;
; N/A                                     ; 68.08 MHz ( period = 14.688 ns )                    ; register:pc|out[3]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.656 ns               ;
; N/A                                     ; 68.35 MHz ( period = 14.630 ns )                    ; cu:cu|op[5]          ; register:r1|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.611 ns                ;
; N/A                                     ; 68.90 MHz ( period = 14.514 ns )                    ; register:r1|out[7]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.482 ns               ;
; N/A                                     ; 69.04 MHz ( period = 14.485 ns )                    ; register:r1|out[0]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.453 ns               ;
; N/A                                     ; 69.59 MHz ( period = 14.369 ns )                    ; register:pc|out[1]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.329 ns               ;
; N/A                                     ; 69.77 MHz ( period = 14.332 ns )                    ; register:pc|out[2]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 69.84 MHz ( period = 14.319 ns )                    ; cu:cu|op[10]         ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 11.010 ns               ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; register:r1|out[5]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 17.182 ns               ;
; N/A                                     ; 70.82 MHz ( period = 14.120 ns )                    ; alu:alu|out[3]$latch ; register:ir|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.187 ns                ;
; N/A                                     ; 72.31 MHz ( period = 13.829 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 4.551 ns                ;
; N/A                                     ; 72.36 MHz ( period = 13.819 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 4.543 ns                ;
; N/A                                     ; 72.37 MHz ( period = 13.818 ns )                    ; register:r1|out[4]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.791 ns               ;
; N/A                                     ; 72.38 MHz ( period = 13.816 ns )                    ; register:r0|out[7]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.786 ns               ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.813 ns                ;
; N/A                                     ; 73.19 MHz ( period = 13.664 ns )                    ; register:r0|out[6]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.634 ns               ;
; N/A                                     ; 73.47 MHz ( period = 13.611 ns )                    ; register:r0|out[5]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.582 ns               ;
; N/A                                     ; 73.78 MHz ( period = 13.553 ns )                    ; register:r1|out[1]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.521 ns               ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:r0|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.80 MHz ( period = 13.550 ns )                    ; alu:alu|out[3]$latch ; register:mar|out[3]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 73.93 MHz ( period = 13.526 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.525 ns )                    ; alu:alu|out[0]$latch ; register:ir|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.448 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.793 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.473 ns )                    ; register:r1|out[3]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.436 ns               ;
; N/A                                     ; 74.23 MHz ( period = 13.472 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.088 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.086 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.469 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.085 ns                ;
; N/A                                     ; 74.25 MHz ( period = 13.468 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.084 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.391 ns )                    ; alu:alu|out[1]_145   ; register:ir|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.460 ns                ;
; N/A                                     ; 75.41 MHz ( period = 13.260 ns )                    ; alu:alu|out[7]$latch ; register:ir|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.890 ns                ;
; N/A                                     ; 75.52 MHz ( period = 13.242 ns )                    ; register:pc|out[7]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.212 ns               ;
; N/A                                     ; 75.52 MHz ( period = 13.241 ns )                    ; alu:alu|out[3]$latch ; register:r1|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.978 ns                ;
; N/A                                     ; 75.71 MHz ( period = 13.209 ns )                    ; alu:alu|out[3]$latch ; register:pc|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 75.73 MHz ( period = 13.205 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 75.75 MHz ( period = 13.202 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.926 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[3]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.923 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; alu:alu|out[2]$latch ; register:pc|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.884 ns                ;
; N/A                                     ; 76.19 MHz ( period = 13.125 ns )                    ; cu:cu|op[8]          ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 9.786 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.103 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.827 ns                ;
; N/A                                     ; 76.38 MHz ( period = 13.092 ns )                    ; alu:alu|out[2]$latch ; register:ir|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.154 ns                ;
; N/A                                     ; 76.73 MHz ( period = 13.032 ns )                    ; register:r1|out[2]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 16.007 ns               ;
; N/A                                     ; 76.86 MHz ( period = 13.010 ns )                    ; alu:alu|out[4]$latch ; register:ir|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.602 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.907 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[2]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 77.57 MHz ( period = 12.891 ns )                    ; alu:alu|out[7]$latch ; register:r1|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 77.65 MHz ( period = 12.879 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.628 ns                ;
; N/A                                     ; 77.68 MHz ( period = 12.874 ns )                    ; alu:alu|out[2]$latch ; register:r1|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 77.73 MHz ( period = 12.865 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.604 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.862 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.586 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.861 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.585 ns                ;
; N/A                                     ; 77.77 MHz ( period = 12.859 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.79 MHz ( period = 12.855 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.584 ns                ;
; N/A                                     ; 77.80 MHz ( period = 12.854 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[4]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 77.89 MHz ( period = 12.838 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 77.92 MHz ( period = 12.833 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[3]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 77.97 MHz ( period = 12.826 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.548 ns                ;
; N/A                                     ; 77.98 MHz ( period = 12.824 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[6]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.573 ns                ;
; N/A                                     ; 78.51 MHz ( period = 12.737 ns )                    ; alu:alu|out[5]$latch ; register:ir|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.361 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[7]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 78.77 MHz ( period = 12.695 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[5]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; 78.86 MHz ( period = 12.681 ns )                    ; register:pc|out[0]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.659 ns               ;
; N/A                                     ; 79.28 MHz ( period = 12.614 ns )                    ; alu:alu|out[7]$latch ; register:r0|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 79.55 MHz ( period = 12.570 ns )                    ; register:pc|out[6]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.548 ns               ;
; N/A                                     ; 79.66 MHz ( period = 12.553 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 79.69 MHz ( period = 12.549 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[1]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.298 ns                ;
; N/A                                     ; 79.75 MHz ( period = 12.539 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.271 ns                ;
; N/A                                     ; 79.91 MHz ( period = 12.514 ns )                    ; register:r1|out[6]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.492 ns               ;
; N/A                                     ; 80.10 MHz ( period = 12.485 ns )                    ; alu:alu|out[7]$latch ; register:mar|out[7]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 80.44 MHz ( period = 12.432 ns )                    ; cu:cu|op[10]         ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 9.074 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; alu:alu|out[4]$latch ; register:r0|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.399 ns )                    ; alu:alu|out[4]$latch ; register:pc|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.395 ns )                    ; alu:alu|out[4]$latch ; register:r1|out[4]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; alu:alu|out[4]$latch ; register:mar|out[4]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 80.80 MHz ( period = 12.377 ns )                    ; register:pc|out[4]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.355 ns               ;
; N/A                                     ; 80.83 MHz ( period = 12.372 ns )                    ; register:pc|out[5]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.350 ns               ;
; N/A                                     ; 81.06 MHz ( period = 12.336 ns )                    ; alu:alu|out[0]$latch ; register:r0|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 81.07 MHz ( period = 12.335 ns )                    ; alu:alu|out[0]$latch ; register:mar|out[0]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.327 ns )                    ; alu:alu|out[7]$latch ; register:pc|out[7]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.073 ns                ;
; N/A                                     ; 81.19 MHz ( period = 12.317 ns )                    ; alu:alu|out[6]$latch ; register:r0|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.058 ns                ;
; N/A                                     ; 81.27 MHz ( period = 12.305 ns )                    ; register:pc|out[3]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.283 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.001 ns                ;
; N/A                                     ; 81.51 MHz ( period = 12.268 ns )                    ; alu:alu|out[1]$latch ; register:ir|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 0.582 ns                ;
; N/A                                     ; 81.60 MHz ( period = 12.255 ns )                    ; alu:alu|out[2]$latch ; register:mar|out[2]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; alu:alu|out[2]$latch ; register:r0|out[2]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.996 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; alu:alu|out[1]_145   ; register:r0|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; alu:alu|out[1]_145   ; register:mar|out[0]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; alu:alu|out[5]$latch ; register:pc|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; register:r1|out[7]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.109 ns               ;
; N/A                                     ; 82.44 MHz ( period = 12.130 ns )                    ; alu:alu|out[5]$latch ; register:r1|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 82.54 MHz ( period = 12.115 ns )                    ; cu:cu|op[10]         ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.731 ns                ;
; N/A                                     ; 82.60 MHz ( period = 12.107 ns )                    ; alu:alu|out[5]$latch ; register:r0|out[5]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.837 ns                ;
; N/A                                     ; 82.63 MHz ( period = 12.102 ns )                    ; register:r1|out[0]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 15.080 ns               ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:pc|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 82.77 MHz ( period = 12.081 ns )                    ; alu:alu|out[0]$latch ; register:r1|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 83.43 MHz ( period = 11.986 ns )                    ; register:pc|out[1]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.956 ns               ;
; N/A                                     ; 83.58 MHz ( period = 11.964 ns )                    ; alu:alu|out[5]$latch ; register:mar|out[5]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 83.63 MHz ( period = 11.957 ns )                    ; alu:alu|out[6]$latch ; register:ir|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 0.592 ns                ;
; N/A                                     ; 83.69 MHz ( period = 11.949 ns )                    ; register:pc|out[2]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.927 ns               ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.70 MHz ( period = 11.947 ns )                    ; alu:alu|out[1]_145   ; register:r1|out[0]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; 83.75 MHz ( period = 11.940 ns )                    ; register:r0|out[5]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.910 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; cu:cu|op[8]          ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.561 ns                ;
; N/A                                     ; 83.93 MHz ( period = 11.915 ns )                    ; cu:cu|op[10]         ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.560 ns                ;
; N/A                                     ; 84.52 MHz ( period = 11.831 ns )                    ; register:r1|out[5]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.809 ns               ;
; N/A                                     ; 85.00 MHz ( period = 11.765 ns )                    ; register:r0|out[4]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.709 ns               ;
; N/A                                     ; 85.35 MHz ( period = 11.716 ns )                    ; cu:cu|op[8]          ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.380 ns                ;
; N/A                                     ; 85.52 MHz ( period = 11.693 ns )                    ; alu:alu|out[6]$latch ; register:r1|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 85.54 MHz ( period = 11.690 ns )                    ; alu:alu|out[6]$latch ; register:pc|out[6]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.433 ns                ;
; N/A                                     ; 85.57 MHz ( period = 11.686 ns )                    ; alu:alu|out[1]_145   ; register:pc|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; 85.97 MHz ( period = 11.632 ns )                    ; register:r1|out[4]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.796 ns               ;
; N/A                                     ; 87.47 MHz ( period = 11.433 ns )                    ; register:r0|out[7]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.413 ns               ;
; N/A                                     ; 88.14 MHz ( period = 11.345 ns )                    ; alu:alu|out[1]$latch ; register:r0|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 88.18 MHz ( period = 11.341 ns )                    ; alu:alu|out[1]$latch ; register:mar|out[1]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.087 ns                ;
; N/A                                     ; 88.40 MHz ( period = 11.312 ns )                    ; alu:alu|out[6]$latch ; register:mar|out[6]  ; clk_sin    ; clk_sin  ; None                        ; None                      ; 2.080 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; register:r1|out[3]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.441 ns               ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; register:r0|out[6]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.261 ns               ;
; N/A                                     ; 89.53 MHz ( period = 11.170 ns )                    ; register:r1|out[1]   ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.148 ns               ;
; N/A                                     ; 90.34 MHz ( period = 11.069 ns )                    ; alu:alu|out[1]$latch ; register:r1|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.790 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; register:pc|out[7]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.217 ns               ;
; N/A                                     ; 92.20 MHz ( period = 10.846 ns )                    ; register:r1|out[2]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 14.012 ns               ;
; N/A                                     ; 95.28 MHz ( period = 10.495 ns )                    ; register:pc|out[0]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.664 ns               ;
; N/A                                     ; 95.44 MHz ( period = 10.478 ns )                    ; alu:alu|out[1]$latch ; register:pc|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 1.207 ns                ;
; N/A                                     ; 96.30 MHz ( period = 10.384 ns )                    ; register:pc|out[6]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.553 ns               ;
; N/A                                     ; 96.82 MHz ( period = 10.328 ns )                    ; register:r1|out[6]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.497 ns               ;
; N/A                                     ; 97.76 MHz ( period = 10.229 ns )                    ; cu:cu|op[13]         ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 97.84 MHz ( period = 10.221 ns )                    ; cu:cu|op[13]         ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.317 ns                ;
; N/A                                     ; 98.13 MHz ( period = 10.191 ns )                    ; register:pc|out[4]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.360 ns               ;
; N/A                                     ; 98.17 MHz ( period = 10.186 ns )                    ; register:pc|out[5]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.355 ns               ;
; N/A                                     ; 98.62 MHz ( period = 10.140 ns )                    ; cu:cu|op[12]         ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.202 ns                ;
; N/A                                     ; 98.70 MHz ( period = 10.132 ns )                    ; cu:cu|op[12]         ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.229 ns                ;
; N/A                                     ; 98.80 MHz ( period = 10.121 ns )                    ; cu:cu|op[13]         ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.227 ns                ;
; N/A                                     ; 98.82 MHz ( period = 10.119 ns )                    ; register:pc|out[3]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.288 ns               ;
; N/A                                     ; 99.07 MHz ( period = 10.094 ns )                    ; register:r0|out[4]   ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 99.68 MHz ( period = 10.032 ns )                    ; cu:cu|op[12]         ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.139 ns                ;
; N/A                                     ; 99.97 MHz ( period = 10.003 ns )                    ; register:r1|out[4]   ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.006 ns               ;
; N/A                                     ; 100.09 MHz ( period = 9.991 ns )                    ; cu:cu|op[11]         ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.049 ns                ;
; N/A                                     ; 100.26 MHz ( period = 9.974 ns )                    ; register:r0|out[3]   ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 12.918 ns               ;
; N/A                                     ; 100.51 MHz ( period = 9.949 ns )                    ; cu:cu|op[13]         ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 8.036 ns                ;
; N/A                                     ; 100.55 MHz ( period = 9.945 ns )                    ; register:r1|out[7]   ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                        ; None                      ; 13.114 ns               ;
; N/A                                     ; 100.80 MHz ( period = 9.921 ns )                    ; cu:cu|op[4]          ; register:pc|out[1]   ; clk_sin    ; clk_sin  ; None                        ; None                      ; 3.393 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'choose'                                                                                                                                                                                                               ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 1.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 2.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 1.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]_145   ; choose     ; choose   ; None                       ; None                       ; 2.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 2.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 2.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 2.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]_145   ; choose     ; choose   ; None                       ; None                       ; 2.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 2.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]_145   ; choose     ; choose   ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]_145   ; choose     ; choose   ; None                       ; None                       ; 2.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 2.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 3.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 3.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 3.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 3.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[1]          ; choose     ; choose   ; None                       ; None                       ; 2.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 3.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 3.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 3.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 3.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 3.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 3.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 3.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 3.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[4]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 3.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 3.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[2]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 3.850 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 3.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 4.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 4.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 3.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[7]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 4.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 3.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 3.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 3.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 4.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 4.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 4.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 4.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 4.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[0]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 3.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 1.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 4.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 4.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 4.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 4.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[3]          ; choose     ; choose   ; None                       ; None                       ; 2.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 4.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 4.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 4.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 4.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 4.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[14]         ; choose     ; choose   ; None                       ; None                       ; 2.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 4.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 4.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 4.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 4.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[8]                                         ; alu:alu|out[1]$latch ; choose     ; choose   ; None                       ; None                       ; 3.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 2.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 4.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 4.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 4.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 5.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 4.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 4.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 3.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 4.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 5.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[13]         ; choose     ; choose   ; None                       ; None                       ; 3.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[10]                                        ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 3.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 4.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[5]          ; choose     ; choose   ; None                       ; None                       ; 4.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[5]          ; choose     ; choose   ; None                       ; None                       ; 3.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 4.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 4.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[2]          ; choose     ; choose   ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 5.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[0]$latch ; choose     ; choose   ; None                       ; None                       ; 5.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[4]          ; choose     ; choose   ; None                       ; None                       ; 2.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[5]          ; choose     ; choose   ; None                       ; None                       ; 4.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 4.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[14]         ; choose     ; choose   ; None                       ; None                       ; 3.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[13]         ; choose     ; choose   ; None                       ; None                       ; 4.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[13]         ; choose     ; choose   ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 5.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 4.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[10]         ; choose     ; choose   ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 5.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 5.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 5.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[6]          ; choose     ; choose   ; None                       ; None                       ; 3.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 3.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 5.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[2]$latch ; choose     ; choose   ; None                       ; None                       ; 5.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[12]         ; choose     ; choose   ; None                       ; None                       ; 4.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[6]$latch ; choose     ; choose   ; None                       ; None                       ; 5.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[3]$latch ; choose     ; choose   ; None                       ; None                       ; 5.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[4]$latch ; choose     ; choose   ; None                       ; None                       ; 5.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[8]          ; choose     ; choose   ; None                       ; None                       ; 5.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[7]$latch ; choose     ; choose   ; None                       ; None                       ; 5.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[5]$latch ; choose     ; choose   ; None                       ; None                       ; 5.922 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk_con'                                                                                                                                                                                                              ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 1.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 2.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 1.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]_145   ; clk_con    ; clk_con  ; None                       ; None                       ; 2.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 2.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 2.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 2.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]_145   ; clk_con    ; clk_con  ; None                       ; None                       ; 2.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 2.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]_145   ; clk_con    ; clk_con  ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]_145   ; clk_con    ; clk_con  ; None                       ; None                       ; 2.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 2.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[1]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[4]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[2]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.850 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[7]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[0]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 1.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[3]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[14]         ; clk_con    ; clk_con  ; None                       ; None                       ; 2.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[8]                                         ; alu:alu|out[1]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 2.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[13]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[10]                                        ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 3.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[5]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[5]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 4.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[2]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[0]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[4]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[5]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[14]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[13]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[13]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 4.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[10]         ; clk_con    ; clk_con  ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[6]          ; clk_con    ; clk_con  ; None                       ; None                       ; 3.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[2]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[12]         ; clk_con    ; clk_con  ; None                       ; None                       ; 4.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[6]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[3]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[4]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[8]          ; clk_con    ; clk_con  ; None                       ; None                       ; 5.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[7]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[5]$latch ; clk_con    ; clk_con  ; None                       ; None                       ; 5.922 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk_sin'                                                                                                                                                                                                              ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 1.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 1.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]_145   ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]_145   ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]_145   ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]_145   ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[1]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[4]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[2]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.850 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[7]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[12]                                        ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[0]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 1.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[3]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[14]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[8]                                         ; alu:alu|out[1]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[1]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[0]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[13]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[10]                                        ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[11]                                        ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[5]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[2]                        ; cu:cu|op[5]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[2]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[3]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[5]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[3]                                  ; alu:alu|out[0]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[4]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[5]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[14]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[13]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[6]                                  ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[13]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[1]                        ; cu:cu|op[10]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[6]                                  ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[7]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; composer:composer|count_t[0]                        ; cu:cu|op[6]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[4]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[1]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[1]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[13]                                        ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[5]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[4]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[0]                                  ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; cu:cu|op[14]                                        ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[1]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[7]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[6]                                  ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[4]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[3]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[7]                                  ; alu:alu|out[2]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[2]                                  ; cu:cu|op[12]         ; clk_sin    ; clk_sin  ; None                       ; None                       ; 4.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[6]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[3]                                  ; alu:alu|out[6]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[2]                                  ; alu:alu|out[3]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:pc|out[5]                                  ; alu:alu|out[4]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:ir|out[5]                                  ; cu:cu|op[8]          ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r1|out[0]                                  ; alu:alu|out[7]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; register:r0|out[2]                                  ; alu:alu|out[5]$latch ; clk_sin    ; clk_sin  ; None                       ; None                       ; 5.922 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------+----------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From          ; To                   ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------+----------------------+----------+
; N/A                                     ; None                                                ; 16.914 ns  ; dataforram[7] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 16.745 ns  ; dataforram[7] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 16.469 ns  ; dataforram[7] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 16.268 ns  ; dataforram[6] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 16.099 ns  ; dataforram[6] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 15.823 ns  ; dataforram[6] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 15.243 ns  ; dataforram[7] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 15.097 ns  ; dataforram[5] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 15.074 ns  ; dataforram[7] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 14.928 ns  ; dataforram[5] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 14.798 ns  ; dataforram[7] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 14.652 ns  ; dataforram[5] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 14.597 ns  ; dataforram[6] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 14.428 ns  ; dataforram[6] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 14.152 ns  ; dataforram[6] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 13.426 ns  ; dataforram[5] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 13.257 ns  ; dataforram[5] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 12.981 ns  ; dataforram[5] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 12.860 ns  ; dataforram[7] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 12.717 ns  ; dataforram[4] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 12.691 ns  ; dataforram[7] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 12.548 ns  ; dataforram[4] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 12.415 ns  ; dataforram[7] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 12.272 ns  ; dataforram[4] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 12.214 ns  ; dataforram[6] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 12.045 ns  ; dataforram[6] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 11.769 ns  ; dataforram[6] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 11.046 ns  ; dataforram[4] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 11.043 ns  ; dataforram[5] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 10.921 ns  ; dataforram[3] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 10.877 ns  ; dataforram[4] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 10.874 ns  ; dataforram[5] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 10.752 ns  ; dataforram[3] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 10.674 ns  ; dataforram[7] ; alu:alu|out[3]$latch ; choose   ;
; N/A                                     ; None                                                ; 10.601 ns  ; dataforram[4] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 10.598 ns  ; dataforram[5] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 10.505 ns  ; dataforram[7] ; alu:alu|out[3]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 10.476 ns  ; dataforram[3] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 10.229 ns  ; dataforram[7] ; alu:alu|out[3]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 10.028 ns  ; dataforram[6] ; alu:alu|out[3]$latch ; choose   ;
; N/A                                     ; None                                                ; 9.859 ns   ; dataforram[6] ; alu:alu|out[3]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 9.583 ns   ; dataforram[6] ; alu:alu|out[3]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 9.250 ns   ; dataforram[3] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 9.081 ns   ; dataforram[3] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 9.045 ns   ; dataforram[7] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 8.876 ns   ; dataforram[7] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 8.857 ns   ; dataforram[5] ; alu:alu|out[3]$latch ; choose   ;
; N/A                                     ; None                                                ; 8.805 ns   ; dataforram[3] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 8.795 ns   ; dataforram[2] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 8.688 ns   ; dataforram[5] ; alu:alu|out[3]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 8.663 ns   ; dataforram[4] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 8.626 ns   ; dataforram[2] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 8.600 ns   ; dataforram[7] ; alu:alu|out[4]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 8.494 ns   ; dataforram[4] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 8.412 ns   ; dataforram[5] ; alu:alu|out[3]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 8.399 ns   ; dataforram[6] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 8.350 ns   ; dataforram[2] ; alu:alu|out[0]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 8.230 ns   ; dataforram[6] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 8.218 ns   ; dataforram[4] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 7.954 ns   ; dataforram[6] ; alu:alu|out[4]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 7.228 ns   ; dataforram[5] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 7.124 ns   ; dataforram[2] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 7.116 ns   ; dataforram[7] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 7.059 ns   ; dataforram[5] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 7.026 ns   ; dataforram[2] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.955 ns   ; dataforram[2] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.947 ns   ; dataforram[7] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.867 ns   ; dataforram[3] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.857 ns   ; dataforram[2] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.783 ns   ; dataforram[5] ; alu:alu|out[4]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.772 ns   ; dataforram[0] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.736 ns   ; dataforram[1] ; alu:alu|out[2]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.698 ns   ; dataforram[3] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.679 ns   ; dataforram[2] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.671 ns   ; dataforram[7] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.603 ns   ; dataforram[0] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.581 ns   ; dataforram[2] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.567 ns   ; dataforram[1] ; alu:alu|out[2]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.536 ns   ; dataforram[2] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.498 ns   ; dataforram[5] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.477 ns   ; dataforram[4] ; alu:alu|out[3]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.470 ns   ; dataforram[6] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.465 ns   ; dataforram[6] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.444 ns   ; rst           ; register:ir|out[3]   ; choose   ;
; N/A                                     ; None                                                ; 6.444 ns   ; rst           ; register:ir|out[0]   ; choose   ;
; N/A                                     ; None                                                ; 6.444 ns   ; rst           ; register:ir|out[2]   ; choose   ;
; N/A                                     ; None                                                ; 6.422 ns   ; dataforram[3] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.367 ns   ; dataforram[2] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.329 ns   ; dataforram[5] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.327 ns   ; dataforram[0] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.308 ns   ; dataforram[4] ; alu:alu|out[3]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.301 ns   ; dataforram[6] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.300 ns   ; dataforram[4] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.296 ns   ; dataforram[6] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.291 ns   ; dataforram[1] ; alu:alu|out[2]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.282 ns   ; dataforram[0] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.275 ns   ; rst           ; register:ir|out[3]   ; clk_con  ;
; N/A                                     ; None                                                ; 6.275 ns   ; rst           ; register:ir|out[0]   ; clk_con  ;
; N/A                                     ; None                                                ; 6.275 ns   ; rst           ; register:ir|out[2]   ; clk_con  ;
; N/A                                     ; None                                                ; 6.268 ns   ; dataforram[3] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.265 ns   ; dataforram[6] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.246 ns   ; dataforram[1] ; alu:alu|out[5]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.228 ns   ; dataforram[7] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.219 ns   ; dataforram[2] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.201 ns   ; rst           ; register:ir|out[1]   ; choose   ;
; N/A                                     ; None                                                ; 6.181 ns   ; dataforram[5] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.162 ns   ; rst           ; register:ir|out[7]   ; choose   ;
; N/A                                     ; None                                                ; 6.162 ns   ; rst           ; register:ir|out[6]   ; choose   ;
; N/A                                     ; None                                                ; 6.162 ns   ; rst           ; register:ir|out[4]   ; choose   ;
; N/A                                     ; None                                                ; 6.162 ns   ; rst           ; register:ir|out[5]   ; choose   ;
; N/A                                     ; None                                                ; 6.131 ns   ; dataforram[4] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.113 ns   ; dataforram[0] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.099 ns   ; dataforram[3] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.096 ns   ; dataforram[6] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.091 ns   ; dataforram[2] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.077 ns   ; dataforram[1] ; alu:alu|out[5]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.059 ns   ; dataforram[7] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.053 ns   ; dataforram[5] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.050 ns   ; dataforram[2] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 6.032 ns   ; dataforram[4] ; alu:alu|out[3]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.032 ns   ; rst           ; register:ir|out[1]   ; clk_con  ;
; N/A                                     ; None                                                ; 6.025 ns   ; dataforram[6] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.020 ns   ; dataforram[6] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 6.019 ns   ; dataforram[2] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 6.012 ns   ; dataforram[5] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.999 ns   ; rst           ; register:ir|out[3]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.999 ns   ; rst           ; register:ir|out[0]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.999 ns   ; rst           ; register:ir|out[2]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.997 ns   ; dataforram[0] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.993 ns   ; rst           ; register:ir|out[7]   ; clk_con  ;
; N/A                                     ; None                                                ; 5.993 ns   ; rst           ; register:ir|out[6]   ; clk_con  ;
; N/A                                     ; None                                                ; 5.993 ns   ; rst           ; register:ir|out[4]   ; clk_con  ;
; N/A                                     ; None                                                ; 5.993 ns   ; rst           ; register:ir|out[5]   ; clk_con  ;
; N/A                                     ; None                                                ; 5.983 ns   ; dataforram[4] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.981 ns   ; dataforram[5] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.965 ns   ; dataforram[0] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.961 ns   ; dataforram[1] ; alu:alu|out[1]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.951 ns   ; dataforram[3] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.929 ns   ; dataforram[1] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.917 ns   ; dataforram[7] ; alu:alu|out[6]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.855 ns   ; dataforram[4] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.850 ns   ; dataforram[2] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.837 ns   ; dataforram[0] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.828 ns   ; dataforram[0] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.823 ns   ; dataforram[3] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.820 ns   ; dataforram[6] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.814 ns   ; dataforram[4] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.812 ns   ; dataforram[5] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.801 ns   ; dataforram[1] ; alu:alu|out[5]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.796 ns   ; dataforram[0] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.792 ns   ; dataforram[1] ; alu:alu|out[1]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.783 ns   ; dataforram[4] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.783 ns   ; dataforram[7] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.782 ns   ; dataforram[3] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.774 ns   ; dataforram[2] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.765 ns   ; dataforram[0] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.763 ns   ; rst           ; register:pc|out[2]   ; choose   ;
; N/A                                     ; None                                                ; 5.760 ns   ; dataforram[1] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.756 ns   ; rst           ; register:ir|out[1]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.751 ns   ; dataforram[3] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.748 ns   ; dataforram[7] ; alu:alu|out[6]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.736 ns   ; dataforram[5] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.729 ns   ; dataforram[1] ; alu:alu|out[7]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.726 ns   ; dataforram[2] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.717 ns   ; rst           ; register:ir|out[7]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.717 ns   ; rst           ; register:ir|out[6]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.717 ns   ; rst           ; register:ir|out[4]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.717 ns   ; rst           ; register:ir|out[5]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.689 ns   ; dataforram[0] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.614 ns   ; dataforram[4] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.596 ns   ; dataforram[0] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.594 ns   ; rst           ; register:pc|out[2]   ; clk_con  ;
; N/A                                     ; None                                                ; 5.582 ns   ; dataforram[3] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.574 ns   ; dataforram[2] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.560 ns   ; dataforram[1] ; alu:alu|out[7]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.557 ns   ; dataforram[2] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.552 ns   ; dataforram[0] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.538 ns   ; dataforram[4] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.536 ns   ; dataforram[5] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.520 ns   ; dataforram[0] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.520 ns   ; dataforram[0] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.516 ns   ; dataforram[1] ; alu:alu|out[1]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.513 ns   ; dataforram[1] ; alu:alu|out[0]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.506 ns   ; dataforram[3] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.490 ns   ; dataforram[4] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.484 ns   ; dataforram[1] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.472 ns   ; dataforram[7] ; alu:alu|out[6]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.472 ns   ; dataforram[0] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.470 ns   ; rst           ; register:r1|out[2]   ; choose   ;
; N/A                                     ; None                                                ; 5.458 ns   ; dataforram[3] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.444 ns   ; rst           ; register:r0|out[6]   ; choose   ;
; N/A                                     ; None                                                ; 5.436 ns   ; dataforram[1] ; alu:alu|out[4]$latch ; choose   ;
; N/A                                     ; None                                                ; 5.344 ns   ; dataforram[1] ; alu:alu|out[0]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.338 ns   ; dataforram[4] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.321 ns   ; dataforram[4] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.320 ns   ; dataforram[0] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.318 ns   ; rst           ; register:pc|out[2]   ; clk_sin  ;
; N/A                                     ; None                                                ; 5.306 ns   ; dataforram[3] ; alu:alu|out[7]$latch ; clk_sin  ;
; N/A                                     ; None                                                ; 5.303 ns   ; dataforram[0] ; alu:alu|out[4]$latch ; clk_con  ;
; N/A                                     ; None                                                ; 5.301 ns   ; rst           ; register:r1|out[2]   ; clk_con  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;               ;                      ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------+----------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                         ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 22.684 ns  ; alu:alu|out[1]_145           ; dataforram[7] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.681 ns  ; alu:alu|out[1]_145           ; dataforram[5] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.681 ns  ; alu:alu|out[1]_145           ; dataforram[6] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.408 ns  ; alu:alu|out[1]_145           ; dataforram[7] ; clk_con    ;
; N/A                                     ; None                                                ; 22.405 ns  ; alu:alu|out[1]_145           ; dataforram[5] ; clk_con    ;
; N/A                                     ; None                                                ; 22.405 ns  ; alu:alu|out[1]_145           ; dataforram[6] ; clk_con    ;
; N/A                                     ; None                                                ; 22.400 ns  ; alu:alu|out[1]_145           ; dataforram[4] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.390 ns  ; alu:alu|out[1]_145           ; dataforram[3] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.239 ns  ; alu:alu|out[1]_145           ; dataforram[7] ; choose     ;
; N/A                                     ; None                                                ; 22.236 ns  ; alu:alu|out[1]_145           ; dataforram[5] ; choose     ;
; N/A                                     ; None                                                ; 22.236 ns  ; alu:alu|out[1]_145           ; dataforram[6] ; choose     ;
; N/A                                     ; None                                                ; 22.124 ns  ; alu:alu|out[1]_145           ; dataforram[4] ; clk_con    ;
; N/A                                     ; None                                                ; 22.114 ns  ; alu:alu|out[1]_145           ; dataforram[3] ; clk_con    ;
; N/A                                     ; None                                                ; 22.106 ns  ; alu:alu|out[1]_145           ; dataforram[1] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.106 ns  ; alu:alu|out[1]_145           ; dataforram[0] ; clk_sin    ;
; N/A                                     ; None                                                ; 22.086 ns  ; alu:alu|out[1]_145           ; dataforram[2] ; clk_sin    ;
; N/A                                     ; None                                                ; 21.955 ns  ; alu:alu|out[1]_145           ; dataforram[4] ; choose     ;
; N/A                                     ; None                                                ; 21.945 ns  ; alu:alu|out[1]_145           ; dataforram[3] ; choose     ;
; N/A                                     ; None                                                ; 21.915 ns  ; alu:alu|out[3]$latch         ; dataforram[3] ; clk_sin    ;
; N/A                                     ; None                                                ; 21.830 ns  ; alu:alu|out[1]_145           ; dataforram[1] ; clk_con    ;
; N/A                                     ; None                                                ; 21.830 ns  ; alu:alu|out[1]_145           ; dataforram[0] ; clk_con    ;
; N/A                                     ; None                                                ; 21.810 ns  ; alu:alu|out[1]_145           ; dataforram[2] ; clk_con    ;
; N/A                                     ; None                                                ; 21.661 ns  ; alu:alu|out[1]_145           ; dataforram[1] ; choose     ;
; N/A                                     ; None                                                ; 21.661 ns  ; alu:alu|out[1]_145           ; dataforram[0] ; choose     ;
; N/A                                     ; None                                                ; 21.641 ns  ; alu:alu|out[1]_145           ; dataforram[2] ; choose     ;
; N/A                                     ; None                                                ; 21.639 ns  ; alu:alu|out[3]$latch         ; dataforram[3] ; clk_con    ;
; N/A                                     ; None                                                ; 21.504 ns  ; alu:alu|out[4]$latch         ; dataforram[4] ; clk_sin    ;
; N/A                                     ; None                                                ; 21.470 ns  ; alu:alu|out[3]$latch         ; dataforram[3] ; choose     ;
; N/A                                     ; None                                                ; 21.228 ns  ; alu:alu|out[4]$latch         ; dataforram[4] ; clk_con    ;
; N/A                                     ; None                                                ; 21.098 ns  ; alu:alu|out[7]$latch         ; dataforram[7] ; clk_sin    ;
; N/A                                     ; None                                                ; 21.062 ns  ; alu:alu|out[6]$latch         ; dataforram[6] ; clk_sin    ;
; N/A                                     ; None                                                ; 21.059 ns  ; alu:alu|out[4]$latch         ; dataforram[4] ; choose     ;
; N/A                                     ; None                                                ; 20.983 ns  ; alu:alu|out[0]$latch         ; dataforram[0] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.857 ns  ; alu:alu|out[2]$latch         ; dataforram[2] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.822 ns  ; alu:alu|out[7]$latch         ; dataforram[7] ; clk_con    ;
; N/A                                     ; None                                                ; 20.817 ns  ; alu:alu|out[1]$latch         ; dataforram[1] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.786 ns  ; alu:alu|out[6]$latch         ; dataforram[6] ; clk_con    ;
; N/A                                     ; None                                                ; 20.767 ns  ; alu:alu|out[5]$latch         ; dataforram[5] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.707 ns  ; alu:alu|out[0]$latch         ; dataforram[0] ; clk_con    ;
; N/A                                     ; None                                                ; 20.653 ns  ; alu:alu|out[7]$latch         ; dataforram[7] ; choose     ;
; N/A                                     ; None                                                ; 20.617 ns  ; alu:alu|out[6]$latch         ; dataforram[6] ; choose     ;
; N/A                                     ; None                                                ; 20.581 ns  ; alu:alu|out[2]$latch         ; dataforram[2] ; clk_con    ;
; N/A                                     ; None                                                ; 20.573 ns  ; cu:cu|op[1]                  ; dataforram[7] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.570 ns  ; cu:cu|op[1]                  ; dataforram[5] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.570 ns  ; cu:cu|op[1]                  ; dataforram[6] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.541 ns  ; alu:alu|out[1]$latch         ; dataforram[1] ; clk_con    ;
; N/A                                     ; None                                                ; 20.538 ns  ; alu:alu|out[0]$latch         ; dataforram[0] ; choose     ;
; N/A                                     ; None                                                ; 20.491 ns  ; alu:alu|out[5]$latch         ; dataforram[5] ; clk_con    ;
; N/A                                     ; None                                                ; 20.412 ns  ; alu:alu|out[2]$latch         ; dataforram[2] ; choose     ;
; N/A                                     ; None                                                ; 20.372 ns  ; alu:alu|out[1]$latch         ; dataforram[1] ; choose     ;
; N/A                                     ; None                                                ; 20.322 ns  ; alu:alu|out[5]$latch         ; dataforram[5] ; choose     ;
; N/A                                     ; None                                                ; 20.297 ns  ; cu:cu|op[1]                  ; dataforram[7] ; clk_con    ;
; N/A                                     ; None                                                ; 20.294 ns  ; cu:cu|op[1]                  ; dataforram[5] ; clk_con    ;
; N/A                                     ; None                                                ; 20.294 ns  ; cu:cu|op[1]                  ; dataforram[6] ; clk_con    ;
; N/A                                     ; None                                                ; 20.289 ns  ; cu:cu|op[1]                  ; dataforram[4] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.279 ns  ; cu:cu|op[1]                  ; dataforram[3] ; clk_sin    ;
; N/A                                     ; None                                                ; 20.128 ns  ; cu:cu|op[1]                  ; dataforram[7] ; choose     ;
; N/A                                     ; None                                                ; 20.125 ns  ; cu:cu|op[1]                  ; dataforram[5] ; choose     ;
; N/A                                     ; None                                                ; 20.125 ns  ; cu:cu|op[1]                  ; dataforram[6] ; choose     ;
; N/A                                     ; None                                                ; 20.037 ns  ; cu:cu|op[10]                 ; led[32]       ; clk_sin    ;
; N/A                                     ; None                                                ; 20.028 ns  ; cu:cu|op[10]                 ; led[33]       ; clk_sin    ;
; N/A                                     ; None                                                ; 20.013 ns  ; cu:cu|op[1]                  ; dataforram[4] ; clk_con    ;
; N/A                                     ; None                                                ; 20.003 ns  ; cu:cu|op[1]                  ; dataforram[3] ; clk_con    ;
; N/A                                     ; None                                                ; 19.995 ns  ; cu:cu|op[1]                  ; dataforram[1] ; clk_sin    ;
; N/A                                     ; None                                                ; 19.995 ns  ; cu:cu|op[1]                  ; dataforram[0] ; clk_sin    ;
; N/A                                     ; None                                                ; 19.975 ns  ; cu:cu|op[1]                  ; dataforram[2] ; clk_sin    ;
; N/A                                     ; None                                                ; 19.860 ns  ; cu:cu|op[1]                  ; ram_w         ; clk_sin    ;
; N/A                                     ; None                                                ; 19.844 ns  ; cu:cu|op[1]                  ; dataforram[4] ; choose     ;
; N/A                                     ; None                                                ; 19.834 ns  ; cu:cu|op[1]                  ; dataforram[3] ; choose     ;
; N/A                                     ; None                                                ; 19.761 ns  ; cu:cu|op[10]                 ; led[32]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.752 ns  ; cu:cu|op[10]                 ; led[33]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.719 ns  ; cu:cu|op[1]                  ; dataforram[1] ; clk_con    ;
; N/A                                     ; None                                                ; 19.719 ns  ; cu:cu|op[1]                  ; dataforram[0] ; clk_con    ;
; N/A                                     ; None                                                ; 19.701 ns  ; cu:cu|op[8]                  ; led[26]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.699 ns  ; cu:cu|op[1]                  ; dataforram[2] ; clk_con    ;
; N/A                                     ; None                                                ; 19.654 ns  ; cu:cu|op[10]                 ; led[34]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.608 ns  ; cu:cu|op[10]                 ; led[35]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.592 ns  ; cu:cu|op[10]                 ; led[32]       ; choose     ;
; N/A                                     ; None                                                ; 19.584 ns  ; cu:cu|op[1]                  ; ram_w         ; clk_con    ;
; N/A                                     ; None                                                ; 19.583 ns  ; cu:cu|op[10]                 ; led[33]       ; choose     ;
; N/A                                     ; None                                                ; 19.550 ns  ; cu:cu|op[1]                  ; dataforram[1] ; choose     ;
; N/A                                     ; None                                                ; 19.550 ns  ; cu:cu|op[1]                  ; dataforram[0] ; choose     ;
; N/A                                     ; None                                                ; 19.530 ns  ; cu:cu|op[1]                  ; dataforram[2] ; choose     ;
; N/A                                     ; None                                                ; 19.468 ns  ; cu:cu|op[10]                 ; led[37]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.425 ns  ; cu:cu|op[8]                  ; led[26]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.415 ns  ; cu:cu|op[1]                  ; ram_w         ; choose     ;
; N/A                                     ; None                                                ; 19.378 ns  ; cu:cu|op[10]                 ; led[34]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.332 ns  ; cu:cu|op[10]                 ; led[35]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.306 ns  ; cu:cu|op[10]                 ; led[36]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.271 ns  ; cu:cu|op[10]                 ; led[39]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.256 ns  ; cu:cu|op[8]                  ; led[26]       ; choose     ;
; N/A                                     ; None                                                ; 19.209 ns  ; cu:cu|op[10]                 ; led[34]       ; choose     ;
; N/A                                     ; None                                                ; 19.192 ns  ; cu:cu|op[10]                 ; led[37]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.163 ns  ; cu:cu|op[10]                 ; led[35]       ; choose     ;
; N/A                                     ; None                                                ; 19.117 ns  ; cu:cu|op[8]                  ; led[28]       ; clk_sin    ;
; N/A                                     ; None                                                ; 19.030 ns  ; cu:cu|op[10]                 ; led[36]       ; clk_con    ;
; N/A                                     ; None                                                ; 19.023 ns  ; cu:cu|op[10]                 ; led[37]       ; choose     ;
; N/A                                     ; None                                                ; 18.995 ns  ; cu:cu|op[10]                 ; led[39]       ; clk_con    ;
; N/A                                     ; None                                                ; 18.869 ns  ; cu:cu|op[8]                  ; led[31]       ; clk_sin    ;
; N/A                                     ; None                                                ; 18.861 ns  ; cu:cu|op[10]                 ; led[36]       ; choose     ;
; N/A                                     ; None                                                ; 18.841 ns  ; cu:cu|op[8]                  ; led[28]       ; clk_con    ;
; N/A                                     ; None                                                ; 18.826 ns  ; cu:cu|op[10]                 ; led[39]       ; choose     ;
; N/A                                     ; None                                                ; 18.826 ns  ; cu:cu|op[10]                 ; led[38]       ; clk_sin    ;
; N/A                                     ; None                                                ; 18.812 ns  ; cu:cu|op[10]                 ; ram_r         ; clk_sin    ;
; N/A                                     ; None                                                ; 18.737 ns  ; cu:cu|op[8]                  ; led[30]       ; clk_sin    ;
; N/A                                     ; None                                                ; 18.672 ns  ; cu:cu|op[8]                  ; led[28]       ; choose     ;
; N/A                                     ; None                                                ; 18.593 ns  ; cu:cu|op[8]                  ; led[31]       ; clk_con    ;
; N/A                                     ; None                                                ; 18.550 ns  ; cu:cu|op[10]                 ; led[38]       ; clk_con    ;
; N/A                                     ; None                                                ; 18.536 ns  ; cu:cu|op[10]                 ; ram_r         ; clk_con    ;
; N/A                                     ; None                                                ; 18.461 ns  ; cu:cu|op[8]                  ; led[30]       ; clk_con    ;
; N/A                                     ; None                                                ; 18.424 ns  ; cu:cu|op[8]                  ; led[31]       ; choose     ;
; N/A                                     ; None                                                ; 18.381 ns  ; cu:cu|op[10]                 ; led[38]       ; choose     ;
; N/A                                     ; None                                                ; 18.367 ns  ; cu:cu|op[10]                 ; ram_r         ; choose     ;
; N/A                                     ; None                                                ; 18.292 ns  ; cu:cu|op[8]                  ; led[30]       ; choose     ;
; N/A                                     ; None                                                ; 18.258 ns  ; cu:cu|op[8]                  ; led[29]       ; clk_sin    ;
; N/A                                     ; None                                                ; 18.123 ns  ; cu:cu|op[8]                  ; led[24]       ; clk_sin    ;
; N/A                                     ; None                                                ; 18.089 ns  ; cu:cu|op[8]                  ; led[27]       ; clk_sin    ;
; N/A                                     ; None                                                ; 17.982 ns  ; cu:cu|op[8]                  ; led[29]       ; clk_con    ;
; N/A                                     ; None                                                ; 17.957 ns  ; cu:cu|op[8]                  ; led[25]       ; clk_sin    ;
; N/A                                     ; None                                                ; 17.847 ns  ; cu:cu|op[8]                  ; led[24]       ; clk_con    ;
; N/A                                     ; None                                                ; 17.813 ns  ; cu:cu|op[8]                  ; led[29]       ; choose     ;
; N/A                                     ; None                                                ; 17.813 ns  ; cu:cu|op[8]                  ; led[27]       ; clk_con    ;
; N/A                                     ; None                                                ; 17.681 ns  ; cu:cu|op[8]                  ; led[25]       ; clk_con    ;
; N/A                                     ; None                                                ; 17.678 ns  ; cu:cu|op[8]                  ; led[24]       ; choose     ;
; N/A                                     ; None                                                ; 17.644 ns  ; cu:cu|op[8]                  ; led[27]       ; choose     ;
; N/A                                     ; None                                                ; 17.512 ns  ; cu:cu|op[8]                  ; led[25]       ; choose     ;
; N/A                                     ; None                                                ; 14.300 ns  ; register:r1|out[2]           ; led[26]       ; clk_sin    ;
; N/A                                     ; None                                                ; 14.066 ns  ; register:r1|out[4]           ; led[28]       ; clk_sin    ;
; N/A                                     ; None                                                ; 14.024 ns  ; register:r1|out[2]           ; led[26]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.855 ns  ; register:r1|out[2]           ; led[26]       ; choose     ;
; N/A                                     ; None                                                ; 13.790 ns  ; register:r1|out[4]           ; led[28]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.713 ns  ; composer:composer|count_t[0] ; led[41]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.621 ns  ; register:r1|out[4]           ; led[28]       ; choose     ;
; N/A                                     ; None                                                ; 13.490 ns  ; register:pc|out[7]           ; led[31]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.451 ns  ; composer:composer|count_t[1] ; led[42]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.437 ns  ; composer:composer|count_t[0] ; led[41]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.328 ns  ; composer:composer|count_t[0] ; led[43]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.273 ns  ; composer:composer|count_t[1] ; led[44]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.268 ns  ; composer:composer|count_t[0] ; led[41]       ; choose     ;
; N/A                                     ; None                                                ; 13.217 ns  ; register:pc|out[2]           ; led[26]       ; clk_sin    ;
; N/A                                     ; None                                                ; 13.214 ns  ; register:pc|out[7]           ; led[31]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.175 ns  ; composer:composer|count_t[1] ; led[42]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.052 ns  ; composer:composer|count_t[0] ; led[43]       ; clk_con    ;
; N/A                                     ; None                                                ; 13.045 ns  ; register:pc|out[7]           ; led[31]       ; choose     ;
; N/A                                     ; None                                                ; 13.006 ns  ; composer:composer|count_t[1] ; led[42]       ; choose     ;
; N/A                                     ; None                                                ; 12.997 ns  ; composer:composer|count_t[1] ; led[44]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.958 ns  ; register:r0|out[0]           ; led[32]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.948 ns  ; register:r0|out[1]           ; led[33]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.941 ns  ; register:pc|out[2]           ; led[26]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.927 ns  ; composer:composer|count_t[1] ; led[43]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.883 ns  ; composer:composer|count_t[0] ; led[43]       ; choose     ;
; N/A                                     ; None                                                ; 12.837 ns  ; register:pc|out[6]           ; led[30]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.828 ns  ; composer:composer|count_t[1] ; led[44]       ; choose     ;
; N/A                                     ; None                                                ; 12.783 ns  ; composer:composer|count_t[1] ; led[41]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.781 ns  ; register:r1|out[6]           ; led[30]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.772 ns  ; register:pc|out[2]           ; led[26]       ; choose     ;
; N/A                                     ; None                                                ; 12.765 ns  ; register:r1|out[3]           ; led[27]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.763 ns  ; register:r0|out[5]           ; led[37]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.737 ns  ; composer:composer|count_t[0] ; led[42]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.736 ns  ; register:r0|out[6]           ; led[38]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.682 ns  ; register:r0|out[0]           ; led[32]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.672 ns  ; register:r0|out[1]           ; led[33]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.651 ns  ; composer:composer|count_t[1] ; led[43]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.625 ns  ; register:pc|out[4]           ; led[28]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.602 ns  ; composer:composer|count_t[0] ; led[44]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.570 ns  ; register:r0|out[7]           ; led[39]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.570 ns  ; register:r0|out[2]           ; led[34]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.561 ns  ; register:pc|out[6]           ; led[30]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.522 ns  ; register:r0|out[3]           ; led[35]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.513 ns  ; register:r0|out[0]           ; led[32]       ; choose     ;
; N/A                                     ; None                                                ; 12.507 ns  ; composer:composer|count_t[1] ; led[41]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.505 ns  ; register:r1|out[6]           ; led[30]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.503 ns  ; register:r0|out[1]           ; led[33]       ; choose     ;
; N/A                                     ; None                                                ; 12.489 ns  ; register:r1|out[3]           ; led[27]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.487 ns  ; register:r0|out[5]           ; led[37]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.482 ns  ; composer:composer|count_t[1] ; led[43]       ; choose     ;
; N/A                                     ; None                                                ; 12.461 ns  ; composer:composer|count_t[0] ; led[42]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.460 ns  ; register:r0|out[6]           ; led[38]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.432 ns  ; register:pc|out[3]           ; led[11]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.422 ns  ; register:pc|out[4]           ; led[12]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.392 ns  ; register:pc|out[6]           ; led[30]       ; choose     ;
; N/A                                     ; None                                                ; 12.379 ns  ; register:r1|out[7]           ; led[31]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.349 ns  ; register:pc|out[4]           ; led[28]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.338 ns  ; composer:composer|count_t[1] ; led[41]       ; choose     ;
; N/A                                     ; None                                                ; 12.336 ns  ; register:r1|out[6]           ; led[30]       ; choose     ;
; N/A                                     ; None                                                ; 12.326 ns  ; composer:composer|count_t[0] ; led[44]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.320 ns  ; register:r1|out[3]           ; led[27]       ; choose     ;
; N/A                                     ; None                                                ; 12.318 ns  ; register:r0|out[5]           ; led[37]       ; choose     ;
; N/A                                     ; None                                                ; 12.306 ns  ; register:pc|out[5]           ; led[29]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.294 ns  ; register:r0|out[7]           ; led[39]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.294 ns  ; register:r0|out[2]           ; led[34]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.292 ns  ; composer:composer|count_t[0] ; led[42]       ; choose     ;
; N/A                                     ; None                                                ; 12.291 ns  ; register:r0|out[6]           ; led[38]       ; choose     ;
; N/A                                     ; None                                                ; 12.285 ns  ; register:pc|out[1]           ; led[25]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.246 ns  ; register:r0|out[3]           ; led[35]       ; clk_con    ;
; N/A                                     ; None                                                ; 12.222 ns  ; register:r0|out[4]           ; led[36]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.216 ns  ; register:pc|out[0]           ; led[24]       ; clk_sin    ;
; N/A                                     ; None                                                ; 12.180 ns  ; register:pc|out[4]           ; led[28]       ; choose     ;
; N/A                                     ; None                                                ; 12.157 ns  ; composer:composer|count_t[0] ; led[44]       ; choose     ;
; N/A                                     ; None                                                ; 12.156 ns  ; register:pc|out[3]           ; led[11]       ; clk_con    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                              ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------+---------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+---------------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From          ; To      ;
+-------+-------------------+-----------------+---------------+---------+
; N/A   ; None              ; 13.804 ns       ; dataforram[5] ; led[37] ;
; N/A   ; None              ; 13.552 ns       ; dataforram[7] ; led[39] ;
; N/A   ; None              ; 13.450 ns       ; dataforram[0] ; led[32] ;
; N/A   ; None              ; 13.431 ns       ; dataforram[1] ; led[33] ;
; N/A   ; None              ; 13.344 ns       ; dataforram[2] ; led[34] ;
; N/A   ; None              ; 13.225 ns       ; dataforram[6] ; led[38] ;
; N/A   ; None              ; 13.024 ns       ; dataforram[3] ; led[35] ;
; N/A   ; None              ; 12.729 ns       ; dataforram[4] ; led[36] ;
+-------+-------------------+-----------------+---------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------+------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From          ; To                           ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------+------------------------------+----------+
; N/A                                     ; None                                                ; 5.892 ns  ; dataforram[0] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 5.616 ns  ; dataforram[0] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 5.447 ns  ; dataforram[0] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; 4.770 ns  ; dataforram[1] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 4.494 ns  ; dataforram[1] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 4.389 ns  ; dataforram[3] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 4.325 ns  ; dataforram[1] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; 4.113 ns  ; dataforram[3] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.944 ns  ; dataforram[3] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.887 ns  ; dataforram[4] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.866 ns  ; dataforram[0] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.792 ns  ; dataforram[7] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.652 ns  ; dataforram[2] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.611 ns  ; dataforram[4] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.590 ns  ; dataforram[0] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.535 ns  ; dataforram[3] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.516 ns  ; dataforram[7] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.445 ns  ; dataforram[0] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.442 ns  ; dataforram[4] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.421 ns  ; dataforram[0] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.395 ns  ; dataforram[1] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.376 ns  ; dataforram[2] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.350 ns  ; dataforram[6] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.347 ns  ; dataforram[7] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.259 ns  ; dataforram[3] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.258 ns  ; dataforram[1] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.207 ns  ; dataforram[2] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.181 ns  ; dataforram[0] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.169 ns  ; dataforram[0] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.155 ns  ; dataforram[2] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.119 ns  ; dataforram[1] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.114 ns  ; dataforram[3] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.113 ns  ; dataforram[4] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.090 ns  ; dataforram[3] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 3.074 ns  ; dataforram[6] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 3.019 ns  ; dataforram[0] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.016 ns  ; dataforram[6] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 3.000 ns  ; dataforram[0] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.982 ns  ; dataforram[1] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.950 ns  ; dataforram[1] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.905 ns  ; dataforram[6] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.905 ns  ; dataforram[0] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.879 ns  ; dataforram[2] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.838 ns  ; dataforram[3] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.837 ns  ; dataforram[4] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.837 ns  ; dataforram[1] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.813 ns  ; dataforram[1] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.754 ns  ; dataforram[0] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.743 ns  ; dataforram[0] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.740 ns  ; dataforram[6] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.736 ns  ; dataforram[0] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.734 ns  ; dataforram[2] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.710 ns  ; dataforram[2] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.688 ns  ; dataforram[3] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.687 ns  ; dataforram[4] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.669 ns  ; dataforram[3] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.668 ns  ; dataforram[4] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.657 ns  ; dataforram[5] ; alu:alu|out[7]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.582 ns  ; dataforram[5] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.574 ns  ; dataforram[0] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.573 ns  ; dataforram[1] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.571 ns  ; dataforram[6] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.561 ns  ; dataforram[1] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.490 ns  ; dataforram[0] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.478 ns  ; dataforram[0] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.470 ns  ; dataforram[2] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.458 ns  ; dataforram[2] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.423 ns  ; dataforram[3] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.422 ns  ; dataforram[4] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.412 ns  ; dataforram[3] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.411 ns  ; dataforram[4] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.411 ns  ; dataforram[1] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.392 ns  ; dataforram[1] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.381 ns  ; dataforram[5] ; alu:alu|out[7]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.309 ns  ; dataforram[0] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.308 ns  ; dataforram[2] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.306 ns  ; dataforram[5] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.297 ns  ; dataforram[1] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.289 ns  ; dataforram[2] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.243 ns  ; dataforram[3] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.242 ns  ; dataforram[4] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.214 ns  ; dataforram[0] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.212 ns  ; dataforram[5] ; alu:alu|out[7]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.194 ns  ; dataforram[2] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.147 ns  ; dataforram[3] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.146 ns  ; dataforram[4] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.146 ns  ; dataforram[1] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.137 ns  ; dataforram[5] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.135 ns  ; dataforram[1] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.128 ns  ; dataforram[1] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.045 ns  ; dataforram[0] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; 2.043 ns  ; dataforram[2] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 2.032 ns  ; dataforram[2] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 2.025 ns  ; dataforram[2] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.978 ns  ; dataforram[3] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.977 ns  ; dataforram[4] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.966 ns  ; dataforram[5] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.966 ns  ; dataforram[1] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.920 ns  ; dataforram[3] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.882 ns  ; dataforram[1] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.870 ns  ; dataforram[1] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.863 ns  ; dataforram[2] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.767 ns  ; dataforram[2] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.701 ns  ; dataforram[1] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.690 ns  ; dataforram[5] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.644 ns  ; dataforram[3] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.627 ns  ; dataforram[0] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.614 ns  ; dataforram[2] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.606 ns  ; dataforram[1] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.598 ns  ; dataforram[2] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.545 ns  ; dataforram[3] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.521 ns  ; dataforram[5] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.475 ns  ; dataforram[3] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.437 ns  ; dataforram[1] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.351 ns  ; dataforram[0] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.338 ns  ; dataforram[2] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.308 ns  ; dataforram[3] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.269 ns  ; dataforram[3] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.182 ns  ; dataforram[0] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.169 ns  ; dataforram[2] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.100 ns  ; dataforram[3] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; 1.043 ns  ; dataforram[4] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 1.032 ns  ; dataforram[3] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 1.009 ns  ; dataforram[2] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.863 ns  ; dataforram[3] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.823 ns  ; dataforram[4] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.767 ns  ; dataforram[4] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.733 ns  ; dataforram[2] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.615 ns  ; dataforram[6] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.613 ns  ; dataforram[7] ; alu:alu|out[6]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.598 ns  ; dataforram[4] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.564 ns  ; dataforram[2] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.547 ns  ; dataforram[4] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.505 ns  ; dataforram[5] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.378 ns  ; dataforram[4] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.339 ns  ; dataforram[6] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.337 ns  ; dataforram[7] ; alu:alu|out[6]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.288 ns  ; dataforram[4] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.229 ns  ; dataforram[5] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; 0.174 ns  ; dataforram[5] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.170 ns  ; dataforram[6] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.168 ns  ; dataforram[7] ; alu:alu|out[6]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.158 ns  ; dataforram[7] ; alu:alu|out[5]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; 0.060 ns  ; dataforram[5] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; 0.012 ns  ; dataforram[4] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.102 ns ; dataforram[5] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.118 ns ; dataforram[7] ; alu:alu|out[5]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.136 ns ; dataforram[6] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.142 ns ; dataforram[4] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.157 ns ; dataforram[4] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.271 ns ; dataforram[5] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.287 ns ; dataforram[7] ; alu:alu|out[5]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.396 ns ; dataforram[5] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.412 ns ; dataforram[6] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.418 ns ; dataforram[4] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.581 ns ; dataforram[6] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.587 ns ; dataforram[4] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.593 ns ; dataforram[7] ; alu:alu|out[4]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.611 ns ; dataforram[5] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.672 ns ; dataforram[5] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.815 ns ; dataforram[6] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -0.841 ns ; dataforram[5] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; -0.869 ns ; dataforram[7] ; alu:alu|out[4]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.887 ns ; dataforram[5] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -0.990 ns ; dataforram[5] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.038 ns ; dataforram[7] ; alu:alu|out[4]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.056 ns ; dataforram[5] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.091 ns ; dataforram[6] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -1.148 ns ; rst           ; composer:composer|count_t[0] ; clk_sin  ;
; N/A                                     ; None                                                ; -1.260 ns ; dataforram[6] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.266 ns ; dataforram[5] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -1.272 ns ; dataforram[7] ; alu:alu|out[3]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.424 ns ; rst           ; composer:composer|count_t[0] ; clk_con  ;
; N/A                                     ; None                                                ; -1.435 ns ; dataforram[5] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.447 ns ; dataforram[6] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.449 ns ; dataforram[6] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.548 ns ; dataforram[7] ; alu:alu|out[3]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -1.593 ns ; rst           ; composer:composer|count_t[0] ; choose   ;
; N/A                                     ; None                                                ; -1.600 ns ; rst           ; composer:composer|count_t[1] ; clk_sin  ;
; N/A                                     ; None                                                ; -1.717 ns ; dataforram[7] ; alu:alu|out[3]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.723 ns ; dataforram[6] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -1.725 ns ; dataforram[6] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -1.876 ns ; rst           ; composer:composer|count_t[1] ; clk_con  ;
; N/A                                     ; None                                                ; -1.892 ns ; dataforram[6] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.894 ns ; dataforram[6] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; -1.904 ns ; dataforram[7] ; alu:alu|out[0]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.906 ns ; dataforram[7] ; alu:alu|out[2]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -1.958 ns ; dataforram[6] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -2.045 ns ; rst           ; composer:composer|count_t[1] ; choose   ;
; N/A                                     ; None                                                ; -2.180 ns ; dataforram[7] ; alu:alu|out[0]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -2.182 ns ; dataforram[7] ; alu:alu|out[2]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -2.234 ns ; dataforram[6] ; alu:alu|out[1]$latch         ; clk_con  ;
; N/A                                     ; None                                                ; -2.349 ns ; dataforram[7] ; alu:alu|out[0]$latch         ; choose   ;
; N/A                                     ; None                                                ; -2.351 ns ; dataforram[7] ; alu:alu|out[2]$latch         ; choose   ;
; N/A                                     ; None                                                ; -2.403 ns ; dataforram[6] ; alu:alu|out[1]$latch         ; choose   ;
; N/A                                     ; None                                                ; -2.415 ns ; dataforram[7] ; alu:alu|out[1]$latch         ; clk_sin  ;
; N/A                                     ; None                                                ; -2.466 ns ; rst           ; register:r0|out[0]           ; clk_sin  ;
; N/A                                     ; None                                                ; -2.466 ns ; rst           ; register:r0|out[3]           ; clk_sin  ;
; N/A                                     ; None                                                ; -2.466 ns ; rst           ; register:r0|out[2]           ; clk_sin  ;
; N/A                                     ; None                                                ; -2.466 ns ; rst           ; register:r0|out[1]           ; clk_sin  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;               ;                              ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------+------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Tue Nov 21 10:33:35 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off test_1 -c test_1 --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "cu:cu|op[12]" is a latch
    Warning: Node "cu:cu|op[11]" is a latch
    Warning: Node "alu:alu|out[3]$latch" is a latch
    Warning: Node "alu:alu|out[1]_145" is a latch
    Warning: Node "cu:cu|op[3]" is a latch
    Warning: Node "alu:alu|out[0]$latch" is a latch
    Warning: Node "alu:alu|out[2]$latch" is a latch
    Warning: Node "alu:alu|out[1]$latch" is a latch
    Warning: Node "alu:alu|out[7]$latch" is a latch
    Warning: Node "alu:alu|out[6]$latch" is a latch
    Warning: Node "alu:alu|out[4]$latch" is a latch
    Warning: Node "alu:alu|out[5]$latch" is a latch
    Warning: Node "cu:cu|op[13]" is a latch
    Warning: Node "cu:cu|op[14]" is a latch
    Warning: Node "cu:cu|op[10]" is a latch
    Warning: Node "cu:cu|op[8]" is a latch
    Warning: Node "cu:cu|op[1]" is a latch
    Warning: Node "cu:cu|op[6]" is a latch
    Warning: Node "cu:cu|op[5]" is a latch
    Warning: Node "cu:cu|op[4]" is a latch
    Warning: Node "cu:cu|op[2]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "choose" is an undefined clock
    Info: Assuming node "clk_con" is an undefined clock
    Info: Assuming node "clk_sin" is an undefined clock
Warning: Found 50 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "cu:cu|op[14]" as buffer
    Info: Detected ripple clock "cu:cu|op[13]" as buffer
    Info: Detected ripple clock "cu:cu|op[11]" as buffer
    Info: Detected ripple clock "cu:cu|op[12]" as buffer
    Info: Detected gated clock "cu:cu|op[5]~5079" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5085" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5070" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5069" as buffer
    Info: Detected gated clock "cu:cu|op[5]~5081" as buffer
    Info: Detected gated clock "cu:cu|op[5]~5080" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5086" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5084" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5071" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5072" as buffer
    Info: Detected gated clock "cu:cu|Selector0~505" as buffer
    Info: Detected gated clock "cu:cu|op[5]~5082" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5087" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5073" as buffer
    Info: Detected gated clock "cu:cu|WideOr3~569" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5074" as buffer
    Info: Detected gated clock "cu:cu|op[1]~5066" as buffer
    Info: Detected gated clock "cu:cu|op[3]~5093" as buffer
    Info: Detected gated clock "cu:cu|op[3]~5092" as buffer
    Info: Detected gated clock "cu:cu|op[3]~5094" as buffer
    Info: Detected gated clock "alu:alu|Mux5~39" as buffer
    Info: Detected gated clock "cu:cu|op[3]~5095" as buffer
    Info: Detected ripple clock "register:ir|out[5]" as buffer
    Info: Detected ripple clock "register:ir|out[4]" as buffer
    Info: Detected ripple clock "register:ir|out[6]" as buffer
    Info: Detected ripple clock "register:ir|out[7]" as buffer
    Info: Detected gated clock "cu:cu|Selector0~507" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5055" as buffer
    Info: Detected ripple clock "register:ir|out[1]" as buffer
    Info: Detected ripple clock "register:ir|out[2]" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5056" as buffer
    Info: Detected gated clock "cu:cu|Selector0~506" as buffer
    Info: Detected gated clock "cu:cu|op[12]~5054" as buffer
    Info: Detected gated clock "cu:cu|Selector0~508" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5059" as buffer
    Info: Detected gated clock "cu:cu|Selector12~2037" as buffer
    Info: Detected gated clock "cu:cu|Selector8~914" as buffer
    Info: Detected ripple clock "register:ir|out[0]" as buffer
    Info: Detected ripple clock "register:ir|out[3]" as buffer
    Info: Detected gated clock "cu:cu|op[6]~5068" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5058" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5057" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5060" as buffer
    Info: Detected gated clock "cu:cu|op[8]~5061" as buffer
    Info: Detected gated clock "clk" as buffer
    Info: Detected ripple clock "composer:composer|count_t[2]" as buffer
Info: Clock "choose" has Internal fmax of 43.62 MHz between source register "cu:cu|op[8]" and destination register "alu:alu|out[0]$latch" (period= 22.923 ns)
    Info: + Longest register to register delay is 19.594 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
        Info: 2: + IC(0.374 ns) + CELL(0.178 ns) = 0.552 ns; Loc. = LCCOMB_X22_Y11_N6; Fanout = 28; COMB Node = 'registerforalu:b|out[4]~92'
        Info: 3: + IC(0.892 ns) + CELL(0.545 ns) = 1.989 ns; Loc. = LCCOMB_X24_Y11_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1274'
        Info: 4: + IC(0.520 ns) + CELL(0.322 ns) = 2.831 ns; Loc. = LCCOMB_X23_Y11_N0; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1275'
        Info: 5: + IC(0.310 ns) + CELL(0.178 ns) = 3.319 ns; Loc. = LCCOMB_X23_Y11_N4; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~645'
        Info: 6: + IC(0.316 ns) + CELL(0.319 ns) = 3.954 ns; Loc. = LCCOMB_X23_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~1277'
        Info: 7: + IC(0.324 ns) + CELL(0.517 ns) = 4.795 ns; Loc. = LCCOMB_X23_Y11_N10; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[1]~11'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 4.875 ns; Loc. = LCCOMB_X23_Y11_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[2]~13'
        Info: 9: + IC(0.000 ns) + CELL(0.458 ns) = 5.333 ns; Loc. = LCCOMB_X23_Y11_N14; Fanout = 4; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~14'
        Info: 10: + IC(0.325 ns) + CELL(0.322 ns) = 5.980 ns; Loc. = LCCOMB_X23_Y11_N30; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~1280'
        Info: 11: + IC(0.298 ns) + CELL(0.495 ns) = 6.773 ns; Loc. = LCCOMB_X23_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~13'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 6.853 ns; Loc. = LCCOMB_X23_Y11_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~15'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 6.933 ns; Loc. = LCCOMB_X23_Y11_N26; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~17'
        Info: 14: + IC(0.000 ns) + CELL(0.458 ns) = 7.391 ns; Loc. = LCCOMB_X23_Y11_N28; Fanout = 5; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~18'
        Info: 15: + IC(0.582 ns) + CELL(0.178 ns) = 8.151 ns; Loc. = LCCOMB_X24_Y11_N0; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~1284'
        Info: 16: + IC(0.324 ns) + CELL(0.495 ns) = 8.970 ns; Loc. = LCCOMB_X24_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[1]~15'
        Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 9.050 ns; Loc. = LCCOMB_X24_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[2]~17'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 9.130 ns; Loc. = LCCOMB_X24_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[3]~19'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 9.210 ns; Loc. = LCCOMB_X24_Y11_N22; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[4]~21'
        Info: 20: + IC(0.000 ns) + CELL(0.458 ns) = 9.668 ns; Loc. = LCCOMB_X24_Y11_N24; Fanout = 6; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~22'
        Info: 21: + IC(0.341 ns) + CELL(0.319 ns) = 10.328 ns; Loc. = LCCOMB_X24_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~1289'
        Info: 22: + IC(0.550 ns) + CELL(0.495 ns) = 11.373 ns; Loc. = LCCOMB_X25_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[1]~17'
        Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 11.453 ns; Loc. = LCCOMB_X25_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[2]~19'
        Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 11.533 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[3]~21'
        Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 11.613 ns; Loc. = LCCOMB_X25_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[4]~23'
        Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 11.693 ns; Loc. = LCCOMB_X25_Y11_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[5]~25'
        Info: 27: + IC(0.000 ns) + CELL(0.458 ns) = 12.151 ns; Loc. = LCCOMB_X25_Y11_N26; Fanout = 7; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~26'
        Info: 28: + IC(0.932 ns) + CELL(0.322 ns) = 13.405 ns; Loc. = LCCOMB_X24_Y12_N10; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~1295'
        Info: 29: + IC(0.318 ns) + CELL(0.517 ns) = 14.240 ns; Loc. = LCCOMB_X24_Y12_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[1]~19'
        Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 14.320 ns; Loc. = LCCOMB_X24_Y12_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[2]~21'
        Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 14.400 ns; Loc. = LCCOMB_X24_Y12_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~23'
        Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 14.480 ns; Loc. = LCCOMB_X24_Y12_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~25'
        Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 14.560 ns; Loc. = LCCOMB_X24_Y12_N26; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[5]~27'
        Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 14.640 ns; Loc. = LCCOMB_X24_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~29'
        Info: 35: + IC(0.000 ns) + CELL(0.458 ns) = 15.098 ns; Loc. = LCCOMB_X24_Y12_N30; Fanout = 8; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~30'
        Info: 36: + IC(0.852 ns) + CELL(0.178 ns) = 16.128 ns; Loc. = LCCOMB_X22_Y12_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~1302'
        Info: 37: + IC(0.528 ns) + CELL(0.495 ns) = 17.151 ns; Loc. = LCCOMB_X23_Y12_N4; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[1]~21'
        Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 17.231 ns; Loc. = LCCOMB_X23_Y12_N6; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[2]~23'
        Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 17.311 ns; Loc. = LCCOMB_X23_Y12_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[3]~25'
        Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 17.391 ns; Loc. = LCCOMB_X23_Y12_N10; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[4]~27'
        Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 17.471 ns; Loc. = LCCOMB_X23_Y12_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[5]~29'
        Info: 42: + IC(0.000 ns) + CELL(0.174 ns) = 17.645 ns; Loc. = LCCOMB_X23_Y12_N14; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[6]~31'
        Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 17.725 ns; Loc. = LCCOMB_X23_Y12_N16; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[7]~33'
        Info: 44: + IC(0.000 ns) + CELL(0.458 ns) = 18.183 ns; Loc. = LCCOMB_X23_Y12_N18; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~34'
        Info: 45: + IC(0.290 ns) + CELL(0.178 ns) = 18.651 ns; Loc. = LCCOMB_X23_Y12_N26; Fanout = 1; COMB Node = 'alu:alu|Mux6~99'
        Info: 46: + IC(0.293 ns) + CELL(0.178 ns) = 19.122 ns; Loc. = LCCOMB_X23_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|Add0~4903'
        Info: 47: + IC(0.294 ns) + CELL(0.178 ns) = 19.594 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 10.931 ns ( 55.79 % )
        Info: Total interconnect delay = 8.663 ns ( 44.21 % )
    Info: - Smallest clock skew is -2.180 ns
        Info: + Shortest clock path from clock "choose" to destination register is 10.401 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_130; Fanout = 1; CLK Node = 'choose'
            Info: 2: + IC(1.213 ns) + CELL(0.178 ns) = 2.467 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.282 ns) + CELL(0.879 ns) = 3.628 ns; Loc. = LCFF_X21_Y12_N17; Fanout = 18; REG Node = 'register:ir|out[0]'
            Info: 4: + IC(0.954 ns) + CELL(0.178 ns) = 4.760 ns; Loc. = LCCOMB_X18_Y12_N18; Fanout = 2; COMB Node = 'cu:cu|op[8]~5058'
            Info: 5: + IC(0.298 ns) + CELL(0.178 ns) = 5.236 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 6: + IC(1.273 ns) + CELL(0.178 ns) = 6.687 ns; Loc. = LCCOMB_X19_Y10_N22; Fanout = 7; REG Node = 'cu:cu|op[14]'
            Info: 7: + IC(0.303 ns) + CELL(0.178 ns) = 7.168 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
            Info: 8: + IC(1.706 ns) + CELL(0.000 ns) = 8.874 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
            Info: 9: + IC(1.205 ns) + CELL(0.322 ns) = 10.401 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
            Info: Total cell delay = 3.167 ns ( 30.45 % )
            Info: Total interconnect delay = 7.234 ns ( 69.55 % )
        Info: - Longest clock path from clock "choose" to source register is 12.581 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_130; Fanout = 1; CLK Node = 'choose'
            Info: 2: + IC(1.213 ns) + CELL(0.178 ns) = 2.467 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.175 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 5.701 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 7.596 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.444 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(0.316 ns) + CELL(0.322 ns) = 9.082 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 1; COMB Node = 'cu:cu|op[8]~5057'
            Info: 8: + IC(0.298 ns) + CELL(0.322 ns) = 9.702 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 9: + IC(1.519 ns) + CELL(0.000 ns) = 11.221 ns; Loc. = CLKCTRL_G7; Fanout = 4; COMB Node = 'cu:cu|op[8]~5061clkctrl'
            Info: 10: + IC(1.182 ns) + CELL(0.178 ns) = 12.581 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
            Info: Total cell delay = 4.525 ns ( 35.97 % )
            Info: Total interconnect delay = 8.056 ns ( 64.03 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 1.149 ns
Info: Clock "clk_con" has Internal fmax of 43.62 MHz between source register "cu:cu|op[8]" and destination register "alu:alu|out[0]$latch" (period= 22.923 ns)
    Info: + Longest register to register delay is 19.594 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
        Info: 2: + IC(0.374 ns) + CELL(0.178 ns) = 0.552 ns; Loc. = LCCOMB_X22_Y11_N6; Fanout = 28; COMB Node = 'registerforalu:b|out[4]~92'
        Info: 3: + IC(0.892 ns) + CELL(0.545 ns) = 1.989 ns; Loc. = LCCOMB_X24_Y11_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1274'
        Info: 4: + IC(0.520 ns) + CELL(0.322 ns) = 2.831 ns; Loc. = LCCOMB_X23_Y11_N0; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1275'
        Info: 5: + IC(0.310 ns) + CELL(0.178 ns) = 3.319 ns; Loc. = LCCOMB_X23_Y11_N4; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~645'
        Info: 6: + IC(0.316 ns) + CELL(0.319 ns) = 3.954 ns; Loc. = LCCOMB_X23_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~1277'
        Info: 7: + IC(0.324 ns) + CELL(0.517 ns) = 4.795 ns; Loc. = LCCOMB_X23_Y11_N10; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[1]~11'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 4.875 ns; Loc. = LCCOMB_X23_Y11_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[2]~13'
        Info: 9: + IC(0.000 ns) + CELL(0.458 ns) = 5.333 ns; Loc. = LCCOMB_X23_Y11_N14; Fanout = 4; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~14'
        Info: 10: + IC(0.325 ns) + CELL(0.322 ns) = 5.980 ns; Loc. = LCCOMB_X23_Y11_N30; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~1280'
        Info: 11: + IC(0.298 ns) + CELL(0.495 ns) = 6.773 ns; Loc. = LCCOMB_X23_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~13'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 6.853 ns; Loc. = LCCOMB_X23_Y11_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~15'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 6.933 ns; Loc. = LCCOMB_X23_Y11_N26; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~17'
        Info: 14: + IC(0.000 ns) + CELL(0.458 ns) = 7.391 ns; Loc. = LCCOMB_X23_Y11_N28; Fanout = 5; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~18'
        Info: 15: + IC(0.582 ns) + CELL(0.178 ns) = 8.151 ns; Loc. = LCCOMB_X24_Y11_N0; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~1284'
        Info: 16: + IC(0.324 ns) + CELL(0.495 ns) = 8.970 ns; Loc. = LCCOMB_X24_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[1]~15'
        Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 9.050 ns; Loc. = LCCOMB_X24_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[2]~17'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 9.130 ns; Loc. = LCCOMB_X24_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[3]~19'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 9.210 ns; Loc. = LCCOMB_X24_Y11_N22; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[4]~21'
        Info: 20: + IC(0.000 ns) + CELL(0.458 ns) = 9.668 ns; Loc. = LCCOMB_X24_Y11_N24; Fanout = 6; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~22'
        Info: 21: + IC(0.341 ns) + CELL(0.319 ns) = 10.328 ns; Loc. = LCCOMB_X24_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~1289'
        Info: 22: + IC(0.550 ns) + CELL(0.495 ns) = 11.373 ns; Loc. = LCCOMB_X25_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[1]~17'
        Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 11.453 ns; Loc. = LCCOMB_X25_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[2]~19'
        Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 11.533 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[3]~21'
        Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 11.613 ns; Loc. = LCCOMB_X25_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[4]~23'
        Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 11.693 ns; Loc. = LCCOMB_X25_Y11_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[5]~25'
        Info: 27: + IC(0.000 ns) + CELL(0.458 ns) = 12.151 ns; Loc. = LCCOMB_X25_Y11_N26; Fanout = 7; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~26'
        Info: 28: + IC(0.932 ns) + CELL(0.322 ns) = 13.405 ns; Loc. = LCCOMB_X24_Y12_N10; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~1295'
        Info: 29: + IC(0.318 ns) + CELL(0.517 ns) = 14.240 ns; Loc. = LCCOMB_X24_Y12_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[1]~19'
        Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 14.320 ns; Loc. = LCCOMB_X24_Y12_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[2]~21'
        Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 14.400 ns; Loc. = LCCOMB_X24_Y12_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~23'
        Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 14.480 ns; Loc. = LCCOMB_X24_Y12_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~25'
        Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 14.560 ns; Loc. = LCCOMB_X24_Y12_N26; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[5]~27'
        Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 14.640 ns; Loc. = LCCOMB_X24_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~29'
        Info: 35: + IC(0.000 ns) + CELL(0.458 ns) = 15.098 ns; Loc. = LCCOMB_X24_Y12_N30; Fanout = 8; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~30'
        Info: 36: + IC(0.852 ns) + CELL(0.178 ns) = 16.128 ns; Loc. = LCCOMB_X22_Y12_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~1302'
        Info: 37: + IC(0.528 ns) + CELL(0.495 ns) = 17.151 ns; Loc. = LCCOMB_X23_Y12_N4; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[1]~21'
        Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 17.231 ns; Loc. = LCCOMB_X23_Y12_N6; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[2]~23'
        Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 17.311 ns; Loc. = LCCOMB_X23_Y12_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[3]~25'
        Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 17.391 ns; Loc. = LCCOMB_X23_Y12_N10; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[4]~27'
        Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 17.471 ns; Loc. = LCCOMB_X23_Y12_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[5]~29'
        Info: 42: + IC(0.000 ns) + CELL(0.174 ns) = 17.645 ns; Loc. = LCCOMB_X23_Y12_N14; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[6]~31'
        Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 17.725 ns; Loc. = LCCOMB_X23_Y12_N16; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[7]~33'
        Info: 44: + IC(0.000 ns) + CELL(0.458 ns) = 18.183 ns; Loc. = LCCOMB_X23_Y12_N18; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~34'
        Info: 45: + IC(0.290 ns) + CELL(0.178 ns) = 18.651 ns; Loc. = LCCOMB_X23_Y12_N26; Fanout = 1; COMB Node = 'alu:alu|Mux6~99'
        Info: 46: + IC(0.293 ns) + CELL(0.178 ns) = 19.122 ns; Loc. = LCCOMB_X23_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|Add0~4903'
        Info: 47: + IC(0.294 ns) + CELL(0.178 ns) = 19.594 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 10.931 ns ( 55.79 % )
        Info: Total interconnect delay = 8.663 ns ( 44.21 % )
    Info: - Smallest clock skew is -2.180 ns
        Info: + Shortest clock path from clock "clk_con" to destination register is 10.570 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_131; Fanout = 1; CLK Node = 'clk_con'
            Info: 2: + IC(1.241 ns) + CELL(0.319 ns) = 2.636 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.282 ns) + CELL(0.879 ns) = 3.797 ns; Loc. = LCFF_X21_Y12_N17; Fanout = 18; REG Node = 'register:ir|out[0]'
            Info: 4: + IC(0.954 ns) + CELL(0.178 ns) = 4.929 ns; Loc. = LCCOMB_X18_Y12_N18; Fanout = 2; COMB Node = 'cu:cu|op[8]~5058'
            Info: 5: + IC(0.298 ns) + CELL(0.178 ns) = 5.405 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 6: + IC(1.273 ns) + CELL(0.178 ns) = 6.856 ns; Loc. = LCCOMB_X19_Y10_N22; Fanout = 7; REG Node = 'cu:cu|op[14]'
            Info: 7: + IC(0.303 ns) + CELL(0.178 ns) = 7.337 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
            Info: 8: + IC(1.706 ns) + CELL(0.000 ns) = 9.043 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
            Info: 9: + IC(1.205 ns) + CELL(0.322 ns) = 10.570 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
            Info: Total cell delay = 3.308 ns ( 31.30 % )
            Info: Total interconnect delay = 7.262 ns ( 68.70 % )
        Info: - Longest clock path from clock "clk_con" to source register is 12.750 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_131; Fanout = 1; CLK Node = 'clk_con'
            Info: 2: + IC(1.241 ns) + CELL(0.319 ns) = 2.636 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.344 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 5.870 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 7.765 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.613 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(0.316 ns) + CELL(0.322 ns) = 9.251 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 1; COMB Node = 'cu:cu|op[8]~5057'
            Info: 8: + IC(0.298 ns) + CELL(0.322 ns) = 9.871 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 9: + IC(1.519 ns) + CELL(0.000 ns) = 11.390 ns; Loc. = CLKCTRL_G7; Fanout = 4; COMB Node = 'cu:cu|op[8]~5061clkctrl'
            Info: 10: + IC(1.182 ns) + CELL(0.178 ns) = 12.750 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
            Info: Total cell delay = 4.666 ns ( 36.60 % )
            Info: Total interconnect delay = 8.084 ns ( 63.40 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 1.149 ns
Info: Clock "clk_sin" has Internal fmax of 43.62 MHz between source register "cu:cu|op[8]" and destination register "alu:alu|out[0]$latch" (period= 22.923 ns)
    Info: + Longest register to register delay is 19.594 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
        Info: 2: + IC(0.374 ns) + CELL(0.178 ns) = 0.552 ns; Loc. = LCCOMB_X22_Y11_N6; Fanout = 28; COMB Node = 'registerforalu:b|out[4]~92'
        Info: 3: + IC(0.892 ns) + CELL(0.545 ns) = 1.989 ns; Loc. = LCCOMB_X24_Y11_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1274'
        Info: 4: + IC(0.520 ns) + CELL(0.322 ns) = 2.831 ns; Loc. = LCCOMB_X23_Y11_N0; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1275'
        Info: 5: + IC(0.310 ns) + CELL(0.178 ns) = 3.319 ns; Loc. = LCCOMB_X23_Y11_N4; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~645'
        Info: 6: + IC(0.316 ns) + CELL(0.319 ns) = 3.954 ns; Loc. = LCCOMB_X23_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~1277'
        Info: 7: + IC(0.324 ns) + CELL(0.517 ns) = 4.795 ns; Loc. = LCCOMB_X23_Y11_N10; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[1]~11'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 4.875 ns; Loc. = LCCOMB_X23_Y11_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[2]~13'
        Info: 9: + IC(0.000 ns) + CELL(0.458 ns) = 5.333 ns; Loc. = LCCOMB_X23_Y11_N14; Fanout = 4; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~14'
        Info: 10: + IC(0.325 ns) + CELL(0.322 ns) = 5.980 ns; Loc. = LCCOMB_X23_Y11_N30; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~1280'
        Info: 11: + IC(0.298 ns) + CELL(0.495 ns) = 6.773 ns; Loc. = LCCOMB_X23_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~13'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 6.853 ns; Loc. = LCCOMB_X23_Y11_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~15'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 6.933 ns; Loc. = LCCOMB_X23_Y11_N26; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~17'
        Info: 14: + IC(0.000 ns) + CELL(0.458 ns) = 7.391 ns; Loc. = LCCOMB_X23_Y11_N28; Fanout = 5; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~18'
        Info: 15: + IC(0.582 ns) + CELL(0.178 ns) = 8.151 ns; Loc. = LCCOMB_X24_Y11_N0; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~1284'
        Info: 16: + IC(0.324 ns) + CELL(0.495 ns) = 8.970 ns; Loc. = LCCOMB_X24_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[1]~15'
        Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 9.050 ns; Loc. = LCCOMB_X24_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[2]~17'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 9.130 ns; Loc. = LCCOMB_X24_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[3]~19'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 9.210 ns; Loc. = LCCOMB_X24_Y11_N22; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[4]~21'
        Info: 20: + IC(0.000 ns) + CELL(0.458 ns) = 9.668 ns; Loc. = LCCOMB_X24_Y11_N24; Fanout = 6; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~22'
        Info: 21: + IC(0.341 ns) + CELL(0.319 ns) = 10.328 ns; Loc. = LCCOMB_X24_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~1289'
        Info: 22: + IC(0.550 ns) + CELL(0.495 ns) = 11.373 ns; Loc. = LCCOMB_X25_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[1]~17'
        Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 11.453 ns; Loc. = LCCOMB_X25_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[2]~19'
        Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 11.533 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[3]~21'
        Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 11.613 ns; Loc. = LCCOMB_X25_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[4]~23'
        Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 11.693 ns; Loc. = LCCOMB_X25_Y11_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[5]~25'
        Info: 27: + IC(0.000 ns) + CELL(0.458 ns) = 12.151 ns; Loc. = LCCOMB_X25_Y11_N26; Fanout = 7; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~26'
        Info: 28: + IC(0.932 ns) + CELL(0.322 ns) = 13.405 ns; Loc. = LCCOMB_X24_Y12_N10; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~1295'
        Info: 29: + IC(0.318 ns) + CELL(0.517 ns) = 14.240 ns; Loc. = LCCOMB_X24_Y12_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[1]~19'
        Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 14.320 ns; Loc. = LCCOMB_X24_Y12_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[2]~21'
        Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 14.400 ns; Loc. = LCCOMB_X24_Y12_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~23'
        Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 14.480 ns; Loc. = LCCOMB_X24_Y12_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~25'
        Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 14.560 ns; Loc. = LCCOMB_X24_Y12_N26; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[5]~27'
        Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 14.640 ns; Loc. = LCCOMB_X24_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~29'
        Info: 35: + IC(0.000 ns) + CELL(0.458 ns) = 15.098 ns; Loc. = LCCOMB_X24_Y12_N30; Fanout = 8; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~30'
        Info: 36: + IC(0.852 ns) + CELL(0.178 ns) = 16.128 ns; Loc. = LCCOMB_X22_Y12_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~1302'
        Info: 37: + IC(0.528 ns) + CELL(0.495 ns) = 17.151 ns; Loc. = LCCOMB_X23_Y12_N4; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[1]~21'
        Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 17.231 ns; Loc. = LCCOMB_X23_Y12_N6; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[2]~23'
        Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 17.311 ns; Loc. = LCCOMB_X23_Y12_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[3]~25'
        Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 17.391 ns; Loc. = LCCOMB_X23_Y12_N10; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[4]~27'
        Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 17.471 ns; Loc. = LCCOMB_X23_Y12_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[5]~29'
        Info: 42: + IC(0.000 ns) + CELL(0.174 ns) = 17.645 ns; Loc. = LCCOMB_X23_Y12_N14; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[6]~31'
        Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 17.725 ns; Loc. = LCCOMB_X23_Y12_N16; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[7]~33'
        Info: 44: + IC(0.000 ns) + CELL(0.458 ns) = 18.183 ns; Loc. = LCCOMB_X23_Y12_N18; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~34'
        Info: 45: + IC(0.290 ns) + CELL(0.178 ns) = 18.651 ns; Loc. = LCCOMB_X23_Y12_N26; Fanout = 1; COMB Node = 'alu:alu|Mux6~99'
        Info: 46: + IC(0.293 ns) + CELL(0.178 ns) = 19.122 ns; Loc. = LCCOMB_X23_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|Add0~4903'
        Info: 47: + IC(0.294 ns) + CELL(0.178 ns) = 19.594 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 10.931 ns ( 55.79 % )
        Info: Total interconnect delay = 8.663 ns ( 44.21 % )
    Info: - Smallest clock skew is -2.180 ns
        Info: + Shortest clock path from clock "clk_sin" to destination register is 10.846 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
            Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.282 ns) + CELL(0.879 ns) = 4.073 ns; Loc. = LCFF_X21_Y12_N17; Fanout = 18; REG Node = 'register:ir|out[0]'
            Info: 4: + IC(0.954 ns) + CELL(0.178 ns) = 5.205 ns; Loc. = LCCOMB_X18_Y12_N18; Fanout = 2; COMB Node = 'cu:cu|op[8]~5058'
            Info: 5: + IC(0.298 ns) + CELL(0.178 ns) = 5.681 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 6: + IC(1.273 ns) + CELL(0.178 ns) = 7.132 ns; Loc. = LCCOMB_X19_Y10_N22; Fanout = 7; REG Node = 'cu:cu|op[14]'
            Info: 7: + IC(0.303 ns) + CELL(0.178 ns) = 7.613 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
            Info: 8: + IC(1.706 ns) + CELL(0.000 ns) = 9.319 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
            Info: 9: + IC(1.205 ns) + CELL(0.322 ns) = 10.846 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
            Info: Total cell delay = 3.534 ns ( 32.58 % )
            Info: Total interconnect delay = 7.312 ns ( 67.42 % )
        Info: - Longest clock path from clock "clk_sin" to source register is 13.026 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
            Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.620 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 6.146 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 8.041 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.889 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(0.316 ns) + CELL(0.322 ns) = 9.527 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 1; COMB Node = 'cu:cu|op[8]~5057'
            Info: 8: + IC(0.298 ns) + CELL(0.322 ns) = 10.147 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
            Info: 9: + IC(1.519 ns) + CELL(0.000 ns) = 11.666 ns; Loc. = CLKCTRL_G7; Fanout = 4; COMB Node = 'cu:cu|op[8]~5061clkctrl'
            Info: 10: + IC(1.182 ns) + CELL(0.178 ns) = 13.026 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 18; REG Node = 'cu:cu|op[8]'
            Info: Total cell delay = 4.892 ns ( 37.56 % )
            Info: Total interconnect delay = 8.134 ns ( 62.44 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 1.149 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "choose" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "composer:composer|count_t[2]" and destination pin or register "cu:cu|op[1]" for clock "choose" (Hold time is 8.402 ns)
    Info: + Largest clock skew is 10.065 ns
        Info: + Longest clock path from clock "choose" to destination register is 13.972 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_130; Fanout = 1; CLK Node = 'choose'
            Info: 2: + IC(1.213 ns) + CELL(0.178 ns) = 2.467 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.175 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 5.701 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 7.596 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.444 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(3.222 ns) + CELL(0.521 ns) = 12.187 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 1; COMB Node = 'cu:cu|op[1]~5073'
            Info: 8: + IC(1.272 ns) + CELL(0.513 ns) = 13.972 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
            Info: Total cell delay = 4.737 ns ( 33.90 % )
            Info: Total interconnect delay = 9.235 ns ( 66.10 % )
        Info: - Shortest clock path from clock "choose" to source register is 3.907 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_130; Fanout = 1; CLK Node = 'choose'
            Info: 2: + IC(1.213 ns) + CELL(0.178 ns) = 2.467 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.838 ns) + CELL(0.602 ns) = 3.907 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
            Info: Total cell delay = 1.856 ns ( 47.50 % )
            Info: Total interconnect delay = 2.051 ns ( 52.50 % )
    Info: - Micro clock to output delay of source is 0.277 ns
    Info: - Shortest register to register delay is 1.386 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
        Info: 2: + IC(0.405 ns) + CELL(0.512 ns) = 0.917 ns; Loc. = LCCOMB_X17_Y12_N28; Fanout = 1; COMB Node = 'cu:cu|op[1]~5067'
        Info: 3: + IC(0.291 ns) + CELL(0.178 ns) = 1.386 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
        Info: Total cell delay = 0.690 ns ( 49.78 % )
        Info: Total interconnect delay = 0.696 ns ( 50.22 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk_con" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "composer:composer|count_t[2]" and destination pin or register "cu:cu|op[1]" for clock "clk_con" (Hold time is 8.402 ns)
    Info: + Largest clock skew is 10.065 ns
        Info: + Longest clock path from clock "clk_con" to destination register is 14.141 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_131; Fanout = 1; CLK Node = 'clk_con'
            Info: 2: + IC(1.241 ns) + CELL(0.319 ns) = 2.636 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.344 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 5.870 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 7.765 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.613 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(3.222 ns) + CELL(0.521 ns) = 12.356 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 1; COMB Node = 'cu:cu|op[1]~5073'
            Info: 8: + IC(1.272 ns) + CELL(0.513 ns) = 14.141 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
            Info: Total cell delay = 4.878 ns ( 34.50 % )
            Info: Total interconnect delay = 9.263 ns ( 65.50 % )
        Info: - Shortest clock path from clock "clk_con" to source register is 4.076 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_131; Fanout = 1; CLK Node = 'clk_con'
            Info: 2: + IC(1.241 ns) + CELL(0.319 ns) = 2.636 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.838 ns) + CELL(0.602 ns) = 4.076 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
            Info: Total cell delay = 1.997 ns ( 48.99 % )
            Info: Total interconnect delay = 2.079 ns ( 51.01 % )
    Info: - Micro clock to output delay of source is 0.277 ns
    Info: - Shortest register to register delay is 1.386 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
        Info: 2: + IC(0.405 ns) + CELL(0.512 ns) = 0.917 ns; Loc. = LCCOMB_X17_Y12_N28; Fanout = 1; COMB Node = 'cu:cu|op[1]~5067'
        Info: 3: + IC(0.291 ns) + CELL(0.178 ns) = 1.386 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
        Info: Total cell delay = 0.690 ns ( 49.78 % )
        Info: Total interconnect delay = 0.696 ns ( 50.22 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk_sin" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "composer:composer|count_t[2]" and destination pin or register "cu:cu|op[1]" for clock "clk_sin" (Hold time is 8.402 ns)
    Info: + Largest clock skew is 10.065 ns
        Info: + Longest clock path from clock "clk_sin" to destination register is 14.417 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
            Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.620 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
            Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 6.146 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
            Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 8.041 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
            Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.889 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
            Info: 7: + IC(3.222 ns) + CELL(0.521 ns) = 12.632 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 1; COMB Node = 'cu:cu|op[1]~5073'
            Info: 8: + IC(1.272 ns) + CELL(0.513 ns) = 14.417 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
            Info: Total cell delay = 5.104 ns ( 35.40 % )
            Info: Total interconnect delay = 9.313 ns ( 64.60 % )
        Info: - Shortest clock path from clock "clk_sin" to source register is 4.352 ns
            Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
            Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
            Info: 3: + IC(0.838 ns) + CELL(0.602 ns) = 4.352 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
            Info: Total cell delay = 2.223 ns ( 51.08 % )
            Info: Total interconnect delay = 2.129 ns ( 48.92 % )
    Info: - Micro clock to output delay of source is 0.277 ns
    Info: - Shortest register to register delay is 1.386 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y12_N17; Fanout = 19; REG Node = 'composer:composer|count_t[2]'
        Info: 2: + IC(0.405 ns) + CELL(0.512 ns) = 0.917 ns; Loc. = LCCOMB_X17_Y12_N28; Fanout = 1; COMB Node = 'cu:cu|op[1]~5067'
        Info: 3: + IC(0.291 ns) + CELL(0.178 ns) = 1.386 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 2; REG Node = 'cu:cu|op[1]'
        Info: Total cell delay = 0.690 ns ( 49.78 % )
        Info: Total interconnect delay = 0.696 ns ( 50.22 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "alu:alu|out[0]$latch" (data pin = "dataforram[7]", clock pin = "choose") is 16.914 ns
    Info: + Longest pin to register delay is 26.166 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_201; Fanout = 1; PIN Node = 'dataforram[7]'
        Info: 2: + IC(0.000 ns) + CELL(0.923 ns) = 0.923 ns; Loc. = IOC_X3_Y19_N2; Fanout = 1; COMB Node = 'dataforram[7]~8'
        Info: 3: + IC(6.598 ns) + CELL(0.545 ns) = 8.066 ns; Loc. = LCCOMB_X21_Y11_N22; Fanout = 17; COMB Node = 'registerforalu:a|out[7]~89'
        Info: 4: + IC(0.816 ns) + CELL(0.521 ns) = 9.403 ns; Loc. = LCCOMB_X23_Y11_N0; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1275'
        Info: 5: + IC(0.310 ns) + CELL(0.178 ns) = 9.891 ns; Loc. = LCCOMB_X23_Y11_N4; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~645'
        Info: 6: + IC(0.316 ns) + CELL(0.319 ns) = 10.526 ns; Loc. = LCCOMB_X23_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~1277'
        Info: 7: + IC(0.324 ns) + CELL(0.517 ns) = 11.367 ns; Loc. = LCCOMB_X23_Y11_N10; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[1]~11'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 11.447 ns; Loc. = LCCOMB_X23_Y11_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[2]~13'
        Info: 9: + IC(0.000 ns) + CELL(0.458 ns) = 11.905 ns; Loc. = LCCOMB_X23_Y11_N14; Fanout = 4; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~14'
        Info: 10: + IC(0.325 ns) + CELL(0.322 ns) = 12.552 ns; Loc. = LCCOMB_X23_Y11_N30; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~1280'
        Info: 11: + IC(0.298 ns) + CELL(0.495 ns) = 13.345 ns; Loc. = LCCOMB_X23_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~13'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 13.425 ns; Loc. = LCCOMB_X23_Y11_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~15'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 13.505 ns; Loc. = LCCOMB_X23_Y11_N26; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~17'
        Info: 14: + IC(0.000 ns) + CELL(0.458 ns) = 13.963 ns; Loc. = LCCOMB_X23_Y11_N28; Fanout = 5; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~18'
        Info: 15: + IC(0.582 ns) + CELL(0.178 ns) = 14.723 ns; Loc. = LCCOMB_X24_Y11_N0; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~1284'
        Info: 16: + IC(0.324 ns) + CELL(0.495 ns) = 15.542 ns; Loc. = LCCOMB_X24_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[1]~15'
        Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 15.622 ns; Loc. = LCCOMB_X24_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[2]~17'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 15.702 ns; Loc. = LCCOMB_X24_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[3]~19'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 15.782 ns; Loc. = LCCOMB_X24_Y11_N22; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[4]~21'
        Info: 20: + IC(0.000 ns) + CELL(0.458 ns) = 16.240 ns; Loc. = LCCOMB_X24_Y11_N24; Fanout = 6; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~22'
        Info: 21: + IC(0.341 ns) + CELL(0.319 ns) = 16.900 ns; Loc. = LCCOMB_X24_Y11_N6; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~1289'
        Info: 22: + IC(0.550 ns) + CELL(0.495 ns) = 17.945 ns; Loc. = LCCOMB_X25_Y11_N16; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[1]~17'
        Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 18.025 ns; Loc. = LCCOMB_X25_Y11_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[2]~19'
        Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 18.105 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[3]~21'
        Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 18.185 ns; Loc. = LCCOMB_X25_Y11_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[4]~23'
        Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 18.265 ns; Loc. = LCCOMB_X25_Y11_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[5]~25'
        Info: 27: + IC(0.000 ns) + CELL(0.458 ns) = 18.723 ns; Loc. = LCCOMB_X25_Y11_N26; Fanout = 7; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~26'
        Info: 28: + IC(0.932 ns) + CELL(0.322 ns) = 19.977 ns; Loc. = LCCOMB_X24_Y12_N10; Fanout = 3; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~1295'
        Info: 29: + IC(0.318 ns) + CELL(0.517 ns) = 20.812 ns; Loc. = LCCOMB_X24_Y12_N18; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[1]~19'
        Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 20.892 ns; Loc. = LCCOMB_X24_Y12_N20; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[2]~21'
        Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 20.972 ns; Loc. = LCCOMB_X24_Y12_N22; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~23'
        Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 21.052 ns; Loc. = LCCOMB_X24_Y12_N24; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~25'
        Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 21.132 ns; Loc. = LCCOMB_X24_Y12_N26; Fanout = 2; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[5]~27'
        Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 21.212 ns; Loc. = LCCOMB_X24_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~29'
        Info: 35: + IC(0.000 ns) + CELL(0.458 ns) = 21.670 ns; Loc. = LCCOMB_X24_Y12_N30; Fanout = 8; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~30'
        Info: 36: + IC(0.852 ns) + CELL(0.178 ns) = 22.700 ns; Loc. = LCCOMB_X22_Y12_N24; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~1302'
        Info: 37: + IC(0.528 ns) + CELL(0.495 ns) = 23.723 ns; Loc. = LCCOMB_X23_Y12_N4; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[1]~21'
        Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 23.803 ns; Loc. = LCCOMB_X23_Y12_N6; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[2]~23'
        Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 23.883 ns; Loc. = LCCOMB_X23_Y12_N8; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[3]~25'
        Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 23.963 ns; Loc. = LCCOMB_X23_Y12_N10; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[4]~27'
        Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 24.043 ns; Loc. = LCCOMB_X23_Y12_N12; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[5]~29'
        Info: 42: + IC(0.000 ns) + CELL(0.174 ns) = 24.217 ns; Loc. = LCCOMB_X23_Y12_N14; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[6]~31'
        Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 24.297 ns; Loc. = LCCOMB_X23_Y12_N16; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[7]~33'
        Info: 44: + IC(0.000 ns) + CELL(0.458 ns) = 24.755 ns; Loc. = LCCOMB_X23_Y12_N18; Fanout = 1; COMB Node = 'alu:alu|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~34'
        Info: 45: + IC(0.290 ns) + CELL(0.178 ns) = 25.223 ns; Loc. = LCCOMB_X23_Y12_N26; Fanout = 1; COMB Node = 'alu:alu|Mux6~99'
        Info: 46: + IC(0.293 ns) + CELL(0.178 ns) = 25.694 ns; Loc. = LCCOMB_X23_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|Add0~4903'
        Info: 47: + IC(0.294 ns) + CELL(0.178 ns) = 26.166 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 11.875 ns ( 45.38 % )
        Info: Total interconnect delay = 14.291 ns ( 54.62 % )
    Info: + Micro setup delay of destination is 1.149 ns
    Info: - Shortest clock path from clock "choose" to destination register is 10.401 ns
        Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_130; Fanout = 1; CLK Node = 'choose'
        Info: 2: + IC(1.213 ns) + CELL(0.178 ns) = 2.467 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
        Info: 3: + IC(0.282 ns) + CELL(0.879 ns) = 3.628 ns; Loc. = LCFF_X21_Y12_N17; Fanout = 18; REG Node = 'register:ir|out[0]'
        Info: 4: + IC(0.954 ns) + CELL(0.178 ns) = 4.760 ns; Loc. = LCCOMB_X18_Y12_N18; Fanout = 2; COMB Node = 'cu:cu|op[8]~5058'
        Info: 5: + IC(0.298 ns) + CELL(0.178 ns) = 5.236 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
        Info: 6: + IC(1.273 ns) + CELL(0.178 ns) = 6.687 ns; Loc. = LCCOMB_X19_Y10_N22; Fanout = 7; REG Node = 'cu:cu|op[14]'
        Info: 7: + IC(0.303 ns) + CELL(0.178 ns) = 7.168 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
        Info: 8: + IC(1.706 ns) + CELL(0.000 ns) = 8.874 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
        Info: 9: + IC(1.205 ns) + CELL(0.322 ns) = 10.401 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 3.167 ns ( 30.45 % )
        Info: Total interconnect delay = 7.234 ns ( 69.55 % )
Info: tco from clock "clk_sin" to destination pin "dataforram[7]" through register "alu:alu|out[1]_145" is 22.684 ns
    Info: + Longest clock path from clock "clk_sin" to source register is 15.765 ns
        Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
        Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
        Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.620 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
        Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 6.146 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
        Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 8.041 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
        Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.889 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
        Info: 7: + IC(0.316 ns) + CELL(0.322 ns) = 9.527 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 1; COMB Node = 'cu:cu|op[8]~5057'
        Info: 8: + IC(0.298 ns) + CELL(0.322 ns) = 10.147 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
        Info: 9: + IC(1.275 ns) + CELL(0.178 ns) = 11.600 ns; Loc. = LCCOMB_X19_Y10_N8; Fanout = 14; REG Node = 'cu:cu|op[13]'
        Info: 10: + IC(0.573 ns) + CELL(0.505 ns) = 12.678 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
        Info: 11: + IC(1.706 ns) + CELL(0.000 ns) = 14.384 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
        Info: 12: + IC(1.203 ns) + CELL(0.178 ns) = 15.765 ns; Loc. = LCCOMB_X21_Y13_N22; Fanout = 9; REG Node = 'alu:alu|out[1]_145'
        Info: Total cell delay = 5.575 ns ( 35.36 % )
        Info: Total interconnect delay = 10.190 ns ( 64.64 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.919 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X21_Y13_N22; Fanout = 9; REG Node = 'alu:alu|out[1]_145'
        Info: 2: + IC(2.040 ns) + CELL(0.178 ns) = 2.218 ns; Loc. = LCCOMB_X10_Y12_N0; Fanout = 8; COMB Node = 'alu:alu|out[0]~328'
        Info: 3: + IC(1.564 ns) + CELL(3.137 ns) = 6.919 ns; Loc. = PIN_201; Fanout = 0; PIN Node = 'dataforram[7]'
        Info: Total cell delay = 3.315 ns ( 47.91 % )
        Info: Total interconnect delay = 3.604 ns ( 52.09 % )
Info: Longest tpd from source pin "dataforram[5]" to destination pin "led[37]" is 13.804 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_199; Fanout = 1; PIN Node = 'dataforram[5]'
    Info: 2: + IC(0.000 ns) + CELL(0.923 ns) = 0.923 ns; Loc. = IOC_X3_Y19_N0; Fanout = 1; COMB Node = 'dataforram[5]~10'
    Info: 3: + IC(6.657 ns) + CELL(0.545 ns) = 8.125 ns; Loc. = LCCOMB_X21_Y11_N0; Fanout = 20; COMB Node = 'registerforalu:a|out[5]~87'
    Info: 4: + IC(2.789 ns) + CELL(2.890 ns) = 13.804 ns; Loc. = PIN_30; Fanout = 0; PIN Node = 'led[37]'
    Info: Total cell delay = 4.358 ns ( 31.57 % )
    Info: Total interconnect delay = 9.446 ns ( 68.43 % )
Info: th for register "alu:alu|out[0]$latch" (data pin = "dataforram[0]", clock pin = "clk_sin") is 5.892 ns
    Info: + Longest clock path from clock "clk_sin" to destination register is 15.911 ns
        Info: 1: + IC(0.000 ns) + CELL(1.076 ns) = 1.076 ns; Loc. = PIN_132; Fanout = 1; CLK Node = 'clk_sin'
        Info: 2: + IC(1.291 ns) + CELL(0.545 ns) = 2.912 ns; Loc. = LCCOMB_X21_Y12_N28; Fanout = 10; COMB Node = 'clk'
        Info: 3: + IC(0.829 ns) + CELL(0.879 ns) = 4.620 ns; Loc. = LCFF_X19_Y12_N9; Fanout = 13; REG Node = 'register:ir|out[4]'
        Info: 4: + IC(0.981 ns) + CELL(0.545 ns) = 6.146 ns; Loc. = LCCOMB_X19_Y10_N24; Fanout = 2; COMB Node = 'cu:cu|Selector0~507'
        Info: 5: + IC(1.383 ns) + CELL(0.512 ns) = 8.041 ns; Loc. = LCCOMB_X18_Y12_N12; Fanout = 4; COMB Node = 'cu:cu|Selector12~2037'
        Info: 6: + IC(0.335 ns) + CELL(0.513 ns) = 8.889 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 4; COMB Node = 'cu:cu|op[8]~5056'
        Info: 7: + IC(0.316 ns) + CELL(0.322 ns) = 9.527 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 1; COMB Node = 'cu:cu|op[8]~5057'
        Info: 8: + IC(0.298 ns) + CELL(0.322 ns) = 10.147 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 5; COMB Node = 'cu:cu|op[8]~5061'
        Info: 9: + IC(1.275 ns) + CELL(0.178 ns) = 11.600 ns; Loc. = LCCOMB_X19_Y10_N8; Fanout = 14; REG Node = 'cu:cu|op[13]'
        Info: 10: + IC(0.573 ns) + CELL(0.505 ns) = 12.678 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 1; COMB Node = 'alu:alu|Mux5~39'
        Info: 11: + IC(1.706 ns) + CELL(0.000 ns) = 14.384 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'alu:alu|Mux5~39clkctrl'
        Info: 12: + IC(1.205 ns) + CELL(0.322 ns) = 15.911 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 5.719 ns ( 35.94 % )
        Info: Total interconnect delay = 10.192 ns ( 64.06 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 10.019 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_192; Fanout = 1; PIN Node = 'dataforram[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.913 ns) = 0.913 ns; Loc. = IOC_X9_Y19_N0; Fanout = 1; COMB Node = 'dataforram[0]~15'
        Info: 3: + IC(6.169 ns) + CELL(0.521 ns) = 7.603 ns; Loc. = LCCOMB_X22_Y15_N22; Fanout = 23; COMB Node = 'registerforalu:a|out[0]~82'
        Info: 4: + IC(0.929 ns) + CELL(0.544 ns) = 9.076 ns; Loc. = LCCOMB_X23_Y12_N26; Fanout = 1; COMB Node = 'alu:alu|Mux6~99'
        Info: 5: + IC(0.293 ns) + CELL(0.178 ns) = 9.547 ns; Loc. = LCCOMB_X23_Y12_N28; Fanout = 1; COMB Node = 'alu:alu|Add0~4903'
        Info: 6: + IC(0.294 ns) + CELL(0.178 ns) = 10.019 ns; Loc. = LCCOMB_X23_Y12_N30; Fanout = 2; REG Node = 'alu:alu|out[0]$latch'
        Info: Total cell delay = 2.334 ns ( 23.30 % )
        Info: Total interconnect delay = 7.685 ns ( 76.70 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 213 megabytes
    Info: Processing ended: Tue Nov 21 10:33:36 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


