TimeQuest Timing Analyzer report for Multiple_Cycles_CPU
Mon Jun 10 22:26:08 2013
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Setup: 'Controller:controller|state.S2'
 13. Slow Model Setup: 'Controller:controller|state.S0'
 14. Slow Model Setup: 'Controller:controller|state.S7'
 15. Slow Model Hold: 'Controller:controller|state.S7'
 16. Slow Model Hold: 'Clk'
 17. Slow Model Hold: 'Controller:controller|state.S2'
 18. Slow Model Hold: 'Controller:controller|state.S0'
 19. Slow Model Minimum Pulse Width: 'Clk'
 20. Slow Model Minimum Pulse Width: 'Controller:controller|state.S0'
 21. Slow Model Minimum Pulse Width: 'Controller:controller|state.S2'
 22. Slow Model Minimum Pulse Width: 'Controller:controller|state.S7'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Clk'
 31. Fast Model Setup: 'Controller:controller|state.S2'
 32. Fast Model Setup: 'Controller:controller|state.S0'
 33. Fast Model Setup: 'Controller:controller|state.S7'
 34. Fast Model Hold: 'Controller:controller|state.S7'
 35. Fast Model Hold: 'Clk'
 36. Fast Model Hold: 'Controller:controller|state.S2'
 37. Fast Model Hold: 'Controller:controller|state.S0'
 38. Fast Model Minimum Pulse Width: 'Clk'
 39. Fast Model Minimum Pulse Width: 'Controller:controller|state.S0'
 40. Fast Model Minimum Pulse Width: 'Controller:controller|state.S2'
 41. Fast Model Minimum Pulse Width: 'Controller:controller|state.S7'
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Multiple_Cycles_CPU                               ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                            ;
; Controller:controller|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|state.S0 } ;
; Controller:controller|state.S2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|state.S2 } ;
; Controller:controller|state.S7 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|state.S7 } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 46.12 MHz ; 46.12 MHz       ; Clk                            ;      ;
; 71.93 MHz ; 71.93 MHz       ; Controller:controller|state.S2 ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; Clk                            ; -20.684 ; -137144.179   ;
; Controller:controller|state.S2 ; -13.515 ; -17.209       ;
; Controller:controller|state.S0 ; -5.660  ; -5.660        ;
; Controller:controller|state.S7 ; -4.048  ; -47.576       ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Controller:controller|state.S7 ; -3.345 ; -17.090       ;
; Clk                            ; -3.111 ; -17.289       ;
; Controller:controller|state.S2 ; -0.801 ; -0.801        ;
; Controller:controller|state.S0 ; 0.665  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -1.627 ; -9610.430     ;
; Controller:controller|state.S0 ; 0.500  ; 0.000         ;
; Controller:controller|state.S2 ; 0.500  ; 0.000         ;
; Controller:controller|state.S7 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.684 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.072     ; 21.648     ;
; -20.680 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.642     ;
; -20.680 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.642     ;
; -20.680 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.642     ;
; -20.680 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.642     ;
; -20.680 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.642     ;
; -20.675 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.594     ;
; -20.675 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.594     ;
; -20.675 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.594     ;
; -20.675 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.594     ;
; -20.675 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.594     ;
; -20.667 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.586     ;
; -20.667 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.586     ;
; -20.667 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.586     ;
; -20.667 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.586     ;
; -20.667 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.117     ; 21.586     ;
; -20.640 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; 0.018      ; 21.694     ;
; -20.640 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; 0.018      ; 21.694     ;
; -20.636 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 21.688     ;
; -20.632 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; 0.006      ; 21.674     ;
; -20.632 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; 0.006      ; 21.674     ;
; -20.631 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.027     ; 21.640     ;
; -20.628 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; 0.004      ; 21.668     ;
; -20.623 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.027     ; 21.632     ;
; -20.623 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.039     ; 21.620     ;
; -20.621 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.022     ; 21.635     ;
; -20.621 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.022     ; 21.635     ;
; -20.617 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.024     ; 21.629     ;
; -20.615 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.039     ; 21.612     ;
; -20.612 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.067     ; 21.581     ;
; -20.604 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.606     ;
; -20.604 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.067     ; 21.573     ;
; -20.604 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.606     ;
; -20.604 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.606     ;
; -20.604 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.606     ;
; -20.604 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.606     ;
; -20.592 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; 0.013      ; 21.641     ;
; -20.592 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; 0.013      ; 21.641     ;
; -20.588 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.526     ;
; -20.588 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; 0.011      ; 21.635     ;
; -20.588 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.526     ;
; -20.588 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.526     ;
; -20.588 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.526     ;
; -20.588 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.526     ;
; -20.585 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.523     ;
; -20.585 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.523     ;
; -20.585 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.523     ;
; -20.585 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.523     ;
; -20.585 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 21.523     ;
; -20.583 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.032     ; 21.587     ;
; -20.575 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.032     ; 21.579     ;
; -20.566 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.510     ;
; -20.566 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.510     ;
; -20.566 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.510     ;
; -20.566 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.510     ;
; -20.566 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.510     ;
; -20.562 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.506     ;
; -20.562 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.506     ;
; -20.562 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.506     ;
; -20.562 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.506     ;
; -20.562 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 21.506     ;
; -20.560 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; 0.056      ; 21.652     ;
; -20.552 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; 0.044      ; 21.632     ;
; -20.544 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.008     ; 21.572     ;
; -20.541 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.008     ; 21.569     ;
; -20.541 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; 0.016      ; 21.593     ;
; -20.536 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.020     ; 21.552     ;
; -20.533 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.020     ; 21.549     ;
; -20.532 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.494     ;
; -20.532 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.494     ;
; -20.532 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.494     ;
; -20.532 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.494     ;
; -20.532 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 21.494     ;
; -20.525 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 21.513     ;
; -20.522 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.002     ; 21.556     ;
; -20.522 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 21.510     ;
; -20.518 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.002     ; 21.552     ;
; -20.514 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.014     ; 21.536     ;
; -20.513 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.515     ;
; -20.513 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.515     ;
; -20.513 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.515     ;
; -20.513 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.515     ;
; -20.513 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 21.515     ;
; -20.512 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; 0.051      ; 21.599     ;
; -20.510 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 21.532     ;
; -20.503 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 21.497     ;
; -20.499 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 21.493     ;
; -20.496 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.013     ; 21.519     ;
; -20.493 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.013     ; 21.516     ;
; -20.488 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 21.540     ;
; -20.480 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; 0.004      ; 21.520     ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|state.S2'                                                                                                                                                                                                                     ;
+---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -13.515 ; IRegister:iregister|IR_out[19]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.583     ; 12.979     ;
; -13.357 ; IRegister:iregister|IR_out[16]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 12.777     ;
; -13.307 ; IRegister:iregister|IR_out[18]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.634     ; 12.720     ;
; -13.156 ; IRegister:iregister|IR_out[17]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.622     ; 12.581     ;
; -12.903 ; Controller:controller|RegDt0                                                                                    ; Controller:controller|_Overflow ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 1.000        ; -0.658     ; 12.292     ;
; -12.811 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.692     ; 12.166     ;
; -12.811 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.692     ; 12.166     ;
; -12.811 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.692     ; 12.166     ;
; -12.811 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.692     ; 12.166     ;
; -12.811 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.692     ; 12.166     ;
; -12.725 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.602     ; 12.170     ;
; -12.717 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.614     ; 12.150     ;
; -12.706 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.642     ; 12.111     ;
; -12.677 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.607     ; 12.117     ;
; -12.270 ; MIPS_Register:register|register_rtl_0_bypass[10]                                                                ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 11.682     ;
; -12.143 ; MIPS_Register:register|register~772                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 11.547     ;
; -12.105 ; MIPS_Register:register|register~73                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 11.558     ;
; -12.024 ; MIPS_Register:register|register_rtl_0_bypass[0]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 11.436     ;
; -11.937 ; Controller:controller|RegDt0                                                                                    ; Controller:controller|_Overflow ; Controller:controller|state.S0 ; Controller:controller|state.S2 ; 0.500        ; 0.808      ; 12.292     ;
; -11.893 ; MIPS_Register:register|register_rtl_0_bypass[9]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 11.305     ;
; -11.872 ; MIPS_Register:register|register~696                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 11.325     ;
; -11.831 ; MIPS_Register:register|register~83                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.610     ; 11.268     ;
; -11.830 ; MIPS_Register:register|register~325                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.616     ; 11.261     ;
; -11.746 ; MIPS_Register:register|register_rtl_0_bypass[1]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 11.166     ;
; -11.730 ; MIPS_Register:register|register~36                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 11.142     ;
; -11.728 ; MIPS_Register:register|register~672                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.649     ; 11.126     ;
; -11.718 ; MIPS_Register:register|register~42                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.636     ; 11.129     ;
; -11.663 ; MIPS_Register:register|register~62                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.636     ; 11.074     ;
; -11.606 ; MIPS_Register:register|register~815                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 11.036     ;
; -11.605 ; MIPS_Register:register|register~655                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.595     ; 11.057     ;
; -11.598 ; MIPS_Register:register|register_rtl_0_bypass[5]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 11.018     ;
; -11.589 ; MIPS_Register:register|register~71                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.604     ; 11.032     ;
; -11.575 ; MIPS_Register:register|register~519                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.649     ; 10.973     ;
; -11.549 ; MIPS_Register:register|register~684                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 11.002     ;
; -11.497 ; MIPS_Register:register|register~392                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.649     ; 10.895     ;
; -11.483 ; MIPS_Register:register|register~501                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.614     ; 10.916     ;
; -11.473 ; MIPS_Register:register|register~200                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.903     ;
; -11.463 ; MIPS_Register:register|register~817                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.893     ;
; -11.444 ; MIPS_Register:register|register~768                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 10.848     ;
; -11.384 ; MIPS_Register:register|register~819                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.814     ;
; -11.378 ; MIPS_Register:register|register~103                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 10.798     ;
; -11.365 ; MIPS_Register:register|register~130                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.795     ;
; -11.355 ; MIPS_Register:register|register~691                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 10.767     ;
; -11.312 ; MIPS_Register:register|register~437                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.607     ; 10.752     ;
; -11.301 ; MIPS_Register:register|register~827                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.731     ;
; -11.294 ; MIPS_Register:register|register~50                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.747     ;
; -11.292 ; MIPS_Register:register|register~727                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.745     ;
; -11.286 ; MIPS_Register:register|register_rtl_0_bypass[72]                                                                ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.593     ; 10.740     ;
; -11.265 ; MIPS_Register:register|register~705                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.593     ; 10.719     ;
; -11.251 ; MIPS_Register:register|register~67                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 10.671     ;
; -11.244 ; MIPS_Register:register|register~65                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.634     ; 10.657     ;
; -11.241 ; MIPS_Register:register|register~879                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.581     ; 10.707     ;
; -11.235 ; MIPS_Register:register|register~337                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.688     ;
; -11.212 ; MIPS_Register:register|register~35                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.636     ; 10.623     ;
; -11.203 ; MIPS_Register:register|register~719                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.580     ; 10.670     ;
; -11.195 ; MIPS_Register:register|register~801                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.625     ;
; -11.179 ; MIPS_Register:register|register~48                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.636     ; 10.590     ;
; -11.173 ; MIPS_Register:register|register~776                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 10.577     ;
; -11.163 ; MIPS_Register:register|register~702                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.616     ;
; -11.131 ; MIPS_Register:register|register~306                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.571     ; 10.607     ;
; -11.129 ; MIPS_Register:register|register~908                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.571     ; 10.605     ;
; -11.117 ; MIPS_Register:register|register~692                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.570     ;
; -11.094 ; MIPS_Register:register|register~695                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.635     ; 10.506     ;
; -11.078 ; MIPS_Register:register|register~689                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.531     ;
; -11.075 ; MIPS_Register:register|register~904                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 10.479     ;
; -11.061 ; MIPS_Register:register|register~709                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.579     ; 10.529     ;
; -11.054 ; MIPS_Register:register|register~192                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.574     ; 10.527     ;
; -11.034 ; MIPS_Register:register|register~682                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.487     ;
; -11.027 ; PC:pc|PC_out[5]                                                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.651     ; 10.423     ;
; -11.026 ; MIPS_Register:register|register~679                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.479     ;
; -11.015 ; MIPS_Register:register|register~433                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.649     ; 10.413     ;
; -11.011 ; MIPS_Register:register|register~179                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.441     ;
; -11.007 ; MIPS_Register:register|register~81                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.460     ;
; -11.003 ; MIPS_Register:register|register~896                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.595     ; 10.455     ;
; -10.996 ; MIPS_Register:register|register~940                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.449     ;
; -10.977 ; MIPS_Register:register|register~858                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.430     ;
; -10.937 ; MIPS_Register:register|register~448                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.611     ; 10.373     ;
; -10.927 ; MIPS_Register:register|register~263                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.642     ; 10.332     ;
; -10.926 ; MIPS_Register:register|register_rtl_0_bypass[7]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.579     ; 10.394     ;
; -10.926 ; MIPS_Register:register|register~296                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.658     ; 10.315     ;
; -10.924 ; MIPS_Register:register|register~56                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.592     ; 10.379     ;
; -10.919 ; MIPS_Register:register|register~1004                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.559     ; 10.407     ;
; -10.900 ; MIPS_Register:register|register~748                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.606     ; 10.341     ;
; -10.898 ; MIPS_Register:register|register~1007                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.623     ; 10.322     ;
; -10.866 ; MIPS_Register:register|register~975                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.580     ; 10.333     ;
; -10.863 ; MIPS_Register:register|register~183                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.615     ; 10.295     ;
; -10.860 ; MIPS_Register:register|register~1011                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.655     ; 10.252     ;
; -10.831 ; MIPS_Register:register|register~821                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.617     ; 10.261     ;
; -10.828 ; MIPS_Register:register|register~218                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.574     ; 10.301     ;
; -10.817 ; MIPS_Register:register|register~328                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.594     ; 10.270     ;
; -10.816 ; MIPS_Register:register|register~913                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 10.220     ;
; -10.803 ; MIPS_Register:register|register~80                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.627     ; 10.223     ;
; -10.799 ; MIPS_Register:register|register~198                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.648     ; 10.198     ;
; -10.795 ; MIPS_Register:register|register~721                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.580     ; 10.262     ;
; -10.794 ; MIPS_Register:register|register~417                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.607     ; 10.234     ;
; -10.792 ; MIPS_Register:register|register~241                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.619     ; 10.220     ;
; -10.789 ; MIPS_Register:register|register_rtl_0_bypass[3]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.579     ; 10.257     ;
; -10.787 ; MIPS_Register:register|register~764                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.659     ; 10.175     ;
; -10.784 ; MIPS_Register:register|register~796                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.643     ; 10.188     ;
; -10.778 ; MIPS_Register:register|register~481                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.614     ; 10.211     ;
+---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|state.S0'                                                                                                                                ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -5.660 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -2.393     ; 2.371      ;
; -5.568 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.869     ; 2.803      ;
; -5.503 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -2.375     ; 2.232      ;
; -5.406 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -2.423     ; 2.087      ;
; -5.119 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -2.375     ; 1.848      ;
; -5.032 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -2.375     ; 1.761      ;
; -1.561 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 0.500        ; 1.439      ; 2.354      ;
; -1.061 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 1.000        ; 1.439      ; 2.354      ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|state.S7'                                                                                                                       ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                               ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.048 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.260      ; 3.504      ;
; -3.996 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.260      ; 3.452      ;
; -3.902 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.198      ; 4.296      ;
; -3.892 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.172      ; 4.260      ;
; -3.872 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.242      ; 3.310      ;
; -3.820 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.198      ; 4.214      ;
; -3.757 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.172      ; 4.125      ;
; -3.658 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.466      ; 4.490      ;
; -3.623 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.392      ; 3.522      ;
; -3.614 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.510      ; 3.490      ;
; -3.580 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.198      ; 3.974      ;
; -3.579 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.897      ; 3.982      ;
; -3.537 ; IRegister:iregister|IR_out[29] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.260      ; 3.458      ;
; -3.495 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.034      ; 3.895      ;
; -3.491 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.386      ; 3.435      ;
; -3.482 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 3.399      ;
; -3.477 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.894      ; 3.900      ;
; -3.476 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 3.395      ;
; -3.473 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.390      ; 3.402      ;
; -3.473 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.528      ; 3.367      ;
; -3.471 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.894      ; 3.896      ;
; -3.468 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.896      ; 3.903      ;
; -3.462 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.391      ; 3.359      ;
; -3.462 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.324      ; 4.344      ;
; -3.449 ; IRegister:iregister|IR_out[28] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.260      ; 3.370      ;
; -3.401 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.212      ; 2.809      ;
; -3.391 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.391      ; 3.288      ;
; -3.386 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.300      ; 4.215      ;
; -3.380 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.300      ; 4.211      ;
; -3.377 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.302      ; 4.218      ;
; -3.369 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.466      ; 4.201      ;
; -3.357 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.324      ; 4.239      ;
; -3.352 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.949      ; 3.850      ;
; -3.352 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.528      ; 3.246      ;
; -3.331 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.337      ; 3.171      ;
; -3.327 ; IRegister:iregister|IR_out[31] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.766      ; 3.754      ;
; -3.319 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.391      ; 3.216      ;
; -3.318 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.399      ; 3.226      ;
; -3.310 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.480      ; 3.156      ;
; -3.307 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.528      ; 3.201      ;
; -3.301 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.381      ; 4.231      ;
; -3.297 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 3.214      ;
; -3.296 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.343      ; 3.145      ;
; -3.291 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 3.210      ;
; -3.290 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.898      ; 3.695      ;
; -3.288 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.390      ; 3.217      ;
; -3.284 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.338      ; 3.180      ;
; -3.269 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.466      ; 4.101      ;
; -3.268 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.386      ; 3.212      ;
; -3.251 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.440      ; 4.057      ;
; -3.243 ; IRegister:iregister|IR_out[27] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.212      ; 3.116      ;
; -3.226 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.923      ; 3.658      ;
; -3.216 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.386      ; 3.160      ;
; -3.203 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.861      ; 3.567      ;
; -3.188 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.340      ; 3.057      ;
; -3.186 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.355      ; 3.044      ;
; -3.184 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.395      ; 3.128      ;
; -3.182 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.340      ; 3.053      ;
; -3.179 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.342      ; 3.060      ;
; -3.172 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.443      ; 3.164      ;
; -3.162 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.370      ; 3.061      ;
; -3.161 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.417      ; 3.087      ;
; -3.156 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.370      ; 3.057      ;
; -3.153 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.392      ; 3.052      ;
; -3.153 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.372      ; 3.064      ;
; -3.141 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.440      ; 3.947      ;
; -3.127 ; IRegister:iregister|IR_out[0]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.192      ; 3.515      ;
; -3.116 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.344      ; 2.967      ;
; -3.112 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.298      ; 3.968      ;
; -3.088 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.443      ; 3.080      ;
; -3.064 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.369      ; 2.942      ;
; -3.048 ; IRegister:iregister|IR_out[30] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.242      ; 2.951      ;
; -3.037 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.425      ; 3.011      ;
; -3.012 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.381      ; 3.942      ;
; -3.005 ; IRegister:iregister|IR_out[26] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.260      ; 2.926      ;
; -2.977 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.298      ; 3.833      ;
; -2.967 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.262      ; 2.868      ;
; -2.964 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.368      ; 2.890      ;
; -2.962 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.768      ; 3.369      ;
; -2.935 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.374      ; 2.816      ;
; -2.928 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.373      ; 2.807      ;
; -2.927 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 2.844      ;
; -2.921 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.388      ; 2.840      ;
; -2.918 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.390      ; 2.847      ;
; -2.914 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.766      ; 2.876      ;
; -2.912 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.381      ; 3.842      ;
; -2.899 ; IRegister:iregister|IR_out[1]  ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.326      ; 3.754      ;
; -2.894 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.355      ; 3.798      ;
; -2.871 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.174      ; 3.684      ;
; -2.843 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.392      ; 2.742      ;
; -2.802 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.443      ; 2.794      ;
; -2.784 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.355      ; 3.688      ;
; -2.782 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.262      ; 2.683      ;
; -2.777 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.417      ; 2.703      ;
; -2.742 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.355      ; 2.600      ;
; -2.740 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.355      ; 2.598      ;
; -2.690 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.417      ; 2.616      ;
; -2.676 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.307      ; 2.486      ;
; -2.673 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.214      ; 2.526      ;
; -2.655 ; IRegister:iregister|IR_out[3]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 1.326      ; 3.512      ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|state.S7'                                                                                                                                           ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.345 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.342      ; 1.247      ;
; -2.845 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.342      ; 1.247      ;
; -2.062 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.200      ; 2.388      ;
; -1.884 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.206      ; 2.572      ;
; -1.797 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcA        ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.205      ; 2.658      ;
; -1.733 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.257      ; 2.774      ;
; -1.620 ; Controller:controller|state.S2  ; Controller:controller|Ex_top          ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.074      ; 2.704      ;
; -1.562 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.200      ; 2.388      ;
; -1.542 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.074      ; 2.782      ;
; -1.384 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.206      ; 2.572      ;
; -1.325 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.169      ; 3.094      ;
; -1.297 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcA        ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.205      ; 2.658      ;
; -1.272 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 4.231      ; 3.209      ;
; -1.233 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.257      ; 2.774      ;
; -1.120 ; Controller:controller|state.S2  ; Controller:controller|Ex_top          ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.074      ; 2.704      ;
; -1.042 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.074      ; 2.782      ;
; -0.825 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.169      ; 3.094      ;
; -0.772 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 4.231      ; 3.209      ;
; -0.291 ; Controller:controller|state.S1  ; Controller:controller|IR_write_en     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.007      ; 0.716      ;
; -0.219 ; Controller:controller|state.S12 ; Controller:controller|PC_source[1]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.338      ; 1.119      ;
; -0.058 ; Controller:controller|state.S13 ; Controller:controller|PC_source[1]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.338      ; 1.280      ;
; 0.409  ; Controller:controller|state.S11 ; Controller:controller|PC_source[0]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.171      ; 1.580      ;
; 0.541  ; Controller:controller|state.S10 ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.339      ; 1.880      ;
; 0.754  ; Controller:controller|state.S9  ; Controller:controller|PC_source[0]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.176      ; 1.930      ;
; 0.869  ; Controller:controller|state.S1  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.349      ; 2.218      ;
; 1.054  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.509      ; 1.563      ;
; 1.104  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.324      ; 2.428      ;
; 1.132  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.322      ; 1.954      ;
; 1.148  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.320      ; 1.968      ;
; 1.238  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.320      ; 2.058      ;
; 1.266  ; Controller:controller|state.S11 ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.313      ; 2.579      ;
; 1.367  ; Controller:controller|state.S3  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.192      ; 2.559      ;
; 1.391  ; Controller:controller|state.S11 ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.182      ; 2.573      ;
; 1.394  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.424      ; 1.818      ;
; 1.401  ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.243      ; 1.644      ;
; 1.432  ; Controller:controller|state.S3  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.312      ; 2.744      ;
; 1.469  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.323      ; 2.792      ;
; 1.565  ; Controller:controller|state.S5  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.312      ; 2.877      ;
; 1.571  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.367      ; 1.938      ;
; 1.586  ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.372      ; 1.958      ;
; 1.592  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.241      ; 1.833      ;
; 1.611  ; Controller:controller|state.S9  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.318      ; 2.929      ;
; 1.736  ; Controller:controller|state.S9  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.187      ; 2.923      ;
; 1.802  ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.369      ; 2.171      ;
; 1.806  ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.369      ; 2.175      ;
; 1.807  ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.371      ; 2.178      ;
; 1.854  ; Controller:controller|state.S4  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 1.312      ; 3.166      ;
; 1.922  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.375      ; 2.797      ;
; 1.975  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.368      ; 1.843      ;
; 2.027  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.528      ; 2.055      ;
; 2.043  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.300      ; 2.843      ;
; 2.088  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.443      ; 2.031      ;
; 2.096  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.460      ; 3.056      ;
; 2.177  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.443      ; 2.120      ;
; 2.206  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.373      ; 2.079      ;
; 2.225  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.260      ; 1.985      ;
; 2.258  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.443      ; 2.201      ;
; 2.270  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.892      ; 2.662      ;
; 2.270  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.425      ; 2.195      ;
; 2.306  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.328      ; 3.134      ;
; 2.322  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.148      ;
; 2.339  ; IRegister:iregister|IR_out[27]  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.212      ; 2.051      ;
; 2.382  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.208      ;
; 2.407  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.392      ; 2.299      ;
; 2.423  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.249      ;
; 2.461  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.242      ; 2.203      ;
; 2.467  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.192      ; 3.159      ;
; 2.475  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.392      ; 2.367      ;
; 2.482  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.302      ; 3.284      ;
; 2.536  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.328      ; 3.364      ;
; 2.551  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.262      ; 2.313      ;
; 2.555  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.318      ; 3.373      ;
; 2.568  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.328      ; 3.396      ;
; 2.585  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.411      ;
; 2.592  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.386      ; 2.478      ;
; 2.599  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.300      ; 3.399      ;
; 2.610  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.766      ; 2.876      ;
; 2.669  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.260      ; 2.429      ;
; 2.679  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.307      ; 2.486      ;
; 2.686  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.512      ;
; 2.699  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.417      ; 2.616      ;
; 2.743  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.355      ; 2.598      ;
; 2.745  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.355      ; 2.600      ;
; 2.760  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.386      ; 2.646      ;
; 2.786  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.244      ; 2.530      ;
; 2.786  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.417      ; 2.703      ;
; 2.790  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.528      ; 2.818      ;
; 2.807  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.949      ; 3.256      ;
; 2.812  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.214      ; 2.526      ;
; 2.833  ; IRegister:iregister|IR_out[4]   ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.355      ; 3.688      ;
; 2.865  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.343      ; 2.708      ;
; 2.866  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.344      ; 2.710      ;
; 2.881  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.386      ; 2.767      ;
; 2.893  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.528      ; 2.921      ;
; 2.921  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.262      ; 2.683      ;
; 2.924  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.897      ; 3.321      ;
; 2.928  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.326      ; 3.754      ;
; 2.942  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.374      ; 2.816      ;
; 2.943  ; IRegister:iregister|IR_out[5]   ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 1.355      ; 3.798      ;
; 2.950  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.898      ; 3.348      ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                             ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -3.111 ; Controller:controller|state.S2  ; Controller:controller|state.S6                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 3.833      ; 1.238      ;
; -2.754 ; Controller:controller|state.S0  ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 2.895      ; 0.657      ;
; -2.611 ; Controller:controller|state.S2  ; Controller:controller|state.S6                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 3.833      ; 1.238      ;
; -2.254 ; Controller:controller|state.S0  ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 2.895      ; 0.657      ;
; -1.840 ; Controller:controller|state.S0  ; Controller:controller|state.S1                                                                                  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 2.882      ; 1.558      ;
; -1.354 ; Controller:controller|state.S2  ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.895      ; 2.057      ;
; -1.340 ; Controller:controller|state.S0  ; Controller:controller|state.S1                                                                                  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 2.882      ; 1.558      ;
; -1.205 ; Controller:controller|state.S2  ; Controller:controller|state.S8                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 3.582      ; 2.893      ;
; -0.854 ; Controller:controller|state.S2  ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.895      ; 2.057      ;
; -0.705 ; Controller:controller|state.S2  ; Controller:controller|state.S8                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 3.582      ; 2.893      ;
; -0.619 ; Controller:controller|state.S2  ; Controller:controller|state.S12                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.892      ; 2.789      ;
; -0.616 ; Controller:controller|state.S2  ; Controller:controller|state.S13                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.892      ; 2.792      ;
; -0.512 ; Controller:controller|state.S2  ; Controller:controller|state.S9                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.887      ; 2.891      ;
; -0.503 ; Controller:controller|state.S2  ; Controller:controller|state.S10                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.892      ; 2.905      ;
; -0.408 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[14]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.872      ; 2.980      ;
; -0.408 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[27]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.863      ; 2.971      ;
; -0.408 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[6]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.872      ; 2.980      ;
; -0.397 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[8]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.852      ; 2.971      ;
; -0.396 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[16]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.853      ; 2.973      ;
; -0.391 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[18]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.854      ; 2.979      ;
; -0.391 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[10]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.854      ; 2.979      ;
; -0.385 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[31]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.862      ; 2.993      ;
; -0.385 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[23]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.862      ; 2.993      ;
; -0.385 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[30]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.862      ; 2.993      ;
; -0.385 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[0]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.862      ; 2.993      ;
; -0.383 ; Controller:controller|state.S2  ; Controller:controller|state.S3                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.882      ; 3.015      ;
; -0.355 ; Controller:controller|state.S2  ; Controller:controller|state.S5                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.882      ; 3.043      ;
; -0.188 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[17]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.873      ; 3.201      ;
; -0.166 ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[9]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.882      ; 3.232      ;
; -0.165 ; Controller:controller|state.S7  ; MIPS_Register:register|register~519                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.896      ; 3.247      ;
; -0.159 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[15]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.851      ; 3.208      ;
; -0.157 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[25]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.864      ; 3.223      ;
; -0.119 ; Controller:controller|state.S2  ; Controller:controller|state.S12                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.892      ; 2.789      ;
; -0.116 ; Controller:controller|state.S2  ; Controller:controller|state.S13                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.892      ; 2.792      ;
; -0.079 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[9]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.842      ; 3.279      ;
; -0.079 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[20]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.842      ; 3.279      ;
; -0.037 ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[21]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.830      ; 3.309      ;
; -0.022 ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[1]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.874      ; 3.368      ;
; -0.012 ; Controller:controller|state.S2  ; Controller:controller|state.S9                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.887      ; 2.891      ;
; -0.003 ; Controller:controller|state.S2  ; Controller:controller|state.S10                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.892      ; 2.905      ;
; 0.047  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[1]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.889      ; 3.452      ;
; 0.092  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[14]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.872      ; 2.980      ;
; 0.092  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[27]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.863      ; 2.971      ;
; 0.092  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[6]                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.872      ; 2.980      ;
; 0.103  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[8]                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.852      ; 2.971      ;
; 0.104  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[16]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.853      ; 2.973      ;
; 0.109  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[18]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.854      ; 2.979      ;
; 0.109  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[10]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.854      ; 2.979      ;
; 0.115  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[31]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.862      ; 2.993      ;
; 0.115  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[23]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.862      ; 2.993      ;
; 0.115  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[30]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.862      ; 2.993      ;
; 0.115  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[0]                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.862      ; 2.993      ;
; 0.117  ; Controller:controller|state.S2  ; Controller:controller|state.S3                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.882      ; 3.015      ;
; 0.140  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[12]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.841      ; 3.497      ;
; 0.143  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[2]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.873      ; 3.532      ;
; 0.145  ; Controller:controller|state.S2  ; Controller:controller|state.S5                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.882      ; 3.043      ;
; 0.153  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[11]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.829      ; 3.498      ;
; 0.171  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[29]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.828      ; 3.515      ;
; 0.173  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[22]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.845      ; 3.534      ;
; 0.178  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[28]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.815      ; 3.509      ;
; 0.192  ; Controller:controller|state.S7  ; MIPS_Register:register|register~161                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.889      ; 3.597      ;
; 0.226  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[26]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.818      ; 3.560      ;
; 0.230  ; Controller:controller|state.S7  ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.911      ; 3.625      ;
; 0.253  ; Controller:controller|state.S7  ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.911      ; 3.648      ;
; 0.257  ; Controller:controller|state.S7  ; MIPS_Register:register|register~353                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.889      ; 3.662      ;
; 0.261  ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[5]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.874      ; 3.651      ;
; 0.269  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[24]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.844      ; 3.629      ;
; 0.312  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[17]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.873      ; 3.201      ;
; 0.325  ; Controller:controller|state.S7  ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.911      ; 3.720      ;
; 0.329  ; Controller:controller|state.S7  ; MIPS_Register:register|register~731                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.874      ; 3.719      ;
; 0.329  ; Controller:controller|state.S7  ; MIPS_Register:register|register~728                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.874      ; 3.719      ;
; 0.334  ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[9]                                                                 ; Controller:controller|state.S7 ; Clk         ; -0.500       ; 2.882      ; 3.232      ;
; 0.335  ; Controller:controller|state.S7  ; MIPS_Register:register|register~519                                                                             ; Controller:controller|state.S7 ; Clk         ; -0.500       ; 2.896      ; 3.247      ;
; 0.336  ; Controller:controller|state.S7  ; MIPS_Register:register|register~419                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.896      ; 3.748      ;
; 0.340  ; Controller:controller|state.S7  ; MIPS_Register:register|register~931                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.896      ; 3.752      ;
; 0.341  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[15]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.851      ; 3.208      ;
; 0.343  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[25]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.864      ; 3.223      ;
; 0.372  ; Controller:controller|state.S7  ; MIPS_Register:register|register~647                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.896      ; 3.784      ;
; 0.391  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[7]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.898      ; 3.805      ;
; 0.391  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[5]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.898      ; 3.805      ;
; 0.404  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[4]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.905      ; 3.825      ;
; 0.404  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[3]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.905      ; 3.825      ;
; 0.413  ; Controller:controller|state.S7  ; MIPS_Register:register|register~643                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.896      ; 3.825      ;
; 0.419  ; Controller:controller|state.S7  ; MIPS_Register:register|register~451                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.895      ; 3.830      ;
; 0.420  ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[13]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.888      ; 3.824      ;
; 0.421  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[9]                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.842      ; 3.279      ;
; 0.421  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[20]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.842      ; 3.279      ;
; 0.422  ; Controller:controller|state.S7  ; MIPS_Register:register|register~195                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.895      ; 3.833      ;
; 0.463  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[21]                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.830      ; 3.309      ;
; 0.469  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[19]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.825      ; 3.810      ;
; 0.470  ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[0]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.882      ; 3.868      ;
; 0.478  ; Controller:controller|state.S7  ; MIPS_Register:register|register_rtl_0_bypass[1]                                                                 ; Controller:controller|state.S7 ; Clk         ; -0.500       ; 2.874      ; 3.368      ;
; 0.504  ; Controller:controller|state.S7  ; MIPS_Register:register|register~769                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.890      ; 3.910      ;
; 0.524  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[13]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.840      ; 3.880      ;
; 0.526  ; Controller:controller|state.S7  ; MIPS_Register:register|register~65                                                                              ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.881      ; 3.923      ;
; 0.529  ; Controller:controller|state.S3  ; Controller:controller|state.S4                                                                                  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; Controller:controller|state.S7  ; MIPS_Register:register|register~321                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.881      ; 3.926      ;
; 0.536  ; Controller:controller|state.S10 ; Controller:controller|state.S11                                                                                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.547  ; Controller:controller|state.S2  ; AddrReg:addrReg|AddrReg_out[1]                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.889      ; 3.452      ;
; 0.548  ; Controller:controller|state.S7  ; MIPS_Register:register|register~193                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 2.895      ; 3.959      ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|state.S2'                                                                                                                                                      ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.801 ; Controller:controller|state.S2                   ; Controller:controller|RegDt0    ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0.000        ; 2.905      ; 2.354      ;
; -0.301 ; Controller:controller|state.S2                   ; Controller:controller|RegDt0    ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; -0.500       ; 2.905      ; 2.354      ;
; 2.670  ; IRegister:iregister|IR_out[29]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.909     ; 1.761      ;
; 2.757  ; IRegister:iregister|IR_out[26]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.909     ; 1.848      ;
; 3.044  ; IRegister:iregister|IR_out[27]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.957     ; 2.087      ;
; 3.141  ; IRegister:iregister|IR_out[28]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.909     ; 2.232      ;
; 3.206  ; IRegister:iregister|IR_out[31]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.403     ; 2.803      ;
; 3.298  ; IRegister:iregister|IR_out[30]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.927     ; 2.371      ;
; 4.337  ; PC:pc|PC_out[26]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.571     ; 3.766      ;
; 4.423  ; PC:pc|PC_out[28]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.568     ; 3.855      ;
; 4.670  ; Controller:controller|ALU_op[3]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.953     ; 2.217      ;
; 4.765  ; PC:pc|PC_out[24]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.598     ; 4.167      ;
; 4.785  ; Controller:controller|ALU_op[1]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -2.095     ; 2.190      ;
; 4.910  ; PC:pc|PC_out[21]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.583     ; 4.327      ;
; 4.923  ; PC:pc|PC_out[27]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.616     ; 4.307      ;
; 5.171  ; Controller:controller|ALU_op[2]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -2.010     ; 2.661      ;
; 5.245  ; PC:pc|PC_out[31]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 4.630      ;
; 5.246  ; MIPS_Register:register|register_rtl_0_bypass[67] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.579     ; 4.667      ;
; 5.337  ; MIPS_Register:register|register_rtl_0_bypass[53] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.592     ; 4.745      ;
; 5.410  ; PC:pc|PC_out[19]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.578     ; 4.832      ;
; 5.438  ; MIPS_Register:register|register_rtl_0_bypass[71] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.579     ; 4.859      ;
; 5.484  ; PC:pc|PC_out[25]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.617     ; 4.867      ;
; 5.567  ; MIPS_Register:register|register_rtl_0_bypass[3]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.579     ; 4.988      ;
; 5.584  ; PC:pc|PC_out[17]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.626     ; 4.958      ;
; 5.605  ; MIPS_Register:register|register_rtl_0_bypass[69] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.579     ; 5.026      ;
; 5.628  ; MIPS_Register:register|register_rtl_0_bypass[57] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.593     ; 5.035      ;
; 5.704  ; MIPS_Register:register|register_rtl_0_bypass[7]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.579     ; 5.125      ;
; 5.746  ; MIPS_Register:register|register_rtl_0_bypass[41] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.586     ; 5.160      ;
; 5.758  ; MIPS_Register:register|register_rtl_0_bypass[55] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.593     ; 5.165      ;
; 5.831  ; PC:pc|PC_out[11]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.582     ; 5.249      ;
; 5.930  ; PC:pc|PC_out[30]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 5.315      ;
; 5.959  ; Controller:controller|RegDt0                     ; Controller:controller|_Overflow ; Controller:controller|state.S0 ; Controller:controller|state.S2 ; -0.500       ; 0.808      ; 6.267      ;
; 5.959  ; MIPS_Register:register|register_rtl_0_bypass[47] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 5.341      ;
; 6.031  ; IRegister:iregister|IR_out[8]                    ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 5.404      ;
; 6.064  ; MIPS_Register:register|register_rtl_0_bypass[72] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.593     ; 5.471      ;
; 6.067  ; IRegister:iregister|IR_out[9]                    ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.622     ; 5.445      ;
; 6.090  ; PC:pc|PC_out[29]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.581     ; 5.509      ;
; 6.091  ; MIPS_Register:register|register_rtl_0_bypass[49] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 5.476      ;
; 6.175  ; MIPS_Register:register|register_rtl_0_bypass[51] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 5.557      ;
; 6.211  ; IRegister:iregister|IR_out[13]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.633     ; 5.578      ;
; 6.231  ; PC:pc|PC_out[22]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.598     ; 5.633      ;
; 6.277  ; IRegister:iregister|IR_out[10]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.634     ; 5.643      ;
; 6.307  ; MIPS_Register:register|register_rtl_0_bypass[73] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 5.680      ;
; 6.313  ; MIPS_Register:register|register_rtl_0_bypass[61] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 5.686      ;
; 6.376  ; MIPS_Register:register|register_rtl_0_bypass[5]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 5.749      ;
; 6.379  ; MIPS_Register:register|register_rtl_0_bypass[43] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 5.761      ;
; 6.396  ; PC:pc|PC_out[9]                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.595     ; 5.801      ;
; 6.411  ; MIPS_Register:register|register_rtl_0_bypass[65] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 5.796      ;
; 6.432  ; IRegister:iregister|IR_out[15]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.605     ; 5.827      ;
; 6.450  ; MIPS_Register:register|register_rtl_0_bypass[45] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 5.832      ;
; 6.509  ; PC:pc|PC_out[15]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.604     ; 5.905      ;
; 6.524  ; MIPS_Register:register|register_rtl_0_bypass[1]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 5.897      ;
; 6.574  ; Controller:controller|ALU_op[0]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.827     ; 4.247      ;
; 6.636  ; PC:pc|PC_out[13]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.593     ; 6.043      ;
; 6.671  ; MIPS_Register:register|register_rtl_0_bypass[9]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.635     ; 6.036      ;
; 6.682  ; PC:pc|PC_out[23]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 6.067      ;
; 6.699  ; Controller:controller|ALU_SrcA                   ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.958     ; 4.241      ;
; 6.754  ; MIPS_Register:register|register_rtl_0_bypass[33] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 6.139      ;
; 6.799  ; IRegister:iregister|IR_out[11]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.644     ; 6.155      ;
; 6.802  ; MIPS_Register:register|register_rtl_0_bypass[0]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.635     ; 6.167      ;
; 6.824  ; MIPS_Register:register|register_rtl_0_bypass[23] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.593     ; 6.231      ;
; 6.871  ; MIPS_Register:register|register~767              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.562     ; 6.309      ;
; 6.924  ; PC:pc|PC_out[1]                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.641     ; 6.283      ;
; 6.925  ; Controller:controller|RegDt0                     ; Controller:controller|_Overflow ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0.000        ; -0.658     ; 6.267      ;
; 6.958  ; MIPS_Register:register|register~479              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.611     ; 6.347      ;
; 7.007  ; MIPS_Register:register|register_rtl_0_bypass[59] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 6.380      ;
; 7.033  ; Controller:controller|ALU_SrcB[2]                ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.922     ; 4.611      ;
; 7.034  ; MIPS_Register:register|register_rtl_0_bypass[35] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.615     ; 6.419      ;
; 7.048  ; MIPS_Register:register|register_rtl_0_bypass[10] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.635     ; 6.413      ;
; 7.055  ; MIPS_Register:register|register~761              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 6.437      ;
; 7.059  ; MIPS_Register:register|register_rtl_0_bypass[63] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.627     ; 6.432      ;
; 7.080  ; PC:pc|PC_out[12]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.594     ; 6.486      ;
; 7.083  ; MIPS_Register:register|register_rtl_0_bypass[13] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.641     ; 6.442      ;
; 7.117  ; PC:pc|PC_out[10]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.607     ; 6.510      ;
; 7.177  ; MIPS_Register:register|register~734              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.585     ; 6.592      ;
; 7.205  ; PC:pc|PC_out[14]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.625     ; 6.580      ;
; 7.251  ; MIPS_Register:register|register~319              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.618     ; 6.633      ;
; 7.272  ; PC:pc|PC_out[20]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.595     ; 6.677      ;
; 7.290  ; MIPS_Register:register|register_rtl_0_bypass[17] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.641     ; 6.649      ;
; 7.307  ; MIPS_Register:register|register~1023             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.562     ; 6.745      ;
; 7.320  ; Controller:controller|ALU_SrcB[1]                ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.959     ; 4.861      ;
; 7.341  ; IRegister:iregister|IR_out[20]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.624     ; 6.717      ;
; 7.348  ; MIPS_Register:register|register~415              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.611     ; 6.737      ;
; 7.380  ; MIPS_Register:register|register_rtl_0_bypass[15] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.626     ; 6.754      ;
; 7.388  ; MIPS_Register:register|register~747              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.606     ; 6.782      ;
; 7.403  ; MIPS_Register:register|register_rtl_0_bypass[37] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.592     ; 6.811      ;
; 7.409  ; MIPS_Register:register|register~927              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.595     ; 6.814      ;
; 7.429  ; MIPS_Register:register|register_rtl_0_bypass[39] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.617     ; 6.812      ;
; 7.455  ; MIPS_Register:register|register_rtl_0_bypass[6]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.607     ; 6.848      ;
; 7.457  ; MIPS_Register:register|register~639              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.558     ; 6.899      ;
; 7.483  ; MIPS_Register:register|register~863              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.580     ; 6.903      ;
; 7.484  ; MIPS_Register:register|register_rtl_0_bypass[2]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.642     ; 6.842      ;
; 7.495  ; MIPS_Register:register|register_rtl_0_bypass[8]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.614     ; 6.881      ;
; 7.503  ; MIPS_Register:register|register_rtl_0_bypass[4]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.602     ; 6.901      ;
; 7.519  ; PC:pc|PC_out[18]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.607     ; 6.912      ;
; 7.563  ; MIPS_Register:register|register~683              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.594     ; 6.969      ;
; 7.567  ; IRegister:iregister|IR_out[12]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.638     ; 6.929      ;
; 7.588  ; MIPS_Register:register|register~714              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.609     ; 6.979      ;
; 7.590  ; IRegister:iregister|IR_out[14]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.638     ; 6.952      ;
; 7.605  ; Controller:controller|ALU_SrcB[0]                ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.984     ; 5.121      ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|state.S0'                                                                                                                                ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.665 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 0.000        ; 1.439      ; 2.354      ;
; 1.165 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; -0.500       ; 1.439      ; 2.354      ;
; 4.636 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -2.375     ; 1.761      ;
; 4.723 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -2.375     ; 1.848      ;
; 5.010 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -2.423     ; 2.087      ;
; 5.107 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -2.375     ; 2.232      ;
; 5.172 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.869     ; 2.803      ;
; 5.264 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -2.393     ; 2.371      ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|state.S0'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|Selector34~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|Selector34~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|state.S2'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; Controller:controller|_Overflow ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; Controller:controller|_Overflow ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|_Overflow~0|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|_Overflow~0|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|state.S2|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|state.S2|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|state.S7'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALUShift_Sel     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALUShift_Sel     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcA         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcA         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Ex_top           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Ex_top           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IR_write_en      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IR_write_en      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IorD             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IorD             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_amountSrc  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_amountSrc  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALUShift_Sel|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALUShift_Sel|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcA|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcA|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Ex_top|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Ex_top|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|IR_write_en|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|IR_write_en|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|IorD|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|IorD|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_amountSrc|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_amountSrc|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|state.S7|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|state.S7|regout             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 13.196 ; 13.196 ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 12.568 ; 12.568 ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 11.366 ; 11.366 ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 11.579 ; 11.579 ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 10.556 ; 10.556 ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 12.568 ; 12.568 ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 9.847  ; 9.847  ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 9.847  ; 9.847  ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 9.700  ; 9.700  ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 10.940 ; 10.940 ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 10.035 ; 10.035 ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 11.432 ; 11.432 ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 11.141 ; 11.141 ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.141 ; 11.141 ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.561 ; 10.561 ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.451  ; 9.451  ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 10.072 ; 10.072 ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.502  ; 9.502  ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 15.715 ; 15.715 ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 11.772 ; 11.772 ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 11.700 ; 11.700 ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 11.504 ; 11.504 ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 12.210 ; 12.210 ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 12.719 ; 12.719 ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 13.295 ; 13.295 ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 11.622 ; 11.622 ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 15.715 ; 15.715 ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 13.248 ; 13.248 ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 10.447 ; 10.447 ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 11.208 ; 11.208 ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 12.330 ; 12.330 ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 11.527 ; 11.527 ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 11.370 ; 11.370 ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 12.890 ; 12.890 ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 12.326 ; 12.326 ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 11.522 ; 11.522 ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 11.591 ; 11.591 ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 13.101 ; 13.101 ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 13.659 ; 13.659 ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 10.924 ; 10.924 ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 12.895 ; 12.895 ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.651 ; 11.651 ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 12.493 ; 12.493 ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 11.859 ; 11.859 ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 12.803 ; 12.803 ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 10.727 ; 10.727 ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 11.551 ; 11.551 ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 13.335 ; 13.335 ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 12.162 ; 12.162 ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 11.045 ; 11.045 ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 12.158 ; 12.158 ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 12.381 ; 12.381 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 11.808 ; 11.808 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 11.795 ; 11.795 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 11.885 ; 11.885 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 12.381 ; 12.381 ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 8.995  ; 8.995  ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 8.995  ; 8.995  ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 8.600  ; 8.600  ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 15.683 ; 15.683 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 12.546 ; 12.546 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 15.683 ; 15.683 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 12.245 ; 12.245 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 11.346 ; 11.346 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 31.106 ; 31.106 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 30.483 ; 30.483 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 28.319 ; 28.319 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 28.883 ; 28.883 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 31.106 ; 31.106 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 29.435 ; 29.435 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 29.196 ; 29.196 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 24.837 ; 24.837 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 25.419 ; 25.419 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 23.677 ; 23.677 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 25.795 ; 25.795 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 23.970 ; 23.970 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 25.499 ; 25.499 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 23.511 ; 23.511 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 23.224 ; 23.224 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 27.163 ; 27.163 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 22.319 ; 22.319 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 23.759 ; 23.759 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 24.112 ; 24.112 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 25.380 ; 25.380 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 22.641 ; 22.641 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 25.619 ; 25.619 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 24.459 ; 24.459 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 25.477 ; 25.477 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 23.634 ; 23.634 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 23.461 ; 23.461 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 23.889 ; 23.889 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 24.301 ; 24.301 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 24.920 ; 24.920 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 25.161 ; 25.161 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 22.990 ; 22.990 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 25.480 ; 25.480 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 25.177 ; 25.177 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 29.541 ; 29.541 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 29.101 ; 29.101 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 29.541 ; 29.541 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 28.756 ; 28.756 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 27.640 ; 27.640 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 27.819 ; 27.819 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 27.793 ; 27.793 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 23.758 ; 23.758 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 25.316 ; 25.316 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 23.087 ; 23.087 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 23.299 ; 23.299 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 23.083 ; 23.083 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 24.018 ; 24.018 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 22.974 ; 22.974 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 24.025 ; 24.025 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 24.027 ; 24.027 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 22.388 ; 22.388 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 23.250 ; 23.250 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 23.780 ; 23.780 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 23.083 ; 23.083 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 21.592 ; 21.592 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 24.132 ; 24.132 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 21.946 ; 21.946 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 23.812 ; 23.812 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 21.547 ; 21.547 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 23.332 ; 23.332 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 25.901 ; 25.901 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 24.583 ; 24.583 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 22.598 ; 22.598 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 23.930 ; 23.930 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 22.239 ; 22.239 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 22.131 ; 22.131 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 21.936 ; 21.936 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 16.798 ; 16.798 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 13.080 ; 13.080 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 12.638 ; 12.638 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 13.056 ; 13.056 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 12.888 ; 12.888 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 13.947 ; 13.947 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 14.207 ; 14.207 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 12.007 ; 12.007 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 14.173 ; 14.173 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 13.566 ; 13.566 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 13.731 ; 13.731 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 13.323 ; 13.323 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 13.446 ; 13.446 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 12.576 ; 12.576 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 12.862 ; 12.862 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 16.271 ; 16.271 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 14.147 ; 14.147 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 12.255 ; 12.255 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 14.320 ; 14.320 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 12.747 ; 12.747 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 13.481 ; 13.481 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 12.866 ; 12.866 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 13.871 ; 13.871 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 12.710 ; 12.710 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 12.567 ; 12.567 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 16.798 ; 16.798 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 13.479 ; 13.479 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 14.542 ; 14.542 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 14.574 ; 14.574 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 12.950 ; 12.950 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 12.527 ; 12.527 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 12.456 ; 12.456 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 13.280 ; 13.280 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 8.390  ; 8.390  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 10.723 ; 10.723 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 8.612  ; 8.612  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.695  ; 9.695  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.504  ; 8.504  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 9.882  ; 9.882  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 9.023  ; 9.023  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 10.251 ; 10.251 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.937  ; 9.937  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 10.498 ; 10.498 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 9.994  ; 9.994  ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 9.208  ; 9.208  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 10.688 ; 10.688 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 10.689 ; 10.689 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 8.676  ; 8.676  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 10.188 ; 10.188 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.990  ; 9.990  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 8.682  ; 8.682  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.567  ; 8.567  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.309  ; 9.309  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.004  ; 9.004  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 10.645 ; 10.645 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 8.553  ; 8.553  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 10.720 ; 10.720 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 8.900  ; 8.900  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 8.707  ; 8.707  ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 8.680  ; 8.680  ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.078  ; 9.078  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 8.334  ; 8.334  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 8.552  ; 8.552  ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 14.578 ; 14.578 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 18.659 ; 18.659 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 17.831 ; 17.831 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 16.794 ; 16.794 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 15.936 ; 15.936 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 15.727 ; 15.727 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 17.568 ; 17.568 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 17.264 ; 17.264 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 16.974 ; 16.974 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 15.644 ; 15.644 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 15.044 ; 15.044 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 17.530 ; 17.530 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 15.301 ; 15.301 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 16.445 ; 16.445 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 17.545 ; 17.545 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 15.774 ; 15.774 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 16.908 ; 16.908 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 16.266 ; 16.266 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 14.494 ; 14.494 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 17.752 ; 17.752 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 16.121 ; 16.121 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 15.768 ; 15.768 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 14.978 ; 14.978 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 16.597 ; 16.597 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 15.999 ; 15.999 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 16.838 ; 16.838 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 17.394 ; 17.394 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 16.031 ; 16.031 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 17.919 ; 17.919 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 16.756 ; 16.756 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 17.802 ; 17.802 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 16.123 ; 16.123 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 18.659 ; 18.659 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 15.637 ; 15.637 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.654  ; 9.654  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 8.317  ; 8.317  ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 8.586  ; 8.586  ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 9.082  ; 9.082  ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 8.369  ; 8.369  ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.933  ; 9.933  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 9.466  ; 9.466  ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 8.222  ; 8.222  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 7.661  ; 7.661  ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 7.860  ; 7.860  ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.271  ; 9.271  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 7.977  ; 7.977  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 8.566  ; 8.566  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.725  ; 8.725  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 8.523  ; 8.523  ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 8.546  ; 8.546  ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 9.215  ; 9.215  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 9.026  ; 9.026  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 8.269  ; 8.269  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 7.688  ; 7.688  ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 7.724  ; 7.724  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 8.037  ; 8.037  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 10.971 ; 10.971 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.489  ; 9.489  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.095 ; 10.095 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 9.924  ; 9.924  ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.916 ; 10.916 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.856  ; 9.856  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.516  ; 9.516  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 9.989  ; 9.989  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 20.259 ; 20.259 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 12.764 ; 12.764 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 10.127 ; 10.127 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 11.402 ; 11.402 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 11.981 ; 11.981 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 9.446  ; 9.446  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 11.426 ; 11.426 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 8.985  ; 8.985  ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 11.058 ; 11.058 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 9.399  ; 9.399  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.372 ; 11.372 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 11.229 ; 11.229 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 11.676 ; 11.676 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 10.917 ; 10.917 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 10.482 ; 10.482 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 11.304 ; 11.304 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 11.525 ; 11.525 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 10.791 ; 10.791 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.974  ; 9.974  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 10.401 ; 10.401 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 10.616 ; 10.616 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 9.544  ; 9.544  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 9.557  ; 9.557  ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 11.761 ; 11.761 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 11.240 ; 11.240 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 11.796 ; 11.796 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 9.292  ; 9.292  ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 9.557  ; 9.557  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 8.865  ; 8.865  ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 11.573 ; 11.573 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 9.948  ; 9.948  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 11.129 ; 11.129 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 12.764 ; 12.764 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 11.441 ; 11.441 ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 14.001 ; 14.001 ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 12.801 ; 12.801 ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 13.014 ; 13.014 ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 11.991 ; 11.991 ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 14.001 ; 14.001 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 23.093 ; 23.093 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 20.848 ; 20.848 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 20.840 ; 20.840 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 18.456 ; 18.456 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 20.027 ; 20.027 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 21.494 ; 21.494 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 19.162 ; 19.162 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 22.485 ; 22.485 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 19.105 ; 19.105 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 20.793 ; 20.793 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 23.093 ; 23.093 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 22.383 ; 22.383 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 20.258 ; 20.258 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 20.460 ; 20.460 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 22.381 ; 22.381 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 21.282 ; 21.282 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 20.014 ; 20.014 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 20.461 ; 20.461 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 21.200 ; 21.200 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 20.398 ; 20.398 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 17.149 ; 17.149 ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 19.856 ; 19.856 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 19.769 ; 19.769 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 18.225 ; 18.225 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 18.593 ; 18.593 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 21.135 ; 21.135 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 20.284 ; 20.284 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 20.250 ; 20.250 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 21.209 ; 21.209 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 22.157 ; 22.157 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 22.088 ; 22.088 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 20.693 ; 20.693 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 19.241 ; 19.241 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 25.172 ; 25.172 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 23.513 ; 23.513 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 24.255 ; 24.255 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 22.850 ; 22.850 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 25.172 ; 25.172 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 23.161 ; 23.161 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 25.097 ; 25.097 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 22.922 ; 22.922 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 23.241 ; 23.241 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 22.914 ; 22.914 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 24.682 ; 24.682 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 23.698 ; 23.698 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 24.628 ; 24.628 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 23.973 ; 23.973 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 24.232 ; 24.232 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 23.896 ; 23.896 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 23.740 ; 23.740 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 22.535 ; 22.535 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 23.907 ; 23.907 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 22.829 ; 22.829 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 22.358 ; 22.358 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 22.379 ; 22.379 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 22.858 ; 22.858 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 23.993 ; 23.993 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 23.584 ; 23.584 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 23.619 ; 23.619 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 24.133 ; 24.133 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 23.328 ; 23.328 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 22.645 ; 22.645 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 23.352 ; 23.352 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 23.129 ; 23.129 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 23.219 ; 23.219 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 21.661 ; 21.661 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 21.117 ; 21.117 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 31.414 ; 31.414 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 29.003 ; 29.003 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 28.115 ; 28.115 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 31.076 ; 31.076 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 31.236 ; 31.236 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 31.414 ; 31.414 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 30.874 ; 30.874 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 26.408 ; 26.408 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 26.777 ; 26.777 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 24.682 ; 24.682 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 23.437 ; 23.437 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 25.127 ; 25.127 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 24.533 ; 24.533 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 23.645 ; 23.645 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 24.398 ; 24.398 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 26.087 ; 26.087 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 25.003 ; 25.003 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 25.822 ; 25.822 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 26.402 ; 26.402 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 25.016 ; 25.016 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 24.392 ; 24.392 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 23.790 ; 23.790 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 25.983 ; 25.983 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 24.236 ; 24.236 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 26.285 ; 26.285 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 25.260 ; 25.260 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 25.509 ; 25.509 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 27.064 ; 27.064 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 25.334 ; 25.334 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 24.763 ; 24.763 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 24.282 ; 24.282 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 25.062 ; 25.062 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 26.173 ; 26.173 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 10.925 ; 10.925 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 7.964  ; 7.964  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 9.585  ; 9.585  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 10.492 ; 10.492 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.907  ; 8.907  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 9.969  ; 9.969  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 9.008  ; 9.008  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 10.239 ; 10.239 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 10.469 ; 10.469 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 10.407 ; 10.407 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 8.053  ; 8.053  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 10.925 ; 10.925 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 10.037 ; 10.037 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.582  ; 8.582  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 9.273  ; 9.273  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.949  ; 8.949  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.979  ; 8.979  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 9.302  ; 9.302  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.260  ; 9.260  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 9.138  ; 9.138  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 9.163  ; 9.163  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 8.574  ; 8.574  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.212  ; 8.212  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 8.584  ; 8.584  ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 7.949  ; 7.949  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 8.146  ; 8.146  ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 7.580  ; 7.580  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 7.225  ; 7.225  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.681  ; 9.681  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.214  ; 9.214  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 22.133 ; 22.133 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 12.685 ; 12.685 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 12.053 ; 12.053 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 12.572 ; 12.572 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.808  ; 9.808  ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 12.685 ; 12.685 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.886  ; 9.886  ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 29.023 ; 29.023 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 26.772 ; 26.772 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 28.232 ; 28.232 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 27.607 ; 27.607 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 29.023 ; 29.023 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 28.159 ; 28.159 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 28.274 ; 28.274 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 24.087 ; 24.087 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 27.551 ; 27.551 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 25.651 ; 25.651 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 24.714 ; 24.714 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 23.909 ; 23.909 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 24.968 ; 24.968 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 23.913 ; 23.913 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 24.101 ; 24.101 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 25.569 ; 25.569 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 24.658 ; 24.658 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 23.867 ; 23.867 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 24.336 ; 24.336 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 25.748 ; 25.748 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 25.593 ; 25.593 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 23.598 ; 23.598 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 25.685 ; 25.685 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 24.087 ; 24.087 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 24.961 ; 24.961 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 25.033 ; 25.033 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 26.119 ; 26.119 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 23.596 ; 23.596 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 23.728 ; 23.728 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 25.616 ; 25.616 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 24.759 ; 24.759 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 24.154 ; 24.154 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 24.390 ; 24.390 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 16.524 ; 16.524 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 16.524 ; 16.524 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 15.870 ; 15.870 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 15.241 ; 15.241 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 15.588 ; 15.588 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 22.293 ; 22.293 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 20.831 ; 20.831 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 19.588 ; 19.588 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 19.981 ; 19.981 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 21.889 ; 21.889 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 22.087 ; 22.087 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 20.939 ; 20.939 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 21.856 ; 21.856 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 20.673 ; 20.673 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 19.301 ; 19.301 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 19.060 ; 19.060 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 18.393 ; 18.393 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 19.017 ; 19.017 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 19.944 ; 19.944 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 17.925 ; 17.925 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 18.049 ; 18.049 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 19.367 ; 19.367 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 19.458 ; 19.458 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 18.751 ; 18.751 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 20.724 ; 20.724 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 18.474 ; 18.474 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 20.168 ; 20.168 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 18.970 ; 18.970 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 21.435 ; 21.435 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 18.479 ; 18.479 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 19.340 ; 19.340 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 20.290 ; 20.290 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 21.241 ; 21.241 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 19.386 ; 19.386 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 21.417 ; 21.417 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 21.341 ; 21.341 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 21.751 ; 21.751 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 22.293 ; 22.293 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 11.558 ; 11.558 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 11.558 ; 11.558 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 8.047  ; 8.047  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 10.961 ; 10.961 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.469  ; 9.469  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 15.386 ; 15.386 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 12.975 ; 12.975 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 13.963 ; 13.963 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 12.637 ; 12.637 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 15.386 ; 15.386 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 13.630 ; 13.630 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 13.531 ; 13.531 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 13.768 ; 13.768 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 13.931 ; 13.931 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 12.307 ; 12.307 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 11.596 ; 11.596 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 12.630 ; 12.630 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 13.795 ; 13.795 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 11.598 ; 11.598 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 12.185 ; 12.185 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 13.364 ; 13.364 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 14.246 ; 14.246 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 12.358 ; 12.358 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 13.206 ; 13.206 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 13.113 ; 13.113 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 12.772 ; 12.772 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 13.226 ; 13.226 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 12.770 ; 12.770 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 12.188 ; 12.188 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 12.103 ; 12.103 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 12.163 ; 12.163 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 12.322 ; 12.322 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 13.252 ; 13.252 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 11.675 ; 11.675 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 13.121 ; 13.121 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 12.812 ; 12.812 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 12.366 ; 12.366 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 13.243 ; 13.243 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 11.005 ; 11.005 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 10.470 ; 10.470 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.958  ; 9.958  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 10.246 ; 10.246 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 11.005 ; 11.005 ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 10.775 ; 10.775 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 17.920 ; 17.920 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 16.576 ; 16.576 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 16.758 ; 16.758 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 15.026 ; 15.026 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 15.895 ; 15.895 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 15.629 ; 15.629 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 16.389 ; 16.389 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 15.066 ; 15.066 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 14.782 ; 14.782 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 16.304 ; 16.304 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 16.187 ; 16.187 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 14.648 ; 14.648 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 15.706 ; 15.706 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 14.806 ; 14.806 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 17.140 ; 17.140 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 15.764 ; 15.764 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 15.037 ; 15.037 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 15.993 ; 15.993 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 16.140 ; 16.140 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 17.422 ; 17.422 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 14.764 ; 14.764 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 16.929 ; 16.929 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 14.484 ; 14.484 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 15.360 ; 15.360 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 14.352 ; 14.352 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 14.989 ; 14.989 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 17.920 ; 17.920 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 13.930 ; 13.930 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 16.141 ; 16.141 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 14.510 ; 14.510 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 17.598 ; 17.598 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 14.945 ; 14.945 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 15.158 ; 15.158 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 24.411 ; 24.411 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 23.131 ; 23.131 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 23.640 ; 23.640 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 22.189 ; 22.189 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 23.291 ; 23.291 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 23.166 ; 23.166 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 22.217 ; 22.217 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 22.057 ; 22.057 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 22.412 ; 22.412 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 24.411 ; 24.411 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 23.435 ; 23.435 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 22.955 ; 22.955 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 22.212 ; 22.212 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 23.708 ; 23.708 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 21.470 ; 21.470 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 22.419 ; 22.419 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 24.220 ; 24.220 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 24.378 ; 24.378 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 24.192 ; 24.192 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 22.974 ; 22.974 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 21.951 ; 21.951 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 23.515 ; 23.515 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 21.867 ; 21.867 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 23.494 ; 23.494 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 23.688 ; 23.688 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 24.010 ; 24.010 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 22.008 ; 22.008 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 23.565 ; 23.565 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 22.429 ; 22.429 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 22.761 ; 22.761 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 23.508 ; 23.508 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 23.475 ; 23.475 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 24.344 ; 24.344 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 22.023 ; 22.023 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 25.533 ; 25.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 25.333 ; 25.333 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 22.441 ; 22.441 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 23.209 ; 23.209 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 25.533 ; 25.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 23.964 ; 23.964 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 23.493 ; 23.493 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 22.759 ; 22.759 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 23.386 ; 23.386 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 21.522 ; 21.522 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 23.765 ; 23.765 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 21.937 ; 21.937 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 23.454 ; 23.454 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 21.394 ; 21.394 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 20.977 ; 20.977 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 25.157 ; 25.157 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 20.110 ; 20.110 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 21.656 ; 21.656 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 22.350 ; 22.350 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 23.347 ; 23.347 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 20.824 ; 20.824 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 23.626 ; 23.626 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 22.697 ; 22.697 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 23.558 ; 23.558 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 21.601 ; 21.601 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 21.214 ; 21.214 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 21.850 ; 21.850 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 22.268 ; 22.268 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 22.964 ; 22.964 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 23.044 ; 23.044 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 20.912 ; 20.912 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 23.402 ; 23.402 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 22.930 ; 22.930 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 23.823 ; 23.823 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 22.533 ; 22.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 23.604 ; 23.604 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 23.003 ; 23.003 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 22.067 ; 22.067 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 22.348 ; 22.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 22.090 ; 22.090 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 21.680 ; 21.680 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 23.238 ; 23.238 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 21.009 ; 21.009 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 21.221 ; 21.221 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 21.005 ; 21.005 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 21.940 ; 21.940 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 20.896 ; 20.896 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 21.947 ; 21.947 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 21.949 ; 21.949 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 20.310 ; 20.310 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 21.172 ; 21.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 21.702 ; 21.702 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 21.005 ; 21.005 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 19.514 ; 19.514 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 22.054 ; 22.054 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 19.868 ; 19.868 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 21.734 ; 21.734 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 19.469 ; 19.469 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 21.254 ; 21.254 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 23.823 ; 23.823 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 22.505 ; 22.505 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 20.520 ; 20.520 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 21.852 ; 21.852 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 20.161 ; 20.161 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 20.053 ; 20.053 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 19.858 ; 19.858 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 16.412 ; 16.412 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 15.881 ; 15.881 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 14.715 ; 14.715 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 14.160 ; 14.160 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 13.720 ; 13.720 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 15.321 ; 15.321 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 15.017 ; 15.017 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 14.727 ; 14.727 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 13.814 ; 13.814 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 13.119 ; 13.119 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 15.610 ; 15.610 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 13.466 ; 13.466 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 14.591 ; 14.591 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 15.434 ; 15.434 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 13.590 ; 13.590 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 15.189 ; 15.189 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 14.374 ; 14.374 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 12.667 ; 12.667 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 15.505 ; 15.505 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 14.196 ; 14.196 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 13.710 ; 13.710 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 12.731 ; 12.731 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 14.753 ; 14.753 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 13.800 ; 13.800 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 14.709 ; 14.709 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 15.147 ; 15.147 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 14.106 ; 14.106 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 15.672 ; 15.672 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 14.509 ; 14.509 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 15.808 ; 15.808 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 13.876 ; 13.876 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 16.412 ; 16.412 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 13.450 ; 13.450 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 18.181 ; 18.181 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 19.039 ; 19.039 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 23.457 ; 23.457 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 22.237 ; 22.237 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 25.323 ; 25.323 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 25.663 ; 25.663 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 25.171 ; 25.171 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 24.330 ; 24.330 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 24.744 ; 24.744 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 22.527 ; 22.527 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 21.407 ; 21.407 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 23.094 ; 23.094 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 22.488 ; 22.488 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 21.528 ; 21.528 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 22.151 ; 22.151 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 24.081 ; 24.081 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 22.794 ; 22.794 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 23.719 ; 23.719 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 24.640 ; 24.640 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 22.983 ; 22.983 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 22.575 ; 22.575 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 21.797 ; 21.797 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 24.221 ; 24.221 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 22.317 ; 22.317 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 24.252 ; 24.252 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 23.013 ; 23.013 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 23.470 ; 23.470 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 25.031 ; 25.031 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 23.378 ; 23.378 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 22.646 ; 22.646 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 22.204 ; 22.204 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 22.984 ; 22.984 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 23.926 ; 23.926 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 20.055 ; 20.055 ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 25.473 ; 25.473 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 21.348 ; 21.348 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 22.296 ; 22.296 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 21.861 ; 21.861 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 23.451 ; 23.451 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 22.686 ; 22.686 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 22.571 ; 22.571 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 22.009 ; 22.009 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 25.473 ; 25.473 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 22.451 ; 22.451 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 21.221 ; 21.221 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 20.764 ; 20.764 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 21.724 ; 21.724 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 20.894 ; 20.894 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 20.977 ; 20.977 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 22.958 ; 22.958 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 21.668 ; 21.668 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 21.090 ; 21.090 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 21.565 ; 21.565 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 23.670 ; 23.670 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 22.675 ; 22.675 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 20.812 ; 20.812 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 22.629 ; 22.629 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 21.712 ; 21.712 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 22.783 ; 22.783 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 21.515 ; 21.515 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 22.175 ; 22.175 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 20.373 ; 20.373 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 21.068 ; 21.068 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 22.237 ; 22.237 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 22.231 ; 22.231 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 21.403 ; 21.403 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 22.312 ; 22.312 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 6.852  ; 6.852  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 18.584 ; 18.584 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 17.507 ; 17.507 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 18.205 ; 18.205 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 20.035 ; 20.035 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 19.840 ; 19.840 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 19.095 ; 19.095 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 19.609 ; 19.609 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 18.781 ; 18.781 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 17.298 ; 17.298 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 17.140 ; 17.140 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 16.617 ; 16.617 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 17.163 ; 17.163 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 17.697 ; 17.697 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 16.072 ; 16.072 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 15.960 ; 15.960 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 17.475 ; 17.475 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 17.211 ; 17.211 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 16.670 ; 16.670 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 18.799 ; 18.799 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 16.416 ; 16.416 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 17.937 ; 17.937 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 17.126 ; 17.126 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 19.188 ; 19.188 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 16.537 ; 16.537 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 17.093 ; 17.093 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 18.209 ; 18.209 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 19.465 ; 19.465 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 17.532 ; 17.532 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 19.170 ; 19.170 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 19.497 ; 19.497 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 19.504 ; 19.504 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 8.758  ; 8.758  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 8.545  ; 8.545  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 8.239  ; 8.239  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.177  ; 8.177  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.758  ; 8.758  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 8.611  ; 8.611  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 15.995 ; 15.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 14.626 ; 14.626 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 14.679 ; 14.679 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 13.250 ; 13.250 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 13.888 ; 13.888 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 13.382 ; 13.382 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 14.142 ; 14.142 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 12.819 ; 12.819 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 12.952 ; 12.952 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 14.379 ; 14.379 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 14.267 ; 14.267 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 12.813 ; 12.813 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 13.852 ; 13.852 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 12.695 ; 12.695 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 14.956 ; 14.956 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 14.045 ; 14.045 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 13.145 ; 13.145 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 14.166 ; 14.166 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 13.893 ; 13.893 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 15.497 ; 15.497 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 12.706 ; 12.706 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 14.682 ; 14.682 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 12.640 ; 12.640 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 13.161 ; 13.161 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 12.223 ; 12.223 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 12.742 ; 12.742 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 15.995 ; 15.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 11.683 ; 11.683 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 13.894 ; 13.894 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 12.516 ; 12.516 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 15.351 ; 15.351 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 12.698 ; 12.698 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 12.971 ; 12.971 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 22.430 ; 22.430 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 21.028 ; 21.028 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 21.878 ; 21.878 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 20.156 ; 20.156 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 21.474 ; 21.474 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 21.173 ; 21.173 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 20.455 ; 20.455 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 20.138 ; 20.138 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 20.379 ; 20.379 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 22.256 ; 22.256 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 21.405 ; 21.405 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 20.922 ; 20.922 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 20.167 ; 20.167 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 21.591 ; 21.591 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 19.223 ; 19.223 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 20.413 ; 20.413 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 21.984 ; 21.984 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 22.275 ; 22.275 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 22.430 ; 22.430 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 20.941 ; 20.941 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 20.134 ; 20.134 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 21.522 ; 21.522 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 20.105 ; 20.105 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 21.575 ; 21.575 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 21.655 ; 21.655 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 21.763 ; 21.763 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 19.969 ; 19.969 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 21.532 ; 21.532 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 20.473 ; 20.473 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 20.644 ; 20.644 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 21.261 ; 21.261 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 21.469 ; 21.469 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 22.097 ; 22.097 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 19.945 ; 19.945 ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 8.091  ;        ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 26.999 ; 26.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 26.799 ; 26.799 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 23.907 ; 23.907 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 24.675 ; 24.675 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 26.999 ; 26.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 25.430 ; 25.430 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 24.959 ; 24.959 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 24.225 ; 24.225 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 24.852 ; 24.852 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 22.988 ; 22.988 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 25.231 ; 25.231 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 23.403 ; 23.403 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 24.920 ; 24.920 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 22.860 ; 22.860 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 22.443 ; 22.443 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 26.623 ; 26.623 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 21.576 ; 21.576 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 23.122 ; 23.122 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 23.816 ; 23.816 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 24.813 ; 24.813 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 22.290 ; 22.290 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 25.092 ; 25.092 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 24.163 ; 24.163 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 25.024 ; 25.024 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 23.067 ; 23.067 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 22.680 ; 22.680 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 23.316 ; 23.316 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 23.734 ; 23.734 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 24.430 ; 24.430 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 24.510 ; 24.510 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 22.378 ; 22.378 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 24.868 ; 24.868 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 24.396 ; 24.396 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 25.289 ; 25.289 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 23.999 ; 23.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 25.070 ; 25.070 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 24.469 ; 24.469 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 23.533 ; 23.533 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 23.814 ; 23.814 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 23.556 ; 23.556 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 23.146 ; 23.146 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 24.704 ; 24.704 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 22.475 ; 22.475 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 22.687 ; 22.687 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 22.471 ; 22.471 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 23.406 ; 23.406 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 22.362 ; 22.362 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 23.413 ; 23.413 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 23.415 ; 23.415 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 21.776 ; 21.776 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 22.638 ; 22.638 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 23.168 ; 23.168 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 22.471 ; 22.471 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 20.980 ; 20.980 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 23.520 ; 23.520 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 21.334 ; 21.334 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 23.200 ; 23.200 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 20.935 ; 20.935 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 22.720 ; 22.720 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 25.289 ; 25.289 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 23.971 ; 23.971 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 21.986 ; 21.986 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 23.318 ; 23.318 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 21.627 ; 21.627 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 21.519 ; 21.519 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 21.324 ; 21.324 ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;        ; 8.091  ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 17.878 ; 17.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 17.347 ; 17.347 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 16.181 ; 16.181 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 15.626 ; 15.626 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 15.186 ; 15.186 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 16.787 ; 16.787 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 16.483 ; 16.483 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 16.193 ; 16.193 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 15.280 ; 15.280 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 14.585 ; 14.585 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 17.076 ; 17.076 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 14.932 ; 14.932 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 16.057 ; 16.057 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 16.900 ; 16.900 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 15.056 ; 15.056 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 16.655 ; 16.655 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 15.840 ; 15.840 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 14.133 ; 14.133 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 16.971 ; 16.971 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 15.662 ; 15.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 15.176 ; 15.176 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 14.197 ; 14.197 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 16.219 ; 16.219 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 15.266 ; 15.266 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 16.175 ; 16.175 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 16.613 ; 16.613 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 15.572 ; 15.572 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 17.138 ; 17.138 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 15.975 ; 15.975 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 17.274 ; 17.274 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 15.342 ; 15.342 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 17.878 ; 17.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 14.916 ; 14.916 ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 19.647 ; 19.647 ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 20.505 ; 20.505 ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 27.409 ; 27.409 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 24.923 ; 24.923 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 23.703 ; 23.703 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 26.789 ; 26.789 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 27.129 ; 27.129 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 27.409 ; 27.409 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 26.637 ; 26.637 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 25.796 ; 25.796 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 26.210 ; 26.210 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 23.993 ; 23.993 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 22.873 ; 22.873 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 24.560 ; 24.560 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 23.954 ; 23.954 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 22.994 ; 22.994 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 23.617 ; 23.617 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 25.547 ; 25.547 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 24.260 ; 24.260 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 25.185 ; 25.185 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 26.106 ; 26.106 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 24.449 ; 24.449 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 24.041 ; 24.041 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 23.263 ; 23.263 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 25.687 ; 25.687 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 23.783 ; 23.783 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 25.718 ; 25.718 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 24.479 ; 24.479 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 24.936 ; 24.936 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 26.497 ; 26.497 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 24.844 ; 24.844 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 24.112 ; 24.112 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 23.670 ; 23.670 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 24.450 ; 24.450 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 25.392 ; 25.392 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 21.521 ; 21.521 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 26.939 ; 26.939 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 22.814 ; 22.814 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 23.762 ; 23.762 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 23.327 ; 23.327 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 24.917 ; 24.917 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 24.152 ; 24.152 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 24.037 ; 24.037 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 23.475 ; 23.475 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 26.939 ; 26.939 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 23.917 ; 23.917 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 22.687 ; 22.687 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 22.230 ; 22.230 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 23.190 ; 23.190 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 22.360 ; 22.360 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 22.443 ; 22.443 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 24.424 ; 24.424 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 23.134 ; 23.134 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 22.556 ; 22.556 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 23.031 ; 23.031 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 25.136 ; 25.136 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 24.141 ; 24.141 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 22.278 ; 22.278 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 24.095 ; 24.095 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 23.178 ; 23.178 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 24.249 ; 24.249 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 22.981 ; 22.981 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 23.641 ; 23.641 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 21.839 ; 21.839 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 22.534 ; 22.534 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 23.703 ; 23.703 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 23.697 ; 23.697 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 22.869 ; 22.869 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 23.778 ; 23.778 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 13.138 ; 13.138 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 12.509 ; 12.509 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 12.856 ; 12.856 ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 8.318  ; 8.318  ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 21.867 ; 21.867 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 20.050 ; 20.050 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 18.973 ; 18.973 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 19.671 ; 19.671 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 21.501 ; 21.501 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 21.306 ; 21.306 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 20.561 ; 20.561 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 21.075 ; 21.075 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 20.247 ; 20.247 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 18.764 ; 18.764 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 18.606 ; 18.606 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 18.083 ; 18.083 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 18.629 ; 18.629 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 19.163 ; 19.163 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 17.538 ; 17.538 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 17.426 ; 17.426 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 18.941 ; 18.941 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 18.677 ; 18.677 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 18.136 ; 18.136 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 20.265 ; 20.265 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 17.882 ; 17.882 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 19.403 ; 19.403 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 18.592 ; 18.592 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 20.654 ; 20.654 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 18.003 ; 18.003 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 18.559 ; 18.559 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 19.675 ; 19.675 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 20.931 ; 20.931 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 18.998 ; 18.998 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 20.636 ; 20.636 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 20.963 ; 20.963 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 20.970 ; 20.970 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 21.867 ; 21.867 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 10.224 ; 10.224 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 10.011 ; 10.011 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 9.705  ; 9.705  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 9.643  ; 9.643  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 10.224 ; 10.224 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 10.077 ; 10.077 ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 17.461 ; 17.461 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 16.092 ; 16.092 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 16.145 ; 16.145 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 14.716 ; 14.716 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 15.354 ; 15.354 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 14.848 ; 14.848 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 15.608 ; 15.608 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 14.285 ; 14.285 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 14.418 ; 14.418 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 15.845 ; 15.845 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 15.733 ; 15.733 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 14.279 ; 14.279 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 15.318 ; 15.318 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 14.161 ; 14.161 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 16.422 ; 16.422 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 15.511 ; 15.511 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 14.611 ; 14.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 15.632 ; 15.632 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 15.359 ; 15.359 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 16.963 ; 16.963 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 14.172 ; 14.172 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 16.148 ; 16.148 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 14.106 ; 14.106 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 14.627 ; 14.627 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 13.689 ; 13.689 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 14.208 ; 14.208 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 17.461 ; 17.461 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 15.360 ; 15.360 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 13.982 ; 13.982 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 16.817 ; 16.817 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 14.164 ; 14.164 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 14.437 ; 14.437 ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 23.896 ; 23.896 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 22.494 ; 22.494 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 23.344 ; 23.344 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 21.622 ; 21.622 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 22.940 ; 22.940 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 22.639 ; 22.639 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 21.921 ; 21.921 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 21.604 ; 21.604 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 21.845 ; 21.845 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 23.722 ; 23.722 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 22.871 ; 22.871 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 22.388 ; 22.388 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 21.633 ; 21.633 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 23.057 ; 23.057 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 20.689 ; 20.689 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 21.879 ; 21.879 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 23.450 ; 23.450 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 23.741 ; 23.741 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 23.896 ; 23.896 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 22.407 ; 22.407 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 21.600 ; 21.600 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 22.988 ; 22.988 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 21.571 ; 21.571 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 23.041 ; 23.041 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 23.121 ; 23.121 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 23.229 ; 23.229 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 21.435 ; 21.435 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 22.998 ; 22.998 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 21.939 ; 21.939 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 22.110 ; 22.110 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 22.727 ; 22.727 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 22.935 ; 22.935 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 23.563 ; 23.563 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 21.411 ; 21.411 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 9.639  ; 9.639  ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 29.283 ; 29.283 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 28.660 ; 28.660 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 26.496 ; 26.496 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 27.060 ; 27.060 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 29.283 ; 29.283 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 27.612 ; 27.612 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 27.373 ; 27.373 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 21.129 ; 21.129 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 21.748 ; 21.748 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 19.753 ; 19.753 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 21.830 ; 21.830 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 20.036 ; 20.036 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 21.790 ; 21.790 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 19.731 ; 19.731 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 19.379 ; 19.379 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 23.429 ; 23.429 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 18.610 ; 18.610 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 19.887 ; 19.887 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 20.405 ; 20.405 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 21.191 ; 21.191 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 18.932 ; 18.932 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 21.836 ; 21.836 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 20.752 ; 20.752 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 21.468 ; 21.468 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 19.963 ; 19.963 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 19.345 ; 19.345 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 20.026 ; 20.026 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 20.367 ; 20.367 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 20.981 ; 20.981 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 21.381 ; 21.381 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 19.282 ; 19.282 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 21.772 ; 21.772 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 21.491 ; 21.491 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 9.678  ; 9.678  ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 9.882  ; 9.882  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 8.699  ; 8.699  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 9.882  ; 9.882  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 9.814  ; 9.814  ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 8.956  ; 8.956  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 9.994  ; 9.994  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 9.548  ; 9.548  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 27.718 ; 27.718 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 27.278 ; 27.278 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 27.718 ; 27.718 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 26.933 ; 26.933 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 25.817 ; 25.817 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 25.996 ; 25.996 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 25.970 ; 25.970 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 20.050 ; 20.050 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 21.608 ; 21.608 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 19.379 ; 19.379 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 19.591 ; 19.591 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 19.375 ; 19.375 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 20.310 ; 20.310 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 19.266 ; 19.266 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 20.317 ; 20.317 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 20.319 ; 20.319 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 18.680 ; 18.680 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 19.542 ; 19.542 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 20.072 ; 20.072 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 19.375 ; 19.375 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 17.884 ; 17.884 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 20.424 ; 20.424 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 18.238 ; 18.238 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 20.104 ; 20.104 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 17.839 ; 17.839 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 19.624 ; 19.624 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 22.193 ; 22.193 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 20.875 ; 20.875 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 18.890 ; 18.890 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 20.222 ; 20.222 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 18.531 ; 18.531 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 18.423 ; 18.423 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 18.228 ; 18.228 ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 10.571 ; 10.571 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 9.897  ; 9.897  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 11.236 ; 11.236 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 9.582  ; 9.582  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 10.654 ; 10.654 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 10.891 ; 10.891 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 10.313 ; 10.313 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 11.634 ; 11.634 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 11.549 ; 11.549 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 11.328 ; 11.328 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 10.781 ; 10.781 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 10.936 ; 10.936 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 12.885 ; 12.885 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 12.880 ; 12.880 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 10.508 ; 10.508 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 11.248 ; 11.248 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 10.989 ; 10.989 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 11.345 ; 11.345 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 11.113 ; 11.113 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 12.013 ; 12.013 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 10.930 ; 10.930 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 10.738 ; 10.738 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 11.185 ; 11.185 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 11.556 ; 11.556 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 11.716 ; 11.716 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 11.192 ; 11.192 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 10.724 ; 10.724 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 10.490 ; 10.490 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 11.178 ; 11.178 ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 13.886 ; 13.886 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 13.205 ; 13.205 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 13.049 ; 13.049 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 12.985 ; 12.985 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 11.017 ; 11.017 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 13.207 ; 13.207 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 13.573 ; 13.573 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 12.082 ; 12.082 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 12.273 ; 12.273 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 12.157 ; 12.157 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 13.636 ; 13.636 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 12.948 ; 12.948 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 12.745 ; 12.745 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 13.640 ; 13.640 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 12.625 ; 12.625 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 13.823 ; 13.823 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 12.933 ; 12.933 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 10.906 ; 10.906 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 13.886 ; 13.886 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 12.626 ; 12.626 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 12.288 ; 12.288 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 11.400 ; 11.400 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 12.163 ; 12.163 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 12.784 ; 12.784 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 13.464 ; 13.464 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 12.006 ; 12.006 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 11.388 ; 11.388 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 13.243 ; 13.243 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 11.875 ; 11.875 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 13.134 ; 13.134 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 11.035 ; 11.035 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 13.769 ; 13.769 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 11.511 ; 11.511 ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 8.601  ; 8.601  ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 12.474 ; 12.474 ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 10.074 ; 10.074 ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 16.551 ; 16.551 ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 17.786 ; 17.786 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 12.601 ; 12.601 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 10.261 ; 10.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 11.838 ; 11.838 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 10.840 ; 10.840 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 12.816 ; 12.816 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 10.187 ; 10.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 10.683 ; 10.683 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 10.531 ; 10.531 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 11.219 ; 11.219 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 10.905 ; 10.905 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 17.769 ; 17.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 17.786 ; 17.786 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 17.663 ; 17.663 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 14.981 ; 14.981 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 11.204 ; 11.204 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 13.647 ; 13.647 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 13.667 ; 13.667 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 14.267 ; 14.267 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 13.769 ; 13.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 15.071 ; 15.071 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 15.821 ; 15.821 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 16.899 ; 16.899 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 17.288 ; 17.288 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 14.761 ; 14.761 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 14.587 ; 14.587 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 15.604 ; 15.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 13.762 ; 13.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 17.013 ; 17.013 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 15.217 ; 15.217 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 14.970 ; 14.970 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 16.154 ; 16.154 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 14.857 ; 14.857 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 20.705 ; 20.705 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 20.516 ; 20.516 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 18.088 ; 18.088 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 20.155 ; 20.155 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 21.119 ; 21.119 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 18.935 ; 18.935 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 22.545 ; 22.545 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 19.507 ; 19.507 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 20.794 ; 20.794 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 22.240 ; 22.240 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 20.105 ; 20.105 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 22.110 ; 22.110 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 20.958 ; 20.958 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 20.144 ; 20.144 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 20.318 ; 20.318 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 21.047 ; 21.047 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 20.673 ; 20.673 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 18.272 ; 18.272 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 19.481 ; 19.481 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 19.445 ; 19.445 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 18.133 ; 18.133 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 18.604 ; 18.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 20.766 ; 20.766 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 19.960 ; 19.960 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 19.926 ; 19.926 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 21.360 ; 21.360 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 21.858 ; 21.858 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 21.848 ; 21.848 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 20.540 ; 20.540 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 18.917 ; 18.917 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 25.568 ; 25.568 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 23.370 ; 23.370 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 23.931 ; 23.931 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 22.722 ; 22.722 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 25.568 ; 25.568 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 23.009 ; 23.009 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 24.830 ; 24.830 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 23.252 ; 23.252 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 22.794 ; 22.794 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 24.358 ; 24.358 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 23.556 ; 23.556 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 24.756 ; 24.756 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 23.914 ; 23.914 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 24.114 ; 24.114 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 23.907 ; 23.907 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 23.751 ; 23.751 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 22.392 ; 22.392 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 23.583 ; 23.583 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 22.701 ; 22.701 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 22.687 ; 22.687 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 22.320 ; 22.320 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 22.534 ; 22.534 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 23.748 ; 23.748 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 23.595 ; 23.595 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 23.476 ; 23.476 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 23.809 ; 23.809 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 22.982 ; 22.982 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 23.041 ; 23.041 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 23.200 ; 23.200 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 22.889 ; 22.889 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 23.066 ; 23.066 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 21.672 ; 21.672 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 17.409 ; 17.409 ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 29.591 ; 29.591 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 27.180 ; 27.180 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 26.292 ; 26.292 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 29.253 ; 29.253 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 29.413 ; 29.413 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 29.591 ; 29.591 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 29.051 ; 29.051 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 22.700 ; 22.700 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 23.106 ; 23.106 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 20.758 ; 20.758 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 19.472 ; 19.472 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 21.193 ; 21.193 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 20.824 ; 20.824 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 19.865 ; 19.865 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 20.553 ; 20.553 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 22.353 ; 22.353 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 21.294 ; 21.294 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 21.950 ; 21.950 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 22.695 ; 22.695 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 20.827 ; 20.827 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 20.683 ; 20.683 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 20.007 ; 20.007 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 22.276 ; 22.276 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 20.227 ; 20.227 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 22.614 ; 22.614 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 21.144 ; 21.144 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 21.646 ; 21.646 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 23.130 ; 23.130 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 21.395 ; 21.395 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 20.983 ; 20.983 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 20.574 ; 20.574 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 21.354 ; 21.354 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 22.487 ; 22.487 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 10.876 ; 10.876 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 10.876 ; 10.876 ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 18.425 ; 18.425 ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 27.382 ; 27.382 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 24.949 ; 24.949 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 26.409 ; 26.409 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 25.784 ; 25.784 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 27.200 ; 27.200 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 26.336 ; 26.336 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 26.451 ; 26.451 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 23.424 ; 23.424 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 27.382 ; 27.382 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 25.531 ; 25.531 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 24.390 ; 24.390 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 23.767 ; 23.767 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 25.096 ; 25.096 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 23.854 ; 23.854 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 23.983 ; 23.983 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 25.580 ; 25.580 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 24.669 ; 24.669 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 23.724 ; 23.724 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 24.012 ; 24.012 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 25.603 ; 25.603 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 25.922 ; 25.922 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 23.539 ; 23.539 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 25.361 ; 25.361 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 23.842 ; 23.842 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 24.972 ; 24.972 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 24.890 ; 24.890 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 25.795 ; 25.795 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 23.250 ; 23.250 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 24.124 ; 24.124 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 25.464 ; 25.464 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 24.519 ; 24.519 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 24.001 ; 24.001 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 24.274 ; 24.274 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 7.799  ; 8.306  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.492  ; 7.733  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.473  ; 7.720  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.735  ; 7.810  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 7.799  ; 8.306  ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 20.861 ; 20.861 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 20.585 ; 20.585 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 18.150 ; 18.150 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 19.564 ; 19.564 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 19.690 ; 19.690 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 19.846 ; 19.846 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 19.851 ; 19.851 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 20.861 ; 20.861 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 20.147 ; 20.147 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 19.015 ; 19.015 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 17.631 ; 17.631 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 17.908 ; 17.908 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 17.003 ; 17.003 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 17.825 ; 17.825 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 15.931 ; 15.931 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 17.007 ; 17.007 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 18.198 ; 18.198 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 18.035 ; 18.035 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 16.414 ; 16.414 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 18.446 ; 18.446 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 16.238 ; 16.238 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 18.030 ; 18.030 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 16.587 ; 16.587 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 18.792 ; 18.792 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 15.871 ; 15.871 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 16.984 ; 16.984 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 17.935 ; 17.935 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 18.607 ; 18.607 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 17.146 ; 17.146 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 19.176 ; 19.176 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 18.975 ; 18.975 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 18.724 ; 18.724 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 19.234 ; 19.234 ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 10.535 ; 10.535 ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 10.934 ; 10.934 ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 20.658 ; 20.658 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 19.259 ; 19.259 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 19.933 ; 19.933 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 18.000 ; 18.000 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 19.582 ; 19.582 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 19.383 ; 19.383 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 18.510 ; 18.510 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 18.048 ; 18.048 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 18.741 ; 18.741 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 20.487 ; 20.487 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 19.470 ; 19.470 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 19.021 ; 19.021 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 18.503 ; 18.503 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 19.928 ; 19.928 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 17.625 ; 17.625 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 18.315 ; 18.315 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 20.511 ; 20.511 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 20.506 ; 20.506 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 20.485 ; 20.485 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 18.785 ; 18.785 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 18.242 ; 18.242 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 19.732 ; 19.732 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 18.160 ; 18.160 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 19.485 ; 19.485 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 20.017 ; 20.017 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 19.894 ; 19.894 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 18.145 ; 18.145 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 19.631 ; 19.631 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 18.490 ; 18.490 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 18.981 ; 18.981 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 19.629 ; 19.629 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 19.371 ; 19.371 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 20.658 ; 20.658 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 18.315 ; 18.315 ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 10.605 ; 10.605 ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 10.506 ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 8.813  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 10.506 ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 8.257  ;        ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 8.306  ; 7.799  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.733  ; 7.492  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.720  ; 7.473  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.810  ; 7.735  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 8.306  ; 7.799  ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;        ; 10.506 ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;        ; 8.813  ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;        ; 10.506 ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;        ; 8.257  ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 13.079 ; 13.079 ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 10.556 ; 10.556 ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 11.366 ; 11.366 ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 11.579 ; 11.579 ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 10.556 ; 10.556 ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 12.568 ; 12.568 ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 9.700  ; 9.700  ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 9.847  ; 9.847  ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 9.700  ; 9.700  ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 9.753  ; 9.753  ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 9.690  ; 9.690  ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 10.245 ; 10.245 ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 9.116  ; 9.116  ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 10.816 ; 10.816 ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.226 ; 10.226 ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.116  ; 9.116  ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 9.573  ; 9.573  ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.175  ; 9.175  ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 10.093 ; 10.093 ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 11.013 ; 11.013 ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 10.284 ; 10.284 ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 10.379 ; 10.379 ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 11.505 ; 11.505 ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 10.947 ; 10.947 ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 11.212 ; 11.212 ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 11.157 ; 11.157 ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 14.880 ; 14.880 ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 12.191 ; 12.191 ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 10.144 ; 10.144 ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 10.317 ; 10.317 ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 11.463 ; 11.463 ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 10.985 ; 10.985 ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 10.763 ; 10.763 ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 12.432 ; 12.432 ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 11.462 ; 11.462 ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 10.941 ; 10.941 ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 10.689 ; 10.689 ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 12.439 ; 12.439 ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 12.265 ; 12.265 ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 10.418 ; 10.418 ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 12.211 ; 12.211 ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.194 ; 11.194 ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 12.128 ; 12.128 ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 11.310 ; 11.310 ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 11.617 ; 11.617 ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 10.093 ; 10.093 ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 10.743 ; 10.743 ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 12.210 ; 12.210 ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 11.502 ; 11.502 ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 10.583 ; 10.583 ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 11.680 ; 11.680 ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 10.236 ; 10.236 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 10.248 ; 10.248 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 10.236 ; 10.236 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 10.262 ; 10.262 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 10.613 ; 10.613 ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 8.491  ; 8.491  ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 8.995  ; 8.995  ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 8.491  ; 8.491  ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 9.797  ; 9.797  ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 10.693 ; 10.693 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 12.546 ; 12.546 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 10.938 ; 10.938 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 9.797  ; 9.797  ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 10.276 ; 10.276 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 15.648 ; 15.648 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 11.695 ; 11.695 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 11.784 ; 11.784 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 14.967 ; 14.967 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 14.400 ; 14.400 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 14.657 ; 14.657 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 14.084 ; 14.084 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 12.150 ; 12.150 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 12.968 ; 12.968 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 14.566 ; 14.566 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 12.961 ; 12.961 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 13.529 ; 13.529 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 12.539 ; 12.539 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 10.654 ; 10.654 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 17.223 ; 17.223 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 11.334 ; 11.334 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 12.524 ; 12.524 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 12.189 ; 12.189 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 13.915 ; 13.915 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 10.276 ; 10.276 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 15.089 ; 15.089 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 11.975 ; 11.975 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 14.212 ; 14.212 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 12.596 ; 12.596 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 12.007 ; 12.007 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 11.458 ; 11.458 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 11.334 ; 11.334 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 12.511 ; 12.511 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 11.986 ; 11.986 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 12.425 ; 12.425 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 14.545 ; 14.545 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 14.677 ; 14.677 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 10.215 ; 10.215 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 13.705 ; 13.705 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 12.917 ; 12.917 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 11.657 ; 11.657 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 11.501 ; 11.501 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 12.784 ; 12.784 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 13.717 ; 13.717 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 13.005 ; 13.005 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 12.702 ; 12.702 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 13.446 ; 13.446 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 13.147 ; 13.147 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 12.704 ; 12.704 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 12.443 ; 12.443 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 12.255 ; 12.255 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 12.344 ; 12.344 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 14.281 ; 14.281 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 11.717 ; 11.717 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 13.337 ; 13.337 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 13.103 ; 13.103 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 12.443 ; 12.443 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 10.215 ; 10.215 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 13.858 ; 13.858 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 10.735 ; 10.735 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 13.141 ; 13.141 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 11.674 ; 11.674 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 14.631 ; 14.631 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 12.397 ; 12.397 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 11.279 ; 11.279 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 11.990 ; 11.990 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 12.078 ; 12.078 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 11.423 ; 11.423 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 11.922 ; 11.922 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 7.912  ; 7.912  ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 9.297  ; 9.297  ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 7.952  ; 7.952  ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 9.513  ; 9.513  ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 8.364  ; 8.364  ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 10.105 ; 10.105 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 10.166 ; 10.166 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 8.083  ; 8.083  ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 9.070  ; 9.070  ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 10.608 ; 10.608 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 9.692  ; 9.692  ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 9.933  ; 9.933  ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 8.692  ; 8.692  ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 9.000  ; 9.000  ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 9.072  ; 9.072  ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 11.757 ; 11.757 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 10.313 ; 10.313 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 7.912  ; 7.912  ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 9.087  ; 9.087  ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 8.395  ; 8.395  ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 8.957  ; 8.957  ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 8.498  ; 8.498  ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 9.580  ; 9.580  ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 8.896  ; 8.896  ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 8.678  ; 8.678  ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 10.794 ; 10.794 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 8.896  ; 8.896  ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 8.449  ; 8.449  ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 9.553  ; 9.553  ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 8.294  ; 8.294  ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 8.594  ; 8.594  ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 8.594  ; 8.594  ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 10.224 ; 10.224 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 8.334  ; 8.334  ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 8.390  ; 8.390  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 10.723 ; 10.723 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 8.612  ; 8.612  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.695  ; 9.695  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.504  ; 8.504  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 9.882  ; 9.882  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 9.023  ; 9.023  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 10.251 ; 10.251 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.937  ; 9.937  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 10.498 ; 10.498 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 9.994  ; 9.994  ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 9.208  ; 9.208  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 10.688 ; 10.688 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 10.689 ; 10.689 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 8.676  ; 8.676  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 10.188 ; 10.188 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.990  ; 9.990  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 8.682  ; 8.682  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.567  ; 8.567  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.309  ; 9.309  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.004  ; 9.004  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 10.645 ; 10.645 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 8.553  ; 8.553  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 10.720 ; 10.720 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 8.900  ; 8.900  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 8.707  ; 8.707  ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 8.680  ; 8.680  ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.078  ; 9.078  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 8.334  ; 8.334  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 8.552  ; 8.552  ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 12.190 ; 12.190 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 9.103  ; 9.103  ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 11.932 ; 11.932 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 12.322 ; 12.322 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 11.171 ; 11.171 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 11.180 ; 11.180 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 12.649 ; 12.649 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 12.420 ; 12.420 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 11.376 ; 11.376 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 11.391 ; 11.391 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 10.014 ; 10.014 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 11.695 ; 11.695 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 10.076 ; 10.076 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 11.049 ; 11.049 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 12.413 ; 12.413 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 11.355 ; 11.355 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 11.711 ; 11.711 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 11.762 ; 11.762 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 10.125 ; 10.125 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 10.833 ; 10.833 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 11.245 ; 11.245 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 10.929 ; 10.929 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 10.017 ; 10.017 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 11.205 ; 11.205 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 11.421 ; 11.421 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 11.916 ; 11.916 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 10.362 ; 10.362 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 9.876  ; 9.876  ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 10.759 ; 10.759 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 11.618 ; 11.618 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 9.827  ; 9.827  ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 12.256 ; 12.256 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 9.103  ; 9.103  ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 7.661  ; 7.661  ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.654  ; 9.654  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 8.317  ; 8.317  ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 8.586  ; 8.586  ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 9.082  ; 9.082  ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 8.369  ; 8.369  ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.933  ; 9.933  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 9.466  ; 9.466  ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 8.222  ; 8.222  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 7.661  ; 7.661  ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 7.860  ; 7.860  ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.271  ; 9.271  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 7.977  ; 7.977  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 8.566  ; 8.566  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.725  ; 8.725  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 8.523  ; 8.523  ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 8.546  ; 8.546  ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 9.215  ; 9.215  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 9.026  ; 9.026  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 8.269  ; 8.269  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 7.688  ; 7.688  ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 7.724  ; 7.724  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 8.037  ; 8.037  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 10.971 ; 10.971 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.489  ; 9.489  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.095 ; 10.095 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 9.924  ; 9.924  ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.916 ; 10.916 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.856  ; 9.856  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.516  ; 9.516  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 9.989  ; 9.989  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 10.806 ; 10.806 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 7.636  ; 7.636  ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 9.990  ; 9.990  ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 11.062 ; 11.062 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 10.498 ; 10.498 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 9.311  ; 9.311  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 11.279 ; 11.279 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 8.855  ; 8.855  ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 10.901 ; 10.901 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 9.371  ; 9.371  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.269 ; 11.269 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 11.019 ; 11.019 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 11.550 ; 11.550 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 10.811 ; 10.811 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 9.922  ; 9.922  ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 9.386  ; 9.386  ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 10.504 ; 10.504 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 9.342  ; 9.342  ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.361  ; 9.361  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 9.801  ; 9.801  ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 9.575  ; 9.575  ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 8.915  ; 8.915  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 9.511  ; 9.511  ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 11.652 ; 11.652 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 10.604 ; 10.604 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 10.593 ; 10.593 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 8.432  ; 8.432  ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 8.681  ; 8.681  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 7.636  ; 7.636  ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 10.622 ; 10.622 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 9.103  ; 9.103  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 11.022 ; 11.022 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 12.120 ; 12.120 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 10.699 ; 10.699 ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 10.626 ; 10.626 ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 11.434 ; 11.434 ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 11.674 ; 11.674 ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 10.626 ; 10.626 ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 12.638 ; 12.638 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 9.579  ; 9.579  ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 13.272 ; 13.272 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 11.780 ; 11.780 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 10.569 ; 10.569 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 11.111 ; 11.111 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 13.138 ; 13.138 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 10.258 ; 10.258 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 14.067 ; 14.067 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 11.484 ; 11.484 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 12.418 ; 12.418 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 14.990 ; 14.990 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 14.260 ; 14.260 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 13.061 ; 13.061 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 12.990 ; 12.990 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 13.826 ; 13.826 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 13.079 ; 13.079 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 12.027 ; 12.027 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 12.681 ; 12.681 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 11.986 ; 11.986 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 12.466 ; 12.466 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 9.579  ; 9.579  ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 10.911 ; 10.911 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 10.451 ; 10.451 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 10.848 ; 10.848 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 10.000 ; 10.000 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 11.675 ; 11.675 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 11.741 ; 11.741 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 12.517 ; 12.517 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 13.665 ; 13.665 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 14.103 ; 14.103 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 13.751 ; 13.751 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 12.165 ; 12.165 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 11.600 ; 11.600 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 10.883 ; 10.883 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 12.820 ; 12.820 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 13.364 ; 13.364 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 12.146 ; 12.146 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 14.867 ; 14.867 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 12.225 ; 12.225 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 14.387 ; 14.387 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 12.263 ; 12.263 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 13.021 ; 13.021 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 10.883 ; 10.883 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 11.794 ; 11.794 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 11.738 ; 11.738 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 12.688 ; 12.688 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 12.233 ; 12.233 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 12.338 ; 12.338 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 12.031 ; 12.031 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 11.865 ; 11.865 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 12.298 ; 12.298 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 13.113 ; 13.113 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 12.408 ; 12.408 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 12.253 ; 12.253 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 11.858 ; 11.858 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 11.500 ; 11.500 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 13.275 ; 13.275 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 13.404 ; 13.404 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 12.495 ; 12.495 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 12.178 ; 12.178 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 12.388 ; 12.388 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 12.089 ; 12.089 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 12.820 ; 12.820 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 11.880 ; 11.880 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 11.965 ; 11.965 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 11.852 ; 11.852 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 11.892 ; 11.892 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 8.756  ; 8.756  ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 12.154 ; 12.154 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 10.679 ; 10.679 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 13.656 ; 13.656 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 11.888 ; 11.888 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 11.767 ; 11.767 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 11.515 ; 11.515 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 11.626 ; 11.626 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 10.486 ; 10.486 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 10.370 ; 10.370 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 8.756  ; 8.756  ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 10.645 ; 10.645 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 10.791 ; 10.791 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 9.999  ; 9.999  ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 11.109 ; 11.109 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 12.162 ; 12.162 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 11.244 ; 11.244 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 11.432 ; 11.432 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 11.670 ; 11.670 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 11.608 ; 11.608 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 9.998  ; 9.998  ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 9.414  ; 9.414  ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 11.310 ; 11.310 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 9.586  ; 9.586  ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 12.191 ; 12.191 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 10.192 ; 10.192 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 11.035 ; 11.035 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 13.382 ; 13.382 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 11.276 ; 11.276 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 8.993  ; 8.993  ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 9.909  ; 9.909  ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 9.508  ; 9.508  ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 11.233 ; 11.233 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 7.225  ; 7.225  ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 7.964  ; 7.964  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 9.585  ; 9.585  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 10.492 ; 10.492 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.907  ; 8.907  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 9.969  ; 9.969  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 9.008  ; 9.008  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 10.239 ; 10.239 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 10.469 ; 10.469 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 10.407 ; 10.407 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 8.053  ; 8.053  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 10.925 ; 10.925 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 10.037 ; 10.037 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.582  ; 8.582  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 9.273  ; 9.273  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.949  ; 8.949  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.979  ; 8.979  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 9.302  ; 9.302  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.260  ; 9.260  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 9.138  ; 9.138  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 9.163  ; 9.163  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 8.574  ; 8.574  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.212  ; 8.212  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 8.584  ; 8.584  ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 7.949  ; 7.949  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 8.146  ; 8.146  ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 7.580  ; 7.580  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 7.225  ; 7.225  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.681  ; 9.681  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.214  ; 9.214  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 12.653 ; 12.653 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 9.405  ; 9.405  ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.613 ; 11.613 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.603 ; 10.603 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.405  ; 9.405  ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 11.016 ; 11.016 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.518  ; 9.518  ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 9.622  ; 9.622  ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 11.148 ; 11.148 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 10.300 ; 10.300 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 10.506 ; 10.506 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 12.888 ; 12.888 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 13.092 ; 13.092 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 13.458 ; 13.458 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 10.394 ; 10.394 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 13.224 ; 13.224 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 11.378 ; 11.378 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 11.245 ; 11.245 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 9.968  ; 9.968  ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 10.851 ; 10.851 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 10.194 ; 10.194 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 11.374 ; 11.374 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 11.847 ; 11.847 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 11.489 ; 11.489 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 9.940  ; 9.940  ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 10.747 ; 10.747 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 12.924 ; 12.924 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 11.762 ; 11.762 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 9.622  ; 9.622  ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 11.712 ; 11.712 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 10.309 ; 10.309 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 12.679 ; 12.679 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 10.508 ; 10.508 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 11.481 ; 11.481 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 9.955  ; 9.955  ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 10.586 ; 10.586 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 11.557 ; 11.557 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 11.459 ; 11.459 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 10.306 ; 10.306 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 12.421 ; 12.421 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 11.705 ; 11.705 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 12.125 ; 12.125 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 11.705 ; 11.705 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 11.762 ; 11.762 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 12.255 ; 12.255 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 11.174 ; 11.174 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 14.064 ; 14.064 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 12.923 ; 12.923 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 12.949 ; 12.949 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 15.161 ; 15.161 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 14.190 ; 14.190 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 13.814 ; 13.814 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 13.887 ; 13.887 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 13.357 ; 13.357 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 13.892 ; 13.892 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 13.030 ; 13.030 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 12.616 ; 12.616 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 12.847 ; 12.847 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 13.112 ; 13.112 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 11.640 ; 11.640 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 11.174 ; 11.174 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 12.790 ; 12.790 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 13.256 ; 13.256 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 11.923 ; 11.923 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 14.291 ; 14.291 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 11.718 ; 11.718 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 13.768 ; 13.768 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 11.816 ; 11.816 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 14.399 ; 14.399 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 12.324 ; 12.324 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 12.725 ; 12.725 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 14.126 ; 14.126 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 14.759 ; 14.759 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 13.355 ; 13.355 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 15.026 ; 15.026 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 15.570 ; 15.570 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 14.896 ; 14.896 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 15.203 ; 15.203 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 8.047  ; 8.047  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 11.558 ; 11.558 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 8.047  ; 8.047  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 10.961 ; 10.961 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.469  ; 9.469  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 8.015  ; 8.015  ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 9.395  ; 9.395  ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 9.436  ; 9.436  ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 9.094  ; 9.094  ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 10.862 ; 10.862 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 9.788  ; 9.788  ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 9.490  ; 9.490  ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 9.844  ; 9.844  ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 10.355 ; 10.355 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 9.349  ; 9.349  ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 8.843  ; 8.843  ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 10.311 ; 10.311 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 9.964  ; 9.964  ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 8.022  ; 8.022  ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 9.162  ; 9.162  ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 9.074  ; 9.074  ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 10.412 ; 10.412 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 8.015  ; 8.015  ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 8.839  ; 8.839  ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 8.761  ; 8.761  ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 8.929  ; 8.929  ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 8.858  ; 8.858  ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 8.906  ; 8.906  ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 8.374  ; 8.374  ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 8.214  ; 8.214  ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 8.401  ; 8.401  ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 8.568  ; 8.568  ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 9.881  ; 9.881  ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 8.142  ; 8.142  ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 9.288  ; 9.288  ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 8.879  ; 8.879  ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 8.504  ; 8.504  ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 10.509 ; 10.509 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 9.958  ; 9.958  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 10.470 ; 10.470 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.958  ; 9.958  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 10.246 ; 10.246 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 11.005 ; 11.005 ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 10.775 ; 10.775 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 9.144  ; 9.144  ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 11.731 ; 11.731 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 12.286 ; 12.286 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 10.261 ; 10.261 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 11.348 ; 11.348 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 10.710 ; 10.710 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 11.545 ; 11.545 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 9.772  ; 9.772  ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 10.529 ; 10.529 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 11.753 ; 11.753 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 11.646 ; 11.646 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 9.423  ; 9.423  ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 10.824 ; 10.824 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 9.918  ; 9.918  ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 12.721 ; 12.721 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 10.567 ; 10.567 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 10.533 ; 10.533 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 11.707 ; 11.707 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 11.409 ; 11.409 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 12.761 ; 12.761 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 9.973  ; 9.973  ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 12.343 ; 12.343 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 10.063 ; 10.063 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 10.782 ; 10.782 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 9.430  ; 9.430  ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 10.156 ; 10.156 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 12.753 ; 12.753 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 9.144  ; 9.144  ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 11.423 ; 11.423 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 9.910  ; 9.910  ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 12.810 ; 12.810 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 9.287  ; 9.287  ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 10.576 ; 10.576 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 11.255 ; 11.255 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 12.686 ; 12.686 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 13.233 ; 13.233 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 11.839 ; 11.839 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 13.709 ; 13.709 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 12.639 ; 12.639 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 12.352 ; 12.352 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 12.413 ; 12.413 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 11.551 ; 11.551 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 13.702 ; 13.702 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 12.651 ; 12.651 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 13.148 ; 13.148 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 12.304 ; 12.304 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 12.736 ; 12.736 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 11.255 ; 11.255 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 12.479 ; 12.479 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 13.235 ; 13.235 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 13.143 ; 13.143 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 12.319 ; 12.319 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 12.765 ; 12.765 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 12.003 ; 12.003 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 13.019 ; 13.019 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 11.623 ; 11.623 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 13.486 ; 13.486 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 12.650 ; 12.650 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 12.897 ; 12.897 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 11.678 ; 11.678 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 13.465 ; 13.465 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 12.610 ; 12.610 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 11.553 ; 11.553 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 12.968 ; 12.968 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 13.075 ; 13.075 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 13.844 ; 13.844 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 11.637 ; 11.637 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 12.314 ; 12.314 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 16.342 ; 16.342 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 13.687 ; 13.687 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 14.080 ; 14.080 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 16.202 ; 16.202 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 15.078 ; 15.078 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 14.123 ; 14.123 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 14.255 ; 14.255 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 14.297 ; 14.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 13.763 ; 13.763 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 15.917 ; 15.917 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 12.801 ; 12.801 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 15.206 ; 15.206 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 13.737 ; 13.737 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 12.385 ; 12.385 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 17.760 ; 17.760 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 12.576 ; 12.576 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 13.480 ; 13.480 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 12.314 ; 12.314 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 13.324 ; 13.324 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 12.584 ; 12.584 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 14.467 ; 14.467 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 13.924 ; 13.924 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 14.486 ; 14.486 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 13.149 ; 13.149 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 12.658 ; 12.658 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 12.330 ; 12.330 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 13.657 ; 13.657 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 14.247 ; 14.247 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 14.483 ; 14.483 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 13.341 ; 13.341 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 15.305 ; 15.305 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 15.491 ; 15.491 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 11.852 ; 11.852 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 13.451 ; 13.451 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 14.909 ; 14.909 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 13.953 ; 13.953 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 12.736 ; 12.736 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 13.462 ; 13.462 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 12.720 ; 12.720 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 13.176 ; 13.176 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 14.849 ; 14.849 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 13.570 ; 13.570 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 14.498 ; 14.498 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 12.544 ; 12.544 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 14.120 ; 14.120 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 13.877 ; 13.877 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 14.075 ; 14.075 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 14.650 ; 14.650 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 13.228 ; 13.228 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 11.852 ; 11.852 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 12.523 ; 12.523 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 13.236 ; 13.236 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 12.684 ; 12.684 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 13.415 ; 13.415 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 12.236 ; 12.236 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 13.044 ; 13.044 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 15.503 ; 15.503 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 14.720 ; 14.720 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 13.015 ; 13.015 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 14.487 ; 14.487 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 12.590 ; 12.590 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 12.004 ; 12.004 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 13.044 ; 13.044 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 8.290  ; 8.290  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 11.678 ; 11.678 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 10.987 ; 10.987 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 10.137 ; 10.137 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 9.754  ; 9.754  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 11.657 ; 11.657 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 10.739 ; 10.739 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 10.675 ; 10.675 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 9.700  ; 9.700  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 9.212  ; 9.212  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 12.160 ; 12.160 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 9.155  ; 9.155  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 10.934 ; 10.934 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 11.792 ; 11.792 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 10.282 ; 10.282 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 11.222 ; 11.222 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 10.742 ; 10.742 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 8.290  ; 8.290  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 10.958 ; 10.958 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 9.528  ; 9.528  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 10.046 ; 10.046 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 8.323  ; 8.323  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 11.222 ; 11.222 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 9.857  ; 9.857  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 11.041 ; 11.041 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 9.268  ; 9.268  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 12.177 ; 12.177 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 10.417 ; 10.417 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 12.193 ; 12.193 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 9.623  ; 9.623  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 12.418 ; 12.418 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 9.906  ; 9.906  ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 11.928 ; 11.928 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 13.014 ; 13.014 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 12.638 ; 12.638 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 14.895 ; 14.895 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 13.483 ; 13.483 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 16.273 ; 16.273 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 16.332 ; 16.332 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 17.057 ; 17.057 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 15.801 ; 15.801 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 15.826 ; 15.826 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 15.655 ; 15.655 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 14.768 ; 14.768 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 13.559 ; 13.559 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 13.958 ; 13.958 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 14.240 ; 14.240 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 13.871 ; 13.871 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 13.559 ; 13.559 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 16.684 ; 16.684 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 15.260 ; 15.260 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 15.543 ; 15.543 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 14.604 ; 14.604 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 12.960 ; 12.960 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 14.335 ; 14.335 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 12.638 ; 12.638 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 15.448 ; 15.448 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 13.245 ; 13.245 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 15.800 ; 15.800 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 14.457 ; 14.457 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 13.950 ; 13.950 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 16.420 ; 16.420 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 14.661 ; 14.661 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 14.085 ; 14.085 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 14.633 ; 14.633 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 14.887 ; 14.887 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 16.487 ; 16.487 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 13.775 ; 13.775 ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 11.994 ; 11.994 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 12.842 ; 12.842 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 13.601 ; 13.601 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 12.802 ; 12.802 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 14.120 ; 14.120 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 13.800 ; 13.800 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 13.201 ; 13.201 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 13.505 ; 13.505 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 17.084 ; 17.084 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 15.012 ; 15.012 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 14.498 ; 14.498 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 12.303 ; 12.303 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 13.904 ; 13.904 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 13.875 ; 13.875 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 13.105 ; 13.105 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 15.659 ; 15.659 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 15.048 ; 15.048 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 13.342 ; 13.342 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 13.091 ; 13.091 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 14.517 ; 14.517 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 15.684 ; 15.684 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 11.994 ; 11.994 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 15.445 ; 15.445 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 13.393 ; 13.393 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 15.550 ; 15.550 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 13.305 ; 13.305 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 13.855 ; 13.855 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 12.588 ; 12.588 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 13.563 ; 13.563 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 14.872 ; 14.872 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 14.660 ; 14.660 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 13.354 ; 13.354 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 15.498 ; 15.498 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 6.852  ; 6.852  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 10.370 ; 10.370 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 13.178 ; 13.178 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 12.089 ; 12.089 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 13.112 ; 13.112 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 14.739 ; 14.739 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 14.226 ; 14.226 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 13.490 ; 13.490 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 14.473 ; 14.473 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 12.262 ; 12.262 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 12.631 ; 12.631 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 12.224 ; 12.224 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 11.268 ; 11.268 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 11.997 ; 11.997 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 12.811 ; 12.811 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 10.370 ; 10.370 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 10.998 ; 10.998 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 11.478 ; 11.478 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 11.867 ; 11.867 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 11.314 ; 11.314 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 13.694 ; 13.694 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 11.732 ; 11.732 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 12.704 ; 12.704 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 11.521 ; 11.521 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 14.033 ; 14.033 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 12.132 ; 12.132 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 11.444 ; 11.444 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 12.791 ; 12.791 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 13.838 ; 13.838 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 11.942 ; 11.942 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 14.017 ; 14.017 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 13.892 ; 13.892 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 14.278 ; 14.278 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 13.512 ; 13.512 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 8.177  ; 8.177  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 8.545  ; 8.545  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 8.239  ; 8.239  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.177  ; 8.177  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.758  ; 8.758  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 8.611  ; 8.611  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 8.188  ; 8.188  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 10.423 ; 10.423 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 10.951 ; 10.951 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 9.227  ; 9.227  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 9.922  ; 9.922  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 9.718  ; 9.718  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 9.864  ; 9.864  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 8.767  ; 8.767  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 8.838  ; 8.838  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 10.472 ; 10.472 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 10.817 ; 10.817 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 8.502  ; 8.502  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 10.195 ; 10.195 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 9.053  ; 9.053  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 11.648 ; 11.648 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 10.078 ; 10.078 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 9.513  ; 9.513  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 9.789  ; 9.789  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 9.346  ; 9.346  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 10.829 ; 10.829 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 9.042  ; 9.042  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 10.274 ; 10.274 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 9.109  ; 9.109  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 9.218  ; 9.218  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 8.407  ; 8.407  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 8.636  ; 8.636  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 11.157 ; 11.157 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 8.188  ; 8.188  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 9.802  ; 9.802  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 8.901  ; 8.901  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 11.098 ; 11.098 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 8.704  ; 8.704  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 9.427  ; 9.427  ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 12.331 ; 12.331 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 14.255 ; 14.255 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 14.211 ; 14.211 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 13.156 ; 13.156 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 14.347 ; 14.347 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 14.143 ; 14.143 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 13.088 ; 13.088 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 13.514 ; 13.514 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 12.994 ; 12.994 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 14.964 ; 14.964 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 13.922 ; 13.922 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 14.097 ; 14.097 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 13.408 ; 13.408 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 13.934 ; 13.934 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 12.391 ; 12.391 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 13.353 ; 13.353 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 14.477 ; 14.477 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 14.249 ; 14.249 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 14.014 ; 14.014 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 13.430 ; 13.430 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 12.618 ; 12.618 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 13.809 ; 13.809 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 12.332 ; 12.332 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 14.155 ; 14.155 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 13.203 ; 13.203 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 14.025 ; 14.025 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 12.331 ; 12.331 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 14.160 ; 14.160 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 13.174 ; 13.174 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 12.574 ; 12.574 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 13.912 ; 13.912 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 13.835 ; 13.835 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 14.658 ; 14.658 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 12.269 ; 12.269 ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 8.091  ;        ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 13.780 ; 13.780 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 17.808 ; 17.808 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 15.153 ; 15.153 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 15.546 ; 15.546 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 17.668 ; 17.668 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 16.544 ; 16.544 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 15.589 ; 15.589 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 15.721 ; 15.721 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 15.763 ; 15.763 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 15.229 ; 15.229 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 17.383 ; 17.383 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 14.267 ; 14.267 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 16.672 ; 16.672 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 15.203 ; 15.203 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 13.851 ; 13.851 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 19.226 ; 19.226 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 14.042 ; 14.042 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 14.946 ; 14.946 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 13.780 ; 13.780 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 14.790 ; 14.790 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 14.050 ; 14.050 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 15.933 ; 15.933 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 15.390 ; 15.390 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 15.952 ; 15.952 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 14.615 ; 14.615 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 14.124 ; 14.124 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 13.796 ; 13.796 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 15.123 ; 15.123 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 15.713 ; 15.713 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 15.949 ; 15.949 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 14.807 ; 14.807 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 16.771 ; 16.771 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 16.957 ; 16.957 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 13.318 ; 13.318 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 14.917 ; 14.917 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 16.375 ; 16.375 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 15.419 ; 15.419 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 14.202 ; 14.202 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 14.928 ; 14.928 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 14.186 ; 14.186 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 14.642 ; 14.642 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 16.315 ; 16.315 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 15.036 ; 15.036 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 15.964 ; 15.964 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 14.010 ; 14.010 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 15.586 ; 15.586 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 15.343 ; 15.343 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 15.541 ; 15.541 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 16.116 ; 16.116 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 15.156 ; 15.156 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 14.890 ; 14.890 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 14.694 ; 14.694 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 13.318 ; 13.318 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 13.989 ; 13.989 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 14.702 ; 14.702 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 14.150 ; 14.150 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 14.881 ; 14.881 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 13.702 ; 13.702 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 14.510 ; 14.510 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 16.969 ; 16.969 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 16.186 ; 16.186 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 14.481 ; 14.481 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 15.953 ; 15.953 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 14.056 ; 14.056 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 13.470 ; 13.470 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 14.510 ; 14.510 ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;        ; 8.091  ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 9.756  ; 9.756  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 13.144 ; 13.144 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 12.453 ; 12.453 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 11.603 ; 11.603 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 11.220 ; 11.220 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 13.123 ; 13.123 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 12.205 ; 12.205 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 12.141 ; 12.141 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 11.166 ; 11.166 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 10.678 ; 10.678 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 13.626 ; 13.626 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 10.621 ; 10.621 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 12.400 ; 12.400 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 13.258 ; 13.258 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 11.748 ; 11.748 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 12.688 ; 12.688 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 12.208 ; 12.208 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 9.756  ; 9.756  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 12.424 ; 12.424 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 10.994 ; 10.994 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 11.512 ; 11.512 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 9.789  ; 9.789  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 12.688 ; 12.688 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 11.323 ; 11.323 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 12.359 ; 12.359 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 12.507 ; 12.507 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 10.734 ; 10.734 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 13.643 ; 13.643 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 11.883 ; 11.883 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 13.659 ; 13.659 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 11.089 ; 11.089 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 13.884 ; 13.884 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 11.372 ; 11.372 ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 13.394 ; 13.394 ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 14.480 ; 14.480 ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 14.104 ; 14.104 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 16.361 ; 16.361 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 14.949 ; 14.949 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 17.739 ; 17.739 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 17.798 ; 17.798 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 18.523 ; 18.523 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 17.267 ; 17.267 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 17.292 ; 17.292 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 17.121 ; 17.121 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 16.234 ; 16.234 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 15.025 ; 15.025 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 15.424 ; 15.424 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 15.706 ; 15.706 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 15.337 ; 15.337 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 15.025 ; 15.025 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 18.150 ; 18.150 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 16.726 ; 16.726 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 17.009 ; 17.009 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 16.070 ; 16.070 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 14.426 ; 14.426 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 15.801 ; 15.801 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 14.104 ; 14.104 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 16.914 ; 16.914 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 14.711 ; 14.711 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 17.266 ; 17.266 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 15.923 ; 15.923 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 15.416 ; 15.416 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 17.886 ; 17.886 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 16.127 ; 16.127 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 15.551 ; 15.551 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 16.099 ; 16.099 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 16.353 ; 16.353 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 17.953 ; 17.953 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 15.241 ; 15.241 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 13.460 ; 13.460 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 14.308 ; 14.308 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 15.067 ; 15.067 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 14.268 ; 14.268 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 15.586 ; 15.586 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 15.266 ; 15.266 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 14.667 ; 14.667 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 14.971 ; 14.971 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 18.550 ; 18.550 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 16.478 ; 16.478 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 15.964 ; 15.964 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 13.769 ; 13.769 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 15.370 ; 15.370 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 15.341 ; 15.341 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 14.571 ; 14.571 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 17.125 ; 17.125 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 16.514 ; 16.514 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 14.808 ; 14.808 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 14.557 ; 14.557 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 15.983 ; 15.983 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 17.150 ; 17.150 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 13.460 ; 13.460 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 16.911 ; 16.911 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 14.859 ; 14.859 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 17.016 ; 17.016 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 14.771 ; 14.771 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 15.321 ; 15.321 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 14.054 ; 14.054 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 15.029 ; 15.029 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 16.338 ; 16.338 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 16.126 ; 16.126 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 14.820 ; 14.820 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 16.964 ; 16.964 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 11.489 ; 11.489 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 11.508 ; 11.508 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 11.489 ; 11.489 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 11.751 ; 11.751 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 11.815 ; 11.815 ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 8.318  ; 8.318  ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 11.836 ; 11.836 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 14.644 ; 14.644 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 13.555 ; 13.555 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 14.578 ; 14.578 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 16.205 ; 16.205 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 15.692 ; 15.692 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 14.956 ; 14.956 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 15.939 ; 15.939 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 13.728 ; 13.728 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 14.097 ; 14.097 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 13.690 ; 13.690 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 12.734 ; 12.734 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 13.463 ; 13.463 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 14.277 ; 14.277 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 11.836 ; 11.836 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 12.464 ; 12.464 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 12.944 ; 12.944 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 13.333 ; 13.333 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 12.780 ; 12.780 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 15.160 ; 15.160 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 13.198 ; 13.198 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 14.170 ; 14.170 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 12.987 ; 12.987 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 15.499 ; 15.499 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 13.598 ; 13.598 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 12.910 ; 12.910 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 14.257 ; 14.257 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 15.304 ; 15.304 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 13.408 ; 13.408 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 15.483 ; 15.483 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 15.358 ; 15.358 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 15.744 ; 15.744 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 14.978 ; 14.978 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 9.643  ; 9.643  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 10.011 ; 10.011 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 9.705  ; 9.705  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 9.643  ; 9.643  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 10.224 ; 10.224 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 10.077 ; 10.077 ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 9.654  ; 9.654  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 11.889 ; 11.889 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 12.417 ; 12.417 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 10.693 ; 10.693 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 11.388 ; 11.388 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 11.184 ; 11.184 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 11.330 ; 11.330 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 10.233 ; 10.233 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 10.304 ; 10.304 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 11.938 ; 11.938 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 12.283 ; 12.283 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 9.968  ; 9.968  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 11.661 ; 11.661 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 10.519 ; 10.519 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 13.114 ; 13.114 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 11.544 ; 11.544 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 10.979 ; 10.979 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 11.255 ; 11.255 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 10.812 ; 10.812 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 12.295 ; 12.295 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 10.508 ; 10.508 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 11.740 ; 11.740 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 10.575 ; 10.575 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 10.684 ; 10.684 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 9.873  ; 9.873  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 10.102 ; 10.102 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 12.623 ; 12.623 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 9.654  ; 9.654  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 11.268 ; 11.268 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 10.367 ; 10.367 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 12.564 ; 12.564 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 10.170 ; 10.170 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 10.893 ; 10.893 ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 13.797 ; 13.797 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 15.721 ; 15.721 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 15.677 ; 15.677 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 14.622 ; 14.622 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 15.813 ; 15.813 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 15.609 ; 15.609 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 14.554 ; 14.554 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 14.980 ; 14.980 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 14.460 ; 14.460 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 16.430 ; 16.430 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 15.388 ; 15.388 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 15.563 ; 15.563 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 14.874 ; 14.874 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 15.400 ; 15.400 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 13.857 ; 13.857 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 14.819 ; 14.819 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 15.943 ; 15.943 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 15.715 ; 15.715 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 15.480 ; 15.480 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 14.896 ; 14.896 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 14.084 ; 14.084 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 15.275 ; 15.275 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 13.798 ; 13.798 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 15.621 ; 15.621 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 14.669 ; 14.669 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 15.491 ; 15.491 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 13.797 ; 13.797 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 15.626 ; 15.626 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 14.640 ; 14.640 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 14.040 ; 14.040 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 15.378 ; 15.378 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 15.301 ; 15.301 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 16.124 ; 16.124 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 13.735 ; 13.735 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 9.639  ; 9.639  ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 10.633 ; 10.633 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 14.834 ; 14.834 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 13.256 ; 13.256 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 13.160 ; 13.160 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 14.291 ; 14.291 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 12.594 ; 12.594 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 12.825 ; 12.825 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 12.199 ; 12.199 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 13.153 ; 13.153 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 12.969 ; 12.969 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 14.478 ; 14.478 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 12.918 ; 12.918 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 13.576 ; 13.576 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 12.458 ; 12.458 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 11.107 ; 11.107 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 14.829 ; 14.829 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 11.154 ; 11.154 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 11.012 ; 11.012 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 10.948 ; 10.948 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 13.797 ; 13.797 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 10.694 ; 10.694 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 14.306 ; 14.306 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 12.971 ; 12.971 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 14.032 ; 14.032 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 11.595 ; 11.595 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 10.633 ; 10.633 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 12.682 ; 12.682 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 12.002 ; 12.002 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 13.906 ; 13.906 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 12.787 ; 12.787 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 11.408 ; 11.408 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 13.168 ; 13.168 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 13.615 ; 13.615 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 9.678  ; 9.678  ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 8.699  ; 8.699  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 8.699  ; 8.699  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 9.882  ; 9.882  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 9.814  ; 9.814  ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 8.956  ; 8.956  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 8.956  ; 8.956  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 9.994  ; 9.994  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 9.548  ; 9.548  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 12.061 ; 12.061 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 13.871 ; 13.871 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 15.562 ; 15.562 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 14.035 ; 14.035 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 13.004 ; 13.004 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 13.265 ; 13.265 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 14.068 ; 14.068 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 13.567 ; 13.567 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 14.505 ; 14.505 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 14.414 ; 14.414 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 14.139 ; 14.139 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 13.959 ; 13.959 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 14.670 ; 14.670 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 13.907 ; 13.907 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 14.931 ; 14.931 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 14.875 ; 14.875 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 13.579 ; 13.579 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 14.657 ; 14.657 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 13.151 ; 13.151 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 13.921 ; 13.921 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 12.603 ; 12.603 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 14.907 ; 14.907 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 12.516 ; 12.516 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 14.546 ; 14.546 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 12.061 ; 12.061 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 13.771 ; 13.771 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 16.737 ; 16.737 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 14.637 ; 14.637 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 13.442 ; 13.442 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 14.888 ; 14.888 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 13.116 ; 13.116 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 12.095 ; 12.095 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 12.913 ; 12.913 ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 9.582  ; 9.582  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 10.571 ; 10.571 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 9.897  ; 9.897  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 11.236 ; 11.236 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 9.582  ; 9.582  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 10.654 ; 10.654 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 10.891 ; 10.891 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 10.313 ; 10.313 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 11.634 ; 11.634 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 11.549 ; 11.549 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 11.328 ; 11.328 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 10.781 ; 10.781 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 10.936 ; 10.936 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 12.885 ; 12.885 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 12.880 ; 12.880 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 10.508 ; 10.508 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 11.248 ; 11.248 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 10.989 ; 10.989 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 11.345 ; 11.345 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 11.113 ; 11.113 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 12.013 ; 12.013 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 10.930 ; 10.930 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 10.738 ; 10.738 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 11.185 ; 11.185 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 11.556 ; 11.556 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 11.716 ; 11.716 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 11.192 ; 11.192 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 10.724 ; 10.724 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 10.490 ; 10.490 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 11.178 ; 11.178 ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 9.671  ; 9.671  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 12.453 ; 12.453 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 12.298 ; 12.298 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 10.902 ; 10.902 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 10.355 ; 10.355 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 11.460 ; 11.460 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 12.134 ; 12.134 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 11.066 ; 11.066 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 10.834 ; 10.834 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 10.056 ; 10.056 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 12.434 ; 12.434 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 10.570 ; 10.570 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 11.484 ; 11.484 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 11.858 ; 11.858 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 11.152 ; 11.152 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 12.570 ; 12.570 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 12.351 ; 12.351 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 9.671  ; 9.671  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 10.881 ; 10.881 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 11.765 ; 11.765 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 11.243 ; 11.243 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 10.534 ; 10.534 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 11.054 ; 11.054 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 12.019 ; 12.019 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 12.721 ; 12.721 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 11.252 ; 11.252 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 10.502 ; 10.502 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 11.946 ; 11.946 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 10.955 ; 10.955 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 12.622 ; 12.622 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 10.149 ; 10.149 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 12.268 ; 12.268 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 10.933 ; 10.933 ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 8.601  ; 8.601  ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 12.474 ; 12.474 ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 10.074 ; 10.074 ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 12.284 ; 12.284 ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 10.187 ; 10.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 12.601 ; 12.601 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 10.261 ; 10.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 11.838 ; 11.838 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 10.840 ; 10.840 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 12.816 ; 12.816 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 10.187 ; 10.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 10.683 ; 10.683 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 10.531 ; 10.531 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 11.219 ; 11.219 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 10.905 ; 10.905 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 17.769 ; 17.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 17.786 ; 17.786 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 17.663 ; 17.663 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 14.981 ; 14.981 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 11.204 ; 11.204 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 13.647 ; 13.647 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 13.667 ; 13.667 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 14.267 ; 14.267 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 13.769 ; 13.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 15.071 ; 15.071 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 15.821 ; 15.821 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 16.899 ; 16.899 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 17.288 ; 17.288 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 14.761 ; 14.761 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 14.587 ; 14.587 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 15.604 ; 15.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 13.762 ; 13.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 17.013 ; 17.013 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 15.217 ; 15.217 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 14.970 ; 14.970 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 16.154 ; 16.154 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 14.857 ; 14.857 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 11.901 ; 11.901 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 14.336 ; 14.336 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 13.309 ; 13.309 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 11.901 ; 11.901 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 13.588 ; 13.588 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 14.999 ; 14.999 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 12.176 ; 12.176 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 15.646 ; 15.646 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 13.067 ; 13.067 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 14.036 ; 14.036 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 16.519 ; 16.519 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 15.592 ; 15.592 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 14.614 ; 14.614 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 13.389 ; 13.389 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 15.166 ; 15.166 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 14.564 ; 14.564 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 13.390 ; 13.390 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 14.258 ; 14.258 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 14.420 ; 14.420 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 13.888 ; 13.888 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 12.035 ; 12.035 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 13.587 ; 13.587 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 12.842 ; 12.842 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 12.853 ; 12.853 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 12.359 ; 12.359 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 14.413 ; 14.413 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 13.270 ; 13.270 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 13.849 ; 13.849 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 14.825 ; 14.825 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 16.172 ; 16.172 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 15.091 ; 15.091 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 13.702 ; 13.702 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 13.384 ; 13.384 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 13.736 ; 13.736 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 15.165 ; 15.165 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 15.083 ; 15.083 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 14.291 ; 14.291 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 16.818 ; 16.818 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 14.407 ; 14.407 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 15.940 ; 15.940 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 14.150 ; 14.150 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 14.955 ; 14.955 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 14.261 ; 14.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 15.119 ; 15.119 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 14.624 ; 14.624 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 15.049 ; 15.049 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 14.889 ; 14.889 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 14.751 ; 14.751 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 14.648 ; 14.648 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 14.922 ; 14.922 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 14.365 ; 14.365 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 14.922 ; 14.922 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 14.298 ; 14.298 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 14.090 ; 14.090 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 13.736 ; 13.736 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 13.762 ; 13.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 15.733 ; 15.733 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 15.282 ; 15.282 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 15.022 ; 15.022 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 14.848 ; 14.848 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 14.777 ; 14.777 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 14.291 ; 14.291 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 14.598 ; 14.598 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 13.999 ; 13.999 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 14.447 ; 14.447 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 13.892 ; 13.892 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 11.725 ; 11.725 ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 10.714 ; 10.714 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 13.458 ; 13.458 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 11.518 ; 11.518 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 14.163 ; 14.163 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 14.184 ; 14.184 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 14.705 ; 14.705 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 14.485 ; 14.485 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 13.065 ; 13.065 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 13.246 ; 13.246 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 13.653 ; 13.653 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 10.714 ; 10.714 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 13.419 ; 13.419 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 12.460 ; 12.460 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 11.449 ; 11.449 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 12.281 ; 12.281 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 13.184 ; 13.184 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 13.838 ; 13.838 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 13.075 ; 13.075 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 12.617 ; 12.617 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 13.426 ; 13.426 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 12.445 ; 12.445 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 11.344 ; 11.344 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 14.255 ; 14.255 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 12.578 ; 12.578 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 13.410 ; 13.410 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 12.432 ; 12.432 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 12.192 ; 12.192 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 14.765 ; 14.765 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 11.749 ; 11.749 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 12.389 ; 12.389 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 12.700 ; 12.700 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 12.182 ; 12.182 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 14.081 ; 14.081 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 10.876 ; 10.876 ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 12.300 ; 12.300 ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 12.505 ; 12.505 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 12.904 ; 12.904 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 14.254 ; 14.254 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 12.884 ; 12.884 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 14.391 ; 14.391 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 13.603 ; 13.603 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 14.549 ; 14.549 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 13.896 ; 13.896 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 16.740 ; 16.740 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 15.856 ; 15.856 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 14.139 ; 14.139 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 13.718 ; 13.718 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 14.454 ; 14.454 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 13.905 ; 13.905 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 13.961 ; 13.961 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 15.884 ; 15.884 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 14.937 ; 14.937 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 14.575 ; 14.575 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 13.014 ; 13.014 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 16.586 ; 16.586 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 15.764 ; 15.764 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 13.665 ; 13.665 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 15.277 ; 15.277 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 14.524 ; 14.524 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 15.375 ; 15.375 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 14.032 ; 14.032 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 15.089 ; 15.089 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 12.505 ; 12.505 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 13.990 ; 13.990 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 15.273 ; 15.273 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 15.186 ; 15.186 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 13.445 ; 13.445 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 15.367 ; 15.367 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 7.473  ; 7.720  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.492  ; 7.733  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.473  ; 7.720  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.735  ; 7.810  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 7.799  ; 8.306  ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 13.033 ; 13.033 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 15.905 ; 15.905 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 14.450 ; 14.450 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 15.232 ; 15.232 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 15.990 ; 15.990 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 15.413 ; 15.413 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 16.151 ; 16.151 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 15.521 ; 15.521 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 15.006 ; 15.006 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 15.403 ; 15.403 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 16.058 ; 16.058 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 14.314 ; 14.314 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 15.839 ; 15.839 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 15.782 ; 15.782 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 14.915 ; 14.915 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 13.033 ; 13.033 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 15.108 ; 15.108 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 15.055 ; 15.055 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 15.200 ; 15.200 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 17.396 ; 17.396 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 14.966 ; 14.966 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 16.350 ; 16.350 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 15.777 ; 15.777 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 17.212 ; 17.212 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 15.069 ; 15.069 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 14.414 ; 14.414 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 15.324 ; 15.324 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 16.492 ; 16.492 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 14.568 ; 14.568 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 14.768 ; 14.768 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 16.910 ; 16.910 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 15.416 ; 15.416 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 16.555 ; 16.555 ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 10.535 ; 10.535 ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 10.934 ; 10.934 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 10.934 ; 10.934 ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 12.321 ; 12.321 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 13.688 ; 13.688 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 14.333 ; 14.333 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 13.002 ; 13.002 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 14.711 ; 14.711 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 13.892 ; 13.892 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 13.354 ; 13.354 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 13.415 ; 13.415 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 12.740 ; 12.740 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 14.968 ; 14.968 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 13.919 ; 13.919 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 14.150 ; 14.150 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 13.466 ; 13.466 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 13.970 ; 13.970 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 12.321 ; 12.321 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 13.481 ; 13.481 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 14.237 ; 14.237 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 14.605 ; 14.605 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 13.311 ; 13.311 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 13.757 ; 13.757 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 13.239 ; 13.239 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 14.011 ; 14.011 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 12.896 ; 12.896 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 14.478 ; 14.478 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 13.642 ; 13.642 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 14.516 ; 14.516 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 12.692 ; 12.692 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 14.630 ; 14.630 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 13.642 ; 13.642 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 12.815 ; 12.815 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 14.245 ; 14.245 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 14.150 ; 14.150 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 14.836 ; 14.836 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 13.186 ; 13.186 ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 10.605 ; 10.605 ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 10.605 ; 10.605 ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 8.257  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 8.813  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 10.506 ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 8.257  ;        ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 7.720  ; 7.473  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.733  ; 7.492  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.720  ; 7.473  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.810  ; 7.735  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 8.306  ; 7.799  ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;        ; 8.257  ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;        ; 8.813  ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;        ; 10.506 ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;        ; 8.257  ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -9.237 ; -58287.855    ;
; Controller:controller|state.S2 ; -6.435 ; -7.873        ;
; Controller:controller|state.S0 ; -2.570 ; -2.570        ;
; Controller:controller|state.S7 ; -1.618 ; -17.714       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Controller:controller|state.S7 ; -1.903 ; -11.036       ;
; Clk                            ; -1.757 ; -49.462       ;
; Controller:controller|state.S2 ; -0.359 ; -0.359        ;
; Controller:controller|state.S0 ; 0.273  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -1.627 ; -9610.430     ;
; Controller:controller|state.S0 ; 0.500  ; 0.000         ;
; Controller:controller|state.S2 ; 0.500  ; 0.000         ;
; Controller:controller|state.S7 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.237 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.254     ;
; -9.237 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.254     ;
; -9.237 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.254     ;
; -9.237 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.254     ;
; -9.237 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; AddrReg:addrReg|AddrReg_out[3]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.254     ;
; -9.216 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.150     ;
; -9.216 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.150     ;
; -9.216 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.150     ;
; -9.216 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.150     ;
; -9.216 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~224 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.150     ;
; -9.209 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.188     ;
; -9.209 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.188     ;
; -9.209 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.188     ;
; -9.209 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.188     ;
; -9.209 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~320 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.188     ;
; -9.208 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.187     ;
; -9.208 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.187     ;
; -9.208 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.187     ;
; -9.208 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.187     ;
; -9.208 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~352 ; Clk          ; Clk         ; 1.000        ; -0.053     ; 10.187     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.224     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.185     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.224     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.224     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.224     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; AddrReg:addrReg|AddrReg_out[4]      ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.224     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.185     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.185     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.185     ;
; -9.207 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~256 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.185     ;
; -9.197 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.152     ;
; -9.197 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.152     ;
; -9.197 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.152     ;
; -9.197 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.152     ;
; -9.197 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~707 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.152     ;
; -9.194 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.149     ;
; -9.194 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.149     ;
; -9.194 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.149     ;
; -9.194 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.149     ;
; -9.194 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~579 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.149     ;
; -9.188 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.146     ;
; -9.188 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.146     ;
; -9.188 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.146     ;
; -9.188 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.146     ;
; -9.188 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~99  ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.146     ;
; -9.184 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.142     ;
; -9.184 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.142     ;
; -9.184 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.142     ;
; -9.184 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.142     ;
; -9.184 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~3   ; Clk          ; Clk         ; 1.000        ; -0.074     ; 10.142     ;
; -9.179 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.113     ;
; -9.179 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.113     ;
; -9.179 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.113     ;
; -9.179 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.113     ;
; -9.179 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~160 ; Clk          ; Clk         ; 1.000        ; -0.098     ; 10.113     ;
; -9.164 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; AddrReg:addrReg|AddrReg_out[5]      ; Clk          ; Clk         ; 1.000        ; -0.019     ; 10.177     ;
; -9.164 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; AddrReg:addrReg|AddrReg_out[5]      ; Clk          ; Clk         ; 1.000        ; -0.019     ; 10.177     ;
; -9.164 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; AddrReg:addrReg|AddrReg_out[5]      ; Clk          ; Clk         ; 1.000        ; -0.019     ; 10.177     ;
; -9.164 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; AddrReg:addrReg|AddrReg_out[5]      ; Clk          ; Clk         ; 1.000        ; -0.019     ; 10.177     ;
; -9.164 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; AddrReg:addrReg|AddrReg_out[5]      ; Clk          ; Clk         ; 1.000        ; -0.019     ; 10.177     ;
; -9.126 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~450 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 10.069     ;
; -9.126 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~450 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 10.069     ;
; -9.126 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~450 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 10.069     ;
; -9.126 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~450 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 10.069     ;
; -9.126 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~450 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 10.069     ;
; -9.121 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; PC:pc|PC_out[4]                     ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.138     ;
; -9.121 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; PC:pc|PC_out[4]                     ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.138     ;
; -9.121 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; PC:pc|PC_out[4]                     ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.138     ;
; -9.121 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; PC:pc|PC_out[4]                     ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.138     ;
; -9.121 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; PC:pc|PC_out[4]                     ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.138     ;
; -9.119 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~577 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.074     ;
; -9.119 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~577 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.074     ;
; -9.119 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~577 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.074     ;
; -9.119 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~577 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.074     ;
; -9.119 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~577 ; Clk          ; Clk         ; 1.000        ; -0.077     ; 10.074     ;
; -9.113 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.091     ;
; -9.113 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.091     ;
; -9.113 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.091     ;
; -9.113 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.091     ;
; -9.113 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~288 ; Clk          ; Clk         ; 1.000        ; -0.054     ; 10.091     ;
; -9.112 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~131 ; Clk          ; Clk         ; 1.000        ; -0.038     ; 10.106     ;
; -9.112 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~131 ; Clk          ; Clk         ; 1.000        ; -0.038     ; 10.106     ;
; -9.112 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~131 ; Clk          ; Clk         ; 1.000        ; -0.038     ; 10.106     ;
; -9.112 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~131 ; Clk          ; Clk         ; 1.000        ; -0.038     ; 10.106     ;
; -9.112 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~131 ; Clk          ; Clk         ; 1.000        ; -0.038     ; 10.106     ;
; -9.104 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~64  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 10.065     ;
; -9.104 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~64  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 10.065     ;
; -9.104 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~64  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 10.065     ;
; -9.104 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~64  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 10.065     ;
; -9.104 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~64  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 10.065     ;
; -9.103 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~384 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.071     ;
; -9.103 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~384 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.071     ;
; -9.103 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~384 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.071     ;
; -9.103 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~384 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.071     ;
; -9.103 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~384 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.071     ;
; -9.102 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; MIPS_Register:register|register~448 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.070     ;
; -9.102 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; MIPS_Register:register|register~448 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.070     ;
; -9.102 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; MIPS_Register:register|register~448 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.070     ;
; -9.102 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; MIPS_Register:register|register~448 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.070     ;
; -9.102 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; MIPS_Register:register|register~448 ; Clk          ; Clk         ; 1.000        ; -0.064     ; 10.070     ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|state.S2'                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -6.435 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.816     ; 6.219      ;
; -6.435 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.816     ; 6.219      ;
; -6.435 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.816     ; 6.219      ;
; -6.435 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.816     ; 6.219      ;
; -6.435 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.816     ; 6.219      ;
; -6.033 ; IRegister:iregister|IR_out[19]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.730     ; 5.903      ;
; -5.992 ; IRegister:iregister|IR_out[16]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.771     ; 5.821      ;
; -5.986 ; IRegister:iregister|IR_out[18]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.776     ; 5.810      ;
; -5.920 ; IRegister:iregister|IR_out[17]                                                                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.767     ; 5.753      ;
; -5.911 ; MIPS_Register:register|register_rtl_0_bypass[4]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.750     ; 5.761      ;
; -5.890 ; MIPS_Register:register|register_rtl_0_bypass[2]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 5.704      ;
; -5.861 ; MIPS_Register:register|register_rtl_0_bypass[6]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.750     ; 5.711      ;
; -5.856 ; MIPS_Register:register|register_rtl_0_bypass[8]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.759     ; 5.697      ;
; -5.641 ; MIPS_Register:register|register_rtl_0_bypass[10]                                                                ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.778     ; 5.463      ;
; -5.525 ; MIPS_Register:register|register_rtl_0_bypass[0]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.778     ; 5.347      ;
; -5.499 ; MIPS_Register:register|register_rtl_0_bypass[9]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.778     ; 5.321      ;
; -5.418 ; MIPS_Register:register|register~772                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 5.232      ;
; -5.382 ; MIPS_Register:register|register_rtl_0_bypass[1]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.770     ; 5.212      ;
; -5.341 ; MIPS_Register:register|register~73                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.740     ; 5.201      ;
; -5.310 ; MIPS_Register:register|register_rtl_0_bypass[5]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.770     ; 5.140      ;
; -5.287 ; MIPS_Register:register|register~325                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.760     ; 5.127      ;
; -5.245 ; Controller:controller|RegDt0                                                                                    ; Controller:controller|_Overflow ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 1.000        ; -0.274     ; 5.571      ;
; -5.208 ; MIPS_Register:register|register~696                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 5.069      ;
; -5.205 ; MIPS_Register:register|register~672                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 5.014      ;
; -5.197 ; MIPS_Register:register|register~36                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.778     ; 5.019      ;
; -5.180 ; MIPS_Register:register|register~42                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 5.001      ;
; -5.168 ; MIPS_Register:register|register_rtl_0_bypass[72]                                                                ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 5.029      ;
; -5.160 ; MIPS_Register:register|register~83                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.755     ; 5.005      ;
; -5.156 ; MIPS_Register:register|register~815                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.998      ;
; -5.131 ; MIPS_Register:register|register~519                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.940      ;
; -5.131 ; MIPS_Register:register|register~392                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.940      ;
; -5.117 ; MIPS_Register:register|register~655                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.737     ; 4.980      ;
; -5.116 ; MIPS_Register:register|register~71                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.745     ; 4.971      ;
; -5.113 ; Controller:controller|RegDt0                                                                                    ; Controller:controller|_Overflow ; Controller:controller|state.S0 ; Controller:controller|state.S2 ; 0.500        ; 0.358      ; 5.571      ;
; -5.105 ; MIPS_Register:register|register~62                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.926      ;
; -5.098 ; MIPS_Register:register|register~768                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 4.912      ;
; -5.093 ; MIPS_Register:register|register~684                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.954      ;
; -5.068 ; MIPS_Register:register|register~819                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.910      ;
; -5.053 ; MIPS_Register:register|register~103                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.770     ; 4.883      ;
; -5.047 ; MIPS_Register:register|register~691                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.868      ;
; -5.045 ; MIPS_Register:register|register~200                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.761     ; 4.884      ;
; -5.042 ; MIPS_Register:register|register~130                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.761     ; 4.881      ;
; -5.041 ; MIPS_Register:register|register~67                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.770     ; 4.871      ;
; -5.036 ; PC:pc|PC_out[5]                                                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.797     ; 4.839      ;
; -5.011 ; MIPS_Register:register|register~35                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.832      ;
; -5.010 ; MIPS_Register:register|register_rtl_0_bypass[7]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.726     ; 4.884      ;
; -4.998 ; MIPS_Register:register|register~817                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.840      ;
; -4.998 ; MIPS_Register:register|register~65                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.819      ;
; -4.996 ; MIPS_Register:register|register~705                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.857      ;
; -4.995 ; MIPS_Register:register|register~501                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.755     ; 4.840      ;
; -4.987 ; MIPS_Register:register|register~801                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.829      ;
; -4.957 ; MIPS_Register:register|register_rtl_0_bypass[3]                                                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.726     ; 4.831      ;
; -4.932 ; MIPS_Register:register|register~437                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.749     ; 4.783      ;
; -4.929 ; MIPS_Register:register|register~709                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.726     ; 4.803      ;
; -4.920 ; MIPS_Register:register|register~879                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.725     ; 4.795      ;
; -4.919 ; MIPS_Register:register|register~776                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 4.733      ;
; -4.916 ; MIPS_Register:register|register~908                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.715     ; 4.801      ;
; -4.915 ; MIPS_Register:register|register~702                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.776      ;
; -4.913 ; MIPS_Register:register|register~695                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.734      ;
; -4.913 ; MIPS_Register:register|register~827                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.755      ;
; -4.906 ; MIPS_Register:register|register~192                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.718     ; 4.788      ;
; -4.900 ; MIPS_Register:register|register~896                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.737     ; 4.763      ;
; -4.900 ; MIPS_Register:register|register~50                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.761      ;
; -4.890 ; MIPS_Register:register|register~679                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.751      ;
; -4.888 ; MIPS_Register:register|register~904                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 4.702      ;
; -4.880 ; MIPS_Register:register|register~682                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.741      ;
; -4.874 ; MIPS_Register:register|register~727                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.735      ;
; -4.869 ; MIPS_Register:register|register~448                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.752     ; 4.717      ;
; -4.863 ; MIPS_Register:register|register~719                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.726     ; 4.737      ;
; -4.857 ; MIPS_Register:register|register~940                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.718      ;
; -4.834 ; MIPS_Register:register|register~748                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.751     ; 4.683      ;
; -4.831 ; MIPS_Register:register|register~337                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.738     ; 4.693      ;
; -4.830 ; MIPS_Register:register|register~1004                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.703     ; 4.727      ;
; -4.830 ; MIPS_Register:register|register~296                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.799     ; 4.631      ;
; -4.818 ; MIPS_Register:register|register~689                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.679      ;
; -4.814 ; MIPS_Register:register|register~263                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.785     ; 4.629      ;
; -4.814 ; MIPS_Register:register|register~48                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.779     ; 4.635      ;
; -4.801 ; MIPS_Register:register|register~306                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.717     ; 4.684      ;
; -4.798 ; MIPS_Register:register|register~481                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.755     ; 4.643      ;
; -4.795 ; MIPS_Register:register|register~179                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.761     ; 4.634      ;
; -4.794 ; MIPS_Register:register|register~198                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.790     ; 4.604      ;
; -4.792 ; MIPS_Register:register|register~1011                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.796     ; 4.596      ;
; -4.791 ; MIPS_Register:register|register~1007                                                                            ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.764     ; 4.627      ;
; -4.790 ; MIPS_Register:register|register~328                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.738     ; 4.652      ;
; -4.787 ; MIPS_Register:register|register~417                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.749     ; 4.638      ;
; -4.786 ; MIPS_Register:register|register~433                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.595      ;
; -4.785 ; MIPS_Register:register|register~692                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.646      ;
; -4.785 ; MIPS_Register:register|register~931                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.594      ;
; -4.779 ; MIPS_Register:register|register~992                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.750     ; 4.629      ;
; -4.770 ; MIPS_Register:register|register~821                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.758     ; 4.612      ;
; -4.769 ; MIPS_Register:register|register~643                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.578      ;
; -4.759 ; MIPS_Register:register|register~81                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.740     ; 4.619      ;
; -4.755 ; MIPS_Register:register|register~419                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.791     ; 4.564      ;
; -4.754 ; Controller:controller|ALU_SrcB[0]                                                                               ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; 0.500        ; -1.272     ; 3.582      ;
; -4.750 ; MIPS_Register:register|register~872                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.725     ; 4.625      ;
; -4.744 ; MIPS_Register:register|register~707                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.739     ; 4.605      ;
; -4.738 ; MIPS_Register:register|register~770                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.786     ; 4.552      ;
; -4.735 ; MIPS_Register:register|register~975                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.726     ; 4.609      ;
; -4.735 ; MIPS_Register:register|register~805                                                                             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.778     ; 4.557      ;
; -4.735 ; MIPS_Register:register|register~80                                                                              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 1.000        ; -0.770     ; 4.565      ;
+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|state.S0'                                                                                                                                ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.570 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.399     ; 1.081      ;
; -2.536 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.140     ; 1.306      ;
; -2.502 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.386     ; 1.026      ;
; -2.486 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.419     ; 0.977      ;
; -2.343 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.386     ; 0.867      ;
; -2.298 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; 0.500        ; -1.386     ; 0.822      ;
; -0.363 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 0.500        ; 0.658      ; 1.072      ;
; 0.137  ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 1.000        ; 0.658      ; 1.072      ;
+--------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|state.S7'                                                                                                                       ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                               ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.618 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.428      ; 1.984      ;
; -1.577 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.428      ; 1.943      ;
; -1.568 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.404      ; 1.910      ;
; -1.544 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.404      ; 1.886      ;
; -1.486 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.545      ; 2.058      ;
; -1.467 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.428      ; 1.833      ;
; -1.445 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.175      ; 1.558      ;
; -1.430 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.175      ; 1.543      ;
; -1.412 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.477      ; 2.002      ;
; -1.407 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.162      ; 1.507      ;
; -1.393 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.454      ; 1.945      ;
; -1.389 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.454      ; 1.942      ;
; -1.389 ; IRegister:iregister|IR_out[5]  ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.456      ; 1.948      ;
; -1.376 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.477      ; 1.966      ;
; -1.362 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.545      ; 1.934      ;
; -1.335 ; IRegister:iregister|IR_out[1]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.507      ; 1.951      ;
; -1.326 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.545      ; 1.898      ;
; -1.287 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.521      ; 1.835      ;
; -1.283 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.230      ; 1.608      ;
; -1.277 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.521      ; 1.825      ;
; -1.264 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.475      ; 1.833      ;
; -1.250 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.279      ; 1.556      ;
; -1.234 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.471      ; 1.803      ;
; -1.230 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.471      ; 1.800      ;
; -1.230 ; IRegister:iregister|IR_out[31] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.473      ; 1.806      ;
; -1.225 ; IRegister:iregister|IR_out[29] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.176      ; 1.547      ;
; -1.222 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.545      ;
; -1.221 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.453      ; 1.787      ;
; -1.220 ; IRegister:iregister|IR_out[1]  ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.478      ; 1.796      ;
; -1.218 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.542      ;
; -1.218 ; IRegister:iregister|IR_out[29] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.227      ; 1.548      ;
; -1.217 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.224      ; 1.554      ;
; -1.212 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.538      ; 1.777      ;
; -1.211 ; IRegister:iregister|IR_out[2]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.507      ; 1.827      ;
; -1.209 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.142      ; 1.289      ;
; -1.206 ; IRegister:iregister|IR_out[0]  ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.425      ; 1.569      ;
; -1.202 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.191      ; 1.479      ;
; -1.200 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.229      ; 1.523      ;
; -1.197 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.453      ; 1.763      ;
; -1.195 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.292      ; 1.514      ;
; -1.193 ; IRegister:iregister|IR_out[28] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.176      ; 1.515      ;
; -1.175 ; IRegister:iregister|IR_out[3]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.507      ; 1.791      ;
; -1.169 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.450      ; 1.705      ;
; -1.166 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.500      ; 1.775      ;
; -1.162 ; IRegister:iregister|IR_out[31] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.422      ; 1.730      ;
; -1.161 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.259      ; 1.447      ;
; -1.159 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.407      ; 1.705      ;
; -1.156 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.191      ; 1.460      ;
; -1.149 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.229      ; 1.472      ;
; -1.136 ; IRegister:iregister|IR_out[5]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.483      ; 1.728      ;
; -1.136 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.196      ; 1.426      ;
; -1.134 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.231      ; 1.462      ;
; -1.132 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.455      ;
; -1.128 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.452      ;
; -1.128 ; IRegister:iregister|IR_out[26] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.227      ; 1.458      ;
; -1.126 ; IRegister:iregister|IR_out[4]  ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.483      ; 1.718      ;
; -1.123 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.292      ; 1.442      ;
; -1.120 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.221      ; 1.450      ;
; -1.119 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.476      ; 1.690      ;
; -1.116 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.204      ; 1.406      ;
; -1.116 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.229      ; 1.439      ;
; -1.108 ; IRegister:iregister|IR_out[3]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.478      ; 1.685      ;
; -1.106 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.212      ; 1.416      ;
; -1.105 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[1]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.292      ; 1.424      ;
; -1.102 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.212      ; 1.413      ;
; -1.102 ; IRegister:iregister|IR_out[30] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.214      ; 1.419      ;
; -1.100 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.490      ; 1.687      ;
; -1.098 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.224      ; 1.435      ;
; -1.092 ; IRegister:iregister|IR_out[27] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.143      ; 1.381      ;
; -1.089 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.192      ; 1.379      ;
; -1.085 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.192      ; 1.376      ;
; -1.085 ; IRegister:iregister|IR_out[27] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.194      ; 1.382      ;
; -1.083 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.224      ; 1.420      ;
; -1.072 ; IRegister:iregister|IR_out[3]  ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.478      ; 1.648      ;
; -1.066 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.244      ; 1.407      ;
; -1.064 ; IRegister:iregister|IR_out[26] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.254      ; 1.427      ;
; -1.056 ; IRegister:iregister|IR_out[3]  ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.480      ; 1.639      ;
; -1.053 ; IRegister:iregister|IR_out[4]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.454      ; 1.606      ;
; -1.051 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.230      ; 1.376      ;
; -1.050 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcB[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.211      ; 1.358      ;
; -1.044 ; IRegister:iregister|IR_out[27] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.197      ; 1.336      ;
; -1.038 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.241      ; 1.388      ;
; -1.032 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALU_op[2]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.254      ; 1.395      ;
; -1.026 ; IRegister:iregister|IR_out[1]  ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.480      ; 1.609      ;
; -1.026 ; IRegister:iregister|IR_out[30] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.163      ; 1.335      ;
; -1.001 ; IRegister:iregister|IR_out[4]  ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.456      ; 1.560      ;
; -1.000 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.424      ; 1.563      ;
; -0.994 ; IRegister:iregister|IR_out[31] ; Controller:controller|ALU_op[0]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.421      ; 1.353      ;
; -0.988 ; IRegister:iregister|IR_out[29] ; Controller:controller|ALUShift_Sel    ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.178      ; 1.305      ;
; -0.987 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_op[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.310      ;
; -0.984 ; IRegister:iregister|IR_out[26] ; Controller:controller|Ex_top          ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.176      ; 1.306      ;
; -0.983 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.225      ; 1.307      ;
; -0.983 ; IRegister:iregister|IR_out[28] ; Controller:controller|Shift_amountSrc ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.227      ; 1.313      ;
; -0.976 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcB[1]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.217      ; 1.288      ;
; -0.972 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.211      ; 1.296      ;
; -0.967 ; IRegister:iregister|IR_out[1]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.478      ; 1.544      ;
; -0.966 ; IRegister:iregister|IR_out[30] ; Controller:controller|ALU_SrcA        ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.216      ; 1.276      ;
; -0.965 ; IRegister:iregister|IR_out[2]  ; Controller:controller|Shift_op[0]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.478      ; 1.542      ;
; -0.944 ; IRegister:iregister|IR_out[28] ; Controller:controller|ALU_SrcB[2]     ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.204      ; 1.234      ;
; -0.942 ; IRegister:iregister|IR_out[0]  ; Controller:controller|ALU_op[3]       ; Clk          ; Controller:controller|state.S7 ; 0.500        ; 0.474      ; 1.529      ;
+--------+--------------------------------+---------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|state.S7'                                                                                                                                           ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.903 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.336      ; 0.574      ;
; -1.403 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.336      ; 0.574      ;
; -1.334 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.268      ; 1.075      ;
; -1.220 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcA        ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.273      ; 1.194      ;
; -1.219 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.274      ; 1.196      ;
; -1.200 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.298      ; 1.239      ;
; -1.126 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.219      ; 1.234      ;
; -1.118 ; Controller:controller|state.S2  ; Controller:controller|Ex_top          ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.220      ; 1.243      ;
; -0.976 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.288      ; 1.453      ;
; -0.940 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 0.000        ; 2.248      ; 1.449      ;
; -0.834 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.268      ; 1.075      ;
; -0.720 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcA        ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.273      ; 1.194      ;
; -0.719 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.274      ; 1.196      ;
; -0.700 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.298      ; 1.239      ;
; -0.626 ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]       ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.219      ; 1.234      ;
; -0.618 ; Controller:controller|state.S2  ; Controller:controller|Ex_top          ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.220      ; 1.243      ;
; -0.476 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.288      ; 1.453      ;
; -0.440 ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]     ; Controller:controller|state.S2 ; Controller:controller|state.S7 ; -0.500       ; 2.248      ; 1.449      ;
; 0.036  ; Controller:controller|state.S12 ; Controller:controller|PC_source[1]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.487      ; 0.523      ;
; 0.110  ; Controller:controller|state.S13 ; Controller:controller|PC_source[1]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.487      ; 0.597      ;
; 0.278  ; Controller:controller|state.S1  ; Controller:controller|IR_write_en     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.078      ; 0.356      ;
; 0.316  ; Controller:controller|state.S11 ; Controller:controller|PC_source[0]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.414      ; 0.730      ;
; 0.376  ; Controller:controller|state.S10 ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.484      ; 0.860      ;
; 0.452  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.278      ; 0.730      ;
; 0.457  ; Controller:controller|state.S9  ; Controller:controller|PC_source[0]    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.419      ; 0.876      ;
; 0.545  ; Controller:controller|state.S1  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.493      ; 1.038      ;
; 0.587  ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.164      ; 0.751      ;
; 0.593  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.240      ; 0.833      ;
; 0.638  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.479      ; 1.117      ;
; 0.665  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.161      ; 0.826      ;
; 0.684  ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.210      ; 0.894      ;
; 0.691  ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.215      ; 0.906      ;
; 0.692  ; Controller:controller|state.S11 ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.469      ; 1.161      ;
; 0.738  ; Controller:controller|state.S3  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.425      ; 1.163      ;
; 0.747  ; Controller:controller|state.S11 ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.415      ; 1.162      ;
; 0.777  ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.211      ; 0.988      ;
; 0.780  ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.211      ; 0.991      ;
; 0.781  ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.213      ; 0.994      ;
; 0.825  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.478      ; 1.303      ;
; 0.833  ; Controller:controller|state.S9  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.474      ; 1.307      ;
; 0.881  ; Controller:controller|state.S3  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.478      ; 1.359      ;
; 0.888  ; Controller:controller|state.S9  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.420      ; 1.308      ;
; 0.907  ; Controller:controller|state.S5  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.478      ; 1.385      ;
; 0.943  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.477      ; 0.920      ;
; 0.949  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.475      ; 0.924      ;
; 0.987  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.475      ; 0.962      ;
; 1.031  ; Controller:controller|state.S4  ; Controller:controller|IorD            ; Clk                            ; Controller:controller|state.S7 ; 0.000        ; 0.478      ; 1.509      ;
; 1.119  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.292      ; 0.911      ;
; 1.156  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.211      ; 0.867      ;
; 1.160  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.254      ; 0.914      ;
; 1.206  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.254      ; 0.960      ;
; 1.232  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.175      ; 0.907      ;
; 1.239  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.504      ; 1.243      ;
; 1.253  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.216      ; 0.969      ;
; 1.263  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.254      ; 1.017      ;
; 1.273  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.241      ; 1.014      ;
; 1.279  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.470      ; 1.249      ;
; 1.303  ; IRegister:iregister|IR_out[27]  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.143      ; 0.946      ;
; 1.308  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.230      ; 1.038      ;
; 1.308  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.542      ; 1.350      ;
; 1.333  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.230      ; 1.063      ;
; 1.347  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.162      ; 1.009      ;
; 1.392  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.178      ; 1.070      ;
; 1.408  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.224      ; 1.132      ;
; 1.410  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.176      ; 1.086      ;
; 1.429  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.454      ; 1.383      ;
; 1.432  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.421      ; 1.353      ;
; 1.458  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.224      ; 1.182      ;
; 1.459  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.244      ; 1.203      ;
; 1.477  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[0]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.425      ; 1.402      ;
; 1.484  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.292      ; 1.276      ;
; 1.494  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.145      ; 1.139      ;
; 1.504  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.244      ; 1.248      ;
; 1.511  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.165      ; 1.176      ;
; 1.511  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.224      ; 1.235      ;
; 1.513  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.197      ; 1.210      ;
; 1.518  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.171      ; 1.189      ;
; 1.518  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.480      ; 1.498      ;
; 1.519  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.196      ; 1.215      ;
; 1.522  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.292      ; 1.314      ;
; 1.527  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.204      ; 1.231      ;
; 1.529  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.478      ; 1.507      ;
; 1.530  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[2]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.500      ; 1.530      ;
; 1.530  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[2]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.204      ; 1.234      ;
; 1.537  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.178      ; 1.215      ;
; 1.555  ; IRegister:iregister|IR_out[0]   ; Controller:controller|ALU_op[3]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.474      ; 1.529      ;
; 1.558  ; IRegister:iregister|IR_out[26]  ; Controller:controller|Ex_top          ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.176      ; 1.234      ;
; 1.564  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.478      ; 1.542      ;
; 1.566  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.478      ; 1.544      ;
; 1.567  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.475      ; 1.542      ;
; 1.571  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.217      ; 1.288      ;
; 1.582  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[0]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.225      ; 1.307      ;
; 1.583  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.476      ; 1.559      ;
; 1.585  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.225      ; 1.310      ;
; 1.586  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.227      ; 1.313      ;
; 1.587  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALU_SrcA        ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.229      ; 1.316      ;
; 1.603  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALU_op[1]       ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.279      ; 1.382      ;
; 1.604  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_amountSrc ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.456      ; 1.560      ;
; 1.614  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[1]     ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.230      ; 1.344      ;
; 1.627  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALUShift_Sel    ; Clk                            ; Controller:controller|state.S7 ; -0.500       ; 0.178      ; 1.305      ;
+--------+---------------------------------+---------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                            ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.757 ; Controller:controller|state.S2 ; Controller:controller|state.S6                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 2.058      ; 0.594      ;
; -1.732 ; Controller:controller|state.S0 ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 1.806      ; 0.367      ;
; -1.319 ; Controller:controller|state.S0 ; Controller:controller|state.S1                                                                                  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 1.795      ; 0.769      ;
; -1.257 ; Controller:controller|state.S2 ; Controller:controller|state.S6                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 2.058      ; 0.594      ;
; -1.232 ; Controller:controller|state.S0 ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.806      ; 0.367      ;
; -1.125 ; Controller:controller|state.S2 ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.806      ; 0.974      ;
; -0.868 ; Controller:controller|state.S2 ; Controller:controller|state.S8                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.953      ; 1.378      ;
; -0.819 ; Controller:controller|state.S0 ; Controller:controller|state.S1                                                                                  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.795      ; 0.769      ;
; -0.809 ; Controller:controller|state.S2 ; Controller:controller|state.S12                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.804      ; 1.288      ;
; -0.808 ; Controller:controller|state.S2 ; Controller:controller|state.S13                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.804      ; 1.289      ;
; -0.774 ; Controller:controller|state.S2 ; Controller:controller|state.S9                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.799      ; 1.318      ;
; -0.762 ; Controller:controller|state.S2 ; Controller:controller|state.S10                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.804      ; 1.335      ;
; -0.653 ; Controller:controller|state.S2 ; Controller:controller|state.S3                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.795      ; 1.435      ;
; -0.635 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[14]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.787      ; 1.445      ;
; -0.635 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[6]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.787      ; 1.445      ;
; -0.629 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[27]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.778      ; 1.442      ;
; -0.625 ; Controller:controller|state.S2 ; Controller:controller|state.S0                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.806      ; 0.974      ;
; -0.623 ; Controller:controller|state.S2 ; Controller:controller|state.S5                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.795      ; 1.465      ;
; -0.621 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[8]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.768      ; 1.440      ;
; -0.617 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[16]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.769      ; 1.445      ;
; -0.616 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[31]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.777      ; 1.454      ;
; -0.616 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[23]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.777      ; 1.454      ;
; -0.616 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[30]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.777      ; 1.454      ;
; -0.616 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[0]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.777      ; 1.454      ;
; -0.611 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[18]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.769      ; 1.451      ;
; -0.611 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[10]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.769      ; 1.451      ;
; -0.599 ; Controller:controller|state.S7 ; MIPS_Register:register|register~519                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.501      ;
; -0.590 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[9]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.794      ; 1.497      ;
; -0.542 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[17]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.787      ; 1.538      ;
; -0.536 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[1]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.543      ;
; -0.518 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[25]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.779      ; 1.554      ;
; -0.514 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[15]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.766      ; 1.545      ;
; -0.470 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[9]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.759      ; 1.582      ;
; -0.470 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[20]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.759      ; 1.582      ;
; -0.447 ; Controller:controller|state.S7 ; MIPS_Register:register|register~161                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.801      ; 1.647      ;
; -0.441 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[1]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.801      ; 1.653      ;
; -0.440 ; Controller:controller|state.S7 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.828      ; 1.667      ;
; -0.436 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[21]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.747      ; 1.604      ;
; -0.427 ; Controller:controller|state.S7 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.828      ; 1.680      ;
; -0.419 ; Controller:controller|state.S7 ; MIPS_Register:register|register~353                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.801      ; 1.675      ;
; -0.417 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[5]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.662      ;
; -0.411 ; Controller:controller|state.S7 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.828      ; 1.696      ;
; -0.384 ; Controller:controller|state.S7 ; MIPS_Register:register|register~731                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.695      ;
; -0.383 ; Controller:controller|state.S7 ; MIPS_Register:register|register~728                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.696      ;
; -0.375 ; Controller:controller|state.S7 ; MIPS_Register:register|register~419                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.725      ;
; -0.374 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[12]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.757      ; 1.676      ;
; -0.371 ; Controller:controller|state.S7 ; MIPS_Register:register|register~931                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.729      ;
; -0.368 ; Controller:controller|state.S2 ; Controller:controller|state.S8                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.953      ; 1.378      ;
; -0.366 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[2]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.786      ; 1.713      ;
; -0.360 ; Controller:controller|state.S7 ; MIPS_Register:register|register~643                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.740      ;
; -0.357 ; Controller:controller|state.S7 ; MIPS_Register:register|register~451                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.806      ; 1.742      ;
; -0.355 ; Controller:controller|state.S7 ; MIPS_Register:register|register~195                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.806      ; 1.744      ;
; -0.355 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[11]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.746      ; 1.684      ;
; -0.350 ; Controller:controller|state.S7 ; MIPS_Register:register|register~647                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.750      ;
; -0.349 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[22]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.760      ; 1.704      ;
; -0.341 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[29]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.744      ; 1.696      ;
; -0.340 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[13]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.801      ; 1.754      ;
; -0.335 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[28]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.733      ; 1.691      ;
; -0.325 ; Controller:controller|state.S7 ; MIPS_Register:register|register~769                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.802      ; 1.770      ;
; -0.309 ; Controller:controller|state.S2 ; Controller:controller|state.S12                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.804      ; 1.288      ;
; -0.309 ; Controller:controller|state.S7 ; MIPS_Register:register|register~193                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.806      ; 1.790      ;
; -0.308 ; Controller:controller|state.S2 ; Controller:controller|state.S13                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.804      ; 1.289      ;
; -0.305 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[26]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.736      ; 1.724      ;
; -0.304 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[0]                                                                 ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.794      ; 1.783      ;
; -0.302 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[24]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.760      ; 1.751      ;
; -0.290 ; Controller:controller|state.S7 ; MIPS_Register:register|register~65                                                                              ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.795      ; 1.798      ;
; -0.288 ; Controller:controller|state.S7 ; MIPS_Register:register|register~321                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.795      ; 1.800      ;
; -0.284 ; Controller:controller|state.S7 ; MIPS_Register:register|register~865                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.818      ; 1.827      ;
; -0.274 ; Controller:controller|state.S2 ; Controller:controller|state.S9                                                                                  ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.799      ; 1.318      ;
; -0.266 ; Controller:controller|state.S7 ; MIPS_Register:register|register~715                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.767      ; 1.794      ;
; -0.265 ; Controller:controller|state.S7 ; MIPS_Register:register|register~459                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.767      ; 1.795      ;
; -0.265 ; Controller:controller|state.S7 ; MIPS_Register:register|register~961                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.812      ; 1.840      ;
; -0.262 ; Controller:controller|state.S2 ; Controller:controller|state.S10                                                                                 ; Controller:controller|state.S2 ; Clk         ; -0.500       ; 1.804      ; 1.335      ;
; -0.254 ; Controller:controller|state.S7 ; MIPS_Register:register|register~263                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.801      ; 1.840      ;
; -0.247 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[7]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.813      ; 1.859      ;
; -0.247 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[5]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.813      ; 1.859      ;
; -0.240 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[4]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.817      ; 1.870      ;
; -0.240 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[3]                                                                                  ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.817      ; 1.870      ;
; -0.229 ; Controller:controller|state.S7 ; MIPS_Register:register|register~935                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.871      ;
; -0.229 ; Controller:controller|state.S7 ; MIPS_Register:register|register~289                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.815      ; 1.879      ;
; -0.224 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[15]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.855      ;
; -0.224 ; Controller:controller|state.S7 ; MIPS_Register:register|register~771                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.812      ; 1.881      ;
; -0.223 ; Controller:controller|state.S7 ; MIPS_Register:register|register~993                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.766      ; 1.836      ;
; -0.219 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[29]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.777      ; 1.851      ;
; -0.219 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[27]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.777      ; 1.851      ;
; -0.218 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[73]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.786      ; 1.861      ;
; -0.216 ; Controller:controller|state.S7 ; MIPS_Register:register|register~295                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.801      ; 1.878      ;
; -0.216 ; Controller:controller|state.S7 ; MIPS_Register:register|register_rtl_0_bypass[31]                                                                ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.777      ; 1.854      ;
; -0.211 ; Controller:controller|state.S7 ; MIPS_Register:register|register~963                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.812      ; 1.894      ;
; -0.205 ; Controller:controller|state.S7 ; MIPS_Register:register|register~929                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.811      ; 1.899      ;
; -0.203 ; Controller:controller|state.S7 ; MIPS_Register:register|register~199                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.806      ; 1.896      ;
; -0.200 ; Controller:controller|state.S7 ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg1  ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.827      ; 1.906      ;
; -0.196 ; Controller:controller|state.S7 ; MIPS_Register:register|register~641                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.807      ; 1.904      ;
; -0.193 ; Controller:controller|state.S7 ; MIPS_Register:register|register~257                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.815      ; 1.915      ;
; -0.193 ; Controller:controller|state.S7 ; MIPS_Register:register|register~918                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.731      ; 1.831      ;
; -0.191 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[19]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.741      ; 1.843      ;
; -0.190 ; Controller:controller|state.S7 ; MIPS_Register:register|register~225                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.815      ; 1.918      ;
; -0.188 ; Controller:controller|state.S7 ; MIPS_Register:register|register~163                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.794      ; 1.899      ;
; -0.188 ; Controller:controller|state.S7 ; MIPS_Register:register|register~129                                                                             ; Controller:controller|state.S7 ; Clk         ; 0.000        ; 1.815      ; 1.920      ;
; -0.177 ; Controller:controller|state.S2 ; AddrReg:addrReg|AddrReg_out[13]                                                                                 ; Controller:controller|state.S2 ; Clk         ; 0.000        ; 1.754      ; 1.870      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|state.S2'                                                                                                                                                      ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.359 ; Controller:controller|state.S2                   ; Controller:controller|RegDt0    ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0.000        ; 1.290      ; 1.072      ;
; 0.141  ; Controller:controller|state.S2                   ; Controller:controller|RegDt0    ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; -0.500       ; 1.290      ; 1.072      ;
; 1.576  ; IRegister:iregister|IR_out[29]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.754     ; 0.822      ;
; 1.621  ; IRegister:iregister|IR_out[26]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.754     ; 0.867      ;
; 1.764  ; IRegister:iregister|IR_out[27]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.787     ; 0.977      ;
; 1.780  ; IRegister:iregister|IR_out[28]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.754     ; 1.026      ;
; 1.814  ; IRegister:iregister|IR_out[31]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.508     ; 1.306      ;
; 1.848  ; IRegister:iregister|IR_out[30]                   ; Controller:controller|RegDt0    ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.767     ; 1.081      ;
; 2.338  ; PC:pc|PC_out[26]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.720     ; 1.618      ;
; 2.384  ; PC:pc|PC_out[28]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.717     ; 1.667      ;
; 2.562  ; PC:pc|PC_out[24]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.745     ; 1.817      ;
; 2.644  ; PC:pc|PC_out[21]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.731     ; 1.913      ;
; 2.646  ; PC:pc|PC_out[27]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 1.884      ;
; 2.756  ; Controller:controller|ALU_op[3]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.252     ; 1.004      ;
; 2.791  ; MIPS_Register:register|register_rtl_0_bypass[67] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 2.065      ;
; 2.792  ; Controller:controller|ALU_op[1]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.320     ; 0.972      ;
; 2.853  ; Controller:controller|RegDt0                     ; Controller:controller|_Overflow ; Controller:controller|state.S0 ; Controller:controller|state.S2 ; -0.500       ; 0.358      ; 2.711      ;
; 2.860  ; PC:pc|PC_out[31]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.761     ; 2.099      ;
; 2.867  ; MIPS_Register:register|register_rtl_0_bypass[71] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 2.141      ;
; 2.872  ; PC:pc|PC_out[19]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.725     ; 2.147      ;
; 2.875  ; MIPS_Register:register|register_rtl_0_bypass[53] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.738     ; 2.137      ;
; 2.892  ; PC:pc|PC_out[25]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.763     ; 2.129      ;
; 2.953  ; MIPS_Register:register|register_rtl_0_bypass[69] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 2.227      ;
; 2.957  ; MIPS_Register:register|register_rtl_0_bypass[3]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 2.231      ;
; 2.985  ; Controller:controller|RegDt0                     ; Controller:controller|_Overflow ; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0.000        ; -0.274     ; 2.711      ;
; 2.987  ; PC:pc|PC_out[17]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.771     ; 2.216      ;
; 2.990  ; MIPS_Register:register|register_rtl_0_bypass[57] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.739     ; 2.251      ;
; 3.009  ; Controller:controller|ALU_op[2]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.282     ; 1.227      ;
; 3.010  ; MIPS_Register:register|register_rtl_0_bypass[7]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 2.284      ;
; 3.063  ; MIPS_Register:register|register_rtl_0_bypass[55] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.739     ; 2.324      ;
; 3.082  ; MIPS_Register:register|register_rtl_0_bypass[41] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.733     ; 2.349      ;
; 3.105  ; PC:pc|PC_out[30]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.761     ; 2.344      ;
; 3.108  ; PC:pc|PC_out[11]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.730     ; 2.378      ;
; 3.153  ; PC:pc|PC_out[29]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.728     ; 2.425      ;
; 3.159  ; IRegister:iregister|IR_out[9]                    ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.767     ; 2.392      ;
; 3.168  ; MIPS_Register:register|register_rtl_0_bypass[72] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.739     ; 2.429      ;
; 3.169  ; IRegister:iregister|IR_out[8]                    ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.771     ; 2.398      ;
; 3.179  ; MIPS_Register:register|register_rtl_0_bypass[47] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 2.417      ;
; 3.220  ; IRegister:iregister|IR_out[13]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.778     ; 2.442      ;
; 3.236  ; MIPS_Register:register|register_rtl_0_bypass[49] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.760     ; 2.476      ;
; 3.261  ; MIPS_Register:register|register_rtl_0_bypass[51] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 2.499      ;
; 3.266  ; IRegister:iregister|IR_out[10]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.776     ; 2.490      ;
; 3.270  ; PC:pc|PC_out[22]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.744     ; 2.526      ;
; 3.308  ; MIPS_Register:register|register_rtl_0_bypass[61] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.538      ;
; 3.310  ; MIPS_Register:register|register_rtl_0_bypass[5]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.540      ;
; 3.327  ; MIPS_Register:register|register_rtl_0_bypass[73] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.557      ;
; 3.329  ; IRegister:iregister|IR_out[15]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.749     ; 2.580      ;
; 3.364  ; MIPS_Register:register|register_rtl_0_bypass[65] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.760     ; 2.604      ;
; 3.375  ; MIPS_Register:register|register_rtl_0_bypass[43] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 2.613      ;
; 3.382  ; MIPS_Register:register|register_rtl_0_bypass[1]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.612      ;
; 3.385  ; PC:pc|PC_out[9]                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.743     ; 2.642      ;
; 3.398  ; MIPS_Register:register|register_rtl_0_bypass[45] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 2.636      ;
; 3.424  ; PC:pc|PC_out[15]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.750     ; 2.674      ;
; 3.466  ; PC:pc|PC_out[23]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.761     ; 2.705      ;
; 3.486  ; PC:pc|PC_out[13]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.738     ; 2.748      ;
; 3.499  ; MIPS_Register:register|register_rtl_0_bypass[9]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.778     ; 2.721      ;
; 3.523  ; Controller:controller|ALU_op[0]                  ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.203     ; 1.820      ;
; 3.525  ; MIPS_Register:register|register_rtl_0_bypass[0]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.778     ; 2.747      ;
; 3.549  ; MIPS_Register:register|register~767              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.706     ; 2.843      ;
; 3.555  ; IRegister:iregister|IR_out[11]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.788     ; 2.767      ;
; 3.571  ; MIPS_Register:register|register~761              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.764     ; 2.807      ;
; 3.579  ; MIPS_Register:register|register_rtl_0_bypass[33] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.760     ; 2.819      ;
; 3.626  ; MIPS_Register:register|register_rtl_0_bypass[23] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.739     ; 2.887      ;
; 3.641  ; MIPS_Register:register|register_rtl_0_bypass[10] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.778     ; 2.863      ;
; 3.652  ; MIPS_Register:register|register~479              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.752     ; 2.900      ;
; 3.654  ; MIPS_Register:register|register_rtl_0_bypass[63] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.884      ;
; 3.656  ; MIPS_Register:register|register~734              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.731     ; 2.925      ;
; 3.660  ; Controller:controller|ALU_SrcA                   ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.257     ; 1.903      ;
; 3.683  ; MIPS_Register:register|register_rtl_0_bypass[59] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 2.913      ;
; 3.691  ; PC:pc|PC_out[1]                                  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.785     ; 2.906      ;
; 3.702  ; MIPS_Register:register|register~1023             ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.706     ; 2.996      ;
; 3.705  ; Controller:controller|ALU_SrcB[2]                ; Controller:controller|_Overflow ; Controller:controller|state.S7 ; Controller:controller|state.S2 ; -0.500       ; -1.232     ; 1.973      ;
; 3.708  ; PC:pc|PC_out[12]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.741     ; 2.967      ;
; 3.719  ; MIPS_Register:register|register_rtl_0_bypass[35] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.760     ; 2.959      ;
; 3.739  ; PC:pc|PC_out[10]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.753     ; 2.986      ;
; 3.753  ; PC:pc|PC_out[20]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.743     ; 3.010      ;
; 3.772  ; MIPS_Register:register|register~319              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.762     ; 3.010      ;
; 3.793  ; PC:pc|PC_out[14]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.771     ; 3.022      ;
; 3.793  ; MIPS_Register:register|register_rtl_0_bypass[13] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.785     ; 3.008      ;
; 3.798  ; MIPS_Register:register|register~639              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.703     ; 3.095      ;
; 3.799  ; MIPS_Register:register|register~927              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.737     ; 3.062      ;
; 3.811  ; MIPS_Register:register|register~747              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.751     ; 3.060      ;
; 3.813  ; MIPS_Register:register|register_rtl_0_bypass[37] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.738     ; 3.075      ;
; 3.813  ; MIPS_Register:register|register~415              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.752     ; 3.061      ;
; 3.834  ; MIPS_Register:register|register~863              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.726     ; 3.108      ;
; 3.849  ; MIPS_Register:register|register~633              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.764     ; 3.085      ;
; 3.856  ; MIPS_Register:register|register_rtl_0_bypass[8]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.759     ; 3.097      ;
; 3.861  ; MIPS_Register:register|register_rtl_0_bypass[6]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.750     ; 3.111      ;
; 3.862  ; MIPS_Register:register|register~217              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.718     ; 3.144      ;
; 3.881  ; PC:pc|PC_out[18]                                 ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.753     ; 3.128      ;
; 3.882  ; MIPS_Register:register|register_rtl_0_bypass[17] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.785     ; 3.097      ;
; 3.888  ; MIPS_Register:register|register_rtl_0_bypass[15] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.770     ; 3.118      ;
; 3.890  ; MIPS_Register:register|register_rtl_0_bypass[2]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.786     ; 3.104      ;
; 3.891  ; IRegister:iregister|IR_out[20]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.767     ; 3.124      ;
; 3.898  ; MIPS_Register:register|register~350              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.763     ; 3.135      ;
; 3.899  ; MIPS_Register:register|register~505              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.755     ; 3.144      ;
; 3.901  ; MIPS_Register:register|register~683              ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.739     ; 3.162      ;
; 3.902  ; MIPS_Register:register|register_rtl_0_bypass[39] ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.761     ; 3.141      ;
; 3.910  ; IRegister:iregister|IR_out[12]                   ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.785     ; 3.125      ;
; 3.911  ; MIPS_Register:register|register_rtl_0_bypass[4]  ; Controller:controller|_Overflow ; Clk                            ; Controller:controller|state.S2 ; 0.000        ; -0.750     ; 3.161      ;
+--------+--------------------------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|state.S0'                                                                                                                                ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.273 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 0.000        ; 0.658      ; 1.072      ;
; 0.773 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Controller:controller|state.S2 ; Controller:controller|state.S0 ; -0.500       ; 0.658      ; 1.072      ;
; 2.708 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.386     ; 0.822      ;
; 2.753 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.386     ; 0.867      ;
; 2.896 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.419     ; 0.977      ;
; 2.912 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.386     ; 1.026      ;
; 2.946 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.140     ; 1.306      ;
; 2.980 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk                            ; Controller:controller|state.S0 ; -0.500       ; -1.399     ; 1.081      ;
+-------+--------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clk   ; Fall       ; MIPS_Register:register|altsyncram:register_rtl_0|altsyncram_vak1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|state.S0'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|Selector34~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|Selector34~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|state.S2'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; Controller:controller|_Overflow ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; Controller:controller|_Overflow ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector34~1|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|Selector3~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Fall       ; controller|_Overflow~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|_Overflow~0|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|_Overflow~0|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S2 ; Rise       ; controller|state.S2|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S2 ; Rise       ; controller|state.S2|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|state.S7'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALUShift_Sel     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALUShift_Sel     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcA         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcA         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_SrcB[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|ALU_op[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Ex_top           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Ex_top           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IR_write_en      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IR_write_en      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IorD             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|IorD             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|PC_source[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_amountSrc  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_amountSrc  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; Controller:controller|Shift_op[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALUShift_Sel|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALUShift_Sel|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcA|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcA|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_SrcB[2]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|ALU_op[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Ex_top|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Ex_top|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|IR_write_en|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|IR_write_en|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|IorD|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|IorD|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|PC_source[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_amountSrc|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_amountSrc|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|Shift_op[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|condition~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S7 ; Rise       ; controller|state.S7|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S7 ; Rise       ; controller|state.S7|regout             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 6.846  ; 6.846  ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 6.667  ; 6.667  ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.088  ; 6.088  ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.223  ; 6.223  ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 5.720  ; 5.720  ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 6.667  ; 6.667  ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 5.412  ; 5.412  ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 5.412  ; 5.412  ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 5.285  ; 5.285  ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 5.809  ; 5.809  ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 5.392  ; 5.392  ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 6.073  ; 6.073  ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 5.968  ; 5.968  ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 5.968  ; 5.968  ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.636  ; 5.636  ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.068  ; 5.068  ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.419  ; 5.419  ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.105  ; 5.105  ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 8.269  ; 8.269  ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 6.279  ; 6.279  ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 6.255  ; 6.255  ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 6.150  ; 6.150  ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.309  ; 6.309  ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 6.686  ; 6.686  ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 7.023  ; 7.023  ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 6.103  ; 6.103  ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 8.269  ; 8.269  ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 6.810  ; 6.810  ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 5.610  ; 5.610  ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.847  ; 5.847  ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 6.437  ; 6.437  ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 6.173  ; 6.173  ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 6.116  ; 6.116  ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 6.714  ; 6.714  ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 6.557  ; 6.557  ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.997  ; 5.997  ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 6.167  ; 6.167  ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 6.927  ; 6.927  ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 7.248  ; 7.248  ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.863  ; 5.863  ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 6.720  ; 6.720  ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 6.120  ; 6.120  ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.549  ; 6.549  ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 6.223  ; 6.223  ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.760  ; 6.760  ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 5.727  ; 5.727  ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 6.153  ; 6.153  ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 6.823  ; 6.823  ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 6.490  ; 6.490  ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.879  ; 5.879  ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.472  ; 6.472  ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 6.484  ; 6.484  ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 6.073  ; 6.073  ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 6.073  ; 6.073  ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 6.095  ; 6.095  ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 6.484  ; 6.484  ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 4.908  ; 4.908  ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 4.908  ; 4.908  ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 4.704  ; 4.704  ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 7.971  ; 7.971  ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 6.536  ; 6.536  ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 7.971  ; 7.971  ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 6.337  ; 6.337  ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 5.822  ; 5.822  ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 15.416 ; 15.416 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 15.069 ; 15.069 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 14.112 ; 14.112 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 14.349 ; 14.349 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 15.416 ; 15.416 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 14.681 ; 14.681 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 14.575 ; 14.575 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 12.374 ; 12.374 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 12.521 ; 12.521 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 11.768 ; 11.768 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 12.439 ; 12.439 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 11.813 ; 11.813 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 12.682 ; 12.682 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 11.927 ; 11.927 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 11.353 ; 11.353 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 13.731 ; 13.731 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 11.232 ; 11.232 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 11.904 ; 11.904 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 11.840 ; 11.840 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 12.306 ; 12.306 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 11.022 ; 11.022 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 12.742 ; 12.742 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 11.830 ; 11.830 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 12.663 ; 12.663 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 11.819 ; 11.819 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 11.532 ; 11.532 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 11.548 ; 11.548 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 11.939 ; 11.939 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 12.226 ; 12.226 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 12.228 ; 12.228 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 11.625 ; 11.625 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 12.660 ; 12.660 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 12.415 ; 12.415 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 14.714 ; 14.714 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 14.497 ; 14.497 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 14.714 ; 14.714 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 14.343 ; 14.343 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 13.840 ; 13.840 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 13.930 ; 13.930 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 13.901 ; 13.901 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 12.115 ; 12.115 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 12.844 ; 12.844 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 11.835 ; 11.835 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 11.805 ; 11.805 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 11.817 ; 11.817 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 12.242 ; 12.242 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 11.646 ; 11.646 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 12.268 ; 12.268 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 12.266 ; 12.266 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 11.464 ; 11.464 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 11.806 ; 11.806 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 11.953 ; 11.953 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 11.776 ; 11.776 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 10.959 ; 10.959 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 12.313 ; 12.313 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 11.197 ; 11.197 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 12.038 ; 12.038 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 11.016 ; 11.016 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 11.891 ; 11.891 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 12.994 ; 12.994 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 12.422 ; 12.422 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 11.629 ; 11.629 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 12.071 ; 12.071 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 11.218 ; 11.218 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 11.208 ; 11.208 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 11.128 ; 11.128 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 9.027  ; 9.027  ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 7.042  ; 7.042  ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 6.634  ; 6.634  ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 7.313  ; 7.313  ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 7.083  ; 7.083  ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 7.438  ; 7.438  ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 7.807  ; 7.807  ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 6.835  ; 6.835  ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 7.908  ; 7.908  ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 7.253  ; 7.253  ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 7.503  ; 7.503  ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 7.454  ; 7.454  ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 7.435  ; 7.435  ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 7.045  ; 7.045  ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 7.234  ; 7.234  ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 8.857  ; 8.857  ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 7.691  ; 7.691  ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 6.923  ; 6.923  ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 7.885  ; 7.885  ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 7.128  ; 7.128  ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 7.191  ; 7.191  ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 7.172  ; 7.172  ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 7.653  ; 7.653  ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 7.136  ; 7.136  ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 7.133  ; 7.133  ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 9.027  ; 9.027  ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 7.497  ; 7.497  ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 8.043  ; 8.043  ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 7.944  ; 7.944  ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 7.247  ; 7.247  ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 7.067  ; 7.067  ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 7.006  ; 7.006  ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 7.384  ; 7.384  ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 5.924  ; 5.924  ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 4.739  ; 4.739  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.909  ; 5.909  ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.803  ; 4.803  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.282  ; 5.282  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.783  ; 4.783  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 5.280  ; 5.280  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 5.030  ; 5.030  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 5.924  ; 5.924  ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 5.541  ; 5.541  ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.435  ; 5.435  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.656  ; 5.656  ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 5.083  ; 5.083  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.390  ; 5.390  ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 5.069  ; 5.069  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.753  ; 5.753  ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.764  ; 5.764  ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.817  ; 4.817  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 5.423  ; 5.423  ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 5.394  ; 5.394  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 4.788  ; 4.788  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.840  ; 4.840  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.034  ; 5.034  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 4.892  ; 4.892  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 5.621  ; 5.621  ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 4.787  ; 4.787  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 5.762  ; 5.762  ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 4.939  ; 4.939  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 4.891  ; 4.891  ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 4.809  ; 4.809  ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 4.899  ; 4.899  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 4.700  ; 4.700  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 4.792  ; 4.792  ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 7.315  ; 7.315  ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 9.388  ; 9.388  ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 9.020  ; 9.020  ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 8.605  ; 8.605  ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 8.085  ; 8.085  ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 7.963  ; 7.963  ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 8.875  ; 8.875  ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 8.635  ; 8.635  ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 8.594  ; 8.594  ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 8.015  ; 8.015  ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 7.586  ; 7.586  ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 8.861  ; 8.861  ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 7.782  ; 7.782  ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 8.236  ; 8.236  ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 8.907  ; 8.907  ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 7.935  ; 7.935  ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 8.454  ; 8.454  ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 8.174  ; 8.174  ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 7.378  ; 7.378  ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 8.937  ; 8.937  ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 8.076  ; 8.076  ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 7.981  ; 7.981  ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 7.596  ; 7.596  ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 8.371  ; 8.371  ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 8.107  ; 8.107  ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 8.495  ; 8.495  ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 8.761  ; 8.761  ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 8.127  ; 8.127  ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 8.921  ; 8.921  ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 8.467  ; 8.467  ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 8.953  ; 8.953  ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 8.190  ; 8.190  ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 9.388  ; 9.388  ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 7.987  ; 7.987  ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 6.217  ; 6.217  ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 5.318  ; 5.318  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 4.551  ; 4.551  ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 4.675  ; 4.675  ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 4.932  ; 4.932  ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 4.661  ; 4.661  ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.388  ; 5.388  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 5.156  ; 5.156  ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.567  ; 4.567  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 4.335  ; 4.335  ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 4.400  ; 4.400  ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.084  ; 5.084  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.462  ; 4.462  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 4.727  ; 4.727  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.849  ; 4.849  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 4.759  ; 4.759  ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 4.758  ; 4.758  ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 5.191  ; 5.191  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.985  ; 4.985  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.582  ; 4.582  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 4.260  ; 4.260  ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 4.309  ; 4.309  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 6.217  ; 6.217  ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 4.475  ; 4.475  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.884  ; 5.884  ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 6.007  ; 6.007  ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.225  ; 5.225  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.303  ; 5.303  ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.166  ; 5.166  ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.646  ; 5.646  ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 5.100  ; 5.100  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.952  ; 4.952  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 5.336  ; 5.336  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 10.416 ; 10.416 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 6.783  ; 6.783  ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.411  ; 5.411  ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 6.135  ; 6.135  ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 6.336  ; 6.336  ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 5.183  ; 5.183  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 6.252  ; 6.252  ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 4.976  ; 4.976  ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.971  ; 5.971  ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 5.146  ; 5.146  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.082  ; 6.082  ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 6.032  ; 6.032  ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 6.118  ; 6.118  ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.903  ; 5.903  ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 5.611  ; 5.611  ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 6.013  ; 6.013  ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 6.127  ; 6.127  ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.719  ; 5.719  ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.458  ; 5.458  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.496  ; 5.496  ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.614  ; 5.614  ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 5.215  ; 5.215  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.240  ; 5.240  ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 6.265  ; 6.265  ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 6.133  ; 6.133  ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 6.370  ; 6.370  ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 5.048  ; 5.048  ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 5.302  ; 5.302  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 4.788  ; 4.788  ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 6.042  ; 6.042  ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.416  ; 5.416  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 6.038  ; 6.038  ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 6.783  ; 6.783  ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 6.200  ; 6.200  ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 7.077  ; 7.077  ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.494  ; 6.494  ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.610  ; 6.610  ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 6.125  ; 6.125  ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 7.077  ; 7.077  ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 11.626 ; 11.626 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 10.523 ; 10.523 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 10.383 ; 10.383 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 9.334  ; 9.334  ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 10.039 ; 10.039 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 10.572 ; 10.572 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 9.669  ; 9.669  ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 11.404 ; 11.404 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 9.653  ; 9.653  ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 10.528 ; 10.528 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 11.626 ; 11.626 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 11.298 ; 11.298 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 10.230 ; 10.230 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 10.172 ; 10.172 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 11.175 ; 11.175 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 10.761 ; 10.761 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 10.016 ; 10.016 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 10.187 ; 10.187 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 10.337 ; 10.337 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 8.740  ; 8.740  ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 9.963  ; 9.963  ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 9.892  ; 9.892  ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 9.143  ; 9.143  ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 9.463  ; 9.463  ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 10.462 ; 10.462 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 10.058 ; 10.058 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 10.173 ; 10.173 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 10.779 ; 10.779 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 11.106 ; 11.106 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 10.955 ; 10.955 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 10.386 ; 10.386 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 9.713  ; 9.713  ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 12.585 ; 12.585 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 11.688 ; 11.688 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 12.138 ; 12.138 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 11.467 ; 11.467 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 12.585 ; 12.585 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 11.478 ; 11.478 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 12.399 ; 12.399 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 11.311 ; 11.311 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 11.661 ; 11.661 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 11.413 ; 11.413 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 12.079 ; 12.079 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 11.887 ; 11.887 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 12.216 ; 12.216 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 11.888 ; 11.888 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 12.002 ; 12.002 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 11.790 ; 11.790 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 11.733 ; 11.733 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 11.184 ; 11.184 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 11.789 ; 11.789 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 11.481 ; 11.481 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 11.211 ; 11.211 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 11.092 ; 11.092 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 11.337 ; 11.337 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 11.833 ; 11.833 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 11.856 ; 11.856 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 11.685 ; 11.685 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 11.817 ; 11.817 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 11.564 ; 11.564 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 11.244 ; 11.244 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 11.515 ; 11.515 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 11.404 ; 11.404 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 11.431 ; 11.431 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 10.788 ; 10.788 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 10.814 ; 10.814 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 15.566 ; 15.566 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 14.284 ; 14.284 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 13.931 ; 13.931 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 15.407 ; 15.407 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 15.535 ; 15.535 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 15.566 ; 15.566 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 15.364 ; 15.364 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 13.330 ; 13.330 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 13.012 ; 13.012 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 12.261 ; 12.261 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 11.238 ; 11.238 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 12.369 ; 12.369 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 12.173 ; 12.173 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 11.817 ; 11.817 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 11.767 ; 11.767 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 13.146 ; 13.146 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 12.597 ; 12.597 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 12.665 ; 12.665 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 12.765 ; 12.765 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 12.261 ; 12.261 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 11.922 ; 11.922 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 11.918 ; 11.918 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 12.365 ; 12.365 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 11.945 ; 11.945 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 13.047 ; 13.047 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 12.323 ; 12.323 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 12.298 ; 12.298 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 13.180 ; 13.180 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 12.188 ; 12.188 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 12.015 ; 12.015 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 12.207 ; 12.207 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 12.548 ; 12.548 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 12.828 ; 12.828 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 5.866  ; 5.866  ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.410  ; 4.410  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 5.032  ; 5.032  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 5.217  ; 5.217  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.643  ; 5.643  ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.902  ; 4.902  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 5.403  ; 5.403  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.998  ; 4.998  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.483  ; 5.483  ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 5.604  ; 5.604  ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.660  ; 5.660  ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 4.458  ; 4.458  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 5.866  ; 5.866  ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.372  ; 5.372  ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.655  ; 4.655  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 5.270  ; 5.270  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.812  ; 4.812  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.953  ; 4.953  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 5.089  ; 5.089  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 5.081  ; 5.081  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 5.047  ; 5.047  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.971  ; 4.971  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 4.608  ; 4.608  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.564  ; 4.564  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 4.699  ; 4.699  ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.389  ; 4.389  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 5.094  ; 5.094  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 4.536  ; 4.536  ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.174  ; 5.174  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 4.192  ; 4.192  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 4.084  ; 4.084  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.302  ; 5.302  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 4.962  ; 4.962  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 11.374 ; 11.374 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 6.822  ; 6.822  ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.435  ; 6.435  ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 6.671  ; 6.671  ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.242  ; 5.242  ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 6.822  ; 6.822  ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.334  ; 5.334  ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 14.315 ; 14.315 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 13.407 ; 13.407 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 14.130 ; 14.130 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 13.799 ; 13.799 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 14.315 ; 14.315 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 14.040 ; 14.040 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 14.108 ; 14.108 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 12.076 ; 12.076 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 14.001 ; 14.001 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 12.516 ; 12.516 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 12.140 ; 12.140 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 11.757 ; 11.757 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 12.256 ; 12.256 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 11.894 ; 11.894 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 11.952 ; 11.952 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 12.572 ; 12.572 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 12.221 ; 12.221 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 11.706 ; 11.706 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 11.997 ; 11.997 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 12.987 ; 12.987 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 12.788 ; 12.788 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 11.697 ; 11.697 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 12.617 ; 12.617 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.931 ; 11.931 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 12.482 ; 12.482 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 12.289 ; 12.289 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 12.864 ; 12.864 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 11.727 ; 11.727 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 11.807 ; 11.807 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 12.458 ; 12.458 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 12.302 ; 12.302 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 11.901 ; 11.901 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 12.323 ; 12.323 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 8.075  ; 8.075  ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 8.075  ; 8.075  ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 7.768  ; 7.768  ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 7.461  ; 7.461  ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 7.790  ; 7.790  ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 10.941 ; 10.941 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 10.300 ; 10.300 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 9.793  ; 9.793  ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 9.845  ; 9.845  ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 10.897 ; 10.897 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 10.913 ; 10.913 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 10.366 ; 10.366 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 10.787 ; 10.787 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 10.181 ; 10.181 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 9.635  ; 9.635  ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 9.578  ; 9.578  ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 9.152  ; 9.152  ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 9.576  ; 9.576  ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 10.047 ; 10.047 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 9.096  ; 9.096  ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 9.026  ; 9.026  ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 9.680  ; 9.680  ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 9.758  ; 9.758  ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 9.474  ; 9.474  ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 10.220 ; 10.220 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 9.366  ; 9.366  ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 9.987  ; 9.987  ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 9.512  ; 9.512  ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 10.597 ; 10.597 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 9.453  ; 9.453  ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 9.734  ; 9.734  ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 10.128 ; 10.128 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 10.373 ; 10.373 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 9.718  ; 9.718  ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 10.587 ; 10.587 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 10.562 ; 10.562 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 10.779 ; 10.779 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 10.941 ; 10.941 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 6.247  ; 6.247  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 6.247  ; 6.247  ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 4.485  ; 4.485  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.884  ; 5.884  ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.997  ; 5.997  ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.205  ; 5.205  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 8.198  ; 8.198  ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 7.174  ; 7.174  ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 7.258  ; 7.258  ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 7.105  ; 7.105  ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 8.198  ; 8.198  ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 7.349  ; 7.349  ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 7.541  ; 7.541  ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 7.619  ; 7.619  ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 7.793  ; 7.793  ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 6.666  ; 6.666  ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 6.561  ; 6.561  ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 7.038  ; 7.038  ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 7.668  ; 7.668  ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 6.599  ; 6.599  ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 6.900  ; 6.900  ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 7.498  ; 7.498  ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 7.715  ; 7.715  ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 6.979  ; 6.979  ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 7.363  ; 7.363  ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 7.285  ; 7.285  ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 7.022  ; 7.022  ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 7.379  ; 7.379  ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 7.180  ; 7.180  ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 6.846  ; 6.846  ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 6.882  ; 6.882  ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 6.938  ; 6.938  ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 6.989  ; 6.989  ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 7.459  ; 7.459  ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 6.715  ; 6.715  ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 7.393  ; 7.393  ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 7.200  ; 7.200  ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 6.981  ; 6.981  ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 7.398  ; 7.398  ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 5.915  ; 5.915  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 5.568  ; 5.568  ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.286  ; 5.286  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.412  ; 5.412  ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.915  ; 5.915  ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 5.693  ; 5.693  ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 9.242  ; 9.242  ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 8.381  ; 8.381  ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 8.507  ; 8.507  ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 7.611  ; 7.611  ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 8.152  ; 8.152  ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 8.030  ; 8.030  ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 8.259  ; 8.259  ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 7.668  ; 7.668  ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 7.544  ; 7.544  ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 8.223  ; 8.223  ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 8.368  ; 8.368  ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 7.510  ; 7.510  ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 8.034  ; 8.034  ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 7.484  ; 7.484  ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 8.713  ; 8.713  ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 8.044  ; 8.044  ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 7.614  ; 7.614  ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 8.098  ; 8.098  ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 8.168  ; 8.168  ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 8.664  ; 8.664  ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 7.574  ; 7.574  ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 8.592  ; 8.592  ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 7.351  ; 7.351  ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 7.844  ; 7.844  ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 7.282  ; 7.282  ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 7.607  ; 7.607  ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 9.242  ; 9.242  ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 7.187  ; 7.187  ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 8.238  ; 8.238  ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 7.426  ; 7.426  ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 8.869  ; 8.869  ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 7.594  ; 7.594  ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 7.804  ; 7.804  ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 11.935 ; 11.935 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 11.217 ; 11.217 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 11.530 ; 11.530 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 10.928 ; 10.928 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 11.396 ; 11.396 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 11.296 ; 11.296 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 10.822 ; 10.822 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 10.811 ; 10.811 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 11.047 ; 11.047 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 11.893 ; 11.893 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 11.356 ; 11.356 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 11.134 ; 11.134 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 10.796 ; 10.796 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 11.687 ; 11.687 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 10.478 ; 10.478 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 10.908 ; 10.908 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 11.829 ; 11.829 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 11.737 ; 11.737 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 11.935 ; 11.935 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 11.142 ; 11.142 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 10.721 ; 10.721 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 11.385 ; 11.385 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 10.628 ; 10.628 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 11.410 ; 11.410 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 11.508 ; 11.508 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 11.634 ; 11.634 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 10.800 ; 10.800 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 11.424 ; 11.424 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 10.891 ; 10.891 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 11.163 ; 11.163 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 11.577 ; 11.577 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 11.432 ; 11.432 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 11.846 ; 11.846 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 11.221 ; 11.221 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 11.989 ; 11.989 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 11.747 ; 11.747 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 10.513 ; 10.513 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 11.989 ; 11.989 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 11.305 ; 11.305 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 11.089 ; 11.089 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 10.552 ; 10.552 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 10.804 ; 10.804 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 9.957  ; 9.957  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 10.966 ; 10.966 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 10.123 ; 10.123 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 10.910 ; 10.910 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 9.661  ; 9.661  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 11.909 ; 11.909 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 9.410  ; 9.410  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 10.139 ; 10.139 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 10.411 ; 10.411 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 10.711 ; 10.711 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 9.563  ; 9.563  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 10.920 ; 10.920 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 10.481 ; 10.481 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 11.047 ; 11.047 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 9.997  ; 9.997  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 9.710  ; 9.710  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 10.037 ; 10.037 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 10.323 ; 10.323 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 10.751 ; 10.751 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 10.681 ; 10.681 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 9.803  ; 9.803  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 10.838 ; 10.838 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 10.593 ; 10.593 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 11.172 ; 11.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 10.596 ; 10.596 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 11.115 ; 11.115 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 10.821 ; 10.821 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 10.413 ; 10.413 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 10.554 ; 10.554 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 10.415 ; 10.415 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 10.293 ; 10.293 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 11.022 ; 11.022 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 10.013 ; 10.013 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 9.983  ; 9.983  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 9.995  ; 9.995  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 10.420 ; 10.420 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 9.824  ; 9.824  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 10.446 ; 10.446 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 9.642  ; 9.642  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 9.984  ; 9.984  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 10.131 ; 10.131 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 9.954  ; 9.954  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 9.137  ; 9.137  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 10.491 ; 10.491 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 9.375  ; 9.375  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 10.216 ; 10.216 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 9.194  ; 9.194  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 10.069 ; 10.069 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 11.172 ; 11.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 10.600 ; 10.600 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 9.807  ; 9.807  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 10.249 ; 10.249 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 9.396  ; 9.396  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 9.386  ; 9.386  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 9.306  ; 9.306  ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 7.787  ; 7.787  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 7.600  ; 7.600  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 7.081  ; 7.081  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 6.700  ; 6.700  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 6.511  ; 6.511  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 7.274  ; 7.274  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 7.034  ; 7.034  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 6.993  ; 6.993  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 6.576  ; 6.576  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 6.197  ; 6.197  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 7.463  ; 7.463  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 6.388  ; 6.388  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 6.850  ; 6.850  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 7.397  ; 7.397  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 6.385  ; 6.385  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 7.147  ; 7.147  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 6.800  ; 6.800  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 6.025  ; 6.025  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 7.336  ; 7.336  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 6.687  ; 6.687  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 6.404  ; 6.404  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 5.995  ; 5.995  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 6.897  ; 6.897  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 6.531  ; 6.531  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 6.920  ; 6.920  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 7.160  ; 7.160  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 6.645  ; 6.645  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 7.320  ; 7.320  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 6.866  ; 6.866  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 7.458  ; 7.458  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 6.589  ; 6.589  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 7.787  ; 7.787  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 6.426  ; 6.426  ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 8.594  ; 8.594  ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 8.992  ; 8.992  ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 12.190 ; 12.190 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 10.774 ; 10.774 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 10.332 ; 10.332 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 11.885 ; 11.885 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 12.108 ; 12.108 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 12.190 ; 12.190 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 11.878 ; 11.878 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 11.508 ; 11.508 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 11.295 ; 11.295 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 10.450 ; 10.450 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 9.765  ; 9.765  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 10.679 ; 10.679 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 10.401 ; 10.401 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 9.995  ; 9.995  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 10.075 ; 10.075 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 11.324 ; 11.324 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 10.775 ; 10.775 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 10.900 ; 10.900 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 11.336 ; 11.336 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 10.666 ; 10.666 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 10.463 ; 10.463 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 10.096 ; 10.096 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 11.016 ; 11.016 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 10.329 ; 10.329 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 11.225 ; 11.225 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 10.501 ; 10.501 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 10.787 ; 10.787 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 11.564 ; 11.564 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 10.713 ; 10.713 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 10.468 ; 10.468 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 10.385 ; 10.385 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 10.726 ; 10.726 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 11.006 ; 11.006 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 9.552  ; 9.552  ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 12.179 ; 12.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 10.062 ; 10.062 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 10.531 ; 10.531 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 10.284 ; 10.284 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 10.888 ; 10.888 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 10.660 ; 10.660 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 10.622 ; 10.622 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 10.254 ; 10.254 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 12.179 ; 12.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 10.405 ; 10.405 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 9.961  ; 9.961  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 9.621  ; 9.621  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 10.094 ; 10.094 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 9.875  ; 9.875  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 9.904  ; 9.904  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 10.750 ; 10.750 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 10.227 ; 10.227 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 9.787  ; 9.787  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 10.143 ; 10.143 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 11.165 ; 11.165 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 10.777 ; 10.777 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 9.781  ; 9.781  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 10.576 ; 10.576 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 10.109 ; 10.109 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 10.660 ; 10.660 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 10.046 ; 10.046 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 10.465 ; 10.465 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 9.509  ; 9.509  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 9.944  ; 9.944  ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 10.280 ; 10.280 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 10.480 ; 10.480 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 10.017 ; 10.017 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 10.501 ; 10.501 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.428  ; 3.428  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 9.567  ; 9.567  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 8.699  ; 8.699  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 8.241  ; 8.241  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 8.460  ; 8.460  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 9.435  ; 9.435  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 9.312  ; 9.312  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 8.892  ; 8.892  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 9.186  ; 9.186  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 8.807  ; 8.807  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 8.122  ; 8.122  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 8.164  ; 8.164  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 7.767  ; 7.767  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 8.190  ; 8.190  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 8.446  ; 8.446  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 7.622  ; 7.622  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 7.590  ; 7.590  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 8.306  ; 8.306  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 8.157  ; 8.157  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 7.893  ; 7.893  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 8.826  ; 8.826  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 7.789  ; 7.789  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 8.452  ; 8.452  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 8.038  ; 8.038  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 8.996  ; 8.996  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 7.935  ; 7.935  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 8.133  ; 8.133  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 8.576  ; 8.576  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 8.988  ; 8.988  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 8.256  ; 8.256  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 8.986  ; 8.986  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 9.088  ; 9.088  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 9.178  ; 9.178  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 9.567  ; 9.567  ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 4.314  ; 4.314  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 4.179  ; 4.179  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.979  ; 3.979  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 3.934  ; 3.934  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 4.314  ; 4.314  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 4.128  ; 4.128  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 7.760  ; 7.760  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 6.961  ; 6.961  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 6.983  ; 6.983  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 6.226  ; 6.226  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 6.700  ; 6.700  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 6.429  ; 6.429  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 6.658  ; 6.658  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 6.067  ; 6.067  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 6.105  ; 6.105  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 6.834  ; 6.834  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 6.970  ; 6.970  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 6.116  ; 6.116  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 6.648  ; 6.648  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 5.974  ; 5.974  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 7.163  ; 7.163  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 6.737  ; 6.737  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 6.240  ; 6.240  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 6.745  ; 6.745  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 6.567  ; 6.567  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 7.275  ; 7.275  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 5.997  ; 5.997  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 6.991  ; 6.991  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 5.877  ; 5.877  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 6.268  ; 6.268  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 5.707  ; 5.707  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 6.006  ; 6.006  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 7.760  ; 7.760  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 5.586  ; 5.586  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 6.637  ; 6.637  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 5.931  ; 5.931  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 7.268  ; 7.268  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 5.993  ; 5.993  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 6.243  ; 6.243  ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 10.506 ; 10.506 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 9.690  ; 9.690  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 10.101 ; 10.101 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 9.422  ; 9.422  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 9.996  ; 9.996  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 9.780  ; 9.780  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 9.473  ; 9.473  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 9.396  ; 9.396  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 9.489  ; 9.489  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 10.366 ; 10.366 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 9.913  ; 9.913  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 9.628  ; 9.628  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 9.315  ; 9.315  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 10.140 ; 10.140 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 8.877  ; 8.877  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 9.405  ; 9.405  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 10.233 ; 10.233 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 10.210 ; 10.210 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 10.506 ; 10.506 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 9.636  ; 9.636  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 9.321  ; 9.321  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 9.869  ; 9.869  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 9.279  ; 9.279  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 9.995  ; 9.995  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 9.950  ; 9.950  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 10.033 ; 10.033 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 9.289  ; 9.289  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 9.918  ; 9.918  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 9.416  ; 9.416  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 9.616  ; 9.616  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 9.976  ; 9.976  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 9.929  ; 9.929  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 10.245 ; 10.245 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 9.399  ; 9.399  ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 4.021  ;        ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 5.545  ;        ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 5.545  ;        ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 12.621 ; 12.621 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 12.379 ; 12.379 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 11.145 ; 11.145 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 11.459 ; 11.459 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 12.621 ; 12.621 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 11.937 ; 11.937 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 11.721 ; 11.721 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 11.184 ; 11.184 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 11.436 ; 11.436 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 10.589 ; 10.589 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 11.598 ; 11.598 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 10.755 ; 10.755 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 11.542 ; 11.542 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 10.737 ; 10.737 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 10.293 ; 10.293 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 12.541 ; 12.541 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 10.042 ; 10.042 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 10.771 ; 10.771 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 11.043 ; 11.043 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 11.343 ; 11.343 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 10.195 ; 10.195 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 11.552 ; 11.552 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 11.113 ; 11.113 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 11.679 ; 11.679 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 10.629 ; 10.629 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 10.342 ; 10.342 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 10.669 ; 10.669 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 10.955 ; 10.955 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 11.383 ; 11.383 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 11.313 ; 11.313 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 10.435 ; 10.435 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 11.470 ; 11.470 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 11.225 ; 11.225 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 11.804 ; 11.804 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 11.228 ; 11.228 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 11.747 ; 11.747 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 11.453 ; 11.453 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 11.045 ; 11.045 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 11.186 ; 11.186 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 11.047 ; 11.047 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 10.925 ; 10.925 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 11.654 ; 11.654 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 10.645 ; 10.645 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 10.615 ; 10.615 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 10.627 ; 10.627 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 11.052 ; 11.052 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 10.456 ; 10.456 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 11.078 ; 11.078 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 11.076 ; 11.076 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 10.274 ; 10.274 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 10.616 ; 10.616 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 10.763 ; 10.763 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 10.586 ; 10.586 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 9.769  ; 9.769  ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 11.123 ; 11.123 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 10.007 ; 10.007 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 10.848 ; 10.848 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 9.826  ; 9.826  ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 10.701 ; 10.701 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 11.804 ; 11.804 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 11.232 ; 11.232 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 10.439 ; 10.439 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 10.881 ; 10.881 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 10.028 ; 10.028 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 10.018 ; 10.018 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 9.938  ; 9.938  ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;        ; 4.021  ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 8.419  ; 8.419  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 8.232  ; 8.232  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 7.713  ; 7.713  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 7.332  ; 7.332  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 7.143  ; 7.143  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 7.906  ; 7.906  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 7.666  ; 7.666  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 7.625  ; 7.625  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 7.208  ; 7.208  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 6.829  ; 6.829  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 8.095  ; 8.095  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 7.020  ; 7.020  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 7.482  ; 7.482  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 8.029  ; 8.029  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 7.017  ; 7.017  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 7.779  ; 7.779  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 7.432  ; 7.432  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 6.657  ; 6.657  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 7.968  ; 7.968  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 7.319  ; 7.319  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 7.036  ; 7.036  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 6.627  ; 6.627  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 7.529  ; 7.529  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 7.163  ; 7.163  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 7.552  ; 7.552  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 7.792  ; 7.792  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 7.277  ; 7.277  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 7.952  ; 7.952  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 7.498  ; 7.498  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 8.090  ; 8.090  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 7.221  ; 7.221  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 8.419  ; 8.419  ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 7.058  ; 7.058  ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 9.226  ; 9.226  ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 9.624  ; 9.624  ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 12.822 ; 12.822 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 11.406 ; 11.406 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 10.964 ; 10.964 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 12.517 ; 12.517 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 12.740 ; 12.740 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 12.822 ; 12.822 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 12.510 ; 12.510 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 12.140 ; 12.140 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 11.927 ; 11.927 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 11.082 ; 11.082 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 10.397 ; 10.397 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 11.311 ; 11.311 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 11.033 ; 11.033 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 10.627 ; 10.627 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 10.707 ; 10.707 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 11.956 ; 11.956 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 11.407 ; 11.407 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 11.532 ; 11.532 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 11.968 ; 11.968 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 11.298 ; 11.298 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 11.095 ; 11.095 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 10.728 ; 10.728 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 11.648 ; 11.648 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 10.961 ; 10.961 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 11.857 ; 11.857 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 11.133 ; 11.133 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 11.419 ; 11.419 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 12.196 ; 12.196 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 11.345 ; 11.345 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 11.100 ; 11.100 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 11.017 ; 11.017 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 11.358 ; 11.358 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 11.638 ; 11.638 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 10.184 ; 10.184 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 12.811 ; 12.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 10.694 ; 10.694 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 11.163 ; 11.163 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 10.916 ; 10.916 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 11.520 ; 11.520 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 11.292 ; 11.292 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 11.254 ; 11.254 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 10.886 ; 10.886 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 12.811 ; 12.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 11.037 ; 11.037 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 10.593 ; 10.593 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 10.253 ; 10.253 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 10.726 ; 10.726 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 10.507 ; 10.507 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 10.536 ; 10.536 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 11.382 ; 11.382 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 10.859 ; 10.859 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 10.419 ; 10.419 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 10.775 ; 10.775 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 11.797 ; 11.797 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 11.409 ; 11.409 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 10.413 ; 10.413 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 11.208 ; 11.208 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 10.741 ; 10.741 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 11.292 ; 11.292 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 10.678 ; 10.678 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 11.097 ; 11.097 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 10.141 ; 10.141 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 10.576 ; 10.576 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 10.912 ; 10.912 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 11.112 ; 11.112 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 10.649 ; 10.649 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 11.133 ; 11.133 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 6.202  ; 6.202  ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 6.179  ; 6.179  ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 6.180  ; 6.180  ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 5.873  ; 5.873  ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 6.202  ; 6.202  ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 4.060  ; 4.060  ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 10.199 ; 10.199 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 9.331  ; 9.331  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 8.873  ; 8.873  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 9.092  ; 9.092  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 10.067 ; 10.067 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 9.944  ; 9.944  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 9.524  ; 9.524  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 9.818  ; 9.818  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 9.439  ; 9.439  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 8.754  ; 8.754  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 8.796  ; 8.796  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 8.399  ; 8.399  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 8.822  ; 8.822  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 9.078  ; 9.078  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 8.254  ; 8.254  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 8.222  ; 8.222  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 8.938  ; 8.938  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 8.789  ; 8.789  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 8.525  ; 8.525  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 9.458  ; 9.458  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 8.421  ; 8.421  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 9.084  ; 9.084  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 8.670  ; 8.670  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 9.628  ; 9.628  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 8.567  ; 8.567  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 8.765  ; 8.765  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 9.208  ; 9.208  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 9.620  ; 9.620  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 8.888  ; 8.888  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 9.618  ; 9.618  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 9.720  ; 9.720  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 9.810  ; 9.810  ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 10.199 ; 10.199 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 4.946  ; 4.946  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 4.811  ; 4.811  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 4.611  ; 4.611  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 4.566  ; 4.566  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 4.946  ; 4.946  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 4.760  ; 4.760  ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 8.392  ; 8.392  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 7.593  ; 7.593  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 7.615  ; 7.615  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 6.858  ; 6.858  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 7.332  ; 7.332  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 7.061  ; 7.061  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 7.290  ; 7.290  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 6.699  ; 6.699  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 6.737  ; 6.737  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 7.466  ; 7.466  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 7.602  ; 7.602  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 6.748  ; 6.748  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 7.280  ; 7.280  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 6.606  ; 6.606  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 7.795  ; 7.795  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 7.369  ; 7.369  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 6.872  ; 6.872  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 7.377  ; 7.377  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 7.199  ; 7.199  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 7.907  ; 7.907  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 6.629  ; 6.629  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 7.623  ; 7.623  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 6.509  ; 6.509  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 6.900  ; 6.900  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 6.339  ; 6.339  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 6.638  ; 6.638  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 8.392  ; 8.392  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 6.218  ; 6.218  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 7.269  ; 7.269  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 6.563  ; 6.563  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 7.900  ; 7.900  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 6.625  ; 6.625  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 6.875  ; 6.875  ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 11.138 ; 11.138 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 10.322 ; 10.322 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 10.733 ; 10.733 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 10.054 ; 10.054 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 10.628 ; 10.628 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 10.412 ; 10.412 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 10.105 ; 10.105 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 10.028 ; 10.028 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 10.121 ; 10.121 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 10.998 ; 10.998 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 10.545 ; 10.545 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 10.260 ; 10.260 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 9.947  ; 9.947  ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 10.772 ; 10.772 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 9.509  ; 9.509  ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 10.037 ; 10.037 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 10.865 ; 10.865 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 10.842 ; 10.842 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 11.138 ; 11.138 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 10.268 ; 10.268 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 9.953  ; 9.953  ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 10.501 ; 10.501 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 9.911  ; 9.911  ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 10.627 ; 10.627 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 10.582 ; 10.582 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 10.665 ; 10.665 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 9.921  ; 9.921  ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 10.550 ; 10.550 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 10.048 ; 10.048 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 10.248 ; 10.248 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 10.608 ; 10.608 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 10.561 ; 10.561 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 10.877 ; 10.877 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 10.031 ; 10.031 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;        ; 5.545  ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;        ; 5.545  ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 5.100  ; 5.100  ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 13.917 ; 13.917 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 13.570 ; 13.570 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 12.613 ; 12.613 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 12.850 ; 12.850 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 13.917 ; 13.917 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 13.182 ; 13.182 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 13.076 ; 13.076 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 10.193 ; 10.193 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 10.506 ; 10.506 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 9.587  ; 9.587  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 10.505 ; 10.505 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 9.671  ; 9.671  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 10.566 ; 10.566 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 9.746  ; 9.746  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 9.395  ; 9.395  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 11.550 ; 11.550 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 9.051  ; 9.051  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 9.723  ; 9.723  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 9.950  ; 9.950  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 10.179 ; 10.179 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 9.138  ; 9.138  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 10.561 ; 10.561 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 10.020 ; 10.020 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 10.482 ; 10.482 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 9.669  ; 9.669  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 9.351  ; 9.351  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 9.630  ; 9.630  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 9.871  ; 9.871  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 10.239 ; 10.239 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 10.312 ; 10.312 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 9.444  ; 9.444  ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 10.479 ; 10.479 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 10.366 ; 10.366 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 5.109  ; 5.109  ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 5.184  ; 5.184  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 4.572  ; 4.572  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 5.184  ; 5.184  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 5.140  ; 5.140  ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 5.754  ; 5.754  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 4.743  ; 4.743  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 5.222  ; 5.222  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 5.104  ; 5.104  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 5.754  ; 5.754  ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 13.215 ; 13.215 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 12.998 ; 12.998 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 13.215 ; 13.215 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 12.844 ; 12.844 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 12.341 ; 12.341 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 12.431 ; 12.431 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 12.402 ; 12.402 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 9.934  ; 9.934  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 10.663 ; 10.663 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 9.654  ; 9.654  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 9.624  ; 9.624  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 9.636  ; 9.636  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 10.061 ; 10.061 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 9.465  ; 9.465  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 10.087 ; 10.087 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 10.085 ; 10.085 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 9.283  ; 9.283  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 9.625  ; 9.625  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 9.772  ; 9.772  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 9.595  ; 9.595  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 8.778  ; 8.778  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 10.132 ; 10.132 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 9.016  ; 9.016  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 9.857  ; 9.857  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 8.835  ; 8.835  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 9.710  ; 9.710  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 10.813 ; 10.813 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 10.241 ; 10.241 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 9.448  ; 9.448  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 9.890  ; 9.890  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 9.037  ; 9.037  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 9.027  ; 9.027  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 8.947  ; 8.947  ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 6.905  ; 6.905  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 5.463  ; 5.463  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 5.126  ; 5.126  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 5.781  ; 5.781  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 5.028  ; 5.028  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 5.477  ; 5.477  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 5.573  ; 5.573  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 5.369  ; 5.369  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 5.689  ; 5.689  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 5.683  ; 5.683  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 5.897  ; 5.897  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 5.971  ; 5.971  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 5.791  ; 5.791  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 5.569  ; 5.569  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 5.682  ; 5.682  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 6.616  ; 6.616  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 6.520  ; 6.520  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 5.436  ; 5.436  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 5.762  ; 5.762  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 5.636  ; 5.636  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 5.805  ; 5.805  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 5.688  ; 5.688  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 6.140  ; 6.140  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 5.656  ; 5.656  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 5.609  ; 5.609  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 6.905  ; 6.905  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 5.760  ; 5.760  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 5.942  ; 5.942  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 5.922  ; 5.922  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 5.769  ; 5.769  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 5.557  ; 5.557  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 5.443  ; 5.443  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 5.754  ; 5.754  ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 6.979  ; 6.979  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 6.762  ; 6.762  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 6.737  ; 6.737  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 6.620  ; 6.620  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 5.649  ; 5.649  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 6.732  ; 6.732  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 6.823  ; 6.823  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 6.196  ; 6.196  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 6.332  ; 6.332  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 6.213  ; 6.213  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 6.950  ; 6.950  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 6.565  ; 6.565  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 6.466  ; 6.466  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 6.953  ; 6.953  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 6.390  ; 6.390  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 6.967  ; 6.967  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 6.605  ; 6.605  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 5.594  ; 5.594  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 6.979  ; 6.979  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 6.208  ; 6.208  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 5.826  ; 5.826  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 6.188  ; 6.188  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 6.478  ; 6.478  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 6.823  ; 6.823  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 6.123  ; 6.123  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 5.848  ; 5.848  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 6.681  ; 6.681  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 6.037  ; 6.037  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 6.648  ; 6.648  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 5.668  ; 5.668  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 6.969  ; 6.969  ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 5.866  ; 5.866  ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 4.598  ; 4.598  ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 6.245  ; 6.245  ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 5.326  ; 5.326  ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 8.235  ; 8.235  ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 9.022  ; 9.022  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 6.413  ; 6.413  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 5.387  ; 5.387  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 6.035  ; 6.035  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 5.643  ; 5.643  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 6.707  ; 6.707  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 5.357  ; 5.357  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 5.579  ; 5.579  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 5.499  ; 5.499  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 5.775  ; 5.775  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 5.667  ; 5.667  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 8.876  ; 8.876  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 9.022  ; 9.022  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 8.863  ; 8.863  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 7.618  ; 7.618  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 5.789  ; 5.789  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 6.917  ; 6.917  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 7.026  ; 7.026  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 7.117  ; 7.117  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 6.997  ; 6.997  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 7.693  ; 7.693  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 8.068  ; 8.068  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 8.597  ; 8.597  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 8.850  ; 8.850  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 7.597  ; 7.597  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 7.427  ; 7.427  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 8.003  ; 8.003  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 6.979  ; 6.979  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 8.488  ; 8.488  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 7.799  ; 7.799  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 7.762  ; 7.762  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 8.197  ; 8.197  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 7.631  ; 7.631  ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 11.261 ; 11.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 10.222 ; 10.222 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 10.018 ; 10.018 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 8.942  ; 8.942  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 9.849  ; 9.849  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 10.180 ; 10.180 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 9.362  ; 9.362  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 11.179 ; 11.179 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 9.653  ; 9.653  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 10.273 ; 10.273 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 11.261 ; 11.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 10.997 ; 10.997 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 9.923  ; 9.923  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 9.861  ; 9.861  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 10.835 ; 10.835 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 10.396 ; 10.396 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 9.838  ; 9.838  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 9.886  ; 9.886  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 10.323 ; 10.323 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 10.220 ; 10.220 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 9.115  ; 9.115  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 9.571  ; 9.571  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 9.527  ; 9.527  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 8.863  ; 8.863  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 9.250  ; 9.250  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 10.072 ; 10.072 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 9.736  ; 9.736  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 9.808  ; 9.808  ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 10.604 ; 10.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 10.744 ; 10.744 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 10.628 ; 10.628 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 10.079 ; 10.079 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 9.348  ; 9.348  ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 12.651 ; 12.651 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 11.387 ; 11.387 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 11.773 ; 11.773 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 11.154 ; 11.154 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 12.651 ; 12.651 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 11.148 ; 11.148 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 12.034 ; 12.034 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 11.004 ; 11.004 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 11.448 ; 11.448 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 11.124 ; 11.124 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 11.714 ; 11.714 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 11.530 ; 11.530 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 12.125 ; 12.125 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 11.577 ; 11.577 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 11.712 ; 11.712 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 11.577 ; 11.577 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 11.520 ; 11.520 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 10.883 ; 10.883 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 11.424 ; 11.424 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 11.180 ; 11.180 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 11.249 ; 11.249 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 10.781 ; 10.781 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 10.972 ; 10.972 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 11.538 ; 11.538 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 11.643 ; 11.643 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 11.384 ; 11.384 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 11.452 ; 11.452 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 11.172 ; 11.172 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 11.310 ; 11.310 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 11.185 ; 11.185 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 11.077 ; 11.077 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 11.124 ; 11.124 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 10.575 ; 10.575 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 8.633  ; 8.633  ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 14.067 ; 14.067 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 12.785 ; 12.785 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 12.432 ; 12.432 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 13.908 ; 13.908 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 14.036 ; 14.036 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 14.067 ; 14.067 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 13.865 ; 13.865 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 11.149 ; 11.149 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 10.997 ; 10.997 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 10.080 ; 10.080 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 9.304  ; 9.304  ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 10.227 ; 10.227 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 10.057 ; 10.057 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 9.636  ; 9.636  ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 9.809  ; 9.809  ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 10.965 ; 10.965 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 10.416 ; 10.416 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 10.484 ; 10.484 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 10.875 ; 10.875 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 10.134 ; 10.134 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 10.038 ; 10.038 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 9.737  ; 9.737  ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 10.555 ; 10.555 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 9.764  ; 9.764  ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 10.897 ; 10.897 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 10.142 ; 10.142 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 10.380 ; 10.380 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 11.112 ; 11.112 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 10.201 ; 10.201 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 10.099 ; 10.099 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 10.026 ; 10.026 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 10.367 ; 10.367 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 10.779 ; 10.779 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 5.634  ; 5.634  ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 5.617  ; 5.617  ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 5.634  ; 5.634  ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 9.193  ; 9.193  ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 4.058  ; 4.058  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058  ; 4.058  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718  ; 3.718  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149  ; 3.149  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417  ; 3.417  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195  ; 3.195  ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 13.462 ; 13.462 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 11.908 ; 11.908 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 12.631 ; 12.631 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 12.300 ; 12.300 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 12.816 ; 12.816 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 12.609 ; 12.609 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 11.306 ; 11.306 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 13.462 ; 13.462 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 12.227 ; 12.227 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 11.775 ; 11.775 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 11.400 ; 11.400 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 12.165 ; 12.165 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 11.583 ; 11.583 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 11.662 ; 11.662 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 12.342 ; 12.342 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 12.008 ; 12.008 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 11.405 ; 11.405 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 11.632 ; 11.632 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 12.501 ; 12.501 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 12.826 ; 12.826 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 12.252 ; 12.252 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 11.538 ; 11.538 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 12.126 ; 12.126 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 11.988 ; 11.988 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 12.499 ; 12.499 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 11.335 ; 11.335 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 11.873 ; 11.873 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 12.128 ; 12.128 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 11.929 ; 11.929 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 11.594 ; 11.594 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 11.904 ; 11.904 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 3.924  ; 4.103  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.618  ; 3.692  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.609  ; 3.692  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.708  ; 3.714  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 3.924  ; 4.103  ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 3.183  ;        ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 3.183  ;        ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 10.251 ; 10.251 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 10.127 ; 10.127 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 9.012  ; 9.012  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 9.666  ; 9.666  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 9.760  ; 9.760  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 9.712  ; 9.712  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 9.765  ; 9.765  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 10.251 ; 10.251 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 9.936  ; 9.936  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 9.403  ; 9.403  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 8.782  ; 8.782  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 8.938  ; 8.938  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 8.554  ; 8.554  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 9.010  ; 9.010  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 8.030  ; 8.030  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 8.524  ; 8.524  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 9.154  ; 9.154  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 8.991  ; 8.991  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 8.275  ; 8.275  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 9.145  ; 9.145  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 8.157  ; 8.157  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 8.953  ; 8.953  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 8.254  ; 8.254  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 9.299  ; 9.299  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 8.013  ; 8.013  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 8.528  ; 8.528  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 8.876  ; 8.876  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 9.147  ; 9.147  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 8.496  ; 8.496  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 9.386  ; 9.386  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 9.304  ; 9.304  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 9.199  ; 9.199  ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 9.422  ; 9.422  ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 5.484  ; 5.484  ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 5.792  ; 5.792  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 5.792  ; 5.792  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 5.614  ; 5.614  ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 10.047 ; 10.047 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 9.242  ; 9.242  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 9.640  ; 9.640  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 8.890  ; 8.890  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 9.571  ; 9.571  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 9.380  ; 9.380  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 9.012  ; 9.012  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 8.810  ; 8.810  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 9.191  ; 9.191  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 9.918  ; 9.918  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 9.452  ; 9.452  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 9.176  ; 9.176  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 8.971  ; 8.971  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 9.771  ; 9.771  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 8.611  ; 8.611  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 8.837  ; 8.837  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 10.004 ; 10.004 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 9.762  ; 9.762  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 10.045 ; 10.045 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 9.104  ; 9.104  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 8.896  ; 8.896  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 9.469  ; 9.469  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 8.818  ; 8.818  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 9.409  ; 9.409  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 9.652  ; 9.652  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 9.618  ; 9.618  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 8.882  ; 8.882  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 9.466  ; 9.466  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 8.904  ; 8.904  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 9.247  ; 9.247  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 9.710  ; 9.710  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 9.361  ; 9.361  ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 10.047 ; 10.047 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 9.040  ; 9.040  ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 5.617  ; 5.617  ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 5.617  ; 5.617  ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 5.567  ; 5.567  ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 5.250  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 4.348  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 5.250  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 4.024  ;        ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 4.058  ; 4.058  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058  ; 4.058  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718  ; 3.718  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149  ; 3.149  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417  ; 3.417  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195  ; 3.195  ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 4.103  ; 3.924  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.692  ; 3.618  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.692  ; 3.609  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.714  ; 3.708  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 4.103  ; 3.924  ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;        ; 3.183  ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;        ; 3.183  ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;        ; 5.250  ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;        ; 4.348  ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;        ; 5.250  ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;        ; 4.024  ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 6.712 ; 6.712 ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 5.720 ; 5.720 ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.088 ; 6.088 ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.223 ; 6.223 ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 5.720 ; 5.720 ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 6.667 ; 6.667 ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 5.285 ; 5.285 ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 5.412 ; 5.412 ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 5.285 ; 5.285 ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 5.282 ; 5.282 ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 5.251 ; 5.251 ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 5.546 ; 5.546 ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 4.874 ; 4.874 ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 5.783 ; 5.783 ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.443 ; 5.443 ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 4.874 ; 4.874 ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.142 ; 5.142 ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 4.920 ; 4.920 ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 5.420 ; 5.420 ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 5.938 ; 5.938 ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.639 ; 5.639 ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.650 ; 5.650 ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.009 ; 6.009 ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 5.893 ; 5.893 ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 6.050 ; 6.050 ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.893 ; 5.893 ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 7.822 ; 7.822 ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 6.312 ; 6.312 ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 5.458 ; 5.458 ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 6.017 ; 6.017 ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.956 ; 5.956 ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 5.818 ; 5.818 ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 6.511 ; 6.511 ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 6.136 ; 6.136 ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.745 ; 5.745 ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 5.725 ; 5.725 ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 6.644 ; 6.644 ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 6.605 ; 6.605 ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.624 ; 5.624 ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 6.427 ; 6.427 ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.904 ; 5.904 ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.384 ; 6.384 ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 5.971 ; 5.971 ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.221 ; 6.221 ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 5.420 ; 5.420 ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 5.783 ; 5.783 ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 6.303 ; 6.303 ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 6.197 ; 6.197 ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.663 ; 5.663 ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.239 ; 6.239 ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 5.404 ; 5.404 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 5.404 ; 5.404 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 5.728 ; 5.728 ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 4.649 ; 4.649 ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 4.908 ; 4.908 ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 4.649 ; 4.649 ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 5.276 ; 5.276 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 5.732 ; 5.732 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 6.692 ; 6.692 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 5.709 ; 5.709 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 5.276 ; 5.276 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 5.406 ; 5.406 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 7.938 ; 7.938 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 6.163 ; 6.163 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 6.179 ; 6.179 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 7.707 ; 7.707 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 7.508 ; 7.508 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 7.666 ; 7.666 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 7.125 ; 7.125 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 6.294 ; 6.294 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 6.739 ; 6.739 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 7.403 ; 7.403 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 6.700 ; 6.700 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 6.665 ; 6.665 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 8.787 ; 8.787 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 5.957 ; 5.957 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 6.680 ; 6.680 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 6.440 ; 6.440 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 7.103 ; 7.103 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 5.406 ; 5.406 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 7.699 ; 7.699 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 6.238 ; 6.238 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 7.464 ; 7.464 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 6.170 ; 6.170 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 5.923 ; 5.923 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 5.988 ; 5.988 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 6.619 ; 6.619 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 6.233 ; 6.233 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 6.483 ; 6.483 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 7.339 ; 7.339 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 7.393 ; 7.393 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 5.343 ; 5.343 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 7.159 ; 7.159 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 6.765 ; 6.765 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 6.173 ; 6.173 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 6.131 ; 6.131 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 7.110 ; 7.110 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 6.866 ; 6.866 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 6.617 ; 6.617 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 7.031 ; 7.031 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 6.769 ; 6.769 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 6.704 ; 6.704 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 6.570 ; 6.570 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 6.384 ; 6.384 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 6.513 ; 6.513 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 7.322 ; 7.322 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 6.208 ; 6.208 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 6.930 ; 6.930 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 6.680 ; 6.680 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 6.573 ; 6.573 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 5.343 ; 5.343 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 7.270 ; 7.270 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 5.671 ; 5.671 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 6.839 ; 6.839 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 6.041 ; 6.041 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 6.529 ; 6.529 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 7.432 ; 7.432 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 6.471 ; 6.471 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 6.050 ; 6.050 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 6.127 ; 6.127 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 5.956 ; 5.956 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 6.106 ; 6.106 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 5.004 ; 5.004 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 5.131 ; 5.131 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 4.660 ; 4.660 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 5.420 ; 5.420 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 5.439 ; 5.439 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 4.482 ; 4.482 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 4.986 ; 4.986 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 5.582 ; 5.582 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 5.150 ; 5.150 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 5.372 ; 5.372 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 4.688 ; 4.688 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 4.888 ; 4.888 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 6.276 ; 6.276 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 5.489 ; 5.489 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 4.402 ; 4.402 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 4.942 ; 4.942 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 4.603 ; 4.603 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 4.806 ; 4.806 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 4.634 ; 4.634 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 5.120 ; 5.120 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 4.854 ; 4.854 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 4.803 ; 4.803 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 5.672 ; 5.672 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 4.626 ; 4.626 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 5.091 ; 5.091 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 4.543 ; 4.543 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 4.702 ; 4.702 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 4.692 ; 4.692 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 5.454 ; 5.454 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 4.700 ; 4.700 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 4.739 ; 4.739 ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.909 ; 5.909 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.803 ; 4.803 ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.282 ; 5.282 ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.783 ; 4.783 ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 5.280 ; 5.280 ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 5.030 ; 5.030 ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 5.924 ; 5.924 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 5.541 ; 5.541 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.435 ; 5.435 ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.656 ; 5.656 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 5.083 ; 5.083 ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.390 ; 5.390 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 5.069 ; 5.069 ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.753 ; 5.753 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.764 ; 5.764 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.817 ; 4.817 ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 5.423 ; 5.423 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 5.394 ; 5.394 ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 4.788 ; 4.788 ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.034 ; 5.034 ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 4.892 ; 4.892 ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 5.621 ; 5.621 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 4.787 ; 4.787 ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 5.762 ; 5.762 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 4.939 ; 4.939 ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 4.891 ; 4.891 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 4.809 ; 4.809 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 4.899 ; 4.899 ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 4.700 ; 4.700 ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 4.792 ; 4.792 ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 6.228 ; 6.228 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 4.947 ; 4.947 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 6.375 ; 6.375 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 6.560 ; 6.560 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 5.932 ; 5.932 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 6.626 ; 6.626 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 6.418 ; 6.418 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 6.000 ; 6.000 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 6.068 ; 6.068 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 5.342 ; 5.342 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 6.198 ; 6.198 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 5.359 ; 5.359 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 5.817 ; 5.817 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 6.531 ; 6.531 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 5.890 ; 5.890 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 6.068 ; 6.068 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 6.090 ; 6.090 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 5.434 ; 5.434 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 5.792 ; 5.792 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 5.937 ; 5.937 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 5.721 ; 5.721 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 5.338 ; 5.338 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 5.885 ; 5.885 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 5.959 ; 5.959 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 6.209 ; 6.209 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 5.565 ; 5.565 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 5.321 ; 5.321 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 6.071 ; 6.071 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 5.701 ; 5.701 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 6.101 ; 6.101 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 6.426 ; 6.426 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 4.947 ; 4.947 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 4.260 ; 4.260 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 5.318 ; 5.318 ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 4.551 ; 4.551 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 4.675 ; 4.675 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 4.661 ; 4.661 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.388 ; 5.388 ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 5.156 ; 5.156 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.567 ; 4.567 ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 4.335 ; 4.335 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 4.400 ; 4.400 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.084 ; 5.084 ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.462 ; 4.462 ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 4.727 ; 4.727 ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.849 ; 4.849 ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 4.759 ; 4.759 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 4.758 ; 4.758 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 5.191 ; 5.191 ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.985 ; 4.985 ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 4.260 ; 4.260 ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 4.309 ; 4.309 ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 6.217 ; 6.217 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 4.475 ; 4.475 ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.884 ; 5.884 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 6.007 ; 6.007 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.225 ; 5.225 ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.303 ; 5.303 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.166 ; 5.166 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.646 ; 5.646 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 5.100 ; 5.100 ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.952 ; 4.952 ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 5.336 ; 5.336 ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 5.641 ; 5.641 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 4.238 ; 4.238 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.358 ; 5.358 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 5.992 ; 5.992 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 5.125 ; 5.125 ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 6.176 ; 6.176 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 4.912 ; 4.912 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.897 ; 5.897 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 5.135 ; 5.135 ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.028 ; 6.028 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 6.049 ; 6.049 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.846 ; 5.846 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 5.383 ; 5.383 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 5.134 ; 5.134 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.105 ; 5.105 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.213 ; 5.213 ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.257 ; 5.257 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.146 ; 5.146 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 4.964 ; 4.964 ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.218 ; 5.218 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 6.234 ; 6.234 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 5.875 ; 5.875 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 5.839 ; 5.839 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 4.701 ; 4.701 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 4.928 ; 4.928 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 4.238 ; 4.238 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 5.641 ; 5.641 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.070 ; 5.070 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 5.979 ; 5.979 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 6.526 ; 6.526 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 5.876 ; 5.876 ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 5.723 ; 5.723 ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.090 ; 6.090 ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.206 ; 6.206 ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 5.723 ; 5.723 ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 5.098 ; 5.098 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 6.839 ; 6.839 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 6.202 ; 6.202 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 5.560 ; 5.560 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 5.830 ; 5.830 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 6.684 ; 6.684 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 5.449 ; 5.449 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 7.426 ; 7.426 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 6.092 ; 6.092 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 6.554 ; 6.554 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 7.859 ; 7.859 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 7.374 ; 7.374 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 6.742 ; 6.742 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 6.612 ; 6.612 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 7.250 ; 7.250 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 6.944 ; 6.944 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 6.344 ; 6.344 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 6.567 ; 6.567 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 6.281 ; 6.281 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 6.554 ; 6.554 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 5.098 ; 5.098 ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 5.774 ; 5.774 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 5.476 ; 5.476 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 5.628 ; 5.628 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 5.318 ; 5.318 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 6.106 ; 6.106 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 6.174 ; 6.174 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 6.588 ; 6.588 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 7.202 ; 7.202 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 7.246 ; 7.246 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 7.052 ; 7.052 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 6.363 ; 6.363 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 6.127 ; 6.127 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 5.776 ; 5.776 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 6.515 ; 6.515 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 7.043 ; 7.043 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 6.214 ; 6.214 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 7.549 ; 7.549 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 7.202 ; 7.202 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 6.690 ; 6.690 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 5.776 ; 5.776 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 6.608 ; 6.608 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 6.411 ; 6.411 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 6.407 ; 6.407 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 6.256 ; 6.256 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 6.190 ; 6.190 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 6.199 ; 6.199 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 6.624 ; 6.624 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 6.386 ; 6.386 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 6.425 ; 6.425 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 6.027 ; 6.027 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 5.861 ; 5.861 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 6.742 ; 6.742 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 6.939 ; 6.939 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 6.303 ; 6.303 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 6.100 ; 6.100 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 6.208 ; 6.208 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 6.107 ; 6.107 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 6.427 ; 6.427 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 6.020 ; 6.020 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 5.994 ; 5.994 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 6.117 ; 6.117 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 4.712 ; 4.712 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 6.404 ; 6.404 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 5.686 ; 5.686 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 7.088 ; 7.088 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 6.357 ; 6.357 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 6.255 ; 6.255 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 6.289 ; 6.289 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 5.494 ; 5.494 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 5.592 ; 5.592 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 4.712 ; 4.712 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 5.738 ; 5.738 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 5.767 ; 5.767 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 5.370 ; 5.370 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 5.865 ; 5.865 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 6.477 ; 6.477 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 6.086 ; 6.086 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 5.997 ; 5.997 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 6.148 ; 6.148 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 6.275 ; 6.275 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 5.459 ; 5.459 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 5.161 ; 5.161 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 5.858 ; 5.858 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 5.229 ; 5.229 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 6.439 ; 6.439 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 5.366 ; 5.366 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 5.849 ; 5.849 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 7.004 ; 7.004 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 5.910 ; 5.910 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 5.333 ; 5.333 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 5.155 ; 5.155 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 5.920 ; 5.920 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 4.084 ; 4.084 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.410 ; 4.410 ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 5.032 ; 5.032 ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 5.217 ; 5.217 ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.643 ; 5.643 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.902 ; 4.902 ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 5.403 ; 5.403 ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.998 ; 4.998 ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.483 ; 5.483 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 5.604 ; 5.604 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.660 ; 5.660 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 4.458 ; 4.458 ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 5.866 ; 5.866 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.372 ; 5.372 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.655 ; 4.655 ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 5.270 ; 5.270 ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.812 ; 4.812 ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.953 ; 4.953 ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 5.089 ; 5.089 ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 5.081 ; 5.081 ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 5.047 ; 5.047 ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.971 ; 4.971 ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 4.608 ; 4.608 ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.564 ; 4.564 ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 4.699 ; 4.699 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 5.094 ; 5.094 ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 4.536 ; 4.536 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.174 ; 5.174 ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 4.192 ; 4.192 ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 4.084 ; 4.084 ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.302 ; 5.302 ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 4.962 ; 4.962 ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 6.537 ; 6.537 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.169 ; 6.169 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.615 ; 5.615 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.920 ; 5.920 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.107 ; 5.107 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 5.216 ; 5.216 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 6.011 ; 6.011 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.610 ; 5.610 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.627 ; 5.627 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.611 ; 6.611 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 6.866 ; 6.866 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 7.019 ; 7.019 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.503 ; 5.503 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 7.049 ; 7.049 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 5.927 ; 5.927 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.223 ; 5.223 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 5.669 ; 5.669 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.544 ; 5.544 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 5.971 ; 5.971 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 6.199 ; 6.199 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.240 ; 5.240 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 5.726 ; 5.726 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 6.825 ; 6.825 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 6.311 ; 6.311 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.216 ; 5.216 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 6.123 ; 6.123 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.460 ; 5.460 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.576 ; 6.576 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 5.576 ; 5.576 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.140 ; 6.140 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 5.321 ; 5.321 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 5.687 ; 5.687 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 5.939 ; 5.939 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 6.109 ; 6.109 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.518 ; 5.518 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.614 ; 6.614 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 6.218 ; 6.218 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 6.036 ; 6.036 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 6.422 ; 6.422 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 5.943 ; 5.943 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 7.188 ; 7.188 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 6.768 ; 6.768 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 6.761 ; 6.761 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 7.787 ; 7.787 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 7.387 ; 7.387 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 7.127 ; 7.127 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 7.214 ; 7.214 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 6.901 ; 6.901 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 7.116 ; 7.116 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 6.824 ; 6.824 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 6.801 ; 6.801 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 6.964 ; 6.964 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 6.211 ; 6.211 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 5.943 ; 5.943 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 6.568 ; 6.568 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 6.893 ; 6.893 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 6.357 ; 6.357 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 7.233 ; 7.233 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 6.221 ; 6.221 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 6.982 ; 6.982 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 6.236 ; 6.236 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 7.425 ; 7.425 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 6.528 ; 6.528 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 6.724 ; 6.724 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 7.294 ; 7.294 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 7.497 ; 7.497 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 6.926 ; 6.926 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 7.578 ; 7.578 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 7.721 ; 7.721 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 7.513 ; 7.513 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 7.753 ; 7.753 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 4.485 ; 4.485 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 4.485 ; 4.485 ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.884 ; 5.884 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.997 ; 5.997 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.205 ; 5.205 ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 4.453 ; 4.453 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 5.224 ; 5.224 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 5.115 ; 5.115 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 4.923 ; 4.923 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 5.775 ; 5.775 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 5.331 ; 5.331 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 5.173 ; 5.173 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 5.266 ; 5.266 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 5.647 ; 5.647 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 4.995 ; 4.995 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 4.822 ; 4.822 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 5.412 ; 5.412 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 4.453 ; 4.453 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 4.925 ; 4.925 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 5.026 ; 5.026 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 5.513 ; 5.513 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 4.458 ; 4.458 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 4.831 ; 4.831 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 4.760 ; 4.760 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 5.001 ; 5.001 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 4.841 ; 4.841 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 4.878 ; 4.878 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 4.564 ; 4.564 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 4.552 ; 4.552 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 4.704 ; 4.704 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 4.748 ; 4.748 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 5.358 ; 5.358 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 4.580 ; 4.580 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 5.096 ; 5.096 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 4.835 ; 4.835 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 4.667 ; 4.667 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 5.565 ; 5.565 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 5.568 ; 5.568 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.412 ; 5.412 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.915 ; 5.915 ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 4.959 ; 4.959 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 6.179 ; 6.179 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 6.462 ; 6.462 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 5.458 ; 5.458 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 6.078 ; 6.078 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 5.781 ; 5.781 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 6.042 ; 6.042 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 5.230 ; 5.230 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 5.597 ; 5.597 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 6.193 ; 6.193 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 6.282 ; 6.282 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 5.087 ; 5.087 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 5.214 ; 5.214 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 6.668 ; 6.668 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 5.658 ; 5.658 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 5.530 ; 5.530 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 6.158 ; 6.158 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 5.998 ; 5.998 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 6.595 ; 6.595 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 5.314 ; 5.314 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 6.436 ; 6.436 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 5.272 ; 5.272 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 5.696 ; 5.696 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 4.996 ; 4.996 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 5.379 ; 5.379 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 6.848 ; 6.848 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 5.011 ; 5.011 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 5.287 ; 5.287 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 4.959 ; 4.959 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 5.625 ; 5.625 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 5.966 ; 5.966 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 6.553 ; 6.553 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 6.828 ; 6.828 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 6.370 ; 6.370 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 7.187 ; 7.187 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 6.600 ; 6.600 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 6.498 ; 6.498 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 6.539 ; 6.539 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 6.194 ; 6.194 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 7.148 ; 7.148 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 6.614 ; 6.614 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 6.812 ; 6.812 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 6.425 ; 6.425 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 6.790 ; 6.790 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 5.966 ; 5.966 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 6.489 ; 6.489 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 6.958 ; 6.958 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 6.751 ; 6.751 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 6.580 ; 6.580 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 6.640 ; 6.640 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 6.359 ; 6.359 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 6.716 ; 6.716 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 6.132 ; 6.132 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 6.978 ; 6.978 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 6.568 ; 6.568 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 6.728 ; 6.728 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 6.194 ; 6.194 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 6.967 ; 6.967 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 6.526 ; 6.526 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 6.146 ; 6.146 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 6.920 ; 6.920 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 6.796 ; 6.796 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 7.172 ; 7.172 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 6.034 ; 6.034 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 5.788 ; 5.788 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 7.737 ; 7.737 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 6.518 ; 6.518 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 6.707 ; 6.707 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 7.680 ; 7.680 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 7.307 ; 7.307 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 6.784 ; 6.784 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 6.880 ; 6.880 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 6.536 ; 6.536 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 7.491 ; 7.491 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 6.115 ; 6.115 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 7.267 ; 7.267 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 6.700 ; 6.700 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 5.894 ; 5.894 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 8.528 ; 8.528 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 5.965 ; 5.965 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 6.561 ; 6.561 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 5.940 ; 5.940 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 5.926 ; 5.926 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 6.860 ; 6.860 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 6.662 ; 6.662 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 7.043 ; 7.043 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 6.304 ; 6.304 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 5.989 ; 5.989 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 5.788 ; 5.788 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 6.933 ; 6.933 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 6.346 ; 6.346 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 7.159 ; 7.159 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 7.313 ; 7.313 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 6.490 ; 6.490 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 7.120 ; 7.120 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 6.701 ; 6.701 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 6.104 ; 6.104 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 6.556 ; 6.556 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 6.110 ; 6.110 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 6.412 ; 6.412 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 7.203 ; 7.203 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 6.857 ; 6.857 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 6.119 ; 6.119 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 6.827 ; 6.827 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 6.670 ; 6.670 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 6.809 ; 6.809 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 7.063 ; 7.063 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 6.601 ; 6.601 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 6.463 ; 6.463 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 6.180 ; 6.180 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 5.746 ; 5.746 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 5.863 ; 5.863 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 6.431 ; 6.431 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 6.095 ; 6.095 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 6.418 ; 6.418 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 5.876 ; 5.876 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 7.297 ; 7.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 7.073 ; 7.073 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 6.297 ; 6.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 6.929 ; 6.929 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 5.939 ; 5.939 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 6.121 ; 6.121 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 4.030 ; 4.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 5.718 ; 5.718 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 5.421 ; 5.421 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 4.973 ; 4.973 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 4.704 ; 4.704 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 5.681 ; 5.681 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 5.131 ; 5.131 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 5.223 ; 5.223 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 4.796 ; 4.796 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 4.475 ; 4.475 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 5.888 ; 5.888 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 4.435 ; 4.435 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 5.265 ; 5.265 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 5.789 ; 5.789 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 4.923 ; 4.923 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 5.389 ; 5.389 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 5.256 ; 5.256 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 4.054 ; 4.054 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 5.292 ; 5.292 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 4.632 ; 4.632 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 4.784 ; 4.784 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 4.030 ; 4.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 5.417 ; 5.417 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 4.765 ; 4.765 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 5.246 ; 5.246 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 4.515 ; 4.515 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 5.814 ; 5.814 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 5.009 ; 5.009 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 5.909 ; 5.909 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 4.679 ; 4.679 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 4.866 ; 4.866 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 5.656 ; 5.656 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 6.132 ; 6.132 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 6.961 ; 6.961 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 6.337 ; 6.337 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 7.765 ; 7.765 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 7.799 ; 7.799 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 8.192 ; 8.192 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 7.573 ; 7.573 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 7.627 ; 7.627 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 7.371 ; 7.371 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 7.029 ; 7.029 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 6.290 ; 6.290 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 6.758 ; 6.758 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 6.308 ; 6.308 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 7.943 ; 7.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 7.330 ; 7.330 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 7.322 ; 7.322 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 6.865 ; 6.865 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 6.231 ; 6.231 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 6.826 ; 6.826 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 7.197 ; 7.197 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 7.532 ; 7.532 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 6.780 ; 6.780 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 6.538 ; 6.538 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 7.831 ; 7.831 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 6.828 ; 6.828 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 6.928 ; 6.928 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 7.047 ; 7.047 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 7.726 ; 7.726 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 6.552 ; 6.552 ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 5.721 ; 5.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 6.166 ; 6.166 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 6.537 ; 6.537 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 6.155 ; 6.155 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 6.665 ; 6.665 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 6.317 ; 6.317 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 6.373 ; 6.373 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 8.360 ; 8.360 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 6.995 ; 6.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 6.835 ; 6.835 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 5.745 ; 5.745 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 6.501 ; 6.501 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 6.721 ; 6.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 6.267 ; 6.267 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 7.369 ; 7.369 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 7.186 ; 7.186 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 6.266 ; 6.266 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 6.192 ; 6.192 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 6.957 ; 6.957 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 7.503 ; 7.503 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 5.721 ; 5.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 7.296 ; 7.296 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 6.311 ; 6.311 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 7.342 ; 7.342 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 5.982 ; 5.982 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 6.434 ; 6.434 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 6.960 ; 6.960 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 7.023 ; 7.023 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 6.347 ; 6.347 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 7.316 ; 7.316 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.428 ; 3.428 ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 5.083 ; 5.083 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 6.299 ; 6.299 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 5.821 ; 5.821 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 6.270 ; 6.270 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 7.068 ; 7.068 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 6.844 ; 6.844 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 6.397 ; 6.397 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 6.963 ; 6.963 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 5.887 ; 5.887 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 5.933 ; 5.933 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 5.457 ; 5.457 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 5.860 ; 5.860 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 6.233 ; 6.233 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 5.083 ; 5.083 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 5.366 ; 5.366 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 5.603 ; 5.603 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 5.768 ; 5.768 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 5.547 ; 5.547 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 6.589 ; 6.589 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 5.707 ; 5.707 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 6.082 ; 6.082 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 5.543 ; 5.543 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 6.706 ; 6.706 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 5.962 ; 5.962 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 5.643 ; 5.643 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 6.155 ; 6.155 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 6.573 ; 6.573 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 6.793 ; 6.793 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 6.593 ; 6.593 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 6.855 ; 6.855 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 3.934 ; 3.934 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 4.179 ; 4.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.979 ; 3.979 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 3.934 ; 3.934 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 4.314 ; 4.314 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 4.128 ; 4.128 ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 4.033 ; 4.033 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 5.079 ; 5.079 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 5.323 ; 5.323 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 4.499 ; 4.499 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 4.836 ; 4.836 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 4.755 ; 4.755 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 4.297 ; 4.297 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 4.325 ; 4.325 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 5.112 ; 5.112 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 5.395 ; 5.395 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 4.163 ; 4.163 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 5.063 ; 5.063 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 4.366 ; 4.366 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 5.701 ; 5.701 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 4.979 ; 4.979 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 4.696 ; 4.696 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 4.774 ; 4.774 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 4.523 ; 4.523 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 5.220 ; 5.220 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 4.377 ; 4.377 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 5.026 ; 5.026 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 4.502 ; 4.502 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 4.033 ; 4.033 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 4.179 ; 4.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 5.630 ; 5.630 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 4.080 ; 4.080 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 4.780 ; 4.780 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 4.382 ; 4.382 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 5.358 ; 5.358 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 4.235 ; 4.235 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 4.683 ; 4.683 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 5.853 ; 5.853 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 6.599 ; 6.599 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 6.314 ; 6.314 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 6.847 ; 6.847 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 6.631 ; 6.631 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 6.219 ; 6.219 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 6.437 ; 6.437 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 6.251 ; 6.251 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 7.160 ; 7.160 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 6.642 ; 6.642 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 6.663 ; 6.663 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 6.297 ; 6.297 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 6.783 ; 6.783 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 5.883 ; 5.883 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 6.279 ; 6.279 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 6.966 ; 6.966 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 6.683 ; 6.683 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 6.735 ; 6.735 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 6.407 ; 6.407 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 6.548 ; 6.548 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 5.853 ; 5.853 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 6.287 ; 6.287 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 6.673 ; 6.673 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 5.971 ; 5.971 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 6.757 ; 6.757 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 6.230 ; 6.230 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 6.082 ; 6.082 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 6.812 ; 6.812 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 6.616 ; 6.616 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 6.994 ; 6.994 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 5.878 ; 5.878 ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 4.021 ;       ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 5.545 ;       ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 5.545 ;       ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 6.420 ; 6.420 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 8.369 ; 8.369 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 7.150 ; 7.150 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 7.339 ; 7.339 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 8.312 ; 8.312 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 7.939 ; 7.939 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 7.416 ; 7.416 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 7.303 ; 7.303 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 7.512 ; 7.512 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 7.168 ; 7.168 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 8.123 ; 8.123 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 6.747 ; 6.747 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 7.899 ; 7.899 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 7.332 ; 7.332 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 6.526 ; 6.526 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 9.160 ; 9.160 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 6.597 ; 6.597 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 7.193 ; 7.193 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 6.572 ; 6.572 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 6.908 ; 6.908 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 6.558 ; 6.558 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 7.492 ; 7.492 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 7.294 ; 7.294 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 7.675 ; 7.675 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 6.936 ; 6.936 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 6.621 ; 6.621 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 6.420 ; 6.420 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 7.498 ; 7.498 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 7.565 ; 7.565 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 6.978 ; 6.978 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 7.791 ; 7.791 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 7.945 ; 7.945 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 6.348 ; 6.348 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 7.122 ; 7.122 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 7.752 ; 7.752 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 7.333 ; 7.333 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 6.736 ; 6.736 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 7.188 ; 7.188 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 6.742 ; 6.742 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 7.044 ; 7.044 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 7.835 ; 7.835 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 7.235 ; 7.235 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 7.489 ; 7.489 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 6.751 ; 6.751 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 7.459 ; 7.459 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 7.302 ; 7.302 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 7.441 ; 7.441 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 7.695 ; 7.695 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 7.233 ; 7.233 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 7.095 ; 7.095 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 6.812 ; 6.812 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 6.378 ; 6.378 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 6.495 ; 6.495 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 7.063 ; 7.063 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 6.727 ; 6.727 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 7.050 ; 7.050 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 6.508 ; 6.508 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 6.980 ; 6.980 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 7.929 ; 7.929 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 7.705 ; 7.705 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 6.929 ; 6.929 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 7.561 ; 7.561 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 6.571 ; 6.571 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 6.348 ; 6.348 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 6.753 ; 6.753 ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;       ; 4.021 ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 4.662 ; 4.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 6.350 ; 6.350 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 6.053 ; 6.053 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 5.605 ; 5.605 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 5.336 ; 5.336 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 6.313 ; 6.313 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 5.763 ; 5.763 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 5.855 ; 5.855 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 5.428 ; 5.428 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 5.107 ; 5.107 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 6.520 ; 6.520 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 5.067 ; 5.067 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 5.897 ; 5.897 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 6.421 ; 6.421 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 5.555 ; 5.555 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 6.021 ; 6.021 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 5.888 ; 5.888 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 4.686 ; 4.686 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 5.924 ; 5.924 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 5.264 ; 5.264 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 5.416 ; 5.416 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 4.662 ; 4.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 6.049 ; 6.049 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 5.397 ; 5.397 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 5.878 ; 5.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 5.965 ; 5.965 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 5.147 ; 5.147 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 6.446 ; 6.446 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 5.641 ; 5.641 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 6.541 ; 6.541 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 5.311 ; 5.311 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 6.661 ; 6.661 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 5.498 ; 5.498 ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 6.288 ; 6.288 ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 6.764 ; 6.764 ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 6.668 ; 6.668 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 7.593 ; 7.593 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 6.969 ; 6.969 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 8.397 ; 8.397 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 8.431 ; 8.431 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 8.824 ; 8.824 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 8.205 ; 8.205 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 8.259 ; 8.259 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 8.003 ; 8.003 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 7.661 ; 7.661 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 6.922 ; 6.922 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 7.303 ; 7.303 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 7.390 ; 7.390 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 6.940 ; 6.940 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 8.575 ; 8.575 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 7.962 ; 7.962 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 7.954 ; 7.954 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 7.497 ; 7.497 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 6.863 ; 6.863 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 7.458 ; 7.458 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 6.668 ; 6.668 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 7.829 ; 7.829 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 6.957 ; 6.957 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 8.164 ; 8.164 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 7.412 ; 7.412 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 7.170 ; 7.170 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 8.463 ; 8.463 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 7.460 ; 7.460 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 7.352 ; 7.352 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 7.560 ; 7.560 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 7.679 ; 7.679 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 8.358 ; 8.358 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 7.184 ; 7.184 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 6.353 ; 6.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 6.798 ; 6.798 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 7.169 ; 7.169 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 6.787 ; 6.787 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 7.211 ; 7.211 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 7.297 ; 7.297 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 6.949 ; 6.949 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 7.005 ; 7.005 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 8.992 ; 8.992 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 7.627 ; 7.627 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 7.467 ; 7.467 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 6.377 ; 6.377 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 7.133 ; 7.133 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 7.353 ; 7.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 6.899 ; 6.899 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 8.001 ; 8.001 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 7.818 ; 7.818 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 6.898 ; 6.898 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 6.824 ; 6.824 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 7.589 ; 7.589 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 8.135 ; 8.135 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 6.353 ; 6.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 7.928 ; 7.928 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 6.943 ; 6.943 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 7.974 ; 7.974 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 6.957 ; 6.957 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 6.614 ; 6.614 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 7.066 ; 7.066 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 7.592 ; 7.592 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 7.655 ; 7.655 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 6.979 ; 6.979 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 7.948 ; 7.948 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 5.414 ; 5.414 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 5.423 ; 5.423 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 5.414 ; 5.414 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 5.513 ; 5.513 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 5.729 ; 5.729 ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 4.060 ; 4.060 ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 5.715 ; 5.715 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 6.931 ; 6.931 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 6.453 ; 6.453 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 6.902 ; 6.902 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 7.700 ; 7.700 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 7.476 ; 7.476 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 7.029 ; 7.029 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 7.595 ; 7.595 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 6.519 ; 6.519 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 6.664 ; 6.664 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 6.565 ; 6.565 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 6.089 ; 6.089 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 6.492 ; 6.492 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 6.865 ; 6.865 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 5.715 ; 5.715 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 5.998 ; 5.998 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 6.235 ; 6.235 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 6.400 ; 6.400 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 6.179 ; 6.179 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 7.221 ; 7.221 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 6.339 ; 6.339 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 6.714 ; 6.714 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 6.175 ; 6.175 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 7.338 ; 7.338 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 6.594 ; 6.594 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 6.275 ; 6.275 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 6.787 ; 6.787 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 7.205 ; 7.205 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 6.386 ; 6.386 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 7.425 ; 7.425 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 7.225 ; 7.225 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 7.487 ; 7.487 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 7.113 ; 7.113 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 4.566 ; 4.566 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 4.811 ; 4.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 4.611 ; 4.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 4.566 ; 4.566 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 4.946 ; 4.946 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 4.760 ; 4.760 ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 4.665 ; 4.665 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 5.711 ; 5.711 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 5.955 ; 5.955 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 5.131 ; 5.131 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 5.525 ; 5.525 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 5.468 ; 5.468 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 5.387 ; 5.387 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 4.929 ; 4.929 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 4.957 ; 4.957 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 5.744 ; 5.744 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 6.027 ; 6.027 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 4.795 ; 4.795 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 5.695 ; 5.695 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 4.998 ; 4.998 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 6.333 ; 6.333 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 5.611 ; 5.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 5.328 ; 5.328 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 5.406 ; 5.406 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 5.155 ; 5.155 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 5.852 ; 5.852 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 5.009 ; 5.009 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 5.658 ; 5.658 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 5.029 ; 5.029 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 5.134 ; 5.134 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 4.665 ; 4.665 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 4.811 ; 4.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 6.262 ; 6.262 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 4.712 ; 4.712 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 5.412 ; 5.412 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 5.014 ; 5.014 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 5.990 ; 5.990 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 4.867 ; 4.867 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 5.315 ; 5.315 ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 6.485 ; 6.485 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 7.231 ; 7.231 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 7.282 ; 7.282 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 6.946 ; 6.946 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 7.479 ; 7.479 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 7.263 ; 7.263 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 6.851 ; 6.851 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 7.069 ; 7.069 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 6.883 ; 6.883 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 7.792 ; 7.792 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 7.274 ; 7.274 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 7.295 ; 7.295 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 6.929 ; 6.929 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 7.415 ; 7.415 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 6.515 ; 6.515 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 6.911 ; 6.911 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 7.598 ; 7.598 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 7.315 ; 7.315 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 7.367 ; 7.367 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 7.039 ; 7.039 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 6.646 ; 6.646 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 7.180 ; 7.180 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 6.485 ; 6.485 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 7.352 ; 7.352 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 6.919 ; 6.919 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 7.305 ; 7.305 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 6.603 ; 6.603 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 7.389 ; 7.389 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 6.862 ; 6.862 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 6.714 ; 6.714 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 7.444 ; 7.444 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 7.248 ; 7.248 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 7.626 ; 7.626 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 6.510 ; 6.510 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;       ; 5.545 ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;       ; 5.545 ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 5.100 ; 5.100 ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 5.464 ; 5.464 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 7.470 ; 7.470 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 6.870 ; 6.870 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 6.777 ; 6.777 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 7.237 ; 7.237 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 6.461 ; 6.461 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 6.158 ; 6.158 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 6.664 ; 6.664 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 6.610 ; 6.610 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 7.307 ; 7.307 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 6.607 ; 6.607 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 6.969 ; 6.969 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 6.526 ; 6.526 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 5.762 ; 5.762 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 7.638 ; 7.638 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 5.768 ; 5.768 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 5.842 ; 5.842 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 5.771 ; 5.771 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 6.966 ; 6.966 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 5.551 ; 5.551 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 7.258 ; 7.258 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 6.638 ; 6.638 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 7.257 ; 7.257 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 6.040 ; 6.040 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 5.464 ; 5.464 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 6.438 ; 6.438 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 6.246 ; 6.246 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 7.197 ; 7.197 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 5.899 ; 5.899 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 6.600 ; 6.600 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 6.911 ; 6.911 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 5.109 ; 5.109 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 4.572 ; 4.572 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 4.572 ; 4.572 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 5.184 ; 5.184 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 5.140 ; 5.140 ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 4.743 ; 4.743 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 4.743 ; 4.743 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 5.222 ; 5.222 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 5.104 ; 5.104 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 6.099 ; 6.099 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 7.128 ; 7.128 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 7.779 ; 7.779 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 7.112 ; 7.112 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 6.633 ; 6.633 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 6.776 ; 6.776 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 7.129 ; 7.129 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 6.909 ; 6.909 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 7.320 ; 7.320 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 7.358 ; 7.358 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 7.150 ; 7.150 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 7.121 ; 7.121 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 7.424 ; 7.424 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 7.006 ; 7.006 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 7.575 ; 7.575 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 7.616 ; 7.616 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 6.978 ; 6.978 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 7.407 ; 7.407 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 6.537 ; 6.537 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 7.039 ; 7.039 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 6.342 ; 6.342 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 7.546 ; 7.546 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 6.338 ; 6.338 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 6.198 ; 6.198 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 7.023 ; 7.023 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 8.233 ; 8.233 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 7.367 ; 7.367 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 6.881 ; 6.881 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 7.418 ; 7.418 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 6.099 ; 6.099 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 5.028 ; 5.028 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 5.463 ; 5.463 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 5.126 ; 5.126 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 5.781 ; 5.781 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 5.028 ; 5.028 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 5.477 ; 5.477 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 5.573 ; 5.573 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 5.369 ; 5.369 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 5.689 ; 5.689 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 5.683 ; 5.683 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 5.897 ; 5.897 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 5.971 ; 5.971 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 5.791 ; 5.791 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 5.569 ; 5.569 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 5.682 ; 5.682 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 6.616 ; 6.616 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 6.520 ; 6.520 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 5.436 ; 5.436 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 5.762 ; 5.762 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 5.636 ; 5.636 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 5.805 ; 5.805 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 5.688 ; 5.688 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 5.656 ; 5.656 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 5.609 ; 5.609 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 6.905 ; 6.905 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 5.760 ; 5.760 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 5.942 ; 5.942 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 5.922 ; 5.922 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 5.769 ; 5.769 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 5.557 ; 5.557 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 5.443 ; 5.443 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 5.046 ; 5.046 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 6.426 ; 6.426 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 6.402 ; 6.402 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 5.693 ; 5.693 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 5.901 ; 5.901 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 6.150 ; 6.150 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 5.720 ; 5.720 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 5.631 ; 5.631 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 5.230 ; 5.230 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 6.390 ; 6.390 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 5.437 ; 5.437 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 5.862 ; 5.862 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 6.125 ; 6.125 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 5.689 ; 5.689 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 6.303 ; 6.303 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 5.046 ; 5.046 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 5.649 ; 5.649 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 6.009 ; 6.009 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 5.731 ; 5.731 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 5.407 ; 5.407 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 5.660 ; 5.660 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 6.137 ; 6.137 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 6.490 ; 6.490 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 5.781 ; 5.781 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 5.451 ; 5.451 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 6.069 ; 6.069 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 5.607 ; 5.607 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 6.398 ; 6.398 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 5.271 ; 5.271 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 6.271 ; 6.271 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 4.598 ; 4.598 ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 6.245 ; 6.245 ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 5.326 ; 5.326 ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 6.270 ; 6.270 ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 6.413 ; 6.413 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 5.387 ; 5.387 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 6.035 ; 6.035 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 5.643 ; 5.643 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 6.707 ; 6.707 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 5.579 ; 5.579 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 5.499 ; 5.499 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 5.775 ; 5.775 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 5.667 ; 5.667 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 8.876 ; 8.876 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 9.022 ; 9.022 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 8.863 ; 8.863 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 7.618 ; 7.618 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 5.789 ; 5.789 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 6.917 ; 6.917 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 7.026 ; 7.026 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 7.117 ; 7.117 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 6.997 ; 6.997 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 7.693 ; 7.693 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 8.068 ; 8.068 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 8.597 ; 8.597 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 8.850 ; 8.850 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 7.597 ; 7.597 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 7.427 ; 7.427 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 8.003 ; 8.003 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 6.979 ; 6.979 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 8.488 ; 8.488 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 7.799 ; 7.799 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 7.762 ; 7.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 8.197 ; 8.197 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 7.631 ; 7.631 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 7.275 ; 7.275 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 6.795 ; 6.795 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 7.366 ; 7.366 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 6.187 ; 6.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 8.069 ; 8.069 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 6.703 ; 6.703 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 7.176 ; 7.176 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 8.377 ; 8.377 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 7.819 ; 7.819 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 7.359 ; 7.359 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 6.685 ; 6.685 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 7.687 ; 7.687 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 7.425 ; 7.425 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 6.832 ; 6.832 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 7.151 ; 7.151 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 7.275 ; 7.275 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 7.067 ; 7.067 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 6.101 ; 6.101 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 6.930 ; 6.930 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 6.455 ; 6.455 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 6.425 ; 6.425 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 6.308 ; 6.308 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 7.214 ; 7.214 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 6.692 ; 6.692 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 7.033 ; 7.033 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 7.566 ; 7.566 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 8.124 ; 8.124 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 7.489 ; 7.489 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 6.894 ; 6.894 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 6.790 ; 6.790 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 7.576 ; 7.576 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 7.707 ; 7.707 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 7.191 ; 7.191 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 8.479 ; 8.479 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 7.229 ; 7.229 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 7.040 ; 7.040 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 7.571 ; 7.571 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 7.165 ; 7.165 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 7.487 ; 7.487 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 7.386 ; 7.386 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 7.562 ; 7.562 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 7.485 ; 7.485 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 7.390 ; 7.390 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 7.302 ; 7.302 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 7.431 ; 7.431 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 7.134 ; 7.134 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 7.422 ; 7.422 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 7.236 ; 7.236 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 7.131 ; 7.131 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 6.882 ; 6.882 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 7.785 ; 7.785 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 7.775 ; 7.775 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 7.472 ; 7.472 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 7.325 ; 7.325 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 7.288 ; 7.288 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 7.138 ; 7.138 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 7.266 ; 7.266 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 6.982 ; 6.982 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 7.160 ; 7.160 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 6.930 ; 6.930 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 6.035 ; 6.035 ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 6.784 ; 6.784 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 5.916 ; 5.916 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 7.133 ; 7.133 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 7.252 ; 7.252 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 7.406 ; 7.406 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 7.365 ; 7.365 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 6.826 ; 6.826 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 6.607 ; 6.607 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 7.032 ; 7.032 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 6.942 ; 6.942 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 6.447 ; 6.447 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 5.940 ; 5.940 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 6.176 ; 6.176 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 6.832 ; 6.832 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 7.133 ; 7.133 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 6.464 ; 6.464 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 5.968 ; 5.968 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 7.119 ; 7.119 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 6.909 ; 6.909 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 6.255 ; 6.255 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 6.230 ; 6.230 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 7.487 ; 7.487 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 6.337 ; 6.337 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 6.259 ; 6.259 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 7.106 ; 7.106 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 5.634 ; 5.634 ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 6.364 ; 6.364 ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058 ; 4.058 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718 ; 3.718 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417 ; 3.417 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195 ; 3.195 ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 6.638 ; 6.638 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 7.195 ; 7.195 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 6.566 ; 6.566 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 7.113 ; 7.113 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 6.885 ; 6.885 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 7.336 ; 7.336 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 6.870 ; 6.870 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 8.477 ; 8.477 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 7.750 ; 7.750 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 7.128 ; 7.128 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 6.747 ; 6.747 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 7.098 ; 7.098 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 7.057 ; 7.057 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 7.033 ; 7.033 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 7.922 ; 7.922 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 7.563 ; 7.563 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 7.210 ; 7.210 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 6.549 ; 6.549 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 8.250 ; 8.250 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 7.982 ; 7.982 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 6.836 ; 6.836 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 7.539 ; 7.539 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 7.146 ; 7.146 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 7.664 ; 7.664 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 7.000 ; 7.000 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 7.526 ; 7.526 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 7.018 ; 7.018 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 7.449 ; 7.449 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 7.615 ; 7.615 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 6.730 ; 6.730 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 7.745 ; 7.745 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 3.609 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.618 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.609 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.708 ; 3.714 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 3.924 ; 4.103 ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 3.183 ;       ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 3.183 ;       ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 6.555 ; 6.555 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 7.848 ; 7.848 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 7.276 ; 7.276 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 7.557 ; 7.557 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 8.024 ; 8.024 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 7.670 ; 7.670 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 8.029 ; 8.029 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 7.670 ; 7.670 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 7.462 ; 7.462 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 7.618 ; 7.618 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 8.018 ; 8.018 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 7.169 ; 7.169 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 7.978 ; 7.978 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 7.907 ; 7.907 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 7.541 ; 7.541 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 6.555 ; 6.555 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 7.564 ; 7.564 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 7.523 ; 7.523 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 7.696 ; 7.696 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 8.587 ; 8.587 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 7.490 ; 7.490 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 8.037 ; 8.037 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 8.439 ; 8.439 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 7.578 ; 7.578 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 7.282 ; 7.282 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 7.680 ; 7.680 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 8.085 ; 8.085 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 7.323 ; 7.323 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 7.344 ; 7.344 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 8.336 ; 8.336 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 7.662 ; 7.662 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 8.190 ; 8.190 ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 5.484 ; 5.484 ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 5.614 ; 5.614 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 5.792 ; 5.792 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 5.614 ; 5.614 ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 6.833 ; 6.833 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 7.179 ; 7.179 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 6.709 ; 6.709 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 7.467 ; 7.467 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 6.993 ; 6.993 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 6.791 ; 6.791 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 6.819 ; 6.819 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 6.554 ; 6.554 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 7.549 ; 7.549 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 7.020 ; 7.020 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 7.092 ; 7.092 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 6.790 ; 6.790 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 7.163 ; 7.163 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 6.769 ; 6.769 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 7.238 ; 7.238 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 7.212 ; 7.212 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 6.855 ; 6.855 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 6.915 ; 6.915 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 6.726 ; 6.726 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 6.994 ; 6.994 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 6.532 ; 6.532 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 6.843 ; 6.843 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 7.270 ; 7.270 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 6.502 ; 6.502 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 7.333 ; 7.333 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 6.830 ; 6.830 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 6.553 ; 6.553 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 7.326 ; 7.326 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 7.122 ; 7.122 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 7.447 ; 7.447 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 6.632 ; 6.632 ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 4.024 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 4.348 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 5.250 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 4.024 ;       ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058 ; 4.058 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718 ; 3.718 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417 ; 3.417 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195 ; 3.195 ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 3.692 ; 3.609 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.692 ; 3.618 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.692 ; 3.609 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.714 ; 3.708 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 4.103 ; 3.924 ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;       ; 3.183 ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;       ; 3.183 ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;       ; 4.024 ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;       ; 4.348 ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;       ; 5.250 ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;       ; 4.024 ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------+-------------+---------+----------+---------+---------------------+
; Clock                           ; Setup       ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-------------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -20.684     ; -3.345  ; N/A      ; N/A     ; -1.627              ;
;  Clk                            ; -20.684     ; -3.111  ; N/A      ; N/A     ; -1.627              ;
;  Controller:controller|state.S0 ; -5.660      ; 0.273   ; N/A      ; N/A     ; 0.500               ;
;  Controller:controller|state.S2 ; -13.515     ; -0.801  ; N/A      ; N/A     ; 0.500               ;
;  Controller:controller|state.S7 ; -4.048      ; -3.345  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -137214.624 ; -60.857 ; 0.0      ; 0.0     ; -9610.43            ;
;  Clk                            ; -137144.179 ; -49.462 ; N/A      ; N/A     ; -9610.430           ;
;  Controller:controller|state.S0 ; -5.660      ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  Controller:controller|state.S2 ; -17.209     ; -0.801  ; N/A      ; N/A     ; 0.000               ;
;  Controller:controller|state.S7 ; -47.576     ; -17.090 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 13.196 ; 13.196 ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 12.568 ; 12.568 ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 11.366 ; 11.366 ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 11.579 ; 11.579 ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 10.556 ; 10.556 ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 12.568 ; 12.568 ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 9.847  ; 9.847  ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 9.847  ; 9.847  ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 9.700  ; 9.700  ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 10.940 ; 10.940 ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 10.035 ; 10.035 ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 11.432 ; 11.432 ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 11.141 ; 11.141 ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.141 ; 11.141 ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.561 ; 10.561 ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.451  ; 9.451  ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 10.072 ; 10.072 ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.502  ; 9.502  ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 15.715 ; 15.715 ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 11.772 ; 11.772 ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 11.700 ; 11.700 ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 11.504 ; 11.504 ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 12.210 ; 12.210 ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 12.719 ; 12.719 ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 13.295 ; 13.295 ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 11.622 ; 11.622 ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 15.715 ; 15.715 ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 13.248 ; 13.248 ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 10.447 ; 10.447 ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 11.208 ; 11.208 ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 12.330 ; 12.330 ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 11.527 ; 11.527 ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 11.370 ; 11.370 ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 12.890 ; 12.890 ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 12.326 ; 12.326 ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 11.522 ; 11.522 ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 11.591 ; 11.591 ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 13.101 ; 13.101 ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 13.659 ; 13.659 ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 10.924 ; 10.924 ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 12.895 ; 12.895 ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.651 ; 11.651 ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 12.493 ; 12.493 ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 11.859 ; 11.859 ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 12.803 ; 12.803 ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 10.727 ; 10.727 ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 11.551 ; 11.551 ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 13.335 ; 13.335 ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 12.162 ; 12.162 ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 11.045 ; 11.045 ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 12.158 ; 12.158 ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 12.381 ; 12.381 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 11.808 ; 11.808 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 11.795 ; 11.795 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 11.885 ; 11.885 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 12.381 ; 12.381 ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 8.995  ; 8.995  ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 8.995  ; 8.995  ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 8.600  ; 8.600  ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 15.683 ; 15.683 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 12.546 ; 12.546 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 15.683 ; 15.683 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 12.245 ; 12.245 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 11.346 ; 11.346 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 31.106 ; 31.106 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 30.483 ; 30.483 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 28.319 ; 28.319 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 28.883 ; 28.883 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 31.106 ; 31.106 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 29.435 ; 29.435 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 29.196 ; 29.196 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 24.837 ; 24.837 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 25.419 ; 25.419 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 23.677 ; 23.677 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 25.795 ; 25.795 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 23.970 ; 23.970 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 25.499 ; 25.499 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 23.511 ; 23.511 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 23.224 ; 23.224 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 27.163 ; 27.163 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 22.319 ; 22.319 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 23.759 ; 23.759 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 24.112 ; 24.112 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 25.380 ; 25.380 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 22.641 ; 22.641 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 25.619 ; 25.619 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 24.459 ; 24.459 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 25.477 ; 25.477 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 23.634 ; 23.634 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 23.461 ; 23.461 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 23.889 ; 23.889 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 24.301 ; 24.301 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 24.920 ; 24.920 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 25.161 ; 25.161 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 22.990 ; 22.990 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 25.480 ; 25.480 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 25.177 ; 25.177 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 29.541 ; 29.541 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 29.101 ; 29.101 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 29.541 ; 29.541 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 28.756 ; 28.756 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 27.640 ; 27.640 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 27.819 ; 27.819 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 27.793 ; 27.793 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 23.758 ; 23.758 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 25.316 ; 25.316 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 23.087 ; 23.087 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 23.299 ; 23.299 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 23.083 ; 23.083 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 24.018 ; 24.018 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 22.974 ; 22.974 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 24.025 ; 24.025 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 24.027 ; 24.027 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 22.388 ; 22.388 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 23.250 ; 23.250 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 23.780 ; 23.780 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 23.083 ; 23.083 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 21.592 ; 21.592 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 24.132 ; 24.132 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 21.946 ; 21.946 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 23.812 ; 23.812 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 21.547 ; 21.547 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 23.332 ; 23.332 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 25.901 ; 25.901 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 24.583 ; 24.583 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 22.598 ; 22.598 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 23.930 ; 23.930 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 22.239 ; 22.239 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 22.131 ; 22.131 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 21.936 ; 21.936 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 16.798 ; 16.798 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 13.080 ; 13.080 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 12.638 ; 12.638 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 13.056 ; 13.056 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 12.888 ; 12.888 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 13.947 ; 13.947 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 14.207 ; 14.207 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 12.007 ; 12.007 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 14.173 ; 14.173 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 13.566 ; 13.566 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 13.731 ; 13.731 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 13.323 ; 13.323 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 13.446 ; 13.446 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 12.576 ; 12.576 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 12.862 ; 12.862 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 16.271 ; 16.271 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 14.147 ; 14.147 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 12.255 ; 12.255 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 14.320 ; 14.320 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 12.747 ; 12.747 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 13.481 ; 13.481 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 12.866 ; 12.866 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 13.871 ; 13.871 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 12.710 ; 12.710 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 12.567 ; 12.567 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 16.798 ; 16.798 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 13.479 ; 13.479 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 14.542 ; 14.542 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 14.574 ; 14.574 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 12.950 ; 12.950 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 12.527 ; 12.527 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 12.456 ; 12.456 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 13.280 ; 13.280 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 8.390  ; 8.390  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 10.723 ; 10.723 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 8.612  ; 8.612  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.695  ; 9.695  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.504  ; 8.504  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 9.882  ; 9.882  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 9.023  ; 9.023  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 10.251 ; 10.251 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.937  ; 9.937  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 10.498 ; 10.498 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 9.994  ; 9.994  ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 9.208  ; 9.208  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 10.688 ; 10.688 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 10.689 ; 10.689 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 8.676  ; 8.676  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 10.188 ; 10.188 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.990  ; 9.990  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 8.682  ; 8.682  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.567  ; 8.567  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.309  ; 9.309  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.004  ; 9.004  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 10.645 ; 10.645 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 8.553  ; 8.553  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 10.720 ; 10.720 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 8.900  ; 8.900  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 8.707  ; 8.707  ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 8.680  ; 8.680  ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.078  ; 9.078  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 8.334  ; 8.334  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 8.552  ; 8.552  ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 14.578 ; 14.578 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 18.659 ; 18.659 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 17.831 ; 17.831 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 16.794 ; 16.794 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 15.936 ; 15.936 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 15.727 ; 15.727 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 17.568 ; 17.568 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 17.264 ; 17.264 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 16.974 ; 16.974 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 15.644 ; 15.644 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 15.044 ; 15.044 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 17.530 ; 17.530 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 15.301 ; 15.301 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 16.445 ; 16.445 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 17.545 ; 17.545 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 15.774 ; 15.774 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 16.908 ; 16.908 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 16.266 ; 16.266 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 14.494 ; 14.494 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 17.752 ; 17.752 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 16.121 ; 16.121 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 15.768 ; 15.768 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 14.978 ; 14.978 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 16.597 ; 16.597 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 15.999 ; 15.999 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 16.838 ; 16.838 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 17.394 ; 17.394 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 16.031 ; 16.031 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 17.919 ; 17.919 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 16.756 ; 16.756 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 17.802 ; 17.802 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 16.123 ; 16.123 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 18.659 ; 18.659 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 15.637 ; 15.637 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.654  ; 9.654  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 8.317  ; 8.317  ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 8.586  ; 8.586  ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 9.082  ; 9.082  ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 8.369  ; 8.369  ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.933  ; 9.933  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 9.466  ; 9.466  ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 8.222  ; 8.222  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 7.661  ; 7.661  ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 7.860  ; 7.860  ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.271  ; 9.271  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 7.977  ; 7.977  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 8.566  ; 8.566  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.725  ; 8.725  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 8.523  ; 8.523  ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 8.546  ; 8.546  ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 9.215  ; 9.215  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 9.026  ; 9.026  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 8.269  ; 8.269  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 7.688  ; 7.688  ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 7.724  ; 7.724  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 11.528 ; 11.528 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 8.037  ; 8.037  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 10.971 ; 10.971 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.489  ; 9.489  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.095 ; 10.095 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 9.924  ; 9.924  ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.916 ; 10.916 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.856  ; 9.856  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.516  ; 9.516  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 9.989  ; 9.989  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 20.259 ; 20.259 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 12.764 ; 12.764 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 10.127 ; 10.127 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 11.402 ; 11.402 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 11.981 ; 11.981 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 9.446  ; 9.446  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 11.426 ; 11.426 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 8.985  ; 8.985  ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 11.058 ; 11.058 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 9.399  ; 9.399  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.372 ; 11.372 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 11.229 ; 11.229 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 11.676 ; 11.676 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 10.917 ; 10.917 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 10.482 ; 10.482 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 11.304 ; 11.304 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 11.525 ; 11.525 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 10.791 ; 10.791 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.974  ; 9.974  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 10.401 ; 10.401 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 10.616 ; 10.616 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 9.544  ; 9.544  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 9.557  ; 9.557  ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 11.761 ; 11.761 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 11.240 ; 11.240 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 11.796 ; 11.796 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 9.292  ; 9.292  ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 9.557  ; 9.557  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 8.865  ; 8.865  ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 11.573 ; 11.573 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 9.948  ; 9.948  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 11.129 ; 11.129 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 12.764 ; 12.764 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 11.441 ; 11.441 ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 14.001 ; 14.001 ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 12.801 ; 12.801 ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 13.014 ; 13.014 ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 11.991 ; 11.991 ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 14.001 ; 14.001 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 23.093 ; 23.093 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 20.848 ; 20.848 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 20.840 ; 20.840 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 18.456 ; 18.456 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 20.027 ; 20.027 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 21.494 ; 21.494 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 19.162 ; 19.162 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 22.485 ; 22.485 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 19.105 ; 19.105 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 20.793 ; 20.793 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 23.093 ; 23.093 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 22.383 ; 22.383 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 20.258 ; 20.258 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 20.460 ; 20.460 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 22.381 ; 22.381 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 21.282 ; 21.282 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 20.014 ; 20.014 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 20.461 ; 20.461 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 21.200 ; 21.200 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 20.398 ; 20.398 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 17.149 ; 17.149 ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 19.856 ; 19.856 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 19.769 ; 19.769 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 18.225 ; 18.225 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 18.593 ; 18.593 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 21.135 ; 21.135 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 20.284 ; 20.284 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 20.250 ; 20.250 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 21.209 ; 21.209 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 22.157 ; 22.157 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 22.088 ; 22.088 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 20.693 ; 20.693 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 19.241 ; 19.241 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 25.172 ; 25.172 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 23.513 ; 23.513 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 24.255 ; 24.255 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 22.850 ; 22.850 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 25.172 ; 25.172 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 23.161 ; 23.161 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 25.097 ; 25.097 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 22.922 ; 22.922 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 23.241 ; 23.241 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 22.914 ; 22.914 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 24.682 ; 24.682 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 23.698 ; 23.698 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 24.628 ; 24.628 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 23.973 ; 23.973 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 24.232 ; 24.232 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 23.896 ; 23.896 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 23.740 ; 23.740 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 22.535 ; 22.535 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 23.907 ; 23.907 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 22.829 ; 22.829 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 22.358 ; 22.358 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 22.379 ; 22.379 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 22.858 ; 22.858 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 23.993 ; 23.993 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 23.584 ; 23.584 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 23.619 ; 23.619 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 24.133 ; 24.133 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 23.328 ; 23.328 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 22.645 ; 22.645 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 23.352 ; 23.352 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 23.129 ; 23.129 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 23.219 ; 23.219 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 21.661 ; 21.661 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 21.117 ; 21.117 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 31.414 ; 31.414 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 29.003 ; 29.003 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 28.115 ; 28.115 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 31.076 ; 31.076 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 31.236 ; 31.236 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 31.414 ; 31.414 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 30.874 ; 30.874 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 26.408 ; 26.408 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 26.777 ; 26.777 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 24.682 ; 24.682 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 23.437 ; 23.437 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 25.127 ; 25.127 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 24.533 ; 24.533 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 23.645 ; 23.645 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 24.398 ; 24.398 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 26.087 ; 26.087 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 25.003 ; 25.003 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 25.822 ; 25.822 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 26.402 ; 26.402 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 25.016 ; 25.016 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 24.392 ; 24.392 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 23.790 ; 23.790 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 25.983 ; 25.983 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 24.236 ; 24.236 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 26.285 ; 26.285 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 25.260 ; 25.260 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 25.509 ; 25.509 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 27.064 ; 27.064 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 25.334 ; 25.334 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 24.763 ; 24.763 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 24.282 ; 24.282 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 25.062 ; 25.062 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 26.173 ; 26.173 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 10.925 ; 10.925 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 7.964  ; 7.964  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 9.585  ; 9.585  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 10.492 ; 10.492 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.907  ; 8.907  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 9.969  ; 9.969  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 9.008  ; 9.008  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 10.239 ; 10.239 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 10.469 ; 10.469 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 10.407 ; 10.407 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 8.053  ; 8.053  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 10.925 ; 10.925 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 10.037 ; 10.037 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.582  ; 8.582  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 9.273  ; 9.273  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.949  ; 8.949  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.979  ; 8.979  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 9.302  ; 9.302  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.260  ; 9.260  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 9.138  ; 9.138  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 9.163  ; 9.163  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 8.574  ; 8.574  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.212  ; 8.212  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 8.584  ; 8.584  ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 7.949  ; 7.949  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 8.146  ; 8.146  ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 7.580  ; 7.580  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 7.225  ; 7.225  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.681  ; 9.681  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.214  ; 9.214  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 22.133 ; 22.133 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 12.685 ; 12.685 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 12.053 ; 12.053 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 12.572 ; 12.572 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 9.808  ; 9.808  ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 12.685 ; 12.685 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 9.886  ; 9.886  ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 29.023 ; 29.023 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 26.772 ; 26.772 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 28.232 ; 28.232 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 27.607 ; 27.607 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 29.023 ; 29.023 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 28.159 ; 28.159 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 28.274 ; 28.274 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 24.087 ; 24.087 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 27.551 ; 27.551 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 25.651 ; 25.651 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 24.714 ; 24.714 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 23.909 ; 23.909 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 24.968 ; 24.968 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 23.913 ; 23.913 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 24.101 ; 24.101 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 25.569 ; 25.569 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 24.658 ; 24.658 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 23.867 ; 23.867 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 24.336 ; 24.336 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 25.748 ; 25.748 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 25.593 ; 25.593 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 23.598 ; 23.598 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 25.685 ; 25.685 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 24.087 ; 24.087 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 24.961 ; 24.961 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 25.033 ; 25.033 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 26.119 ; 26.119 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 23.596 ; 23.596 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 23.728 ; 23.728 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 25.616 ; 25.616 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 24.759 ; 24.759 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 24.154 ; 24.154 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 24.390 ; 24.390 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 16.524 ; 16.524 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 16.524 ; 16.524 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 15.870 ; 15.870 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 15.241 ; 15.241 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 15.588 ; 15.588 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 22.293 ; 22.293 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 20.831 ; 20.831 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 19.588 ; 19.588 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 19.981 ; 19.981 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 21.889 ; 21.889 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 22.087 ; 22.087 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 20.939 ; 20.939 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 21.856 ; 21.856 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 20.673 ; 20.673 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 19.301 ; 19.301 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 19.060 ; 19.060 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 18.393 ; 18.393 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 19.017 ; 19.017 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 19.944 ; 19.944 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 17.925 ; 17.925 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 18.049 ; 18.049 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 19.367 ; 19.367 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 19.458 ; 19.458 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 18.751 ; 18.751 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 20.724 ; 20.724 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 18.474 ; 18.474 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 20.168 ; 20.168 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 18.970 ; 18.970 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 21.435 ; 21.435 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 18.479 ; 18.479 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 19.340 ; 19.340 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 20.290 ; 20.290 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 21.241 ; 21.241 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 19.386 ; 19.386 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 21.417 ; 21.417 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 21.341 ; 21.341 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 21.751 ; 21.751 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 22.293 ; 22.293 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 11.558 ; 11.558 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 11.558 ; 11.558 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 8.047  ; 8.047  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 10.961 ; 10.961 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.469  ; 9.469  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 15.386 ; 15.386 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 12.975 ; 12.975 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 13.963 ; 13.963 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 12.637 ; 12.637 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 15.386 ; 15.386 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 13.630 ; 13.630 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 13.531 ; 13.531 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 13.768 ; 13.768 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 13.931 ; 13.931 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 12.307 ; 12.307 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 11.596 ; 11.596 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 12.630 ; 12.630 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 13.795 ; 13.795 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 11.598 ; 11.598 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 12.185 ; 12.185 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 13.364 ; 13.364 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 14.246 ; 14.246 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 12.358 ; 12.358 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 13.206 ; 13.206 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 13.113 ; 13.113 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 12.772 ; 12.772 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 13.226 ; 13.226 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 12.770 ; 12.770 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 12.188 ; 12.188 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 12.103 ; 12.103 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 12.163 ; 12.163 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 12.322 ; 12.322 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 13.252 ; 13.252 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 11.675 ; 11.675 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 13.121 ; 13.121 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 12.812 ; 12.812 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 12.366 ; 12.366 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 13.243 ; 13.243 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 11.005 ; 11.005 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 10.470 ; 10.470 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.958  ; 9.958  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 10.246 ; 10.246 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 11.005 ; 11.005 ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 10.775 ; 10.775 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 17.920 ; 17.920 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 16.576 ; 16.576 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 16.758 ; 16.758 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 15.026 ; 15.026 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 15.895 ; 15.895 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 15.629 ; 15.629 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 16.389 ; 16.389 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 15.066 ; 15.066 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 14.782 ; 14.782 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 16.304 ; 16.304 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 16.187 ; 16.187 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 14.648 ; 14.648 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 15.706 ; 15.706 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 14.806 ; 14.806 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 17.140 ; 17.140 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 15.764 ; 15.764 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 15.037 ; 15.037 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 15.993 ; 15.993 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 16.140 ; 16.140 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 17.422 ; 17.422 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 14.764 ; 14.764 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 16.929 ; 16.929 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 14.484 ; 14.484 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 15.360 ; 15.360 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 14.352 ; 14.352 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 14.989 ; 14.989 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 17.920 ; 17.920 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 13.930 ; 13.930 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 16.141 ; 16.141 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 14.510 ; 14.510 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 17.598 ; 17.598 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 14.945 ; 14.945 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 15.158 ; 15.158 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 24.411 ; 24.411 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 23.131 ; 23.131 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 23.640 ; 23.640 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 22.189 ; 22.189 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 23.291 ; 23.291 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 23.166 ; 23.166 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 22.217 ; 22.217 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 22.057 ; 22.057 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 22.412 ; 22.412 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 24.411 ; 24.411 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 23.435 ; 23.435 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 22.955 ; 22.955 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 22.212 ; 22.212 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 23.708 ; 23.708 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 21.470 ; 21.470 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 22.419 ; 22.419 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 24.220 ; 24.220 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 24.378 ; 24.378 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 24.192 ; 24.192 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 22.974 ; 22.974 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 21.951 ; 21.951 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 23.515 ; 23.515 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 21.867 ; 21.867 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 23.494 ; 23.494 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 23.688 ; 23.688 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 24.010 ; 24.010 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 22.008 ; 22.008 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 23.565 ; 23.565 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 22.429 ; 22.429 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 22.761 ; 22.761 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 23.508 ; 23.508 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 23.475 ; 23.475 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 24.344 ; 24.344 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 22.023 ; 22.023 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 25.533 ; 25.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 25.333 ; 25.333 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 22.441 ; 22.441 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 23.209 ; 23.209 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 25.533 ; 25.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 23.964 ; 23.964 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 23.493 ; 23.493 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 22.759 ; 22.759 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 23.386 ; 23.386 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 21.522 ; 21.522 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 23.765 ; 23.765 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 21.937 ; 21.937 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 23.454 ; 23.454 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 21.394 ; 21.394 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 20.977 ; 20.977 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 25.157 ; 25.157 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 20.110 ; 20.110 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 21.656 ; 21.656 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 22.350 ; 22.350 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 23.347 ; 23.347 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 20.824 ; 20.824 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 23.626 ; 23.626 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 22.697 ; 22.697 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 23.558 ; 23.558 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 21.601 ; 21.601 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 21.214 ; 21.214 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 21.850 ; 21.850 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 22.268 ; 22.268 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 22.964 ; 22.964 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 23.044 ; 23.044 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 20.912 ; 20.912 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 23.402 ; 23.402 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 22.930 ; 22.930 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 23.823 ; 23.823 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 22.533 ; 22.533 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 23.604 ; 23.604 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 23.003 ; 23.003 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 22.067 ; 22.067 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 22.348 ; 22.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 22.090 ; 22.090 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 21.680 ; 21.680 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 23.238 ; 23.238 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 21.009 ; 21.009 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 21.221 ; 21.221 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 21.005 ; 21.005 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 21.940 ; 21.940 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 20.896 ; 20.896 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 21.947 ; 21.947 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 21.949 ; 21.949 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 20.310 ; 20.310 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 21.172 ; 21.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 21.702 ; 21.702 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 21.005 ; 21.005 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 19.514 ; 19.514 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 22.054 ; 22.054 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 19.868 ; 19.868 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 21.734 ; 21.734 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 19.469 ; 19.469 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 21.254 ; 21.254 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 23.823 ; 23.823 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 22.505 ; 22.505 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 20.520 ; 20.520 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 21.852 ; 21.852 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 20.161 ; 20.161 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 20.053 ; 20.053 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 19.858 ; 19.858 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 16.412 ; 16.412 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 15.881 ; 15.881 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 14.715 ; 14.715 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 14.160 ; 14.160 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 13.720 ; 13.720 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 15.321 ; 15.321 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 15.017 ; 15.017 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 14.727 ; 14.727 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 13.814 ; 13.814 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 13.119 ; 13.119 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 15.610 ; 15.610 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 13.466 ; 13.466 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 14.591 ; 14.591 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 15.434 ; 15.434 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 13.590 ; 13.590 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 15.189 ; 15.189 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 14.374 ; 14.374 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 12.667 ; 12.667 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 15.505 ; 15.505 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 14.196 ; 14.196 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 13.710 ; 13.710 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 12.731 ; 12.731 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 14.753 ; 14.753 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 13.800 ; 13.800 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 14.709 ; 14.709 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 15.147 ; 15.147 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 14.106 ; 14.106 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 15.672 ; 15.672 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 14.509 ; 14.509 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 15.808 ; 15.808 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 13.876 ; 13.876 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 16.412 ; 16.412 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 13.450 ; 13.450 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 18.181 ; 18.181 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 19.039 ; 19.039 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 23.457 ; 23.457 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 22.237 ; 22.237 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 25.323 ; 25.323 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 25.663 ; 25.663 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 25.171 ; 25.171 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 24.330 ; 24.330 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 24.744 ; 24.744 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 22.527 ; 22.527 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 21.407 ; 21.407 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 23.094 ; 23.094 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 22.488 ; 22.488 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 21.528 ; 21.528 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 22.151 ; 22.151 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 24.081 ; 24.081 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 22.794 ; 22.794 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 23.719 ; 23.719 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 24.640 ; 24.640 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 22.983 ; 22.983 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 22.575 ; 22.575 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 21.797 ; 21.797 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 24.221 ; 24.221 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 22.317 ; 22.317 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 24.252 ; 24.252 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 23.013 ; 23.013 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 23.470 ; 23.470 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 25.031 ; 25.031 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 23.378 ; 23.378 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 22.646 ; 22.646 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 22.204 ; 22.204 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 22.984 ; 22.984 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 23.926 ; 23.926 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 20.055 ; 20.055 ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 25.473 ; 25.473 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 21.348 ; 21.348 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 22.296 ; 22.296 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 21.861 ; 21.861 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 23.451 ; 23.451 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 22.686 ; 22.686 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 22.571 ; 22.571 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 22.009 ; 22.009 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 25.473 ; 25.473 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 22.451 ; 22.451 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 21.221 ; 21.221 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 20.764 ; 20.764 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 21.724 ; 21.724 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 20.894 ; 20.894 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 20.977 ; 20.977 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 22.958 ; 22.958 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 21.668 ; 21.668 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 21.090 ; 21.090 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 21.565 ; 21.565 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 23.670 ; 23.670 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 22.675 ; 22.675 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 20.812 ; 20.812 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 22.629 ; 22.629 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 21.712 ; 21.712 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 22.783 ; 22.783 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 21.515 ; 21.515 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 22.175 ; 22.175 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 20.373 ; 20.373 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 21.068 ; 21.068 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 22.237 ; 22.237 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 22.231 ; 22.231 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 21.403 ; 21.403 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 22.312 ; 22.312 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 6.852  ; 6.852  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 18.584 ; 18.584 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 17.507 ; 17.507 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 18.205 ; 18.205 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 20.035 ; 20.035 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 19.840 ; 19.840 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 19.095 ; 19.095 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 19.609 ; 19.609 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 18.781 ; 18.781 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 17.298 ; 17.298 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 17.140 ; 17.140 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 16.617 ; 16.617 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 17.163 ; 17.163 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 17.697 ; 17.697 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 16.072 ; 16.072 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 15.960 ; 15.960 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 17.475 ; 17.475 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 17.211 ; 17.211 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 16.670 ; 16.670 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 18.799 ; 18.799 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 16.416 ; 16.416 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 17.937 ; 17.937 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 17.126 ; 17.126 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 19.188 ; 19.188 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 16.537 ; 16.537 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 17.093 ; 17.093 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 18.209 ; 18.209 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 19.465 ; 19.465 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 17.532 ; 17.532 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 19.170 ; 19.170 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 19.497 ; 19.497 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 19.504 ; 19.504 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 8.758  ; 8.758  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 8.545  ; 8.545  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 8.239  ; 8.239  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.177  ; 8.177  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.758  ; 8.758  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 8.611  ; 8.611  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 15.995 ; 15.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 14.626 ; 14.626 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 14.679 ; 14.679 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 13.250 ; 13.250 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 13.888 ; 13.888 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 13.382 ; 13.382 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 14.142 ; 14.142 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 12.819 ; 12.819 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 12.952 ; 12.952 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 14.379 ; 14.379 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 14.267 ; 14.267 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 12.813 ; 12.813 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 13.852 ; 13.852 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 12.695 ; 12.695 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 14.956 ; 14.956 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 14.045 ; 14.045 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 13.145 ; 13.145 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 14.166 ; 14.166 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 13.893 ; 13.893 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 15.497 ; 15.497 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 12.706 ; 12.706 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 14.682 ; 14.682 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 12.640 ; 12.640 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 13.161 ; 13.161 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 12.223 ; 12.223 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 12.742 ; 12.742 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 15.995 ; 15.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 11.683 ; 11.683 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 13.894 ; 13.894 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 12.516 ; 12.516 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 15.351 ; 15.351 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 12.698 ; 12.698 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 12.971 ; 12.971 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 22.430 ; 22.430 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 21.028 ; 21.028 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 21.878 ; 21.878 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 20.156 ; 20.156 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 21.474 ; 21.474 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 21.173 ; 21.173 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 20.455 ; 20.455 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 20.138 ; 20.138 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 20.379 ; 20.379 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 22.256 ; 22.256 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 21.405 ; 21.405 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 20.922 ; 20.922 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 20.167 ; 20.167 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 21.591 ; 21.591 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 19.223 ; 19.223 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 20.413 ; 20.413 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 21.984 ; 21.984 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 22.275 ; 22.275 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 22.430 ; 22.430 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 20.941 ; 20.941 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 20.134 ; 20.134 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 21.522 ; 21.522 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 20.105 ; 20.105 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 21.575 ; 21.575 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 21.655 ; 21.655 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 21.763 ; 21.763 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 19.969 ; 19.969 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 21.532 ; 21.532 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 20.473 ; 20.473 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 20.644 ; 20.644 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 21.261 ; 21.261 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 21.469 ; 21.469 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 22.097 ; 22.097 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 19.945 ; 19.945 ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 8.091  ;        ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 11.137 ;        ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 26.999 ; 26.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 26.799 ; 26.799 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 23.907 ; 23.907 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 24.675 ; 24.675 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 26.999 ; 26.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 25.430 ; 25.430 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 24.959 ; 24.959 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 24.225 ; 24.225 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 24.852 ; 24.852 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 22.988 ; 22.988 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 25.231 ; 25.231 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 23.403 ; 23.403 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 24.920 ; 24.920 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 22.860 ; 22.860 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 22.443 ; 22.443 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 26.623 ; 26.623 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 21.576 ; 21.576 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 23.122 ; 23.122 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 23.816 ; 23.816 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 24.813 ; 24.813 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 22.290 ; 22.290 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 25.092 ; 25.092 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 24.163 ; 24.163 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 25.024 ; 25.024 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 23.067 ; 23.067 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 22.680 ; 22.680 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 23.316 ; 23.316 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 23.734 ; 23.734 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 24.430 ; 24.430 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 24.510 ; 24.510 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 22.378 ; 22.378 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 24.868 ; 24.868 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 24.396 ; 24.396 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 25.289 ; 25.289 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 23.999 ; 23.999 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 25.070 ; 25.070 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 24.469 ; 24.469 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 23.533 ; 23.533 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 23.814 ; 23.814 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 23.556 ; 23.556 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 23.146 ; 23.146 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 24.704 ; 24.704 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 22.475 ; 22.475 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 22.687 ; 22.687 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 22.471 ; 22.471 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 23.406 ; 23.406 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 22.362 ; 22.362 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 23.413 ; 23.413 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 23.415 ; 23.415 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 21.776 ; 21.776 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 22.638 ; 22.638 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 23.168 ; 23.168 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 22.471 ; 22.471 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 20.980 ; 20.980 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 23.520 ; 23.520 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 21.334 ; 21.334 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 23.200 ; 23.200 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 20.935 ; 20.935 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 22.720 ; 22.720 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 25.289 ; 25.289 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 23.971 ; 23.971 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 21.986 ; 21.986 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 23.318 ; 23.318 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 21.627 ; 21.627 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 21.519 ; 21.519 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 21.324 ; 21.324 ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;        ; 8.091  ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 17.878 ; 17.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 17.347 ; 17.347 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 16.181 ; 16.181 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 15.626 ; 15.626 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 15.186 ; 15.186 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 16.787 ; 16.787 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 16.483 ; 16.483 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 16.193 ; 16.193 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 15.280 ; 15.280 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 14.585 ; 14.585 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 17.076 ; 17.076 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 14.932 ; 14.932 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 16.057 ; 16.057 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 16.900 ; 16.900 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 15.056 ; 15.056 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 16.655 ; 16.655 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 15.840 ; 15.840 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 14.133 ; 14.133 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 16.971 ; 16.971 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 15.662 ; 15.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 15.176 ; 15.176 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 14.197 ; 14.197 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 16.219 ; 16.219 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 15.266 ; 15.266 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 16.175 ; 16.175 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 16.613 ; 16.613 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 15.572 ; 15.572 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 17.138 ; 17.138 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 15.975 ; 15.975 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 17.274 ; 17.274 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 15.342 ; 15.342 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 17.878 ; 17.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 14.916 ; 14.916 ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 19.647 ; 19.647 ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 20.505 ; 20.505 ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 27.409 ; 27.409 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 24.923 ; 24.923 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 23.703 ; 23.703 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 26.789 ; 26.789 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 27.129 ; 27.129 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 27.409 ; 27.409 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 26.637 ; 26.637 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 25.796 ; 25.796 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 26.210 ; 26.210 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 23.993 ; 23.993 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 22.873 ; 22.873 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 24.560 ; 24.560 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 23.954 ; 23.954 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 22.994 ; 22.994 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 23.617 ; 23.617 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 25.547 ; 25.547 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 24.260 ; 24.260 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 25.185 ; 25.185 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 26.106 ; 26.106 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 24.449 ; 24.449 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 24.041 ; 24.041 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 23.263 ; 23.263 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 25.687 ; 25.687 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 23.783 ; 23.783 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 25.718 ; 25.718 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 24.479 ; 24.479 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 24.936 ; 24.936 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 26.497 ; 26.497 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 24.844 ; 24.844 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 24.112 ; 24.112 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 23.670 ; 23.670 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 24.450 ; 24.450 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 25.392 ; 25.392 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 21.521 ; 21.521 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 26.939 ; 26.939 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 22.814 ; 22.814 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 23.762 ; 23.762 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 23.327 ; 23.327 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 24.917 ; 24.917 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 24.152 ; 24.152 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 24.037 ; 24.037 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 23.475 ; 23.475 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 26.939 ; 26.939 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 23.917 ; 23.917 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 22.687 ; 22.687 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 22.230 ; 22.230 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 23.190 ; 23.190 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 22.360 ; 22.360 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 22.443 ; 22.443 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 24.424 ; 24.424 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 23.134 ; 23.134 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 22.556 ; 22.556 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 23.031 ; 23.031 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 25.136 ; 25.136 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 24.141 ; 24.141 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 22.278 ; 22.278 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 24.095 ; 24.095 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 23.178 ; 23.178 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 24.249 ; 24.249 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 22.981 ; 22.981 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 23.641 ; 23.641 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 21.839 ; 21.839 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 22.534 ; 22.534 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 23.703 ; 23.703 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 23.697 ; 23.697 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 22.869 ; 22.869 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 23.778 ; 23.778 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 13.138 ; 13.138 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 12.509 ; 12.509 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 12.856 ; 12.856 ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 8.318  ; 8.318  ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 21.867 ; 21.867 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 20.050 ; 20.050 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 18.973 ; 18.973 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 19.671 ; 19.671 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 21.501 ; 21.501 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 21.306 ; 21.306 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 20.561 ; 20.561 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 21.075 ; 21.075 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 20.247 ; 20.247 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 18.764 ; 18.764 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 18.606 ; 18.606 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 18.083 ; 18.083 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 18.629 ; 18.629 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 19.163 ; 19.163 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 17.538 ; 17.538 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 17.426 ; 17.426 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 18.941 ; 18.941 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 18.677 ; 18.677 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 18.136 ; 18.136 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 20.265 ; 20.265 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 17.882 ; 17.882 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 19.403 ; 19.403 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 18.592 ; 18.592 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 20.654 ; 20.654 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 18.003 ; 18.003 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 18.559 ; 18.559 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 19.675 ; 19.675 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 20.931 ; 20.931 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 18.998 ; 18.998 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 20.636 ; 20.636 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 20.963 ; 20.963 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 20.970 ; 20.970 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 21.867 ; 21.867 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 10.224 ; 10.224 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 10.011 ; 10.011 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 9.705  ; 9.705  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 9.643  ; 9.643  ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 10.224 ; 10.224 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 10.077 ; 10.077 ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 17.461 ; 17.461 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 16.092 ; 16.092 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 16.145 ; 16.145 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 14.716 ; 14.716 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 15.354 ; 15.354 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 14.848 ; 14.848 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 15.608 ; 15.608 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 14.285 ; 14.285 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 14.418 ; 14.418 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 15.845 ; 15.845 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 15.733 ; 15.733 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 14.279 ; 14.279 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 15.318 ; 15.318 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 14.161 ; 14.161 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 16.422 ; 16.422 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 15.511 ; 15.511 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 14.611 ; 14.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 15.632 ; 15.632 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 15.359 ; 15.359 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 16.963 ; 16.963 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 14.172 ; 14.172 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 16.148 ; 16.148 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 14.106 ; 14.106 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 14.627 ; 14.627 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 13.689 ; 13.689 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 14.208 ; 14.208 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 17.461 ; 17.461 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 13.149 ; 13.149 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 15.360 ; 15.360 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 13.982 ; 13.982 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 16.817 ; 16.817 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 14.164 ; 14.164 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 14.437 ; 14.437 ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 23.896 ; 23.896 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 22.494 ; 22.494 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 23.344 ; 23.344 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 21.622 ; 21.622 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 22.940 ; 22.940 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 22.639 ; 22.639 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 21.921 ; 21.921 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 21.604 ; 21.604 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 21.845 ; 21.845 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 23.722 ; 23.722 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 22.871 ; 22.871 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 22.388 ; 22.388 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 21.633 ; 21.633 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 23.057 ; 23.057 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 20.689 ; 20.689 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 21.879 ; 21.879 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 23.450 ; 23.450 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 23.741 ; 23.741 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 23.896 ; 23.896 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 22.407 ; 22.407 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 21.600 ; 21.600 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 22.988 ; 22.988 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 21.571 ; 21.571 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 23.041 ; 23.041 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 23.121 ; 23.121 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 23.229 ; 23.229 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 21.435 ; 21.435 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 22.998 ; 22.998 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 21.939 ; 21.939 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 22.110 ; 22.110 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 22.727 ; 22.727 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 22.935 ; 22.935 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 23.563 ; 23.563 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 21.411 ; 21.411 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;        ; 11.137 ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 9.639  ; 9.639  ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 29.283 ; 29.283 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 28.660 ; 28.660 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 26.496 ; 26.496 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 27.060 ; 27.060 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 29.283 ; 29.283 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 27.612 ; 27.612 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 27.373 ; 27.373 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 21.129 ; 21.129 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 21.748 ; 21.748 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 19.753 ; 19.753 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 21.830 ; 21.830 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 20.036 ; 20.036 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 21.790 ; 21.790 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 19.731 ; 19.731 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 19.379 ; 19.379 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 23.429 ; 23.429 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 18.610 ; 18.610 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 19.887 ; 19.887 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 20.405 ; 20.405 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 21.191 ; 21.191 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 18.932 ; 18.932 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 21.836 ; 21.836 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 20.752 ; 20.752 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 21.468 ; 21.468 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 19.963 ; 19.963 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 19.345 ; 19.345 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 20.026 ; 20.026 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 20.367 ; 20.367 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 20.981 ; 20.981 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 21.381 ; 21.381 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 19.282 ; 19.282 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 21.772 ; 21.772 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 21.491 ; 21.491 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 9.678  ; 9.678  ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 9.882  ; 9.882  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 8.699  ; 8.699  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 9.882  ; 9.882  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 9.814  ; 9.814  ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 8.956  ; 8.956  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 9.994  ; 9.994  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 9.548  ; 9.548  ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 27.718 ; 27.718 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 27.278 ; 27.278 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 27.718 ; 27.718 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 26.933 ; 26.933 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 25.817 ; 25.817 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 25.996 ; 25.996 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 25.970 ; 25.970 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 20.050 ; 20.050 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 21.608 ; 21.608 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 19.379 ; 19.379 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 19.591 ; 19.591 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 19.375 ; 19.375 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 20.310 ; 20.310 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 19.266 ; 19.266 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 20.317 ; 20.317 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 20.319 ; 20.319 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 18.680 ; 18.680 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 19.542 ; 19.542 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 20.072 ; 20.072 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 19.375 ; 19.375 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 17.884 ; 17.884 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 20.424 ; 20.424 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 18.238 ; 18.238 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 20.104 ; 20.104 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 17.839 ; 17.839 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 19.624 ; 19.624 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 22.193 ; 22.193 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 20.875 ; 20.875 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 18.890 ; 18.890 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 20.222 ; 20.222 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 18.531 ; 18.531 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 18.423 ; 18.423 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 18.228 ; 18.228 ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 10.571 ; 10.571 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 9.897  ; 9.897  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 11.236 ; 11.236 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 9.582  ; 9.582  ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 10.654 ; 10.654 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 10.891 ; 10.891 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 10.313 ; 10.313 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 11.634 ; 11.634 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 11.549 ; 11.549 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 11.328 ; 11.328 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 10.781 ; 10.781 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 10.936 ; 10.936 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 12.885 ; 12.885 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 12.880 ; 12.880 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 10.508 ; 10.508 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 11.248 ; 11.248 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 10.989 ; 10.989 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 11.345 ; 11.345 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 11.113 ; 11.113 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 12.013 ; 12.013 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 10.930 ; 10.930 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 10.738 ; 10.738 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 13.690 ; 13.690 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 11.185 ; 11.185 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 11.556 ; 11.556 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 11.716 ; 11.716 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 11.192 ; 11.192 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 10.724 ; 10.724 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 10.490 ; 10.490 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 11.178 ; 11.178 ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 13.886 ; 13.886 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 13.205 ; 13.205 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 13.049 ; 13.049 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 12.985 ; 12.985 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 11.017 ; 11.017 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 13.207 ; 13.207 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 13.573 ; 13.573 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 12.082 ; 12.082 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 12.273 ; 12.273 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 12.157 ; 12.157 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 13.636 ; 13.636 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 12.948 ; 12.948 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 12.745 ; 12.745 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 13.640 ; 13.640 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 12.625 ; 12.625 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 13.823 ; 13.823 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 12.933 ; 12.933 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 10.906 ; 10.906 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 13.886 ; 13.886 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 12.626 ; 12.626 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 12.288 ; 12.288 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 11.400 ; 11.400 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 12.163 ; 12.163 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 12.784 ; 12.784 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 13.464 ; 13.464 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 12.006 ; 12.006 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 11.388 ; 11.388 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 13.243 ; 13.243 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 11.875 ; 11.875 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 13.134 ; 13.134 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 11.035 ; 11.035 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 13.769 ; 13.769 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 11.511 ; 11.511 ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 8.601  ; 8.601  ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 12.474 ; 12.474 ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 10.074 ; 10.074 ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 16.551 ; 16.551 ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 17.786 ; 17.786 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 12.601 ; 12.601 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 10.261 ; 10.261 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 11.838 ; 11.838 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 10.840 ; 10.840 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 12.816 ; 12.816 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 10.187 ; 10.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 10.683 ; 10.683 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 10.531 ; 10.531 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 11.219 ; 11.219 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 10.905 ; 10.905 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 17.769 ; 17.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 17.786 ; 17.786 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 17.663 ; 17.663 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 14.981 ; 14.981 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 11.204 ; 11.204 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 13.647 ; 13.647 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 13.667 ; 13.667 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 14.267 ; 14.267 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 13.769 ; 13.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 15.071 ; 15.071 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 15.821 ; 15.821 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 16.899 ; 16.899 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 17.288 ; 17.288 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 14.761 ; 14.761 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 14.587 ; 14.587 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 15.604 ; 15.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 13.762 ; 13.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 17.013 ; 17.013 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 15.217 ; 15.217 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 14.970 ; 14.970 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 16.154 ; 16.154 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 14.857 ; 14.857 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 20.705 ; 20.705 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 20.516 ; 20.516 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 18.088 ; 18.088 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 20.155 ; 20.155 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 21.119 ; 21.119 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 18.935 ; 18.935 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 22.545 ; 22.545 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 19.507 ; 19.507 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 20.794 ; 20.794 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 22.240 ; 22.240 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 20.105 ; 20.105 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 20.401 ; 20.401 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 22.110 ; 22.110 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 20.958 ; 20.958 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 20.144 ; 20.144 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 20.318 ; 20.318 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 21.047 ; 21.047 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 20.673 ; 20.673 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 18.272 ; 18.272 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 19.481 ; 19.481 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 19.445 ; 19.445 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 18.133 ; 18.133 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 18.604 ; 18.604 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 20.766 ; 20.766 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 19.960 ; 19.960 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 19.926 ; 19.926 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 21.360 ; 21.360 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 21.858 ; 21.858 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 21.848 ; 21.848 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 20.540 ; 20.540 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 18.917 ; 18.917 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 25.568 ; 25.568 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 23.370 ; 23.370 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 23.931 ; 23.931 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 22.722 ; 22.722 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 25.568 ; 25.568 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 23.009 ; 23.009 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 24.830 ; 24.830 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 22.769 ; 22.769 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 23.252 ; 23.252 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 22.794 ; 22.794 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 24.358 ; 24.358 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 23.556 ; 23.556 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 24.756 ; 24.756 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 23.914 ; 23.914 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 24.114 ; 24.114 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 23.907 ; 23.907 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 23.751 ; 23.751 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 22.392 ; 22.392 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 23.583 ; 23.583 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 22.701 ; 22.701 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 22.687 ; 22.687 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 22.320 ; 22.320 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 22.534 ; 22.534 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 23.748 ; 23.748 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 23.595 ; 23.595 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 23.476 ; 23.476 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 23.809 ; 23.809 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 22.982 ; 22.982 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 23.041 ; 23.041 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 23.200 ; 23.200 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 22.889 ; 22.889 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 23.066 ; 23.066 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 21.672 ; 21.672 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 17.409 ; 17.409 ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 29.591 ; 29.591 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 27.180 ; 27.180 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 26.292 ; 26.292 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 29.253 ; 29.253 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 29.413 ; 29.413 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 29.591 ; 29.591 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 29.051 ; 29.051 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 22.700 ; 22.700 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 23.106 ; 23.106 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 20.758 ; 20.758 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 19.472 ; 19.472 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 21.193 ; 21.193 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 20.824 ; 20.824 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 19.865 ; 19.865 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 20.553 ; 20.553 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 22.353 ; 22.353 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 21.294 ; 21.294 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 21.950 ; 21.950 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 22.695 ; 22.695 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 20.827 ; 20.827 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 20.683 ; 20.683 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 20.007 ; 20.007 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 22.276 ; 22.276 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 20.227 ; 20.227 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 22.614 ; 22.614 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 21.144 ; 21.144 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 21.646 ; 21.646 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 23.130 ; 23.130 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 21.395 ; 21.395 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 20.983 ; 20.983 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 20.574 ; 20.574 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 21.354 ; 21.354 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 22.487 ; 22.487 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 10.876 ; 10.876 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 10.876 ; 10.876 ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 18.425 ; 18.425 ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 27.382 ; 27.382 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 24.949 ; 24.949 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 26.409 ; 26.409 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 25.784 ; 25.784 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 27.200 ; 27.200 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 26.336 ; 26.336 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 26.451 ; 26.451 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 23.424 ; 23.424 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 27.382 ; 27.382 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 25.531 ; 25.531 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 24.390 ; 24.390 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 23.767 ; 23.767 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 25.096 ; 25.096 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 23.854 ; 23.854 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 23.983 ; 23.983 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 25.580 ; 25.580 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 24.669 ; 24.669 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 23.724 ; 23.724 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 24.012 ; 24.012 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 25.603 ; 25.603 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 25.922 ; 25.922 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 23.539 ; 23.539 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 25.361 ; 25.361 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 23.842 ; 23.842 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 24.972 ; 24.972 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 24.890 ; 24.890 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 25.795 ; 25.795 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 23.250 ; 23.250 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 24.124 ; 24.124 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 25.464 ; 25.464 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 24.519 ; 24.519 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 24.001 ; 24.001 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 24.274 ; 24.274 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 7.799  ; 8.306  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.492  ; 7.733  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.473  ; 7.720  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.735  ; 7.810  ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 7.799  ; 8.306  ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 6.302  ;        ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 20.861 ; 20.861 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 20.585 ; 20.585 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 18.150 ; 18.150 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 19.564 ; 19.564 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 19.690 ; 19.690 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 19.846 ; 19.846 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 19.851 ; 19.851 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 20.861 ; 20.861 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 20.147 ; 20.147 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 19.015 ; 19.015 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 17.631 ; 17.631 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 17.908 ; 17.908 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 17.003 ; 17.003 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 17.825 ; 17.825 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 15.931 ; 15.931 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 17.007 ; 17.007 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 18.198 ; 18.198 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 18.035 ; 18.035 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 16.414 ; 16.414 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 18.446 ; 18.446 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 16.238 ; 16.238 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 18.030 ; 18.030 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 16.587 ; 16.587 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 18.792 ; 18.792 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 15.871 ; 15.871 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 16.984 ; 16.984 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 17.935 ; 17.935 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 18.607 ; 18.607 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 17.146 ; 17.146 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 19.176 ; 19.176 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 18.975 ; 18.975 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 18.724 ; 18.724 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 19.234 ; 19.234 ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 10.535 ; 10.535 ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 11.386 ; 11.386 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 10.934 ; 10.934 ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 20.658 ; 20.658 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 19.259 ; 19.259 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 19.933 ; 19.933 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 18.000 ; 18.000 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 19.582 ; 19.582 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 19.383 ; 19.383 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 18.510 ; 18.510 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 18.048 ; 18.048 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 18.741 ; 18.741 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 20.487 ; 20.487 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 19.470 ; 19.470 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 19.021 ; 19.021 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 18.503 ; 18.503 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 19.928 ; 19.928 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 17.625 ; 17.625 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 18.315 ; 18.315 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 20.511 ; 20.511 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 20.506 ; 20.506 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 20.485 ; 20.485 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 18.785 ; 18.785 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 18.242 ; 18.242 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 19.732 ; 19.732 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 18.160 ; 18.160 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 19.485 ; 19.485 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 20.017 ; 20.017 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 19.894 ; 19.894 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 18.145 ; 18.145 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 19.631 ; 19.631 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 18.490 ; 18.490 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 18.981 ; 18.981 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 19.629 ; 19.629 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 19.371 ; 19.371 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 20.658 ; 20.658 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 18.315 ; 18.315 ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 10.655 ; 10.655 ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 10.605 ; 10.605 ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 10.506 ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 8.813  ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 10.506 ;        ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 8.257  ;        ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 8.123  ; 8.123  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 7.533  ; 7.533  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 6.423  ; 6.423  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 6.880  ; 6.880  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 6.482  ; 6.482  ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 8.306  ; 7.799  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 7.733  ; 7.492  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 7.720  ; 7.473  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 7.810  ; 7.735  ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 8.306  ; 7.799  ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;        ; 6.302  ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;        ; 10.506 ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;        ; 8.813  ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;        ; 10.506 ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;        ; 8.257  ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Addreg_write_en      ; Clk                            ; 6.712 ; 6.712 ; Rise       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 5.720 ; 5.720 ; Rise       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.088 ; 6.088 ; Rise       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.223 ; 6.223 ; Rise       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 5.720 ; 5.720 ; Rise       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 6.667 ; 6.667 ; Rise       ; Clk                            ;
; MemtoReg[*]          ; Clk                            ; 5.285 ; 5.285 ; Rise       ; Clk                            ;
;  MemtoReg[0]         ; Clk                            ; 5.412 ; 5.412 ; Rise       ; Clk                            ;
;  MemtoReg[1]         ; Clk                            ; 5.285 ; 5.285 ; Rise       ; Clk                            ;
; PC_write             ; Clk                            ; 5.282 ; 5.282 ; Rise       ; Clk                            ;
; PC_write_cond        ; Clk                            ; 5.251 ; 5.251 ; Rise       ; Clk                            ;
; PC_write_en          ; Clk                            ; 5.546 ; 5.546 ; Rise       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 4.874 ; 4.874 ; Rise       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 5.783 ; 5.783 ; Rise       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.443 ; 5.443 ; Rise       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 4.874 ; 4.874 ; Rise       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.142 ; 5.142 ; Rise       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 4.920 ; 4.920 ; Rise       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 5.420 ; 5.420 ; Rise       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 5.938 ; 5.938 ; Rise       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.639 ; 5.639 ; Rise       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.650 ; 5.650 ; Rise       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.009 ; 6.009 ; Rise       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 5.893 ; 5.893 ; Rise       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 6.050 ; 6.050 ; Rise       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.893 ; 5.893 ; Rise       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 7.822 ; 7.822 ; Rise       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 6.312 ; 6.312 ; Rise       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 5.458 ; 5.458 ; Rise       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 6.017 ; 6.017 ; Rise       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.956 ; 5.956 ; Rise       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 5.818 ; 5.818 ; Rise       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 6.511 ; 6.511 ; Rise       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 6.136 ; 6.136 ; Rise       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.745 ; 5.745 ; Rise       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 5.725 ; 5.725 ; Rise       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 6.644 ; 6.644 ; Rise       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 6.605 ; 6.605 ; Rise       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.624 ; 5.624 ; Rise       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 6.427 ; 6.427 ; Rise       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.904 ; 5.904 ; Rise       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.384 ; 6.384 ; Rise       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 5.971 ; 5.971 ; Rise       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.221 ; 6.221 ; Rise       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 5.420 ; 5.420 ; Rise       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 5.783 ; 5.783 ; Rise       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 6.303 ; 6.303 ; Rise       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 6.197 ; 6.197 ; Rise       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.663 ; 5.663 ; Rise       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.239 ; 6.239 ; Rise       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 5.404 ; 5.404 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 5.428 ; 5.428 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 5.404 ; 5.404 ; Rise       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 5.728 ; 5.728 ; Rise       ; Clk                            ;
; RegDst[*]            ; Clk                            ; 4.649 ; 4.649 ; Rise       ; Clk                            ;
;  RegDst[0]           ; Clk                            ; 4.908 ; 4.908 ; Rise       ; Clk                            ;
;  RegDst[1]           ; Clk                            ; 4.649 ; 4.649 ; Rise       ; Clk                            ;
; state[*]             ; Clk                            ; 5.276 ; 5.276 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 5.732 ; 5.732 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 6.692 ; 6.692 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 5.709 ; 5.709 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 5.276 ; 5.276 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 5.406 ; 5.406 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 7.938 ; 7.938 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 6.163 ; 6.163 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 6.179 ; 6.179 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 7.707 ; 7.707 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 7.508 ; 7.508 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 7.666 ; 7.666 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 7.125 ; 7.125 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 6.294 ; 6.294 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 6.739 ; 6.739 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 7.403 ; 7.403 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 6.700 ; 6.700 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 6.665 ; 6.665 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 8.787 ; 8.787 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 5.957 ; 5.957 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 6.680 ; 6.680 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 6.440 ; 6.440 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 7.103 ; 7.103 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 5.406 ; 5.406 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 7.699 ; 7.699 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 6.238 ; 6.238 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 7.464 ; 7.464 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 6.170 ; 6.170 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 5.923 ; 5.923 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 5.988 ; 5.988 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 6.619 ; 6.619 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 6.233 ; 6.233 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 6.483 ; 6.483 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 7.339 ; 7.339 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 7.393 ; 7.393 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 5.343 ; 5.343 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 7.159 ; 7.159 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 6.765 ; 6.765 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 6.173 ; 6.173 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 6.131 ; 6.131 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 7.110 ; 7.110 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 6.866 ; 6.866 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 6.617 ; 6.617 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 7.031 ; 7.031 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 6.769 ; 6.769 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 6.704 ; 6.704 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 6.570 ; 6.570 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 6.384 ; 6.384 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 6.513 ; 6.513 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 7.322 ; 7.322 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 6.208 ; 6.208 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 6.930 ; 6.930 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 6.680 ; 6.680 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 6.573 ; 6.573 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 5.343 ; 5.343 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 7.270 ; 7.270 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 5.671 ; 5.671 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 6.839 ; 6.839 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 6.041 ; 6.041 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 6.529 ; 6.529 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 7.432 ; 7.432 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 6.471 ; 6.471 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 6.050 ; 6.050 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 6.127 ; 6.127 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 5.956 ; 5.956 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 6.106 ; 6.106 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 5.004 ; 5.004 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 5.131 ; 5.131 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 4.660 ; 4.660 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 5.420 ; 5.420 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 5.439 ; 5.439 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 4.482 ; 4.482 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 4.986 ; 4.986 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 5.582 ; 5.582 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 5.150 ; 5.150 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 5.372 ; 5.372 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 4.688 ; 4.688 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 4.888 ; 4.888 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 6.276 ; 6.276 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 5.489 ; 5.489 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 4.402 ; 4.402 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 4.942 ; 4.942 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 4.603 ; 4.603 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 4.806 ; 4.806 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 4.634 ; 4.634 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 5.120 ; 5.120 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 4.854 ; 4.854 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 4.803 ; 4.803 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 5.672 ; 5.672 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 4.626 ; 4.626 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 5.091 ; 5.091 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 4.543 ; 4.543 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 4.702 ; 4.702 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 4.692 ; 4.692 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 5.454 ; 5.454 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 4.700 ; 4.700 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 4.739 ; 4.739 ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.909 ; 5.909 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.803 ; 4.803 ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.282 ; 5.282 ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.783 ; 4.783 ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 5.280 ; 5.280 ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 5.030 ; 5.030 ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 5.924 ; 5.924 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 5.541 ; 5.541 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.435 ; 5.435 ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.656 ; 5.656 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 5.083 ; 5.083 ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.390 ; 5.390 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 5.069 ; 5.069 ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.753 ; 5.753 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.764 ; 5.764 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.817 ; 4.817 ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 5.423 ; 5.423 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 5.394 ; 5.394 ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 4.788 ; 4.788 ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.034 ; 5.034 ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 4.892 ; 4.892 ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 5.621 ; 5.621 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 4.787 ; 4.787 ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 5.762 ; 5.762 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 4.939 ; 4.939 ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 4.891 ; 4.891 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 4.809 ; 4.809 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 4.899 ; 4.899 ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 4.700 ; 4.700 ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 4.792 ; 4.792 ; Fall       ; Clk                            ;
; Addreg_write_en      ; Clk                            ; 6.228 ; 6.228 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 4.947 ; 4.947 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 6.375 ; 6.375 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 6.560 ; 6.560 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 5.932 ; 5.932 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 6.626 ; 6.626 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 6.418 ; 6.418 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 6.000 ; 6.000 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 6.068 ; 6.068 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 5.342 ; 5.342 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 6.198 ; 6.198 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 5.359 ; 5.359 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 5.817 ; 5.817 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 6.531 ; 6.531 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 5.890 ; 5.890 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 6.068 ; 6.068 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 6.090 ; 6.090 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 5.434 ; 5.434 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 5.792 ; 5.792 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 5.937 ; 5.937 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 5.721 ; 5.721 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 5.338 ; 5.338 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 5.885 ; 5.885 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 5.959 ; 5.959 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 6.209 ; 6.209 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 5.565 ; 5.565 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 5.321 ; 5.321 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 6.071 ; 6.071 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 5.701 ; 5.701 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 6.101 ; 6.101 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 6.426 ; 6.426 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 4.947 ; 4.947 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 4.260 ; 4.260 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 5.318 ; 5.318 ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 4.551 ; 4.551 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 4.675 ; 4.675 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 4.661 ; 4.661 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.388 ; 5.388 ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 5.156 ; 5.156 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.567 ; 4.567 ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 4.335 ; 4.335 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 4.400 ; 4.400 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.084 ; 5.084 ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.462 ; 4.462 ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 4.727 ; 4.727 ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.849 ; 4.849 ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 4.759 ; 4.759 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 4.758 ; 4.758 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 5.191 ; 5.191 ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.985 ; 4.985 ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 4.260 ; 4.260 ; Fall       ; Clk                            ;
;  IR_out[20]          ; Clk                            ; 4.309 ; 4.309 ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 6.217 ; 6.217 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 4.475 ; 4.475 ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.884 ; 5.884 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 6.007 ; 6.007 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.225 ; 5.225 ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.303 ; 5.303 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.166 ; 5.166 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.646 ; 5.646 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 5.100 ; 5.100 ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.952 ; 4.952 ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 5.336 ; 5.336 ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 5.641 ; 5.641 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 4.238 ; 4.238 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.358 ; 5.358 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 5.992 ; 5.992 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 5.125 ; 5.125 ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 6.176 ; 6.176 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 4.912 ; 4.912 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.897 ; 5.897 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 5.135 ; 5.135 ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.028 ; 6.028 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 6.049 ; 6.049 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.846 ; 5.846 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 5.383 ; 5.383 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 5.134 ; 5.134 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.105 ; 5.105 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.213 ; 5.213 ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.257 ; 5.257 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.146 ; 5.146 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 4.964 ; 4.964 ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.218 ; 5.218 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 6.234 ; 6.234 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 5.875 ; 5.875 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 5.839 ; 5.839 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 4.701 ; 4.701 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 4.928 ; 4.928 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 4.238 ; 4.238 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 5.641 ; 5.641 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.070 ; 5.070 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 5.979 ; 5.979 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 6.526 ; 6.526 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 5.876 ; 5.876 ; Fall       ; Clk                            ;
; Mem_byte_write[*]    ; Clk                            ; 5.723 ; 5.723 ; Fall       ; Clk                            ;
;  Mem_byte_write[0]   ; Clk                            ; 6.090 ; 6.090 ; Fall       ; Clk                            ;
;  Mem_byte_write[1]   ; Clk                            ; 6.206 ; 6.206 ; Fall       ; Clk                            ;
;  Mem_byte_write[2]   ; Clk                            ; 5.723 ; 5.723 ; Fall       ; Clk                            ;
;  Mem_byte_write[3]   ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 5.098 ; 5.098 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 6.839 ; 6.839 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 6.202 ; 6.202 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 5.560 ; 5.560 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 5.830 ; 5.830 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 6.684 ; 6.684 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 5.449 ; 5.449 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 7.426 ; 7.426 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 6.092 ; 6.092 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 6.554 ; 6.554 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 7.859 ; 7.859 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 7.374 ; 7.374 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 6.742 ; 6.742 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 6.612 ; 6.612 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 7.250 ; 7.250 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 6.944 ; 6.944 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 6.344 ; 6.344 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 6.567 ; 6.567 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 6.281 ; 6.281 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 6.554 ; 6.554 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 5.098 ; 5.098 ; Fall       ; Clk                            ;
;  Mem_data_out[20]    ; Clk                            ; 5.774 ; 5.774 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 5.476 ; 5.476 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 5.628 ; 5.628 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 5.318 ; 5.318 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 6.106 ; 6.106 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 6.174 ; 6.174 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 6.588 ; 6.588 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 7.202 ; 7.202 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 7.246 ; 7.246 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 7.052 ; 7.052 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 6.363 ; 6.363 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 6.127 ; 6.127 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 5.776 ; 5.776 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 6.515 ; 6.515 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 7.043 ; 7.043 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 6.214 ; 6.214 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 7.549 ; 7.549 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 7.202 ; 7.202 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 6.690 ; 6.690 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 5.776 ; 5.776 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 6.229 ; 6.229 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 6.608 ; 6.608 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 6.411 ; 6.411 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 6.407 ; 6.407 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 6.256 ; 6.256 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 6.190 ; 6.190 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 6.199 ; 6.199 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 6.624 ; 6.624 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 6.386 ; 6.386 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 6.425 ; 6.425 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 6.027 ; 6.027 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 5.861 ; 5.861 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 6.742 ; 6.742 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 6.939 ; 6.939 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 6.303 ; 6.303 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 6.100 ; 6.100 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 6.208 ; 6.208 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 6.107 ; 6.107 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 6.427 ; 6.427 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 6.020 ; 6.020 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 5.994 ; 5.994 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 6.117 ; 6.117 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 4.712 ; 4.712 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 6.404 ; 6.404 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 5.686 ; 5.686 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 7.088 ; 7.088 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 6.357 ; 6.357 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 6.255 ; 6.255 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 6.289 ; 6.289 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 5.494 ; 5.494 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 5.592 ; 5.592 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 4.712 ; 4.712 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 5.738 ; 5.738 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 5.767 ; 5.767 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 5.370 ; 5.370 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 5.865 ; 5.865 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 6.477 ; 6.477 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 6.086 ; 6.086 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 5.997 ; 5.997 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 6.148 ; 6.148 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 6.275 ; 6.275 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 5.459 ; 5.459 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 5.161 ; 5.161 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 5.858 ; 5.858 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 5.229 ; 5.229 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 6.439 ; 6.439 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 5.366 ; 5.366 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 5.849 ; 5.849 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 7.004 ; 7.004 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 5.910 ; 5.910 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 4.932 ; 4.932 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 5.333 ; 5.333 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 5.155 ; 5.155 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 5.920 ; 5.920 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 4.084 ; 4.084 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.410 ; 4.410 ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 5.032 ; 5.032 ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 5.217 ; 5.217 ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.643 ; 5.643 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.902 ; 4.902 ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 5.403 ; 5.403 ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.998 ; 4.998 ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.483 ; 5.483 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 5.604 ; 5.604 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.660 ; 5.660 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 4.458 ; 4.458 ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 5.866 ; 5.866 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.372 ; 5.372 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.655 ; 4.655 ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 5.270 ; 5.270 ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.812 ; 4.812 ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.953 ; 4.953 ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 5.089 ; 5.089 ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 5.081 ; 5.081 ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 5.047 ; 5.047 ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.971 ; 4.971 ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 4.608 ; 4.608 ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.564 ; 4.564 ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 4.699 ; 4.699 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.389 ; 4.389 ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 5.094 ; 5.094 ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 4.536 ; 4.536 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.174 ; 5.174 ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 4.192 ; 4.192 ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 4.084 ; 4.084 ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.302 ; 5.302 ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 4.962 ; 4.962 ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 6.537 ; 6.537 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.169 ; 6.169 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.615 ; 5.615 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.920 ; 5.920 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.107 ; 5.107 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 5.216 ; 5.216 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 6.011 ; 6.011 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.610 ; 5.610 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.627 ; 5.627 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.611 ; 6.611 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 6.866 ; 6.866 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 7.019 ; 7.019 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.503 ; 5.503 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 7.049 ; 7.049 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 5.927 ; 5.927 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.223 ; 5.223 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 5.669 ; 5.669 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.544 ; 5.544 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 5.971 ; 5.971 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 6.199 ; 6.199 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.240 ; 5.240 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 5.726 ; 5.726 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 6.825 ; 6.825 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 6.311 ; 6.311 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.216 ; 5.216 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 6.123 ; 6.123 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.460 ; 5.460 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.576 ; 6.576 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 5.576 ; 5.576 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.140 ; 6.140 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 5.321 ; 5.321 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 5.687 ; 5.687 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 5.939 ; 5.939 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 6.109 ; 6.109 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.518 ; 5.518 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.614 ; 6.614 ; Fall       ; Clk                            ;
; Rd_write_byte_en[*]  ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[0] ; Clk                            ; 6.218 ; 6.218 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[1] ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[2] ; Clk                            ; 6.036 ; 6.036 ; Fall       ; Clk                            ;
;  Rd_write_byte_en[3] ; Clk                            ; 6.422 ; 6.422 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 5.943 ; 5.943 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 7.188 ; 7.188 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 6.768 ; 6.768 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 6.761 ; 6.761 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 7.787 ; 7.787 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 7.387 ; 7.387 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 7.127 ; 7.127 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 7.214 ; 7.214 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 6.901 ; 6.901 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 7.116 ; 7.116 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 6.824 ; 6.824 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 6.801 ; 6.801 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 6.964 ; 6.964 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 6.211 ; 6.211 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 5.943 ; 5.943 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 6.568 ; 6.568 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 6.893 ; 6.893 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 6.357 ; 6.357 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 7.233 ; 7.233 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 6.221 ; 6.221 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 6.982 ; 6.982 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 6.236 ; 6.236 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 7.425 ; 7.425 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 6.528 ; 6.528 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 6.724 ; 6.724 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 7.294 ; 7.294 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 7.497 ; 7.497 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 6.926 ; 6.926 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 7.578 ; 7.578 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 7.721 ; 7.721 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 7.513 ; 7.513 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 7.753 ; 7.753 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 4.485 ; 4.485 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 4.485 ; 4.485 ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.884 ; 5.884 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.997 ; 5.997 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.205 ; 5.205 ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 4.453 ; 4.453 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 5.224 ; 5.224 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 5.115 ; 5.115 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 4.923 ; 4.923 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 5.775 ; 5.775 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 5.331 ; 5.331 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 5.173 ; 5.173 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 5.266 ; 5.266 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 5.647 ; 5.647 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 4.995 ; 4.995 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 4.822 ; 4.822 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 5.412 ; 5.412 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 4.453 ; 4.453 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 4.925 ; 4.925 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 5.026 ; 5.026 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 5.513 ; 5.513 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 4.458 ; 4.458 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 4.831 ; 4.831 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 4.760 ; 4.760 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 5.001 ; 5.001 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 4.841 ; 4.841 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 4.878 ; 4.878 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 4.564 ; 4.564 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 4.552 ; 4.552 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 4.704 ; 4.704 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 4.748 ; 4.748 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 5.358 ; 5.358 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 4.580 ; 4.580 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 5.096 ; 5.096 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 4.835 ; 4.835 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 4.667 ; 4.667 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 5.565 ; 5.565 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 5.568 ; 5.568 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.286 ; 5.286 ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.412 ; 5.412 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.915 ; 5.915 ; Fall       ; Clk                            ;
;  Rt_addr[4]          ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 4.959 ; 4.959 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 6.179 ; 6.179 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 6.462 ; 6.462 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 5.458 ; 5.458 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 6.078 ; 6.078 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 5.781 ; 5.781 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 6.042 ; 6.042 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 5.230 ; 5.230 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 5.597 ; 5.597 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 6.193 ; 6.193 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 6.282 ; 6.282 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 5.087 ; 5.087 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 5.214 ; 5.214 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 6.668 ; 6.668 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 5.658 ; 5.658 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 5.530 ; 5.530 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 6.158 ; 6.158 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 5.998 ; 5.998 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 6.595 ; 6.595 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 5.314 ; 5.314 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 6.436 ; 6.436 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 5.272 ; 5.272 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 5.696 ; 5.696 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 4.996 ; 4.996 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 5.379 ; 5.379 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 6.848 ; 6.848 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 5.011 ; 5.011 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 5.287 ; 5.287 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 4.959 ; 4.959 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 5.625 ; 5.625 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 5.966 ; 5.966 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 6.553 ; 6.553 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 6.828 ; 6.828 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 6.370 ; 6.370 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 7.187 ; 7.187 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 6.600 ; 6.600 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 6.498 ; 6.498 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 6.539 ; 6.539 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 6.194 ; 6.194 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 7.148 ; 7.148 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 6.614 ; 6.614 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 6.812 ; 6.812 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 6.425 ; 6.425 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 6.790 ; 6.790 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 5.966 ; 5.966 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 6.489 ; 6.489 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 6.958 ; 6.958 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 6.751 ; 6.751 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 6.580 ; 6.580 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 6.640 ; 6.640 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 6.359 ; 6.359 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 6.716 ; 6.716 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 6.132 ; 6.132 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 6.978 ; 6.978 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 6.568 ; 6.568 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 6.728 ; 6.728 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 6.194 ; 6.194 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 6.967 ; 6.967 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 6.526 ; 6.526 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 6.146 ; 6.146 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 6.920 ; 6.920 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 6.796 ; 6.796 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 7.172 ; 7.172 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 6.034 ; 6.034 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 5.788 ; 5.788 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 7.737 ; 7.737 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 6.518 ; 6.518 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 6.707 ; 6.707 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 7.680 ; 7.680 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 7.307 ; 7.307 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 6.784 ; 6.784 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 6.880 ; 6.880 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 6.536 ; 6.536 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 7.491 ; 7.491 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 6.115 ; 6.115 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 7.267 ; 7.267 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 6.700 ; 6.700 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 5.894 ; 5.894 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 8.528 ; 8.528 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 5.965 ; 5.965 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 6.561 ; 6.561 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 5.940 ; 5.940 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 5.926 ; 5.926 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 6.860 ; 6.860 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 6.662 ; 6.662 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 7.043 ; 7.043 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 6.304 ; 6.304 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 5.989 ; 5.989 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 5.788 ; 5.788 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 6.933 ; 6.933 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 6.346 ; 6.346 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 7.159 ; 7.159 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 7.313 ; 7.313 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 6.490 ; 6.490 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 7.120 ; 7.120 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 6.701 ; 6.701 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 6.104 ; 6.104 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 6.556 ; 6.556 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 6.110 ; 6.110 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 6.412 ; 6.412 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 7.203 ; 7.203 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 6.857 ; 6.857 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 6.119 ; 6.119 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 6.827 ; 6.827 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 6.670 ; 6.670 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 6.809 ; 6.809 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 7.063 ; 7.063 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 6.601 ; 6.601 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 6.463 ; 6.463 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 6.180 ; 6.180 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 5.746 ; 5.746 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 5.863 ; 5.863 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 6.431 ; 6.431 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 6.095 ; 6.095 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 6.418 ; 6.418 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 5.876 ; 5.876 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 7.297 ; 7.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 7.073 ; 7.073 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 6.297 ; 6.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 6.929 ; 6.929 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 5.939 ; 5.939 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 6.121 ; 6.121 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 4.030 ; 4.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 5.718 ; 5.718 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 5.421 ; 5.421 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 4.973 ; 4.973 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 4.704 ; 4.704 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 5.681 ; 5.681 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 5.131 ; 5.131 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 5.223 ; 5.223 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 4.796 ; 4.796 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 4.475 ; 4.475 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 5.888 ; 5.888 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 4.435 ; 4.435 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 5.265 ; 5.265 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 5.789 ; 5.789 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 4.923 ; 4.923 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 5.389 ; 5.389 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 5.256 ; 5.256 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 4.054 ; 4.054 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 5.292 ; 5.292 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 4.632 ; 4.632 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 4.784 ; 4.784 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 4.030 ; 4.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 5.417 ; 5.417 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 4.765 ; 4.765 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 5.246 ; 5.246 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 4.515 ; 4.515 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 5.814 ; 5.814 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 5.009 ; 5.009 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 5.909 ; 5.909 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 4.679 ; 4.679 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 4.866 ; 4.866 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 5.656 ; 5.656 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 6.132 ; 6.132 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 6.961 ; 6.961 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 6.337 ; 6.337 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 7.765 ; 7.765 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 7.799 ; 7.799 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 8.192 ; 8.192 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 7.573 ; 7.573 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 7.627 ; 7.627 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 7.371 ; 7.371 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 7.029 ; 7.029 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 6.290 ; 6.290 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 6.758 ; 6.758 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 6.308 ; 6.308 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 7.943 ; 7.943 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 7.330 ; 7.330 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 7.322 ; 7.322 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 6.865 ; 6.865 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 6.231 ; 6.231 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 6.826 ; 6.826 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 7.197 ; 7.197 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 7.532 ; 7.532 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 6.780 ; 6.780 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 6.538 ; 6.538 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 7.831 ; 7.831 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 6.828 ; 6.828 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 6.928 ; 6.928 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 7.047 ; 7.047 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 7.726 ; 7.726 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 6.552 ; 6.552 ; Rise       ; Controller:controller|state.S0 ;
; Rd_in[*]             ; Controller:controller|state.S0 ; 5.721 ; 5.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[0]            ; Controller:controller|state.S0 ; 6.166 ; 6.166 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[1]            ; Controller:controller|state.S0 ; 6.537 ; 6.537 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[2]            ; Controller:controller|state.S0 ; 6.155 ; 6.155 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[3]            ; Controller:controller|state.S0 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[4]            ; Controller:controller|state.S0 ; 6.665 ; 6.665 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[5]            ; Controller:controller|state.S0 ; 6.317 ; 6.317 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[6]            ; Controller:controller|state.S0 ; 6.373 ; 6.373 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[7]            ; Controller:controller|state.S0 ; 8.360 ; 8.360 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[8]            ; Controller:controller|state.S0 ; 6.995 ; 6.995 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[9]            ; Controller:controller|state.S0 ; 6.835 ; 6.835 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[10]           ; Controller:controller|state.S0 ; 5.745 ; 5.745 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[11]           ; Controller:controller|state.S0 ; 6.501 ; 6.501 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[12]           ; Controller:controller|state.S0 ; 6.721 ; 6.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[13]           ; Controller:controller|state.S0 ; 6.267 ; 6.267 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[14]           ; Controller:controller|state.S0 ; 7.369 ; 7.369 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[15]           ; Controller:controller|state.S0 ; 7.186 ; 7.186 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[16]           ; Controller:controller|state.S0 ; 6.266 ; 6.266 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[17]           ; Controller:controller|state.S0 ; 6.192 ; 6.192 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[18]           ; Controller:controller|state.S0 ; 6.957 ; 6.957 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[19]           ; Controller:controller|state.S0 ; 7.503 ; 7.503 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[20]           ; Controller:controller|state.S0 ; 5.721 ; 5.721 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[21]           ; Controller:controller|state.S0 ; 7.296 ; 7.296 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[22]           ; Controller:controller|state.S0 ; 6.311 ; 6.311 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[23]           ; Controller:controller|state.S0 ; 7.342 ; 7.342 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[24]           ; Controller:controller|state.S0 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[25]           ; Controller:controller|state.S0 ; 6.590 ; 6.590 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[26]           ; Controller:controller|state.S0 ; 5.982 ; 5.982 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[27]           ; Controller:controller|state.S0 ; 6.434 ; 6.434 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[28]           ; Controller:controller|state.S0 ; 6.960 ; 6.960 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[29]           ; Controller:controller|state.S0 ; 7.023 ; 7.023 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[30]           ; Controller:controller|state.S0 ; 6.347 ; 6.347 ; Rise       ; Controller:controller|state.S0 ;
;  Rd_in[31]           ; Controller:controller|state.S0 ; 7.316 ; 7.316 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.428 ; 3.428 ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 5.083 ; 5.083 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 6.299 ; 6.299 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 5.821 ; 5.821 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 6.270 ; 6.270 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 7.068 ; 7.068 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 6.844 ; 6.844 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 6.397 ; 6.397 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 6.963 ; 6.963 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 5.887 ; 5.887 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 5.933 ; 5.933 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 5.457 ; 5.457 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 5.860 ; 5.860 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 6.233 ; 6.233 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 5.083 ; 5.083 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 5.366 ; 5.366 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 5.603 ; 5.603 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 5.768 ; 5.768 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 5.547 ; 5.547 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 6.589 ; 6.589 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 5.707 ; 5.707 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 6.082 ; 6.082 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 5.543 ; 5.543 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 6.706 ; 6.706 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 5.962 ; 5.962 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 5.643 ; 5.643 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 6.155 ; 6.155 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 6.573 ; 6.573 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 6.793 ; 6.793 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 6.593 ; 6.593 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 6.855 ; 6.855 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 3.934 ; 3.934 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 4.179 ; 4.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.979 ; 3.979 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 3.934 ; 3.934 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 4.314 ; 4.314 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[4]          ; Controller:controller|state.S0 ; 4.128 ; 4.128 ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 4.033 ; 4.033 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 5.079 ; 5.079 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 5.323 ; 5.323 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 4.499 ; 4.499 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 4.836 ; 4.836 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 4.755 ; 4.755 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 4.297 ; 4.297 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 4.325 ; 4.325 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 5.112 ; 5.112 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 5.395 ; 5.395 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 4.163 ; 4.163 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 5.063 ; 5.063 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 4.366 ; 4.366 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 5.701 ; 5.701 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 4.979 ; 4.979 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 4.696 ; 4.696 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 4.774 ; 4.774 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 4.523 ; 4.523 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 5.220 ; 5.220 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 4.377 ; 4.377 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 5.026 ; 5.026 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 4.502 ; 4.502 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 4.033 ; 4.033 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 4.179 ; 4.179 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 5.630 ; 5.630 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 4.080 ; 4.080 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 4.780 ; 4.780 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 4.382 ; 4.382 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 5.358 ; 5.358 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 4.235 ; 4.235 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 4.683 ; 4.683 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 5.853 ; 5.853 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 6.599 ; 6.599 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 6.314 ; 6.314 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 6.847 ; 6.847 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 6.631 ; 6.631 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 6.219 ; 6.219 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 6.437 ; 6.437 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 6.251 ; 6.251 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 7.160 ; 7.160 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 6.642 ; 6.642 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 6.663 ; 6.663 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 6.297 ; 6.297 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 6.783 ; 6.783 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 5.883 ; 5.883 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 6.279 ; 6.279 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 6.966 ; 6.966 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 6.683 ; 6.683 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 6.735 ; 6.735 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 6.407 ; 6.407 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 6.548 ; 6.548 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 5.853 ; 5.853 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 6.287 ; 6.287 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 6.673 ; 6.673 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 5.971 ; 5.971 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 6.757 ; 6.757 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 6.230 ; 6.230 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 6.082 ; 6.082 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 6.812 ; 6.812 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 6.616 ; 6.616 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 6.994 ; 6.994 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 5.878 ; 5.878 ; Rise       ; Controller:controller|state.S0 ;
; Addreg_write_en      ; Controller:controller|state.S2 ; 4.021 ;       ; Rise       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ; 5.545 ;       ; Rise       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ; 5.545 ;       ; Rise       ; Controller:controller|state.S2 ;
; ALUShift_out[*]      ; Controller:controller|state.S2 ; 6.420 ; 6.420 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[0]     ; Controller:controller|state.S2 ; 8.369 ; 8.369 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[1]     ; Controller:controller|state.S2 ; 7.150 ; 7.150 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[2]     ; Controller:controller|state.S2 ; 7.339 ; 7.339 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[3]     ; Controller:controller|state.S2 ; 8.312 ; 8.312 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[4]     ; Controller:controller|state.S2 ; 7.939 ; 7.939 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[5]     ; Controller:controller|state.S2 ; 7.416 ; 7.416 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[6]     ; Controller:controller|state.S2 ; 7.303 ; 7.303 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[7]     ; Controller:controller|state.S2 ; 7.512 ; 7.512 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[8]     ; Controller:controller|state.S2 ; 7.168 ; 7.168 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[9]     ; Controller:controller|state.S2 ; 8.123 ; 8.123 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[10]    ; Controller:controller|state.S2 ; 6.747 ; 6.747 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[11]    ; Controller:controller|state.S2 ; 7.899 ; 7.899 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[12]    ; Controller:controller|state.S2 ; 7.332 ; 7.332 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[13]    ; Controller:controller|state.S2 ; 6.526 ; 6.526 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[14]    ; Controller:controller|state.S2 ; 9.160 ; 9.160 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[15]    ; Controller:controller|state.S2 ; 6.597 ; 6.597 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[16]    ; Controller:controller|state.S2 ; 7.193 ; 7.193 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[17]    ; Controller:controller|state.S2 ; 6.572 ; 6.572 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[18]    ; Controller:controller|state.S2 ; 6.908 ; 6.908 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[19]    ; Controller:controller|state.S2 ; 6.558 ; 6.558 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[20]    ; Controller:controller|state.S2 ; 7.492 ; 7.492 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[21]    ; Controller:controller|state.S2 ; 7.294 ; 7.294 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[22]    ; Controller:controller|state.S2 ; 7.675 ; 7.675 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[23]    ; Controller:controller|state.S2 ; 6.936 ; 6.936 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[24]    ; Controller:controller|state.S2 ; 6.621 ; 6.621 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[25]    ; Controller:controller|state.S2 ; 6.420 ; 6.420 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[26]    ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[27]    ; Controller:controller|state.S2 ; 7.498 ; 7.498 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[28]    ; Controller:controller|state.S2 ; 7.565 ; 7.565 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[29]    ; Controller:controller|state.S2 ; 6.978 ; 6.978 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[30]    ; Controller:controller|state.S2 ; 7.791 ; 7.791 ; Fall       ; Controller:controller|state.S2 ;
;  ALUShift_out[31]    ; Controller:controller|state.S2 ; 7.945 ; 7.945 ; Fall       ; Controller:controller|state.S2 ;
; ALU_out[*]           ; Controller:controller|state.S2 ; 6.348 ; 6.348 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[0]          ; Controller:controller|state.S2 ; 7.122 ; 7.122 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[1]          ; Controller:controller|state.S2 ; 7.752 ; 7.752 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[2]          ; Controller:controller|state.S2 ; 7.333 ; 7.333 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[3]          ; Controller:controller|state.S2 ; 6.736 ; 6.736 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[4]          ; Controller:controller|state.S2 ; 7.188 ; 7.188 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[5]          ; Controller:controller|state.S2 ; 6.742 ; 6.742 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[6]          ; Controller:controller|state.S2 ; 7.044 ; 7.044 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[7]          ; Controller:controller|state.S2 ; 7.835 ; 7.835 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[8]          ; Controller:controller|state.S2 ; 7.235 ; 7.235 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[9]          ; Controller:controller|state.S2 ; 7.489 ; 7.489 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[10]         ; Controller:controller|state.S2 ; 6.751 ; 6.751 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[11]         ; Controller:controller|state.S2 ; 7.459 ; 7.459 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[12]         ; Controller:controller|state.S2 ; 7.302 ; 7.302 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[13]         ; Controller:controller|state.S2 ; 7.441 ; 7.441 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[14]         ; Controller:controller|state.S2 ; 7.695 ; 7.695 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[15]         ; Controller:controller|state.S2 ; 7.233 ; 7.233 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[16]         ; Controller:controller|state.S2 ; 7.095 ; 7.095 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[17]         ; Controller:controller|state.S2 ; 6.812 ; 6.812 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[18]         ; Controller:controller|state.S2 ; 6.378 ; 6.378 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[19]         ; Controller:controller|state.S2 ; 6.495 ; 6.495 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[20]         ; Controller:controller|state.S2 ; 7.063 ; 7.063 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[21]         ; Controller:controller|state.S2 ; 6.727 ; 6.727 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[22]         ; Controller:controller|state.S2 ; 7.050 ; 7.050 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[23]         ; Controller:controller|state.S2 ; 6.508 ; 6.508 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[24]         ; Controller:controller|state.S2 ; 6.980 ; 6.980 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[25]         ; Controller:controller|state.S2 ; 7.929 ; 7.929 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[26]         ; Controller:controller|state.S2 ; 7.705 ; 7.705 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[27]         ; Controller:controller|state.S2 ; 6.929 ; 6.929 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[28]         ; Controller:controller|state.S2 ; 7.561 ; 7.561 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[29]         ; Controller:controller|state.S2 ; 6.571 ; 6.571 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[30]         ; Controller:controller|state.S2 ; 6.348 ; 6.348 ; Fall       ; Controller:controller|state.S2 ;
;  ALU_out[31]         ; Controller:controller|state.S2 ; 6.753 ; 6.753 ; Fall       ; Controller:controller|state.S2 ;
; Addreg_write_en      ; Controller:controller|state.S2 ;       ; 4.021 ; Fall       ; Controller:controller|state.S2 ;
; B_in[*]              ; Controller:controller|state.S2 ; 4.662 ; 4.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[0]             ; Controller:controller|state.S2 ; 6.350 ; 6.350 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[1]             ; Controller:controller|state.S2 ; 6.053 ; 6.053 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[2]             ; Controller:controller|state.S2 ; 5.605 ; 5.605 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[3]             ; Controller:controller|state.S2 ; 5.336 ; 5.336 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[4]             ; Controller:controller|state.S2 ; 6.313 ; 6.313 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[5]             ; Controller:controller|state.S2 ; 5.763 ; 5.763 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[6]             ; Controller:controller|state.S2 ; 5.855 ; 5.855 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[7]             ; Controller:controller|state.S2 ; 5.428 ; 5.428 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[8]             ; Controller:controller|state.S2 ; 5.107 ; 5.107 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[9]             ; Controller:controller|state.S2 ; 6.520 ; 6.520 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[10]            ; Controller:controller|state.S2 ; 5.067 ; 5.067 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[11]            ; Controller:controller|state.S2 ; 5.897 ; 5.897 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[12]            ; Controller:controller|state.S2 ; 6.421 ; 6.421 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[13]            ; Controller:controller|state.S2 ; 5.555 ; 5.555 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[14]            ; Controller:controller|state.S2 ; 6.021 ; 6.021 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[15]            ; Controller:controller|state.S2 ; 5.888 ; 5.888 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[16]            ; Controller:controller|state.S2 ; 4.686 ; 4.686 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[17]            ; Controller:controller|state.S2 ; 5.924 ; 5.924 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[18]            ; Controller:controller|state.S2 ; 5.264 ; 5.264 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[19]            ; Controller:controller|state.S2 ; 5.416 ; 5.416 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[20]            ; Controller:controller|state.S2 ; 4.662 ; 4.662 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[21]            ; Controller:controller|state.S2 ; 6.049 ; 6.049 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[22]            ; Controller:controller|state.S2 ; 5.397 ; 5.397 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[23]            ; Controller:controller|state.S2 ; 5.878 ; 5.878 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[24]            ; Controller:controller|state.S2 ; 5.965 ; 5.965 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[25]            ; Controller:controller|state.S2 ; 5.147 ; 5.147 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[26]            ; Controller:controller|state.S2 ; 6.446 ; 6.446 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[27]            ; Controller:controller|state.S2 ; 5.641 ; 5.641 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[28]            ; Controller:controller|state.S2 ; 6.541 ; 6.541 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[29]            ; Controller:controller|state.S2 ; 5.311 ; 5.311 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[30]            ; Controller:controller|state.S2 ; 6.661 ; 6.661 ; Fall       ; Controller:controller|state.S2 ;
;  B_in[31]            ; Controller:controller|state.S2 ; 5.498 ; 5.498 ; Fall       ; Controller:controller|state.S2 ;
; Less                 ; Controller:controller|state.S2 ; 6.288 ; 6.288 ; Fall       ; Controller:controller|state.S2 ;
; Overflow             ; Controller:controller|state.S2 ; 6.764 ; 6.764 ; Fall       ; Controller:controller|state.S2 ;
; PC_in[*]             ; Controller:controller|state.S2 ; 6.668 ; 6.668 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[0]            ; Controller:controller|state.S2 ; 7.593 ; 7.593 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[1]            ; Controller:controller|state.S2 ; 6.969 ; 6.969 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[2]            ; Controller:controller|state.S2 ; 8.397 ; 8.397 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[3]            ; Controller:controller|state.S2 ; 8.431 ; 8.431 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[4]            ; Controller:controller|state.S2 ; 8.824 ; 8.824 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[5]            ; Controller:controller|state.S2 ; 8.205 ; 8.205 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[6]            ; Controller:controller|state.S2 ; 8.259 ; 8.259 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[7]            ; Controller:controller|state.S2 ; 8.003 ; 8.003 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[8]            ; Controller:controller|state.S2 ; 7.661 ; 7.661 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[9]            ; Controller:controller|state.S2 ; 6.922 ; 6.922 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[10]           ; Controller:controller|state.S2 ; 7.303 ; 7.303 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[11]           ; Controller:controller|state.S2 ; 7.390 ; 7.390 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[12]           ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[13]           ; Controller:controller|state.S2 ; 6.940 ; 6.940 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[14]           ; Controller:controller|state.S2 ; 8.575 ; 8.575 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[15]           ; Controller:controller|state.S2 ; 7.962 ; 7.962 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[16]           ; Controller:controller|state.S2 ; 7.954 ; 7.954 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[17]           ; Controller:controller|state.S2 ; 7.497 ; 7.497 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[18]           ; Controller:controller|state.S2 ; 6.863 ; 6.863 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[19]           ; Controller:controller|state.S2 ; 7.458 ; 7.458 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[20]           ; Controller:controller|state.S2 ; 6.668 ; 6.668 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[21]           ; Controller:controller|state.S2 ; 7.829 ; 7.829 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[22]           ; Controller:controller|state.S2 ; 6.957 ; 6.957 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[23]           ; Controller:controller|state.S2 ; 8.164 ; 8.164 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[24]           ; Controller:controller|state.S2 ; 7.412 ; 7.412 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[25]           ; Controller:controller|state.S2 ; 7.170 ; 7.170 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[26]           ; Controller:controller|state.S2 ; 8.463 ; 8.463 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[27]           ; Controller:controller|state.S2 ; 7.460 ; 7.460 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[28]           ; Controller:controller|state.S2 ; 7.352 ; 7.352 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[29]           ; Controller:controller|state.S2 ; 7.560 ; 7.560 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[30]           ; Controller:controller|state.S2 ; 7.679 ; 7.679 ; Fall       ; Controller:controller|state.S2 ;
;  PC_in[31]           ; Controller:controller|state.S2 ; 8.358 ; 8.358 ; Fall       ; Controller:controller|state.S2 ;
; PC_write_en          ; Controller:controller|state.S2 ; 7.184 ; 7.184 ; Fall       ; Controller:controller|state.S2 ;
; Rd_in[*]             ; Controller:controller|state.S2 ; 6.353 ; 6.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[0]            ; Controller:controller|state.S2 ; 6.798 ; 6.798 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[1]            ; Controller:controller|state.S2 ; 7.169 ; 7.169 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[2]            ; Controller:controller|state.S2 ; 6.787 ; 6.787 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[3]            ; Controller:controller|state.S2 ; 7.211 ; 7.211 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[4]            ; Controller:controller|state.S2 ; 7.297 ; 7.297 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[5]            ; Controller:controller|state.S2 ; 6.949 ; 6.949 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[6]            ; Controller:controller|state.S2 ; 7.005 ; 7.005 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[7]            ; Controller:controller|state.S2 ; 8.992 ; 8.992 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[8]            ; Controller:controller|state.S2 ; 7.627 ; 7.627 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[9]            ; Controller:controller|state.S2 ; 7.467 ; 7.467 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[10]           ; Controller:controller|state.S2 ; 6.377 ; 6.377 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[11]           ; Controller:controller|state.S2 ; 7.133 ; 7.133 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[12]           ; Controller:controller|state.S2 ; 7.353 ; 7.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[13]           ; Controller:controller|state.S2 ; 6.899 ; 6.899 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[14]           ; Controller:controller|state.S2 ; 8.001 ; 8.001 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[15]           ; Controller:controller|state.S2 ; 7.818 ; 7.818 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[16]           ; Controller:controller|state.S2 ; 6.898 ; 6.898 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[17]           ; Controller:controller|state.S2 ; 6.824 ; 6.824 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[18]           ; Controller:controller|state.S2 ; 7.589 ; 7.589 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[19]           ; Controller:controller|state.S2 ; 8.135 ; 8.135 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[20]           ; Controller:controller|state.S2 ; 6.353 ; 6.353 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[21]           ; Controller:controller|state.S2 ; 7.928 ; 7.928 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[22]           ; Controller:controller|state.S2 ; 6.943 ; 6.943 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[23]           ; Controller:controller|state.S2 ; 7.974 ; 7.974 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[24]           ; Controller:controller|state.S2 ; 6.957 ; 6.957 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[25]           ; Controller:controller|state.S2 ; 7.222 ; 7.222 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[26]           ; Controller:controller|state.S2 ; 6.614 ; 6.614 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[27]           ; Controller:controller|state.S2 ; 7.066 ; 7.066 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[28]           ; Controller:controller|state.S2 ; 7.592 ; 7.592 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[29]           ; Controller:controller|state.S2 ; 7.655 ; 7.655 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[30]           ; Controller:controller|state.S2 ; 6.979 ; 6.979 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_in[31]           ; Controller:controller|state.S2 ; 7.948 ; 7.948 ; Fall       ; Controller:controller|state.S2 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S2 ; 5.414 ; 5.414 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S2 ; 5.423 ; 5.423 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S2 ; 5.414 ; 5.414 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S2 ; 5.513 ; 5.513 ; Fall       ; Controller:controller|state.S2 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S2 ; 5.729 ; 5.729 ; Fall       ; Controller:controller|state.S2 ;
; RegDt0               ; Controller:controller|state.S2 ; 4.060 ; 4.060 ; Fall       ; Controller:controller|state.S2 ;
; Reg_data_shift[*]    ; Controller:controller|state.S2 ; 5.715 ; 5.715 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S2 ; 6.931 ; 6.931 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S2 ; 6.453 ; 6.453 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S2 ; 6.902 ; 6.902 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S2 ; 7.700 ; 7.700 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S2 ; 7.476 ; 7.476 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S2 ; 7.029 ; 7.029 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S2 ; 7.595 ; 7.595 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S2 ; 6.519 ; 6.519 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S2 ; 6.664 ; 6.664 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S2 ; 6.565 ; 6.565 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S2 ; 6.089 ; 6.089 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S2 ; 6.492 ; 6.492 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S2 ; 6.865 ; 6.865 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S2 ; 5.715 ; 5.715 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S2 ; 5.998 ; 5.998 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S2 ; 6.235 ; 6.235 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S2 ; 6.400 ; 6.400 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S2 ; 6.179 ; 6.179 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S2 ; 7.221 ; 7.221 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S2 ; 6.339 ; 6.339 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S2 ; 6.714 ; 6.714 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S2 ; 6.175 ; 6.175 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S2 ; 7.338 ; 7.338 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S2 ; 6.594 ; 6.594 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S2 ; 6.275 ; 6.275 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S2 ; 6.787 ; 6.787 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S2 ; 7.205 ; 7.205 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S2 ; 6.386 ; 6.386 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S2 ; 7.425 ; 7.425 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S2 ; 7.225 ; 7.225 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S2 ; 7.487 ; 7.487 ; Fall       ; Controller:controller|state.S2 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S2 ; 7.113 ; 7.113 ; Fall       ; Controller:controller|state.S2 ;
; Rt_addr[*]           ; Controller:controller|state.S2 ; 4.566 ; 4.566 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[0]          ; Controller:controller|state.S2 ; 4.811 ; 4.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[1]          ; Controller:controller|state.S2 ; 4.611 ; 4.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[2]          ; Controller:controller|state.S2 ; 4.566 ; 4.566 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[3]          ; Controller:controller|state.S2 ; 4.946 ; 4.946 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_addr[4]          ; Controller:controller|state.S2 ; 4.760 ; 4.760 ; Fall       ; Controller:controller|state.S2 ;
; Rt_out[*]            ; Controller:controller|state.S2 ; 4.665 ; 4.665 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[0]           ; Controller:controller|state.S2 ; 5.711 ; 5.711 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[1]           ; Controller:controller|state.S2 ; 5.955 ; 5.955 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[2]           ; Controller:controller|state.S2 ; 5.131 ; 5.131 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[3]           ; Controller:controller|state.S2 ; 5.525 ; 5.525 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[4]           ; Controller:controller|state.S2 ; 5.468 ; 5.468 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[5]           ; Controller:controller|state.S2 ; 5.387 ; 5.387 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[6]           ; Controller:controller|state.S2 ; 4.929 ; 4.929 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[7]           ; Controller:controller|state.S2 ; 4.957 ; 4.957 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[8]           ; Controller:controller|state.S2 ; 5.744 ; 5.744 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[9]           ; Controller:controller|state.S2 ; 6.027 ; 6.027 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[10]          ; Controller:controller|state.S2 ; 4.795 ; 4.795 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[11]          ; Controller:controller|state.S2 ; 5.695 ; 5.695 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[12]          ; Controller:controller|state.S2 ; 4.998 ; 4.998 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[13]          ; Controller:controller|state.S2 ; 6.333 ; 6.333 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[14]          ; Controller:controller|state.S2 ; 5.611 ; 5.611 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[15]          ; Controller:controller|state.S2 ; 5.328 ; 5.328 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[16]          ; Controller:controller|state.S2 ; 5.406 ; 5.406 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[17]          ; Controller:controller|state.S2 ; 5.155 ; 5.155 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[18]          ; Controller:controller|state.S2 ; 5.852 ; 5.852 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[19]          ; Controller:controller|state.S2 ; 5.009 ; 5.009 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[20]          ; Controller:controller|state.S2 ; 5.658 ; 5.658 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[21]          ; Controller:controller|state.S2 ; 5.029 ; 5.029 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[22]          ; Controller:controller|state.S2 ; 5.134 ; 5.134 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[23]          ; Controller:controller|state.S2 ; 4.665 ; 4.665 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[24]          ; Controller:controller|state.S2 ; 4.811 ; 4.811 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[25]          ; Controller:controller|state.S2 ; 6.262 ; 6.262 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[26]          ; Controller:controller|state.S2 ; 4.712 ; 4.712 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[27]          ; Controller:controller|state.S2 ; 5.412 ; 5.412 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[28]          ; Controller:controller|state.S2 ; 5.014 ; 5.014 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[29]          ; Controller:controller|state.S2 ; 5.990 ; 5.990 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[30]          ; Controller:controller|state.S2 ; 4.867 ; 4.867 ; Fall       ; Controller:controller|state.S2 ;
;  Rt_out[31]          ; Controller:controller|state.S2 ; 5.315 ; 5.315 ; Fall       ; Controller:controller|state.S2 ;
; Shift_out[*]         ; Controller:controller|state.S2 ; 6.485 ; 6.485 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[0]        ; Controller:controller|state.S2 ; 7.231 ; 7.231 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[1]        ; Controller:controller|state.S2 ; 7.282 ; 7.282 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[2]        ; Controller:controller|state.S2 ; 6.946 ; 6.946 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[3]        ; Controller:controller|state.S2 ; 7.479 ; 7.479 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[4]        ; Controller:controller|state.S2 ; 7.263 ; 7.263 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[5]        ; Controller:controller|state.S2 ; 6.851 ; 6.851 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[6]        ; Controller:controller|state.S2 ; 7.069 ; 7.069 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[7]        ; Controller:controller|state.S2 ; 6.883 ; 6.883 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[8]        ; Controller:controller|state.S2 ; 7.792 ; 7.792 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[9]        ; Controller:controller|state.S2 ; 7.274 ; 7.274 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[10]       ; Controller:controller|state.S2 ; 7.295 ; 7.295 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[11]       ; Controller:controller|state.S2 ; 6.929 ; 6.929 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[12]       ; Controller:controller|state.S2 ; 7.415 ; 7.415 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[13]       ; Controller:controller|state.S2 ; 6.515 ; 6.515 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[14]       ; Controller:controller|state.S2 ; 6.911 ; 6.911 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[15]       ; Controller:controller|state.S2 ; 7.598 ; 7.598 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[16]       ; Controller:controller|state.S2 ; 7.315 ; 7.315 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[17]       ; Controller:controller|state.S2 ; 7.367 ; 7.367 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[18]       ; Controller:controller|state.S2 ; 7.039 ; 7.039 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[19]       ; Controller:controller|state.S2 ; 6.646 ; 6.646 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[20]       ; Controller:controller|state.S2 ; 7.180 ; 7.180 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[21]       ; Controller:controller|state.S2 ; 6.485 ; 6.485 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[22]       ; Controller:controller|state.S2 ; 7.352 ; 7.352 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[23]       ; Controller:controller|state.S2 ; 6.919 ; 6.919 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[24]       ; Controller:controller|state.S2 ; 7.305 ; 7.305 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[25]       ; Controller:controller|state.S2 ; 6.603 ; 6.603 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[26]       ; Controller:controller|state.S2 ; 7.389 ; 7.389 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[27]       ; Controller:controller|state.S2 ; 6.862 ; 6.862 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[28]       ; Controller:controller|state.S2 ; 6.714 ; 6.714 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[29]       ; Controller:controller|state.S2 ; 7.444 ; 7.444 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[30]       ; Controller:controller|state.S2 ; 7.248 ; 7.248 ; Fall       ; Controller:controller|state.S2 ;
;  Shift_out[31]       ; Controller:controller|state.S2 ; 7.626 ; 7.626 ; Fall       ; Controller:controller|state.S2 ;
; Zero                 ; Controller:controller|state.S2 ; 6.510 ; 6.510 ; Fall       ; Controller:controller|state.S2 ;
; state[*]             ; Controller:controller|state.S2 ;       ; 5.545 ; Fall       ; Controller:controller|state.S2 ;
;  state[1]            ; Controller:controller|state.S2 ;       ; 5.545 ; Fall       ; Controller:controller|state.S2 ;
; ALUShift_Sel         ; Controller:controller|state.S7 ; 5.100 ; 5.100 ; Rise       ; Controller:controller|state.S7 ;
; ALUShift_out[*]      ; Controller:controller|state.S7 ; 5.464 ; 5.464 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[0]     ; Controller:controller|state.S7 ; 7.470 ; 7.470 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[1]     ; Controller:controller|state.S7 ; 6.870 ; 6.870 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[2]     ; Controller:controller|state.S7 ; 6.777 ; 6.777 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[3]     ; Controller:controller|state.S7 ; 7.237 ; 7.237 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[4]     ; Controller:controller|state.S7 ; 6.461 ; 6.461 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[5]     ; Controller:controller|state.S7 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[6]     ; Controller:controller|state.S7 ; 6.158 ; 6.158 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[7]     ; Controller:controller|state.S7 ; 6.664 ; 6.664 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[8]     ; Controller:controller|state.S7 ; 6.610 ; 6.610 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[9]     ; Controller:controller|state.S7 ; 7.307 ; 7.307 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[10]    ; Controller:controller|state.S7 ; 6.607 ; 6.607 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[11]    ; Controller:controller|state.S7 ; 6.969 ; 6.969 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[12]    ; Controller:controller|state.S7 ; 6.526 ; 6.526 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[13]    ; Controller:controller|state.S7 ; 5.762 ; 5.762 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[14]    ; Controller:controller|state.S7 ; 7.638 ; 7.638 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[15]    ; Controller:controller|state.S7 ; 5.768 ; 5.768 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[16]    ; Controller:controller|state.S7 ; 5.842 ; 5.842 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[17]    ; Controller:controller|state.S7 ; 5.771 ; 5.771 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[18]    ; Controller:controller|state.S7 ; 6.966 ; 6.966 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[19]    ; Controller:controller|state.S7 ; 5.551 ; 5.551 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[20]    ; Controller:controller|state.S7 ; 7.258 ; 7.258 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[21]    ; Controller:controller|state.S7 ; 6.638 ; 6.638 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[22]    ; Controller:controller|state.S7 ; 7.257 ; 7.257 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[23]    ; Controller:controller|state.S7 ; 6.040 ; 6.040 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[24]    ; Controller:controller|state.S7 ; 5.464 ; 5.464 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[25]    ; Controller:controller|state.S7 ; 6.438 ; 6.438 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[26]    ; Controller:controller|state.S7 ; 6.246 ; 6.246 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[27]    ; Controller:controller|state.S7 ; 7.197 ; 7.197 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[28]    ; Controller:controller|state.S7 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[29]    ; Controller:controller|state.S7 ; 5.899 ; 5.899 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[30]    ; Controller:controller|state.S7 ; 6.600 ; 6.600 ; Rise       ; Controller:controller|state.S7 ;
;  ALUShift_out[31]    ; Controller:controller|state.S7 ; 6.911 ; 6.911 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcA             ; Controller:controller|state.S7 ; 5.109 ; 5.109 ; Rise       ; Controller:controller|state.S7 ;
; ALU_SrcB[*]          ; Controller:controller|state.S7 ; 4.572 ; 4.572 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S7 ; 4.572 ; 4.572 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S7 ; 5.184 ; 5.184 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S7 ; 5.140 ; 5.140 ; Rise       ; Controller:controller|state.S7 ;
; ALU_op[*]            ; Controller:controller|state.S7 ; 4.743 ; 4.743 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[0]           ; Controller:controller|state.S7 ; 4.743 ; 4.743 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[1]           ; Controller:controller|state.S7 ; 5.222 ; 5.222 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[2]           ; Controller:controller|state.S7 ; 5.104 ; 5.104 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_op[3]           ; Controller:controller|state.S7 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S7 ;
; ALU_out[*]           ; Controller:controller|state.S7 ; 6.099 ; 6.099 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[0]          ; Controller:controller|state.S7 ; 7.128 ; 7.128 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[1]          ; Controller:controller|state.S7 ; 7.779 ; 7.779 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[2]          ; Controller:controller|state.S7 ; 7.112 ; 7.112 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[3]          ; Controller:controller|state.S7 ; 6.633 ; 6.633 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[4]          ; Controller:controller|state.S7 ; 6.776 ; 6.776 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[5]          ; Controller:controller|state.S7 ; 7.129 ; 7.129 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[6]          ; Controller:controller|state.S7 ; 6.909 ; 6.909 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[7]          ; Controller:controller|state.S7 ; 7.320 ; 7.320 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[8]          ; Controller:controller|state.S7 ; 7.358 ; 7.358 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[9]          ; Controller:controller|state.S7 ; 7.150 ; 7.150 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[10]         ; Controller:controller|state.S7 ; 7.121 ; 7.121 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[11]         ; Controller:controller|state.S7 ; 7.424 ; 7.424 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[12]         ; Controller:controller|state.S7 ; 7.006 ; 7.006 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[13]         ; Controller:controller|state.S7 ; 7.575 ; 7.575 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[14]         ; Controller:controller|state.S7 ; 7.616 ; 7.616 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[15]         ; Controller:controller|state.S7 ; 6.978 ; 6.978 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[16]         ; Controller:controller|state.S7 ; 7.407 ; 7.407 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[17]         ; Controller:controller|state.S7 ; 6.537 ; 6.537 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[18]         ; Controller:controller|state.S7 ; 7.039 ; 7.039 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[19]         ; Controller:controller|state.S7 ; 6.342 ; 6.342 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[20]         ; Controller:controller|state.S7 ; 7.546 ; 7.546 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[21]         ; Controller:controller|state.S7 ; 6.338 ; 6.338 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[22]         ; Controller:controller|state.S7 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[23]         ; Controller:controller|state.S7 ; 6.198 ; 6.198 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[24]         ; Controller:controller|state.S7 ; 7.023 ; 7.023 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[25]         ; Controller:controller|state.S7 ; 8.233 ; 8.233 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[26]         ; Controller:controller|state.S7 ; 7.367 ; 7.367 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[27]         ; Controller:controller|state.S7 ; 6.881 ; 6.881 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[28]         ; Controller:controller|state.S7 ; 7.418 ; 7.418 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[29]         ; Controller:controller|state.S7 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[30]         ; Controller:controller|state.S7 ; 6.099 ; 6.099 ; Rise       ; Controller:controller|state.S7 ;
;  ALU_out[31]         ; Controller:controller|state.S7 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S7 ;
; A_in[*]              ; Controller:controller|state.S7 ; 5.028 ; 5.028 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[0]             ; Controller:controller|state.S7 ; 5.463 ; 5.463 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[1]             ; Controller:controller|state.S7 ; 5.126 ; 5.126 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[2]             ; Controller:controller|state.S7 ; 5.781 ; 5.781 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[3]             ; Controller:controller|state.S7 ; 5.028 ; 5.028 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[4]             ; Controller:controller|state.S7 ; 5.477 ; 5.477 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[5]             ; Controller:controller|state.S7 ; 5.573 ; 5.573 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[6]             ; Controller:controller|state.S7 ; 5.369 ; 5.369 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[7]             ; Controller:controller|state.S7 ; 5.689 ; 5.689 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[8]             ; Controller:controller|state.S7 ; 5.683 ; 5.683 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[9]             ; Controller:controller|state.S7 ; 5.897 ; 5.897 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[10]            ; Controller:controller|state.S7 ; 5.971 ; 5.971 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[11]            ; Controller:controller|state.S7 ; 5.791 ; 5.791 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[12]            ; Controller:controller|state.S7 ; 5.569 ; 5.569 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[13]            ; Controller:controller|state.S7 ; 5.682 ; 5.682 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[14]            ; Controller:controller|state.S7 ; 6.616 ; 6.616 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[15]            ; Controller:controller|state.S7 ; 6.520 ; 6.520 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[16]            ; Controller:controller|state.S7 ; 5.436 ; 5.436 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[17]            ; Controller:controller|state.S7 ; 5.762 ; 5.762 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[18]            ; Controller:controller|state.S7 ; 5.636 ; 5.636 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[19]            ; Controller:controller|state.S7 ; 5.805 ; 5.805 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[20]            ; Controller:controller|state.S7 ; 5.688 ; 5.688 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[21]            ; Controller:controller|state.S7 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[22]            ; Controller:controller|state.S7 ; 5.656 ; 5.656 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[23]            ; Controller:controller|state.S7 ; 5.609 ; 5.609 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[24]            ; Controller:controller|state.S7 ; 6.905 ; 6.905 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[25]            ; Controller:controller|state.S7 ; 5.760 ; 5.760 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[26]            ; Controller:controller|state.S7 ; 5.942 ; 5.942 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[27]            ; Controller:controller|state.S7 ; 5.922 ; 5.922 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[28]            ; Controller:controller|state.S7 ; 5.769 ; 5.769 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[29]            ; Controller:controller|state.S7 ; 5.557 ; 5.557 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[30]            ; Controller:controller|state.S7 ; 5.443 ; 5.443 ; Rise       ; Controller:controller|state.S7 ;
;  A_in[31]            ; Controller:controller|state.S7 ; 5.754 ; 5.754 ; Rise       ; Controller:controller|state.S7 ;
; B_in[*]              ; Controller:controller|state.S7 ; 5.046 ; 5.046 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[0]             ; Controller:controller|state.S7 ; 6.426 ; 6.426 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[1]             ; Controller:controller|state.S7 ; 6.402 ; 6.402 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[2]             ; Controller:controller|state.S7 ; 5.693 ; 5.693 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[3]             ; Controller:controller|state.S7 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[4]             ; Controller:controller|state.S7 ; 5.901 ; 5.901 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[5]             ; Controller:controller|state.S7 ; 6.150 ; 6.150 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[6]             ; Controller:controller|state.S7 ; 5.720 ; 5.720 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[7]             ; Controller:controller|state.S7 ; 5.631 ; 5.631 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[8]             ; Controller:controller|state.S7 ; 5.230 ; 5.230 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[9]             ; Controller:controller|state.S7 ; 6.390 ; 6.390 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[10]            ; Controller:controller|state.S7 ; 5.437 ; 5.437 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[11]            ; Controller:controller|state.S7 ; 5.862 ; 5.862 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[12]            ; Controller:controller|state.S7 ; 6.125 ; 6.125 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[13]            ; Controller:controller|state.S7 ; 5.689 ; 5.689 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[14]            ; Controller:controller|state.S7 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[15]            ; Controller:controller|state.S7 ; 6.303 ; 6.303 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[16]            ; Controller:controller|state.S7 ; 5.046 ; 5.046 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[17]            ; Controller:controller|state.S7 ; 5.649 ; 5.649 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[18]            ; Controller:controller|state.S7 ; 6.009 ; 6.009 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[19]            ; Controller:controller|state.S7 ; 5.731 ; 5.731 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[20]            ; Controller:controller|state.S7 ; 5.407 ; 5.407 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[21]            ; Controller:controller|state.S7 ; 5.660 ; 5.660 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[22]            ; Controller:controller|state.S7 ; 6.137 ; 6.137 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[23]            ; Controller:controller|state.S7 ; 6.490 ; 6.490 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[24]            ; Controller:controller|state.S7 ; 5.781 ; 5.781 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[25]            ; Controller:controller|state.S7 ; 5.451 ; 5.451 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[26]            ; Controller:controller|state.S7 ; 6.069 ; 6.069 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[27]            ; Controller:controller|state.S7 ; 5.607 ; 5.607 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[28]            ; Controller:controller|state.S7 ; 6.398 ; 6.398 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[29]            ; Controller:controller|state.S7 ; 5.271 ; 5.271 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[30]            ; Controller:controller|state.S7 ; 6.271 ; 6.271 ; Rise       ; Controller:controller|state.S7 ;
;  B_in[31]            ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
; Ex_top               ; Controller:controller|state.S7 ; 4.598 ; 4.598 ; Rise       ; Controller:controller|state.S7 ;
; IR_write_en          ; Controller:controller|state.S7 ; 6.245 ; 6.245 ; Rise       ; Controller:controller|state.S7 ;
; IorD                 ; Controller:controller|state.S7 ; 5.326 ; 5.326 ; Rise       ; Controller:controller|state.S7 ;
; Less                 ; Controller:controller|state.S7 ; 6.270 ; 6.270 ; Rise       ; Controller:controller|state.S7 ;
; Mem_addr_in[*]       ; Controller:controller|state.S7 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S7 ; 6.413 ; 6.413 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S7 ; 5.387 ; 5.387 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S7 ; 6.035 ; 6.035 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S7 ; 5.643 ; 5.643 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S7 ; 6.707 ; 6.707 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S7 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S7 ; 5.579 ; 5.579 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S7 ; 5.499 ; 5.499 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S7 ; 5.775 ; 5.775 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S7 ; 5.667 ; 5.667 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S7 ; 8.876 ; 8.876 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S7 ; 9.022 ; 9.022 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S7 ; 8.863 ; 8.863 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S7 ; 7.618 ; 7.618 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S7 ; 5.789 ; 5.789 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S7 ; 6.917 ; 6.917 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S7 ; 7.026 ; 7.026 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S7 ; 7.117 ; 7.117 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S7 ; 6.997 ; 6.997 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S7 ; 7.693 ; 7.693 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S7 ; 8.068 ; 8.068 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S7 ; 8.597 ; 8.597 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S7 ; 8.850 ; 8.850 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S7 ; 7.597 ; 7.597 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S7 ; 7.427 ; 7.427 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S7 ; 8.003 ; 8.003 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S7 ; 6.979 ; 6.979 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S7 ; 8.488 ; 8.488 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S7 ; 7.799 ; 7.799 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S7 ; 7.762 ; 7.762 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S7 ; 8.197 ; 8.197 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S7 ; 7.631 ; 7.631 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_out[*]      ; Controller:controller|state.S7 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[0]     ; Controller:controller|state.S7 ; 7.275 ; 7.275 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[1]     ; Controller:controller|state.S7 ; 6.720 ; 6.720 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[2]     ; Controller:controller|state.S7 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[3]     ; Controller:controller|state.S7 ; 6.795 ; 6.795 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[4]     ; Controller:controller|state.S7 ; 7.366 ; 7.366 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[5]     ; Controller:controller|state.S7 ; 6.187 ; 6.187 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[6]     ; Controller:controller|state.S7 ; 8.069 ; 8.069 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[7]     ; Controller:controller|state.S7 ; 6.703 ; 6.703 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[8]     ; Controller:controller|state.S7 ; 7.176 ; 7.176 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[9]     ; Controller:controller|state.S7 ; 8.377 ; 8.377 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[10]    ; Controller:controller|state.S7 ; 7.819 ; 7.819 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[11]    ; Controller:controller|state.S7 ; 7.359 ; 7.359 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[12]    ; Controller:controller|state.S7 ; 6.685 ; 6.685 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[13]    ; Controller:controller|state.S7 ; 7.687 ; 7.687 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[14]    ; Controller:controller|state.S7 ; 7.425 ; 7.425 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[15]    ; Controller:controller|state.S7 ; 6.832 ; 6.832 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[16]    ; Controller:controller|state.S7 ; 7.151 ; 7.151 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[17]    ; Controller:controller|state.S7 ; 7.275 ; 7.275 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[18]    ; Controller:controller|state.S7 ; 7.067 ; 7.067 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[19]    ; Controller:controller|state.S7 ; 6.101 ; 6.101 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[20]    ; Controller:controller|state.S7 ; 6.930 ; 6.930 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[21]    ; Controller:controller|state.S7 ; 6.455 ; 6.455 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[22]    ; Controller:controller|state.S7 ; 6.425 ; 6.425 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[23]    ; Controller:controller|state.S7 ; 6.308 ; 6.308 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[24]    ; Controller:controller|state.S7 ; 7.214 ; 7.214 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[25]    ; Controller:controller|state.S7 ; 6.692 ; 6.692 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[26]    ; Controller:controller|state.S7 ; 7.033 ; 7.033 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[27]    ; Controller:controller|state.S7 ; 7.566 ; 7.566 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[28]    ; Controller:controller|state.S7 ; 8.124 ; 8.124 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[29]    ; Controller:controller|state.S7 ; 7.489 ; 7.489 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[30]    ; Controller:controller|state.S7 ; 6.894 ; 6.894 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_out[31]    ; Controller:controller|state.S7 ; 6.790 ; 6.790 ; Rise       ; Controller:controller|state.S7 ;
; Mem_data_shift[*]    ; Controller:controller|state.S7 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S7 ; 7.576 ; 7.576 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S7 ; 7.707 ; 7.707 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S7 ; 7.191 ; 7.191 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S7 ; 8.479 ; 8.479 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S7 ; 7.229 ; 7.229 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S7 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S7 ; 7.040 ; 7.040 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S7 ; 7.571 ; 7.571 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S7 ; 7.165 ; 7.165 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S7 ; 7.487 ; 7.487 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S7 ; 7.386 ; 7.386 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S7 ; 7.562 ; 7.562 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S7 ; 7.485 ; 7.485 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S7 ; 7.390 ; 7.390 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S7 ; 7.302 ; 7.302 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S7 ; 7.431 ; 7.431 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S7 ; 7.134 ; 7.134 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S7 ; 7.422 ; 7.422 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S7 ; 7.236 ; 7.236 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S7 ; 7.131 ; 7.131 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S7 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S7 ; 6.882 ; 6.882 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S7 ; 7.785 ; 7.785 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S7 ; 7.775 ; 7.775 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S7 ; 7.472 ; 7.472 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S7 ; 7.325 ; 7.325 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S7 ; 7.288 ; 7.288 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S7 ; 7.138 ; 7.138 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S7 ; 7.266 ; 7.266 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S7 ; 6.982 ; 6.982 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S7 ; 7.160 ; 7.160 ; Rise       ; Controller:controller|state.S7 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S7 ; 6.930 ; 6.930 ; Rise       ; Controller:controller|state.S7 ;
; Overflow             ; Controller:controller|state.S7 ; 6.035 ; 6.035 ; Rise       ; Controller:controller|state.S7 ;
; PC_in[*]             ; Controller:controller|state.S7 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[0]            ; Controller:controller|state.S7 ; 6.784 ; 6.784 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[1]            ; Controller:controller|state.S7 ; 5.916 ; 5.916 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[2]            ; Controller:controller|state.S7 ; 7.133 ; 7.133 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[3]            ; Controller:controller|state.S7 ; 7.252 ; 7.252 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[4]            ; Controller:controller|state.S7 ; 7.406 ; 7.406 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[5]            ; Controller:controller|state.S7 ; 7.365 ; 7.365 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[6]            ; Controller:controller|state.S7 ; 6.826 ; 6.826 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[7]            ; Controller:controller|state.S7 ; 6.607 ; 6.607 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[8]            ; Controller:controller|state.S7 ; 7.032 ; 7.032 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[9]            ; Controller:controller|state.S7 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[10]           ; Controller:controller|state.S7 ; 6.942 ; 6.942 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[11]           ; Controller:controller|state.S7 ; 6.447 ; 6.447 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[12]           ; Controller:controller|state.S7 ; 5.940 ; 5.940 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[13]           ; Controller:controller|state.S7 ; 6.176 ; 6.176 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[14]           ; Controller:controller|state.S7 ; 6.832 ; 6.832 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[15]           ; Controller:controller|state.S7 ; 7.133 ; 7.133 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[16]           ; Controller:controller|state.S7 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[17]           ; Controller:controller|state.S7 ; 6.464 ; 6.464 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[18]           ; Controller:controller|state.S7 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[19]           ; Controller:controller|state.S7 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[20]           ; Controller:controller|state.S7 ; 5.968 ; 5.968 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[21]           ; Controller:controller|state.S7 ; 7.119 ; 7.119 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[22]           ; Controller:controller|state.S7 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[23]           ; Controller:controller|state.S7 ; 6.909 ; 6.909 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[24]           ; Controller:controller|state.S7 ; 6.255 ; 6.255 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[25]           ; Controller:controller|state.S7 ; 6.230 ; 6.230 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[26]           ; Controller:controller|state.S7 ; 7.487 ; 7.487 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[27]           ; Controller:controller|state.S7 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[28]           ; Controller:controller|state.S7 ; 6.337 ; 6.337 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[29]           ; Controller:controller|state.S7 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[30]           ; Controller:controller|state.S7 ; 6.259 ; 6.259 ; Rise       ; Controller:controller|state.S7 ;
;  PC_in[31]           ; Controller:controller|state.S7 ; 7.106 ; 7.106 ; Rise       ; Controller:controller|state.S7 ;
; PC_source[*]         ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[0]        ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  PC_source[1]        ; Controller:controller|state.S7 ; 5.634 ; 5.634 ; Rise       ; Controller:controller|state.S7 ;
; PC_write_en          ; Controller:controller|state.S7 ; 6.364 ; 6.364 ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058 ; 4.058 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718 ; 3.718 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417 ; 3.417 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195 ; 3.195 ; Rise       ; Controller:controller|state.S7 ;
; Rd_in[*]             ; Controller:controller|state.S7 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[0]            ; Controller:controller|state.S7 ; 6.638 ; 6.638 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[1]            ; Controller:controller|state.S7 ; 7.195 ; 7.195 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[2]            ; Controller:controller|state.S7 ; 6.566 ; 6.566 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[3]            ; Controller:controller|state.S7 ; 7.113 ; 7.113 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[4]            ; Controller:controller|state.S7 ; 6.885 ; 6.885 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[5]            ; Controller:controller|state.S7 ; 7.336 ; 7.336 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[6]            ; Controller:controller|state.S7 ; 6.870 ; 6.870 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[7]            ; Controller:controller|state.S7 ; 8.477 ; 8.477 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[8]            ; Controller:controller|state.S7 ; 7.750 ; 7.750 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[9]            ; Controller:controller|state.S7 ; 7.128 ; 7.128 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[10]           ; Controller:controller|state.S7 ; 6.747 ; 6.747 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[11]           ; Controller:controller|state.S7 ; 7.098 ; 7.098 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[12]           ; Controller:controller|state.S7 ; 7.057 ; 7.057 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[13]           ; Controller:controller|state.S7 ; 7.033 ; 7.033 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[14]           ; Controller:controller|state.S7 ; 7.922 ; 7.922 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[15]           ; Controller:controller|state.S7 ; 7.563 ; 7.563 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[16]           ; Controller:controller|state.S7 ; 7.210 ; 7.210 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[17]           ; Controller:controller|state.S7 ; 6.549 ; 6.549 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[18]           ; Controller:controller|state.S7 ; 8.250 ; 8.250 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[19]           ; Controller:controller|state.S7 ; 7.982 ; 7.982 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[20]           ; Controller:controller|state.S7 ; 6.836 ; 6.836 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[21]           ; Controller:controller|state.S7 ; 7.539 ; 7.539 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[22]           ; Controller:controller|state.S7 ; 7.146 ; 7.146 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[23]           ; Controller:controller|state.S7 ; 7.664 ; 7.664 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[24]           ; Controller:controller|state.S7 ; 7.000 ; 7.000 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[25]           ; Controller:controller|state.S7 ; 7.526 ; 7.526 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[26]           ; Controller:controller|state.S7 ; 6.276 ; 6.276 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[27]           ; Controller:controller|state.S7 ; 7.018 ; 7.018 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[28]           ; Controller:controller|state.S7 ; 7.449 ; 7.449 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[29]           ; Controller:controller|state.S7 ; 7.615 ; 7.615 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[30]           ; Controller:controller|state.S7 ; 6.730 ; 6.730 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_in[31]           ; Controller:controller|state.S7 ; 7.745 ; 7.745 ; Rise       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 3.609 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.618 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.609 ; 3.692 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.708 ; 3.714 ; Rise       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 3.924 ; 4.103 ; Rise       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ; 3.183 ;       ; Rise       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ; 3.183 ;       ; Rise       ; Controller:controller|state.S7 ;
; Reg_data_shift[*]    ; Controller:controller|state.S7 ; 6.555 ; 6.555 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S7 ; 7.848 ; 7.848 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S7 ; 7.276 ; 7.276 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S7 ; 7.557 ; 7.557 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S7 ; 8.024 ; 8.024 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S7 ; 7.670 ; 7.670 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S7 ; 8.029 ; 8.029 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S7 ; 7.670 ; 7.670 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S7 ; 7.462 ; 7.462 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S7 ; 7.618 ; 7.618 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S7 ; 8.018 ; 8.018 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S7 ; 7.169 ; 7.169 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S7 ; 7.978 ; 7.978 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S7 ; 7.907 ; 7.907 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S7 ; 7.541 ; 7.541 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S7 ; 6.555 ; 6.555 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S7 ; 7.564 ; 7.564 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S7 ; 7.523 ; 7.523 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S7 ; 7.696 ; 7.696 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S7 ; 8.587 ; 8.587 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S7 ; 7.490 ; 7.490 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S7 ; 8.037 ; 8.037 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S7 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S7 ; 8.439 ; 8.439 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S7 ; 7.578 ; 7.578 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S7 ; 7.282 ; 7.282 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S7 ; 7.680 ; 7.680 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S7 ; 8.085 ; 8.085 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S7 ; 7.323 ; 7.323 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S7 ; 7.344 ; 7.344 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S7 ; 8.336 ; 8.336 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S7 ; 7.662 ; 7.662 ; Rise       ; Controller:controller|state.S7 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S7 ; 8.190 ; 8.190 ; Rise       ; Controller:controller|state.S7 ;
; Shift_amountSrc      ; Controller:controller|state.S7 ; 5.484 ; 5.484 ; Rise       ; Controller:controller|state.S7 ;
; Shift_op[*]          ; Controller:controller|state.S7 ; 5.614 ; 5.614 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[0]         ; Controller:controller|state.S7 ; 5.792 ; 5.792 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_op[1]         ; Controller:controller|state.S7 ; 5.614 ; 5.614 ; Rise       ; Controller:controller|state.S7 ;
; Shift_out[*]         ; Controller:controller|state.S7 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[0]        ; Controller:controller|state.S7 ; 6.833 ; 6.833 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[1]        ; Controller:controller|state.S7 ; 7.179 ; 7.179 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[2]        ; Controller:controller|state.S7 ; 6.709 ; 6.709 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[3]        ; Controller:controller|state.S7 ; 7.467 ; 7.467 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[4]        ; Controller:controller|state.S7 ; 6.993 ; 6.993 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[5]        ; Controller:controller|state.S7 ; 6.791 ; 6.791 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[6]        ; Controller:controller|state.S7 ; 6.819 ; 6.819 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[7]        ; Controller:controller|state.S7 ; 6.554 ; 6.554 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[8]        ; Controller:controller|state.S7 ; 7.549 ; 7.549 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[9]        ; Controller:controller|state.S7 ; 7.020 ; 7.020 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[10]       ; Controller:controller|state.S7 ; 7.092 ; 7.092 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[11]       ; Controller:controller|state.S7 ; 6.790 ; 6.790 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[12]       ; Controller:controller|state.S7 ; 7.163 ; 7.163 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[13]       ; Controller:controller|state.S7 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[14]       ; Controller:controller|state.S7 ; 6.769 ; 6.769 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[15]       ; Controller:controller|state.S7 ; 7.238 ; 7.238 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[16]       ; Controller:controller|state.S7 ; 7.212 ; 7.212 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[17]       ; Controller:controller|state.S7 ; 6.855 ; 6.855 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[18]       ; Controller:controller|state.S7 ; 6.915 ; 6.915 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[19]       ; Controller:controller|state.S7 ; 6.726 ; 6.726 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[20]       ; Controller:controller|state.S7 ; 6.994 ; 6.994 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[21]       ; Controller:controller|state.S7 ; 6.532 ; 6.532 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[22]       ; Controller:controller|state.S7 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[23]       ; Controller:controller|state.S7 ; 6.843 ; 6.843 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[24]       ; Controller:controller|state.S7 ; 7.270 ; 7.270 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[25]       ; Controller:controller|state.S7 ; 6.502 ; 6.502 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[26]       ; Controller:controller|state.S7 ; 7.333 ; 7.333 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[27]       ; Controller:controller|state.S7 ; 6.830 ; 6.830 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[28]       ; Controller:controller|state.S7 ; 6.553 ; 6.553 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[29]       ; Controller:controller|state.S7 ; 7.326 ; 7.326 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[30]       ; Controller:controller|state.S7 ; 7.122 ; 7.122 ; Rise       ; Controller:controller|state.S7 ;
;  Shift_out[31]       ; Controller:controller|state.S7 ; 7.447 ; 7.447 ; Rise       ; Controller:controller|state.S7 ;
; Zero                 ; Controller:controller|state.S7 ; 6.632 ; 6.632 ; Rise       ; Controller:controller|state.S7 ;
; condition[*]         ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
;  condition[0]        ; Controller:controller|state.S7 ; 5.617 ; 5.617 ; Rise       ; Controller:controller|state.S7 ;
;  condition[1]        ; Controller:controller|state.S7 ; 5.567 ; 5.567 ; Rise       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ; 4.024 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ; 4.348 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ; 5.250 ;       ; Rise       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ; 4.024 ;       ; Rise       ; Controller:controller|state.S7 ;
; Rd_addr[*]           ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[0]          ; Controller:controller|state.S7 ; 4.058 ; 4.058 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[1]          ; Controller:controller|state.S7 ; 3.718 ; 3.718 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[2]          ; Controller:controller|state.S7 ; 3.149 ; 3.149 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[3]          ; Controller:controller|state.S7 ; 3.417 ; 3.417 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_addr[4]          ; Controller:controller|state.S7 ; 3.195 ; 3.195 ; Fall       ; Controller:controller|state.S7 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S7 ; 3.692 ; 3.609 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S7 ; 3.692 ; 3.618 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S7 ; 3.692 ; 3.609 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S7 ; 3.714 ; 3.708 ; Fall       ; Controller:controller|state.S7 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S7 ; 4.103 ; 3.924 ; Fall       ; Controller:controller|state.S7 ;
; RegDst[*]            ; Controller:controller|state.S7 ;       ; 3.183 ; Fall       ; Controller:controller|state.S7 ;
;  RegDst[0]           ; Controller:controller|state.S7 ;       ; 3.183 ; Fall       ; Controller:controller|state.S7 ;
; state[*]             ; Controller:controller|state.S7 ;       ; 4.024 ; Fall       ; Controller:controller|state.S7 ;
;  state[0]            ; Controller:controller|state.S7 ;       ; 4.348 ; Fall       ; Controller:controller|state.S7 ;
;  state[1]            ; Controller:controller|state.S7 ;       ; 5.250 ; Fall       ; Controller:controller|state.S7 ;
;  state[2]            ; Controller:controller|state.S7 ;       ; 4.024 ; Fall       ; Controller:controller|state.S7 ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
; Clk                            ; Clk                            ; 8        ; 62       ; 109210       ; > 2147483647 ;
; Controller:controller|state.S0 ; Clk                            ; 2        ; 2        ; 15383936     ; 0            ;
; Controller:controller|state.S2 ; Clk                            ; 9        ; 9        ; 32           ; 15402914     ;
; Controller:controller|state.S7 ; Clk                            ; 0        ; 0        ; > 2147483647 ; 31320        ;
; Clk                            ; Controller:controller|state.S0 ; 0        ; 6        ; 0            ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 1        ; 1        ; 0            ; 0            ;
; Clk                            ; Controller:controller|state.S2 ; 0        ; 0        ; 0            ; 2865         ;
; Controller:controller|state.S0 ; Controller:controller|state.S2 ; 0        ; 0        ; 1054         ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0        ; 0        ; 1            ; 1055         ;
; Controller:controller|state.S7 ; Controller:controller|state.S2 ; 0        ; 0        ; 299          ; 0            ;
; Clk                            ; Controller:controller|state.S7 ; 29       ; 172      ; 0            ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 11       ; 11       ; 0            ; 0            ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
; Clk                            ; Clk                            ; 8        ; 62       ; 109210       ; > 2147483647 ;
; Controller:controller|state.S0 ; Clk                            ; 2        ; 2        ; 15383936     ; 0            ;
; Controller:controller|state.S2 ; Clk                            ; 9        ; 9        ; 32           ; 15402914     ;
; Controller:controller|state.S7 ; Clk                            ; 0        ; 0        ; > 2147483647 ; 31320        ;
; Clk                            ; Controller:controller|state.S0 ; 0        ; 6        ; 0            ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S0 ; 1        ; 1        ; 0            ; 0            ;
; Clk                            ; Controller:controller|state.S2 ; 0        ; 0        ; 0            ; 2865         ;
; Controller:controller|state.S0 ; Controller:controller|state.S2 ; 0        ; 0        ; 1054         ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S2 ; 0        ; 0        ; 1            ; 1055         ;
; Controller:controller|state.S7 ; Controller:controller|state.S2 ; 0        ; 0        ; 299          ; 0            ;
; Clk                            ; Controller:controller|state.S7 ; 29       ; 172      ; 0            ; 0            ;
; Controller:controller|state.S2 ; Controller:controller|state.S7 ; 11       ; 11       ; 0            ; 0            ;
+--------------------------------+--------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths                               ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 0      ; 0      ;
; Unconstrained Input Port Paths  ; 0      ; 0      ;
; Unconstrained Output Ports      ; 570    ; 570    ;
; Unconstrained Output Port Paths ; 311857 ; 311857 ;
+---------------------------------+--------+--------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Jun 10 22:25:40 2013
Info: Command: quartus_sta Multiple_Cycles_CPU -c Multiple_Cycles_CPU
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiple_Cycles_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name Controller:controller|state.S7 Controller:controller|state.S7
    Info (332105): create_clock -period 1.000 -name Controller:controller|state.S0 Controller:controller|state.S0
    Info (332105): create_clock -period 1.000 -name Controller:controller|state.S2 Controller:controller|state.S2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.684   -137144.179 Clk 
    Info (332119):   -13.515       -17.209 Controller:controller|state.S2 
    Info (332119):    -5.660        -5.660 Controller:controller|state.S0 
    Info (332119):    -4.048       -47.576 Controller:controller|state.S7 
Info (332146): Worst-case hold slack is -3.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.345       -17.090 Controller:controller|state.S7 
    Info (332119):    -3.111       -17.289 Clk 
    Info (332119):    -0.801        -0.801 Controller:controller|state.S2 
    Info (332119):     0.665         0.000 Controller:controller|state.S0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -9610.430 Clk 
    Info (332119):     0.500         0.000 Controller:controller|state.S0 
    Info (332119):     0.500         0.000 Controller:controller|state.S2 
    Info (332119):     0.500         0.000 Controller:controller|state.S7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.237
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.237    -58287.855 Clk 
    Info (332119):    -6.435        -7.873 Controller:controller|state.S2 
    Info (332119):    -2.570        -2.570 Controller:controller|state.S0 
    Info (332119):    -1.618       -17.714 Controller:controller|state.S7 
Info (332146): Worst-case hold slack is -1.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.903       -11.036 Controller:controller|state.S7 
    Info (332119):    -1.757       -49.462 Clk 
    Info (332119):    -0.359        -0.359 Controller:controller|state.S2 
    Info (332119):     0.273         0.000 Controller:controller|state.S0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -9610.430 Clk 
    Info (332119):     0.500         0.000 Controller:controller|state.S0 
    Info (332119):     0.500         0.000 Controller:controller|state.S2 
    Info (332119):     0.500         0.000 Controller:controller|state.S7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 657 megabytes
    Info: Processing ended: Mon Jun 10 22:26:08 2013
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:20


