<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1683929325" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/nexys_core.dcp">
  <File Type="PA-TCL" Name="nexys_core.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="nexys_core_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="nexys_core_reports.tcl"/>
  <File Type="RDS-RDS" Name="nexys_core.vds"/>
  <File Type="RDS-UTIL" Name="nexys_core_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="nexys_core_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="nexys_core.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="nexys_core_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="nexys_core_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/CORE.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/CORE.sv"/>
        <Attr Name="ImportTime" Val="1683910682"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/IO_handler.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/IO_handler.sv"/>
        <Attr Name="ImportTime" Val="1683833074"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/alu_8b.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/alu_8b.sv"/>
        <Attr Name="ImportTime" Val="1683826309"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bcd_seg_complete.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/bcd_seg_complete.sv"/>
        <Attr Name="ImportTime" Val="1683827793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bcd_to_sevseg.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/bcd_to_sevseg.sv"/>
        <Attr Name="ImportTime" Val="1683827922"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/branch_handler.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/branch_handler.sv"/>
        <Attr Name="ImportTime" Val="1683826403"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/data_write_bus.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/data_write_bus.sv"/>
        <Attr Name="ImportTime" Val="1683826366"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dig_cont.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/dig_cont.sv"/>
        <Attr Name="ImportTime" Val="1683827871"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/nexys_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/sources_1/new/nexys_core.sv"/>
        <Attr Name="ImportTime" Val="1683911007"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../test_asm_prog.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="nexys_core"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../../../../../../Xilinx/Vivado/2022.2/data/boards/board_schemas/current/digilent-xdc-master/Nexys-A7-100T-Master.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/nexys_core.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../_School/EENG/senior_design/CPU_8b/CPU_8b.srcs/utils_1/imports/synth_1/nexys_core.dcp"/>
        <Attr Name="ImportTime" Val="1683910753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="PROGMEM"/>
  <BlockFileSet Type="BlockSrcs" Name="RAM"/>
  <BlockFileSet Type="BlockSrcs" Name="GPR"/>
</GenRun>
