TimeQuest Timing Analyzer report for singlecycle
Sat Aug 09 11:03:22 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk'
 12. Slow Model Hold: 'i_clk'
 13. Slow Model Minimum Pulse Width: 'i_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'i_clk'
 28. Fast Model Hold: 'i_clk'
 29. Fast Model Minimum Pulse Width: 'i_clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; singlecycle                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 32.82 MHz ; 32.82 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; i_clk ; -29.471 ; -32522.799    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -1383.380             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                        ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -29.471 ; PC:PC|pc[2]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 30.511     ;
; -29.469 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 30.509     ;
; -29.352 ; PC:PC|pc[5]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 30.394     ;
; -29.350 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 30.392     ;
; -29.333 ; PC:PC|pc[4]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 30.372     ;
; -29.331 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 30.370     ;
; -29.207 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 30.234     ;
; -29.205 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 30.232     ;
; -29.141 ; PC:PC|pc[3]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 30.183     ;
; -29.139 ; PC:PC|pc[3]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 30.181     ;
; -29.115 ; PC:PC|pc[2]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 30.138     ;
; -29.115 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 30.138     ;
; -29.100 ; PC:PC|pc[2]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 30.141     ;
; -29.095 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 30.130     ;
; -29.088 ; PC:PC|pc[5]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 30.117     ;
; -29.086 ; PC:PC|pc[5]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 30.115     ;
; -29.069 ; PC:PC|pc[4]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.010     ; 30.095     ;
; -29.067 ; PC:PC|pc[4]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.010     ; 30.093     ;
; -29.043 ; PC:PC|pc[2]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 30.049     ;
; -29.042 ; PC:PC|pc[2]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 30.048     ;
; -29.041 ; PC:PC|pc[2]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 30.084     ;
; -29.021 ; PC:PC|pc[2]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.009      ; 30.066     ;
; -29.020 ; PC:PC|pc[2]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.009      ; 30.065     ;
; -29.001 ; PC:PC|pc[2]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 30.043     ;
; -28.996 ; PC:PC|pc[5]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 30.021     ;
; -28.996 ; PC:PC|pc[5]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 30.021     ;
; -28.981 ; PC:PC|pc[5]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 30.024     ;
; -28.977 ; PC:PC|pc[4]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 29.999     ;
; -28.977 ; PC:PC|pc[4]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 29.999     ;
; -28.976 ; PC:PC|pc[5]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 30.013     ;
; -28.962 ; PC:PC|pc[4]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 30.002     ;
; -28.957 ; PC:PC|pc[4]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 29.991     ;
; -28.955 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][9]   ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 29.999     ;
; -28.948 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.004     ; 29.980     ;
; -28.942 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 29.977     ;
; -28.939 ; PC:PC|pc[2]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 29.999     ;
; -28.939 ; PC:PC|pc[2]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 29.999     ;
; -28.924 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 29.965     ;
; -28.924 ; PC:PC|pc[5]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 29.932     ;
; -28.923 ; PC:PC|pc[5]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 29.931     ;
; -28.922 ; PC:PC|pc[5]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.009      ; 29.967     ;
; -28.920 ; PC:PC|pc[2]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 29.961     ;
; -28.910 ; PC:PC|pc[6]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.952     ;
; -28.908 ; PC:PC|pc[6]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.950     ;
; -28.905 ; PC:PC|pc[4]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 29.910     ;
; -28.904 ; PC:PC|pc[4]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 29.909     ;
; -28.903 ; PC:PC|pc[4]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.945     ;
; -28.902 ; PC:PC|pc[5]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.011      ; 29.949     ;
; -28.901 ; PC:PC|pc[5]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.011      ; 29.948     ;
; -28.883 ; PC:PC|pc[4]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 29.927     ;
; -28.882 ; PC:PC|pc[4]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 29.926     ;
; -28.882 ; PC:PC|pc[5]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 29.926     ;
; -28.880 ; PC:PC|pc[2]  ; regfile:regfile|registers[19][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.027      ; 29.943     ;
; -28.877 ; PC:PC|pc[2]  ; regfile:regfile|registers[27][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.027      ; 29.940     ;
; -28.877 ; PC:PC|pc[3]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 29.906     ;
; -28.875 ; PC:PC|pc[3]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 29.904     ;
; -28.863 ; PC:PC|pc[4]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 29.904     ;
; -28.862 ; PC:PC|pc[2]  ; regfile:regfile|registers[5][9]   ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 29.875     ;
; -28.862 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][6]   ; i_clk        ; i_clk       ; 1.000        ; -0.015     ; 29.883     ;
; -28.840 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][0]   ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 29.889     ;
; -28.836 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][9]   ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 29.882     ;
; -28.832 ; PC:PC|pc[2]  ; regfile:regfile|registers[14][23] ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 29.838     ;
; -28.832 ; PC:PC|pc[2]  ; regfile:regfile|registers[15][23] ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 29.838     ;
; -28.829 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][2]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 29.864     ;
; -28.829 ; PC:PC|pc[5]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 29.863     ;
; -28.828 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][2]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 29.863     ;
; -28.823 ; PC:PC|pc[5]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 29.860     ;
; -28.820 ; PC:PC|pc[5]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.026      ; 29.882     ;
; -28.820 ; PC:PC|pc[5]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.026      ; 29.882     ;
; -28.817 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][9]   ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 29.860     ;
; -28.815 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][20]  ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 29.828     ;
; -28.815 ; PC:PC|pc[7]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.857     ;
; -28.814 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][20]  ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 29.827     ;
; -28.813 ; PC:PC|pc[7]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.855     ;
; -28.810 ; PC:PC|pc[4]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.005     ; 29.841     ;
; -28.809 ; PC:PC|pc[10] ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 29.849     ;
; -28.807 ; PC:PC|pc[10] ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 29.847     ;
; -28.805 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 29.848     ;
; -28.804 ; PC:PC|pc[4]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 29.838     ;
; -28.803 ; PC:PC|pc[2]  ; regfile:regfile|registers[3][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.008     ; 29.831     ;
; -28.801 ; PC:PC|pc[4]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 29.860     ;
; -28.801 ; PC:PC|pc[4]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 29.860     ;
; -28.801 ; PC:PC|pc[5]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 29.844     ;
; -28.793 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][21]  ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 29.806     ;
; -28.793 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][21]  ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 29.806     ;
; -28.788 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 29.817     ;
; -28.786 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 29.826     ;
; -28.785 ; PC:PC|pc[3]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 29.810     ;
; -28.785 ; PC:PC|pc[3]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 29.810     ;
; -28.782 ; PC:PC|pc[4]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 29.822     ;
; -28.780 ; PC:PC|pc[2]  ; regfile:regfile|registers[9][0]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 29.817     ;
; -28.770 ; PC:PC|pc[3]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 29.813     ;
; -28.766 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][20]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.808     ;
; -28.765 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][24]  ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 29.819     ;
; -28.765 ; PC:PC|pc[3]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 29.802     ;
; -28.764 ; PC:PC|pc[2]  ; regfile:regfile|registers[3][20]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 29.806     ;
; -28.763 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][24]  ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 29.817     ;
; -28.761 ; PC:PC|pc[5]  ; regfile:regfile|registers[19][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.029      ; 29.826     ;
; -28.758 ; PC:PC|pc[5]  ; regfile:regfile|registers[27][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.029      ; 29.823     ;
; -28.757 ; PC:PC|pc[2]  ; regfile:regfile|registers[5][20]  ; i_clk        ; i_clk       ; 1.000        ; -0.015     ; 29.778     ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; lsu:lsu|led_red[2][0]                                                              ; lsu:lsu|o_io_ledr[16]                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; PC:PC|pc[17]                                                                       ; FF32:FFPC|Q[17]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; PC:PC|pc[31]                                                                       ; FF32:FFPC|Q[31]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.791      ;
; 0.549 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[7]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.815      ;
; 0.551 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[9]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.817      ;
; 0.556 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.822      ;
; 0.563 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.829      ;
; 0.564 ; PC:PC|pc[4]                                                                        ; FF32:FFPC|Q[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.830      ;
; 0.565 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.831      ;
; 0.651 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[9]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.917      ;
; 0.719 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.984      ;
; 0.791 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[11]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.057      ;
; 0.794 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[12]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[2]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[1]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.060      ;
; 0.797 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[5]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[15]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[13]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.067      ;
; 0.808 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StIdle     ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[7]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.075      ;
; 0.823 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[8]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[4]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[14]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[0]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.091      ;
; 0.867 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.133      ;
; 0.940 ; lsu:lsu|led_green[0][4]                                                            ; lsu:lsu|o_io_ledg[4]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.207      ;
; 0.942 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[10]             ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.207      ;
; 0.946 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[6]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.211      ;
; 0.957 ; lsu:lsu|led_red[0][0]                                                              ; lsu:lsu|o_io_ledr[0]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.224      ;
; 0.994 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.256      ;
; 0.994 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.256      ;
; 0.996 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[12]             ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.261      ;
; 0.999 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.264      ;
; 0.999 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[4]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.264      ;
; 1.000 ; lsu:lsu|led_green[0][0]                                                            ; lsu:lsu|o_io_ledg[0]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.008      ; 1.274      ;
; 1.000 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.262      ;
; 1.002 ; lsu:lsu|led_red[1][0]                                                              ; lsu:lsu|o_io_ledr[8]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.285      ;
; 1.003 ; PC:PC|pc[0]                                                                        ; FF32:FFPC|Q[0]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.269      ;
; 1.003 ; lsu:lsu|led_red[0][5]                                                              ; lsu:lsu|o_io_ledr[5]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.015      ; 1.284      ;
; 1.003 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.265      ;
; 1.004 ; lsu:lsu|led_red[1][1]                                                              ; lsu:lsu|o_io_ledr[9]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.029      ; 1.299      ;
; 1.004 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.266      ;
; 1.005 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.267      ;
; 1.019 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[10]             ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.283      ;
; 1.023 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[5]              ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.287      ;
; 1.024 ; lsu:lsu|led_red[0][4]                                                              ; lsu:lsu|o_io_ledr[4]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.028      ; 1.318      ;
; 1.025 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[6]              ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.289      ;
; 1.030 ; PC:PC|pc[16]                                                                       ; FF32:FFPC|Q[16]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.021      ; 1.317      ;
; 1.036 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.302      ;
; 1.053 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.336      ;
; 1.053 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.336      ;
; 1.053 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.336      ;
; 1.054 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][5]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.337      ;
; 1.054 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.337      ;
; 1.056 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.339      ;
; 1.069 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.336      ;
; 1.073 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.340      ;
; 1.123 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.385      ;
; 1.125 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.387      ;
; 1.131 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.393      ;
; 1.133 ; lsu:lsu|led_red[1][4]                                                              ; lsu:lsu|o_io_ledr[12]                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 1.434      ;
; 1.133 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.395      ;
; 1.134 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.396      ;
; 1.138 ; lsu:lsu|led_green[0][1]                                                            ; lsu:lsu|o_io_ledg[1]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.028      ; 1.432      ;
; 1.155 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.421      ;
; 1.157 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.423      ;
; 1.160 ; lsu:lsu|led_red[1][5]                                                              ; lsu:lsu|o_io_ledr[13]                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.008      ; 1.434      ;
; 1.165 ; lsu:lsu|hex4[1][5]                                                                 ; lsu:lsu|o_io_hex_t[5][5]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.427      ;
; 1.166 ; lsu:lsu|hex4[1][5]                                                                 ; lsu:lsu|o_io_hex_t[5][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.428      ;
; 1.168 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.430      ;
; 1.168 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.430      ;
; 1.173 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.435      ;
; 1.174 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StIdle     ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.441      ;
; 1.178 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.440      ;
; 1.180 ; lsu:lsu|hex4[3][5]                                                                 ; lsu:lsu|o_io_hex_t[7][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.444      ;
; 1.182 ; lsu:lsu|hex4[3][5]                                                                 ; lsu:lsu|o_io_hex_t[7][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.446      ;
; 1.183 ; lsu:lsu|hex4[3][5]                                                                 ; lsu:lsu|o_io_hex_t[7][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.447      ;
; 1.184 ; lsu:lsu|hex4[3][5]                                                                 ; lsu:lsu|o_io_hex_t[7][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.448      ;
; 1.186 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.469      ;
; 1.186 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.017      ; 1.469      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[23]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[23]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[24]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[24]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[25]    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; 6.069  ; 6.069  ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; 6.069  ; 6.069  ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; 5.105  ; 5.105  ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; 4.666  ; 4.666  ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; 4.154  ; 4.154  ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 5.531  ; 5.531  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 0.969  ; 0.969  ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 1.020  ; 1.020  ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 1.238  ; 1.238  ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -0.169 ; -0.169 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 0.597  ; 0.597  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 0.076  ; 0.076  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -0.165 ; -0.165 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 0.439  ; 0.439  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 0.329  ; 0.329  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 0.510  ; 0.510  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 0.332  ; 0.332  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 0.614  ; 0.614  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 0.551  ; 0.551  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 4.137  ; 4.137  ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 4.080  ; 4.080  ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 5.531  ; 5.531  ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 5.060  ; 5.060  ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 4.714  ; 4.714  ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 4.249  ; 4.249  ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 4.234  ; 4.234  ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 4.068  ; 4.068  ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 4.346  ; 4.346  ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 3.743  ; 3.743  ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 4.671  ; 4.671  ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 4.180  ; 4.180  ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 4.403  ; 4.403  ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 4.411  ; 4.411  ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 4.157  ; 4.157  ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 5.160  ; 5.160  ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 4.121  ; 4.121  ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 4.890  ; 4.890  ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 4.568  ; 4.568  ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; 11.142 ; 11.142 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; -3.924 ; -3.924 ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; -5.839 ; -5.839 ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; -4.875 ; -4.875 ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; -4.436 ; -4.436 ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; -3.924 ; -3.924 ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 0.399  ; 0.399  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -0.739 ; -0.739 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -0.790 ; -0.790 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -1.008 ; -1.008 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 0.399  ; 0.399  ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; -0.367 ; -0.367 ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 0.154  ; 0.154  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 0.395  ; 0.395  ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; -0.209 ; -0.209 ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; -0.099 ; -0.099 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; -0.280 ; -0.280 ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; -0.102 ; -0.102 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; -0.384 ; -0.384 ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; -0.321 ; -0.321 ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -3.907 ; -3.907 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -3.850 ; -3.850 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -5.301 ; -5.301 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -4.830 ; -4.830 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -4.484 ; -4.484 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -4.019 ; -4.019 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -4.004 ; -4.004 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -3.838 ; -3.838 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -4.116 ; -4.116 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -3.513 ; -3.513 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -4.441 ; -4.441 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -3.950 ; -3.950 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -4.173 ; -4.173 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -4.181 ; -4.181 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -3.927 ; -3.927 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -4.930 ; -4.930 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -3.891 ; -3.891 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -4.660 ; -4.660 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -4.338 ; -4.338 ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; -3.866 ; -3.866 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 8.647  ; 8.647  ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 8.154  ; 8.154  ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 8.475  ; 8.475  ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 7.479  ; 7.479  ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 8.262  ; 8.262  ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 8.433  ; 8.433  ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 8.647  ; 8.647  ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 8.456  ; 8.456  ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 8.371  ; 8.371  ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 8.401  ; 8.401  ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 7.885  ; 7.885  ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 7.633  ; 7.633  ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 7.998  ; 7.998  ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 7.656  ; 7.656  ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 8.180  ; 8.180  ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 8.229  ; 8.229  ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 8.175  ; 8.175  ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 13.679 ; 13.679 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 6.720  ; 6.720  ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 6.735  ; 6.735  ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 6.701  ; 6.701  ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 6.723  ; 6.723  ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 8.294  ; 8.294  ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 8.294  ; 8.294  ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 7.624  ; 7.624  ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 7.234  ; 7.234  ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 7.426  ; 7.426  ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 7.083  ; 7.083  ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 7.040  ; 7.040  ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 6.993  ; 6.993  ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 7.644  ; 7.644  ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 7.666  ; 7.666  ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 7.474  ; 7.474  ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 7.729  ; 7.729  ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 7.200  ; 7.200  ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 8.674  ; 8.674  ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 8.584  ; 8.584  ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 7.958  ; 7.958  ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 8.447  ; 8.447  ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 8.179  ; 8.179  ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 8.467  ; 8.467  ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 7.406  ; 7.406  ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 8.674  ; 8.674  ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 7.691  ; 7.691  ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 7.220  ; 7.220  ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 7.691  ; 7.691  ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 7.226  ; 7.226  ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 7.512  ; 7.512  ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 7.579  ; 7.579  ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 7.038  ; 7.038  ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 7.650  ; 7.650  ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 7.650  ; 7.650  ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 7.044  ; 7.044  ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 7.523  ; 7.523  ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 7.748  ; 7.748  ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 7.511  ; 7.511  ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 7.677  ; 7.677  ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 7.230  ; 7.230  ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 7.736  ; 7.736  ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 7.748  ; 7.748  ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 7.735  ; 7.735  ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 8.730  ; 8.730  ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 7.969  ; 7.969  ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 8.351  ; 8.351  ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 8.333  ; 8.333  ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 8.085  ; 8.085  ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 8.311  ; 8.311  ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 8.730  ; 8.730  ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 8.388  ; 8.388  ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 8.583  ; 8.583  ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 8.638  ; 8.638  ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 8.060  ; 8.060  ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 7.758  ; 7.758  ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 8.867  ; 8.867  ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 8.016  ; 8.016  ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 8.601  ; 8.601  ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 9.341  ; 9.341  ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 7.811  ; 7.811  ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 9.341  ; 9.341  ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 8.495  ; 8.495  ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 8.916  ; 8.916  ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 8.841  ; 8.841  ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 8.587  ; 8.587  ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 7.647  ; 7.647  ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 7.733  ; 7.733  ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 7.481  ; 7.481  ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 8.079  ; 8.079  ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 8.376  ; 8.376  ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 7.428  ; 7.428  ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 7.160  ; 7.160  ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 7.163  ; 7.163  ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 6.703  ; 6.703  ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 6.931  ; 6.931  ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 8.020  ; 8.020  ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 7.953  ; 7.953  ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 7.411  ; 7.411  ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 6.714  ; 6.714  ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 7.358  ; 7.358  ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 7.309  ; 7.309  ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 7.769  ; 7.769  ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 7.363  ; 7.363  ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 7.318  ; 7.318  ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 7.586  ; 7.586  ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 7.311  ; 7.311  ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 7.829  ; 7.829  ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 7.582  ; 7.582  ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 6.948  ; 6.948  ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 7.325  ; 7.325  ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 6.780  ; 6.780  ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 7.750  ; 7.750  ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 7.626  ; 7.626  ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 7.152  ; 7.152  ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 7.458  ; 7.458  ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 6.782  ; 6.782  ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 6.796  ; 6.796  ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 7.451  ; 7.451  ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 7.054  ; 7.054  ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 7.376  ; 7.376  ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 7.020  ; 7.020  ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 6.726  ; 6.726  ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 8.370  ; 8.370  ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 7.004  ; 7.004  ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 7.255  ; 7.255  ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 7.706  ; 7.706  ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 7.962  ; 7.962  ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 7.962  ; 7.962  ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 7.712  ; 7.712  ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 7.441  ; 7.441  ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 7.396  ; 7.396  ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 7.173  ; 7.173  ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 7.158  ; 7.158  ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 7.196  ; 7.196  ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 7.205  ; 7.205  ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 7.215  ; 7.215  ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 6.966  ; 6.966  ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 7.219  ; 7.219  ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 7.189  ; 7.189  ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 7.663  ; 7.663  ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 7.701  ; 7.701  ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 7.663  ; 7.663  ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 8.585  ; 8.585  ; Rise       ; i_clk           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 7.479  ; 7.479  ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 8.154  ; 8.154  ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 8.475  ; 8.475  ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 7.479  ; 7.479  ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 8.262  ; 8.262  ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 8.433  ; 8.433  ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 8.647  ; 8.647  ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 8.456  ; 8.456  ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 8.371  ; 8.371  ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 8.401  ; 8.401  ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 7.885  ; 7.885  ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 7.633  ; 7.633  ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 7.998  ; 7.998  ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 7.656  ; 7.656  ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 8.180  ; 8.180  ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 8.229  ; 8.229  ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 8.175  ; 8.175  ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 10.834 ; 10.834 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 6.701  ; 6.701  ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 6.720  ; 6.720  ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 6.735  ; 6.735  ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 6.701  ; 6.701  ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 6.723  ; 6.723  ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 6.993  ; 6.993  ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 8.294  ; 8.294  ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 7.624  ; 7.624  ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 7.234  ; 7.234  ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 7.426  ; 7.426  ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 7.083  ; 7.083  ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 7.040  ; 7.040  ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 6.993  ; 6.993  ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 7.200  ; 7.200  ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 7.644  ; 7.644  ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 7.666  ; 7.666  ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 7.474  ; 7.474  ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 7.729  ; 7.729  ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 7.200  ; 7.200  ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 7.406  ; 7.406  ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 8.584  ; 8.584  ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 7.958  ; 7.958  ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 8.447  ; 8.447  ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 8.179  ; 8.179  ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 8.467  ; 8.467  ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 7.406  ; 7.406  ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 8.674  ; 8.674  ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 7.038  ; 7.038  ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 7.220  ; 7.220  ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 7.691  ; 7.691  ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 7.226  ; 7.226  ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 7.512  ; 7.512  ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 7.579  ; 7.579  ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 7.038  ; 7.038  ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 7.044  ; 7.044  ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 7.650  ; 7.650  ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 7.044  ; 7.044  ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 7.523  ; 7.523  ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 7.230  ; 7.230  ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 7.511  ; 7.511  ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 7.677  ; 7.677  ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 7.230  ; 7.230  ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 7.736  ; 7.736  ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 7.748  ; 7.748  ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 7.735  ; 7.735  ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 7.969  ; 7.969  ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 7.969  ; 7.969  ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 8.351  ; 8.351  ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 8.333  ; 8.333  ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 8.085  ; 8.085  ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 8.311  ; 8.311  ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 8.730  ; 8.730  ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 8.388  ; 8.388  ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 7.758  ; 7.758  ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 8.583  ; 8.583  ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 8.638  ; 8.638  ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 8.060  ; 8.060  ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 7.758  ; 7.758  ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 8.867  ; 8.867  ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 8.016  ; 8.016  ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 8.601  ; 8.601  ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 6.703  ; 6.703  ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 7.811  ; 7.811  ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 9.341  ; 9.341  ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 8.495  ; 8.495  ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 8.916  ; 8.916  ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 8.841  ; 8.841  ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 8.587  ; 8.587  ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 7.647  ; 7.647  ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 7.733  ; 7.733  ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 7.481  ; 7.481  ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 8.079  ; 8.079  ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 8.376  ; 8.376  ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 7.428  ; 7.428  ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 7.160  ; 7.160  ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 7.163  ; 7.163  ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 6.703  ; 6.703  ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 6.931  ; 6.931  ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 8.020  ; 8.020  ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 6.714  ; 6.714  ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 7.953  ; 7.953  ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 7.411  ; 7.411  ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 6.714  ; 6.714  ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 7.358  ; 7.358  ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 7.309  ; 7.309  ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 7.769  ; 7.769  ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 7.363  ; 7.363  ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 7.318  ; 7.318  ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 7.586  ; 7.586  ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 7.311  ; 7.311  ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 7.829  ; 7.829  ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 7.582  ; 7.582  ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 6.948  ; 6.948  ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 7.325  ; 7.325  ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 6.780  ; 6.780  ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 7.750  ; 7.750  ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 7.626  ; 7.626  ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 7.152  ; 7.152  ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 7.458  ; 7.458  ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 6.782  ; 6.782  ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 6.796  ; 6.796  ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 7.451  ; 7.451  ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 7.054  ; 7.054  ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 7.376  ; 7.376  ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 7.020  ; 7.020  ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 6.726  ; 6.726  ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 8.370  ; 8.370  ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 7.004  ; 7.004  ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 7.255  ; 7.255  ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 7.706  ; 7.706  ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 7.569  ; 7.569  ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 6.966  ; 6.966  ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 7.962  ; 7.962  ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 7.712  ; 7.712  ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 7.441  ; 7.441  ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 7.396  ; 7.396  ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 7.173  ; 7.173  ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 7.158  ; 7.158  ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 7.196  ; 7.196  ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 7.205  ; 7.205  ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 7.215  ; 7.215  ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 6.966  ; 6.966  ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 7.219  ; 7.219  ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 7.189  ; 7.189  ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 7.497  ; 7.497  ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 7.497  ; 7.497  ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 8.411  ; 8.411  ; Rise       ; i_clk           ;
+-------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 7.866 ;      ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 8.393 ;      ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 8.403 ;      ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 8.377 ;      ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 8.357 ;      ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 8.321 ;      ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 8.065 ;      ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 8.065 ;      ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 8.056 ;      ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 8.106 ;      ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 8.106 ;      ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 8.092 ;      ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 8.092 ;      ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 7.866 ;      ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 7.866 ;      ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 8.318 ;      ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 8.317 ;      ; Rise       ; i_clk           ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 7.692 ;      ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 8.219 ;      ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 8.229 ;      ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 8.203 ;      ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 8.183 ;      ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 8.147 ;      ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 7.891 ;      ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 7.891 ;      ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 7.882 ;      ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 7.932 ;      ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 7.932 ;      ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 7.918 ;      ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 7.918 ;      ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 7.692 ;      ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 7.692 ;      ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 8.144 ;      ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 8.143 ;      ; Rise       ; i_clk           ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 7.866     ;           ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 8.393     ;           ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 8.403     ;           ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 8.377     ;           ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 8.357     ;           ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 8.321     ;           ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 8.065     ;           ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 8.065     ;           ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 8.056     ;           ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 8.106     ;           ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 8.106     ;           ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 8.092     ;           ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 8.092     ;           ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 7.866     ;           ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 7.866     ;           ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 8.318     ;           ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 8.317     ;           ; Rise       ; i_clk           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 7.692     ;           ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 8.219     ;           ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 8.229     ;           ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 8.203     ;           ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 8.183     ;           ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 8.147     ;           ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 7.891     ;           ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 7.891     ;           ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 7.882     ;           ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 7.932     ;           ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 7.932     ;           ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 7.918     ;           ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 7.918     ;           ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 7.692     ;           ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 7.692     ;           ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 8.144     ;           ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 8.143     ;           ; Rise       ; i_clk           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; i_clk ; -12.497 ; -13621.446    ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -1383.380             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                        ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -12.497 ; PC:PC|pc[2]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.530     ;
; -12.495 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.528     ;
; -12.443 ; PC:PC|pc[5]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.478     ;
; -12.441 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.476     ;
; -12.437 ; PC:PC|pc[4]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 13.469     ;
; -12.435 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 13.467     ;
; -12.396 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.417     ;
; -12.394 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.415     ;
; -12.342 ; PC:PC|pc[5]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 13.365     ;
; -12.340 ; PC:PC|pc[5]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 13.363     ;
; -12.339 ; PC:PC|pc[3]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.374     ;
; -12.337 ; PC:PC|pc[3]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.372     ;
; -12.336 ; PC:PC|pc[4]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 13.356     ;
; -12.334 ; PC:PC|pc[4]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 13.354     ;
; -12.329 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 13.348     ;
; -12.328 ; PC:PC|pc[2]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 13.347     ;
; -12.306 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 13.337     ;
; -12.305 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.004     ; 13.333     ;
; -12.301 ; PC:PC|pc[2]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.336     ;
; -12.296 ; PC:PC|pc[2]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 13.300     ;
; -12.295 ; PC:PC|pc[2]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 13.299     ;
; -12.280 ; PC:PC|pc[2]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 13.316     ;
; -12.275 ; PC:PC|pc[5]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.296     ;
; -12.274 ; PC:PC|pc[5]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.295     ;
; -12.269 ; PC:PC|pc[4]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 13.287     ;
; -12.268 ; PC:PC|pc[4]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 13.286     ;
; -12.258 ; PC:PC|pc[2]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 13.296     ;
; -12.258 ; PC:PC|pc[2]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 13.296     ;
; -12.252 ; PC:PC|pc[5]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.285     ;
; -12.251 ; PC:PC|pc[5]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 13.281     ;
; -12.247 ; PC:PC|pc[2]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.282     ;
; -12.247 ; PC:PC|pc[5]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 13.284     ;
; -12.246 ; PC:PC|pc[4]  ; regfile:regfile|registers[1][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 13.276     ;
; -12.245 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 13.276     ;
; -12.245 ; PC:PC|pc[4]  ; regfile:regfile|registers[6][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.005     ; 13.272     ;
; -12.242 ; PC:PC|pc[5]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.026     ; 13.248     ;
; -12.241 ; PC:PC|pc[4]  ; regfile:regfile|registers[2][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 13.275     ;
; -12.241 ; PC:PC|pc[5]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.026     ; 13.247     ;
; -12.239 ; PC:PC|pc[2]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.019      ; 13.290     ;
; -12.239 ; PC:PC|pc[2]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.019      ; 13.290     ;
; -12.238 ; PC:PC|pc[3]  ; regfile:regfile|registers[7][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 13.261     ;
; -12.236 ; PC:PC|pc[3]  ; regfile:regfile|registers[6][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 13.259     ;
; -12.236 ; PC:PC|pc[4]  ; regfile:regfile|registers[13][23] ; i_clk        ; i_clk       ; 1.000        ; -0.029     ; 13.239     ;
; -12.236 ; PC:PC|pc[10] ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.269     ;
; -12.235 ; PC:PC|pc[4]  ; regfile:regfile|registers[12][23] ; i_clk        ; i_clk       ; 1.000        ; -0.029     ; 13.238     ;
; -12.234 ; PC:PC|pc[10] ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.267     ;
; -12.232 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 13.266     ;
; -12.230 ; PC:PC|pc[2]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 13.264     ;
; -12.226 ; PC:PC|pc[5]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 13.264     ;
; -12.223 ; PC:PC|pc[6]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.258     ;
; -12.221 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][0]   ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 13.263     ;
; -12.221 ; PC:PC|pc[6]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.256     ;
; -12.220 ; PC:PC|pc[4]  ; regfile:regfile|registers[9][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.255     ;
; -12.219 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 13.237     ;
; -12.211 ; PC:PC|pc[2]  ; regfile:regfile|registers[19][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 13.264     ;
; -12.209 ; PC:PC|pc[9]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.242     ;
; -12.207 ; PC:PC|pc[2]  ; regfile:regfile|registers[27][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 13.260     ;
; -12.207 ; PC:PC|pc[9]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.240     ;
; -12.206 ; PC:PC|pc[7]  ; regfile:regfile|registers[11][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.241     ;
; -12.205 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][2]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 13.236     ;
; -12.205 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][2]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 13.236     ;
; -12.204 ; PC:PC|pc[7]  ; regfile:regfile|registers[8][1]   ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 13.239     ;
; -12.204 ; PC:PC|pc[5]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 13.244     ;
; -12.204 ; PC:PC|pc[5]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 13.244     ;
; -12.202 ; PC:PC|pc[2]  ; regfile:regfile|registers[8][9]   ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 13.239     ;
; -12.198 ; PC:PC|pc[4]  ; regfile:regfile|registers[17][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 13.235     ;
; -12.198 ; PC:PC|pc[4]  ; regfile:regfile|registers[29][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 13.235     ;
; -12.197 ; PC:PC|pc[2]  ; regfile:regfile|registers[5][9]   ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 13.207     ;
; -12.195 ; PC:PC|pc[2]  ; regfile:regfile|registers[14][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 13.199     ;
; -12.194 ; PC:PC|pc[2]  ; regfile:regfile|registers[15][23] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 13.198     ;
; -12.193 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][20]  ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 13.203     ;
; -12.193 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][20]  ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 13.203     ;
; -12.193 ; PC:PC|pc[5]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 13.230     ;
; -12.191 ; PC:PC|pc[2]  ; regfile:regfile|registers[9][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 13.222     ;
; -12.191 ; PC:PC|pc[5]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.224     ;
; -12.188 ; PC:PC|pc[2]  ; regfile:regfile|registers[1][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 13.213     ;
; -12.187 ; PC:PC|pc[4]  ; regfile:regfile|registers[15][1]  ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 13.221     ;
; -12.185 ; PC:PC|pc[4]  ; regfile:regfile|registers[1][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 13.215     ;
; -12.185 ; PC:PC|pc[5]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 13.238     ;
; -12.185 ; PC:PC|pc[5]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 13.238     ;
; -12.179 ; PC:PC|pc[4]  ; regfile:regfile|registers[22][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 13.229     ;
; -12.179 ; PC:PC|pc[4]  ; regfile:regfile|registers[26][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 13.229     ;
; -12.178 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 13.214     ;
; -12.177 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.006     ; 13.203     ;
; -12.177 ; PC:PC|pc[2]  ; regfile:regfile|registers[2][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.006     ; 13.203     ;
; -12.176 ; PC:PC|pc[5]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 13.212     ;
; -12.172 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][3]   ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.205     ;
; -12.171 ; PC:PC|pc[2]  ; regfile:regfile|registers[3][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 13.196     ;
; -12.171 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][6]   ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 13.189     ;
; -12.171 ; PC:PC|pc[3]  ; regfile:regfile|registers[4][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.192     ;
; -12.170 ; PC:PC|pc[3]  ; regfile:regfile|registers[5][1]   ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 13.191     ;
; -12.170 ; PC:PC|pc[4]  ; regfile:regfile|registers[10][3]  ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 13.203     ;
; -12.167 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 13.196     ;
; -12.167 ; PC:PC|pc[5]  ; regfile:regfile|registers[8][0]   ; i_clk        ; i_clk       ; 1.000        ; 0.012      ; 13.211     ;
; -12.165 ; PC:PC|pc[5]  ; regfile:regfile|registers[4][0]   ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 13.185     ;
; -12.164 ; PC:PC|pc[2]  ; regfile:regfile|registers[7][3]   ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 13.193     ;
; -12.163 ; PC:PC|pc[2]  ; regfile:regfile|registers[6][24]  ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 13.208     ;
; -12.162 ; PC:PC|pc[2]  ; regfile:regfile|registers[4][24]  ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 13.207     ;
; -12.162 ; PC:PC|pc[2]  ; regfile:regfile|registers[13][12] ; i_clk        ; i_clk       ; 1.000        ; -0.016     ; 13.178     ;
; -12.161 ; PC:PC|pc[4]  ; regfile:regfile|registers[8][0]   ; i_clk        ; i_clk       ; 1.000        ; 0.009      ; 13.202     ;
+---------+--------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; lsu:lsu|led_red[2][0]                                                              ; lsu:lsu|o_io_ledr[16]                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; PC:PC|pc[17]                                                                       ; FF32:FFPC|Q[17]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; PC:PC|pc[31]                                                                       ; FF32:FFPC|Q[31]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.254 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[7]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[9]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.408      ;
; 0.260 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.412      ;
; 0.262 ; PC:PC|pc[4]                                                                        ; FF32:FFPC|Q[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.416      ;
; 0.266 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead1    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.418      ;
; 0.294 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[25]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[9]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.446      ;
; 0.331 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.482      ;
; 0.355 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[27]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[11]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[29]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[13]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[28]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[12]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[17]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[1]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[18]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[2]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[21]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[5]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StIdle     ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[31]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[15]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[24]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[8]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[19]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[7]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[30]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[14]             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[20]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[4]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[16]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[0]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.525      ;
; 0.391 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|addr_q[0]               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.543      ;
; 0.425 ; lsu:lsu|led_green[0][4]                                                            ; lsu:lsu|o_io_ledg[4]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.577      ;
; 0.436 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[26]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[10]             ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.587      ;
; 0.438 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[22]             ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[6]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.589      ;
; 0.439 ; lsu:lsu|led_red[0][0]                                                              ; lsu:lsu|o_io_ledr[0]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.592      ;
; 0.454 ; lsu:lsu|led_green[0][0]                                                            ; lsu:lsu|o_io_ledg[0]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.007      ; 0.613      ;
; 0.455 ; lsu:lsu|led_red[1][0]                                                              ; lsu:lsu|o_io_ledr[8]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.623      ;
; 0.456 ; lsu:lsu|led_red[1][1]                                                              ; lsu:lsu|o_io_ledr[9]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.027      ; 0.635      ;
; 0.457 ; PC:PC|pc[0]                                                                        ; FF32:FFPC|Q[0]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; lsu:lsu|led_red[0][5]                                                              ; lsu:lsu|o_io_ledr[5]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.013      ; 0.622      ;
; 0.457 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[12]             ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.608      ;
; 0.459 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.610      ;
; 0.459 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[4]              ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.610      ;
; 0.461 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.609      ;
; 0.461 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|bmask_q[3]              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.613      ;
; 0.462 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.610      ;
; 0.466 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.614      ;
; 0.467 ; lsu:lsu|led_red[0][4]                                                              ; lsu:lsu|o_io_ledr[4]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.645      ;
; 0.469 ; PC:PC|pc[16]                                                                       ; FF32:FFPC|Q[16]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.020      ; 0.641      ;
; 0.470 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.618      ;
; 0.470 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.618      ;
; 0.470 ; lsu:lsu|hex4[1][4]                                                                 ; lsu:lsu|o_io_hex_t[5][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.618      ;
; 0.471 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[10]             ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.621      ;
; 0.476 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[5]              ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.626      ;
; 0.476 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[6]              ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.626      ;
; 0.482 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.650      ;
; 0.482 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.650      ;
; 0.483 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.651      ;
; 0.483 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.651      ;
; 0.485 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.653      ;
; 0.485 ; lsu:lsu|hex0[0][5]                                                                 ; lsu:lsu|o_io_hex_t[0][5]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.653      ;
; 0.490 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.643      ;
; 0.491 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWriteAck ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.644      ;
; 0.511 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.659      ;
; 0.514 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.662      ;
; 0.517 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StRead0    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StReadAck  ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StWrite    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.668      ;
; 0.523 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.671      ;
; 0.523 ; lsu:lsu|hex4[1][6]                                                                 ; lsu:lsu|o_io_hex_t[5][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.671      ;
; 0.525 ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|sram_state_q.StIdle     ; lsu:lsu|sram_IS61WV25616_controller_32b_3lr:sramcontroller|wdata_q[23]             ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.678      ;
; 0.536 ; lsu:lsu|led_red[1][4]                                                              ; lsu:lsu|o_io_ledr[12]                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.720      ;
; 0.536 ; lsu:lsu|hex0[0][6]                                                                 ; lsu:lsu|o_io_hex_t[0][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.704      ;
; 0.537 ; lsu:lsu|led_green[0][1]                                                            ; lsu:lsu|o_io_ledg[1]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.715      ;
; 0.537 ; lsu:lsu|hex4[1][5]                                                                 ; lsu:lsu|o_io_hex_t[5][5]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.685      ;
; 0.537 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.705      ;
; 0.537 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][6]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.705      ;
; 0.538 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.706      ;
; 0.540 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][2]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.688      ;
; 0.540 ; lsu:lsu|hex4[1][5]                                                                 ; lsu:lsu|o_io_hex_t[5][3]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.688      ;
; 0.542 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.690      ;
; 0.543 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.711      ;
; 0.544 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][1]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.712      ;
; 0.544 ; lsu:lsu|hex0[0][4]                                                                 ; lsu:lsu|o_io_hex_t[0][5]                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.016      ; 0.712      ;
; 0.545 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][0]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.693      ;
; 0.548 ; lsu:lsu|hex4[0][5]                                                                 ; lsu:lsu|o_io_hex_t[4][4]                                                           ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 0.696      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; FF32:FFPC|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; FF32:FFPC|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[23]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[23]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[24]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; PC:PC|pc[24]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; PC:PC|pc[25]    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; 3.313  ; 3.313  ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; 3.313  ; 3.313  ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; 2.762  ; 2.762  ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; 2.562  ; 2.562  ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; 2.299  ; 2.299  ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 3.038  ; 3.038  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 0.267  ; 0.267  ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 0.269  ; 0.269  ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 0.377  ; 0.377  ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -0.380 ; -0.380 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 0.070  ; 0.070  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; -0.201 ; -0.201 ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -0.368 ; -0.368 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 0.041  ; 0.041  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; -0.029 ; -0.029 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 0.022  ; 0.022  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; -0.152 ; -0.152 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 0.061  ; 0.061  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 0.017  ; 0.017  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 2.259  ; 2.259  ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 2.231  ; 2.231  ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 3.038  ; 3.038  ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 2.785  ; 2.785  ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 2.514  ; 2.514  ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 2.340  ; 2.340  ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 2.309  ; 2.309  ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 2.240  ; 2.240  ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 2.357  ; 2.357  ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 2.036  ; 2.036  ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 2.511  ; 2.511  ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 2.281  ; 2.281  ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 2.317  ; 2.317  ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 2.377  ; 2.377  ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 2.266  ; 2.266  ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 2.856  ; 2.856  ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 2.262  ; 2.262  ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 2.663  ; 2.663  ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 2.476  ; 2.476  ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; 5.653  ; 5.653  ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; -2.179 ; -2.179 ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; -3.193 ; -3.193 ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; -2.642 ; -2.642 ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; -2.442 ; -2.442 ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; -2.179 ; -2.179 ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 0.500  ; 0.500  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -0.147 ; -0.147 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -0.149 ; -0.149 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -0.257 ; -0.257 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 0.500  ; 0.500  ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 0.050  ; 0.050  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 0.321  ; 0.321  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 0.488  ; 0.488  ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 0.079  ; 0.079  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 0.149  ; 0.149  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 0.098  ; 0.098  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 0.272  ; 0.272  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 0.059  ; 0.059  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 0.103  ; 0.103  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -2.139 ; -2.139 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -2.111 ; -2.111 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -2.918 ; -2.918 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -2.665 ; -2.665 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -2.394 ; -2.394 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -2.220 ; -2.220 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -2.189 ; -2.189 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -2.120 ; -2.120 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -2.237 ; -2.237 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -1.916 ; -1.916 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -2.391 ; -2.391 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -2.161 ; -2.161 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -2.197 ; -2.197 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -2.257 ; -2.257 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -2.146 ; -2.146 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -2.736 ; -2.736 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -2.142 ; -2.142 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -2.543 ; -2.543 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -2.356 ; -2.356 ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; -2.123 ; -2.123 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 4.847 ; 4.847 ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 4.228 ; 4.228 ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 4.517 ; 4.517 ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 4.553 ; 4.553 ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 4.612 ; 4.612 ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 4.847 ; 4.847 ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 4.629 ; 4.629 ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 4.458 ; 4.458 ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 4.571 ; 4.571 ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 4.391 ; 4.391 ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 4.442 ; 4.442 ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 4.278 ; 4.278 ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 4.483 ; 4.483 ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 4.526 ; 4.526 ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 4.486 ; 4.486 ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 7.017 ; 7.017 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 3.954 ; 3.954 ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 3.952 ; 3.952 ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 3.934 ; 3.934 ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 3.954 ; 3.954 ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 3.834 ; 3.834 ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 3.815 ; 3.815 ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 3.821 ; 3.821 ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 4.243 ; 4.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 3.969 ; 3.969 ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 3.920 ; 3.920 ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 4.294 ; 4.294 ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 4.198 ; 4.198 ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 4.168 ; 4.168 ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 4.294 ; 4.294 ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 4.250 ; 4.250 ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 3.997 ; 3.997 ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 4.647 ; 4.647 ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 4.589 ; 4.589 ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 4.361 ; 4.361 ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 4.565 ; 4.565 ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 4.120 ; 4.120 ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 4.647 ; 4.647 ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 4.233 ; 4.233 ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 4.233 ; 4.233 ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 4.095 ; 4.095 ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 4.119 ; 4.119 ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 4.161 ; 4.161 ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 4.121 ; 4.121 ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 4.192 ; 4.192 ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 4.154 ; 4.154 ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 4.277 ; 4.277 ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 4.122 ; 4.122 ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 4.227 ; 4.227 ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 3.993 ; 3.993 ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 4.277 ; 4.277 ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 4.260 ; 4.260 ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 4.178 ; 4.178 ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 4.714 ; 4.714 ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 4.402 ; 4.402 ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 4.527 ; 4.527 ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 4.508 ; 4.508 ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 4.490 ; 4.490 ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 4.714 ; 4.714 ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 4.572 ; 4.572 ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 4.987 ; 4.987 ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 4.675 ; 4.675 ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 4.708 ; 4.708 ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 4.346 ; 4.346 ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 4.800 ; 4.800 ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 4.487 ; 4.487 ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 4.987 ; 4.987 ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 4.747 ; 4.747 ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 5.150 ; 5.150 ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 5.150 ; 5.150 ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 4.643 ; 4.643 ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 4.823 ; 4.823 ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 4.791 ; 4.791 ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 4.321 ; 4.321 ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 4.390 ; 4.390 ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 4.165 ; 4.165 ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 4.467 ; 4.467 ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 4.618 ; 4.618 ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 4.025 ; 4.025 ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 3.820 ; 3.820 ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 3.923 ; 3.923 ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 4.434 ; 4.434 ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 4.706 ; 4.706 ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 4.387 ; 4.387 ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 4.152 ; 4.152 ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 3.803 ; 3.803 ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 4.127 ; 4.127 ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 4.084 ; 4.084 ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 4.242 ; 4.242 ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 4.135 ; 4.135 ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 4.099 ; 4.099 ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 4.241 ; 4.241 ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 4.347 ; 4.347 ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 4.125 ; 4.125 ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 4.706 ; 4.706 ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 3.887 ; 3.887 ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 4.108 ; 4.108 ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 3.853 ; 3.853 ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 4.293 ; 4.293 ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 4.210 ; 4.210 ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 4.009 ; 4.009 ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 3.855 ; 3.855 ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 4.109 ; 4.109 ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 3.785 ; 3.785 ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 4.588 ; 4.588 ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 4.321 ; 4.321 ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 4.386 ; 4.386 ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 4.386 ; 4.386 ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 4.322 ; 4.322 ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 4.306 ; 4.306 ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 4.149 ; 4.149 ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 4.113 ; 4.113 ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 4.091 ; 4.091 ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 4.012 ; 4.012 ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 4.043 ; 4.043 ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 4.047 ; 4.047 ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 3.943 ; 3.943 ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 4.046 ; 4.046 ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 3.935 ; 3.935 ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 4.045 ; 4.045 ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 4.032 ; 4.032 ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 4.237 ; 4.237 ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 4.243 ; 4.243 ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 4.237 ; 4.237 ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 4.661 ; 4.661 ; Rise       ; i_clk           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 4.228 ; 4.228 ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 4.517 ; 4.517 ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 4.553 ; 4.553 ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 4.612 ; 4.612 ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 4.847 ; 4.847 ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 4.629 ; 4.629 ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 4.458 ; 4.458 ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 4.571 ; 4.571 ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 4.391 ; 4.391 ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 4.442 ; 4.442 ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 4.278 ; 4.278 ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 4.483 ; 4.483 ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 4.526 ; 4.526 ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 4.486 ; 4.486 ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 5.639 ; 5.639 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 3.815 ; 3.815 ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 3.952 ; 3.952 ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 3.934 ; 3.934 ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 3.954 ; 3.954 ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 3.834 ; 3.834 ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 3.815 ; 3.815 ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 3.821 ; 3.821 ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 3.920 ; 3.920 ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 4.243 ; 4.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 3.969 ; 3.969 ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 3.920 ; 3.920 ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 3.997 ; 3.997 ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 4.198 ; 4.198 ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 4.168 ; 4.168 ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 4.294 ; 4.294 ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 4.250 ; 4.250 ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 3.997 ; 3.997 ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 4.120 ; 4.120 ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 4.589 ; 4.589 ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 4.361 ; 4.361 ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 4.565 ; 4.565 ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 4.120 ; 4.120 ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 4.647 ; 4.647 ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 4.233 ; 4.233 ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 4.095 ; 4.095 ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 4.119 ; 4.119 ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 4.161 ; 4.161 ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 4.121 ; 4.121 ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 4.192 ; 4.192 ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 4.154 ; 4.154 ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 3.993 ; 3.993 ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 4.122 ; 4.122 ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 4.227 ; 4.227 ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 3.993 ; 3.993 ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 4.277 ; 4.277 ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 4.260 ; 4.260 ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 4.178 ; 4.178 ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 4.402 ; 4.402 ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 4.402 ; 4.402 ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 4.527 ; 4.527 ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 4.508 ; 4.508 ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 4.490 ; 4.490 ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 4.714 ; 4.714 ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 4.572 ; 4.572 ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 4.346 ; 4.346 ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 4.675 ; 4.675 ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 4.708 ; 4.708 ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 4.346 ; 4.346 ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 4.800 ; 4.800 ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 4.487 ; 4.487 ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 4.987 ; 4.987 ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 4.747 ; 4.747 ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 3.820 ; 3.820 ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 5.150 ; 5.150 ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 4.643 ; 4.643 ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 4.823 ; 4.823 ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 4.791 ; 4.791 ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 4.321 ; 4.321 ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 4.390 ; 4.390 ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 4.165 ; 4.165 ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 4.467 ; 4.467 ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 4.618 ; 4.618 ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 4.025 ; 4.025 ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 3.820 ; 3.820 ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 3.923 ; 3.923 ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 4.434 ; 4.434 ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 3.785 ; 3.785 ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 4.387 ; 4.387 ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 4.152 ; 4.152 ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 3.803 ; 3.803 ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 4.127 ; 4.127 ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 4.084 ; 4.084 ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 4.242 ; 4.242 ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 4.135 ; 4.135 ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 4.099 ; 4.099 ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 4.241 ; 4.241 ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 4.347 ; 4.347 ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 4.125 ; 4.125 ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 4.706 ; 4.706 ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 3.887 ; 3.887 ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 4.108 ; 4.108 ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 3.853 ; 3.853 ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 4.293 ; 4.293 ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 4.210 ; 4.210 ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 4.009 ; 4.009 ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 3.855 ; 3.855 ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 4.109 ; 4.109 ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 3.785 ; 3.785 ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 4.588 ; 4.588 ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 4.190 ; 4.190 ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 3.935 ; 3.935 ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 4.386 ; 4.386 ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 4.322 ; 4.322 ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 4.306 ; 4.306 ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 4.149 ; 4.149 ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 4.113 ; 4.113 ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 4.091 ; 4.091 ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 4.012 ; 4.012 ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 4.043 ; 4.043 ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 4.047 ; 4.047 ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 3.943 ; 3.943 ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 4.046 ; 4.046 ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 3.935 ; 3.935 ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 4.045 ; 4.045 ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 4.032 ; 4.032 ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 4.160 ; 4.160 ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 4.160 ; 4.160 ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 4.582 ; 4.582 ; Rise       ; i_clk           ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 4.332 ;      ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 4.581 ;      ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 4.591 ;      ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 4.572 ;      ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 4.552 ;      ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 4.517 ;      ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 4.401 ;      ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 4.401 ;      ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 4.391 ;      ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 4.441 ;      ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 4.441 ;      ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 4.431 ;      ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 4.431 ;      ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 4.332 ;      ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 4.332 ;      ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 4.520 ;      ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 4.520 ;      ; Rise       ; i_clk           ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 4.253 ;      ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 4.502 ;      ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 4.512 ;      ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 4.493 ;      ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 4.473 ;      ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 4.438 ;      ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 4.322 ;      ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 4.322 ;      ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 4.312 ;      ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 4.362 ;      ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 4.362 ;      ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 4.352 ;      ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 4.352 ;      ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 4.253 ;      ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 4.253 ;      ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 4.441 ;      ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 4.441 ;      ; Rise       ; i_clk           ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 4.332     ;           ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 4.581     ;           ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 4.591     ;           ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 4.572     ;           ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 4.552     ;           ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 4.517     ;           ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 4.401     ;           ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 4.401     ;           ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 4.391     ;           ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 4.441     ;           ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 4.441     ;           ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 4.431     ;           ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 4.431     ;           ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 4.332     ;           ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 4.332     ;           ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 4.520     ;           ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 4.520     ;           ; Rise       ; i_clk           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; sramdq[*]   ; i_clk      ; 4.253     ;           ; Rise       ; i_clk           ;
;  sramdq[0]  ; i_clk      ; 4.502     ;           ; Rise       ; i_clk           ;
;  sramdq[1]  ; i_clk      ; 4.512     ;           ; Rise       ; i_clk           ;
;  sramdq[2]  ; i_clk      ; 4.493     ;           ; Rise       ; i_clk           ;
;  sramdq[3]  ; i_clk      ; 4.473     ;           ; Rise       ; i_clk           ;
;  sramdq[4]  ; i_clk      ; 4.438     ;           ; Rise       ; i_clk           ;
;  sramdq[5]  ; i_clk      ; 4.322     ;           ; Rise       ; i_clk           ;
;  sramdq[6]  ; i_clk      ; 4.322     ;           ; Rise       ; i_clk           ;
;  sramdq[7]  ; i_clk      ; 4.312     ;           ; Rise       ; i_clk           ;
;  sramdq[8]  ; i_clk      ; 4.362     ;           ; Rise       ; i_clk           ;
;  sramdq[9]  ; i_clk      ; 4.362     ;           ; Rise       ; i_clk           ;
;  sramdq[10] ; i_clk      ; 4.352     ;           ; Rise       ; i_clk           ;
;  sramdq[11] ; i_clk      ; 4.352     ;           ; Rise       ; i_clk           ;
;  sramdq[12] ; i_clk      ; 4.253     ;           ; Rise       ; i_clk           ;
;  sramdq[13] ; i_clk      ; 4.253     ;           ; Rise       ; i_clk           ;
;  sramdq[14] ; i_clk      ; 4.441     ;           ; Rise       ; i_clk           ;
;  sramdq[15] ; i_clk      ; 4.441     ;           ; Rise       ; i_clk           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -29.471    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  i_clk           ; -29.471    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -32522.799 ; 0.0   ; 0.0      ; 0.0     ; -1383.38            ;
;  i_clk           ; -32522.799 ; 0.000 ; N/A      ; N/A     ; -1383.380           ;
+------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; 6.069  ; 6.069  ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; 6.069  ; 6.069  ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; 5.105  ; 5.105  ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; 4.666  ; 4.666  ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; 4.154  ; 4.154  ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 5.531  ; 5.531  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 0.969  ; 0.969  ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 1.020  ; 1.020  ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 1.238  ; 1.238  ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -0.169 ; -0.169 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 0.597  ; 0.597  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 0.076  ; 0.076  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -0.165 ; -0.165 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 0.439  ; 0.439  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 0.329  ; 0.329  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 0.510  ; 0.510  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 0.332  ; 0.332  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 0.614  ; 0.614  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 0.551  ; 0.551  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 4.137  ; 4.137  ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 4.080  ; 4.080  ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 5.531  ; 5.531  ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 5.060  ; 5.060  ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 4.714  ; 4.714  ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 4.249  ; 4.249  ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 4.234  ; 4.234  ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 4.068  ; 4.068  ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 4.346  ; 4.346  ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 3.743  ; 3.743  ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 4.671  ; 4.671  ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 4.180  ; 4.180  ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 4.403  ; 4.403  ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 4.411  ; 4.411  ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 4.157  ; 4.157  ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 5.160  ; 5.160  ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 4.121  ; 4.121  ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 4.890  ; 4.890  ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 4.568  ; 4.568  ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; 11.142 ; 11.142 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_btn[*]  ; i_clk      ; -2.179 ; -2.179 ; Rise       ; i_clk           ;
;  i_io_btn[0] ; i_clk      ; -3.193 ; -3.193 ; Rise       ; i_clk           ;
;  i_io_btn[1] ; i_clk      ; -2.642 ; -2.642 ; Rise       ; i_clk           ;
;  i_io_btn[2] ; i_clk      ; -2.442 ; -2.442 ; Rise       ; i_clk           ;
;  i_io_btn[3] ; i_clk      ; -2.179 ; -2.179 ; Rise       ; i_clk           ;
; i_io_sw[*]   ; i_clk      ; 0.500  ; 0.500  ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -0.147 ; -0.147 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -0.149 ; -0.149 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -0.257 ; -0.257 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 0.500  ; 0.500  ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 0.050  ; 0.050  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 0.321  ; 0.321  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 0.488  ; 0.488  ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 0.079  ; 0.079  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 0.149  ; 0.149  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 0.098  ; 0.098  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 0.272  ; 0.272  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 0.059  ; 0.059  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 0.103  ; 0.103  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -2.139 ; -2.139 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -2.111 ; -2.111 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -2.918 ; -2.918 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -2.665 ; -2.665 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -2.394 ; -2.394 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -2.220 ; -2.220 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -2.189 ; -2.189 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -2.120 ; -2.120 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -2.237 ; -2.237 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -1.916 ; -1.916 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -2.391 ; -2.391 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -2.161 ; -2.161 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -2.197 ; -2.197 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -2.257 ; -2.257 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -2.146 ; -2.146 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -2.736 ; -2.736 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -2.142 ; -2.142 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -2.543 ; -2.543 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -2.356 ; -2.356 ; Rise       ; i_clk           ;
; i_rst_n      ; i_clk      ; -2.123 ; -2.123 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 8.647  ; 8.647  ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 8.154  ; 8.154  ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 8.475  ; 8.475  ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 7.479  ; 7.479  ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 8.262  ; 8.262  ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 8.433  ; 8.433  ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 8.647  ; 8.647  ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 8.456  ; 8.456  ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 8.371  ; 8.371  ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 8.401  ; 8.401  ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 7.885  ; 7.885  ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 7.633  ; 7.633  ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 7.998  ; 7.998  ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 7.656  ; 7.656  ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 8.180  ; 8.180  ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 8.229  ; 8.229  ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 8.175  ; 8.175  ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 13.679 ; 13.679 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 6.720  ; 6.720  ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 6.735  ; 6.735  ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 6.701  ; 6.701  ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 6.723  ; 6.723  ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 8.294  ; 8.294  ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 8.294  ; 8.294  ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 7.624  ; 7.624  ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 7.234  ; 7.234  ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 7.426  ; 7.426  ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 7.083  ; 7.083  ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 7.040  ; 7.040  ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 6.993  ; 6.993  ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 7.644  ; 7.644  ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 7.666  ; 7.666  ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 7.474  ; 7.474  ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 7.729  ; 7.729  ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 7.200  ; 7.200  ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 8.674  ; 8.674  ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 8.584  ; 8.584  ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 7.958  ; 7.958  ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 8.447  ; 8.447  ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 8.179  ; 8.179  ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 8.467  ; 8.467  ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 7.406  ; 7.406  ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 8.674  ; 8.674  ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 7.691  ; 7.691  ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 7.220  ; 7.220  ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 7.691  ; 7.691  ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 7.226  ; 7.226  ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 7.487  ; 7.487  ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 7.512  ; 7.512  ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 7.579  ; 7.579  ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 7.038  ; 7.038  ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 7.650  ; 7.650  ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 7.650  ; 7.650  ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 7.044  ; 7.044  ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 7.523  ; 7.523  ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 7.748  ; 7.748  ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 7.511  ; 7.511  ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 7.677  ; 7.677  ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 7.230  ; 7.230  ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 7.736  ; 7.736  ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 7.748  ; 7.748  ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 7.735  ; 7.735  ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 8.730  ; 8.730  ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 7.969  ; 7.969  ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 8.351  ; 8.351  ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 8.333  ; 8.333  ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 8.085  ; 8.085  ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 8.311  ; 8.311  ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 8.730  ; 8.730  ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 8.388  ; 8.388  ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 8.583  ; 8.583  ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 8.638  ; 8.638  ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 8.060  ; 8.060  ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 7.758  ; 7.758  ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 8.867  ; 8.867  ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 8.016  ; 8.016  ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 8.601  ; 8.601  ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 9.341  ; 9.341  ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 7.811  ; 7.811  ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 9.341  ; 9.341  ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 8.495  ; 8.495  ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 8.916  ; 8.916  ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 8.841  ; 8.841  ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 8.587  ; 8.587  ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 7.647  ; 7.647  ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 7.733  ; 7.733  ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 7.481  ; 7.481  ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 8.079  ; 8.079  ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 8.376  ; 8.376  ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 7.428  ; 7.428  ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 7.160  ; 7.160  ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 7.163  ; 7.163  ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 6.703  ; 6.703  ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 6.931  ; 6.931  ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 8.020  ; 8.020  ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 7.953  ; 7.953  ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 7.411  ; 7.411  ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 6.714  ; 6.714  ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 7.358  ; 7.358  ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 7.309  ; 7.309  ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 7.769  ; 7.769  ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 7.363  ; 7.363  ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 7.318  ; 7.318  ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 7.586  ; 7.586  ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 7.311  ; 7.311  ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 7.829  ; 7.829  ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 7.582  ; 7.582  ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 6.948  ; 6.948  ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 7.325  ; 7.325  ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 6.780  ; 6.780  ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 7.750  ; 7.750  ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 7.626  ; 7.626  ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 7.152  ; 7.152  ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 7.458  ; 7.458  ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 6.782  ; 6.782  ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 6.796  ; 6.796  ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 7.451  ; 7.451  ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 7.054  ; 7.054  ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 7.376  ; 7.376  ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 7.020  ; 7.020  ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 6.726  ; 6.726  ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 8.370  ; 8.370  ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 7.004  ; 7.004  ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 7.255  ; 7.255  ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 7.706  ; 7.706  ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 7.860  ; 7.860  ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 7.962  ; 7.962  ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 7.962  ; 7.962  ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 7.783  ; 7.783  ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 7.712  ; 7.712  ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 7.441  ; 7.441  ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 7.396  ; 7.396  ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 7.173  ; 7.173  ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 7.158  ; 7.158  ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 7.196  ; 7.196  ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 7.205  ; 7.205  ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 6.974  ; 6.974  ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 7.215  ; 7.215  ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 6.966  ; 6.966  ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 7.219  ; 7.219  ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 7.189  ; 7.189  ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 7.663  ; 7.663  ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 7.701  ; 7.701  ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 7.663  ; 7.663  ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 8.585  ; 8.585  ; Rise       ; i_clk           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; addr_to_sram[*]   ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  addr_to_sram[0]  ; i_clk      ; 4.228 ; 4.228 ; Rise       ; i_clk           ;
;  addr_to_sram[1]  ; i_clk      ; 4.517 ; 4.517 ; Rise       ; i_clk           ;
;  addr_to_sram[2]  ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
;  addr_to_sram[3]  ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  addr_to_sram[4]  ; i_clk      ; 4.553 ; 4.553 ; Rise       ; i_clk           ;
;  addr_to_sram[5]  ; i_clk      ; 4.612 ; 4.612 ; Rise       ; i_clk           ;
;  addr_to_sram[6]  ; i_clk      ; 4.847 ; 4.847 ; Rise       ; i_clk           ;
;  addr_to_sram[7]  ; i_clk      ; 4.629 ; 4.629 ; Rise       ; i_clk           ;
;  addr_to_sram[8]  ; i_clk      ; 4.458 ; 4.458 ; Rise       ; i_clk           ;
;  addr_to_sram[9]  ; i_clk      ; 4.571 ; 4.571 ; Rise       ; i_clk           ;
;  addr_to_sram[10] ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
;  addr_to_sram[11] ; i_clk      ; 4.391 ; 4.391 ; Rise       ; i_clk           ;
;  addr_to_sram[12] ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  addr_to_sram[13] ; i_clk      ; 4.442 ; 4.442 ; Rise       ; i_clk           ;
;  addr_to_sram[14] ; i_clk      ; 4.278 ; 4.278 ; Rise       ; i_clk           ;
;  addr_to_sram[15] ; i_clk      ; 4.483 ; 4.483 ; Rise       ; i_clk           ;
;  addr_to_sram[16] ; i_clk      ; 4.526 ; 4.526 ; Rise       ; i_clk           ;
;  addr_to_sram[17] ; i_clk      ; 4.486 ; 4.486 ; Rise       ; i_clk           ;
; o_insn_vld        ; i_clk      ; 5.639 ; 5.639 ; Rise       ; i_clk           ;
; o_io_hex0[*]      ; i_clk      ; 3.815 ; 3.815 ; Rise       ; i_clk           ;
;  o_io_hex0[0]     ; i_clk      ; 3.952 ; 3.952 ; Rise       ; i_clk           ;
;  o_io_hex0[1]     ; i_clk      ; 3.934 ; 3.934 ; Rise       ; i_clk           ;
;  o_io_hex0[2]     ; i_clk      ; 3.954 ; 3.954 ; Rise       ; i_clk           ;
;  o_io_hex0[3]     ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_io_hex0[4]     ; i_clk      ; 3.834 ; 3.834 ; Rise       ; i_clk           ;
;  o_io_hex0[5]     ; i_clk      ; 3.815 ; 3.815 ; Rise       ; i_clk           ;
;  o_io_hex0[6]     ; i_clk      ; 3.821 ; 3.821 ; Rise       ; i_clk           ;
; o_io_hex1[*]      ; i_clk      ; 3.920 ; 3.920 ; Rise       ; i_clk           ;
;  o_io_hex1[0]     ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_hex1[1]     ; i_clk      ; 4.243 ; 4.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]     ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_io_hex1[3]     ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_io_hex1[4]     ; i_clk      ; 3.969 ; 3.969 ; Rise       ; i_clk           ;
;  o_io_hex1[5]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_io_hex1[6]     ; i_clk      ; 3.920 ; 3.920 ; Rise       ; i_clk           ;
; o_io_hex2[*]      ; i_clk      ; 3.997 ; 3.997 ; Rise       ; i_clk           ;
;  o_io_hex2[0]     ; i_clk      ; 4.198 ; 4.198 ; Rise       ; i_clk           ;
;  o_io_hex2[1]     ; i_clk      ; 4.168 ; 4.168 ; Rise       ; i_clk           ;
;  o_io_hex2[2]     ; i_clk      ; 4.294 ; 4.294 ; Rise       ; i_clk           ;
;  o_io_hex2[3]     ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_hex2[4]     ; i_clk      ; 4.217 ; 4.217 ; Rise       ; i_clk           ;
;  o_io_hex2[5]     ; i_clk      ; 4.250 ; 4.250 ; Rise       ; i_clk           ;
;  o_io_hex2[6]     ; i_clk      ; 3.997 ; 3.997 ; Rise       ; i_clk           ;
; o_io_hex3[*]      ; i_clk      ; 4.120 ; 4.120 ; Rise       ; i_clk           ;
;  o_io_hex3[0]     ; i_clk      ; 4.589 ; 4.589 ; Rise       ; i_clk           ;
;  o_io_hex3[1]     ; i_clk      ; 4.361 ; 4.361 ; Rise       ; i_clk           ;
;  o_io_hex3[2]     ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_hex3[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex3[4]     ; i_clk      ; 4.565 ; 4.565 ; Rise       ; i_clk           ;
;  o_io_hex3[5]     ; i_clk      ; 4.120 ; 4.120 ; Rise       ; i_clk           ;
;  o_io_hex3[6]     ; i_clk      ; 4.647 ; 4.647 ; Rise       ; i_clk           ;
; o_io_hex4[*]      ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_io_hex4[0]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex4[1]     ; i_clk      ; 4.233 ; 4.233 ; Rise       ; i_clk           ;
;  o_io_hex4[2]     ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_io_hex4[3]     ; i_clk      ; 4.095 ; 4.095 ; Rise       ; i_clk           ;
;  o_io_hex4[4]     ; i_clk      ; 4.119 ; 4.119 ; Rise       ; i_clk           ;
;  o_io_hex4[5]     ; i_clk      ; 4.161 ; 4.161 ; Rise       ; i_clk           ;
;  o_io_hex4[6]     ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
; o_io_hex5[*]      ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_io_hex5[0]     ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_hex5[1]     ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_io_hex5[2]     ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  o_io_hex5[3]     ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_io_hex5[4]     ; i_clk      ; 4.121 ; 4.121 ; Rise       ; i_clk           ;
;  o_io_hex5[5]     ; i_clk      ; 4.192 ; 4.192 ; Rise       ; i_clk           ;
;  o_io_hex5[6]     ; i_clk      ; 4.154 ; 4.154 ; Rise       ; i_clk           ;
; o_io_hex6[*]      ; i_clk      ; 3.993 ; 3.993 ; Rise       ; i_clk           ;
;  o_io_hex6[0]     ; i_clk      ; 4.122 ; 4.122 ; Rise       ; i_clk           ;
;  o_io_hex6[1]     ; i_clk      ; 4.227 ; 4.227 ; Rise       ; i_clk           ;
;  o_io_hex6[2]     ; i_clk      ; 3.993 ; 3.993 ; Rise       ; i_clk           ;
;  o_io_hex6[3]     ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_hex6[4]     ; i_clk      ; 4.277 ; 4.277 ; Rise       ; i_clk           ;
;  o_io_hex6[5]     ; i_clk      ; 4.260 ; 4.260 ; Rise       ; i_clk           ;
;  o_io_hex6[6]     ; i_clk      ; 4.178 ; 4.178 ; Rise       ; i_clk           ;
; o_io_hex7[*]      ; i_clk      ; 4.402 ; 4.402 ; Rise       ; i_clk           ;
;  o_io_hex7[0]     ; i_clk      ; 4.402 ; 4.402 ; Rise       ; i_clk           ;
;  o_io_hex7[1]     ; i_clk      ; 4.527 ; 4.527 ; Rise       ; i_clk           ;
;  o_io_hex7[2]     ; i_clk      ; 4.508 ; 4.508 ; Rise       ; i_clk           ;
;  o_io_hex7[3]     ; i_clk      ; 4.463 ; 4.463 ; Rise       ; i_clk           ;
;  o_io_hex7[4]     ; i_clk      ; 4.490 ; 4.490 ; Rise       ; i_clk           ;
;  o_io_hex7[5]     ; i_clk      ; 4.714 ; 4.714 ; Rise       ; i_clk           ;
;  o_io_hex7[6]     ; i_clk      ; 4.572 ; 4.572 ; Rise       ; i_clk           ;
; o_io_ledg[*]      ; i_clk      ; 4.346 ; 4.346 ; Rise       ; i_clk           ;
;  o_io_ledg[0]     ; i_clk      ; 4.675 ; 4.675 ; Rise       ; i_clk           ;
;  o_io_ledg[1]     ; i_clk      ; 4.708 ; 4.708 ; Rise       ; i_clk           ;
;  o_io_ledg[2]     ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_ledg[3]     ; i_clk      ; 4.346 ; 4.346 ; Rise       ; i_clk           ;
;  o_io_ledg[4]     ; i_clk      ; 4.800 ; 4.800 ; Rise       ; i_clk           ;
;  o_io_ledg[5]     ; i_clk      ; 4.487 ; 4.487 ; Rise       ; i_clk           ;
;  o_io_ledg[6]     ; i_clk      ; 4.987 ; 4.987 ; Rise       ; i_clk           ;
;  o_io_ledg[7]     ; i_clk      ; 4.747 ; 4.747 ; Rise       ; i_clk           ;
; o_io_ledr[*]      ; i_clk      ; 3.820 ; 3.820 ; Rise       ; i_clk           ;
;  o_io_ledr[0]     ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_ledr[1]     ; i_clk      ; 5.150 ; 5.150 ; Rise       ; i_clk           ;
;  o_io_ledr[2]     ; i_clk      ; 4.643 ; 4.643 ; Rise       ; i_clk           ;
;  o_io_ledr[3]     ; i_clk      ; 4.823 ; 4.823 ; Rise       ; i_clk           ;
;  o_io_ledr[4]     ; i_clk      ; 4.791 ; 4.791 ; Rise       ; i_clk           ;
;  o_io_ledr[5]     ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_ledr[6]     ; i_clk      ; 4.321 ; 4.321 ; Rise       ; i_clk           ;
;  o_io_ledr[7]     ; i_clk      ; 4.390 ; 4.390 ; Rise       ; i_clk           ;
;  o_io_ledr[8]     ; i_clk      ; 4.165 ; 4.165 ; Rise       ; i_clk           ;
;  o_io_ledr[9]     ; i_clk      ; 4.467 ; 4.467 ; Rise       ; i_clk           ;
;  o_io_ledr[10]    ; i_clk      ; 4.618 ; 4.618 ; Rise       ; i_clk           ;
;  o_io_ledr[11]    ; i_clk      ; 4.138 ; 4.138 ; Rise       ; i_clk           ;
;  o_io_ledr[12]    ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  o_io_ledr[13]    ; i_clk      ; 4.025 ; 4.025 ; Rise       ; i_clk           ;
;  o_io_ledr[14]    ; i_clk      ; 3.820 ; 3.820 ; Rise       ; i_clk           ;
;  o_io_ledr[15]    ; i_clk      ; 3.923 ; 3.923 ; Rise       ; i_clk           ;
;  o_io_ledr[16]    ; i_clk      ; 4.434 ; 4.434 ; Rise       ; i_clk           ;
; o_pc_debug[*]     ; i_clk      ; 3.785 ; 3.785 ; Rise       ; i_clk           ;
;  o_pc_debug[0]    ; i_clk      ; 4.387 ; 4.387 ; Rise       ; i_clk           ;
;  o_pc_debug[1]    ; i_clk      ; 4.152 ; 4.152 ; Rise       ; i_clk           ;
;  o_pc_debug[2]    ; i_clk      ; 3.803 ; 3.803 ; Rise       ; i_clk           ;
;  o_pc_debug[3]    ; i_clk      ; 4.127 ; 4.127 ; Rise       ; i_clk           ;
;  o_pc_debug[4]    ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[5]    ; i_clk      ; 4.084 ; 4.084 ; Rise       ; i_clk           ;
;  o_pc_debug[6]    ; i_clk      ; 4.242 ; 4.242 ; Rise       ; i_clk           ;
;  o_pc_debug[7]    ; i_clk      ; 4.135 ; 4.135 ; Rise       ; i_clk           ;
;  o_pc_debug[8]    ; i_clk      ; 4.099 ; 4.099 ; Rise       ; i_clk           ;
;  o_pc_debug[9]    ; i_clk      ; 4.241 ; 4.241 ; Rise       ; i_clk           ;
;  o_pc_debug[10]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_pc_debug[11]   ; i_clk      ; 4.347 ; 4.347 ; Rise       ; i_clk           ;
;  o_pc_debug[12]   ; i_clk      ; 4.125 ; 4.125 ; Rise       ; i_clk           ;
;  o_pc_debug[13]   ; i_clk      ; 4.706 ; 4.706 ; Rise       ; i_clk           ;
;  o_pc_debug[14]   ; i_clk      ; 3.887 ; 3.887 ; Rise       ; i_clk           ;
;  o_pc_debug[15]   ; i_clk      ; 4.108 ; 4.108 ; Rise       ; i_clk           ;
;  o_pc_debug[16]   ; i_clk      ; 3.853 ; 3.853 ; Rise       ; i_clk           ;
;  o_pc_debug[17]   ; i_clk      ; 4.293 ; 4.293 ; Rise       ; i_clk           ;
;  o_pc_debug[18]   ; i_clk      ; 4.210 ; 4.210 ; Rise       ; i_clk           ;
;  o_pc_debug[19]   ; i_clk      ; 4.009 ; 4.009 ; Rise       ; i_clk           ;
;  o_pc_debug[20]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_pc_debug[21]   ; i_clk      ; 3.855 ; 3.855 ; Rise       ; i_clk           ;
;  o_pc_debug[22]   ; i_clk      ; 3.826 ; 3.826 ; Rise       ; i_clk           ;
;  o_pc_debug[23]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
;  o_pc_debug[24]   ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
;  o_pc_debug[25]   ; i_clk      ; 4.109 ; 4.109 ; Rise       ; i_clk           ;
;  o_pc_debug[26]   ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  o_pc_debug[27]   ; i_clk      ; 3.785 ; 3.785 ; Rise       ; i_clk           ;
;  o_pc_debug[28]   ; i_clk      ; 4.588 ; 4.588 ; Rise       ; i_clk           ;
;  o_pc_debug[29]   ; i_clk      ; 3.925 ; 3.925 ; Rise       ; i_clk           ;
;  o_pc_debug[30]   ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
;  o_pc_debug[31]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
; sramcen           ; i_clk      ; 4.190 ; 4.190 ; Rise       ; i_clk           ;
; sramdq[*]         ; i_clk      ; 3.935 ; 3.935 ; Rise       ; i_clk           ;
;  sramdq[0]        ; i_clk      ; 4.386 ; 4.386 ; Rise       ; i_clk           ;
;  sramdq[1]        ; i_clk      ; 4.322 ; 4.322 ; Rise       ; i_clk           ;
;  sramdq[2]        ; i_clk      ; 4.306 ; 4.306 ; Rise       ; i_clk           ;
;  sramdq[3]        ; i_clk      ; 4.149 ; 4.149 ; Rise       ; i_clk           ;
;  sramdq[4]        ; i_clk      ; 4.113 ; 4.113 ; Rise       ; i_clk           ;
;  sramdq[5]        ; i_clk      ; 4.091 ; 4.091 ; Rise       ; i_clk           ;
;  sramdq[6]        ; i_clk      ; 4.012 ; 4.012 ; Rise       ; i_clk           ;
;  sramdq[7]        ; i_clk      ; 4.000 ; 4.000 ; Rise       ; i_clk           ;
;  sramdq[8]        ; i_clk      ; 4.043 ; 4.043 ; Rise       ; i_clk           ;
;  sramdq[9]        ; i_clk      ; 4.047 ; 4.047 ; Rise       ; i_clk           ;
;  sramdq[10]       ; i_clk      ; 3.943 ; 3.943 ; Rise       ; i_clk           ;
;  sramdq[11]       ; i_clk      ; 4.046 ; 4.046 ; Rise       ; i_clk           ;
;  sramdq[12]       ; i_clk      ; 3.935 ; 3.935 ; Rise       ; i_clk           ;
;  sramdq[13]       ; i_clk      ; 4.045 ; 4.045 ; Rise       ; i_clk           ;
;  sramdq[14]       ; i_clk      ; 4.022 ; 4.022 ; Rise       ; i_clk           ;
;  sramdq[15]       ; i_clk      ; 4.032 ; 4.032 ; Rise       ; i_clk           ;
; sramlbn           ; i_clk      ; 4.160 ; 4.160 ; Rise       ; i_clk           ;
; sramoen           ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
; sramubn           ; i_clk      ; 4.160 ; 4.160 ; Rise       ; i_clk           ;
; sramwen           ; i_clk      ; 4.582 ; 4.582 ; Rise       ; i_clk           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; i_clk      ; i_clk    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; i_clk      ; i_clk    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 1301  ; 1301 ;
; Unconstrained Output Ports      ; 153   ; 153  ;
; Unconstrained Output Port Paths ; 202   ; 202  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 09 11:03:21 2025
Info: Command: quartus_sta singlecycle -c singlecycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'singlecycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -29.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.471    -32522.799 i_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1383.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.497    -13621.446 i_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1383.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4617 megabytes
    Info: Processing ended: Sat Aug 09 11:03:22 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


