
<!-- saved from url=(0050)http://translate.googleusercontent.com/translate_f -->
<html><head><meta http-equiv="Content-Type" content="text/html; charset=UTF-8"></head><body><pre>微处理器软错误硬度双模冗余方法

双模式冗余（DMR​​）的逻辑数据路径与指令重启，在寄存器文件检测到错误（RF）回写呈现。 TheDMRRF允许使用奇偶校验检测RF进入半字节是在一个正确副本，而不是其他的SEU校正。检测和背出不正确的写数据也有所说明。设计硬化辐射（RHBD）电路的90纳米CMOS工艺实现。对DMR微架构中描述，包括流水线，错误处理和相关的硬件。重离子和质子测试验证的方法。实验测得的横截面和由于管道SET或射频SEU错误的示例被示出。临界节点间距和多个节点集合的缓解也有所说明。

双模冗余，纠错，辐射硬化，寄存器文件，时序逻辑电路，单粒子效应，软错误，总剂量。

引言

抗辐射加固是为商业地面系统和那些旨在恶劣的环境，如太空电子越来越重要。

A.单粒子效应

由于辐射引起的电荷收集软错误长期以来一直是记忆的一个主要问题。它是在规模VLSI电路越来越多的关注，由于减少了电流驱动和电容逻辑和存储节点和相对恒定的电荷沉积和收藏。这些因素结合起来以创建更长单一事件瞬变（套）和单一事件的可能性更大，在存储节点锁存干扰（SEU）[1]  -  [5]。软错误已经成为地面处理越来越困难，并保持对空间基础的电子严峻的问题。误差检测和校正（EDAC）已被用来保护大的存储器，例如，微处理器缓存多年，但是无效的保护数据路径的逻辑管道。此外，组可以影响控制逻辑，基本上从指定的行为，这可能导致在一个微处理器无意数据或操作改变电路的操作。

两个主要的方法进行硬化的逻辑是冗余的时间（时间的方法）和冗余空间（dualmodular和三模冗余，DMR和TMR，分别）。颞方法是简单的，但具有将大延迟的定时关键路径，实质上增加了建立时间的电路的缺点，无论是实现通过特殊工艺（通常电阻和电容）的元素[6]或通过设计辐射硬化（ RHBD）[7]，[8]。延迟必须超过最坏情况的单事件瞬态（SET）的持续时间，这对于体CMOS工艺已经测量超过1纳秒[2]  -  [4]。最后，除了对性能的影响，许多方案仍然易受时钟或控制逻辑错误[9]，[10]。

TMR已经实现在多个粒度，以检查从顺序元素[11]将板级[12]，[13]。既DMR和TMR可以实现时钟速率类似于商业微电路，但在芯片面积和增大的功率的成本。 DMR有33％的功率和面积优势的TMR，但不同于TMR哪里多数表决可用于校正时，正确的数据或控制信号不能被容易地确定。

B.注册文件

寄存器文件（RF）的是在高性能电路关键部件，特别是，微处理器。射频从标准SRAM中，该读出通常是单端分化，并且它们具有少至两到几十个读端口。此外，它们的尺寸要小得多，通常范围从32到256个条目。在微处理器中的射频驻留在ALU /旁路循环，在其中的操作数必须从RF读取的密钥关键时序路径，由ALU的改性，并随后在一个时钟周期中使用。

阿尔法21264微处理器使用两种射频，每个支撑解耦超标量数据通路[14]。打破了RF到允许四（全差分）读出端口为每个数据路径中的两个单元。回写在两个射频的操作是独立的，具有一个额外的时钟用于旁路从一个寄存器文件的结果到另一个，并且得到了支持无软错误检查机制。

加校验的90纳米安腾射频说明地面集成电路缓解软错误的重要性日益增加，特别是服务器[15]。这种设计增加了一个串行奇偶校验计算每个寄存器，与四个时钟延迟的写入之后，在此期间，寄存器是不受保护的。检查是静态的，但没有提供修复机制。 RF错误从而检测到，但无法纠正。

C.注册文件软错误缓解

在射频软错误保护的一个关键问题是在管道中的时间不够，即，关键时序路径，为EDAC计算在通往和来自RF的各个阶段。 EDAC也需要增加存储容量字节等级校正[16]，这是更接近DMR比没有冗余62.5％。更广泛的保护需要更深入的奇偶校验电路，增加四点差二分反转的关键时序路径。因此，射频更通常使用奇偶校验保护，这是快速产生，但只能allowerror检测。莫尔提出足够fastXY基于平价EDAC计划，允许其在射频[17]使用。然而，EDAC并不防止错误的数据或由其引起的SET操作，要么在RF中或在生产和消费驻留在RF数据的ALU /旁路电路。在130纳米CMOS工艺合成射频的分析表明，TMR具有相似的面积的影响，因为加入EDAC，而后者近似加倍存取时间[18]。 FPGA RF合成分析显示出更大的TMR的面积和性能的影响，但较好的硬度[19]。

D.应用这项工作的贡献

在设计和这里介绍的实验数据覆盖的逻辑适用于嵌入式5流水线级微处理器上实现主要是在DMR逻辑。该RF被使用的DMR，它允许数据路径结果检查在回写（WB）阶段，如图也可以实现。 1.数据路径结果可能是错误的，由于的SEU在DMR寄存器文件所存储的数据，或在RF读出路径或DMR数据通道逻辑集。使用DMR错误检测很容易，但是DMR是难以实施的，因为逻辑不能辨别哪个冗余副本的不正确。的SEU的RF中被修复在蚕食的基础上，通过从一个DMR副本拷贝正确的内容，另外，在此基础上有正确的校验。还支持背景RF擦洗。

幸运的是，在微处理器，不致力于结构状态流水线状态是投机性的，可以被丢弃。在本文提出的DMR电路中使用的方法是从已知的良好架构状态重新操作。关键是错误检测机器前投机状态致力于成为建筑的状态。在这项工作中使用，以验证该方法的测试芯片采用，其包括适合于高速微处理器和一个DMR射频为同一嵌入式CPU的ALU /旁通路径DMR数据路径。该铝/旁路逻辑和RF都通过在测试管芯中的TMR完全实现的测试​​发动机控制。

基本DMR方法研究已经发表，比照[13]，但不包括实验性或综合性的模拟结果。此外，该方案只允许类似于用于电路由时间技术保护一个时钟周期时间。这是第一次，本文介绍了一个完整的方法来DMR处理器ALU /旁路和RF数据路径的错误检查和恢复。 DMR检查是只在提交给结构状态，即执行在RF回写阶段，通过只从一个点重新启动指令最大限度地减少所需的检查电路和减少边界情况。该微架构和电路变化使高速，这表现在两个质子和重离子宽束测试都SET和SEU保护。

E.组织纸

第一节总结了之前硬化的方法，寄存器文件的要求，这项工作的贡献。第二节介绍了射频电路设计，以及如何硬度不慎SET写入和MBUS获得。第二节介绍了ALU旁路逻辑，电路和布局avoidMBUs，包括检查WB接口。实验测得的结果，这表明双方SEU和SET错误诱导缓解，在第三节进行了描述。第四节总结，总结的结果。

II。寄存器文件，电路与微架构

射频设计这里将多个微结构和电路级的方法，从DMR用于与数据路径的兼容性。 DMR解码器产生冗余读取和写入字线信号。全SEE保护由DMR结合，通过比特交织和奇偶大型关键节点的分离提供。奇偶校验提供错误检测; DMR允许一个副本提供干净的数据为SEU改正;交织防止多小区翻倒控制器（MCU）从导致不可校正的错误;意外的操作是由电路的方法预防。奇偶校验保护是基于蚕食。这允许最大可能的关键节点间隔，尽管在奇偶校验存储两倍的费用，但与在奇偶生成少一个异或门，并检查路径的优点。

Astandard加载 - 存储CPUwould有两个读端口和一个写端口，支持的ALU操作数和结果分别。参照图1，这样的设计增加了第三，即保留时间/路读端口用于读取的关于在下一周期WB阶段被覆盖的目标寄存器内容的副本。因此，如果重写射频店由于检测到的数据路径错误（SEU或设置），它可以被检测为WB正在进行取消了覆盖RF数据可以被恢复。因为DMR不指示哪个复制是错误的，原始数据被返回到射频，然后与非匹配结果的指令从流水线的开头重新启动。

最后，由于在RF状态是未知的，在通电时，处理器的控制逻辑追踪的小区是否已经被写入，也就是说，如果奇偶校验是有效的。这TMR逻辑验证奇偶校验由入门基础条目。

A.错误检测和操作

如所提到的，在目标微处理器，即更新该射频的所有数据路径操作检查DMR数据在RF。 TheWB发生，并且在事件的A和B复制的数据不匹配时，检测到的SEE导致在实际处理器的异常。请注意，没有足够的时间，以避免写的，但机器停转，保持不正确的状态进一步传播到结构状态，错误地写入值回退。

为了实现这一点，一个特定的异常类型，即请参见异常，增加了对检测到软错误。一个额外的指令，其中，当（在SEE异常处理程序）执行替换可能已损坏的值，是在备份寄存器文件（BURF）指令。该BURF指令取代了RF进入最后写入先前读出RT /路端口值。许多不同类型的软错误可能导致软错误异常，并且如果最后一条指令写在RF重置每个非WB操作，因为替换操作应该只发生，处理器标志被设置在每个WB和。此标志城门BURF执行。在用于实验验证的测试芯片，射频备份由一个等效的TMR测试引擎指令处理的，但动作是相同的。

图。 1，支票电路是显而易见的，在标有“A与B数据比较'块，检查了世行数据匹配，因此不能出错。相同的WB检查机制被用于检测当两个WWL副本中的一个被认定时发生写入字线（WWL）失配误差，但不是其他。此外，从保留时间/路端口读取所保存的值与细粒自校正逻辑来实现，如测试引擎。

例如，当检测器电路确定只有一个WWL被断言在一个写操作中，写也将失败。这条管道，然后停顿，以避免传播不正确的状态。然后在旨在被写入寄存器条目的现有值是restored-这个恢复正确现有射频架构状态。检测到错误的操作是随后重新开始与正确的数据。密钥恢复状态存储在自我修正的TMR电路[11]。类似地，如果WWLs之一被截断，这可能部分地写两个副本，从先前正确的架构状态开始在整个操作。此外，在A和B的数据不匹配的情况下，腐败可能已经从任何控制或数据通道逻辑SET或闭锁SEU。重新启动这些行动保护这个逻辑。表现为读字线软错误（RWL）的错误，如果他们影响数据读取，同样被纠正。

B.注册文件SEU恢复

该射频电路支持，其中射频奇偶校验组复制与正确的校验覆盖副本B，反之亦然版本，在两个时钟周期新的处理器指令。在目标处理器，一个附加处理器指令激活这个硬件，即，修通用寄存器（RGPR），在软件控制下。为了保持硬件简单，没有硬件联锁实现-NOP指令都需要提供第二个周期的修为。以这种方式，有可能的SEU损坏射频状态可以在64个时钟周期中检测出错误时（读取每个寄存器，然后写回的时间）进行修复。控制逻辑非常简单，只有当A平价是不正确的是副本覆盖，否则对B副本。影响两个副本同一奇偶校验组仅累积误差导致不可校正的错误，但由于在相同的奇偶单元之间大的物理分离轻咬这些可能是由于多种电离辐射粒子轰击。这些反过来，减轻由后台清理操作。由于在微处理器，专用寄存器用于特定的任务，例如，被保留用于堆栈指针等，有些是不经常使用的，由多个碰撞辐射粒子积累冷门邀请平价失败。影响A和B RF副本积累误差避免频繁允许擦洗。除了允许潜在不正确的数据进行备份出在检测到A和B的数据的副本之间的失配时，在RT /路读端口还允许伺机擦洗。

当前的WB级的指令在流水线阶段不会写在下一流水线级寄存器堆（例如，一个存储指令），则保留时间/路读端口用于读取一个寄存器，它是自动检查错误的奇偶校验电路。因此，所有的寄存器顺序地读出在执行正常的操作并行地转动的方式，并检查是否有错误（由通常的奇偶校验机制）。这种硬件擦洗机制最大限度地减少积累的罢工造成不可撤销错误的概率。的磨砂投机使用RT /路端口，当不需要由指令写回到RF它。

C.电路设计和时序

射频单元设计不同于在常规的动态RF在于写操作需要的两个同时断言WWLs-这减轻无意的可能性写入由于控制逻辑将射频位置（参照图2的（a））。一个写的字线，WWLA，由A管道复制控制，而WWLB由B管道电路的控制。因此，一看清单作为一个控制错误传播到射频可以在不影响射频结构状态。读出的是常规的，排出的动态读位线（RBL）如果电池状态是逻辑“1”。两个读出端口被连接到电池的一侧，和一个到另一个，以增加的最小存储节点电容，这会支配在细胞SEU硬度。

设定主导锁存缔结读取路径，呈现出静态时借款输出到周围的电路。虽然速度快，多米诺RBL的节点很容易受到套，证明辐射试验（见第三节）。模拟射频操作的波形，使用具有充分提取的寄生网表示于图。 3.寄生参数提取流程采用了专有的Calibre流程，正确型号的晶体管颈部米勒和栅极电容。有效沟道长度和宽度的计算方法是来自于[20]​​。线路速度堪比商业设计，除了更大的WL装载的DMR设计，由于因交织DMR通过阵列较长的路线。正确的写和读操作显示在图10的头两个时钟周期的定时。 3.在第三时钟周期，对WWLB错误单WWL断言，没有相应的WWLA断言被示出。在随后的误差检测结果信号WL错误上升，如图所示。

不正确白平衡数据和冗余WWL断言由一个人的捕多米诺电路（参照图4）相似，在我们之前的RHBD缓存[21]用于检测。时钟电路斩延时边翻，使选中的状态后，时钟上升沿控制这样的状态转换来解决（参见图1）。相同的延迟被​​用来产生一个脉冲预充电，从而不再需要一个动态静态转换器闩锁。 D2的多米诺ERRA和ERRB信号被排出为被检查的输入端之间任何瞬态不匹配。完整的门将持有，即使不匹配瞬间短的状态。

D.注册文件布局

在充分的TID保护射频小区布局示于图。图2（b）。不同于射频细胞中[17]，它使​​用了基于预放电的PMOS细胞以最小化RHBD大小在速度为代价，这种电池使用常规的NMOS晶体管。 NMOS晶体管为主布局的更大尺寸的增加存储节点分离。为了有效地使用该小区宽度，PMOS晶体管共用一个短的N阱与相邻槽，如图所示。读出的下拉晶体管锥形的最高速度和最低RBL电容。所有关键的NMOS节点通过由环形装置包围的扩散驱动，减少电荷收集区和最小化电容性负载，因此功耗，例如，图4中的射频单元的存储节点。图2（c）。

整个RF布局示出了比特交织示于图。 5.译码器是空间分离，如图所示，以防止一个查阅从同时破坏两个副本，因为它是绝对必要的WWLs不被错误认定的方式相同。以相同的方式，两个不正确的RWL断言是相同的将通过ALU的两个副本发送相同的不正确的数据，并且将不会被检测为在WB错误。

E.测试芯片设计

图。图6示出必要的测试芯片管道重点在占据管道的E级的射频ALU /旁路回路。测试芯片电路和一个实际的处理器之间的主要区别是，后者包括一个移位器和逻辑单元。该ALU和RF通过内置可编程测试引擎完全TMR逻辑和细粒度的校正[11]实施控制。

该测试芯片上的可信代工90纳米批量CMOS制造工艺实现的。测试芯片显微照片与测试电路重叠包括图。 7. TMR测试引擎具有四个流水线级，并通过一个64项的40位指令存储器，32项的40位地址存储器，以及一个32项的36位数据存储器进行控制。所有这些记忆都实现细粒度局部误差校正寄存器文件。测试引擎限制了电路的速度至约250兆赫。通过提供未硬化PLL代工产生时钟。

三。参考测试结果

A. SEE测试

宽束离子试验包括两种基本类型，静态射频和动态RF /铝/旁路测试。前者锻炼射频存储器静态，即没有在操作中，数据路径，以确定射频SEU和SET特性。被测件（DUT）的装置是一个子卡，通过FPGA主板​​连接到和控制。后者在测试速度记录的错误。该FPGA通过一个USB连接器，例如PC进行通信，用户命令下发送错误日志。

在静态试验中的RF中写入全部为0的，全部为1或棋盘图案。该RF，然后连续地由测试发动机读取。在出现错误的情况下，加厚存储的数据被校正和测试继续到下一个位置。一个集，想必在RF动态读位线电路，地址或解码，如果最初读数据是不正确的，但是在随后的读出正确的检测。两个副本读取在这些试验中，这反映实际的DMR处理器操作，其中每个冗余数据路径/控制复制接收从射频选中和未校正的数据字。然而，只有一个读出端口被使用。

动态测试​​利用射频WB检查电路来表征数据路径检查功能。在这些测试中，DMR Kogge酒店 - 石加法器，完整的输入和输出旁路
如将出现在一个标准的微处理器路径执行对RF数据的算术运算。作为副作用，由数据路径中产生的错误类型可以检查。因此，这些测试允许的SET极大地损坏一个拷贝，由于因携带传播错误，或不正确的功能或绕过由于控制在一个DMR管道套复印件瞬变的加法电路前缀破坏最高位。当在这些试验中，它具有奇偶校验关闭传播更多的错误到数据路径中检测到错误，则检查类型被记录。这些要么是'白平衡错误“表示A和BWB数据不匹配，或WL错误，这表明WWL检查发现WWL断言差异。在这点上，测试发动机被重新加载到转储射频内容。这允许累积RF的SEU进行审查。然后，将RF修复和动态测试恢复。

测试的日志的例子示于图。 8.输出数据被解压缩和解码的个人计算机，使得位的位置，并对应条目被映射（图8的（a））。所有位，包括校验位，都被视为在静态测试数据。一个MCU可以被确定为好，因为每个检验合格有一个8位的时间戳。图。 8（b）示出的记录在一个测试集故障地图。 SET心烦，影响许多位中的动态测试的一个例子，示于图。图8（c）。这里，由于错配限于字最显著位，我们推测，加法器前缀电路传播的SET，尽管闩SEU可能已经罪魁祸首。无论如何，一个错误通过组合逻辑传播的潜在影响是显而易见的。一个MCU，在全速测试包括检测图。 8（d）所示。由于存储位是不相邻，这种假定在数据路径DMR文案起源。这是可纠正由RF奇偶基于修复机制，尽管这种写入是在A后节录并检测B不匹配。

B.重离子测试

在劳伦斯伯克利实验室的88查阅测试设备进行重离子测试。硼，氧，氖，氩，以及铜离子与名义（垂直入射）线性能量为0.89，2.19，3.49，9.74，和21.17兆电子伏 - 厘米/毫克的角度范围从0（正常）转移（LET）至70分别使用。主要是在100兆赫和200兆赫在V = 1，1.2和1.4 V在角度进行检测，光束瞄准的方向为哪些MBUS将是最有可能的（在整个字）。该PLL离子测试期间屏蔽。注量为2（10），10和流量为10至10个离子/厘米/在大多数这些试验的第

实验测得的RF位横截面和有效的LET（LET）示于图。 9.自邻近最小的PMOS晶体管在存储锁存器所使用的，阈LET低。然而，比RHBD SRAM单元在相同的过程[21]，这是由于驱动该读端口的晶体管的高负载电容大。单片机程度是一比特所记录的SEU的90％以上。最长的程度为两个比特。

芯片级截面，氩离子与名义（垂直入射）LET = 12.89兆电子伏 - 厘米/毫克，示于图。 10.标有“白平衡错误”的条表示的A / B副本不一致检测触发的RF场。该SEU条表示只射频错误，没有检测到的错误，即积累了冷门的最初原因。白平衡错误MBUS被示出，并且如预期是比较常见的，因为这是在数据路径中的SET如何被检测。在“MBU”列显示多个单元，其中2位冷门为主，如静力试验的冷门。

C.质子测试

49.3和13.5兆电子伏质子束的能量被使用。而与PLL测试进行，大多数测试在60MHzusing锁相环旁路模式下进行的，因为锁相环翻转会导致测试芯片故障由于恶劣的时钟和锁相环难以从质子撞击到屏蔽。测试是在速度运行与PLL高达250 MHz，但记录了一些诱导（大概时钟不高兴）总故障与PLL上。

对于大多数RF测试总积分通量为5质子/厘米。通量为2.3至8.9质子/厘米/秒。为49.3兆电子伏的质子能量，所测量的细胞（每比特）用于RF的静态SEU测试截面分别为3.71（10）厘米，2.68（10）厘米1.12厘米和V分别。类似的反应，测定全0和全1的图案。这是意料之中的，因为射频可打在两侧和小区容量相对均衡。观察只对读所有1的情况下，但只有在一个测试，因此具有非常低的剖面集。

为13.5兆电子伏的质子束的能量，所测量的小区截面射频静态SEU测试为1.07（10）厘米，8.98（10）厘米，并在V = 1，1.2和1.4 V. 1.72（10）厘米，分别。微控制器是罕见的，最长的冷门程度是两位。从动态测试横截面图。 11在不同V电源电压和质子能量。在低能量略有下降与电源电压，并减少横截面是显而易见的。

D.分析

仅一个RF端口用于在静态测试，并因此RBL只能翻倒时数据将都保留了RBL高。因此，在离子检测超过98％的套进行检测与逻辑“1”存储，导致我们得出结论，在动态RBLs的主导射频设定的横截面（参见图8的（b））。在质子测试集被与逻辑在细胞只检测到“1”。倾倒检测到动态错误之后的RF状态的时间为13.7秒。这可能也允许一些额外的误差累积（在图10和11报告为SEU）。

数据证实，所提出的DMR加强技术将是有效的。 SEU单片机程度远低于临界节点间距。虽然许多位错误（代表一个潜在的大当量MCU程度）在动态测试中进行检测，只发生在一个，例如，在A，但不是B，复制许多位错误。无论如何，这些操作是重新启动。不可纠正的错误，指出在高通量一些质子测试。类似的错误产生于重离子检测当PLL没有屏蔽，但不与PLL屏蔽正确定位，并由此归因于时钟失常，导致建立时间故障。我们依赖于铸造的IP PLL非冗余旁通机构，所以不能确定是否错误是由于时钟集或误差积累。

IV。总结和结论

本文描述了一个DMR方法微处理器数据路径和射频硬化，能够商用微处理器的速度。应用于只在RF写回，并在之前的世行擦洗操作错误检测是简单，并且能够减轻任何数据路径集，包括那些在控制逻辑。

而这里介绍的设计有两个DMR数据路径和射频逻辑，复制只有后者是适用于商业的设计。缺乏DMR数据路径和控制信号的删除集保护，但是当连接到基于奇偶修复机制，以最小的定时冲击提供SEU保护。

致谢

作者要感谢大卫·佩蒂特和拉胡尔Shringarpure他们对射频实施宝贵贡献。

DMR射频配置显示读写端口的连接，包括反馈到RT / RD写端口使用在副本中有良好的奇偶校验数据覆盖数据在其他副本一个奇偶校验错误纠错。校正是通过蚕食，因此在这两个RF输入比特可以被打破，只要任何蚕食的两个副本都没有。在A和B WB数据不匹配都陷入输入到RF，拖延处理器重新启动与干净的建筑状态。

示出的双WWL晶体管方框SET诱导写入射频单元电路（a）中。小区布局呈现环形NMOS晶体管和保护环的TID免疫力;相邻的非矩形单元共用的N阱（b）中。环形晶体管的内部节点敏感地看到，外部为VSS。非常小的存储单元面积的收集电荷引起SEU（c）中。常规的两边缘的PMOS拉起晶体管和N阱是显而易见的。

模拟波形，采用完全提取的版图网表，显示了RF操作和速度。在第一时钟周期示出了正确的写入。在第二时钟周期是读。在下一个时钟周期示出了WL错误检测。冗余WWL跳棋检测到短路或丢失WL说法，不正确的WL断言一个拷贝，甚至因缺少时钟。的错误传播并且在时间中检测到失速的管道，在下一时钟边沿进行恢复。

冗余写入WL检查电路实际上是两个Domino（一个人的追赶）NOR门。完整的饲养员允许伪静态行为和延迟发生器（椭圆形）推迟检查，以使两个版本来解决。输出是合格与射频写操作。由于未能断言ACLK或BCLK需要因控制组冗余版本也将无法断言控制的写WL。

第三个进入40位RHBD DMR射频与校验组交错（彩色编码）和一个奇偶校验组的A和B复制位布局，黑概述了布局，以显示15细胞（67.2微米）的关键节点分离。相似地间隔DMR（A和B复印件）WL解码器也很明显。

该测试芯片管道射频，ALU /旁路回路各地处理器流水线相匹配。该电路被控制，并通过使用全TMR在每个流水线级局部校正测试引擎检查。

测试芯片显微照片与测试芯片的布局覆盖; RF和ALU /旁路电路被绘出和标记。模具为3.75 MM /侧。

代表测量误差打乱类型作为记录在测试：1比特射频的SEU在全0试验（a），并在所有的1的测试中，电话机，其中我们假设是动态的BL放电（b）中。 Multi-bit upset of one of the DMR copies, while running the ALU/RF bypass loop due to ALU SET (c). A multi-bit error to one copy, demonstrating an error that can be fixed using the SEU repair mechanism- the B copy of entry 23 has no errors (d). A ‘.’ indicates 1 to 0, and a ‘*’ denotes 0 to 1 errors, respectively. (a) SEU RF errors, (b) SET RF errors, (c) Multi-bit upset, (d) Multiple cell errors in one RF copy that can be repaired.

Measured RF bit cell heavy ion cross section as determined by static testing, constantly reading the RF locations and writing back erroneous values at Vdd = 12V.

Measured RF and ALU/bypass circuit heavy ion cross section from dynamic testing exercising both at Vdd = 12V and LET=12.89 MeV-cm /mg (40 angle). WB error and WL error refer to how the initial error was detected; SEU refers to other errors inside the RF when the contents were dumped; scrubbing was not run, but writes naturally update some RF contents.

Measured RF and ALU/bypass circuit proton cross section from dynamic testing exercising both at multiple proton energies and VDD. WB error and WL error refer to how the initial error was detected; Accumulated SEU refers to other (SEU) errors inside the RF when the contents were dumped.


</pre></body></html>