Port
io_BMC_I2C9_PAL_M_SDA1_R;3
io_BMC_I2C9_PAL_M_SDA_R;3
io_PAL_BP1_PWR_ON_R;3
io_PAL_BP2_PWR_ON_R;3
o_BIOS0_RST_N_R;2
o_BIOS1_RST_N_R;2
o_CK440_SS_EN_R;2
o_CPLD_M_S_EXCHANGE_S1_R;2
o_CPLD_M_S_EXCHANGE_S3_R;2
o_CPLD_M_S_EXCHANGE_S4_R;2
o_CPLD_M_S_EXCHANGE_S5_R;2
o_CPLD_M_S_SGPIO1_CLK_R;2
o_CPLD_M_S_SGPIO1_LD_N_R;2
o_CPLD_M_S_SGPIO1_MOSI_R;2
o_CPLD_M_S_SGPIO_CLK_R;2
o_CPLD_M_S_SGPIO_LD_N_R;2
o_CPLD_M_S_SGPIO_MOSI_R;2
o_CPU0_D0_SE_RECOVERY_R;2
o_CPU0_D0_SOFT_SHUTDOWN_INT_N;2
o_CPU0_D1_SE_RECOVERY_R;2
o_CPU0_D1_SPIO_MOSI;2
o_CPU0_D0123_SOCKET_ID_R;2
o_CPU0_I2C_TRAN_EN_R;2
o_CPU0_PE2_RST_N_R;2
o_CPU0_PE3_RST_N_R;2
o_CPU0_POR_N_R;2
o_CPU0_SB_EN_R;2
o_CPU1_D0_SE_RECOVERY_R;2
o_CPU1_D0_SOFT_SHUTDOWN_INT_N;2
o_CPU1_D1_SE_RECOVERY_R;2
o_CPU1_D0123_SOCKET_ID_R;2
o_CPU1_I2C_TRAN_EN_R;2
o_CPU1_PE1_RST_N_R;2
o_CPU1_PE2_RST_N_R;2
o_CPU1_POR_N_R;2
o_CPU1_SB_EN_R;2
o_FT_CPU0_SCP_BOOT_FROM_FLASH_R;2
o_FT_CPU1_SCP_BOOT_FROM_FLASH_R;2
o_P1V8_STBY_CPLD_EN_R;2
o_P5V_USB_MB_DOWN_EN_R;2
o_P5V_USB_MB_UP_EN_R;2
o_PAL_88SE9230_RST_N_R;2
o_PAL_BMC_PERST_N_R;2
o_PAL_BMC_SRST_R;2
o_PAL_CK440_PWRDN_N_R;2
o_PAL_CPU0_D0_VPH_1V8_EN;2
o_PAL_CPU0_D0_VP_0V9_EN;2
o_PAL_CPU0_D1_VPH_1V8_EN;2
o_PAL_CPU0_D1_VP_0V9_EN;2
o_PAL_CPU0_DDR_VDD_EN_R;2
o_PAL_CPU0_NVME_ALERT_N_R;2
o_PAL_CPU0_P1V8_EN_R;2
o_PAL_CPU0_PLL_P1V8_EN_R;2
o_PAL_CPU0_VDDQ_EN_R;2
o_PAL_CPU0_VDD_CORE_EN_R;2
o_PAL_CPU0_VR8_RESET_R;2
o_PAL_CPU0_VR_SELECT_N_R;2
o_PAL_CPU1_D0_VPH_1V8_EN;2
o_PAL_CPU1_D0_VP_0V9_EN;2
o_PAL_CPU1_D1_VPH_1V8_EN;2
o_PAL_CPU1_D1_VP_0V9_EN;2
o_PAL_CPU1_DDR_VDD_EN_R;2
o_PAL_CPU1_NVME_ALERT_N_R;2
o_PAL_CPU1_P1V8_EN_R;2
o_PAL_CPU1_PLL_P1V8_EN_R;2
o_PAL_CPU1_VDDQ_EN_R;2
o_PAL_CPU1_VDD_CORE_EN_R;2
o_PAL_CPU1_VR8_RESET_R;2
o_PAL_CPU1_VR_SELECT_N_R;2
o_PAL_DPLL_GPIO0_R;2
o_PAL_DPLL_GPIO1_R;2
o_PAL_DPLL_INIT_R;2
o_PAL_DPLL_RESET_R;2
o_PAL_FAN0_PWM_R;2
o_PAL_FAN1_PWM_R;2
o_PAL_FAN2_PWM_R;2
o_PAL_FAN3_PWM_R;2
o_PAL_FAN_FAIL_LED0_R;2
o_PAL_FAN_FAIL_LED1_R;2
o_PAL_FAN_FAIL_LED2_R;2
o_PAL_FAN_FAIL_LED3_R;2
o_PAL_FAN_NRML_LED0_R;2
o_PAL_FAN_NRML_LED1_R;2
o_PAL_FAN_NRML_LED2_R;2
o_PAL_FAN_NRML_LED3_R;2
o_PAL_P3V3_STBY_RST_R;2
o_PAL_P5V_STBY_EN_R;2
o_PAL_P12V_CPU0_VIN_EN_R;2
o_PAL_P12V_CPU1_VIN_EN_R;2
o_PAL_P12V_DISCHARGE_R;2
o_PAL_P12V_FAN0_EN_R;2
o_PAL_P12V_FAN1_EN_R;2
o_PAL_P12V_FAN2_EN_R;2
o_PAL_P12V_FAN3_EN_R;2
o_PAL_P12V_RISER1_VIN_EN_R;2
o_PAL_P12V_RISER2_VIN_EN_R;2
o_PAL_PS1_P12V_ON_R;2
o_PAL_PS2_P12V_ON_R;2
o_PAL_PVCC_HPMOS_CPU_EN_R;2
o_PAL_PWR_LOM_EN_R;2
o_PAL_REAT_BP_EFUSE_EN_R;2
o_PAL_RISER1_PWR_EN_R;2
o_PAL_RISER2_PWR_EN_R;2
o_PAL_RISER2_SWITCH_EN;2
o_PAL_RST_CPU0_VPP_N_R;2
o_PAL_RST_CPU1_VPP_N_R;2
o_PAL_RTC_SELECT_N;2
o_PAL_SYS_EEPROM_BYPASS_N_R;2
o_PAL_TDO;2
o_PAL_UPD_VCC_3V3_EN_R;2
o_PAL_VCC_1V1_EN_R;2
o_PAL_WX1860_NRST_R;2
o_PAL_WX1860_PERST_R;2
o_PWR_88SE9230_P1V0_EN_R;2
o_PWR_88SE9230_P1V8_EN_R;2
i_BMC_I2C9_PAL_M_SCL1_R;1
i_BMC_I2C9_PAL_M_SCL_R;1
i_BMC_JTAGM_NTRST_R;1
i_BMC_RESERVE_0;1
i_BMC_RESERVE_1;1
i_BMC_RESERVE_2;1
i_BMC_RESERVE_3;1
i_BMC_RESERVE_4;1
i_BMC_RESERVE_5;1
i_BMC_RESERVE_6;1
i_BMC_RESERVE_7;1
i_BMC_RESERVE_8;1
i_BMC_RESERVE_9;1
i_BMC_RESERVE_10;1
i_BMC_RESERVE_11;1
i_BMC_RESERVE_12;1
i_BMC_RESERVE_13;1
i_BMC_RESERVE_14;1
i_BMC_RESERVE_15;1
i_BMC_RESERVE_16;1
i_BMC_RESERVE_17;1
i_BMC_RESERVE_18;1
i_BMC_RESERVE_19;1
i_CLK_PAL_IN_25M;1
i_CPLD_M_S_EXCHANGE_S2_R;1
i_CPLD_M_S_SGPIO1_MISO;1
i_CPLD_M_S_SGPIO_MISO;1
i_CPU0_BOARD_TEMP_OVER_R;1
i_CPU0_D0_BIOS_OVER;1
i_CPU0_D0_CRU_RST_OK;1
i_CPU0_D0_DOWN_GPIO8_RST_N;1
i_CPU0_D0_GPIO_PORT0_R;1
i_CPU0_D0_GPIO_PORT1_R;1
i_CPU0_D0_GPIO_PORT2_R;1
i_CPU0_D0_GPIO_PORT3_R;1
i_CPU0_D0_GPIO_PORT4_R;1
i_CPU0_D0_GPIO_PORT5_R;1
i_CPU0_D0_GPIO_PORT6_R;1
i_CPU0_D0_GPIO_PORT7_R;1
i_CPU0_D0_GPIO_PORT9_R;1
i_CPU0_D0_GPIO_PORT10_R;1
i_CPU0_D0_MEMORY_POWER_INT_N;1
i_CPU0_D0_PCIE_RST;1
i_CPU0_D0_PEU_PREST_0_N_R;1
i_CPU0_D0_PEU_PREST_1_N_R;1
i_CPU0_D0_PEU_PREST_2_N_R;1
i_CPU0_D0_PEU_PREST_3_N_R;1
i_CPU0_D0_PWR_CTR0_R;1
i_CPU0_D0_PWR_CTR1_R;1
i_CPU0_D1_CRU_RST_OK;1
i_CPU0_D1_PCIE_RST;1
i_CPU0_D1_PEU_PREST_0_N_R;1
i_CPU0_D1_PEU_PREST_1_N_R;1
i_CPU0_D1_PEU_PREST_2_N_R;1
i_CPU0_D1_PEU_PREST_3_N_R;1
i_CPU0_D1_PWR_CTR0_R;1
i_CPU0_D1_PWR_CTR1_R;1
i_CPU0_D1_SPIO_CS;1
i_CPU0_D1_SPIO_MISO_R;1
i_CPU0_D1_SPIO_SCK;1
i_CPU0_RST_VPP_I2C_N;1
i_CPU0_VR8_CAT_FLT;1
i_CPU0_VR_ALERT_N_R;1
i_CPU1_BOARD_TEMP_OVER_R;1
i_CPU1_D0_BIOS_OVER;1
i_CPU1_D0_CRU_RST_OK;1
i_CPU1_D0_DOWN_GPIO8_RST_N;1
i_CPU1_D0_MEMORY_POWER_INT_N;1
i_CPU1_D0_PCIE_RST;1
i_CPU1_D0_PEU_PREST_0_N_R;1
i_CPU1_D0_PEU_PREST_1_N_R;1
i_CPU1_D0_PEU_PREST_2_N_R;1
i_CPU1_D0_PEU_PREST_3_N_R;1
i_CPU1_D0_PWR_CTR0_R;1
i_CPU1_D0_PWR_CTR1_R;1
i_CPU1_D1_CRU_RST_OK;1
i_CPU1_D1_PCIE_RST;1
i_CPU1_D1_PEU_PREST_0_N_R;1
i_CPU1_D1_PEU_PREST_1_N_R;1
i_CPU1_D1_PEU_PREST_2_N_R;1
i_CPU1_D1_PEU_PREST_3_N_R;1
i_CPU1_D1_PWR_CTR0_R;1
i_CPU1_D1_PWR_CTR1_R;1
i_CPU1_RST_VPP_I2C_N;1
i_CPU1_VR8_CAT_FLT;1
i_CPU1_VR_ALERT_N_R;1
i_CPU01_TIMER_FORCE_START;1
i_FAN0_PRSNT_N;1
i_FAN1_PRSNT_N;1
i_FAN2_PRSNT_N;1
i_FAN3_PRSNT_N;1
i_FAN_TACH_0_D;1
i_FAN_TACH_1_D;1
i_FAN_TACH_2_D;1
i_FAN_TACH_3_D;1
i_FAN_TACH_4_D;1
i_FAN_TACH_5_D;1
i_FAN_TACH_6_D;1
i_FAN_TACH_7_D;1
i_FRONT_PAL_INTRUDER;1
i_INTRUDER_CABLE_INST_N;1
i_MNG_GPIO_0_PCIE_R;1
i_P1V8_STBY_CPLD_PG;1
i_PAL_88SE9230_WAKE_N;1
i_PAL_BMCUID_BUTTON_R;1
i_PAL_BMC_CARD_PRSNT_N;1
i_PAL_BMC_INT_N;1
i_PAL_BP1_AUX_PG;1
i_PAL_BP1_CPU_1P2P;1
i_PAL_BP1_PRSNT_N;1
i_PAL_BP2_AUX_PG;1
i_PAL_BP2_CPU_1P2P;1
i_PAL_BP2_PRSNT_N;1
i_PAL_CPU0_D0_VPH_1V8_PG;1
i_PAL_CPU0_D0_VP_0V9_PG;1
i_PAL_CPU0_D1_VPH_1V8_PG;1
i_PAL_CPU0_D1_VP_0V9_PG;1
i_PAL_CPU0_DDR_VDD_PG;1
i_PAL_CPU0_DIMM_PWRGD_F;1
i_PAL_CPU0_P1V8_PG;1
i_PAL_CPU0_PLL_P1V8_PG;1
i_PAL_CPU0_TMP_ALERT_N;1
i_PAL_CPU0_VDDQ_P1V1_PG;1
i_PAL_CPU0_VDD_VCORE_P0V8_PG;1
i_PAL_CPU0_VR_PMALT_R;1
i_PAL_CPU1_D0_VPH_1V8_PG;1
i_PAL_CPU1_D0_VP_0V9_PG;1
i_PAL_CPU1_D1_VPH_1V8_PG;1
i_PAL_CPU1_D1_VP_0V9_PG;1
i_PAL_CPU1_DDR_VDD_PG;1
i_PAL_CPU1_DIMM_PWRGD_F;1
i_PAL_CPU1_P1V8_PG;1
i_PAL_CPU1_PLL_P1V8_PG;1
i_PAL_CPU1_TMP_ALERT_N;1
i_PAL_CPU1_VDDQ_P1V1_PG;1
i_PAL_CPU1_VDD_VCORE_P0V8_PG;1
i_PAL_CPU1_VR_PMALT_R;1
i_PAL_DB_GPIO0_R;1
i_PAL_DB_GPIO1_R;1
i_PAL_DB_GPIO2_R;1
i_PAL_DB_GPIO3_R;1
i_PAL_DB_GPIO4_R;1
i_PAL_DB_GPIO5_R;1
i_PAL_DB_ON_N_R;1
i_PAL_DB_PRSNT_N_R;1
i_PAL_DPLL_GPIO2_R;1
i_PAL_DPLL_GPIO3_R;1
i_PAL_DPLL_GPIO4_R;1
i_PAL_DPLL_GPIO5_R;1
i_PAL_DPLL_RRSNT_R;1
i_PAL_MAIN_PWR_OK;1
i_PAL_M_DONE;1
i_PAL_M_INITN;1
i_PAL_M_JTAGEN;1
i_PAL_M_PROGRAM_N;1
i_PAL_M_SN;1
i_PAL_P3V3_STBY_PGD;1
i_PAL_P5V_STBY_PGD;1
i_PAL_P12V_CPU0_VIN_FLTB;1
i_PAL_P12V_CPU0_VIN_PG;1
i_PAL_P12V_CPU1_VIN_FLTB;1
i_PAL_P12V_CPU1_VIN_PG;1
i_PAL_P12V_FAN0_FLTB;1
i_PAL_P12V_FAN0_PG;1
i_PAL_P12V_FAN1_FLTB;1
i_PAL_P12V_FAN1_PG;1
i_PAL_P12V_FAN2_FLTB;1
i_PAL_P12V_FAN2_PG;1
i_PAL_P12V_FAN3_FLTB;1
i_PAL_P12V_FAN3_PG;1
i_PAL_PGD_88SE9230_P1V8;1
i_PAL_PGD_88SE9230_VDD1V0;1
i_PAL_PGD_P12V_DROOP;1
i_PAL_PGD_P12V_STBY_DROOP;1
i_PAL_PS1_ACFAIL;1
i_PAL_PS1_DCOK;1
i_PAL_PS1_PRSNT;1
i_PAL_PS1_SMB_ALERT_TO_FPGA;1
i_PAL_PS2_ACFAIL;1
i_PAL_PS2_DCOK;1
i_PAL_PS2_PRSNT;1
i_PAL_PS2_SMB_ALERT_TO_FPGA;1
i_PAL_REAT_BP_EFUSE_OC;1
i_PAL_REAT_BP_EFUSE_PG;1
i_PAL_RTC_INTB;1
i_PAL_TCK;1
i_PAL_TDI;1
i_PAL_TMP1_ALERT_N;1
i_PAL_TMP2_ALERT_N;1
i_PAL_TMP3_ALERT_N;1
i_PAL_TMS;1
i_PAL_UPD72020_VCC_ALART;1
i_PAL_USB_UPD1_OCI1B;1
i_PAL_USB_UPD1_OCI2B;1
i_PAL_VCC_1V1_PG;1
i_SMB_PEHP_CPU0_3V3_ALERT_N;1
i_SMB_PEHP_CPU1_3V3_ALERT_N;1
i_TPM_MODULE_PRSNT_N;1

Inst
UID_Function_u0/Edge_Detect_U2/r_signal_a;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
GRS_INST;GTP_GRS
Pin
GRS_N;1

Inst
N66;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N67;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N68;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N69;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N592_7;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N592_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N704_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N711;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N721_mux5_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N721_mux5_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N721_mux5_10;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N721_mux26_5;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N721_mux26_9;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N721_mux26_23;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N723_mux2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N723_mux11;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N723_mux22_3_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N724_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N724_12;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N724_14;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N724_17;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N729_mux6;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N729_mux9;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N729_mux12;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N729_mux22;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N731_mux18;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N731_mux25;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N732_1_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N758_mux5_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N758_mux27_11;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N758_mux27_12;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N758_mux27_14;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N758_mux27_15;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N758_mux27_17;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N758_mux27_20;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N760_mux2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N760_mux9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N760_mux13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N760_mux22_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N760_mux23;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N760_mux27_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N766_mux4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N766_mux8_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N766_mux13_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N766_mux16;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N766_mux20;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N768_mux15_2;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N768_mux18;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N769_2_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N789;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N792;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N799_mux28_12;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N799_mux28_13;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N799_mux28_15;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N799_mux28_16;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N799_mux28_17;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N799_mux28_20;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N801_mux7_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N801_mux7_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N801_mux8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N801_mux12_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N801_mux16;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N801_mux19;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N801_mux24;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N801_mux24_2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N801_mux28_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N807_mux4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N807_mux7_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N807_mux11;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N807_mux15;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N807_mux19;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N810_2_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1058_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1073_6;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1073_10;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1073_63;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1073_77;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1073_82;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1073_85;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1073_89;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1101_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1119_2;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1120_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1178;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1208_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1208_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1208_13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1208_16;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1239_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_16;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1239_21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_25;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_29;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1239_31;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1290_1;GTP_LUT1
Pin
Z;2
I0;1

Inst
N1292;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1311;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1323_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1326_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1329;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1333_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
N1345_mux7_2_2_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1345_mux7_2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1345_mux8_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1345_mux13_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1347_0_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_17;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_18;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_19;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1347_0_20;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1354_mux3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1354_mux9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1354_mux13_2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1358_0;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1359_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1359_29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1360_0;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1494;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1494_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1494_8_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1494_10_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1495_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1495_3_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1501;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1501_3_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1508_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1508_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1511_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1511_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1519;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1520_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1520_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1521_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1522;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1525;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1526_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1526_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1550;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1555[0];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1560_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1566[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1571_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1577[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1577[4]_0;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1582_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1623;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
N1624[0]_0;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1624[1]_0;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1695_0;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
N1698_0_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
N1699[0];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[2];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[3];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[4];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[5];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[6];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1699[7];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
N1799;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_17;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_18;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_19;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_20;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_21;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_22;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_23;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_24;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_25;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_26;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_27;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_28;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1817_0_29;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_17;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_18;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_19;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_20;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_21;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_22;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_23;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_24;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_25;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_26;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1820_0_27;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_17;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_18;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_19;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_20;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_21;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_22;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_23;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_24;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_25;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_26;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
N1822_0_27;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_6[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
db_alert_inst1/N76_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0.i2c_slave_bmc_u0.i2c_slave_basic0_u0.io_sda_tri;GTP_IOBUF
Pin
IO;3
O;2
I;1
T;1

Inst
bmc_i2c_rst2[3]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
bmc_i2c_rst2[4]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
count[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[8];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[9];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[10];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[11];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[12];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[13];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[14];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[15];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[16];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[17];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[18];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[19];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[20];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[21];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[22];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[23];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[24];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[25];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[26];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
count[27];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[8];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[9];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[10];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[11];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[12];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[13];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[14];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[15];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[16];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[17];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[18];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[19];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[20];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[21];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[22];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[23];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[24];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[25];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[26];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[27];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[28];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
countp[29];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[8];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[9];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[10];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[11];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[12];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[13];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[14];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[15];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[16];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[17];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[18];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[19];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[20];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[21];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[22];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[23];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[24];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[25];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[26];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
counts[27];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
cpu_power_off;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
cpu_reboot;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
cpu_reboot_S;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
cpu_reboot_x;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/N301_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N4_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N3;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_psu/N4_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_intruder/N4_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
edge_delay_cpu_gpio_ok/N5_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
force_reb_in;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
force_reb_in_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
force_reb_in_count[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
force_reb_in_count[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/N11_mux3_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_41;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
i_BMC_I2C9_PAL_M_SCL1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_I2C9_PAL_M_SCL_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_JTAGM_NTRST_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_0_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_1_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_2_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_3_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_4_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_5_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_6_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_7_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_8_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_9_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_10_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_11_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_12_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_13_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_14_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_15_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_16_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_17_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_18_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_BMC_RESERVE_19_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CLK_PAL_IN_25M_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPLD_M_S_EXCHANGE_S2_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPLD_M_S_SGPIO1_MISO_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPLD_M_S_SGPIO_MISO_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_BOARD_TEMP_OVER_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_BIOS_OVER_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_CRU_RST_OK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_DOWN_GPIO8_RST_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT2_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT3_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT4_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT5_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT6_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT7_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT9_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_GPIO_PORT10_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_MEMORY_POWER_INT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PCIE_RST_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PEU_PREST_0_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PEU_PREST_1_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PEU_PREST_2_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PEU_PREST_3_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PWR_CTR0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D0_PWR_CTR1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_CRU_RST_OK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PCIE_RST_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PEU_PREST_0_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PEU_PREST_1_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PEU_PREST_2_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PEU_PREST_3_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PWR_CTR0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_PWR_CTR1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_SPIO_CS_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_SPIO_MISO_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_D1_SPIO_SCK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_RST_VPP_I2C_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_VR8_CAT_FLT_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU0_VR_ALERT_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_BOARD_TEMP_OVER_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_BIOS_OVER_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_CRU_RST_OK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_DOWN_GPIO8_RST_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_MEMORY_POWER_INT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PCIE_RST_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PEU_PREST_0_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PEU_PREST_1_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PEU_PREST_2_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PEU_PREST_3_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PWR_CTR0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D0_PWR_CTR1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_CRU_RST_OK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PCIE_RST_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PEU_PREST_0_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PEU_PREST_1_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PEU_PREST_2_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PEU_PREST_3_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PWR_CTR0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_D1_PWR_CTR1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_RST_VPP_I2C_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_VR8_CAT_FLT_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU1_VR_ALERT_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_CPU01_TIMER_FORCE_START_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN0_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN1_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN2_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN3_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_0_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_1_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_2_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_3_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_4_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_5_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_6_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FAN_TACH_7_D_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_FRONT_PAL_INTRUDER_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_INTRUDER_CABLE_INST_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_MNG_GPIO_0_PCIE_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_P1V8_STBY_CPLD_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_88SE9230_WAKE_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BMCUID_BUTTON_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BMC_CARD_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BMC_INT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP1_AUX_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP1_CPU_1P2P_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP1_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP2_AUX_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP2_CPU_1P2P_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_BP2_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_D0_VPH_1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_D0_VP_0V9_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_D1_VPH_1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_D1_VP_0V9_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_DDR_VDD_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_DIMM_PWRGD_F_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_P1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_PLL_P1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_TMP_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_VDDQ_P1V1_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_VDD_VCORE_P0V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU0_VR_PMALT_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_D0_VPH_1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_D0_VP_0V9_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_D1_VPH_1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_D1_VP_0V9_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_DDR_VDD_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_DIMM_PWRGD_F_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_P1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_PLL_P1V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_TMP_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_VDDQ_P1V1_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_VDD_VCORE_P0V8_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_CPU1_VR_PMALT_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO0_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO1_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO2_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO3_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO4_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_GPIO5_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_ON_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DB_PRSNT_N_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DPLL_GPIO2_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DPLL_GPIO3_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DPLL_GPIO4_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DPLL_GPIO5_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_DPLL_RRSNT_R_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_MAIN_PWR_OK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_M_DONE_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_M_INITN_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_M_JTAGEN_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_M_PROGRAM_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_M_SN_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P3V3_STBY_PGD_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P3V3_STBY_PGD_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
i_PAL_P5V_STBY_PGD_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_CPU0_VIN_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_CPU0_VIN_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_CPU1_VIN_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_CPU1_VIN_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN0_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN0_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN1_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN1_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN2_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN2_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN3_FLTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_P12V_FAN3_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PGD_88SE9230_P1V8_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PGD_88SE9230_VDD1V0_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PGD_P12V_DROOP_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PGD_P12V_STBY_DROOP_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS1_ACFAIL_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS1_DCOK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS1_PRSNT_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS1_PRSNT_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
i_PAL_PS1_SMB_ALERT_TO_FPGA_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS2_ACFAIL_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS2_DCOK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS2_PRSNT_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_PS2_PRSNT_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
i_PAL_PS2_SMB_ALERT_TO_FPGA_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_REAT_BP_EFUSE_OC_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_REAT_BP_EFUSE_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_RTC_INTB_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TCK_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TDI_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TMP1_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TMP2_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TMP3_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_TMS_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_UPD72020_VCC_ALART_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_USB_UPD1_OCI1B_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_USB_UPD1_OCI2B_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_PAL_VCC_1V1_PG_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_SMB_PEHP_CPU0_3V3_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_SMB_PEHP_CPU1_3V3_ALERT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
i_TPM_MODULE_PRSNT_N_ibuf;GTP_INBUF
Pin
O;2
I;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pll_inst/u_pll_e2;GTP_PLL_E2
Pin
CLKOUT;2
CLKOUT0;2
CLKOUT1;2
CLKOUT2;2
CLKOUT3;2
LOCK;2
PHASE_SOURCE;2
APB_ADDR[0];1
APB_ADDR[1];1
APB_ADDR[2];1
APB_ADDR[3];1
APB_ADDR[4];1
APB_CLK;1
APB_EN;1
APB_RST_N;1
APB_SEL;1
APB_WDATA[0];1
APB_WDATA[1];1
APB_WDATA[2];1
APB_WDATA[3];1
APB_WDATA[4];1
APB_WDATA[5];1
APB_WDATA[6];1
APB_WDATA[7];1
APB_WRITE;1
CLKFB;1
CLKIN1;1
CLKIN2;1
CLKIN_SEL;1
CLKOUT0_SYN;1
CLKOUT1_SYN;1
CLKOUT2_SYN;1
CLKOUT3_SYN;1
CPHASE_STEP_N;1
LOAD_PHASE;1
PFDEN;1
PHASE_DIR;1
PHASE_SEL[0];1
PHASE_SEL[1];1
PHASE_STEP_N;1
PLL_PWD;1
RST;1
RSTODIV;1
RSTODIV2;1
RSTODIV3;1
STDBY;1

Inst
io_BMC_I2C9_PAL_M_SDA_R_iobuf;GTP_IOBUF
Pin
IO;3
O;2
I;1
T;1

Inst
it_36;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_36_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_37_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_37_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_38_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_38_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_39;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_39_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_40_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_40_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_41_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_41_inv;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_42_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_42_6;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
it_42_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_42_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_43_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_43_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_44_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_44_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_44_6;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_44_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_45_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
it_45_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_45_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_45_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_46_6;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_46_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
it_46_10;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
o_BIOS0_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_BIOS1_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CK440_SS_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_EXCHANGE_S1_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_EXCHANGE_S3_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_EXCHANGE_S4_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_EXCHANGE_S5_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_SGPIO1_CLK_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPLD_M_S_SGPIO1_LD_N_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPLD_M_S_SGPIO1_MOSI_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPLD_M_S_SGPIO_CLK_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_SGPIO_LD_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPLD_M_S_SGPIO_MOSI_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_D0_SE_RECOVERY_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_D0_SOFT_SHUTDOWN_INT_N_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_D1_SE_RECOVERY_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_D1_SPIO_MOSI;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPU0_D0123_SOCKET_ID_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPU0_I2C_TRAN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_PE2_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_PE3_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_POR_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU0_SB_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_D0_SE_RECOVERY_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_D0_SOFT_SHUTDOWN_INT_N_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_D1_SE_RECOVERY_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_D0123_SOCKET_ID_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_CPU1_I2C_TRAN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_PE1_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_PE2_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_POR_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_CPU1_SB_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_FT_CPU0_SCP_BOOT_FROM_FLASH_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_FT_CPU1_SCP_BOOT_FROM_FLASH_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_P1V8_STBY_CPLD_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_P5V_USB_MB_DOWN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_P5V_USB_MB_UP_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_88SE9230_RST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_BMC_PERST_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_BMC_SRST_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CK440_PWRDN_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_D0_VPH_1V8_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_D0_VP_0V9_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_D1_VPH_1V8_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_D1_VP_0V9_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_DDR_VDD_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_NVME_ALERT_N_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_CPU0_P1V8_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_PLL_P1V8_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_VDDQ_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_VDD_CORE_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_VR8_RESET_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU0_VR_SELECT_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_D0_VPH_1V8_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_D0_VP_0V9_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_D1_VPH_1V8_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_D1_VP_0V9_EN_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_DDR_VDD_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_NVME_ALERT_N_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_CPU1_P1V8_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_PLL_P1V8_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_VDDQ_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_VDD_CORE_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_VR8_RESET_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_CPU1_VR_SELECT_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_DPLL_GPIO0_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_DPLL_GPIO1_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_DPLL_INIT_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_DPLL_RESET_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN0_PWM_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_FAN1_PWM_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_FAN2_PWM_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_FAN3_PWM_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_FAN_FAIL_LED0_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_FAIL_LED1_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_FAIL_LED2_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_FAIL_LED3_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_NRML_LED0_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_NRML_LED1_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_NRML_LED2_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_FAN_NRML_LED3_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P3V3_STBY_RST_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P5V_STBY_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_P12V_CPU0_VIN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_P12V_CPU1_VIN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_P12V_DISCHARGE_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P12V_FAN0_EN_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P12V_FAN1_EN_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P12V_FAN2_EN_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P12V_FAN3_EN_R_tri;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_P12V_RISER1_VIN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_P12V_RISER2_VIN_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_PS1_P12V_ON_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_PS2_P12V_ON_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_PVCC_HPMOS_CPU_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_PWR_LOM_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_REAT_BP_EFUSE_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_RISER1_PWR_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_RISER2_PWR_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_RISER2_SWITCH_EN;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_RST_CPU0_VPP_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_RST_CPU1_VPP_N_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_RTC_SELECT_N_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_SYS_EEPROM_BYPASS_N_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_TDO;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_UPD_VCC_3V3_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_VCC_1V1_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PAL_WX1860_NRST_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PAL_WX1860_PERST_R;GTP_OUTBUFT
Pin
O;2
I;1
T;1

Inst
o_PWR_88SE9230_P1V0_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
o_PWR_88SE9230_P1V8_EN_R_obuf;GTP_OUTBUF
Pin
O;2
I;1

Inst
pch_pwrbtn_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
pch_pwrbtn_s;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pfr_pe_wake_n_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
pme_filter_inst/N4_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pon_reset_inst/N0_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
power_button_inst/N4;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/N9_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
power_on_off;GTP_DLATCH_C
Pin
Q;2
C;1
D;1
G;1

Inst
pwrseq_master_inst/N15;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N174;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
sync_data_high1/dout[3];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
r_BMC_UID_CPLD_N;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
r_BMC_UID_CPLD_N_ce_mux;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
r_pal_led_hel_gr_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
r_pal_led_hel_red_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
r_pwm_D_fan_limit_use[0][4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
r_pwm_D_fan_pre_limit[0][4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
r_uid_led_ctl[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
r_uid_led_ctl[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
rom_bios_bk_rst_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
rom_bios_ma_rst_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
scpld_to_mcpld_data_filter[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[16];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[17];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[18];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[19];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[20];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[21];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[22];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[23];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[24];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[25];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[26];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[27];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[28];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[29];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[30];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[31];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[32];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[33];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[34];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[35];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[36];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[37];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[38];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[39];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[45];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[47];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[48];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[51];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[52];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[53];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[54];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[55];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[58];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[59];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[60];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[61];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[62];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[63];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[64];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[65];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[66];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[67];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[68];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[69];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[70];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[71];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[72];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[73];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[74];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[75];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[79];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[80];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[89];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[90];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[91];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[92];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[93];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[94];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[95];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[96];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[97];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[98];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[99];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[100];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[101];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[102];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[103];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[104];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[108];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[109];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[110];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[301];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[302];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[303];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[304];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[305];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[306];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[307];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[308];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[316];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[317];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[318];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[319];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[320];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[321];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[322];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[323];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[324];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[325];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[326];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[327];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[328];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[329];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[330];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[331];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[332];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[333];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[334];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[335];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[336];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[337];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[338];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[339];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[340];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[348];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[349];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[350];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[351];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[352];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[353];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[354];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[355];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[356];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[357];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[358];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[359];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[360];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[361];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[362];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[363];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[364];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[365];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[366];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[367];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[368];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[369];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[370];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[371];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[372];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[373];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[380];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[381];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[382];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[383];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[384];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[385];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[386];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[387];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[388];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[389];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[390];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[391];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[392];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[393];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[394];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[395];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[396];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[397];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[398];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[399];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[400];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[401];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[402];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[403];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[404];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[405];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[406];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[407];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[408];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[409];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[410];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[411];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[412];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[415];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[416];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[419];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[420];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[421];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[422];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[423];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[424];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[425];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
scpld_to_mcpld_data_filter[426];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
singal_p0;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
singal_p1;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
singal_s0;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
singal_s1;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
soft_shutdown;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
state;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
sync_data_low/dout[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
system_reset_inst/N110_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N7_sum0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
time_cnt[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[8];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[9];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[10];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[11];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[12];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[13];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[14];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[15];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[16];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[17];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[18];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[19];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
time_cnt[20];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/N49_sum0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
uart_master_u2/N49_sum0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
uart_master_u1.ser_data_tri;GTP_IOBUF
Pin
IO;3
O;2
I;1
T;1

Inst
UID_Function_u0/Edge_Detect_U0/r_signal_a;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
uart_master_u2.ser_data_tri;GTP_IOBUF
Pin
IO;3
O;2
I;1
T;1

Inst
vwire_bmc_sysrst_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
vwire_bmc_wakeup_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
Edge_Detect_u3/i_rst_n_inv_1;GTP_INV
Pin
Z;2
I;1

Inst
Edge_Detect_u3/r_signal_c;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
Edge_Detect_u3/r_signal_d;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
UID_Function_u0/N8_mux3_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/N8_mux7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N186_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N186_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N213_mux7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N216_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/N221_mux7_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/N221_mux8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N226_2_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N226_2_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
UID_Function_u0/N234_mux4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N234_mux8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N257_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
UID_Function_u0/N257_12;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N265_13;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/N265_15;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N433_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[0];GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
UID_Function_u0/N434_2[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[2];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[3];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[4];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[5];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[6];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N434_2[7];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N443;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/N451_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N451_5;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/N452_2[0];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/N455;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N0_5;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_BMC_EXTRST_CPLD_OUT_N;GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
UID_Function_u0/r_cnt_100ms[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_100ms[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_cnt_time[8:0]_0;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8:0]_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8:0]_7;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8:0]_9_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/r_cnt_time[8:0]_140;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8:0]_283;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8:0]_284;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
UID_Function_u0/r_cnt_time[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/r_uid_button[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
UID_Function_u0/r_uid_button[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
UID_Function_u0/r_uid_button_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
UID_Function_u0/r_uid_button_ce_mux[1];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
UID_Function_u0/r_uid_long_flag;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/N459_6[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_6[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_6[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_6[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_9[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[5];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_10[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_17[5];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_18[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_18[3]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_18[4]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_21[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_21[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_21[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_21[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_28[4];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_29[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_32[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[0]_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_34[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_35[5];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_38[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_38[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_38[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_38[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_44[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_44[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_45[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_45[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_45[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_45[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_46[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_48[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_58[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_61[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_62[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_62[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_62[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_62[5];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_64[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[0]_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_65[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[4];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[6];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_66[7];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_69[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_71[5]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_76[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_76[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_76[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_76[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_76[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[0]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[1]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[2]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_77[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_84[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_84[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_84[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_84[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_84[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_84_1__1_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_84_2__1_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[4];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[6];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_85[7];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[0]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[1]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[2]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[3]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[4]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[6]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_87[7]_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_92[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_92[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_95[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_95[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_95[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_98[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_98[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_98[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_98[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_98[6];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[4];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_99[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_10_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_10_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_11;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_13;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_14;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_15;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_17;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_19;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_22;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_24_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_25;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_27;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_28;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_30_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_33;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_35;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_52_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_52_7;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_52_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_52_10;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_59;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_60_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_61_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_65_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_101[3]_67;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_108[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_111[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[4];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[5];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[6];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_112[7];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_115[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_115[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_118[0];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_118[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N459_118[2];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_118[6];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[5];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_119[7]_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_120[0];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_120[1];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_121[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_121[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[1];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[2];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[3];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[4];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[6];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_122[7];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[0];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[1];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[2];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[3];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[4];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[5];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[6];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_123[7];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[0];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[1];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[2];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[3];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[4];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[5];GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[6];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_124[7];GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[2]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[3]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[4]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[5]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[6]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_132[7]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N459_138_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N459_139;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_143;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N459_152_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N467_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N476;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N494;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N503;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N512;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N521;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N530;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N543;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N552;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N561;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N579_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N588;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N597;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N606;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N615_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N624;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N633;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N642;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N651;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N660;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N669;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N678;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N687;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N696;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N705;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N714;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N723;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N732_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N763_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N796_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N796_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N796_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N796_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N796_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N1409[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N1409[1]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N1409[2]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N1410_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N1424_9;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N1430;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N1431_2[0];GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/N1436_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/N1452_2_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/N1452_2_5;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N1460[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N1460[1]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/N1461;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/N1462[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_en_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_r[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_r[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/Edge_Detect_u0/r_signal_a;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_i2c_data_in[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000A[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000A[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000A_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000A_ce_mux[1];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_000B[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001A[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001B[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001D[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_001D_ce_mux[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0003[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0003[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0003[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0003[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0004[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0004[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0004[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0004[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0004[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0005[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0005_ce_mux[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0006[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0006[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0006[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0007[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0008[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0008[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0009[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0010[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0010[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0011[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0013[6];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0013_ce_mux[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0016[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0016[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0019[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0040[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0041[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0042[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0043[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0044[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0045[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0046[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_0047[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1050[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1051[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1052[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1053[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/r_reg_1054[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
db_alert_inst1/N85_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_alert_inst1/N91[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_alert_inst1/N91[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_alert_inst1/N97[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_alert_inst1/N97[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_alert_inst1/cnt[0][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_alert_inst1/cnt[0][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_alert_inst1/cnt[1][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_alert_inst1/cnt[1][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_alert_inst1/mInst[0].nxt[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[0].nxt_s1[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[0].out_i[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[0].out_i_ce_mux[0];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_alert_inst1/mInst[1].nxt[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[1].nxt_s1[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[1].out_i[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_alert_inst1/mInst[1].out_i_ce_mux[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_button/N367_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_button/N647_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_button/N667;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_button/N668[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_button/N668[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_button/N677_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_button/N697;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_button/N698[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_button/N698[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_button/cnt[9][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_button/cnt[9][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_button/cnt[11][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_button/cnt[11][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_button/mInst[9].nxt[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[9].nxt_s1[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[9].out_i[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[9].out_i_ce_mux[9];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_button/mInst[11].nxt[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[11].nxt_s1[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[11].out_i[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_button/mInst[11].out_i_ce_mux[11];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N235_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N268_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N301_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N334_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N367_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N400_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N532_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N565_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N598_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N631_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N664_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N697_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N895_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N928_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N961_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N994_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1027_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1060_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1126_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1357_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1390_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1423_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1456_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1489_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1522_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1555_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1588_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1621_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1654_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1742_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1757[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1757[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1757[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1841_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1856_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1862[0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1862[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1862[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1871_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1877[0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1877[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1877[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1886_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1892[0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1892[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/N1892[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1901_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1907[0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1907[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1907[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1916_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1922[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1922[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1922[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1937[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1937[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1937[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1976_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1991_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1997[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N1997[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N1997[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2006_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2012[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2012[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2012[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2021_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2027[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2027[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2027[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2036_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2042[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2042[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2042[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2051_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2057[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2057[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2057[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2072[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2072[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2072[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2141_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2156_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2162[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2162[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2162[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2171_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2177[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2177[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2177[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2186_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2192[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2192[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2192[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2201_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2207[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2207[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2207[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2216_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2222[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2222[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2222[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2237[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2237[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2237[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2246_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2267[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2267[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2267[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2351_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2366_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2372[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2372[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2372[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2381_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2387[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2387[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2387[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2396_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2402[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2402[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2402[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2411_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2417[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2417[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2417[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2426_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2432[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2432[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2432[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2441_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2447[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2447[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2447[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2456_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2462[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2462[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2462[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2471_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2477[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2477[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2477[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2486_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2492[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2492[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2492[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2498[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/N2498[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_cpu_rail/N2498[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_cpu_rail/cnt[0][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[0][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[0][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[7][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[7][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[7][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[8][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[8][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[8][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[9][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[9][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[9][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[10][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[10][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[10][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[11][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[11][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[11][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[12][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[12][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[12][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[16][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[16][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[16][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[17][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[17][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[17][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[18][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[18][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[18][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[19][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[19][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[19][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[20][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[20][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[20][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[21][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[21][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[21][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[27][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[27][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[27][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[28][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[28][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[28][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[29][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[29][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[29][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[30][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[30][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[30][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[31][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[31][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[31][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[32][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[32][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[32][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[34][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[34][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[34][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[41][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[41][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[41][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[42][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[42][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[42][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[43][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[43][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[43][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[44][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[44][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[44][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[45][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[45][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[45][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[46][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[46][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[46][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[47][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[47][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[47][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[48][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[48][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[48][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[49][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[49][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[49][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[50][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[50][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/cnt[50][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_cpu_rail/mInst[0].nxt[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[0].nxt_s1[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[5].out_i[5];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[5].out_i_ce_mux[5];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[7].nxt[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[7].nxt_s1[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[7].out_i[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[7].out_i_ce_mux[7];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[8].nxt[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[8].nxt_s1[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[8].out_i[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[8].out_i_ce_mux[8];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[9].nxt[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[9].nxt_s1[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[9].out_i[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[9].out_i_ce_mux[9];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[10].nxt[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[10].nxt_s1[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[10].out_i[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[10].out_i_ce_mux[10];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[11].nxt[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[11].nxt_s1[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[11].out_i[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[11].out_i_ce_mux[11];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[12].nxt[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[12].nxt_s1[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[12].out_i[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[12].out_i_ce_mux[12];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[16].nxt[16];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[16].nxt_s1[16];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[16].out_i[16];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[16].out_i_ce_mux[16];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[17].nxt[17];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[17].nxt_s1[17];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[17].out_i[17];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[17].out_i_ce_mux[17];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[18].nxt[18];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[18].nxt_s1[18];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[18].out_i[18];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[18].out_i_ce_mux[18];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[19].nxt[19];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[19].nxt_s1[19];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[19].out_i[19];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[19].out_i_ce_mux[19];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[20].nxt[20];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[20].nxt_s1[20];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[20].out_i[20];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[20].out_i_ce_mux[20];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[21].nxt[21];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[21].nxt_s1[21];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[21].out_i[21];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[21].out_i_ce_mux[21];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[27].nxt[27];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[27].nxt_s1[27];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[27].out_i[27];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[27].out_i_ce_mux[27];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[28].nxt[28];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[28].nxt_s1[28];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[28].out_i[28];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[28].out_i_ce_mux[28];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[29].nxt[29];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[29].nxt_s1[29];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[29].out_i[29];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[29].out_i_ce_mux[29];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[30].nxt[30];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[30].nxt_s1[30];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[30].out_i[30];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[30].out_i_ce_mux[30];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[31].nxt[31];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[31].nxt_s1[31];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[31].out_i[31];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[31].out_i_ce_mux[31];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[32].nxt[32];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[32].nxt_s1[32];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[32].out_i[32];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[32].out_i_ce_mux[32];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[34].nxt[34];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[34].nxt_s1[34];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[34].out_i[34];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[34].out_i_ce_mux[34];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[41].nxt[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[41].nxt_s1[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[41].out_i[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[41].out_i_ce_mux[41];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[42].nxt[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[42].nxt_s1[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[42].out_i[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[42].out_i_ce_mux[42];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[43].nxt[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[43].nxt_s1[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[43].out_i[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[43].out_i_ce_mux[43];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[44].nxt[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[44].nxt_s1[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[44].out_i[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[44].out_i_ce_mux[44];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[45].nxt[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[45].nxt_s1[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[45].out_i[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[45].out_i_ce_mux[45];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[46].nxt[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[46].nxt_s1[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[46].out_i[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[46].out_i_ce_mux[46];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[47].nxt[47];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[47].nxt_s1[47];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[47].out_i[47];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[47].out_i_ce_mux[47];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[48].nxt[48];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[48].nxt_s1[48];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[48].out_i[48];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[48].out_i_ce_mux[48];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[49].nxt[49];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[49].nxt_s1[49];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[49].out_i[49];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[49].out_i_ce_mux[49];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_cpu_rail/mInst[50].nxt[50];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[50].nxt_s1[50];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[50].out_i[50];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_cpu_rail/mInst[50].out_i_ce_mux[50];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N136_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N235_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N268_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N301_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N334_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N367_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N400_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1225_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1258_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1291_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1324_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1357_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1390_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1423_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1456_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1489_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1522_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1555;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1558;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1559;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1560;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1561;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1562;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1563;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1588;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1589;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1590;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1591;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1592;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1593;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1594;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1595;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1596;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1597;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
db_inst_prsnt/N1620;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1621[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_prsnt/N1621[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1680;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1681[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1681[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1725;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1726[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1726[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1740;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1741[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1741[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1755;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1756[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1756[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1770;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1771[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1771[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1785;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1786[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1786[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N1800;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1801[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N1801[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2175;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2176[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2190;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2191[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2205;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2206[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2206[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2220;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2221[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2221[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2235;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2236[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2236[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2250;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2251[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2251[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2265;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2266[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2266[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2280;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2281[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2281[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2295;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2296[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2296[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/N2301;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2302[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_prsnt/N2302[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/cnt[0][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[0][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[4][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[4][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[7][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[7][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[8][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[8][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[9][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[9][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[10][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[10][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[11][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[11][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[12][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[12][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[37][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[37][1:0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/cnt[37][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[38][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[38][1:0]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/cnt[38][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[39][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[39][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[40][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[40][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[41][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[41][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[42][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[42][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[43][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[43][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[44][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[44][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[45][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[45][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[46][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/cnt[46][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_prsnt/mInst[0].nxt[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[0].nxt_s1[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[0].out_i[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[0].out_i_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[4].nxt[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[4].nxt_s1[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[4].out_i[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[4].out_i_ce_mux[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[7].nxt[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[7].nxt_s1[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[7].out_i[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[7].out_i_ce_mux[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[8].nxt[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[8].nxt_s1[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[8].out_i[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[8].out_i_ce_mux[8];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[9].nxt[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[9].nxt_s1[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[9].out_i[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[9].out_i_ce_mux[9];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[10].nxt[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[10].nxt_s1[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[10].out_i[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[10].out_i_ce_mux[10];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[11].nxt[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[11].nxt_s1[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[11].out_i[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[11].out_i_ce_mux[11];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[12].nxt[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[12].nxt_s1[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[12].out_i[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[12].out_i_ce_mux[12];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[37].nxt[37];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[37].nxt_s1[37];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[37].out_i[37];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[37].out_i_ce_mux[37];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[38].nxt[38];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[38].nxt_s1[38];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[38].out_i[38];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[38].out_i_ce_mux[38];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[39].nxt[39];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[39].nxt_s1[39];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[39].out_i[39];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[39].out_i_ce_mux[39];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[40].nxt[40];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[40].nxt_s1[40];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[40].out_i[40];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[40].out_i_ce_mux[40];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[41].nxt[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[41].nxt_s1[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[41].out_i[41];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[41].out_i_ce_mux[41];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[42].nxt[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[42].nxt_s1[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[42].out_i[42];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[42].out_i_ce_mux[42];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[43].nxt[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[43].nxt_s1[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[43].out_i[43];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[43].out_i_ce_mux[43];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[44].nxt[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[44].nxt_s1[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[44].out_i[44];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[44].out_i_ce_mux[44];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[45].nxt[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[45].nxt_s1[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[45].out_i[45];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[45].out_i_ce_mux[45];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_prsnt/mInst[46].nxt[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[46].nxt_s1[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[46].out_i[46];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_prsnt/mInst[46].out_i_ce_mux[46];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_psu/N37_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_psu/N76_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_psu/N85_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_inst_psu/N90;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_psu/N91[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_psu/N91[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_psu/N96;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_psu/N97[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_inst_psu/N97[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_psu/cnt[0][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_psu/cnt[0][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_psu/cnt[1][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_psu/cnt[1][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_inst_psu/mInst[0].nxt[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[0].nxt_s1[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[0].out_i[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[0].out_i_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_inst_psu/mInst[1].nxt[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[1].nxt_s1[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[1].out_i[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
db_inst_psu/mInst[1].out_i_ce_mux[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_intruder/N33;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
db_intruder/N44;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_intruder/N45[0]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_intruder/N45[1]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
db_intruder/N45[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
db_intruder/mInst[0].cnt[0][0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_intruder/mInst[0].cnt[0][1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_intruder/mInst[0].cnt[0][2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
db_intruder/mInst[0].nxt[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
db_intruder/mInst[0].nxt_s1[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
db_intruder/mInst[0].out_i[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
db_intruder/mInst[0].out_i_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
edge_delay_cpu_gpio_ok/N21;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
edge_delay_cpu_gpio_ok/N22[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
edge_delay_cpu_gpio_ok/N22[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
edge_delay_cpu_gpio_ok/N22[2]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
edge_delay_cpu_gpio_ok/N22[3]_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
edge_delay_cpu_gpio_ok/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
edge_delay_cpu_gpio_ok/delay_output_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
edge_delay_cpu_gpio_ok/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
edge_delay_cpu_gpio_ok/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
edge_delay_cpu_gpio_ok/timer_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
edge_delay_cpu_gpio_ok/timer_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/N11_mux3_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
genblk1[0].fan_pwm_tach_m/N15_mux7_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
genblk1[0].fan_pwm_tach_m/N15_mux7_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/r_clr_pwm_cnt;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/N15_mux7_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
genblk1[1].fan_pwm_tach_m/N15_mux7_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/N9_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
genblk1[1].fan_pwm_tach_m/r_clr_pwm_cnt;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/N42_48;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_52;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_56;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_64;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_67;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_70;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_71;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_73;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_75;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_77;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_80;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_81;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_84;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_87;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_88;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_89;GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_92;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_95;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_96;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_99;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_101;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_103;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_104;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_105;GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_109;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_112;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_113;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_116;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_119;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_120;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_121;GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_124;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_128;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_130;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_133;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_136;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_137;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_140;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_144;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_145;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_146;GTP_MUX2LUT7
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_150;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_153;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_154;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_158;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_161;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_165;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_167;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_169;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_170;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
inst_mcpld_to_scpld_p2s/N42_346;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N42_355;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N42_998;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_mcpld_to_scpld_p2s/N52_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_mcpld_to_scpld_p2s/N569;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_mcpld_to_scpld_p2s/N570_0_inv;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N570_4_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/N575;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_mcpld_to_scpld_p2s/N576_1;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_mcpld_to_scpld_p2s/cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/cnt[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sclk_r[8];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_mcpld_to_scpld_p2s/sld_n_r[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
inst_mcpld_to_scpld_p2s/sld_n_r[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
inst_mcpld_to_scpld_p2s/sld_n_r[2];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
inst_mcpld_to_scpld_p2s/so;GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N49_1_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
inst_scpld_to_mcpld_s2p/N56_2_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
inst_scpld_to_mcpld_s2p/N56_2_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/N56_2_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[0];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[1];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[2];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[3];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[4];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[5];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[6];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[7];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[8];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[9];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[10];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[11];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[12];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[13];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[14];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[15];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[16];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[17];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[18];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[19];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[20];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[21];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[22];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[23];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[24];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[25];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[26];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[27];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[28];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[29];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[30];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[31];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[32];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[33];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[34];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[35];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[36];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[37];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[38];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[39];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[40];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[41];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[42];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[43];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[44];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[45];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[46];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[47];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[48];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[49];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[50];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[51];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[52];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[53];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[54];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[55];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[56];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[57];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[58];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[59];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[60];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[61];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[62];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[63];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[64];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[65];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[66];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[67];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[68];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[69];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[70];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[71];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[72];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[73];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[74];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[75];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[76];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[77];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[78];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[79];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[80];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[81];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[82];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[83];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[84];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[85];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[86];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[87];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[88];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[89];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[90];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[91];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[92];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[93];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[94];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[95];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[96];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[97];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[98];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[99];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[100];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[101];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[102];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[103];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[104];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[105];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[106];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[107];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[108];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[109];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[110];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[111];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[112];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[113];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[114];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[115];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[116];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[117];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[118];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[119];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[120];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[121];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[122];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[123];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[124];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[125];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[126];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[127];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[128];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[129];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[130];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[131];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[132];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[133];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[134];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[135];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[136];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[137];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[138];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[139];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[140];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[141];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[142];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[143];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[144];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[145];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[146];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[147];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[148];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[149];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[150];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[151];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[152];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[153];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[154];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[155];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[156];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[157];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[158];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[159];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[160];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[161];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[162];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[163];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[164];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[165];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[166];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[167];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[168];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[169];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[170];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[171];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[172];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[173];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[174];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[175];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[176];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[177];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[178];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[179];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[180];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[181];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[182];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[183];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[184];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[185];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[186];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[187];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[188];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[189];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[190];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[191];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[192];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[193];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[194];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[195];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[196];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[197];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[198];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[199];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[200];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[201];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[202];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[203];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[204];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[205];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[206];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[207];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[208];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[209];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[210];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[211];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[212];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[213];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[214];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[215];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[216];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[217];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[218];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[219];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[220];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[221];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[222];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[223];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[224];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[225];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[226];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[227];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[228];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[229];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[230];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[231];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[232];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[233];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[234];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[235];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[236];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[237];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[238];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[239];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[240];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[241];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[242];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[243];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[244];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[245];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[246];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[247];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[248];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[249];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[250];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[251];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[252];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[253];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[254];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[255];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[256];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[257];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[258];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[259];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[260];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[261];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[262];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[263];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[264];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[265];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[266];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[267];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[268];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[269];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[270];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[271];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[272];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[273];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[274];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[275];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[276];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[277];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[278];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[279];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[280];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[281];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[282];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[283];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[284];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[285];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[286];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[287];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[288];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[289];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[290];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[291];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[292];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[293];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[294];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[295];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[296];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[297];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[298];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[299];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[300];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[301];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[302];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[303];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[304];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[305];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[306];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[307];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[308];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[309];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[310];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[311];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[312];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[313];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[314];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[315];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[316];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[317];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[318];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[319];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[320];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[321];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[322];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[323];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[324];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[325];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[326];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[327];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[328];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[329];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[330];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[331];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[332];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[333];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[334];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[335];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[336];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[337];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[338];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[339];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[340];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[341];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[342];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[343];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[344];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[345];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[346];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[347];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[348];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[349];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[350];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[351];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[352];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[353];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[354];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[355];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[356];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[357];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[358];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[359];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[360];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[361];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[362];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[363];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[364];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[365];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[366];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[367];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[368];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[369];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[370];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[371];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[372];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[373];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[374];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[375];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[376];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[377];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[378];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[379];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[380];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[381];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[382];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[383];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[384];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[385];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[386];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[387];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[388];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[389];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[390];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[391];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[392];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[393];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[394];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[395];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[396];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[397];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[398];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[399];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[400];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[401];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[402];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[403];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[404];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[405];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[406];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[407];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[408];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[409];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[410];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[411];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[412];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[413];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[414];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[415];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[416];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[417];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[418];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[419];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[420];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[421];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[422];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[423];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[424];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[425];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[426];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[427];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[428];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[429];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[430];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[431];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[432];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[433];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[434];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[435];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[436];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[437];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[438];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[439];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[440];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[441];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[442];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[443];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[444];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[445];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[446];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[447];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[448];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[449];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[450];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[451];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[452];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[453];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[454];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[455];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[456];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[457];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[458];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[459];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[460];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[461];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[462];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[463];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[464];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[465];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[466];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[467];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[468];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[469];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[470];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[471];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[472];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[473];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[474];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[475];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[476];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[477];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[478];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[479];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[480];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[481];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[482];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[483];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[484];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[485];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[486];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[487];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[488];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[489];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[490];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[491];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[492];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[493];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[494];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[495];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[496];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[497];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[498];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[499];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[500];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[501];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[502];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[503];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[504];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[505];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[506];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[507];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[508];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[509];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[510];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N68[511];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N80_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/N83;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
inst_scpld_to_mcpld_s2p/N84;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
inst_scpld_to_mcpld_s2p/N84_copy;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
inst_scpld_to_mcpld_s2p/N1115_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_25;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_26;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_27;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_28;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_29;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_30;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_31;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_32;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_33;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_34;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_35;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_36;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_37;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_38;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_39;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_41;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_42;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_43;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_44;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_45;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_46;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_47;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_48;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_49;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_50;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_51;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_52;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_53;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_54;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_55;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_56;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_57;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_58;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_59;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_60;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_61;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_62;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_63;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_64;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_65;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_66;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_67;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_68;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_69;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_70;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/ND6[111]_71;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
inst_scpld_to_mcpld_s2p/cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[0]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
inst_scpld_to_mcpld_s2p/cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/cnt[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[16];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[17];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[18];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[19];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[20];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[21];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[22];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[23];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[24];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[25];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[26];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[27];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[28];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[29];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[30];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[31];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[32];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[33];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[34];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[35];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[36];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[37];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[38];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[39];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[40];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[41];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[42];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[43];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[44];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[45];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[46];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[47];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[48];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[49];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[50];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[51];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[52];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[53];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[54];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[55];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[56];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[57];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[58];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[59];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[60];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[61];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[62];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[63];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[64];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[65];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[66];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[67];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[68];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[69];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[70];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[71];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[72];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[73];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[74];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[75];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[76];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[77];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[78];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[79];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[80];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[81];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[82];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[83];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[84];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[85];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[86];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[87];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[88];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[89];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[90];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[91];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[92];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[93];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[94];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[95];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[96];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[97];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[98];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[99];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[100];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[101];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[102];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[103];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[104];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[105];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[106];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[107];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[108];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[109];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[110];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[111];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[112];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[113];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[114];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[115];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[116];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[117];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[118];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[119];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[120];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[121];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[122];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[123];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[124];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[125];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[126];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[127];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[128];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[129];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[130];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[131];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[132];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[133];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[134];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[135];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[136];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[137];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[138];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[139];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[140];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[141];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[142];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[143];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[144];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[145];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[146];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[147];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[148];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[149];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[150];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[151];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[152];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[153];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[154];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[155];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[156];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[157];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[158];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[159];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[160];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[161];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[162];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[163];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[164];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[165];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[166];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[167];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[168];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[169];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[170];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[171];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[172];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[173];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[174];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[175];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[176];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[177];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[178];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[179];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[180];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[181];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[182];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[183];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[184];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[185];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[186];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[187];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[188];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[189];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[190];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[191];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[192];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[193];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[194];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[195];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[196];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[197];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[198];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[199];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[200];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[201];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[202];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[203];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[204];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[205];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[206];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[207];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[208];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[209];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[210];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[211];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[212];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[213];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[214];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[215];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[216];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[217];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[218];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[219];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[220];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[221];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[222];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[223];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[224];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[225];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[226];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[227];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[228];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[229];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[230];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[231];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[232];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[233];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[234];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[235];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[236];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[237];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[238];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[239];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[240];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[241];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[242];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[243];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[244];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[245];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[246];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[247];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[248];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[249];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[250];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[251];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[252];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[253];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[254];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[255];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[256];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[257];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[258];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[259];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[260];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[261];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[262];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[263];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[264];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[265];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[266];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[267];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[268];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[269];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[270];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[271];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[272];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[273];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[274];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[275];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[276];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[277];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[278];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[279];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[280];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[281];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[282];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[283];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[284];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[285];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[286];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[287];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[288];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[289];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[290];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[291];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[292];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[293];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[294];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[295];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[296];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[297];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[298];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[299];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[300];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[301];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[302];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[303];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[304];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[305];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[306];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[307];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[308];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[309];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[310];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[311];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[312];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[313];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[314];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[315];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[316];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[317];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[318];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[319];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[320];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[321];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[322];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[323];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[324];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[325];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[326];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[327];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[328];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[329];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[330];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[331];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[332];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[333];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[334];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[335];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[336];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[337];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[338];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[339];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[340];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[341];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[342];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[343];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[344];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[345];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[346];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[347];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[348];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[349];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[350];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[351];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[352];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[353];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[354];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[355];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[356];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[357];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[358];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[359];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[360];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[361];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[362];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[363];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[364];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[365];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[366];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[367];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[368];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[369];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[370];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[371];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[372];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[373];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[374];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[375];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[376];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[377];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[378];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[379];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[380];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[381];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[382];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[383];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[384];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[385];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[386];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[387];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[388];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[389];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[390];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[391];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[392];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[393];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[394];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[395];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[396];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[397];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[398];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[399];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[400];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[401];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[402];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[403];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[404];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[405];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[406];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[407];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[408];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[409];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[410];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[411];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[412];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[413];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[414];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[415];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[416];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[417];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[418];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[419];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[420];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[421];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[422];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[423];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[424];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[425];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[426];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[427];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[428];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[429];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[430];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[431];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[432];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[433];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[434];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[435];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[436];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[437];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[438];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[439];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[440];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[441];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[442];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[443];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[444];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[445];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[446];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[447];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[448];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[449];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[450];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[451];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[452];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[453];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[454];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[455];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[456];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[457];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[458];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[459];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[460];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[461];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[462];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[463];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[464];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[465];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[466];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[467];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[468];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[469];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[470];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[471];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[472];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[473];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[474];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[475];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[476];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[477];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[478];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[479];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[480];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[481];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[482];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[483];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[484];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[485];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[486];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[487];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[488];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[489];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[490];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[491];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[492];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[493];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[494];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[495];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[496];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[497];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[498];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[499];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[500];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[501];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[502];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[503];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[504];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[505];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[506];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[507];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[508];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[509];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[510];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po[511];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[16];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[17];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[18];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[19];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[20];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[21];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[22];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[23];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[24];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[25];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[26];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[27];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[28];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[29];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[30];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[31];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[32];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[33];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[34];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[35];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[36];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[37];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[38];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[39];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[40];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[41];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[42];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[43];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[44];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[45];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[46];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[47];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[48];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[49];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[50];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[51];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[52];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[53];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[54];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[55];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[56];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[57];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[58];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[59];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[60];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[61];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[62];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[63];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[64];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[65];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[66];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[67];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[68];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[69];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[70];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[71];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[72];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[73];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[74];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[75];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[76];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[77];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[78];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[79];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[80];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[81];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[82];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[83];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[84];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[85];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[86];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[87];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[88];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[89];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[90];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[91];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[92];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[93];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[94];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[95];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[96];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[97];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[98];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[99];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[100];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[101];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[102];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[103];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[104];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[105];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[106];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[107];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[108];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[109];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[110];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[111];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[112];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[113];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[114];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[115];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[116];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[117];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[118];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[119];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[120];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[121];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[122];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[123];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[124];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[125];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[126];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[127];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[128];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[129];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[130];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[131];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[132];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[133];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[134];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[135];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[136];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[137];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[138];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[139];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[140];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[141];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[142];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[143];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[144];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[145];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[146];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[147];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[148];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[149];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[150];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[151];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[152];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[153];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[154];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[155];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[156];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[157];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[158];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[159];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[160];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[161];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[162];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[163];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[164];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[165];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[166];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[167];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[168];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[169];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[170];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[171];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[172];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[173];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[174];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[175];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[176];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[177];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[178];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[179];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[180];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[181];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[182];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[183];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[184];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[185];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[186];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[187];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[188];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[189];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[190];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[191];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[192];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[193];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[194];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[195];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[196];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[197];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[198];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[199];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[200];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[201];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[202];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[203];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[204];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[205];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[206];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[207];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[208];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[209];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[210];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[211];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[212];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[213];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[214];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[215];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[216];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[217];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[218];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[219];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[220];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[221];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[222];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[223];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[224];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[225];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[226];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[227];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[228];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[229];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[230];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[231];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[232];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[233];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[234];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[235];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[236];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[237];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[238];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[239];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[240];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[241];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[242];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[243];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[244];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[245];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[246];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[247];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[248];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[249];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[250];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[251];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[252];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[253];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[254];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[255];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[256];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[257];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[258];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[259];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[260];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[261];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[262];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[263];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[264];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[265];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[266];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[267];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[268];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[269];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[270];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[271];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[272];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[273];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[274];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[275];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[276];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[277];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[278];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[279];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[280];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[281];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[282];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[283];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[284];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[285];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[286];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[287];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[288];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[289];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[290];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[291];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[292];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[293];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[294];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[295];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[296];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[297];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[298];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[299];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[300];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[301];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[302];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[303];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[304];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[305];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[306];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[307];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[308];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[309];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[310];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[311];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[312];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[313];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[314];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[315];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[316];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[317];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[318];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[319];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[320];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[321];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[322];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[323];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[324];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[325];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[326];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[327];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[328];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[329];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[330];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[331];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[332];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[333];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[334];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[335];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[336];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[337];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[338];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[339];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[340];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[341];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[342];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[343];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[344];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[345];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[346];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[347];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[348];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[349];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[350];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[351];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[352];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[353];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[354];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[355];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[356];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[357];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[358];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[359];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[360];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[361];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[362];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[363];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[364];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[365];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[366];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[367];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[368];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[369];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[370];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[371];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[372];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[373];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[374];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[375];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[376];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[377];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[378];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[379];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[380];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[381];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[382];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[383];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[384];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[385];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[386];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[387];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[388];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[389];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[390];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[391];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[392];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[393];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[394];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[395];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[396];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[397];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[398];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[399];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[400];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[401];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[402];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[403];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[404];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[405];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[406];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[407];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[408];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[409];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[410];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[411];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[412];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[413];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[414];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[415];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[416];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[417];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[418];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[419];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[420];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[421];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[422];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[423];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[424];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[425];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[426];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[427];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[428];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[429];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[430];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[431];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[432];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[433];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[434];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[435];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[436];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[437];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[438];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[439];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[440];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[441];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[442];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[443];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[444];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[445];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[446];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[447];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[448];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[449];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[450];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[451];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[452];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[453];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[454];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[455];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[456];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[457];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[458];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[459];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[460];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[461];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[462];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[463];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[464];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[465];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[466];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[467];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[468];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[469];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[470];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[471];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[472];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[473];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[474];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[475];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[476];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[477];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[478];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[479];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[480];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[481];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[482];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[483];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[484];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[485];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[486];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[487];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[488];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[489];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[490];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[491];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[492];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[493];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[494];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[495];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[496];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[497];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[498];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[499];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[500];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[501];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[502];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[503];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[504];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[505];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[506];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[507];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[508];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[509];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[510];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/po_r[511];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/sclk;GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/sclk_pp_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/sclk_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/si_r[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/si_r[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/sld_n;GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/tick_r[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/tick_r[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
inst_scpld_to_mcpld_s2p/tick_r[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pme_filter_inst/all_pme_delayed[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pme_filter_inst/all_pme_delayed[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pme_filter_inst/pgoodaux_inv_1;GTP_INV
Pin
Z;2
I;1

Inst
pme_filter_inst/pme_delayed_reg1_n;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pon_reset_inst/pgd_aux_system_reg;GTP_DFF_R
Pin
Q;2
CLK;1
D;1
R;1

Inst
pon_reset_inst/pgd_aux_system_sasd;GTP_DFF_R
Pin
Q;2
CLK;1
D;1
R;1

Inst
pon_reset_inst/pon_reset_db_n;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pon_reset_inst/reset1_reg[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pon_reset_inst/reset1_reg[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pon_reset_inst/reset1_reg[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
power_button_inst/N15_sum0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
power_button_inst/N15_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
power_button_inst/N25;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
power_button_inst/N41;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
power_button_inst/force_off;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
power_button_inst/force_off_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
power_button_inst/force_off_count[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
power_button_inst/force_off_count[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
power_button_inst/pch_pwrbtn;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
power_button_inst/pch_thrmtrip;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
power_button_inst/pch_thrmtrip_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
power_button_inst/shutdown_events[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
power_button_inst/shutdown_events[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/edge_detect_button_ne_inst/signal_in_reg[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pwrseq_master_inst/N31;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N36.eq_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N36.eq_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N36.eq_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N42_1_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N115_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N190_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N211_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N215;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N221;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N221_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N237_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N237_4_2;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N263_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N303;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N304;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N310;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N312;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N316;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N318;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N320;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N335;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N368_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N375;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N602_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N602_3;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/N688_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N697_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N697_3;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N718;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N719[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N723_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N747_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N755_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N792_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N792_6;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N792_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N792_10_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N792_12;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N792_19;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N819_3_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N819_3_8;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N819_3_9;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N819_7;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N819_8;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N819_26_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N819_32_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N819_36_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N819_37;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N819_46;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N819_47;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/N874_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N875_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N875_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/N875_6;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/N960_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/N1054_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/assert_button_clr_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/assert_physical_button;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/assert_physical_button_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/assert_power_button;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/assert_power_button_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/dc_on_wait_complete;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/dc_on_wait_complete_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/disable_3v3_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/disable_3v3_timeout_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/dsw_pwrok_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/dsw_pwrok_timeout_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/edge_detect_ne_inst/signal_in_reg[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/efuse_critical_fail_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/efuse_watchdog_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/efuse_watchdog_timeout_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/fault_clear;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/fault_clear_ns_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/force_pwrbtn_n;GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
pwrseq_master_inst/lim_recov_retry_count[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/lim_recov_retry_count[1:0]_3;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/lim_recov_retry_count[1:0]_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/lim_recov_retry_count[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/lim_recov_retry_incr_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/pch_critical_fail_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pch_state_trans_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pch_watchdog_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pch_watchdog_timeout_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/pchdsw_critical_fail_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pchdsw_state_trans_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pdn_watchdog_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pdn_watchdog_timeout_ce_mux;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/pf_on_wait_complete;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pf_on_wait_complete_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/po_failure_detected;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/po_failure_detected_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/po_failure_detected_set_2_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/po_failure_detected_set_5;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/po_failure_detected_set_8;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/po_failure_detected_set_10;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/po_on_wait_complete;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/po_on_wait_complete_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/pon_65ms_watchdog_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/pon_65ms_watchdog_timeout_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/power_fault;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/power_seq_sm_last[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/power_seq_sm_last[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/power_seq_sm_last[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/power_seq_sm_last[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/power_seq_sm_last[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/psu_critical_fail_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/psu_watchdog_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/psu_watchdog_timeout_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/r_Pwrbtn_long;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/r_Pwrbtn_long_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/r_Pwrbtn_long_flag;GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
pwrseq_master_inst/r_pwrbtn_1s_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/r_pwrbtn_1s_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/r_pwrbtn_1s_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/ready_for_recov;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/ready_for_recov_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/rt_critical_fail_store;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/rt_failure_detected;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/rt_failure_detected_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/state_fsm[5:0]_7;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_30;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_31;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_35;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_36;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_41;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_43;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_46;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_50;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_51;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_56;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_61;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_64;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_master_inst/state_fsm[5:0]_66;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_71;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_76;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_81;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_86;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_91;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_93;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_96;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_98;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_100;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_121;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_133;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_139;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_152;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_172;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_174_3;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
pwrseq_master_inst/state_fsm[5:0]_177;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_269_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/state_fsm[5:0]_269_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_269_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_269_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/state_fsm[5:0]_289;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_290;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_291;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_292;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_293;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_294;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_fsm[5:0]_295;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/state_reg[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
pwrseq_master_inst/state_reg[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[16];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[17];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[18];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[19];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[20];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[21];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[22];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[23];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[24];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[25];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[26];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[27];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[28];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[29];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[30];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg[31];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/state_reg_inv_1;GTP_LUT1
Pin
Z;2
I0;1

Inst
pwrseq_master_inst/stby_failure_detected;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/stby_failure_detected_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/turn_system_on;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wait_steady_pwrok_fail_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/wdt_counter[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/N178;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N184;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N186;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N188;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N190;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N192;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N194;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N196;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N198;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N200;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N202;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N204;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N214;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N216;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N218;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N220;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N222;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N224;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N226;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N228;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/N663_23;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/N663_27;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/N663_31;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/N663_32;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N663_35;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N665_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N665_8;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/N1090;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N1183;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N1556;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N1649;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N3880;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4153;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4171;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/N4172_1[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4172_1[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4172_1[2]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4172_1[3]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/N4172_1[4]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/N14_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/any_lim_recov_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/any_pwr_fault_det;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/N5_eq0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/fault_save_en;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pwrseq_slave_inst/fault_save_en_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/ocp_aux_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/ocp_aux_en_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/ocp_main_en;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/N14_5_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/N14_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/N14_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/N14_4_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/N21;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N0_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/pwrseq_sm_fault_det[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/pwrseq_sm_fault_det[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/pwrseq_sm_fault_det[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/pwrseq_sm_fault_det[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/pwrseq_sm_fault_det[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reached_sm_wait_powerok;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_cpu0_d0_vp_p0v9_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_cpu0_d0_vp_p0v9_en_r_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_cpu0_ddr_vdd_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_cpu0_ddr_vdd_en_r_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_cpu0_p1v8_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_cpu0_p1v8_en_r_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_cpu0_vdd_core_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_cpu0_vdd_core_en_r_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_cpu_por_n;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_main_efuse_en;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_main_efuse_en_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_p1v1_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_p1v1_en_r_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/reg_p3v3_en_r;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_p5v_en_r;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_p5v_stby_en_r;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_p5v_stby_en_r_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/reg_pex_reset_r_n;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/reg_pex_reset_r_n_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/reg_pvcc_hpmos_cpu_en_r;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
sync_data_high1/dout[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
sync_data_high1/ff_s1[3];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
sync_data_high1/ff_s1[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
sync_data_low/dout[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
sync_data_low/dout[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
sync_data_low/ff_s1[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
sync_data_low/ff_s1[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
sync_data_low/ff_s1[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
system_reset_inst/pal_sys_reset;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/N7_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N11;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N27_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N27_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N27_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N27_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N27_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N34_ac3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N34_sum0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
timer_gen_inst/N34_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N34_sum2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
timer_gen_inst/N34_sum3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N34_sum4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N37_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N37_1_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
timer_gen_inst/N54;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N54_5_4;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
timer_gen_inst/N54_5_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N58_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N62_4_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N62_5;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N62_6;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
timer_gen_inst/N62_10_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N62_11;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N62_12;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/N62_13;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
timer_gen_inst/N62_14;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N80;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
timer_gen_inst/N121;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
timer_gen_inst/N127_1[0];GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/clk_0p5hz;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/clk_0p5hz_ce_mux;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/clk_1hz;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/clk_1hz_ce_mux;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/clk_4hz;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/clk_4hz_ce_mux;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/clk_6m25;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/clk_6m25_ce_mux;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
timer_gen_inst/cnt20ns[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/cnt20ns[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[0]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
timer_gen_inst/nsec_tmr[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/nsec_tmr[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/sec_tmr[17:0]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
timer_gen_inst/t1ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t1s;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t1us;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t2ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t16us;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t32ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t32us_e;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t64ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t80ns;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t128ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t256ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t512ms;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/t512us;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
timer_gen_inst/usec_tmr[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/usec_tmr[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/usec_tmr[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/usec_tmr[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
timer_gen_inst/usec_tmr[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/N49_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N60_eq0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
uart_master_u1/N61;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N64_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N72_eq0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
uart_master_u1/N75_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N78_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N78_sum2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N177.eq_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N177.eq_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N188_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/N210_ac2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N221[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[8];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[9];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[10];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[19];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[20];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N221[21];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N271;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N272_1_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N272_1_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N276;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N353;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N359;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N360[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N371_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N371_3;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N393_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N397_10_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N421_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N423;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N425_6;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/N425_7;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N425_8;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N425_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/N425_10;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N445_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/N457_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/N457_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/ND7[18]_8;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/ND7[18]_9;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/ND7[18]_10;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/ND7[18]_11;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/ND7[18]_12;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/ND7[18]_13;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/bps_count_bit[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/bps_count_bit[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/bps_count_bit[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/bps_count_bit[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/bps_count_bit[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/bps_count_bit[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_fsm[2:0]_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_5;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/curr_state_fsm[2:0]_12_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_12_1_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_15;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/curr_state_fsm[2:0]_24;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_25;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u1/curr_state_fsm[2:0]_28;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_32;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/curr_state_fsm[2:0]_40;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u1/curr_state_reg[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
uart_master_u1/curr_state_reg[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/curr_state_reg_ce_mux[0];GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/curr_state_reg_ce_mux[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/data_count[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/data_count[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/data_count[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/data_count[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/data_count[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_pluse_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_pluse_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_pluse_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/det_pluse_reg[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/det_pluse_reg[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/det_timeout;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/last_state[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
uart_master_u1/last_state[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/last_state[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/par_data_out[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/read_flag;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/read_flag_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/reg_par_data_out[0];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[1];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[2];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[3];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[4];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[5];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[6];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[7];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[8];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[9];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[10];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[19];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[20];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/reg_par_data_out[21];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u1/ser_data_out;GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
uart_master_u1/ser_data_out_rs;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u1/ser_data_out_tri_enable;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u1/ser_data_out_tri_enable_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u1/ser_data_tri_en_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u1/wait_time[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u1/wait_time[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/N49_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/N72_eq0_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
uart_master_u2/N75_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N78_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/N78_sum2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N177.eq_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N177.eq_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N188_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/N210_ac2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N221[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[8];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[9];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[10];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[19];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[20];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N221[21];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N272_1_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N272_1_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N276;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N276_8;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N276_9;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N276_10;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N276_11;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N276_12;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N276_13;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N353;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N359;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N360[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N371_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/N371_3;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/N393_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N397_10_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N421_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N423;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N425_6;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/N425_7;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N425_8;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N425_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/N425_10;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N445_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/N457_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/N457_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/bps_count_bit[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/bps_count_bit[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/bps_count_bit[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/bps_count_bit[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/bps_count_bit[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/bps_count_bit[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_fsm[2:0]_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_12_1_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_12_1_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_15;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/curr_state_fsm[2:0]_24;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_25;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
uart_master_u2/curr_state_fsm[2:0]_28;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_32;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/curr_state_fsm[2:0]_40;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
uart_master_u2/curr_state_reg[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/curr_state_reg_ce_mux[7];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/data_count[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/data_count[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/data_count[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/data_count[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/data_count[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/det_pluse_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/det_pluse_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/det_pluse_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/det_pluse_reg[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/det_pluse_reg[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/last_state[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
uart_master_u2/last_state[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/last_state[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/par_data_out[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/read_flag;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/read_flag_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/reg_par_data_out[0];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[1];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[2];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[3];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[4];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[5];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[6];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[7];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[8];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[9];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[10];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[19];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[20];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/reg_par_data_out[21];GTP_DFF_E
Pin
Q;2
CE;1
CLK;1
D;1

Inst
uart_master_u2/ser_data_out;GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
uart_master_u2/ser_data_out_rs;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
uart_master_u2/ser_data_out_tri_enable;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
uart_master_u2/ser_data_out_tri_enable_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_master_u2/ser_data_tri_en_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
uart_master_u2/wait_time[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
uart_master_u2/wait_time[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
UID_Function_u0/Edge_Detect_U0/r_signal_b;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
UID_Function_u0/Edge_Detect_U2/r_signal_b;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data_out;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
UID_Function_u0/lowpass_filter_U0/r_data_out_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N0_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N7_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N10_1_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N16;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N19_1_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N30;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N48_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N59_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N116;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[1]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[2]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[3]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[4]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[5]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[6]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[7]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[8]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[9]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[10]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[11]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[12]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[13]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[14]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_0[15]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[0];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[2];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[3];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[4];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[5];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[6];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[7];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[8];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[9];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[10];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[11];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[12];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[13];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[14];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_4[15];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_0;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_8;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_9;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_10;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_11;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_12;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_13;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_14;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_15;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119_5_16;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[1]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[2]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[3]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[4]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[5]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[6]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121[7]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N134_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N134_6;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N134_7_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N134_16_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_rst_n;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_addr_hit;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_data_vld1;GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_data_vld2;GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[2];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[3];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[5];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[6];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[13];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[14];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command[15];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[8];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[9];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[10];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[11];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[12];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[13];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[14];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp[15];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[15:0]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[0]_inv;GTP_LUT1
Pin
Z;2
I0;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[0];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[1];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[2];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[3];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[4];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[5];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[6];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[7];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[8];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[9];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[10];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[11];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[12];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[13];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[14];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command[15];GTP_DLATCH
Pin
Q;2
D;1
G;1

Inst
genblk1[0].fan_pwm_tach_m/Edge_Detect_u0/r_signal_b;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N16;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_6;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N10_1_7;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N16;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/r_cnt_result[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/N11;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/buffit[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/buffit[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/falling_edge;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/rising_edge;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[0].ps_ebrake_dct/signal_out;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/N11;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/buffit[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/buffit[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/falling_edge;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/rising_edge;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrcap_inst/inst[1].ps_ebrake_dct/signal_out;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/edge_detect_ne_inst/signal_in_reg[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_master_inst/sb_thermtrip_delay_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_fault_detect_[0].chklive_en_ce_mux[0];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/N32_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/N82;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[1].chklive_en[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[1].chklive_en_ce_mux[1];GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[1].vrm_fault[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_fault_detect_[1].vrm_fault_ce_mux[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/N7_sum1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/N19;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/delay_output_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/cpupwrok_en_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p1v1_fault_det_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_en_r_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/N14_4_4;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/N14_10_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p5v_stby_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N22[0]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N22[1]_1;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/N29;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/_fault_detect_[0].chklive_en[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/_fault_detect_[0].vrm_fault[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/_fault_detect_[0].vrm_fault_ce_mux[0]_lutcollapse;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/any_vrm_fault;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/N22[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/N22[1]_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/delay_output;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/delay_output_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/timer_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
pwrseq_slave_inst/power_supply_on_check_inst/timer_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N28_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N263_1;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N267_1_1;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N267_1_2;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N267_1_3;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N267_1_4;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N267_1_5;GTP_LUT5CARRY
Pin
COUT;2
Z;2
CIN;1
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N293_2_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N293_5;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N304_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N305;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N310_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N311;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N318_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N323;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_8;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_9;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_10;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_11;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_12;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_13;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324_14;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N464;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_1_2;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_1_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_1_8;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_5_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_8_2;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_11_4;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_16_3;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N468_17;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N471;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N471_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N500_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551_5;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551_8;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551_10;GTP_MUX2LUT6
Pin
Z;2
I0;1
I1;1
S;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551_13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551_19;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N591_2;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N653;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N685_3;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N719;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720[0]_1;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N1132;GTP_LUT2
Pin
Z;2
I0;1
I1;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_I2C_ADDR_OUT[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[0];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[1];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[2];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[3];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[4];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[5];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[6];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out[7];GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[1];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[2];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[3];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[4];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[5];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[6];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_out_ce_mux[7];GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_vld;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/o_data_vld_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_1ms_clk_0;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_1ms_clk_1;GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_RW;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_RW_ce_mux;GTP_LUT4
Pin
Z;2
I0;1
I1;1
I2;1
I3;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_3;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_5;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_7;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_9;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_11;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_13;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_15;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_17;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_19;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_21;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_27;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_28;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_30;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_32;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_34;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_36;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_38;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_40;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_fsm[4:0]_45;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[6];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[7];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[8];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[9];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[10];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[11];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[12];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[13];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[14];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[15];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[16];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[17];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[18];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[19];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[0];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[1];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[2];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[3];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[4];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[5];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address[6];GTP_DFF
Pin
Q;2
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[0];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[1];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[2];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[3];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[4];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[5];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address_ce_mux[6];GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[0];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[1];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[2];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[3];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[4];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[5];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[6];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in[7];GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in_lock;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in_lock_ce_mux;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in_lock_inv;GTP_INV
Pin
Z;2
I;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_glitchlessSignal_scl_q;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_glitchlessSignal_scl_q_ce_mux;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_glitchlessSignal_sda_q;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_glitchlessSignal_sda_q_ce_mux;GTP_LUT5M
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1
ID;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[0];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[1];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[2];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[3];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[4];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[5];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[6];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[7];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[8];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[9];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[10];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[11];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[12];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[13];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[14];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly[15];GTP_DFF_P
Pin
Q;2
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_ce;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_ce_1;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_ce_2;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_cp;GTP_DLATCH_C
Pin
Q;2
C;1
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_mux;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_mux_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q_sel;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_ce;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_ce_1;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_ce_2;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_cp;GTP_DLATCH_C
Pin
Q;2
C;1
D;1
G;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_mux;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_mux_1;GTP_LUT3
Pin
Z;2
I0;1
I1;1
I2;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q_sel;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_scl_0;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_0;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_1;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_data;GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_en_inv;GTP_LUT5
Pin
Z;2
I0;1
I1;1
I2;1
I3;1
I4;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_en_inv_1;GTP_DFF_PE
Pin
Q;2
CE;1
CLK;1
D;1
P;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_start;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_stop;GTP_DFF_C
Pin
Q;2
C;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[0];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[1];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[2];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[3];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[4];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Inst
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt[5];GTP_DFF_CE
Pin
Q;2
C;1
CE;1
CLK;1
D;1

Net
N66;
N67;
N68;
N69;
N592;
N705;
N711;
N724_4;
N789;
N1073_6;
N1073_43;
N1073_54;
N1101;
N1119;
N1120;
N1208;
N1311;
N1333_inv;
N1358;
N1359[0];
N1359[1];
N1359[2];
N1359[3];
N1359[4];
N1359[5];
N1359[6];
N1359[7];
N1359[8];
N1359[9];
N1359[10];
N1359[11];
N1359[12];
N1359[13];
N1359[14];
N1359[15];
N1359[16];
N1359[17];
N1359[18];
N1359[19];
N1359[20];
N1360;
N1494;
N1501;
N1508;
N1511;
N1519;
N1520;
N1521;
N1522;
N1525;
N1550;
N1555[0];
N1555[1];
N1555[2];
N1555[3];
N1555[4];
N1555[5];
N1555[6];
N1555[7];
N1555[8];
N1555[9];
N1555[10];
N1555[11];
N1555[12];
N1555[13];
N1555[14];
N1555[15];
N1555[16];
N1555[17];
N1555[18];
N1555[19];
N1555[20];
N1555[21];
N1555[22];
N1555[23];
N1555[24];
N1555[25];
N1555[26];
N1555[27];
N1560;
N1566[0];
N1566[1];
N1566[2];
N1566[3];
N1566[4];
N1566[5];
N1566[6];
N1566[7];
N1566[8];
N1566[9];
N1566[10];
N1566[11];
N1566[12];
N1566[13];
N1566[14];
N1566[15];
N1566[16];
N1566[17];
N1566[18];
N1566[19];
N1566[20];
N1566[21];
N1566[22];
N1566[23];
N1566[24];
N1566[25];
N1566[26];
N1566[27];
N1571;
N1577[0];
N1577[1];
N1577[2];
N1577[3];
N1577[4];
N1577[5];
N1577[6];
N1577[7];
N1577[8];
N1577[9];
N1577[10];
N1577[11];
N1577[12];
N1577[13];
N1577[14];
N1577[15];
N1577[16];
N1577[17];
N1577[18];
N1577[19];
N1577[20];
N1577[21];
N1577[22];
N1577[23];
N1577[24];
N1577[25];
N1577[26];
N1577[27];
N1577[28];
N1577[29];
N1582;
N1623;
N1624[0];
N1624[1];
N1695_0;
N1698;
N1699[0];
N1699[1];
N1699[2];
N1699[3];
N1699[4];
N1699[5];
N1699[6];
N1699[7];
N1799;
_N53;
_N54;
_N55;
_N130;
_N148;
_N196;
_N202;
_N208;
_N228;
_N278;
_N292;
_N310;
_N354;
_N364;
_N378;
_N386;
_N406;
_N414;
_N428;
_N436;
_N452;
_N460;
_N516;
_N596;
_N616;
_N624;
_N632;
_N638;
_N648;
_N656;
_N668;
_N674;
_N682;
_N690;
_N698;
_N800;
_N818;
_N830;
_N1721;
_N1722;
_N1723;
_N1724;
_N1725;
_N1726;
_N1727;
_N1728;
_N1729;
_N1730;
_N1731;
_N1732;
_N1733;
_N1734;
_N1735;
_N1736;
_N1737;
_N1738;
_N1739;
_N1740;
_N1741;
_N1742;
_N1743;
_N1744;
_N1745;
_N1746;
_N1747;
_N1748;
_N1751;
_N1752;
_N1753;
_N1754;
_N1755;
_N1756;
_N1757;
_N1758;
_N1759;
_N1760;
_N1761;
_N1762;
_N1763;
_N1764;
_N1765;
_N1766;
_N1767;
_N1768;
_N1769;
_N1770;
_N1771;
_N1772;
_N1773;
_N1774;
_N1775;
_N1776;
_N1779;
_N1780;
_N1781;
_N1782;
_N1783;
_N1784;
_N1785;
_N1786;
_N1787;
_N1788;
_N1789;
_N1790;
_N1791;
_N1792;
_N1793;
_N1794;
_N1795;
_N1796;
_N1797;
_N1798;
_N1799;
_N1800;
_N1801;
_N1802;
_N1803;
_N1804;
_N1950;
_N1951;
_N1952;
_N1953;
_N1954;
_N1955;
_N1956;
_N1957;
_N1958;
_N1959;
_N1960;
_N1961;
_N1962;
_N1963;
_N1964;
_N1965;
_N1966;
_N1967;
_N1968;
_N2097;
_N2128;
_N2129;
_N2130;
_N2131;
_N2132;
_N2133;
_N2134;
_N2136;
_N2137;
_N9998;
_N10003;
_N10010;
_N10014;
_N10091;
_N10103;
_N10107;
_N10118;
_N10119;
_N10121;
_N10132;
_N10143;
_N10188;
_N10203;
_N10297;
_N10298;
_N10305;
_N10306;
_N10307;
_N10311;
_N10315;
_N10318;
_N11281;
_N11360;
_N11361;
_N11558;
_N11565;
_N11588;
_N11592;
_N11596;
_N11603;
_N11607;
_N11611;
_N11614;
_N11619;
_N11623;
_N11627;
_N11629;
_N11641;
_N11674;
_N11675;
_N11717;
_N11759;
_N11766;
_N11877;
_N11880;
_N11911;
_N11913;
_N12044;
_N12045;
_N12063;
_N12064;
_N12066;
_N12067;
_N12068;
_N12087;
_N12107;
_N12128;
_N12129;
_N12131;
_N12132;
_N12134;
_N12151;
_N12165;
_N12166;
_N12199;
_N12201;
_N12214;
_N12225;
_N12226;
_N12275;
_N12279;
_N12281;
_N12288;
_N12309;
_N12343;
_N12399;
_N12420;
_N12422;
_N12428;
any_lim_recov_fault;
any_pwr_fault_det;
aux_pcycle;
bmc_ctrl_shutdown;
bmc_i2c_rst2[0];
bmc_i2c_rst2[1];
bmc_i2c_rst2[2];
bmc_i2c_rst2[3];
bmc_i2c_rst2[4];
bmc_i2c_rst2[5];
bmc_i2c_rst2[6];
bmc_i2c_rst2[7];
bmc_i2c_rst[0];
bmc_i2c_rst[1];
bmc_i2c_rst[2];
bmc_i2c_rst[3];
bmc_i2c_rst[4];
bmc_i2c_rst[5];
bmc_i2c_rst[6];
bmc_i2c_rst[7];
bmc_security_bypass;
bmcctl_front_nic_led;
clk_25m;
clk_50m;
count[0];
count[1];
count[2];
count[3];
count[4];
count[5];
count[6];
count[7];
count[8];
count[9];
count[10];
count[11];
count[12];
count[13];
count[14];
count[15];
count[16];
count[17];
count[18];
count[19];
count[20];
count[21];
count[22];
count[23];
count[24];
count[25];
count[26];
count[27];
countp[0];
countp[1];
countp[2];
countp[3];
countp[4];
countp[5];
countp[6];
countp[7];
countp[8];
countp[9];
countp[10];
countp[11];
countp[12];
countp[13];
countp[14];
countp[15];
countp[16];
countp[17];
countp[18];
countp[19];
countp[20];
countp[21];
countp[22];
countp[23];
countp[24];
countp[25];
countp[26];
countp[27];
countp[28];
countp[29];
counts[0];
counts[1];
counts[2];
counts[3];
counts[4];
counts[5];
counts[6];
counts[7];
counts[8];
counts[9];
counts[10];
counts[11];
counts[12];
counts[13];
counts[14];
counts[15];
counts[16];
counts[17];
counts[18];
counts[19];
counts[20];
counts[21];
counts[22];
counts[23];
counts[24];
counts[25];
counts[26];
counts[27];
cpu0_ddr_vdd_fault_det;
cpu0_p1v8_fault_det;
cpu0_pll_p1v8_fault_det;
cpu0_vdd_core_fault_det;
cpu0_vddq_fault_det;
cpu1_ddr_vdd_fault_det;
cpu1_p1v8_fault_det;
cpu1_pll_p1v8_fault_det;
cpu1_vdd_core_fault_det;
cpu1_vddq_fault_det;
cpu_gpio_ok;
cpu_power_off;
cpu_reboot;
cpu_reboot_S;
cpu_reboot_x;
cpu_thermtrip_fault_det[0];
cpu_thermtrip_fault_det[1];
db_debug_sw[5];
db_fan_prsnt_n[0];
db_fan_prsnt_n[1];
db_fan_prsnt_n[2];
db_fan_prsnt_n[3];
db_fan_prsnt_n[4];
db_fan_prsnt_n[5];
db_fan_prsnt_n[6];
db_fan_prsnt_n[7];
db_i_dsd_uart_prsnt_n;
db_i_front_pal_intruder;
db_i_intruder_cable_inst_n;
db_i_pal_cpu0_d0_vp_0v9_pg;
db_i_pal_cpu0_d0_vph_1v8_pg;
db_i_pal_cpu0_d1_vp_0v9_pg;
db_i_pal_cpu0_d1_vph_1v8_pg;
db_i_pal_cpu0_ddr_vdd_pg;
db_i_pal_cpu0_p1v8_pg;
db_i_pal_cpu0_pll_p1v8_pg;
db_i_pal_cpu0_vdd_core_pg;
db_i_pal_cpu0_vddq_pg;
db_i_pal_cpu1_d0_vp_0v9_pg;
db_i_pal_cpu1_d0_vph_1v8_pg;
db_i_pal_cpu1_d1_vp_0v9_pg;
db_i_pal_cpu1_d1_vph_1v8_pg;
db_i_pal_cpu1_ddr_vdd_pg;
db_i_pal_cpu1_p1v8_pg;
db_i_pal_cpu1_pll_p1v8_pg;
db_i_pal_cpu1_vdd_core_pg;
db_i_pal_cpu1_vddq_pg;
db_i_pal_ocp1_fan_foo;
db_i_pal_p3v3_stby_bp_pgd;
db_i_pal_p5v_stby_pgd;
db_i_pal_p12v_cpu0_vin_pg;
db_i_pal_p12v_cpu1_vin_pg;
db_i_pal_pgd_p12v_droop;
db_i_pal_pgd_p12v_stby_droop;
db_i_pal_reat_bp_efuse_pg;
db_i_pal_vcc_1v1_pg;
db_i_ps1_dc_ok;
db_i_ps1_smb_alert;
db_i_ps2_dc_ok;
db_i_ps2_smb_alert;
db_ocp1_prsnt_n;
db_ocp2_prsnt_n;
db_ocp2_pvt_fan_on_aux;
db_ocp_pvt_fan_on_aux;
db_pal_riser1_prsnt_n;
db_pal_riser2_prsnt_n;
db_ps_acok[0];
db_ps_acok[1];
db_ps_dcok[0];
db_ps_dcok[1];
db_ps_prsnt_n[0];
db_ps_prsnt_n[1];
db_tpm_prsnt_n;
fault_clear;
force_reb_in;
force_reb_in_count[0];
force_reb_in_count[1];
i_BMC_I2C9_PAL_M_SCL1_R;
i_BMC_I2C9_PAL_M_SCL_R;
i_BMC_JTAGM_NTRST_R;
i_BMC_RESERVE_0;
i_BMC_RESERVE_1;
i_BMC_RESERVE_2;
i_BMC_RESERVE_3;
i_BMC_RESERVE_4;
i_BMC_RESERVE_5;
i_BMC_RESERVE_6;
i_BMC_RESERVE_7;
i_BMC_RESERVE_8;
i_BMC_RESERVE_9;
i_BMC_RESERVE_10;
i_BMC_RESERVE_11;
i_BMC_RESERVE_12;
i_BMC_RESERVE_13;
i_BMC_RESERVE_14;
i_BMC_RESERVE_15;
i_BMC_RESERVE_16;
i_BMC_RESERVE_17;
i_BMC_RESERVE_18;
i_BMC_RESERVE_19;
i_CLK_PAL_IN_25M;
i_CPLD_M_S_EXCHANGE_S2_R;
i_CPLD_M_S_SGPIO1_MISO;
i_CPLD_M_S_SGPIO_MISO;
i_CPU0_BOARD_TEMP_OVER_R;
i_CPU0_D0_BIOS_OVER;
i_CPU0_D0_CRU_RST_OK;
i_CPU0_D0_DOWN_GPIO8_RST_N;
i_CPU0_D0_GPIO_PORT0_R;
i_CPU0_D0_GPIO_PORT1_R;
i_CPU0_D0_GPIO_PORT2_R;
i_CPU0_D0_GPIO_PORT3_R;
i_CPU0_D0_GPIO_PORT4_R;
i_CPU0_D0_GPIO_PORT5_R;
i_CPU0_D0_GPIO_PORT6_R;
i_CPU0_D0_GPIO_PORT7_R;
i_CPU0_D0_GPIO_PORT9_R;
i_CPU0_D0_GPIO_PORT10_R;
i_CPU0_D0_MEMORY_POWER_INT_N;
i_CPU0_D0_PCIE_RST;
i_CPU0_D0_PEU_PREST_0_N_R;
i_CPU0_D0_PEU_PREST_1_N_R;
i_CPU0_D0_PEU_PREST_2_N_R;
i_CPU0_D0_PEU_PREST_3_N_R;
i_CPU0_D0_PWR_CTR0_R;
i_CPU0_D0_PWR_CTR1_R;
i_CPU0_D1_CRU_RST_OK;
i_CPU0_D1_PCIE_RST;
i_CPU0_D1_PEU_PREST_0_N_R;
i_CPU0_D1_PEU_PREST_1_N_R;
i_CPU0_D1_PEU_PREST_2_N_R;
i_CPU0_D1_PEU_PREST_3_N_R;
i_CPU0_D1_PWR_CTR0_R;
i_CPU0_D1_PWR_CTR1_R;
i_CPU0_D1_SPIO_CS;
i_CPU0_D1_SPIO_MISO_R;
i_CPU0_D1_SPIO_SCK;
i_CPU0_RST_VPP_I2C_N;
i_CPU0_VR8_CAT_FLT;
i_CPU0_VR_ALERT_N_R;
i_CPU1_BOARD_TEMP_OVER_R;
i_CPU1_D0_BIOS_OVER;
i_CPU1_D0_CRU_RST_OK;
i_CPU1_D0_DOWN_GPIO8_RST_N;
i_CPU1_D0_MEMORY_POWER_INT_N;
i_CPU1_D0_PCIE_RST;
i_CPU1_D0_PEU_PREST_0_N_R;
i_CPU1_D0_PEU_PREST_1_N_R;
i_CPU1_D0_PEU_PREST_2_N_R;
i_CPU1_D0_PEU_PREST_3_N_R;
i_CPU1_D0_PWR_CTR0_R;
i_CPU1_D0_PWR_CTR1_R;
i_CPU1_D1_CRU_RST_OK;
i_CPU1_D1_PCIE_RST;
i_CPU1_D1_PEU_PREST_0_N_R;
i_CPU1_D1_PEU_PREST_1_N_R;
i_CPU1_D1_PEU_PREST_2_N_R;
i_CPU1_D1_PEU_PREST_3_N_R;
i_CPU1_D1_PWR_CTR0_R;
i_CPU1_D1_PWR_CTR1_R;
i_CPU1_RST_VPP_I2C_N;
i_CPU1_VR8_CAT_FLT;
i_CPU1_VR_ALERT_N_R;
i_CPU01_TIMER_FORCE_START;
i_FAN0_PRSNT_N;
i_FAN1_PRSNT_N;
i_FAN2_PRSNT_N;
i_FAN3_PRSNT_N;
i_FAN_TACH_0_D;
i_FAN_TACH_1_D;
i_FAN_TACH_2_D;
i_FAN_TACH_3_D;
i_FAN_TACH_4_D;
i_FAN_TACH_5_D;
i_FAN_TACH_6_D;
i_FAN_TACH_7_D;
i_FRONT_PAL_INTRUDER;
i_INTRUDER_CABLE_INST_N;
i_MNG_GPIO_0_PCIE_R;
i_P1V8_STBY_CPLD_PG;
i_PAL_88SE9230_WAKE_N;
i_PAL_BMCUID_BUTTON_R;
i_PAL_BMC_CARD_PRSNT_N;
i_PAL_BMC_INT_N;
i_PAL_BP1_AUX_PG;
i_PAL_BP1_CPU_1P2P;
i_PAL_BP1_PRSNT_N;
i_PAL_BP2_AUX_PG;
i_PAL_BP2_CPU_1P2P;
i_PAL_BP2_PRSNT_N;
i_PAL_CPU0_D0_VPH_1V8_PG;
i_PAL_CPU0_D0_VP_0V9_PG;
i_PAL_CPU0_D1_VPH_1V8_PG;
i_PAL_CPU0_D1_VP_0V9_PG;
i_PAL_CPU0_DDR_VDD_PG;
i_PAL_CPU0_DIMM_PWRGD_F;
i_PAL_CPU0_P1V8_PG;
i_PAL_CPU0_PLL_P1V8_PG;
i_PAL_CPU0_TMP_ALERT_N;
i_PAL_CPU0_VDDQ_P1V1_PG;
i_PAL_CPU0_VDD_VCORE_P0V8_PG;
i_PAL_CPU0_VR_PMALT_R;
i_PAL_CPU1_D0_VPH_1V8_PG;
i_PAL_CPU1_D0_VP_0V9_PG;
i_PAL_CPU1_D1_VPH_1V8_PG;
i_PAL_CPU1_D1_VP_0V9_PG;
i_PAL_CPU1_DDR_VDD_PG;
i_PAL_CPU1_DIMM_PWRGD_F;
i_PAL_CPU1_P1V8_PG;
i_PAL_CPU1_PLL_P1V8_PG;
i_PAL_CPU1_TMP_ALERT_N;
i_PAL_CPU1_VDDQ_P1V1_PG;
i_PAL_CPU1_VDD_VCORE_P0V8_PG;
i_PAL_CPU1_VR_PMALT_R;
i_PAL_DB_GPIO0_R;
i_PAL_DB_GPIO1_R;
i_PAL_DB_GPIO2_R;
i_PAL_DB_GPIO3_R;
i_PAL_DB_GPIO4_R;
i_PAL_DB_GPIO5_R;
i_PAL_DB_ON_N_R;
i_PAL_DB_PRSNT_N_R;
i_PAL_DPLL_GPIO2_R;
i_PAL_DPLL_GPIO3_R;
i_PAL_DPLL_GPIO4_R;
i_PAL_DPLL_GPIO5_R;
i_PAL_DPLL_RRSNT_R;
i_PAL_MAIN_PWR_OK;
i_PAL_M_DONE;
i_PAL_M_INITN;
i_PAL_M_JTAGEN;
i_PAL_M_PROGRAM_N;
i_PAL_M_SN;
i_PAL_P3V3_STBY_PGD;
i_PAL_P3V3_STBY_PGD_inv;
i_PAL_P5V_STBY_PGD;
i_PAL_P12V_CPU0_VIN_FLTB;
i_PAL_P12V_CPU0_VIN_PG;
i_PAL_P12V_CPU1_VIN_FLTB;
i_PAL_P12V_CPU1_VIN_PG;
i_PAL_P12V_FAN0_FLTB;
i_PAL_P12V_FAN0_PG;
i_PAL_P12V_FAN1_FLTB;
i_PAL_P12V_FAN1_PG;
i_PAL_P12V_FAN2_FLTB;
i_PAL_P12V_FAN2_PG;
i_PAL_P12V_FAN3_FLTB;
i_PAL_P12V_FAN3_PG;
i_PAL_PGD_88SE9230_P1V8;
i_PAL_PGD_88SE9230_VDD1V0;
i_PAL_PGD_P12V_DROOP;
i_PAL_PGD_P12V_STBY_DROOP;
i_PAL_PS1_ACFAIL;
i_PAL_PS1_DCOK;
i_PAL_PS1_PRSNT;
i_PAL_PS1_PRSNT_inv;
i_PAL_PS1_SMB_ALERT_TO_FPGA;
i_PAL_PS2_ACFAIL;
i_PAL_PS2_DCOK;
i_PAL_PS2_PRSNT;
i_PAL_PS2_PRSNT_inv;
i_PAL_PS2_SMB_ALERT_TO_FPGA;
i_PAL_REAT_BP_EFUSE_OC;
i_PAL_REAT_BP_EFUSE_PG;
i_PAL_RTC_INTB;
i_PAL_TCK;
i_PAL_TDI;
i_PAL_TMP1_ALERT_N;
i_PAL_TMP2_ALERT_N;
i_PAL_TMP3_ALERT_N;
i_PAL_TMS;
i_PAL_UPD72020_VCC_ALART;
i_PAL_USB_UPD1_OCI1B;
i_PAL_USB_UPD1_OCI2B;
i_PAL_VCC_1V1_PG;
i_SMB_PEHP_CPU0_3V3_ALERT_N;
i_SMB_PEHP_CPU1_3V3_ALERT_N;
i_TPM_MODULE_PRSNT_N;
mcpld_to_scpld_p2s_data[4];
mcpld_to_scpld_p2s_data[5];
mcpld_to_scpld_p2s_data[6];
mcpld_to_scpld_p2s_data[7];
mcpld_to_scpld_p2s_data[8];
mcpld_to_scpld_p2s_data[10];
mcpld_to_scpld_p2s_data[13];
mcpld_to_scpld_p2s_data[14];
mcpld_to_scpld_p2s_data[15];
mcpld_to_scpld_p2s_data[17];
mcpld_to_scpld_p2s_data[18];
mcpld_to_scpld_p2s_data[19];
mcpld_to_scpld_p2s_data[31];
mcpld_to_scpld_p2s_data[34];
mcpld_to_scpld_p2s_data[35];
mcpld_to_scpld_p2s_data[36];
mcpld_to_scpld_p2s_data[37];
mcpld_to_scpld_p2s_data[38];
mcpld_to_scpld_p2s_data[215];
mcpld_to_scpld_p2s_data[267];
mcpld_to_scpld_p2s_data[275];
mcpld_to_scpld_p2s_data[276];
mcpld_to_scpld_p2s_data[277];
mcpld_to_scpld_p2s_data[278];
mcpld_to_scpld_p2s_data[279];
mcpld_to_scpld_p2s_data[280];
mcpld_to_scpld_p2s_data[281];
mcpld_to_scpld_p2s_data[282];
mcpld_to_scpld_p2s_data[283];
mcpld_to_scpld_p2s_data[284];
mcpld_to_scpld_p2s_data[285];
mcpld_to_scpld_p2s_data[286];
mcpld_to_scpld_p2s_data[287];
mcpld_to_scpld_p2s_data[288];
mcpld_to_scpld_p2s_data[289];
mcpld_to_scpld_p2s_data[290];
mcpld_to_scpld_p2s_data[291];
mcpld_to_scpld_p2s_data[292];
mcpld_to_scpld_p2s_data[293];
mcpld_to_scpld_p2s_data[294];
mcpld_to_scpld_p2s_data[295];
mcpld_to_scpld_p2s_data[296];
mcpld_to_scpld_p2s_data[297];
mcpld_to_scpld_p2s_data[298];
mcpld_to_scpld_p2s_data[299];
mcpld_to_scpld_p2s_data[300];
mcpld_to_scpld_p2s_data[301];
mcpld_to_scpld_p2s_data[302];
mcpld_to_scpld_p2s_data[303];
mcpld_to_scpld_p2s_data[304];
mcpld_to_scpld_p2s_data[305];
mcpld_to_scpld_p2s_data[306];
mcpld_to_scpld_p2s_data[307];
mcpld_to_scpld_p2s_data[308];
mcpld_to_scpld_p2s_data[309];
mcpld_to_scpld_p2s_data[310];
mcpld_to_scpld_p2s_data[311];
mcpld_to_scpld_p2s_data[312];
mcpld_to_scpld_p2s_data[313];
mcpld_to_scpld_p2s_data[314];
mcpld_to_scpld_p2s_data[349];
nt_i_BMC_I2C9_PAL_M_SCL1_R;
nt_i_CLK_PAL_IN_25M;
nt_i_CPLD_M_S_SGPIO_MISO;
nt_i_CPU0_D0_BIOS_OVER;
nt_i_CPU0_D0_PWR_CTR0_R;
nt_i_CPU0_D0_PWR_CTR1_R;
nt_i_CPU0_VR8_CAT_FLT;
nt_i_CPU0_VR_ALERT_N_R;
nt_i_CPU1_VR8_CAT_FLT;
nt_i_CPU1_VR_ALERT_N_R;
nt_i_FRONT_PAL_INTRUDER;
nt_i_INTRUDER_CABLE_INST_N;
nt_i_PAL_BMCUID_BUTTON_R;
nt_i_PAL_CPU0_D0_VPH_1V8_PG;
nt_i_PAL_CPU0_D0_VP_0V9_PG;
nt_i_PAL_CPU0_D1_VPH_1V8_PG;
nt_i_PAL_CPU0_D1_VP_0V9_PG;
nt_i_PAL_CPU0_DDR_VDD_PG;
nt_i_PAL_CPU0_P1V8_PG;
nt_i_PAL_CPU0_PLL_P1V8_PG;
nt_i_PAL_CPU0_VDDQ_P1V1_PG;
nt_i_PAL_CPU0_VDD_VCORE_P0V8_PG;
nt_i_PAL_CPU1_D0_VPH_1V8_PG;
nt_i_PAL_CPU1_D0_VP_0V9_PG;
nt_i_PAL_CPU1_D1_VPH_1V8_PG;
nt_i_PAL_CPU1_D1_VP_0V9_PG;
nt_i_PAL_CPU1_DDR_VDD_PG;
nt_i_PAL_CPU1_P1V8_PG;
nt_i_PAL_CPU1_PLL_P1V8_PG;
nt_i_PAL_CPU1_VDDQ_P1V1_PG;
nt_i_PAL_CPU1_VDD_VCORE_P0V8_PG;
nt_i_PAL_P3V3_STBY_PGD;
nt_i_PAL_P5V_STBY_PGD;
nt_i_PAL_P12V_CPU0_VIN_PG;
nt_i_PAL_P12V_CPU1_VIN_PG;
nt_i_PAL_PGD_P12V_DROOP;
nt_i_PAL_PGD_P12V_STBY_DROOP;
nt_i_PAL_PS1_ACFAIL;
nt_i_PAL_PS1_DCOK;
nt_i_PAL_PS1_PRSNT;
nt_i_PAL_PS1_SMB_ALERT_TO_FPGA;
nt_i_PAL_PS2_ACFAIL;
nt_i_PAL_PS2_DCOK;
nt_i_PAL_PS2_PRSNT;
nt_i_PAL_PS2_SMB_ALERT_TO_FPGA;
nt_i_PAL_REAT_BP_EFUSE_PG;
nt_i_PAL_RTC_INTB;
nt_i_PAL_VCC_1V1_PG;
nt_i_SMB_PEHP_CPU0_3V3_ALERT_N;
nt_i_SMB_PEHP_CPU1_3V3_ALERT_N;
nt_io_BMC_I2C9_PAL_M_SDA1_R;
nt_io_BMC_I2C9_PAL_M_SDA_R;
nt_io_PAL_BP1_PWR_ON_R;
nt_io_PAL_BP2_PWR_ON_R;
nt_o_BIOS0_RST_N_R;
nt_o_BIOS1_RST_N_R;
nt_o_CPLD_M_S_SGPIO1_CLK_R;
nt_o_CPLD_M_S_SGPIO1_LD_N_R;
nt_o_CPLD_M_S_SGPIO1_MOSI_R;
nt_o_CPLD_M_S_SGPIO_CLK_R;
nt_o_CPLD_M_S_SGPIO_LD_N_R;
nt_o_CPLD_M_S_SGPIO_MOSI_R;
nt_o_CPU0_D1_SPIO_MOSI;
nt_o_CPU0_D0123_SOCKET_ID_R;
nt_o_CPU1_D0_SOFT_SHUTDOWN_INT_N;
nt_o_CPU1_D0123_SOCKET_ID_R;
nt_o_CPU1_POR_N_R;
nt_o_FT_CPU0_SCP_BOOT_FROM_FLASH_R;
nt_o_FT_CPU1_SCP_BOOT_FROM_FLASH_R;
nt_o_PAL_BMC_PERST_N_R;
nt_o_PAL_BMC_SRST_R;
nt_o_PAL_CPU0_D0_VPH_1V8_EN;
nt_o_PAL_CPU0_D0_VP_0V9_EN;
nt_o_PAL_CPU0_D1_VPH_1V8_EN;
nt_o_PAL_CPU0_D1_VP_0V9_EN;
nt_o_PAL_CPU0_DDR_VDD_EN_R;
nt_o_PAL_CPU0_NVME_ALERT_N_R;
nt_o_PAL_CPU0_P1V8_EN_R;
nt_o_PAL_CPU0_PLL_P1V8_EN_R;
nt_o_PAL_CPU0_VDDQ_EN_R;
nt_o_PAL_CPU0_VDD_CORE_EN_R;
nt_o_PAL_CPU1_D0_VPH_1V8_EN;
nt_o_PAL_CPU1_D0_VP_0V9_EN;
nt_o_PAL_CPU1_D1_VPH_1V8_EN;
nt_o_PAL_CPU1_D1_VP_0V9_EN;
nt_o_PAL_CPU1_DDR_VDD_EN_R;
nt_o_PAL_CPU1_NVME_ALERT_N_R;
nt_o_PAL_CPU1_P1V8_EN_R;
nt_o_PAL_CPU1_PLL_P1V8_EN_R;
nt_o_PAL_CPU1_VDDQ_EN_R;
nt_o_PAL_CPU1_VDD_CORE_EN_R;
nt_o_PAL_CPU1_VR8_RESET_R;
nt_o_PAL_CPU1_VR_SELECT_N_R;
nt_o_PAL_DPLL_GPIO0_R;
nt_o_PAL_DPLL_GPIO1_R;
nt_o_PAL_DPLL_INIT_R;
nt_o_PAL_DPLL_RESET_R;
nt_o_PAL_FAN_FAIL_LED0_R;
nt_o_PAL_FAN_FAIL_LED1_R;
nt_o_PAL_FAN_FAIL_LED2_R;
nt_o_PAL_FAN_FAIL_LED3_R;
nt_o_PAL_FAN_NRML_LED0_R;
nt_o_PAL_FAN_NRML_LED1_R;
nt_o_PAL_FAN_NRML_LED2_R;
nt_o_PAL_FAN_NRML_LED3_R;
nt_o_PAL_P3V3_STBY_RST_R;
nt_o_PAL_P5V_STBY_EN_R;
nt_o_PAL_P12V_DISCHARGE_R;
nt_o_PAL_P12V_FAN0_EN_R;
nt_o_PAL_P12V_FAN1_EN_R;
nt_o_PAL_P12V_FAN2_EN_R;
nt_o_PAL_P12V_FAN3_EN_R;
nt_o_PAL_PVCC_HPMOS_CPU_EN_R;
nt_o_PAL_REAT_BP_EFUSE_EN_R;
nt_o_PAL_RISER2_SWITCH_EN;
nt_o_PAL_RST_CPU0_VPP_N_R;
nt_o_PAL_RST_CPU1_VPP_N_R;
nt_o_PAL_RTC_SELECT_N;
nt_o_PAL_SYS_EEPROM_BYPASS_N_R;
nt_o_PAL_TDO;
nt_o_PAL_VCC_1V1_EN_R;
nt_o_PAL_WX1860_NRST_R;
nt_o_PAL_WX1860_PERST_R;
o_BIOS0_RST_N_R;
o_BIOS1_RST_N_R;
o_CK440_SS_EN_R;
o_CPLD_M_S_EXCHANGE_S1_R;
o_CPLD_M_S_EXCHANGE_S3_R;
o_CPLD_M_S_EXCHANGE_S4_R;
o_CPLD_M_S_EXCHANGE_S5_R;
o_CPLD_M_S_SGPIO_CLK_R;
o_CPLD_M_S_SGPIO_LD_N_R;
o_CPLD_M_S_SGPIO_MOSI_R;
o_CPU0_D0_SE_RECOVERY_R;
o_CPU0_D0_SOFT_SHUTDOWN_INT_N;
o_CPU0_D1_SE_RECOVERY_R;
o_CPU0_I2C_TRAN_EN_R;
o_CPU0_PE2_RST_N_R;
o_CPU0_PE3_RST_N_R;
o_CPU0_POR_N_R;
o_CPU0_SB_EN_R;
o_CPU1_D0_SE_RECOVERY_R;
o_CPU1_D0_SOFT_SHUTDOWN_INT_N;
o_CPU1_D1_SE_RECOVERY_R;
o_CPU1_I2C_TRAN_EN_R;
o_CPU1_PE1_RST_N_R;
o_CPU1_PE2_RST_N_R;
o_CPU1_POR_N_R;
o_CPU1_SB_EN_R;
o_P1V8_STBY_CPLD_EN_R;
o_P5V_USB_MB_DOWN_EN_R;
o_P5V_USB_MB_UP_EN_R;
o_PAL_88SE9230_RST_N_R;
o_PAL_BMC_PERST_N_R;
o_PAL_BMC_SRST_R;
o_PAL_CK440_PWRDN_N_R;
o_PAL_CPU0_D0_VPH_1V8_EN;
o_PAL_CPU0_D0_VP_0V9_EN;
o_PAL_CPU0_D1_VPH_1V8_EN;
o_PAL_CPU0_D1_VP_0V9_EN;
o_PAL_CPU0_DDR_VDD_EN_R;
o_PAL_CPU0_P1V8_EN_R;
o_PAL_CPU0_PLL_P1V8_EN_R;
o_PAL_CPU0_VDDQ_EN_R;
o_PAL_CPU0_VDD_CORE_EN_R;
o_PAL_CPU0_VR8_RESET_R;
o_PAL_CPU0_VR_SELECT_N_R;
o_PAL_CPU1_D0_VPH_1V8_EN;
o_PAL_CPU1_D0_VP_0V9_EN;
o_PAL_CPU1_D1_VPH_1V8_EN;
o_PAL_CPU1_D1_VP_0V9_EN;
o_PAL_CPU1_DDR_VDD_EN_R;
o_PAL_CPU1_P1V8_EN_R;
o_PAL_CPU1_PLL_P1V8_EN_R;
o_PAL_CPU1_VDDQ_EN_R;
o_PAL_CPU1_VDD_CORE_EN_R;
o_PAL_CPU1_VR8_RESET_R;
o_PAL_CPU1_VR_SELECT_N_R;
o_PAL_FAN0_PWM_R;
o_PAL_FAN1_PWM_R;
o_PAL_FAN2_PWM_R;
o_PAL_FAN3_PWM_R;
o_PAL_P5V_STBY_EN_R;
o_PAL_P12V_CPU0_VIN_EN_R;
o_PAL_P12V_CPU1_VIN_EN_R;
o_PAL_P12V_RISER1_VIN_EN_R;
o_PAL_P12V_RISER2_VIN_EN_R;
o_PAL_PS1_P12V_ON_R;
o_PAL_PS2_P12V_ON_R;
o_PAL_PVCC_HPMOS_CPU_EN_R;
o_PAL_PWR_LOM_EN_R;
o_PAL_REAT_BP_EFUSE_EN_R;
o_PAL_RISER1_PWR_EN_R;
o_PAL_RISER2_PWR_EN_R;
o_PAL_RST_CPU0_VPP_N_R;
o_PAL_RST_CPU1_VPP_N_R;
o_PAL_RTC_SELECT_N;
o_PAL_UPD_VCC_3V3_EN_R;
o_PAL_VCC_1V1_EN_R;
o_PWR_88SE9230_P1V0_EN_R;
o_PWR_88SE9230_P1V8_EN_R;
ocp1_prsnt_n;
ocp2_prsnt_n;
p3v3_stby_bp_fault_det;
p5v_stby_fault_det;
p12v_cpu0_vin_fault_det;
p12v_cpu1_vin_fault_det;
p12v_reat_bp_efuse_fault_det;
pch_pwrbtn;
pch_pwrbtn_inv;
pch_pwrbtn_s;
pch_sys_reset;
pch_thrmtrip;
pfr_pe_wake_n_inv;
pfr_vpp_alert;
pgd_aux_system_sasd;
pll_lock;
pon_reset_db_n;
pon_reset_n;
power_fault;
power_on_off;
power_wake_r_n;
pwrseq_sm_fault_det[0];
pwrseq_sm_fault_det[1];
pwrseq_sm_fault_det[2];
pwrseq_sm_fault_det[3];
pwrseq_sm_fault_det[4];
r_pwm_D_fan_limit_use[0] [4];
r_pwm_D_fan_pre_limit[0] [4];
r_uid_led_ctl[0];
r_uid_led_ctl[1];
r_uid_led_ctl[2];
r_uid_led_ctl[3];
r_uid_led_ctl[4];
r_uid_led_ctl[5];
r_uid_led_ctl[6];
r_uid_led_ctl[7];
rom_bios_bk_rst;
rom_bios_ma_rst;
rst_btn_mask;
rtc_select_n;
s_bmc_shutdown;
s_bmc_sysrst_n;
s_bmc_wakeup_n;
scpld_to_mcpld_data_filter[0];
scpld_to_mcpld_data_filter[1];
scpld_to_mcpld_data_filter[2];
scpld_to_mcpld_data_filter[3];
scpld_to_mcpld_data_filter[4];
scpld_to_mcpld_data_filter[5];
scpld_to_mcpld_data_filter[6];
scpld_to_mcpld_data_filter[7];
scpld_to_mcpld_data_filter[8];
scpld_to_mcpld_data_filter[9];
scpld_to_mcpld_data_filter[10];
scpld_to_mcpld_data_filter[11];
scpld_to_mcpld_data_filter[12];
scpld_to_mcpld_data_filter[13];
scpld_to_mcpld_data_filter[14];
scpld_to_mcpld_data_filter[15];
scpld_to_mcpld_data_filter[16];
scpld_to_mcpld_data_filter[17];
scpld_to_mcpld_data_filter[18];
scpld_to_mcpld_data_filter[19];
scpld_to_mcpld_data_filter[20];
scpld_to_mcpld_data_filter[21];
scpld_to_mcpld_data_filter[22];
scpld_to_mcpld_data_filter[23];
scpld_to_mcpld_data_filter[24];
scpld_to_mcpld_data_filter[25];
scpld_to_mcpld_data_filter[26];
scpld_to_mcpld_data_filter[27];
scpld_to_mcpld_data_filter[28];
scpld_to_mcpld_data_filter[29];
scpld_to_mcpld_data_filter[30];
scpld_to_mcpld_data_filter[31];
scpld_to_mcpld_data_filter[32];
scpld_to_mcpld_data_filter[33];
scpld_to_mcpld_data_filter[34];
scpld_to_mcpld_data_filter[35];
scpld_to_mcpld_data_filter[36];
scpld_to_mcpld_data_filter[37];
scpld_to_mcpld_data_filter[38];
scpld_to_mcpld_data_filter[39];
scpld_to_mcpld_data_filter[45];
scpld_to_mcpld_data_filter[47];
scpld_to_mcpld_data_filter[48];
scpld_to_mcpld_data_filter[51];
scpld_to_mcpld_data_filter[52];
scpld_to_mcpld_data_filter[53];
scpld_to_mcpld_data_filter[54];
scpld_to_mcpld_data_filter[55];
scpld_to_mcpld_data_filter[58];
scpld_to_mcpld_data_filter[59];
scpld_to_mcpld_data_filter[60];
scpld_to_mcpld_data_filter[61];
scpld_to_mcpld_data_filter[62];
scpld_to_mcpld_data_filter[63];
scpld_to_mcpld_data_filter[64];
scpld_to_mcpld_data_filter[65];
scpld_to_mcpld_data_filter[66];
scpld_to_mcpld_data_filter[67];
scpld_to_mcpld_data_filter[68];
scpld_to_mcpld_data_filter[69];
scpld_to_mcpld_data_filter[70];
scpld_to_mcpld_data_filter[71];
scpld_to_mcpld_data_filter[72];
scpld_to_mcpld_data_filter[73];
scpld_to_mcpld_data_filter[74];
scpld_to_mcpld_data_filter[75];
scpld_to_mcpld_data_filter[79];
scpld_to_mcpld_data_filter[80];
scpld_to_mcpld_data_filter[89];
scpld_to_mcpld_data_filter[90];
scpld_to_mcpld_data_filter[91];
scpld_to_mcpld_data_filter[92];
scpld_to_mcpld_data_filter[93];
scpld_to_mcpld_data_filter[94];
scpld_to_mcpld_data_filter[95];
scpld_to_mcpld_data_filter[96];
scpld_to_mcpld_data_filter[97];
scpld_to_mcpld_data_filter[98];
scpld_to_mcpld_data_filter[99];
scpld_to_mcpld_data_filter[100];
scpld_to_mcpld_data_filter[101];
scpld_to_mcpld_data_filter[102];
scpld_to_mcpld_data_filter[103];
scpld_to_mcpld_data_filter[104];
scpld_to_mcpld_data_filter[108];
scpld_to_mcpld_data_filter[109];
scpld_to_mcpld_data_filter[110];
scpld_to_mcpld_data_filter[301];
scpld_to_mcpld_data_filter[302];
scpld_to_mcpld_data_filter[303];
scpld_to_mcpld_data_filter[304];
scpld_to_mcpld_data_filter[305];
scpld_to_mcpld_data_filter[306];
scpld_to_mcpld_data_filter[307];
scpld_to_mcpld_data_filter[308];
scpld_to_mcpld_data_filter[316];
scpld_to_mcpld_data_filter[317];
scpld_to_mcpld_data_filter[318];
scpld_to_mcpld_data_filter[319];
scpld_to_mcpld_data_filter[320];
scpld_to_mcpld_data_filter[321];
scpld_to_mcpld_data_filter[322];
scpld_to_mcpld_data_filter[323];
scpld_to_mcpld_data_filter[324];
scpld_to_mcpld_data_filter[325];
scpld_to_mcpld_data_filter[326];
scpld_to_mcpld_data_filter[327];
scpld_to_mcpld_data_filter[328];
scpld_to_mcpld_data_filter[329];
scpld_to_mcpld_data_filter[330];
scpld_to_mcpld_data_filter[331];
scpld_to_mcpld_data_filter[332];
scpld_to_mcpld_data_filter[333];
scpld_to_mcpld_data_filter[334];
scpld_to_mcpld_data_filter[335];
scpld_to_mcpld_data_filter[336];
scpld_to_mcpld_data_filter[337];
scpld_to_mcpld_data_filter[338];
scpld_to_mcpld_data_filter[339];
scpld_to_mcpld_data_filter[340];
scpld_to_mcpld_data_filter[348];
scpld_to_mcpld_data_filter[349];
scpld_to_mcpld_data_filter[350];
scpld_to_mcpld_data_filter[351];
scpld_to_mcpld_data_filter[352];
scpld_to_mcpld_data_filter[353];
scpld_to_mcpld_data_filter[354];
scpld_to_mcpld_data_filter[355];
scpld_to_mcpld_data_filter[356];
scpld_to_mcpld_data_filter[357];
scpld_to_mcpld_data_filter[358];
scpld_to_mcpld_data_filter[359];
scpld_to_mcpld_data_filter[360];
scpld_to_mcpld_data_filter[361];
scpld_to_mcpld_data_filter[362];
scpld_to_mcpld_data_filter[363];
scpld_to_mcpld_data_filter[364];
scpld_to_mcpld_data_filter[365];
scpld_to_mcpld_data_filter[366];
scpld_to_mcpld_data_filter[367];
scpld_to_mcpld_data_filter[368];
scpld_to_mcpld_data_filter[369];
scpld_to_mcpld_data_filter[370];
scpld_to_mcpld_data_filter[371];
scpld_to_mcpld_data_filter[372];
scpld_to_mcpld_data_filter[373];
scpld_to_mcpld_data_filter[380];
scpld_to_mcpld_data_filter[381];
scpld_to_mcpld_data_filter[382];
scpld_to_mcpld_data_filter[383];
scpld_to_mcpld_data_filter[384];
scpld_to_mcpld_data_filter[385];
scpld_to_mcpld_data_filter[386];
scpld_to_mcpld_data_filter[387];
scpld_to_mcpld_data_filter[388];
scpld_to_mcpld_data_filter[389];
scpld_to_mcpld_data_filter[390];
scpld_to_mcpld_data_filter[391];
scpld_to_mcpld_data_filter[392];
scpld_to_mcpld_data_filter[393];
scpld_to_mcpld_data_filter[394];
scpld_to_mcpld_data_filter[395];
scpld_to_mcpld_data_filter[396];
scpld_to_mcpld_data_filter[397];
scpld_to_mcpld_data_filter[398];
scpld_to_mcpld_data_filter[399];
scpld_to_mcpld_data_filter[400];
scpld_to_mcpld_data_filter[401];
scpld_to_mcpld_data_filter[402];
scpld_to_mcpld_data_filter[403];
scpld_to_mcpld_data_filter[404];
scpld_to_mcpld_data_filter[405];
scpld_to_mcpld_data_filter[406];
scpld_to_mcpld_data_filter[407];
scpld_to_mcpld_data_filter[408];
scpld_to_mcpld_data_filter[409];
scpld_to_mcpld_data_filter[410];
scpld_to_mcpld_data_filter[411];
scpld_to_mcpld_data_filter[412];
scpld_to_mcpld_data_filter[415];
scpld_to_mcpld_data_filter[416];
scpld_to_mcpld_data_filter[419];
scpld_to_mcpld_data_filter[420];
scpld_to_mcpld_data_filter[421];
scpld_to_mcpld_data_filter[422];
scpld_to_mcpld_data_filter[423];
scpld_to_mcpld_data_filter[424];
scpld_to_mcpld_data_filter[425];
scpld_to_mcpld_data_filter[426];
scpld_to_mcpld_s2p_data[0];
scpld_to_mcpld_s2p_data[1];
scpld_to_mcpld_s2p_data[2];
scpld_to_mcpld_s2p_data[3];
scpld_to_mcpld_s2p_data[4];
scpld_to_mcpld_s2p_data[5];
scpld_to_mcpld_s2p_data[6];
scpld_to_mcpld_s2p_data[7];
scpld_to_mcpld_s2p_data[8];
scpld_to_mcpld_s2p_data[9];
scpld_to_mcpld_s2p_data[10];
scpld_to_mcpld_s2p_data[11];
scpld_to_mcpld_s2p_data[12];
scpld_to_mcpld_s2p_data[13];
scpld_to_mcpld_s2p_data[14];
scpld_to_mcpld_s2p_data[15];
scpld_to_mcpld_s2p_data[16];
scpld_to_mcpld_s2p_data[17];
scpld_to_mcpld_s2p_data[18];
scpld_to_mcpld_s2p_data[19];
scpld_to_mcpld_s2p_data[20];
scpld_to_mcpld_s2p_data[21];
scpld_to_mcpld_s2p_data[22];
scpld_to_mcpld_s2p_data[23];
scpld_to_mcpld_s2p_data[24];
scpld_to_mcpld_s2p_data[25];
scpld_to_mcpld_s2p_data[26];
scpld_to_mcpld_s2p_data[27];
scpld_to_mcpld_s2p_data[28];
scpld_to_mcpld_s2p_data[29];
scpld_to_mcpld_s2p_data[30];
scpld_to_mcpld_s2p_data[31];
scpld_to_mcpld_s2p_data[32];
scpld_to_mcpld_s2p_data[33];
scpld_to_mcpld_s2p_data[34];
scpld_to_mcpld_s2p_data[35];
scpld_to_mcpld_s2p_data[36];
scpld_to_mcpld_s2p_data[37];
scpld_to_mcpld_s2p_data[38];
scpld_to_mcpld_s2p_data[39];
scpld_to_mcpld_s2p_data[40];
scpld_to_mcpld_s2p_data[41];
scpld_to_mcpld_s2p_data[42];
scpld_to_mcpld_s2p_data[43];
scpld_to_mcpld_s2p_data[49];
scpld_to_mcpld_s2p_data[51];
scpld_to_mcpld_s2p_data[52];
scpld_to_mcpld_s2p_data[55];
scpld_to_mcpld_s2p_data[56];
scpld_to_mcpld_s2p_data[57];
scpld_to_mcpld_s2p_data[58];
scpld_to_mcpld_s2p_data[59];
scpld_to_mcpld_s2p_data[62];
scpld_to_mcpld_s2p_data[63];
scpld_to_mcpld_s2p_data[64];
scpld_to_mcpld_s2p_data[65];
scpld_to_mcpld_s2p_data[66];
scpld_to_mcpld_s2p_data[67];
scpld_to_mcpld_s2p_data[68];
scpld_to_mcpld_s2p_data[69];
scpld_to_mcpld_s2p_data[70];
scpld_to_mcpld_s2p_data[71];
scpld_to_mcpld_s2p_data[72];
scpld_to_mcpld_s2p_data[73];
scpld_to_mcpld_s2p_data[74];
scpld_to_mcpld_s2p_data[75];
scpld_to_mcpld_s2p_data[76];
scpld_to_mcpld_s2p_data[77];
scpld_to_mcpld_s2p_data[78];
scpld_to_mcpld_s2p_data[79];
scpld_to_mcpld_s2p_data[83];
scpld_to_mcpld_s2p_data[84];
scpld_to_mcpld_s2p_data[93];
scpld_to_mcpld_s2p_data[94];
scpld_to_mcpld_s2p_data[95];
scpld_to_mcpld_s2p_data[96];
scpld_to_mcpld_s2p_data[97];
scpld_to_mcpld_s2p_data[98];
scpld_to_mcpld_s2p_data[99];
scpld_to_mcpld_s2p_data[100];
scpld_to_mcpld_s2p_data[101];
scpld_to_mcpld_s2p_data[102];
scpld_to_mcpld_s2p_data[103];
scpld_to_mcpld_s2p_data[104];
scpld_to_mcpld_s2p_data[105];
scpld_to_mcpld_s2p_data[106];
scpld_to_mcpld_s2p_data[107];
scpld_to_mcpld_s2p_data[108];
scpld_to_mcpld_s2p_data[112];
scpld_to_mcpld_s2p_data[113];
scpld_to_mcpld_s2p_data[114];
scpld_to_mcpld_s2p_data[305];
scpld_to_mcpld_s2p_data[306];
scpld_to_mcpld_s2p_data[307];
scpld_to_mcpld_s2p_data[308];
scpld_to_mcpld_s2p_data[309];
scpld_to_mcpld_s2p_data[310];
scpld_to_mcpld_s2p_data[311];
scpld_to_mcpld_s2p_data[312];
scpld_to_mcpld_s2p_data[320];
scpld_to_mcpld_s2p_data[321];
scpld_to_mcpld_s2p_data[322];
scpld_to_mcpld_s2p_data[323];
scpld_to_mcpld_s2p_data[324];
scpld_to_mcpld_s2p_data[325];
scpld_to_mcpld_s2p_data[326];
scpld_to_mcpld_s2p_data[327];
scpld_to_mcpld_s2p_data[328];
scpld_to_mcpld_s2p_data[329];
scpld_to_mcpld_s2p_data[330];
scpld_to_mcpld_s2p_data[331];
scpld_to_mcpld_s2p_data[332];
scpld_to_mcpld_s2p_data[333];
scpld_to_mcpld_s2p_data[334];
scpld_to_mcpld_s2p_data[335];
scpld_to_mcpld_s2p_data[336];
scpld_to_mcpld_s2p_data[337];
scpld_to_mcpld_s2p_data[338];
scpld_to_mcpld_s2p_data[339];
scpld_to_mcpld_s2p_data[340];
scpld_to_mcpld_s2p_data[341];
scpld_to_mcpld_s2p_data[342];
scpld_to_mcpld_s2p_data[343];
scpld_to_mcpld_s2p_data[344];
scpld_to_mcpld_s2p_data[352];
scpld_to_mcpld_s2p_data[353];
scpld_to_mcpld_s2p_data[354];
scpld_to_mcpld_s2p_data[355];
scpld_to_mcpld_s2p_data[356];
scpld_to_mcpld_s2p_data[357];
scpld_to_mcpld_s2p_data[358];
scpld_to_mcpld_s2p_data[359];
scpld_to_mcpld_s2p_data[360];
scpld_to_mcpld_s2p_data[361];
scpld_to_mcpld_s2p_data[362];
scpld_to_mcpld_s2p_data[363];
scpld_to_mcpld_s2p_data[364];
scpld_to_mcpld_s2p_data[365];
scpld_to_mcpld_s2p_data[366];
scpld_to_mcpld_s2p_data[367];
scpld_to_mcpld_s2p_data[368];
scpld_to_mcpld_s2p_data[369];
scpld_to_mcpld_s2p_data[370];
scpld_to_mcpld_s2p_data[371];
scpld_to_mcpld_s2p_data[372];
scpld_to_mcpld_s2p_data[373];
scpld_to_mcpld_s2p_data[374];
scpld_to_mcpld_s2p_data[375];
scpld_to_mcpld_s2p_data[376];
scpld_to_mcpld_s2p_data[377];
scpld_to_mcpld_s2p_data[384];
scpld_to_mcpld_s2p_data[385];
scpld_to_mcpld_s2p_data[386];
scpld_to_mcpld_s2p_data[387];
scpld_to_mcpld_s2p_data[388];
scpld_to_mcpld_s2p_data[389];
scpld_to_mcpld_s2p_data[390];
scpld_to_mcpld_s2p_data[391];
scpld_to_mcpld_s2p_data[392];
scpld_to_mcpld_s2p_data[393];
scpld_to_mcpld_s2p_data[394];
scpld_to_mcpld_s2p_data[395];
scpld_to_mcpld_s2p_data[396];
scpld_to_mcpld_s2p_data[397];
scpld_to_mcpld_s2p_data[398];
scpld_to_mcpld_s2p_data[399];
scpld_to_mcpld_s2p_data[400];
scpld_to_mcpld_s2p_data[401];
scpld_to_mcpld_s2p_data[402];
scpld_to_mcpld_s2p_data[403];
scpld_to_mcpld_s2p_data[404];
scpld_to_mcpld_s2p_data[405];
scpld_to_mcpld_s2p_data[406];
scpld_to_mcpld_s2p_data[407];
scpld_to_mcpld_s2p_data[408];
scpld_to_mcpld_s2p_data[409];
scpld_to_mcpld_s2p_data[410];
scpld_to_mcpld_s2p_data[411];
scpld_to_mcpld_s2p_data[412];
scpld_to_mcpld_s2p_data[413];
scpld_to_mcpld_s2p_data[414];
scpld_to_mcpld_s2p_data[415];
scpld_to_mcpld_s2p_data[416];
scpld_to_mcpld_s2p_data[419];
scpld_to_mcpld_s2p_data[420];
scpld_to_mcpld_s2p_data[423];
scpld_to_mcpld_s2p_data[424];
scpld_to_mcpld_s2p_data[425];
scpld_to_mcpld_s2p_data[426];
scpld_to_mcpld_s2p_data[427];
scpld_to_mcpld_s2p_data[428];
scpld_to_mcpld_s2p_data[429];
scpld_to_mcpld_s2p_data[430];
scpld_to_mcpld_s2p_data[508];
scpld_to_mcpld_s2p_data[509];
scpld_to_mcpld_s2p_data[510];
scpld_to_mcpld_s2p_data[511];
sideband_sel[0];
sideband_sel[1];
singal_p;
singal_p0;
singal_p1;
singal_s0;
singal_s1;
state;
t0p5hz_clk;
t1hz_clk;
t1ms_tick;
t1s_tick;
t1us_tick;
t2ms_tick;
t6m25_clk;
t16us_tick;
t32ms_tick;
t64ms_tick;
t128ms_tick;
t256ms_tick;
t512us_tick;
time_cnt[0];
time_cnt[1];
time_cnt[2];
time_cnt[3];
time_cnt[4];
time_cnt[5];
time_cnt[6];
time_cnt[7];
time_cnt[8];
time_cnt[9];
time_cnt[10];
time_cnt[11];
time_cnt[12];
time_cnt[13];
time_cnt[14];
time_cnt[15];
time_cnt[16];
time_cnt[17];
time_cnt[18];
time_cnt[19];
time_cnt[20];
uid_button_long_evt;
uid_button_short_evt;
vwire_bmc_shutdown;
vwire_bmc_sysrst;
vwire_bmc_sysrst_inv;
vwire_bmc_wakeup;
vwire_bmc_wakeup_inv;
w_bp_to_mb_aux1_data[0];
w_bp_to_mb_aux1_data[1];
w_bp_to_mb_aux1_data[2];
w_bp_to_mb_aux1_data[3];
w_bp_to_mb_aux1_data[4];
w_bp_to_mb_aux1_data[5];
w_bp_to_mb_aux1_data[6];
w_bp_to_mb_aux1_data[7];
w_bp_to_mb_aux2_data[0];
w_bp_to_mb_aux2_data[1];
w_bp_to_mb_aux2_data[2];
w_bp_to_mb_aux2_data[3];
w_bp_to_mb_aux2_data[4];
w_bp_to_mb_aux2_data[5];
w_bp_to_mb_aux2_data[6];
w_bp_to_mb_aux2_data[7];
w_sys_healthy_grn;
w_sys_healthy_red;
w_uid_btn_evt_wc;
w_uid_led_ctl[0];
w_uid_led_ctl[1];
w_uid_led_ctl[2];
w_uid_led_ctl[3];
w_uid_led_ctl[4];
w_uid_led_ctl[5];
w_uid_led_ctl[6];
w_uid_led_ctl[7];
w_uid_rstbmc_evt_wc;
wol_en;
Edge_Detect_u3/i_rst_n_inv_1;
Edge_Detect_u3/r_signal_c;
Edge_Detect_u3/r_signal_d;
UID_Function_u0/N8;
db_inst_prsnt/nxt_s1 [0];
genblk1[0].fan_pwm_tach_m/N11;
genblk1[1].fan_pwm_tach_m/N11;
inst_mcpld_to_scpld_p2s/cnt [0];
inst_mcpld_to_scpld_p2s/cnt [1];
inst_mcpld_to_scpld_p2s/cnt [2];
inst_mcpld_to_scpld_p2s/cnt [3];
inst_mcpld_to_scpld_p2s/cnt [4];
inst_mcpld_to_scpld_p2s/cnt [5];
pme_filter_inst/pgoodaux_inv_1;
pme_filter_inst/pme_delayed_reg1_n;
pwrseq_master_inst/N196;
pwrseq_master_inst/st_critical_fail;
pwrseq_master_inst/st_halt_power_cycle;
pwrseq_master_inst/st_off_standby;
pwrseq_master_inst/st_ps_on;
pwrseq_master_inst/st_steady_pwrok;
pwrseq_master_inst/state_reg [1];
pwrseq_master_inst/state_reg [5];
pwrseq_master_inst/state_reg [6];
pwrseq_master_inst/state_reg [7];
pwrseq_master_inst/state_reg [9];
pwrseq_master_inst/state_reg [10];
pwrseq_master_inst/state_reg [11];
pwrseq_master_inst/state_reg [12];
pwrseq_master_inst/state_reg [13];
pwrseq_master_inst/state_reg [14];
pwrseq_master_inst/state_reg [15];
pwrseq_master_inst/state_reg [16];
pwrseq_master_inst/state_reg [17];
pwrseq_master_inst/state_reg [20];
pwrseq_master_inst/state_reg [21];
pwrseq_master_inst/state_reg [22];
pwrseq_master_inst/state_reg [23];
pwrseq_master_inst/state_reg [24];
pwrseq_master_inst/state_reg [25];
pwrseq_master_inst/state_reg [26];
pwrseq_master_inst/state_reg [28];
pwrseq_master_inst/state_reg [29];
pwrseq_slave_inst/reg_p3v3_en_r;
pwrseq_slave_inst/reg_p5v_en_r;
pwrseq_slave_inst/st_disable_main_efuse;
pwrseq_slave_inst/st_en_5v;
pwrseq_slave_inst/st_reset_state;
pwrseq_slave_inst/st_reset_state_inv;
uart_master_u1/N394;
uart_master_u1/_N0_inv;
uart_master_u1/curr_state [0];
uart_master_u1/curr_state [1];
uart_master_u1/curr_state [2];
uart_master_u1/curr_state_reg [0];
uart_master_u1/curr_state_reg [1];
uart_master_u1/curr_state_reg [2];
uart_master_u1/curr_state_reg [3];
uart_master_u1/curr_state_reg [4];
uart_master_u1/curr_state_reg [5];
uart_master_u1/curr_state_reg [6];
uart_master_u1/det_timeout;
uart_master_u2/N394;
uart_master_u2/_N0_inv;
uart_master_u2/curr_state [0];
uart_master_u2/curr_state [1];
uart_master_u2/curr_state [2];
uart_master_u2/curr_state_reg [1];
uart_master_u2/curr_state_reg [2];
uart_master_u2/curr_state_reg [3];
uart_master_u2/curr_state_reg [4];
uart_master_u2/curr_state_reg [5];
uart_master_u2/curr_state_reg [6];
UID_Function_u0/Edge_Detect_U0/r_signal_a;
UID_Function_u0/Edge_Detect_U0/r_signal_b;
genblk1[0].fan_pwm_tach_m/Edge_Detect_u0/r_signal_a;
genblk1[0].fan_pwm_tach_m/Edge_Detect_u0/r_signal_b;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_data;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_en_inv;
UID_Function_u0/Edge_Detect_U2/r_signal_a;
UID_Function_u0/Edge_Detect_U2/r_signal_b;
UID_Function_u0/N186 [1];
UID_Function_u0/N186 [2];
UID_Function_u0/N186 [3];
UID_Function_u0/N186 [4];
UID_Function_u0/N186 [5];
UID_Function_u0/N186 [6];
UID_Function_u0/N186 [7];
UID_Function_u0/N216;
UID_Function_u0/N221;
UID_Function_u0/N226 [1];
UID_Function_u0/N226 [2];
UID_Function_u0/N226 [3];
UID_Function_u0/N226 [4];
UID_Function_u0/N226 [5];
UID_Function_u0/N226 [6];
UID_Function_u0/N226 [7];
UID_Function_u0/N234;
UID_Function_u0/N265;
UID_Function_u0/N433;
UID_Function_u0/N434 [0];
UID_Function_u0/N434 [1];
UID_Function_u0/N434 [2];
UID_Function_u0/N434 [3];
UID_Function_u0/N434 [4];
UID_Function_u0/N434 [5];
UID_Function_u0/N434 [6];
UID_Function_u0/N434 [7];
UID_Function_u0/N443;
UID_Function_u0/N451;
UID_Function_u0/N452 [0];
UID_Function_u0/N455;
UID_Function_u0/_N848;
UID_Function_u0/_N872;
UID_Function_u0/_N902;
UID_Function_u0/_N1808;
UID_Function_u0/_N1809;
UID_Function_u0/_N1810;
UID_Function_u0/_N1811;
UID_Function_u0/_N1812;
UID_Function_u0/_N1813;
UID_Function_u0/_N1816;
UID_Function_u0/_N1817;
UID_Function_u0/_N1818;
UID_Function_u0/_N1819;
UID_Function_u0/_N1820;
UID_Function_u0/_N1821;
UID_Function_u0/_N3450;
UID_Function_u0/_N3537;
UID_Function_u0/_N3578;
UID_Function_u0/_N3615;
UID_Function_u0/_N3663;
UID_Function_u0/_N3716;
UID_Function_u0/_N3801;
UID_Function_u0/_N10161;
UID_Function_u0/_N10166;
UID_Function_u0/_N11366;
UID_Function_u0/_N11367;
UID_Function_u0/_N11784;
UID_Function_u0/_N12286;
UID_Function_u0/_N12301;
UID_Function_u0/r_cnt_100ms [0];
UID_Function_u0/r_cnt_100ms [1];
UID_Function_u0/r_cnt_100ms [2];
UID_Function_u0/r_cnt_100ms [3];
UID_Function_u0/r_cnt_100ms [4];
UID_Function_u0/r_cnt_100ms [5];
UID_Function_u0/r_cnt_100ms [6];
UID_Function_u0/r_cnt_100ms [7];
UID_Function_u0/r_cnt_time [0];
UID_Function_u0/r_cnt_time [1];
UID_Function_u0/r_cnt_time [2];
UID_Function_u0/r_cnt_time [3];
UID_Function_u0/r_cnt_time [4];
UID_Function_u0/r_cnt_time [5];
UID_Function_u0/r_cnt_time [6];
UID_Function_u0/r_cnt_time [7];
UID_Function_u0/r_cnt_time [8];
UID_Function_u0/r_uid_long_flag;
UID_Function_u0/w_UID_BTN_RP_CPLD_N;
bmc_cpld_i2c_ram_u0/N459 [0];
bmc_cpld_i2c_ram_u0/N459 [1];
bmc_cpld_i2c_ram_u0/N459 [2];
bmc_cpld_i2c_ram_u0/N459 [3];
bmc_cpld_i2c_ram_u0/N459 [4];
bmc_cpld_i2c_ram_u0/N459 [5];
bmc_cpld_i2c_ram_u0/N459 [6];
bmc_cpld_i2c_ram_u0/N459 [7];
bmc_cpld_i2c_ram_u0/N467;
bmc_cpld_i2c_ram_u0/N476;
bmc_cpld_i2c_ram_u0/N494;
bmc_cpld_i2c_ram_u0/N503;
bmc_cpld_i2c_ram_u0/N512;
bmc_cpld_i2c_ram_u0/N521;
bmc_cpld_i2c_ram_u0/N530;
bmc_cpld_i2c_ram_u0/N543;
bmc_cpld_i2c_ram_u0/N552;
bmc_cpld_i2c_ram_u0/N561;
bmc_cpld_i2c_ram_u0/N579;
bmc_cpld_i2c_ram_u0/N588;
bmc_cpld_i2c_ram_u0/N597;
bmc_cpld_i2c_ram_u0/N606;
bmc_cpld_i2c_ram_u0/N624;
bmc_cpld_i2c_ram_u0/N633;
bmc_cpld_i2c_ram_u0/N642;
bmc_cpld_i2c_ram_u0/N651;
bmc_cpld_i2c_ram_u0/N660;
bmc_cpld_i2c_ram_u0/N669;
bmc_cpld_i2c_ram_u0/N678;
bmc_cpld_i2c_ram_u0/N687;
bmc_cpld_i2c_ram_u0/N696;
bmc_cpld_i2c_ram_u0/N705;
bmc_cpld_i2c_ram_u0/N714;
bmc_cpld_i2c_ram_u0/N723;
bmc_cpld_i2c_ram_u0/N732;
bmc_cpld_i2c_ram_u0/N1409 [0];
bmc_cpld_i2c_ram_u0/N1409 [1];
bmc_cpld_i2c_ram_u0/N1409 [2];
bmc_cpld_i2c_ram_u0/N1430;
bmc_cpld_i2c_ram_u0/N1431 [0];
bmc_cpld_i2c_ram_u0/N1431 [1];
bmc_cpld_i2c_ram_u0/N1431 [2];
bmc_cpld_i2c_ram_u0/N1431 [3];
bmc_cpld_i2c_ram_u0/N1431 [4];
bmc_cpld_i2c_ram_u0/N1431 [5];
bmc_cpld_i2c_ram_u0/N1436;
bmc_cpld_i2c_ram_u0/N1460 [0];
bmc_cpld_i2c_ram_u0/N1460 [1];
bmc_cpld_i2c_ram_u0/N1461;
bmc_cpld_i2c_ram_u0/N1462 [0];
bmc_cpld_i2c_ram_u0/N1462 [1];
bmc_cpld_i2c_ram_u0/N1462 [2];
bmc_cpld_i2c_ram_u0/N1462 [3];
bmc_cpld_i2c_ram_u0/N1462 [4];
bmc_cpld_i2c_ram_u0/N1462 [5];
bmc_cpld_i2c_ram_u0/N1472_1_inv;
bmc_cpld_i2c_ram_u0/_N1824;
bmc_cpld_i2c_ram_u0/_N1825;
bmc_cpld_i2c_ram_u0/_N1826;
bmc_cpld_i2c_ram_u0/_N1827;
bmc_cpld_i2c_ram_u0/_N1828;
bmc_cpld_i2c_ram_u0/_N1971;
bmc_cpld_i2c_ram_u0/_N1972;
bmc_cpld_i2c_ram_u0/_N1973;
bmc_cpld_i2c_ram_u0/_N1974;
bmc_cpld_i2c_ram_u0/_N2181;
bmc_cpld_i2c_ram_u0/_N2182;
bmc_cpld_i2c_ram_u0/_N2183;
bmc_cpld_i2c_ram_u0/_N2184;
bmc_cpld_i2c_ram_u0/_N2186;
bmc_cpld_i2c_ram_u0/_N2205;
bmc_cpld_i2c_ram_u0/_N2206;
bmc_cpld_i2c_ram_u0/_N2207;
bmc_cpld_i2c_ram_u0/_N2208;
bmc_cpld_i2c_ram_u0/_N2209;
bmc_cpld_i2c_ram_u0/_N2210;
bmc_cpld_i2c_ram_u0/_N2211;
bmc_cpld_i2c_ram_u0/_N2212;
bmc_cpld_i2c_ram_u0/_N2213;
bmc_cpld_i2c_ram_u0/_N2214;
bmc_cpld_i2c_ram_u0/_N2215;
bmc_cpld_i2c_ram_u0/_N2216;
bmc_cpld_i2c_ram_u0/_N2217;
bmc_cpld_i2c_ram_u0/_N2218;
bmc_cpld_i2c_ram_u0/_N2219;
bmc_cpld_i2c_ram_u0/_N2220;
bmc_cpld_i2c_ram_u0/_N2274;
bmc_cpld_i2c_ram_u0/_N2279;
bmc_cpld_i2c_ram_u0/_N2280;
bmc_cpld_i2c_ram_u0/_N2281;
bmc_cpld_i2c_ram_u0/_N2301;
bmc_cpld_i2c_ram_u0/_N2302;
bmc_cpld_i2c_ram_u0/_N2307;
bmc_cpld_i2c_ram_u0/_N2308;
bmc_cpld_i2c_ram_u0/_N2361;
bmc_cpld_i2c_ram_u0/_N2365;
bmc_cpld_i2c_ram_u0/_N2366;
bmc_cpld_i2c_ram_u0/_N2367;
bmc_cpld_i2c_ram_u0/_N2368;
bmc_cpld_i2c_ram_u0/_N2369;
bmc_cpld_i2c_ram_u0/_N2370;
bmc_cpld_i2c_ram_u0/_N2393;
bmc_cpld_i2c_ram_u0/_N2405;
bmc_cpld_i2c_ram_u0/_N2406;
bmc_cpld_i2c_ram_u0/_N2407;
bmc_cpld_i2c_ram_u0/_N2408;
bmc_cpld_i2c_ram_u0/_N2410;
bmc_cpld_i2c_ram_u0/_N2411;
bmc_cpld_i2c_ram_u0/_N2412;
bmc_cpld_i2c_ram_u0/_N2418;
bmc_cpld_i2c_ram_u0/_N2437;
bmc_cpld_i2c_ram_u0/_N2438;
bmc_cpld_i2c_ram_u0/_N2439;
bmc_cpld_i2c_ram_u0/_N2440;
bmc_cpld_i2c_ram_u0/_N2485;
bmc_cpld_i2c_ram_u0/_N2486;
bmc_cpld_i2c_ram_u0/_N2493;
bmc_cpld_i2c_ram_u0/_N2494;
bmc_cpld_i2c_ram_u0/_N2495;
bmc_cpld_i2c_ram_u0/_N2496;
bmc_cpld_i2c_ram_u0/_N2501;
bmc_cpld_i2c_ram_u0/_N2502;
bmc_cpld_i2c_ram_u0/_N2503;
bmc_cpld_i2c_ram_u0/_N2504;
bmc_cpld_i2c_ram_u0/_N2505;
bmc_cpld_i2c_ram_u0/_N2506;
bmc_cpld_i2c_ram_u0/_N2507;
bmc_cpld_i2c_ram_u0/_N2508;
bmc_cpld_i2c_ram_u0/_N2517;
bmc_cpld_i2c_ram_u0/_N2518;
bmc_cpld_i2c_ram_u0/_N2519;
bmc_cpld_i2c_ram_u0/_N2520;
bmc_cpld_i2c_ram_u0/_N2521;
bmc_cpld_i2c_ram_u0/_N2523;
bmc_cpld_i2c_ram_u0/_N2524;
bmc_cpld_i2c_ram_u0/_N2597;
bmc_cpld_i2c_ram_u0/_N2598;
bmc_cpld_i2c_ram_u0/_N2599;
bmc_cpld_i2c_ram_u0/_N2600;
bmc_cpld_i2c_ram_u0/_N2601;
bmc_cpld_i2c_ram_u0/_N2602;
bmc_cpld_i2c_ram_u0/_N2603;
bmc_cpld_i2c_ram_u0/_N2604;
bmc_cpld_i2c_ram_u0/_N2621;
bmc_cpld_i2c_ram_u0/_N2622;
bmc_cpld_i2c_ram_u0/_N2623;
bmc_cpld_i2c_ram_u0/_N2624;
bmc_cpld_i2c_ram_u0/_N2625;
bmc_cpld_i2c_ram_u0/_N2626;
bmc_cpld_i2c_ram_u0/_N2627;
bmc_cpld_i2c_ram_u0/_N2628;
bmc_cpld_i2c_ram_u0/_N2629;
bmc_cpld_i2c_ram_u0/_N2630;
bmc_cpld_i2c_ram_u0/_N2631;
bmc_cpld_i2c_ram_u0/_N2634;
bmc_cpld_i2c_ram_u0/_N2650;
bmc_cpld_i2c_ram_u0/_N2653;
bmc_cpld_i2c_ram_u0/_N2654;
bmc_cpld_i2c_ram_u0/_N2655;
bmc_cpld_i2c_ram_u0/_N2656;
bmc_cpld_i2c_ram_u0/_N2657;
bmc_cpld_i2c_ram_u0/_N2659;
bmc_cpld_i2c_ram_u0/_N2660;
bmc_cpld_i2c_ram_u0/_N2661;
bmc_cpld_i2c_ram_u0/_N2662;
bmc_cpld_i2c_ram_u0/_N2663;
bmc_cpld_i2c_ram_u0/_N2664;
bmc_cpld_i2c_ram_u0/_N2665;
bmc_cpld_i2c_ram_u0/_N2666;
bmc_cpld_i2c_ram_u0/_N2667;
bmc_cpld_i2c_ram_u0/_N2668;
bmc_cpld_i2c_ram_u0/_N2685;
bmc_cpld_i2c_ram_u0/_N2686;
bmc_cpld_i2c_ram_u0/_N2687;
bmc_cpld_i2c_ram_u0/_N2688;
bmc_cpld_i2c_ram_u0/_N2689;
bmc_cpld_i2c_ram_u0/_N2691;
bmc_cpld_i2c_ram_u0/_N2692;
bmc_cpld_i2c_ram_u0/_N2706;
bmc_cpld_i2c_ram_u0/_N2744;
bmc_cpld_i2c_ram_u0/_N2745;
bmc_cpld_i2c_ram_u0/_N2746;
bmc_cpld_i2c_ram_u0/_N2747;
bmc_cpld_i2c_ram_u0/_N2748;
bmc_cpld_i2c_ram_u0/_N2749;
bmc_cpld_i2c_ram_u0/_N2750;
bmc_cpld_i2c_ram_u0/_N2751;
bmc_cpld_i2c_ram_u0/_N2752;
bmc_cpld_i2c_ram_u0/_N2753;
bmc_cpld_i2c_ram_u0/_N2755;
bmc_cpld_i2c_ram_u0/_N2756;
bmc_cpld_i2c_ram_u0/_N2805;
bmc_cpld_i2c_ram_u0/_N2806;
bmc_cpld_i2c_ram_u0/_N2807;
bmc_cpld_i2c_ram_u0/_N2808;
bmc_cpld_i2c_ram_u0/_N2809;
bmc_cpld_i2c_ram_u0/_N2811;
bmc_cpld_i2c_ram_u0/_N2812;
bmc_cpld_i2c_ram_u0/_N2813;
bmc_cpld_i2c_ram_u0/_N2814;
bmc_cpld_i2c_ram_u0/_N2815;
bmc_cpld_i2c_ram_u0/_N2816;
bmc_cpld_i2c_ram_u0/_N2817;
bmc_cpld_i2c_ram_u0/_N2818;
bmc_cpld_i2c_ram_u0/_N2819;
bmc_cpld_i2c_ram_u0/_N2820;
bmc_cpld_i2c_ram_u0/_N2829;
bmc_cpld_i2c_ram_u0/_N2830;
bmc_cpld_i2c_ram_u0/_N2831;
bmc_cpld_i2c_ram_u0/_N2832;
bmc_cpld_i2c_ram_u0/_N2833;
bmc_cpld_i2c_ram_u0/_N2835;
bmc_cpld_i2c_ram_u0/_N2836;
bmc_cpld_i2c_ram_u0/_N2869;
bmc_cpld_i2c_ram_u0/_N2870;
bmc_cpld_i2c_ram_u0/_N2893;
bmc_cpld_i2c_ram_u0/_N2894;
bmc_cpld_i2c_ram_u0/_N2897;
bmc_cpld_i2c_ram_u0/_N2917;
bmc_cpld_i2c_ram_u0/_N2918;
bmc_cpld_i2c_ram_u0/_N2919;
bmc_cpld_i2c_ram_u0/_N2921;
bmc_cpld_i2c_ram_u0/_N2923;
bmc_cpld_i2c_ram_u0/_N2925;
bmc_cpld_i2c_ram_u0/_N2926;
bmc_cpld_i2c_ram_u0/_N2927;
bmc_cpld_i2c_ram_u0/_N2928;
bmc_cpld_i2c_ram_u0/_N2929;
bmc_cpld_i2c_ram_u0/_N2930;
bmc_cpld_i2c_ram_u0/_N2931;
bmc_cpld_i2c_ram_u0/_N2932;
bmc_cpld_i2c_ram_u0/_N2997;
bmc_cpld_i2c_ram_u0/_N2998;
bmc_cpld_i2c_ram_u0/_N2999;
bmc_cpld_i2c_ram_u0/_N3000;
bmc_cpld_i2c_ram_u0/_N3001;
bmc_cpld_i2c_ram_u0/_N3002;
bmc_cpld_i2c_ram_u0/_N3003;
bmc_cpld_i2c_ram_u0/_N3004;
bmc_cpld_i2c_ram_u0/_N3021;
bmc_cpld_i2c_ram_u0/_N3022;
bmc_cpld_i2c_ram_u0/_N3023;
bmc_cpld_i2c_ram_u0/_N3024;
bmc_cpld_i2c_ram_u0/_N3025;
bmc_cpld_i2c_ram_u0/_N3026;
bmc_cpld_i2c_ram_u0/_N3027;
bmc_cpld_i2c_ram_u0/_N3028;
bmc_cpld_i2c_ram_u0/_N3029;
bmc_cpld_i2c_ram_u0/_N3030;
bmc_cpld_i2c_ram_u0/_N3031;
bmc_cpld_i2c_ram_u0/_N3032;
bmc_cpld_i2c_ram_u0/_N3033;
bmc_cpld_i2c_ram_u0/_N3034;
bmc_cpld_i2c_ram_u0/_N3035;
bmc_cpld_i2c_ram_u0/_N3036;
bmc_cpld_i2c_ram_u0/_N3053;
bmc_cpld_i2c_ram_u0/_N3054;
bmc_cpld_i2c_ram_u0/_N3077;
bmc_cpld_i2c_ram_u0/_N3078;
bmc_cpld_i2c_ram_u0/_N3079;
bmc_cpld_i2c_ram_u0/_N3083;
bmc_cpld_i2c_ram_u0/_N3085;
bmc_cpld_i2c_ram_u0/_N3086;
bmc_cpld_i2c_ram_u0/_N3087;
bmc_cpld_i2c_ram_u0/_N3088;
bmc_cpld_i2c_ram_u0/_N3089;
bmc_cpld_i2c_ram_u0/_N3090;
bmc_cpld_i2c_ram_u0/_N3091;
bmc_cpld_i2c_ram_u0/_N3092;
bmc_cpld_i2c_ram_u0/_N3093;
bmc_cpld_i2c_ram_u0/_N3094;
bmc_cpld_i2c_ram_u0/_N3101;
bmc_cpld_i2c_ram_u0/_N3102;
bmc_cpld_i2c_ram_u0/_N3109;
bmc_cpld_i2c_ram_u0/_N3110;
bmc_cpld_i2c_ram_u0/_N3111;
bmc_cpld_i2c_ram_u0/_N3112;
bmc_cpld_i2c_ram_u0/_N3113;
bmc_cpld_i2c_ram_u0/_N3114;
bmc_cpld_i2c_ram_u0/_N3115;
bmc_cpld_i2c_ram_u0/_N3116;
bmc_cpld_i2c_ram_u0/_N3117;
bmc_cpld_i2c_ram_u0/_N3118;
bmc_cpld_i2c_ram_u0/_N3119;
bmc_cpld_i2c_ram_u0/_N3120;
bmc_cpld_i2c_ram_u0/_N3121;
bmc_cpld_i2c_ram_u0/_N3122;
bmc_cpld_i2c_ram_u0/_N3123;
bmc_cpld_i2c_ram_u0/_N3124;
bmc_cpld_i2c_ram_u0/_N3125;
bmc_cpld_i2c_ram_u0/_N3126;
bmc_cpld_i2c_ram_u0/_N3127;
bmc_cpld_i2c_ram_u0/_N3128;
bmc_cpld_i2c_ram_u0/_N3129;
bmc_cpld_i2c_ram_u0/_N3130;
bmc_cpld_i2c_ram_u0/_N3131;
bmc_cpld_i2c_ram_u0/_N3132;
bmc_cpld_i2c_ram_u0/_N9706;
bmc_cpld_i2c_ram_u0/_N9949;
bmc_cpld_i2c_ram_u0/_N9951;
bmc_cpld_i2c_ram_u0/_N9952;
bmc_cpld_i2c_ram_u0/_N9955;
bmc_cpld_i2c_ram_u0/_N9957;
bmc_cpld_i2c_ram_u0/_N9960;
bmc_cpld_i2c_ram_u0/_N9962;
bmc_cpld_i2c_ram_u0/_N9963;
bmc_cpld_i2c_ram_u0/_N9965;
bmc_cpld_i2c_ram_u0/_N9966;
bmc_cpld_i2c_ram_u0/_N9971;
bmc_cpld_i2c_ram_u0/_N9973;
bmc_cpld_i2c_ram_u0/_N9990;
bmc_cpld_i2c_ram_u0/_N9997;
bmc_cpld_i2c_ram_u0/_N9999;
bmc_cpld_i2c_ram_u0/_N11057;
bmc_cpld_i2c_ram_u0/_N11369;
bmc_cpld_i2c_ram_u0/_N11370;
bmc_cpld_i2c_ram_u0/_N11371;
bmc_cpld_i2c_ram_u0/_N11372;
bmc_cpld_i2c_ram_u0/_N11373;
bmc_cpld_i2c_ram_u0/_N11374;
bmc_cpld_i2c_ram_u0/_N11375;
bmc_cpld_i2c_ram_u0/_N11670;
bmc_cpld_i2c_ram_u0/_N11976;
bmc_cpld_i2c_ram_u0/_N11978;
bmc_cpld_i2c_ram_u0/_N11980;
bmc_cpld_i2c_ram_u0/_N12000;
bmc_cpld_i2c_ram_u0/_N12187;
bmc_cpld_i2c_ram_u0/_N12188;
bmc_cpld_i2c_ram_u0/_N12402;
bmc_cpld_i2c_ram_u0/bios_eeprom_wp;
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [0];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [1];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [2];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [3];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [4];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [5];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [6];
bmc_cpld_i2c_ram_u0/bmc_i2c_rst3 [7];
bmc_cpld_i2c_ram_u0/bmc_read_flag;
bmc_cpld_i2c_ram_u0/bmc_uid_update;
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [0];
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [1];
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [2];
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [3];
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [4];
bmc_cpld_i2c_ram_u0/fan_wdt_cnt [5];
bmc_cpld_i2c_ram_u0/fan_wdt_en;
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r [0];
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r [1];
bmc_cpld_i2c_ram_u0/fan_wdt_feed_r [2];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout;
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [0];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [1];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [2];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [3];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [4];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_cnt [5];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_r [0];
bmc_cpld_i2c_ram_u0/fan_wdt_timeout_r [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N3;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg[9]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_scl_0;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/w_scl_in;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_addr_hit;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_data_vld1;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_data_vld2;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[1]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[2]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[3]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[4]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[5]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[6]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[7]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[8]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[9]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[10]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[11]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[12]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[13]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[14]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[15]_;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_stop;
bmc_cpld_i2c_ram_u0/physical_pwrbtn_mask;
bmc_cpld_i2c_ram_u0/pwrbtn_bl_mask;
bmc_cpld_i2c_ram_u0/r_i2c_data_in [0];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [1];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [2];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [3];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [4];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [5];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [6];
bmc_cpld_i2c_ram_u0/r_i2c_data_in [7];
bmc_cpld_i2c_ram_u0/r_reg_000B [3];
bmc_cpld_i2c_ram_u0/r_reg_000B [4];
bmc_cpld_i2c_ram_u0/r_reg_000B [5];
bmc_cpld_i2c_ram_u0/r_reg_000B [6];
bmc_cpld_i2c_ram_u0/r_reg_000B [7];
bmc_cpld_i2c_ram_u0/r_reg_0011 [0];
bmc_cpld_i2c_ram_u0/r_reg_0011 [1];
bmc_cpld_i2c_ram_u0/r_reg_0011 [2];
bmc_cpld_i2c_ram_u0/r_reg_0011 [3];
bmc_cpld_i2c_ram_u0/r_reg_0011 [4];
bmc_cpld_i2c_ram_u0/r_reg_0011 [5];
bmc_cpld_i2c_ram_u0/r_reg_0011 [6];
bmc_cpld_i2c_ram_u0/r_reg_0011 [7];
bmc_cpld_i2c_ram_u0/r_reg_0040 [0];
bmc_cpld_i2c_ram_u0/r_reg_0040 [1];
bmc_cpld_i2c_ram_u0/r_reg_0040 [2];
bmc_cpld_i2c_ram_u0/r_reg_0040 [3];
bmc_cpld_i2c_ram_u0/r_reg_0040 [4];
bmc_cpld_i2c_ram_u0/r_reg_0040 [5];
bmc_cpld_i2c_ram_u0/r_reg_0040 [6];
bmc_cpld_i2c_ram_u0/r_reg_0040 [7];
bmc_cpld_i2c_ram_u0/r_reg_0041 [0];
bmc_cpld_i2c_ram_u0/r_reg_0041 [1];
bmc_cpld_i2c_ram_u0/r_reg_0041 [2];
bmc_cpld_i2c_ram_u0/r_reg_0041 [3];
bmc_cpld_i2c_ram_u0/r_reg_0041 [4];
bmc_cpld_i2c_ram_u0/r_reg_0041 [5];
bmc_cpld_i2c_ram_u0/r_reg_0041 [6];
bmc_cpld_i2c_ram_u0/r_reg_0041 [7];
bmc_cpld_i2c_ram_u0/r_reg_0042 [0];
bmc_cpld_i2c_ram_u0/r_reg_0042 [1];
bmc_cpld_i2c_ram_u0/r_reg_0042 [2];
bmc_cpld_i2c_ram_u0/r_reg_0042 [3];
bmc_cpld_i2c_ram_u0/r_reg_0042 [4];
bmc_cpld_i2c_ram_u0/r_reg_0042 [5];
bmc_cpld_i2c_ram_u0/r_reg_0042 [6];
bmc_cpld_i2c_ram_u0/r_reg_0042 [7];
bmc_cpld_i2c_ram_u0/r_reg_0043 [0];
bmc_cpld_i2c_ram_u0/r_reg_0043 [1];
bmc_cpld_i2c_ram_u0/r_reg_0043 [2];
bmc_cpld_i2c_ram_u0/r_reg_0043 [3];
bmc_cpld_i2c_ram_u0/r_reg_0043 [4];
bmc_cpld_i2c_ram_u0/r_reg_0043 [5];
bmc_cpld_i2c_ram_u0/r_reg_0043 [6];
bmc_cpld_i2c_ram_u0/r_reg_0043 [7];
bmc_cpld_i2c_ram_u0/r_reg_0044 [0];
bmc_cpld_i2c_ram_u0/r_reg_0044 [1];
bmc_cpld_i2c_ram_u0/r_reg_0044 [2];
bmc_cpld_i2c_ram_u0/r_reg_0044 [3];
bmc_cpld_i2c_ram_u0/r_reg_0044 [4];
bmc_cpld_i2c_ram_u0/r_reg_0044 [5];
bmc_cpld_i2c_ram_u0/r_reg_0044 [6];
bmc_cpld_i2c_ram_u0/r_reg_0044 [7];
bmc_cpld_i2c_ram_u0/r_reg_0045 [0];
bmc_cpld_i2c_ram_u0/r_reg_0045 [1];
bmc_cpld_i2c_ram_u0/r_reg_0045 [2];
bmc_cpld_i2c_ram_u0/r_reg_0045 [3];
bmc_cpld_i2c_ram_u0/r_reg_0045 [4];
bmc_cpld_i2c_ram_u0/r_reg_0045 [5];
bmc_cpld_i2c_ram_u0/r_reg_0045 [6];
bmc_cpld_i2c_ram_u0/r_reg_0045 [7];
bmc_cpld_i2c_ram_u0/r_reg_0046 [0];
bmc_cpld_i2c_ram_u0/r_reg_0046 [1];
bmc_cpld_i2c_ram_u0/r_reg_0046 [2];
bmc_cpld_i2c_ram_u0/r_reg_0046 [3];
bmc_cpld_i2c_ram_u0/r_reg_0046 [4];
bmc_cpld_i2c_ram_u0/r_reg_0046 [5];
bmc_cpld_i2c_ram_u0/r_reg_0046 [6];
bmc_cpld_i2c_ram_u0/r_reg_0046 [7];
bmc_cpld_i2c_ram_u0/r_reg_0047 [0];
bmc_cpld_i2c_ram_u0/r_reg_0047 [1];
bmc_cpld_i2c_ram_u0/r_reg_0047 [2];
bmc_cpld_i2c_ram_u0/r_reg_0047 [3];
bmc_cpld_i2c_ram_u0/r_reg_0047 [4];
bmc_cpld_i2c_ram_u0/r_reg_0047 [5];
bmc_cpld_i2c_ram_u0/r_reg_0047 [6];
bmc_cpld_i2c_ram_u0/r_reg_0047 [7];
bmc_cpld_i2c_ram_u0/vwire_pwrbtn_bl;
bmc_cpld_i2c_ram_u0/w_WR;
bmc_cpld_i2c_ram_u0/w_i2c_command [0];
bmc_cpld_i2c_ram_u0/w_i2c_command [1];
bmc_cpld_i2c_ram_u0/w_i2c_command_1_;
bmc_cpld_i2c_ram_u0/w_i2c_command_1__1;
bmc_cpld_i2c_ram_u0/w_i2c_command [2];
bmc_cpld_i2c_ram_u0/w_i2c_command [3];
bmc_cpld_i2c_ram_u0/w_i2c_command_3_;
bmc_cpld_i2c_ram_u0/w_i2c_command [4];
bmc_cpld_i2c_ram_u0/w_i2c_command [5];
bmc_cpld_i2c_ram_u0/w_i2c_command [6];
bmc_cpld_i2c_ram_u0/w_i2c_command_6__3;
bmc_cpld_i2c_ram_u0/w_i2c_command [7];
bmc_cpld_i2c_ram_u0/w_i2c_command [8];
bmc_cpld_i2c_ram_u0/w_i2c_command [9];
bmc_cpld_i2c_ram_u0/w_i2c_command [10];
bmc_cpld_i2c_ram_u0/w_i2c_command [11];
bmc_cpld_i2c_ram_u0/w_i2c_command [12];
bmc_cpld_i2c_ram_u0/w_i2c_command [13];
bmc_cpld_i2c_ram_u0/w_i2c_command [14];
bmc_cpld_i2c_ram_u0/w_i2c_command [15];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [0];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [1];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [2];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [3];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [4];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [5];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [6];
bmc_cpld_i2c_ram_u0/w_i2c_data_out [7];
bmc_cpld_i2c_ram_u0/w_i2c_start;
db_alert_inst1/N90;
db_alert_inst1/N91 [0];
db_alert_inst1/N91 [1];
db_alert_inst1/N96;
db_alert_inst1/N97 [0];
db_alert_inst1/N97 [1];
db_alert_inst1/_N11389;
db_alert_inst1/_N11390;
db_alert_inst1/cnt[0] [0];
db_alert_inst1/cnt[0] [1];
db_alert_inst1/cnt[1] [0];
db_alert_inst1/cnt[1] [1];
db_alert_inst1/nxt [0];
db_alert_inst1/nxt [1];
db_alert_inst1/nxt_s1 [0];
db_alert_inst1/nxt_s1 [1];
db_inst_button/N667;
db_inst_button/N668 [0];
db_inst_button/N668 [1];
db_inst_button/N697;
db_inst_button/N698 [0];
db_inst_button/N698 [1];
db_inst_button/_N11391;
db_inst_button/_N11392;
db_inst_button/_N12260;
db_inst_button/_N12262;
db_inst_button/cnt[9] [0];
db_inst_button/cnt[9] [1];
db_inst_button/cnt[11] [0];
db_inst_button/cnt[11] [1];
db_inst_button/equal [9];
db_inst_button/equal [11];
db_inst_button/nxt [9];
db_inst_button/nxt [11];
db_inst_button/nxt_s1 [9];
db_inst_button/nxt_s1 [11];
db_inst_cpu_rail/N1756;
db_inst_cpu_rail/N1757 [0];
db_inst_cpu_rail/N1757 [1];
db_inst_cpu_rail/N1757 [2];
db_inst_cpu_rail/N1861;
db_inst_cpu_rail/N1862 [0];
db_inst_cpu_rail/N1862 [1];
db_inst_cpu_rail/N1862 [2];
db_inst_cpu_rail/N1876;
db_inst_cpu_rail/N1877 [0];
db_inst_cpu_rail/N1877 [1];
db_inst_cpu_rail/N1877 [2];
db_inst_cpu_rail/N1891;
db_inst_cpu_rail/N1892 [0];
db_inst_cpu_rail/N1892 [1];
db_inst_cpu_rail/N1892 [2];
db_inst_cpu_rail/N1906;
db_inst_cpu_rail/N1907 [0];
db_inst_cpu_rail/N1907 [1];
db_inst_cpu_rail/N1907 [2];
db_inst_cpu_rail/N1921;
db_inst_cpu_rail/N1922 [0];
db_inst_cpu_rail/N1922 [1];
db_inst_cpu_rail/N1922 [2];
db_inst_cpu_rail/N1936;
db_inst_cpu_rail/N1937 [0];
db_inst_cpu_rail/N1937 [1];
db_inst_cpu_rail/N1937 [2];
db_inst_cpu_rail/N1996;
db_inst_cpu_rail/N1997 [0];
db_inst_cpu_rail/N1997 [1];
db_inst_cpu_rail/N1997 [2];
db_inst_cpu_rail/N2011;
db_inst_cpu_rail/N2012 [0];
db_inst_cpu_rail/N2012 [1];
db_inst_cpu_rail/N2012 [2];
db_inst_cpu_rail/N2026;
db_inst_cpu_rail/N2027 [0];
db_inst_cpu_rail/N2027 [1];
db_inst_cpu_rail/N2027 [2];
db_inst_cpu_rail/N2041;
db_inst_cpu_rail/N2042 [0];
db_inst_cpu_rail/N2042 [1];
db_inst_cpu_rail/N2042 [2];
db_inst_cpu_rail/N2056;
db_inst_cpu_rail/N2057 [0];
db_inst_cpu_rail/N2057 [1];
db_inst_cpu_rail/N2057 [2];
db_inst_cpu_rail/N2071;
db_inst_cpu_rail/N2072 [0];
db_inst_cpu_rail/N2072 [1];
db_inst_cpu_rail/N2072 [2];
db_inst_cpu_rail/N2161;
db_inst_cpu_rail/N2162 [0];
db_inst_cpu_rail/N2162 [1];
db_inst_cpu_rail/N2162 [2];
db_inst_cpu_rail/N2176;
db_inst_cpu_rail/N2177 [0];
db_inst_cpu_rail/N2177 [1];
db_inst_cpu_rail/N2177 [2];
db_inst_cpu_rail/N2191;
db_inst_cpu_rail/N2192 [0];
db_inst_cpu_rail/N2192 [1];
db_inst_cpu_rail/N2192 [2];
db_inst_cpu_rail/N2206;
db_inst_cpu_rail/N2207 [0];
db_inst_cpu_rail/N2207 [1];
db_inst_cpu_rail/N2207 [2];
db_inst_cpu_rail/N2221;
db_inst_cpu_rail/N2222 [0];
db_inst_cpu_rail/N2222 [1];
db_inst_cpu_rail/N2222 [2];
db_inst_cpu_rail/N2236;
db_inst_cpu_rail/N2237 [0];
db_inst_cpu_rail/N2237 [1];
db_inst_cpu_rail/N2237 [2];
db_inst_cpu_rail/N2266;
db_inst_cpu_rail/N2267 [0];
db_inst_cpu_rail/N2267 [1];
db_inst_cpu_rail/N2267 [2];
db_inst_cpu_rail/N2371;
db_inst_cpu_rail/N2372 [0];
db_inst_cpu_rail/N2372 [1];
db_inst_cpu_rail/N2372 [2];
db_inst_cpu_rail/N2386;
db_inst_cpu_rail/N2387 [0];
db_inst_cpu_rail/N2387 [1];
db_inst_cpu_rail/N2387 [2];
db_inst_cpu_rail/N2401;
db_inst_cpu_rail/N2402 [0];
db_inst_cpu_rail/N2402 [1];
db_inst_cpu_rail/N2402 [2];
db_inst_cpu_rail/N2416;
db_inst_cpu_rail/N2417 [0];
db_inst_cpu_rail/N2417 [1];
db_inst_cpu_rail/N2417 [2];
db_inst_cpu_rail/N2431;
db_inst_cpu_rail/N2432 [0];
db_inst_cpu_rail/N2432 [1];
db_inst_cpu_rail/N2432 [2];
db_inst_cpu_rail/N2446;
db_inst_cpu_rail/N2447 [0];
db_inst_cpu_rail/N2447 [1];
db_inst_cpu_rail/N2447 [2];
db_inst_cpu_rail/N2461;
db_inst_cpu_rail/N2462 [0];
db_inst_cpu_rail/N2462 [1];
db_inst_cpu_rail/N2462 [2];
db_inst_cpu_rail/N2476;
db_inst_cpu_rail/N2477 [0];
db_inst_cpu_rail/N2477 [1];
db_inst_cpu_rail/N2477 [2];
db_inst_cpu_rail/N2491;
db_inst_cpu_rail/N2492 [0];
db_inst_cpu_rail/N2492 [1];
db_inst_cpu_rail/N2492 [2];
db_inst_cpu_rail/N2497;
db_inst_cpu_rail/N2498 [0];
db_inst_cpu_rail/N2498 [1];
db_inst_cpu_rail/N2498 [2];
db_inst_cpu_rail/_N11393;
db_inst_cpu_rail/_N11394;
db_inst_cpu_rail/_N11395;
db_inst_cpu_rail/_N11396;
db_inst_cpu_rail/_N11397;
db_inst_cpu_rail/_N11398;
db_inst_cpu_rail/_N11399;
db_inst_cpu_rail/_N11400;
db_inst_cpu_rail/_N11401;
db_inst_cpu_rail/_N11402;
db_inst_cpu_rail/_N11403;
db_inst_cpu_rail/_N11404;
db_inst_cpu_rail/_N11405;
db_inst_cpu_rail/_N11406;
db_inst_cpu_rail/_N11407;
db_inst_cpu_rail/_N11408;
db_inst_cpu_rail/_N11409;
db_inst_cpu_rail/_N11410;
db_inst_cpu_rail/_N11411;
db_inst_cpu_rail/_N11412;
db_inst_cpu_rail/_N11413;
db_inst_cpu_rail/_N11414;
db_inst_cpu_rail/_N11415;
db_inst_cpu_rail/_N11416;
db_inst_cpu_rail/_N11417;
db_inst_cpu_rail/_N11418;
db_inst_cpu_rail/_N11419;
db_inst_cpu_rail/_N11420;
db_inst_cpu_rail/_N11421;
db_inst_cpu_rail/_N11422;
db_inst_cpu_rail/cnt[0] [0];
db_inst_cpu_rail/cnt[0] [1];
db_inst_cpu_rail/cnt[0] [2];
db_inst_cpu_rail/cnt[7] [0];
db_inst_cpu_rail/cnt[7] [1];
db_inst_cpu_rail/cnt[7] [2];
db_inst_cpu_rail/cnt[8] [0];
db_inst_cpu_rail/cnt[8] [1];
db_inst_cpu_rail/cnt[8] [2];
db_inst_cpu_rail/cnt[9] [0];
db_inst_cpu_rail/cnt[9] [1];
db_inst_cpu_rail/cnt[9] [2];
db_inst_cpu_rail/cnt[10] [0];
db_inst_cpu_rail/cnt[10] [1];
db_inst_cpu_rail/cnt[10] [2];
db_inst_cpu_rail/cnt[11] [0];
db_inst_cpu_rail/cnt[11] [1];
db_inst_cpu_rail/cnt[11] [2];
db_inst_cpu_rail/cnt[12] [0];
db_inst_cpu_rail/cnt[12] [1];
db_inst_cpu_rail/cnt[12] [2];
db_inst_cpu_rail/cnt[16] [0];
db_inst_cpu_rail/cnt[16] [1];
db_inst_cpu_rail/cnt[16] [2];
db_inst_cpu_rail/cnt[17] [0];
db_inst_cpu_rail/cnt[17] [1];
db_inst_cpu_rail/cnt[17] [2];
db_inst_cpu_rail/cnt[18] [0];
db_inst_cpu_rail/cnt[18] [1];
db_inst_cpu_rail/cnt[18] [2];
db_inst_cpu_rail/cnt[19] [0];
db_inst_cpu_rail/cnt[19] [1];
db_inst_cpu_rail/cnt[19] [2];
db_inst_cpu_rail/cnt[20] [0];
db_inst_cpu_rail/cnt[20] [1];
db_inst_cpu_rail/cnt[20] [2];
db_inst_cpu_rail/cnt[21] [0];
db_inst_cpu_rail/cnt[21] [1];
db_inst_cpu_rail/cnt[21] [2];
db_inst_cpu_rail/cnt[27] [0];
db_inst_cpu_rail/cnt[27] [1];
db_inst_cpu_rail/cnt[27] [2];
db_inst_cpu_rail/cnt[28] [0];
db_inst_cpu_rail/cnt[28] [1];
db_inst_cpu_rail/cnt[28] [2];
db_inst_cpu_rail/cnt[29] [0];
db_inst_cpu_rail/cnt[29] [1];
db_inst_cpu_rail/cnt[29] [2];
db_inst_cpu_rail/cnt[30] [0];
db_inst_cpu_rail/cnt[30] [1];
db_inst_cpu_rail/cnt[30] [2];
db_inst_cpu_rail/cnt[31] [0];
db_inst_cpu_rail/cnt[31] [1];
db_inst_cpu_rail/cnt[31] [2];
db_inst_cpu_rail/cnt[32] [0];
db_inst_cpu_rail/cnt[32] [1];
db_inst_cpu_rail/cnt[32] [2];
db_inst_cpu_rail/cnt[34] [0];
db_inst_cpu_rail/cnt[34] [1];
db_inst_cpu_rail/cnt[34] [2];
db_inst_cpu_rail/cnt[41] [0];
db_inst_cpu_rail/cnt[41] [1];
db_inst_cpu_rail/cnt[41] [2];
db_inst_cpu_rail/cnt[42] [0];
db_inst_cpu_rail/cnt[42] [1];
db_inst_cpu_rail/cnt[42] [2];
db_inst_cpu_rail/cnt[43] [0];
db_inst_cpu_rail/cnt[43] [1];
db_inst_cpu_rail/cnt[43] [2];
db_inst_cpu_rail/cnt[44] [0];
db_inst_cpu_rail/cnt[44] [1];
db_inst_cpu_rail/cnt[44] [2];
db_inst_cpu_rail/cnt[45] [0];
db_inst_cpu_rail/cnt[45] [1];
db_inst_cpu_rail/cnt[45] [2];
db_inst_cpu_rail/cnt[46] [0];
db_inst_cpu_rail/cnt[46] [1];
db_inst_cpu_rail/cnt[46] [2];
db_inst_cpu_rail/cnt[47] [0];
db_inst_cpu_rail/cnt[47] [1];
db_inst_cpu_rail/cnt[47] [2];
db_inst_cpu_rail/cnt[48] [0];
db_inst_cpu_rail/cnt[48] [1];
db_inst_cpu_rail/cnt[48] [2];
db_inst_cpu_rail/cnt[49] [0];
db_inst_cpu_rail/cnt[49] [1];
db_inst_cpu_rail/cnt[49] [2];
db_inst_cpu_rail/cnt[50] [0];
db_inst_cpu_rail/cnt[50] [1];
db_inst_cpu_rail/cnt[50] [2];
db_inst_cpu_rail/equal [0];
db_inst_cpu_rail/equal [7];
db_inst_cpu_rail/equal [8];
db_inst_cpu_rail/equal [9];
db_inst_cpu_rail/equal [10];
db_inst_cpu_rail/equal [11];
db_inst_cpu_rail/equal [12];
db_inst_cpu_rail/equal [16];
db_inst_cpu_rail/equal [17];
db_inst_cpu_rail/equal [18];
db_inst_cpu_rail/equal [19];
db_inst_cpu_rail/equal [20];
db_inst_cpu_rail/equal [21];
db_inst_cpu_rail/equal [27];
db_inst_cpu_rail/equal [28];
db_inst_cpu_rail/equal [29];
db_inst_cpu_rail/equal [30];
db_inst_cpu_rail/equal [31];
db_inst_cpu_rail/equal [32];
db_inst_cpu_rail/equal [34];
db_inst_cpu_rail/equal [41];
db_inst_cpu_rail/equal [42];
db_inst_cpu_rail/equal [43];
db_inst_cpu_rail/equal [44];
db_inst_cpu_rail/equal [45];
db_inst_cpu_rail/equal [46];
db_inst_cpu_rail/equal [47];
db_inst_cpu_rail/equal [48];
db_inst_cpu_rail/equal [49];
db_inst_cpu_rail/equal [50];
db_inst_cpu_rail/nxt [0];
db_inst_cpu_rail/nxt [7];
db_inst_cpu_rail/nxt [8];
db_inst_cpu_rail/nxt [9];
db_inst_cpu_rail/nxt [10];
db_inst_cpu_rail/nxt [11];
db_inst_cpu_rail/nxt [12];
db_inst_cpu_rail/nxt [16];
db_inst_cpu_rail/nxt [17];
db_inst_cpu_rail/nxt [18];
db_inst_cpu_rail/nxt [19];
db_inst_cpu_rail/nxt [20];
db_inst_cpu_rail/nxt [21];
db_inst_cpu_rail/nxt [27];
db_inst_cpu_rail/nxt [28];
db_inst_cpu_rail/nxt [29];
db_inst_cpu_rail/nxt [30];
db_inst_cpu_rail/nxt [31];
db_inst_cpu_rail/nxt [32];
db_inst_cpu_rail/nxt [34];
db_inst_cpu_rail/nxt [41];
db_inst_cpu_rail/nxt [42];
db_inst_cpu_rail/nxt [43];
db_inst_cpu_rail/nxt [44];
db_inst_cpu_rail/nxt [45];
db_inst_cpu_rail/nxt [46];
db_inst_cpu_rail/nxt [47];
db_inst_cpu_rail/nxt [48];
db_inst_cpu_rail/nxt [49];
db_inst_cpu_rail/nxt [50];
db_inst_cpu_rail/nxt_s1 [0];
db_inst_cpu_rail/nxt_s1 [7];
db_inst_cpu_rail/nxt_s1 [8];
db_inst_cpu_rail/nxt_s1 [9];
db_inst_cpu_rail/nxt_s1 [10];
db_inst_cpu_rail/nxt_s1 [11];
db_inst_cpu_rail/nxt_s1 [12];
db_inst_cpu_rail/nxt_s1 [16];
db_inst_cpu_rail/nxt_s1 [17];
db_inst_cpu_rail/nxt_s1 [18];
db_inst_cpu_rail/nxt_s1 [19];
db_inst_cpu_rail/nxt_s1 [20];
db_inst_cpu_rail/nxt_s1 [21];
db_inst_cpu_rail/nxt_s1 [27];
db_inst_cpu_rail/nxt_s1 [28];
db_inst_cpu_rail/nxt_s1 [29];
db_inst_cpu_rail/nxt_s1 [30];
db_inst_cpu_rail/nxt_s1 [31];
db_inst_cpu_rail/nxt_s1 [32];
db_inst_cpu_rail/nxt_s1 [34];
db_inst_cpu_rail/nxt_s1 [41];
db_inst_cpu_rail/nxt_s1 [42];
db_inst_cpu_rail/nxt_s1 [43];
db_inst_cpu_rail/nxt_s1 [44];
db_inst_cpu_rail/nxt_s1 [45];
db_inst_cpu_rail/nxt_s1 [46];
db_inst_cpu_rail/nxt_s1 [47];
db_inst_cpu_rail/nxt_s1 [48];
db_inst_cpu_rail/nxt_s1 [49];
db_inst_cpu_rail/nxt_s1 [50];
db_inst_prsnt/N3;
db_inst_prsnt/N367_1;
db_inst_prsnt/N400_1;
db_inst_prsnt/N1555;
db_inst_prsnt/N1558;
db_inst_prsnt/N1559;
db_inst_prsnt/N1560;
db_inst_prsnt/N1561;
db_inst_prsnt/N1562;
db_inst_prsnt/N1563;
db_inst_prsnt/N1588;
db_inst_prsnt/N1589;
db_inst_prsnt/N1590;
db_inst_prsnt/N1591;
db_inst_prsnt/N1592;
db_inst_prsnt/N1593;
db_inst_prsnt/N1594;
db_inst_prsnt/N1595;
db_inst_prsnt/N1596;
db_inst_prsnt/N1597;
db_inst_prsnt/N1620;
db_inst_prsnt/N1621 [0];
db_inst_prsnt/N1621 [1];
db_inst_prsnt/N1680;
db_inst_prsnt/N1681 [0];
db_inst_prsnt/N1681 [1];
db_inst_prsnt/N1725;
db_inst_prsnt/N1726 [0];
db_inst_prsnt/N1726 [1];
db_inst_prsnt/N1740;
db_inst_prsnt/N1741 [0];
db_inst_prsnt/N1741 [1];
db_inst_prsnt/N1755;
db_inst_prsnt/N1756 [0];
db_inst_prsnt/N1756 [1];
db_inst_prsnt/N1770;
db_inst_prsnt/N1771 [0];
db_inst_prsnt/N1771 [1];
db_inst_prsnt/N1785;
db_inst_prsnt/N1786 [0];
db_inst_prsnt/N1786 [1];
db_inst_prsnt/N1800;
db_inst_prsnt/N1801 [0];
db_inst_prsnt/N1801 [1];
db_inst_prsnt/N2175;
db_inst_prsnt/N2176 [0];
db_inst_prsnt/N2190;
db_inst_prsnt/N2191 [0];
db_inst_prsnt/N2205;
db_inst_prsnt/N2206 [0];
db_inst_prsnt/N2206 [1];
db_inst_prsnt/N2220;
db_inst_prsnt/N2221 [0];
db_inst_prsnt/N2221 [1];
db_inst_prsnt/N2235;
db_inst_prsnt/N2236 [0];
db_inst_prsnt/N2236 [1];
db_inst_prsnt/N2250;
db_inst_prsnt/N2251 [0];
db_inst_prsnt/N2251 [1];
db_inst_prsnt/N2265;
db_inst_prsnt/N2266 [0];
db_inst_prsnt/N2266 [1];
db_inst_prsnt/N2280;
db_inst_prsnt/N2281 [0];
db_inst_prsnt/N2281 [1];
db_inst_prsnt/N2295;
db_inst_prsnt/N2296 [0];
db_inst_prsnt/N2296 [1];
db_inst_prsnt/N2301;
db_inst_prsnt/N2302 [0];
db_inst_prsnt/N2302 [1];
db_inst_prsnt/_N8629;
db_inst_prsnt/_N8636;
db_inst_prsnt/_N11423;
db_inst_prsnt/_N11424;
db_inst_prsnt/_N11425;
db_inst_prsnt/_N11426;
db_inst_prsnt/_N11427;
db_inst_prsnt/_N11428;
db_inst_prsnt/_N11429;
db_inst_prsnt/_N11430;
db_inst_prsnt/_N11431;
db_inst_prsnt/_N11432;
db_inst_prsnt/_N11433;
db_inst_prsnt/_N11434;
db_inst_prsnt/_N11435;
db_inst_prsnt/_N11436;
db_inst_prsnt/_N11437;
db_inst_prsnt/_N11438;
db_inst_prsnt/_N11439;
db_inst_prsnt/_N11440;
db_inst_prsnt/cnt[0] [0];
db_inst_prsnt/cnt[0] [1];
db_inst_prsnt/cnt[4] [0];
db_inst_prsnt/cnt[4] [1];
db_inst_prsnt/cnt[7] [0];
db_inst_prsnt/cnt[7] [1];
db_inst_prsnt/cnt[8] [0];
db_inst_prsnt/cnt[8] [1];
db_inst_prsnt/cnt[9] [0];
db_inst_prsnt/cnt[9] [1];
db_inst_prsnt/cnt[10] [0];
db_inst_prsnt/cnt[10] [1];
db_inst_prsnt/cnt[11] [0];
db_inst_prsnt/cnt[11] [1];
db_inst_prsnt/cnt[12] [0];
db_inst_prsnt/cnt[12] [1];
db_inst_prsnt/cnt[37] [0];
db_inst_prsnt/cnt[37] [1];
db_inst_prsnt/cnt[38] [0];
db_inst_prsnt/cnt[38] [1];
db_inst_prsnt/cnt[39] [0];
db_inst_prsnt/cnt[39] [1];
db_inst_prsnt/cnt[40] [0];
db_inst_prsnt/cnt[40] [1];
db_inst_prsnt/cnt[41] [0];
db_inst_prsnt/cnt[41] [1];
db_inst_prsnt/cnt[42] [0];
db_inst_prsnt/cnt[42] [1];
db_inst_prsnt/cnt[43] [0];
db_inst_prsnt/cnt[43] [1];
db_inst_prsnt/cnt[44] [0];
db_inst_prsnt/cnt[44] [1];
db_inst_prsnt/cnt[45] [0];
db_inst_prsnt/cnt[45] [1];
db_inst_prsnt/cnt[46] [0];
db_inst_prsnt/cnt[46] [1];
db_inst_prsnt/equal [4];
db_inst_prsnt/equal [7];
db_inst_prsnt/equal [8];
db_inst_prsnt/equal [9];
db_inst_prsnt/equal [10];
db_inst_prsnt/equal [37];
db_inst_prsnt/equal [38];
db_inst_prsnt/equal [39];
db_inst_prsnt/equal [40];
db_inst_prsnt/equal [41];
db_inst_prsnt/equal [42];
db_inst_prsnt/equal [43];
db_inst_prsnt/equal [44];
db_inst_prsnt/equal [45];
db_inst_prsnt/equal [46];
db_inst_prsnt/nxt [0];
db_inst_prsnt/nxt [4];
db_inst_prsnt/nxt [7];
db_inst_prsnt/nxt [8];
db_inst_prsnt/nxt [9];
db_inst_prsnt/nxt [10];
db_inst_prsnt/nxt [11];
db_inst_prsnt/nxt [12];
db_inst_prsnt/nxt [37];
db_inst_prsnt/nxt [38];
db_inst_prsnt/nxt [39];
db_inst_prsnt/nxt [40];
db_inst_prsnt/nxt [41];
db_inst_prsnt/nxt [42];
db_inst_prsnt/nxt [43];
db_inst_prsnt/nxt [44];
db_inst_prsnt/nxt [45];
db_inst_prsnt/nxt [46];
db_inst_prsnt/nxt_s1 [4];
db_inst_prsnt/nxt_s1 [7];
db_inst_prsnt/nxt_s1 [8];
db_inst_prsnt/nxt_s1 [9];
db_inst_prsnt/nxt_s1 [10];
db_inst_prsnt/nxt_s1 [11];
db_inst_prsnt/nxt_s1 [12];
db_inst_prsnt/nxt_s1 [37];
db_inst_prsnt/nxt_s1 [38];
db_inst_prsnt/nxt_s1 [39];
db_inst_prsnt/nxt_s1 [40];
db_inst_prsnt/nxt_s1 [41];
db_inst_prsnt/nxt_s1 [42];
db_inst_prsnt/nxt_s1 [43];
db_inst_prsnt/nxt_s1 [44];
db_inst_prsnt/nxt_s1 [45];
db_inst_prsnt/nxt_s1 [46];
db_inst_psu/N90;
db_inst_psu/N91 [0];
db_inst_psu/N91 [1];
db_inst_psu/N96;
db_inst_psu/N97 [0];
db_inst_psu/N97 [1];
db_inst_psu/_N11441;
db_inst_psu/_N11442;
db_inst_psu/_N12144;
db_inst_psu/_N12182;
db_inst_psu/cnt[0] [0];
db_inst_psu/cnt[0] [1];
db_inst_psu/cnt[1] [0];
db_inst_psu/cnt[1] [1];
db_inst_psu/equal [0];
db_inst_psu/equal [1];
db_inst_psu/nxt [0];
db_inst_psu/nxt [1];
db_inst_psu/nxt_s1 [0];
db_inst_psu/nxt_s1 [1];
db_intruder/N33;
db_intruder/N44;
db_intruder/N45 [0];
db_intruder/N45 [1];
db_intruder/N45 [2];
db_intruder/_N11443;
db_intruder/cnt[0] [0];
db_intruder/cnt[0] [1];
db_intruder/cnt[0] [2];
db_intruder/equal [0];
db_intruder/nxt [0];
db_intruder/nxt_s1 [0];
edge_delay_cpu_gpio_ok/N5;
edge_delay_cpu_gpio_ok/N21;
edge_delay_cpu_gpio_ok/N22 [0];
edge_delay_cpu_gpio_ok/N22 [1];
edge_delay_cpu_gpio_ok/N22 [2];
edge_delay_cpu_gpio_ok/N22 [3];
edge_delay_cpu_gpio_ok/_N11444;
edge_delay_cpu_gpio_ok/timer_cnt [0];
edge_delay_cpu_gpio_ok/timer_cnt [1];
edge_delay_cpu_gpio_ok/timer_cnt [2];
edge_delay_cpu_gpio_ok/timer_cnt [3];
genblk1[0].fan_pwm_tach_m/N15_inv;
genblk1[0].fan_pwm_tach_m/_N11681;
genblk1[0].fan_pwm_tach_m/r_clr_pwm_cnt;
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [0];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [1];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [2];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [3];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [4];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [5];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [6];
genblk1[0].fan_pwm_tach_m/w_cnt_pwm [7];
genblk1[1].fan_pwm_tach_m/N15_inv;
genblk1[1].fan_pwm_tach_m/_N11824;
genblk1[1].fan_pwm_tach_m/r_clr_pwm_cnt;
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [0];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [1];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [2];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [3];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [4];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [5];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [6];
genblk1[1].fan_pwm_tach_m/w_cnt_pwm [7];
inst_mcpld_to_scpld_p2s/N42_347;
inst_mcpld_to_scpld_p2s/N42_348;
inst_mcpld_to_scpld_p2s/N569;
inst_mcpld_to_scpld_p2s/N570 [1];
inst_mcpld_to_scpld_p2s/N570 [2];
inst_mcpld_to_scpld_p2s/N570 [3];
inst_mcpld_to_scpld_p2s/N570 [4];
inst_mcpld_to_scpld_p2s/N570 [5];
inst_mcpld_to_scpld_p2s/N570 [6];
inst_mcpld_to_scpld_p2s/N570 [7];
inst_mcpld_to_scpld_p2s/N570 [8];
inst_mcpld_to_scpld_p2s/N575;
inst_mcpld_to_scpld_p2s/N576;
inst_mcpld_to_scpld_p2s/_N1941;
inst_mcpld_to_scpld_p2s/_N1942;
inst_mcpld_to_scpld_p2s/_N1943;
inst_mcpld_to_scpld_p2s/_N1944;
inst_mcpld_to_scpld_p2s/_N1945;
inst_mcpld_to_scpld_p2s/_N1946;
inst_mcpld_to_scpld_p2s/_N1947;
inst_mcpld_to_scpld_p2s/_N3207;
inst_mcpld_to_scpld_p2s/_N3211;
inst_mcpld_to_scpld_p2s/_N3218;
inst_mcpld_to_scpld_p2s/_N3222;
inst_mcpld_to_scpld_p2s/_N3226;
inst_mcpld_to_scpld_p2s/_N3234;
inst_mcpld_to_scpld_p2s/_N3237;
inst_mcpld_to_scpld_p2s/_N3240;
inst_mcpld_to_scpld_p2s/_N3241;
inst_mcpld_to_scpld_p2s/_N3243;
inst_mcpld_to_scpld_p2s/_N3245;
inst_mcpld_to_scpld_p2s/_N3247;
inst_mcpld_to_scpld_p2s/_N3250;
inst_mcpld_to_scpld_p2s/_N3251;
inst_mcpld_to_scpld_p2s/_N3254;
inst_mcpld_to_scpld_p2s/_N3257;
inst_mcpld_to_scpld_p2s/_N3258;
inst_mcpld_to_scpld_p2s/_N3259;
inst_mcpld_to_scpld_p2s/_N3262;
inst_mcpld_to_scpld_p2s/_N3265;
inst_mcpld_to_scpld_p2s/_N3266;
inst_mcpld_to_scpld_p2s/_N3269;
inst_mcpld_to_scpld_p2s/_N3271;
inst_mcpld_to_scpld_p2s/_N3273;
inst_mcpld_to_scpld_p2s/_N3274;
inst_mcpld_to_scpld_p2s/_N3275;
inst_mcpld_to_scpld_p2s/_N3279;
inst_mcpld_to_scpld_p2s/_N3282;
inst_mcpld_to_scpld_p2s/_N3283;
inst_mcpld_to_scpld_p2s/_N3286;
inst_mcpld_to_scpld_p2s/_N3289;
inst_mcpld_to_scpld_p2s/_N3290;
inst_mcpld_to_scpld_p2s/_N3291;
inst_mcpld_to_scpld_p2s/_N3294;
inst_mcpld_to_scpld_p2s/_N3298;
inst_mcpld_to_scpld_p2s/_N3300;
inst_mcpld_to_scpld_p2s/_N3303;
inst_mcpld_to_scpld_p2s/_N3306;
inst_mcpld_to_scpld_p2s/_N3307;
inst_mcpld_to_scpld_p2s/_N3310;
inst_mcpld_to_scpld_p2s/_N3314;
inst_mcpld_to_scpld_p2s/_N3315;
inst_mcpld_to_scpld_p2s/_N3316;
inst_mcpld_to_scpld_p2s/_N3320;
inst_mcpld_to_scpld_p2s/_N3323;
inst_mcpld_to_scpld_p2s/_N3324;
inst_mcpld_to_scpld_p2s/_N3328;
inst_mcpld_to_scpld_p2s/_N3331;
inst_mcpld_to_scpld_p2s/_N3335;
inst_mcpld_to_scpld_p2s/_N3337;
inst_mcpld_to_scpld_p2s/_N3339;
inst_mcpld_to_scpld_p2s/_N3340;
inst_mcpld_to_scpld_p2s/_N11905;
inst_mcpld_to_scpld_p2s/cnt [6];
inst_mcpld_to_scpld_p2s/cnt [7];
inst_mcpld_to_scpld_p2s/cnt [8];
inst_mcpld_to_scpld_p2s/nb0[0]_inv;
inst_mcpld_to_scpld_p2s/sclk_r [0];
inst_mcpld_to_scpld_p2s/sclk_r [1];
inst_mcpld_to_scpld_p2s/sclk_r [2];
inst_mcpld_to_scpld_p2s/sclk_r [3];
inst_mcpld_to_scpld_p2s/sclk_r [4];
inst_mcpld_to_scpld_p2s/sclk_r [5];
inst_mcpld_to_scpld_p2s/sclk_r [6];
inst_mcpld_to_scpld_p2s/sclk_r [7];
inst_mcpld_to_scpld_p2s/sclk_r [8];
inst_mcpld_to_scpld_p2s/sld_n_r [0];
inst_mcpld_to_scpld_p2s/sld_n_r [1];
inst_scpld_to_mcpld_s2p/N49 [1];
inst_scpld_to_mcpld_s2p/N49 [2];
inst_scpld_to_mcpld_s2p/N49 [3];
inst_scpld_to_mcpld_s2p/N49 [4];
inst_scpld_to_mcpld_s2p/N49 [5];
inst_scpld_to_mcpld_s2p/N49 [6];
inst_scpld_to_mcpld_s2p/N49 [7];
inst_scpld_to_mcpld_s2p/N49 [8];
inst_scpld_to_mcpld_s2p/N49 [9];
inst_scpld_to_mcpld_s2p/N56;
inst_scpld_to_mcpld_s2p/N68 [0];
inst_scpld_to_mcpld_s2p/N68 [1];
inst_scpld_to_mcpld_s2p/N68 [2];
inst_scpld_to_mcpld_s2p/N68 [3];
inst_scpld_to_mcpld_s2p/N68 [4];
inst_scpld_to_mcpld_s2p/N68 [5];
inst_scpld_to_mcpld_s2p/N68 [6];
inst_scpld_to_mcpld_s2p/N68 [7];
inst_scpld_to_mcpld_s2p/N68 [8];
inst_scpld_to_mcpld_s2p/N68 [9];
inst_scpld_to_mcpld_s2p/N68 [10];
inst_scpld_to_mcpld_s2p/N68 [11];
inst_scpld_to_mcpld_s2p/N68 [12];
inst_scpld_to_mcpld_s2p/N68 [13];
inst_scpld_to_mcpld_s2p/N68 [14];
inst_scpld_to_mcpld_s2p/N68 [15];
inst_scpld_to_mcpld_s2p/N68 [16];
inst_scpld_to_mcpld_s2p/N68 [17];
inst_scpld_to_mcpld_s2p/N68 [18];
inst_scpld_to_mcpld_s2p/N68 [19];
inst_scpld_to_mcpld_s2p/N68 [20];
inst_scpld_to_mcpld_s2p/N68 [21];
inst_scpld_to_mcpld_s2p/N68 [22];
inst_scpld_to_mcpld_s2p/N68 [23];
inst_scpld_to_mcpld_s2p/N68 [24];
inst_scpld_to_mcpld_s2p/N68 [25];
inst_scpld_to_mcpld_s2p/N68 [26];
inst_scpld_to_mcpld_s2p/N68 [27];
inst_scpld_to_mcpld_s2p/N68 [28];
inst_scpld_to_mcpld_s2p/N68 [29];
inst_scpld_to_mcpld_s2p/N68 [30];
inst_scpld_to_mcpld_s2p/N68 [31];
inst_scpld_to_mcpld_s2p/N68 [32];
inst_scpld_to_mcpld_s2p/N68 [33];
inst_scpld_to_mcpld_s2p/N68 [34];
inst_scpld_to_mcpld_s2p/N68 [35];
inst_scpld_to_mcpld_s2p/N68 [36];
inst_scpld_to_mcpld_s2p/N68 [37];
inst_scpld_to_mcpld_s2p/N68 [38];
inst_scpld_to_mcpld_s2p/N68 [39];
inst_scpld_to_mcpld_s2p/N68 [40];
inst_scpld_to_mcpld_s2p/N68 [41];
inst_scpld_to_mcpld_s2p/N68 [42];
inst_scpld_to_mcpld_s2p/N68 [43];
inst_scpld_to_mcpld_s2p/N68 [44];
inst_scpld_to_mcpld_s2p/N68 [45];
inst_scpld_to_mcpld_s2p/N68 [46];
inst_scpld_to_mcpld_s2p/N68 [47];
inst_scpld_to_mcpld_s2p/N68 [48];
inst_scpld_to_mcpld_s2p/N68 [49];
inst_scpld_to_mcpld_s2p/N68 [50];
inst_scpld_to_mcpld_s2p/N68 [51];
inst_scpld_to_mcpld_s2p/N68 [52];
inst_scpld_to_mcpld_s2p/N68 [53];
inst_scpld_to_mcpld_s2p/N68 [54];
inst_scpld_to_mcpld_s2p/N68 [55];
inst_scpld_to_mcpld_s2p/N68 [56];
inst_scpld_to_mcpld_s2p/N68 [57];
inst_scpld_to_mcpld_s2p/N68 [58];
inst_scpld_to_mcpld_s2p/N68 [59];
inst_scpld_to_mcpld_s2p/N68 [60];
inst_scpld_to_mcpld_s2p/N68 [61];
inst_scpld_to_mcpld_s2p/N68 [62];
inst_scpld_to_mcpld_s2p/N68 [63];
inst_scpld_to_mcpld_s2p/N68 [64];
inst_scpld_to_mcpld_s2p/N68 [65];
inst_scpld_to_mcpld_s2p/N68 [66];
inst_scpld_to_mcpld_s2p/N68 [67];
inst_scpld_to_mcpld_s2p/N68 [68];
inst_scpld_to_mcpld_s2p/N68 [69];
inst_scpld_to_mcpld_s2p/N68 [70];
inst_scpld_to_mcpld_s2p/N68 [71];
inst_scpld_to_mcpld_s2p/N68 [72];
inst_scpld_to_mcpld_s2p/N68 [73];
inst_scpld_to_mcpld_s2p/N68 [74];
inst_scpld_to_mcpld_s2p/N68 [75];
inst_scpld_to_mcpld_s2p/N68 [76];
inst_scpld_to_mcpld_s2p/N68 [77];
inst_scpld_to_mcpld_s2p/N68 [78];
inst_scpld_to_mcpld_s2p/N68 [79];
inst_scpld_to_mcpld_s2p/N68 [80];
inst_scpld_to_mcpld_s2p/N68 [81];
inst_scpld_to_mcpld_s2p/N68 [82];
inst_scpld_to_mcpld_s2p/N68 [83];
inst_scpld_to_mcpld_s2p/N68 [84];
inst_scpld_to_mcpld_s2p/N68 [85];
inst_scpld_to_mcpld_s2p/N68 [86];
inst_scpld_to_mcpld_s2p/N68 [87];
inst_scpld_to_mcpld_s2p/N68 [88];
inst_scpld_to_mcpld_s2p/N68 [89];
inst_scpld_to_mcpld_s2p/N68 [90];
inst_scpld_to_mcpld_s2p/N68 [91];
inst_scpld_to_mcpld_s2p/N68 [92];
inst_scpld_to_mcpld_s2p/N68 [93];
inst_scpld_to_mcpld_s2p/N68 [94];
inst_scpld_to_mcpld_s2p/N68 [95];
inst_scpld_to_mcpld_s2p/N68 [96];
inst_scpld_to_mcpld_s2p/N68 [97];
inst_scpld_to_mcpld_s2p/N68 [98];
inst_scpld_to_mcpld_s2p/N68 [99];
inst_scpld_to_mcpld_s2p/N68 [100];
inst_scpld_to_mcpld_s2p/N68 [101];
inst_scpld_to_mcpld_s2p/N68 [102];
inst_scpld_to_mcpld_s2p/N68 [103];
inst_scpld_to_mcpld_s2p/N68 [104];
inst_scpld_to_mcpld_s2p/N68 [105];
inst_scpld_to_mcpld_s2p/N68 [106];
inst_scpld_to_mcpld_s2p/N68 [107];
inst_scpld_to_mcpld_s2p/N68 [108];
inst_scpld_to_mcpld_s2p/N68 [109];
inst_scpld_to_mcpld_s2p/N68 [110];
inst_scpld_to_mcpld_s2p/N68 [111];
inst_scpld_to_mcpld_s2p/N68 [112];
inst_scpld_to_mcpld_s2p/N68 [113];
inst_scpld_to_mcpld_s2p/N68 [114];
inst_scpld_to_mcpld_s2p/N68 [115];
inst_scpld_to_mcpld_s2p/N68 [116];
inst_scpld_to_mcpld_s2p/N68 [117];
inst_scpld_to_mcpld_s2p/N68 [118];
inst_scpld_to_mcpld_s2p/N68 [119];
inst_scpld_to_mcpld_s2p/N68 [120];
inst_scpld_to_mcpld_s2p/N68 [121];
inst_scpld_to_mcpld_s2p/N68 [122];
inst_scpld_to_mcpld_s2p/N68 [123];
inst_scpld_to_mcpld_s2p/N68 [124];
inst_scpld_to_mcpld_s2p/N68 [125];
inst_scpld_to_mcpld_s2p/N68 [126];
inst_scpld_to_mcpld_s2p/N68 [127];
inst_scpld_to_mcpld_s2p/N68 [128];
inst_scpld_to_mcpld_s2p/N68 [129];
inst_scpld_to_mcpld_s2p/N68 [130];
inst_scpld_to_mcpld_s2p/N68 [131];
inst_scpld_to_mcpld_s2p/N68 [132];
inst_scpld_to_mcpld_s2p/N68 [133];
inst_scpld_to_mcpld_s2p/N68 [134];
inst_scpld_to_mcpld_s2p/N68 [135];
inst_scpld_to_mcpld_s2p/N68 [136];
inst_scpld_to_mcpld_s2p/N68 [137];
inst_scpld_to_mcpld_s2p/N68 [138];
inst_scpld_to_mcpld_s2p/N68 [139];
inst_scpld_to_mcpld_s2p/N68 [140];
inst_scpld_to_mcpld_s2p/N68 [141];
inst_scpld_to_mcpld_s2p/N68 [142];
inst_scpld_to_mcpld_s2p/N68 [143];
inst_scpld_to_mcpld_s2p/N68 [144];
inst_scpld_to_mcpld_s2p/N68 [145];
inst_scpld_to_mcpld_s2p/N68 [146];
inst_scpld_to_mcpld_s2p/N68 [147];
inst_scpld_to_mcpld_s2p/N68 [148];
inst_scpld_to_mcpld_s2p/N68 [149];
inst_scpld_to_mcpld_s2p/N68 [150];
inst_scpld_to_mcpld_s2p/N68 [151];
inst_scpld_to_mcpld_s2p/N68 [152];
inst_scpld_to_mcpld_s2p/N68 [153];
inst_scpld_to_mcpld_s2p/N68 [154];
inst_scpld_to_mcpld_s2p/N68 [155];
inst_scpld_to_mcpld_s2p/N68 [156];
inst_scpld_to_mcpld_s2p/N68 [157];
inst_scpld_to_mcpld_s2p/N68 [158];
inst_scpld_to_mcpld_s2p/N68 [159];
inst_scpld_to_mcpld_s2p/N68 [160];
inst_scpld_to_mcpld_s2p/N68 [161];
inst_scpld_to_mcpld_s2p/N68 [162];
inst_scpld_to_mcpld_s2p/N68 [163];
inst_scpld_to_mcpld_s2p/N68 [164];
inst_scpld_to_mcpld_s2p/N68 [165];
inst_scpld_to_mcpld_s2p/N68 [166];
inst_scpld_to_mcpld_s2p/N68 [167];
inst_scpld_to_mcpld_s2p/N68 [168];
inst_scpld_to_mcpld_s2p/N68 [169];
inst_scpld_to_mcpld_s2p/N68 [170];
inst_scpld_to_mcpld_s2p/N68 [171];
inst_scpld_to_mcpld_s2p/N68 [172];
inst_scpld_to_mcpld_s2p/N68 [173];
inst_scpld_to_mcpld_s2p/N68 [174];
inst_scpld_to_mcpld_s2p/N68 [175];
inst_scpld_to_mcpld_s2p/N68 [176];
inst_scpld_to_mcpld_s2p/N68 [177];
inst_scpld_to_mcpld_s2p/N68 [178];
inst_scpld_to_mcpld_s2p/N68 [179];
inst_scpld_to_mcpld_s2p/N68 [180];
inst_scpld_to_mcpld_s2p/N68 [181];
inst_scpld_to_mcpld_s2p/N68 [182];
inst_scpld_to_mcpld_s2p/N68 [183];
inst_scpld_to_mcpld_s2p/N68 [184];
inst_scpld_to_mcpld_s2p/N68 [185];
inst_scpld_to_mcpld_s2p/N68 [186];
inst_scpld_to_mcpld_s2p/N68 [187];
inst_scpld_to_mcpld_s2p/N68 [188];
inst_scpld_to_mcpld_s2p/N68 [189];
inst_scpld_to_mcpld_s2p/N68 [190];
inst_scpld_to_mcpld_s2p/N68 [191];
inst_scpld_to_mcpld_s2p/N68 [192];
inst_scpld_to_mcpld_s2p/N68 [193];
inst_scpld_to_mcpld_s2p/N68 [194];
inst_scpld_to_mcpld_s2p/N68 [195];
inst_scpld_to_mcpld_s2p/N68 [196];
inst_scpld_to_mcpld_s2p/N68 [197];
inst_scpld_to_mcpld_s2p/N68 [198];
inst_scpld_to_mcpld_s2p/N68 [199];
inst_scpld_to_mcpld_s2p/N68 [200];
inst_scpld_to_mcpld_s2p/N68 [201];
inst_scpld_to_mcpld_s2p/N68 [202];
inst_scpld_to_mcpld_s2p/N68 [203];
inst_scpld_to_mcpld_s2p/N68 [204];
inst_scpld_to_mcpld_s2p/N68 [205];
inst_scpld_to_mcpld_s2p/N68 [206];
inst_scpld_to_mcpld_s2p/N68 [207];
inst_scpld_to_mcpld_s2p/N68 [208];
inst_scpld_to_mcpld_s2p/N68 [209];
inst_scpld_to_mcpld_s2p/N68 [210];
inst_scpld_to_mcpld_s2p/N68 [211];
inst_scpld_to_mcpld_s2p/N68 [212];
inst_scpld_to_mcpld_s2p/N68 [213];
inst_scpld_to_mcpld_s2p/N68 [214];
inst_scpld_to_mcpld_s2p/N68 [215];
inst_scpld_to_mcpld_s2p/N68 [216];
inst_scpld_to_mcpld_s2p/N68 [217];
inst_scpld_to_mcpld_s2p/N68 [218];
inst_scpld_to_mcpld_s2p/N68 [219];
inst_scpld_to_mcpld_s2p/N68 [220];
inst_scpld_to_mcpld_s2p/N68 [221];
inst_scpld_to_mcpld_s2p/N68 [222];
inst_scpld_to_mcpld_s2p/N68 [223];
inst_scpld_to_mcpld_s2p/N68 [224];
inst_scpld_to_mcpld_s2p/N68 [225];
inst_scpld_to_mcpld_s2p/N68 [226];
inst_scpld_to_mcpld_s2p/N68 [227];
inst_scpld_to_mcpld_s2p/N68 [228];
inst_scpld_to_mcpld_s2p/N68 [229];
inst_scpld_to_mcpld_s2p/N68 [230];
inst_scpld_to_mcpld_s2p/N68 [231];
inst_scpld_to_mcpld_s2p/N68 [232];
inst_scpld_to_mcpld_s2p/N68 [233];
inst_scpld_to_mcpld_s2p/N68 [234];
inst_scpld_to_mcpld_s2p/N68 [235];
inst_scpld_to_mcpld_s2p/N68 [236];
inst_scpld_to_mcpld_s2p/N68 [237];
inst_scpld_to_mcpld_s2p/N68 [238];
inst_scpld_to_mcpld_s2p/N68 [239];
inst_scpld_to_mcpld_s2p/N68 [240];
inst_scpld_to_mcpld_s2p/N68 [241];
inst_scpld_to_mcpld_s2p/N68 [242];
inst_scpld_to_mcpld_s2p/N68 [243];
inst_scpld_to_mcpld_s2p/N68 [244];
inst_scpld_to_mcpld_s2p/N68 [245];
inst_scpld_to_mcpld_s2p/N68 [246];
inst_scpld_to_mcpld_s2p/N68 [247];
inst_scpld_to_mcpld_s2p/N68 [248];
inst_scpld_to_mcpld_s2p/N68 [249];
inst_scpld_to_mcpld_s2p/N68 [250];
inst_scpld_to_mcpld_s2p/N68 [251];
inst_scpld_to_mcpld_s2p/N68 [252];
inst_scpld_to_mcpld_s2p/N68 [253];
inst_scpld_to_mcpld_s2p/N68 [254];
inst_scpld_to_mcpld_s2p/N68 [255];
inst_scpld_to_mcpld_s2p/N68 [256];
inst_scpld_to_mcpld_s2p/N68 [257];
inst_scpld_to_mcpld_s2p/N68 [258];
inst_scpld_to_mcpld_s2p/N68 [259];
inst_scpld_to_mcpld_s2p/N68 [260];
inst_scpld_to_mcpld_s2p/N68 [261];
inst_scpld_to_mcpld_s2p/N68 [262];
inst_scpld_to_mcpld_s2p/N68 [263];
inst_scpld_to_mcpld_s2p/N68 [264];
inst_scpld_to_mcpld_s2p/N68 [265];
inst_scpld_to_mcpld_s2p/N68 [266];
inst_scpld_to_mcpld_s2p/N68 [267];
inst_scpld_to_mcpld_s2p/N68 [268];
inst_scpld_to_mcpld_s2p/N68 [269];
inst_scpld_to_mcpld_s2p/N68 [270];
inst_scpld_to_mcpld_s2p/N68 [271];
inst_scpld_to_mcpld_s2p/N68 [272];
inst_scpld_to_mcpld_s2p/N68 [273];
inst_scpld_to_mcpld_s2p/N68 [274];
inst_scpld_to_mcpld_s2p/N68 [275];
inst_scpld_to_mcpld_s2p/N68 [276];
inst_scpld_to_mcpld_s2p/N68 [277];
inst_scpld_to_mcpld_s2p/N68 [278];
inst_scpld_to_mcpld_s2p/N68 [279];
inst_scpld_to_mcpld_s2p/N68 [280];
inst_scpld_to_mcpld_s2p/N68 [281];
inst_scpld_to_mcpld_s2p/N68 [282];
inst_scpld_to_mcpld_s2p/N68 [283];
inst_scpld_to_mcpld_s2p/N68 [284];
inst_scpld_to_mcpld_s2p/N68 [285];
inst_scpld_to_mcpld_s2p/N68 [286];
inst_scpld_to_mcpld_s2p/N68 [287];
inst_scpld_to_mcpld_s2p/N68 [288];
inst_scpld_to_mcpld_s2p/N68 [289];
inst_scpld_to_mcpld_s2p/N68 [290];
inst_scpld_to_mcpld_s2p/N68 [291];
inst_scpld_to_mcpld_s2p/N68 [292];
inst_scpld_to_mcpld_s2p/N68 [293];
inst_scpld_to_mcpld_s2p/N68 [294];
inst_scpld_to_mcpld_s2p/N68 [295];
inst_scpld_to_mcpld_s2p/N68 [296];
inst_scpld_to_mcpld_s2p/N68 [297];
inst_scpld_to_mcpld_s2p/N68 [298];
inst_scpld_to_mcpld_s2p/N68 [299];
inst_scpld_to_mcpld_s2p/N68 [300];
inst_scpld_to_mcpld_s2p/N68 [301];
inst_scpld_to_mcpld_s2p/N68 [302];
inst_scpld_to_mcpld_s2p/N68 [303];
inst_scpld_to_mcpld_s2p/N68 [304];
inst_scpld_to_mcpld_s2p/N68 [305];
inst_scpld_to_mcpld_s2p/N68 [306];
inst_scpld_to_mcpld_s2p/N68 [307];
inst_scpld_to_mcpld_s2p/N68 [308];
inst_scpld_to_mcpld_s2p/N68 [309];
inst_scpld_to_mcpld_s2p/N68 [310];
inst_scpld_to_mcpld_s2p/N68 [311];
inst_scpld_to_mcpld_s2p/N68 [312];
inst_scpld_to_mcpld_s2p/N68 [313];
inst_scpld_to_mcpld_s2p/N68 [314];
inst_scpld_to_mcpld_s2p/N68 [315];
inst_scpld_to_mcpld_s2p/N68 [316];
inst_scpld_to_mcpld_s2p/N68 [317];
inst_scpld_to_mcpld_s2p/N68 [318];
inst_scpld_to_mcpld_s2p/N68 [319];
inst_scpld_to_mcpld_s2p/N68 [320];
inst_scpld_to_mcpld_s2p/N68 [321];
inst_scpld_to_mcpld_s2p/N68 [322];
inst_scpld_to_mcpld_s2p/N68 [323];
inst_scpld_to_mcpld_s2p/N68 [324];
inst_scpld_to_mcpld_s2p/N68 [325];
inst_scpld_to_mcpld_s2p/N68 [326];
inst_scpld_to_mcpld_s2p/N68 [327];
inst_scpld_to_mcpld_s2p/N68 [328];
inst_scpld_to_mcpld_s2p/N68 [329];
inst_scpld_to_mcpld_s2p/N68 [330];
inst_scpld_to_mcpld_s2p/N68 [331];
inst_scpld_to_mcpld_s2p/N68 [332];
inst_scpld_to_mcpld_s2p/N68 [333];
inst_scpld_to_mcpld_s2p/N68 [334];
inst_scpld_to_mcpld_s2p/N68 [335];
inst_scpld_to_mcpld_s2p/N68 [336];
inst_scpld_to_mcpld_s2p/N68 [337];
inst_scpld_to_mcpld_s2p/N68 [338];
inst_scpld_to_mcpld_s2p/N68 [339];
inst_scpld_to_mcpld_s2p/N68 [340];
inst_scpld_to_mcpld_s2p/N68 [341];
inst_scpld_to_mcpld_s2p/N68 [342];
inst_scpld_to_mcpld_s2p/N68 [343];
inst_scpld_to_mcpld_s2p/N68 [344];
inst_scpld_to_mcpld_s2p/N68 [345];
inst_scpld_to_mcpld_s2p/N68 [346];
inst_scpld_to_mcpld_s2p/N68 [347];
inst_scpld_to_mcpld_s2p/N68 [348];
inst_scpld_to_mcpld_s2p/N68 [349];
inst_scpld_to_mcpld_s2p/N68 [350];
inst_scpld_to_mcpld_s2p/N68 [351];
inst_scpld_to_mcpld_s2p/N68 [352];
inst_scpld_to_mcpld_s2p/N68 [353];
inst_scpld_to_mcpld_s2p/N68 [354];
inst_scpld_to_mcpld_s2p/N68 [355];
inst_scpld_to_mcpld_s2p/N68 [356];
inst_scpld_to_mcpld_s2p/N68 [357];
inst_scpld_to_mcpld_s2p/N68 [358];
inst_scpld_to_mcpld_s2p/N68 [359];
inst_scpld_to_mcpld_s2p/N68 [360];
inst_scpld_to_mcpld_s2p/N68 [361];
inst_scpld_to_mcpld_s2p/N68 [362];
inst_scpld_to_mcpld_s2p/N68 [363];
inst_scpld_to_mcpld_s2p/N68 [364];
inst_scpld_to_mcpld_s2p/N68 [365];
inst_scpld_to_mcpld_s2p/N68 [366];
inst_scpld_to_mcpld_s2p/N68 [367];
inst_scpld_to_mcpld_s2p/N68 [368];
inst_scpld_to_mcpld_s2p/N68 [369];
inst_scpld_to_mcpld_s2p/N68 [370];
inst_scpld_to_mcpld_s2p/N68 [371];
inst_scpld_to_mcpld_s2p/N68 [372];
inst_scpld_to_mcpld_s2p/N68 [373];
inst_scpld_to_mcpld_s2p/N68 [374];
inst_scpld_to_mcpld_s2p/N68 [375];
inst_scpld_to_mcpld_s2p/N68 [376];
inst_scpld_to_mcpld_s2p/N68 [377];
inst_scpld_to_mcpld_s2p/N68 [378];
inst_scpld_to_mcpld_s2p/N68 [379];
inst_scpld_to_mcpld_s2p/N68 [380];
inst_scpld_to_mcpld_s2p/N68 [381];
inst_scpld_to_mcpld_s2p/N68 [382];
inst_scpld_to_mcpld_s2p/N68 [383];
inst_scpld_to_mcpld_s2p/N68 [384];
inst_scpld_to_mcpld_s2p/N68 [385];
inst_scpld_to_mcpld_s2p/N68 [386];
inst_scpld_to_mcpld_s2p/N68 [387];
inst_scpld_to_mcpld_s2p/N68 [388];
inst_scpld_to_mcpld_s2p/N68 [389];
inst_scpld_to_mcpld_s2p/N68 [390];
inst_scpld_to_mcpld_s2p/N68 [391];
inst_scpld_to_mcpld_s2p/N68 [392];
inst_scpld_to_mcpld_s2p/N68 [393];
inst_scpld_to_mcpld_s2p/N68 [394];
inst_scpld_to_mcpld_s2p/N68 [395];
inst_scpld_to_mcpld_s2p/N68 [396];
inst_scpld_to_mcpld_s2p/N68 [397];
inst_scpld_to_mcpld_s2p/N68 [398];
inst_scpld_to_mcpld_s2p/N68 [399];
inst_scpld_to_mcpld_s2p/N68 [400];
inst_scpld_to_mcpld_s2p/N68 [401];
inst_scpld_to_mcpld_s2p/N68 [402];
inst_scpld_to_mcpld_s2p/N68 [403];
inst_scpld_to_mcpld_s2p/N68 [404];
inst_scpld_to_mcpld_s2p/N68 [405];
inst_scpld_to_mcpld_s2p/N68 [406];
inst_scpld_to_mcpld_s2p/N68 [407];
inst_scpld_to_mcpld_s2p/N68 [408];
inst_scpld_to_mcpld_s2p/N68 [409];
inst_scpld_to_mcpld_s2p/N68 [410];
inst_scpld_to_mcpld_s2p/N68 [411];
inst_scpld_to_mcpld_s2p/N68 [412];
inst_scpld_to_mcpld_s2p/N68 [413];
inst_scpld_to_mcpld_s2p/N68 [414];
inst_scpld_to_mcpld_s2p/N68 [415];
inst_scpld_to_mcpld_s2p/N68 [416];
inst_scpld_to_mcpld_s2p/N68 [417];
inst_scpld_to_mcpld_s2p/N68 [418];
inst_scpld_to_mcpld_s2p/N68 [419];
inst_scpld_to_mcpld_s2p/N68 [420];
inst_scpld_to_mcpld_s2p/N68 [421];
inst_scpld_to_mcpld_s2p/N68 [422];
inst_scpld_to_mcpld_s2p/N68 [423];
inst_scpld_to_mcpld_s2p/N68 [424];
inst_scpld_to_mcpld_s2p/N68 [425];
inst_scpld_to_mcpld_s2p/N68 [426];
inst_scpld_to_mcpld_s2p/N68 [427];
inst_scpld_to_mcpld_s2p/N68 [428];
inst_scpld_to_mcpld_s2p/N68 [429];
inst_scpld_to_mcpld_s2p/N68 [430];
inst_scpld_to_mcpld_s2p/N68 [431];
inst_scpld_to_mcpld_s2p/N68 [432];
inst_scpld_to_mcpld_s2p/N68 [433];
inst_scpld_to_mcpld_s2p/N68 [434];
inst_scpld_to_mcpld_s2p/N68 [435];
inst_scpld_to_mcpld_s2p/N68 [436];
inst_scpld_to_mcpld_s2p/N68 [437];
inst_scpld_to_mcpld_s2p/N68 [438];
inst_scpld_to_mcpld_s2p/N68 [439];
inst_scpld_to_mcpld_s2p/N68 [440];
inst_scpld_to_mcpld_s2p/N68 [441];
inst_scpld_to_mcpld_s2p/N68 [442];
inst_scpld_to_mcpld_s2p/N68 [443];
inst_scpld_to_mcpld_s2p/N68 [444];
inst_scpld_to_mcpld_s2p/N68 [445];
inst_scpld_to_mcpld_s2p/N68 [446];
inst_scpld_to_mcpld_s2p/N68 [447];
inst_scpld_to_mcpld_s2p/N68 [448];
inst_scpld_to_mcpld_s2p/N68 [449];
inst_scpld_to_mcpld_s2p/N68 [450];
inst_scpld_to_mcpld_s2p/N68 [451];
inst_scpld_to_mcpld_s2p/N68 [452];
inst_scpld_to_mcpld_s2p/N68 [453];
inst_scpld_to_mcpld_s2p/N68 [454];
inst_scpld_to_mcpld_s2p/N68 [455];
inst_scpld_to_mcpld_s2p/N68 [456];
inst_scpld_to_mcpld_s2p/N68 [457];
inst_scpld_to_mcpld_s2p/N68 [458];
inst_scpld_to_mcpld_s2p/N68 [459];
inst_scpld_to_mcpld_s2p/N68 [460];
inst_scpld_to_mcpld_s2p/N68 [461];
inst_scpld_to_mcpld_s2p/N68 [462];
inst_scpld_to_mcpld_s2p/N68 [463];
inst_scpld_to_mcpld_s2p/N68 [464];
inst_scpld_to_mcpld_s2p/N68 [465];
inst_scpld_to_mcpld_s2p/N68 [466];
inst_scpld_to_mcpld_s2p/N68 [467];
inst_scpld_to_mcpld_s2p/N68 [468];
inst_scpld_to_mcpld_s2p/N68 [469];
inst_scpld_to_mcpld_s2p/N68 [470];
inst_scpld_to_mcpld_s2p/N68 [471];
inst_scpld_to_mcpld_s2p/N68 [472];
inst_scpld_to_mcpld_s2p/N68 [473];
inst_scpld_to_mcpld_s2p/N68 [474];
inst_scpld_to_mcpld_s2p/N68 [475];
inst_scpld_to_mcpld_s2p/N68 [476];
inst_scpld_to_mcpld_s2p/N68 [477];
inst_scpld_to_mcpld_s2p/N68 [478];
inst_scpld_to_mcpld_s2p/N68 [479];
inst_scpld_to_mcpld_s2p/N68 [480];
inst_scpld_to_mcpld_s2p/N68 [481];
inst_scpld_to_mcpld_s2p/N68 [482];
inst_scpld_to_mcpld_s2p/N68 [483];
inst_scpld_to_mcpld_s2p/N68 [484];
inst_scpld_to_mcpld_s2p/N68 [485];
inst_scpld_to_mcpld_s2p/N68 [486];
inst_scpld_to_mcpld_s2p/N68 [487];
inst_scpld_to_mcpld_s2p/N68 [488];
inst_scpld_to_mcpld_s2p/N68 [489];
inst_scpld_to_mcpld_s2p/N68 [490];
inst_scpld_to_mcpld_s2p/N68 [491];
inst_scpld_to_mcpld_s2p/N68 [492];
inst_scpld_to_mcpld_s2p/N68 [493];
inst_scpld_to_mcpld_s2p/N68 [494];
inst_scpld_to_mcpld_s2p/N68 [495];
inst_scpld_to_mcpld_s2p/N68 [496];
inst_scpld_to_mcpld_s2p/N68 [497];
inst_scpld_to_mcpld_s2p/N68 [498];
inst_scpld_to_mcpld_s2p/N68 [499];
inst_scpld_to_mcpld_s2p/N68 [500];
inst_scpld_to_mcpld_s2p/N68 [501];
inst_scpld_to_mcpld_s2p/N68 [502];
inst_scpld_to_mcpld_s2p/N68 [503];
inst_scpld_to_mcpld_s2p/N68 [504];
inst_scpld_to_mcpld_s2p/N68 [505];
inst_scpld_to_mcpld_s2p/N68 [506];
inst_scpld_to_mcpld_s2p/N68 [507];
inst_scpld_to_mcpld_s2p/N68 [508];
inst_scpld_to_mcpld_s2p/N68 [509];
inst_scpld_to_mcpld_s2p/N68 [510];
inst_scpld_to_mcpld_s2p/N68 [511];
inst_scpld_to_mcpld_s2p/N80;
inst_scpld_to_mcpld_s2p/N1115_inv;
inst_scpld_to_mcpld_s2p/_N1925;
inst_scpld_to_mcpld_s2p/_N1926;
inst_scpld_to_mcpld_s2p/_N1927;
inst_scpld_to_mcpld_s2p/_N1928;
inst_scpld_to_mcpld_s2p/_N1929;
inst_scpld_to_mcpld_s2p/_N1930;
inst_scpld_to_mcpld_s2p/_N1931;
inst_scpld_to_mcpld_s2p/_N1932;
inst_scpld_to_mcpld_s2p/_N10040;
inst_scpld_to_mcpld_s2p/_N10041;
inst_scpld_to_mcpld_s2p/_N10042;
inst_scpld_to_mcpld_s2p/_N10043;
inst_scpld_to_mcpld_s2p/_N10044;
inst_scpld_to_mcpld_s2p/_N10045;
inst_scpld_to_mcpld_s2p/_N10046;
inst_scpld_to_mcpld_s2p/_N10047;
inst_scpld_to_mcpld_s2p/_N10048;
inst_scpld_to_mcpld_s2p/_N10049;
inst_scpld_to_mcpld_s2p/_N10050;
inst_scpld_to_mcpld_s2p/_N10051;
inst_scpld_to_mcpld_s2p/_N10052;
inst_scpld_to_mcpld_s2p/_N10053;
inst_scpld_to_mcpld_s2p/_N10054;
inst_scpld_to_mcpld_s2p/_N10056;
inst_scpld_to_mcpld_s2p/_N10057;
inst_scpld_to_mcpld_s2p/_N10058;
inst_scpld_to_mcpld_s2p/_N10059;
inst_scpld_to_mcpld_s2p/_N10060;
inst_scpld_to_mcpld_s2p/_N10061;
inst_scpld_to_mcpld_s2p/_N10062;
inst_scpld_to_mcpld_s2p/_N10063;
inst_scpld_to_mcpld_s2p/_N10064;
inst_scpld_to_mcpld_s2p/_N10065;
inst_scpld_to_mcpld_s2p/_N10066;
inst_scpld_to_mcpld_s2p/_N10067;
inst_scpld_to_mcpld_s2p/_N10068;
inst_scpld_to_mcpld_s2p/_N10069;
inst_scpld_to_mcpld_s2p/_N10070;
inst_scpld_to_mcpld_s2p/_N10071;
inst_scpld_to_mcpld_s2p/_N10072;
inst_scpld_to_mcpld_s2p/_N10073;
inst_scpld_to_mcpld_s2p/_N10074;
inst_scpld_to_mcpld_s2p/_N10075;
inst_scpld_to_mcpld_s2p/_N10076;
inst_scpld_to_mcpld_s2p/_N10077;
inst_scpld_to_mcpld_s2p/_N10078;
inst_scpld_to_mcpld_s2p/_N10079;
inst_scpld_to_mcpld_s2p/_N10080;
inst_scpld_to_mcpld_s2p/_N10081;
inst_scpld_to_mcpld_s2p/_N10082;
inst_scpld_to_mcpld_s2p/_N10083;
inst_scpld_to_mcpld_s2p/_N10084;
inst_scpld_to_mcpld_s2p/_N10085;
inst_scpld_to_mcpld_s2p/_N10086;
inst_scpld_to_mcpld_s2p/_N10673;
inst_scpld_to_mcpld_s2p/_N10674;
inst_scpld_to_mcpld_s2p/cnt [0];
inst_scpld_to_mcpld_s2p/cnt[0]_inv;
inst_scpld_to_mcpld_s2p/cnt [1];
inst_scpld_to_mcpld_s2p/cnt [2];
inst_scpld_to_mcpld_s2p/cnt [3];
inst_scpld_to_mcpld_s2p/cnt [4];
inst_scpld_to_mcpld_s2p/cnt [5];
inst_scpld_to_mcpld_s2p/cnt [6];
inst_scpld_to_mcpld_s2p/cnt [7];
inst_scpld_to_mcpld_s2p/cnt [8];
inst_scpld_to_mcpld_s2p/cnt [9];
inst_scpld_to_mcpld_s2p/po_r [0];
inst_scpld_to_mcpld_s2p/po_r [1];
inst_scpld_to_mcpld_s2p/po_r [2];
inst_scpld_to_mcpld_s2p/po_r [3];
inst_scpld_to_mcpld_s2p/po_r [4];
inst_scpld_to_mcpld_s2p/po_r [5];
inst_scpld_to_mcpld_s2p/po_r [6];
inst_scpld_to_mcpld_s2p/po_r [7];
inst_scpld_to_mcpld_s2p/po_r [8];
inst_scpld_to_mcpld_s2p/po_r [9];
inst_scpld_to_mcpld_s2p/po_r [10];
inst_scpld_to_mcpld_s2p/po_r [11];
inst_scpld_to_mcpld_s2p/po_r [12];
inst_scpld_to_mcpld_s2p/po_r [13];
inst_scpld_to_mcpld_s2p/po_r [14];
inst_scpld_to_mcpld_s2p/po_r [15];
inst_scpld_to_mcpld_s2p/po_r [16];
inst_scpld_to_mcpld_s2p/po_r [17];
inst_scpld_to_mcpld_s2p/po_r [18];
inst_scpld_to_mcpld_s2p/po_r [19];
inst_scpld_to_mcpld_s2p/po_r [20];
inst_scpld_to_mcpld_s2p/po_r [21];
inst_scpld_to_mcpld_s2p/po_r [22];
inst_scpld_to_mcpld_s2p/po_r [23];
inst_scpld_to_mcpld_s2p/po_r [24];
inst_scpld_to_mcpld_s2p/po_r [25];
inst_scpld_to_mcpld_s2p/po_r [26];
inst_scpld_to_mcpld_s2p/po_r [27];
inst_scpld_to_mcpld_s2p/po_r [28];
inst_scpld_to_mcpld_s2p/po_r [29];
inst_scpld_to_mcpld_s2p/po_r [30];
inst_scpld_to_mcpld_s2p/po_r [31];
inst_scpld_to_mcpld_s2p/po_r [32];
inst_scpld_to_mcpld_s2p/po_r [33];
inst_scpld_to_mcpld_s2p/po_r [34];
inst_scpld_to_mcpld_s2p/po_r [35];
inst_scpld_to_mcpld_s2p/po_r [36];
inst_scpld_to_mcpld_s2p/po_r [37];
inst_scpld_to_mcpld_s2p/po_r [38];
inst_scpld_to_mcpld_s2p/po_r [39];
inst_scpld_to_mcpld_s2p/po_r [40];
inst_scpld_to_mcpld_s2p/po_r [41];
inst_scpld_to_mcpld_s2p/po_r [42];
inst_scpld_to_mcpld_s2p/po_r [43];
inst_scpld_to_mcpld_s2p/po_r [44];
inst_scpld_to_mcpld_s2p/po_r [45];
inst_scpld_to_mcpld_s2p/po_r [46];
inst_scpld_to_mcpld_s2p/po_r [47];
inst_scpld_to_mcpld_s2p/po_r [48];
inst_scpld_to_mcpld_s2p/po_r [49];
inst_scpld_to_mcpld_s2p/po_r [50];
inst_scpld_to_mcpld_s2p/po_r [51];
inst_scpld_to_mcpld_s2p/po_r [52];
inst_scpld_to_mcpld_s2p/po_r [53];
inst_scpld_to_mcpld_s2p/po_r [54];
inst_scpld_to_mcpld_s2p/po_r [55];
inst_scpld_to_mcpld_s2p/po_r [56];
inst_scpld_to_mcpld_s2p/po_r [57];
inst_scpld_to_mcpld_s2p/po_r [58];
inst_scpld_to_mcpld_s2p/po_r [59];
inst_scpld_to_mcpld_s2p/po_r [60];
inst_scpld_to_mcpld_s2p/po_r [61];
inst_scpld_to_mcpld_s2p/po_r [62];
inst_scpld_to_mcpld_s2p/po_r [63];
inst_scpld_to_mcpld_s2p/po_r [64];
inst_scpld_to_mcpld_s2p/po_r [65];
inst_scpld_to_mcpld_s2p/po_r [66];
inst_scpld_to_mcpld_s2p/po_r [67];
inst_scpld_to_mcpld_s2p/po_r [68];
inst_scpld_to_mcpld_s2p/po_r [69];
inst_scpld_to_mcpld_s2p/po_r [70];
inst_scpld_to_mcpld_s2p/po_r [71];
inst_scpld_to_mcpld_s2p/po_r [72];
inst_scpld_to_mcpld_s2p/po_r [73];
inst_scpld_to_mcpld_s2p/po_r [74];
inst_scpld_to_mcpld_s2p/po_r [75];
inst_scpld_to_mcpld_s2p/po_r [76];
inst_scpld_to_mcpld_s2p/po_r [77];
inst_scpld_to_mcpld_s2p/po_r [78];
inst_scpld_to_mcpld_s2p/po_r [79];
inst_scpld_to_mcpld_s2p/po_r [80];
inst_scpld_to_mcpld_s2p/po_r [81];
inst_scpld_to_mcpld_s2p/po_r [82];
inst_scpld_to_mcpld_s2p/po_r [83];
inst_scpld_to_mcpld_s2p/po_r [84];
inst_scpld_to_mcpld_s2p/po_r [85];
inst_scpld_to_mcpld_s2p/po_r [86];
inst_scpld_to_mcpld_s2p/po_r [87];
inst_scpld_to_mcpld_s2p/po_r [88];
inst_scpld_to_mcpld_s2p/po_r [89];
inst_scpld_to_mcpld_s2p/po_r [90];
inst_scpld_to_mcpld_s2p/po_r [91];
inst_scpld_to_mcpld_s2p/po_r [92];
inst_scpld_to_mcpld_s2p/po_r [93];
inst_scpld_to_mcpld_s2p/po_r [94];
inst_scpld_to_mcpld_s2p/po_r [95];
inst_scpld_to_mcpld_s2p/po_r [96];
inst_scpld_to_mcpld_s2p/po_r [97];
inst_scpld_to_mcpld_s2p/po_r [98];
inst_scpld_to_mcpld_s2p/po_r [99];
inst_scpld_to_mcpld_s2p/po_r [100];
inst_scpld_to_mcpld_s2p/po_r [101];
inst_scpld_to_mcpld_s2p/po_r [102];
inst_scpld_to_mcpld_s2p/po_r [103];
inst_scpld_to_mcpld_s2p/po_r [104];
inst_scpld_to_mcpld_s2p/po_r [105];
inst_scpld_to_mcpld_s2p/po_r [106];
inst_scpld_to_mcpld_s2p/po_r [107];
inst_scpld_to_mcpld_s2p/po_r [108];
inst_scpld_to_mcpld_s2p/po_r [109];
inst_scpld_to_mcpld_s2p/po_r [110];
inst_scpld_to_mcpld_s2p/po_r [111];
inst_scpld_to_mcpld_s2p/po_r [112];
inst_scpld_to_mcpld_s2p/po_r [113];
inst_scpld_to_mcpld_s2p/po_r [114];
inst_scpld_to_mcpld_s2p/po_r [115];
inst_scpld_to_mcpld_s2p/po_r [116];
inst_scpld_to_mcpld_s2p/po_r [117];
inst_scpld_to_mcpld_s2p/po_r [118];
inst_scpld_to_mcpld_s2p/po_r [119];
inst_scpld_to_mcpld_s2p/po_r [120];
inst_scpld_to_mcpld_s2p/po_r [121];
inst_scpld_to_mcpld_s2p/po_r [122];
inst_scpld_to_mcpld_s2p/po_r [123];
inst_scpld_to_mcpld_s2p/po_r [124];
inst_scpld_to_mcpld_s2p/po_r [125];
inst_scpld_to_mcpld_s2p/po_r [126];
inst_scpld_to_mcpld_s2p/po_r [127];
inst_scpld_to_mcpld_s2p/po_r [128];
inst_scpld_to_mcpld_s2p/po_r [129];
inst_scpld_to_mcpld_s2p/po_r [130];
inst_scpld_to_mcpld_s2p/po_r [131];
inst_scpld_to_mcpld_s2p/po_r [132];
inst_scpld_to_mcpld_s2p/po_r [133];
inst_scpld_to_mcpld_s2p/po_r [134];
inst_scpld_to_mcpld_s2p/po_r [135];
inst_scpld_to_mcpld_s2p/po_r [136];
inst_scpld_to_mcpld_s2p/po_r [137];
inst_scpld_to_mcpld_s2p/po_r [138];
inst_scpld_to_mcpld_s2p/po_r [139];
inst_scpld_to_mcpld_s2p/po_r [140];
inst_scpld_to_mcpld_s2p/po_r [141];
inst_scpld_to_mcpld_s2p/po_r [142];
inst_scpld_to_mcpld_s2p/po_r [143];
inst_scpld_to_mcpld_s2p/po_r [144];
inst_scpld_to_mcpld_s2p/po_r [145];
inst_scpld_to_mcpld_s2p/po_r [146];
inst_scpld_to_mcpld_s2p/po_r [147];
inst_scpld_to_mcpld_s2p/po_r [148];
inst_scpld_to_mcpld_s2p/po_r [149];
inst_scpld_to_mcpld_s2p/po_r [150];
inst_scpld_to_mcpld_s2p/po_r [151];
inst_scpld_to_mcpld_s2p/po_r [152];
inst_scpld_to_mcpld_s2p/po_r [153];
inst_scpld_to_mcpld_s2p/po_r [154];
inst_scpld_to_mcpld_s2p/po_r [155];
inst_scpld_to_mcpld_s2p/po_r [156];
inst_scpld_to_mcpld_s2p/po_r [157];
inst_scpld_to_mcpld_s2p/po_r [158];
inst_scpld_to_mcpld_s2p/po_r [159];
inst_scpld_to_mcpld_s2p/po_r [160];
inst_scpld_to_mcpld_s2p/po_r [161];
inst_scpld_to_mcpld_s2p/po_r [162];
inst_scpld_to_mcpld_s2p/po_r [163];
inst_scpld_to_mcpld_s2p/po_r [164];
inst_scpld_to_mcpld_s2p/po_r [165];
inst_scpld_to_mcpld_s2p/po_r [166];
inst_scpld_to_mcpld_s2p/po_r [167];
inst_scpld_to_mcpld_s2p/po_r [168];
inst_scpld_to_mcpld_s2p/po_r [169];
inst_scpld_to_mcpld_s2p/po_r [170];
inst_scpld_to_mcpld_s2p/po_r [171];
inst_scpld_to_mcpld_s2p/po_r [172];
inst_scpld_to_mcpld_s2p/po_r [173];
inst_scpld_to_mcpld_s2p/po_r [174];
inst_scpld_to_mcpld_s2p/po_r [175];
inst_scpld_to_mcpld_s2p/po_r [176];
inst_scpld_to_mcpld_s2p/po_r [177];
inst_scpld_to_mcpld_s2p/po_r [178];
inst_scpld_to_mcpld_s2p/po_r [179];
inst_scpld_to_mcpld_s2p/po_r [180];
inst_scpld_to_mcpld_s2p/po_r [181];
inst_scpld_to_mcpld_s2p/po_r [182];
inst_scpld_to_mcpld_s2p/po_r [183];
inst_scpld_to_mcpld_s2p/po_r [184];
inst_scpld_to_mcpld_s2p/po_r [185];
inst_scpld_to_mcpld_s2p/po_r [186];
inst_scpld_to_mcpld_s2p/po_r [187];
inst_scpld_to_mcpld_s2p/po_r [188];
inst_scpld_to_mcpld_s2p/po_r [189];
inst_scpld_to_mcpld_s2p/po_r [190];
inst_scpld_to_mcpld_s2p/po_r [191];
inst_scpld_to_mcpld_s2p/po_r [192];
inst_scpld_to_mcpld_s2p/po_r [193];
inst_scpld_to_mcpld_s2p/po_r [194];
inst_scpld_to_mcpld_s2p/po_r [195];
inst_scpld_to_mcpld_s2p/po_r [196];
inst_scpld_to_mcpld_s2p/po_r [197];
inst_scpld_to_mcpld_s2p/po_r [198];
inst_scpld_to_mcpld_s2p/po_r [199];
inst_scpld_to_mcpld_s2p/po_r [200];
inst_scpld_to_mcpld_s2p/po_r [201];
inst_scpld_to_mcpld_s2p/po_r [202];
inst_scpld_to_mcpld_s2p/po_r [203];
inst_scpld_to_mcpld_s2p/po_r [204];
inst_scpld_to_mcpld_s2p/po_r [205];
inst_scpld_to_mcpld_s2p/po_r [206];
inst_scpld_to_mcpld_s2p/po_r [207];
inst_scpld_to_mcpld_s2p/po_r [208];
inst_scpld_to_mcpld_s2p/po_r [209];
inst_scpld_to_mcpld_s2p/po_r [210];
inst_scpld_to_mcpld_s2p/po_r [211];
inst_scpld_to_mcpld_s2p/po_r [212];
inst_scpld_to_mcpld_s2p/po_r [213];
inst_scpld_to_mcpld_s2p/po_r [214];
inst_scpld_to_mcpld_s2p/po_r [215];
inst_scpld_to_mcpld_s2p/po_r [216];
inst_scpld_to_mcpld_s2p/po_r [217];
inst_scpld_to_mcpld_s2p/po_r [218];
inst_scpld_to_mcpld_s2p/po_r [219];
inst_scpld_to_mcpld_s2p/po_r [220];
inst_scpld_to_mcpld_s2p/po_r [221];
inst_scpld_to_mcpld_s2p/po_r [222];
inst_scpld_to_mcpld_s2p/po_r [223];
inst_scpld_to_mcpld_s2p/po_r [224];
inst_scpld_to_mcpld_s2p/po_r [225];
inst_scpld_to_mcpld_s2p/po_r [226];
inst_scpld_to_mcpld_s2p/po_r [227];
inst_scpld_to_mcpld_s2p/po_r [228];
inst_scpld_to_mcpld_s2p/po_r [229];
inst_scpld_to_mcpld_s2p/po_r [230];
inst_scpld_to_mcpld_s2p/po_r [231];
inst_scpld_to_mcpld_s2p/po_r [232];
inst_scpld_to_mcpld_s2p/po_r [233];
inst_scpld_to_mcpld_s2p/po_r [234];
inst_scpld_to_mcpld_s2p/po_r [235];
inst_scpld_to_mcpld_s2p/po_r [236];
inst_scpld_to_mcpld_s2p/po_r [237];
inst_scpld_to_mcpld_s2p/po_r [238];
inst_scpld_to_mcpld_s2p/po_r [239];
inst_scpld_to_mcpld_s2p/po_r [240];
inst_scpld_to_mcpld_s2p/po_r [241];
inst_scpld_to_mcpld_s2p/po_r [242];
inst_scpld_to_mcpld_s2p/po_r [243];
inst_scpld_to_mcpld_s2p/po_r [244];
inst_scpld_to_mcpld_s2p/po_r [245];
inst_scpld_to_mcpld_s2p/po_r [246];
inst_scpld_to_mcpld_s2p/po_r [247];
inst_scpld_to_mcpld_s2p/po_r [248];
inst_scpld_to_mcpld_s2p/po_r [249];
inst_scpld_to_mcpld_s2p/po_r [250];
inst_scpld_to_mcpld_s2p/po_r [251];
inst_scpld_to_mcpld_s2p/po_r [252];
inst_scpld_to_mcpld_s2p/po_r [253];
inst_scpld_to_mcpld_s2p/po_r [254];
inst_scpld_to_mcpld_s2p/po_r [255];
inst_scpld_to_mcpld_s2p/po_r [256];
inst_scpld_to_mcpld_s2p/po_r [257];
inst_scpld_to_mcpld_s2p/po_r [258];
inst_scpld_to_mcpld_s2p/po_r [259];
inst_scpld_to_mcpld_s2p/po_r [260];
inst_scpld_to_mcpld_s2p/po_r [261];
inst_scpld_to_mcpld_s2p/po_r [262];
inst_scpld_to_mcpld_s2p/po_r [263];
inst_scpld_to_mcpld_s2p/po_r [264];
inst_scpld_to_mcpld_s2p/po_r [265];
inst_scpld_to_mcpld_s2p/po_r [266];
inst_scpld_to_mcpld_s2p/po_r [267];
inst_scpld_to_mcpld_s2p/po_r [268];
inst_scpld_to_mcpld_s2p/po_r [269];
inst_scpld_to_mcpld_s2p/po_r [270];
inst_scpld_to_mcpld_s2p/po_r [271];
inst_scpld_to_mcpld_s2p/po_r [272];
inst_scpld_to_mcpld_s2p/po_r [273];
inst_scpld_to_mcpld_s2p/po_r [274];
inst_scpld_to_mcpld_s2p/po_r [275];
inst_scpld_to_mcpld_s2p/po_r [276];
inst_scpld_to_mcpld_s2p/po_r [277];
inst_scpld_to_mcpld_s2p/po_r [278];
inst_scpld_to_mcpld_s2p/po_r [279];
inst_scpld_to_mcpld_s2p/po_r [280];
inst_scpld_to_mcpld_s2p/po_r [281];
inst_scpld_to_mcpld_s2p/po_r [282];
inst_scpld_to_mcpld_s2p/po_r [283];
inst_scpld_to_mcpld_s2p/po_r [284];
inst_scpld_to_mcpld_s2p/po_r [285];
inst_scpld_to_mcpld_s2p/po_r [286];
inst_scpld_to_mcpld_s2p/po_r [287];
inst_scpld_to_mcpld_s2p/po_r [288];
inst_scpld_to_mcpld_s2p/po_r [289];
inst_scpld_to_mcpld_s2p/po_r [290];
inst_scpld_to_mcpld_s2p/po_r [291];
inst_scpld_to_mcpld_s2p/po_r [292];
inst_scpld_to_mcpld_s2p/po_r [293];
inst_scpld_to_mcpld_s2p/po_r [294];
inst_scpld_to_mcpld_s2p/po_r [295];
inst_scpld_to_mcpld_s2p/po_r [296];
inst_scpld_to_mcpld_s2p/po_r [297];
inst_scpld_to_mcpld_s2p/po_r [298];
inst_scpld_to_mcpld_s2p/po_r [299];
inst_scpld_to_mcpld_s2p/po_r [300];
inst_scpld_to_mcpld_s2p/po_r [301];
inst_scpld_to_mcpld_s2p/po_r [302];
inst_scpld_to_mcpld_s2p/po_r [303];
inst_scpld_to_mcpld_s2p/po_r [304];
inst_scpld_to_mcpld_s2p/po_r [305];
inst_scpld_to_mcpld_s2p/po_r [306];
inst_scpld_to_mcpld_s2p/po_r [307];
inst_scpld_to_mcpld_s2p/po_r [308];
inst_scpld_to_mcpld_s2p/po_r [309];
inst_scpld_to_mcpld_s2p/po_r [310];
inst_scpld_to_mcpld_s2p/po_r [311];
inst_scpld_to_mcpld_s2p/po_r [312];
inst_scpld_to_mcpld_s2p/po_r [313];
inst_scpld_to_mcpld_s2p/po_r [314];
inst_scpld_to_mcpld_s2p/po_r [315];
inst_scpld_to_mcpld_s2p/po_r [316];
inst_scpld_to_mcpld_s2p/po_r [317];
inst_scpld_to_mcpld_s2p/po_r [318];
inst_scpld_to_mcpld_s2p/po_r [319];
inst_scpld_to_mcpld_s2p/po_r [320];
inst_scpld_to_mcpld_s2p/po_r [321];
inst_scpld_to_mcpld_s2p/po_r [322];
inst_scpld_to_mcpld_s2p/po_r [323];
inst_scpld_to_mcpld_s2p/po_r [324];
inst_scpld_to_mcpld_s2p/po_r [325];
inst_scpld_to_mcpld_s2p/po_r [326];
inst_scpld_to_mcpld_s2p/po_r [327];
inst_scpld_to_mcpld_s2p/po_r [328];
inst_scpld_to_mcpld_s2p/po_r [329];
inst_scpld_to_mcpld_s2p/po_r [330];
inst_scpld_to_mcpld_s2p/po_r [331];
inst_scpld_to_mcpld_s2p/po_r [332];
inst_scpld_to_mcpld_s2p/po_r [333];
inst_scpld_to_mcpld_s2p/po_r [334];
inst_scpld_to_mcpld_s2p/po_r [335];
inst_scpld_to_mcpld_s2p/po_r [336];
inst_scpld_to_mcpld_s2p/po_r [337];
inst_scpld_to_mcpld_s2p/po_r [338];
inst_scpld_to_mcpld_s2p/po_r [339];
inst_scpld_to_mcpld_s2p/po_r [340];
inst_scpld_to_mcpld_s2p/po_r [341];
inst_scpld_to_mcpld_s2p/po_r [342];
inst_scpld_to_mcpld_s2p/po_r [343];
inst_scpld_to_mcpld_s2p/po_r [344];
inst_scpld_to_mcpld_s2p/po_r [345];
inst_scpld_to_mcpld_s2p/po_r [346];
inst_scpld_to_mcpld_s2p/po_r [347];
inst_scpld_to_mcpld_s2p/po_r [348];
inst_scpld_to_mcpld_s2p/po_r [349];
inst_scpld_to_mcpld_s2p/po_r [350];
inst_scpld_to_mcpld_s2p/po_r [351];
inst_scpld_to_mcpld_s2p/po_r [352];
inst_scpld_to_mcpld_s2p/po_r [353];
inst_scpld_to_mcpld_s2p/po_r [354];
inst_scpld_to_mcpld_s2p/po_r [355];
inst_scpld_to_mcpld_s2p/po_r [356];
inst_scpld_to_mcpld_s2p/po_r [357];
inst_scpld_to_mcpld_s2p/po_r [358];
inst_scpld_to_mcpld_s2p/po_r [359];
inst_scpld_to_mcpld_s2p/po_r [360];
inst_scpld_to_mcpld_s2p/po_r [361];
inst_scpld_to_mcpld_s2p/po_r [362];
inst_scpld_to_mcpld_s2p/po_r [363];
inst_scpld_to_mcpld_s2p/po_r [364];
inst_scpld_to_mcpld_s2p/po_r [365];
inst_scpld_to_mcpld_s2p/po_r [366];
inst_scpld_to_mcpld_s2p/po_r [367];
inst_scpld_to_mcpld_s2p/po_r [368];
inst_scpld_to_mcpld_s2p/po_r [369];
inst_scpld_to_mcpld_s2p/po_r [370];
inst_scpld_to_mcpld_s2p/po_r [371];
inst_scpld_to_mcpld_s2p/po_r [372];
inst_scpld_to_mcpld_s2p/po_r [373];
inst_scpld_to_mcpld_s2p/po_r [374];
inst_scpld_to_mcpld_s2p/po_r [375];
inst_scpld_to_mcpld_s2p/po_r [376];
inst_scpld_to_mcpld_s2p/po_r [377];
inst_scpld_to_mcpld_s2p/po_r [378];
inst_scpld_to_mcpld_s2p/po_r [379];
inst_scpld_to_mcpld_s2p/po_r [380];
inst_scpld_to_mcpld_s2p/po_r [381];
inst_scpld_to_mcpld_s2p/po_r [382];
inst_scpld_to_mcpld_s2p/po_r [383];
inst_scpld_to_mcpld_s2p/po_r [384];
inst_scpld_to_mcpld_s2p/po_r [385];
inst_scpld_to_mcpld_s2p/po_r [386];
inst_scpld_to_mcpld_s2p/po_r [387];
inst_scpld_to_mcpld_s2p/po_r [388];
inst_scpld_to_mcpld_s2p/po_r [389];
inst_scpld_to_mcpld_s2p/po_r [390];
inst_scpld_to_mcpld_s2p/po_r [391];
inst_scpld_to_mcpld_s2p/po_r [392];
inst_scpld_to_mcpld_s2p/po_r [393];
inst_scpld_to_mcpld_s2p/po_r [394];
inst_scpld_to_mcpld_s2p/po_r [395];
inst_scpld_to_mcpld_s2p/po_r [396];
inst_scpld_to_mcpld_s2p/po_r [397];
inst_scpld_to_mcpld_s2p/po_r [398];
inst_scpld_to_mcpld_s2p/po_r [399];
inst_scpld_to_mcpld_s2p/po_r [400];
inst_scpld_to_mcpld_s2p/po_r [401];
inst_scpld_to_mcpld_s2p/po_r [402];
inst_scpld_to_mcpld_s2p/po_r [403];
inst_scpld_to_mcpld_s2p/po_r [404];
inst_scpld_to_mcpld_s2p/po_r [405];
inst_scpld_to_mcpld_s2p/po_r [406];
inst_scpld_to_mcpld_s2p/po_r [407];
inst_scpld_to_mcpld_s2p/po_r [408];
inst_scpld_to_mcpld_s2p/po_r [409];
inst_scpld_to_mcpld_s2p/po_r [410];
inst_scpld_to_mcpld_s2p/po_r [411];
inst_scpld_to_mcpld_s2p/po_r [412];
inst_scpld_to_mcpld_s2p/po_r [413];
inst_scpld_to_mcpld_s2p/po_r [414];
inst_scpld_to_mcpld_s2p/po_r [415];
inst_scpld_to_mcpld_s2p/po_r [416];
inst_scpld_to_mcpld_s2p/po_r [417];
inst_scpld_to_mcpld_s2p/po_r [418];
inst_scpld_to_mcpld_s2p/po_r [419];
inst_scpld_to_mcpld_s2p/po_r [420];
inst_scpld_to_mcpld_s2p/po_r [421];
inst_scpld_to_mcpld_s2p/po_r [422];
inst_scpld_to_mcpld_s2p/po_r [423];
inst_scpld_to_mcpld_s2p/po_r [424];
inst_scpld_to_mcpld_s2p/po_r [425];
inst_scpld_to_mcpld_s2p/po_r [426];
inst_scpld_to_mcpld_s2p/po_r [427];
inst_scpld_to_mcpld_s2p/po_r [428];
inst_scpld_to_mcpld_s2p/po_r [429];
inst_scpld_to_mcpld_s2p/po_r [430];
inst_scpld_to_mcpld_s2p/po_r [431];
inst_scpld_to_mcpld_s2p/po_r [432];
inst_scpld_to_mcpld_s2p/po_r [433];
inst_scpld_to_mcpld_s2p/po_r [434];
inst_scpld_to_mcpld_s2p/po_r [435];
inst_scpld_to_mcpld_s2p/po_r [436];
inst_scpld_to_mcpld_s2p/po_r [437];
inst_scpld_to_mcpld_s2p/po_r [438];
inst_scpld_to_mcpld_s2p/po_r [439];
inst_scpld_to_mcpld_s2p/po_r [440];
inst_scpld_to_mcpld_s2p/po_r [441];
inst_scpld_to_mcpld_s2p/po_r [442];
inst_scpld_to_mcpld_s2p/po_r [443];
inst_scpld_to_mcpld_s2p/po_r [444];
inst_scpld_to_mcpld_s2p/po_r [445];
inst_scpld_to_mcpld_s2p/po_r [446];
inst_scpld_to_mcpld_s2p/po_r [447];
inst_scpld_to_mcpld_s2p/po_r [448];
inst_scpld_to_mcpld_s2p/po_r [449];
inst_scpld_to_mcpld_s2p/po_r [450];
inst_scpld_to_mcpld_s2p/po_r [451];
inst_scpld_to_mcpld_s2p/po_r [452];
inst_scpld_to_mcpld_s2p/po_r [453];
inst_scpld_to_mcpld_s2p/po_r [454];
inst_scpld_to_mcpld_s2p/po_r [455];
inst_scpld_to_mcpld_s2p/po_r [456];
inst_scpld_to_mcpld_s2p/po_r [457];
inst_scpld_to_mcpld_s2p/po_r [458];
inst_scpld_to_mcpld_s2p/po_r [459];
inst_scpld_to_mcpld_s2p/po_r [460];
inst_scpld_to_mcpld_s2p/po_r [461];
inst_scpld_to_mcpld_s2p/po_r [462];
inst_scpld_to_mcpld_s2p/po_r [463];
inst_scpld_to_mcpld_s2p/po_r [464];
inst_scpld_to_mcpld_s2p/po_r [465];
inst_scpld_to_mcpld_s2p/po_r [466];
inst_scpld_to_mcpld_s2p/po_r [467];
inst_scpld_to_mcpld_s2p/po_r [468];
inst_scpld_to_mcpld_s2p/po_r [469];
inst_scpld_to_mcpld_s2p/po_r [470];
inst_scpld_to_mcpld_s2p/po_r [471];
inst_scpld_to_mcpld_s2p/po_r [472];
inst_scpld_to_mcpld_s2p/po_r [473];
inst_scpld_to_mcpld_s2p/po_r [474];
inst_scpld_to_mcpld_s2p/po_r [475];
inst_scpld_to_mcpld_s2p/po_r [476];
inst_scpld_to_mcpld_s2p/po_r [477];
inst_scpld_to_mcpld_s2p/po_r [478];
inst_scpld_to_mcpld_s2p/po_r [479];
inst_scpld_to_mcpld_s2p/po_r [480];
inst_scpld_to_mcpld_s2p/po_r [481];
inst_scpld_to_mcpld_s2p/po_r [482];
inst_scpld_to_mcpld_s2p/po_r [483];
inst_scpld_to_mcpld_s2p/po_r [484];
inst_scpld_to_mcpld_s2p/po_r [485];
inst_scpld_to_mcpld_s2p/po_r [486];
inst_scpld_to_mcpld_s2p/po_r [487];
inst_scpld_to_mcpld_s2p/po_r [488];
inst_scpld_to_mcpld_s2p/po_r [489];
inst_scpld_to_mcpld_s2p/po_r [490];
inst_scpld_to_mcpld_s2p/po_r [491];
inst_scpld_to_mcpld_s2p/po_r [492];
inst_scpld_to_mcpld_s2p/po_r [493];
inst_scpld_to_mcpld_s2p/po_r [494];
inst_scpld_to_mcpld_s2p/po_r [495];
inst_scpld_to_mcpld_s2p/po_r [496];
inst_scpld_to_mcpld_s2p/po_r [497];
inst_scpld_to_mcpld_s2p/po_r [498];
inst_scpld_to_mcpld_s2p/po_r [499];
inst_scpld_to_mcpld_s2p/po_r [500];
inst_scpld_to_mcpld_s2p/po_r [501];
inst_scpld_to_mcpld_s2p/po_r [502];
inst_scpld_to_mcpld_s2p/po_r [503];
inst_scpld_to_mcpld_s2p/po_r [504];
inst_scpld_to_mcpld_s2p/po_r [505];
inst_scpld_to_mcpld_s2p/po_r [506];
inst_scpld_to_mcpld_s2p/po_r [507];
inst_scpld_to_mcpld_s2p/po_r [508];
inst_scpld_to_mcpld_s2p/po_r [509];
inst_scpld_to_mcpld_s2p/po_r [510];
inst_scpld_to_mcpld_s2p/po_r [511];
inst_scpld_to_mcpld_s2p/sclk_pp;
inst_scpld_to_mcpld_s2p/sclk_pp_1;
inst_scpld_to_mcpld_s2p/sclk_pp_r;
inst_scpld_to_mcpld_s2p/sclk_r;
inst_scpld_to_mcpld_s2p/si_r [0];
inst_scpld_to_mcpld_s2p/si_r [1];
inst_scpld_to_mcpld_s2p/tick_pp;
inst_scpld_to_mcpld_s2p/tick_r [0];
inst_scpld_to_mcpld_s2p/tick_r [1];
inst_scpld_to_mcpld_s2p/tick_r [2];
pme_filter_inst/N4_inv;
pme_filter_inst/all_pme_delayed [0];
pme_filter_inst/all_pme_delayed [1];
pon_reset_inst/master_reset_n_inv;
pon_reset_inst/pgd_aux_system_reg;
pon_reset_inst/reset1_reg [0];
pon_reset_inst/reset1_reg [1];
power_button_inst/N4;
power_button_inst/N15 [0];
power_button_inst/N15 [1];
power_button_inst/N25;
power_button_inst/N41;
power_button_inst/_N11445;
power_button_inst/_N11446;
power_button_inst/force_off;
power_button_inst/force_off_count [0];
power_button_inst/force_off_count [1];
power_button_inst/shutdown_events [0];
power_button_inst/shutdown_events [1];
pwrseq_master_inst/N15;
pwrseq_master_inst/N36;
pwrseq_master_inst/N36.co [0];
pwrseq_master_inst/N36.co [2];
pwrseq_master_inst/N215;
pwrseq_master_inst/N221;
pwrseq_master_inst/N237_inv;
pwrseq_master_inst/N263;
pwrseq_master_inst/N303;
pwrseq_master_inst/N304;
pwrseq_master_inst/N310;
pwrseq_master_inst/N312;
pwrseq_master_inst/N316;
pwrseq_master_inst/N318;
pwrseq_master_inst/N320;
pwrseq_master_inst/N335;
pwrseq_master_inst/N688;
pwrseq_master_inst/N697;
pwrseq_master_inst/N718;
pwrseq_master_inst/N719 [0];
pwrseq_master_inst/N719 [1];
pwrseq_master_inst/N719 [2];
pwrseq_master_inst/N719 [3];
pwrseq_master_inst/N719 [4];
pwrseq_master_inst/N719 [5];
pwrseq_master_inst/N719 [6];
pwrseq_master_inst/N719 [7];
pwrseq_master_inst/N719 [8];
pwrseq_master_inst/N719 [9];
pwrseq_master_inst/N874;
pwrseq_master_inst/N875 [0];
pwrseq_master_inst/N875 [1];
pwrseq_master_inst/N875 [2];
pwrseq_master_inst/N909_4;
pwrseq_master_inst/N960;
pwrseq_master_inst/N1066 [13];
pwrseq_master_inst/N1066 [18];
pwrseq_master_inst/_N6;
pwrseq_master_inst/_N20;
pwrseq_master_inst/_N29;
pwrseq_master_inst/_N30;
pwrseq_master_inst/_N34;
pwrseq_master_inst/_N35;
pwrseq_master_inst/_N40;
pwrseq_master_inst/_N42;
pwrseq_master_inst/_N45;
pwrseq_master_inst/_N49;
pwrseq_master_inst/_N50;
pwrseq_master_inst/_N55;
pwrseq_master_inst/_N60;
pwrseq_master_inst/_N63;
pwrseq_master_inst/_N65;
pwrseq_master_inst/_N70;
pwrseq_master_inst/_N75;
pwrseq_master_inst/_N80;
pwrseq_master_inst/_N85;
pwrseq_master_inst/_N90;
pwrseq_master_inst/_N92;
pwrseq_master_inst/_N95;
pwrseq_master_inst/_N97;
pwrseq_master_inst/_N99;
pwrseq_master_inst/_N118;
pwrseq_master_inst/_N120;
pwrseq_master_inst/_N123;
pwrseq_master_inst/_N126;
pwrseq_master_inst/_N129;
pwrseq_master_inst/_N132;
pwrseq_master_inst/_N135;
pwrseq_master_inst/_N138;
pwrseq_master_inst/_N141;
pwrseq_master_inst/_N144;
pwrseq_master_inst/_N147;
pwrseq_master_inst/_N151;
pwrseq_master_inst/_N157;
pwrseq_master_inst/_N1887;
pwrseq_master_inst/_N1888;
pwrseq_master_inst/_N1889;
pwrseq_master_inst/_N1890;
pwrseq_master_inst/_N1891;
pwrseq_master_inst/_N1892;
pwrseq_master_inst/_N1893;
pwrseq_master_inst/_N1894;
pwrseq_master_inst/_N2143;
pwrseq_master_inst/_N2145;
pwrseq_master_inst/_N3388;
pwrseq_master_inst/_N3422;
pwrseq_master_inst/_N9741;
pwrseq_master_inst/_N9808;
pwrseq_master_inst/_N10131;
pwrseq_master_inst/_N10148;
pwrseq_master_inst/_N10150;
pwrseq_master_inst/_N10152;
pwrseq_master_inst/_N10154;
pwrseq_master_inst/_N10156;
pwrseq_master_inst/_N10196;
pwrseq_master_inst/_N10228;
pwrseq_master_inst/_N10509;
pwrseq_master_inst/_N11447;
pwrseq_master_inst/_N11448;
pwrseq_master_inst/_N11449;
pwrseq_master_inst/_N11450;
pwrseq_master_inst/_N11451;
pwrseq_master_inst/_N11452;
pwrseq_master_inst/_N11453;
pwrseq_master_inst/_N11454;
pwrseq_master_inst/_N11455;
pwrseq_master_inst/_N11456;
pwrseq_master_inst/_N11457;
pwrseq_master_inst/_N11458;
pwrseq_master_inst/_N11459;
pwrseq_master_inst/_N11460;
pwrseq_master_inst/_N11461;
pwrseq_master_inst/_N11462;
pwrseq_master_inst/_N11463;
pwrseq_master_inst/_N11651;
pwrseq_master_inst/_N11811;
pwrseq_master_inst/_N11834;
pwrseq_master_inst/_N11985;
pwrseq_master_inst/_N11988;
pwrseq_master_inst/_N11989;
pwrseq_master_inst/_N12085;
pwrseq_master_inst/_N12322;
pwrseq_master_inst/_N12333;
pwrseq_master_inst/_N12335;
pwrseq_master_inst/_N12336;
pwrseq_master_inst/_N12350;
pwrseq_master_inst/_N12372;
pwrseq_master_inst/_N12378;
pwrseq_master_inst/_N12386;
pwrseq_master_inst/_N12389;
pwrseq_master_inst/assert_button_clr;
pwrseq_master_inst/assert_physical_button;
pwrseq_master_inst/assert_power_button;
pwrseq_master_inst/dc_on_wait_complete;
pwrseq_master_inst/disable_3v3_timeout;
pwrseq_master_inst/dsw_pwrok_timeout;
pwrseq_master_inst/edge_detect_button_ne_inst/signal_in_reg[1]_;
pwrseq_master_inst/edge_detect_ne_inst/signal_in_reg[0]_;
pwrseq_master_inst/edge_detect_ne_inst/signal_in_reg[1]_;
pwrseq_master_inst/efuse_critical_fail_en;
pwrseq_master_inst/efuse_watchdog_timeout;
pwrseq_master_inst/fault_clear_ns;
pwrseq_master_inst/force_pwrbtn_n;
pwrseq_master_inst/lim_recov_retry_count [0];
pwrseq_master_inst/lim_recov_retry_count [1];
pwrseq_master_inst/lim_recov_retry_incr;
pwrseq_master_inst/off_state;
pwrseq_master_inst/pch_critical_fail_en;
pwrseq_master_inst/pch_state_trans_en;
pwrseq_master_inst/pch_thermtrip_n_delay;
pwrseq_master_inst/pch_watchdog_timeout;
pwrseq_master_inst/pchdsw_critical_fail_en;
pwrseq_master_inst/pchdsw_state_trans_en;
pwrseq_master_inst/pdn_watchdog_timeout;
pwrseq_master_inst/pf_on_wait_complete;
pwrseq_master_inst/po_failure_detected;
pwrseq_master_inst/po_failure_detected_set;
pwrseq_master_inst/po_on_wait_complete;
pwrseq_master_inst/pon_65ms_watchdog_timeout;
pwrseq_master_inst/power_seq_sm_last [0];
pwrseq_master_inst/power_seq_sm_last [1];
pwrseq_master_inst/power_seq_sm_last [2];
pwrseq_master_inst/power_seq_sm_last [3];
pwrseq_master_inst/power_seq_sm_last [4];
pwrseq_master_inst/psu_critical_fail_en;
pwrseq_master_inst/psu_watchdog_timeout;
pwrseq_master_inst/r_Pwrbtn_long;
pwrseq_master_inst/r_Pwrbtn_long_flag;
pwrseq_master_inst/r_pwrbtn_1s_cnt [0];
pwrseq_master_inst/r_pwrbtn_1s_cnt [1];
pwrseq_master_inst/r_pwrbtn_1s_cnt [2];
pwrseq_master_inst/ready_for_recov;
pwrseq_master_inst/rt_critical_fail_store;
pwrseq_master_inst/rt_failure_detected;
pwrseq_master_inst/state_reg [31];
pwrseq_master_inst/stby_failure_detected;
pwrseq_master_inst/turn_system_on;
pwrseq_master_inst/wait_steady_pwrok_fail_en;
pwrseq_master_inst/wdt_counter [0];
pwrseq_master_inst/wdt_counter [1];
pwrseq_master_inst/wdt_counter [2];
pwrseq_master_inst/wdt_counter [3];
pwrseq_master_inst/wdt_counter [4];
pwrseq_master_inst/wdt_counter [5];
pwrseq_master_inst/wdt_counter [6];
pwrseq_master_inst/wdt_counter [7];
pwrseq_master_inst/wdt_counter [8];
pwrseq_master_inst/wdt_counter [9];
pwrseq_master_inst/wdt_tick;
pwrseq_slave_inst/N665;
pwrseq_slave_inst/N1090;
pwrseq_slave_inst/N1183;
pwrseq_slave_inst/N1556;
pwrseq_slave_inst/N1649;
pwrseq_slave_inst/N3880;
pwrseq_slave_inst/N4153;
pwrseq_slave_inst/N4171;
pwrseq_slave_inst/N4172 [0];
pwrseq_slave_inst/N4172 [1];
pwrseq_slave_inst/N4172 [2];
pwrseq_slave_inst/N4172 [3];
pwrseq_slave_inst/N4172 [4];
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/chklive_en[0]_;
pwrseq_slave_inst/_N10208;
pwrseq_slave_inst/_N10209;
pwrseq_slave_inst/_N11467;
pwrseq_slave_inst/_N11468;
pwrseq_slave_inst/_N11469;
pwrseq_slave_inst/_N11470;
pwrseq_slave_inst/_N11471;
pwrseq_slave_inst/_N11472;
pwrseq_slave_inst/_N11473;
pwrseq_slave_inst/_N11474;
pwrseq_slave_inst/_N11475;
pwrseq_slave_inst/_N11476;
pwrseq_slave_inst/_N11746;
pwrseq_slave_inst/_N11750;
pwrseq_slave_inst/_N11754;
pwrseq_slave_inst/_N11755;
pwrseq_slave_inst/_N12011;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/chklive_en[0]_;
pwrseq_slave_inst/any_lim_recov_fault_c;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_check;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_det;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_check;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_det;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_check;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_det;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_check;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_det;
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check;
pwrseq_slave_inst/cpu0_p1v8_en_r_check;
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check;
pwrseq_slave_inst/cpu0_vdd_core_en_r_check;
pwrseq_slave_inst/cpu0_vddq_en_r_check;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_check;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_det;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_check;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_det;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_check;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_det;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_check;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_det;
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check;
pwrseq_slave_inst/cpu1_p1v8_en_r_check;
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check;
pwrseq_slave_inst/cpu1_vdd_core_en_r_check;
pwrseq_slave_inst/cpu1_vddq_en_r_check;
pwrseq_slave_inst/cpupwrok_en_check;
pwrseq_slave_inst/fault_save_en;
pwrseq_slave_inst/p1v1_en_r_check;
pwrseq_slave_inst/p5v_stby_en_r_check;
pwrseq_slave_inst/p12v_bp_rear_en_check;
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/chklive_en[0]_;
pwrseq_slave_inst/p12v_fault_det;
pwrseq_slave_inst/p12v_stby_droop_fault_det;
pwrseq_slave_inst/power_supply_on_check;
pwrseq_slave_inst/reg_cpu0_d0_vp_p0v9_en_r;
pwrseq_slave_inst/reg_cpu0_ddr_vdd_en_r;
pwrseq_slave_inst/reg_cpu0_p1v8_en_r;
pwrseq_slave_inst/reg_cpu0_vdd_core_en_r;
pwrseq_slave_inst/reg_main_efuse_en;
pwrseq_slave_inst/reg_p1v1_en_r;
pwrseq_slave_inst/reg_p5v_stby_en_r;
pwrseq_slave_inst/vcc_1v1_fault_det;
sync_data_high1/ff_s1 [3];
sync_data_high1/ff_s1 [4];
sync_data_low/ff_s1 [0];
sync_data_low/ff_s1 [1];
sync_data_low/ff_s1 [2];
system_reset_inst/N110;
timer_gen_inst/N7 [0];
timer_gen_inst/N7 [1];
timer_gen_inst/N11;
timer_gen_inst/N27 [1];
timer_gen_inst/N27 [2];
timer_gen_inst/N27 [3];
timer_gen_inst/N34 [0];
timer_gen_inst/N34 [1];
timer_gen_inst/N34 [2];
timer_gen_inst/N34 [3];
timer_gen_inst/N34 [4];
timer_gen_inst/N37 [1];
timer_gen_inst/N37 [2];
timer_gen_inst/N37 [3];
timer_gen_inst/N37 [4];
timer_gen_inst/N37 [5];
timer_gen_inst/N37 [6];
timer_gen_inst/N37 [7];
timer_gen_inst/N37 [8];
timer_gen_inst/N37 [9];
timer_gen_inst/N37 [10];
timer_gen_inst/N37 [11];
timer_gen_inst/N37 [12];
timer_gen_inst/N37 [13];
timer_gen_inst/N37 [14];
timer_gen_inst/N54;
timer_gen_inst/N58;
timer_gen_inst/N62;
timer_gen_inst/N64;
timer_gen_inst/N66;
timer_gen_inst/N70;
timer_gen_inst/N74;
timer_gen_inst/N76;
timer_gen_inst/N78;
timer_gen_inst/N80;
timer_gen_inst/N121;
timer_gen_inst/N127 [1];
timer_gen_inst/N127 [4];
timer_gen_inst/N127 [5];
timer_gen_inst/_N1325;
timer_gen_inst/_N1903;
timer_gen_inst/_N1904;
timer_gen_inst/_N1905;
timer_gen_inst/_N1906;
timer_gen_inst/_N1993;
timer_gen_inst/_N1994;
timer_gen_inst/_N1995;
timer_gen_inst/_N1996;
timer_gen_inst/_N1997;
timer_gen_inst/_N1998;
timer_gen_inst/_N1999;
timer_gen_inst/_N2000;
timer_gen_inst/_N2001;
timer_gen_inst/_N2002;
timer_gen_inst/_N2003;
timer_gen_inst/_N2004;
timer_gen_inst/_N2005;
timer_gen_inst/_N10271;
timer_gen_inst/_N11362;
timer_gen_inst/_N11363;
timer_gen_inst/_N11364;
timer_gen_inst/_N11365;
timer_gen_inst/_N11701;
timer_gen_inst/cnt20ns [0];
timer_gen_inst/cnt20ns [1];
timer_gen_inst/nsec_tmr [0];
timer_gen_inst/nsec_tmr[0]_inv;
timer_gen_inst/nsec_tmr [1];
timer_gen_inst/nsec_tmr [2];
timer_gen_inst/nsec_tmr [3];
timer_gen_inst/nsec_tmr [4];
timer_gen_inst/nsec_tmr [5];
timer_gen_inst/sec_tmr [0];
timer_gen_inst/sec_tmr[0]_inv;
timer_gen_inst/sec_tmr [1];
timer_gen_inst/sec_tmr [2];
timer_gen_inst/sec_tmr [3];
timer_gen_inst/sec_tmr [4];
timer_gen_inst/sec_tmr [5];
timer_gen_inst/sec_tmr [6];
timer_gen_inst/sec_tmr [7];
timer_gen_inst/sec_tmr [8];
timer_gen_inst/sec_tmr [9];
timer_gen_inst/sec_tmr [10];
timer_gen_inst/sec_tmr [11];
timer_gen_inst/sec_tmr [12];
timer_gen_inst/sec_tmr [13];
timer_gen_inst/sec_tmr [14];
timer_gen_inst/t32us_e;
timer_gen_inst/t64ms_tick;
timer_gen_inst/t80ns;
timer_gen_inst/t512ms;
timer_gen_inst/usec_tmr [0];
timer_gen_inst/usec_tmr [1];
timer_gen_inst/usec_tmr [2];
timer_gen_inst/usec_tmr [3];
timer_gen_inst/usec_tmr [4];
uart_master_u1/N49 [0];
uart_master_u1/N49 [1];
uart_master_u1/N61;
uart_master_u1/N75;
uart_master_u1/N177;
uart_master_u1/N177.co [0];
uart_master_u1/N221 [0];
uart_master_u1/N221 [1];
uart_master_u1/N221 [2];
uart_master_u1/N221 [3];
uart_master_u1/N221 [4];
uart_master_u1/N221 [5];
uart_master_u1/N221 [6];
uart_master_u1/N221 [7];
uart_master_u1/N221 [8];
uart_master_u1/N221 [9];
uart_master_u1/N221 [10];
uart_master_u1/N221 [19];
uart_master_u1/N221 [20];
uart_master_u1/N221 [21];
uart_master_u1/N271;
uart_master_u1/N353;
uart_master_u1/N359;
uart_master_u1/N360 [0];
uart_master_u1/N360 [1];
uart_master_u1/N360 [2];
uart_master_u1/N360 [3];
uart_master_u1/N360 [4];
uart_master_u1/N360 [5];
uart_master_u1/N393;
uart_master_u1/N421_inv;
uart_master_u1/N423;
uart_master_u1/N425 [0];
uart_master_u1/N425 [1];
uart_master_u1/N425 [2];
uart_master_u1/N425 [3];
uart_master_u1/N425 [4];
uart_master_u1/N445;
uart_master_u1/N457;
uart_master_u1/N493;
uart_master_u1/N500 [0];
uart_master_u1/N500 [1];
uart_master_u1/N500 [2];
uart_master_u1/N502 [0];
uart_master_u1/N502 [1];
uart_master_u1/N504 [2];
uart_master_u1/N504 [4];
uart_master_u1/_N3;
uart_master_u1/_N12;
uart_master_u1/_N15;
uart_master_u1/_N21;
uart_master_u1/_N24;
uart_master_u1/_N25;
uart_master_u1/_N28;
uart_master_u1/_N32;
uart_master_u1/_N1702;
uart_master_u1/_N1934;
uart_master_u1/_N1935;
uart_master_u1/_N1936;
uart_master_u1/_N1937;
uart_master_u1/_N1938;
uart_master_u1/_N9827;
uart_master_u1/_N10261;
uart_master_u1/_N10262;
uart_master_u1/_N10263;
uart_master_u1/_N10264;
uart_master_u1/_N10265;
uart_master_u1/_N10266;
uart_master_u1/_N10295;
uart_master_u1/_N11529;
uart_master_u1/_N11530;
uart_master_u1/_N11531;
uart_master_u1/_N11532;
uart_master_u1/_N11544;
uart_master_u1/_N11714;
uart_master_u1/_N12355;
uart_master_u1/_N12395;
uart_master_u1/bps_count_bit [0];
uart_master_u1/bps_count_bit [1];
uart_master_u1/bps_count_bit [2];
uart_master_u1/bps_count_bit [3];
uart_master_u1/bps_count_bit [4];
uart_master_u1/bps_count_bit [5];
uart_master_u1/curr_state_reg [7];
uart_master_u1/data_count [0];
uart_master_u1/data_count [1];
uart_master_u1/data_count [2];
uart_master_u1/data_count [3];
uart_master_u1/data_count [4];
uart_master_u1/det_cnt [0];
uart_master_u1/det_cnt [1];
uart_master_u1/det_pluse_cnt [0];
uart_master_u1/det_pluse_cnt [1];
uart_master_u1/det_pluse_cnt [2];
uart_master_u1/det_pluse_reg [0];
uart_master_u1/det_pluse_reg [1];
uart_master_u1/last_state [0];
uart_master_u1/last_state [1];
uart_master_u1/last_state [2];
uart_master_u1/read_flag;
uart_master_u1/reg_par_data_out [0];
uart_master_u1/reg_par_data_out [1];
uart_master_u1/reg_par_data_out [2];
uart_master_u1/reg_par_data_out [3];
uart_master_u1/reg_par_data_out [4];
uart_master_u1/reg_par_data_out [5];
uart_master_u1/reg_par_data_out [6];
uart_master_u1/reg_par_data_out [7];
uart_master_u1/reg_par_data_out [8];
uart_master_u1/reg_par_data_out [9];
uart_master_u1/reg_par_data_out [10];
uart_master_u1/reg_par_data_out [19];
uart_master_u1/reg_par_data_out [20];
uart_master_u1/reg_par_data_out [21];
uart_master_u1/ser_data_out_tri_enable;
uart_master_u1/wait_time [0];
uart_master_u1/wait_time [1];
uart_master_u2/N49 [0];
uart_master_u2/N49 [1];
uart_master_u2/N75;
uart_master_u2/N177;
uart_master_u2/N177.co [0];
uart_master_u2/N221 [0];
uart_master_u2/N221 [1];
uart_master_u2/N221 [2];
uart_master_u2/N221 [3];
uart_master_u2/N221 [4];
uart_master_u2/N221 [5];
uart_master_u2/N221 [6];
uart_master_u2/N221 [7];
uart_master_u2/N221 [8];
uart_master_u2/N221 [9];
uart_master_u2/N221 [10];
uart_master_u2/N221 [19];
uart_master_u2/N221 [20];
uart_master_u2/N221 [21];
uart_master_u2/N353;
uart_master_u2/N359;
uart_master_u2/N360 [0];
uart_master_u2/N360 [1];
uart_master_u2/N360 [2];
uart_master_u2/N360 [3];
uart_master_u2/N360 [4];
uart_master_u2/N360 [5];
uart_master_u2/N393;
uart_master_u2/N421_inv;
uart_master_u2/N423;
uart_master_u2/N425 [0];
uart_master_u2/N425 [1];
uart_master_u2/N425 [2];
uart_master_u2/N425 [3];
uart_master_u2/N425 [4];
uart_master_u2/N445;
uart_master_u2/N457;
uart_master_u2/N493;
uart_master_u2/N500 [0];
uart_master_u2/N500 [1];
uart_master_u2/N500 [2];
uart_master_u2/N504 [2];
uart_master_u2/N504 [4];
uart_master_u2/_N3;
uart_master_u2/_N12;
uart_master_u2/_N15;
uart_master_u2/_N21;
uart_master_u2/_N24;
uart_master_u2/_N25;
uart_master_u2/_N28;
uart_master_u2/_N32;
uart_master_u2/_N1291;
uart_master_u2/_N1896;
uart_master_u2/_N1897;
uart_master_u2/_N1898;
uart_master_u2/_N1899;
uart_master_u2/_N1900;
uart_master_u2/_N9732;
uart_master_u2/_N10244;
uart_master_u2/_N10245;
uart_master_u2/_N10246;
uart_master_u2/_N10247;
uart_master_u2/_N10248;
uart_master_u2/_N10249;
uart_master_u2/_N10252;
uart_master_u2/_N11533;
uart_master_u2/_N11534;
uart_master_u2/_N11535;
uart_master_u2/_N11546;
uart_master_u2/_N11838;
uart_master_u2/_N12363;
uart_master_u2/_N12382;
uart_master_u2/bps_count_bit [0];
uart_master_u2/bps_count_bit [1];
uart_master_u2/bps_count_bit [2];
uart_master_u2/bps_count_bit [3];
uart_master_u2/bps_count_bit [4];
uart_master_u2/bps_count_bit [5];
uart_master_u2/curr_state_reg_alias [7];
uart_master_u2/data_count [0];
uart_master_u2/data_count [1];
uart_master_u2/data_count [2];
uart_master_u2/data_count [3];
uart_master_u2/data_count [4];
uart_master_u2/det_pluse_cnt [0];
uart_master_u2/det_pluse_cnt [1];
uart_master_u2/det_pluse_cnt [2];
uart_master_u2/det_pluse_reg [0];
uart_master_u2/det_pluse_reg [1];
uart_master_u2/last_state [0];
uart_master_u2/last_state [1];
uart_master_u2/last_state [2];
uart_master_u2/read_flag;
uart_master_u2/reg_par_data_out [0];
uart_master_u2/reg_par_data_out [1];
uart_master_u2/reg_par_data_out [2];
uart_master_u2/reg_par_data_out [3];
uart_master_u2/reg_par_data_out [4];
uart_master_u2/reg_par_data_out [5];
uart_master_u2/reg_par_data_out [6];
uart_master_u2/reg_par_data_out [7];
uart_master_u2/reg_par_data_out [8];
uart_master_u2/reg_par_data_out [9];
uart_master_u2/reg_par_data_out [10];
uart_master_u2/reg_par_data_out [19];
uart_master_u2/reg_par_data_out [20];
uart_master_u2/reg_par_data_out [21];
uart_master_u2/ser_data_out_tri_enable;
uart_master_u2/wait_time [0];
uart_master_u2/wait_time [1];
UID_Function_u0/lowpass_filter_U0/_N11368;
UID_Function_u0/lowpass_filter_U0/r_data [0];
UID_Function_u0/lowpass_filter_U0/r_data [1];
UID_Function_u0/lowpass_filter_U0/r_data [2];
UID_Function_u0/lowpass_filter_U0/r_data [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N0;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N7;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N16;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N30;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N48;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N116;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N119 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N121 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N134_inv;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N136 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N139 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/N141 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1831;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1832;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1833;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1834;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1835;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1836;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1837;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1838;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1839;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1840;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1841;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1842;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1843;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1844;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1853;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1854;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1855;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1856;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1857;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1858;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1859;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1860;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1861;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1862;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1863;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1864;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1865;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1866;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1867;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1869;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1870;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1871;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1872;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1873;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1874;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1875;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1876;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1877;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1878;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1879;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1880;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1881;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1882;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1883;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1884;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1977;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1978;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1979;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1980;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1981;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1982;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1983;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1984;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1985;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1986;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1987;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1988;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1989;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N1990;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N11696;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N11793;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N11794;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/_N11795;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb0 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/nb1 [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_command_temp [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_i2c_data_in [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt[0]_inv;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_read_byte_cnt [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/r_write_byte_cnt[0]_inv;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_data_vld;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_addr_out [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/w_i2c_command [15];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N16;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [0];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [1];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [2];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [3];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [4];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [5];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [6];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [7];
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1909;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1910;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1911;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1912;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1913;
genblk1[0].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1914;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N16;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [0];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [1];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [2];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [3];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [4];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [5];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [6];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/N17 [7];
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1917;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1918;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1919;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1920;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1921;
genblk1[1].fan_pwm_tach_m/fan_pwm_cnt_u0/_N1922;
pwrcap_inst/inst[0].ps_ebrake_dct/N9;
pwrcap_inst/inst[0].ps_ebrake_dct/N11;
pwrcap_inst/inst[0].ps_ebrake_dct/buffit [0];
pwrcap_inst/inst[0].ps_ebrake_dct/buffit [1];
pwrcap_inst/inst[0].ps_ebrake_dct/edge_clear;
pwrcap_inst/inst[0].ps_ebrake_dct/falling_edge;
pwrcap_inst/inst[1].ps_ebrake_dct/N9;
pwrcap_inst/inst[1].ps_ebrake_dct/N11;
pwrcap_inst/inst[1].ps_ebrake_dct/buffit [0];
pwrcap_inst/inst[1].ps_ebrake_dct/buffit [1];
pwrcap_inst/inst[1].ps_ebrake_dct/edge_clear;
pwrcap_inst/inst[1].ps_ebrake_dct/falling_edge;
pwrseq_master_inst/sb_thermtrip_delay_inst/N21;
pwrseq_master_inst/sb_thermtrip_delay_inst/N22 [0];
pwrseq_master_inst/sb_thermtrip_delay_inst/N22 [1];
pwrseq_master_inst/sb_thermtrip_delay_inst/_N11464;
pwrseq_master_inst/sb_thermtrip_delay_inst/timer_cnt [0];
pwrseq_master_inst/sb_thermtrip_delay_inst/timer_cnt [1];
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/N29;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_N11466;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/_N11479;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[0].inst_cpu_thermtrip_fault_det/any_vrm_fault;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/N29;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/_N11480;
pwrseq_slave_inst/_CPU_THERMTRIP_DETECT_BLOCK_[1].inst_cpu_thermtrip_fault_det/any_vrm_fault;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/N82;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_N11481;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_N11482;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_N11483;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_N11908;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/_N11996;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/_P12V_FAULT_DETECT_.p12_fault_detect_inst/chklive_en [1];
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N21;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/_N11484;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_d0_vp_p0v9_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/N29;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/_N11485;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/_N11961;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_d0_vp_p0v9_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N21;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/_N11486;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_d0_vph_p1v8_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/N29;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/_N11487;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/_N12018;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_d0_vph_p1v8_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N21;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/_N11488;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_d1_vp_p0v9_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/N29;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/_N11489;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/_N11884;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_d1_vp_p0v9_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N21;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/_N11490;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_d1_vph_p1v8_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/N29;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/_N11491;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/_N12023;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_d1_vph_p1v8_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N21;
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/_N11492;
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_ddr_vdd_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/N29;
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/_N11493;
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/_N11869;
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_ddr_vdd_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N21;
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/_N11494;
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_p1v8_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/N29;
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/_N11495;
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/_N12004;
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_p1v8_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N21;
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/_N11496;
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_pll_p1v8_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/N29;
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/_N11497;
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/_N11889;
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_pll_p1v8_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N21;
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/_N11498;
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_vdd_core_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/N29;
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/_N11499;
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/_N11854;
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_vdd_core_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N21;
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/_N11500;
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu0_vddq_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/N29;
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/_N11501;
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/_N11922;
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu0_vddq_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N21;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/_N11502;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_d0_vp_p0v9_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/N29;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/_N11503;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/_N11917;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_d0_vp_p0v9_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N21;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/_N11504;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_d0_vph_p1v8_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/N29;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/_N11505;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/_N11949;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_d0_vph_p1v8_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N21;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/_N11506;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_d1_vp_p0v9_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/N29;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/_N11507;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/_N11894;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_d1_vp_p0v9_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N21;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N22 [0];
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/N22 [1];
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/_N11508;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_d1_vph_p1v8_en_r_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/N29;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/_N11509;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/_N11934;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_d1_vph_p1v8_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N21;
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/_N11510;
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_ddr_vdd_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/N29;
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/_N11511;
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/_N11944;
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_ddr_vdd_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N21;
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/_N11512;
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_p1v8_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/N29;
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/_N11513;
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/_N11954;
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_p1v8_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N21;
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/_N11514;
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_pll_p1v8_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/N29;
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/_N11515;
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/_N11939;
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_pll_p1v8_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N21;
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/_N11516;
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_vdd_core_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/N29;
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/_N11517;
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/_N11859;
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_vdd_core_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N21;
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N22 [0];
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/N22 [1];
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/_N11518;
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpu1_vddq_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/N29;
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/_N11519;
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/_N12028;
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/cpu1_vddq_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/cpupwrok_en_check_inst/N7 [0];
pwrseq_slave_inst/cpupwrok_en_check_inst/N7 [1];
pwrseq_slave_inst/cpupwrok_en_check_inst/N19;
pwrseq_slave_inst/cpupwrok_en_check_inst/_N11520;
pwrseq_slave_inst/cpupwrok_en_check_inst/timer_cnt [0];
pwrseq_slave_inst/cpupwrok_en_check_inst/timer_cnt [1];
pwrseq_slave_inst/p1v1_en_r_check_inst/N21;
pwrseq_slave_inst/p1v1_en_r_check_inst/N22 [0];
pwrseq_slave_inst/p1v1_en_r_check_inst/N22 [1];
pwrseq_slave_inst/p1v1_en_r_check_inst/_N11521;
pwrseq_slave_inst/p1v1_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/p1v1_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/p1v1_fault_det_inst/N29;
pwrseq_slave_inst/p1v1_fault_det_inst/_N11522;
pwrseq_slave_inst/p1v1_fault_det_inst/_N11930;
pwrseq_slave_inst/p1v1_fault_det_inst/any_vrm_fault;
pwrseq_slave_inst/p1v1_fault_det_inst/chklive_en [0];
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/N29;
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/_N11524;
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/_N11873;
pwrseq_slave_inst/p3v3_stby_bp_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N21;
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N22 [0];
pwrseq_slave_inst/p5v_stby_en_r_check_inst/N22 [1];
pwrseq_slave_inst/p5v_stby_en_r_check_inst/_N11525;
pwrseq_slave_inst/p5v_stby_en_r_check_inst/timer_cnt [0];
pwrseq_slave_inst/p5v_stby_en_r_check_inst/timer_cnt [1];
pwrseq_slave_inst/p5v_stby_fault_detect_inst/N29;
pwrseq_slave_inst/p5v_stby_fault_detect_inst/_N11526;
pwrseq_slave_inst/p5v_stby_fault_detect_inst/_N12033;
pwrseq_slave_inst/p5v_stby_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/p5v_stby_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N21;
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N22 [0];
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/N22 [1];
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/_N11527;
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/timer_cnt [0];
pwrseq_slave_inst/p12v_bp_rear_en_check_inst/timer_cnt [1];
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/N29;
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/_N11528;
pwrseq_slave_inst/p12v_cpu0_vin_fault_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/N29;
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/_N11523;
pwrseq_slave_inst/p12v_cpu1_vin_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/N29;
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/_N11477;
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/_N12040;
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/any_vrm_fault;
pwrseq_slave_inst/p12v_reat_bp_efuse_fault_detect_inst/chklive_en [0];
pwrseq_slave_inst/power_supply_on_check_inst/N21;
pwrseq_slave_inst/power_supply_on_check_inst/N22 [0];
pwrseq_slave_inst/power_supply_on_check_inst/N22 [1];
pwrseq_slave_inst/power_supply_on_check_inst/_N11478;
pwrseq_slave_inst/power_supply_on_check_inst/timer_cnt [0];
pwrseq_slave_inst/power_supply_on_check_inst/timer_cnt [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N28;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N263_inv;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N273;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N304;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N305;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N310;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N311;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N318;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N323;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N324 [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N464;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N471;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N500;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N502;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N503;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N551;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N653;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N719;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N720 [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/N1139 [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N2;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N4;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N6;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N8;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N12;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N14;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N16;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N18;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N20;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N25;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N27;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N29;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N31;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N33;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N35;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N37;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N39;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N44;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N1847;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N1848;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N1849;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N1850;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N2148;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N2150;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N2154;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N2157;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10172;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10174;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10180;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10182;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10185;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N10481;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11342;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11343;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11344;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11347;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11350;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11351;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11352;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11353;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11356;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11359;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11376;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11377;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11378;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11379;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11380;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11381;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11382;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11383;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11384;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11385;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11386;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11387;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11388;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11536;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11537;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11538;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11539;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11540;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11541;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11542;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N11787;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N12079;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N12080;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N12307;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/_N12320;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_1ms_clk_0;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_1ms_clk_1;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [16];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [17];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [18];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2C_state_reg [19];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_I2c_address [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in_lock;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_data_in_lock_inv;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [6];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [7];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [8];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [9];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [10];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [11];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [12];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [13];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [14];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_r1_sda_dly [15];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_scl_q [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sampledData_sda_q [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_0;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_1;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_sda_en;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [0];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [1];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [2];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [3];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [4];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_cnt [5];
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/r_timeout_rst_n;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/w_rst;
bmc_cpld_i2c_ram_u0/i2c_slave_bmc_u0/i2c_slave_basic0_u0/w_sda_in;

Clock
i_CLK_PAL_IN_25M;1000
clk_50m;1001
clk_25m;1002


