#Substrate Graph
# noVertices
40
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 93 93 1
1 31 31 1
2 422 422 1
3 37 37 0
4 37 37 0
5 473 473 1
6 37 37 0
7 37 37 0
8 124 124 1
9 99 99 1
10 37 37 0
11 448 448 1
12 124 124 1
13 124 124 1
14 887 887 1
15 37 37 0
16 37 37 0
17 31 31 1
18 37 37 0
19 93 93 1
20 31 31 1
21 124 124 1
22 37 37 0
23 124 124 1
24 37 37 0
25 37 37 0
26 380 380 1
27 37 37 0
28 167 167 1
29 323 323 1
30 37 37 0
31 37 37 0
32 37 37 0
33 37 37 0
34 37 37 0
35 37 37 0
36 31 31 1
37 31 31 1
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 31
1 0 1 31
0 2 7 62
2 0 7 62
2 3 1 37
3 2 1 37
2 4 2 37
4 2 2 37
2 5 9 156
5 2 9 156
2 7 3 37
7 2 3 37
2 9 1 62
9 2 1 62
2 36 5 31
36 2 5 31
5 6 10 37
6 5 10 37
5 8 1 62
8 5 1 62
5 11 6 156
11 5 6 156
5 13 10 62
13 5 10 62
8 14 4 62
14 8 4 62
9 10 7 37
10 9 7 37
11 12 5 62
12 11 5 62
11 24 4 37
24 11 4 37
11 27 6 37
27 11 6 37
11 14 2 156
14 11 2 156
12 19 6 62
19 12 6 62
13 14 8 62
14 13 8 62
14 15 7 37
15 14 7 37
14 16 9 37
16 14 9 37
14 17 10 31
17 14 10 31
14 18 5 37
18 14 5 37
14 21 4 62
21 14 4 62
14 22 8 37
22 14 8 37
14 23 3 62
23 14 3 62
14 25 6 37
25 14 6 37
14 26 3 125
26 14 3 125
14 34 8 37
34 14 8 37
14 35 3 37
35 14 3 37
14 37 5 31
37 14 5 31
14 39 8 37
39 14 8 37
19 20 7 31
20 19 7 31
21 29 5 62
29 21 5 62
23 29 2 62
29 23 2 62
26 28 1 93
28 26 1 93
26 29 3 125
29 26 3 125
26 33 8 37
33 26 8 37
28 30 4 37
30 28 4 37
28 31 5 37
31 28 5 37
29 32 4 37
32 29 4 37
29 38 7 37
38 29 7 37
