# [Hazard3](20250624-hazard3.mp3)

> - 作者: Luke Wren 
> - 源码: https://github.com/Wren6991/Hazard3/

> **译者注**: Hazard3 是一款短小精悍的 3 级流水线 RISC-V 处理器，其最大亮点在于被[树莓派最新的 RP2350 芯片](https://www.raspberrypi.com/products/raspberry-pi-pico-2/)所采用，这无疑是对其设计与稳定性的巨大认可。它的命名巧妙地结合了“3 级流水线”与处理器设计中的“冒险”（Hazard）概念，体现了其在性能与资源消耗之间的精妙平衡。对于希望学习处理器设计或正在寻找一款高效、可定制的嵌入式内核的开发者来说，Hazard3 是一个非常值得关注的开源项目。

![RP2350 on Raspberry Pi Pico 2)](https://www.raspberrypi.com/app/uploads/2024/08/PICO-2-exploded-Large.jpeg)

Hazard3 是一款 3 级流水线的 RISC-V 处理器，实现了 `RV32I` 或 `RV32E` 指令集，并支持以下可选扩展：

*   `M`：整数乘法/除法/求模
*   `A`：原子内存操作，使用 AHB5 全局独占（global exclusives）
*   `C`：压缩指令
*   `Zicsr`：CSR（控制和状态寄存器）访问
*   `Zilsd`：加载/存储对指令
*   `Zba`：地址生成
*   `Zbb`：基础位操作
*   `Zbc`：无进位乘法
*   `Zbs`：单位元操作
*   `Zbkb`：用于标量加密的基础位操作
*   `Zbkx`：Crossbar 置换指令
*   `Zcb`：基础的附加压缩指令
*   `Zclsd`：压缩的加载/存储对指令
*   `Zcmp`：压栈/出栈指令
*   调试、机器和用户特权/执行模式
*   特权指令 `ecall`, `ebreak`, `mret` 和 `wfi`
*   物理内存保护（PMP），最多支持 16 个区域（可配置支持 NAPOT 和/或 TOR 匹配）

![RP2350](https://www.raspberrypi.com/app/uploads/2024/08/RP2350-colour-Medium.jpeg)

你可以[在此阅读文档](https://github.com/Wren6991/Hazard3/releases/download/v1.0/hazard3.pdf)。（PDF 链接）

该仓库还包含一个兼容 RISC-V 规范的 Hazard3 调试模块，可以通过 AMBA 3 APB 端口或可选的 JTAG 调试传输模块进行访问。

[示例 SoC 集成](example_soc/soc/example_soc.v)展示了如何将这些组件组装起来，创建一个包含 JTAG 功能的 RISC-V 处理器、一些 RAM 和一个串口的最小系统。

在提出 issue 或 pull request 之前，请阅读 [Contributing.md](Contributing.md)。

要获取最新的稳定版本，请查看 [stable](https://github.com/Wren6991/Hazard3/tree/stable) 分支。要获取包含新实验性功能的最新开发中代码，请查看 [develop](https://github.com/Wren6991/Hazard3/tree/develop) 分支。

## 规范链接

以下是已批准的各扩展规范的链接。

| 扩展 | 规范 |
|----------- |---------------|
| `RV32I` v2.1 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `M` v2.0 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `A` v2.1 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `C` v2.0 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `Zicsr` v2.0 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `Zilsd` v1.0 | [Zilsd 和 Zclsd v1.0](https://github.com/riscv/riscv-zilsd/releases/download/v1.0/riscv-zilsd-v1.0.pdf) |
| `Zifencei` v2.0 | [非特权 ISA 20191213](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf) |
| `Zba` v1.0.0 | [位操作 ISA 扩展 20210628](https://github.com/riscv/riscv-bitmanip/releases/download/1.0.0/bitmanip-1.0.0-38-g865e7a7.pdf) |
| `Zbb` v1.0.0 | [位操作 ISA 扩展 20210628](https://github.com/riscv/riscv-bitmanip/releases/download/1.0.0/bitmanip-1.0.0-38-g865e7a7.pdf) |
| `Zbc` v1.0.0 | [位操作 ISA 扩展 20210628](https://github.com/riscv/riscv-bitmanip/releases/download/1.0.0/bitmanip-1.0.0-38-g865e7a7.pdf) |
| `Zbs` v1.0.0 | [位操作 ISA 扩展 20210628](https://github.com/riscv/riscv-bitmanip/releases/download/1.0.0/bitmanip-1.0.0-38-g865e7a7.pdf) |
| `Zbkb` v1.0.1 | [标量加密 ISA 扩展 20220218](https://github.com/riscv/riscv-crypto/releases/download/v1.0.1-scalar/riscv-crypto-spec-scalar-v1.0.1.pdf) |
| `Zbkx` v1.0.1 | [标量加密 ISA 扩展 20220218](https://github.com/riscv/riscv-crypto/releases/download/v1.0.1-scalar/riscv-crypto-spec-scalar-v1.0.1.pdf) |
| `Zcb` v1.0 | [代码尺寸缩减扩展 v1.0](https://github.com/riscvarchive/riscv-code-size-reduction/releases/download/v1.0/Zc.pdf) |
| `Zclsd` v1.0 | [Zilsd 和 Zclsd v1.0](https://github.com/riscv/riscv-zilsd/releases/download/v1.0/riscv-zilsd-v1.0.pdf) |
| `Zcmp` v1.0 | [代码尺寸缩减扩展 v1.0](https://github.com/riscvarchive/riscv-code-size-reduction/releases/download/v1.0/Zc.pdf) |
| 机器 ISA v1.12 | [特权架构 20211203](https://github.com/riscv/riscv-isa-manual/releases/download/Priv-v1.12/riscv-privileged-20211203.pdf) |
| 调试 v0.13.2 | [RISC-V 外部调试支持 20190322](https://riscv.org/wp-content/uploads/2019/03/riscv-debug-release.pdf) |

这些规范是对 Hazard3 所实现的架构特性的抽象描述。[Hazard3 文档](doc/hazard3.pdf)则具体描述了它是如何实现这些特性的，特别是在特权 ISA 和调试支持方面。

## 克隆本仓库

如果只是想在你的设计中使用 Hazard3，这个仓库本身是自包含的。但是，如果你需要运行模拟脚本、测试和示例 SoC 组件，就需要子模块。在这种情况下，你应该执行递归克隆：

```bash
git clone --recursive https://github.com/Wren6991/Hazard3.git hazard3
```

在一个已经克隆的仓库中初始化子模块：

```bash
git submodule update --init --recursive
```

## 运行 Hello World

以下步骤将引导你：

*   配置用于从 Verilog 源码构建 Hazard3 模拟器的工具
*   配置用于为模拟器构建 RISC-V 二进制文件的工具
*   构建一个 "Hello, world!" 二进制文件并在模拟器上运行

这些说明适用于 Ubuntu 24.04。如果你在 Windows 上运行，可以尝试使用 WSL 下的 Ubuntu。

你需要：

*   一个较新的 Yosys 版本来处理 Verilog（这些说明最后测试时使用的是 `a0e94e506`）
*   一个 `riscv32-unknown-elf-` 工具链来为核心构建软件
*   一个原生的 `clang-16` 来构建模拟器

`clang-17` 同样已知可用。`clang-18` 也能工作，但对于 CXXRTL 输出存在严重的编译时间退化问题，这就是为什么 `tb_cxxrtl` 的 Makefile 明确选择 `clang-16` 的原因。

### Yosys

[Yosys 的 GitHub 仓库](https://github.com/YosysHQ/yosys) 提供了从源码构建 Yosys 的说明。

在 Ubuntu 24.04 上，使用上面提到的 `a0e94e506` 版本，以下步骤对我有效。

```bash
sudo apt install build-essential clang lld bison flex libreadline-dev gawk tcl-dev libffi-dev git graphviz xdot pkg-config python3 libboost-system-dev libboost-python-dev libboost-filesystem-dev zlib1g-dev

git clone https://github.com/YosysHQ/yosys.git
cd yosys
git submodule update --init
make -j$(nproc)
sudo make install
```

### RISC-V 工具链

我建议**构建**一个工具链，以获得具有正确 ISA 支持的库。按照以下说明，构建一个 32 位版本的 [RISC-V GNU toolchain](https://github.com/riscv/riscv-gnu-toolchain)，并配置适用于 Hazard3 开发的 multilib（多库）设置。

```bash
# Ubuntu 24.04 的先决条件
sudo apt install autoconf automake autotools-dev curl python3 python3-pip libmpc-dev libmpfr-dev libgmp-dev gawk build-essential bison flex texinfo gperf libtool patchutils bc zlib1g-dev libexpat-dev ninja-build git cmake libglib2.0-dev libslirp-dev

cd /tmp
git clone https://github.com/riscv/riscv-gnu-toolchain
cd riscv-gnu-toolchain

# 需要最新的 binutils 以支持 cm.mvsa01/mva01s；2.44 版本太旧
git submodule update --init -- binutils
(cd binutils; git checkout master)

./configure --prefix=/opt/riscv/gcc16 --with-arch=rv32ia_zicsr --with-abi=ilp32 --with-multilib-generator="rv32i_zicsr_zifencei-ilp32--;rv32im_zicsr_zifencei-ilp32--;rv32ia_zicsr_zifencei-ilp32--;rv32ima_zicsr_zifencei-ilp32--;rv32ic_zicsr_zifencei-ilp32--;rv32imc_zicsr_zifencei-ilp32--;rv32iac_zicsr_zifencei-ilp32--;rv32imac_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zicsr_zifencei-ilp32--;rv32imc_zba_zbb_zbs_zicsr_zifencei-ilp32--;rv32imac_zba_zbb_zbs_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zicsr_zifencei-ilp32--;rv32imc_zba_zbb_zbs_zbkb_zicsr_zifencei-ilp32--;rv32imac_zba_zbb_zbs_zbkb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zicsr_zifencei-ilp32--;rv32imc_zba_zbb_zbc_zbs_zbkb_zicsr_zifencei-ilp32--;rv32imac_zba_zbb_zbc_zbs_zbkb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32imc_zba_zbb_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32imac_zba_zbb_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32imc_zba_zbb_zbc_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32imac_zba_zbb_zbc_zbs_zbkb_zbkx_zicsr_zifencei-ilp32--;rv32i_zca_zicsr_zifencei-ilp32--;rv32im_zca_zicsr_zifencei-ilp32--;rv32ia_zca_zicsr_zifencei-ilp32--;rv32ima_zca_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zca_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zca_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zca_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zca_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zca_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zca_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zbkx_zca_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zbkx_zca_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zicsr_zifencei-ilp32--;rv32i_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zca_zcb_zicsr_zifencei-ilp32--;rv32ia_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zbkx_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zbkx_zca_zcb_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zcb_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zcb_zicsr_zifencei-ilp32--;rv32i_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ia_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbs_zbkb_zbkx_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbs_zbkb_zbkx_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32im_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32ima_zba_zbb_zbc_zbs_zbkb_zbkx_zca_zcb_zcmp_zicsr_zifencei-ilp32--;rv32i_zmmul_zicsr_zifencei-ilp32--;rv32ia_zmmul_zicsr_zifencei-ilp32--;rv32ic_zmmul_zicsr_zifencei-ilp32--;rv32iac_zmmul_zicsr_zifencei-ilp32--;rv32i_zca_zmmul_zicsr_zifencei-ilp32--;rv32ia_zca_zmmul_zicsr_zifencei-ilp32--;rv32i_zca_zcb_zmmul_zicsr_zifencei-ilp32--;rv32ia_zca_zcb_zmmul_zicsr_zifencei-ilp32--;rv32i_zca_zcb_zcmp_zmmul_zicsr_zifencei-ilp32--;rv32ia_zca_zcb_zcmp_zmmul_zicsr_zifencei-ilp32--;rv32e_zicsr_zifencei-ilp32e--;rv32ema_zicsr_zifencei-ilp32e--;rv32emac_zicsr_zifencei-ilp32e--;rv32ema_zicsr_zifencei_zba_zbb_zbc_zbkb_zbkx_zbs_zca_zcb_zcmp-ilp32e--"
sudo mkdir -p /opt/riscv/gcc14
sudo chown $(whoami) /opt/riscv/gcc14
make -j $(nproc)
```

`--with-multilib-generator=` 标志会构建多个版本的标准库，以匹配链接时可能提供的各种 `-march` 标志。上面的 multilib-generator 命令行是使用 [multilib-gen-gen.py](test/sim/common/multilib-gen-gen.py) 生成的。

确保此工具链在你的 `PATH` 环境变量中可以被找到（作为 `riscv32-unknown-elf-*`）：

```bash
export PATH="$PATH:/opt/riscv/gcc15/bin"
```

#### 非 Multilib（更小的安装体积）

为了更快的构建速度和更小的安装体积，可以使用以下 `./configure` 命令：

```bash
./configure --prefix=/opt/riscv/gcc15 --with-arch=rv32imac_zicsr_zifencei_zba_zbb_zbkb_zbs --with-abi=ilp32
```

请根据你的 Hazard3 配置，必要时调整 `--with-arch` 参数。你可能需要调整本仓库中软件 Makefile 里使用的架构，以适应你选择的架构变体。

#### 在 MacOS 上构建工具链

以下是我在 M4 (Arm) 芯片的 MacOS Sequoia 上构建最新 `riscv-gnu-toolchain` 的一些技巧。

```bash
brew install python3 gawk gnu-sed make gmp mpfr libmpc isl zlib expat texinfo flock libslirp
git clone https://github.com/riscv/riscv-gnu-toolchain
cd riscv-gnu-toolchain
# 需要最新的 binutils 以支持 cm.mvsa01/mva01s (2.44 版本太旧)
# 已知可用的哈希值：bbac5532c (也包含 Zilsd/Zclsd)
git submodule update --init -- binutils gdb
(cd binutils; git checkout master)

# 修复：一个与系统头文件冲突的宏定义
gsed -i 's,#        define fdopen,//#define fdopen,' binutils/zlib/zutil.h gdb/zlib/zutil.h

export PATH="/opt/homebrew/bin:$PATH"
export LDFLAGS="-L/opt/homebrew/lib"
export CPPFLAGS="-I/opt/homebrew/include"
./configure --prefix=/opt/riscv/gcc15 --with-arch=rv32imac_zicsr_zifencei_zba_zbb_zbkb_zbs --with-abi=ilp32
gmake -j10
```

### 真正运行 Hello World

确保你已经对 Hazard3 仓库进行了**递归**克隆。然后构建基于 CXXRTL 的模拟器：

```bash
cd hazard3
cd test/sim/tb_cxxrtl
make
```

构建并运行 hello world 二进制文件：

```bash
cd ../hellow
make
```

如果一切顺利，你将会看到类似如下的输出：

```
$ make
mkdir -p tmp/
riscv32-unknown-elf-gcc -march=rv32imac_zicsr_zifencei_zba_zbb_zbkb_zbs -Os -Wl,--no-warn-rwx-segments ../common/init.S main.c -T ../common/memmap.ld -I../common -o tmp/hellow.elf
riscv32-unknown-elf-objcopy -O binary tmp/hellow.elf tmp/hellow.bin
riscv32-unknown-elf-objdump -h tmp/hellow.elf > tmp/hellow.dis
riscv32-unknown-elf-objdump -d tmp/hellow.elf >> tmp/hellow.dis
../tb_cxxrtl/tb --bin tmp/hellow.bin --vcd tmp/hellow_run.vcd --cycles 100000
Hello world from Hazard3 + CXXRTL!
CPU requested halt. Exit code 123
Ran for 897 cycles
```

这将创建一个名为 `tmp/hellow_run.vcd` 的波形转储文件，你可以使用 GTKWave 查看它：

```bash
gtkwave tmp/hellow_run.vcd
```

在 Ubuntu 24.04 上安装 GTKWave 只需运行 `sudo apt install gtkwave`。

## 使用调试器加载 Hello World

不带任何参数调用上一步构建的模拟器，会显示以下用法信息：

```
$ ./tb
At least one of --bin or --port must be specified.
Usage: tb [--bin x.bin] [--vcd x.vcd] [--dump start end] [--cycles n] [--port n]
    --bin x.bin      : Flat binary file loaded to address 0x0 in RAM
    --vcd x.vcd      : Path to dump waveforms to
    --dump start end : Print out memory contents from start to end (exclusive)
                       after execution finishes. Can be passed multiple times.
    --cycles n       : Maximum number of cycles to run before exiting.
                       Default is 0 (no maximum).
    --port n         : Port number to listen for openocd remote bitbang. Sim
                       runs in lockstep with JTAG bitbang, not free-running.
```

这个模拟器包含：

-   硬件：
    -   处理器
    -   调试模块（DM）
    -   JTAG 调试传输模块（DTM）
-   软件：
    -   RAM 模型
    -   用于加载二进制文件、转储 VCD 的例程
    -   用于通过 TCP 套接字对 JTAG DTM 进行位操作（bitbanging）的例程

在上一节中运行 hello world 时，使用了 `--bin` 参数将链接好的 hello world 可执行文件直接加载到测试平台的 RAM 中。如果我们使用 `--port` 参数调用模拟器，它将等待该端口上的连接，然后接受 OpenOCD 的 `remote-bitbang` 格式的 JTAG 位操作命令。模拟会与 JTAG 位操作同步运行，以获得更可预测的结果。

在继续之前，我们需要构建一个 `riscv-openocd`。OpenOCD 的作用是将 gdb 发出的抽象调试命令（例如“将程序计数器设置为地址 `x`”）转换为更具体的操作（例如“移位这个 JTAG DR”）。

### 构建 riscv-openocd

我们需要一个启用了 `remote-bitbang` 协议的 [riscv-openocd](https://github.com/riscv/riscv-openocd) 的较新版本。

```bash
cd /tmp
git clone https://github.com/riscv/riscv-openocd.git
cd riscv-openocd
./bootstrap
# Prefix 是可选的
./configure --enable-remote-bitbang --enable-ftdi --program-prefix=riscv-
make -j $(nproc)
sudo make install
```

### 加载与运行

你将需要在 `tb_cxxrtl` 目录下打开三个终端标签页。

```bash
cd hazard3/test/sim/tb_cxxrtl
```

在第一个终端中输入：

```bash
./tb --port 9824
```

你应该会看到：

```
Waiting for connection on port 9824
```

一旦 OpenOCD 连接，模拟就会开始。在你的第二个终端（同样在该目录下）启动 riscv-openocd：

```bash
riscv-openocd -f openocd.cfg
```

如果你看到类似这样的信息：

```
Info : Initializing remote_bitbang driver
Info : Connecting to localhost:9824
Info : remote_bitbang driver initialized
Info : Note: The adapter "remote_bitbang" doesn't support configurable speed
Info : JTAG tap: hazard3.cpu tap/device found: 0xdeadbeef (mfg: 0x777 (Fabric of Truth Inc), part: 0xeadb, ver: 0xd)
Info : [hazard3.cpu] datacount=1 progbufsize=2
Info : [hazard3.cpu] Disabling abstract command reads from CSRs.
Info : [hazard3.cpu] Disabling abstract command writes to CSRs.
Info : [hazard3.cpu] Examined RISC-V core
Info : [hazard3.cpu]  XLEN=32, misa=0x40901107
[hazard3.cpu] Target successfully examined.
Info : [hazard3.cpu] Examination succeed
Info : [hazard3.cpu] starting gdb server on 3333
Info : Listening on port 3333 for gdb connections
hazard3.cpu halted due to debug-request.
Info : Listening on port 6666 for tcl connections
Info : Listening on port 4444 for telnet connections
```

这表明 openocd 已成功连接到处理器的调试硬件。我们将使用 riscv-gdb 来加载并运行 hello world 可执行文件，这就是第三个终端的用途：

```bash
riscv32-unknown-elf-gdb
# 剩下的命令在 gdb 提示符下输入。这条命令让 gdb 安静点：
set confirm off
# 连接到 openocd 的默认端口：
target extended-remote localhost:3333
# 加载 hello world，并检查它是否正确加载
file ../hellow/tmp/hellow.elf
load
compare-sections
# 处理器在从 main() 返回后会通过写入一个特殊的 MMIO 寄存器来退出模拟。
# 这会导致 openocd 对其套接字连接的另一端消失感到非常不满，
# 为避免由此产生的错误信息，我们在 _exit 前添加一个断点。
break _exit
run
# 应该会在 _exit 处中断。检查运行模拟器的那个终端，你应该能看到
# hello world 消息。退出码在寄存器 a0 中，应该是 123：
info reg a0
```

## 使用 Verilator 进行模拟

这里有一个 Verilator 的测试平台，其功能和接口与 CXXRTL 测试平台相同，但不支持 VCD 转储。首先构建 Verilator：

```
git clone https://github.com/verilator/verilator.git
cd verilator
mkdir build
cd build
cmake ..
make -j$(nproc)
sudo make install
```

然后进入 Hazard3 仓库并构建模拟器。你应该能够运行你之前编译的 hello world 二进制文件：

```bash
cd test/sim/tb_verilator
make tb
./tb --bin ../hellow/tmp/hellow.bin
```

## 构建一个示例 SoC

这里有一个小型的[示例 SoC](example_soc/soc/example_soc.v)，可以在 iCEBreaker 和 ULX3S 两种板子上构建。该 SoC 包含：

-   一个 Hazard3 处理器，采用单端口 RV32IMA 配置，并支持调试
-   一个调试传输模块和调试模块，用于访问 Hazard3 的调试接口
-   128 kB 的 RAM（可以放入 UP5k 的 SPRAM 中）
-   一个 UART

在 iCEBreaker（一个 iCE40 UP5k 开发板）上，可以通过板载的 FT2232H 桥接器，利用暴露在四个 IO 引脚上的标准 RISC-V JTAG-DTM 对处理器进行调试。连接 JTAG 需要在板子背面焊接两个跳线——详见[引脚约束文件](example_soc/synth/fpga_icebreaker.pcf)中的注释。FT2232H 是一个双通道 FTDI 设备，因此 UART 和 JTAG 可以同时访问，提供了非常优雅的调试体验，JTAG 可以在 FTDI 支持的最高 30 MHz 速率下运行。

ULX3S 基于一个更大的 ECP5 FPGA。得益于[这个 ECP5 JTAG 适配器](hdl/debug/dtm/hazard3_ecp5_jtag_dtm.v)，可以将 RISC-V JTAG-DTM 的核心部分附加到 ECP5 芯片 TAP 中的自定义 DR 钩子上。通过正确的配置文件，你可以让 OpenOCD 认为 FPGA 自身的 TAP *就是* 一个 JTAG-DTM。你可以在 ULX3S 上使用加载比特流的同一根 micro USB 线来调试 Hazard3，无需任何焊接。缺点是 ULX3S 上的 FT231X 设备实际上是一个 UART 桥，它通过位操作辅助 UART 信号来支持 JTAG，这非常慢。而且 UART 不能与 JTAG 同时使用。

基于这些原因——更快的 JTAG 和同时的 UART 访问——如果你没有任何外部 JTAG 探针，iCEBreaker 目前是一个更舒适的调试平台。

注意，这个 SoC 没有软件树。目前你将需要阅读源码并修改测试软件的构建过程。所有这些都还在开发中。但至少你可以连接到处理器，探测寄存器/内存，并让自己确信你确实在调试一个 RISC-V 核心。

### 为 iCEBreaker 构建

```bash
cd hazard3
cd example_soc/synth
make -f Icebreaker.mk prog
# 此时应该能够连接到处理器
riscv-openocd -f ../icebreaker-openocd.cfg
```

### 为 ULX3S 构建

```bash
cd hazard3
cd example_soc/synth
make -f ULX3S.mk flash
# 此时应该能够连接到处理器
riscv-openocd -f ../ulx3s-openocd.cfg
```

## 性能

### RP2350

Hazard3 的 RP2350 配置达到了 4.15 CoreMark/MHz。

```
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 14440822
Total time (secs): 14.440822
Iterations/Sec   : 4.154888
Iterations       : 60
Compiler version : GCC15.1.0
Compiler flags   : -O3 -g -march=rv32ima_zicsr_zifencei_zba_zbb_zbkb_zbs -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -DPERFORMANCE_RUN=1  
Memory location  : STACK
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xa14c
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 4.154888 / GCC15.1.0 -O3 -g -march=rv32ima_zicsr_zifencei_zba_zbb_zbkb_zbs -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -DPERFORMANCE_RUN=1   / STACK
```

要在 RTL 模拟器中复现此结果，请在按照上述步骤设置好运行 "Hello, world!" 二进制文件的环境后，使用 [test/sim/coremark](test/sim/coremark) 顶层目录下的 Makefile。

默认标志适用于非 multilib 工具链构建，可以达到 4.10 CoreMark/MHz。要达到完整的 4.15 CoreMark/MHz，请将 `core_portme.mak` 中的 ISA 变体更改为 `rv32ima_zicsr_zifencei_zba_zbb_zbkb_zbs`。关于为什么这会产生差异，请参见该文件中的注释。

有关该芯片使用的 Hazard3 配置的详细信息，请参阅 RP2350 数据手册。默认的 `tb_cxxrtl` 构建使用了与 RP2350 相同的配置，但额外启用了 Zbc 扩展（GCC 14 不会生成此扩展，因为它对通用代码没什么用）。

### 最高性能

从 GCC 15 开始，GCC 可以在 CoreMark 的 CRC 函数中推断出 `clmul` 和 `clmulh` 指令。Zbc 扩展当时被从 RP2350 配置中移除，因为当时的编译器无法利用它。启用 Zbc 后，分数提高到 4.25 CoreMark/MHz。

```
CoreMark Size    : 666
Total ticks      : 14121622
Total time (secs): 14.121622
Iterations/Sec   : 4.248804
Iterations       : 60
Compiler version : GCC15.1.0
Compiler flags   : -O3 -g -march=rv32ima_zicsr_zifencei_zba_zbb_zbkb_zbs_zbc -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -falign-functions=4 -falign-jumps=4 -falign-loops=4 -DPERFORMANCE_RUN=1  
Memory location  : STACK
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xa14c
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 4.248804 / GCC15.1.0 -O3 -g -march=rv32ima_zicsr_zifencei_zba_zbb_zbkb_zbs_zbc -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -falign-functions=4 -falign-jumps=4 -falign-loops=4 -DPERFORMANCE_RUN=1   / STACK
```

### RV32E

将通用寄存器（GPR）的数量从 31 个减少到 15 个，会带来约 5% 的性能损失，CoreMark/MHz 降至 4.02。

```
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 14908801
Total time (secs): 14.908801
Iterations/Sec   : 4.024469
Iterations       : 60
Compiler version : GCC15.1.0
Compiler flags   : -O3 -g -march=rv32ema_zba_zbb_zbc_zbkb_zbkx_zbs_zicsr_zifencei -mabi=ilp32e -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -falign-functions=4 -falign-jumps=4 -falign-loops=4 -DPERFORMANCE_RUN=1  
Memory location  : STACK
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xa14c
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 4.024469 / GCC15.1.0 -O3 -g -march=rv32ema_zba_zbb_zbc_zbkb_zbkx_zbs_zicsr_zifencei -mabi=ilp32e -mbranch-cost=1 -funroll-all-loops --param max-inline-insns-auto=200 -finline-limit=10000 -fno-code-hoisting -fno-if-conversion2 -falign-functions=4 -falign-jumps=4 -falign-loops=4 -DPERFORMANCE_RUN=1   / STACK
```

---

## Hacker News 网友热议

[Hacker News 上的讨论](https://news.ycombinator.com/item?id=41214307)揭示了 Hazard3 处理器被用于树莓派新款 Pico 2 SoC (RP2350) 中，引发了关于其设计、动机和技术细节的热烈讨论。

**核心亮点：双架构与生态系统**

网友们指出，RP2350 芯片同时集成了 ARM Cortex-M33 和 RISC-V Hazard3 核心，这本身就是一个有趣的设计。一个“有趣的事实”是，为了节省 ROM 空间，RP2350 的引导程序包含了一个为 RISC-V 设计的微型 ARM 模拟器 (`armulet`)，使其能为两种架构复用大部分启动代码。

这种双架构设计被认为有几个战略目的：
1.  **对冲 ARM 风险**：鉴于 ARM 未来的授权模式可能发生变化，集成 RISC-V 核心可以作为一种“B 计划”，降低对单一供应商的依赖。
2.  **构建生态**：以几乎零成本的方式进入并培育 RISC-V 生态系统，为偏好开源架构的开发者和客户提供选择。
3.  **谈判筹码**：在与 ARM 的授权谈判中，拥有一个可行的替代方案能成为有力的筹码。
4.  **产品灵活性**：RP2350 芯片设计了一个 OTP（一次性可编程）位，可以永久禁用 ARM 核心。这意味着树莓派未来甚至不需要重新流片，就能推出一个“纯 RISC-V”版本的芯片，以应对市场变化或成本压力。

**技术实现与局限**

讨论也深入到了技术层面：
*   **实现语言**：有用户注意到该核心是用纯 Verilog 而非 SystemVerilog 实现的。作者 `wren6991` 解释说，这是为了更好地兼容 Yosys 等开源工具进行形式化验证。
*   **性能与验证**：虽然双架构为直接比较 ARM 和 RISC-V 提供了可能，但用户也清醒地认识到，这种基准测试只能反映 Cortex-M33 和 Hazard3 这两款特定核心的性能，而非整个架构的优劣。同时，有人对其验证的完备性提出疑问，认为作为一个“附赠功能”，其验证级别可能未达到生产级芯片的最高标准。
*   **功能限制**：一个明显的限制是 Hazard3 核心不支持硬件浮点运算。
*   **硬件限制**：有用户幻想是否能让所有四个核心（2个ARM + 2个RISC-V）同时运行，但很快有人指出这是不可能的，因为总线结构上，每对 ARM+RISC-V 核心共享一个 AHB 端口，没有足够的端口支持四核并发。

总而言之，社区认为在 RP2350 中集成 Hazard3 核心是树莓派一个精明且深思熟虑的举动，它不仅为开发者提供了新的选择，也为公司在未来的技术和商业竞争中保留了极大的灵活性。

## “芯”火相传，思想碰撞

非常感谢你阅读这篇关于 Hazard3 的详细介绍！这不仅仅是一个处理器核，更是一个通往底层硬件世界的窗口。欢迎大家在这里分享你的看法和经验：

1.  **初见印象**：你对 Hazard3 的第一印象如何？3 级流水线的设计在性能、功耗和面积（PPA）之间做了怎样的权衡，你认为它适合哪些应用场景？
2.  **树莓派的选择**：树莓派在 RP2350 中采用了 Hazard3，你如何看待这个决定？这是否会加速 RISC-V 在嵌入式领域的普及？
3.  **动手实践**：有朋友尝试过文中的步骤，搭建环境并跑通 "Hello World" 吗？过程中有没有遇到什么坑，或者有什么技巧可以分享？
4.  **RISC-V 生态**：你是否使用过其他的 RISC-V 处理器核（如蜂鸟 E203, VexRiscv 等）？与它们相比，你觉得 Hazard3 有哪些独特之处？
5.  **未来畅想**：如果你要基于 Hazard3 构建一个自己的 SoC，你会添加哪些外设，想用它来做什么有趣的应用？ 有可能扩展成支持RVA23 Profile的CPU么？