[{"caption":"已知a=2’b10，b=3’b110，那么{a,b}＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">5’b10110<\/span>","analysis":"<b>解析：<\/b>  A、{a,b}是将a和b按照a在高位，b在低位的顺序进行位拼接，所以拼接后的结果为一个5比特变量，其值为5’b10110。"},{"caption":"已知a=3'b101，b=5'b11001，那么{b,a}＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">8’b11001101<\/span>","analysis":"<b>解析：<\/b>  C、{b,a}是将a和b按照b在高位，a在低位的顺序进行位拼接，所以拼接后的结果为一个8比特变量，其值为8’b11001101。"},{"caption":"已知a=4’b1010，b=4’b1100，那么&(a&b)＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">1’b0<\/span>","analysis":"<b>解析：<\/b>  C、令Z=a & b表示对a和b进行位与运算，将a和b的各位对应相与，结果为Z=4’b1000。&(Z) 表示对Z进行缩位与运算，即将Z的所有位相与，结果为1’b0"},{"caption":"下列语句中，不属于并行语句的是（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">case<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">语句<\/span>","analysis":"<b>解析：<\/b>  C、case语句是只能在过程语句中使用的高级语句，不属于并行语句。"},{"caption":"如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">该触发器对<\/span><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">CLK<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">信号的上升沿敏感。<\/span>","analysis":"<b>解析：<\/b>  C、always语句块中敏感信号列表为posedge CLK，即该触发器对CLK的上升沿敏感。"},{"caption":"随着EDA技术的不断完善与成熟，()设计方法更多的被应用于VerilogHDL设计当中。","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">自顶向下<\/span>","analysis":"<b>解析：<\/b>  C、电路图是传统设计方法中的基本输入形式，自底向上设计方法是传统设计方法，在EDA技术的辅助下，现代电路系统设计采用的是自顶向下的设计方法。"},{"caption":"对语句assignY=sel?A:B;进行逻辑综合，得到的硬件电路为()","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">数据选择器<\/span>","analysis":"<b>解析：<\/b>  B、在条件运算符cond_expr ? expr1 : expr2中，假如cond_expr为真(即值为1 )，选择expr1；假如cond_expr为假(值为0 )，选择expr2。，因此sel=0时，Y=B，sel=1时，Y=A，即该电路为数据选择器。"},{"caption":"下列VerilogHDL程序所描述电路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">三态门<\/span>","analysis":"<b>解析：<\/b>  A、在条件运算符cond_expr ? expr1 : expr2中，假如cond_expr为真(即值为1 )，选择expr1；假如cond_expr为假(值为0 )，选择expr2。，因此EN=0时，OUT=1’bz，表示输出为三态；EN=1时，OUT=IN，即该电路为三态门。"},{"caption":"下列VerilogHDL程序所描述电路功能是（）moduleShiftReg(Q,Din,CP,CLR_);inputDin;\/\/SerialDatainputsinputCP,CLR_;\/\/ClockandResetoutputreg[3:0]Q;\/\/Registeroutputalways@(posedgeCPornegedgeCLR_)if(!CLR_)Q<=4'b0000;elsebegin\/\/ShiftrightQ[0]<=Din;Q[3:1]<=Q[2:0];endendmodule","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">移位寄存器<\/span>","analysis":""},{"caption":"在模块中如果没有明确地说明输入、输出端口的数据类型，则其缺省值是位宽为1位的wire型变量。","answer":"correct","analysis":""},{"caption":"在串行语句块中，阻塞赋值语句按照它们在块中排列的顺序依次执行，即前一条语句没有完成赋值之前，后面的语句不可能被执行。","answer":"correct","analysis":""},{"caption":"下面是对两个8位二进制数的大小进行比较的程序，该程序正确吗？modulecomparator(AGTB,AEQB,ALTB,A,B);outputAGTB,AEQB,ALTB;input[7:0]A,B;alwaysif(A>B)AGTB<=1elseif((A<B)ALTB<=1elseAEQB;endmodule","answer":"wrong","analysis":"<b>解析：<\/b>程序包含以下几个错误：1. always语句缺少敏感信号列表；2. 在if=else语句的每一个分支都应该对AGTB、ALTB、AEQB进行赋值。3. AGTB、ALTB、AEQB应该定义为reg类型。"},{"caption":"下面是将输入的4位二进制数转换成为两个8421BCD码的程序，该程序正确吗？module_4bitBIN2bcd(Bin,BCD1,BCD0);input[3:0]Bin;outputreg[3:0]BCD1,BCD0;always@(Bin)begin{BCD1,BCD0}=8'h00;if(Bin<10)beginBCD1=4'h0;BCD0=Bin;endelsebeginBCD1=4'h1;BCD0=Bin-4'd10;endendendmodule","answer":"correct","analysis":""},{"caption":"下面是一个4位的双向移位寄存器程序，该程序正确吗？moduleUniversalShift(S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);inputS1,S0;\/\/SelectinputsinputDsl,Dsr;\/\/SerialDatainputsinputCP,CLR_;\/\/ClockandResetinput[3:0]Din;\/\/ParallelDatainputoutput[3:0]Q;\/\/Registeroutputreg[3:0]Q;always@(posedgeCPornegedgeCLR_)if(~CLR_)Q<=4'b0000;elsecase({S1,S0})2'b00:Q<=Q;\/\/Nochange2'b01:Q<={Dsr,Q[3:1]};\/\/Shiftright2'b10:Q<={Q[2:0],Dsl};\/\/Shiftleft2'b11:Q<=Din;\/\/Parallelloadinputendcaseendmodule","answer":"correct","analysis":""},{"caption":"非阻塞性赋值运算符为（）。","answer":"<=<br\/>","analysis":"<b>解析：<\/b>  B、阻塞性赋值运算符为=，非阻塞性赋值运算符为<=。"},{"caption":"非阻塞性赋值运算符为（）。","answer":"<=<br\/>","analysis":"<b>解析：<\/b>  D、阻塞性赋值运算符为=，非阻塞性赋值运算符为<=。"},{"caption":"在verilogHDL中，下列语句哪个不是循环语句？（）","answer":"casez","analysis":"<b>解析：<\/b>  C、casez语句是条件语句，不是循环语句"},{"caption":"已知a=2’b10，b=3’b110，那么{a,b}＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">5’b10110<\/span>","analysis":"<b>解析：<\/b>  C、{a,b}是将a和b按照a在高位，b在低位的顺序进行位拼接，所以拼接后的结果为一个5比特变量，其值为5’b10110。"},{"caption":"下列VerilogHDL程序所描述的电路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">D<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">触发器<\/span>","analysis":"<b>解析：<\/b>  A、在CLK的每个上升沿，将DATA信号的电平赋给Q，所以这段代码是描述D触发器功能的。"},{"caption":"如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">该触发器对<\/span><spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">CLK<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">信号的上升沿敏感。<\/span>","analysis":"<b>解析：<\/b>  B、always语句块中敏感信号列表为posedge CLK，即该触发器对CLK的上升沿敏感。"},{"caption":"下列VerilogHDL程序所描述的是一个计数器，该计数器的模是（）modulecount(CLK,OUT);inputCLK;outputreg[3:0]OUT;always@(negedgeCLK)beginif(OUT==4'd11)OUT<=0;elseOUT<=OUT+1;endendmodule","answer":"12","analysis":"<b>解析：<\/b>  B、在时钟信号CLK下降沿作用下，计数器进行加法计数，11之后的下一个状态为0，所以计数规律为01…101101…，即该计数器为模12计数器。"},{"caption":"在VerilogHDL中，下列标识符不正确的是()。","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">Real?<\/span>","analysis":"<b>解析：<\/b>  B、标识符通常由英文字母、数字、$符和下划线组成，并且规定标识符必须以英文字母或下划线开始，不能以数字或$符开头。标识符有大、小写之分。"},{"caption":"下列VerilogHDL程序所描述电路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">三态门<\/span>","analysis":"<b>解析：<\/b>  B、在条件运算符cond_expr ? expr1 : expr2中，假如cond_expr为真(即值为1 )，选择expr1；假如cond_expr为假(值为0 )，选择expr2。，因此EN=0时，OUT=1’bz，表示输出为三态；EN=1时，OUT=IN，即该电路为三态门。"},{"caption":"下列VerilogHDL程序所描述电路功能是（）moduleDataflow(A,En,Y);input[2:0]A;\/\/输入端口声明inputEn;\/\/输入端口声明output[7:0]Y;\/\/输出端口声明assignY[0]=~(En&~A[2]&~A[1]&~A[0]);assignY[1]=~(En&~A[2]&~A[1]&A[0]);assignY[2]=~(En&~A[2]&A[1]&~A[0]);assignY[3]=~(En&~A[2]&A[1]&A[0]);assignY[4]=~(En&A[2]&~A[1]&~A[0]);assignY[5]=~(En&A[2]&~A[1]&A[0]);assignY[6]=~(En&A[2]&A[1]&~A[0]);assignY[7]=~(En&A[2]&A[1]&A[0]);endmodule","answer":"<spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">3\/8<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">线译码器<\/span>","analysis":""},{"caption":"有限状态机FSM分为组合和时序两种类型。","answer":"wrong","analysis":"<b>解析：<\/b>有限状态机FSM分为Mearly型，Moore型。"},{"caption":"VerilogHDL程序模块是以module开始，以endmodule结尾的。","answer":"correct","analysis":""},{"caption":"下面是用过程赋值语句为异或门和与门建模写的一段程序，该程序正确吗？moduleGate(X1,X2,Y,Overflow);\/\/designblockinputX1,X2;outputY,Overflow;initialbegin#10Y=X1^X2;overflow=X1&&X2;end;endmodule;","answer":"wrong","analysis":"<b>解析：<\/b>Y和overflow应该被定义为reg类型。initial语句不能被综合，因此应该采用always语句建模。end, endmodule后面不应该有分号。"},{"caption":"阻塞性赋值运算符为（）。","answer":"=<br\/>","analysis":"<b>解析：<\/b>  C、阻塞性赋值运算符为=，非阻塞性赋值运算符为<=。"},{"caption":"在verilogHDL中，下列语句哪个不是循环语句？（）","answer":"casez","analysis":"<b>解析：<\/b>  A、casez语句是条件语句，不是循环语句"},{"caption":"已知a=2’b10，b=3’b110，那么{a,b}＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">5’b10110<\/span>","analysis":"<b>解析：<\/b>  D、{a,b}是将a和b按照a在高位，b在低位的顺序进行位拼接，所以拼接后的结果为一个5比特变量，其值为5’b10110。"},{"caption":"已知a=4’b1010，b=4’b1100，那么a&b＝（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">4’b1000<\/span>","analysis":"<b>解析：<\/b>  A、a & b表示对a和b进行位与运算，将a和b的各位对应相与，结果为4’b1000。"},{"caption":"下列语句中，不属于并行语句的是（）","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">case<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">语句<\/span>","analysis":"<b>解析：<\/b>  B、case语句是只能在过程语句中使用的高级语句，不属于并行语句。"},{"caption":"下列VerilogHDL程序所描述的电路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule","answer":"<spanstyle=\"font-size:16px;font-family:'Calibri','sans-serif';\">D<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">触发器<\/span>","analysis":"<b>解析：<\/b>  C、在CLK的每个上升沿，将DATA信号的电平赋给Q，所以这段代码是描述D触发器功能的。"},{"caption":"在语句assignY=sel?0:1;中，当sel=0时，Y的值为()","answer":"1","analysis":"<b>解析：<\/b>  D、在条件运算符cond_expr ? expr1 : expr2中，假如cond_expr为真(即值为1 )，选择expr1；假如cond_expr为假(值为0 )，选择expr2。，因此sel=0时，Y=1。"},{"caption":"在连续赋值语句中被赋值的变量应该定义为哪种数据类型()","answer":"wire<br\/>","analysis":"<b>解析：<\/b>  C、在关键词assign引导的连续赋值语句中被赋值的变量只能是wire类型。reg和time类型均属于寄存器类型，寄存器类型的变量不能在连续赋值语句中被赋值。"},{"caption":"相等运算符（＝＝）与全等运算符（＝＝＝）的用法一样，没有任何区别。","answer":"wrong","analysis":"<b>解析：<\/b>\"==\"要求参与比较的两个操作数必须诸位相等，其结果才为1。如果操作数存在x和z，则结果为0。\"===\"可以比较含有x和z的操作数。"},{"caption":"在verilogHDL中，下列语句哪个不是条件语句？（）","answer":"repeat","analysis":"<b>解析：<\/b>  A、repeat语句是循环语句，不是条件语句"}]