TimeQuest Timing Analyzer report for MEMORY_CONTROL
Thu Apr 18 14:25:23 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_MC_clk'
 13. Slow 1200mV 85C Model Hold: 'i_MC_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_MC_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_MC_clk'
 27. Slow 1200mV 0C Model Hold: 'i_MC_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_MC_clk'
 40. Fast 1200mV 0C Model Hold: 'i_MC_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; MEMORY_CONTROL                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_MC_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_MC_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 455.37 MHz ; 250.0 MHz       ; i_MC_clk   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; i_MC_clk ; -1.196 ; -54.252         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; i_MC_clk ; 0.344 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_MC_clk ; -3.000 ; -63.000                       ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_MC_clk'                                                                                   ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.196 ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 2.120      ;
; -1.146 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.256      ; 2.397      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.063 ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.313      ;
; -1.053 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.321      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -1.029 ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.311      ;
; -0.987 ; r_MEM_state[1] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.256      ; 2.238      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.955 ; r_MEM_state[1] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.205      ;
; -0.918 ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.196      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.071     ; 1.823      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.899 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.287      ; 2.181      ;
; -0.898 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.273      ; 2.166      ;
; -0.887 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 2.140      ;
; -0.887 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 2.140      ;
; -0.887 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 2.140      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.817 ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 2.080      ;
; -0.765 ; r_MEM_state[0] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.043      ;
; -0.765 ; r_MEM_state[0] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.043      ;
; -0.765 ; r_MEM_state[0] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.043      ;
; -0.765 ; r_MEM_state[0] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.283      ; 2.043      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.746 ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.296      ; 2.037      ;
; -0.730 ; r_MEM_state[1] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 1.983      ;
; -0.730 ; r_MEM_state[1] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 1.983      ;
; -0.730 ; r_MEM_state[1] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.258      ; 1.983      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
; -0.662 ; r_MEM_state[1] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.268      ; 1.925      ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_MC_clk'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; o_MC_I2c_write_enable~reg0  ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; o_MC_GPIO_write_enable~reg0 ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; o_MC_RAM_write_enable~reg0  ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; o_MC_CU_ready~reg0          ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; r_MEM_state[0]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; r_MEM_state[1]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.580      ;
; 0.440 ; r_MEM_state[1]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 0.995      ;
; 0.441 ; r_MEM_state[1]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 0.996      ;
; 0.444 ; r_MEM_state[1]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 0.999      ;
; 0.540 ; r_MEM_state[0]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 1.095      ;
; 0.563 ; r_MEM_state[0]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.782      ;
; 0.758 ; r_MEM_state[1]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 0.977      ;
; 0.782 ; r_MEM_state[1]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 1.001      ;
; 0.806 ; r_MEM_state[0]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 1.361      ;
; 0.827 ; r_MEM_state[0]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.062      ; 1.046      ;
; 1.167 ; r_MEM_state[0]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.398      ; 1.722      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.259 ; r_MEM_state[1]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.852      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.331 ; r_MEM_state[1]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 1.894      ;
; 1.398 ; r_MEM_state[1]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 1.951      ;
; 1.398 ; r_MEM_state[1]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 1.951      ;
; 1.398 ; r_MEM_state[1]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 1.951      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.405 ; r_MEM_state[0]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.436      ; 1.998      ;
; 1.440 ; r_MEM_state[0]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.019      ;
; 1.440 ; r_MEM_state[0]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.019      ;
; 1.440 ; r_MEM_state[0]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.019      ;
; 1.440 ; r_MEM_state[0]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.019      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.461 ; r_MEM_state[0]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.406      ; 2.024      ;
; 1.524 ; r_MEM_state[0]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 2.077      ;
; 1.524 ; r_MEM_state[0]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 2.077      ;
; 1.524 ; r_MEM_state[0]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.396      ; 2.077      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[8]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[9]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[11]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[12]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.536 ; r_MEM_state[1]              ; o_MC_RAM_address[13]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.119      ;
; 1.556 ; r_MEM_state[1]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.135      ;
; 1.556 ; r_MEM_state[1]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.135      ;
; 1.556 ; r_MEM_state[1]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.135      ;
; 1.556 ; r_MEM_state[1]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.422      ; 2.135      ;
; 1.559 ; r_MEM_state[1]              ; o_MC_RAM_address[10]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.411      ; 2.127      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.600 ; r_MEM_state[1]              ; o_MC_MUX_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.393      ; 2.150      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.618 ; r_MEM_state[0]              ; o_MC_GPIO_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.053      ; 1.828      ;
; 1.633 ; r_MEM_state[1]              ; o_MC_I2C_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.394      ; 2.184      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
; 1.661 ; r_MEM_state[0]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.426      ; 2.244      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_MC_clk'                                                          ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_CU_ready~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_CU_ready~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0       ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 3.122  ; 3.720  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 2.481  ; 2.958  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 2.658  ; 3.144  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 2.920  ; 3.470  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 3.122  ; 3.720  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 2.782  ; 3.230  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 2.968  ; 3.511  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 0.680  ; 0.925  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 2.370  ; 2.866  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 3.101  ; 3.632  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 2.849  ; 3.378  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.977  ; 3.545  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 3.044  ; 3.627  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 2.359  ; 2.862  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 2.501  ; 2.900  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 3.101  ; 3.632  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 2.790  ; 3.261  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 2.990  ; 3.575  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.804  ; 2.349  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.797  ; 2.349  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 1.691  ; 2.177  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.379  ; 1.791  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.697  ; 2.209  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.593  ; 2.081  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; -0.160 ; -0.123 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.804  ; 2.333  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 1.737  ; 2.277  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 4.076  ; 4.532  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.475  ; 1.944  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.396  ; 1.880  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.292  ; 1.755  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.869  ; 2.378  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.457  ; 1.913  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.549  ; 2.042  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.535  ; 2.032  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.653  ; 2.172  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.759  ; 2.248  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.568  ; 2.040  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.493  ; 1.942  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 1.165  ; 1.622  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 1.196  ; 1.662  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.517 ; -0.385 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 4.076  ; 4.532  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 3.315  ; 3.824  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 2.179  ; 2.686  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; -0.017 ; 0.134  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.926  ; 2.388  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.536  ; 1.922  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; -0.015 ; 0.132  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.220 ; -0.083 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.790  ; 2.198  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 2.158  ; 2.656  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 2.179  ; 2.686  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 3.927  ; 4.432  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 1.928  ; 2.349  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.319 ; -0.552 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -2.044 ; -2.497 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -2.211 ; -2.676 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -2.462 ; -2.990 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -2.635 ; -3.180 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -2.273 ; -2.685 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -2.509 ; -3.028 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -0.319 ; -0.552 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.935 ; -2.409 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; -1.925 ; -2.405 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -2.393 ; -2.898 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -2.505 ; -3.032 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -2.566 ; -3.114 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.925 ; -2.405 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -2.067 ; -2.444 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; -2.621 ; -3.118 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -2.339 ; -2.788 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -2.514 ; -3.063 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.473  ; 0.431  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -1.398 ; -1.935 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -1.295 ; -1.769 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -1.000 ; -1.401 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -1.301 ; -1.800 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -1.200 ; -1.676 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.473  ; 0.431  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -1.404 ; -1.920 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -1.339 ; -1.865 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 0.827  ; 0.705  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -1.036 ; -1.463 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.727 ; -1.162 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.854 ; -1.297 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -1.221 ; -1.698 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -1.057 ; -1.492 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -1.145 ; -1.616 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -1.131 ; -1.606 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -1.257 ; -1.763 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -1.358 ; -1.835 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -1.175 ; -1.636 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -1.105 ; -1.543 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.776 ; -1.212 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.807 ; -1.251 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 0.827  ; 0.705  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -1.588 ; -2.068 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -1.645 ; -2.143 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 0.740  ; 0.608  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.740  ; 0.608  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -1.402 ; -1.831 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.803 ; -1.198 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.734  ; 0.597  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 0.662  ; 0.540  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -1.002 ; -1.396 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -1.328 ; -1.822 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -1.167 ; -1.664 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -2.011 ; -2.510 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -1.533 ; -1.939 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 5.779 ; 5.800 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 7.762 ; 7.932 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 7.762 ; 7.932 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 6.233 ; 6.278 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 6.529 ; 6.583 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 5.879 ; 5.884 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 7.299 ; 7.473 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 5.836 ; 5.868 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 5.818 ; 5.837 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 7.002 ; 7.150 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 5.718 ; 5.719 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 6.101 ; 6.139 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 7.299 ; 7.473 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 6.061 ; 6.094 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 6.388 ; 6.437 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 6.550 ; 6.597 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 6.957 ; 7.034 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 6.534 ; 6.600 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 6.840 ; 6.883 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 6.957 ; 7.034 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 6.633 ; 6.661 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 7.037 ; 7.029 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 6.673 ; 6.705 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 6.604 ; 6.616 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 6.072 ; 6.087 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 7.037 ; 7.029 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 6.101 ; 6.118 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 6.386 ; 6.416 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 6.369 ; 6.381 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 6.509 ; 6.572 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 6.757 ; 6.894 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 7.495 ; 7.581 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 6.231 ; 6.260 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 7.495 ; 7.581 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 6.860 ; 6.922 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 6.779 ; 6.852 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 6.143 ; 6.149 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 6.566 ; 6.586 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 6.526 ; 6.593 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 5.975 ; 6.030 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 7.099 ; 7.120 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 6.601 ; 6.610 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 6.403 ; 6.383 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 6.155 ; 6.170 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 6.844 ; 6.920 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 6.165 ; 6.165 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 6.446 ; 6.463 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 7.099 ; 7.120 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 6.410 ; 6.487 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 6.597 ; 6.625 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 6.632 ; 6.602 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 6.090 ; 6.086 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 6.572 ; 6.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 6.155 ; 6.162 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 6.729 ; 6.757 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 7.665 ; 7.768 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 6.625 ; 6.651 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 6.551 ; 6.604 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 6.263 ; 6.274 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 6.449 ; 6.477 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 6.686 ; 6.732 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 6.541 ; 6.533 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 6.281 ; 6.282 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 7.665 ; 7.768 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 6.524 ; 6.546 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 5.651 ; 5.669 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 5.746 ; 5.748 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 7.605 ; 7.771 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 6.086 ; 6.127 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 6.370 ; 6.419 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 5.746 ; 5.748 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 5.594 ; 5.593 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 5.711 ; 5.741 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 5.693 ; 5.711 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 6.878 ; 7.024 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 5.594 ; 5.593 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 5.966 ; 6.001 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 7.164 ; 7.335 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 5.927 ; 5.958 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 6.241 ; 6.288 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 6.396 ; 6.440 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 6.374 ; 6.436 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 6.374 ; 6.436 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 6.667 ; 6.707 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 6.781 ; 6.853 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 6.471 ; 6.495 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 5.931 ; 5.944 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 6.508 ; 6.537 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 6.445 ; 6.455 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 5.931 ; 5.944 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 6.858 ; 6.848 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 5.959 ; 5.974 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 6.238 ; 6.267 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 6.222 ; 6.234 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 6.357 ; 6.417 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 6.595 ; 6.726 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 5.839 ; 5.889 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 6.084 ; 6.109 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 7.297 ; 7.378 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 6.687 ; 6.745 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 6.609 ; 6.678 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 6.005 ; 6.011 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 6.405 ; 6.422 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 6.373 ; 6.437 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 5.839 ; 5.889 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 5.949 ; 5.944 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 6.439 ; 6.446 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 6.249 ; 6.227 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 6.012 ; 6.023 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 6.679 ; 6.750 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 6.020 ; 6.018 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 6.297 ; 6.312 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 6.917 ; 6.935 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 6.262 ; 6.335 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 6.435 ; 6.460 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 6.469 ; 6.439 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 5.949 ; 5.944 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 6.411 ; 6.421 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 6.011 ; 6.016 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 6.568 ; 6.595 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 6.120 ; 6.130 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 6.462 ; 6.485 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 6.390 ; 6.439 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 6.120 ; 6.131 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 6.296 ; 6.321 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 6.527 ; 6.570 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 6.380 ; 6.371 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 6.131 ; 6.130 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 7.512 ; 7.613 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 6.364 ; 6.384 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 501.5 MHz ; 250.0 MHz       ; i_MC_clk   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; i_MC_clk ; -0.994 ; -43.509        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_MC_clk ; 0.299 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_MC_clk ; -3.000 ; -63.000                      ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_MC_clk'                                                                                    ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.994 ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.924      ;
; -0.922 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 2.144      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.888 ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 2.112      ;
; -0.846 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.244      ; 2.085      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.843 ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 2.093      ;
; -0.809 ; r_MEM_state[1] ; o_MC_I2C_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 2.031      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.748 ; r_MEM_state[1] ; o_MC_MUX_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.229      ; 1.972      ;
; -0.738 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.244      ; 1.977      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.735 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.255      ; 1.985      ;
; -0.728 ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.975      ;
; -0.728 ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.975      ;
; -0.728 ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.975      ;
; -0.728 ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.975      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.065     ; 1.649      ;
; -0.699 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.921      ;
; -0.699 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.921      ;
; -0.699 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.921      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.643 ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.874      ;
; -0.610 ; r_MEM_state[0] ; o_MC_GPIO_address[0]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.857      ;
; -0.610 ; r_MEM_state[0] ; o_MC_GPIO_address[1]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.857      ;
; -0.610 ; r_MEM_state[0] ; o_MC_GPIO_address[2]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.857      ;
; -0.610 ; r_MEM_state[0] ; o_MC_GPIO_address[3]~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.252      ; 1.857      ;
; -0.585 ; r_MEM_state[1] ; o_MC_I2C_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.807      ;
; -0.585 ; r_MEM_state[1] ; o_MC_I2C_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.807      ;
; -0.585 ; r_MEM_state[1] ; o_MC_I2C_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.227      ; 1.807      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.578 ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.263      ; 1.836      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
; -0.520 ; r_MEM_state[1] ; o_MC_I2C_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.236      ; 1.751      ;
+--------+----------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_MC_clk'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; o_MC_I2c_write_enable~reg0  ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; o_MC_GPIO_write_enable~reg0 ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; o_MC_RAM_write_enable~reg0  ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; o_MC_CU_ready~reg0          ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; r_MEM_state[0]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; r_MEM_state[1]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.519      ;
; 0.408 ; r_MEM_state[1]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 0.906      ;
; 0.408 ; r_MEM_state[1]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 0.906      ;
; 0.409 ; r_MEM_state[1]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 0.907      ;
; 0.499 ; r_MEM_state[0]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 0.997      ;
; 0.512 ; r_MEM_state[0]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.712      ;
; 0.688 ; r_MEM_state[1]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.888      ;
; 0.707 ; r_MEM_state[1]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.907      ;
; 0.727 ; r_MEM_state[0]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 1.225      ;
; 0.749 ; r_MEM_state[0]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.056      ; 0.949      ;
; 1.037 ; r_MEM_state[0]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.354      ; 1.535      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.143 ; r_MEM_state[1]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.675      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.207 ; r_MEM_state[1]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.711      ;
; 1.266 ; r_MEM_state[1]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.760      ;
; 1.266 ; r_MEM_state[1]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.760      ;
; 1.266 ; r_MEM_state[1]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.760      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.283 ; r_MEM_state[0]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.388      ; 1.815      ;
; 1.302 ; r_MEM_state[0]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.822      ;
; 1.302 ; r_MEM_state[0]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.822      ;
; 1.302 ; r_MEM_state[0]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.822      ;
; 1.302 ; r_MEM_state[0]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.822      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.336 ; r_MEM_state[0]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.360      ; 1.840      ;
; 1.374 ; r_MEM_state[0]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.868      ;
; 1.374 ; r_MEM_state[0]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.868      ;
; 1.374 ; r_MEM_state[0]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.868      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[8]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[9]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[11]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[12]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.385 ; r_MEM_state[1]              ; o_MC_RAM_address[13]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 1.908      ;
; 1.400 ; r_MEM_state[1]              ; o_MC_RAM_address[10]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.368      ; 1.912      ;
; 1.404 ; r_MEM_state[1]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.924      ;
; 1.404 ; r_MEM_state[1]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.924      ;
; 1.404 ; r_MEM_state[1]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.924      ;
; 1.404 ; r_MEM_state[1]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.376      ; 1.924      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.472 ; r_MEM_state[1]              ; o_MC_MUX_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.352      ; 1.968      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.477 ; r_MEM_state[0]              ; o_MC_GPIO_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.047      ; 1.668      ;
; 1.480 ; r_MEM_state[1]              ; o_MC_I2C_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.350      ; 1.974      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
; 1.493 ; r_MEM_state[0]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.379      ; 2.016      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'                                                           ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_CU_ready~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]              ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_CU_ready~reg0          ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; r_MEM_state[0]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; r_MEM_state[1]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0       ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 2.762  ; 3.210  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 2.184  ; 2.515  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 2.331  ; 2.685  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 2.589  ; 2.986  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 2.762  ; 3.210  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 2.464  ; 2.779  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 2.621  ; 3.012  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 0.657  ; 0.868  ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 2.069  ; 2.436  ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 2.750  ; 3.109  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 2.518  ; 2.888  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.638  ; 3.032  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 2.702  ; 3.109  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 2.066  ; 2.432  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 2.213  ; 2.486  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 2.750  ; 3.109  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 2.458  ; 2.793  ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 2.650  ; 3.051  ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.552  ; 1.993  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.550  ; 1.993  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 1.445  ; 1.849  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.161  ; 1.500  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.453  ; 1.878  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.357  ; 1.762  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; -0.115 ; -0.042 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.552  ; 1.979  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 1.492  ; 1.941  ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 3.554  ; 4.015  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.251  ; 1.627  ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.171  ; 1.577  ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.086  ; 1.464  ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.619  ; 2.025  ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.235  ; 1.599  ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.326  ; 1.713  ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.305  ; 1.699  ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.420  ; 1.839  ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.506  ; 1.912  ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.343  ; 1.719  ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.275  ; 1.631  ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 0.971  ; 1.333  ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 0.998  ; 1.367  ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.437 ; -0.286 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 3.554  ; 4.015  ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 2.928  ; 3.305  ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.889  ; 2.295  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.010  ; 0.192  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.667  ; 2.018  ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.302  ; 1.607  ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.010  ; 0.189  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.184 ; -0.016 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.532  ; 1.870  ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 1.878  ; 2.266  ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.889  ; 2.295  ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 3.504  ; 3.841  ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 1.654  ; 2.013  ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.331 ; -0.537 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -1.796 ; -2.114 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -1.936 ; -2.275 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -2.184 ; -2.565 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -2.328 ; -2.741 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -2.009 ; -2.299 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -2.214 ; -2.589 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -0.331 ; -0.537 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.683 ; -2.037 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; -1.681 ; -2.034 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -2.113 ; -2.469 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -2.217 ; -2.586 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -2.276 ; -2.661 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.681 ; -2.034 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -1.827 ; -2.089 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; -2.321 ; -2.659 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -2.058 ; -2.382 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -2.225 ; -2.604 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.397  ; 0.320  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -1.197 ; -1.629 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -1.096 ; -1.490 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -0.828 ; -1.157 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -1.104 ; -1.517 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -1.012 ; -1.406 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.397  ; 0.320  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -1.199 ; -1.615 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -1.142 ; -1.578 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 0.717  ; 0.570  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.859 ; -1.198 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.583 ; -0.935 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.697 ; -1.068 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -1.033 ; -1.427 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -0.882 ; -1.232 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.970 ; -1.342 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.949 ; -1.328 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -1.071 ; -1.479 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -1.153 ; -1.549 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -0.997 ; -1.364 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.932 ; -1.279 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.628 ; -0.977 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.655 ; -1.009 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 0.717  ; 0.570  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -1.353 ; -1.745 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -1.402 ; -1.814 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 0.651  ; 0.478  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.651  ; 0.478  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -1.213 ; -1.529 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.652 ; -0.973 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.645  ; 0.466  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 0.583  ; 0.422  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -0.833 ; -1.157 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -1.132 ; -1.532 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -0.987 ; -1.388 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -1.737 ; -2.138 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -1.305 ; -1.645 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 5.481 ; 5.447 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 7.408 ; 7.535 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 7.408 ; 7.535 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 5.893 ; 5.889 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 6.165 ; 6.161 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 5.561 ; 5.523 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 6.989 ; 7.100 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 5.550 ; 5.539 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 5.532 ; 5.529 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 6.717 ; 6.819 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 5.432 ; 5.391 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 5.791 ; 5.795 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 6.989 ; 7.100 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 5.755 ; 5.740 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 6.055 ; 6.049 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 6.184 ; 6.178 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 6.566 ; 6.556 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 6.166 ; 6.192 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 6.464 ; 6.416 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 6.566 ; 6.556 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 6.272 ; 6.215 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 6.639 ; 6.551 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 6.301 ; 6.259 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 6.238 ; 6.194 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 5.738 ; 5.698 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 6.639 ; 6.551 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 5.761 ; 5.724 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 6.042 ; 6.019 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 6.029 ; 6.006 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 6.153 ; 6.154 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 6.383 ; 6.465 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 7.060 ; 7.072 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 5.893 ; 5.884 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 7.060 ; 7.072 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 6.475 ; 6.475 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 6.396 ; 6.393 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 5.825 ; 5.789 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 6.207 ; 6.164 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 6.193 ; 6.190 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 5.654 ; 5.658 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 6.720 ; 6.644 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 6.236 ; 6.167 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 6.039 ; 5.987 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 5.828 ; 5.783 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 6.468 ; 6.477 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 5.832 ; 5.796 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 6.097 ; 6.075 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 6.720 ; 6.644 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 6.066 ; 6.091 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 6.225 ; 6.193 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 6.264 ; 6.189 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 5.763 ; 5.713 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 6.203 ; 6.146 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 5.829 ; 5.801 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 6.357 ; 6.338 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 7.308 ; 7.374 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 6.260 ; 6.206 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 6.180 ; 6.181 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 5.924 ; 5.899 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 6.100 ; 6.077 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 6.322 ; 6.315 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 6.173 ; 6.101 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 5.938 ; 5.878 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 7.308 ; 7.374 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 6.158 ; 6.118 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 5.365 ; 5.330 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 5.441 ; 5.403 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 7.267 ; 7.392 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 5.760 ; 5.755 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 6.022 ; 6.016 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 5.441 ; 5.403 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 5.320 ; 5.279 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 5.436 ; 5.426 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 5.419 ; 5.416 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 6.605 ; 6.707 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 5.320 ; 5.279 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 5.668 ; 5.671 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 6.867 ; 6.978 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 5.633 ; 5.618 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 5.922 ; 5.915 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 6.045 ; 6.040 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 6.024 ; 6.047 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 6.024 ; 6.047 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 6.309 ; 6.260 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 6.408 ; 6.396 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 6.126 ; 6.069 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 5.612 ; 5.572 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 6.151 ; 6.109 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 6.095 ; 6.051 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 5.612 ; 5.572 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 6.477 ; 6.390 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 5.634 ; 5.596 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 5.909 ; 5.887 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 5.897 ; 5.875 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 6.016 ; 6.016 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 6.237 ; 6.315 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 5.532 ; 5.534 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 5.761 ; 5.750 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 6.881 ; 6.891 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 6.319 ; 6.317 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 6.244 ; 6.238 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 5.701 ; 5.667 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 6.062 ; 6.019 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 6.055 ; 6.052 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 5.532 ; 5.534 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 5.637 ; 5.587 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 6.091 ; 6.022 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 5.901 ; 5.849 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 5.699 ; 5.654 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 6.320 ; 6.328 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 5.703 ; 5.666 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 5.963 ; 5.942 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 6.555 ; 6.480 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 5.933 ; 5.957 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 6.079 ; 6.047 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 6.117 ; 6.044 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 5.637 ; 5.587 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 6.058 ; 6.002 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 5.700 ; 5.671 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 6.213 ; 6.195 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 5.797 ; 5.743 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 6.112 ; 6.059 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 6.036 ; 6.035 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 5.797 ; 5.772 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 5.963 ; 5.939 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 6.179 ; 6.172 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 6.029 ; 5.958 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 5.803 ; 5.743 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 7.171 ; 7.237 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 6.014 ; 5.974 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; i_MC_clk ; -0.240 ; -6.178         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_MC_clk ; 0.179 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_MC_clk ; -3.000 ; -67.517                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_MC_clk'                                                                                     ;
+--------+----------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.240 ; r_MEM_state[1] ; o_MC_GPIO_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.185      ;
; -0.225 ; r_MEM_state[0] ; o_MC_I2C_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.134      ; 1.346      ;
; -0.174 ; r_MEM_state[0] ; o_MC_RAM_address[10]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.141      ; 1.302      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.154 ; r_MEM_state[0] ; o_MC_MUX_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.277      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[4]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[5]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[6]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[7]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[8]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[9]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[11]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[12]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.144 ; r_MEM_state[0] ; o_MC_RAM_address[13]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.283      ;
; -0.139 ; r_MEM_state[1] ; o_MC_I2C_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.134      ; 1.260      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.116 ; r_MEM_state[1] ; o_MC_MUX_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.239      ;
; -0.104 ; r_MEM_state[1] ; o_MC_GPIO_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.238      ;
; -0.104 ; r_MEM_state[1] ; o_MC_GPIO_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.238      ;
; -0.104 ; r_MEM_state[1] ; o_MC_GPIO_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.238      ;
; -0.104 ; r_MEM_state[1] ; o_MC_GPIO_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.238      ;
; -0.088 ; r_MEM_state[1] ; o_MC_RAM_address[10]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.141      ; 1.216      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[0]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[1]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[2]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[3]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[4]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[5]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[6]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.081 ; r_MEM_state[0] ; o_MC_GPIO_data[7]~reg0     ; i_MC_clk     ; i_MC_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[4]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[5]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[6]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[7]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[8]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[9]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[11]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[12]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.058 ; r_MEM_state[1] ; o_MC_RAM_address[13]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.152      ; 1.197      ;
; -0.057 ; r_MEM_state[0] ; o_MC_I2C_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.180      ;
; -0.057 ; r_MEM_state[0] ; o_MC_I2C_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.180      ;
; -0.057 ; r_MEM_state[0] ; o_MC_I2C_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.180      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.021 ; r_MEM_state[0] ; o_MC_I2C_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.150      ;
; -0.013 ; r_MEM_state[0] ; o_MC_GPIO_address[0]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.147      ;
; -0.013 ; r_MEM_state[0] ; o_MC_GPIO_address[1]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.147      ;
; -0.013 ; r_MEM_state[0] ; o_MC_GPIO_address[2]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.147      ;
; -0.013 ; r_MEM_state[0] ; o_MC_GPIO_address[3]~reg0  ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.147      ; 1.147      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.020  ; r_MEM_state[0] ; o_MC_RAM_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.157      ; 1.124      ;
; 0.029  ; r_MEM_state[1] ; o_MC_I2C_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.094      ;
; 0.029  ; r_MEM_state[1] ; o_MC_I2C_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.094      ;
; 0.029  ; r_MEM_state[1] ; o_MC_I2C_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.136      ; 1.094      ;
; 0.064  ; r_MEM_state[0] ; o_MC_RAM_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.137      ; 1.060      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
; 0.100  ; r_MEM_state[1] ; o_MC_I2C_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 1.000        ; 0.142      ; 1.029      ;
+--------+----------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_MC_clk'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; o_MC_I2c_write_enable~reg0  ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; o_MC_GPIO_write_enable~reg0 ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; o_MC_RAM_write_enable~reg0  ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; o_MC_CU_ready~reg0          ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; r_MEM_state[0]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; r_MEM_state[1]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.314      ;
; 0.232 ; r_MEM_state[1]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.533      ;
; 0.232 ; r_MEM_state[1]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.533      ;
; 0.233 ; r_MEM_state[1]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.534      ;
; 0.279 ; r_MEM_state[0]              ; o_MC_GPIO_write_enable~reg0 ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.580      ;
; 0.293 ; r_MEM_state[0]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.413      ;
; 0.405 ; r_MEM_state[1]              ; o_MC_CU_ready~reg0          ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.525      ;
; 0.414 ; r_MEM_state[1]              ; r_MEM_state[0]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.534      ;
; 0.423 ; r_MEM_state[0]              ; o_MC_I2c_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.724      ;
; 0.436 ; r_MEM_state[0]              ; r_MEM_state[1]              ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.036      ; 0.556      ;
; 0.607 ; r_MEM_state[0]              ; o_MC_RAM_write_enable~reg0  ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.217      ; 0.908      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.698 ; r_MEM_state[1]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.019      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.739 ; r_MEM_state[1]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.045      ;
; 0.740 ; r_MEM_state[1]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.040      ;
; 0.740 ; r_MEM_state[1]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.040      ;
; 0.740 ; r_MEM_state[1]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.040      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.746 ; r_MEM_state[0]              ; o_MC_RAM_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.237      ; 1.067      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.775 ; r_MEM_state[0]              ; o_MC_I2C_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.222      ; 1.081      ;
; 0.786 ; r_MEM_state[0]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.097      ;
; 0.786 ; r_MEM_state[0]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.097      ;
; 0.786 ; r_MEM_state[0]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.097      ;
; 0.786 ; r_MEM_state[0]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.097      ;
; 0.809 ; r_MEM_state[0]              ; o_MC_I2C_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.109      ;
; 0.809 ; r_MEM_state[0]              ; o_MC_I2C_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.109      ;
; 0.809 ; r_MEM_state[0]              ; o_MC_I2C_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.109      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[7]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[8]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[9]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[11]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[12]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.825 ; r_MEM_state[1]              ; o_MC_RAM_address[13]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.141      ;
; 0.849 ; r_MEM_state[1]              ; o_MC_RAM_address[10]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.221      ; 1.154      ;
; 0.853 ; r_MEM_state[1]              ; o_MC_GPIO_address[0]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.164      ;
; 0.853 ; r_MEM_state[1]              ; o_MC_GPIO_address[1]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.164      ;
; 0.853 ; r_MEM_state[1]              ; o_MC_GPIO_address[2]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.164      ;
; 0.853 ; r_MEM_state[1]              ; o_MC_GPIO_address[3]~reg0   ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.227      ; 1.164      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[0]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[1]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[2]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[3]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[4]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[5]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[6]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.862 ; r_MEM_state[0]              ; o_MC_GPIO_data[7]~reg0      ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.030      ; 0.976      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[0]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[1]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[2]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[3]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[4]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[5]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[6]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.865 ; r_MEM_state[1]              ; o_MC_MUX_data[7]~reg0       ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.216      ; 1.165      ;
; 0.888 ; r_MEM_state[1]              ; o_MC_I2C_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.213      ; 1.185      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[0]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[1]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[2]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[3]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[4]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[5]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
; 0.894 ; r_MEM_state[0]              ; o_MC_RAM_address[6]~reg0    ; i_MC_clk     ; i_MC_clk    ; 0.000        ; 0.232      ; 1.210      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_MC_clk'                                                           ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_MC_clk ; Rise       ; i_MC_clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_CU_ready~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_data[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_MUX_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; o_MC_RAM_write_enable~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_MC_clk ; Rise       ; r_MEM_state[1]              ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[0]~reg0   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[1]~reg0   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[2]~reg0   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_address[3]~reg0   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[0]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[11]~reg0   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[12]~reg0   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[13]~reg0   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[1]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[2]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[3]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[4]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[5]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[6]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[7]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[8]~reg0    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[9]~reg0    ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_address[10]~reg0   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[0]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[1]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[2]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[3]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[4]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[5]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[6]~reg0       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_RAM_data[7]~reg0       ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_address[0]~reg0    ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[0]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[1]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[2]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[3]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[4]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[5]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[6]~reg0       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2C_data[7]~reg0       ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_GPIO_write_enable~reg0 ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_I2c_write_enable~reg0  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[0]~reg0       ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; i_MC_clk ; Rise       ; o_MC_MUX_data[1]~reg0       ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------------+------------+--------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+-------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 1.792  ; 2.550 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 1.413  ; 2.073 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 1.506  ; 2.178 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 1.660  ; 2.392 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 1.792  ; 2.550 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 1.517  ; 2.210 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 1.683  ; 2.414 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 0.387  ; 0.825 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 1.343  ; 2.011 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 1.762  ; 2.491 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 1.612  ; 2.322 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 1.686  ; 2.424 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 1.741  ; 2.491 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 1.339  ; 2.009 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 1.350  ; 2.018 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 1.762  ; 2.484 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 1.568  ; 2.265 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 1.705  ; 2.447 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.036  ; 1.704 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.036  ; 1.704 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 0.937  ; 1.593 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 0.750  ; 1.330 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 0.966  ; 1.602 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 0.887  ; 1.522 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; -0.033 ; 0.190 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.033  ; 1.692 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 0.990  ; 1.646 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 2.329  ; 2.884 ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 0.827  ; 1.454 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 0.797  ; 1.398 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 0.731  ; 1.360 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.060  ; 1.709 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 0.831  ; 1.450 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 0.883  ; 1.536 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 0.874  ; 1.518 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 0.937  ; 1.591 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 0.989  ; 1.633 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 0.887  ; 1.497 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 0.846  ; 1.429 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 0.659  ; 1.265 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 0.684  ; 1.295 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.265 ; 0.051 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 2.329  ; 2.884 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 1.826  ; 2.540 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 1.225  ; 1.911 ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.007  ; 0.308 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.082  ; 1.698 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 0.828  ; 1.408 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.019  ; 0.321 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.112 ; 0.204 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 0.977  ; 1.570 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 1.218  ; 1.895 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 1.225  ; 1.911 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 2.156  ; 2.905 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 1.086  ; 1.691 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.186 ; -0.614 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -1.166 ; -1.809 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -1.256 ; -1.909 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -1.405 ; -2.115 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -1.518 ; -2.237 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -1.231 ; -1.898 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -1.426 ; -2.136 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -0.186 ; -0.614 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.099 ; -1.749 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; -1.097 ; -1.747 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -1.357 ; -2.048 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.422 ; -2.126 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -1.475 ; -2.194 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.097 ; -1.747 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -1.105 ; -1.757 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; -1.495 ; -2.188 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -1.317 ; -1.994 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -1.439 ; -2.152 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.214  ; -0.016 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -0.810 ; -1.467 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -0.715 ; -1.359 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -0.534 ; -1.108 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -0.742 ; -1.368 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -0.666 ; -1.290 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.214  ; -0.016 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -0.807 ; -1.455 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -0.765 ; -1.410 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 0.440  ; 0.128  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.593 ; -1.189 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.406 ; -0.999 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.491 ; -1.096 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -0.683 ; -1.299 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -0.607 ; -1.210 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.658 ; -1.293 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.648 ; -1.275 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -0.715 ; -1.357 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -0.764 ; -1.397 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -0.667 ; -1.267 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.628 ; -1.202 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.442 ; -1.033 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.466 ; -1.061 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 0.440  ; 0.128  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -0.887 ; -1.536 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -0.905 ; -1.573 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 0.416  ; 0.116  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.416  ; 0.116  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.787 ; -1.407 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.435 ; -1.003 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.399  ; 0.098  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 0.362  ; 0.067  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -0.550 ; -1.123 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -0.755 ; -1.400 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -0.673 ; -1.320 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -1.103 ; -1.781 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -0.855 ; -1.458 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 3.428 ; 3.500 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 4.748 ; 4.972 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 4.748 ; 4.972 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 3.657 ; 3.760 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 3.842 ; 3.975 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 3.436 ; 3.504 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 4.484 ; 4.714 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 3.502 ; 3.568 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 3.495 ; 3.564 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 4.296 ; 4.504 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 3.369 ; 3.468 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 3.663 ; 3.760 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 4.484 ; 4.714 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 3.637 ; 3.716 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 3.840 ; 3.945 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 3.874 ; 3.968 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 4.067 ; 4.223 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 3.855 ; 3.989 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 4.005 ; 4.123 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 4.067 ; 4.223 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 3.884 ; 4.006 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 4.093 ; 4.251 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 3.883 ; 4.018 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 3.879 ; 4.010 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 3.581 ; 3.651 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 4.093 ; 4.251 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 3.600 ; 3.671 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 3.799 ; 3.884 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 3.793 ; 3.871 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 3.892 ; 3.973 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 4.036 ; 4.172 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 4.412 ; 4.633 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 3.666 ; 3.777 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 4.412 ; 4.633 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 4.018 ; 4.151 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 3.962 ; 4.110 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 3.650 ; 3.708 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 3.838 ; 3.974 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 3.893 ; 3.997 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 3.541 ; 3.627 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 4.153 ; 4.318 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 3.874 ; 3.980 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 3.725 ; 3.805 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 3.625 ; 3.700 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 4.045 ; 4.161 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 3.620 ; 3.701 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 3.837 ; 3.911 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 4.153 ; 4.318 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 3.813 ; 3.914 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 3.870 ; 3.978 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 3.887 ; 4.010 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 3.565 ; 3.636 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 3.865 ; 3.954 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 3.619 ; 3.700 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 3.999 ; 4.084 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 4.672 ; 4.858 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 3.893 ; 4.006 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 3.831 ; 3.961 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 3.720 ; 3.788 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 3.795 ; 3.909 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 4.000 ; 4.087 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 3.835 ; 3.928 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 3.679 ; 3.759 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 4.672 ; 4.858 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 3.804 ; 3.941 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 3.353 ; 3.422 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 3.359 ; 3.424 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 4.656 ; 4.876 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 3.572 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 3.750 ; 3.877 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 3.359 ; 3.424 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 3.297 ; 3.393 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 3.430 ; 3.492 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 3.423 ; 3.489 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 4.225 ; 4.429 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 3.297 ; 3.393 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 3.584 ; 3.677 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 4.405 ; 4.631 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 3.559 ; 3.634 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 3.754 ; 3.854 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 3.786 ; 3.875 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 3.763 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 3.763 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 3.905 ; 4.018 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 3.966 ; 4.115 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 3.790 ; 3.907 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 3.499 ; 3.566 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 3.788 ; 3.917 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 3.787 ; 3.913 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 3.499 ; 3.566 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 3.990 ; 4.141 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 3.517 ; 3.585 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 3.714 ; 3.795 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 3.708 ; 3.782 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 3.803 ; 3.881 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 3.941 ; 4.072 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 3.461 ; 3.543 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 3.580 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 4.296 ; 4.508 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 3.918 ; 4.046 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 3.864 ; 4.006 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 3.571 ; 3.626 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 3.745 ; 3.875 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 3.804 ; 3.903 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 3.461 ; 3.543 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 3.484 ; 3.552 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 3.780 ; 3.882 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 3.637 ; 3.714 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 3.542 ; 3.613 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 3.950 ; 4.062 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 3.536 ; 3.614 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 3.751 ; 3.822 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 4.048 ; 4.206 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 3.728 ; 3.824 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 3.776 ; 3.880 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 3.793 ; 3.911 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 3.484 ; 3.552 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 3.772 ; 3.856 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 3.536 ; 3.614 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 3.907 ; 3.988 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 3.593 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 3.798 ; 3.907 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 3.740 ; 3.864 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 3.639 ; 3.704 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 3.707 ; 3.818 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 3.908 ; 3.991 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 3.743 ; 3.832 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 3.593 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 4.585 ; 4.767 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 3.713 ; 3.843 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.196  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  i_MC_clk        ; -1.196  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -54.252 ; 0.0   ; 0.0      ; 0.0     ; -67.517             ;
;  i_MC_clk        ; -54.252 ; 0.000 ; N/A      ; N/A     ; -67.517             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------------+------------+--------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+-------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; 3.122  ; 3.720 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; 2.481  ; 2.958 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; 2.658  ; 3.144 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; 2.920  ; 3.470 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; 3.122  ; 3.720 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; 2.782  ; 3.230 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; 2.968  ; 3.511 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; 0.680  ; 0.925 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; 2.370  ; 2.866 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; 3.101  ; 3.632 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; 2.849  ; 3.378 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; 2.977  ; 3.545 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; 3.044  ; 3.627 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; 2.359  ; 2.862 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; 2.501  ; 2.900 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; 3.101  ; 3.632 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; 2.790  ; 3.261 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; 2.990  ; 3.575 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 1.804  ; 2.349 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; 1.797  ; 2.349 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; 1.691  ; 2.177 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; 1.379  ; 1.791 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; 1.697  ; 2.209 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; 1.593  ; 2.081 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; -0.033 ; 0.190 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; 1.804  ; 2.333 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; 1.737  ; 2.277 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 4.076  ; 4.532 ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; 1.475  ; 1.944 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; 1.396  ; 1.880 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; 1.292  ; 1.755 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; 1.869  ; 2.378 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; 1.457  ; 1.913 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; 1.549  ; 2.042 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; 1.535  ; 2.032 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; 1.653  ; 2.172 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; 1.759  ; 2.248 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; 1.568  ; 2.040 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; 1.493  ; 1.942 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; 1.165  ; 1.622 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; 1.196  ; 1.662 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; -0.265 ; 0.051 ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; 4.076  ; 4.532 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; 3.315  ; 3.824 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 2.179  ; 2.686 ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.010  ; 0.308 ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; 1.926  ; 2.388 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; 1.536  ; 1.922 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.019  ; 0.321 ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; -0.112 ; 0.204 ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; 1.790  ; 2.198 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; 2.158  ; 2.656 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; 2.179  ; 2.686 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; 3.927  ; 4.432 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; 1.928  ; 2.349 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_MC_GPIO_data[*]  ; i_MC_clk   ; -0.186 ; -0.537 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[0] ; i_MC_clk   ; -1.166 ; -1.809 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[1] ; i_MC_clk   ; -1.256 ; -1.909 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[2] ; i_MC_clk   ; -1.405 ; -2.115 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[3] ; i_MC_clk   ; -1.518 ; -2.237 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[4] ; i_MC_clk   ; -1.231 ; -1.898 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[5] ; i_MC_clk   ; -1.426 ; -2.136 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[6] ; i_MC_clk   ; -0.186 ; -0.537 ; Rise       ; i_MC_clk        ;
;  i_MC_GPIO_data[7] ; i_MC_clk   ; -1.099 ; -1.749 ; Rise       ; i_MC_clk        ;
; i_MC_I2C_data[*]   ; i_MC_clk   ; -1.097 ; -1.747 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[0]  ; i_MC_clk   ; -1.357 ; -2.048 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[1]  ; i_MC_clk   ; -1.422 ; -2.126 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[2]  ; i_MC_clk   ; -1.475 ; -2.194 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[3]  ; i_MC_clk   ; -1.097 ; -1.747 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[4]  ; i_MC_clk   ; -1.105 ; -1.757 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[5]  ; i_MC_clk   ; -1.495 ; -2.188 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[6]  ; i_MC_clk   ; -1.317 ; -1.994 ; Rise       ; i_MC_clk        ;
;  i_MC_I2C_data[7]  ; i_MC_clk   ; -1.439 ; -2.152 ; Rise       ; i_MC_clk        ;
; i_MC_RAM_data[*]   ; i_MC_clk   ; 0.473  ; 0.431  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[0]  ; i_MC_clk   ; -0.810 ; -1.467 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[1]  ; i_MC_clk   ; -0.715 ; -1.359 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[2]  ; i_MC_clk   ; -0.534 ; -1.108 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[3]  ; i_MC_clk   ; -0.742 ; -1.368 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[4]  ; i_MC_clk   ; -0.666 ; -1.290 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[5]  ; i_MC_clk   ; 0.473  ; 0.431  ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[6]  ; i_MC_clk   ; -0.807 ; -1.455 ; Rise       ; i_MC_clk        ;
;  i_MC_RAM_data[7]  ; i_MC_clk   ; -0.765 ; -1.410 ; Rise       ; i_MC_clk        ;
; i_MC_address[*]    ; i_MC_clk   ; 0.827  ; 0.705  ; Rise       ; i_MC_clk        ;
;  i_MC_address[0]   ; i_MC_clk   ; -0.593 ; -1.189 ; Rise       ; i_MC_clk        ;
;  i_MC_address[1]   ; i_MC_clk   ; -0.406 ; -0.935 ; Rise       ; i_MC_clk        ;
;  i_MC_address[2]   ; i_MC_clk   ; -0.491 ; -1.068 ; Rise       ; i_MC_clk        ;
;  i_MC_address[3]   ; i_MC_clk   ; -0.683 ; -1.299 ; Rise       ; i_MC_clk        ;
;  i_MC_address[4]   ; i_MC_clk   ; -0.607 ; -1.210 ; Rise       ; i_MC_clk        ;
;  i_MC_address[5]   ; i_MC_clk   ; -0.658 ; -1.293 ; Rise       ; i_MC_clk        ;
;  i_MC_address[6]   ; i_MC_clk   ; -0.648 ; -1.275 ; Rise       ; i_MC_clk        ;
;  i_MC_address[7]   ; i_MC_clk   ; -0.715 ; -1.357 ; Rise       ; i_MC_clk        ;
;  i_MC_address[8]   ; i_MC_clk   ; -0.764 ; -1.397 ; Rise       ; i_MC_clk        ;
;  i_MC_address[9]   ; i_MC_clk   ; -0.667 ; -1.267 ; Rise       ; i_MC_clk        ;
;  i_MC_address[10]  ; i_MC_clk   ; -0.628 ; -1.202 ; Rise       ; i_MC_clk        ;
;  i_MC_address[11]  ; i_MC_clk   ; -0.442 ; -0.977 ; Rise       ; i_MC_clk        ;
;  i_MC_address[12]  ; i_MC_clk   ; -0.466 ; -1.009 ; Rise       ; i_MC_clk        ;
;  i_MC_address[13]  ; i_MC_clk   ; 0.827  ; 0.705  ; Rise       ; i_MC_clk        ;
;  i_MC_address[14]  ; i_MC_clk   ; -0.887 ; -1.536 ; Rise       ; i_MC_clk        ;
;  i_MC_address[15]  ; i_MC_clk   ; -0.905 ; -1.573 ; Rise       ; i_MC_clk        ;
; i_MC_data[*]       ; i_MC_clk   ; 0.740  ; 0.608  ; Rise       ; i_MC_clk        ;
;  i_MC_data[0]      ; i_MC_clk   ; 0.740  ; 0.608  ; Rise       ; i_MC_clk        ;
;  i_MC_data[1]      ; i_MC_clk   ; -0.787 ; -1.407 ; Rise       ; i_MC_clk        ;
;  i_MC_data[2]      ; i_MC_clk   ; -0.435 ; -0.973 ; Rise       ; i_MC_clk        ;
;  i_MC_data[3]      ; i_MC_clk   ; 0.734  ; 0.597  ; Rise       ; i_MC_clk        ;
;  i_MC_data[4]      ; i_MC_clk   ; 0.662  ; 0.540  ; Rise       ; i_MC_clk        ;
;  i_MC_data[5]      ; i_MC_clk   ; -0.550 ; -1.123 ; Rise       ; i_MC_clk        ;
;  i_MC_data[6]      ; i_MC_clk   ; -0.755 ; -1.400 ; Rise       ; i_MC_clk        ;
;  i_MC_data[7]      ; i_MC_clk   ; -0.673 ; -1.320 ; Rise       ; i_MC_clk        ;
; i_MC_enable        ; i_MC_clk   ; -1.103 ; -1.781 ; Rise       ; i_MC_clk        ;
; i_MC_write_enable  ; i_MC_clk   ; -0.855 ; -1.458 ; Rise       ; i_MC_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 5.779 ; 5.800 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 7.762 ; 7.932 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 7.762 ; 7.932 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 6.233 ; 6.278 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 6.529 ; 6.583 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 5.879 ; 5.884 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 7.299 ; 7.473 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 5.836 ; 5.868 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 5.818 ; 5.837 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 7.002 ; 7.150 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 5.718 ; 5.719 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 6.101 ; 6.139 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 7.299 ; 7.473 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 6.061 ; 6.094 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 6.388 ; 6.437 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 6.550 ; 6.597 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 6.957 ; 7.034 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 6.534 ; 6.600 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 6.840 ; 6.883 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 6.957 ; 7.034 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 6.633 ; 6.661 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 7.037 ; 7.029 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 6.673 ; 6.705 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 6.604 ; 6.616 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 6.072 ; 6.087 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 7.037 ; 7.029 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 6.101 ; 6.118 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 6.386 ; 6.416 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 6.369 ; 6.381 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 6.509 ; 6.572 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 6.757 ; 6.894 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 7.495 ; 7.581 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 6.231 ; 6.260 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 7.495 ; 7.581 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 6.860 ; 6.922 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 6.779 ; 6.852 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 6.143 ; 6.149 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 6.566 ; 6.586 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 6.526 ; 6.593 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 5.975 ; 6.030 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 7.099 ; 7.120 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 6.601 ; 6.610 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 6.403 ; 6.383 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 6.155 ; 6.170 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 6.844 ; 6.920 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 6.165 ; 6.165 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 6.446 ; 6.463 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 7.099 ; 7.120 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 6.410 ; 6.487 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 6.597 ; 6.625 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 6.632 ; 6.602 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 6.090 ; 6.086 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 6.572 ; 6.585 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 6.155 ; 6.162 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 6.729 ; 6.757 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 7.665 ; 7.768 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 6.625 ; 6.651 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 6.551 ; 6.604 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 6.263 ; 6.274 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 6.449 ; 6.477 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 6.686 ; 6.732 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 6.541 ; 6.533 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 6.281 ; 6.282 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 7.665 ; 7.768 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 6.524 ; 6.546 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; o_MC_CU_ready          ; i_MC_clk   ; 3.353 ; 3.422 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_address[*]   ; i_MC_clk   ; 3.359 ; 3.424 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[0]  ; i_MC_clk   ; 4.656 ; 4.876 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[1]  ; i_MC_clk   ; 3.572 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[2]  ; i_MC_clk   ; 3.750 ; 3.877 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_address[3]  ; i_MC_clk   ; 3.359 ; 3.424 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_data[*]      ; i_MC_clk   ; 3.297 ; 3.393 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[0]     ; i_MC_clk   ; 3.430 ; 3.492 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[1]     ; i_MC_clk   ; 3.423 ; 3.489 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[2]     ; i_MC_clk   ; 4.225 ; 4.429 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[3]     ; i_MC_clk   ; 3.297 ; 3.393 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[4]     ; i_MC_clk   ; 3.584 ; 3.677 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[5]     ; i_MC_clk   ; 4.405 ; 4.631 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[6]     ; i_MC_clk   ; 3.559 ; 3.634 ; Rise       ; i_MC_clk        ;
;  o_MC_GPIO_data[7]     ; i_MC_clk   ; 3.754 ; 3.854 ; Rise       ; i_MC_clk        ;
; o_MC_GPIO_write_enable ; i_MC_clk   ; 3.786 ; 3.875 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_address[*]    ; i_MC_clk   ; 3.763 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[0]   ; i_MC_clk   ; 3.763 ; 3.891 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[1]   ; i_MC_clk   ; 3.905 ; 4.018 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[2]   ; i_MC_clk   ; 3.966 ; 4.115 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_address[3]   ; i_MC_clk   ; 3.790 ; 3.907 ; Rise       ; i_MC_clk        ;
; o_MC_I2C_data[*]       ; i_MC_clk   ; 3.499 ; 3.566 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[0]      ; i_MC_clk   ; 3.788 ; 3.917 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[1]      ; i_MC_clk   ; 3.787 ; 3.913 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[2]      ; i_MC_clk   ; 3.499 ; 3.566 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[3]      ; i_MC_clk   ; 3.990 ; 4.141 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[4]      ; i_MC_clk   ; 3.517 ; 3.585 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[5]      ; i_MC_clk   ; 3.714 ; 3.795 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[6]      ; i_MC_clk   ; 3.708 ; 3.782 ; Rise       ; i_MC_clk        ;
;  o_MC_I2C_data[7]      ; i_MC_clk   ; 3.803 ; 3.881 ; Rise       ; i_MC_clk        ;
; o_MC_I2c_write_enable  ; i_MC_clk   ; 3.941 ; 4.072 ; Rise       ; i_MC_clk        ;
; o_MC_MUX_data[*]       ; i_MC_clk   ; 3.461 ; 3.543 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[0]      ; i_MC_clk   ; 3.580 ; 3.686 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[1]      ; i_MC_clk   ; 4.296 ; 4.508 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[2]      ; i_MC_clk   ; 3.918 ; 4.046 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[3]      ; i_MC_clk   ; 3.864 ; 4.006 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[4]      ; i_MC_clk   ; 3.571 ; 3.626 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[5]      ; i_MC_clk   ; 3.745 ; 3.875 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[6]      ; i_MC_clk   ; 3.804 ; 3.903 ; Rise       ; i_MC_clk        ;
;  o_MC_MUX_data[7]      ; i_MC_clk   ; 3.461 ; 3.543 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_address[*]    ; i_MC_clk   ; 3.484 ; 3.552 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[0]   ; i_MC_clk   ; 3.780 ; 3.882 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[1]   ; i_MC_clk   ; 3.637 ; 3.714 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[2]   ; i_MC_clk   ; 3.542 ; 3.613 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[3]   ; i_MC_clk   ; 3.950 ; 4.062 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[4]   ; i_MC_clk   ; 3.536 ; 3.614 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[5]   ; i_MC_clk   ; 3.751 ; 3.822 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[6]   ; i_MC_clk   ; 4.048 ; 4.206 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[7]   ; i_MC_clk   ; 3.728 ; 3.824 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[8]   ; i_MC_clk   ; 3.776 ; 3.880 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[9]   ; i_MC_clk   ; 3.793 ; 3.911 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[10]  ; i_MC_clk   ; 3.484 ; 3.552 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[11]  ; i_MC_clk   ; 3.772 ; 3.856 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[12]  ; i_MC_clk   ; 3.536 ; 3.614 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_address[13]  ; i_MC_clk   ; 3.907 ; 3.988 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_data[*]       ; i_MC_clk   ; 3.593 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[0]      ; i_MC_clk   ; 3.798 ; 3.907 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[1]      ; i_MC_clk   ; 3.740 ; 3.864 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[2]      ; i_MC_clk   ; 3.639 ; 3.704 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[3]      ; i_MC_clk   ; 3.707 ; 3.818 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[4]      ; i_MC_clk   ; 3.908 ; 3.991 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[5]      ; i_MC_clk   ; 3.743 ; 3.832 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[6]      ; i_MC_clk   ; 3.593 ; 3.670 ; Rise       ; i_MC_clk        ;
;  o_MC_RAM_data[7]      ; i_MC_clk   ; 4.585 ; 4.767 ; Rise       ; i_MC_clk        ;
; o_MC_RAM_write_enable  ; i_MC_clk   ; 3.713 ; 3.843 ; Rise       ; i_MC_clk        ;
+------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_MC_MUX_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_MUX_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_CU_ready          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_address[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_RAM_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2c_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_MC_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_enable             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_RAM_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_address[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_data[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_write_enable       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_MC_MUX_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_CU_ready          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_MC_RAM_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2c_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_MC_MUX_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_MUX_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_MUX_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_MUX_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_CU_ready          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_address[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_address[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_RAM_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_RAM_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_RAM_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2c_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_MC_clk   ; i_MC_clk ; 127      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_MC_clk   ; i_MC_clk ; 127      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 246   ; 246  ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu Apr 18 14:25:21 2019
Info: Command: quartus_sta MEMORY_CONTROL -c MEMORY_CONTROL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MEMORY_CONTROL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_MC_clk i_MC_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.196             -54.252 i_MC_clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.000 i_MC_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.994
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.994             -43.509 i_MC_clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.000 i_MC_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.240
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.240              -6.178 i_MC_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 i_MC_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.517 i_MC_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4635 megabytes
    Info: Processing ended: Thu Apr 18 14:25:23 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


