

================================================================
== Vitis HLS Report for 'Matrix_Vector_Activate_Stream_Batch'
================================================================
* Date:           Fri Nov  8 14:16:45 2024

* Version:        2022.2 (Build 3670227 on Oct 13 2022)
* Project:        project_MVAU_hls_4
* Solution:       sol1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  8.175 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   246072|   246072|  2.461 ms|  2.461 ms|  246072|  246072|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |                    |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip  |          |
        |      Loop Name     |   min   |   max   |  Latency |  achieved |   target  |  Count | Pipelined|
        +--------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |- VITIS_LOOP_249_1  |   246070|   246070|         8|          1|          1|  246064|  yes(flp)|
        +--------------------+---------+---------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|   24|       -|      -|    -|
|Expression       |        -|    -|       0|   1062|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    0|       0|    733|    -|
|Memory           |        0|    -|     344|    149|    -|
|Multiplexer      |        -|    -|       -|    252|    -|
|Register         |        -|    -|    3105|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   24|    3449|   2196|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   10|       3|      4|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+-------------------+---------+----+---+-----+-----+
    |        Instance       |       Module      | BRAM_18K| DSP| FF| LUT | URAM|
    +-----------------------+-------------------+---------+----+---+-----+-----+
    |mul_8s_3ns_11_1_1_U2   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U3   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U4   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U5   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U6   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U7   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U8   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U9   |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U10  |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U11  |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U12  |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mul_8s_3ns_11_1_1_U13  |mul_8s_3ns_11_1_1  |        0|   0|  0|   41|    0|
    |mux_566_27_1_1_U1      |mux_566_27_1_1     |        0|   0|  0|  241|    0|
    +-----------------------+-------------------+---------+----+---+-----+-----+
    |Total                  |                   |        0|   0|  0|  733|    0|
    +-----------------------+-------------------+---------+----+---+-----+-----+

    * DSP: 
    +----------------------------------+------------------------------+--------------+
    |             Instance             |            Module            |  Expression  |
    +----------------------------------+------------------------------+--------------+
    |mac_muladd_8s_3ns_11s_12_4_1_U14  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U15  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U16  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U17  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U18  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U19  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U20  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U21  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U22  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U23  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U24  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_11s_12_4_1_U25  |mac_muladd_8s_3ns_11s_12_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U26  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U27  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U28  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U29  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U30  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U31  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U32  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_12s_13_4_1_U33  |mac_muladd_8s_3ns_12s_13_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_18s_18_4_1_U34  |mac_muladd_8s_3ns_18s_18_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_18s_18_4_1_U35  |mac_muladd_8s_3ns_18s_18_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_18s_18_4_1_U36  |mac_muladd_8s_3ns_18s_18_4_1  |  i0 + i1 * i2|
    |mac_muladd_8s_3ns_18s_18_4_1_U37  |mac_muladd_8s_3ns_18s_18_4_1  |  i0 + i1 * i2|
    +----------------------------------+------------------------------+--------------+

    * Memory: 
    +--------------------+------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |       Memory       |                              Module                              | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +--------------------+------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |p_ZL7threshs_0_0_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_0_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_0_1_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_1_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_0_2_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_2_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_0_3_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_3_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_0_4_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_4_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_0_5_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_5_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_0_6_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_0_6_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_1_0_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_0_ROM_AUTO_1R  |        0|  11|   5|    0|    26|   11|     1|          286|
    |p_ZL7threshs_1_1_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_1_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_1_2_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_2_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_1_3_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_3_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_1_4_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_4_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_1_5_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_5_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_1_6_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_1_6_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_2_0_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_0_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_2_1_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_1_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_2_2_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_2_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_2_3_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_3_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_2_4_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_4_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_2_5_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_5_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_2_6_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_2_6_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_3_0_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_0_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_3_1_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_1_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_3_2_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_2_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_3_3_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_3_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_3_4_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_4_ROM_AUTO_1R  |        0|  12|   5|    0|    26|   12|     1|          312|
    |p_ZL7threshs_3_5_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_5_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    |p_ZL7threshs_3_6_U  |Matrix_Vector_Activate_Stream_Batch_p_ZL7threshs_3_6_ROM_AUTO_1R  |        0|  13|   6|    0|    26|   13|     1|          338|
    +--------------------+------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total               |                                                                  |        0| 344| 149|    0|   728|  344|    28|         8944|
    +--------------------+------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |accu_V_10_fu_2702_p2              |         +|   0|  0|  18|          18|          18|
    |accu_V_11_fu_2719_p2              |         +|   0|  0|  18|          18|          18|
    |accu_V_8_fu_2668_p2               |         +|   0|  0|  18|          18|          18|
    |accu_V_9_fu_2685_p2               |         +|   0|  0|  18|          18|          18|
    |add_ln840_12_fu_2677_p2           |         +|   0|  0|  18|          18|          18|
    |add_ln840_16_fu_2596_p2           |         +|   0|  0|  17|          14|          14|
    |add_ln840_21_fu_2694_p2           |         +|   0|  0|  18|          18|          18|
    |add_ln840_25_fu_2608_p2           |         +|   0|  0|  17|          14|          14|
    |add_ln840_30_fu_2711_p2           |         +|   0|  0|  18|          18|          18|
    |add_ln840_34_fu_2620_p2           |         +|   0|  0|  17|          14|          14|
    |add_ln840_36_fu_2871_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_37_fu_2877_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_38_fu_2887_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_39_fu_2897_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_3_fu_2660_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln840_40_fu_2907_p2           |         +|   0|  0|   4|           3|           3|
    |add_ln840_42_fu_3045_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_43_fu_3051_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_44_fu_3061_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_45_fu_3071_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_46_fu_3081_p2           |         +|   0|  0|   4|           3|           3|
    |add_ln840_48_fu_3219_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_49_fu_3225_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_50_fu_3235_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_51_fu_3245_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_52_fu_3255_p2           |         +|   0|  0|   4|           3|           3|
    |add_ln840_54_fu_3393_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_55_fu_3399_p2           |         +|   0|  0|   2|           2|           2|
    |add_ln840_56_fu_3409_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_57_fu_3419_p2           |         +|   0|  0|  10|           2|           2|
    |add_ln840_58_fu_3429_p2           |         +|   0|  0|   4|           3|           3|
    |add_ln840_7_fu_2584_p2            |         +|   0|  0|  17|          14|          14|
    |i_2_fu_1170_p2                    |         +|   0|  0|  25|          18|           1|
    |nf_fu_2137_p2                     |         +|   0|  0|  39|          32|           1|
    |result_V_1_fu_2913_p2             |         +|   0|  0|   4|           3|           3|
    |result_V_3_fu_3087_p2             |         +|   0|  0|   4|           3|           3|
    |result_V_5_fu_3261_p2             |         +|   0|  0|   4|           3|           3|
    |result_V_7_fu_3435_p2             |         +|   0|  0|   4|           3|           3|
    |sf_2_fu_2120_p2                   |         +|   0|  0|  39|          32|           1|
    |ap_block_state8_io                |       and|   0|  0|   2|           1|           1|
    |ap_condition_3096                 |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op151_read_state1    |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op823_write_state8   |       and|   0|  0|   2|           1|           1|
    |icmp_ln1039_10_fu_2976_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_11_fu_2994_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_12_fu_3012_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_13_fu_3030_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_14_fu_3096_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_15_fu_3114_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_16_fu_3132_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_17_fu_3150_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_18_fu_3168_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_19_fu_3186_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_1_fu_2766_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_20_fu_3204_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_21_fu_3270_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_22_fu_3288_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_23_fu_3306_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_24_fu_3324_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_25_fu_3342_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_26_fu_3360_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_27_fu_3378_p2         |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_2_fu_2784_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_3_fu_2802_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_4_fu_2820_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_5_fu_2838_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_6_fu_2856_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_7_fu_2922_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_8_fu_2940_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_9_fu_2958_p2          |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln1039_fu_2748_p2            |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln249_fu_1164_p2             |      icmp|   0|  0|  13|          18|          15|
    |icmp_ln253_fu_1176_p2             |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln272_fu_1760_p2             |      icmp|   0|  0|  18|          32|           1|
    |icmp_ln290_fu_2126_p2             |      icmp|   0|  0|  18|          32|           6|
    |icmp_ln302_fu_2143_p2             |      icmp|   0|  0|  18|          32|           5|
    |ap_block_state1_pp0_stage0_iter0  |        or|   0|  0|   2|           1|           1|
    |grp_fu_3630_p2                    |    select|   0|  0|  18|           1|           1|
    |grp_fu_3639_p2                    |    select|   0|  0|  18|           1|           1|
    |grp_fu_3648_p2                    |    select|   0|  0|  18|           1|           1|
    |grp_fu_3657_p2                    |    select|   0|  0|  18|           1|           1|
    |nf_3_fu_2149_p3                   |    select|   0|  0|  32|           1|           1|
    |result_V_2_fu_2927_p2             |       xor|   0|  0|   2|           1|           2|
    |result_V_4_fu_3101_p2             |       xor|   0|  0|   2|           1|           2|
    |result_V_6_fu_3275_p2             |       xor|   0|  0|   2|           1|           2|
    |result_V_fu_2753_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_10_fu_2999_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_11_fu_3017_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_12_fu_3035_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_14_fu_3119_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_15_fu_3137_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_16_fu_3155_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_17_fu_3173_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_18_fu_3191_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_19_fu_3209_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_1_fu_2789_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_21_fu_3293_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_22_fu_3311_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_23_fu_3329_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_24_fu_3347_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_25_fu_3365_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_26_fu_3383_p2          |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_2_fu_2807_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_3_fu_2825_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_4_fu_2843_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_5_fu_2861_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_7_fu_2945_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_8_fu_2963_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_9_fu_2981_p2           |       xor|   0|  0|   2|           1|           2|
    |xor_ln1039_fu_2771_p2             |       xor|   0|  0|   2|           1|           2|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0|1062|        1026|         857|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------+----+-----------+-----+-----------+
    |                  Name                  | LUT| Input Size| Bits| Total Bits|
    +----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_iter1_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter2_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter3_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter4_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter5_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter6_fsm                         |  14|          3|    2|          6|
    |ap_NS_iter7_fsm                         |  14|          3|    2|          6|
    |ap_done_int                             |   9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter7_reg        |   9|          2|    1|          2|
    |ap_phi_reg_pp0_iter1_inElem_1_reg_1021  |  14|          3|   27|         81|
    |ap_sig_allocacmp_accu_V_1_load          |   9|          2|   18|         36|
    |ap_sig_allocacmp_accu_V_2_load          |   9|          2|   18|         36|
    |ap_sig_allocacmp_accu_V_3_load          |   9|          2|   18|         36|
    |ap_sig_allocacmp_accu_V_load            |   9|          2|   18|         36|
    |ap_sig_allocacmp_i_1                    |   9|          2|   18|         36|
    |ap_sig_allocacmp_nf_2                   |   9|          2|   32|         64|
    |ap_sig_allocacmp_sf_1                   |   9|          2|   32|         64|
    |i_fu_390                                |   9|          2|   18|         36|
    |in0_V_TDATA_blk_n                       |   9|          2|    1|          2|
    |nf_1_fu_634                             |   9|          2|   32|         64|
    |out_V_TDATA_blk_n                       |   9|          2|    1|          2|
    |sf_fu_386                               |  14|          3|   32|         96|
    |weights_V_TDATA_blk_n                   |   9|          2|    1|          2|
    +----------------------------------------+----+-----------+-----+-----------+
    |Total                                   | 252|         55|  282|        637|
    +----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------+----+----+-----+-----------+
    |                  Name                  | FF | LUT| Bits| Const Bits|
    +----------------------------------------+----+----+-----+-----------+
    |accu_V_10_reg_4862                      |  18|   0|   18|          0|
    |accu_V_11_reg_4873                      |  18|   0|   18|          0|
    |accu_V_1_fu_398                         |  18|   0|   18|          0|
    |accu_V_2_fu_402                         |  18|   0|   18|          0|
    |accu_V_3_fu_406                         |  18|   0|   18|          0|
    |accu_V_8_reg_4840                       |  18|   0|   18|          0|
    |accu_V_9_reg_4851                       |  18|   0|   18|          0|
    |accu_V_fu_394                           |  18|   0|   18|          0|
    |add_ln840_11_reg_4670                   |  13|   0|   13|          0|
    |add_ln840_13_reg_4600                   |  12|   0|   12|          0|
    |add_ln840_16_reg_4675                   |  14|   0|   14|          0|
    |add_ln840_20_reg_4680                   |  13|   0|   13|          0|
    |add_ln840_22_reg_4615                   |  12|   0|   12|          0|
    |add_ln840_25_reg_4685                   |  14|   0|   14|          0|
    |add_ln840_29_reg_4690                   |  13|   0|   13|          0|
    |add_ln840_2_reg_4660                    |  13|   0|   13|          0|
    |add_ln840_31_reg_4630                   |  12|   0|   12|          0|
    |add_ln840_34_reg_4695                   |  14|   0|   14|          0|
    |add_ln840_4_reg_4585                    |  12|   0|   12|          0|
    |add_ln840_7_reg_4665                    |  14|   0|   14|          0|
    |ap_CS_iter0_fsm                         |   1|   0|    1|          0|
    |ap_CS_iter1_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter2_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter3_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter4_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter5_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter6_fsm                         |   2|   0|    2|          0|
    |ap_CS_iter7_fsm                         |   2|   0|    2|          0|
    |ap_done_reg                             |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg        |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg        |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_inElem_1_reg_1021  |  27|   0|   27|          0|
    |i_fu_390                                |  18|   0|   18|          0|
    |icmp_ln249_reg_4053                     |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter1_reg       |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter2_reg       |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter3_reg       |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter4_reg       |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter5_reg       |   1|   0|    1|          0|
    |icmp_ln249_reg_4053_pp0_iter6_reg       |   1|   0|    1|          0|
    |icmp_ln272_reg_4130                     |   1|   0|    1|          0|
    |icmp_ln272_reg_4130_pp0_iter1_reg       |   1|   0|    1|          0|
    |icmp_ln272_reg_4130_pp0_iter2_reg       |   1|   0|    1|          0|
    |icmp_ln272_reg_4130_pp0_iter3_reg       |   1|   0|    1|          0|
    |icmp_ln272_reg_4130_pp0_iter4_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318                     |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter1_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter2_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter3_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter4_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter5_reg       |   1|   0|    1|          0|
    |icmp_ln290_reg_4318_pp0_iter6_reg       |   1|   0|    1|          0|
    |inputBuf_V_10_fu_450                    |  27|   0|   27|          0|
    |inputBuf_V_11_fu_454                    |  27|   0|   27|          0|
    |inputBuf_V_12_fu_458                    |  27|   0|   27|          0|
    |inputBuf_V_13_fu_462                    |  27|   0|   27|          0|
    |inputBuf_V_14_fu_466                    |  27|   0|   27|          0|
    |inputBuf_V_15_fu_470                    |  27|   0|   27|          0|
    |inputBuf_V_16_fu_474                    |  27|   0|   27|          0|
    |inputBuf_V_17_fu_478                    |  27|   0|   27|          0|
    |inputBuf_V_18_fu_482                    |  27|   0|   27|          0|
    |inputBuf_V_19_fu_486                    |  27|   0|   27|          0|
    |inputBuf_V_1_fu_414                     |  27|   0|   27|          0|
    |inputBuf_V_20_fu_490                    |  27|   0|   27|          0|
    |inputBuf_V_21_fu_494                    |  27|   0|   27|          0|
    |inputBuf_V_22_fu_498                    |  27|   0|   27|          0|
    |inputBuf_V_23_fu_502                    |  27|   0|   27|          0|
    |inputBuf_V_24_fu_506                    |  27|   0|   27|          0|
    |inputBuf_V_25_fu_510                    |  27|   0|   27|          0|
    |inputBuf_V_26_fu_514                    |  27|   0|   27|          0|
    |inputBuf_V_27_fu_518                    |  27|   0|   27|          0|
    |inputBuf_V_28_fu_522                    |  27|   0|   27|          0|
    |inputBuf_V_29_fu_526                    |  27|   0|   27|          0|
    |inputBuf_V_2_fu_418                     |  27|   0|   27|          0|
    |inputBuf_V_30_fu_530                    |  27|   0|   27|          0|
    |inputBuf_V_31_fu_534                    |  27|   0|   27|          0|
    |inputBuf_V_32_fu_538                    |  27|   0|   27|          0|
    |inputBuf_V_33_fu_542                    |  27|   0|   27|          0|
    |inputBuf_V_34_fu_546                    |  27|   0|   27|          0|
    |inputBuf_V_35_fu_550                    |  27|   0|   27|          0|
    |inputBuf_V_36_fu_554                    |  27|   0|   27|          0|
    |inputBuf_V_37_fu_558                    |  27|   0|   27|          0|
    |inputBuf_V_38_fu_562                    |  27|   0|   27|          0|
    |inputBuf_V_39_fu_566                    |  27|   0|   27|          0|
    |inputBuf_V_3_fu_422                     |  27|   0|   27|          0|
    |inputBuf_V_40_fu_570                    |  27|   0|   27|          0|
    |inputBuf_V_41_fu_574                    |  27|   0|   27|          0|
    |inputBuf_V_42_fu_578                    |  27|   0|   27|          0|
    |inputBuf_V_43_fu_582                    |  27|   0|   27|          0|
    |inputBuf_V_44_fu_586                    |  27|   0|   27|          0|
    |inputBuf_V_45_fu_590                    |  27|   0|   27|          0|
    |inputBuf_V_46_fu_594                    |  27|   0|   27|          0|
    |inputBuf_V_47_fu_598                    |  27|   0|   27|          0|
    |inputBuf_V_48_fu_602                    |  27|   0|   27|          0|
    |inputBuf_V_49_fu_606                    |  27|   0|   27|          0|
    |inputBuf_V_4_fu_426                     |  27|   0|   27|          0|
    |inputBuf_V_50_fu_610                    |  27|   0|   27|          0|
    |inputBuf_V_51_fu_614                    |  27|   0|   27|          0|
    |inputBuf_V_52_fu_618                    |  27|   0|   27|          0|
    |inputBuf_V_53_fu_622                    |  27|   0|   27|          0|
    |inputBuf_V_54_fu_626                    |  27|   0|   27|          0|
    |inputBuf_V_55_fu_630                    |  27|   0|   27|          0|
    |inputBuf_V_5_fu_430                     |  27|   0|   27|          0|
    |inputBuf_V_6_fu_434                     |  27|   0|   27|          0|
    |inputBuf_V_7_fu_438                     |  27|   0|   27|          0|
    |inputBuf_V_8_fu_442                     |  27|   0|   27|          0|
    |inputBuf_V_9_fu_446                     |  27|   0|   27|          0|
    |inputBuf_V_fu_410                       |  27|   0|   27|          0|
    |local_temp_V_11_reg_4193                |   8|   0|    8|          0|
    |local_temp_V_11_reg_4193_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_12_reg_4198                |   8|   0|    8|          0|
    |local_temp_V_12_reg_4198_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_12_reg_4198_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_13_reg_4203                |   8|   0|    8|          0|
    |local_temp_V_14_reg_4208                |   8|   0|    8|          0|
    |local_temp_V_14_reg_4208_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_14_reg_4208_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_15_reg_4213                |   8|   0|    8|          0|
    |local_temp_V_15_reg_4213_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_15_reg_4213_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_16_reg_4218                |   8|   0|    8|          0|
    |local_temp_V_16_reg_4218_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_17_reg_4223                |   8|   0|    8|          0|
    |local_temp_V_18_reg_4228                |   8|   0|    8|          0|
    |local_temp_V_19_reg_4233                |   8|   0|    8|          0|
    |local_temp_V_19_reg_4233_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_19_reg_4233_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_20_reg_4238                |   8|   0|    8|          0|
    |local_temp_V_20_reg_4238_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_21_reg_4243                |   8|   0|    8|          0|
    |local_temp_V_21_reg_4243_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_21_reg_4243_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_22_reg_4248                |   8|   0|    8|          0|
    |local_temp_V_23_reg_4253                |   8|   0|    8|          0|
    |local_temp_V_23_reg_4253_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_23_reg_4253_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_24_reg_4258                |   8|   0|    8|          0|
    |local_temp_V_24_reg_4258_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_24_reg_4258_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_25_reg_4263                |   8|   0|    8|          0|
    |local_temp_V_25_reg_4263_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_26_reg_4268                |   8|   0|    8|          0|
    |local_temp_V_27_reg_4273                |   8|   0|    8|          0|
    |local_temp_V_28_reg_4278                |   8|   0|    8|          0|
    |local_temp_V_28_reg_4278_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_28_reg_4278_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_29_reg_4283                |   8|   0|    8|          0|
    |local_temp_V_29_reg_4283_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_30_reg_4288                |   8|   0|    8|          0|
    |local_temp_V_30_reg_4288_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_30_reg_4288_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_31_reg_4293                |   8|   0|    8|          0|
    |local_temp_V_32_reg_4298                |   8|   0|    8|          0|
    |local_temp_V_32_reg_4298_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_32_reg_4298_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_33_reg_4303                |   8|   0|    8|          0|
    |local_temp_V_33_reg_4303_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_33_reg_4303_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_34_reg_4308                |   8|   0|    8|          0|
    |local_temp_V_34_reg_4308_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_35_reg_4313                |   8|   0|    8|          0|
    |local_temp_V_36_reg_4138                |   8|   0|    8|          0|
    |local_temp_V_37_reg_4143                |   8|   0|    8|          0|
    |local_temp_V_37_reg_4143_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_37_reg_4143_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_38_reg_4148                |   8|   0|    8|          0|
    |local_temp_V_38_reg_4148_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_39_reg_4153                |   8|   0|    8|          0|
    |local_temp_V_39_reg_4153_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_39_reg_4153_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_40_reg_4158                |   8|   0|    8|          0|
    |local_temp_V_41_reg_4163                |   8|   0|    8|          0|
    |local_temp_V_41_reg_4163_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_41_reg_4163_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_42_reg_4168                |   8|   0|    8|          0|
    |local_temp_V_42_reg_4168_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_42_reg_4168_pp0_iter2_reg  |   8|   0|    8|          0|
    |local_temp_V_43_reg_4173                |   8|   0|    8|          0|
    |local_temp_V_43_reg_4173_pp0_iter1_reg  |   8|   0|    8|          0|
    |local_temp_V_44_reg_4178                |   8|   0|    8|          0|
    |local_temp_V_9_reg_4188                 |   8|   0|    8|          0|
    |local_temp_V_9_reg_4188_pp0_iter1_reg   |   8|   0|    8|          0|
    |local_temp_V_9_reg_4188_pp0_iter2_reg   |   8|   0|    8|          0|
    |local_temp_V_reg_4183                   |   8|   0|    8|          0|
    |nf_1_fu_634                             |  32|   0|   32|          0|
    |nf_2_reg_4048                           |  32|   0|   32|          0|
    |nf_2_reg_4048_pp0_iter1_reg             |  32|   0|   32|          0|
    |nf_2_reg_4048_pp0_iter2_reg             |  32|   0|   32|          0|
    |nf_2_reg_4048_pp0_iter3_reg             |  32|   0|   32|          0|
    |nf_2_reg_4048_pp0_iter4_reg             |  32|   0|   32|          0|
    |r_V_1_reg_4335                          |   3|   0|    3|          0|
    |r_V_1_reg_4335_pp0_iter2_reg            |   3|   0|    3|          0|
    |r_V_2_reg_4340                          |   3|   0|    3|          0|
    |r_V_3_reg_4345                          |   3|   0|    3|          0|
    |r_V_3_reg_4345_pp0_iter2_reg            |   3|   0|    3|          0|
    |r_V_5_reg_4363                          |   3|   0|    3|          0|
    |r_V_5_reg_4363_pp0_iter2_reg            |   3|   0|    3|          0|
    |r_V_6_reg_4368                          |   3|   0|    3|          0|
    |r_V_6_reg_4368_pp0_iter2_reg            |   3|   0|    3|          0|
    |r_V_7_reg_4373                          |   3|   0|    3|          0|
    |sf_fu_386                               |  32|   0|   32|          0|
    |this_V_10_load_reg_4934                 |  12|   0|   12|          0|
    |this_V_11_load_reg_4939                 |  12|   0|   12|          0|
    |this_V_12_load_reg_4944                 |  12|   0|   12|          0|
    |this_V_13_load_reg_4949                 |  13|   0|   13|          0|
    |this_V_14_load_reg_4954                 |  12|   0|   12|          0|
    |this_V_15_load_reg_4959                 |  12|   0|   12|          0|
    |this_V_16_load_reg_4964                 |  13|   0|   13|          0|
    |this_V_17_load_reg_4969                 |  12|   0|   12|          0|
    |this_V_18_load_reg_4974                 |  12|   0|   12|          0|
    |this_V_19_load_reg_4979                 |  12|   0|   12|          0|
    |this_V_1_load_reg_4889                  |  12|   0|   12|          0|
    |this_V_20_load_reg_4984                 |  13|   0|   13|          0|
    |this_V_21_load_reg_4989                 |  12|   0|   12|          0|
    |this_V_22_load_reg_4994                 |  13|   0|   13|          0|
    |this_V_23_load_reg_4999                 |  13|   0|   13|          0|
    |this_V_24_load_reg_5004                 |  12|   0|   12|          0|
    |this_V_25_load_reg_5009                 |  12|   0|   12|          0|
    |this_V_26_load_reg_5014                 |  13|   0|   13|          0|
    |this_V_27_load_reg_5019                 |  13|   0|   13|          0|
    |this_V_2_load_reg_4894                  |  12|   0|   12|          0|
    |this_V_3_load_reg_4899                  |  13|   0|   13|          0|
    |this_V_4_load_reg_4904                  |  12|   0|   12|          0|
    |this_V_5_load_reg_4909                  |  12|   0|   12|          0|
    |this_V_6_load_reg_4914                  |  13|   0|   13|          0|
    |this_V_7_load_reg_4919                  |  11|   0|   11|          0|
    |this_V_8_load_reg_4924                  |  12|   0|   12|          0|
    |this_V_9_load_reg_4929                  |  12|   0|   12|          0|
    |this_V_load_reg_4884                    |  12|   0|   12|          0|
    +----------------------------------------+----+----+-----+-----------+
    |Total                                   |3105|   0| 3105|          0|
    +----------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------+-----+-----+------------+-------------------------------------+--------------+
|     RTL Ports    | Dir | Bits|  Protocol  |            Source Object            |    C Type    |
+------------------+-----+-----+------------+-------------------------------------+--------------+
|ap_clk            |   in|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|ap_rst            |   in|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|ap_start          |   in|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|ap_done           |  out|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|ap_idle           |  out|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|ap_ready          |  out|    1|  ap_ctrl_hs|  Matrix_Vector_Activate_Stream_Batch|  return value|
|in0_V_TVALID      |   in|    1|        axis|                                in0_V|       pointer|
|in0_V_TDATA       |   in|   32|        axis|                                in0_V|       pointer|
|in0_V_TREADY      |  out|    1|        axis|                                in0_V|       pointer|
|weights_V_TVALID  |   in|    1|        axis|                            weights_V|       pointer|
|weights_V_TDATA   |   in|  288|        axis|                            weights_V|       pointer|
|weights_V_TREADY  |  out|    1|        axis|                            weights_V|       pointer|
|out_V_TREADY      |   in|    1|        axis|                                out_V|       pointer|
|out_V_TDATA       |  out|   16|        axis|                                out_V|       pointer|
|out_V_TVALID      |  out|    1|        axis|                                out_V|       pointer|
+------------------+-----+-----+------------+-------------------------------------+--------------+

