TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Tue Apr 30 21:29:42 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_clk'
 16. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Arena_sub_add'
 27. Fast Model Setup: 'Arena_clk'
 28. Fast Model Hold: 'Arena_clk'
 29. Fast Model Hold: 'Arena_sub_add'
 30. Fast Model Minimum Pulse Width: 'Arena_clk'
 31. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Arena_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }     ;
; Arena_sub_add ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -17.365 ; -642.215      ;
; Arena_clk     ; -0.720  ; -1.388        ;
+---------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Arena_clk     ; 0.147 ; 0.000         ;
; Arena_sub_add ; 1.132 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -1.380 ; -65.380       ;
; Arena_sub_add ; -1.380 ; -1.380        ;
+---------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                              ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -17.365 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 17.028     ;
; -17.205 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 16.868     ;
; -17.146 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 16.758     ;
; -17.080 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.114      ; 16.742     ;
; -17.071 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 16.704     ;
; -17.035 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.114      ; 16.697     ;
; -16.986 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 16.598     ;
; -16.911 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 16.544     ;
; -16.861 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 16.472     ;
; -16.818 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 16.454     ;
; -16.816 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 16.427     ;
; -16.807 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.114      ; 16.469     ;
; -16.786 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.045     ; 16.418     ;
; -16.741 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.045     ; 16.373     ;
; -16.658 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 16.294     ;
; -16.588 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 16.199     ;
; -16.553 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 16.216     ;
; -16.533 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 16.168     ;
; -16.513 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.045     ; 16.145     ;
; -16.491 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 16.154     ;
; -16.488 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 16.123     ;
; -16.389 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.114      ; 16.051     ;
; -16.381 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 16.030     ;
; -16.334 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 15.946     ;
; -16.272 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 15.884     ;
; -16.260 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 15.895     ;
; -16.259 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 15.892     ;
; -16.221 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 15.870     ;
; -16.197 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 15.830     ;
; -16.170 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 15.781     ;
; -16.096 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 15.744     ;
; -16.095 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.045     ; 15.727     ;
; -16.067 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 15.709     ;
; -16.051 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 15.699     ;
; -16.006 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 15.642     ;
; -15.944 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 15.580     ;
; -15.907 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 15.549     ;
; -15.842 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 15.477     ;
; -15.823 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 15.471     ;
; -15.782 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 15.423     ;
; -15.737 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 15.378     ;
; -15.708 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.113      ; 15.369     ;
; -15.613 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 15.276     ;
; -15.569 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 15.218     ;
; -15.509 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 15.150     ;
; -15.507 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 15.156     ;
; -15.489 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 15.099     ;
; -15.459 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 15.083     ;
; -15.414 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 15.045     ;
; -15.405 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 15.053     ;
; -15.394 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 15.006     ;
; -15.382 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 15.052     ;
; -15.319 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 14.952     ;
; -15.299 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 14.923     ;
; -15.255 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 14.897     ;
; -15.222 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 14.892     ;
; -15.193 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 14.835     ;
; -15.174 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 14.797     ;
; -15.166 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.108      ; 14.822     ;
; -15.161 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.081      ; 14.795     ;
; -15.129 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 14.752     ;
; -15.097 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 14.766     ;
; -15.091 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 14.732     ;
; -15.066 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 14.702     ;
; -15.052 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 14.721     ;
; -15.050 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 14.411     ;
; -15.016 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.113      ; 14.677     ;
; -14.947 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 14.552     ;
; -14.947 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 14.308     ;
; -14.917 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.082      ; 14.279     ;
; -14.901 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 14.524     ;
; -14.873 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.113      ; 14.534     ;
; -14.872 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.051     ; 14.498     ;
; -14.824 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 14.493     ;
; -14.812 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 14.475     ;
; -14.797 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 14.407     ;
; -14.784 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 14.145     ;
; -14.724 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 14.371     ;
; -14.722 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 14.353     ;
; -14.706 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.082      ; 14.068     ;
; -14.689 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.005     ; 14.360     ;
; -14.678 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.030     ; 14.828     ;
; -14.654 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 14.264     ;
; -14.648 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.115      ; 14.311     ;
; -14.647 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 14.271     ;
; -14.634 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 14.238     ;
; -14.629 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.019     ; 14.278     ;
; -14.619 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.076      ; 14.248     ;
; -14.613 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.082      ; 13.975     ;
; -14.593 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.029     ; 14.205     ;
; -14.585 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 14.209     ;
; -14.579 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 14.210     ;
; -14.575 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.030     ; 14.725     ;
; -14.570 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 14.240     ;
; -14.545 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.029     ; 14.696     ;
; -14.531 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.113      ; 14.691     ;
; -14.529 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.005     ; 14.200     ;
; -14.518 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.044     ; 14.151     ;
; -14.508 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 14.178     ;
; -14.483 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 14.106     ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                        ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.720 ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.124      ; 0.396      ;
; -0.377 ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.021     ; 0.407      ;
; -0.165 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; -0.081     ; 0.620      ;
; -0.030 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; -0.082     ; 0.484      ;
; -0.026 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.059      ; 0.621      ;
; -0.024 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; -0.076     ; 0.484      ;
; -0.010 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.683      ; 3.229      ;
; -0.009 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.682      ; 3.227      ;
; -0.008 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.224      ;
; -0.007 ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.690      ; 3.233      ;
; -0.006 ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.690      ; 3.232      ;
; -0.006 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.683      ; 3.225      ;
; -0.005 ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.221      ;
; -0.005 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.221      ;
; 0.002  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.682      ; 3.216      ;
; 0.003  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.682      ; 3.215      ;
; 0.006  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.687      ; 3.217      ;
; 0.006  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.687      ; 3.217      ;
; 0.026  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.678      ; 3.188      ;
; 0.026  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.706      ; 3.216      ;
; 0.044  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.000      ; 0.492      ;
; 0.048  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.683      ; 3.171      ;
; 0.048  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.168      ;
; 0.050  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.001      ; 0.487      ;
; 0.051  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.007      ; 0.492      ;
; 0.051  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.011      ; 0.496      ;
; 0.051  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.683      ; 3.168      ;
; 0.052  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.007      ; 0.491      ;
; 0.052  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.006      ; 0.490      ;
; 0.053  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.690      ; 3.173      ;
; 0.054  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.001      ; 0.483      ;
; 0.054  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.690      ; 3.172      ;
; 0.056  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.677      ; 3.157      ;
; 0.056  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.677      ; 3.157      ;
; 0.056  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.009      ; 0.489      ;
; 0.057  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.676      ; 3.155      ;
; 0.058  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.011      ; 0.489      ;
; 0.062  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.009      ; 0.483      ;
; 0.063  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.011      ; 0.484      ;
; 0.064  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.678      ; 3.150      ;
; 0.064  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.013      ; 0.485      ;
; 0.067  ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.675      ; 3.144      ;
; 0.069  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.033      ; 0.500      ;
; 0.069  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.026      ; 0.493      ;
; 0.072  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.026      ; 0.490      ;
; 0.074  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.033      ; 0.495      ;
; 0.075  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.141      ;
; 0.075  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.680      ; 3.141      ;
; 0.078  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.032      ; 0.490      ;
; 0.078  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.027      ; 0.485      ;
; 0.079  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.034      ; 0.491      ;
; 0.079  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.031      ; 0.488      ;
; 0.080  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.676      ; 3.132      ;
; 0.081  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.033      ; 0.488      ;
; 0.084  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.677      ; 3.129      ;
; 0.089  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.043      ; 0.490      ;
; 0.097  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.058      ; 0.497      ;
; 0.099  ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.689      ; 3.126      ;
; 0.099  ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.036      ; 0.973      ;
; 0.100  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.044      ; 0.480      ;
; 0.100  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.690      ; 3.126      ;
; 0.102  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.678      ; 3.112      ;
; 0.107  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.060      ; 0.489      ;
; 0.107  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.058      ; 0.487      ;
; 0.109  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.063      ; 0.490      ;
; 0.109  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.057      ; 0.484      ;
; 0.123  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.691      ; 3.104      ;
; 0.129  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.084     ; 0.823      ;
; 0.159  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.037      ; 0.914      ;
; 0.174  ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.068     ; 0.794      ;
; 0.177  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.100     ; 0.759      ;
; 0.178  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.097     ; 0.761      ;
; 0.181  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.094     ; 0.761      ;
; 0.183  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.086     ; 0.767      ;
; 0.185  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.086     ; 0.765      ;
; 0.238  ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.011      ; 0.809      ;
; 0.246  ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.010      ; 0.800      ;
; 0.263  ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.032      ; 0.805      ;
; 0.264  ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.038      ; 0.810      ;
; 0.271  ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.038      ; 0.803      ;
; 0.277  ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.008      ; 0.767      ;
; 0.337  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.075     ; 0.624      ;
; 0.395  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.032      ; 0.673      ;
; 0.416  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.000      ; 0.620      ;
; 0.418  ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.001      ; 0.619      ;
; 0.426  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.007      ; 0.617      ;
; 0.427  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.007      ; 0.616      ;
; 0.431  ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.011      ; 0.616      ;
; 0.432  ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.010      ; 0.614      ;
; 0.442  ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.034      ; 0.628      ;
; 0.443  ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.031      ; 0.624      ;
; 0.444  ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.025      ; 0.617      ;
; 0.446  ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.034      ; 0.624      ;
; 0.450  ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.042      ; 0.628      ;
; 0.451  ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.043      ; 0.628      ;
; 0.461  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.084     ; 0.491      ;
; 0.480  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.059      ; 0.615      ;
; 0.485  ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.064      ; 0.615      ;
; 0.490  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.683      ; 3.229      ;
; 0.491  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.682      ; 3.227      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                        ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; 0.147 ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.691      ; 3.104      ;
; 0.168 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.678      ; 3.112      ;
; 0.170 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.690      ; 3.126      ;
; 0.171 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.689      ; 3.126      ;
; 0.186 ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.677      ; 3.129      ;
; 0.190 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.676      ; 3.132      ;
; 0.195 ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.141      ;
; 0.195 ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.141      ;
; 0.203 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.675      ; 3.144      ;
; 0.206 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.678      ; 3.150      ;
; 0.213 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.676      ; 3.155      ;
; 0.214 ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.677      ; 3.157      ;
; 0.214 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.677      ; 3.157      ;
; 0.216 ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.690      ; 3.172      ;
; 0.217 ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.690      ; 3.173      ;
; 0.219 ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.683      ; 3.168      ;
; 0.222 ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.683      ; 3.171      ;
; 0.222 ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.168      ;
; 0.244 ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.678      ; 3.188      ;
; 0.244 ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.706      ; 3.216      ;
; 0.264 ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.687      ; 3.217      ;
; 0.264 ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.687      ; 3.217      ;
; 0.267 ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.682      ; 3.215      ;
; 0.268 ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.682      ; 3.216      ;
; 0.275 ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.221      ;
; 0.275 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.221      ;
; 0.276 ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.690      ; 3.232      ;
; 0.276 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.683      ; 3.225      ;
; 0.277 ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.690      ; 3.233      ;
; 0.278 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.680      ; 3.224      ;
; 0.279 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.682      ; 3.227      ;
; 0.280 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.683      ; 3.229      ;
; 0.285 ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.064      ; 0.615      ;
; 0.290 ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.059      ; 0.615      ;
; 0.309 ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.084     ; 0.491      ;
; 0.319 ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.043      ; 0.628      ;
; 0.320 ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.042      ; 0.628      ;
; 0.324 ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.034      ; 0.624      ;
; 0.326 ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.025      ; 0.617      ;
; 0.327 ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.031      ; 0.624      ;
; 0.328 ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.034      ; 0.628      ;
; 0.338 ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.010      ; 0.614      ;
; 0.339 ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.011      ; 0.616      ;
; 0.343 ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.007      ; 0.616      ;
; 0.344 ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.007      ; 0.617      ;
; 0.352 ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.001      ; 0.619      ;
; 0.354 ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.000      ; 0.620      ;
; 0.375 ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.032      ; 0.673      ;
; 0.428 ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.021     ; 0.407      ;
; 0.433 ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.075     ; 0.624      ;
; 0.493 ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.008      ; 0.767      ;
; 0.499 ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.038      ; 0.803      ;
; 0.506 ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.038      ; 0.810      ;
; 0.507 ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.032      ; 0.805      ;
; 0.524 ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.010      ; 0.800      ;
; 0.532 ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.011      ; 0.809      ;
; 0.585 ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.086     ; 0.765      ;
; 0.587 ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.086     ; 0.767      ;
; 0.589 ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.094     ; 0.761      ;
; 0.592 ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.097     ; 0.761      ;
; 0.593 ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.100     ; 0.759      ;
; 0.596 ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.068     ; 0.794      ;
; 0.611 ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.037      ; 0.914      ;
; 0.641 ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.084     ; 0.823      ;
; 0.647 ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.691      ; 3.104      ;
; 0.661 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.057      ; 0.484      ;
; 0.661 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.063      ; 0.490      ;
; 0.663 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.060      ; 0.489      ;
; 0.663 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.058      ; 0.487      ;
; 0.668 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.678      ; 3.112      ;
; 0.670 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.690      ; 3.126      ;
; 0.670 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.044      ; 0.480      ;
; 0.671 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.689      ; 3.126      ;
; 0.671 ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.036      ; 0.973      ;
; 0.673 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.058      ; 0.497      ;
; 0.681 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.043      ; 0.490      ;
; 0.686 ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.677      ; 3.129      ;
; 0.689 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.033      ; 0.488      ;
; 0.690 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.676      ; 3.132      ;
; 0.691 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.031      ; 0.488      ;
; 0.691 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.034      ; 0.491      ;
; 0.692 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.032      ; 0.490      ;
; 0.692 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.027      ; 0.485      ;
; 0.695 ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.680      ; 3.141      ;
; 0.695 ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.680      ; 3.141      ;
; 0.696 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.033      ; 0.495      ;
; 0.698 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.026      ; 0.490      ;
; 0.701 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.026      ; 0.493      ;
; 0.701 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.033      ; 0.500      ;
; 0.703 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.675      ; 3.144      ;
; 0.706 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.013      ; 0.485      ;
; 0.706 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.678      ; 3.150      ;
; 0.707 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.011      ; 0.484      ;
; 0.708 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.009      ; 0.483      ;
; 0.712 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.011      ; 0.489      ;
; 0.713 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.676      ; 3.155      ;
; 0.714 ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.677      ; 3.157      ;
; 0.714 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.677      ; 3.157      ;
; 0.714 ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.009      ; 0.489      ;
; 0.716 ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.690      ; 3.172      ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                             ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.132 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.107      ;
; 1.173 ; inst2[22] ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.068      ; 1.241      ;
; 1.281 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.247      ;
; 1.316 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.097      ; 1.413      ;
; 1.413 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 1.381      ;
; 1.443 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.007     ; 1.436      ;
; 1.483 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.101      ; 1.584      ;
; 1.567 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.542      ;
; 1.571 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.105      ; 1.676      ;
; 1.619 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.094      ; 1.713      ;
; 1.626 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.086      ; 1.712      ;
; 1.627 ; inst2[13] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.096      ;
; 1.710 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.676      ;
; 1.725 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.086      ; 1.811      ;
; 1.739 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.705      ;
; 1.742 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.106      ; 1.848      ;
; 1.751 ; inst3[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.713      ;
; 1.752 ; inst3[14] ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.008     ; 1.744      ;
; 1.818 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.059     ; 1.759      ;
; 1.823 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 1.898      ;
; 1.842 ; inst2[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.811      ;
; 1.848 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 1.812      ;
; 1.849 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 1.809      ;
; 1.861 ; inst2[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.823      ;
; 1.864 ; inst3[10] ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.001     ; 1.863      ;
; 1.875 ; inst3[11] ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 1.865      ;
; 1.875 ; inst2[15] ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.837      ;
; 1.886 ; inst2[14] ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.005     ; 1.881      ;
; 1.887 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.849      ;
; 1.899 ; inst3[26] ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 1.863      ;
; 1.910 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 1.899      ;
; 1.914 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.059     ; 1.855      ;
; 1.917 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.883      ;
; 1.924 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.106      ; 2.030      ;
; 1.934 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.896      ;
; 1.936 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.000      ; 1.436      ;
; 1.940 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.407      ;
; 1.944 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.084      ; 2.028      ;
; 1.959 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.928      ;
; 1.998 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.007     ; 1.991      ;
; 2.015 ; inst3[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 2.004      ;
; 2.041 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.085      ; 1.626      ;
; 2.051 ; inst3[26] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.027     ; 1.524      ;
; 2.057 ; inst3[28] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.026     ; 1.531      ;
; 2.065 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 2.140      ;
; 2.067 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.108      ; 1.675      ;
; 2.074 ; inst2[24] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.011     ; 1.563      ;
; 2.080 ; inst2[25] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.013     ; 1.567      ;
; 2.081 ; inst2[26] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.027     ; 1.554      ;
; 2.081 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 2.071      ;
; 2.086 ; inst3[27] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.553      ;
; 2.087 ; inst2[22] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.555      ;
; 2.093 ; inst3[22] ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.068      ; 2.161      ;
; 2.098 ; inst3[13] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.567      ;
; 2.104 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.039     ; 2.065      ;
; 2.112 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.107      ; 2.219      ;
; 2.113 ; inst3[10] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.001     ; 1.612      ;
; 2.129 ; inst2[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 2.118      ;
; 2.155 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 2.144      ;
; 2.158 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.043     ; 2.115      ;
; 2.159 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.042     ; 2.117      ;
; 2.179 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 2.147      ;
; 2.185 ; inst2[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 2.175      ;
; 2.211 ; inst2[23] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.678      ;
; 2.214 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 2.174      ;
; 2.215 ; inst2[20] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.011     ; 1.704      ;
; 2.221 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.106      ; 2.327      ;
; 2.240 ; inst3[23] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.707      ;
; 2.258 ; inst3[24] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.011     ; 1.747      ;
; 2.260 ; inst2[15] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 2.222      ;
; 2.263 ; inst3[11] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.009     ; 1.754      ;
; 2.264 ; inst3[30] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.057     ; 1.707      ;
; 2.266 ; inst3[30] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.042     ; 1.724      ;
; 2.278 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.107      ; 2.385      ;
; 2.281 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.006     ; 1.775      ;
; 2.290 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.107      ; 2.397      ;
; 2.302 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.099      ; 2.401      ;
; 2.304 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.007     ; 2.297      ;
; 2.306 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.084      ; 2.390      ;
; 2.319 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 2.281      ;
; 2.322 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.104      ; 2.426      ;
; 2.337 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 2.305      ;
; 2.340 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 2.415      ;
; 2.346 ; inst3[21] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.034     ; 1.812      ;
; 2.350 ; inst2[30] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.038     ; 1.812      ;
; 2.358 ; inst2[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 2.331      ;
; 2.360 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.007     ; 2.353      ;
; 2.382 ; inst3[8]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.001     ; 1.881      ;
; 2.382 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.099      ; 2.481      ;
; 2.387 ; inst2[10] ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.004      ; 2.391      ;
; 2.390 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.006     ; 2.384      ;
; 2.392 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 2.356      ;
; 2.397 ; inst2[12] ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.109      ; 2.506      ;
; 2.399 ; inst3[12] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.011     ; 1.888      ;
; 2.399 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.006     ; 1.893      ;
; 2.418 ; inst2[21] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.034     ; 1.884      ;
; 2.433 ; inst3[14] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.009     ; 1.924      ;
; 2.439 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.007     ; 1.932      ;
; 2.439 ; inst3[20] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.011     ; 1.928      ;
; 2.440 ; inst2[30] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.053     ; 1.887      ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 4.398  ; 4.398  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 4.003  ; 4.003  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 4.221  ; 4.221  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 3.978  ; 3.978  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 4.294  ; 4.294  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 4.101  ; 4.101  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 4.053  ; 4.053  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 4.206  ; 4.206  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 4.237  ; 4.237  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 4.398  ; 4.398  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 4.190  ; 4.190  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 3.728  ; 3.728  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 3.739  ; 3.739  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 3.638  ; 3.638  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 3.642  ; 3.642  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 4.003  ; 4.003  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 4.073  ; 4.073  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 3.943  ; 3.943  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 4.262  ; 4.262  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 3.937  ; 3.937  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 3.985  ; 3.985  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 3.660  ; 3.660  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 3.818  ; 3.818  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 3.805  ; 3.805  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 3.690  ; 3.690  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 3.903  ; 3.903  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 3.598  ; 3.598  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 3.484  ; 3.484  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 4.044  ; 4.044  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 3.741  ; 3.741  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 3.513  ; 3.513  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 3.789  ; 3.789  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 3.519  ; 3.519  ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.510  ; 0.510  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 20.972 ; 20.972 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 18.642 ; 18.642 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -3.254 ; -3.254 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -3.773 ; -3.773 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -3.991 ; -3.991 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -3.748 ; -3.748 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -4.064 ; -4.064 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -3.871 ; -3.871 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -3.823 ; -3.823 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -3.976 ; -3.976 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -4.007 ; -4.007 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -4.168 ; -4.168 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -3.960 ; -3.960 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -3.498 ; -3.498 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -3.509 ; -3.509 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -3.408 ; -3.408 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -3.412 ; -3.412 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -3.773 ; -3.773 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -3.843 ; -3.843 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -3.713 ; -3.713 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -4.032 ; -4.032 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -3.707 ; -3.707 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -3.755 ; -3.755 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -3.430 ; -3.430 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -3.588 ; -3.588 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -3.575 ; -3.575 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -3.460 ; -3.460 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -3.673 ; -3.673 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -3.368 ; -3.368 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -3.254 ; -3.254 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -3.814 ; -3.814 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -3.511 ; -3.511 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -3.283 ; -3.283 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -3.559 ; -3.559 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -3.289 ; -3.289 ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; -0.147 ; -0.147 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -5.326 ; -5.326 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -4.836 ; -4.836 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 6.621 ; 6.621 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.945 ; 6.945 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 7.161 ; 7.161 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.105 ; 7.105 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.190 ; 7.190 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 6.832 ; 6.832 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 6.889 ; 6.889 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.003 ; 7.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.159 ; 7.159 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.920 ; 6.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 7.314 ; 7.314 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.008 ; 7.008 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 7.102 ; 7.102 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 7.109 ; 7.109 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 7.697 ; 7.697 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 6.815 ; 6.815 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.430 ; 7.430 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.461 ; 7.461 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.631 ; 6.631 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 6.549 ; 6.549 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 6.963 ; 6.963 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.556 ; 6.556 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 6.575 ; 6.575 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 6.583 ; 6.583 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 6.946 ; 6.946 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.157 ; 7.157 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 6.626 ; 6.626 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 6.896 ; 6.896 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.123 ; 7.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 6.840 ; 6.840 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 6.621 ; 6.621 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.945 ; 6.945 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 6.549 ; 6.549 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 7.161 ; 7.161 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.105 ; 7.105 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.190 ; 7.190 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 6.832 ; 6.832 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 6.889 ; 6.889 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.003 ; 7.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.159 ; 7.159 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.920 ; 6.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 7.314 ; 7.314 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.008 ; 7.008 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 7.102 ; 7.102 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 7.109 ; 7.109 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 7.697 ; 7.697 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 6.815 ; 6.815 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.430 ; 7.430 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.461 ; 7.461 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.631 ; 6.631 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 6.549 ; 6.549 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 6.963 ; 6.963 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.556 ; 6.556 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 6.575 ; 6.575 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 6.583 ; 6.583 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 6.946 ; 6.946 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.157 ; 7.157 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 6.626 ; 6.626 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 6.896 ; 6.896 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.123 ; 7.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 6.840 ; 6.840 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -7.099 ; -251.280      ;
; Arena_clk     ; -0.009 ; -0.009        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.281 ; -7.847        ;
; Arena_sub_add ; 0.630  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -1.380 ; -65.380       ;
; Arena_sub_add ; -1.380 ; -1.380        ;
+---------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                             ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -7.099 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 7.180      ;
; -7.057 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 7.138      ;
; -7.006 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 7.059      ;
; -6.998 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.027     ; 7.078      ;
; -6.975 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.027     ; 7.055      ;
; -6.971 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 7.028      ;
; -6.964 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 7.017      ;
; -6.929 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 6.986      ;
; -6.905 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.085     ; 6.957      ;
; -6.898 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.027     ; 6.978      ;
; -6.887 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.946      ;
; -6.882 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.085     ; 6.934      ;
; -6.870 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.095     ; 6.926      ;
; -6.847 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.095     ; 6.903      ;
; -6.845 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.904      ;
; -6.805 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.085     ; 6.857      ;
; -6.786 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 6.844      ;
; -6.777 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 6.858      ;
; -6.770 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.095     ; 6.826      ;
; -6.763 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 6.821      ;
; -6.759 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 6.840      ;
; -6.702 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.027     ; 6.782      ;
; -6.696 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.080     ; 6.763      ;
; -6.686 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 6.744      ;
; -6.684 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 6.737      ;
; -6.666 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 6.719      ;
; -6.654 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.080     ; 6.721      ;
; -6.649 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 6.706      ;
; -6.631 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 6.688      ;
; -6.609 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.085     ; 6.661      ;
; -6.595 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.081     ; 6.661      ;
; -6.582 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.645      ;
; -6.574 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.095     ; 6.630      ;
; -6.572 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.081     ; 6.638      ;
; -6.565 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.624      ;
; -6.547 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.606      ;
; -6.540 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.603      ;
; -6.495 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.081     ; 6.561      ;
; -6.490 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 6.548      ;
; -6.481 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.087     ; 6.543      ;
; -6.458 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.087     ; 6.520      ;
; -6.415 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.028     ; 6.494      ;
; -6.381 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.087     ; 6.443      ;
; -6.374 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.080     ; 6.441      ;
; -6.362 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 6.443      ;
; -6.356 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.080     ; 6.423      ;
; -6.322 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.373      ;
; -6.317 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.082     ; 6.374      ;
; -6.303 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.074     ; 6.380      ;
; -6.299 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.081     ; 6.365      ;
; -6.287 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.096     ; 6.342      ;
; -6.275 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.082     ; 6.332      ;
; -6.269 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 6.322      ;
; -6.261 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.074     ; 6.338      ;
; -6.260 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.323      ;
; -6.242 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.305      ;
; -6.234 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 6.291      ;
; -6.220 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.031     ; 6.296      ;
; -6.216 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.083     ; 6.272      ;
; -6.203 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.050     ; 6.260      ;
; -6.202 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.075     ; 6.278      ;
; -6.193 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.083     ; 6.249      ;
; -6.185 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.087     ; 6.247      ;
; -6.179 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.075     ; 6.255      ;
; -6.150 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.209      ;
; -6.127 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.089     ; 6.175      ;
; -6.116 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.083     ; 6.172      ;
; -6.114 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.028     ; 6.193      ;
; -6.102 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.075     ; 6.178      ;
; -6.092 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.099     ; 6.144      ;
; -6.048 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 6.129      ;
; -6.046 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.028     ; 6.125      ;
; -6.021 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.072      ;
; -6.012 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.082     ; 6.077      ;
; -6.008 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.053     ; 6.062      ;
; -6.006 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.072     ; 6.085      ;
; -5.998 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.052      ;
; -5.995 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.082     ; 6.052      ;
; -5.986 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.096     ; 6.041      ;
; -5.984 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.026     ; 6.065      ;
; -5.981 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.074     ; 6.058      ;
; -5.977 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.082     ; 6.034      ;
; -5.964 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.072     ; 6.043      ;
; -5.963 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.074     ; 6.040      ;
; -5.959 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.080     ; 6.026      ;
; -5.956 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.010      ;
; -5.955 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 6.008      ;
; -5.953 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.086     ; 6.004      ;
; -5.920 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.094     ; 5.977      ;
; -5.920 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.083     ; 5.976      ;
; -5.918 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.096     ; 5.973      ;
; -5.911 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.051     ; 6.130      ;
; -5.906 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.075     ; 5.982      ;
; -5.905 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.073     ; 5.983      ;
; -5.902 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.050     ; 5.959      ;
; -5.898 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.088     ; 5.959      ;
; -5.897 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.087     ; 5.950      ;
; -5.891 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 5.944      ;
; -5.882 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.073     ; 5.960      ;
; -5.879 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.051     ; 6.098      ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                        ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.009 ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.045      ; 0.165      ;
; 0.316  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.048      ; 0.264      ;
; 0.370  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.048      ; 0.210      ;
; 0.370  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.104      ; 0.266      ;
; 0.376  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.053      ; 0.209      ;
; 0.391  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.071      ; 0.212      ;
; 0.393  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.214      ;
; 0.393  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.074      ; 0.213      ;
; 0.395  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.212      ;
; 0.395  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.072      ; 0.209      ;
; 0.395  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.072      ; 0.209      ;
; 0.397  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.080      ; 0.215      ;
; 0.397  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.076      ; 0.211      ;
; 0.399  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.078      ; 0.211      ;
; 0.399  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.076      ; 0.209      ;
; 0.400  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.078      ; 0.210      ;
; 0.403  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.217      ;
; 0.403  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.085      ; 0.214      ;
; 0.404  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.078      ; 0.206      ;
; 0.405  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.085      ; 0.212      ;
; 0.405  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.215      ;
; 0.407  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.213      ;
; 0.408  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.087      ; 0.211      ;
; 0.408  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.212      ;
; 0.409  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.089      ; 0.212      ;
; 0.409  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.087      ; 0.210      ;
; 0.415  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.096      ; 0.213      ;
; 0.419  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.104      ; 0.217      ;
; 0.424  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.015     ; 0.172      ;
; 0.424  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.096      ; 0.204      ;
; 0.427  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.108      ; 0.213      ;
; 0.427  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.107      ; 0.212      ;
; 0.427  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.104      ; 0.209      ;
; 0.427  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.105      ; 0.210      ;
; 0.598  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.657      ; 1.591      ;
; 0.601  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.657      ; 1.588      ;
; 0.602  ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.584      ;
; 0.603  ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.583      ;
; 0.603  ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.663      ; 1.592      ;
; 0.604  ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.663      ; 1.591      ;
; 0.605  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.583      ;
; 0.605  ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.581      ;
; 0.606  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.582      ;
; 0.609  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.579      ;
; 0.610  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.578      ;
; 0.612  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.574      ;
; 0.612  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.660      ; 1.580      ;
; 0.612  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.660      ; 1.580      ;
; 0.617  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.672      ; 1.587      ;
; 0.619  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.665      ; 1.578      ;
; 0.619  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.665      ; 1.578      ;
; 0.620  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.568      ;
; 0.621  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.656      ; 1.567      ;
; 0.636  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.550      ;
; 0.639  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.653      ; 1.546      ;
; 0.641  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.652      ; 1.543      ;
; 0.642  ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.663      ; 1.553      ;
; 0.643  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.652      ; 1.541      ;
; 0.646  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.653      ; 1.539      ;
; 0.647  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.653      ; 1.538      ;
; 0.651  ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.651      ; 1.532      ;
; 0.653  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.533      ;
; 0.653  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.664      ; 1.543      ;
; 0.657  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.665      ; 1.540      ;
; 0.660  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.657      ; 1.529      ;
; 0.661  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.657      ; 1.528      ;
; 0.700  ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.091      ; 0.423      ;
; 0.723  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.092      ; 0.401      ;
; 0.728  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.048      ; 0.352      ;
; 0.742  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.039      ; 0.329      ;
; 0.743  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.040      ; 0.329      ;
; 0.745  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.042      ; 0.329      ;
; 0.746  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.047      ; 0.333      ;
; 0.748  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.047      ; 0.331      ;
; 0.750  ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.058      ; 0.340      ;
; 0.759  ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.076      ; 0.349      ;
; 0.769  ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.079      ; 0.342      ;
; 0.772  ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.088      ; 0.348      ;
; 0.777  ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.077      ; 0.332      ;
; 0.780  ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.093      ; 0.345      ;
; 0.784  ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.093      ; 0.341      ;
; 0.822  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.055      ; 0.265      ;
; 0.829  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.088      ; 0.291      ;
; 0.836  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.071      ; 0.267      ;
; 0.839  ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.072      ; 0.265      ;
; 0.843  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.074      ; 0.263      ;
; 0.846  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.075      ; 0.261      ;
; 0.847  ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.075      ; 0.260      ;
; 0.848  ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.076      ; 0.260      ;
; 0.852  ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.090      ; 0.270      ;
; 0.853  ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.087      ; 0.266      ;
; 0.854  ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.084      ; 0.262      ;
; 0.855  ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.095      ; 0.272      ;
; 0.855  ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.089      ; 0.266      ;
; 0.856  ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.095      ; 0.271      ;
; 0.864  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.046      ; 0.214      ;
; 0.875  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.105      ; 0.262      ;
; 0.878  ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.108      ; 0.262      ;
; 1.098  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 1.657      ; 1.591      ;
; 1.101  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 1.657      ; 1.588      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                         ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.281 ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.657      ; 1.528      ;
; -0.280 ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.657      ; 1.529      ;
; -0.277 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.665      ; 1.540      ;
; -0.273 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.533      ;
; -0.273 ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.664      ; 1.543      ;
; -0.271 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.651      ; 1.532      ;
; -0.267 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.653      ; 1.538      ;
; -0.266 ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.653      ; 1.539      ;
; -0.263 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.652      ; 1.541      ;
; -0.262 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.663      ; 1.553      ;
; -0.261 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.652      ; 1.543      ;
; -0.259 ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.653      ; 1.546      ;
; -0.256 ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.550      ;
; -0.241 ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.567      ;
; -0.240 ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.568      ;
; -0.239 ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.665      ; 1.578      ;
; -0.239 ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.665      ; 1.578      ;
; -0.237 ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.672      ; 1.587      ;
; -0.232 ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.660      ; 1.580      ;
; -0.232 ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.660      ; 1.580      ;
; -0.232 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.574      ;
; -0.230 ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.578      ;
; -0.229 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.579      ;
; -0.226 ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.582      ;
; -0.225 ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.656      ; 1.583      ;
; -0.225 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.581      ;
; -0.224 ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.663      ; 1.591      ;
; -0.223 ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.663      ; 1.592      ;
; -0.223 ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.583      ;
; -0.222 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.584      ;
; -0.221 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.657      ; 1.588      ;
; -0.218 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.657      ; 1.591      ;
; 0.002  ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.108      ; 0.262      ;
; 0.005  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.105      ; 0.262      ;
; 0.016  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.046      ; 0.214      ;
; 0.024  ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.095      ; 0.271      ;
; 0.025  ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.089      ; 0.266      ;
; 0.025  ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.095      ; 0.272      ;
; 0.026  ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.084      ; 0.262      ;
; 0.027  ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.087      ; 0.266      ;
; 0.028  ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.090      ; 0.270      ;
; 0.032  ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.076      ; 0.260      ;
; 0.033  ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.075      ; 0.260      ;
; 0.034  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.075      ; 0.261      ;
; 0.037  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.074      ; 0.263      ;
; 0.041  ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.072      ; 0.265      ;
; 0.044  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.071      ; 0.267      ;
; 0.051  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.088      ; 0.291      ;
; 0.058  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.055      ; 0.265      ;
; 0.096  ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.093      ; 0.341      ;
; 0.100  ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.093      ; 0.345      ;
; 0.103  ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.077      ; 0.332      ;
; 0.108  ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.088      ; 0.348      ;
; 0.111  ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.079      ; 0.342      ;
; 0.121  ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.076      ; 0.349      ;
; 0.130  ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.058      ; 0.340      ;
; 0.132  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.047      ; 0.331      ;
; 0.134  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.047      ; 0.333      ;
; 0.135  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.042      ; 0.329      ;
; 0.137  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.040      ; 0.329      ;
; 0.138  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.039      ; 0.329      ;
; 0.152  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.048      ; 0.352      ;
; 0.157  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.092      ; 0.401      ;
; 0.180  ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.091      ; 0.423      ;
; 0.187  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.015     ; 0.172      ;
; 0.219  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.657      ; 1.528      ;
; 0.220  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.657      ; 1.529      ;
; 0.223  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.665      ; 1.540      ;
; 0.227  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.533      ;
; 0.227  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.664      ; 1.543      ;
; 0.229  ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.651      ; 1.532      ;
; 0.233  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.653      ; 1.538      ;
; 0.234  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.653      ; 1.539      ;
; 0.237  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.652      ; 1.541      ;
; 0.238  ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.663      ; 1.553      ;
; 0.239  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.652      ; 1.543      ;
; 0.241  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.653      ; 1.546      ;
; 0.244  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.550      ;
; 0.259  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.567      ;
; 0.260  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.568      ;
; 0.261  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.665      ; 1.578      ;
; 0.261  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.665      ; 1.578      ;
; 0.263  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.672      ; 1.587      ;
; 0.268  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.660      ; 1.580      ;
; 0.268  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.660      ; 1.580      ;
; 0.268  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.574      ;
; 0.270  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.578      ;
; 0.271  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.579      ;
; 0.274  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.582      ;
; 0.275  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.656      ; 1.583      ;
; 0.275  ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.581      ;
; 0.276  ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.663      ; 1.591      ;
; 0.277  ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.663      ; 1.592      ;
; 0.277  ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.583      ;
; 0.278  ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.584      ;
; 0.279  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.657      ; 1.588      ;
; 0.282  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.657      ; 1.591      ;
; 0.453  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.108      ; 0.213      ;
; 0.453  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.105      ; 0.210      ;
; 0.453  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.107      ; 0.212      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                             ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.630 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.084     ; 0.546      ;
; 0.667 ; inst2[22] ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.058     ; 0.609      ;
; 0.697 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 0.657      ;
; 0.704 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.614      ;
; 0.712 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.624      ;
; 0.738 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 0.664      ;
; 0.766 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.037     ; 0.729      ;
; 0.786 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.084     ; 0.702      ;
; 0.802 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 0.769      ;
; 0.824 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.042     ; 0.782      ;
; 0.826 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.047     ; 0.779      ;
; 0.862 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.773      ;
; 0.867 ; inst3[14] ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.077     ; 0.790      ;
; 0.868 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.779      ;
; 0.870 ; inst3[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.777      ;
; 0.874 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 0.841      ;
; 0.876 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.047     ; 0.829      ;
; 0.909 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.105     ; 0.804      ;
; 0.920 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.830      ;
; 0.925 ; inst2[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.087     ; 0.838      ;
; 0.926 ; inst3[10] ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.072     ; 0.854      ;
; 0.927 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 0.835      ;
; 0.928 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.055     ; 0.873      ;
; 0.929 ; inst2[14] ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.072     ; 0.857      ;
; 0.933 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.840      ;
; 0.934 ; inst3[11] ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.079     ; 0.855      ;
; 0.934 ; inst2[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.841      ;
; 0.939 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 0.863      ;
; 0.944 ; inst3[26] ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.091     ; 0.853      ;
; 0.948 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.858      ;
; 0.952 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.105     ; 0.847      ;
; 0.956 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 0.923      ;
; 0.960 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.867      ;
; 0.960 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.046     ; 0.914      ;
; 0.963 ; inst2[15] ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.870      ;
; 0.966 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.087     ; 0.879      ;
; 0.995 ; inst3[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 0.919      ;
; 0.998 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 0.924      ;
; 1.014 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 0.939      ;
; 1.034 ; inst2[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 0.958      ;
; 1.038 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.007      ;
; 1.039 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 0.963      ;
; 1.040 ; inst3[22] ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.058     ; 0.982      ;
; 1.054 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.055     ; 0.999      ;
; 1.057 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 0.965      ;
; 1.058 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.970      ;
; 1.058 ; inst2[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 0.983      ;
; 1.063 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.095     ; 0.968      ;
; 1.066 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.095     ; 0.971      ;
; 1.090 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.057      ;
; 1.096 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.065      ;
; 1.100 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 1.007      ;
; 1.103 ; inst2[15] ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 1.010      ;
; 1.108 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.016      ;
; 1.109 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 1.035      ;
; 1.114 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.035     ; 1.079      ;
; 1.118 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.087      ;
; 1.124 ; inst2[13] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.087     ; 0.537      ;
; 1.127 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.089      ;
; 1.132 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.048     ; 1.084      ;
; 1.135 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 1.047      ;
; 1.137 ; inst2[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.086     ; 1.051      ;
; 1.143 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 1.068      ;
; 1.149 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.055     ; 1.094      ;
; 1.158 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.068      ;
; 1.158 ; inst2[10] ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.067     ; 1.091      ;
; 1.169 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 1.095      ;
; 1.176 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.138      ;
; 1.176 ; inst2[12] ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 1.148      ;
; 1.188 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.155      ;
; 1.199 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.073     ; 1.126      ;
; 1.202 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.096     ; 1.106      ;
; 1.203 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.111      ;
; 1.215 ; inst2[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 1.122      ;
; 1.216 ; inst2[11] ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.065     ; 1.151      ;
; 1.226 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.134      ;
; 1.228 ; inst2[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.136      ;
; 1.229 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.071     ; 0.658      ;
; 1.238 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.039     ; 1.199      ;
; 1.238 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.148      ;
; 1.239 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.088     ; 0.651      ;
; 1.244 ; inst2[26] ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.091     ; 1.153      ;
; 1.247 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.055     ; 1.192      ;
; 1.251 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.220      ;
; 1.252 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.063     ; 1.189      ;
; 1.258 ; inst2[9]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.043     ; 1.215      ;
; 1.261 ; inst3[15] ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.108     ; 1.153      ;
; 1.261 ; inst3[17] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.169      ;
; 1.266 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.048     ; 1.218      ;
; 1.278 ; inst3[26] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.087     ; 0.691      ;
; 1.280 ; inst3[28] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.085     ; 0.695      ;
; 1.281 ; inst2[7]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.067     ; 1.214      ;
; 1.282 ; inst2[24] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.076     ; 0.706      ;
; 1.286 ; inst2[25] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.078     ; 0.708      ;
; 1.286 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.196      ;
; 1.287 ; inst2[22] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.088     ; 0.699      ;
; 1.287 ; inst2[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.080     ; 1.207      ;
; 1.288 ; inst2[26] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.087     ; 0.701      ;
; 1.289 ; inst3[27] ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.088     ; 0.701      ;
; 1.292 ; inst2[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.202      ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 2.356  ; 2.356  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 2.173  ; 2.173  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 2.282  ; 2.282  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 2.166  ; 2.166  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 2.297  ; 2.297  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 2.234  ; 2.234  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 2.238  ; 2.238  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 2.264  ; 2.264  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 2.292  ; 2.292  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 2.356  ; 2.356  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 2.265  ; 2.265  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 2.016  ; 2.016  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 2.069  ; 2.069  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 2.002  ; 2.002  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 2.018  ; 2.018  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 2.186  ; 2.186  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 2.200  ; 2.200  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 2.141  ; 2.141  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 2.303  ; 2.303  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 2.138  ; 2.138  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 2.173  ; 2.173  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 1.969  ; 1.969  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 2.072  ; 2.072  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 2.062  ; 2.062  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 2.004  ; 2.004  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 2.136  ; 2.136  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 1.984  ; 1.984  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 1.902  ; 1.902  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 2.164  ; 2.164  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 2.070  ; 2.070  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 1.931  ; 1.931  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 2.047  ; 2.047  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 1.933  ; 1.933  ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; -0.098 ; -0.098 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 9.318  ; 9.318  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 8.360  ; 8.360  ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -1.782 ; -1.782 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -2.053 ; -2.053 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -2.162 ; -2.162 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -2.046 ; -2.046 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -2.177 ; -2.177 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -2.114 ; -2.114 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -2.118 ; -2.118 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -2.144 ; -2.144 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -2.172 ; -2.172 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -2.236 ; -2.236 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -2.145 ; -2.145 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -1.896 ; -1.896 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -1.949 ; -1.949 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -1.882 ; -1.882 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -1.898 ; -1.898 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -2.066 ; -2.066 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -2.080 ; -2.080 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -2.021 ; -2.021 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -2.183 ; -2.183 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -2.018 ; -2.018 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -2.053 ; -2.053 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -1.849 ; -1.849 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -1.952 ; -1.952 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -1.942 ; -1.942 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -1.884 ; -1.884 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -2.016 ; -2.016 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -1.864 ; -1.864 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -1.782 ; -1.782 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -2.044 ; -2.044 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -1.950 ; -1.950 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -1.811 ; -1.811 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -1.927 ; -1.927 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -1.813 ; -1.813 ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.281  ; 0.281  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -2.805 ; -2.805 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -2.562 ; -2.562 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 3.586 ; 3.586 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.746 ; 3.746 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 4.245 ; 4.245 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 3.981 ; 3.981 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.944 ; 3.944 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 4.003 ; 4.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 3.826 ; 3.826 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 3.847 ; 3.847 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 3.892 ; 3.892 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.979 ; 3.979 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.893 ; 3.893 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 3.917 ; 3.917 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.940 ; 3.940 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 4.044 ; 4.044 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 4.245 ; 4.245 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.937 ; 3.937 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 4.077 ; 4.077 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.799 ; 3.799 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 4.072 ; 4.072 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.730 ; 3.730 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 3.677 ; 3.677 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.880 ; 3.880 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.680 ; 3.680 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 3.689 ; 3.689 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 3.693 ; 3.693 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 3.971 ; 3.971 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 3.729 ; 3.729 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 3.848 ; 3.848 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 3.830 ; 3.830 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 3.586 ; 3.586 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.746 ; 3.746 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 3.677 ; 3.677 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 3.981 ; 3.981 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.944 ; 3.944 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 4.003 ; 4.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 3.826 ; 3.826 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 3.847 ; 3.847 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 3.892 ; 3.892 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.979 ; 3.979 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.893 ; 3.893 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 3.917 ; 3.917 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.940 ; 3.940 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 4.044 ; 4.044 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 4.245 ; 4.245 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.937 ; 3.937 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 4.077 ; 4.077 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.799 ; 3.799 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 4.072 ; 4.072 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.730 ; 3.730 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 3.677 ; 3.677 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.880 ; 3.880 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.680 ; 3.680 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 3.689 ; 3.689 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 3.693 ; 3.693 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 3.971 ; 3.971 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 3.729 ; 3.729 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 3.848 ; 3.848 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 3.830 ; 3.830 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.365  ; -0.281 ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -0.720   ; -0.281 ; N/A      ; N/A     ; -1.380              ;
;  Arena_sub_add   ; -17.365  ; 0.630  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -643.603 ; -7.847 ; 0.0      ; 0.0     ; -66.76              ;
;  Arena_clk       ; -1.388   ; -7.847 ; N/A      ; N/A     ; -65.380             ;
;  Arena_sub_add   ; -642.215 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 4.398  ; 4.398  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 4.003  ; 4.003  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 4.221  ; 4.221  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 3.978  ; 3.978  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 4.294  ; 4.294  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 4.101  ; 4.101  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 4.053  ; 4.053  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 4.206  ; 4.206  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 4.237  ; 4.237  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 4.398  ; 4.398  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 4.190  ; 4.190  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 3.728  ; 3.728  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 3.739  ; 3.739  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 3.638  ; 3.638  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 3.642  ; 3.642  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 4.003  ; 4.003  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 4.073  ; 4.073  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 3.943  ; 3.943  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 4.262  ; 4.262  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 3.937  ; 3.937  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 3.985  ; 3.985  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 3.660  ; 3.660  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 3.818  ; 3.818  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 3.805  ; 3.805  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 3.690  ; 3.690  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 3.903  ; 3.903  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 3.598  ; 3.598  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 3.484  ; 3.484  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 4.044  ; 4.044  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 3.741  ; 3.741  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 3.513  ; 3.513  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 3.789  ; 3.789  ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 3.519  ; 3.519  ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.510  ; 0.510  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 20.972 ; 20.972 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 18.642 ; 18.642 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -1.782 ; -1.782 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -2.053 ; -2.053 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -2.162 ; -2.162 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -2.046 ; -2.046 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -2.177 ; -2.177 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -2.114 ; -2.114 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -2.118 ; -2.118 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -2.144 ; -2.144 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -2.172 ; -2.172 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -2.236 ; -2.236 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -2.145 ; -2.145 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -1.896 ; -1.896 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -1.949 ; -1.949 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -1.882 ; -1.882 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -1.898 ; -1.898 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -2.066 ; -2.066 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -2.080 ; -2.080 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -2.021 ; -2.021 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -2.183 ; -2.183 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -2.018 ; -2.018 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -2.053 ; -2.053 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -1.849 ; -1.849 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -1.952 ; -1.952 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -1.942 ; -1.942 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -1.884 ; -1.884 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -2.016 ; -2.016 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -1.864 ; -1.864 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -1.782 ; -1.782 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -2.044 ; -2.044 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -1.950 ; -1.950 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -1.811 ; -1.811 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -1.927 ; -1.927 ; Fall       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -1.813 ; -1.813 ; Fall       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.281  ; 0.281  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -2.805 ; -2.805 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -2.562 ; -2.562 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 6.621 ; 6.621 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.945 ; 6.945 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 7.161 ; 7.161 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.105 ; 7.105 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.190 ; 7.190 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 6.832 ; 6.832 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 6.889 ; 6.889 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.003 ; 7.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.159 ; 7.159 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.920 ; 6.920 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 7.314 ; 7.314 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.008 ; 7.008 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 7.102 ; 7.102 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 7.109 ; 7.109 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 7.697 ; 7.697 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 6.815 ; 6.815 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.430 ; 7.430 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.461 ; 7.461 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 7.382 ; 7.382 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.631 ; 6.631 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 6.549 ; 6.549 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 6.963 ; 6.963 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.556 ; 6.556 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 6.575 ; 6.575 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 6.583 ; 6.583 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 6.946 ; 6.946 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.157 ; 7.157 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 6.626 ; 6.626 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 6.896 ; 6.896 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.123 ; 7.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 6.840 ; 6.840 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_Bout_32bit          ; Arena_clk  ; 3.586 ; 3.586 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.746 ; 3.746 ; Rise       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 3.677 ; 3.677 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 3.981 ; 3.981 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.944 ; 3.944 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 4.003 ; 4.003 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 3.826 ; 3.826 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 3.847 ; 3.847 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 3.892 ; 3.892 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.979 ; 3.979 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.893 ; 3.893 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 3.917 ; 3.917 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.940 ; 3.940 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 4.044 ; 4.044 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 4.245 ; 4.245 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.937 ; 3.937 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 4.077 ; 4.077 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.799 ; 3.799 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 4.072 ; 4.072 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.730 ; 3.730 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 3.677 ; 3.677 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.880 ; 3.880 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.680 ; 3.680 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 3.689 ; 3.689 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 3.693 ; 3.693 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 3.971 ; 3.971 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 3.729 ; 3.729 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 3.848 ; 3.848 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 3.830 ; 3.830 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Arena_sub_add ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk     ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Arena_sub_add ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk     ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 30 21:29:39 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 68 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.365      -642.215 Arena_sub_add 
    Info (332119):    -0.720        -1.388 Arena_clk 
Info (332146): Worst-case hold slack is 0.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.147         0.000 Arena_clk 
    Info (332119):     1.132         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.099      -251.280 Arena_sub_add 
    Info (332119):    -0.009        -0.009 Arena_clk 
Info (332146): Worst-case hold slack is -0.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.281        -7.847 Arena_clk 
    Info (332119):     0.630         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Tue Apr 30 21:29:42 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


