{
  "module_name": "pads-imx8qm.h",
  "hash_id": "c38de2e36bb239e9916fa8050ca98660769635e3b0376a691cd39a80869b7c08",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/pinctrl/pads-imx8qm.h",
  "human_readable_source": " \n \n\n#ifndef _IMX8QM_PADS_H\n#define _IMX8QM_PADS_H\n\n \n#define IMX8QM_SIM0_CLK\t\t\t\t\t0\n#define IMX8QM_SIM0_RST\t\t\t\t\t1\n#define IMX8QM_SIM0_IO\t\t\t\t\t2\n#define IMX8QM_SIM0_PD\t\t\t\t\t3\n#define IMX8QM_SIM0_POWER_EN\t\t\t\t4\n#define IMX8QM_SIM0_GPIO0_00\t\t\t\t5\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_SIM\t\t6\n#define IMX8QM_M40_I2C0_SCL\t\t\t\t7\n#define IMX8QM_M40_I2C0_SDA\t\t\t\t8\n#define IMX8QM_M40_GPIO0_00\t\t\t\t9\n#define IMX8QM_M40_GPIO0_01\t\t\t\t10\n#define IMX8QM_M41_I2C0_SCL\t\t\t\t11\n#define IMX8QM_M41_I2C0_SDA\t\t\t\t12\n#define IMX8QM_M41_GPIO0_00\t\t\t\t13\n#define IMX8QM_M41_GPIO0_01\t\t\t\t14\n#define IMX8QM_GPT0_CLK\t\t\t\t\t15\n#define IMX8QM_GPT0_CAPTURE\t\t\t\t16\n#define IMX8QM_GPT0_COMPARE\t\t\t\t17\n#define IMX8QM_GPT1_CLK\t\t\t\t\t18\n#define IMX8QM_GPT1_CAPTURE\t\t\t\t19\n#define IMX8QM_GPT1_COMPARE\t\t\t\t20\n#define IMX8QM_UART0_RX\t\t\t\t\t21\n#define IMX8QM_UART0_TX\t\t\t\t\t22\n#define IMX8QM_UART0_RTS_B\t\t\t\t23\n#define IMX8QM_UART0_CTS_B\t\t\t\t24\n#define IMX8QM_UART1_TX\t\t\t\t\t25\n#define IMX8QM_UART1_RX\t\t\t\t\t26\n#define IMX8QM_UART1_RTS_B\t\t\t\t27\n#define IMX8QM_UART1_CTS_B\t\t\t\t28\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIOLH\t\t29\n#define IMX8QM_SCU_PMIC_MEMC_ON\t\t\t\t30\n#define IMX8QM_SCU_WDOG_OUT\t\t\t\t31\n#define IMX8QM_PMIC_I2C_SDA\t\t\t\t32\n#define IMX8QM_PMIC_I2C_SCL\t\t\t\t33\n#define IMX8QM_PMIC_EARLY_WARNING\t\t\t34\n#define IMX8QM_PMIC_INT_B\t\t\t\t35\n#define IMX8QM_SCU_GPIO0_00\t\t\t\t36\n#define IMX8QM_SCU_GPIO0_01\t\t\t\t37\n#define IMX8QM_SCU_GPIO0_02\t\t\t\t38\n#define IMX8QM_SCU_GPIO0_03\t\t\t\t39\n#define IMX8QM_SCU_GPIO0_04\t\t\t\t40\n#define IMX8QM_SCU_GPIO0_05\t\t\t\t41\n#define IMX8QM_SCU_GPIO0_06\t\t\t\t42\n#define IMX8QM_SCU_GPIO0_07\t\t\t\t43\n#define IMX8QM_SCU_BOOT_MODE0\t\t\t\t44\n#define IMX8QM_SCU_BOOT_MODE1\t\t\t\t45\n#define IMX8QM_SCU_BOOT_MODE2\t\t\t\t46\n#define IMX8QM_SCU_BOOT_MODE3\t\t\t\t47\n#define IMX8QM_SCU_BOOT_MODE4\t\t\t\t48\n#define IMX8QM_SCU_BOOT_MODE5\t\t\t\t49\n#define IMX8QM_LVDS0_GPIO00\t\t\t\t50\n#define IMX8QM_LVDS0_GPIO01\t\t\t\t51\n#define IMX8QM_LVDS0_I2C0_SCL\t\t\t\t52\n#define IMX8QM_LVDS0_I2C0_SDA\t\t\t\t53\n#define IMX8QM_LVDS0_I2C1_SCL\t\t\t\t54\n#define IMX8QM_LVDS0_I2C1_SDA\t\t\t\t55\n#define IMX8QM_LVDS1_GPIO00\t\t\t\t56\n#define IMX8QM_LVDS1_GPIO01\t\t\t\t57\n#define IMX8QM_LVDS1_I2C0_SCL\t\t\t\t58\n#define IMX8QM_LVDS1_I2C0_SDA\t\t\t\t59\n#define IMX8QM_LVDS1_I2C1_SCL\t\t\t\t60\n#define IMX8QM_LVDS1_I2C1_SDA\t\t\t\t61\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_LVDSGPIO\t\t62\n#define IMX8QM_MIPI_DSI0_I2C0_SCL\t\t\t63\n#define IMX8QM_MIPI_DSI0_I2C0_SDA\t\t\t64\n#define IMX8QM_MIPI_DSI0_GPIO0_00\t\t\t65\n#define IMX8QM_MIPI_DSI0_GPIO0_01\t\t\t66\n#define IMX8QM_MIPI_DSI1_I2C0_SCL\t\t\t67\n#define IMX8QM_MIPI_DSI1_I2C0_SDA\t\t\t68\n#define IMX8QM_MIPI_DSI1_GPIO0_00\t\t\t69\n#define IMX8QM_MIPI_DSI1_GPIO0_01\t\t\t70\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_MIPIDSIGPIO\t71\n#define IMX8QM_MIPI_CSI0_MCLK_OUT\t\t\t72\n#define IMX8QM_MIPI_CSI0_I2C0_SCL\t\t\t73\n#define IMX8QM_MIPI_CSI0_I2C0_SDA\t\t\t74\n#define IMX8QM_MIPI_CSI0_GPIO0_00\t\t\t75\n#define IMX8QM_MIPI_CSI0_GPIO0_01\t\t\t76\n#define IMX8QM_MIPI_CSI1_MCLK_OUT\t\t\t77\n#define IMX8QM_MIPI_CSI1_GPIO0_00\t\t\t78\n#define IMX8QM_MIPI_CSI1_GPIO0_01\t\t\t79\n#define IMX8QM_MIPI_CSI1_I2C0_SCL\t\t\t80\n#define IMX8QM_MIPI_CSI1_I2C0_SDA\t\t\t81\n#define IMX8QM_HDMI_TX0_TS_SCL\t\t\t\t82\n#define IMX8QM_HDMI_TX0_TS_SDA\t\t\t\t83\n#define IMX8QM_COMP_CTL_GPIO_3V3_HDMIGPIO\t\t84\n#define IMX8QM_ESAI1_FSR\t\t\t\t85\n#define IMX8QM_ESAI1_FST\t\t\t\t86\n#define IMX8QM_ESAI1_SCKR\t\t\t\t87\n#define IMX8QM_ESAI1_SCKT\t\t\t\t88\n#define IMX8QM_ESAI1_TX0\t\t\t\t89\n#define IMX8QM_ESAI1_TX1\t\t\t\t90\n#define IMX8QM_ESAI1_TX2_RX3\t\t\t\t91\n#define IMX8QM_ESAI1_TX3_RX2\t\t\t\t92\n#define IMX8QM_ESAI1_TX4_RX1\t\t\t\t93\n#define IMX8QM_ESAI1_TX5_RX0\t\t\t\t94\n#define IMX8QM_SPDIF0_RX\t\t\t\t95\n#define IMX8QM_SPDIF0_TX\t\t\t\t96\n#define IMX8QM_SPDIF0_EXT_CLK\t\t\t\t97\n#define IMX8QM_SPI3_SCK\t\t\t\t\t98\n#define IMX8QM_SPI3_SDO\t\t\t\t\t99\n#define IMX8QM_SPI3_SDI\t\t\t\t\t100\n#define IMX8QM_SPI3_CS0\t\t\t\t\t101\n#define IMX8QM_SPI3_CS1\t\t\t\t\t102\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIORHB\t\t103\n#define IMX8QM_ESAI0_FSR\t\t\t\t104\n#define IMX8QM_ESAI0_FST\t\t\t\t105\n#define IMX8QM_ESAI0_SCKR\t\t\t\t106\n#define IMX8QM_ESAI0_SCKT\t\t\t\t107\n#define IMX8QM_ESAI0_TX0\t\t\t\t108\n#define IMX8QM_ESAI0_TX1\t\t\t\t109\n#define IMX8QM_ESAI0_TX2_RX3\t\t\t\t110\n#define IMX8QM_ESAI0_TX3_RX2\t\t\t\t111\n#define IMX8QM_ESAI0_TX4_RX1\t\t\t\t112\n#define IMX8QM_ESAI0_TX5_RX0\t\t\t\t113\n#define IMX8QM_MCLK_IN0\t\t\t\t\t114\n#define IMX8QM_MCLK_OUT0\t\t\t\t115\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIORHC\t\t116\n#define IMX8QM_SPI0_SCK\t\t\t\t\t117\n#define IMX8QM_SPI0_SDO\t\t\t\t\t118\n#define IMX8QM_SPI0_SDI\t\t\t\t\t119\n#define IMX8QM_SPI0_CS0\t\t\t\t\t120\n#define IMX8QM_SPI0_CS1\t\t\t\t\t121\n#define IMX8QM_SPI2_SCK\t\t\t\t\t122\n#define IMX8QM_SPI2_SDO\t\t\t\t\t123\n#define IMX8QM_SPI2_SDI\t\t\t\t\t124\n#define IMX8QM_SPI2_CS0\t\t\t\t\t125\n#define IMX8QM_SPI2_CS1\t\t\t\t\t126\n#define IMX8QM_SAI1_RXC\t\t\t\t\t127\n#define IMX8QM_SAI1_RXD\t\t\t\t\t128\n#define IMX8QM_SAI1_RXFS\t\t\t\t129\n#define IMX8QM_SAI1_TXC\t\t\t\t\t130\n#define IMX8QM_SAI1_TXD\t\t\t\t\t131\n#define IMX8QM_SAI1_TXFS\t\t\t\t132\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIORHT\t\t133\n#define IMX8QM_ADC_IN7\t\t\t\t\t134\n#define IMX8QM_ADC_IN6\t\t\t\t\t135\n#define IMX8QM_ADC_IN5\t\t\t\t\t136\n#define IMX8QM_ADC_IN4\t\t\t\t\t137\n#define IMX8QM_ADC_IN3\t\t\t\t\t138\n#define IMX8QM_ADC_IN2\t\t\t\t\t139\n#define IMX8QM_ADC_IN1\t\t\t\t\t140\n#define IMX8QM_ADC_IN0\t\t\t\t\t141\n#define IMX8QM_MLB_SIG\t\t\t\t\t142\n#define IMX8QM_MLB_CLK\t\t\t\t\t143\n#define IMX8QM_MLB_DATA\t\t\t\t\t144\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIOLHT\t\t145\n#define IMX8QM_FLEXCAN0_RX\t\t\t\t146\n#define IMX8QM_FLEXCAN0_TX\t\t\t\t147\n#define IMX8QM_FLEXCAN1_RX\t\t\t\t148\n#define IMX8QM_FLEXCAN1_TX\t\t\t\t149\n#define IMX8QM_FLEXCAN2_RX\t\t\t\t150\n#define IMX8QM_FLEXCAN2_TX\t\t\t\t151\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIOTHR\t\t152\n#define IMX8QM_USB_SS3_TC0\t\t\t\t153\n#define IMX8QM_USB_SS3_TC1\t\t\t\t154\n#define IMX8QM_USB_SS3_TC2\t\t\t\t155\n#define IMX8QM_USB_SS3_TC3\t\t\t\t156\n#define IMX8QM_COMP_CTL_GPIO_3V3_USB3IO\t\t\t157\n#define IMX8QM_USDHC1_RESET_B\t\t\t\t158\n#define IMX8QM_USDHC1_VSELECT\t\t\t\t159\n#define IMX8QM_USDHC2_RESET_B\t\t\t\t160\n#define IMX8QM_USDHC2_VSELECT\t\t\t\t161\n#define IMX8QM_USDHC2_WP\t\t\t\t162\n#define IMX8QM_USDHC2_CD_B\t\t\t\t163\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_VSELSEP\t\t164\n#define IMX8QM_ENET0_MDIO\t\t\t\t165\n#define IMX8QM_ENET0_MDC\t\t\t\t166\n#define IMX8QM_ENET0_REFCLK_125M_25M\t\t\t167\n#define IMX8QM_ENET1_REFCLK_125M_25M\t\t\t168\n#define IMX8QM_ENET1_MDIO\t\t\t\t169\n#define IMX8QM_ENET1_MDC\t\t\t\t170\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_GPIOCT\t\t171\n#define IMX8QM_QSPI1A_SS0_B\t\t\t\t172\n#define IMX8QM_QSPI1A_SS1_B\t\t\t\t173\n#define IMX8QM_QSPI1A_SCLK\t\t\t\t174\n#define IMX8QM_QSPI1A_DQS\t\t\t\t175\n#define IMX8QM_QSPI1A_DATA3\t\t\t\t176\n#define IMX8QM_QSPI1A_DATA2\t\t\t\t177\n#define IMX8QM_QSPI1A_DATA1\t\t\t\t178\n#define IMX8QM_QSPI1A_DATA0\t\t\t\t179\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_QSPI1\t\t180\n#define IMX8QM_QSPI0A_DATA0\t\t\t\t181\n#define IMX8QM_QSPI0A_DATA1\t\t\t\t182\n#define IMX8QM_QSPI0A_DATA2\t\t\t\t183\n#define IMX8QM_QSPI0A_DATA3\t\t\t\t184\n#define IMX8QM_QSPI0A_DQS\t\t\t\t185\n#define IMX8QM_QSPI0A_SS0_B\t\t\t\t186\n#define IMX8QM_QSPI0A_SS1_B\t\t\t\t187\n#define IMX8QM_QSPI0A_SCLK\t\t\t\t188\n#define IMX8QM_QSPI0B_SCLK\t\t\t\t189\n#define IMX8QM_QSPI0B_DATA0\t\t\t\t190\n#define IMX8QM_QSPI0B_DATA1\t\t\t\t191\n#define IMX8QM_QSPI0B_DATA2\t\t\t\t192\n#define IMX8QM_QSPI0B_DATA3\t\t\t\t193\n#define IMX8QM_QSPI0B_DQS\t\t\t\t194\n#define IMX8QM_QSPI0B_SS0_B\t\t\t\t195\n#define IMX8QM_QSPI0B_SS1_B\t\t\t\t196\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_QSPI0\t\t197\n#define IMX8QM_PCIE_CTRL0_CLKREQ_B\t\t\t198\n#define IMX8QM_PCIE_CTRL0_WAKE_B\t\t\t199\n#define IMX8QM_PCIE_CTRL0_PERST_B\t\t\t200\n#define IMX8QM_PCIE_CTRL1_CLKREQ_B\t\t\t201\n#define IMX8QM_PCIE_CTRL1_WAKE_B\t\t\t202\n#define IMX8QM_PCIE_CTRL1_PERST_B\t\t\t203\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_PCIESEP\t\t204\n#define IMX8QM_USB_HSIC0_DATA\t\t\t\t205\n#define IMX8QM_USB_HSIC0_STROBE\t\t\t\t206\n#define IMX8QM_CALIBRATION_0_HSIC\t\t\t207\n#define IMX8QM_CALIBRATION_1_HSIC\t\t\t208\n#define IMX8QM_EMMC0_CLK\t\t\t\t209\n#define IMX8QM_EMMC0_CMD\t\t\t\t210\n#define IMX8QM_EMMC0_DATA0\t\t\t\t211\n#define IMX8QM_EMMC0_DATA1\t\t\t\t212\n#define IMX8QM_EMMC0_DATA2\t\t\t\t213\n#define IMX8QM_EMMC0_DATA3\t\t\t\t214\n#define IMX8QM_EMMC0_DATA4\t\t\t\t215\n#define IMX8QM_EMMC0_DATA5\t\t\t\t216\n#define IMX8QM_EMMC0_DATA6\t\t\t\t217\n#define IMX8QM_EMMC0_DATA7\t\t\t\t218\n#define IMX8QM_EMMC0_STROBE\t\t\t\t219\n#define IMX8QM_EMMC0_RESET_B\t\t\t\t220\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_SD1FIX\t\t221\n#define IMX8QM_USDHC1_CLK\t\t\t\t222\n#define IMX8QM_USDHC1_CMD\t\t\t\t223\n#define IMX8QM_USDHC1_DATA0\t\t\t\t224\n#define IMX8QM_USDHC1_DATA1\t\t\t\t225\n#define IMX8QM_CTL_NAND_RE_P_N\t\t\t\t226\n#define IMX8QM_USDHC1_DATA2\t\t\t\t227\n#define IMX8QM_USDHC1_DATA3\t\t\t\t228\n#define IMX8QM_CTL_NAND_DQS_P_N\t\t\t\t229\n#define IMX8QM_USDHC1_DATA4\t\t\t\t230\n#define IMX8QM_USDHC1_DATA5\t\t\t\t231\n#define IMX8QM_USDHC1_DATA6\t\t\t\t232\n#define IMX8QM_USDHC1_DATA7\t\t\t\t233\n#define IMX8QM_USDHC1_STROBE\t\t\t\t234\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_VSEL2\t\t235\n#define IMX8QM_USDHC2_CLK\t\t\t\t236\n#define IMX8QM_USDHC2_CMD\t\t\t\t237\n#define IMX8QM_USDHC2_DATA0\t\t\t\t238\n#define IMX8QM_USDHC2_DATA1\t\t\t\t239\n#define IMX8QM_USDHC2_DATA2\t\t\t\t240\n#define IMX8QM_USDHC2_DATA3\t\t\t\t241\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_VSEL3\t\t242\n#define IMX8QM_ENET0_RGMII_TXC\t\t\t\t243\n#define IMX8QM_ENET0_RGMII_TX_CTL\t\t\t244\n#define IMX8QM_ENET0_RGMII_TXD0\t\t\t\t245\n#define IMX8QM_ENET0_RGMII_TXD1\t\t\t\t246\n#define IMX8QM_ENET0_RGMII_TXD2\t\t\t\t247\n#define IMX8QM_ENET0_RGMII_TXD3\t\t\t\t248\n#define IMX8QM_ENET0_RGMII_RXC\t\t\t\t249\n#define IMX8QM_ENET0_RGMII_RX_CTL\t\t\t250\n#define IMX8QM_ENET0_RGMII_RXD0\t\t\t\t251\n#define IMX8QM_ENET0_RGMII_RXD1\t\t\t\t252\n#define IMX8QM_ENET0_RGMII_RXD2\t\t\t\t253\n#define IMX8QM_ENET0_RGMII_RXD3\t\t\t\t254\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETB\t\t255\n#define IMX8QM_ENET1_RGMII_TXC\t\t\t\t256\n#define IMX8QM_ENET1_RGMII_TX_CTL\t\t\t257\n#define IMX8QM_ENET1_RGMII_TXD0\t\t\t\t258\n#define IMX8QM_ENET1_RGMII_TXD1\t\t\t\t259\n#define IMX8QM_ENET1_RGMII_TXD2\t\t\t\t260\n#define IMX8QM_ENET1_RGMII_TXD3\t\t\t\t261\n#define IMX8QM_ENET1_RGMII_RXC\t\t\t\t262\n#define IMX8QM_ENET1_RGMII_RX_CTL\t\t\t263\n#define IMX8QM_ENET1_RGMII_RXD0\t\t\t\t264\n#define IMX8QM_ENET1_RGMII_RXD1\t\t\t\t265\n#define IMX8QM_ENET1_RGMII_RXD2\t\t\t\t266\n#define IMX8QM_ENET1_RGMII_RXD3\t\t\t\t267\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETA\t\t268\n\n \n#define IMX8QM_SIM0_CLK_DMA_SIM0_CLK\t\t\t\tIMX8QM_SIM0_CLK\t\t\t0\n#define IMX8QM_SIM0_CLK_LSIO_GPIO0_IO00\t\t\t\tIMX8QM_SIM0_CLK\t\t\t3\n#define IMX8QM_SIM0_RST_DMA_SIM0_RST\t\t\t\tIMX8QM_SIM0_RST\t\t\t0\n#define IMX8QM_SIM0_RST_LSIO_GPIO0_IO01\t\t\t\tIMX8QM_SIM0_RST\t\t\t3\n#define IMX8QM_SIM0_IO_DMA_SIM0_IO\t\t\t\tIMX8QM_SIM0_IO\t\t\t0\n#define IMX8QM_SIM0_IO_LSIO_GPIO0_IO02\t\t\t\tIMX8QM_SIM0_IO\t\t\t3\n#define IMX8QM_SIM0_PD_DMA_SIM0_PD\t\t\t\tIMX8QM_SIM0_PD\t\t\t0\n#define IMX8QM_SIM0_PD_DMA_I2C3_SCL\t\t\t\tIMX8QM_SIM0_PD\t\t\t1\n#define IMX8QM_SIM0_PD_LSIO_GPIO0_IO03\t\t\t\tIMX8QM_SIM0_PD\t\t\t3\n#define IMX8QM_SIM0_POWER_EN_DMA_SIM0_POWER_EN\t\t\tIMX8QM_SIM0_POWER_EN\t\t0\n#define IMX8QM_SIM0_POWER_EN_DMA_I2C3_SDA\t\t\tIMX8QM_SIM0_POWER_EN\t\t1\n#define IMX8QM_SIM0_POWER_EN_LSIO_GPIO0_IO04\t\t\tIMX8QM_SIM0_POWER_EN\t\t3\n#define IMX8QM_SIM0_GPIO0_00_DMA_SIM0_POWER_EN\t\t\tIMX8QM_SIM0_GPIO0_00\t\t0\n#define IMX8QM_SIM0_GPIO0_00_LSIO_GPIO0_IO05\t\t\tIMX8QM_SIM0_GPIO0_00\t\t3\n#define IMX8QM_M40_I2C0_SCL_M40_I2C0_SCL\t\t\tIMX8QM_M40_I2C0_SCL\t\t0\n#define IMX8QM_M40_I2C0_SCL_M40_UART0_RX\t\t\tIMX8QM_M40_I2C0_SCL\t\t1\n#define IMX8QM_M40_I2C0_SCL_M40_GPIO0_IO02\t\t\tIMX8QM_M40_I2C0_SCL\t\t2\n#define IMX8QM_M40_I2C0_SCL_LSIO_GPIO0_IO06\t\t\tIMX8QM_M40_I2C0_SCL\t\t3\n#define IMX8QM_M40_I2C0_SDA_M40_I2C0_SDA\t\t\tIMX8QM_M40_I2C0_SDA\t\t0\n#define IMX8QM_M40_I2C0_SDA_M40_UART0_TX\t\t\tIMX8QM_M40_I2C0_SDA\t\t1\n#define IMX8QM_M40_I2C0_SDA_M40_GPIO0_IO03\t\t\tIMX8QM_M40_I2C0_SDA\t\t2\n#define IMX8QM_M40_I2C0_SDA_LSIO_GPIO0_IO07\t\t\tIMX8QM_M40_I2C0_SDA\t\t3\n#define IMX8QM_M40_GPIO0_00_M40_GPIO0_IO00\t\t\tIMX8QM_M40_GPIO0_00\t\t0\n#define IMX8QM_M40_GPIO0_00_M40_TPM0_CH0\t\t\tIMX8QM_M40_GPIO0_00\t\t1\n#define IMX8QM_M40_GPIO0_00_DMA_UART4_RX\t\t\tIMX8QM_M40_GPIO0_00\t\t2\n#define IMX8QM_M40_GPIO0_00_LSIO_GPIO0_IO08\t\t\tIMX8QM_M40_GPIO0_00\t\t3\n#define IMX8QM_M40_GPIO0_01_M40_GPIO0_IO01\t\t\tIMX8QM_M40_GPIO0_01\t\t0\n#define IMX8QM_M40_GPIO0_01_M40_TPM0_CH1\t\t\tIMX8QM_M40_GPIO0_01\t\t1\n#define IMX8QM_M40_GPIO0_01_DMA_UART4_TX\t\t\tIMX8QM_M40_GPIO0_01\t\t2\n#define IMX8QM_M40_GPIO0_01_LSIO_GPIO0_IO09\t\t\tIMX8QM_M40_GPIO0_01\t\t3\n#define IMX8QM_M41_I2C0_SCL_M41_I2C0_SCL\t\t\tIMX8QM_M41_I2C0_SCL\t\t0\n#define IMX8QM_M41_I2C0_SCL_M41_UART0_RX\t\t\tIMX8QM_M41_I2C0_SCL\t\t1\n#define IMX8QM_M41_I2C0_SCL_M41_GPIO0_IO02\t\t\tIMX8QM_M41_I2C0_SCL\t\t2\n#define IMX8QM_M41_I2C0_SCL_LSIO_GPIO0_IO10\t\t\tIMX8QM_M41_I2C0_SCL\t\t3\n#define IMX8QM_M41_I2C0_SDA_M41_I2C0_SDA\t\t\tIMX8QM_M41_I2C0_SDA\t\t0\n#define IMX8QM_M41_I2C0_SDA_M41_UART0_TX\t\t\tIMX8QM_M41_I2C0_SDA\t\t1\n#define IMX8QM_M41_I2C0_SDA_M41_GPIO0_IO03\t\t\tIMX8QM_M41_I2C0_SDA\t\t2\n#define IMX8QM_M41_I2C0_SDA_LSIO_GPIO0_IO11\t\t\tIMX8QM_M41_I2C0_SDA\t\t3\n#define IMX8QM_M41_GPIO0_00_M41_GPIO0_IO00\t\t\tIMX8QM_M41_GPIO0_00\t\t0\n#define IMX8QM_M41_GPIO0_00_M41_TPM0_CH0\t\t\tIMX8QM_M41_GPIO0_00\t\t1\n#define IMX8QM_M41_GPIO0_00_DMA_UART3_RX\t\t\tIMX8QM_M41_GPIO0_00\t\t2\n#define IMX8QM_M41_GPIO0_00_LSIO_GPIO0_IO12\t\t\tIMX8QM_M41_GPIO0_00\t\t3\n#define IMX8QM_M41_GPIO0_01_M41_GPIO0_IO01\t\t\tIMX8QM_M41_GPIO0_01\t\t0\n#define IMX8QM_M41_GPIO0_01_M41_TPM0_CH1\t\t\tIMX8QM_M41_GPIO0_01\t\t1\n#define IMX8QM_M41_GPIO0_01_DMA_UART3_TX\t\t\tIMX8QM_M41_GPIO0_01\t\t2\n#define IMX8QM_M41_GPIO0_01_LSIO_GPIO0_IO13\t\t\tIMX8QM_M41_GPIO0_01\t\t3\n#define IMX8QM_GPT0_CLK_LSIO_GPT0_CLK\t\t\t\tIMX8QM_GPT0_CLK\t\t\t0\n#define IMX8QM_GPT0_CLK_DMA_I2C1_SCL\t\t\t\tIMX8QM_GPT0_CLK\t\t\t1\n#define IMX8QM_GPT0_CLK_LSIO_KPP0_COL4\t\t\t\tIMX8QM_GPT0_CLK\t\t\t2\n#define IMX8QM_GPT0_CLK_LSIO_GPIO0_IO14\t\t\t\tIMX8QM_GPT0_CLK\t\t\t3\n#define IMX8QM_GPT0_CAPTURE_LSIO_GPT0_CAPTURE\t\t\tIMX8QM_GPT0_CAPTURE\t\t0\n#define IMX8QM_GPT0_CAPTURE_DMA_I2C1_SDA\t\t\tIMX8QM_GPT0_CAPTURE\t\t1\n#define IMX8QM_GPT0_CAPTURE_LSIO_KPP0_COL5\t\t\tIMX8QM_GPT0_CAPTURE\t\t2\n#define IMX8QM_GPT0_CAPTURE_LSIO_GPIO0_IO15\t\t\tIMX8QM_GPT0_CAPTURE\t\t3\n#define IMX8QM_GPT0_COMPARE_LSIO_GPT0_COMPARE\t\t\tIMX8QM_GPT0_COMPARE\t\t0\n#define IMX8QM_GPT0_COMPARE_LSIO_PWM3_OUT\t\t\tIMX8QM_GPT0_COMPARE\t\t1\n#define IMX8QM_GPT0_COMPARE_LSIO_KPP0_COL6\t\t\tIMX8QM_GPT0_COMPARE\t\t2\n#define IMX8QM_GPT0_COMPARE_LSIO_GPIO0_IO16\t\t\tIMX8QM_GPT0_COMPARE\t\t3\n#define IMX8QM_GPT1_CLK_LSIO_GPT1_CLK\t\t\t\tIMX8QM_GPT1_CLK\t\t\t0\n#define IMX8QM_GPT1_CLK_DMA_I2C2_SCL\t\t\t\tIMX8QM_GPT1_CLK\t\t\t1\n#define IMX8QM_GPT1_CLK_LSIO_KPP0_COL7\t\t\t\tIMX8QM_GPT1_CLK\t\t\t2\n#define IMX8QM_GPT1_CLK_LSIO_GPIO0_IO17\t\t\t\tIMX8QM_GPT1_CLK\t\t\t3\n#define IMX8QM_GPT1_CAPTURE_LSIO_GPT1_CAPTURE\t\t\tIMX8QM_GPT1_CAPTURE\t\t0\n#define IMX8QM_GPT1_CAPTURE_DMA_I2C2_SDA\t\t\tIMX8QM_GPT1_CAPTURE\t\t1\n#define IMX8QM_GPT1_CAPTURE_LSIO_KPP0_ROW4\t\t\tIMX8QM_GPT1_CAPTURE\t\t2\n#define IMX8QM_GPT1_CAPTURE_LSIO_GPIO0_IO18\t\t\tIMX8QM_GPT1_CAPTURE\t\t3\n#define IMX8QM_GPT1_COMPARE_LSIO_GPT1_COMPARE\t\t\tIMX8QM_GPT1_COMPARE\t\t0\n#define IMX8QM_GPT1_COMPARE_LSIO_PWM2_OUT\t\t\tIMX8QM_GPT1_COMPARE\t\t1\n#define IMX8QM_GPT1_COMPARE_LSIO_KPP0_ROW5\t\t\tIMX8QM_GPT1_COMPARE\t\t2\n#define IMX8QM_GPT1_COMPARE_LSIO_GPIO0_IO19\t\t\tIMX8QM_GPT1_COMPARE\t\t3\n#define IMX8QM_UART0_RX_DMA_UART0_RX\t\t\t\tIMX8QM_UART0_RX\t\t\t0\n#define IMX8QM_UART0_RX_SCU_UART0_RX\t\t\t\tIMX8QM_UART0_RX\t\t\t1\n#define IMX8QM_UART0_RX_LSIO_GPIO0_IO20\t\t\t\tIMX8QM_UART0_RX\t\t\t3\n#define IMX8QM_UART0_TX_DMA_UART0_TX\t\t\t\tIMX8QM_UART0_TX\t\t\t0\n#define IMX8QM_UART0_TX_SCU_UART0_TX\t\t\t\tIMX8QM_UART0_TX\t\t\t1\n#define IMX8QM_UART0_TX_LSIO_GPIO0_IO21\t\t\t\tIMX8QM_UART0_TX\t\t\t3\n#define IMX8QM_UART0_RTS_B_DMA_UART0_RTS_B\t\t\tIMX8QM_UART0_RTS_B\t\t0\n#define IMX8QM_UART0_RTS_B_LSIO_PWM0_OUT\t\t\tIMX8QM_UART0_RTS_B\t\t1\n#define IMX8QM_UART0_RTS_B_DMA_UART2_RX\t\t\t\tIMX8QM_UART0_RTS_B\t\t2\n#define IMX8QM_UART0_RTS_B_LSIO_GPIO0_IO22\t\t\tIMX8QM_UART0_RTS_B\t\t3\n#define IMX8QM_UART0_CTS_B_DMA_UART0_CTS_B\t\t\tIMX8QM_UART0_CTS_B\t\t0\n#define IMX8QM_UART0_CTS_B_LSIO_PWM1_OUT\t\t\tIMX8QM_UART0_CTS_B\t\t1\n#define IMX8QM_UART0_CTS_B_DMA_UART2_TX\t\t\t\tIMX8QM_UART0_CTS_B\t\t2\n#define IMX8QM_UART0_CTS_B_LSIO_GPIO0_IO23\t\t\tIMX8QM_UART0_CTS_B\t\t3\n#define IMX8QM_UART1_TX_DMA_UART1_TX\t\t\t\tIMX8QM_UART1_TX\t\t\t0\n#define IMX8QM_UART1_TX_DMA_SPI3_SCK\t\t\t\tIMX8QM_UART1_TX\t\t\t1\n#define IMX8QM_UART1_TX_LSIO_GPIO0_IO24\t\t\t\tIMX8QM_UART1_TX\t\t\t3\n#define IMX8QM_UART1_RX_DMA_UART1_RX\t\t\t\tIMX8QM_UART1_RX\t\t\t0\n#define IMX8QM_UART1_RX_DMA_SPI3_SDO\t\t\t\tIMX8QM_UART1_RX\t\t\t1\n#define IMX8QM_UART1_RX_LSIO_GPIO0_IO25\t\t\t\tIMX8QM_UART1_RX\t\t\t3\n#define IMX8QM_UART1_RTS_B_DMA_UART1_RTS_B\t\t\tIMX8QM_UART1_RTS_B\t\t0\n#define IMX8QM_UART1_RTS_B_DMA_SPI3_SDI\t\t\t\tIMX8QM_UART1_RTS_B\t\t1\n#define IMX8QM_UART1_RTS_B_DMA_UART1_CTS_B\t\t\tIMX8QM_UART1_RTS_B\t\t2\n#define IMX8QM_UART1_RTS_B_LSIO_GPIO0_IO26\t\t\tIMX8QM_UART1_RTS_B\t\t3\n#define IMX8QM_UART1_CTS_B_DMA_UART1_CTS_B\t\t\tIMX8QM_UART1_CTS_B\t\t0\n#define IMX8QM_UART1_CTS_B_DMA_SPI3_CS0\t\t\t\tIMX8QM_UART1_CTS_B\t\t1\n#define IMX8QM_UART1_CTS_B_DMA_UART1_RTS_B\t\t\tIMX8QM_UART1_CTS_B\t\t2\n#define IMX8QM_UART1_CTS_B_LSIO_GPIO0_IO27\t\t\tIMX8QM_UART1_CTS_B\t\t3\n#define IMX8QM_SCU_PMIC_MEMC_ON_SCU_GPIO0_IOXX_PMIC_MEMC_ON\tIMX8QM_SCU_PMIC_MEMC_ON\t\t0\n#define IMX8QM_SCU_WDOG_OUT_SCU_WDOG0_WDOG_OUT\t\t\tIMX8QM_SCU_WDOG_OUT\t\t0\n#define IMX8QM_PMIC_I2C_SDA_SCU_PMIC_I2C_SDA\t\t\tIMX8QM_PMIC_I2C_SDA\t\t0\n#define IMX8QM_PMIC_I2C_SCL_SCU_PMIC_I2C_SCL\t\t\tIMX8QM_PMIC_I2C_SCL\t\t0\n#define IMX8QM_PMIC_EARLY_WARNING_SCU_PMIC_EARLY_WARNING\tIMX8QM_PMIC_EARLY_WARNING\t0\n#define IMX8QM_PMIC_INT_B_SCU_DIMX8QMMIC_INT_B\t\t\tIMX8QM_PMIC_INT_B\t\t0\n#define IMX8QM_SCU_GPIO0_00_SCU_GPIO0_IO00\t\t\tIMX8QM_SCU_GPIO0_00\t\t0\n#define IMX8QM_SCU_GPIO0_00_SCU_UART0_RX\t\t\tIMX8QM_SCU_GPIO0_00\t\t1\n#define IMX8QM_SCU_GPIO0_00_LSIO_GPIO0_IO28\t\t\tIMX8QM_SCU_GPIO0_00\t\t3\n#define IMX8QM_SCU_GPIO0_01_SCU_GPIO0_IO01\t\t\tIMX8QM_SCU_GPIO0_01\t\t0\n#define IMX8QM_SCU_GPIO0_01_SCU_UART0_TX\t\t\tIMX8QM_SCU_GPIO0_01\t\t1\n#define IMX8QM_SCU_GPIO0_01_LSIO_GPIO0_IO29\t\t\tIMX8QM_SCU_GPIO0_01\t\t3\n#define IMX8QM_SCU_GPIO0_02_SCU_GPIO0_IO02\t\t\tIMX8QM_SCU_GPIO0_02\t\t0\n#define IMX8QM_SCU_GPIO0_02_SCU_GPIO0_IOXX_PMIC_GPU0_ON\t\tIMX8QM_SCU_GPIO0_02\t\t1\n#define IMX8QM_SCU_GPIO0_02_LSIO_GPIO0_IO30\t\t\tIMX8QM_SCU_GPIO0_02\t\t3\n#define IMX8QM_SCU_GPIO0_03_SCU_GPIO0_IO03\t\t\tIMX8QM_SCU_GPIO0_03\t\t0\n#define IMX8QM_SCU_GPIO0_03_SCU_GPIO0_IOXX_PMIC_GPU1_ON\t\tIMX8QM_SCU_GPIO0_03\t\t1\n#define IMX8QM_SCU_GPIO0_03_LSIO_GPIO0_IO31\t\t\tIMX8QM_SCU_GPIO0_03\t\t3\n#define IMX8QM_SCU_GPIO0_04_SCU_GPIO0_IO04\t\t\tIMX8QM_SCU_GPIO0_04\t\t0\n#define IMX8QM_SCU_GPIO0_04_SCU_GPIO0_IOXX_PMIC_A72_ON\t\tIMX8QM_SCU_GPIO0_04\t\t1\n#define IMX8QM_SCU_GPIO0_04_LSIO_GPIO1_IO00\t\t\tIMX8QM_SCU_GPIO0_04\t\t3\n#define IMX8QM_SCU_GPIO0_05_SCU_GPIO0_IO05\t\t\tIMX8QM_SCU_GPIO0_05\t\t0\n#define IMX8QM_SCU_GPIO0_05_SCU_GPIO0_IOXX_PMIC_A53_ON\t\tIMX8QM_SCU_GPIO0_05\t\t1\n#define IMX8QM_SCU_GPIO0_05_LSIO_GPIO1_IO01\t\t\tIMX8QM_SCU_GPIO0_05\t\t3\n#define IMX8QM_SCU_GPIO0_06_SCU_GPIO0_IO06\t\t\tIMX8QM_SCU_GPIO0_06\t\t0\n#define IMX8QM_SCU_GPIO0_06_SCU_TPM0_CH0\t\t\tIMX8QM_SCU_GPIO0_06\t\t1\n#define IMX8QM_SCU_GPIO0_06_LSIO_GPIO1_IO02\t\t\tIMX8QM_SCU_GPIO0_06\t\t3\n#define IMX8QM_SCU_GPIO0_07_SCU_GPIO0_IO07\t\t\tIMX8QM_SCU_GPIO0_07\t\t0\n#define IMX8QM_SCU_GPIO0_07_SCU_TPM0_CH1\t\t\tIMX8QM_SCU_GPIO0_07\t\t1\n#define IMX8QM_SCU_GPIO0_07_SCU_DSC_RTC_CLOCK_OUTPUT_32K\tIMX8QM_SCU_GPIO0_07\t\t2\n#define IMX8QM_SCU_GPIO0_07_LSIO_GPIO1_IO03\t\t\tIMX8QM_SCU_GPIO0_07\t\t3\n#define IMX8QM_SCU_BOOT_MODE0_SCU_DSC_BOOT_MODE0\t\tIMX8QM_SCU_BOOT_MODE0\t\t0\n#define IMX8QM_SCU_BOOT_MODE1_SCU_DSC_BOOT_MODE1\t\tIMX8QM_SCU_BOOT_MODE1\t\t0\n#define IMX8QM_SCU_BOOT_MODE2_SCU_DSC_BOOT_MODE2\t\tIMX8QM_SCU_BOOT_MODE2\t\t0\n#define IMX8QM_SCU_BOOT_MODE3_SCU_DSC_BOOT_MODE3\t\tIMX8QM_SCU_BOOT_MODE3\t\t0\n#define IMX8QM_SCU_BOOT_MODE4_SCU_DSC_BOOT_MODE4\t\tIMX8QM_SCU_BOOT_MODE4\t\t0\n#define IMX8QM_SCU_BOOT_MODE4_SCU_PMIC_I2C_SCL\t\t\tIMX8QM_SCU_BOOT_MODE4\t\t1\n#define IMX8QM_SCU_BOOT_MODE5_SCU_DSC_BOOT_MODE5\t\tIMX8QM_SCU_BOOT_MODE5\t\t0\n#define IMX8QM_SCU_BOOT_MODE5_SCU_PMIC_I2C_SDA\t\t\tIMX8QM_SCU_BOOT_MODE5\t\t1\n#define IMX8QM_LVDS0_GPIO00_LVDS0_GPIO0_IO00\t\t\tIMX8QM_LVDS0_GPIO00\t\t0\n#define IMX8QM_LVDS0_GPIO00_LVDS0_PWM0_OUT\t\t\tIMX8QM_LVDS0_GPIO00\t\t1\n#define IMX8QM_LVDS0_GPIO00_LSIO_GPIO1_IO04\t\t\tIMX8QM_LVDS0_GPIO00\t\t3\n#define IMX8QM_LVDS0_GPIO01_LVDS0_GPIO0_IO01\t\t\tIMX8QM_LVDS0_GPIO01\t\t0\n#define IMX8QM_LVDS0_GPIO01_LSIO_GPIO1_IO05\t\t\tIMX8QM_LVDS0_GPIO01\t\t3\n#define IMX8QM_LVDS0_I2C0_SCL_LVDS0_I2C0_SCL\t\t\tIMX8QM_LVDS0_I2C0_SCL\t\t0\n#define IMX8QM_LVDS0_I2C0_SCL_LVDS0_GPIO0_IO02\t\t\tIMX8QM_LVDS0_I2C0_SCL\t\t1\n#define IMX8QM_LVDS0_I2C0_SCL_LSIO_GPIO1_IO06\t\t\tIMX8QM_LVDS0_I2C0_SCL\t\t3\n#define IMX8QM_LVDS0_I2C0_SDA_LVDS0_I2C0_SDA\t\t\tIMX8QM_LVDS0_I2C0_SDA\t\t0\n#define IMX8QM_LVDS0_I2C0_SDA_LVDS0_GPIO0_IO03\t\t\tIMX8QM_LVDS0_I2C0_SDA\t\t1\n#define IMX8QM_LVDS0_I2C0_SDA_LSIO_GPIO1_IO07\t\t\tIMX8QM_LVDS0_I2C0_SDA\t\t3\n#define IMX8QM_LVDS0_I2C1_SCL_LVDS0_I2C1_SCL\t\t\tIMX8QM_LVDS0_I2C1_SCL\t\t0\n#define IMX8QM_LVDS0_I2C1_SCL_DMA_UART2_TX\t\t\tIMX8QM_LVDS0_I2C1_SCL\t\t1\n#define IMX8QM_LVDS0_I2C1_SCL_LSIO_GPIO1_IO08\t\t\tIMX8QM_LVDS0_I2C1_SCL\t\t3\n#define IMX8QM_LVDS0_I2C1_SDA_LVDS0_I2C1_SDA\t\t\tIMX8QM_LVDS0_I2C1_SDA\t\t0\n#define IMX8QM_LVDS0_I2C1_SDA_DMA_UART2_RX\t\t\tIMX8QM_LVDS0_I2C1_SDA\t\t1\n#define IMX8QM_LVDS0_I2C1_SDA_LSIO_GPIO1_IO09\t\t\tIMX8QM_LVDS0_I2C1_SDA\t\t3\n#define IMX8QM_LVDS1_GPIO00_LVDS1_GPIO0_IO00\t\t\tIMX8QM_LVDS1_GPIO00\t\t0\n#define IMX8QM_LVDS1_GPIO00_LVDS1_PWM0_OUT\t\t\tIMX8QM_LVDS1_GPIO00\t\t1\n#define IMX8QM_LVDS1_GPIO00_LSIO_GPIO1_IO10\t\t\tIMX8QM_LVDS1_GPIO00\t\t3\n#define IMX8QM_LVDS1_GPIO01_LVDS1_GPIO0_IO01\t\t\tIMX8QM_LVDS1_GPIO01\t\t0\n#define IMX8QM_LVDS1_GPIO01_LSIO_GPIO1_IO11\t\t\tIMX8QM_LVDS1_GPIO01\t\t3\n#define IMX8QM_LVDS1_I2C0_SCL_LVDS1_I2C0_SCL\t\t\tIMX8QM_LVDS1_I2C0_SCL\t\t0\n#define IMX8QM_LVDS1_I2C0_SCL_LVDS1_GPIO0_IO02\t\t\tIMX8QM_LVDS1_I2C0_SCL\t\t1\n#define IMX8QM_LVDS1_I2C0_SCL_LSIO_GPIO1_IO12\t\t\tIMX8QM_LVDS1_I2C0_SCL\t\t3\n#define IMX8QM_LVDS1_I2C0_SDA_LVDS1_I2C0_SDA\t\t\tIMX8QM_LVDS1_I2C0_SDA\t\t0\n#define IMX8QM_LVDS1_I2C0_SDA_LVDS1_GPIO0_IO03\t\t\tIMX8QM_LVDS1_I2C0_SDA\t\t1\n#define IMX8QM_LVDS1_I2C0_SDA_LSIO_GPIO1_IO13\t\t\tIMX8QM_LVDS1_I2C0_SDA\t\t3\n#define IMX8QM_LVDS1_I2C1_SCL_LVDS1_I2C1_SCL\t\t\tIMX8QM_LVDS1_I2C1_SCL\t\t0\n#define IMX8QM_LVDS1_I2C1_SCL_DMA_UART3_TX\t\t\tIMX8QM_LVDS1_I2C1_SCL\t\t1\n#define IMX8QM_LVDS1_I2C1_SCL_LSIO_GPIO1_IO14\t\t\tIMX8QM_LVDS1_I2C1_SCL\t\t3\n#define IMX8QM_LVDS1_I2C1_SDA_LVDS1_I2C1_SDA\t\t\tIMX8QM_LVDS1_I2C1_SDA\t\t0\n#define IMX8QM_LVDS1_I2C1_SDA_DMA_UART3_RX\t\t\tIMX8QM_LVDS1_I2C1_SDA\t\t1\n#define IMX8QM_LVDS1_I2C1_SDA_LSIO_GPIO1_IO15\t\t\tIMX8QM_LVDS1_I2C1_SDA\t\t3\n#define IMX8QM_MIPI_DSI0_I2C0_SCL_MIPI_DSI0_I2C0_SCL\t\tIMX8QM_MIPI_DSI0_I2C0_SCL\t0\n#define IMX8QM_MIPI_DSI0_I2C0_SCL_LSIO_GPIO1_IO16\t\tIMX8QM_MIPI_DSI0_I2C0_SCL\t3\n#define IMX8QM_MIPI_DSI0_I2C0_SDA_MIPI_DSI0_I2C0_SDA\t\tIMX8QM_MIPI_DSI0_I2C0_SDA\t0\n#define IMX8QM_MIPI_DSI0_I2C0_SDA_LSIO_GPIO1_IO17\t\tIMX8QM_MIPI_DSI0_I2C0_SDA\t3\n#define IMX8QM_MIPI_DSI0_GPIO0_00_MIPI_DSI0_GPIO0_IO00\t\tIMX8QM_MIPI_DSI0_GPIO0_00\t0\n#define IMX8QM_MIPI_DSI0_GPIO0_00_MIPI_DSI0_PWM0_OUT\t\tIMX8QM_MIPI_DSI0_GPIO0_00\t1\n#define IMX8QM_MIPI_DSI0_GPIO0_00_LSIO_GPIO1_IO18\t\tIMX8QM_MIPI_DSI0_GPIO0_00\t3\n#define IMX8QM_MIPI_DSI0_GPIO0_01_MIPI_DSI0_GPIO0_IO01\t\tIMX8QM_MIPI_DSI0_GPIO0_01\t0\n#define IMX8QM_MIPI_DSI0_GPIO0_01_LSIO_GPIO1_IO19\t\tIMX8QM_MIPI_DSI0_GPIO0_01\t3\n#define IMX8QM_MIPI_DSI1_I2C0_SCL_MIPI_DSI1_I2C0_SCL\t\tIMX8QM_MIPI_DSI1_I2C0_SCL\t0\n#define IMX8QM_MIPI_DSI1_I2C0_SCL_LSIO_GPIO1_IO20\t\tIMX8QM_MIPI_DSI1_I2C0_SCL\t3\n#define IMX8QM_MIPI_DSI1_I2C0_SDA_MIPI_DSI1_I2C0_SDA\t\tIMX8QM_MIPI_DSI1_I2C0_SDA\t0\n#define IMX8QM_MIPI_DSI1_I2C0_SDA_LSIO_GPIO1_IO21\t\tIMX8QM_MIPI_DSI1_I2C0_SDA\t3\n#define IMX8QM_MIPI_DSI1_GPIO0_00_MIPI_DSI1_GPIO0_IO00\t\tIMX8QM_MIPI_DSI1_GPIO0_00\t0\n#define IMX8QM_MIPI_DSI1_GPIO0_00_MIPI_DSI1_PWM0_OUT\t\tIMX8QM_MIPI_DSI1_GPIO0_00\t1\n#define IMX8QM_MIPI_DSI1_GPIO0_00_LSIO_GPIO1_IO22\t\tIMX8QM_MIPI_DSI1_GPIO0_00\t3\n#define IMX8QM_MIPI_DSI1_GPIO0_01_MIPI_DSI1_GPIO0_IO01\t\tIMX8QM_MIPI_DSI1_GPIO0_01\t0\n#define IMX8QM_MIPI_DSI1_GPIO0_01_LSIO_GPIO1_IO23\t\tIMX8QM_MIPI_DSI1_GPIO0_01\t3\n#define IMX8QM_MIPI_CSI0_MCLK_OUT_MIPI_CSI0_ACM_MCLK_OUT\tIMX8QM_MIPI_CSI0_MCLK_OUT\t0\n#define IMX8QM_MIPI_CSI0_MCLK_OUT_LSIO_GPIO1_IO24\t\tIMX8QM_MIPI_CSI0_MCLK_OUT\t3\n#define IMX8QM_MIPI_CSI0_I2C0_SCL_MIPI_CSI0_I2C0_SCL\t\tIMX8QM_MIPI_CSI0_I2C0_SCL\t0\n#define IMX8QM_MIPI_CSI0_I2C0_SCL_LSIO_GPIO1_IO25\t\tIMX8QM_MIPI_CSI0_I2C0_SCL\t3\n#define IMX8QM_MIPI_CSI0_I2C0_SDA_MIPI_CSI0_I2C0_SDA\t\tIMX8QM_MIPI_CSI0_I2C0_SDA\t0\n#define IMX8QM_MIPI_CSI0_I2C0_SDA_LSIO_GPIO1_IO26\t\tIMX8QM_MIPI_CSI0_I2C0_SDA\t3\n#define IMX8QM_MIPI_CSI0_GPIO0_00_MIPI_CSI0_GPIO0_IO00\t\tIMX8QM_MIPI_CSI0_GPIO0_00\t0\n#define IMX8QM_MIPI_CSI0_GPIO0_00_DMA_I2C0_SCL\t\t\tIMX8QM_MIPI_CSI0_GPIO0_00\t1\n#define IMX8QM_MIPI_CSI0_GPIO0_00_MIPI_CSI1_I2C0_SCL\t\tIMX8QM_MIPI_CSI0_GPIO0_00\t2\n#define IMX8QM_MIPI_CSI0_GPIO0_00_LSIO_GPIO1_IO27\t\tIMX8QM_MIPI_CSI0_GPIO0_00\t3\n#define IMX8QM_MIPI_CSI0_GPIO0_01_MIPI_CSI0_GPIO0_IO01\t\tIMX8QM_MIPI_CSI0_GPIO0_01\t0\n#define IMX8QM_MIPI_CSI0_GPIO0_01_DMA_I2C0_SDA\t\t\tIMX8QM_MIPI_CSI0_GPIO0_01\t1\n#define IMX8QM_MIPI_CSI0_GPIO0_01_MIPI_CSI1_I2C0_SDA\t\tIMX8QM_MIPI_CSI0_GPIO0_01\t2\n#define IMX8QM_MIPI_CSI0_GPIO0_01_LSIO_GPIO1_IO28\t\tIMX8QM_MIPI_CSI0_GPIO0_01\t3\n#define IMX8QM_MIPI_CSI1_MCLK_OUT_MIPI_CSI1_ACM_MCLK_OUT\tIMX8QM_MIPI_CSI1_MCLK_OUT\t0\n#define IMX8QM_MIPI_CSI1_MCLK_OUT_LSIO_GPIO1_IO29\t\tIMX8QM_MIPI_CSI1_MCLK_OUT\t3\n#define IMX8QM_MIPI_CSI1_GPIO0_00_MIPI_CSI1_GPIO0_IO00\t\tIMX8QM_MIPI_CSI1_GPIO0_00\t0\n#define IMX8QM_MIPI_CSI1_GPIO0_00_DMA_UART4_RX\t\t\tIMX8QM_MIPI_CSI1_GPIO0_00\t1\n#define IMX8QM_MIPI_CSI1_GPIO0_00_LSIO_GPIO1_IO30\t\tIMX8QM_MIPI_CSI1_GPIO0_00\t3\n#define IMX8QM_MIPI_CSI1_GPIO0_01_MIPI_CSI1_GPIO0_IO01\t\tIMX8QM_MIPI_CSI1_GPIO0_01\t0\n#define IMX8QM_MIPI_CSI1_GPIO0_01_DMA_UART4_TX\t\t\tIMX8QM_MIPI_CSI1_GPIO0_01\t1\n#define IMX8QM_MIPI_CSI1_GPIO0_01_LSIO_GPIO1_IO31\t\tIMX8QM_MIPI_CSI1_GPIO0_01\t3\n#define IMX8QM_MIPI_CSI1_I2C0_SCL_MIPI_CSI1_I2C0_SCL\t\tIMX8QM_MIPI_CSI1_I2C0_SCL\t0\n#define IMX8QM_MIPI_CSI1_I2C0_SCL_LSIO_GPIO2_IO00\t\tIMX8QM_MIPI_CSI1_I2C0_SCL\t3\n#define IMX8QM_MIPI_CSI1_I2C0_SDA_MIPI_CSI1_I2C0_SDA\t\tIMX8QM_MIPI_CSI1_I2C0_SDA\t0\n#define IMX8QM_MIPI_CSI1_I2C0_SDA_LSIO_GPIO2_IO01\t\tIMX8QM_MIPI_CSI1_I2C0_SDA\t3\n#define IMX8QM_HDMI_TX0_TS_SCL_HDMI_TX0_I2C0_SCL\t\tIMX8QM_HDMI_TX0_TS_SCL\t\t0\n#define IMX8QM_HDMI_TX0_TS_SCL_DMA_I2C0_SCL\t\t\tIMX8QM_HDMI_TX0_TS_SCL\t\t1\n#define IMX8QM_HDMI_TX0_TS_SCL_LSIO_GPIO2_IO02\t\t\tIMX8QM_HDMI_TX0_TS_SCL\t\t3\n#define IMX8QM_HDMI_TX0_TS_SDA_HDMI_TX0_I2C0_SDA\t\tIMX8QM_HDMI_TX0_TS_SDA\t\t0\n#define IMX8QM_HDMI_TX0_TS_SDA_DMA_I2C0_SDA\t\t\tIMX8QM_HDMI_TX0_TS_SDA\t\t1\n#define IMX8QM_HDMI_TX0_TS_SDA_LSIO_GPIO2_IO03\t\t\tIMX8QM_HDMI_TX0_TS_SDA\t\t3\n#define IMX8QM_ESAI1_FSR_AUD_ESAI1_FSR\t\t\t\tIMX8QM_ESAI1_FSR\t\t0\n#define IMX8QM_ESAI1_FSR_LSIO_GPIO2_IO04\t\t\tIMX8QM_ESAI1_FSR\t\t3\n#define IMX8QM_ESAI1_FST_AUD_ESAI1_FST\t\t\t\tIMX8QM_ESAI1_FST\t\t0\n#define IMX8QM_ESAI1_FST_AUD_SPDIF0_EXT_CLK\t\t\tIMX8QM_ESAI1_FST\t\t1\n#define IMX8QM_ESAI1_FST_LSIO_GPIO2_IO05\t\t\tIMX8QM_ESAI1_FST\t\t3\n#define IMX8QM_ESAI1_SCKR_AUD_ESAI1_SCKR\t\t\tIMX8QM_ESAI1_SCKR\t\t0\n#define IMX8QM_ESAI1_SCKR_LSIO_GPIO2_IO06\t\t\tIMX8QM_ESAI1_SCKR\t\t3\n#define IMX8QM_ESAI1_SCKT_AUD_ESAI1_SCKT\t\t\tIMX8QM_ESAI1_SCKT\t\t0\n#define IMX8QM_ESAI1_SCKT_AUD_SAI2_RXC\t\t\t\tIMX8QM_ESAI1_SCKT\t\t1\n#define IMX8QM_ESAI1_SCKT_AUD_SPDIF0_EXT_CLK\t\t\tIMX8QM_ESAI1_SCKT\t\t2\n#define IMX8QM_ESAI1_SCKT_LSIO_GPIO2_IO07\t\t\tIMX8QM_ESAI1_SCKT\t\t3\n#define IMX8QM_ESAI1_TX0_AUD_ESAI1_TX0\t\t\t\tIMX8QM_ESAI1_TX0\t\t0\n#define IMX8QM_ESAI1_TX0_AUD_SAI2_RXD\t\t\t\tIMX8QM_ESAI1_TX0\t\t1\n#define IMX8QM_ESAI1_TX0_AUD_SPDIF0_RX\t\t\t\tIMX8QM_ESAI1_TX0\t\t2\n#define IMX8QM_ESAI1_TX0_LSIO_GPIO2_IO08\t\t\tIMX8QM_ESAI1_TX0\t\t3\n#define IMX8QM_ESAI1_TX1_AUD_ESAI1_TX1\t\t\t\tIMX8QM_ESAI1_TX1\t\t0\n#define IMX8QM_ESAI1_TX1_AUD_SAI2_RXFS\t\t\t\tIMX8QM_ESAI1_TX1\t\t1\n#define IMX8QM_ESAI1_TX1_AUD_SPDIF0_TX\t\t\t\tIMX8QM_ESAI1_TX1\t\t2\n#define IMX8QM_ESAI1_TX1_LSIO_GPIO2_IO09\t\t\tIMX8QM_ESAI1_TX1\t\t3\n#define IMX8QM_ESAI1_TX2_RX3_AUD_ESAI1_TX2_RX3\t\t\tIMX8QM_ESAI1_TX2_RX3\t\t0\n#define IMX8QM_ESAI1_TX2_RX3_AUD_SPDIF0_RX\t\t\tIMX8QM_ESAI1_TX2_RX3\t\t1\n#define IMX8QM_ESAI1_TX2_RX3_LSIO_GPIO2_IO10\t\t\tIMX8QM_ESAI1_TX2_RX3\t\t3\n#define IMX8QM_ESAI1_TX3_RX2_AUD_ESAI1_TX3_RX2\t\t\tIMX8QM_ESAI1_TX3_RX2\t\t0\n#define IMX8QM_ESAI1_TX3_RX2_AUD_SPDIF0_TX\t\t\tIMX8QM_ESAI1_TX3_RX2\t\t1\n#define IMX8QM_ESAI1_TX3_RX2_LSIO_GPIO2_IO11\t\t\tIMX8QM_ESAI1_TX3_RX2\t\t3\n#define IMX8QM_ESAI1_TX4_RX1_AUD_ESAI1_TX4_RX1\t\t\tIMX8QM_ESAI1_TX4_RX1\t\t0\n#define IMX8QM_ESAI1_TX4_RX1_LSIO_GPIO2_IO12\t\t\tIMX8QM_ESAI1_TX4_RX1\t\t3\n#define IMX8QM_ESAI1_TX5_RX0_AUD_ESAI1_TX5_RX0\t\t\tIMX8QM_ESAI1_TX5_RX0\t\t0\n#define IMX8QM_ESAI1_TX5_RX0_LSIO_GPIO2_IO13\t\t\tIMX8QM_ESAI1_TX5_RX0\t\t3\n#define IMX8QM_SPDIF0_RX_AUD_SPDIF0_RX\t\t\t\tIMX8QM_SPDIF0_RX\t\t0\n#define IMX8QM_SPDIF0_RX_AUD_MQS_R\t\t\t\tIMX8QM_SPDIF0_RX\t\t1\n#define IMX8QM_SPDIF0_RX_AUD_ACM_MCLK_IN1\t\t\tIMX8QM_SPDIF0_RX\t\t2\n#define IMX8QM_SPDIF0_RX_LSIO_GPIO2_IO14\t\t\tIMX8QM_SPDIF0_RX\t\t3\n#define IMX8QM_SPDIF0_TX_AUD_SPDIF0_TX\t\t\t\tIMX8QM_SPDIF0_TX\t\t0\n#define IMX8QM_SPDIF0_TX_AUD_MQS_L\t\t\t\tIMX8QM_SPDIF0_TX\t\t1\n#define IMX8QM_SPDIF0_TX_AUD_ACM_MCLK_OUT1\t\t\tIMX8QM_SPDIF0_TX\t\t2\n#define IMX8QM_SPDIF0_TX_LSIO_GPIO2_IO15\t\t\tIMX8QM_SPDIF0_TX\t\t3\n#define IMX8QM_SPDIF0_EXT_CLK_AUD_SPDIF0_EXT_CLK\t\tIMX8QM_SPDIF0_EXT_CLK\t\t0\n#define IMX8QM_SPDIF0_EXT_CLK_DMA_DMA0_REQ_IN0\t\t\tIMX8QM_SPDIF0_EXT_CLK\t\t1\n#define IMX8QM_SPDIF0_EXT_CLK_LSIO_GPIO2_IO16\t\t\tIMX8QM_SPDIF0_EXT_CLK\t\t3\n#define IMX8QM_SPI3_SCK_DMA_SPI3_SCK\t\t\t\tIMX8QM_SPI3_SCK\t\t\t0\n#define IMX8QM_SPI3_SCK_LSIO_GPIO2_IO17\t\t\t\tIMX8QM_SPI3_SCK\t\t\t3\n#define IMX8QM_SPI3_SDO_DMA_SPI3_SDO\t\t\t\tIMX8QM_SPI3_SDO\t\t\t0\n#define IMX8QM_SPI3_SDO_DMA_FTM_CH0\t\t\t\tIMX8QM_SPI3_SDO\t\t\t1\n#define IMX8QM_SPI3_SDO_LSIO_GPIO2_IO18\t\t\t\tIMX8QM_SPI3_SDO\t\t\t3\n#define IMX8QM_SPI3_SDI_DMA_SPI3_SDI\t\t\t\tIMX8QM_SPI3_SDI\t\t\t0\n#define IMX8QM_SPI3_SDI_DMA_FTM_CH1\t\t\t\tIMX8QM_SPI3_SDI\t\t\t1\n#define IMX8QM_SPI3_SDI_LSIO_GPIO2_IO19\t\t\t\tIMX8QM_SPI3_SDI\t\t\t3\n#define IMX8QM_SPI3_CS0_DMA_SPI3_CS0\t\t\t\tIMX8QM_SPI3_CS0\t\t\t0\n#define IMX8QM_SPI3_CS0_DMA_FTM_CH2\t\t\t\tIMX8QM_SPI3_CS0\t\t\t1\n#define IMX8QM_SPI3_CS0_LSIO_GPIO2_IO20\t\t\t\tIMX8QM_SPI3_CS0\t\t\t3\n#define IMX8QM_SPI3_CS1_DMA_SPI3_CS1\t\t\t\tIMX8QM_SPI3_CS1\t\t\t0\n#define IMX8QM_SPI3_CS1_LSIO_GPIO2_IO21\t\t\t\tIMX8QM_SPI3_CS1\t\t\t3\n#define IMX8QM_ESAI0_FSR_AUD_ESAI0_FSR\t\t\t\tIMX8QM_ESAI0_FSR\t\t0\n#define IMX8QM_ESAI0_FSR_LSIO_GPIO2_IO22\t\t\tIMX8QM_ESAI0_FSR\t\t3\n#define IMX8QM_ESAI0_FST_AUD_ESAI0_FST\t\t\t\tIMX8QM_ESAI0_FST\t\t0\n#define IMX8QM_ESAI0_FST_LSIO_GPIO2_IO23\t\t\tIMX8QM_ESAI0_FST\t\t3\n#define IMX8QM_ESAI0_SCKR_AUD_ESAI0_SCKR\t\t\tIMX8QM_ESAI0_SCKR\t\t0\n#define IMX8QM_ESAI0_SCKR_LSIO_GPIO2_IO24\t\t\tIMX8QM_ESAI0_SCKR\t\t3\n#define IMX8QM_ESAI0_SCKT_AUD_ESAI0_SCKT\t\t\tIMX8QM_ESAI0_SCKT\t\t0\n#define IMX8QM_ESAI0_SCKT_LSIO_GPIO2_IO25\t\t\tIMX8QM_ESAI0_SCKT\t\t3\n#define IMX8QM_ESAI0_TX0_AUD_ESAI0_TX0\t\t\t\tIMX8QM_ESAI0_TX0\t\t0\n#define IMX8QM_ESAI0_TX0_LSIO_GPIO2_IO26\t\t\tIMX8QM_ESAI0_TX0\t\t3\n#define IMX8QM_ESAI0_TX1_AUD_ESAI0_TX1\t\t\t\tIMX8QM_ESAI0_TX1\t\t0\n#define IMX8QM_ESAI0_TX1_LSIO_GPIO2_IO27\t\t\tIMX8QM_ESAI0_TX1\t\t3\n#define IMX8QM_ESAI0_TX2_RX3_AUD_ESAI0_TX2_RX3\t\t\tIMX8QM_ESAI0_TX2_RX3\t\t0\n#define IMX8QM_ESAI0_TX2_RX3_LSIO_GPIO2_IO28\t\t\tIMX8QM_ESAI0_TX2_RX3\t\t3\n#define IMX8QM_ESAI0_TX3_RX2_AUD_ESAI0_TX3_RX2\t\t\tIMX8QM_ESAI0_TX3_RX2\t\t0\n#define IMX8QM_ESAI0_TX3_RX2_LSIO_GPIO2_IO29\t\t\tIMX8QM_ESAI0_TX3_RX2\t\t3\n#define IMX8QM_ESAI0_TX4_RX1_AUD_ESAI0_TX4_RX1\t\t\tIMX8QM_ESAI0_TX4_RX1\t\t0\n#define IMX8QM_ESAI0_TX4_RX1_LSIO_GPIO2_IO30\t\t\tIMX8QM_ESAI0_TX4_RX1\t\t3\n#define IMX8QM_ESAI0_TX5_RX0_AUD_ESAI0_TX5_RX0\t\t\tIMX8QM_ESAI0_TX5_RX0\t\t0\n#define IMX8QM_ESAI0_TX5_RX0_LSIO_GPIO2_IO31\t\t\tIMX8QM_ESAI0_TX5_RX0\t\t3\n#define IMX8QM_MCLK_IN0_AUD_ACM_MCLK_IN0\t\t\tIMX8QM_MCLK_IN0\t\t\t0\n#define IMX8QM_MCLK_IN0_AUD_ESAI0_RX_HF_CLK\t\t\tIMX8QM_MCLK_IN0\t\t\t1\n#define IMX8QM_MCLK_IN0_AUD_ESAI1_RX_HF_CLK\t\t\tIMX8QM_MCLK_IN0\t\t\t2\n#define IMX8QM_MCLK_IN0_LSIO_GPIO3_IO00\t\t\t\tIMX8QM_MCLK_IN0\t\t\t3\n#define IMX8QM_MCLK_OUT0_AUD_ACM_MCLK_OUT0\t\t\tIMX8QM_MCLK_OUT0\t\t0\n#define IMX8QM_MCLK_OUT0_AUD_ESAI0_TX_HF_CLK\t\t\tIMX8QM_MCLK_OUT0\t\t1\n#define IMX8QM_MCLK_OUT0_AUD_ESAI1_TX_HF_CLK\t\t\tIMX8QM_MCLK_OUT0\t\t2\n#define IMX8QM_MCLK_OUT0_LSIO_GPIO3_IO01\t\t\tIMX8QM_MCLK_OUT0\t\t3\n#define IMX8QM_SPI0_SCK_DMA_SPI0_SCK\t\t\t\tIMX8QM_SPI0_SCK\t\t\t0\n#define IMX8QM_SPI0_SCK_AUD_SAI0_RXC\t\t\t\tIMX8QM_SPI0_SCK\t\t\t1\n#define IMX8QM_SPI0_SCK_LSIO_GPIO3_IO02\t\t\t\tIMX8QM_SPI0_SCK\t\t\t3\n#define IMX8QM_SPI0_SDO_DMA_SPI0_SDO\t\t\t\tIMX8QM_SPI0_SDO\t\t\t0\n#define IMX8QM_SPI0_SDO_AUD_SAI0_TXD\t\t\t\tIMX8QM_SPI0_SDO\t\t\t1\n#define IMX8QM_SPI0_SDO_LSIO_GPIO3_IO03\t\t\t\tIMX8QM_SPI0_SDO\t\t\t3\n#define IMX8QM_SPI0_SDI_DMA_SPI0_SDI\t\t\t\tIMX8QM_SPI0_SDI\t\t\t0\n#define IMX8QM_SPI0_SDI_AUD_SAI0_RXD\t\t\t\tIMX8QM_SPI0_SDI\t\t\t1\n#define IMX8QM_SPI0_SDI_LSIO_GPIO3_IO04\t\t\t\tIMX8QM_SPI0_SDI\t\t\t3\n#define IMX8QM_SPI0_CS0_DMA_SPI0_CS0\t\t\t\tIMX8QM_SPI0_CS0\t\t\t0\n#define IMX8QM_SPI0_CS0_AUD_SAI0_RXFS\t\t\t\tIMX8QM_SPI0_CS0\t\t\t1\n#define IMX8QM_SPI0_CS0_LSIO_GPIO3_IO05\t\t\t\tIMX8QM_SPI0_CS0\t\t\t3\n#define IMX8QM_SPI0_CS1_DMA_SPI0_CS1\t\t\t\tIMX8QM_SPI0_CS1\t\t\t0\n#define IMX8QM_SPI0_CS1_AUD_SAI0_TXC\t\t\t\tIMX8QM_SPI0_CS1\t\t\t1\n#define IMX8QM_SPI0_CS1_LSIO_GPIO3_IO06\t\t\t\tIMX8QM_SPI0_CS1\t\t\t3\n#define IMX8QM_SPI2_SCK_DMA_SPI2_SCK\t\t\t\tIMX8QM_SPI2_SCK\t\t\t0\n#define IMX8QM_SPI2_SCK_LSIO_GPIO3_IO07\t\t\t\tIMX8QM_SPI2_SCK\t\t\t3\n#define IMX8QM_SPI2_SDO_DMA_SPI2_SDO\t\t\t\tIMX8QM_SPI2_SDO\t\t\t0\n#define IMX8QM_SPI2_SDO_LSIO_GPIO3_IO08\t\t\t\tIMX8QM_SPI2_SDO\t\t\t3\n#define IMX8QM_SPI2_SDI_DMA_SPI2_SDI\t\t\t\tIMX8QM_SPI2_SDI\t\t\t0\n#define IMX8QM_SPI2_SDI_LSIO_GPIO3_IO09\t\t\t\tIMX8QM_SPI2_SDI\t\t\t3\n#define IMX8QM_SPI2_CS0_DMA_SPI2_CS0\t\t\t\tIMX8QM_SPI2_CS0\t\t\t0\n#define IMX8QM_SPI2_CS0_LSIO_GPIO3_IO10\t\t\t\tIMX8QM_SPI2_CS0\t\t\t3\n#define IMX8QM_SPI2_CS1_DMA_SPI2_CS1\t\t\t\tIMX8QM_SPI2_CS1\t\t\t0\n#define IMX8QM_SPI2_CS1_AUD_SAI0_TXFS\t\t\t\tIMX8QM_SPI2_CS1\t\t\t1\n#define IMX8QM_SPI2_CS1_LSIO_GPIO3_IO11\t\t\t\tIMX8QM_SPI2_CS1\t\t\t3\n#define IMX8QM_SAI1_RXC_AUD_SAI1_RXC\t\t\t\tIMX8QM_SAI1_RXC\t\t\t0\n#define IMX8QM_SAI1_RXC_AUD_SAI0_TXD\t\t\t\tIMX8QM_SAI1_RXC\t\t\t1\n#define IMX8QM_SAI1_RXC_LSIO_GPIO3_IO12\t\t\t\tIMX8QM_SAI1_RXC\t\t\t3\n#define IMX8QM_SAI1_RXD_AUD_SAI1_RXD\t\t\t\tIMX8QM_SAI1_RXD\t\t\t0\n#define IMX8QM_SAI1_RXD_AUD_SAI0_TXFS\t\t\t\tIMX8QM_SAI1_RXD\t\t\t1\n#define IMX8QM_SAI1_RXD_LSIO_GPIO3_IO13\t\t\t\tIMX8QM_SAI1_RXD\t\t\t3\n#define IMX8QM_SAI1_RXFS_AUD_SAI1_RXFS\t\t\t\tIMX8QM_SAI1_RXFS\t\t0\n#define IMX8QM_SAI1_RXFS_AUD_SAI0_RXD\t\t\t\tIMX8QM_SAI1_RXFS\t\t1\n#define IMX8QM_SAI1_RXFS_LSIO_GPIO3_IO14\t\t\tIMX8QM_SAI1_RXFS\t\t3\n#define IMX8QM_SAI1_TXC_AUD_SAI1_TXC\t\t\t\tIMX8QM_SAI1_TXC\t\t\t0\n#define IMX8QM_SAI1_TXC_AUD_SAI0_TXC\t\t\t\tIMX8QM_SAI1_TXC\t\t\t1\n#define IMX8QM_SAI1_TXC_LSIO_GPIO3_IO15\t\t\t\tIMX8QM_SAI1_TXC\t\t\t3\n#define IMX8QM_SAI1_TXD_AUD_SAI1_TXD\t\t\t\tIMX8QM_SAI1_TXD\t\t\t0\n#define IMX8QM_SAI1_TXD_AUD_SAI1_RXC\t\t\t\tIMX8QM_SAI1_TXD\t\t\t1\n#define IMX8QM_SAI1_TXD_LSIO_GPIO3_IO16\t\t\t\tIMX8QM_SAI1_TXD\t\t\t3\n#define IMX8QM_SAI1_TXFS_AUD_SAI1_TXFS\t\t\t\tIMX8QM_SAI1_TXFS\t\t0\n#define IMX8QM_SAI1_TXFS_AUD_SAI1_RXFS\t\t\t\tIMX8QM_SAI1_TXFS\t\t1\n#define IMX8QM_SAI1_TXFS_LSIO_GPIO3_IO17\t\t\tIMX8QM_SAI1_TXFS\t\t3\n#define IMX8QM_ADC_IN7_DMA_ADC1_IN3\t\t\t\tIMX8QM_ADC_IN7\t\t\t0\n#define IMX8QM_ADC_IN7_DMA_SPI1_CS1\t\t\t\tIMX8QM_ADC_IN7\t\t\t1\n#define IMX8QM_ADC_IN7_LSIO_KPP0_ROW3\t\t\t\tIMX8QM_ADC_IN7\t\t\t2\n#define IMX8QM_ADC_IN7_LSIO_GPIO3_IO25\t\t\t\tIMX8QM_ADC_IN7\t\t\t3\n#define IMX8QM_ADC_IN6_DMA_ADC1_IN2\t\t\t\tIMX8QM_ADC_IN6\t\t\t0\n#define IMX8QM_ADC_IN6_DMA_SPI1_CS0\t\t\t\tIMX8QM_ADC_IN6\t\t\t1\n#define IMX8QM_ADC_IN6_LSIO_KPP0_ROW2\t\t\t\tIMX8QM_ADC_IN6\t\t\t2\n#define IMX8QM_ADC_IN6_LSIO_GPIO3_IO24\t\t\t\tIMX8QM_ADC_IN6\t\t\t3\n#define IMX8QM_ADC_IN5_DMA_ADC1_IN1\t\t\t\tIMX8QM_ADC_IN5\t\t\t0\n#define IMX8QM_ADC_IN5_DMA_SPI1_SDI\t\t\t\tIMX8QM_ADC_IN5\t\t\t1\n#define IMX8QM_ADC_IN5_LSIO_KPP0_ROW1\t\t\t\tIMX8QM_ADC_IN5\t\t\t2\n#define IMX8QM_ADC_IN5_LSIO_GPIO3_IO23\t\t\t\tIMX8QM_ADC_IN5\t\t\t3\n#define IMX8QM_ADC_IN4_DMA_ADC1_IN0\t\t\t\tIMX8QM_ADC_IN4\t\t\t0\n#define IMX8QM_ADC_IN4_DMA_SPI1_SDO\t\t\t\tIMX8QM_ADC_IN4\t\t\t1\n#define IMX8QM_ADC_IN4_LSIO_KPP0_ROW0\t\t\t\tIMX8QM_ADC_IN4\t\t\t2\n#define IMX8QM_ADC_IN4_LSIO_GPIO3_IO22\t\t\t\tIMX8QM_ADC_IN4\t\t\t3\n#define IMX8QM_ADC_IN3_DMA_ADC0_IN3\t\t\t\tIMX8QM_ADC_IN3\t\t\t0\n#define IMX8QM_ADC_IN3_DMA_SPI1_SCK\t\t\t\tIMX8QM_ADC_IN3\t\t\t1\n#define IMX8QM_ADC_IN3_LSIO_KPP0_COL3\t\t\t\tIMX8QM_ADC_IN3\t\t\t2\n#define IMX8QM_ADC_IN3_LSIO_GPIO3_IO21\t\t\t\tIMX8QM_ADC_IN3\t\t\t3\n#define IMX8QM_ADC_IN2_DMA_ADC0_IN2\t\t\t\tIMX8QM_ADC_IN2\t\t\t0\n#define IMX8QM_ADC_IN2_LSIO_KPP0_COL2\t\t\t\tIMX8QM_ADC_IN2\t\t\t2\n#define IMX8QM_ADC_IN2_LSIO_GPIO3_IO20\t\t\t\tIMX8QM_ADC_IN2\t\t\t3\n#define IMX8QM_ADC_IN1_DMA_ADC0_IN1\t\t\t\tIMX8QM_ADC_IN1\t\t\t0\n#define IMX8QM_ADC_IN1_LSIO_KPP0_COL1\t\t\t\tIMX8QM_ADC_IN1\t\t\t2\n#define IMX8QM_ADC_IN1_LSIO_GPIO3_IO19\t\t\t\tIMX8QM_ADC_IN1\t\t\t3\n#define IMX8QM_ADC_IN0_DMA_ADC0_IN0\t\t\t\tIMX8QM_ADC_IN0\t\t\t0\n#define IMX8QM_ADC_IN0_LSIO_KPP0_COL0\t\t\t\tIMX8QM_ADC_IN0\t\t\t2\n#define IMX8QM_ADC_IN0_LSIO_GPIO3_IO18\t\t\t\tIMX8QM_ADC_IN0\t\t\t3\n#define IMX8QM_MLB_SIG_CONN_MLB_SIG\t\t\t\tIMX8QM_MLB_SIG\t\t\t0\n#define IMX8QM_MLB_SIG_AUD_SAI3_RXC\t\t\t\tIMX8QM_MLB_SIG\t\t\t1\n#define IMX8QM_MLB_SIG_LSIO_GPIO3_IO26\t\t\t\tIMX8QM_MLB_SIG\t\t\t3\n#define IMX8QM_MLB_CLK_CONN_MLB_CLK\t\t\t\tIMX8QM_MLB_CLK\t\t\t0\n#define IMX8QM_MLB_CLK_AUD_SAI3_RXFS\t\t\t\tIMX8QM_MLB_CLK\t\t\t1\n#define IMX8QM_MLB_CLK_LSIO_GPIO3_IO27\t\t\t\tIMX8QM_MLB_CLK\t\t\t3\n#define IMX8QM_MLB_DATA_CONN_MLB_DATA\t\t\t\tIMX8QM_MLB_DATA\t\t\t0\n#define IMX8QM_MLB_DATA_AUD_SAI3_RXD\t\t\t\tIMX8QM_MLB_DATA\t\t\t1\n#define IMX8QM_MLB_DATA_LSIO_GPIO3_IO28\t\t\t\tIMX8QM_MLB_DATA\t\t\t3\n#define IMX8QM_FLEXCAN0_RX_DMA_FLEXCAN0_RX\t\t\tIMX8QM_FLEXCAN0_RX\t\t0\n#define IMX8QM_FLEXCAN0_RX_LSIO_GPIO3_IO29\t\t\tIMX8QM_FLEXCAN0_RX\t\t3\n#define IMX8QM_FLEXCAN0_TX_DMA_FLEXCAN0_TX\t\t\tIMX8QM_FLEXCAN0_TX\t\t0\n#define IMX8QM_FLEXCAN0_TX_LSIO_GPIO3_IO30\t\t\tIMX8QM_FLEXCAN0_TX\t\t3\n#define IMX8QM_FLEXCAN1_RX_DMA_FLEXCAN1_RX\t\t\tIMX8QM_FLEXCAN1_RX\t\t0\n#define IMX8QM_FLEXCAN1_RX_LSIO_GPIO3_IO31\t\t\tIMX8QM_FLEXCAN1_RX\t\t3\n#define IMX8QM_FLEXCAN1_TX_DMA_FLEXCAN1_TX\t\t\tIMX8QM_FLEXCAN1_TX\t\t0\n#define IMX8QM_FLEXCAN1_TX_LSIO_GPIO4_IO00\t\t\tIMX8QM_FLEXCAN1_TX\t\t3\n#define IMX8QM_FLEXCAN2_RX_DMA_FLEXCAN2_RX\t\t\tIMX8QM_FLEXCAN2_RX\t\t0\n#define IMX8QM_FLEXCAN2_RX_LSIO_GPIO4_IO01\t\t\tIMX8QM_FLEXCAN2_RX\t\t3\n#define IMX8QM_FLEXCAN2_TX_DMA_FLEXCAN2_TX\t\t\tIMX8QM_FLEXCAN2_TX\t\t0\n#define IMX8QM_FLEXCAN2_TX_LSIO_GPIO4_IO02\t\t\tIMX8QM_FLEXCAN2_TX\t\t3\n#define IMX8QM_USB_SS3_TC0_DMA_I2C1_SCL\t\t\t\tIMX8QM_USB_SS3_TC0\t\t0\n#define IMX8QM_USB_SS3_TC0_CONN_USB_OTG1_PWR\t\t\tIMX8QM_USB_SS3_TC0\t\t1\n#define IMX8QM_USB_SS3_TC0_LSIO_GPIO4_IO03\t\t\tIMX8QM_USB_SS3_TC0\t\t3\n#define IMX8QM_USB_SS3_TC1_DMA_I2C1_SCL\t\t\t\tIMX8QM_USB_SS3_TC1\t\t0\n#define IMX8QM_USB_SS3_TC1_CONN_USB_OTG2_PWR\t\t\tIMX8QM_USB_SS3_TC1\t\t1\n#define IMX8QM_USB_SS3_TC1_LSIO_GPIO4_IO04\t\t\tIMX8QM_USB_SS3_TC1\t\t3\n#define IMX8QM_USB_SS3_TC2_DMA_I2C1_SDA\t\t\t\tIMX8QM_USB_SS3_TC2\t\t0\n#define IMX8QM_USB_SS3_TC2_CONN_USB_OTG1_OC\t\t\tIMX8QM_USB_SS3_TC2\t\t1\n#define IMX8QM_USB_SS3_TC2_LSIO_GPIO4_IO05\t\t\tIMX8QM_USB_SS3_TC2\t\t3\n#define IMX8QM_USB_SS3_TC3_DMA_I2C1_SDA\t\t\t\tIMX8QM_USB_SS3_TC3\t\t0\n#define IMX8QM_USB_SS3_TC3_CONN_USB_OTG2_OC\t\t\tIMX8QM_USB_SS3_TC3\t\t1\n#define IMX8QM_USB_SS3_TC3_LSIO_GPIO4_IO06\t\t\tIMX8QM_USB_SS3_TC3\t\t3\n#define IMX8QM_USDHC1_RESET_B_CONN_USDHC1_RESET_B\t\tIMX8QM_USDHC1_RESET_B\t\t0\n#define IMX8QM_USDHC1_RESET_B_LSIO_GPIO4_IO07\t\t\tIMX8QM_USDHC1_RESET_B\t\t3\n#define IMX8QM_USDHC1_VSELECT_CONN_USDHC1_VSELECT\t\tIMX8QM_USDHC1_VSELECT\t\t0\n#define IMX8QM_USDHC1_VSELECT_LSIO_GPIO4_IO08\t\t\tIMX8QM_USDHC1_VSELECT\t\t3\n#define IMX8QM_USDHC2_RESET_B_CONN_USDHC2_RESET_B\t\tIMX8QM_USDHC2_RESET_B\t\t0\n#define IMX8QM_USDHC2_RESET_B_LSIO_GPIO4_IO09\t\t\tIMX8QM_USDHC2_RESET_B\t\t3\n#define IMX8QM_USDHC2_VSELECT_CONN_USDHC2_VSELECT\t\tIMX8QM_USDHC2_VSELECT\t\t0\n#define IMX8QM_USDHC2_VSELECT_LSIO_GPIO4_IO10\t\t\tIMX8QM_USDHC2_VSELECT\t\t3\n#define IMX8QM_USDHC2_WP_CONN_USDHC2_WP\t\t\t\tIMX8QM_USDHC2_WP\t\t0\n#define IMX8QM_USDHC2_WP_LSIO_GPIO4_IO11\t\t\tIMX8QM_USDHC2_WP\t\t3\n#define IMX8QM_USDHC2_CD_B_CONN_USDHC2_CD_B\t\t\tIMX8QM_USDHC2_CD_B\t\t0\n#define IMX8QM_USDHC2_CD_B_LSIO_GPIO4_IO12\t\t\tIMX8QM_USDHC2_CD_B\t\t3\n#define IMX8QM_ENET0_MDIO_CONN_ENET0_MDIO\t\t\tIMX8QM_ENET0_MDIO\t\t0\n#define IMX8QM_ENET0_MDIO_DMA_I2C4_SDA\t\t\t\tIMX8QM_ENET0_MDIO\t\t1\n#define IMX8QM_ENET0_MDIO_LSIO_GPIO4_IO13\t\t\tIMX8QM_ENET0_MDIO\t\t3\n#define IMX8QM_ENET0_MDC_CONN_ENET0_MDC\t\t\t\tIMX8QM_ENET0_MDC\t\t0\n#define IMX8QM_ENET0_MDC_DMA_I2C4_SCL\t\t\t\tIMX8QM_ENET0_MDC\t\t1\n#define IMX8QM_ENET0_MDC_LSIO_GPIO4_IO14\t\t\tIMX8QM_ENET0_MDC\t\t3\n#define IMX8QM_ENET0_REFCLK_125M_25M_CONN_ENET0_REFCLK_125M_25M\tIMX8QM_ENET0_REFCLK_125M_25M\t0\n#define IMX8QM_ENET0_REFCLK_125M_25M_CONN_ENET0_PPS\t\tIMX8QM_ENET0_REFCLK_125M_25M\t1\n#define IMX8QM_ENET0_REFCLK_125M_25M_LSIO_GPIO4_IO15\t\tIMX8QM_ENET0_REFCLK_125M_25M\t3\n#define IMX8QM_ENET1_REFCLK_125M_25M_CONN_ENET1_REFCLK_125M_25M\tIMX8QM_ENET1_REFCLK_125M_25M\t0\n#define IMX8QM_ENET1_REFCLK_125M_25M_CONN_ENET1_PPS\t\tIMX8QM_ENET1_REFCLK_125M_25M\t1\n#define IMX8QM_ENET1_REFCLK_125M_25M_LSIO_GPIO4_IO16\t\tIMX8QM_ENET1_REFCLK_125M_25M\t3\n#define IMX8QM_ENET1_MDIO_CONN_ENET1_MDIO\t\t\tIMX8QM_ENET1_MDIO\t\t0\n#define IMX8QM_ENET1_MDIO_DMA_I2C4_SDA\t\t\t\tIMX8QM_ENET1_MDIO\t\t1\n#define IMX8QM_ENET1_MDIO_LSIO_GPIO4_IO17\t\t\tIMX8QM_ENET1_MDIO\t\t3\n#define IMX8QM_ENET1_MDC_CONN_ENET1_MDC\t\t\t\tIMX8QM_ENET1_MDC\t\t0\n#define IMX8QM_ENET1_MDC_DMA_I2C4_SCL\t\t\t\tIMX8QM_ENET1_MDC\t\t1\n#define IMX8QM_ENET1_MDC_LSIO_GPIO4_IO18\t\t\tIMX8QM_ENET1_MDC\t\t3\n#define IMX8QM_QSPI1A_SS0_B_LSIO_QSPI1A_SS0_B\t\t\tIMX8QM_QSPI1A_SS0_B\t\t0\n#define IMX8QM_QSPI1A_SS0_B_LSIO_GPIO4_IO19\t\t\tIMX8QM_QSPI1A_SS0_B\t\t3\n#define IMX8QM_QSPI1A_SS1_B_LSIO_QSPI1A_SS1_B\t\t\tIMX8QM_QSPI1A_SS1_B\t\t0\n#define IMX8QM_QSPI1A_SS1_B_LSIO_QSPI1A_SCLK2\t\t\tIMX8QM_QSPI1A_SS1_B\t\t1\n#define IMX8QM_QSPI1A_SS1_B_LSIO_GPIO4_IO20\t\t\tIMX8QM_QSPI1A_SS1_B\t\t3\n#define IMX8QM_QSPI1A_SCLK_LSIO_QSPI1A_SCLK\t\t\tIMX8QM_QSPI1A_SCLK\t\t0\n#define IMX8QM_QSPI1A_SCLK_LSIO_GPIO4_IO21\t\t\tIMX8QM_QSPI1A_SCLK\t\t3\n#define IMX8QM_QSPI1A_DQS_LSIO_QSPI1A_DQS\t\t\tIMX8QM_QSPI1A_DQS\t\t0\n#define IMX8QM_QSPI1A_DQS_LSIO_GPIO4_IO22\t\t\tIMX8QM_QSPI1A_DQS\t\t3\n#define IMX8QM_QSPI1A_DATA3_LSIO_QSPI1A_DATA3\t\t\tIMX8QM_QSPI1A_DATA3\t\t0\n#define IMX8QM_QSPI1A_DATA3_DMA_I2C1_SDA\t\t\tIMX8QM_QSPI1A_DATA3\t\t1\n#define IMX8QM_QSPI1A_DATA3_CONN_USB_OTG1_OC\t\t\tIMX8QM_QSPI1A_DATA3\t\t2\n#define IMX8QM_QSPI1A_DATA3_LSIO_GPIO4_IO23\t\t\tIMX8QM_QSPI1A_DATA3\t\t3\n#define IMX8QM_QSPI1A_DATA2_LSIO_QSPI1A_DATA2\t\t\tIMX8QM_QSPI1A_DATA2\t\t0\n#define IMX8QM_QSPI1A_DATA2_DMA_I2C1_SCL\t\t\tIMX8QM_QSPI1A_DATA2\t\t1\n#define IMX8QM_QSPI1A_DATA2_CONN_USB_OTG2_PWR\t\t\tIMX8QM_QSPI1A_DATA2\t\t2\n#define IMX8QM_QSPI1A_DATA2_LSIO_GPIO4_IO24\t\t\tIMX8QM_QSPI1A_DATA2\t\t3\n#define IMX8QM_QSPI1A_DATA1_LSIO_QSPI1A_DATA1\t\t\tIMX8QM_QSPI1A_DATA1\t\t0\n#define IMX8QM_QSPI1A_DATA1_DMA_I2C1_SDA\t\t\tIMX8QM_QSPI1A_DATA1\t\t1\n#define IMX8QM_QSPI1A_DATA1_CONN_USB_OTG2_OC\t\t\tIMX8QM_QSPI1A_DATA1\t\t2\n#define IMX8QM_QSPI1A_DATA1_LSIO_GPIO4_IO25\t\t\tIMX8QM_QSPI1A_DATA1\t\t3\n#define IMX8QM_QSPI1A_DATA0_LSIO_QSPI1A_DATA0\t\t\tIMX8QM_QSPI1A_DATA0\t\t0\n#define IMX8QM_QSPI1A_DATA0_LSIO_GPIO4_IO26\t\t\tIMX8QM_QSPI1A_DATA0\t\t3\n#define IMX8QM_QSPI0A_DATA0_LSIO_QSPI0A_DATA0\t\t\tIMX8QM_QSPI0A_DATA0\t\t0\n#define IMX8QM_QSPI0A_DATA1_LSIO_QSPI0A_DATA1\t\t\tIMX8QM_QSPI0A_DATA1\t\t0\n#define IMX8QM_QSPI0A_DATA2_LSIO_QSPI0A_DATA2\t\t\tIMX8QM_QSPI0A_DATA2\t\t0\n#define IMX8QM_QSPI0A_DATA3_LSIO_QSPI0A_DATA3\t\t\tIMX8QM_QSPI0A_DATA3\t\t0\n#define IMX8QM_QSPI0A_DQS_LSIO_QSPI0A_DQS\t\t\tIMX8QM_QSPI0A_DQS\t\t0\n#define IMX8QM_QSPI0A_SS0_B_LSIO_QSPI0A_SS0_B\t\t\tIMX8QM_QSPI0A_SS0_B\t\t0\n#define IMX8QM_QSPI0A_SS1_B_LSIO_QSPI0A_SS1_B\t\t\tIMX8QM_QSPI0A_SS1_B\t\t0\n#define IMX8QM_QSPI0A_SS1_B_LSIO_QSPI0A_SCLK2\t\t\tIMX8QM_QSPI0A_SS1_B\t\t1\n#define IMX8QM_QSPI0A_SCLK_LSIO_QSPI0A_SCLK\t\t\tIMX8QM_QSPI0A_SCLK\t\t0\n#define IMX8QM_QSPI0B_SCLK_LSIO_QSPI0B_SCLK\t\t\tIMX8QM_QSPI0B_SCLK\t\t0\n#define IMX8QM_QSPI0B_DATA0_LSIO_QSPI0B_DATA0\t\t\tIMX8QM_QSPI0B_DATA0\t\t0\n#define IMX8QM_QSPI0B_DATA1_LSIO_QSPI0B_DATA1\t\t\tIMX8QM_QSPI0B_DATA1\t\t0\n#define IMX8QM_QSPI0B_DATA2_LSIO_QSPI0B_DATA2\t\t\tIMX8QM_QSPI0B_DATA2\t\t0\n#define IMX8QM_QSPI0B_DATA3_LSIO_QSPI0B_DATA3\t\t\tIMX8QM_QSPI0B_DATA3\t\t0\n#define IMX8QM_QSPI0B_DQS_LSIO_QSPI0B_DQS\t\t\tIMX8QM_QSPI0B_DQS\t\t0\n#define IMX8QM_QSPI0B_SS0_B_LSIO_QSPI0B_SS0_B\t\t\tIMX8QM_QSPI0B_SS0_B\t\t0\n#define IMX8QM_QSPI0B_SS1_B_LSIO_QSPI0B_SS1_B\t\t\tIMX8QM_QSPI0B_SS1_B\t\t0\n#define IMX8QM_QSPI0B_SS1_B_LSIO_QSPI0B_SCLK2\t\t\tIMX8QM_QSPI0B_SS1_B\t\t1\n#define IMX8QM_PCIE_CTRL0_CLKREQ_B_HSIO_PCIE0_CLKREQ_B\t\tIMX8QM_PCIE_CTRL0_CLKREQ_B\t0\n#define IMX8QM_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27\t\tIMX8QM_PCIE_CTRL0_CLKREQ_B\t3\n#define IMX8QM_PCIE_CTRL0_WAKE_B_HSIO_PCIE0_WAKE_B\t\tIMX8QM_PCIE_CTRL0_WAKE_B\t0\n#define IMX8QM_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28\t\tIMX8QM_PCIE_CTRL0_WAKE_B\t3\n#define IMX8QM_PCIE_CTRL0_PERST_B_HSIO_PCIE0_PERST_B\t\tIMX8QM_PCIE_CTRL0_PERST_B\t0\n#define IMX8QM_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29\t\tIMX8QM_PCIE_CTRL0_PERST_B\t3\n#define IMX8QM_PCIE_CTRL1_CLKREQ_B_HSIO_PCIE1_CLKREQ_B\t\tIMX8QM_PCIE_CTRL1_CLKREQ_B\t0\n#define IMX8QM_PCIE_CTRL1_CLKREQ_B_DMA_I2C1_SDA\t\t\tIMX8QM_PCIE_CTRL1_CLKREQ_B\t1\n#define IMX8QM_PCIE_CTRL1_CLKREQ_B_CONN_USB_OTG2_OC\t\tIMX8QM_PCIE_CTRL1_CLKREQ_B\t2\n#define IMX8QM_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30\t\tIMX8QM_PCIE_CTRL1_CLKREQ_B\t3\n#define IMX8QM_PCIE_CTRL1_WAKE_B_HSIO_PCIE1_WAKE_B\t\tIMX8QM_PCIE_CTRL1_WAKE_B\t0\n#define IMX8QM_PCIE_CTRL1_WAKE_B_DMA_I2C1_SCL\t\t\tIMX8QM_PCIE_CTRL1_WAKE_B\t1\n#define IMX8QM_PCIE_CTRL1_WAKE_B_CONN_USB_OTG2_PWR\t\tIMX8QM_PCIE_CTRL1_WAKE_B\t2\n#define IMX8QM_PCIE_CTRL1_WAKE_B_LSIO_GPIO4_IO31\t\tIMX8QM_PCIE_CTRL1_WAKE_B\t3\n#define IMX8QM_PCIE_CTRL1_PERST_B_HSIO_PCIE1_PERST_B\t\tIMX8QM_PCIE_CTRL1_PERST_B\t0\n#define IMX8QM_PCIE_CTRL1_PERST_B_DMA_I2C1_SCL\t\t\tIMX8QM_PCIE_CTRL1_PERST_B\t1\n#define IMX8QM_PCIE_CTRL1_PERST_B_CONN_USB_OTG1_PWR\t\tIMX8QM_PCIE_CTRL1_PERST_B\t2\n#define IMX8QM_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00\t\tIMX8QM_PCIE_CTRL1_PERST_B\t3\n#define IMX8QM_USB_HSIC0_DATA_CONN_USB_HSIC0_DATA\t\tIMX8QM_USB_HSIC0_DATA\t\t0\n#define IMX8QM_USB_HSIC0_DATA_DMA_I2C1_SDA\t\t\tIMX8QM_USB_HSIC0_DATA\t\t1\n#define IMX8QM_USB_HSIC0_DATA_LSIO_GPIO5_IO01\t\t\tIMX8QM_USB_HSIC0_DATA\t\t3\n#define IMX8QM_USB_HSIC0_STROBE_CONN_USB_HSIC0_STROBE\t\tIMX8QM_USB_HSIC0_STROBE\t\t0\n#define IMX8QM_USB_HSIC0_STROBE_DMA_I2C1_SCL\t\t\tIMX8QM_USB_HSIC0_STROBE\t\t1\n#define IMX8QM_USB_HSIC0_STROBE_LSIO_GPIO5_IO02\t\t\tIMX8QM_USB_HSIC0_STROBE\t\t3\n#define IMX8QM_EMMC0_CLK_CONN_EMMC0_CLK\t\t\t\tIMX8QM_EMMC0_CLK\t\t0\n#define IMX8QM_EMMC0_CLK_CONN_NAND_READY_B\t\t\tIMX8QM_EMMC0_CLK\t\t1\n#define IMX8QM_EMMC0_CMD_CONN_EMMC0_CMD\t\t\t\tIMX8QM_EMMC0_CMD\t\t0\n#define IMX8QM_EMMC0_CMD_CONN_NAND_DQS\t\t\t\tIMX8QM_EMMC0_CMD\t\t1\n#define IMX8QM_EMMC0_CMD_AUD_MQS_R\t\t\t\tIMX8QM_EMMC0_CMD\t\t2\n#define IMX8QM_EMMC0_CMD_LSIO_GPIO5_IO03\t\t\tIMX8QM_EMMC0_CMD\t\t3\n#define IMX8QM_EMMC0_DATA0_CONN_EMMC0_DATA0\t\t\tIMX8QM_EMMC0_DATA0\t\t0\n#define IMX8QM_EMMC0_DATA0_CONN_NAND_DATA00\t\t\tIMX8QM_EMMC0_DATA0\t\t1\n#define IMX8QM_EMMC0_DATA0_LSIO_GPIO5_IO04\t\t\tIMX8QM_EMMC0_DATA0\t\t3\n#define IMX8QM_EMMC0_DATA1_CONN_EMMC0_DATA1\t\t\tIMX8QM_EMMC0_DATA1\t\t0\n#define IMX8QM_EMMC0_DATA1_CONN_NAND_DATA01\t\t\tIMX8QM_EMMC0_DATA1\t\t1\n#define IMX8QM_EMMC0_DATA1_LSIO_GPIO5_IO05\t\t\tIMX8QM_EMMC0_DATA1\t\t3\n#define IMX8QM_EMMC0_DATA2_CONN_EMMC0_DATA2\t\t\tIMX8QM_EMMC0_DATA2\t\t0\n#define IMX8QM_EMMC0_DATA2_CONN_NAND_DATA02\t\t\tIMX8QM_EMMC0_DATA2\t\t1\n#define IMX8QM_EMMC0_DATA2_LSIO_GPIO5_IO06\t\t\tIMX8QM_EMMC0_DATA2\t\t3\n#define IMX8QM_EMMC0_DATA3_CONN_EMMC0_DATA3\t\t\tIMX8QM_EMMC0_DATA3\t\t0\n#define IMX8QM_EMMC0_DATA3_CONN_NAND_DATA03\t\t\tIMX8QM_EMMC0_DATA3\t\t1\n#define IMX8QM_EMMC0_DATA3_LSIO_GPIO5_IO07\t\t\tIMX8QM_EMMC0_DATA3\t\t3\n#define IMX8QM_EMMC0_DATA4_CONN_EMMC0_DATA4\t\t\tIMX8QM_EMMC0_DATA4\t\t0\n#define IMX8QM_EMMC0_DATA4_CONN_NAND_DATA04\t\t\tIMX8QM_EMMC0_DATA4\t\t1\n#define IMX8QM_EMMC0_DATA4_LSIO_GPIO5_IO08\t\t\tIMX8QM_EMMC0_DATA4\t\t3\n#define IMX8QM_EMMC0_DATA5_CONN_EMMC0_DATA5\t\t\tIMX8QM_EMMC0_DATA5\t\t0\n#define IMX8QM_EMMC0_DATA5_CONN_NAND_DATA05\t\t\tIMX8QM_EMMC0_DATA5\t\t1\n#define IMX8QM_EMMC0_DATA5_LSIO_GPIO5_IO09\t\t\tIMX8QM_EMMC0_DATA5\t\t3\n#define IMX8QM_EMMC0_DATA6_CONN_EMMC0_DATA6\t\t\tIMX8QM_EMMC0_DATA6\t\t0\n#define IMX8QM_EMMC0_DATA6_CONN_NAND_DATA06\t\t\tIMX8QM_EMMC0_DATA6\t\t1\n#define IMX8QM_EMMC0_DATA6_LSIO_GPIO5_IO10\t\t\tIMX8QM_EMMC0_DATA6\t\t3\n#define IMX8QM_EMMC0_DATA7_CONN_EMMC0_DATA7\t\t\tIMX8QM_EMMC0_DATA7\t\t0\n#define IMX8QM_EMMC0_DATA7_CONN_NAND_DATA07\t\t\tIMX8QM_EMMC0_DATA7\t\t1\n#define IMX8QM_EMMC0_DATA7_LSIO_GPIO5_IO11\t\t\tIMX8QM_EMMC0_DATA7\t\t3\n#define IMX8QM_EMMC0_STROBE_CONN_EMMC0_STROBE\t\t\tIMX8QM_EMMC0_STROBE\t\t0\n#define IMX8QM_EMMC0_STROBE_CONN_NAND_CLE\t\t\tIMX8QM_EMMC0_STROBE\t\t1\n#define IMX8QM_EMMC0_STROBE_LSIO_GPIO5_IO12\t\t\tIMX8QM_EMMC0_STROBE\t\t3\n#define IMX8QM_EMMC0_RESET_B_CONN_EMMC0_RESET_B\t\t\tIMX8QM_EMMC0_RESET_B\t\t0\n#define IMX8QM_EMMC0_RESET_B_CONN_NAND_WP_B\t\t\tIMX8QM_EMMC0_RESET_B\t\t1\n#define IMX8QM_EMMC0_RESET_B_CONN_USDHC1_VSELECT\t\tIMX8QM_EMMC0_RESET_B\t\t2\n#define IMX8QM_EMMC0_RESET_B_LSIO_GPIO5_IO13\t\t\tIMX8QM_EMMC0_RESET_B\t\t3\n#define IMX8QM_USDHC1_CLK_CONN_USDHC1_CLK\t\t\tIMX8QM_USDHC1_CLK\t\t0\n#define IMX8QM_USDHC1_CLK_AUD_MQS_R\t\t\t\tIMX8QM_USDHC1_CLK\t\t1\n#define IMX8QM_USDHC1_CMD_CONN_USDHC1_CMD\t\t\tIMX8QM_USDHC1_CMD\t\t0\n#define IMX8QM_USDHC1_CMD_AUD_MQS_L\t\t\t\tIMX8QM_USDHC1_CMD\t\t1\n#define IMX8QM_USDHC1_CMD_LSIO_GPIO5_IO14\t\t\tIMX8QM_USDHC1_CMD\t\t3\n#define IMX8QM_USDHC1_DATA0_CONN_USDHC1_DATA0\t\t\tIMX8QM_USDHC1_DATA0\t\t0\n#define IMX8QM_USDHC1_DATA0_CONN_NAND_RE_N\t\t\tIMX8QM_USDHC1_DATA0\t\t1\n#define IMX8QM_USDHC1_DATA0_LSIO_GPIO5_IO15\t\t\tIMX8QM_USDHC1_DATA0\t\t3\n#define IMX8QM_USDHC1_DATA1_CONN_USDHC1_DATA1\t\t\tIMX8QM_USDHC1_DATA1\t\t0\n#define IMX8QM_USDHC1_DATA1_CONN_NAND_RE_P\t\t\tIMX8QM_USDHC1_DATA1\t\t1\n#define IMX8QM_USDHC1_DATA1_LSIO_GPIO5_IO16\t\t\tIMX8QM_USDHC1_DATA1\t\t3\n#define IMX8QM_USDHC1_DATA2_CONN_USDHC1_DATA2\t\t\tIMX8QM_USDHC1_DATA2\t\t0\n#define IMX8QM_USDHC1_DATA2_CONN_NAND_DQS_N\t\t\tIMX8QM_USDHC1_DATA2\t\t1\n#define IMX8QM_USDHC1_DATA2_LSIO_GPIO5_IO17\t\t\tIMX8QM_USDHC1_DATA2\t\t3\n#define IMX8QM_USDHC1_DATA3_CONN_USDHC1_DATA3\t\t\tIMX8QM_USDHC1_DATA3\t\t0\n#define IMX8QM_USDHC1_DATA3_CONN_NAND_DQS_P\t\t\tIMX8QM_USDHC1_DATA3\t\t1\n#define IMX8QM_USDHC1_DATA3_LSIO_GPIO5_IO18\t\t\tIMX8QM_USDHC1_DATA3\t\t3\n#define IMX8QM_USDHC1_DATA4_CONN_USDHC1_DATA4\t\t\tIMX8QM_USDHC1_DATA4\t\t0\n#define IMX8QM_USDHC1_DATA4_CONN_NAND_CE0_B\t\t\tIMX8QM_USDHC1_DATA4\t\t1\n#define IMX8QM_USDHC1_DATA4_AUD_MQS_R\t\t\t\tIMX8QM_USDHC1_DATA4\t\t2\n#define IMX8QM_USDHC1_DATA4_LSIO_GPIO5_IO19\t\t\tIMX8QM_USDHC1_DATA4\t\t3\n#define IMX8QM_USDHC1_DATA5_CONN_USDHC1_DATA5\t\t\tIMX8QM_USDHC1_DATA5\t\t0\n#define IMX8QM_USDHC1_DATA5_CONN_NAND_RE_B\t\t\tIMX8QM_USDHC1_DATA5\t\t1\n#define IMX8QM_USDHC1_DATA5_AUD_MQS_L\t\t\t\tIMX8QM_USDHC1_DATA5\t\t2\n#define IMX8QM_USDHC1_DATA5_LSIO_GPIO5_IO20\t\t\tIMX8QM_USDHC1_DATA5\t\t3\n#define IMX8QM_USDHC1_DATA6_CONN_USDHC1_DATA6\t\t\tIMX8QM_USDHC1_DATA6\t\t0\n#define IMX8QM_USDHC1_DATA6_CONN_NAND_WE_B\t\t\tIMX8QM_USDHC1_DATA6\t\t1\n#define IMX8QM_USDHC1_DATA6_CONN_USDHC1_WP\t\t\tIMX8QM_USDHC1_DATA6\t\t2\n#define IMX8QM_USDHC1_DATA6_LSIO_GPIO5_IO21\t\t\tIMX8QM_USDHC1_DATA6\t\t3\n#define IMX8QM_USDHC1_DATA7_CONN_USDHC1_DATA7\t\t\tIMX8QM_USDHC1_DATA7\t\t0\n#define IMX8QM_USDHC1_DATA7_CONN_NAND_ALE\t\t\tIMX8QM_USDHC1_DATA7\t\t1\n#define IMX8QM_USDHC1_DATA7_CONN_USDHC1_CD_B\t\t\tIMX8QM_USDHC1_DATA7\t\t2\n#define IMX8QM_USDHC1_DATA7_LSIO_GPIO5_IO22\t\t\tIMX8QM_USDHC1_DATA7\t\t3\n#define IMX8QM_USDHC1_STROBE_CONN_USDHC1_STROBE\t\t\tIMX8QM_USDHC1_STROBE\t\t0\n#define IMX8QM_USDHC1_STROBE_CONN_NAND_CE1_B\t\t\tIMX8QM_USDHC1_STROBE\t\t1\n#define IMX8QM_USDHC1_STROBE_CONN_USDHC1_RESET_B\t\tIMX8QM_USDHC1_STROBE\t\t2\n#define IMX8QM_USDHC1_STROBE_LSIO_GPIO5_IO23\t\t\tIMX8QM_USDHC1_STROBE\t\t3\n#define IMX8QM_USDHC2_CLK_CONN_USDHC2_CLK\t\t\tIMX8QM_USDHC2_CLK\t\t0\n#define IMX8QM_USDHC2_CLK_AUD_MQS_R\t\t\t\tIMX8QM_USDHC2_CLK\t\t1\n#define IMX8QM_USDHC2_CLK_LSIO_GPIO5_IO24\t\t\tIMX8QM_USDHC2_CLK\t\t3\n#define IMX8QM_USDHC2_CMD_CONN_USDHC2_CMD\t\t\tIMX8QM_USDHC2_CMD\t\t0\n#define IMX8QM_USDHC2_CMD_AUD_MQS_L\t\t\t\tIMX8QM_USDHC2_CMD\t\t1\n#define IMX8QM_USDHC2_CMD_LSIO_GPIO5_IO25\t\t\tIMX8QM_USDHC2_CMD\t\t3\n#define IMX8QM_USDHC2_DATA0_CONN_USDHC2_DATA0\t\t\tIMX8QM_USDHC2_DATA0\t\t0\n#define IMX8QM_USDHC2_DATA0_DMA_UART4_RX\t\t\tIMX8QM_USDHC2_DATA0\t\t1\n#define IMX8QM_USDHC2_DATA0_LSIO_GPIO5_IO26\t\t\tIMX8QM_USDHC2_DATA0\t\t3\n#define IMX8QM_USDHC2_DATA1_CONN_USDHC2_DATA1\t\t\tIMX8QM_USDHC2_DATA1\t\t0\n#define IMX8QM_USDHC2_DATA1_DMA_UART4_TX\t\t\tIMX8QM_USDHC2_DATA1\t\t1\n#define IMX8QM_USDHC2_DATA1_LSIO_GPIO5_IO27\t\t\tIMX8QM_USDHC2_DATA1\t\t3\n#define IMX8QM_USDHC2_DATA2_CONN_USDHC2_DATA2\t\t\tIMX8QM_USDHC2_DATA2\t\t0\n#define IMX8QM_USDHC2_DATA2_DMA_UART4_CTS_B\t\t\tIMX8QM_USDHC2_DATA2\t\t1\n#define IMX8QM_USDHC2_DATA2_LSIO_GPIO5_IO28\t\t\tIMX8QM_USDHC2_DATA2\t\t3\n#define IMX8QM_USDHC2_DATA3_CONN_USDHC2_DATA3\t\t\tIMX8QM_USDHC2_DATA3\t\t0\n#define IMX8QM_USDHC2_DATA3_DMA_UART4_RTS_B\t\t\tIMX8QM_USDHC2_DATA3\t\t1\n#define IMX8QM_USDHC2_DATA3_LSIO_GPIO5_IO29\t\t\tIMX8QM_USDHC2_DATA3\t\t3\n#define IMX8QM_ENET0_RGMII_TXC_CONN_ENET0_RGMII_TXC\t\tIMX8QM_ENET0_RGMII_TXC\t\t0\n#define IMX8QM_ENET0_RGMII_TXC_CONN_ENET0_RCLK50M_OUT\t\tIMX8QM_ENET0_RGMII_TXC\t\t1\n#define IMX8QM_ENET0_RGMII_TXC_CONN_ENET0_RCLK50M_IN\t\tIMX8QM_ENET0_RGMII_TXC\t\t2\n#define IMX8QM_ENET0_RGMII_TXC_LSIO_GPIO5_IO30\t\t\tIMX8QM_ENET0_RGMII_TXC\t\t3\n#define IMX8QM_ENET0_RGMII_TX_CTL_CONN_ENET0_RGMII_TX_CTL\tIMX8QM_ENET0_RGMII_TX_CTL\t0\n#define IMX8QM_ENET0_RGMII_TX_CTL_LSIO_GPIO5_IO31\t\tIMX8QM_ENET0_RGMII_TX_CTL\t3\n#define IMX8QM_ENET0_RGMII_TXD0_CONN_ENET0_RGMII_TXD0\t\tIMX8QM_ENET0_RGMII_TXD0\t\t0\n#define IMX8QM_ENET0_RGMII_TXD0_LSIO_GPIO6_IO00\t\t\tIMX8QM_ENET0_RGMII_TXD0\t\t3\n#define IMX8QM_ENET0_RGMII_TXD1_CONN_ENET0_RGMII_TXD1\t\tIMX8QM_ENET0_RGMII_TXD1\t\t0\n#define IMX8QM_ENET0_RGMII_TXD1_LSIO_GPIO6_IO01\t\t\tIMX8QM_ENET0_RGMII_TXD1\t\t3\n#define IMX8QM_ENET0_RGMII_TXD2_CONN_ENET0_RGMII_TXD2\t\tIMX8QM_ENET0_RGMII_TXD2\t\t0\n#define IMX8QM_ENET0_RGMII_TXD2_DMA_UART3_TX\t\t\tIMX8QM_ENET0_RGMII_TXD2\t\t1\n#define IMX8QM_ENET0_RGMII_TXD2_VPU_TSI_S1_VID\t\t\tIMX8QM_ENET0_RGMII_TXD2\t\t2\n#define IMX8QM_ENET0_RGMII_TXD2_LSIO_GPIO6_IO02\t\t\tIMX8QM_ENET0_RGMII_TXD2\t\t3\n#define IMX8QM_ENET0_RGMII_TXD3_CONN_ENET0_RGMII_TXD3\t\tIMX8QM_ENET0_RGMII_TXD3\t\t0\n#define IMX8QM_ENET0_RGMII_TXD3_DMA_UART3_RTS_B\t\t\tIMX8QM_ENET0_RGMII_TXD3\t\t1\n#define IMX8QM_ENET0_RGMII_TXD3_VPU_TSI_S1_SYNC\t\t\tIMX8QM_ENET0_RGMII_TXD3\t\t2\n#define IMX8QM_ENET0_RGMII_TXD3_LSIO_GPIO6_IO03\t\t\tIMX8QM_ENET0_RGMII_TXD3\t\t3\n#define IMX8QM_ENET0_RGMII_RXC_CONN_ENET0_RGMII_RXC\t\tIMX8QM_ENET0_RGMII_RXC\t\t0\n#define IMX8QM_ENET0_RGMII_RXC_DMA_UART3_CTS_B\t\t\tIMX8QM_ENET0_RGMII_RXC\t\t1\n#define IMX8QM_ENET0_RGMII_RXC_VPU_TSI_S1_DATA\t\t\tIMX8QM_ENET0_RGMII_RXC\t\t2\n#define IMX8QM_ENET0_RGMII_RXC_LSIO_GPIO6_IO04\t\t\tIMX8QM_ENET0_RGMII_RXC\t\t3\n#define IMX8QM_ENET0_RGMII_RX_CTL_CONN_ENET0_RGMII_RX_CTL\tIMX8QM_ENET0_RGMII_RX_CTL\t0\n#define IMX8QM_ENET0_RGMII_RX_CTL_VPU_TSI_S0_VID\t\tIMX8QM_ENET0_RGMII_RX_CTL\t2\n#define IMX8QM_ENET0_RGMII_RX_CTL_LSIO_GPIO6_IO05\t\tIMX8QM_ENET0_RGMII_RX_CTL\t3\n#define IMX8QM_ENET0_RGMII_RXD0_CONN_ENET0_RGMII_RXD0\t\tIMX8QM_ENET0_RGMII_RXD0\t\t0\n#define IMX8QM_ENET0_RGMII_RXD0_VPU_TSI_S0_SYNC\t\t\tIMX8QM_ENET0_RGMII_RXD0\t\t2\n#define IMX8QM_ENET0_RGMII_RXD0_LSIO_GPIO6_IO06\t\t\tIMX8QM_ENET0_RGMII_RXD0\t\t3\n#define IMX8QM_ENET0_RGMII_RXD1_CONN_ENET0_RGMII_RXD1\t\tIMX8QM_ENET0_RGMII_RXD1\t\t0\n#define IMX8QM_ENET0_RGMII_RXD1_VPU_TSI_S0_DATA\t\t\tIMX8QM_ENET0_RGMII_RXD1\t\t2\n#define IMX8QM_ENET0_RGMII_RXD1_LSIO_GPIO6_IO07\t\t\tIMX8QM_ENET0_RGMII_RXD1\t\t3\n#define IMX8QM_ENET0_RGMII_RXD2_CONN_ENET0_RGMII_RXD2\t\tIMX8QM_ENET0_RGMII_RXD2\t\t0\n#define IMX8QM_ENET0_RGMII_RXD2_CONN_ENET0_RMII_RX_ER\t\tIMX8QM_ENET0_RGMII_RXD2\t\t1\n#define IMX8QM_ENET0_RGMII_RXD2_VPU_TSI_S0_CLK\t\t\tIMX8QM_ENET0_RGMII_RXD2\t\t2\n#define IMX8QM_ENET0_RGMII_RXD2_LSIO_GPIO6_IO08\t\t\tIMX8QM_ENET0_RGMII_RXD2\t\t3\n#define IMX8QM_ENET0_RGMII_RXD3_CONN_ENET0_RGMII_RXD3\t\tIMX8QM_ENET0_RGMII_RXD3\t\t0\n#define IMX8QM_ENET0_RGMII_RXD3_DMA_UART3_RX\t\t\tIMX8QM_ENET0_RGMII_RXD3\t\t1\n#define IMX8QM_ENET0_RGMII_RXD3_VPU_TSI_S1_CLK\t\t\tIMX8QM_ENET0_RGMII_RXD3\t\t2\n#define IMX8QM_ENET0_RGMII_RXD3_LSIO_GPIO6_IO09\t\t\tIMX8QM_ENET0_RGMII_RXD3\t\t3\n#define IMX8QM_ENET1_RGMII_TXC_CONN_ENET1_RGMII_TXC\t\tIMX8QM_ENET1_RGMII_TXC\t\t0\n#define IMX8QM_ENET1_RGMII_TXC_CONN_ENET1_RCLK50M_OUT\t\tIMX8QM_ENET1_RGMII_TXC\t\t1\n#define IMX8QM_ENET1_RGMII_TXC_CONN_ENET1_RCLK50M_IN\t\tIMX8QM_ENET1_RGMII_TXC\t\t2\n#define IMX8QM_ENET1_RGMII_TXC_LSIO_GPIO6_IO10\t\t\tIMX8QM_ENET1_RGMII_TXC\t\t3\n#define IMX8QM_ENET1_RGMII_TX_CTL_CONN_ENET1_RGMII_TX_CTL\tIMX8QM_ENET1_RGMII_TX_CTL\t0\n#define IMX8QM_ENET1_RGMII_TX_CTL_LSIO_GPIO6_IO11\t\tIMX8QM_ENET1_RGMII_TX_CTL\t3\n#define IMX8QM_ENET1_RGMII_TXD0_CONN_ENET1_RGMII_TXD0\t\tIMX8QM_ENET1_RGMII_TXD0\t\t0\n#define IMX8QM_ENET1_RGMII_TXD0_LSIO_GPIO6_IO12\t\t\tIMX8QM_ENET1_RGMII_TXD0\t\t3\n#define IMX8QM_ENET1_RGMII_TXD1_CONN_ENET1_RGMII_TXD1\t\tIMX8QM_ENET1_RGMII_TXD1\t\t0\n#define IMX8QM_ENET1_RGMII_TXD1_LSIO_GPIO6_IO13\t\t\tIMX8QM_ENET1_RGMII_TXD1\t\t3\n#define IMX8QM_ENET1_RGMII_TXD2_CONN_ENET1_RGMII_TXD2\t\tIMX8QM_ENET1_RGMII_TXD2\t\t0\n#define IMX8QM_ENET1_RGMII_TXD2_DMA_UART3_TX\t\t\tIMX8QM_ENET1_RGMII_TXD2\t\t1\n#define IMX8QM_ENET1_RGMII_TXD2_VPU_TSI_S1_VID\t\t\tIMX8QM_ENET1_RGMII_TXD2\t\t2\n#define IMX8QM_ENET1_RGMII_TXD2_LSIO_GPIO6_IO14\t\t\tIMX8QM_ENET1_RGMII_TXD2\t\t3\n#define IMX8QM_ENET1_RGMII_TXD3_CONN_ENET1_RGMII_TXD3\t\tIMX8QM_ENET1_RGMII_TXD3\t\t0\n#define IMX8QM_ENET1_RGMII_TXD3_DMA_UART3_RTS_B\t\t\tIMX8QM_ENET1_RGMII_TXD3\t\t1\n#define IMX8QM_ENET1_RGMII_TXD3_VPU_TSI_S1_SYNC\t\t\tIMX8QM_ENET1_RGMII_TXD3\t\t2\n#define IMX8QM_ENET1_RGMII_TXD3_LSIO_GPIO6_IO15\t\t\tIMX8QM_ENET1_RGMII_TXD3\t\t3\n#define IMX8QM_ENET1_RGMII_RXC_CONN_ENET1_RGMII_RXC\t\tIMX8QM_ENET1_RGMII_RXC\t\t0\n#define IMX8QM_ENET1_RGMII_RXC_DMA_UART3_CTS_B\t\t\tIMX8QM_ENET1_RGMII_RXC\t\t1\n#define IMX8QM_ENET1_RGMII_RXC_VPU_TSI_S1_DATA\t\t\tIMX8QM_ENET1_RGMII_RXC\t\t2\n#define IMX8QM_ENET1_RGMII_RXC_LSIO_GPIO6_IO16\t\t\tIMX8QM_ENET1_RGMII_RXC\t\t3\n#define IMX8QM_ENET1_RGMII_RX_CTL_CONN_ENET1_RGMII_RX_CTL\tIMX8QM_ENET1_RGMII_RX_CTL\t0\n#define IMX8QM_ENET1_RGMII_RX_CTL_VPU_TSI_S0_VID\t\tIMX8QM_ENET1_RGMII_RX_CTL\t2\n#define IMX8QM_ENET1_RGMII_RX_CTL_LSIO_GPIO6_IO17\t\tIMX8QM_ENET1_RGMII_RX_CTL\t3\n#define IMX8QM_ENET1_RGMII_RXD0_CONN_ENET1_RGMII_RXD0\t\tIMX8QM_ENET1_RGMII_RXD0\t\t0\n#define IMX8QM_ENET1_RGMII_RXD0_VPU_TSI_S0_SYNC\t\t\tIMX8QM_ENET1_RGMII_RXD0\t\t2\n#define IMX8QM_ENET1_RGMII_RXD0_LSIO_GPIO6_IO18\t\t\tIMX8QM_ENET1_RGMII_RXD0\t\t3\n#define IMX8QM_ENET1_RGMII_RXD1_CONN_ENET1_RGMII_RXD1\t\tIMX8QM_ENET1_RGMII_RXD1\t\t0\n#define IMX8QM_ENET1_RGMII_RXD1_VPU_TSI_S0_DATA\t\t\tIMX8QM_ENET1_RGMII_RXD1\t\t2\n#define IMX8QM_ENET1_RGMII_RXD1_LSIO_GPIO6_IO19\t\t\tIMX8QM_ENET1_RGMII_RXD1\t\t3\n#define IMX8QM_ENET1_RGMII_RXD2_CONN_ENET1_RGMII_RXD2\t\tIMX8QM_ENET1_RGMII_RXD2\t\t0\n#define IMX8QM_ENET1_RGMII_RXD2_CONN_ENET1_RMII_RX_ER\t\tIMX8QM_ENET1_RGMII_RXD2\t\t1\n#define IMX8QM_ENET1_RGMII_RXD2_VPU_TSI_S0_CLK\t\t\tIMX8QM_ENET1_RGMII_RXD2\t\t2\n#define IMX8QM_ENET1_RGMII_RXD2_LSIO_GPIO6_IO20\t\t\tIMX8QM_ENET1_RGMII_RXD2\t\t3\n#define IMX8QM_ENET1_RGMII_RXD3_CONN_ENET1_RGMII_RXD3\t\tIMX8QM_ENET1_RGMII_RXD3\t\t0\n#define IMX8QM_ENET1_RGMII_RXD3_DMA_UART3_RX\t\t\tIMX8QM_ENET1_RGMII_RXD3\t\t1\n#define IMX8QM_ENET1_RGMII_RXD3_VPU_TSI_S1_CLK\t\t\tIMX8QM_ENET1_RGMII_RXD3\t\t2\n#define IMX8QM_ENET1_RGMII_RXD3_LSIO_GPIO6_IO21\t\t\tIMX8QM_ENET1_RGMII_RXD3\t\t3\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETB_PAD\t\tIMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETB\t\t0\n#define IMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETA_PAD\t\tIMX8QM_COMP_CTL_GPIO_1V8_3V3_ENET_ENETA\t\t0\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}