TimeQuest Timing Analyzer report for vga_with_hw_test_image
Tue Nov 05 18:03:56 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Tue Nov 05 18:03:55 2019 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 131.27 MHz ; 131.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.382 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 12.382 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.078     ; 7.538      ;
; 12.419 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.078     ; 7.501      ;
; 12.453 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.078     ; 7.467      ;
; 12.900 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.080     ; 7.018      ;
; 12.984 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.076     ; 6.938      ;
; 12.993 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.076     ; 6.929      ;
; 13.272 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.077     ; 6.649      ;
; 13.303 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.615      ;
; 13.309 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.077     ; 6.612      ;
; 13.315 ; vga_controller:inst5|h_count[6] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.603      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.324 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.594      ;
; 13.340 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.578      ;
; 13.340 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.077     ; 6.581      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.361 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.557      ;
; 13.374 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.544      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.395 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.523      ;
; 13.582 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.336      ;
; 13.607 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.310      ;
; 13.619 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.299      ;
; 13.644 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.273      ;
; 13.653 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.265      ;
; 13.678 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.239      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.704 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.213      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.741 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.176      ;
; 13.755 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.079     ; 6.164      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.142      ;
; 13.818 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.075     ; 6.105      ;
; 13.821 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 6.095      ;
; 13.831 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.075     ; 6.092      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.842 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.074      ;
; 13.873 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.046      ;
; 13.907 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.078     ; 6.013      ;
; 13.910 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.009      ;
; 13.914 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.078     ; 6.006      ;
; 13.926 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[6]  ; clk          ; clk         ; 20.000       ; -0.079     ; 5.993      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
; 13.928 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.078     ; 5.992      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.922 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|row[0]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.185      ;
; 0.939 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|row[5]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.202      ;
; 0.977 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 1.004 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.269      ;
; 1.038 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.303      ;
; 1.038 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.303      ;
; 1.118 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|row[1]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.379      ;
; 1.127 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|row[4]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.390      ;
; 1.156 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.423      ;
; 1.184 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|row[8]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.447      ;
; 1.190 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.455      ;
; 1.195 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.460      ;
; 1.226 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.491      ;
; 1.231 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|row[9]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.494      ;
; 1.236 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.501      ;
; 1.239 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.505      ;
; 1.242 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.507      ;
; 1.243 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.510      ;
; 1.243 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.508      ;
; 1.266 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.531      ;
; 1.281 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|row[2]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.542      ;
; 1.281 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|row[3]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.542      ;
; 1.284 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.322 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.588      ;
; 1.325 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.590      ;
; 1.329 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.594      ;
; 1.346 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|row[6]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.609      ;
; 1.349 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.614      ;
; 1.352 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.617      ;
; 1.352 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.617      ;
; 1.352 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.617      ;
; 1.353 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.618      ;
; 1.363 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.628      ;
; 1.368 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|row[7]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.631      ;
; 1.390 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.653      ;
; 1.391 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.654      ;
; 1.408 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.672      ;
; 1.428 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.696      ;
; 1.428 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.696      ;
; 1.429 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.692      ;
; 1.431 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.699      ;
; 1.432 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.432 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.696      ;
; 1.437 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.702      ;
; 1.438 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.701      ;
; 1.438 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.701      ;
; 1.438 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.701      ;
; 1.449 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.714      ;
; 1.453 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.716      ;
; 1.461 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.727      ;
; 1.461 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.727      ;
; 1.462 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.725      ;
; 1.462 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.725      ;
; 1.462 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.725      ;
; 1.463 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.730      ;
; 1.476 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.737      ;
; 1.477 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.738      ;
; 1.490 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.757      ;
; 1.500 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.761      ;
; 1.501 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.762      ;
; 1.505 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.770      ;
; 1.507 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.772      ;
; 1.514 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.780      ;
; 1.514 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.780      ;
; 1.517 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.783      ;
; 1.531 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.796      ;
; 1.538 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.804      ;
; 1.538 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.804      ;
; 1.541 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.807      ;
; 1.547 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.811      ;
; 1.547 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.811      ;
; 1.553 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.820      ;
; 1.559 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.560 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.827      ;
; 1.571 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.836      ;
; 1.571 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.836      ;
; 1.571 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.835      ;
; 1.571 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.835      ;
; 1.575 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.840      ;
; 1.600 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.866      ;
; 1.625 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.890      ;
; 1.647 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.914      ;
; 1.653 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.920      ;
; 1.654 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.921      ;
; 1.656 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.923      ;
; 1.671 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.938      ;
; 1.673 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.938      ;
; 1.677 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.944      ;
; 1.678 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.945      ;
; 1.681 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.946      ;
; 1.685 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.950      ;
; 1.686 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.950      ;
; 1.693 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.960      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.08 MHz ; 143.08 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.011 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.680 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 13.011 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.070     ; 6.918      ;
; 13.049 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.070     ; 6.880      ;
; 13.082 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.070     ; 6.847      ;
; 13.502 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.072     ; 6.425      ;
; 13.557 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.068     ; 6.374      ;
; 13.565 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.068     ; 6.366      ;
; 13.843 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.069     ; 6.087      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.852 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.071     ; 6.076      ;
; 13.857 ; vga_controller:inst5|h_count[6] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.072     ; 6.070      ;
; 13.869 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.059      ;
; 13.881 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.069     ; 6.049      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.890 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.071     ; 6.038      ;
; 13.907 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.021      ;
; 13.914 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.069     ; 6.016      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.923 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.071     ; 6.005      ;
; 13.940 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.988      ;
; 14.104 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.824      ;
; 14.142 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.786      ;
; 14.145 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.781      ;
; 14.175 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.753      ;
; 14.183 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.743      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.214 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.216 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.710      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.252 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.674      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.285 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.641      ;
; 14.302 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.626      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.343 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 5.583      ;
; 14.360 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 5.566      ;
; 14.375 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.553      ;
; 14.389 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.543      ;
; 14.397 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.067     ; 5.535      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.398 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.069     ; 5.532      ;
; 14.406 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.524      ;
; 14.406 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.524      ;
; 14.406 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.069     ; 5.524      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|v_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_count[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_count[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.823 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.063      ;
; 0.829 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.069      ;
; 0.883 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[6] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.125      ;
; 0.920 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.162      ;
; 0.954 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.196      ;
; 0.954 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[7] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.196      ;
; 0.986 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.224      ;
; 1.010 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.250      ;
; 1.051 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.094 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.336      ;
; 1.098 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.338      ;
; 1.106 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[8] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.348      ;
; 1.121 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_count[9] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.363      ;
; 1.124 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[9] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.368      ;
; 1.128 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.130 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[8] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.372      ;
; 1.131 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[6] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.373      ;
; 1.135 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.375      ;
; 1.136 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.378      ;
; 1.137 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.379      ;
; 1.146 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[6] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.388      ;
; 1.148 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.386      ;
; 1.148 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.386      ;
; 1.174 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.416      ;
; 1.198 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[9] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.440      ;
; 1.202 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.444      ;
; 1.203 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|disp_ena   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.446      ;
; 1.213 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[9] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.455      ;
; 1.217 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.459      ;
; 1.222 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.462      ;
; 1.223 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.465      ;
; 1.224 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.466      ;
; 1.224 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.466      ;
; 1.240 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.482      ;
; 1.253 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[1] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.493      ;
; 1.254 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[0] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.494      ;
; 1.263 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.503      ;
; 1.276 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|disp_ena   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.517      ;
; 1.287 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.532      ;
; 1.287 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.532      ;
; 1.287 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[8] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.527      ;
; 1.291 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.536      ;
; 1.291 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|disp_ena   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.532      ;
; 1.296 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.536      ;
; 1.297 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.537      ;
; 1.297 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[5] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.537      ;
; 1.302 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[8] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.542      ;
; 1.311 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[4] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.551      ;
; 1.312 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.552      ;
; 1.312 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[5] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.552      ;
; 1.316 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.559      ;
; 1.316 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.559      ;
; 1.320 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.564      ;
; 1.326 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[1] ; clk          ; clk         ; 0.000        ; 0.067      ; 1.564      ;
; 1.327 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[0] ; clk          ; clk         ; 0.000        ; 0.067      ; 1.565      ;
; 1.331 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.573      ;
; 1.338 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.580      ;
; 1.341 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[1] ; clk          ; clk         ; 0.000        ; 0.067      ; 1.579      ;
; 1.342 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[0] ; clk          ; clk         ; 0.000        ; 0.067      ; 1.580      ;
; 1.348 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.592      ;
; 1.360 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.603      ;
; 1.360 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.603      ;
; 1.364 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.607      ;
; 1.371 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.615      ;
; 1.373 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.615      ;
; 1.375 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.618      ;
; 1.375 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.618      ;
; 1.379 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.622      ;
; 1.381 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.623      ;
; 1.389 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.630      ;
; 1.389 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.630      ;
; 1.399 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.641      ;
; 1.401 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.404 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.645      ;
; 1.404 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.645      ;
; 1.408 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.652      ;
; 1.409 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.424 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_count[6] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.666      ;
; 1.427 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.669      ;
; 1.431 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.673      ;
; 1.441 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.684      ;
; 1.482 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.724      ;
; 1.487 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.731      ;
; 1.494 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.738      ;
; 1.495 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.739      ;
; 1.508 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.752      ;
; 1.514 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.755      ;
; 1.515 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.759      ;
; 1.516 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.760      ;
; 1.517 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.759      ;
; 1.518 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.762      ;
; 1.525 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.767      ;
; 1.529 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.770      ;
; 1.531 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[8] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.773      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.342 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.217 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 16.342 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.039     ; 3.606      ;
; 16.344 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.039     ; 3.604      ;
; 16.355 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.039     ; 3.593      ;
; 16.571 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.375      ;
; 16.573 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.037     ; 3.377      ;
; 16.576 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.037     ; 3.374      ;
; 16.758 ; vga_controller:inst5|h_count[6] ; vga_controller:inst5|v_sync     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.188      ;
; 16.762 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.038     ; 3.187      ;
; 16.764 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.038     ; 3.185      ;
; 16.775 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.038     ; 3.174      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.819 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.127      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.821 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.125      ;
; 16.824 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.122      ;
; 16.826 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.120      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.832 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.114      ;
; 16.837 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.109      ;
; 16.936 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 3.010      ;
; 16.938 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 3.008      ;
; 16.949 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 2.997      ;
; 16.958 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.987      ;
; 16.960 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.985      ;
; 16.971 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.974      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.988 ; vga_controller:inst5|h_count[4] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.957      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.990 ; vga_controller:inst5|h_count[5] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.955      ;
; 16.991 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 2.956      ;
; 16.993 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.958      ;
; 16.996 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|h_sync     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.955      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.001 ; vga_controller:inst5|h_count[2] ; vga_controller:inst5|column[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 2.944      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.048 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.896      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[3]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[4]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[5]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[6]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[8]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[9]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[0] ; vga_controller:inst5|row[31]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.898      ;
; 17.050 ; vga_controller:inst5|h_count[3] ; vga_controller:inst5|column[9]  ; clk          ; clk         ; 20.000       ; -0.043     ; 2.894      ;
; 17.053 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[0]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.895      ;
; 17.053 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[7]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.895      ;
; 17.053 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[1]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.895      ;
; 17.053 ; vga_controller:inst5|h_count[1] ; vga_controller:inst5|row[2]     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.895      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.416 ; vga_controller:inst5|v_count[0]  ; vga_controller:inst5|row[0]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.426 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|row[5]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.548      ;
; 0.430 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.554      ;
; 0.453 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.577      ;
; 0.471 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.596      ;
; 0.496 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|row[4]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.618      ;
; 0.516 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|row[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.533 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|row[8]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.655      ;
; 0.538 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.664      ;
; 0.539 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.663      ;
; 0.547 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.671      ;
; 0.553 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|row[9]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.675      ;
; 0.555 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.679      ;
; 0.566 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.690      ;
; 0.570 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.694      ;
; 0.571 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.695      ;
; 0.580 ; vga_controller:inst5|v_count[2]  ; vga_controller:inst5|row[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; vga_controller:inst5|v_count[3]  ; vga_controller:inst5|row[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.701      ;
; 0.584 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.708      ;
; 0.585 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.711      ;
; 0.587 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|row[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.709      ;
; 0.589 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.594 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.718      ;
; 0.597 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.721      ;
; 0.612 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|row[7]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.734      ;
; 0.625 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.750      ;
; 0.631 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.755      ;
; 0.632 ; vga_controller:inst5|v_count[9]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.756      ;
; 0.635 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.759      ;
; 0.642 ; vga_controller:inst5|v_count[6]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.766      ;
; 0.643 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.767      ;
; 0.643 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.767      ;
; 0.644 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.768      ;
; 0.644 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.768      ;
; 0.644 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.768      ;
; 0.648 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.772      ;
; 0.652 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.778      ;
; 0.660 ; vga_controller:inst5|h_count[1]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.786      ;
; 0.671 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.794      ;
; 0.676 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.802      ;
; 0.677 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.799      ;
; 0.678 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.800      ;
; 0.679 ; vga_controller:inst5|h_count[0]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.803      ;
; 0.684 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|disp_ena    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.807      ;
; 0.687 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.809      ;
; 0.690 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.814      ;
; 0.692 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.819      ;
; 0.693 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.820      ;
; 0.695 ; vga_controller:inst5|v_count[5]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.819      ;
; 0.696 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.823      ;
; 0.696 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.818      ;
; 0.697 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.819      ;
; 0.700 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.822      ;
; 0.702 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.827      ;
; 0.703 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.828      ;
; 0.703 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.827      ;
; 0.709 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.831      ;
; 0.709 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.831      ;
; 0.710 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.832      ;
; 0.723 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.843      ;
; 0.724 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.844      ;
; 0.727 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.851      ;
; 0.729 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.853      ;
; 0.729 ; vga_controller:inst5|h_count[2]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.853      ;
; 0.733 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.859      ;
; 0.736 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.737 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.739 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.865      ;
; 0.740 ; vga_controller:inst5|v_count[8]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.866      ;
; 0.740 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.865      ;
; 0.741 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.866      ;
; 0.744 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.869      ;
; 0.748 ; vga_controller:inst5|h_count[4]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.874      ;
; 0.752 ; vga_controller:inst5|h_count[6]  ; vga_controller:inst5|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.753 ; vga_controller:inst5|v_count[4]  ; vga_controller:inst5|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.877      ;
; 0.753 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.878      ;
; 0.754 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.879      ;
; 0.757 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.757 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.880      ;
; 0.758 ; vga_controller:inst5|h_count[10] ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.881      ;
; 0.763 ; vga_controller:inst5|h_count[3]  ; vga_controller:inst5|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.887      ;
; 0.770 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.893      ;
; 0.771 ; vga_controller:inst5|h_count[9]  ; vga_controller:inst5|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.894      ;
; 0.772 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.897      ;
; 0.774 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.900      ;
; 0.780 ; vga_controller:inst5|h_count[8]  ; vga_controller:inst5|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.906      ;
; 0.780 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.906      ;
; 0.781 ; vga_controller:inst5|v_count[7]  ; vga_controller:inst5|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.907      ;
; 0.783 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.907      ;
; 0.787 ; vga_controller:inst5|v_count[1]  ; vga_controller:inst5|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.911      ;
; 0.789 ; vga_controller:inst5|h_count[5]  ; vga_controller:inst5|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.915      ;
; 0.790 ; vga_controller:inst5|h_count[3]  ; vga_controller:inst5|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.912      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.382 ; 0.183 ; N/A      ; N/A     ; 9.217               ;
;  clk             ; 12.382 ; 0.183 ; N/A      ; N/A     ; 9.217               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2188     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2188     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 555   ; 555  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Nov 05 18:03:53 2019
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.382               0.000 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 13.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.011               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.680               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.342               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.217               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4821 megabytes
    Info: Processing ended: Tue Nov 05 18:03:56 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


