PCIE_ATU_UPPER_BASE	,	V_37
PCIBIOS_BAD_REGISTER_NUMBER	,	V_5
dev_info	,	F_30
upper_32_bits	,	F_19
PORT_LOGIC_LINK_WIDTH_1_LANES	,	V_80
bar	,	V_43
dev	,	V_14
dw_pcie	,	V_7
lanes	,	V_67
PORT_LOGIC_LINK_WIDTH_4_LANES	,	V_82
PCIE_ATU_UNR_LIMIT	,	V_23
val	,	V_3
"phy link never came up\n"	,	L_6
index	,	V_16
PCIE_ATU_UNR_REGION_CTRL2	,	V_27
PCIE_ATU_UNR_REGION_CTRL1	,	V_26
retries	,	V_20
size	,	V_2
"read DBI address failed\n"	,	L_1
DW_PCIE_AS_MEM	,	V_46
dw_pcie_prog_outbound_atu	,	F_21
of_node	,	V_71
device	,	V_68
PORT_LOGIC_LINK_WIDTH_MASK	,	V_79
PCIE_PORT_LINK_CONTROL	,	V_72
dbi_base	,	V_63
usleep_range	,	F_20
device_node	,	V_69
PCIE_GET_ATU_INB_UNR_REG_OFFSET	,	F_23
dw_pcie_readl_dbi	,	F_14
PCIE_ATU_REGION_INBOUND	,	V_53
dw_pcie_disable_atu	,	F_27
dw_pcie_writel_dbi	,	F_16
of_property_read_u32	,	F_32
__dw_pcie_read_dbi	,	F_9
dw_pcie_as_type	,	V_44
dw_pcie_write	,	F_5
EBUSY	,	V_52
PCIE_ATU_UNR_LOWER_BASE	,	V_21
LINK_WAIT_IATU_MAX	,	V_31
PCIE_ATU_UNR_LOWER_TARGET	,	V_24
dw_pcie_writel_ob_unroll	,	F_15
iatu_unroll_enabled	,	V_33
"num-lanes %u: invalid value\n"	,	L_8
PORT_LINK_MODE_MASK	,	V_73
dw_pcie_readl_ob_unroll	,	F_12
PORT_LINK_MODE_4_LANES	,	V_76
LINK_WAIT_IATU_MIN	,	V_30
EINVAL	,	V_50
"write DBI address failed\n"	,	L_2
write_dbi	,	V_15
PCIE_ATU_TYPE_IO	,	V_49
LINK_WAIT_MAX_RETRIES	,	V_58
PCIE_ATU_LOWER_TARGET	,	V_39
PCIE_ATU_CR2	,	V_42
PCIE_ATU_CR1	,	V_41
cpu_addr_fixup	,	V_32
__iomem	,	T_1
PCIE_ATU_UNR_UPPER_BASE	,	V_22
size_t	,	T_3
PCIE_PHY_DEBUG_R1_LINK_UP	,	V_65
DW_PCIE_AS_IO	,	V_48
link_up	,	V_62
PCIE_GET_ATU_OUTB_UNR_REG_OFFSET	,	F_13
lower_32_bits	,	F_18
PCIE_ATU_VIEWPORT	,	V_34
DW_PCIE_REGION_OUTBOUND	,	V_57
u32	,	T_2
reg	,	V_10
LINK_WAIT_USLEEP_MIN	,	V_59
__dw_pcie_write_dbi	,	F_11
PCIE_ATU_BAR_MODE_ENABLE	,	V_51
pci_addr	,	V_19
ret	,	V_11
PORT_LOGIC_LINK_WIDTH_2_LANES	,	V_81
offset	,	V_17
PCIE_ATU_UPPER_TARGET	,	V_40
PORT_LINK_MODE_2_LANES	,	V_75
"num-lanes"	,	L_7
uintptr_t	,	V_4
"outbound iATU is not being enabled\n"	,	L_3
PCIE_ATU_TYPE_MEM	,	V_47
ETIMEDOUT	,	V_61
dw_pcie_prog_inbound_atu_unroll	,	F_25
ops	,	V_12
dw_pcie_setup	,	F_31
PCIE_ATU_LOWER_BASE	,	V_36
dw_pcie_region_type	,	V_54
region	,	V_55
PORT_LOGIC_LINK_WIDTH_8_LANES	,	V_83
np	,	V_70
PCIE_PHY_DEBUG_R1_LINK_IN_TRAINING	,	V_66
PCIE_LINK_WIDTH_SPEED_CONTROL	,	V_78
"inbound iATU is not being enabled\n"	,	L_4
as_type	,	V_45
read_dbi	,	V_13
PORT_LINK_MODE_8_LANES	,	V_77
DW_PCIE_REGION_INBOUND	,	V_56
dev_err	,	F_10
PCIE_ATU_REGION_OUTBOUND	,	V_35
readw	,	F_3
pci	,	V_8
dw_pcie_prog_outbound_atu_unroll	,	F_17
dw_pcie_readl_ib_unroll	,	F_22
addr	,	V_1
dw_pcie_prog_inbound_atu	,	F_26
LINK_WAIT_USLEEP_MAX	,	V_60
readl	,	F_2
writel	,	F_6
PCIE_ATU_LIMIT	,	V_38
dw_pcie_wait_for_link	,	F_28
dw_pcie_read	,	F_1
writeb	,	F_8
LINK_WAIT_MAX_IATU_RETRIES	,	V_29
dw_pcie_link_up	,	F_29
writew	,	F_7
PCIBIOS_SUCCESSFUL	,	V_6
u64	,	T_4
PCIE_PHY_DEBUG_R1	,	V_64
cpu_addr	,	V_18
"link up\n"	,	L_5
readb	,	F_4
PCIE_ATU_UNR_UPPER_TARGET	,	V_25
PORT_LINK_MODE_1_LANES	,	V_74
base	,	V_9
PCIE_ATU_ENABLE	,	V_28
dw_pcie_writel_ib_unroll	,	F_24
