<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:56.2556</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7045912</applicationNumber><claimCount>46</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>커패시터-활성 실리콘 전기적 커플링을 제공하기 위한 메모리 층들의 선택적인 에칭 및 증착</inventionTitle><inventionTitleEng>SELECTIVE ETCHING AND DEPOSITION OF MEMORY LAYERS TO PROVIDE CAPACITOR-TO-ACTIVE SILICON ELECTRICAL COUPLING</inventionTitleEng><openDate>2023.11.22</openDate><openNumber>10-2023-0159798</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.12.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/311</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/3213</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C23C 16/455</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 기판 프로세싱 시스템은 커패시터를 메모리 구조체의 활성 실리콘 영역 (region) 에 전기적으로 커플링하기 위한 전기적 커플링 프로세스의 레시피를 저장하는 메모리를 포함한다. 레시피에 따라, 시스템 제어기는 전기적 커플링 프로세스의 적어도 일부를 구현하고, 전기적 커플링 프로세스는, 기판으로부터 하나 이상의 유전체 층들의 부분을 제거하고, 메모리 구조체의 인접한 비트라인 구조체들 사이의 트렌치를 확대하고, 그리고 활성 실리콘 영역의 상부 부분에 인접한 폴리머 층 또는 유전체 층에 대한 액세스를 제공하도록 증착 및 에칭 사이클들을 수행하는 단계; 활성 실리콘 영역의 상부 부분을 노출하도록 트렌치 내의 폴리머 층 또는 유전체 층 중 적어도 하나를 에칭하는 것을 포함하는 브레이크쓰루 (breakthrough) 동작을 수행하는 단계; 및 커패시터를 활성 실리콘 영역에 전기적으로 커플링하기 위한 액세스를 제공하기 위해 오버-에칭 (over-etch) 동작을 수행하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.29</internationOpenDate><internationOpenNumber>WO2022203909</internationOpenNumber><internationalApplicationDate>2022.03.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/020478</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 커패시터를 메모리 구조체의 활성 실리콘 영역 (region) 에 전기적으로 커플링하기 위한 전기적 커플링 프로세스의 적어도 일부의 레시피를 저장하도록 구성된 메모리; 및 상기 레시피에 따라, 상기 전기적 커플링 프로세스의 상기 적어도 일부를 구현하도록 구성된 시스템 제어기를 포함하고, 상기 전기적 커플링 프로세스는,  기판으로부터 하나 이상의 유전체 층들의 부분을 제거하고, 상기 메모리 구조체의 인접한 비트라인 (bitline) 구조체들 사이의 트렌치를 확대하고, 그리고 상기 활성 실리콘 영역의 상부 부분에 인접한 폴리머 층 또는 유전체 층 중 적어도 하나에 대한 액세스를 제공하도록 복수의 증착 및 에칭 사이클들을 수행하는 단계,  상기 활성 실리콘 영역의 상기 상부 부분을 노출하도록 상기 트렌치 내의 상기 폴리머 층 또는 상기 유전체 층 중 상기 적어도 하나를 에칭하는 것을 포함하는 브레이크쓰루 (breakthrough) 동작을 수행하는 단계, 및 상기 커패시터를 상기 활성 실리콘 영역의 남아 있는 부분에 전기적으로 커플링하기 위한 액세스를 제공하기 위해 상기 활성 실리콘 영역의 상기 상부 부분을 제거하기 위한 오버-에칭 (over-etch) 동작을 수행하는 단계를 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 하나 이상의 유전체 층들은 옥사이드 층 및 실리콘 나이트라이드 층을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 증착 사이클들은 아르곤 및 불포화 (unsaturated) 탄화수소 분자들 또는 포화 (saturated) 탄화수소 분자들 중 적어도 하나의 공급을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 증착 사이클들은 메탄 및 아르곤의 공급을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 증착 사이클들은 5 mT 이상 40 mT 이하의 압력으로 상기 메탄 및 상기 아르곤을 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 기판은 프로세싱 챔버에서 프로세싱되고; 그리고상기 시스템 제어기는 상기 증착 사이클들 동안 상기 프로세싱 챔버의 전극에 바이어스 전압을 인가하는 것을 억제하는 (refrain), 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 에칭 사이클들은 (i) 질소 플루오라이드, 디클로린, 헥사플루오로부타디엔, 플루오로메탄, 디플루오로메탄, 또는 탄소 테트라플루오라이드 중 적어도 하나, 및 (ii) 헬륨을 포함하는 복수의 가스들을 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 에칭 사이클들은 5 mT 이상 30 mT 이하의 압력으로 상기 복수의 가스들을 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 에칭 사이클들은 하나 이상의 전극들에 연속파 (continuous wave) 를 인가하는 것 또는 무선 주파수 (radio frequency; RF) 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 브레이크쓰루 동작은 탄소 테트라플루오라이드 및 아르곤 또는 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 브레이크쓰루 동작은 5 mT 이상 30 mT 이하의 압력으로 상기 탄소 테트라플루오라이드 및 상기 아르곤 또는 상기 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 브레이크쓰루 동작은 하나 이상의 전극들에 연속파를 인가하는 것 또는 무선 주파수 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 오버-에칭 동작은 200 mT 이상 400 mT 이하의 압력으로 복수의 가스들을 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 오버-에칭 동작은 질소 트리플루오라이드, 수소 또는 메탄 중 적어도 하나를 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 오버-에칭 동작은 아르곤 또는 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>16. 제 13 항에 있어서,상기 오버-에칭 동작은 질소 트리플루오라이드, 수소 및 메탄을 공급하는 것을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>17. 제 1 항에 있어서,상기 오버-에칭 동작은 하나 이상의 전극들에 연속파를 인가하는 것 또는 무선 주파수 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>18. 활성 실리콘 영역을 포함하는 제 1 유전체 층으로서, 상기 활성 실리콘 영역은 상부 부분 및 하부 부분을 포함하고, 상기 활성 실리콘 영역의 상기 하부 부분은 활성 실리콘을 포함하는, 상기 제 1 유전체 층;상기 상부 부분 상에 배치된 (dispose) 제 2 유전체 층;복수의 비트라인 구조체들로서, 상기 비트라인 구조체들 중 일 비트라인 구조체는 상기 제 2 유전체 층 상에 배치되는, 상기 복수의 비트라인 구조체들; 및상기 활성 실리콘 영역에 인접한 트렌치를 포함하고,상기 활성 실리콘 영역의 상기 상부 부분, 상기 트렌치 및 상기 복수의 비트라인 구조체들 사이의 영역 (area) 은 커패시터를 상기 활성 실리콘 영역의 상기 활성 실리콘에 전기적으로 커플링하는, 전기적으로 전도성인 재료로 충진되는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 활성 실리콘 영역의 상기 상부 부분은 (i) 상기 활성 실리콘 영역의 상기 하부 부분과 상기 제 2 유전체 층 사이에서 제 1 방향으로, 그리고 (ii) 상기 트렌치와 제 3 유전체 층 사이에서 상기 제 1 방향에 수직인 제 2 방향으로 연장하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 제 3 유전체 층은 상기 활성 실리콘 영역의 측면을 따라 그리고 상기 제 1 유전체 층의 부분을 따라 비스듬히 (at an angle) 연장하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서,상기 복수의 비트라인 구조체들 각각은, 각각의 전도성 층; 상기 각각의 전도성 층 상에 배치된 각각의 비트라인; 및상기 각각의 전도성 층의 상단 측면 및 측면들 상에 그리고 보호 유전체 층의 측면들 상에 배치된 상기 보호 유전체 층을 포함하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>22. 제 17 항에 있어서, 상기 제 1 유전체 층은 옥사이드 층이고;상기 활성 실리콘 영역의 상기 하부 부분은 폴리실리콘으로 형성되고; 그리고상기 복수의 비트라인 구조체들 각각은 실리콘 나이트라이드로 형성된 각각의 유전체 층, 각각의 금속 층, 및 각각의 합금 층을 포함하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>23. 제 17 항에 있어서,상기 제 1 유전체 층은 상기 복수의 비트라인 구조체들 중 또 다른 일 비트라인 구조체 아래에 제 2 활성 실리콘 영역을 포함하고; 그리고상기 제 1 유전체 층의 부분은 (i) 상기 제 2 유전체 층 상에 배치된 상기 비트라인 구조체들 중 상기 일 비트라인 구조체와 (ii) 상기 복수의 비트라인 구조체들 중 상기 또 다른 일 비트라인 구조체 사이에 배치되는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>24. 제 17 항에 있어서,상기 제 1 유전체 층 및 상기 활성 실리콘 영역은 복수의 층들 상에 배치되고; 그리고 상기 복수의 층들은 워드라인 (wordline) 을 포함하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>25. 제 17 항에 있어서,상기 복수의 비트라인 구조체들 및 상기 전기적으로 전도성인 재료 상에 배치된 복수의 층들을 더 포함하고, 상기 복수의 층들은 상기 커패시터를 포함하는, 메모리 구조체.  </claim></claimInfo><claimInfo><claim>26. 워드라인을 포함하는 제 1 복수의 층들;상기 제 1 복수의 층들 상에 배치되고 제 18 항에 기재된 메모리 구조체를 포함하는 전기적 커플링 층; 및상기 전기적 커플링 층 상에 배치되고 그리고 상기 커패시터를 포함하는 제 2 복수의 층들을 포함하는, 동적 랜덤 액세스 메모리.  </claim></claimInfo><claimInfo><claim>27. 커패시터를 메모리 구조체의 활성 실리콘 영역에 전기적으로 커플링하는 방법에 있어서,메모리 구조체를 포함하는 기판을 제공하는 단계;상기 기판으로부터 하나 이상의 유전체 층들의 부분을 제거하고, 상기 메모리 구조체의 인접한 비트라인 구조체들 사이의 트렌치를 확대하고, 그리고 활성 실리콘 영역의 상부 부분에 인접한 폴리머 층 또는 유전체 층 중 적어도 하나에 대한 액세스를 제공하도록 복수의 증착 및 에칭 사이클들을 수행하는 단계; 상기 활성 실리콘 영역의 상기 상부 부분을 노출하도록 상기 트렌치 내의 상기 폴리머 층 또는 상기 유전체 층 중 상기 적어도 하나를 에칭하는 것을 포함하는 브레이크쓰루 동작을 수행하는 단계; 및커패시터를 상기 활성 실리콘 영역의 남아 있는 하부 부분에 전기적으로 커플링하기 위한 액세스를 제공하기 위해 상기 활성 실리콘 영역의 상기 상부 부분을 제거하기 위한 오버-에칭 동작을 수행하는 단계를 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서,상기 메모리 구조체는 상기 활성 실리콘 영역을 포함하는 제 1 유전체 층, 상기 복수의 비트라인 구조체들, 및 상기 활성 실리콘 영역에 인접한 상기 트렌치를 포함하고; 상기 활성 실리콘 영역의 상기 하부 부분은 활성 실리콘을 포함하고;제 2 유전체 층은 상기 상부 부분 상에 배치되고; 그리고 상기 복수의 비트라인 구조체들 중 일 비트라인 구조체는 상기 제 2 유전체 층 상에 배치되는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>29. 제 28 항에 있어서,상기 커패시터를 상기 활성 실리콘 영역의 상기 활성 실리콘에 전기적으로 커플링하기 위해 전기적으로 전도성인 재료로 상기 활성 실리콘 영역의 상기 상부 부분의 제거 후에 남아 있는 상기 트렌치 및 개방 영역을 충진하는 단계를 더 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>30. 제 27 항에 있어서,상기 하나 이상의 유전체 층들은 옥사이드 층 및 실리콘 나이트라이드 층을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>31. 제 27 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 증착 사이클들은 메탄 및 아르곤의 공급을 포함하는, 기판 프로세싱 시스템.  </claim></claimInfo><claimInfo><claim>32. 제 27 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 증착 사이클들은 메탄 및 아르곤을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>33. 제 321 항에 있어서,상기 증착 사이클들은 5 mT 이상 40 mT 이하의 압력으로 상기 메탄 및 상기 아르곤을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>34. 제 32 항에 있어서,상기 증착 사이클들 동안 프로세싱 챔버의 전극에 바이어스 전압을 인가하는 것을 억제하는 단계를 더 포함하고,상기 기판은 상기 프로세싱 챔버에서 프로세싱되는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>35. 제 27 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 에칭 사이클들은 (i) 질소 플루오라이드, 디클로린, 헥사플루오로부타디엔, 플루오로메탄, 디플루오로메탄, 또는 탄소 테트라플루오라이드 중 적어도 하나, 및 (ii) 헬륨을 포함하는 복수의 가스들을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>36. 제 35 항에 있어서,상기 에칭 사이클들은 5 mT 이상 30 mT 이하의 압력으로 상기 복수의 가스들을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>37. 제 27 항에 있어서,상기 복수의 증착 및 에칭 사이클들의 에칭 사이클들은 하나 이상의 전극들에 연속파를 인가하는 것 또는 무선 주파수 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>38. 제 27 항에 있어서,상기 브레이크쓰루 동작은 탄소 테트라플루오라이드 및 아르곤 또는 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>39. 제 38 항에 있어서,상기 브레이크쓰루 동작은 5 mT 이상 30 mT 이하의 압력으로 상기 탄소 테트라플루오라이드 및 상기 아르곤 또는 상기 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>40. 제 27 항에 있어서,상기 브레이크쓰루 동작은 하나 이상의 전극들에 연속파를 인가하는 것 또는 무선 주파수 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>41. 제 27 항에 있어서,상기 오버-에칭 동작은 200 mT 이상 400 mT 이하의 압력으로 복수의 가스들을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>42. 제 40 항에 있어서,상기 오버-에칭 동작은 질소 트리플루오라이드, 수소 또는 메탄 중 적어도 하나를 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>43. 제 41 항에 있어서,상기 오버-에칭 동작은 아르곤 또는 헬륨 중 적어도 하나를 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>44. 제 40 항에 있어서,상기 오버-에칭 동작은 질소 트리플루오라이드, 수소 및 메탄을 공급하는 것을 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>45. 제 27 항에 있어서,상기 오버-에칭 동작은 하나 이상의 전극들에 연속파를 인가하는 것 또는 무선 주파수 신호들을 펄싱하는 것 중 적어도 하나를 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>46. 제 27 항에 있어서,상기 트렌치 및 상기 활성 실리콘 영역의 상기 상부 부분을 세정하는 단계; 및 상기 커패시터를 상기 활성 실리콘 영역의 상기 남아 있는 하부 부분에 전기적으로 커플링하는 전도성 엘리먼트를 제공하도록 전기적으로 전도성인 재료로 상기 트렌치 및 상기 활성 실리콘 영역의 상기 상부 부분을 충진하는 단계를 더 포함하는, 전기적 커플링 방법.  </claim></claimInfo><claimInfo><claim>47. 제 46 항에 있어서,상기 복수의 비트라인 구조체들 및 상기 전도성 엘리먼트 상에 복수의 층들을 형성하는 단계를 더 포함하고, 상기 복수의 층들은 상기 커패시터를 포함하는, 전기적 커플링 방법.  </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 프레몬트 쿠싱 파크웨이 ****</address><code>520000532180</code><country>미국</country><engName>LAM RESEARCH CORPORATION</engName><name>램 리써치 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>SRIVASTAVA, Ratndeep</engName><name>스리바스타바, 라튼딥</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>GAO, Hui</engName><name>가오, 후이</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>DOAN, Samantha</engName><name>도안, 사만다</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>UPADHYAYA, Ganesh</engName><name>우파드야야, 가네시</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>KAMARTHY, Gowri Channa</engName><name>카마티, 고우리 샤나</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.03.22</priorityApplicationDate><priorityApplicationNumber>63/163,989</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.12.27</receiptDate><receiptNumber>1-1-2022-1405921-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2023.01.11</receiptDate><receiptNumber>1-1-2023-0037592-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[New Translation under Article 201 of Patent Act or Article 35 of Utility Model Act] Submission of Document</documentEngName><documentName>[특허법 제201조 또는 실용신안법 제35조에 따른 새로운 번역문]서류제출서</documentName><receiptDate>2023.10.20</receiptDate><receiptNumber>1-1-2023-1152095-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.10.25</receiptDate><receiptNumber>1-1-2023-1174798-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.26</receiptDate><receiptNumber>1-5-2023-0169682-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification according to Acceptance of New Translation</documentEngName><documentName>새로운 번역문 수리에 따른 안내서</documentName><receiptDate>2023.10.27</receiptDate><receiptNumber>1-5-2023-0170684-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>1-1-2025-0284535-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227045912.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93db96686c5fbe9eec385fa89f3bf95d82fb3c08eaa05a0b314d873308e0d73c80f4cfbf26adff61ad85c7cd024ae1ea7ed12ffeec727d160b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2cb976963ef6fa679595cf6d74197f8a4547c81035e7129bbf3c22d101c9044d30b3f0d087e20cc91702a084e5a73ed9664006f06ab60ce3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>