<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Diseño Digital on Ingenium MX</title><link>https://ingeniummx.github.io/categories/dise%C3%B1o-digital/</link><description>Recent content in Diseño Digital on Ingenium MX</description><generator>Hugo -- gohugo.io</generator><language>es</language><lastBuildDate>Sat, 16 Mar 2024 19:00:00 +0200</lastBuildDate><atom:link href="https://ingeniummx.github.io/categories/dise%C3%B1o-digital/index.xml" rel="self" type="application/rss+xml"/><item><title>FPGAs</title><link>https://ingeniummx.github.io/posts/hardware-digital/fpgas/</link><pubDate>Sat, 16 Mar 2024 19:00:00 +0200</pubDate><guid>https://ingeniummx.github.io/posts/hardware-digital/fpgas/</guid><description>&lt;p&gt;Las &lt;strong&gt;FPGAs (Field Programmable Gate Arrays)&lt;/strong&gt; son dispositivos lógicos reconfigurables que permiten implementar hardware personalizado mediante lenguajes HDL. Ofrecen paralelismo masivo y tiempos deterministas que superan a los microcontroladores convencionales en tareas específicas.&lt;/p&gt;
&lt;hr&gt;
&lt;h2 id="arquitectura-básica"&gt;Arquitectura básica&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;&lt;strong&gt;Bloques lógicos configurables (CLB):&lt;/strong&gt; contienen LUTs, flip-flops y multiplexores.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Red de interconexión programable:&lt;/strong&gt; conecta LUTs y bloques especializados.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Bloques de memoria (BRAM) y UltraRAM:&lt;/strong&gt; almacenamiento de baja latencia.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;DSP slices:&lt;/strong&gt; multiplicadores y acumuladores optimizados.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;I/O programables:&lt;/strong&gt; soportan estándares LVDS, LVCMOS, SerDes, etc.&lt;/li&gt;
&lt;/ul&gt;
&lt;hr&gt;
&lt;h2 id="flujo-de-diseño"&gt;Flujo de diseño&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;&lt;strong&gt;Descripción HDL&lt;/strong&gt; (VHDL, Verilog, SystemVerilog) o herramientas de alto nivel (HLS, OpenCL).&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Sintetizado&lt;/strong&gt;: convierte el HDL en una red lógica.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Implementación (place &amp;amp; route):&lt;/strong&gt; asigna recursos físicos y rutas de interconexión.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Generación de bitstream&lt;/strong&gt;: archivo que configura la FPGA.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Programación&lt;/strong&gt; mediante JTAG, SPI flash o procesadores integrados.&lt;/li&gt;
&lt;/ol&gt;
&lt;hr&gt;
&lt;h2 id="familias-populares"&gt;Familias populares&lt;/h2&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;Fabricante&lt;/th&gt;
&lt;th&gt;Serie&lt;/th&gt;
&lt;th&gt;Rasgos&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;Xilinx/AMD&lt;/td&gt;
&lt;td&gt;Artix-7, Kintex-7, Zynq&lt;/td&gt;
&lt;td&gt;Buena relación costo/rendimiento, SoC con ARM Cortex-A9.&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;Intel/Altera&lt;/td&gt;
&lt;td&gt;Cyclone V, MAX 10, Arria&lt;/td&gt;
&lt;td&gt;Opciones desde bajo costo hasta alto desempeño.&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;Lattice&lt;/td&gt;
&lt;td&gt;iCE40, ECP5, Nexus&lt;/td&gt;
&lt;td&gt;Bajo consumo, ideales para IoT y dispositivos portátiles.&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;Gowin&lt;/td&gt;
&lt;td&gt;LittleBee, Arora&lt;/td&gt;
&lt;td&gt;Alternativa económica con herramientas accesibles.&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;hr&gt;
&lt;h2 id="aplicaciones"&gt;Aplicaciones&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;&lt;strong&gt;Procesamiento de señales&lt;/strong&gt; (radar, SDR, visión por computadora).&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Puentes de comunicación&lt;/strong&gt; (PCIe, Ethernet, protocolos personalizados).&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Control industrial&lt;/strong&gt; con tiempos deterministas.&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;Prototipado de ASIC&lt;/strong&gt; y emulación de hardware.&lt;/li&gt;
&lt;/ul&gt;
&lt;hr&gt;
&lt;h2 id="ecosistema-de-herramientas"&gt;Ecosistema de herramientas&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;&lt;strong&gt;Vivado / Vitis&lt;/strong&gt; (Xilinx), &lt;strong&gt;Quartus Prime&lt;/strong&gt; (Intel), &lt;strong&gt;Radiant / Diamond&lt;/strong&gt; (Lattice).&lt;/li&gt;
&lt;li&gt;Flujos open source: &lt;strong&gt;Yosys + nextpnr&lt;/strong&gt;, &lt;strong&gt;SymbiFlow&lt;/strong&gt;, &lt;strong&gt;OpenFPGA&lt;/strong&gt;.&lt;/li&gt;
&lt;li&gt;Lenguajes de alto nivel: &lt;strong&gt;Migen&lt;/strong&gt;, &lt;strong&gt;nMigen&lt;/strong&gt;, &lt;strong&gt;Chisel&lt;/strong&gt;, &lt;strong&gt;SpinalHDL&lt;/strong&gt;.&lt;/li&gt;
&lt;/ul&gt;
&lt;hr&gt;
&lt;h2 id="consejos-para-principiantes"&gt;Consejos para principiantes&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;Empieza con placas accesibles (iCEstick, DE0-Nano, Arty A7).&lt;/li&gt;
&lt;li&gt;Practica con diseños simples: contadores, PWM, UART.&lt;/li&gt;
&lt;li&gt;Usa &lt;strong&gt;simulación&lt;/strong&gt; (GHDL, ModelSim) antes de sintetizar para atrapar bugs.&lt;/li&gt;
&lt;li&gt;Gestiona los &lt;strong&gt;constraints&lt;/strong&gt; de tiempo y pines en archivos &lt;code&gt;.xdc&lt;/code&gt; o &lt;code&gt;.sdc&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Documenta versiones de herramientas; pequeñas diferencias pueden cambiar resultados.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;Con esta base podrás adentrarte en el mundo de las FPGAs y escoger la plataforma adecuada para tus proyectos de diseño digital.&lt;/p&gt;</description></item></channel></rss>