乒乓操作
时序分析-写sdc约束文件
matlab


【数字设计工程师】：
  1.soc集成设计
  2.模块/IP开发：
      2.1架构师通过产品需求给出IP原始需求OR
      2.2将OR细化成详细的spec（接口、宏、寄存器等）----和设计负责人检视对其
      2.3编写设计方案（架构，实现方案等）------和设计负责人检视对其
      2.4编写rtl实现（需要满足代码规范）
      2.5工具检查（sg_lint、sg_cdc仅当电路中包含异步电路时才需要、dc优化ppa、fpga{vivado}、emu，结果需要满足要求）
      2.6编写验证综合表（分解细化测试点、编写用例覆盖每个功能点/工作流程）------和设计负责人检视对其
      2.7功能仿真验证
      2.8独立检视一遍rtl代码后------和设计负责人检视对其
  3.数电：fsm，异步fifo，三分频，ram，序列检测器
  4.verilog
  5.体系结构
  6.c/c++
  7.低功耗设计
  8.流水线设计
  9.握手机制




1.同步设计，各个时钟有固定的因果关系
2.低功耗，高速，高集成度，面积小
3.寄存器就是N个边沿敏感的触发器Flip-flop构成的。锁存器会导致时序分析困难，并浪费大量资源
4.




逻辑综合：
translation：RTL+gtech.db->GTECH.v+GTECH.ddc
optimazation+mapping：sdc+GTECH+target_library.db->netlist.v+netlist.ddc
需要满足setup timming，不需要理会hold timming
