{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "riscv_core": [
        "riscv_core",
        "yiGEQ",
        "module",
        5
    ],
    "dff": [
        "dff",
        "IWW0i",
        "module",
        4
    ],
    "dual_port_bram": [
        "dual_port_bram",
        "YeBdz",
        "module",
        2
    ],
    "dff_rs_ld": [
        "dff_rs_ld",
        "a3M3m",
        "module",
        3
    ],
    "riscv_core_tb": [
        "riscv_core_tb",
        "xAmYJ",
        "module",
        6
    ],
    "register_file": [
        "register_file",
        "zZrks",
        "module",
        7
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        8
    ]
}