// RUN: circt-opt -firrtl-dft %s | FileCheck %s

// The clock gate corresponds to this FIRRTL external module:
// ```firrtl
// extmodule EICG_wrapper :
//   input in : Clock
//   input test_en : UInt<1>
//   input en : UInt<1>
//   output out : Clock
//   defname = EICG_wrapper
// ```

// Should not error when there is no enable.
// CHECK-LABEL: firrtl.circuit "NoDuts"
firrtl.circuit "NoDuts" {
  firrtl.module @NoDuts() {}
}

// Should be fine when there are no clock gates.
firrtl.circuit "NoClockGates" {
  firrtl.module @A() { }
  firrtl.module @NoClockGates() attributes {annotations = [{class = "sifive.enterprise.firrtl.MarkDUTAnnotation"}]} {
    // CHECK: firrtl.instance a @A()
    firrtl.instance a @A()
    %test_en = firrtl.wire {annotations = [{class = "sifive.enterprise.firrtl.DFTTestModeEnableAnnotation"}]} : !firrtl.uint<1>
  }
}

// Simple example with the enable signal in the top level DUT module.
// CHECK-LABEL: firrtl.circuit "Simple"
firrtl.circuit "Simple" {
  firrtl.extmodule @EICG_wrapper(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock) attributes {defname = "EICG_wrapper"}
  
  // CHECK: firrtl.module @A(in %test_en: !firrtl.uint<1>)
  firrtl.module @A() {
    %in, %test_en, %en, %out = firrtl.instance eicg @EICG_wrapper(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock)
    // CHECK: firrtl.connect %eicg_test_en, %test_en : !firrtl.uint<1>, !firrtl.uint<1>
  }

  firrtl.module @Simple() attributes {annotations = [{class = "sifive.enterprise.firrtl.MarkDUTAnnotation"}]} {
    // CHECK: %a_test_en = firrtl.instance a  @A(in test_en: !firrtl.uint<1>)
    firrtl.instance a @A()
    %test_en = firrtl.wire {annotations = [{class = "sifive.enterprise.firrtl.DFTTestModeEnableAnnotation"}]} : !firrtl.uint<1>
    // CHECK: firrtl.connect %a_test_en, %test_en
  }
}

// Complex example. The enable signal should flow using output ports up to the
// LCA, and downward to the leafs using input ports.  
// CHECK-LABEL: firrtl.circuit "TestHarness"
firrtl.circuit "TestHarness" {

  firrtl.extmodule @EICG_wrapper1(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock) attributes {defname = "EICG_wrapper"}
  firrtl.extmodule @EICG_wrapper2(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock) attributes {defname = "EICG_wrapper"}

  // CHECK: firrtl.module @B(in %test_en: !firrtl.uint<1>)
  firrtl.module @B() {
    %eicg_in, %eicg_test_en, %eicg_en, %eicg_out = firrtl.instance eicg @EICG_wrapper1(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock)

    // CHECK: firrtl.connect %eicg_test_en, %test_en
  }

  // CHECK: firrtl.module @A(in %test_en: !firrtl.uint<1>)
  firrtl.module @A() {
    %eicg_in, %eicg_test_en, %eicg_en, %eicg_out = firrtl.instance eicg @EICG_wrapper2(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock)
    // CHECK: %b_test_en = firrtl.instance b  @B(in test_en: !firrtl.uint<1>)
    firrtl.instance b @B()

    // CHECK: firrtl.connect %eicg_test_en, %test_en : !firrtl.uint<1>, !firrtl.uint<1>
    // CHECK: firrtl.connect %b_test_en, %test_en : !firrtl.uint<1>, !firrtl.uint<1>
  }

  // CHECK: firrtl.module @TestEn0(out %test_en: !firrtl.uint<1>)
  firrtl.module @TestEn0() {
    // A bundle type should be work for the enable signal using annotations with fieldIDs.
    %test_en = firrtl.wire {annotations = [{circt.fieldID = 3 : i32, class = "sifive.enterprise.firrtl.DFTTestModeEnableAnnotation"}]} : !firrtl.vector<bundle<baz: uint<1>, qux: uint<1>>, 2>
    // CHECK: %0 = firrtl.subindex %test_en_0[0] : !firrtl.vector<bundle<baz: uint<1>, qux: uint<1>>, 2>
    // CHECK: %1 = firrtl.subfield %0(1) : (!firrtl.bundle<baz: uint<1>, qux: uint<1>>) -> !firrtl.uint<1>
    // CHECK: firrtl.connect %test_en, %1 : !firrtl.uint<1>, !firrtl.uint<1>
    firrtl.instance b @B()

    // CHECK: firrtl.connect %b_test_en, %1 : !firrtl.uint<1>, !firrtl.uint<1>
  }

  // CHECK: firrtl.module @TestEn1(out %test_en: !firrtl.uint<1>)
  firrtl.module @TestEn1() {
    // CHECK: %test_en0_test_en = firrtl.instance test_en0  @TestEn0(out test_en: !firrtl.uint<1>)
    firrtl.instance test_en0 @TestEn0()

    // CHECK: firrtl.connect %test_en, %test_en0_test_en : !firrtl.uint<1>, !firrtl.uint<1>
  }

  // CHECK: firrtl.module @DUT()
  firrtl.module @DUT() attributes {annotations = [{class = "sifive.enterprise.firrtl.MarkDUTAnnotation"}]} {
    // CHECK: %a_test_en = firrtl.instance a  @A(in test_en: !firrtl.uint<1>)
    firrtl.instance a @A()
    // CHECK: %b_test_en = firrtl.instance b  @B(in test_en: !firrtl.uint<1>)
    firrtl.instance b @B()
    // CHECK: %test_en1_test_en = firrtl.instance test_en1  @TestEn1(out test_en: !firrtl.uint<1>)
    firrtl.instance test_en1 @TestEn1()

    // CHECK: firrtl.connect %a_test_en, %test_en1_test_en : !firrtl.uint<1>, !firrtl.uint<1>
    // CHECK: firrtl.connect %b_test_en, %test_en1_test_en : !firrtl.uint<1>, !firrtl.uint<1>
  }

  // CHECK: firrtl.module @TestHarness()
  firrtl.module @TestHarness() {
    // CHECK: firrtl.instance dut  @DUT()
    firrtl.instance dut @DUT()

    // The clock gate outside of the DUT should not be wired.
    %eicg_in, %eicg_test_en, %eicg_en, %eicg_out = firrtl.instance eicg @EICG_wrapper2(in in: !firrtl.clock, in test_en: !firrtl.uint<1>, in en: !firrtl.uint<1>, out out: !firrtl.clock)
    // CHECK-NOT: firrtl.connect
  }
}
