# 计算机组成与设计

[TOC]

## intro

1. 课程内容 ![Alt text](./imgs/CO_schedule.png)
2. 分数组成
    - Theory (70%)
        - Homework + Quiz 20%: Late submission get 10% off for each 3 days. No late than 6 days 
        - Midterm test 10%: 进度到 5.4 A Simple Implementation Scheme
        - Final Examination 40%: English, Close-book test with one A4 memo.
    - Lab assignments (30%)
3. reference
    - [实验指导](https://guahao31.github.io/2023_CO/)
    - verilog 学习资料
        - [菜鸟教程](https://www.runoob.com/w3cnote/verilog-tutorial.html)
        - [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page)
        - 参考阅读中的 `Verilog-2012.pdf`: 波形测试没有任何问题，但是下板现象并不符合波形。可能的问题参见 ppt 17 - 31 页 [slides repo](https://github.com/Guahao31/for_Computer_Logic/tree/master/slides)
    - 绘制有限状态机图：[FSM designer](https://madebyevan.com/fsm/)
    - [马德 2021 计算机组成](https://classroom.zju.edu.cn/coursedetail?course_id=38071&tenant_code=112)

## chapter 1 Computer Abstractions

1. Eight Great Ideas
    - Design for Moore's law：根据设计流程长度，硬件设计需要适配几年后的晶体管大小
    - Use Abstraction to Simplify Design：分层，隐藏复杂度
    - Make the Common Case Fast
        - Amdahl's Law：当提升系统的一部分性能时，对整个系统性能的影响取决于:1、这一部分有多重要 2、这一部分性能提升了多少。以下公式通过计算*同一个程序*的运行时间提升来表示性能的提升。
            $$
            Speedup_{overall}=\frac{ExecTime_{old}}{ExecTime_{new}}\\
            =\frac1{((1-Fraction_{enhanced})+\frac{Fraction_{enhanced}}{Speedup_{enhanced}})}
            $$
    - Performance via Parallelism
    - Performance via Pipeline
    - Performance via Prediction：预测 CPU 行为的结果并提前进行下一条指令。在大规模循环逻辑中要尽量避免数据强依赖的分支(data-dependent branching). [阅读材料](https://zhuanlan.zhihu.com/p/22469702)
    - Hierarchy of Memories
    - Dependability via Redundancy：增加冗余保证可靠性，以防某台机器出错
2. 集成电路(integrated circuit)
    - 术语
        - wafer: 晶圆
        - die: 晶粒。die area 取决于电路设计需要。
        - chip: 芯片
        - yield: 良品率；defect rate: 缺陷率。
    - 制造流程：硅 -> 晶圆 -> 切割 -> 晶粒 -> 封装 -> packaged dies -> 芯片
    - 价格：晶粒越大缺陷率也会相应提升，且晶圆边缘浪费的材料增加 ![Alt text](./imgs/CO_integrated_circuit_cost.png)
3. 性能(performence)
    - 指标
        - response time
        - throughput: 吞吐量，即做的总工作量
    - 运行时间衡量指标
        - elapsed time: 程序运行的持续时间。在单核处理器的情况下，Elapsed Time = Cpu Time + Wait Time。在多核处理器的情况下，由于多个CPU同时处理任务所以可能会出现Cpu Time 大于Elapsed Time 的情况。
        - CPU time：进程所占用的处理器时间
    - CPU time 影响因素
        - clock cycle time(=1/clock rate)
        - CPI(Cycles per instruction)
            - weighted average CPI
            - 每条指令的执行时间不一样，CPI 取决于程序使用了哪些指令。与程序、编译器有关，与硬件无关。
        - MIPS(millions of instructions per second): CPI & MIPS varies between programs on a given CPU.
        - 举个例子![Alt text](./imgs/CO_CPU_time.png)
        - SPEC CPU benchmark: benchmark 是 CPU 性能测试，SPEC 是一家公司的测试标准（使用广泛）
    - three walls
        1. Power Wall: CMOS IC power = capacitive load * voltage $^2$ * frequency
            - low load -> low voltage
        2. Memory Wall
        3. ILP(instruction level parallelism) Wall: 

## chapter 3 ALU 设计

### 数字表示

1. two's biased notation: 在 two's complement 的基础上偏移一个固定的常数，不同的标准偏移常数不同。
    - $[X]_b=[X]_c+biased$ 如果偏移 $2^n$ 就是把符号位取反，IEEE754 标准偏移 $2^n-1$
2. sign extension: 把符号位填充到空位里
3. 比较运算
    - 对有符号和无符号整数需要不同的命令，因为相同的两个二进制数在有符号和无符号的情况下大小关系不同
    - signed integer
        - slt: set when less than
            - e.g. `slt rd, rs, rt` 如果 rs 小于 rt 就把 rd 置 1，否则置 0。
        - slti: set when less than immediate
    - unsigned integer
        - sltu
        - sltiu

### 算术运算

1. overflow
    - 溢出处理流程：
        - ALU硬件检测
        - Generation of an exception
        - Save the instruction address(not PC) in SEPC(special exception program counter)
        - Jump to specific routine in PC
    - 溢出判断条件：O = (A 的符号位 $\oplus$ Result 的符号位) & (B 的符号位 $\oplus$ Result 的符号位 $\oplus$ $sub / \overline{add}$)，O 为 1 表示有溢出 ![Alt text](./imgs/CO_overflow.png)
3. 逻辑运算
    - logical shift: sll / srl / slli / srli
        - 全称：shift left logical immediate
        - e.g. `slli x11, x9, 3` 表示 `x11=x9<<3`
    - and / or / xor, etc

### 加法器优化

1. 行波进位加法器
2. Carry Lookahead Adder
3. Carry Skip Adder：模块内用 carry lookahead，模块外用行波进位。是运行速度和硬件复杂度的折中方案。 ![Alt text](./imgs/CO_CSA.png)
4. Carry Select Adder：高位把 carry 是 0 和是 1 的情况都先做了，最后选一个输出，用空间换时间。 ![Alt text](./imgs/CO_CSA_.png)

### 初级 ALU 组件

功能：

1. and
2. or
3. add
4. subtract
5. compare：Binvert 和 CarryIn 设置成减法。把 Result 最高位传到最低位输出（ *如果有溢出则需要取反，详见上方溢出情况表* ）
6. overflow detection：需要 A，B，Result 的最高位（符号位作为输入）
7. zero detector：给 compare 增加一个判断相等的功能，只需要加一个大的或非门就行了。

最高位的模块比普通位多一个溢出检测：

![Alt text](./imgs/CO_ALU_mostsignificant.png)

行波进位 ALU 整体结构，可以看到 compare 从最高位到最低位的数据传输：

![Alt text](./imgs/CO_ALU_simplemodel.png)

### 乘法器优化

参考：

1. [wikipedia: booth algorithm](https://en.wikipedia.org/wiki/Booth%27s_multiplication_algorithm#How_it_works)
2. [博客园: 补码一位乘](https://www.cnblogs.com/xisheng/p/9260861.html#:~:text=%E8%A1%A5%E7%A0%81%E4%B8%80%E4%BD%8D%E4%B9%98%E6%B3%95%E8%BF%90%E7%AE%97%E8%A7%84%E5%88%99%20%281%29%20%E5%A6%82%E6%9E%9C%20yn%20%3D%20yn%2B1%EF%BC%8C%E9%83%A8%E5%88%86%E7%A7%AF%20%5B%20zi,%E5%A6%82%E6%9E%9C%20yn%20yn%2B1%20%3D%2010%EF%BC%8C%E9%83%A8%E5%88%86%E7%A7%AF%E5%8A%A0%5B%20-%20x%5D%E8%A1%A5%EF%BC%88%E6%88%96%E5%87%8F%20%5Bx%5D%E8%A1%A5%EF%BC%89%EF%BC%8C%E5%86%8D%E5%8F%B3%E7%A7%BB%E4%B8%80%E4%BD%8D%EF%BC%9B)
3. [CSDN: 补码一位乘](https://blog.csdn.net/qq_43355372/article/details/100540759)

笔记：

1. 基础版 ![Alt text](./imgs/CO_multiplierV1.png)
2. 优化 1：因为每次只对 32 个 bit 做加法， ALU 的位数可以减半![Alt text](./imgs/CO_multiplierV2.png)
3. 优化 2：multiplier 右移且最低位丢弃，最高位无意义，所以可以把 Product 和Multiplier 的寄存器拼在一起，节省一半空间 ![Alt text](./imgs/CO_multiplierV3.png)
4. 有符号数乘法基础版：取出符号位，转化为无符号数乘法
5. Booth 算法：
    - **性质 1**：负小数的补码和原码换算（不包含符号位）
        - 方法1：整数部分取反加一，小数部分直接加。
        - 方法2：左移转换为整数，取反加一，再右移回去
        - e.g. 假设 $z$ 有 n 位整数 m 位小数，$z=-(2^n-[z]_{补整})+[z]_{补小}=-(2^n-[z]_{补整}-[z]_{补小})=-(2^n-[z]_{补})=-(2^{n+m}-2^m*[z]_{补})*2^{-m}$
    - **推论 1**：若纯小数 $z$ 的补码为 $z_0.z_1z_2\dots z_n$，其中 $z_0$ 是符号位，则 $z=-z_0+0.z_1z_2\dots z_n$
    - **性质 2**：负数 x 补码右移 1 位的结果为 `x/2`（右移使用 sign extension）；负数 x 补码左移 1 位的结果为 2x；减去 x 的补码相当于加上 $-x$ 的补码。对于正数来说上述结论显然成立。
    - **推论 2**：一个数 $x\in\mathbb{Q}$ 的补码 $[x]_{补}$ 乘以一个数的真实值 $z\in\mathbb{Q}$ 为结果 $xz$ 的补码。
        - 原因是：把 z 进行二进制拆分 $z=\sum_i z_i 2^i, z_i\in\{-1, 0, 1\}$，对于每一个项，把 x 进行移位后与 $z_i$ 相乘，可以保证移位和乘法过后的值是结果的补码，最后把所有结果相加，仍保证是补码。
    - **结论**：一个带符号位的数 $x$ 和一个带符号位的纯小数 $z$ 相乘，结果的补码为 $[xz]_{补} = [x]_{补} * (-z_0 + \sum_{i=1}^n z_i 2^{-i})$
    - **推广**：两个 n 位（包含符号位）的整数相乘，结果的补码为 $[x]_{补} * (-z_{n-1}) * 2^{n-1} + [x]_{补} * (z_{n-1}z_{n-2}\dots z_0)$
    - **优化**：用 $2^n-2^m$ 的形式代替一堆连续的 1，即从低位向高位扫描，如果当前位 `cur` 和低一位 `last` 是 10 则做减法，是 01 则做加法。并且这种方法不用特判最高位，看起来非常优美。
6. fast multiplication：multiple adders 空间换时间

### 除法器优化

1. 基础版
    1. check for 0 divisor
    2. 把 divisor 从高位不断右移，用 Remainder 减去 Divisor 如果得到负数就重新加回去，以下为 7/2 的例子 ![Alt text](./imgs/CO_divisorV1.png)
2. 优化 1：Divisor 不动，Remainder 左移，ALU 位数减半
3. 优化 2：Remainder 左移一位后最低位无意义，可以用于存放商，省去商的寄存器空间 ![Alt text](./imgs/CO_divisorV3.png)
4. 有符号数除法：**要求 Remainder 与 Dividend（被除数） 符号一致**
5. fast division：SRT 除法（查表）

### 浮点数

#### IEEE745 标准

- 存储格式（注意 bias） ![Alt text](./imgs/CO_IEEE_Floating_point.png)
- 表示范围（注意排除保留的 exponential）![Alt text](./imgs/CO_floating_point_range.png)
- denormal number
    - exponential 全 0：存储极小值 ![Alt text](./imgs/CO_floating_point_zero.png)
    - exponential 全 1：无穷和 NaN ![Alt text](./imgs/CO_floating_point_nan.png)

#### 浮点数加法

算法流程：

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20105719.png)

硬件实现：
- Control 根据 ALU 中 exponent 大小比较的结果，选择大的那个作为结果，并把小的 significand 进行右移

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20105812.png)

举例：

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20110135.png)

#### 浮点数乘法

算法流程：
- 步骤 1 中 exponent 相加需要减去 bias
- 步骤 3 中一定是右移，因为两个大于等于 1 的数相乘一定大于等于 1
- 除法的流程和乘法类似

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20110238.png)

硬件实现：

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20110705.png)

举例：

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20110730.png)

#### RISC-V 中的浮点数

浮点数寄存器
- 浮点数运算使用专门的浮点数寄存器
- 寄存器为双精度，单精度数存在低 32 bit
- 有专门存常浮点数的寄存器，因为使用频繁，可以加速运算，如 x0 存 0

#### 精度控制

1. 4 种 round mode ![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20112535.png)
    - round to nearest even: `x.5` 有一半概率向上取整，一半概率向下取整，尽可能减少结果的误差
2. 运算过程中的 3 个 extra bit
    - guard & round: 在有效数字之后再多存两位 ~~（感觉 round 位意义不大）~~
    - sticky: 在 guard & round 右边非零就存 1，全 0 就存 0，用于区分 `x.5000000` 和 `x.5000001` 的进位 ![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20113257.png)

## chapter 2 RISC-V 指令

### Instruction Characteristics

- 指令只能对寄存器进行运算，除了 Load 和 Store 之外别的指令都不访问 Memory
- 等长指令（RISC 一般定长，CISC 不定长）
- 补：指令（程序）和数据一样，都以二进制数形式存在内存中

处理器内部的数据存储形式 * 3（不包含 memory）

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20164018.png)

指令的操作数类型：
- `x-x` 表示 operands 中有哪些类型，例如 register-register 表示只对寄存器内的数据进行运算

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20164129.png)

### 操作数(operand)类型

- register operand
- memory operand
    - little endian
    - memory alignment：同一个数据尽量对齐放在同一个 word(4 Byte) 里
- immediate operand: *make common case faster*

**RISC-V 中的寄存器：**
- 如果 preserved on call 为 yes，子函数必须保证函数返回时这些寄存器的值和进入函数时一样；如果 preserved on call 为 no，父函数必须自行保存这些寄存器的值，子函数可以随意调用。[这篇文章里有解释和具体例子](https://danielmangum.com/posts/risc-v-bytes-caller-callee-registers/)
- 寄存器位数为 64 位

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20164620.png)

大小端：

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20165017.png)


### 指令格式(format)

1. R-format ![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-20%20081956.png)
1. I-format ![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-20%20082214.png)
    - 立即数是有符号数，所以只有 `addi` 没有 `subi`
1. S-format ![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-20%20082538.png)
    - sd 的例子中，偏移量 `S_imm` 是由两段立即数和符号拓展组成的
    - 把 x9 中的内容存到 x22 中所存基地址偏移 S_imm 个地址的位置

需要掌握：
- 汇编
- 反汇编：根据机器码（32 位二进制数）写汇编代码


#### 所有指令格式

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-20%20083308.png)


#### 常用指令表

- 表格中的横线划分了不同的 opcode，opcode 大致决定了指令的格式，funct3 和 funct7 补充判定指令类型

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-20%20083714.png)

### 指令具体介绍

#### logical instructions

- 右移分为逻辑右移 `srl` 和算数右移 `sra`，前者 zero-extention, 后者 sign-extention
- AND 指令可用于实现掩码(mask)
- 没有 NOT 指令，用 `xori x1, x1, -1` 实现（x1 和立即数 -1 异或存到 x1 里）

#### branch instructions
    
- `blt` 和 `bltu` 的区别：带 u 的表示把用于比较的数看成无符号数
- 分支跳转语句可以实现：if-else, switch-case, 循环
- **寻址方式：PC-relative**，PC + offset

e.g. 用无符号数大小比较来同时判断上界和 0 下界

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20103406.png)

##### 分支语句的寻址 Branch Addressing

**注意** B-type 和 J-type 的寻址只能找到偶数，地址最后一位补 0

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20171501.png)

![计组](./imgs/2023-03-29-18-03-03.png)

##### 利用 jal 和 jalr 实现更远距离的条件跳转

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20171726.png)


#### procedure call instructions

##### 命令

1. jal x1, ProcedureAddress(Label): jump to 
ProcedureAddress and write return address to x1
1. jalr x0, 0(x1): branches to the address stored in 
register x1 and write return address to x0

tips：

- `jal` 和 `bne x0, x0, NEXT` 的区别：都表示无条件跳转，区别在是否保存 PC，前者用于实现函数跳转(jump and link)
- x1 常用于保存函数返回地址(return address)
- x10 到 x17 常用于传参和返回值，属于 temporary register

##### preserved(saved) 和 not preserved(temporary)

如果 preserved on call 为 yes，子函数必须保证函数返回时这些寄存器的值和进入函数时一样；如果 preserved on call 为 no，父函数必须自行保存这些寄存器的值，子函数可以随意调用。

##### 栈里存了哪些数据？

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20142928.png)

- fp 的作用：快速恢复 sp，一般会被优化掉

##### 堆里存了哪些数据？ & Memory Layout

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20143724.png)

##### e.g. 函数调用例子：计算阶乘

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20111633.png)

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20112512.png)

- 为什么 x10 需要保存但是在返回时不需要恢复? 因为 x10 同时作为函数参数 n 和返回值的寄存器，在进入函数之后需要保存 n 用于后续的计算，在返回之前需要把计算结果存在 x10 里。
- 为什么 x1 需要保存，但只在第二个分支里需要恢复，在第一个分支里不需要恢复？因为第二个分支在返回前递归调用了函数，导致 x1 被修改，需要从栈里恢复；但是进入第一个分支的函数是一个 leaf procedure，可以省去恢复 return address 的步骤。
- sp 和 ra 是 preserved register 因为这两个寄存器在进入函数和函数返回时值永远相同。
- 为什么保存一个寄存器 sp 偏移 8 位？因为寄存器为 64 位，一个内存地址存储 1 个 Byte。

##### e.g. 函数调用例子：复制字符串(strcpy)

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20114755.png)

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20114810.png)

- 优化 1：不需要用寄存器存 i，只需要地址累加就行了
- 优化 2：优先使用 temporary register，再使用需要保存的 register，减少内存读写
- `jal x0, L1` 和使用 `beq x0, x0` 的无条件跳转是一样的，因为 x0 有写保护永远是 0
- 补充知识点：字符编码(ASCII, Latin-1, Unicode)，字符串编码(结束符，存长度)

##### e.g. 用 `jalr` 实现远距离跳转，或者跳转到不固定的位置

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20103736.png)

- 实现 switch-case 语句

##### 编译器的 Basic Block 优化

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20104541.png)

#### compare operations

- `slt, slti, sltu, sltiu`，把比较结果(0 / 1) 保存到 rd 里
- 注意：相同的数据，看成有符号数和无符号数比较大小结果不同，例如 -1 和 1 比较大小。

#### load & store

##### 基址寻址方式

- 易于实现数组元素寻址
- `ld $x6, 0(x5)` 把 x5 所存的地址，偏移 0 Byte，把值 load 到 x6 里

e.g. 读取数组元素值

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20165311.png)

##### 命令

根据数据长度、有无符号（使用 zero-extension 或者 sign-extension）分类

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-29%20113751.png)

##### 立即数拓展

- U-type: 用于填充 32 位数据的高 20 位
- `lui`: Load upper immediate , load a 20-bit constant into bits 12 through 31 of a register

通过 lui 和 addi 指令将一个 32 位立即数填充到寄存器中

##### RISC-V 寻址方式总结

![计组](./imgs/2023-03-29-19-50-23.png)

#### parallelism & sychronization

指令：

1. `lr.d`: load-reserved doubleword
1. `sc.d`: store-conditional doubleword

![计组](./imgs/2023-03-29-19-57-23.png)

### 从高级语言程序到运行可执行文件

#### 全过程

![计组](./imgs/2023-03-29-20-09-54.png)

#### Object

目标文件，包含以下 6 部分

![计组](./imgs/2023-03-29-20-14-21.png)

![计组](./imgs/2023-03-29-20-14-36.png)

一个示例的 object

![计组](./imgs/2023-03-29-20-15-58.png)

#### Linking

将多个目标文件间组合起来，3 个步骤：

1. Place code and data modules symbolically in memory.
2. Determine the addresses of data and instruction labels.（完善 relocation information，替换指令中的地址）
3. Patch both the internal and external references.

例子：

![计组](./imgs/2023-03-29-23-01-29.png)

动态链接：Only link/load library procedure when it is called

e.g. dll: dynamic link library 动态链接库

e.g. JVM: Java 代码运行在虚拟机里，保证了 Java 的强可移植性

#### Loading

1. Reads the executable file header to determine size of the text and data segments.
2. Creates an address space large enough for the text and data.
3. Copies the instructions and data from the executable file into memory.
4. Copies the parameters (if any) to the main program onto the stack.
5. Initializes the processor registers and sets the stack pointer to the first free 
location.
6. Branches to a start-up routine that copies the parameters into the argument registers and calls the main routine of the program. When the main routine returns, the start-up routine terminates the program with an exit system call.


### 其他

e.g. Sort

书 2.13 节，135 页

![计组](./imgs/2023-03-29-23-16-20.png)

![计组](./imgs/2023-03-29-23-14-31.png)

p.s. 数组和指针的区别：指针寻址比数组寻址更直接，数组寻址需要用基地址加上偏移地址。例如：比较两种数组清零的方法。

p.s. 指令集分类：RV64I, RV32I, RV64M, RV64A, ...

兼容基础指令的基础上加上新的特性。

![计组](./imgs/2023-03-29-23-38-07.png)

p.s. 一些规律：powerful instruction 不等于 higher performance, 比如说 x86。市场成功的指令集不一定最高效简洁，比如 x86。


## Vivado

### 概念

#### Testbench 是什么？怎么写？

[Testbench 是什么？怎么写？](https://vlab.ustc.edu.cn/guide/doc_testbench.html#2-1-testbench%E7%9A%84%E5%BB%B6%E8%BF%9F%E5%BB%BA%E6%A8%A1)

#### IP 包含源文件和不包含源文件的区别？

- 功能上：
    - 包含源文件方便修改
    - 不包含源文件保护知识产权
- 生成过程：
    - 包含源文件的 IP 直接依据当前项目文件生成
    - 不包含源文件的 IP 则是先导出 edf 和仅包含端口信息的 v 文件，再重新导入到项目中生成 IP（**注意：如果导入到同一个项目中，因为文件名相同，会覆盖之前写的源文件，所以最好新建项目或者修改源文件名字**）。
- 调用方法：
    - 有源无源都一样，只要把 IP 核文件夹的目录加入到 project 的 IP repository 中就行。
- 调用原理：
    - 有源文件：其调用原理是利用xgui下的tcl脚本根据xml特征描述从源文件处重新复制生成工程所需文件
    - 无源文件：其调用原理是利用xgui下的tcl脚本根据xml特征描述从.edf文件处重新复制生成工程所需文件


#### .edf 网表文件是什么？有什么作用？

[.edf 网表文件是什么？有什么作用？](https://zhuanlan.zhihu.com/p/137433454)

#### 什么是 IP core？

IP核文件夹包含 xgui 和 component 以及其对应的源文件（有源文件则为 v，无源文件则为 v 和 edf）

### 操作

#### 使用 VSCode 作为编辑器

[使用 VSCode 作为编辑器](https://zhuanlan.zhihu.com/p/378739805)


#### 导出 edf 和 v 文件

- tcl console 命令：注意文件名要和原源文件不同 `write_verilog -mode synth_stub F:/programfiles2022/Vivado/IP/<project_name>/<project_name>_ns.v` `write_edif F:/programfiles2022/Vivado/IP/<project_name>/<project_name>_ns.edf`
- 若含Xilinx IP则需通过如下命令生成edf文件：`write_edif -security_mode all E:/FPGA/ip/MUX2T1_5.edf`
- 需要打开 Synthesized Design 之后才能执行上述命令

#### 生成自定义 IP

在 `IP Location` 步骤指定位置生成 IP 文件，会把源文件一起复制过去，形成 IP 核文件，在此之前不用考虑文件位置问题。

#### 调用自定义 IP

~~xml 文件描述包含源文件的目录位置，若复制源文件时更改了路径位置，则需在xml描述对应位置进行更新，以免出现调用时无法找到源文件的错误。~~ 不会出现上述问题

1. 把所有 IP 核放在同一个文件夹下，使用时只需要把所有 IP 所在的文件夹加入到 IP repository
2. 在 IP catalog 中双击用 IP 生成一个 module
3. 然后就可以在 verilog 文件里把 module 例化了，显示在 Design Sources 里的名字就是模块名
    ```verilog
    MUX2T1_5_0 MUX2T1_5_0(
        .I0(I0),
        .I1(I1),
        .s(s1),
        .o(o_0)
    );
    ```

#### 修改自定义 IP

在修改某些 IP 时，采用右键 IP，选择 Edit in IP Packager 进入自动生成的子工程中修改，修改完成后 Repackage IP，然后回到父工程中 Upgrade IP 即可。可以避免自认为 IP 更新了，实际上工程并没识别到

#### 把原理图翻译成 verilog 文件

1. 输入输出照抄
2. module 实例化（命名，但先不连线）
3. 给每个输出引脚定义一根线，命名为“实例名_引脚名”
4. 遍历每个输入引脚，填入要连的线名称

#### RAM & ROM

==Lab0 PPT P131==

#### 上板

lab0 PPT 52


### 封装 clk 和 rst 接口的问题

- clk 报错
- rst 自动反相

参见 Lab01-1 PPT P22-27


### Verilog

#### assign

- 方向性：等号右边输入(driver, source)，左边输出(sink)
- 持续性：表示持续存在的(continuously)连接关系，而不是一个即刻的赋值行为
- 无序性：语句顺序与结果无关
- 唯一性：一个 wire 只能被一个 driver 驱动，即一个 wire 只能出现在 assign 等式左边一次
- 是 wire 之间的连接关系，本身不是一条 wire

e.g. `assign out = in;`

#### wire

- 声明必须在第一次使用之前
- `input wire in` 简写成 `input in`，本质是一根连接 module 内外的 wire

#### vector

- 声明：`type [upper:lower] vector_name;`, e.g. `wire [31:0] my_vec`
    - negative ranges are allowed, e.g. `input wire [3:-2] z;`
    - 反向 vector, e.g. `wire [0:7] b;`, b[0] is the most-significant bit
    - 禁用未定义网络：在文件最前面写 `default_nettype none
- part-select: `assign out = my_vec[7:0];`
- concatenation
    - 可以组合输出端口，e.g. `assign {out[7:0], out[15:8]} = in;`
    - 可以组合输入端口，e.g. `assign out[15:0] = {in[7:0], in[15:8]};`
    - 必须保证宽度已知，e.g. `{3'b111, 3'b000}` 可以，`{111, 000}` 不行
    - 重复 n 次：`{num{vector}}`, e.g. `{3'd5, {2{3'd6}}}`

p.s. Bitwise vs. Logical Operators 在 operand 是 vector 时行为不同：位运算对于每一位分别运算，返回和运算数同样长度的结果；逻辑运算则把两边当成布尔值，返回 1 位的结果

p.s. unpacked array: 

- 用于定义内存块
- `reg [7:0] mem [255:0];` are 256 unpacked elements, each of which is a 8-bit packed vector of reg. 
- 只能单个使用 `mem[0]`，不能连续使用 `mem[31:0]`
- [参考](https://hdlbits.01xz.net/wiki/Vector1)

#### module

定义一个 module

```verilog
module mod_a ( input in1, input in2, output out );
    // Module body
endmodule
```

调用 (实例化，instantiate) 一个 module
- by position `mod_a instance1 ( wa, wb, wc );` 顺序和定义的时候一样
- by name `mod_a instance2 ( .out(wc), .in1(wa), .in2(wb) );`

p.s. pin 指 1 位的输出端口


#### procedure

procedure 包括：

- always
- initial
- task
- function

procedure 内部的语法有：

- if-else
- case

#### combinational always

`always @(*)` 和 assign 的异同

- 语法不同：always 块内部不能有 assign，但可以使用 if-else, case 等更复杂的语法
- 操作的变量类型不同：assign 左边必须是 net type (e.g. wire)，always 内部的 procedural assignment 左边必须是  variable type (e.g. reg)
- 逻辑相同：Both will recompute the output whenever any of the inputs (right side) changes value.

p.s. `always@()` 括号里叫 sensitivity list，表示检测到其中输入的变化就重新执行块内的代码

p.s. wire 和 reg 的硬件实现相同，只是用于两种不同情景的不同语法

![Alt text](./imgs/%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE%202023-03-15%20235916.png)

e.g.

```verilog
always @(*)
    case(sel)
        2'h0: q = d;
        2'h1: q = o1;
        2'h2: q = o2;
        2'h3: q = o3;
    endcase
```

#### clocked always

p.s. 在 procedure 中 `=` 和 `<=` 的区别：In a combinational always block, use blocking assignments(=). In a clocked always block, use non-blocking assignments(<=).

e.g. `always @(posedge clk) out_always_ff <= a ^ b;`

#### if-else 语句

e.g.

```verilog
always @(*)
    if (sel_b1 & sel_b2) out_always = b;
    else out_always = a;
```

p.s. 如果要在 if-else 中对某个 reg 进行赋值，最好在所有分支中都对其进行赋值。否则会生成一个触发器，在没有赋值的分支保留值，不再是组合逻辑。

#### case 语句


e.g.

```verilog
always @(*) begin     // This is a combinational circuit
    case (in)
      1'b1: begin 
               out = 1'b1;  // begin-end if >1 statement
            end
      1'b0: out = 1'b0;
      default: out = 1'bx;
    endcase
end
```

- 只执行一个分支，不需要 break
- 重复的分支语法正确，但只有第一个分支被使用

p.s. casez: z 可以为任意值

```verilog
always @(*) begin
    casez (in[3:0])
        4'bzzz1: ...
        4'bzz10: ...
        4'bz100: ...
        4'b1000: ...
        default: ...
    endcase
end
```

(casex 同理，可以用 `?` 代替 `z`)