<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:48.1448</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7029317</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>기억 장치</inventionTitle><inventionTitleEng>STORAGE DEVICE</inventionTitleEng><openDate>2024.10.17</openDate><openNumber>10-2024-0151177</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/535</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 기억 장치를 제공한다. 기억 장치는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 가진다. 제 1 용량 소자는 제 1 전극과 제 2 전극을 가진다. 제 2 용량 소자는 제 1 전극과 제 3 전극을 가진다. 제 1 트랜지스터는 소스 및 드레인 중 한쪽이 제 2 전극과 전기적으로 접속된다. 제 2 트랜지스터는 소스 및 드레인 중 한쪽이 제 3 전극과 전기적으로 접속된다. 제 3 트랜지스터는 게이트가 제 2 전극과 전기적으로 접속된다. 제 1 전극은 제 2 전극, 제 3 전극, 제 1 트랜지스터, 및 제 2 트랜지스터와 각각 중첩되는 부분을 가지고, 또한 고정 전위 또는 접지 전위가 인가된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023156866</internationOpenNumber><internationalApplicationDate>2023.02.03</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/050939</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기억 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 가지고,상기 제 1 용량 소자는 제 1 전극과 제 2 전극을 가지고,상기 제 2 용량 소자는 상기 제 1 전극과 제 3 전극을 가지고,상기 제 1 트랜지스터는 소스 및 드레인 중 한쪽이 상기 제 2 전극과 전기적으로 접속되고,상기 제 2 트랜지스터는 소스 및 드레인 중 한쪽이 상기 제 3 전극과 전기적으로 접속되고,상기 제 3 트랜지스터는 게이트가 상기 제 2 전극과 전기적으로 접속되고,상기 제 1 전극은 상기 제 2 전극, 상기 제 3 전극, 상기 제 1 트랜지스터, 및 상기 제 2 트랜지스터와 각각 중첩되는 부분을 가지고, 또한 고정 전위 또는 접지 전위가 인가되는, 기억 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 전극은 상기 제 1 트랜지스터의 위쪽에 위치하는 부분과, 상기 제 1 트랜지스터의 옆쪽에 위치하는 부분을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,접속 전극을 가지고,상기 제 1 트랜지스터는 소스 및 드레인 중 다른 쪽이 상기 접속 전극과 전기적으로 접속되고,상기 제 2 트랜지스터는 소스 및 드레인 중 다른 쪽이 상기 접속 전극과 전기적으로 접속되는, 기억 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 1 트랜지스터의 상기 소스 및 드레인 중 다른 쪽은 제 1 도전층을 가지고,상기 제 2 트랜지스터의 상기 소스 및 드레인 중 다른 쪽은 제 2 도전층을 가지고,상기 접속 전극은 상기 제 1 도전층의 상면과 접하는 부분, 상기 제 1 도전층의 측면과 접하는 부분, 상기 제 2 도전층의 상면과 접하는 부분, 및 상기 제 2 도전층의 측면과 접하는 부분을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,제 4 트랜지스터와 제 3 용량 소자를 가지고,상기 제 4 트랜지스터 및 상기 제 3 용량 소자는 상기 제 1 트랜지스터의 아래쪽에 위치하고,상기 제 3 용량 소자는 제 4 전극과, 제 5 전극을 가지고,상기 제 4 전극에는 접지 전위 또는 고정 전위가 인가되고,상기 제 4 트랜지스터는 소스 및 드레인 중 한쪽이 상기 제 5 전극과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 접속 전극과 전기적으로 접속되는, 기억 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 4 트랜지스터의 상기 소스 및 드레인 중 다른 쪽은 제 3 도전층을 가지고,상기 접속 전극은 상기 제 3 도전층의 상면과 접하는 부분 및 상기 제 3 도전층의 측면과 접하는 부분을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 1 전극은 상기 제 4 트랜지스터의 옆쪽에 위치하는 부분을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 4 전극은 상기 제 1 전극과 전기적으로 접속되는, 기억 장치.</claim></claimInfo><claimInfo><claim>9. 제 5 항에 있어서,상기 제 1 트랜지스터는 반도체층과, 게이트 전극을 가지고,상기 제 4 전극은 상기 제 1 트랜지스터의 아래쪽에 위치하는 부분을 가지고,상기 게이트 전극은 상기 반도체층을 개재(介在)하여 상기 제 4 전극과 중첩되는 부분을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 또는 제 2 항에 있어서,상기 제 1 전극 및 상기 제 2 전극은 각각 평판 형상을 가지는, 기억 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 또는 제 2 항에 있어서,상기 제 2 전극은 상면이 오목상의 부분을 가지고,상기 제 1 전극은 상기 제 2 전극의 상면과 결합되는 볼록상의 부분을 가지는, 기억 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.18</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-023699</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.30</receiptDate><receiptNumber>1-1-2024-0953805-55</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-5-2024-0152512-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247029317.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930c58305ac6705dabffd16cbe9a48f9c5168afff0b40dcfbc7e85e6e5875b37c15480425efb4e80a0afcc5fc72179265485fd7f5af93d4669</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffaf27346142aebe878a762e9aa3b6dcdc184dde7fc81ac584eb0fabde7c82ded30359d2515f45aab89ecfefea55e83fd90be28282b3f3a75</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>