# LaboratÃ³rio 2 - Circuitos Combinacionais

### Resumo

Vamos projetar um circuito que conta o nÃºmero de bits iguais a 1 presente em trÃªs entradas (A, B, C) e, como saÃ­da, fornece esse nÃºmero em binÃ¡rio, por meio de duas saÃ­das S1 e S2.

> **Exemplo**:
> -  Se a entrada for ABC = 111, entÃ£o a saÃ­da deve produzir o nÃºmero 3 em binÃ¡rio, ou seja: 
$\\ S1S2 = 11$
> - Se a entrada for 100, entÃ£o a saÃ­da deve produzir o nÃºmero 1 em binÃ¡rio, ou seja:
$\\ S1S2 = 01$
> -  Se a entrada for 000, entÃ£o a saÃ­da deve produzir o nÃºmero 0 em binÃ¡rio, ou seja: 
$\\ S1S2 = 00$

O nÃºmero de 1â€™s nas entradas pode variar de 0 a 3. Assim, uma saÃ­da com dois bitsÃ© o suficiente. Um circuito contador de 1â€™s pode ser Ãºtil em diversas situaÃ§Ãµes, como, por exemplo estacionamentos em que sensores, localizados na parte superior das vagas e conectados a sinais luminosos, informam aos motoristas o nÃºmero de vagas disponÃ­veis em um andar especÃ­fico.

### Objetivos

- Montar a tabela verdade do circuito, explicitando quais sÃ£o as entradas e quais sÃ£o as saÃ­das e todas as possibilidades que o circuito lÃ³gico pode vale.
- Simplificar as equaÃ§Ãµes usando postulados e identidades Booleana:
> ${\newline}$
    > **$ğ‘†1 = ğ´'â‹…ğµâ‹…ğ¶ + ğ´â‹…ğµ'â‹…ğ¶ + ğ´â‹…ğµâ‹…ğ¶' + ğ´â‹…ğµâ‹…ğ¶ \\$**
    > **$ğ‘†2 = ğ´'â‹…ğµ'â‹…ğ¶+ğ´'â‹…ğµâ‹…ğ¶' + ğ´â‹…ğµ'Â·ğ¶'+ ğ´â‹…ğµâ‹…ğ¶$**
 ${\newline}$
- Representar os circuitos na forma de portas lÃ³gicas (caso simplifique a equaÃ§Ã£o,
represente o circuito simplificado).
- Descrever o circuito em VHDL e simule-o utilizando o Quartus/Modelsim. Para utilizar as portas lÃ³gicas, crie um projeto separado para cada porta e utilize o comando â€œCOMPONENTâ€ e â€œPORT MAPâ€.
- Elaborar e entregue um relatÃ³rio contendo a execuÃ§Ã£o correta dos itens 1 a 4.

## Mapeamento da metodologia

<img src = "/lab1/q1/assets/fluxograma.png" width = "780px" height = "700px" alig/>

[visualizar](./lab1/q1/assets/fluxograma.png)