TimeQuest Timing Analyzer report for verilog_yunfang
Tue Apr 04 14:00:15 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'signal_module:U1|signal_clk'
 14. Slow 1200mV 85C Model Setup: 'pid_module:U3|pid_clk'
 15. Slow 1200mV 85C Model Setup: 'clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'signal_module:U1|signal_clk'
 19. Slow 1200mV 85C Model Hold: 'pid_module:U3|pid_clk'
 20. Slow 1200mV 85C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Recovery: 'pid_module:U3|pid_clk'
 22. Slow 1200mV 85C Model Recovery: 'signal_module:U1|signal_clk'
 23. Slow 1200mV 85C Model Removal: 'pid_module:U3|pid_clk'
 24. Slow 1200mV 85C Model Removal: 'signal_module:U1|signal_clk'
 25. Slow 1200mV 85C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Setup: 'signal_module:U1|signal_clk'
 41. Slow 1200mV 0C Model Setup: 'pid_module:U3|pid_clk'
 42. Slow 1200mV 0C Model Setup: 'clk'
 43. Slow 1200mV 0C Model Hold: 'clk'
 44. Slow 1200mV 0C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 45. Slow 1200mV 0C Model Hold: 'signal_module:U1|signal_clk'
 46. Slow 1200mV 0C Model Hold: 'pid_module:U3|pid_clk'
 47. Slow 1200mV 0C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Recovery: 'pid_module:U3|pid_clk'
 49. Slow 1200mV 0C Model Recovery: 'signal_module:U1|signal_clk'
 50. Slow 1200mV 0C Model Removal: 'pid_module:U3|pid_clk'
 51. Slow 1200mV 0C Model Removal: 'signal_module:U1|signal_clk'
 52. Slow 1200mV 0C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 66. Fast 1200mV 0C Model Setup: 'signal_module:U1|signal_clk'
 67. Fast 1200mV 0C Model Setup: 'pid_module:U3|pid_clk'
 68. Fast 1200mV 0C Model Setup: 'clk'
 69. Fast 1200mV 0C Model Hold: 'pid_module:U3|pid_clk'
 70. Fast 1200mV 0C Model Hold: 'clk'
 71. Fast 1200mV 0C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Hold: 'signal_module:U1|signal_clk'
 73. Fast 1200mV 0C Model Recovery: 'pid_module:U3|pid_clk'
 74. Fast 1200mV 0C Model Recovery: 'signal_module:U1|signal_clk'
 75. Fast 1200mV 0C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 76. Fast 1200mV 0C Model Removal: 'pid_module:U3|pid_clk'
 77. Fast 1200mV 0C Model Removal: 'signal_module:U1|signal_clk'
 78. Fast 1200mV 0C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Board Trace Model Assignments
 90. Input Transition Times
 91. Signal Integrity Metrics (Slow 1200mv 0c Model)
 92. Signal Integrity Metrics (Slow 1200mv 85c Model)
 93. Signal Integrity Metrics (Fast 1200mv 0c Model)
 94. Setup Transfers
 95. Hold Transfers
 96. Recovery Transfers
 97. Removal Transfers
 98. Report TCCS
 99. Report RSKM
100. Unconstrained Paths
101. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; verilog_yunfang                                                    ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6F17C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; Clock Name                                                ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                      ; Targets                                                       ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; clk                                                       ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { clk }                                                       ;
; pid_module:U3|pid_clk                                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { pid_module:U3|pid_clk }                                     ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 5.000  ; 200.0 MHz  ; 0.000 ; 2.500  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk    ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; signal_module:U1|signal_clk                               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { signal_module:U1|signal_clk }                               ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                       ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 189.07 MHz ; 189.07 MHz      ; signal_module:U1|signal_clk                               ;                                                               ;
; 235.13 MHz ; 235.13 MHz      ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 572.08 MHz ; 250.0 MHz       ; clk                                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -6.659 ; -378.505      ;
; signal_module:U1|signal_clk                               ; -4.289 ; -168.665      ;
; pid_module:U3|pid_clk                                     ; -1.010 ; -19.705       ;
; clk                                                       ; 18.252 ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; clk                                                       ; 0.453 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 0.453 ; 0.000         ;
; pid_module:U3|pid_clk                                     ; 0.478 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                             ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.231 ; -67.314       ;
; pid_module:U3|pid_clk                                     ; -2.358 ; -71.660       ;
; signal_module:U1|signal_clk                               ; -2.348 ; -107.939      ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                             ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; pid_module:U3|pid_clk                                     ; 2.214 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 2.696 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.114 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; signal_module:U1|signal_clk                               ; -1.487 ; -68.402       ;
; pid_module:U3|pid_clk                                     ; -1.487 ; -47.584       ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.196  ; 0.000         ;
; clk                                                       ; 9.785  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock          ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; -6.659 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 5.173      ;
; -6.610 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.630      ;
; -6.599 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 5.111      ;
; -6.594 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.613      ;
; -6.584 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 5.095      ;
; -6.563 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.583      ;
; -6.528 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 5.039      ;
; -6.505 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 5.017      ;
; -6.486 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.505      ;
; -6.447 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.959      ;
; -6.427 ; pid_module:U3|expect_pwm[11] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.447      ;
; -6.426 ; pid_module:U3|expect_pwm[3]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.937      ;
; -6.425 ; pid_module:U3|expect_pwm[30] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.436     ; 4.940      ;
; -6.397 ; pid_module:U3|expect_pwm[2]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.908      ;
; -6.364 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.865      ;
; -6.362 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.381      ;
; -6.338 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.839      ;
; -6.328 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.829      ;
; -6.293 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.794      ;
; -6.284 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.785      ;
; -6.240 ; pid_module:U3|expect_pwm[1]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.751      ;
; -6.240 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.259      ;
; -6.222 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.754      ;
; -6.197 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.955     ; 5.193      ;
; -6.195 ; pid_module:U3|expect_pwm[14] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.706      ;
; -6.188 ; pid_module:U3|expect_pwm[6]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.699      ;
; -6.180 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.682      ;
; -6.177 ; pid_module:U3|expect_pwm[16] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.688      ;
; -6.152 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.172      ;
; -6.151 ; pid_module:U3|expect_pwm[20] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.662      ;
; -6.149 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.681      ;
; -6.148 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.650      ;
; -6.137 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.957     ; 5.131      ;
; -6.131 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.633      ;
; -6.128 ; pid_module:U3|expect_pwm[7]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.639      ;
; -6.126 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.658      ;
; -6.122 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.958     ; 5.115      ;
; -6.110 ; pid_module:U3|expect_pwm[18] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.622      ;
; -6.105 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.418     ; 4.638      ;
; -6.103 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.604      ;
; -6.101 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.603      ;
; -6.087 ; pid_module:U3|expect_pwm[24] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.436     ; 4.602      ;
; -6.080 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.612      ;
; -6.066 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.958     ; 5.059      ;
; -6.054 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.568      ;
; -6.054 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[23] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.555      ;
; -6.053 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.567      ;
; -6.053 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.567      ;
; -6.052 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.566      ;
; -6.052 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.566      ;
; -6.051 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.565      ;
; -6.048 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.549      ;
; -6.045 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.559      ;
; -6.044 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.437     ; 4.558      ;
; -6.043 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.957     ; 5.037      ;
; -6.030 ; pid_module:U3|expect_pwm[11] ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.532      ;
; -6.024 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.525      ;
; -6.022 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.523      ;
; -6.014 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.546      ;
; -6.012 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.513      ;
; -6.005 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.025      ;
; -6.004 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.024      ;
; -6.004 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.024      ;
; -6.003 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.023      ;
; -6.003 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.023      ;
; -6.002 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.459     ; 4.494      ;
; -6.002 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.022      ;
; -5.999 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.501      ;
; -5.996 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.016      ;
; -5.995 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.931     ; 4.015      ;
; -5.994 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[15] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.991     ; 4.954      ;
; -5.994 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.506      ;
; -5.993 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.505      ;
; -5.993 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.505      ;
; -5.992 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.504      ;
; -5.992 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.504      ;
; -5.991 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.503      ;
; -5.989 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.008      ;
; -5.988 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.007      ;
; -5.988 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.007      ;
; -5.987 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.006      ;
; -5.987 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.006      ;
; -5.986 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 4.005      ;
; -5.985 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.957     ; 4.979      ;
; -5.985 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.497      ;
; -5.984 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.439     ; 4.496      ;
; -5.980 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 3.999      ;
; -5.979 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.490      ;
; -5.979 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.932     ; 3.998      ;
; -5.978 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.489      ;
; -5.978 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.489      ;
; -5.977 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.478      ;
; -5.977 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.488      ;
; -5.977 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.488      ;
; -5.976 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.487      ;
; -5.974 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.449     ; 4.476      ;
; -5.970 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.481      ;
; -5.969 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.440     ; 4.480      ;
; -5.968 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.450     ; 4.469      ;
; -5.968 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.419     ; 4.500      ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'signal_module:U1|signal_clk'                                                                                                                           ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -4.289 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.204      ;
; -4.268 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.187      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.252 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.171      ;
; -4.240 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.155      ;
; -4.221 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.136      ;
; -4.191 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.106      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.184 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.103      ;
; -4.158 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.077      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.154 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.073      ;
; -4.151 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.070      ;
; -4.140 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 5.059      ;
; -4.130 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.045      ;
; -4.112 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.027      ;
; -4.110 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.083     ; 5.028      ;
; -4.104 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.019      ;
; -4.101 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.016      ;
; -4.092 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.007      ;
; -4.089 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.086     ; 5.004      ;
; -4.067 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.087     ; 4.981      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.067 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.986      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.064 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.983      ;
; -4.061 ; signal_module:U1|expect_signal[2] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.980      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.082     ; 4.974      ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pid_module:U3|pid_clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -1.010 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.125     ; 1.886      ;
; -0.803 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.123     ; 1.681      ;
; -0.800 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.126     ; 1.675      ;
; -0.797 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.126     ; 1.672      ;
; -0.794 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.125     ; 1.670      ;
; -0.791 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.123     ; 1.669      ;
; -0.786 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.663      ;
; -0.784 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.661      ;
; -0.780 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.125     ; 1.656      ;
; -0.776 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.126     ; 1.651      ;
; -0.770 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.647      ;
; -0.767 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.126     ; 1.642      ;
; -0.767 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.644      ;
; -0.763 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.123     ; 1.641      ;
; -0.758 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.635      ;
; -0.756 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.126     ; 1.631      ;
; -0.753 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.125     ; 1.629      ;
; -0.746 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.623      ;
; -0.743 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.123     ; 1.621      ;
; -0.605 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.346      ; 1.952      ;
; -0.592 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.347      ; 1.940      ;
; -0.592 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.346      ; 1.939      ;
; -0.535 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.124     ; 1.412      ;
; -0.411 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.127     ; 1.285      ;
; -0.399 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.127     ; 1.273      ;
; -0.325 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.346      ; 1.672      ;
; -0.324 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.347      ; 1.672      ;
; -0.308 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.346      ; 1.655      ;
; -0.300 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.347      ; 1.648      ;
; -0.300 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.346      ; 1.647      ;
; -0.035 ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.128     ; 0.908      ;
; -0.035 ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.128     ; 0.908      ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 18.252 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.081     ; 1.668      ;
; 18.310 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.081     ; 1.610      ;
; 18.435 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.081     ; 1.485      ;
; 18.562 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.358      ;
; 18.604 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.316      ;
; 18.604 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.316      ;
; 18.605 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.081     ; 1.315      ;
; 18.616 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.304      ;
; 18.672 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.248      ;
; 18.672 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.248      ;
; 18.696 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.224      ;
; 18.710 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.081     ; 1.210      ;
; 18.991 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.929      ;
; 18.992 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.928      ;
; 19.003 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.917      ;
; 19.062 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.858      ;
; 19.062 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.858      ;
; 19.062 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.858      ;
; 19.062 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.081     ; 0.858      ;
; 19.098 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.081     ; 0.822      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.507 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.800      ;
; 0.508 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.526 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.763 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.774 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.790 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.927 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.980 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.273      ;
; 1.041 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.334      ;
; 1.185 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
; 1.186 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.479      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                              ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.453 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.481 ; adc_module:U2|count_adc[5]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.791      ;
; 0.483 ; pid_module:U3|count_pid[5]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.793      ;
; 0.516 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.809      ;
; 0.520 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.813      ;
; 0.525 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.818      ;
; 0.525 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; pwm_module:U4|count_pwm[7]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.818      ;
; 0.639 ; adc_module:U2|count_adc[4]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.949      ;
; 0.719 ; signal_module:U1|count_10[3] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.012      ;
; 0.736 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.046      ;
; 0.736 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.046      ;
; 0.737 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.047      ;
; 0.737 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.047      ;
; 0.738 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.048      ;
; 0.739 ; adc_module:U2|count_adc[5]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.049      ;
; 0.739 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.049      ;
; 0.741 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.051      ;
; 0.747 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.057      ;
; 0.761 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.071      ;
; 0.763 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.073      ;
; 0.771 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.772 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.064      ;
; 0.781 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.074      ;
; 0.784 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.077      ;
; 0.784 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.076      ;
; 0.790 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.082      ;
; 0.796 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.088      ;
; 0.797 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.089      ;
; 0.805 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.097      ;
; 0.811 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.104      ;
; 0.845 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.138      ;
; 0.847 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.140      ;
; 0.848 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.141      ;
; 0.891 ; adc_module:U2|count_adc[2]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.201      ;
; 0.893 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.186      ;
; 0.918 ; signal_module:U1|count_10[2] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.211      ;
; 0.974 ; pid_module:U3|count_pid[4]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 0.811      ;
; 1.032 ; adc_module:U2|count_adc[0]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.342      ;
; 1.058 ; signal_module:U1|count_10[0] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.351      ;
; 1.069 ; signal_module:U1|count_10[1] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.362      ;
; 1.090 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.400      ;
; 1.090 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.400      ;
; 1.091 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.401      ;
; 1.098 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.408      ;
; 1.099 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.409      ;
; 1.099 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.409      ;
; 1.100 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.410      ;
; 1.101 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.411      ;
; 1.101 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.411      ;
; 1.102 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.412      ;
; 1.107 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.417      ;
; 1.108 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.418      ;
; 1.110 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.420      ;
; 1.111 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.421      ;
; 1.125 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.127 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.134 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.143 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.145 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.437      ;
; 1.151 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.443      ;
; 1.151 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.443      ;
; 1.160 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.452      ;
; 1.166 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.458      ;
; 1.175 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.467      ;
; 1.175 ; adc_module:U2|count_adc[3]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.485      ;
; 1.221 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.531      ;
; 1.221 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.531      ;
; 1.222 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.532      ;
; 1.230 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.540      ;
; 1.232 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.542      ;
; 1.238 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.548      ;
; 1.239 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.549      ;
; 1.241 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.551      ;
; 1.241 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.551      ;
; 1.242 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.552      ;
; 1.248 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.558      ;
; 1.250 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.560      ;
; 1.256 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.258 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.260 ; pid_module:U3|count_pid[5]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.375     ; 1.097      ;
; 1.265 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.274 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
; 1.282 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.574      ;
; 1.283 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.575      ;
; 1.291 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.583      ;
; 1.291 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.583      ;
; 1.304 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.614      ;
; 1.304 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.614      ;
; 1.304 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.614      ;
; 1.304 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.614      ;
; 1.306 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.598      ;
; 1.315 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.607      ;
; 1.361 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.671      ;
; 1.372 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.682      ;
; 1.379 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.689      ;
; 1.381 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.691      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'signal_module:U1|signal_clk'                                                                                                                            ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.453 ; signal_module:U1|state.Low         ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; signal_module:U1|state.Up          ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; signal_module:U1|state.Down        ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.517 ; signal_module:U1|count_signal[9]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 0.809      ;
; 0.537 ; signal_module:U1|state.Low         ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 0.830      ;
; 0.756 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.048      ;
; 0.773 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.065      ;
; 0.780 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.073      ;
; 0.782 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.075      ;
; 0.783 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.075      ;
; 0.788 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.080      ;
; 0.792 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.084      ;
; 0.804 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.807 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[0]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.099      ;
; 0.954 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.247      ;
; 0.954 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.247      ;
; 1.036 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.329      ;
; 1.036 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.329      ;
; 1.117 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.409      ;
; 1.121 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[0]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.413      ;
; 1.126 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.419      ;
; 1.134 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.426      ;
; 1.142 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.434      ;
; 1.143 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.436      ;
; 1.151 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.443      ;
; 1.153 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.445      ;
; 1.153 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.445      ;
; 1.158 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.450      ;
; 1.160 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.452      ;
; 1.162 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.454      ;
; 1.184 ; signal_module:U1|state.Low         ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.477      ;
; 1.186 ; signal_module:U1|state.Low         ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; signal_module:U1|state.Down        ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.505      ;
; 1.257 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.550      ;
; 1.271 ; signal_module:U1|state.Hold        ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.564      ;
; 1.273 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.565      ;
; 1.274 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.566      ;
; 1.282 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.574      ;
; 1.283 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.575      ;
; 1.284 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.576      ;
; 1.289 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.581      ;
; 1.291 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.583      ;
; 1.293 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.585      ;
; 1.293 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.585      ;
; 1.298 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.590      ;
; 1.300 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.592      ;
; 1.302 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.594      ;
; 1.390 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.680      ;
; 1.392 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.682      ;
; 1.392 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.682      ;
; 1.400 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.692      ;
; 1.413 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[10] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.705      ;
; 1.413 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.705      ;
; 1.414 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.706      ;
; 1.416 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[15] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.708      ;
; 1.422 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.714      ;
; 1.423 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.715      ;
; 1.424 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.716      ;
; 1.429 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.721      ;
; 1.431 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.723      ;
; 1.433 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.725      ;
; 1.440 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.732      ;
; 1.442 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.734      ;
; 1.455 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.748      ;
; 1.460 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.753      ;
; 1.483 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[5]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.775      ;
; 1.483 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.775      ;
; 1.484 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[7]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.776      ;
; 1.486 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[6]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.778      ;
; 1.491 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[14] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.783      ;
; 1.492 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[13] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.784      ;
; 1.492 ; signal_module:U1|state.Up          ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.785      ;
; 1.494 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[11] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.786      ;
; 1.497 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[9]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.789      ;
; 1.499 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[3]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.791      ;
; 1.512 ; signal_module:U1|expect_signal[30] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.804      ;
; 1.529 ; signal_module:U1|state.Down        ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.822      ;
; 1.530 ; signal_module:U1|expect_signal[1]  ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.822      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.531 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.821      ;
; 1.533 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[2]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.080      ; 1.825      ;
; 1.533 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.078      ; 1.823      ;
; 1.533 ; signal_module:U1|state.Up          ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.081      ; 1.826      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pid_module:U3|pid_clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.478 ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.109      ; 0.819      ;
; 0.479 ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.109      ; 0.820      ;
; 0.743 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.603      ; 1.578      ;
; 0.747 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.602      ; 1.581      ;
; 0.756 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.602      ; 1.590      ;
; 0.769 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.603      ; 1.604      ;
; 0.773 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.602      ; 1.607      ;
; 0.859 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.110      ; 1.201      ;
; 0.886 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.110      ; 1.228      ;
; 0.972 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.603      ; 1.807      ;
; 0.974 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.318      ;
; 0.977 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.603      ; 1.812      ;
; 0.995 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.602      ; 1.829      ;
; 1.210 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.113      ; 1.555      ;
; 1.213 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.556      ;
; 1.213 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.557      ;
; 1.220 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.563      ;
; 1.223 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.567      ;
; 1.229 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.572      ;
; 1.230 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.113      ; 1.575      ;
; 1.230 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.574      ;
; 1.234 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.578      ;
; 1.240 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.583      ;
; 1.244 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.588      ;
; 1.249 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.592      ;
; 1.250 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.593      ;
; 1.250 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.112      ; 1.594      ;
; 1.259 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.113      ; 1.604      ;
; 1.265 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.608      ;
; 1.266 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.609      ;
; 1.270 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.113      ; 1.615      ;
; 1.425 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.111      ; 1.768      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -3.231 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.670     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.215     ; 3.012      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -2.776 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.218     ; 3.009      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.662     ; 3.004      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.715 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.661     ; 3.005      ;
; -0.713 ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.636     ; 3.028      ;
; -0.713 ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.636     ; 3.028      ;
; -0.713 ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.636     ; 3.028      ;
; -0.713 ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.636     ; 3.028      ;
; -0.285 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.232     ; 3.004      ;
; -0.272 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.215     ; 3.008      ;
; -0.265 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.205     ; 3.011      ;
; -0.265 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.205     ; 3.011      ;
; -0.265 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.205     ; 3.011      ;
; -0.265 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.205     ; 3.011      ;
; -0.241 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.004      ;
; -0.241 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.004      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.240 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.188     ; 3.003      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.239 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.011      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.238 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.179     ; 3.010      ;
; -0.229 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.172     ; 3.008      ;
; -0.229 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.172     ; 3.008      ;
; -0.229 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.172     ; 3.008      ;
; -0.229 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.172     ; 3.008      ;
; -0.226 ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.166     ; 3.011      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.147     ; 3.008      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
; -0.204 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.148     ; 3.007      ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pid_module:U3|pid_clk'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.009      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.010      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.010      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.009      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.010      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.010      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.009      ;
; -2.358 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.010      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.009      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.009      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.009      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.009      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 3.009      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.344     ; 3.004      ;
; -2.357 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 3.008      ;
; -2.356 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.343     ; 3.004      ;
; -2.356 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.344     ; 3.003      ;
; -2.356 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.344     ; 3.003      ;
; -2.356 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.343     ; 3.004      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.133      ; 3.010      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.133      ; 3.010      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.132      ; 3.009      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.132      ; 3.009      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.132      ; 3.009      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.133      ; 3.010      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.133      ; 3.010      ;
; -1.886 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.132      ; 3.009      ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'signal_module:U1|signal_clk'                                                                                             ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.348 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.007      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.347 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.006      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 3.005      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.338     ; 2.999      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
; -2.346 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.334     ; 3.003      ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pid_module:U3|pid_clk'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.367      ; 2.823      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.367      ; 2.823      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.366      ; 2.822      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.366      ; 2.822      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.366      ; 2.822      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.367      ; 2.823      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.367      ; 2.823      ;
; 2.214 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.366      ; 2.822      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.822      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.822      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.128     ; 2.819      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.129     ; 2.818      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.822      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.129     ; 2.818      ;
; 2.705 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.128     ; 2.819      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.130     ; 2.818      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.126     ; 2.822      ;
; 2.706 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.125     ; 2.823      ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'signal_module:U1|signal_clk'                                                                                             ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.118     ; 2.820      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.117     ; 2.821      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.124     ; 2.814      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
; 2.696 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.120     ; 2.818      ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.604     ; 2.822      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.114 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.605     ; 2.821      ;
; 4.136 ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.624     ; 2.824      ;
; 4.139 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.630     ; 2.821      ;
; 4.139 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.630     ; 2.821      ;
; 4.139 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.630     ; 2.821      ;
; 4.139 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.630     ; 2.821      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.148 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.823      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.149 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.637     ; 2.824      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.152 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.817      ;
; 4.153 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.818      ;
; 4.153 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.647     ; 2.818      ;
; 4.177 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.665     ; 2.824      ;
; 4.177 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.665     ; 2.824      ;
; 4.177 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.665     ; 2.824      ;
; 4.177 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.665     ; 2.824      ;
; 4.184 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.675     ; 2.821      ;
; 4.198 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.693     ; 2.817      ;
; 4.645 ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.114     ; 2.843      ;
; 4.645 ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.114     ; 2.843      ;
; 4.645 ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.114     ; 2.843      ;
; 4.645 ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.114     ; 2.843      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.141     ; 2.817      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 4.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.140     ; 2.818      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.691 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.679     ; 2.824      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 6.693 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.676     ; 2.829      ;
; 7.166 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -2.149     ; 2.829      ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[12]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[14]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[1]|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[2]|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                           ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 2.196 ; 2.416        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[10]      ;
; 2.197 ; 2.417        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[15]      ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[27]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[17]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[18]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[19]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[1]       ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[20]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[21]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[22]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[23]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[28]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[29]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[30]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[31]      ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[5]       ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[7]       ;
; 2.202 ; 2.422        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[12]      ;
; 2.202 ; 2.422        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[9]       ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[2]       ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[3]       ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[4]       ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[6]       ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[12]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[13]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[14]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[15]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[25]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[26]      ;
; 2.210 ; 2.430        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[27]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[16]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[17]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[18]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[19]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[20]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[21]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[22]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[23]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[24]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[28]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[29]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[30]      ;
; 2.211 ; 2.431        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[31]      ;
; 2.212 ; 2.432        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[10]      ;
; 2.212 ; 2.432        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[11]      ;
; 2.212 ; 2.432        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[8]       ;
; 2.212 ; 2.432        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[9]       ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[11]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[13]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[14]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[16]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[24]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[25]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[26]      ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[8]       ;
; 2.214 ; 2.434        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|pwm1           ;
; 2.220 ; 2.440        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[0] ;
; 2.220 ; 2.440        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[1] ;
; 2.220 ; 2.440        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[2] ;
; 2.220 ; 2.440        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[3] ;
; 2.220 ; 2.440        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|signal_clk  ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[0]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[1]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[2]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[3]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[4]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[5]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[6]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[7]   ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[0]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[1]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[2]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[3]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[4]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[5]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[6]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[7]       ;
; 2.222 ; 2.442        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[0]       ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[0]   ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[1]   ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[2]   ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[3]   ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[4]   ;
; 2.258 ; 2.446        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[5]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|adc_clk        ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[0]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[1]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[2]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[3]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[4]   ;
; 2.261 ; 2.449        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[5]   ;
; 2.278 ; 2.466        ; 0.188          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|pid_clk        ;
; 2.313 ; 2.533        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|pid_clk        ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|adc_clk        ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[0]   ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[1]   ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[2]   ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[3]   ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[4]   ;
; 2.329 ; 2.549        ; 0.220          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[5]   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                         ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                         ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                 ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 7.269 ; 7.009 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 4.921 ; 4.824 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 6.600 ; 6.349 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 4.347 ; 4.251 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                        ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 204.96 MHz ; 204.96 MHz      ; signal_module:U1|signal_clk                               ;                                                               ;
; 253.55 MHz ; 253.55 MHz      ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 628.54 MHz ; 250.0 MHz       ; clk                                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -6.047 ; -338.696      ;
; signal_module:U1|signal_clk                               ; -3.879 ; -152.554      ;
; pid_module:U3|pid_clk                                     ; -0.893 ; -16.672       ;
; clk                                                       ; 18.409 ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; clk                                                       ; 0.401 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 0.403 ; 0.000         ;
; pid_module:U3|pid_clk                                     ; 0.450 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                              ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.609 ; -32.912       ;
; pid_module:U3|pid_clk                                     ; -2.061 ; -62.376       ;
; signal_module:U1|signal_clk                               ; -2.048 ; -94.208       ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                              ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; pid_module:U3|pid_clk                                     ; 2.022 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 2.468 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.618 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; signal_module:U1|signal_clk                               ; -1.487 ; -68.402       ;
; pid_module:U3|pid_clk                                     ; -1.487 ; -47.584       ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.162  ; 0.000         ;
; clk                                                       ; 9.773  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock          ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; -6.047 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.917      ;
; -5.996 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 4.398      ;
; -5.993 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.858      ;
; -5.980 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.846      ;
; -5.975 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 4.376      ;
; -5.946 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 4.348      ;
; -5.934 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.800      ;
; -5.901 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.767      ;
; -5.888 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 4.289      ;
; -5.838 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.704      ;
; -5.818 ; pid_module:U3|expect_pwm[30] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 4.689      ;
; -5.814 ; pid_module:U3|expect_pwm[11] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 4.216      ;
; -5.814 ; pid_module:U3|expect_pwm[3]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.680      ;
; -5.787 ; pid_module:U3|expect_pwm[2]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.652      ;
; -5.760 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 4.161      ;
; -5.647 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 4.048      ;
; -5.642 ; pid_module:U3|expect_pwm[1]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.507      ;
; -5.627 ; pid_module:U3|expect_pwm[14] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.492      ;
; -5.614 ; pid_module:U3|expect_pwm[6]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.479      ;
; -5.612 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.626     ; 4.938      ;
; -5.585 ; pid_module:U3|expect_pwm[16] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.450      ;
; -5.563 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.965      ;
; -5.561 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.094     ; 4.419      ;
; -5.558 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.631     ; 4.879      ;
; -5.555 ; pid_module:U3|expect_pwm[20] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.420      ;
; -5.545 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.630     ; 4.867      ;
; -5.543 ; pid_module:U3|expect_pwm[7]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.409      ;
; -5.540 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.095     ; 4.397      ;
; -5.516 ; pid_module:U3|expect_pwm[18] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.382      ;
; -5.511 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.094     ; 4.369      ;
; -5.506 ; pid_module:U3|expect_pwm[24] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.081     ; 4.377      ;
; -5.499 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.630     ; 4.821      ;
; -5.494 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.095     ; 4.351      ;
; -5.485 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.355      ;
; -5.484 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.354      ;
; -5.483 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.353      ;
; -5.483 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.353      ;
; -5.482 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.352      ;
; -5.482 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.352      ;
; -5.475 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.345      ;
; -5.475 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.082     ; 4.345      ;
; -5.475 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.093     ; 4.334      ;
; -5.466 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.630     ; 4.788      ;
; -5.458 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.095     ; 4.315      ;
; -5.456 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.094     ; 4.314      ;
; -5.453 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.095     ; 4.310      ;
; -5.439 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[15] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.666     ; 4.725      ;
; -5.434 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.836      ;
; -5.433 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.835      ;
; -5.432 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.834      ;
; -5.432 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.834      ;
; -5.431 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.296      ;
; -5.431 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.833      ;
; -5.431 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.833      ;
; -5.430 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.295      ;
; -5.429 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.294      ;
; -5.429 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.294      ;
; -5.428 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.293      ;
; -5.428 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.293      ;
; -5.427 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.063     ; 4.316      ;
; -5.424 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.826      ;
; -5.424 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.826      ;
; -5.421 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.286      ;
; -5.421 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.087     ; 4.286      ;
; -5.420 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.093     ; 4.279      ;
; -5.420 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.063     ; 4.309      ;
; -5.418 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.284      ;
; -5.417 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.283      ;
; -5.416 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.282      ;
; -5.416 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.282      ;
; -5.415 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.281      ;
; -5.415 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.281      ;
; -5.413 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.814      ;
; -5.412 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.813      ;
; -5.411 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.812      ;
; -5.411 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.812      ;
; -5.410 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.811      ;
; -5.410 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.811      ;
; -5.408 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.274      ;
; -5.408 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.086     ; 4.274      ;
; -5.403 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.630     ; 4.725      ;
; -5.403 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.804      ;
; -5.403 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.551     ; 3.804      ;
; -5.397 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.660     ; 4.689      ;
; -5.397 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[8]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.620     ; 4.729      ;
; -5.396 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[11] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.620     ; 4.728      ;
; -5.391 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[9]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.620     ; 4.723      ;
; -5.389 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.660     ; 4.681      ;
; -5.388 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.660     ; 4.680      ;
; -5.388 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.660     ; 4.680      ;
; -5.388 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty2[15] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.134     ; 4.206      ;
; -5.385 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty2[15] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.671     ; 4.666      ;
; -5.384 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.786      ;
; -5.383 ; pid_module:U3|expect_pwm[30] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.625     ; 4.710      ;
; -5.383 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.785      ;
; -5.382 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.784      ;
; -5.382 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.784      ;
; -5.381 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.783      ;
; -5.381 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.550     ; 3.783      ;
; -5.380 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.094     ; 4.238      ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'signal_module:U1|signal_clk'                                                                                                                            ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.879 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.803      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.773      ;
; -3.838 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.762      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.804 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.732      ;
; -3.791 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.715      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.757 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.685      ;
; -3.754 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.678      ;
; -3.747 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.671      ;
; -3.721 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.077     ; 4.646      ;
; -3.721 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.645      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.720 ; signal_module:U1|count_signal[8]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.648      ;
; -3.714 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.073     ; 4.643      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.713 ; signal_module:U1|count_signal[7]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.641      ;
; -3.703 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.078     ; 4.627      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.687 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.615      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
; -3.669 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.074     ; 4.597      ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pid_module:U3|pid_clk'                                                                                                                       ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -0.893 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.115     ; 1.780      ;
; -0.697 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.116     ; 1.583      ;
; -0.697 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.113     ; 1.586      ;
; -0.692 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.117     ; 1.577      ;
; -0.690 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.115     ; 1.577      ;
; -0.687 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.113     ; 1.576      ;
; -0.685 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.573      ;
; -0.678 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.116     ; 1.564      ;
; -0.678 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.566      ;
; -0.678 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.115     ; 1.565      ;
; -0.670 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.558      ;
; -0.661 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.549      ;
; -0.659 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.116     ; 1.545      ;
; -0.654 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.113     ; 1.543      ;
; -0.653 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.541      ;
; -0.647 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.117     ; 1.532      ;
; -0.646 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.115     ; 1.533      ;
; -0.642 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.114     ; 1.530      ;
; -0.637 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.113     ; 1.526      ;
; -0.528 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.329      ; 1.859      ;
; -0.509 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.329      ; 1.840      ;
; -0.500 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.330      ; 1.832      ;
; -0.456 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.116     ; 1.342      ;
; -0.302 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.118     ; 1.186      ;
; -0.280 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.118     ; 1.164      ;
; -0.246 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.330      ; 1.578      ;
; -0.245 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.329      ; 1.576      ;
; -0.226 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.329      ; 1.557      ;
; -0.219 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.329      ; 1.550      ;
; -0.217 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.330      ; 1.549      ;
; 0.064  ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.119     ; 0.819      ;
; 0.065  ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.119     ; 0.818      ;
+--------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 18.409 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.073     ; 1.520      ;
; 18.477 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.073     ; 1.452      ;
; 18.560 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.073     ; 1.369      ;
; 18.661 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.268      ;
; 18.735 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.073     ; 1.194      ;
; 18.740 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.189      ;
; 18.740 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.189      ;
; 18.756 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.173      ;
; 18.802 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.127      ;
; 18.806 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.123      ;
; 18.829 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.100      ;
; 18.838 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.073     ; 1.091      ;
; 19.085 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.844      ;
; 19.086 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.843      ;
; 19.103 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.826      ;
; 19.159 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.770      ;
; 19.159 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.770      ;
; 19.159 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.770      ;
; 19.159 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.073     ; 0.770      ;
; 19.184 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.073     ; 0.745      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.467 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.735      ;
; 0.468 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.490 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.713 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.718 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.742 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.854 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.897 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.165      ;
; 0.953 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.221      ;
; 1.091 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.359      ;
; 1.108 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.376      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.401 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.450 ; adc_module:U2|count_adc[5]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.731      ;
; 0.453 ; pid_module:U3|count_pid[5]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.734      ;
; 0.474 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.742      ;
; 0.479 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.747      ;
; 0.484 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.752      ;
; 0.484 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.752      ;
; 0.486 ; pwm_module:U4|count_pwm[7]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.754      ;
; 0.600 ; adc_module:U2|count_adc[4]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.881      ;
; 0.642 ; signal_module:U1|count_10[3] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.910      ;
; 0.688 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.969      ;
; 0.688 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.969      ;
; 0.689 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.970      ;
; 0.690 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.971      ;
; 0.690 ; adc_module:U2|count_adc[5]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.971      ;
; 0.690 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.971      ;
; 0.690 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.971      ;
; 0.692 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.973      ;
; 0.696 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.977      ;
; 0.712 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.993      ;
; 0.715 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.718 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.999      ;
; 0.726 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.994      ;
; 0.728 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.997      ;
; 0.735 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.003      ;
; 0.739 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.007      ;
; 0.740 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.008      ;
; 0.743 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.011      ;
; 0.753 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.021      ;
; 0.783 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.051      ;
; 0.785 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.053      ;
; 0.786 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.054      ;
; 0.822 ; adc_module:U2|count_adc[2]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.103      ;
; 0.828 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.096      ;
; 0.828 ; signal_module:U1|count_10[2] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.096      ;
; 0.892 ; pid_module:U3|count_pid[4]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.333     ; 0.754      ;
; 0.947 ; signal_module:U1|count_10[0] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.215      ;
; 0.955 ; signal_module:U1|count_10[1] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.223      ;
; 0.955 ; adc_module:U2|count_adc[0]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.236      ;
; 1.007 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.288      ;
; 1.007 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.288      ;
; 1.008 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.289      ;
; 1.009 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.290      ;
; 1.011 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.292      ;
; 1.012 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.293      ;
; 1.013 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.294      ;
; 1.014 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.295      ;
; 1.014 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.295      ;
; 1.020 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.301      ;
; 1.022 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.303      ;
; 1.024 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.305      ;
; 1.026 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.307      ;
; 1.028 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.309      ;
; 1.035 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.303      ;
; 1.037 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.039 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.047 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.315      ;
; 1.050 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.318      ;
; 1.054 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.322      ;
; 1.062 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.330      ;
; 1.063 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.331      ;
; 1.069 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.337      ;
; 1.077 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.345      ;
; 1.091 ; adc_module:U2|count_adc[3]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.372      ;
; 1.111 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.392      ;
; 1.114 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.395      ;
; 1.115 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.396      ;
; 1.115 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.396      ;
; 1.129 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.410      ;
; 1.131 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.412      ;
; 1.133 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.414      ;
; 1.134 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.415      ;
; 1.135 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.403      ;
; 1.135 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.416      ;
; 1.136 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.142 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.423      ;
; 1.144 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.425      ;
; 1.150 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.431      ;
; 1.153 ; pid_module:U3|count_pid[5]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.333     ; 1.015      ;
; 1.157 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.425      ;
; 1.160 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.428      ;
; 1.161 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.429      ;
; 1.172 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.176 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.184 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.452      ;
; 1.185 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.453      ;
; 1.199 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.467      ;
; 1.231 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.512      ;
; 1.231 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.512      ;
; 1.231 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.512      ;
; 1.231 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.512      ;
; 1.233 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.514      ;
; 1.237 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.518      ;
; 1.251 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.532      ;
; 1.252 ; adc_module:U2|count_adc[1]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.533      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'signal_module:U1|signal_clk'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.403 ; signal_module:U1|state.Low         ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; signal_module:U1|state.Up          ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; signal_module:U1|state.Down        ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.477 ; signal_module:U1|count_signal[9]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.743      ;
; 0.498 ; signal_module:U1|state.Low         ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.764      ;
; 0.705 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.971      ;
; 0.719 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.985      ;
; 0.719 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.985      ;
; 0.727 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.993      ;
; 0.729 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.995      ;
; 0.729 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.995      ;
; 0.733 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 0.999      ;
; 0.736 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.002      ;
; 0.738 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.004      ;
; 0.747 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.013      ;
; 0.754 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[0]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.020      ;
; 0.895 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.161      ;
; 0.895 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.161      ;
; 0.960 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.226      ;
; 0.961 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.227      ;
; 1.024 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[0]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.288      ;
; 1.024 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.290      ;
; 1.038 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.304      ;
; 1.039 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.305      ;
; 1.043 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.309      ;
; 1.048 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.314      ;
; 1.052 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.318      ;
; 1.055 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.321      ;
; 1.057 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.323      ;
; 1.060 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.326      ;
; 1.063 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.329      ;
; 1.067 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.333      ;
; 1.071 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.337      ;
; 1.072 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.338      ;
; 1.105 ; signal_module:U1|state.Low         ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.371      ;
; 1.106 ; signal_module:U1|state.Low         ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.372      ;
; 1.136 ; signal_module:U1|state.Down        ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.402      ;
; 1.140 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.406      ;
; 1.146 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.412      ;
; 1.159 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.425      ;
; 1.163 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.429      ;
; 1.170 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.436      ;
; 1.171 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.437      ;
; 1.174 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.440      ;
; 1.177 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.443      ;
; 1.179 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.445      ;
; 1.181 ; signal_module:U1|state.Hold        ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.447      ;
; 1.182 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.448      ;
; 1.185 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.451      ;
; 1.189 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.455      ;
; 1.193 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.459      ;
; 1.194 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.460      ;
; 1.251 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.515      ;
; 1.278 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.540      ;
; 1.278 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.540      ;
; 1.279 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[10] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.543      ;
; 1.279 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.541      ;
; 1.281 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.547      ;
; 1.283 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[15] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.547      ;
; 1.285 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.551      ;
; 1.292 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.558      ;
; 1.293 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.559      ;
; 1.296 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.562      ;
; 1.299 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.072      ; 1.566      ;
; 1.299 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.565      ;
; 1.301 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.567      ;
; 1.303 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.072      ; 1.570      ;
; 1.304 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.570      ;
; 1.311 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.577      ;
; 1.316 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.582      ;
; 1.346 ; signal_module:U1|expect_signal[30] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.612      ;
; 1.352 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.616      ;
; 1.354 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[5]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.618      ;
; 1.354 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[11] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.618      ;
; 1.355 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[7]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.619      ;
; 1.358 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[9]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.622      ;
; 1.359 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[6]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.623      ;
; 1.360 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[3]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.624      ;
; 1.361 ; signal_module:U1|expect_signal[1]  ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.627      ;
; 1.364 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[13] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.628      ;
; 1.365 ; signal_module:U1|expect_signal[21] ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.631      ;
; 1.366 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[14] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.069      ; 1.630      ;
; 1.366 ; signal_module:U1|expect_signal[20] ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.632      ;
; 1.366 ; signal_module:U1|expect_signal[25] ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.632      ;
; 1.369 ; signal_module:U1|expect_signal[8]  ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.635      ;
; 1.369 ; signal_module:U1|expect_signal[24] ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.635      ;
; 1.373 ; signal_module:U1|expect_signal[23] ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.639      ;
; 1.377 ; signal_module:U1|expect_signal[27] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.643      ;
; 1.380 ; signal_module:U1|expect_signal[17] ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.646      ;
; 1.383 ; signal_module:U1|expect_signal[14] ; signal_module:U1|expect_signal[14] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.649      ;
; 1.385 ; signal_module:U1|expect_signal[9]  ; signal_module:U1|expect_signal[9]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.651      ;
; 1.386 ; signal_module:U1|expect_signal[22] ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.652      ;
; 1.392 ; signal_module:U1|expect_signal[19] ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.658      ;
; 1.393 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.655      ;
; 1.394 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.656      ;
; 1.394 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.656      ;
; 1.394 ; signal_module:U1|expect_signal[10] ; signal_module:U1|expect_signal[10] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.071      ; 1.660      ;
; 1.395 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.657      ;
; 1.395 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.657      ;
; 1.396 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.067      ; 1.658      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pid_module:U3|pid_clk'                                                                                                                       ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.450 ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.094      ; 0.759      ;
; 0.451 ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.094      ; 0.760      ;
; 0.655 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.562      ; 1.432      ;
; 0.662 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.561      ; 1.438      ;
; 0.667 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.561      ; 1.443      ;
; 0.676 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.562      ; 1.453      ;
; 0.680 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.561      ; 1.456      ;
; 0.809 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.095      ; 1.119      ;
; 0.821 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.095      ; 1.131      ;
; 0.862 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.561      ; 1.638      ;
; 0.866 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.562      ; 1.643      ;
; 0.870 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.097      ; 1.182      ;
; 0.879 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.561      ; 1.655      ;
; 1.097 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.100      ; 1.412      ;
; 1.101 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.096      ; 1.412      ;
; 1.101 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.415      ;
; 1.106 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.098      ; 1.419      ;
; 1.111 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.425      ;
; 1.113 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.100      ; 1.428      ;
; 1.117 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.097      ; 1.429      ;
; 1.119 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.433      ;
; 1.120 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.434      ;
; 1.127 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.098      ; 1.440      ;
; 1.131 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.445      ;
; 1.132 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.099      ; 1.446      ;
; 1.134 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.097      ; 1.446      ;
; 1.137 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.096      ; 1.448      ;
; 1.138 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.100      ; 1.453      ;
; 1.143 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.098      ; 1.456      ;
; 1.146 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.097      ; 1.458      ;
; 1.148 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.100      ; 1.463      ;
; 1.286 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.098      ; 1.599      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.609 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -2.339     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.207 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.937     ; 2.722      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -2.204 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.939     ; 2.717      ;
; -0.079 ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.294     ; 2.737      ;
; -0.079 ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.294     ; 2.737      ;
; -0.079 ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.294     ; 2.737      ;
; -0.079 ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.294     ; 2.737      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.078 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.317     ; 2.713      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; -0.077 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.315     ; 2.714      ;
; 0.328  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.911     ; 2.713      ;
; 0.336  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.899     ; 2.717      ;
; 0.339  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.893     ; 2.720      ;
; 0.339  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.893     ; 2.720      ;
; 0.339  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.893     ; 2.720      ;
; 0.339  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.893     ; 2.720      ;
; 0.371  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.870     ; 2.711      ;
; 0.371  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.870     ; 2.711      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.868     ; 2.710      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.374  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.859     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.376  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.857     ; 2.719      ;
; 0.380  ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.852     ; 2.720      ;
; 0.382  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.853     ; 2.717      ;
; 0.382  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.853     ; 2.717      ;
; 0.382  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.853     ; 2.717      ;
; 0.382  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.853     ; 2.717      ;
; 0.408  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.717      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
; 0.409  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.827     ; 2.716      ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pid_module:U3|pid_clk'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.718      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.719      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.719      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.718      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.719      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.719      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.718      ;
; -2.061 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.719      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.718      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.718      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 2.713      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.718      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.718      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 2.712      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.334     ; 2.718      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.340     ; 2.712      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.341     ; 2.711      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.335     ; 2.717      ;
; -2.060 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.339     ; 2.713      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.111      ; 2.719      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.111      ; 2.719      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.110      ; 2.718      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.110      ; 2.718      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.110      ; 2.718      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.111      ; 2.719      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.111      ; 2.719      ;
; -1.616 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.110      ; 2.718      ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'signal_module:U1|signal_clk'                                                                                              ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.325     ; 2.715      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.326     ; 2.714      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.324     ; 2.716      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.332     ; 2.708      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
; -2.048 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.328     ; 2.712      ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pid_module:U3|pid_clk'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.322      ; 2.569      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.322      ; 2.569      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.321      ; 2.568      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.321      ; 2.568      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.321      ; 2.568      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.322      ; 2.569      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.322      ; 2.569      ;
; 2.022 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.321      ; 2.568      ;
; 2.483 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.147     ; 2.561      ;
; 2.483 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.148     ; 2.560      ;
; 2.483 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.148     ; 2.560      ;
; 2.483 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.147     ; 2.561      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.568      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.568      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.568      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.568      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.568      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.149     ; 2.561      ;
; 2.485 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.567      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.568      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.569      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.569      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.568      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.569      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.569      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.143     ; 2.568      ;
; 2.486 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.142     ; 2.569      ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'signal_module:U1|signal_clk'                                                                                              ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 2.468 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.139     ; 2.554      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.132     ; 2.563      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.133     ; 2.562      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.131     ; 2.564      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
; 2.470 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.135     ; 2.560      ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.618 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.566      ;
; 3.619 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.347     ; 2.567      ;
; 3.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.374     ; 2.567      ;
; 3.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.374     ; 2.567      ;
; 3.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.374     ; 2.567      ;
; 3.646 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.374     ; 2.567      ;
; 3.647 ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.372     ; 2.570      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.651 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.377     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.653 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.379     ; 2.569      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.654 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.389     ; 2.560      ;
; 3.657 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.391     ; 2.561      ;
; 3.657 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.391     ; 2.561      ;
; 3.691 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.416     ; 2.570      ;
; 3.691 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.416     ; 2.570      ;
; 3.691 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.416     ; 2.570      ;
; 3.691 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.416     ; 2.570      ;
; 3.694 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.422     ; 2.567      ;
; 3.700 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.434     ; 2.561      ;
; 4.120 ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.833     ; 2.582      ;
; 4.120 ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.833     ; 2.582      ;
; 4.120 ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.833     ; 2.582      ;
; 4.120 ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.833     ; 2.582      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.856     ; 2.561      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 4.122 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.855     ; 2.562      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.463     ; 2.569      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.237 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.465     ; 2.567      ;
; 6.656 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.882     ; 2.569      ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[12]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[13]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[14]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[16]|clk        ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[17]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[18]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[19]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[1]       ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[20]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[21]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[22]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[23]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[28]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[29]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[30]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[31]      ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[5]       ;
; 2.162 ; 2.378        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[7]       ;
; 2.163 ; 2.379        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[27]      ;
; 2.166 ; 2.382        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[10]      ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[12]      ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[15]      ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[9]       ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[16]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[17]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[18]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[19]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[20]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[21]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[22]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[23]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[24]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[28]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[29]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[30]      ;
; 2.174 ; 2.390        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[31]      ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[10]      ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[11]      ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[8]       ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[9]       ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[12]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[13]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[14]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[15]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[25]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[26]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[27]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[11]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[13]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[14]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[16]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[24]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[25]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[26]      ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[8]       ;
; 2.181 ; 2.397        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|pwm1           ;
; 2.184 ; 2.400        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[2]       ;
; 2.184 ; 2.400        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[3]       ;
; 2.184 ; 2.400        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[4]       ;
; 2.184 ; 2.400        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[6]       ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[0]   ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[1]   ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[2]   ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[3]   ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[4]   ;
; 2.216 ; 2.400        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[5]   ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[0]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[1]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[2]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[3]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[4]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[5]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[6]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[7]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[0]       ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[0] ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[1] ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[2] ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[3] ;
; 2.217 ; 2.433        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|signal_clk  ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[0]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[1]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[2]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[3]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[4]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[5]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[6]   ;
; 2.218 ; 2.434        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[7]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|adc_clk        ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[0]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[1]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[2]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[3]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[4]   ;
; 2.223 ; 2.407        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[5]   ;
; 2.264 ; 2.448        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|pid_clk        ;
; 2.332 ; 2.548        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|pid_clk        ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|adc_clk        ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[0]   ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[1]   ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[2]   ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[3]   ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[4]   ;
; 2.371 ; 2.587        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[5]   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                         ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                         ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                 ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 6.844 ; 6.412 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 4.544 ; 4.409 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 6.222 ; 5.806 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 4.015 ; 3.885 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.519 ; -142.132      ;
; signal_module:U1|signal_clk                               ; -1.357 ; -45.125       ;
; pid_module:U3|pid_clk                                     ; 0.125  ; 0.000         ;
; clk                                                       ; 19.255 ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; pid_module:U3|pid_clk                                     ; 0.172 ; 0.000         ;
; clk                                                       ; 0.186 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 0.187 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                              ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; pid_module:U3|pid_clk                                     ; -0.577 ; -16.930       ;
; signal_module:U1|signal_clk                               ; -0.573 ; -26.356       ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.248 ; -0.684        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                              ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; pid_module:U3|pid_clk                                     ; 1.004 ; 0.000         ;
; signal_module:U1|signal_clk                               ; 1.199 ; 0.000         ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.934 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; signal_module:U1|signal_clk                               ; -1.000 ; -46.000       ;
; pid_module:U3|pid_clk                                     ; -1.000 ; -32.000       ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.231  ; 0.000         ;
; clk                                                       ; 9.436  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock          ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.519 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.239      ;
; -2.488 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 2.205      ;
; -2.472 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.990      ;
; -2.468 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.984      ;
; -2.464 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.179      ;
; -2.444 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.221     ; 2.160      ;
; -2.440 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.958      ;
; -2.436 ; pid_module:U3|expect_pwm[30] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.216     ; 2.157      ;
; -2.433 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 2.146      ;
; -2.428 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 2.141      ;
; -2.419 ; pid_module:U3|expect_pwm[3]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.221     ; 2.135      ;
; -2.418 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 2.132      ;
; -2.418 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.934      ;
; -2.414 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 2.131      ;
; -2.409 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 2.122      ;
; -2.407 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 2.124      ;
; -2.400 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 2.114      ;
; -2.396 ; pid_module:U3|expect_pwm[2]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.111      ;
; -2.367 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.883      ;
; -2.367 ; pid_module:U3|expect_pwm[11] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.885      ;
; -2.360 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.020     ; 2.277      ;
; -2.355 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.216     ; 2.076      ;
; -2.347 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 2.061      ;
; -2.340 ; pid_module:U3|expect_pwm[6]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.055      ;
; -2.330 ; pid_module:U3|expect_pwm[1]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.045      ;
; -2.329 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.023     ; 2.243      ;
; -2.326 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.216     ; 2.047      ;
; -2.313 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.831      ;
; -2.313 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.028      ;
; -2.305 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.025     ; 2.217      ;
; -2.302 ; pid_module:U3|expect_pwm[8]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.818      ;
; -2.298 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty2[30] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.214     ; 2.021      ;
; -2.295 ; pid_module:U3|expect_pwm[14] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 2.010      ;
; -2.290 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.010      ;
; -2.289 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.009      ;
; -2.289 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.009      ;
; -2.288 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.008      ;
; -2.287 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.007      ;
; -2.287 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.007      ;
; -2.287 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 2.000      ;
; -2.285 ; pid_module:U3|expect_pwm[13] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.024     ; 2.198      ;
; -2.284 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[28] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 1.998      ;
; -2.283 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[23] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 1.997      ;
; -2.282 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 1.995      ;
; -2.281 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.996      ;
; -2.280 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.000      ;
; -2.280 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.217     ; 2.000      ;
; -2.277 ; pid_module:U3|expect_pwm[30] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.019     ; 2.195      ;
; -2.276 ; pid_module:U3|expect_pwm[16] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.991      ;
; -2.274 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.989      ;
; -2.272 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 1.986      ;
; -2.270 ; pid_module:U3|expect_pwm[7]  ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.221     ; 1.986      ;
; -2.269 ; pid_module:U3|expect_pwm[20] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.984      ;
; -2.268 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.216     ; 1.989      ;
; -2.263 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[25] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 1.976      ;
; -2.262 ; pid_module:U3|expect_pwm[24] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.216     ; 1.983      ;
; -2.260 ; pid_module:U3|expect_pwm[3]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.024     ; 2.173      ;
; -2.259 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.976      ;
; -2.259 ; pid_module:U3|expect_pwm[10] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.224     ; 1.972      ;
; -2.258 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.975      ;
; -2.258 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.975      ;
; -2.257 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.974      ;
; -2.256 ; pid_module:U3|expect_pwm[9]  ; pwm_module:U4|duty1[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.971      ;
; -2.256 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.973      ;
; -2.256 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.973      ;
; -2.255 ; pid_module:U3|expect_pwm[22] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.023     ; 2.169      ;
; -2.254 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty1[31] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 1.968      ;
; -2.249 ; pid_module:U3|expect_pwm[18] ; pwm_module:U4|duty2[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.966      ;
; -2.249 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.966      ;
; -2.249 ; pid_module:U3|expect_pwm[29] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.220     ; 1.966      ;
; -2.248 ; pid_module:U3|expect_pwm[17] ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.023     ; 2.162      ;
; -2.245 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[15] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.033     ; 2.149      ;
; -2.243 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.958      ;
; -2.243 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.761      ;
; -2.242 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.760      ;
; -2.242 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.760      ;
; -2.241 ; pid_module:U3|expect_pwm[4]  ; pwm_module:U4|duty2[26] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.231     ; 1.947      ;
; -2.241 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.759      ;
; -2.240 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.758      ;
; -2.240 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.758      ;
; -2.239 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.755      ;
; -2.238 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.754      ;
; -2.238 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.754      ;
; -2.237 ; pid_module:U3|expect_pwm[2]  ; pwm_module:U4|duty1[27] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.025     ; 2.149      ;
; -2.237 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.753      ;
; -2.236 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty2[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.027     ; 2.146      ;
; -2.236 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.752      ;
; -2.236 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.421     ; 1.752      ;
; -2.235 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[6]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.950      ;
; -2.234 ; pid_module:U3|expect_pwm[0]  ; pwm_module:U4|duty1[22] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.223     ; 1.948      ;
; -2.234 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[2]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.949      ;
; -2.234 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[3]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.949      ;
; -2.233 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[8]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.017     ; 2.153      ;
; -2.233 ; pid_module:U3|expect_pwm[5]  ; pwm_module:U4|duty1[29] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.221     ; 1.949      ;
; -2.233 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[1]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.948      ;
; -2.233 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[4]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.751      ;
; -2.233 ; pid_module:U3|expect_pwm[15] ; pwm_module:U4|duty1[7]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.419     ; 1.751      ;
; -2.232 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[0]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.947      ;
; -2.232 ; pid_module:U3|expect_pwm[12] ; pwm_module:U4|duty1[5]  ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.222     ; 1.947      ;
; -2.231 ; pid_module:U3|expect_pwm[21] ; pwm_module:U4|duty1[11] ; pid_module:U3|pid_clk ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.017     ; 2.151      ;
+--------+------------------------------+-------------------------+-----------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'signal_module:U1|signal_clk'                                                                                                                            ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.357 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.306      ;
; -1.320 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.265      ;
; -1.303 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.252      ;
; -1.301 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.250      ;
; -1.279 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.039     ; 2.227      ;
; -1.267 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.216      ;
; -1.266 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.211      ;
; -1.264 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.209      ;
; -1.259 ; signal_module:U1|expect_signal[7] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.208      ;
; -1.242 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.043     ; 2.186      ;
; -1.242 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.191      ;
; -1.232 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.177      ;
; -1.232 ; signal_module:U1|expect_signal[5] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.181      ;
; -1.230 ; signal_module:U1|expect_signal[2] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.179      ;
; -1.222 ; signal_module:U1|expect_signal[7] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.167      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.162      ;
; -1.212 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.161      ;
; -1.205 ; signal_module:U1|expect_signal[6] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.154      ;
; -1.203 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.152      ;
; -1.200 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.145      ;
; -1.195 ; signal_module:U1|expect_signal[5] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.140      ;
; -1.195 ; signal_module:U1|expect_signal[2] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.144      ;
; -1.193 ; signal_module:U1|expect_signal[2] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.138      ;
; -1.189 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.138      ;
; -1.185 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.130      ;
; -1.184 ; signal_module:U1|expect_signal[7] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.133      ;
; -1.182 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.131      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.181 ; signal_module:U1|count_signal[5]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.130      ;
; -1.173 ; signal_module:U1|expect_signal[0] ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.122      ;
; -1.168 ; signal_module:U1|expect_signal[6] ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.113      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.166 ; signal_module:U1|count_signal[1]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.115      ;
; -1.156 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.105      ;
; -1.154 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.099      ;
; -1.153 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.039     ; 2.101      ;
; -1.147 ; signal_module:U1|expect_signal[3] ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.096      ;
; -1.144 ; signal_module:U1|expect_signal[4] ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.039     ; 2.092      ;
; -1.137 ; signal_module:U1|expect_signal[1] ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.086      ;
; -1.135 ; signal_module:U1|count_signal[2]  ; signal_module:U1|expect_signal[28] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.042     ; 2.080      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.135 ; signal_module:U1|count_signal[0]  ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.084      ;
; -1.125 ; signal_module:U1|expect_signal[5] ; signal_module:U1|expect_signal[31] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.038     ; 2.074      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[0]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[2]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[3]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[5]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[6]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[7]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; signal_module:U1|count_signal[3]  ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 1.000        ; -0.036     ; 2.075      ;
+--------+-----------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pid_module:U3|pid_clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.125 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.809      ;
; 0.198 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.052     ; 0.737      ;
; 0.199 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.055     ; 0.733      ;
; 0.201 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.733      ;
; 0.203 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.052     ; 0.732      ;
; 0.205 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.055     ; 0.727      ;
; 0.211 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.723      ;
; 0.213 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.054     ; 0.720      ;
; 0.214 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.720      ;
; 0.214 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.720      ;
; 0.217 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.717      ;
; 0.218 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.052     ; 0.717      ;
; 0.218 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.055     ; 0.714      ;
; 0.219 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.715      ;
; 0.224 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.710      ;
; 0.225 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.709      ;
; 0.226 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.708      ;
; 0.228 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.052     ; 0.707      ;
; 0.233 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.055     ; 0.699      ;
; 0.281 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.136      ; 0.842      ;
; 0.288 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.137      ; 0.836      ;
; 0.294 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.136      ; 0.829      ;
; 0.297 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.053     ; 0.637      ;
; 0.392 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.136      ; 0.731      ;
; 0.394 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.137      ; 0.730      ;
; 0.399 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.056     ; 0.532      ;
; 0.399 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.136      ; 0.724      ;
; 0.402 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.056     ; 0.529      ;
; 0.403 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.136      ; 0.720      ;
; 0.406 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; 0.137      ; 0.718      ;
; 0.545 ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.057     ; 0.385      ;
; 0.545 ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 1.000        ; -0.057     ; 0.385      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 19.255 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.037     ; 0.695      ;
; 19.258 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.037     ; 0.692      ;
; 19.352 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.037     ; 0.598      ;
; 19.366 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.584      ;
; 19.385 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.565      ;
; 19.385 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.037     ; 0.565      ;
; 19.386 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.564      ;
; 19.390 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.560      ;
; 19.417 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.533      ;
; 19.418 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.532      ;
; 19.422 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.528      ;
; 19.439 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.511      ;
; 19.558 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.392      ;
; 19.560 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.390      ;
; 19.565 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.385      ;
; 19.591 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.359      ;
; 19.591 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 20.000       ; -0.037     ; 0.359      ;
; 19.600 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 20.000       ; -0.037     ; 0.350      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pid_module:U3|pid_clk'                                                                                                                       ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.172 ; signal_module:U1|expect_signal[24] ; pid_module:U3|expect_pwm[24] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.049      ; 0.325      ;
; 0.172 ; signal_module:U1|expect_signal[30] ; pid_module:U3|expect_pwm[30] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.049      ; 0.325      ;
; 0.273 ; signal_module:U1|expect_signal[8]  ; pid_module:U3|expect_pwm[8]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.252      ; 0.629      ;
; 0.276 ; signal_module:U1|expect_signal[11] ; pid_module:U3|expect_pwm[11] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.250      ; 0.630      ;
; 0.279 ; signal_module:U1|expect_signal[10] ; pid_module:U3|expect_pwm[10] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.252      ; 0.635      ;
; 0.280 ; signal_module:U1|expect_signal[9]  ; pid_module:U3|expect_pwm[9]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.250      ; 0.634      ;
; 0.280 ; signal_module:U1|expect_signal[5]  ; pid_module:U3|expect_pwm[5]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.250      ; 0.634      ;
; 0.310 ; signal_module:U1|expect_signal[31] ; pid_module:U3|expect_pwm[31] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.050      ; 0.464      ;
; 0.317 ; signal_module:U1|expect_signal[21] ; pid_module:U3|expect_pwm[21] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.050      ; 0.471      ;
; 0.374 ; signal_module:U1|expect_signal[0]  ; pid_module:U3|expect_pwm[0]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.252      ; 0.730      ;
; 0.374 ; signal_module:U1|expect_signal[4]  ; pid_module:U3|expect_pwm[4]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.251      ; 0.729      ;
; 0.376 ; signal_module:U1|expect_signal[15] ; pid_module:U3|expect_pwm[15] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.250      ; 0.730      ;
; 0.379 ; signal_module:U1|expect_signal[28] ; pid_module:U3|expect_pwm[28] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.536      ;
; 0.458 ; signal_module:U1|expect_signal[26] ; pid_module:U3|expect_pwm[26] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.055      ; 0.617      ;
; 0.459 ; signal_module:U1|expect_signal[16] ; pid_module:U3|expect_pwm[16] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.052      ; 0.615      ;
; 0.461 ; signal_module:U1|expect_signal[22] ; pid_module:U3|expect_pwm[22] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.618      ;
; 0.464 ; signal_module:U1|expect_signal[2]  ; pid_module:U3|expect_pwm[2]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.621      ;
; 0.467 ; signal_module:U1|expect_signal[27] ; pid_module:U3|expect_pwm[27] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.624      ;
; 0.467 ; signal_module:U1|expect_signal[29] ; pid_module:U3|expect_pwm[29] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.624      ;
; 0.469 ; signal_module:U1|expect_signal[19] ; pid_module:U3|expect_pwm[19] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.055      ; 0.628      ;
; 0.469 ; signal_module:U1|expect_signal[3]  ; pid_module:U3|expect_pwm[3]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.052      ; 0.625      ;
; 0.471 ; signal_module:U1|expect_signal[17] ; pid_module:U3|expect_pwm[17] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.628      ;
; 0.471 ; signal_module:U1|expect_signal[6]  ; pid_module:U3|expect_pwm[6]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.628      ;
; 0.472 ; signal_module:U1|expect_signal[23] ; pid_module:U3|expect_pwm[23] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.629      ;
; 0.473 ; signal_module:U1|expect_signal[7]  ; pid_module:U3|expect_pwm[7]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.052      ; 0.629      ;
; 0.474 ; signal_module:U1|expect_signal[18] ; pid_module:U3|expect_pwm[18] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.631      ;
; 0.476 ; signal_module:U1|expect_signal[12] ; pid_module:U3|expect_pwm[12] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.052      ; 0.632      ;
; 0.477 ; signal_module:U1|expect_signal[20] ; pid_module:U3|expect_pwm[20] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.055      ; 0.636      ;
; 0.480 ; signal_module:U1|expect_signal[14] ; pid_module:U3|expect_pwm[14] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.637      ;
; 0.481 ; signal_module:U1|expect_signal[13] ; pid_module:U3|expect_pwm[13] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.052      ; 0.637      ;
; 0.481 ; signal_module:U1|expect_signal[25] ; pid_module:U3|expect_pwm[25] ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.055      ; 0.640      ;
; 0.555 ; signal_module:U1|expect_signal[1]  ; pid_module:U3|expect_pwm[1]  ; signal_module:U1|signal_clk ; pid_module:U3|pid_clk ; 0.000        ; 0.053      ; 0.712      ;
+-------+------------------------------------+------------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; reset_module:U0|count[3] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_module:U0|count[1] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_module:U0|count[2] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_module:U0|rst_n    ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; reset_module:U0|count[0] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; reset_module:U0|count[2] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; reset_module:U0|count[2] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.207 ; reset_module:U0|count[2] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.307 ; reset_module:U0|count[1] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; reset_module:U0|count[0] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; reset_module:U0|count[1] ; reset_module:U0|count[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; reset_module:U0|count[0] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; reset_module:U0|count[3] ; reset_module:U0|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; reset_module:U0|count[0] ; reset_module:U0|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.321 ; reset_module:U0|count[1] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.360 ; reset_module:U0|count[2] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.382 ; reset_module:U0|count[3] ; reset_module:U0|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.435 ; reset_module:U0|count[3] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.556      ;
; 0.469 ; reset_module:U0|count[0] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.498 ; reset_module:U0|count[1] ; reset_module:U0|rst_n    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.186 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.190 ; adc_module:U2|count_adc[5]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.322      ;
; 0.192 ; pid_module:U3|count_pid[5]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.323      ;
; 0.193 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.214 ; pwm_module:U4|count_pwm[7]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; signal_module:U1|count_10[2] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.337      ;
; 0.216 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.337      ;
; 0.250 ; adc_module:U2|count_adc[4]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.382      ;
; 0.273 ; signal_module:U1|count_10[3] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.394      ;
; 0.291 ; adc_module:U2|count_adc[5]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.423      ;
; 0.292 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.424      ;
; 0.292 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.424      ;
; 0.292 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.423      ;
; 0.292 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.423      ;
; 0.293 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.424      ;
; 0.293 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.426      ;
; 0.302 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.433      ;
; 0.304 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.436      ;
; 0.310 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.315 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[3] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; signal_module:U1|count_10[3] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.448      ;
; 0.343 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.464      ;
; 0.344 ; signal_module:U1|count_10[2] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.465      ;
; 0.348 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[1] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.469      ;
; 0.348 ; signal_module:U1|count_10[0] ; signal_module:U1|count_10[2] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.469      ;
; 0.366 ; adc_module:U2|count_adc[2]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.498      ;
; 0.369 ; signal_module:U1|count_10[1] ; signal_module:U1|count_10[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.416 ; signal_module:U1|count_10[0] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.537      ;
; 0.416 ; pid_module:U3|count_pid[4]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.177     ; 0.323      ;
; 0.420 ; signal_module:U1|count_10[1] ; signal_module:U1|signal_clk  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.541      ;
; 0.421 ; adc_module:U2|count_adc[0]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.553      ;
; 0.441 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.573      ;
; 0.441 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.572      ;
; 0.442 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.573      ;
; 0.443 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.575      ;
; 0.449 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.580      ;
; 0.450 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.582      ;
; 0.450 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.581      ;
; 0.451 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.583      ;
; 0.451 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.583      ;
; 0.451 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.582      ;
; 0.452 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.583      ;
; 0.453 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.585      ;
; 0.454 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.586      ;
; 0.454 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.585      ;
; 0.459 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.468 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; pwm_module:U4|count_pwm[6]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; adc_module:U2|count_adc[3]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.610      ;
; 0.480 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.603      ;
; 0.484 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.604      ;
; 0.487 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.607      ;
; 0.503 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[0]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.634      ;
; 0.503 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.634      ;
; 0.503 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.634      ;
; 0.503 ; pid_module:U3|count_pid[4]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.634      ;
; 0.504 ; adc_module:U2|count_adc[3]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.636      ;
; 0.504 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.635      ;
; 0.505 ; pid_module:U3|count_pid[3]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.636      ;
; 0.506 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.638      ;
; 0.507 ; pid_module:U3|count_pid[1]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.638      ;
; 0.509 ; adc_module:U2|count_adc[1]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.641      ;
; 0.515 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.646      ;
; 0.516 ; adc_module:U2|count_adc[2]   ; adc_module:U2|count_adc[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.648      ;
; 0.517 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.649      ;
; 0.517 ; pid_module:U3|count_pid[2]   ; pid_module:U3|count_pid[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.648      ;
; 0.518 ; pid_module:U3|count_pid[0]   ; pid_module:U3|count_pid[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.649      ;
; 0.520 ; adc_module:U2|count_adc[0]   ; adc_module:U2|count_adc[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.652      ;
; 0.522 ; pwm_module:U4|count_pwm[5]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.525 ; pwm_module:U4|count_pwm[1]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.534 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; pwm_module:U4|count_pwm[0]   ; pwm_module:U4|count_pwm[4]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; pwm_module:U4|count_pwm[3]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; pid_module:U3|count_pid[5]   ; pid_module:U3|pid_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.177     ; 0.445      ;
; 0.546 ; pwm_module:U4|count_pwm[4]   ; pwm_module:U4|count_pwm[7]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.666      ;
; 0.550 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[5]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; adc_module:U2|count_adc[1]   ; adc_module:U2|adc_clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.683      ;
; 0.553 ; pwm_module:U4|count_pwm[2]   ; pwm_module:U4|count_pwm[6]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.673      ;
; 0.564 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[1]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.696      ;
; 0.564 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[2]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.696      ;
; 0.564 ; adc_module:U2|count_adc[4]   ; adc_module:U2|count_adc[3]   ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.696      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'signal_module:U1|signal_clk'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.187 ; signal_module:U1|state.Low         ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; signal_module:U1|state.Up          ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; signal_module:U1|state.Down        ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; signal_module:U1|count_signal[9]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.328      ;
; 0.226 ; signal_module:U1|state.Low         ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.346      ;
; 0.305 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; signal_module:U1|state.Down        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.441      ;
; 0.327 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.447      ;
; 0.329 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[0]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.449      ;
; 0.378 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.498      ;
; 0.378 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.498      ;
; 0.410 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[12] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.410 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[16] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.455 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[0]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.574      ;
; 0.460 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; signal_module:U1|count_signal[8]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.594      ;
; 0.476 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.597      ;
; 0.478 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[1]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[2]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.601      ;
; 0.482 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.602      ;
; 0.484 ; signal_module:U1|state.Down        ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.604      ;
; 0.485 ; signal_module:U1|state.Low         ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.605      ;
; 0.486 ; signal_module:U1|state.Low         ; signal_module:U1|state.Down        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.606      ;
; 0.508 ; signal_module:U1|state.Hold        ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.628      ;
; 0.523 ; signal_module:U1|count_signal[7]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.643      ;
; 0.529 ; signal_module:U1|count_signal[6]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.539 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.660      ;
; 0.542 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.662      ;
; 0.543 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[3]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.665      ;
; 0.547 ; signal_module:U1|count_signal[0]   ; signal_module:U1|count_signal[4]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.667      ;
; 0.548 ; signal_module:U1|count_signal[2]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.668      ;
; 0.566 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.685      ;
; 0.569 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[10] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.688      ;
; 0.569 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Up          ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.037      ; 0.690      ;
; 0.573 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[15] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.692      ;
; 0.573 ; signal_module:U1|count_signal[9]   ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.037      ; 0.694      ;
; 0.575 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.692      ;
; 0.575 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.692      ;
; 0.576 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.693      ;
; 0.593 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[5]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.712      ;
; 0.593 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[7]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.713      ;
; 0.596 ; signal_module:U1|expect_signal[1]  ; signal_module:U1|expect_signal[1]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[6]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[11] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.716      ;
; 0.598 ; signal_module:U1|expect_signal[30] ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[7]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[5]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[9]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.719      ;
; 0.601 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[14] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.720      ;
; 0.601 ; signal_module:U1|expect_signal[21] ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; signal_module:U1|count_signal[3]   ; signal_module:U1|count_signal[8]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; signal_module:U1|count_signal[1]   ; signal_module:U1|count_signal[6]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.721      ;
; 0.602 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[3]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.721      ;
; 0.602 ; signal_module:U1|state.Hold        ; signal_module:U1|expect_signal[13] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.035      ; 0.721      ;
; 0.604 ; signal_module:U1|state.Up          ; signal_module:U1|state.Low         ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; signal_module:U1|expect_signal[14] ; signal_module:U1|expect_signal[14] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; signal_module:U1|expect_signal[20] ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; signal_module:U1|count_signal[5]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.725      ;
; 0.606 ; signal_module:U1|expect_signal[9]  ; signal_module:U1|expect_signal[9]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.726      ;
; 0.606 ; signal_module:U1|expect_signal[17] ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.726      ;
; 0.606 ; signal_module:U1|count_signal[4]   ; signal_module:U1|count_signal[9]   ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.726      ;
; 0.607 ; signal_module:U1|expect_signal[25] ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.727      ;
; 0.607 ; signal_module:U1|expect_signal[27] ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.727      ;
; 0.608 ; signal_module:U1|state.Down        ; signal_module:U1|state.Hold        ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.728      ;
; 0.609 ; signal_module:U1|expect_signal[8]  ; signal_module:U1|expect_signal[8]  ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.036      ; 0.729      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[17] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[18] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[19] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[20] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[21] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[22] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[23] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[24] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[25] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[26] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[27] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[29] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
; 0.610 ; signal_module:U1|state.Low         ; signal_module:U1|expect_signal[30] ; signal_module:U1|signal_clk ; signal_module:U1|signal_clk ; 0.000        ; 0.033      ; 0.727      ;
+-------+------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pid_module:U3|pid_clk'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.169     ; 1.385      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.169     ; 1.385      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.173     ; 1.381      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.169     ; 1.385      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.169     ; 1.385      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.174     ; 1.380      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.169     ; 1.385      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.174     ; 1.380      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.170     ; 1.384      ;
; -0.577 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.173     ; 1.381      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.168     ; 1.385      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.168     ; 1.385      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.168     ; 1.385      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.168     ; 1.385      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.174     ; 1.379      ;
; -0.576 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; -0.168     ; 1.385      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.022      ; 1.385      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.022      ; 1.385      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.021      ; 1.384      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.021      ; 1.384      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.021      ; 1.384      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.022      ; 1.385      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.022      ; 1.385      ;
; -0.386 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 1.000        ; 0.021      ; 1.384      ;
+--------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'signal_module:U1|signal_clk'                                                                                              ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.168     ; 1.382      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.383      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.573 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.170     ; 1.380      ;
; -0.572 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.167     ; 1.382      ;
; -0.572 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 1.000        ; -0.174     ; 1.375      ;
+--------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.248 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.295     ; 1.390      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.034 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.083     ; 1.388      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; -0.033 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.080     ; 1.390      ;
; 2.218  ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.320     ; 1.399      ;
; 2.218  ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.320     ; 1.399      ;
; 2.218  ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.320     ; 1.399      ;
; 2.218  ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.320     ; 1.399      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.219  ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.339     ; 1.379      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.220  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.337     ; 1.380      ;
; 2.395  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.163     ; 1.379      ;
; 2.401  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.153     ; 1.383      ;
; 2.404  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.386      ;
; 2.404  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.386      ;
; 2.404  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.386      ;
; 2.404  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.411  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.140     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.146     ; 1.379      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.146     ; 1.379      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.147     ; 1.378      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.412  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.139     ; 1.386      ;
; 2.417  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.137     ; 1.383      ;
; 2.417  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.137     ; 1.383      ;
; 2.417  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.137     ; 1.383      ;
; 2.417  ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.137     ; 1.383      ;
; 2.418  ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.133     ; 1.386      ;
; 2.421  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.384      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
; 2.422  ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.132     ; 1.383      ;
+--------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pid_module:U3|pid_clk'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.004 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[8]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.129      ; 1.247      ;
; 1.004 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[10] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.129      ; 1.247      ;
; 1.004 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[0]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.129      ; 1.247      ;
; 1.004 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[4]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.129      ; 1.247      ;
; 1.005 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[9]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.127      ; 1.246      ;
; 1.005 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[11] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.127      ; 1.246      ;
; 1.005 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[15] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.127      ; 1.246      ;
; 1.005 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[5]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; 0.127      ; 1.246      ;
; 1.202 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[16] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.246      ;
; 1.202 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[19] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.246      ;
; 1.202 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[20] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.246      ;
; 1.202 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[25] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.246      ;
; 1.202 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[26] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.246      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[7]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.071     ; 1.246      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[14] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.247      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[12] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.247      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[13] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.071     ; 1.246      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[17] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[18] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[21] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.075     ; 1.242      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[22] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[24] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.076     ; 1.241      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[23] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[1]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.247      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[2]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.247      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[3]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.071     ; 1.246      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[27] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[30] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.076     ; 1.241      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[28] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.076     ; 1.241      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[29] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.072     ; 1.245      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[6]  ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.070     ; 1.247      ;
; 1.203 ; reset_module:U0|rst_n ; pid_module:U3|expect_pwm[31] ; clk          ; pid_module:U3|pid_clk ; 0.000        ; -0.075     ; 1.242      ;
+-------+-----------------------+------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'signal_module:U1|signal_clk'                                                                                              ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[0]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[1]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[2]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[3]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[4]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[5]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[6]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[7]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[8]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|count_signal[9]   ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|state.Low         ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|state.Up          ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|state.Hold        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|state.Down        ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[0]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[1]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[2]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[3]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[4]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[5]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[6]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[7]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[8]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[9]  ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[10] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[11] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[12] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[13] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[14] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[15] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.070     ; 1.243      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[16] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.069     ; 1.244      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[17] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[18] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[19] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[20] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[21] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[22] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[23] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[24] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[25] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[26] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[27] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[28] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.076     ; 1.237      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[29] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[30] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
; 1.199 ; reset_module:U0|rst_n ; signal_module:U1|expect_signal[31] ; clk          ; signal_module:U1|signal_clk ; 0.000        ; -0.072     ; 1.241      ;
+-------+-----------------------+------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.934 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.244      ;
; 1.935 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.245      ;
; 1.938 ; reset_module:U0|rst_n ; pwm_module:U4|pwm1           ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.874     ; 1.248      ;
; 1.940 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.879     ; 1.245      ;
; 1.940 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.879     ; 1.245      ;
; 1.940 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.879     ; 1.245      ;
; 1.940 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.879     ; 1.245      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[11]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[8]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.239      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[17]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[19]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[16]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[18]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[24]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[31]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[30]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[29]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[28]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[22]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[23]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[21]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.944 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[20]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.247      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[14]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[13]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[9]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.888     ; 1.241      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[12]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.888     ; 1.241      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[27]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[25]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.945 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[26]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.881     ; 1.248      ;
; 1.953 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.248      ;
; 1.953 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.248      ;
; 1.953 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.248      ;
; 1.953 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.889     ; 1.248      ;
; 1.956 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[15]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.895     ; 1.245      ;
; 1.962 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[10]      ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.906     ; 1.240      ;
; 2.143 ; reset_module:U0|rst_n ; signal_module:U1|count_10[0] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.069     ; 1.258      ;
; 2.143 ; reset_module:U0|rst_n ; signal_module:U1|count_10[1] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.069     ; 1.258      ;
; 2.143 ; reset_module:U0|rst_n ; signal_module:U1|count_10[2] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.069     ; 1.258      ;
; 2.143 ; reset_module:U0|rst_n ; signal_module:U1|count_10[3] ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.069     ; 1.258      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[1]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[2]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[3]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[4]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[5]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[6]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty1[7]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.144 ; reset_module:U0|rst_n ; pwm_module:U4|duty2[0]       ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.087     ; 1.241      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[6]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 2.145 ; reset_module:U0|rst_n ; pwm_module:U4|count_pwm[7]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.089     ; 1.240      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.383 ; reset_module:U0|rst_n ; pid_module:U3|count_pid[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.818     ; 1.249      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[1]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[2]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[3]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[4]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[5]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|count_adc[0]   ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.384 ; reset_module:U0|rst_n ; adc_module:U2|adc_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -0.820     ; 1.248      ;
; 4.607 ; reset_module:U0|rst_n ; pid_module:U3|pid_clk        ; clk          ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.500       ; -1.042     ; 1.249      ;
+-------+-----------------------+------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'signal_module:U1|signal_clk'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[7]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[8]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[9]   ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[0]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[10] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[11] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[12] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[13] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[14] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[15] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[16] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[17] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[18] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[19] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[1]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[20] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[21] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[22] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[23] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[24] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[25] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[26] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[27] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[28] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[29] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[2]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[30] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[31] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[3]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[5]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[6]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[7]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[8]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[9]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Down        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Hold        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Low         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|state.Up          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|expect_signal[4]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[0]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[1]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[2]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[3]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[4]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[5]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; signal_module:U1|signal_clk ; Rise       ; signal_module:U1|count_signal[6]   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pid_module:U3|pid_clk'                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[12] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[14] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[16] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[19] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[1]  ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[20] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[25] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[26] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[28] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[2]  ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[6]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[13] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[17] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[18] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[21] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[22] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[23] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[24] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[27] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[29] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[30] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[31] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[3]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[7]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[0]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[10] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[11] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[15] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[4]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[5]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[8]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; pid_module:U3|pid_clk ; Rise       ; pid_module:U3|expect_pwm[9]  ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[11]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[15]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[5]|clk         ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; pid_module:U3|pid_clk ; Rise       ; U3|expect_pwm[9]|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[0]   ;
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[1]   ;
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[2]   ;
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[3]   ;
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[4]   ;
; 2.231 ; 2.447        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|count_pid[5]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|adc_clk        ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[0]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[1]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[2]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[3]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[4]   ;
; 2.233 ; 2.449        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; adc_module:U2|count_adc[5]   ;
; 2.255 ; 2.471        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; pid_module:U3|pid_clk        ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[27]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[10]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[11]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[8]       ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[9]       ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[11]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[13]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[14]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[16]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[24]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[25]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[26]      ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[8]       ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|pwm1           ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[12]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[13]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[14]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[15]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[16]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[17]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[18]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[19]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[20]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[21]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[22]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[23]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[24]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[25]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[26]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[27]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[28]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[29]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[30]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[31]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[17]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[18]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[19]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[1]       ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[20]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[21]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[22]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[23]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[28]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[29]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[30]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[31]      ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[5]       ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[7]       ;
; 2.275 ; 2.459        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[12]      ;
; 2.275 ; 2.459        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[9]       ;
; 2.280 ; 2.464        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[2]       ;
; 2.280 ; 2.464        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[3]       ;
; 2.280 ; 2.464        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[4]       ;
; 2.280 ; 2.464        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[6]       ;
; 2.284 ; 2.468        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[15]      ;
; 2.285 ; 2.469        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[10]      ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[0]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[1]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[2]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[3]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[4]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[5]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[6]   ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[7]   ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[0]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[1]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[2]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[3]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[4]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[5]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[6]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty1[7]       ;
; 2.298 ; 2.514        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|duty2[0]       ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[0] ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[1] ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[2] ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|count_10[3] ;
; 2.298 ; 2.482        ; 0.184          ; Low Pulse Width  ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; signal_module:U1|signal_clk  ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[0]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[1]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[2]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[3]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[4]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[5]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[6]   ;
; 2.299 ; 2.515        ; 0.216          ; High Pulse Width ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm_module:U4|count_pwm[7]   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                         ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                         ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                           ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                             ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                         ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[0]|clk                                                     ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[1]|clk                                                     ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[2]|clk                                                     ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|count[3]|clk                                                     ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|rst_n|clk                                                        ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[0]                                            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[1]                                            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[2]                                            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; reset_module:U0|count[3]                                            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; reset_module:U0|rst_n                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 3.206 ; 3.373 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 2.268 ; 2.309 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 2.898 ; 3.059 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 1.996 ; 2.035 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                           ; -6.659   ; 0.172 ; -3.231   ; 1.004   ; -1.487              ;
;  clk                                                       ; 18.252   ; 0.186 ; N/A      ; N/A     ; 9.436               ;
;  pid_module:U3|pid_clk                                     ; -1.010   ; 0.172 ; -2.358   ; 1.004   ; -1.487              ;
;  pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -6.659   ; 0.186 ; -3.231   ; 1.934   ; 2.162               ;
;  signal_module:U1|signal_clk                               ; -4.289   ; 0.187 ; -2.348   ; 1.199   ; -1.487              ;
; Design-wide TNS                                            ; -566.875 ; 0.0   ; -246.913 ; 0.0     ; -115.986            ;
;  clk                                                       ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pid_module:U3|pid_clk                                     ; -19.705  ; 0.000 ; -71.660  ; 0.000   ; -47.584             ;
;  pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; -378.505 ; 0.000 ; -67.314  ; 0.000   ; 0.000               ;
;  signal_module:U1|signal_clk                               ; -168.665 ; 0.000 ; -107.939 ; 0.000   ; -68.402             ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 7.269 ; 7.009 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 4.921 ; 4.824 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+
; pwm1      ; clk        ; 2.898 ; 3.059 ; Rise       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_clk   ; clk        ; 1.996 ; 2.035 ; Fall       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; locked        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_oc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_q[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_q[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_i[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_iq                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; pwm1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_oc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; pwm1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; adc_oc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pwm1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; adc_oc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                       ; clk                                                       ; 20       ; 0        ; 0        ; 0        ;
; signal_module:U1|signal_clk                               ; pid_module:U3|pid_clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                                       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pid_module:U3|pid_clk                                     ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 3043     ; 0        ; 0        ; 0        ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 711      ; 0        ; 0        ; 126      ;
; signal_module:U1|signal_clk                               ; signal_module:U1|signal_clk                               ; 2929     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                       ; clk                                                       ; 20       ; 0        ; 0        ; 0        ;
; signal_module:U1|signal_clk                               ; pid_module:U3|pid_clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk                                                       ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pid_module:U3|pid_clk                                     ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 3043     ; 0        ; 0        ; 0        ;
; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 711      ; 0        ; 0        ; 126      ;
; signal_module:U1|signal_clk                               ; signal_module:U1|signal_clk                               ; 2929     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                 ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; pid_module:U3|pid_clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 77       ; 0        ; 14       ; 0        ;
; clk        ; signal_module:U1|signal_clk                               ; 46       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                  ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; pid_module:U3|pid_clk                                     ; 32       ; 0        ; 0        ; 0        ;
; clk        ; pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] ; 77       ; 0        ; 14       ; 0        ;
; clk        ; signal_module:U1|signal_clk                               ; 46       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Apr 04 14:00:10 2017
Info: Command: quartus_sta verilog_yunfang -c verilog_yunfang
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'verilog_yunfang.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {pll_400M_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_400M_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name pid_module:U3|pid_clk pid_module:U3|pid_clk
    Info (332105): create_clock -period 1.000 -name signal_module:U1|signal_clk signal_module:U1|signal_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.659      -378.505 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.289      -168.665 signal_module:U1|signal_clk 
    Info (332119):    -1.010       -19.705 pid_module:U3|pid_clk 
    Info (332119):    18.252         0.000 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk 
    Info (332119):     0.453         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453         0.000 signal_module:U1|signal_clk 
    Info (332119):     0.478         0.000 pid_module:U3|pid_clk 
Info (332146): Worst-case recovery slack is -3.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.231       -67.314 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.358       -71.660 pid_module:U3|pid_clk 
    Info (332119):    -2.348      -107.939 signal_module:U1|signal_clk 
Info (332146): Worst-case removal slack is 2.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.214         0.000 pid_module:U3|pid_clk 
    Info (332119):     2.696         0.000 signal_module:U1|signal_clk 
    Info (332119):     4.114         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -68.402 signal_module:U1|signal_clk 
    Info (332119):    -1.487       -47.584 pid_module:U3|pid_clk 
    Info (332119):     2.196         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.785         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.047      -338.696 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.879      -152.554 signal_module:U1|signal_clk 
    Info (332119):    -0.893       -16.672 pid_module:U3|pid_clk 
    Info (332119):    18.409         0.000 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk 
    Info (332119):     0.401         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403         0.000 signal_module:U1|signal_clk 
    Info (332119):     0.450         0.000 pid_module:U3|pid_clk 
Info (332146): Worst-case recovery slack is -2.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.609       -32.912 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.061       -62.376 pid_module:U3|pid_clk 
    Info (332119):    -2.048       -94.208 signal_module:U1|signal_clk 
Info (332146): Worst-case removal slack is 2.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.022         0.000 pid_module:U3|pid_clk 
    Info (332119):     2.468         0.000 signal_module:U1|signal_clk 
    Info (332119):     3.618         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -68.402 signal_module:U1|signal_clk 
    Info (332119):    -1.487       -47.584 pid_module:U3|pid_clk 
    Info (332119):     2.162         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.773         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.519      -142.132 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.357       -45.125 signal_module:U1|signal_clk 
    Info (332119):     0.125         0.000 pid_module:U3|pid_clk 
    Info (332119):    19.255         0.000 clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.172         0.000 pid_module:U3|pid_clk 
    Info (332119):     0.186         0.000 clk 
    Info (332119):     0.186         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187         0.000 signal_module:U1|signal_clk 
Info (332146): Worst-case recovery slack is -0.577
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.577       -16.930 pid_module:U3|pid_clk 
    Info (332119):    -0.573       -26.356 signal_module:U1|signal_clk 
    Info (332119):    -0.248        -0.684 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.004         0.000 pid_module:U3|pid_clk 
    Info (332119):     1.199         0.000 signal_module:U1|signal_clk 
    Info (332119):     1.934         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -46.000 signal_module:U1|signal_clk 
    Info (332119):    -1.000       -32.000 pid_module:U3|pid_clk 
    Info (332119):     2.231         0.000 pll_400M_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.436         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 508 megabytes
    Info: Processing ended: Tue Apr 04 14:00:15 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


