<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/memories/shared_ports.v.html" target="file-frame">third_party/tools/yosys/tests/memories/shared_ports.v</a>
defines: 
time_elapsed: 0.008s
ram usage: 11228 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories -e test <a href="../../../../third_party/tools/yosys/tests/memories/shared_ports.v.html" target="file-frame">third_party/tools/yosys/tests/memories/shared_ports.v</a>
proc %test.always.226.0 (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data, [16 x i32]$ %mem) {
0:
    %1 = prb [16 x i32]$ %mem
    %mem.shadow = var [16 x i32] %1
    br %init
init:
    %clk.prb = prb i1$ %clk
    wait %check, %clk
check:
    %2 = prb [16 x i32]$ %mem
    st [16 x i32]* %mem.shadow, %2
    %clk.prb1 = prb i1$ %clk
    %3 = const i1 0
    %4 = eq i1 %clk.prb, %3
    %5 = neq i1 %clk.prb1, %3
    %posedge = and i1 %4, %5
    br %posedge, %init, %event
event:
    %wr_en1.prb = prb i1$ %wr_en1
    %6 = neq i1 %wr_en1.prb, %3
    %7 = const time 0s 1d
    %8 = const i32 0
    %9 = [16 x i32 %8]
    %wr_data.prb = prb i16$ %wr_data
    br %6, %if_false, %if_true
if_true:
    %wr_addr1.prb = prb i4$ %wr_addr1
    %10 = [16 x i32 %8]
    %11 = sig [16 x i32] %10
    %12 = shr [16 x i32]$ %mem, [16 x i32]$ %11, i4 %wr_addr1.prb
    %13 = extf i32$, [16 x i32]$ %12, 0
    %14 = exts i16$, i32$ %13, 0, 16
    drv i16$ %14, %wr_data.prb, %7
    br %if_exit
if_false:
    %wr_en2.prb = prb i1$ %wr_en2
    %15 = neq i1 %wr_en2.prb, %3
    br %15, %if_false1, %if_true1
if_exit:
    %mem.shadow.ld = ld [16 x i32]* %mem.shadow
    %rd_addr.prb = prb i4$ %rd_addr
    %16 = shr [16 x i32] %mem.shadow.ld, [16 x i32] %9, i4 %rd_addr.prb
    %17 = extf i32, [16 x i32] %16, 0
    drv i32$ %rd_data, %17, %7
    br %0
if_true1:
    %wr_addr2.prb = prb i4$ %wr_addr2
    %18 = sig [16 x i32] %9
    %19 = shr [16 x i32]$ %mem, [16 x i32]$ %18, i4 %wr_addr2.prb
    %20 = extf i32$, [16 x i32]$ %19, 0
    %21 = const i4 8
    %22 = sig i32 %8
    %23 = shr i32$ %20, i32$ %22, i4 %21
    %24 = exts i16$, i32$ %23, 0, 16
    drv i16$ %24, %wr_data.prb, %7
    br %if_exit
if_false1:
    %wr_en3.prb = prb i1$ %wr_en3
    %25 = neq i1 %wr_en3.prb, %3
    br %25, %if_exit, %if_true2
if_true2:
    %wr_addr3.prb = prb i4$ %wr_addr3
    %26 = sig [16 x i32] %9
    %27 = shr [16 x i32]$ %mem, [16 x i32]$ %26, i4 %wr_addr3.prb
    %28 = extf i32$, [16 x i32]$ %27, 0
    %29 = const i5 16
    %30 = sig i32 %8
    %31 = shr i32$ %28, i32$ %30, i5 %29
    %32 = exts i16$, i32$ %31, 0, 16
    drv i16$ %32, %wr_data.prb, %7
    br %if_exit
}

entity @test (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data) {
    %0 = const i32 0
    %1 = [i32 %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0, %0]
    %mem = sig [16 x i32] %1
    inst %test.always.226.0 (i1$ %clk, i1$ %wr_en1, i1$ %wr_en2, i1$ %wr_en3, i4$ %wr_addr1, i4$ %wr_addr2, i4$ %wr_addr3, i16$ %wr_data, i4$ %rd_addr) -&gt; (i32$ %rd_data, [16 x i32]$ %mem)
}

</pre>
</body>