## Architettura della Memoria
**Architettura**:
- ![[Pasted image 20240126181606.png]]
Un dispositivo di memoria, concettualmente, è costituito da un *insieme di registri ad $n$ bit*, ognuno dei quali rappresenta una **locazione** (o **cella**) **di memoria**:
- la selezione di quest'ultima avviene attraverso un insieme di $k$ linee le cui combinazioni binarie permettono di *indirizzare $2^k$ celle* ($[0, 2^{k-1}]$)
### Composizione
- $A_0,$ ...$,A_{k-1}$ sono le **address lines** (indirizzi) ciascuna delle quali indica la cella alla quale si vuole accedere (*sequenzialmente* e una cella per volta)
- $RD$ e $WR$ sono le **control lines** (lettura e scrittura)
- $D_0,$ ...$,D_{n-1}$ sono le **data lines** e sono *bidirezionali* (input e output)
### Funzionamento (RD e WR)
- $RD$:
	- ![[Pasted image 20240126181818.png]]
		- $A_i$ specificano la cella di memoria da leggere
		- **Address Decoder** "seleziona" il circuito relativo alla cella di memoria
		- $RD$ viene attivato
		- **Data Interface** "*emette*" sulle linee dati il contenuto della cella indirizzata
- $WR$
	- ![[Pasted image 20240126181830.png]]
		- $A_i$ specificano la cella di memoria da leggere
		- **Address Decoder** "seleziona" il circuito relativo alla cella di memoria
		- $WR$ viene attivato
		- **Data Interface** "*copia*" sulle linee dati il contenuto della cella indirizzata
### Organizzazione
La memoria è *organizzata in BYTE* dunque ogni cella di memoria consente di memorizzare fino ad un massimo di 8 bit. 
Se l'address bus ha $k$ linee di indirizzi, la memoria avrà $2^k$ byte.