720 0.0 0.4 0:14.55
720 0.0 0.4 0:14.58
720 0.0 0.4 0:14.62
720 5.6 0.4 0:14.64
720 0.0 0.4 0:14.67
720 0.0 0.4 0:14.67
720 0.0 0.4 0:14.67
720 0.0 0.4 0:14.67
720 0.0 0.4 0:14.67
720 0.0 0.4 0:14.69
720 0.0 0.4 0:14.71
720 0.0 0.4 0:14.74
720 0.0 0.4 0:14.76
21720 11.1 0.2 0:00.07
720 5.3 0.4 0:14.82
720 0.0 0.4 0:14.84
720 0.0 0.4 0:14.87
720 5.6 0.4 0:14.91
720 0.0 0.4 0:14.93
KiB 1535720 avail Mem
720 5.3 0.4 0:14.99
720 5.0 0.4 0:15.02
720 0.0 0.4 0:15.04
720 5.6 0.4 0:15.08
720 10.5 0.4 0:15.12
720 0.0 0.4 0:15.14
720 5.6 0.4 0:15.17
720 0.0 0.4 0:15.19
720 5.3 0.4 0:15.22
720 0.0 0.4 0:15.24
720 5.6 0.4 0:15.27
720 5.6 0.4 0:15.30
720 5.3 0.4 0:15.33
720 5.3 0.4 0:15.36
720 5.6 0.4 0:15.39
720 0.0 0.4 0:15.41
KiB used, 275564 buff/cache
22720 16.7 0.2 0:00.05
720 5.3 0.4 0:15.51
720 5.3 0.4 0:15.54
720 5.6 0.4 0:15.56
720 5.6 0.4 0:15.59
720 5.6 0.4 0:15.62
KiB used, 275720 buff/cache
720 0.0 0.4 0:15.67
720 5.6 0.4 0:15.70
720 0.0 0.4 0:15.72
720 0.0 0.4 0:15.75
720 5.3 0.4 0:15.78
KiB 1533720 avail Mem
720 10.5 0.4 0:15.84
720 0.0 0.4 0:15.86
720 0.0 0.4 0:15.89
720 0.0 0.4 0:15.93
720 0.0 0.4 0:15.95
720 0.0 0.4 0:15.97
720 5.6 0.4 0:16.01
720 5.0 0.4 0:16.04
720 11.1 0.4 0:16.08
720 5.6 0.4 0:16.10
720 5.6 0.4 0:16.13
720 0.0 0.4 0:16.15
720 0.0 0.4 0:16.18
720 5.0 0.4 0:16.22
720 0.0 0.4 0:16.24
720 0.0 0.4 0:16.27
720 5.6 0.4 0:16.31
720 10.5 0.4 0:16.35
720 5.6 0.4 0:16.38
720 0.0 0.4 0:16.41
720 0.0 0.4 0:16.44
720 5.6 0.4 0:16.47
720 0.0 0.4 0:16.50
720 5.6 0.4 0:16.53
720 5.6 0.4 0:16.56
720 0.0 0.4 0:16.58
720 5.6 0.4 0:16.62
720 0.0 0.4 0:16.64
720 0.0 0.4 0:16.67
720 0.0 0.4 0:16.70
720 0.0 0.4 0:16.73
720 0.0 0.4 0:16.75
720 0.0 0.4 0:16.78
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
720 0.0 0.4 0:16.79
