TimeQuest Timing Analyzer report for mp0
Mon Aug 31 23:22:41 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ; < 0.1%      ;
;     Processors 4-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Mon Aug 31 23:22:40 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.49 MHz ; 133.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.509 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.300 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.505 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.505 ; 3.264 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.170 ; 2.968 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.192 ; 2.999 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.131 ; 2.897 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.054 ; 2.884 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.260 ; 3.054 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.165 ; 3.025 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.179 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.109 ; 2.969 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.230 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.276 ; 3.158 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.366 ; 3.153 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.503 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.383 ; 3.169 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.325 ; 3.117 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.476 ; 3.279 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.440 ; 3.207 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.503 ; -2.310 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.930 ; -2.669 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.611 ; -2.387 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.633 ; -2.418 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.594 ; -2.356 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.503 ; -2.310 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.697 ; -2.469 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.606 ; -2.441 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.618 ; -2.463 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.552 ; -2.386 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.686 ; -2.494 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.712 ; -2.567 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.797 ; -2.562 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.929 ; -2.710 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.833 ; -2.614 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.758 ; -2.528 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.903 ; -2.684 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.603 ; -2.359 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.786 ; 6.719 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.073 ; 6.038 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.786 ; 6.719 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.295 ; 6.268 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.432 ; 6.289 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.629 ; 6.528 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.510 ; 6.446 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.628 ; 6.550 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.299 ; 6.242 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.483 ; 6.392 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.456 ; 6.385 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.532 ; 6.445 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.348 ; 6.287 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.128 ; 6.058 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.318 ; 6.295 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.635 ; 6.588 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.104 ; 6.078 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.704 ; 6.768 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.471 ; 7.297 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.179 ; 6.086 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.471 ; 7.297 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.907 ; 6.845 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.643 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.576 ; 6.532 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.710 ; 6.665 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.483 ; 6.448 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.947 ; 6.883 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.331 ; 6.191 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.676 ; 6.587 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.481 ; 6.443 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.349 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.133 ; 6.107 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.282 ; 6.249 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.388 ; 6.226 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.677 ; 6.642 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.009 ; 5.975 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.771 ; 5.734 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.771 ; 5.734 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.467 ; 6.400 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.002 ; 5.973 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.111 ; 5.972 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.318 ; 6.219 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.185 ; 6.122 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.316 ; 6.240 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.984 ; 5.928 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.177 ; 6.088 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.135 ; 6.065 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.228 ; 6.143 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.032 ; 5.971 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.823 ; 5.754 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.004 ; 5.979 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.304 ; 6.257 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.799 ; 5.771 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.254 ; 6.293 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.828 ; 5.780 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.871 ; 5.780 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.118 ; 6.951 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.582 ; 6.521 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.331 ; 6.273 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.267 ; 6.223 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.394 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.180 ; 6.144 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.619 ; 6.555 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.015 ; 5.879 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.342 ; 6.255 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.159 ; 6.120 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.031 ; 5.894 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.828 ; 5.800 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.989 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.070 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.363 ; 6.327 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.706 ; 5.674 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.47 MHz ; 140.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.881 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.276 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.257 ; 3.085 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.257 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.934 ; 2.765 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.959 ; 2.777 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.921 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.824 ; 2.685 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.024 ; 2.852 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.923 ; 2.797 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.942 ; 2.804 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.871 ; 2.744 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.998 ; 2.813 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.027 ; 2.901 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.128 ; 2.941 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.245 ; 3.085 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.147 ; 2.946 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.089 ; 2.906 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.232 ; 3.064 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.193 ; 2.968 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.353 ; -2.188 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.762 ; -2.533 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.455 ; -2.261 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.480 ; -2.273 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.460 ; -2.257 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.353 ; -2.188 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.540 ; -2.343 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.446 ; -2.294 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.462 ; -2.298 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.395 ; -2.241 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.532 ; -2.339 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.544 ; -2.392 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.639 ; -2.429 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.754 ; -2.568 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.675 ; -2.467 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.602 ; -2.395 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.741 ; -2.548 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.451 ; -2.223 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.422 ; 6.380 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.733 ; 5.690 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.422 ; 6.380 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.937 ; 5.897 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.077 ; 5.952 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.277 ; 6.199 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.129 ; 6.059 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.276 ; 6.204 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.937 ; 5.889 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.156 ; 6.069 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.094 ; 6.014 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.190 ; 6.126 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.990 ; 5.933 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.804 ; 5.738 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.959 ; 5.924 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.260 ; 6.212 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.760 ; 5.712 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.337 ; 6.400 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.099 ; 6.946 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.830 ; 5.773 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.099 ; 6.946 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.540 ; 6.494 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.286 ; 6.252 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.247 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.368 ; 6.341 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.116 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.596 ; 6.542 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.993 ; 5.873 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.292 ; 6.179 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.123 ; 6.064 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.987 ; 5.856 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.802 ; 5.779 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.941 ; 5.919 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.037 ; 5.895 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.324 ; 6.311 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.678 ; 5.646 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.457 ; 5.416 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.457 ; 5.416 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.130 ; 6.091 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.670 ; 5.632 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.783 ; 5.665 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.993 ; 5.920 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.832 ; 5.766 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.992 ; 5.924 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.651 ; 5.604 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.876 ; 5.794 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.801 ; 5.725 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.913 ; 5.853 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.701 ; 5.647 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.525 ; 5.462 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.673 ; 5.639 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.957 ; 5.912 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.482 ; 5.436 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.922 ; 5.962 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.523 ; 5.494 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.548 ; 5.494 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.773 ; 6.628 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.242 ; 6.199 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.000 ; 5.968 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.964 ; 5.930 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.078 ; 6.053 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.842 ; 5.773 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.295 ; 6.244 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.704 ; 5.590 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.986 ; 5.879 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.828 ; 5.773 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.697 ; 5.573 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.523 ; 5.501 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.673 ; 5.653 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.745 ; 5.610 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.037 ; 6.025 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.404 ; 5.375 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.657 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.260 ; 2.234 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.260 ; 2.219 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.001 ; 1.983 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.017 ; 1.998 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.059 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.936 ; 1.924 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.078 ; 2.075 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.008 ; 2.010 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.007 ; 2.028 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.945 ; 1.951 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.060 ; 2.045 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.069 ; 2.095 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.154 ; 2.126 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.237 ; 2.230 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.173 ; 2.151 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.122 ; 2.094 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.257 ; 2.234 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.148 ; 2.118 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.617 ; -1.592 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.923 ; -1.872 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.677 ; -1.646 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.692 ; -1.661 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.745 ; -1.712 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.617 ; -1.592 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.750 ; -1.733 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.683 ; -1.672 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.682 ; -1.689 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.623 ; -1.615 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.745 ; -1.729 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.742 ; -1.753 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.823 ; -1.783 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.903 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.853 ; -1.832 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.791 ; -1.751 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.922 ; -1.886 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.680 ; -1.643 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.772 ; 4.825 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.164 ; 4.191 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.772 ; 4.825 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.385 ; 4.423 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.489 ; 4.442 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.651 ; 4.683 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.509 ; 4.536 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.660 ; 4.700 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.365 ; 4.354 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.543 ; 4.573 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.464 ; 4.489 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.557 ; 4.626 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.417 ; 4.408 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.249 ; 4.242 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.368 ; 4.404 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.637 ; 4.670 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.222 ; 4.232 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.734 ; 4.731 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.276 ; 5.323 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.315 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.276 ; 5.323 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.858 ; 4.926 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.664 ; 4.712 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.644 ; 4.699 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.723 ; 4.785 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.454 ; 4.497 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.884 ; 4.950 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.428 ; 4.389 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.603 ; 4.602 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.463 ; 4.488 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.407 ; 4.352 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.256 ; 4.254 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.387 ; 4.391 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.450 ; 4.386 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.701 ; 4.768 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.181 ; 4.162 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.956 ; 3.981 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.956 ; 3.981 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.552 ; 4.602 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.185 ; 4.220 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.267 ; 4.220 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.437 ; 4.466 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.286 ; 4.310 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.446 ; 4.483 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.149 ; 4.137 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.333 ; 4.360 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.243 ; 4.266 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.348 ; 4.414 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.199 ; 4.189 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.038 ; 4.030 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.151 ; 4.185 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.408 ; 4.439 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.012 ; 4.020 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.427 ; 4.416 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.044 ; 4.042 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.101 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.032 ; 5.076 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.635 ; 4.698 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.449 ; 4.494 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.430 ; 4.482 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.506 ; 4.563 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.250 ; 4.290 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.659 ; 4.720 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.210 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.376 ; 4.373 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.243 ; 4.266 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.189 ; 4.136 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.044 ; 4.042 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.187 ; 4.190 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.230 ; 4.169 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.485 ; 4.547 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.972 ; 3.955 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.509 ; 0.180 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 2.509 ; 0.180 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.505 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.505 ; 3.264 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.170 ; 2.968 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.192 ; 2.999 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.131 ; 2.897 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.054 ; 2.884 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.260 ; 3.054 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.165 ; 3.025 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.179 ; 3.050 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.109 ; 2.969 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.230 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.276 ; 3.158 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.366 ; 3.153 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.503 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.383 ; 3.169 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.325 ; 3.117 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.476 ; 3.279 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.440 ; 3.207 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.617 ; -1.592 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.923 ; -1.872 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.677 ; -1.646 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.692 ; -1.661 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.745 ; -1.712 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.617 ; -1.592 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.750 ; -1.733 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.683 ; -1.672 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.682 ; -1.689 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.623 ; -1.615 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.745 ; -1.729 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.742 ; -1.753 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.823 ; -1.783 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.903 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.853 ; -1.832 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.791 ; -1.751 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.922 ; -1.886 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.680 ; -1.643 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.786 ; 6.719 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.073 ; 6.038 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.786 ; 6.719 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.295 ; 6.268 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.432 ; 6.289 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.629 ; 6.528 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.510 ; 6.446 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.628 ; 6.550 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.299 ; 6.242 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.483 ; 6.392 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.456 ; 6.385 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.532 ; 6.445 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.348 ; 6.287 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.128 ; 6.058 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.318 ; 6.295 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.635 ; 6.588 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.104 ; 6.078 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.704 ; 6.768 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.471 ; 7.297 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.179 ; 6.086 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.471 ; 7.297 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.907 ; 6.845 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.643 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.576 ; 6.532 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.710 ; 6.665 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.483 ; 6.448 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.947 ; 6.883 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.331 ; 6.191 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.676 ; 6.587 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.481 ; 6.443 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.349 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.133 ; 6.107 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.282 ; 6.249 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.388 ; 6.226 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.677 ; 6.642 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.009 ; 5.975 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.956 ; 3.981 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.956 ; 3.981 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.552 ; 4.602 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.185 ; 4.220 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.267 ; 4.220 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.437 ; 4.466 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.286 ; 4.310 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.446 ; 4.483 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.149 ; 4.137 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.333 ; 4.360 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.243 ; 4.266 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.348 ; 4.414 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.199 ; 4.189 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.038 ; 4.030 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.151 ; 4.185 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.408 ; 4.439 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.012 ; 4.020 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.427 ; 4.416 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.044 ; 4.042 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.101 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.032 ; 5.076 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.635 ; 4.698 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.449 ; 4.494 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.430 ; 4.482 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.506 ; 4.563 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.250 ; 4.290 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.659 ; 4.720 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.210 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.376 ; 4.373 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.243 ; 4.266 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.189 ; 4.136 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.044 ; 4.042 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.187 ; 4.190 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.230 ; 4.169 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.485 ; 4.547 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.972 ; 3.955 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73216    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73216    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Mon Aug 31 23:22:37 2015
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.509               0.000 clk 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (332146): Worst-case setup slack is 2.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.881               0.000 clk 
Info (332146): Worst-case hold slack is 0.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.276               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.657
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.657               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Mon Aug 31 23:22:41 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


