Classic Timing Analyzer report for main
Mon Jun 03 19:01:53 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+---------------------------------+----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                            ; To                                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+---------------------------------+----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.028 ns                                       ; game_state[1]                   ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.811 ns                                       ; pipe_generator:u1|pipe_pos[5]   ; pipe_pos[5]                                  ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.728 ns                                      ; game_state[0]                   ; pipe_generator:u1|pipe_pos[15]               ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1] ; pipe_generator:u1|pipes[8]                   ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                 ;                                              ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+---------------------------------+----------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------+-----------------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                          ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[8]                    ; clk        ; clk      ; None                        ; None                      ; 1.751 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[14]                   ; clk        ; clk      ; None                        ; None                      ; 1.675 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[6]                    ; clk        ; clk      ; None                        ; None                      ; 1.662 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[10]                   ; clk        ; clk      ; None                        ; None                      ; 1.660 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[12]                   ; clk        ; clk      ; None                        ; None                      ; 1.660 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.651 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[4]                    ; clk        ; clk      ; None                        ; None                      ; 1.651 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[8]                    ; clk        ; clk      ; None                        ; None                      ; 1.630 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[13]                   ; clk        ; clk      ; None                        ; None                      ; 1.596 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[5]                    ; clk        ; clk      ; None                        ; None                      ; 1.595 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[10]                   ; clk        ; clk      ; None                        ; None                      ; 1.595 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[12]                   ; clk        ; clk      ; None                        ; None                      ; 1.590 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[13]                   ; clk        ; clk      ; None                        ; None                      ; 1.587 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[4]                    ; clk        ; clk      ; None                        ; None                      ; 1.580 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[9]                    ; clk        ; clk      ; None                        ; None                      ; 1.580 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[9]                    ; clk        ; clk      ; None                        ; None                      ; 1.576 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.574 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[6]                    ; clk        ; clk      ; None                        ; None                      ; 1.573 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[7]                    ; clk        ; clk      ; None                        ; None                      ; 1.570 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.567 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.565 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[14]                   ; clk        ; clk      ; None                        ; None                      ; 1.565 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.567 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.567 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.567 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.567 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[6]                    ; clk        ; clk      ; None                        ; None                      ; 1.556 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[5]                    ; clk        ; clk      ; None                        ; None                      ; 1.553 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[10]                   ; clk        ; clk      ; None                        ; None                      ; 1.553 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.543 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.526 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[8]                    ; clk        ; clk      ; None                        ; None                      ; 1.498 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[14]                   ; clk        ; clk      ; None                        ; None                      ; 1.493 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.498 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.498 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.498 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.498 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.492 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.492 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.492 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.492 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[12]                   ; clk        ; clk      ; None                        ; None                      ; 1.475 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[3]                    ; clk        ; clk      ; None                        ; None                      ; 1.474 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[15]                   ; clk        ; clk      ; None                        ; None                      ; 1.472 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[4]                    ; clk        ; clk      ; None                        ; None                      ; 1.470 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[6]                    ; clk        ; clk      ; None                        ; None                      ; 1.391 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[10]                   ; clk        ; clk      ; None                        ; None                      ; 1.391 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[5]                    ; clk        ; clk      ; None                        ; None                      ; 1.390 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[7]                    ; clk        ; clk      ; None                        ; None                      ; 1.388 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[12]                   ; clk        ; clk      ; None                        ; None                      ; 1.388 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[3]                    ; clk        ; clk      ; None                        ; None                      ; 1.386 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.384 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.384 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[9]                    ; clk        ; clk      ; None                        ; None                      ; 1.383 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[15]                   ; clk        ; clk      ; None                        ; None                      ; 1.362 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[4]                    ; clk        ; clk      ; None                        ; None                      ; 1.360 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[13]                   ; clk        ; clk      ; None                        ; None                      ; 1.340 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[8]                    ; clk        ; clk      ; None                        ; None                      ; 1.324 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[3]                   ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.331 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[3]                   ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.331 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[3]                   ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.331 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[3]                   ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.331 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[11]                   ; clk        ; clk      ; None                        ; None                      ; 1.319 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[14]                   ; clk        ; clk      ; None                        ; None                      ; 1.308 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_gap_y[0]               ; clk        ; clk      ; None                        ; None                      ; 1.236 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_gap_y[1]               ; clk        ; clk      ; None                        ; None                      ; 1.236 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_gap_y[2]               ; clk        ; clk      ; None                        ; None                      ; 1.236 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_gap_y[3]               ; clk        ; clk      ; None                        ; None                      ; 1.236 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[11]                   ; clk        ; clk      ; None                        ; None                      ; 1.144 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[1]               ; pipe_generator:u1|pipes[0]                    ; clk        ; clk      ; None                        ; None                      ; 1.112 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_x[3]                   ; clk        ; clk      ; None                        ; None                      ; 1.046 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[2]               ; pipe_generator:u1|pipes[0]                    ; clk        ; clk      ; None                        ; None                      ; 0.999 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[3]               ; pipe_generator:u1|pipes[0]                    ; clk        ; clk      ; None                        ; None                      ; 0.984 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_gap_y[0]               ; pipe_generator:u1|pipes[0]                    ; clk        ; clk      ; None                        ; None                      ; 0.922 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[2]                    ; pipe_generator:u1|pipe_pos[2]                 ; clk        ; clk      ; None                        ; None                      ; 0.915 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; clk        ; clk      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_x[3]                   ; clk        ; clk      ; None                        ; None                      ; 0.861 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_x[2]                   ; clk        ; clk      ; None                        ; None                      ; 0.860 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; clk        ; clk      ; None                        ; None                      ; 0.775 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; clk        ; clk      ; None                        ; None                      ; 0.766 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[5]                    ; pipe_generator:u1|pipe_pos[5]                 ; clk        ; clk      ; None                        ; None                      ; 0.749 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_x[3]                   ; clk        ; clk      ; None                        ; None                      ; 0.733 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; clk        ; clk      ; None                        ; None                      ; 0.725 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[4]                    ; pipe_generator:u1|pipe_pos[4]                 ; clk        ; clk      ; None                        ; None                      ; 0.709 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[12]                   ; pipe_generator:u1|pipe_pos[12]                ; clk        ; clk      ; None                        ; None                      ; 0.708 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[3]                    ; pipe_generator:u1|pipe_pos[3]                 ; clk        ; clk      ; None                        ; None                      ; 0.705 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[14]                   ; pipe_generator:u1|pipe_pos[14]                ; clk        ; clk      ; None                        ; None                      ; 0.704 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk        ; clk      ; None                        ; None                      ; 0.686 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[7]                    ; pipe_generator:u1|pipe_pos[7]                 ; clk        ; clk      ; None                        ; None                      ; 0.681 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[13]                   ; pipe_generator:u1|pipe_pos[13]                ; clk        ; clk      ; None                        ; None                      ; 0.674 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[10]                   ; pipe_generator:u1|pipe_pos[10]                ; clk        ; clk      ; None                        ; None                      ; 0.669 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[15]                   ; pipe_generator:u1|pipe_pos[15]                ; clk        ; clk      ; None                        ; None                      ; 0.668 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; clk        ; clk      ; None                        ; None                      ; 0.665 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[6]                    ; pipe_generator:u1|pipe_pos[6]                 ; clk        ; clk      ; None                        ; None                      ; 0.660 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[8]                    ; pipe_generator:u1|pipe_pos[8]                 ; clk        ; clk      ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[9]                    ; pipe_generator:u1|pipe_pos[9]                 ; clk        ; clk      ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_x[1]                   ; clk        ; clk      ; None                        ; None                      ; 0.639 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk        ; clk      ; None                        ; None                      ; 0.622 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[11]                   ; pipe_generator:u1|pipe_pos[11]                ; clk        ; clk      ; None                        ; None                      ; 0.621 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; clk        ; clk      ; None                        ; None                      ; 0.611 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; clk        ; clk      ; None                        ; None                      ; 0.522 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; clk        ; clk      ; None                        ; None                      ; 0.520 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; clk        ; clk      ; None                        ; None                      ; 0.519 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; clk        ; clk      ; None                        ; None                      ; 0.519 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; clk        ; clk      ; None                        ; None                      ; 0.519 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; clk        ; clk      ; None                        ; None                      ; 0.516 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_x[2]                   ; clk        ; clk      ; None                        ; None                      ; 0.515 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; clk        ; clk      ; None                        ; None                      ; 0.509 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[1]                   ; pipe_generator:u1|pipe_x[1]                   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[0]                   ; pipe_generator:u1|pipe_x[0]                   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[3]                   ; pipe_generator:u1|pipe_x[3]                   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipe_x[2]                   ; pipe_generator:u1|pipe_x[2]                   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; clk        ; clk      ; None                        ; None                      ; 0.425 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; clk        ; clk      ; None                        ; None                      ; 0.414 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk        ; clk      ; None                        ; None                      ; 0.413 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[1]                    ; pipe_generator:u1|pipe_pos[1]                 ; clk        ; clk      ; None                        ; None                      ; 0.411 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pipe_generator:u1|pipes[0]                    ; pipe_generator:u1|pipe_pos[0]                 ; clk        ; clk      ; None                        ; None                      ; 0.404 ns                ;
+-------+------------------------------------------------+-----------------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                          ;
+-------+--------------+------------+---------------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To                                            ; To Clock ;
+-------+--------------+------------+---------------+-----------------------------------------------+----------+
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|pipe_x[1]                   ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|pipe_x[0]                   ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|pipe_x[3]                   ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|pipe_x[2]                   ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; clk      ;
; N/A   ; None         ; 5.028 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|pipe_x[1]                   ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|pipe_x[0]                   ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|pipe_x[3]                   ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|pipe_x[2]                   ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; clk      ;
; N/A   ; None         ; 4.992 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[0]                 ; clk      ;
; N/A   ; None         ; 4.833 ns   ; game_state[1] ; pipe_generator:u1|pipes[0]                    ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[0]                 ; clk      ;
; N/A   ; None         ; 4.797 ns   ; game_state[0] ; pipe_generator:u1|pipes[0]                    ; clk      ;
; N/A   ; None         ; 4.481 ns   ; game_state[0] ; pipe_generator:u1|pipe_gap_y[0]               ; clk      ;
; N/A   ; None         ; 4.481 ns   ; game_state[0] ; pipe_generator:u1|pipe_gap_y[1]               ; clk      ;
; N/A   ; None         ; 4.481 ns   ; game_state[0] ; pipe_generator:u1|pipe_gap_y[2]               ; clk      ;
; N/A   ; None         ; 4.481 ns   ; game_state[0] ; pipe_generator:u1|pipe_gap_y[3]               ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[1]                 ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[1]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[2]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[3]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[4]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[5]                 ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[5]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[6]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[7]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[8]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[9]                    ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[10]                   ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[12]                   ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[13]                   ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[14]                   ; clk      ;
; N/A   ; None         ; 4.259 ns   ; game_state[1] ; pipe_generator:u1|pipes[15]                   ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[1]                 ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[1]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[2]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[3]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[4]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[5]                 ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[5]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[6]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[7]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[8]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[9]                    ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[10]                   ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[12]                   ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[13]                   ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[14]                   ; clk      ;
; N/A   ; None         ; 4.223 ns   ; game_state[0] ; pipe_generator:u1|pipes[15]                   ; clk      ;
; N/A   ; None         ; 4.116 ns   ; game_state[1] ; pipe_generator:u1|pipe_gap_y[0]               ; clk      ;
; N/A   ; None         ; 4.116 ns   ; game_state[1] ; pipe_generator:u1|pipe_gap_y[1]               ; clk      ;
; N/A   ; None         ; 4.116 ns   ; game_state[1] ; pipe_generator:u1|pipe_gap_y[2]               ; clk      ;
; N/A   ; None         ; 4.116 ns   ; game_state[1] ; pipe_generator:u1|pipe_gap_y[3]               ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[2]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[3]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[4]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[6]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[7]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[8]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[9]                 ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[10]                ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[11]                ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipes[11]                   ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[12]                ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[13]                ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[14]                ; clk      ;
; N/A   ; None         ; 4.003 ns   ; game_state[1] ; pipe_generator:u1|pipe_pos[15]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[2]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[3]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[4]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[6]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[7]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[8]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[9]                 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[10]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[11]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipes[11]                   ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[12]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[13]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[14]                ; clk      ;
; N/A   ; None         ; 3.967 ns   ; game_state[0] ; pipe_generator:u1|pipe_pos[15]                ; clk      ;
+-------+--------------+------------+---------------+-----------------------------------------------+----------+


+------------------------------------------------------------------------------------------------+
; tco                                                                                            ;
+-------+--------------+------------+--------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                           ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------+--------------+------------+
; N/A   ; None         ; 6.811 ns   ; pipe_generator:u1|pipe_pos[5]  ; pipe_pos[5]  ; clk        ;
; N/A   ; None         ; 6.800 ns   ; pipe_generator:u1|pipe_pos[3]  ; pipe_pos[3]  ; clk        ;
; N/A   ; None         ; 6.291 ns   ; pipe_generator:u1|pipe_pos[12] ; pipe_pos[12] ; clk        ;
; N/A   ; None         ; 5.899 ns   ; pipe_generator:u1|pipe_pos[10] ; pipe_pos[10] ; clk        ;
; N/A   ; None         ; 5.755 ns   ; pipe_generator:u1|pipe_pos[0]  ; pipe_pos[0]  ; clk        ;
; N/A   ; None         ; 5.632 ns   ; pipe_generator:u1|pipe_pos[13] ; pipe_pos[13] ; clk        ;
; N/A   ; None         ; 5.632 ns   ; pipe_generator:u1|pipe_pos[6]  ; pipe_pos[6]  ; clk        ;
; N/A   ; None         ; 5.592 ns   ; pipe_generator:u1|pipe_pos[4]  ; pipe_pos[4]  ; clk        ;
; N/A   ; None         ; 5.580 ns   ; pipe_generator:u1|pipe_pos[1]  ; pipe_pos[1]  ; clk        ;
; N/A   ; None         ; 5.571 ns   ; pipe_generator:u1|pipe_pos[7]  ; pipe_pos[7]  ; clk        ;
; N/A   ; None         ; 5.545 ns   ; pipe_generator:u1|pipe_pos[15] ; pipe_pos[15] ; clk        ;
; N/A   ; None         ; 5.540 ns   ; pipe_generator:u1|pipe_pos[2]  ; pipe_pos[2]  ; clk        ;
; N/A   ; None         ; 5.525 ns   ; pipe_generator:u1|pipe_pos[9]  ; pipe_pos[9]  ; clk        ;
; N/A   ; None         ; 5.347 ns   ; pipe_generator:u1|pipe_pos[8]  ; pipe_pos[8]  ; clk        ;
; N/A   ; None         ; 5.344 ns   ; pipe_generator:u1|pipe_pos[11] ; pipe_pos[11] ; clk        ;
; N/A   ; None         ; 5.331 ns   ; pipe_generator:u1|pipe_pos[14] ; pipe_pos[14] ; clk        ;
+-------+--------------+------------+--------------------------------+--------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                 ;
+---------------+-------------+-----------+---------------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To                                            ; To Clock ;
+---------------+-------------+-----------+---------------+-----------------------------------------------+----------+
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[2]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[3]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[4]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[6]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[7]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[8]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[9]                 ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[10]                ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[11]                ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipes[11]                   ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[12]                ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[13]                ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[14]                ; clk      ;
; N/A           ; None        ; -3.728 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[15]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[2]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[3]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[4]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[6]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[7]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[8]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[9]                 ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[10]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[11]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipes[11]                   ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[12]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[13]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[14]                ; clk      ;
; N/A           ; None        ; -3.764 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[15]                ; clk      ;
; N/A           ; None        ; -3.877 ns ; game_state[1] ; pipe_generator:u1|pipe_gap_y[0]               ; clk      ;
; N/A           ; None        ; -3.877 ns ; game_state[1] ; pipe_generator:u1|pipe_gap_y[1]               ; clk      ;
; N/A           ; None        ; -3.877 ns ; game_state[1] ; pipe_generator:u1|pipe_gap_y[2]               ; clk      ;
; N/A           ; None        ; -3.877 ns ; game_state[1] ; pipe_generator:u1|pipe_gap_y[3]               ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[1]                 ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[1]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[2]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[3]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[4]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[5]                 ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[5]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[6]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[7]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[8]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[9]                    ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[10]                   ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[12]                   ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[13]                   ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[14]                   ; clk      ;
; N/A           ; None        ; -3.984 ns ; game_state[0] ; pipe_generator:u1|pipes[15]                   ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[1]                 ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[1]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[2]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[3]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[4]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[5]                 ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[5]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[6]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[7]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[8]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[9]                    ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[10]                   ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[12]                   ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[13]                   ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[14]                   ; clk      ;
; N/A           ; None        ; -4.020 ns ; game_state[1] ; pipe_generator:u1|pipes[15]                   ; clk      ;
; N/A           ; None        ; -4.242 ns ; game_state[0] ; pipe_generator:u1|pipe_gap_y[0]               ; clk      ;
; N/A           ; None        ; -4.242 ns ; game_state[0] ; pipe_generator:u1|pipe_gap_y[1]               ; clk      ;
; N/A           ; None        ; -4.242 ns ; game_state[0] ; pipe_generator:u1|pipe_gap_y[2]               ; clk      ;
; N/A           ; None        ; -4.242 ns ; game_state[0] ; pipe_generator:u1|pipe_gap_y[3]               ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|pipe_pos[0]                 ; clk      ;
; N/A           ; None        ; -4.558 ns ; game_state[0] ; pipe_generator:u1|pipes[0]                    ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|feedback     ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[15] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[14] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[12] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[13] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[11] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[10] ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[9]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[8]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[7]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[6]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[5]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[4]  ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|pipe_pos[0]                 ; clk      ;
; N/A           ; None        ; -4.594 ns ; game_state[1] ; pipe_generator:u1|pipes[0]                    ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|pipe_x[1]                   ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|pipe_x[0]                   ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|pipe_x[3]                   ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|pipe_x[2]                   ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; clk      ;
; N/A           ; None        ; -4.753 ns ; game_state[0] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]  ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|pipe_x[1]                   ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|pipe_x[0]                   ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|pipe_x[3]                   ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|pipe_x[2]                   ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[3]  ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[2]  ; clk      ;
; N/A           ; None        ; -4.789 ns ; game_state[1] ; pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[1]  ; clk      ;
+---------------+-------------+-----------+---------------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jun 03 19:01:53 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off main -c main --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 500.0 MHz between source register "pipe_generator:u1|pipe_gap_y[1]" and destination register "pipe_generator:u1|pipes[8]"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.751 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y13_N3; Fanout = 12; REG Node = 'pipe_generator:u1|pipe_gap_y[1]'
            Info: 2: + IC(1.230 ns) + CELL(0.366 ns) = 1.596 ns; Loc. = LCCOMB_X37_Y6_N16; Fanout = 1; COMB Node = 'pipe_generator:u1|pipes~9'
            Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 1.751 ns; Loc. = LCFF_X37_Y6_N17; Fanout = 1; REG Node = 'pipe_generator:u1|pipes[8]'
            Info: Total cell delay = 0.521 ns ( 29.75 % )
            Info: Total interconnect delay = 1.230 ns ( 70.25 % )
        Info: - Smallest clock skew is -0.009 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.485 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 57; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.670 ns) + CELL(0.618 ns) = 2.485 ns; Loc. = LCFF_X37_Y6_N17; Fanout = 1; REG Node = 'pipe_generator:u1|pipes[8]'
                Info: Total cell delay = 1.472 ns ( 59.24 % )
                Info: Total interconnect delay = 1.013 ns ( 40.76 % )
            Info: - Longest clock path from clock "clk" to source register is 2.494 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 57; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X34_Y13_N3; Fanout = 12; REG Node = 'pipe_generator:u1|pipe_gap_y[1]'
                Info: Total cell delay = 1.472 ns ( 59.02 % )
                Info: Total interconnect delay = 1.022 ns ( 40.98 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]" (data pin = "game_state[1]", clock pin = "clk") is 5.028 ns
    Info: + Longest pin to register delay is 7.432 ns
        Info: 1: + IC(0.000 ns) + CELL(0.837 ns) = 0.837 ns; Loc. = PIN_D6; Fanout = 2; PIN Node = 'game_state[1]'
        Info: 2: + IC(4.437 ns) + CELL(0.154 ns) = 5.428 ns; Loc. = LCCOMB_X35_Y6_N30; Fanout = 53; COMB Node = 'pipe_generator:u1|Equal0~0'
        Info: 3: + IC(1.258 ns) + CELL(0.746 ns) = 7.432 ns; Loc. = LCFF_X34_Y13_N15; Fanout = 4; REG Node = 'pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]'
        Info: Total cell delay = 1.737 ns ( 23.37 % )
        Info: Total interconnect delay = 5.695 ns ( 76.63 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.494 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 57; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X34_Y13_N15; Fanout = 4; REG Node = 'pipe_generator:u1|lfsr:lfsr_inst|lfsr_reg[0]'
        Info: Total cell delay = 1.472 ns ( 59.02 % )
        Info: Total interconnect delay = 1.022 ns ( 40.98 % )
Info: tco from clock "clk" to destination pin "pipe_pos[5]" through register "pipe_generator:u1|pipe_pos[5]" is 6.811 ns
    Info: + Longest clock path from clock "clk" to source register is 2.485 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 57; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.670 ns) + CELL(0.618 ns) = 2.485 ns; Loc. = LCFF_X37_Y6_N21; Fanout = 1; REG Node = 'pipe_generator:u1|pipe_pos[5]'
        Info: Total cell delay = 1.472 ns ( 59.24 % )
        Info: Total interconnect delay = 1.013 ns ( 40.76 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.232 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X37_Y6_N21; Fanout = 1; REG Node = 'pipe_generator:u1|pipe_pos[5]'
        Info: 2: + IC(2.280 ns) + CELL(1.952 ns) = 4.232 ns; Loc. = PIN_D8; Fanout = 0; PIN Node = 'pipe_pos[5]'
        Info: Total cell delay = 1.952 ns ( 46.12 % )
        Info: Total interconnect delay = 2.280 ns ( 53.88 % )
Info: th for register "pipe_generator:u1|pipe_pos[2]" (data pin = "game_state[0]", clock pin = "clk") is -3.728 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.483 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 57; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X35_Y6_N19; Fanout = 1; REG Node = 'pipe_generator:u1|pipe_pos[2]'
        Info: Total cell delay = 1.472 ns ( 59.28 % )
        Info: Total interconnect delay = 1.011 ns ( 40.72 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 6.360 ns
        Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_F8; Fanout = 2; PIN Node = 'game_state[0]'
        Info: 2: + IC(4.512 ns) + CELL(0.053 ns) = 5.392 ns; Loc. = LCCOMB_X35_Y6_N30; Fanout = 53; COMB Node = 'pipe_generator:u1|Equal0~0'
        Info: 3: + IC(0.222 ns) + CELL(0.746 ns) = 6.360 ns; Loc. = LCFF_X35_Y6_N19; Fanout = 1; REG Node = 'pipe_generator:u1|pipe_pos[2]'
        Info: Total cell delay = 1.626 ns ( 25.57 % )
        Info: Total interconnect delay = 4.734 ns ( 74.43 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 98 megabytes
    Info: Processing ended: Mon Jun 03 19:01:53 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


