<!DOCTYPE html>
<html>
<head>
    <title>Working Zone</title>
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <meta charset="UTF-8">
    <style>
        @import url("page.css");
        @import url("screen.css") screen;
    </style>
    <script src="toc.js"></script>
</head>
<body>
    <div id="cover">
        <h1 id="title">
            <span class="avoidwrap">Prova Finale</span>
            <span class="avoidwrap">Reti Logiche</span>
        </h1>
        <div id="title2" class="cond">
            Codifica <span class="avoidwrap">Working Zone</span> in VHDL
        </div>
        <div id="uni">Politecnico di Milano</div>
        <div id="aa">A.A. 2019-20</div>
        <div id="name">Giorgio Pristia</div>
    </div>
    <p id="abstract">
        L'obiettivo del progetto è di sviluppare un componente hardware in VHDL che implementi la codifica <em class="avoidwrap">Working Zone</em> degli indirizzi forniti. Il componente si interfaccia con una memoria da cui legge i dati in ingresso e in cui scrive il risultato della conversione.
    </p>
    <h1>Indice</h1>
    <div id="toc"></div>
    <div id="content">
    
        <div class="section">
        <h1>Funziona&#x200b;men&#x200b;to</h1>
        <p>La funzione del componente è di codificare un indirizzo letto da una memoria secondo la codifica Working Zone, e di srivere in memoria il risultato ottenuto.
        </p>
        <table class="interface">
        <tr><td class="mid" colspan="3">L'interfaccia del componente, da specifica, ha i seguenti ingressi</td></tr>
        <tr><td><code>i_clk</code></td><td></td>
            <td>segnale di clock</td></tr>
        <tr><td><code>i_rst</code></td><td></td>
            <td>segnale di reset sincrono, porta il componente nello stato iniziale</td></tr>
        <tr><td><code>i_start</code></td><td></td>
            <td>segnale di start, tenuto a 1 durante l'esecuzione</td></tr>
        <tr><td><code>i_data</code></td><td><code>[8]</code></td>
            <td>bus dati in lettura dalla memoria</td></tr>
        <tr><td class="mid" colspan="3">e le seguenti uscite</td></tr>
        <tr><td><code>o_done</code></td><td></td>
            <td>segnale di done, portato a 1 al completamento della codifica</td></tr>
        <tr><td><code>o_en</code></td><td></td>
            <td>segnale di enable della memoria</td></tr>
        <tr><td><code>o_we</code></td><td></td>
            <td>sengale di write enable della memoria</td></tr>
        <tr><td><code>o_address</code></td><td><code>[16]</code></td>
            <td>indirizzo della memoria</td></tr>
        <tr><td><code>o_data</code></td><td><code>[8]</code></td>
            <td>bus dati in scrittura in memoria</td></tr>
        </table>
        <p>Il componente avvia l'esecuzione quando <code>i_start</code> è portato a 1. Se il segnale è portato a 0 durante l'esecuzione, questa si interrompe per riprendere quando <code>i_start</code> è nuovamente alto. Al termine dell'esecuzione, il risultato è scritto in memoria e viene alzato <code>o_done</code>, mantenuto alto finché non si abbassa <code>i_start</code>. Quando <code>o_done</code> viene abbassato il componente è pronto per una nuova esecuzione.
        </p>
        </div>
        
        <div class="section">
        <h2>Codifica Working Zone</h2>
        <p>Data una lista di <em>Nwz</em> working zone di dimensione fissa <em>Dwz</em> e non sovrapposte, la codifica permette di rappresentare gli indirizzi appartenenti a una di queste come numero della working zone WZ_NUM e offset rispetto all'indirizzo base di quest'ultima WZ_OFFSET. Il risultato ha un bit aggiuntivo WZ_BIT rispetto all'indirizzo codificato, posto a 1 se l'indirizzo è in una working zone, altrimenti a 0.
        </p>
        <p>Se l'indirizzo da codificare ADDR appartiene a una working zone, il risultato è composto da WZ_BIT posto a 1, WZ_NUM codificato in binario e WZ_OFFSET codificato one-hot.
        Altrimenti l'indirizzo non viene modificato e il risultato è WZ_BIT posto a 0 concatenato ad ADDR.
        </p>
        <table class="minitab encode">
            <tr><th></th>
                <th>Risultato</th></tr>
            <tr><td>ADDR &#x2208; WZ</td>
                <td><code>0 & WZ_NUM & WZ_OFFSET</code></td></tr>
            <tr><td>ADDR &#x2209; WZ</td>
                <td><code>1 & ADDR</code></td></tr>
        </table>
        <p>Dato che `WZ_NUM & WZ_OFFSET` ha dimensione uguale ad ADDR e WZ_OFFSET ha dimensione <em>Dwz</em> <span class="avoidwrap">(one-hot)</span>, il massimo numero di working zone utilizzabili per codificare indirizzi a <em>n</em>&nbsp;bit è 2<sup><em>n</em>&minus;<em>Dwz</em></sup>.
        </p>
        </div>
        
        <div class="section">
        <h2>Struttura della memoria</h2>
        <p>Il componente utilizza <em>Nwz</em>=8 working zone di dimensione <em>Dwz</em>=4, lavora con indirizzi a 7 bit e genera un output a 8 bit.
        </p>
        <table class="minitab memory">
            <tr><th>Indirizzo</th>
                <th>Contenuto</th></tr>
            <tr><td><code>0..Nwz&minus;1</code></td>
                <td>Indirizzi working zone</td></tr>
            <tr><td><code>Nwz</code></td>
                <td>Indirizzo da codificare</td></tr>
            <tr><td><code>Nwz+1</code></td>
                <td><em>(Risultato della codifica)</em></td></tr>
        </table>
        <p>La memoria con cui si interfaccia è indirizzabile al byte con indirizzi di 16 bit. Le celle di memoria da 0 a <em>Nwz</em>&minus;1 contengono gli indirizzi delle working zone e la cella all'indirizzo <em>Nwz</em> contiene l'indirizzo da codificare. Il risultato della codifica viene scritto in memoria all'indirizzo <em>Nwz+1</em>.
        </p>
        <p>Si assume che gli indirizzi delle working zone non cambino fra esecuzioni successive, finché non si resetta il componente.
        </p>
        </div>
        
        <div class="section">
        <h1>Implemen&#x200b;ta&#x200b;zio&#x200b;ne</h1>
        <p>Il componente è stato progettato in modo modulare e parametrico. Il modulo principale, <code>main</code>, dichiara tre parametri generic: <em>data_sz</em> (dimensione dell'output), <em>Dwz</em> e <em>Nwz</em>, che possono essere assegnati arbitrariamente col vincolo <span class="avoidwrap"><em>Nwz</em>&nbsp;&leq; 2<sup><em>data_sz</em>&minus;1&minus;<em>Dwz</em></sup></span> perché il numero di working zone sia rappresentabile nella dimensione data.
        </p>
        <p>Le working zone lette vengono salvate in registri interni, così da poter confrontare velocemente diversi indirizzi con lo stesso set di working zone. Il componente impiega un ciclo di clock per ogni working zone letta, uno per leggere l'indirizzo da codificare e uno per scrive il risultato, in totale 8+2&nbsp;=&nbsp;10 cicli di clock per la prima codifica, 2 per le codifiche successive, escluso l'overhead del protocollo (aspettare che venga abbassato e poi rialzato il segnale di start).
        </p>
        <p>L'entità top level, <code>project_reti_logiche</code>, istanzia il modulo principale <code>main</code> con i parametri <em>data_sz</em>=8, <em>Dwz</em>=4, <em>Nwz</em>=8, e fornisce l'interfaccia esterna del componente. Gli indirizzi in ingresso hanno dimensione <em>data_sz</em>&minus;1, perciò l'ultimo bit dei dati letti dalla memoria non è significativo e rimane scollegato; inoltre il componente internamente ignora la dimensione della memoria da cui legge i dati e usa indirizzi di log<sub>2</sub>(<em>Nwz</em>+2)&nbsp;bit (4&nbsp;bit con 8 working zone), la dimensione minima per rappresentare il range di indirizzi utilizzati, l'interfaccia esterna estende l'indirizzo alla dimensione corretta, che in questo caso è 16&nbsp;bit.
        </p>
        <figure>
            <figcaption>project_reti_logiche top level schematic</figcaption>
            <object data="schematic/project_reti_logiche.svg"></object>
        </figure>
        <p>L'entità <code>main</code> istanzia e collega i due moduli che costituiscono il componente: <code>control</code> e <code>convert</code>. Il primo si occupa del controllo dell'esecuzione, il secondo esegue la conversione degli indirizzi in ingresso.
        </p>
        </div>
        
        <div class="section">
        <h2>Control</h2>
        <p>Questo modulo gestisce lo stato e la logica di controllo. Riceve in ingresso il clock e i segnali di start e reset dall'interfaccia e genera i segnali di controllo per la memoria e per il modulo <code>convert</code>. Ha solo il parametro <em>Nwz</em> per gestire gli indirizzi di lettura dalla memoria, <em>data_sz</em> e <em>Dwz</em> non sono rilevanti.
        </p>
        <table class="interface">
        <tr><th class="mid" colspan="3">Ingressi:</th></tr>
        <tr><td><code>clk</code></td><td></td>
            <td>segnale di clock</td></tr>
        <tr><td><code>rst</code></td><td></td>
            <td>segnale di reset sincrono</td></tr>
        <tr><td><code>start</code></td><td></td>
            <td>segnale di start</td></tr>
        <tr><th class="mid" colspan="3">Uscite:</th></tr>
        <tr><td><code>done</code></td><td></td>
            <td>segnale di done</td></tr>
        <tr><td><code>mem_en</code></td><td></td>
            <td>segnale di enable della memoria</td></tr>
        <tr><td><code>mem_we</code></td><td></td>
            <td>sengale di write enable della memoria</td></tr>
        <tr><td><code>mem_addr</code></td><td><code>[log2(Nwz+2)]</code></td>
            <td>indirizzo della memoria</td></tr>
        <tr><td><code>wz_id</code></td><td><code>[log2(Nwz)]</code></td>
            <td>id della working zone in lettura</td></tr>
        <tr><td><code>convert</code></td><td></td>
            <td>posto a 1 se il dato in lettura è l'indirizzo da convertire e wz_id non è significativo</td></tr>
        </table>
        <figure>
            <figcaption>control schematic</figcaption>
            <object data="schematic/control.svg"></object>
        </figure>
        <p>Internamente il modulo ha tre registri di stato: <code>wz_id_st</code>, <code>write_s</code> e <code>done_s</code>.
        <code>wz_id_st</code> è il contatore del numero di working zone lette dalla memoria e incrementa ogni ciclo di clock man mano che queste vengono lette e salvate, fino al valore <em>Nwz</em>, valore mantenuto anche fra esecuzioni successive. Il valore <em>Nwz</em> segnala che sono state lette tutte le working zone e viene letto nel ciclo corrente l'indirizzo da convertire, quindi prepara per il ciclo successivo lo stato <code>write_s</code> a 1. <code>write_s</code> resta alto per un ciclo di clock in cui avviene la scrittura all'indirizzo <em>Nwz</em>+1, selezionato da un muxer. Nel ciclo successivo viene alzato <code>done_s</code> che resta alto finché <code>start</code> non diventa 0.
        </p>
        <p>Di seguito le tabelle di transizione per gli stati <code>write_s</code> e <code>done_s</code> con i valori dei segnali assunti durante l'esecuzione
        </p>
        <div class="flex"><table class="minitab state">
            <tr><th>write_s</th>
                <th>wz&nbsp;&geq;&nbsp;Nwz</th>
                <th>write_s'</th></tr>
            <tr><td><code>0</code></td><td><code>0</code></td><td><code>0</code></td></tr>
            <tr><td><code>0</code></td><td><code>1</code></td><td><code>1</code></td></tr>
            <tr><td><code>1</code></td><td><code>1</code></td><td><code>0</code></td></tr>
        </table>
        <table class="minitab state">
            <tr><th>done_s</th>
                <th>write_s</th>
                <th>start</th>
                <th>done_s'</th></tr>
            <tr><td><code>0</code></td><td><code>0</code></td><td><code>0</code></td><td><code>0</code></td></tr>
            <tr><td><code>0</code></td><td><code>0</code></td><td><code>1</code></td><td><code>0</code></td></tr>
            <tr><td><code>0</code></td><td><code>1</code></td><td><code>1</code></td><td><code>1</code></td></tr>
            <tr><td><code>1</code></td><td><code>0</code></td><td><code>1</code></td><td><code>1</code></td></tr>
            <tr><td><code>1</code></td><td><code>0</code></td><td><code>0</code></td><td><code>0</code></td></tr>
        </table></div>
        <p>I due registri <code>wz_id_cur</code> e <code>convert_s</code> servono da buffer per ritardare di un ciclo di clock i segnali di controllo per il modulo <code>convert</code>, che devono essere sincronizzati con il dato letto dalla memoria.
        </p>
        </div>
        
        <div class="section">
        <h2>Convert</h2>
        <p>Questo modulo esegue la conversione. Riceve in ingresso il clock, i dati in lettura dalla memoria, e il controllo dell'input dal modulo </code>control</code>. Ha come uscita il risultato della conversione da scrivere in memoria.
        </p>
        <table class="interface">
        <tr><th class="mid" colspan="3">Ingressi:</th></tr>
        <tr><td><code>clk</code></td><td></td>
            <td>segnale di clock</td></tr>
        <tr><td><code>wz_id</code></td><td><code>[log2(Nwz)]</code></td>
            <td>id della working zone in lettura</td></tr>
        <tr><td><code>convert</code></td><td></td>
            <td>posto a 1 se il dato in lettura è l'indirizzo da convertire e wz_id non è significativo</td></tr>
        <tr><td><code>address_in</code></td><td><code>[data_sz&minus;1]</code></td>
            <td>indirizzo in ingresso, interpretato in base al valore di <code>wz_id</code> e <code>convert</code></td></tr>
        <tr><th class="mid" colspan="3">Uscite:</th></tr>
        <tr><td><code>address_out</code></td><td><code>[data_sz]</code></td>
            <td>risultato della conversione</td></tr>
        </table>
        <figure>
            <figcaption>convert schematic</figcaption>
            <object data="schematic/convert.svg"></object>
        </figure>
        <p>Il modulo salva gli indirizzi base delle working zone e confronta l'indirizzo in ingresso con ognuna in parallelo, istanziando un sottomodulo <code>encode</code> per ogni working zone. Se c'è un match, l'indirizzo in uscita è l'indirizzo codificato con il bit WZ_BIT posto a 1, in caso contrario un muxer seleziona l'indirizzo in ingresso e concatena WZ_BIT a 0.
        </p>
        <p>L'indirizzo codificato è selezionato con una catena di <em>or</em> collegati ai moduli <code>encode</code>, che hanno output a 0 in caso di mismatch. Da contratto le working zone non devono sovrapporsi, in caso contrario se si ha un match multiplo a causa di una configurazione sbagliata degli indirizzi base, l'output ha un valore non valido.
        </p>
        </div>
        
        <div class="section">
        <h3>Encode</h3>
        <p>Questo è un sottomodulo combinatorio che confronta l'indirizzo selezionato con l'indirizzo base di una working zone e in caso di match calcola la codifica dell'indirizzo. Ha un parametro aggiuntivo, <em>id</em>, ovvero l'indice della working zone di riferimento WZ_NUM necessario per comporre il risultato.
        </p>
        <table class="interface">
        <tr><th class="mid" colspan="3">Ingressi:</th></tr>
        <tr><td><code>wz_base</code></td><td><code>[data_sz&minus;1]</code></td>
            <td>indirizzo base della working zone di riferimento</td></tr>
        <tr><td><code>address_in</code></td><td><code>[data_sz&minus;1]</code></td>
            <td>indirizzo da confrontare</td></tr>
        <tr><th class="mid" colspan="3">Uscite:</th></tr>
        <tr><td><code>match</code></td><td></td>
            <td>posto a 1 se l'indirizzo appartiene alla working zone</td></tr>
        <tr><td><code>address_out</code></td><td><code>[data_sz&minus;1]</code></td>
            <td>il risultato della codifica escluso WZ_BIT se <code>match</code> vale 1, altrimenti tutti i bit sono posti a 0</td></tr>
        </table>
        <figure>
            <figcaption>encode schematic</figcaption>
            <object data="schematic/encode.svg"></object>
        </figure>
        </div>
        
        <div class="section">
        <h1>Test</h1>
        <p>L'approccio modulare ha consentito di testare oltre al componente nell'insieme anche le singole parti indipendentemente. I moduli <code>control</code> e <code>convert</code> sono stati testati con unit test qualitativi usando valori dei parametri minori, per rendere più semplice il debugging guardando la forma d'onda in risposta a un ingresso noto.
        </p>
        <p>Gli integration test invece sono gestiti da una <code>procedure</code>, comune a tutti i testbench, che esegue i test in batch. Ogni insieme di working zone viene testato convertendo diversi indirizzi in esecuzioni consecutive e verificandone automaticamente la correttezza rispetto al valore atteso, dopo viene dato il reset e si passa al test successivo.
        </p>
        <p>I dati di ogni testbench sono generati da uno script Python che calcola il valore atteso per ogni indirizzo da convertire, con indirizzi da testare dati o generati casualmente. Nei test generati gli indirizzi delle working zone non sono ordinati. Siccome con indirizzi a 7 bit il range è molto limitato, ogni set di working zone è stato testato con tutti i 128 indirizzi possibili, in ordine sparso.
        </p>
        <p>Il modulo <code>main</code> è stato testato anche con parametri diversi da quelli utilizzati nel componente, verificandone il funzionamento in vari casi, tra cui con un numero di working zone minore del massimo, con una sola working zone, con working zone di un solo indirizzo.
        </p>
        </div>
        
        <div class="section">
        <h1>Sintesi e simulazione</h1>
        <p>Il componente è sintetizzabile correttamente con tre diversi warning dovuti alla configurazione dei segnali che non causano effetti collaterali o problemi:
        </p>
        <dl>
        <dt><code>port o_address[4] driven by constant 0</code></dt>
            <dd>ripetuto dal bit 4 al bit 15, dovuto al fatto che quei bit di indirizzo non sono mai usati e sono aggiunti solo per interfacciarsi con la memoria.</dd>
        <dt><code>unconnected port i_data[7]</code></dt>
            <dd>siccome gli indirizzi sono a 7 bit, il bit 7 dei dati letti dalla memoria non è utilizzato.</dd>
        <dt><code>null assignment ignored</code></dt>
            <dd>generato nel modulo <code>control</code> da un'estensione del segnale <code>wz_id_st</code> da log<sub>2</sub>(<em>Nwz</em>+1) bit a log<sub>2</sub>(<em>Nwz</em>+2) bit. Per generalità l'estensione è necessaria, ma nel caso considerato <span class="avoidwrap">log<sub>2</sub>(9)&nbsp;= log<sub>2</sub>(10)&nbsp;=&nbsp;4 (<em>ceil</em>)</span> e per questo viene ignorata.</dd>
        </dl>
        <p>Oltre che in <em>Behavioral</em>, il componente sintetizzato passa tutti i test in <em>Post Synthesis Simulation</em>, sia <em>Functional</em> che <em>Timing</em>, con un periodo di clock che può essere portato fino a un minimo di 8ns.
        </p>
        </div>
        
        <div class="section">
        <h2>Report</h2>
        <p>Il componente viene sintetizzato con <span class="avoidwrap">106 LUT</span> e <span class="avoidwrap">66 FF</span>. Di seguito i punti salienti del report di sintesi:
        </p>
        </div>
<pre>
Hierarchical RTL Component report
Module control
Detailed RTL Component Info :
+---Adders :
	   2 Input      4 Bit       Adders := 2
+---Registers :
	                4 Bit    Registers := 1
	                3 Bit    Registers := 1
	                1 Bit    Registers := 3
Module encode
Detailed RTL Component Info :
+---Adders :
	   3 Input      8 Bit       Adders := 1
Module convert
Detailed RTL Component Info :
+---Registers :
	                7 Bit    Registers := 8
+---Muxes :
	   2 Input      8 Bit        Muxes := 1
</pre>
<pre>
Report Cell Usage:
+------+-------+------+
|      |Cell   |Count |
+------+-------+------+
|1     |BUFG   |     1|
|2     |CARRY4 |    16|
|3     |LUT1   |     1|
|4     |LUT2   |    62|
|5     |LUT3   |     4|
|6     |LUT4   |    10|
|7     |LUT5   |     1|
|8     |LUT6   |    32|
|9     |FDRE   |    66|
|10    |IBUF   |    10|
|11    |OBUF   |    27|
+------+-------+------+
</pre>
<pre>
Report Instance Areas:
+------+-----------------------------+---------+------+
|      |Instance                     |Module   |Cells |
+------+-----------------------------+---------+------+
|1     |top                          |         |   230|
|2     |  main_u                     |main     |   192|
|3     |    control_u                |control  |    22|
|4     |    convert_u                |convert  |   170|
|5     |      \encode_l[0].encode_u  |encode   |     9|
|6-11  |      \encode_l[...          |...      |     9|
|12    |      \encode_l[7].encode_u  |...      |     9|
+------+-----------------------------+---------+------+
</pre>
    </div>
</body>
</html>
