============================================================
  Generated by:           Genus(TM) Synthesis Solution 19.15-s090_1
  Generated on:           Nov 02 2025  12:33:47 pm
  Module:                 MCU
  Technology libraries:   USERLIB_nldm_tt_1p00v_1p00v_25c 1.1
                          scadv10_cln65gp_hvt_tt_1p0v_25c 1.0
  Operating conditions:   tt_1p00v_1p00v_25c (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance                                  Module                        Cell Count  Cell Area  Net Area   Total Area  Wireload     
-----------------------------------------------------------------------------------------------------------------------------------------------
MCU                                                                                      27753 444827.028     0.000   444827.028    <none> (D) 
  core                          vesta_PC_RST_VAL0_NUM_IRQS83                             13889  55498.000     0.000    55498.000    <none> (D) 
    datapath_inst               datapath                                                 10309  42159.200     0.000    42159.200    <none> (D) 
      mainalu                   alu                                                       6964  25486.400     0.000    25486.400    <none> (D) 
        divider                 div                                                       1295   5739.600     0.000     5739.600    <none> (D) 
      rf                        regfile                                                   2749  14459.600     0.000    14459.600    <none> (D) 
      loadextender              loadext                                                     77    191.200     0.000      191.200    <none> (D) 
      storeextender             store_ext                                                   45    110.400     0.000      110.400    <none> (D) 
      ext                       extend                                                      43    110.000     0.000      110.000    <none> (D) 
    irq_handler_inst            irq_handler_NUM_IRQS83_DATA_WIDTH32                       1364   4496.000     0.000     4496.000    <none> (D) 
    csr_unit_inst               csr_unit                                                   474   2730.400     0.000     2730.400    <none> (D) 
    controller_inst             controller                                                 268    581.200     0.000      581.200    <none> (D) 
      md                        maindec                                                    264    568.400     0.000      568.400    <none> (D) 
      bval                      branch_valid                                                 3      9.600     0.000        9.600    <none> (D) 
    c_dec_inst                  c_dec                                                      213    471.600     0.000      471.600    <none> (D) 
    cg_insret                   ClkGate_8241                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_cpu                  ClkGate                                                      2      8.800     0.000        8.800    <none> (D) 
  npu0                          NPU_X_M_BITS0_W_M_BITS7_Y_M_BITS7_N_BITS24_RHO2           3170  13764.800     0.000    13764.800    <none> (D) 
    NPU_FPMAC                   FPMac_A_M_BITS0_B_M_BITS7_ACC_M_BITS7_N_BITS24            1617   7006.800     0.000     7006.800    <none> (D) 
    NPU_FPSIGMOID               FPSigmoid_X_M_BITS7_XY_N_BITS24_RHO2                       975   3957.600     0.000     3957.600    <none> (D) 
    SRAM_CLK_CG                 ClkGate_8175                                                 2      8.800     0.000        8.800    <none> (D) 
    NPU_CLK_CG                  ClkGate_8177                                                 2      8.800     0.000        8.800    <none> (D) 
    MAC_CLK_CG                  ClkGate_8176                                                 2      8.800     0.000        8.800    <none> (D) 
  spi0                          SPI_ENABLE_EXTENDED_MEM1                                  1350   6285.600     0.000     6285.600    <none> (D) 
    gen_flash.CGFlash           ClkGate_8187                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud_src             ClkGate_8189                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8188                                                 2      8.800     0.000        8.800    <none> (D) 
  system0                       SYSTEM_NUM_IRQS83                                         1162   6041.200     0.000     6041.200    <none> (D) 
    smclk_divider_mux           ClockMuxGlitchFree_CLK_COUNT8_SEL_WIDTH3_CLK_DEFAU          70    364.800     0.000      364.800    <none> (D) 
    mclk_div_mux                ClockMuxGlitchFree_CLK_COUNT8_SEL_WIDTH3_CLK_DEFAU          70    364.800     0.000      364.800    <none> (D) 
    smclk_mux                   ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          37    188.000     0.000      188.000    <none> (D) 
    mclk_mux                    ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          35    184.800     0.000      184.800    <none> (D) 
    CRC0                        CRC16_POLYNOMIAL51287                                       40    173.200     0.000      173.200    <none> (D) 
    cg_wdt_clk                  ClkGate_8240                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_unlock                   ClkGate_8239                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_smclk                    ClkGate_8234                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_lfxt                 ClkGate_8237                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_hfxt                 ClkGate_8238                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_dco1                 ClkGate_8235                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_dco0                 ClkGate_8236                                                 2      8.800     0.000        8.800    <none> (D) 
  timer1                        TIMER_2721                                                1072   5524.000     0.000     5524.000    <none> (D) 
    clk_mux                     ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          25    114.000     0.000      114.000    <none> (D) 
    clock_gate_timer            ClkGate_8160                                                 2      8.800     0.000        8.800    <none> (D) 
    clock_gate_divider          ClkGate_8159                                                 2      8.800     0.000        8.800    <none> (D) 
  timer0                        TIMER                                                     1063   5513.200     0.000     5513.200    <none> (D) 
    clk_mux                     ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          25    114.000     0.000      114.000    <none> (D) 
    clock_gate_timer            ClkGate_8179                                                 2      8.800     0.000        8.800    <none> (D) 
    clock_gate_divider          ClkGate_8178                                                 2      8.800     0.000        8.800    <none> (D) 
  afe0                          AFE                                                        994   4924.000     0.000     4924.000    <none> (D) 
    adc_fsm                     AFE_FSM                                                    187    650.800     0.000      650.800    <none> (D) 
      fsm                       dual_slope_fsm2                                            103    344.000     0.000      344.000    <none> (D) 
      counter                   counter_upd                                                 82    298.000     0.000      298.000    <none> (D) 
      cg_dsadc                  ClkGate_68                                                   2      8.800     0.000        8.800    <none> (D) 
    cg_clk_afe                  ClkGate_8174                                                 2      8.800     0.000        8.800    <none> (D) 
  spi1                          SPI_ENABLE_EXTENDED_MEM0                                  1065   4918.800     0.000     4918.800    <none> (D) 
    cg_clk_baud_src             ClkGate_8186                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8185                                                 2      8.800     0.000        8.800    <none> (D) 
  adddec0                       adddec_ENABLE_FLASH_EXTENDED_MEM1                          644   2498.000     0.000     2498.000    <none> (D) 
    gen_flash_clk.cg_flash      ClkGate_8214                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[15].cg_periph ClkGate_8215                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[14].cg_periph ClkGate_8216                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[13].cg_periph ClkGate_8217                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[12].cg_periph ClkGate_8218                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[11].cg_periph ClkGate_8219                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[10].cg_periph ClkGate_8220                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[9].cg_periph  ClkGate_8221                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[8].cg_periph  ClkGate_8222                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[7].cg_periph  ClkGate_8223                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[6].cg_periph  ClkGate_8224                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[5].cg_periph  ClkGate_8225                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[4].cg_periph  ClkGate_8226                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[3].cg_periph  ClkGate_8227                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[2].cg_periph  ClkGate_8228                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[1].cg_periph  ClkGate_8229                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[0].cg_periph  ClkGate_8230                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[2].cg_mem        ClkGate_8231                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[1].cg_mem        ClkGate_8232                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[0].cg_mem        ClkGate_8233                                                 2      8.800     0.000        8.800    <none> (D) 
  i2c0                          I2C                                                        492   2104.400     0.000     2104.400    <none> (D) 
    CGMaster                    ClkDivPower2_nbits4                                        115    444.000     0.000      444.000    <none> (D) 
      CG1                       ClkGate_8180                                                 2      8.800     0.000        8.800    <none> (D) 
      CG0                       ClkGate_8181                                                 2      8.800     0.000        8.800    <none> (D) 
  i2c1                          I2C_2720                                                   489   2096.800     0.000     2096.800    <none> (D) 
    CGMaster                    ClkDivPower2_nbits4_2633                                   115    444.000     0.000      444.000    <none> (D) 
      CG1                       ClkGate_8161                                                 2      8.800     0.000        8.800    <none> (D) 
      CG0                       ClkGate_8162                                                 2      8.800     0.000        8.800    <none> (D) 
  uart0                         UART                                                       374   1910.000     0.000     1910.000    <none> (D) 
    cgu_baud_clk_src            ClkGate_8184                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_tx                   ClkGate_8182                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8183                                                 2      8.800     0.000        8.800    <none> (D) 
  uart1                         UART_2722                                                  371   1906.800     0.000     1906.800    <none> (D) 
    cgu_baud_clk_src            ClkGate_8165                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_tx                   ClkGate_8163                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8164                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio0                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         347   1598.400     0.000     1598.400    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8206                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8207                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8208                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8209                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8210                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8211                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8212                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8213                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio3                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         348   1589.600     0.000     1589.600    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8166                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8167                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8168                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8169                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8170                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8171                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8172                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8173                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio1                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         344   1589.600     0.000     1589.600    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8198                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8199                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8200                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8201                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8202                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8203                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8204                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8205                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio2                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         343   1576.400     0.000     1576.400    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8190                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8191                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8192                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8193                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8194                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8195                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8196                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8197                                                 2      8.800     0.000        8.800    <none> (D) 
  saradc0                       SARADC                                                     214   1013.200     0.000     1013.200    <none> (D) 
  IrqGlitchyZeroTieLow          TieLow                                                       1      1.600     0.000        1.600    <none> (D) 

 (D) = wireload is default in technology library
