# \# Serie 0 - FSM en HDL

# 

# En esta serie se implemento las maquinas de estado finito(\*\*FSM\*\*) del primer parcial en \*\*SystemVerilog\*\* usando \*\*Vivado\*\*.

# 

# ---

# 

# \## Contenido

# 

# \- `FSM1.sv`  

# \- `FSM2.sv`  

# \- `Top.sv`

# 

# ---

# 

# \## Video

# 

# &nbsp;- \[Video de Serie 0](https://youtu.be/4zIyIRiycw0)

