{"patent_id": "10-2023-0098358", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0017512", "출원번호": "10-2023-0098358", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "황태주"}}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 기판; 상기 제1 기판 상의 제1 하부 반도체칩;상기 제1 기판 상에서, 상기 제1 하부 반도체칩과 옆으로 이격된 브릿지 구조체; 상기 제1 하부 반도체칩 및 상기 브릿지 구조체 상의 제2 기판; 및 상기 제2 기판 상에 배치된 제1 상부 반도체칩을 포함하고, 상기 제1 상부 반도체칩은 상기 제1 하부 반도체칩과 평면적 관점에서 이격되고, 상기 브릿지 구조체는: 베이스 구조체; 및상기 베이스 구조체 내에 제공되고, 상기 제1 기판과 접속하는 도전 비아들을 포함하고,상기 제1 상부 반도체칩은 상기 도전 비아들을 통해 상기 제1 하부 반도체칩과 전기적으로 연결되는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,상기 브릿지 구조체는 평면적 관점에서 상기 제1 하부 반도체칩 및 상기 제1 상부 반도체칩 사이에 배치된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서,상기 제1 기판 상에 배치되고, 상기 제1 하부 반도체칩과 옆으로 이격된 제2 하부 반도체칩을 더 포함하고, 상기 브릿지 구조체는 상기 제1 하부 반도체칩 및 상기 제2 하부 반도체칩 사이에 배치된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3항에 있어서,상기 제1 하부 반도체칩 및 상기 제2 하부 반도체칩 사이의 간격은 50 μm 내지 2mm인 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 3항에 있어서,상기 제2 하부 반도체칩의 일 측벽은 상기 제1 하부 반도체칩의 제1 측벽을 향하여 배치된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5항에 있어서, 상기 제2 하부 반도체칩의 상기 일 측벽의 길이는 상기 제1 하부 반도체칩의 상기 제1 측벽의 길이와 동일하거나 또는 10μm 이내의 차이를 가지는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1항에 있어서, 공개특허 10-2025-0017512-3-상기 제1 기판의 상면 상에서 상기 제1 하부 반도체칩과 옆으로 이격 배치된 도전 포스트들을 더 포함하고, 상기 도전 비아들은 제1 피치를 가지고, 상기 도전 포스트들은 제2 피치를 가지고, 상기 제1 피치는 상기 제2 피치보다 더 작은 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7항에 있어서,상기 도전 비아들은 신호 비아이고, 상기 도전 포스트에 전압이 공급되도록 구성된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1항에 있어서,상기 제1 하부 반도체칩은 칩렛이고, 상기 제1 상부 반도체칩은 칩렛인 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1항에 있어서, 상기 제2 기판 상에 배치되고, 상기 제1 하부 반도체칩의 상면과 수직적으로 이격된 제2 상부 반도체칩을 더 포함하고, 상기 제1 하부 반도체칩은 그 내부를 관통하는 관통 비아들을 더 포함하고, 상기 제2 상부 반도체칩은 상기 제2 기판을 통해 상기 관통 비아들과 전기적으로 연결되는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1항에 있어서,상기 제1 상부 반도체칩은 복수개로 제공되며, 상기 브릿지 구조체는 복수개로 제공되고, 상기 복수의 제1 상부 반도체칩들의 개수는 상기 복수의 브릿지 구조체들의 개수와 동일한 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1항에 있어서,상기 제1 기판 및 상기 제2 기판 사이에 제공된 몰딩막을 더 포함하되, 상기 몰딩막은 상기 베이스 구조체의 측벽을 덮되, 상기 도전 비아들과 이격된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1 기판; 상기 제1 기판 상에 배치된 제1 하부 칩렛;상기 제1 기판 상에서, 상기 제1 하부 칩렛과 옆으로 이격된 제2 하부 칩렛; 상기 제1 기판 상에서, 상기 제1 하부 칩렛 및 상기 제2 하부 칩렛 사이에 배치된 브릿지 구조체; 상기 제2 하부 칩렛 및 상기 브릿지 구조체 상의 제2 기판; 및 상기 제2 기판 상에 배치된 제1 상부 칩렛을 포함하고, 공개특허 10-2025-0017512-4-상기 상부 칩렛은 상기 제2 기판 및 상기 브릿지 구조체를 통해 상기 제1 하부 칩렛과 전기적으로 연결되는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13항에 있어서,상기 상부 칩렛은 상기 제1 하부 칩렛과 평면적 관점에서 이격된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 13항에 있어서,상기 제2 하부 칩렛은 제1 엣지 칩렛, 제2 엣지 칩렛, 제3 엣지 칩렛, 및 제4 엣지 칩렛을 포함하고, 상기 제1 엣지 칩렛의 일 측벽은 상기 제1 하부 칩렛의 제1 측벽을 향하며, 상기 제1 측벽과 이격되고, 상기 제2 엣지 칩렛의 일 측벽은 상기 제1 하부 칩렛의 제2 측벽을 향하며, 상기 제2 측벽과 이격되고, 상기 제3 엣지 칩렛의 일 측벽은 상기 제1 하부 칩렛의 제3 측벽을 향하며, 상기 제3 측벽과 이격되고, 상기 제4 엣지 칩렛의 일 측벽은 상기 제1 하부 칩렛의 제4 측벽을 향하며, 상기 제4 측벽과 이격된 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15항에 있어서,상기 제1 엣지 칩렛의 상기 일 측벽은 상기 제1 하부 칩렛의 상기 제1 측벽과 평행하고, 상기 제2 엣지 칩렛의 상기 일 측벽은 상기 제1 하부 칩렛의 상기 제2 측벽과 평행하고,상기 제3 엣지 칩렛의 상기 일 측벽은 상기 제1 하부 칩렛의 상기 제3 측벽과 평행하고,상기 제4 엣지 칩렛의 상기 일 측벽은 상기 제1 하부 칩렛의 상기 제4 측벽과 평행한 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1 절연층, 제1 씨드 패턴, 및 상기 제1 씨드 패턴 상의 제1 도전 패턴을 포함하는 제1 재배선 기판, 상기 제1절연층은 감광성 폴리머를 포함하고; 상기 제1 재배선 기판의 상면 상에 배치된 제1 하부 반도체칩;상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도체칩과 옆으로 이격된 제2 하부 반도체칩들; 상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도체칩 및 상기 제2 하부 반도체칩들 사이에 각각배치된 브릿지 구조체들; 상기 제1 재배선 기판의 상기 상면 상에서 상기 제2 하부 반도체칩들과 옆으로 이격 배치된 도전 구조체들;상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도체칩, 상기 제2 하부 반도체칩들, 및 상기 브릿지 구조체들을 덮는 제1 몰딩막; 상기 제1 몰딩막 및 상기 도전 구조체들 상의 제2 재배선 기판; 상기 제2 재배선 기판 상에 배치된 제1 상부 반도체칩들; 및상기 제2 재배선 기판의 상면 상에 제공되고, 상기 제1 상부 반도체칩들을 덮는 제2 몰딩막을 포함하고,상기 제2 재배선 기판은 제2 절연층, 제2 씨드 패턴, 및 상기 제2 씨드 패턴 상의 제2 도전 패턴을 포함하고,상기 제2 절연층은 감광성 폴리머를 포함하고, 상기 제1 상부 반도체칩들은 상기 제1 하부 반도체칩과 평면적 관점에서 이격되고, 공개특허 10-2025-0017512-5- 상기 브릿지 구조체들 각각은: 베이스 구조체; 및상기 베이스 구조체 내에 제공되고, 상기 제1 재배선 기판과 접속하는 도전 비아들을 포함하고,상기 제1 상부 반도체칩들은 상기 제2 재배선 기판 및 상기 도전 비아들을 통해 상기 제1 하부 반도체칩과 전기적으로 연결되는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17항에 있어서,상기 도전 구조체들은 도전 포스트들을 포함하고, 상기 제1 상부 반도체칩들은 상기 제2 재배선 기판을 통해 상기 도전 포스트들과 전기적으로 연결되고,상기 도전 비아들은 제1 피치를 가지고, 상기 도전 포스트들은 상기 제1 피치보다 더 큰 제2 피치를 가지는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 17항에 있어서,상기 제2 하부 반도체칩들은:상기 제1 하부 반도체칩의 제1 측벽과 50 μm 내지 2mm의 간격으로 이격된 제1 엣지 반도체칩; 상기 제1 하부 반도체칩의 제2 측벽과 50 μm 내지 2mm의 간격으로 이격된 제2 엣지 반도체칩; 상기 제1 하부 반도체칩의 제3 측벽과 50 μm 내지 2mm의 간격으로 이격된 제3 엣지 반도체칩; 및 상기 제1 하부 반도체칩의 제4 측벽과 50 μm 내지 2mm의 간격으로 이격된 제4 엣지 반도체칩을 포함하는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 17항에 있어서, 상기 제1 하부 반도체칩은 제1 통신 IP 유닛을 포함하고, 상기 제2 하부 반도체칩들 각각은 제2 통신 IP 유닛을 포함하고, 상기 제1 상부 반도체칩들 각각은 제3 통신 IP 유닛을 포함하는 반도체 패키지."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 반도체 패키지는 제1 재배선 기판; 상기 제1 재배선 기판 상의 제1 하부 반도체칩; 상기 제1 재배선 기판 상에서, 상기 제1 하부 반도체칩과 옆으로 이격된 브릿지 구조체; 상기 제1 하 부 반도체칩 및 상기 브릿지 구조체 상의 제2 재배선 기판; 및 상기 제2 재배선 기판 상에 배치된 제1 상부 반도 체칩을 포함하고, 상기 제1 상부 반도체칩은 상기 제1 하부 반도체칩과 평면적 관점에서 이격되고, 상기 브릿지 구조체는: 베이스 구조체; 및 상기 베이스 구조체 내에 제공되고, 상기 제1 재배선 기판과 접속하는 도전 비아들 을 포함하고, 상기 제1 상부 반도체칩은 상기 도전 비아들을 통해 상기 제1 하부 반도체칩과 전기적으로 연결될 수 있다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 패키지, 보다 구체적으로 복수의 반도체칩들을 포함하는 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지 는 인쇄회로기판 상에 반도체 칩을 실장하고 본딩 와이어 내지 범프를 이용하여 이들을 전기적으로 연결하는 것 이 일반적이다. 전자 산업의 발달로 반도체 패키지의 신뢰성 향상, 고집적화, 및 소형화를 위한 다양한 연구가 진행되고 있다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 과제는 향상된 성능의 반도체 패키지를 제공하는 것에 있다. 본 발명이 해결하고자 하는 다른 과제는 소형화된 반도체 패키지를 제공하는 것에 있다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 반도체 패키지는 제1 기판; 상기 제1 기판 상의 제1 하부 반도체칩; 상기 제1 기 판 상에서, 상기 제1 하부 반도체칩과 옆으로 이격된 브릿지 구조체; 상기 제1 하부 반도체칩 및 상기 브릿지 구조체 상의 제2 기판; 및 상기 제2 기판 상에 배치된 제1 상부 반도체칩을 포함하고, 상기 제1 상부 반도체칩 은 상기 제1 하부 반도체칩과 평면적 관점에서 이격되고, 상기 브릿지 구조체는: 베이스 구조체; 및 상기 베이 스 구조체 내에 제공되고, 상기 제1 기판과 접속하는 도전 비아들을 포함하고, 상기 제1 상부 반도체칩은 상기 도전 비아들을 통해 상기 제1 하부 반도체칩과 전기적으로 연결될 수 있다. 실시예들에 따르면, 반도체 패키지는 제1 기판; 상기 제1 기판 상에 배치된 제1 하부 칩렛; 상기 제1 기판 상에 서, 상기 제1 하부 칩렛과 옆으로 이격된 제2 하부 칩렛; 상기 제1 기판 상에서, 상기 제1 하부 칩렛 및 상기 제2 하부 칩렛 사이에 배치된 브릿지 구조체; 상기 제2 하부 칩렛 및 상기 브릿지 구조체 상의 제2 기판; 및 상 기 제2 기판 상에 배치된 제1 상부 칩렛을 포함하고, 상기 상부 칩렛은 상기 제2 기판 및 상기 브릿지 구조체를 통해 상기 제1 하부 칩렛과 전기적으로 연결될 수 있다. 실시예들에 따르면, 반도체 패키지는 제1 절연층, 제1 씨드 패턴, 및 상기 제1 씨드 패턴 상의 제1 도전 패턴을 포함하는 제1 재배선 기판, 상기 제1 절연층은 감광성 폴리머를 포함하고; 상기 제1 재배선 기판의 상면 상에 배치된 제1 하부 반도체칩; 상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도체칩과 옆으로 이격 된 제2 하부 반도체칩들; 상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도체칩 및 상기 제2 하부 반도체칩들 사이에 각각 배치된 브릿지 구조체들; 상기 제1 재배선 기판의 상기 상면 상에서 상기 제2 하부 반 도체칩들과 옆으로 이격 배치된 도전 구조체들; 상기 제1 재배선 기판의 상기 상면 상에서, 상기 제1 하부 반도 체칩, 상기 제2 하부 반도체칩들, 및 상기 브릿지 구조체들을 덮는 제1 몰딩막; 상기 제1 몰딩막 및 상기 도전 구조체들 상의 제2 재배선 기판; 상기 제2 재배선 기판 상에 배치된 제1 상부 반도체칩들; 및 상기 제2 재배선 기판의 상면 상에 제공되고, 상기 제1 상부 반도체칩들을 덮는 제2 몰딩막을 포함하고, 상기 제2 재배선 기판은 제2 절연층, 제2 씨드 패턴, 및 상기 제2 씨드 패턴 상의 제2 도전 패턴을 포함하고, 상기 제2 절연층은 감광성 폴리머를 포함하고, 상기 제1 상부 반도체칩들은 상기 제1 하부 반도체칩과 평면적 관점에서 이격되고, 상기 브 릿지 구조체들 각각은: 베이스 구조체; 및 상기 베이스 구조체 내에 제공되고, 상기 제1 재배선 기판과 접속하 는 도전 비아들을 포함하고, 상기 제1 상부 반도체칩들은 상기 제2 재배선 기판 및 상기 도전 비아들을 통해 상 기 제1 하부 반도체칩과 전기적으로 연결될 수 있다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 상부 반도체칩은 브릿지 구조체를 통해 하부 반도체칩과 전기적으로 연결될 수 있다. 이에 따라, 하부 반도체칩의 레딕스가 증가되고, 하부 반도체칩과 다른 반도체칩들 사이의 전기적 연결 과정에서 병 목 현상이 개선될 수 있다. 반도체 패키지는 개선된 신호 지연 특성, 낮은 전력 소모 특성, 및 증가된 대역폭 특성을 가질 수 있다. 반도체 패키지는 향상된 성능을 가지며, 소형화될 수 있다."}
{"patent_id": "10-2023-0098358", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 본 발명의 개념에 따른 반도체 패키지를 설명한다. 도 1a는 실시예들에 따른 반도체 패키지를 도시한 평면도이다. 도 1b는 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면이다. 도 1a 및 도 1b를 참조하면, 반도체 패키지는 제1 기판, 솔더볼 단자들, 제1 하부 반도체칩 , 제2 하부 반도체칩들, 브릿지 구조체, 도전 포스트들, 제1 몰딩막, 제2 기판 , 제2 몰딩막, 및 제1 상부 반도체칩들을 포함할 수 있다. 제1 기판은 고밀도 배선 기판일 수 있다. 예를 들어, 제1 기판은 제1 배선들을 포함하고, 상기 제1 배선들은 제1 기판 내에 고밀도로 제공될 수 있다. 제1 배선들은 비교적 작은 폭 및 작은 피치를 가질 수 있다. 일 예로, 제1 기판은 재배선 기판일 수 있다. 다른 예로, 제1 기판은 고다층기판(multi-layer board, MLB) 및/또는 고밀도 인터커넥트(high-density interconnection, HDI) 기판과 같은 인쇄회로기판을 포 함할 수 있다. 도 1b, 도 2, 도 3b, 도 4, 및 도 5에서 편의를 위해 제1 기판이 재배선 기판인 경우에 대 해 도시하였으나, 본 발명이 이에 제약되는 것은 아니다. 제1 기판의 종류 및 제1 기판의 구성 요소 들은 다양하게 변형될 수 있다. 일 예로, 제1 기판이 재배선 기판인 경우, 제1 기판은 도 1b와 같이, 제1 절연층, 언더 범프 패 턴들, 제1 재배선 패턴들, 제1 씨드 패턴들, 제1 씨드 패드들, 및 제1 재배선 패드들 을 포함할 수 있다. 제1 절연층은 예를 들어, 감광성 절연(Photo-imageable dielectric, PID) 물질 과 같은 유기 물질을 포함할 수 있다. 감광성 절연 물질은 폴리머일 수 있다. 감광성 절연 물질은 예를 들어, 감광성 폴리이미드, 폴리벤조옥사졸, 페놀계 폴리머, 및 벤조시클로부텐계 폴리머 중에서 적어도 하나를 포함할 수 있다. 제1 절연층은 복수로 제공될 수 있다. 제1 절연층들의 적층된 개수는 다양하게 변형될 수 있다. 일 예로, 복수의 제1 절연층들은 서로 동일한 물질을 포함할 수 있다. 인접한 제1 절연층들 사 이의 계면은 구분되지 않을 수 있다. 제1 방향(D1)은 제1 절연층들 중 최하부 제1 절연층의 바닥면과 평행할 수 있다. 제2 방향(D2)은 최 하부 제1 절연층의 바닥면과 평행하되, 제1 방향(D1)과 실질적으로 수직할 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 실질적으로 수직할 수 있다. 언더 범프 패턴들은 최하부 제1 절연층 내에 제공될 수 있다. 언더 범프 패턴들의 바닥면은 최 하부 제1 절연층에 덮히지 않을 수 있다. 언더 범프 패턴들은 솔더볼 단자들의 패드들로 기능할 수 있다. 언더 범프 패턴들은 서로 옆으로 이격되며, 서로 전기적으로 절연될 수 있다. 어떤 두 구성 요소 들이 옆으로 이격된 것은 수평적으로 이격된 것을 의미할 수 있다. “수평적”은 제1 기판의 하면 또는 제 1 방향(D1)에 평행한 것을 의미할 수 있다. 제1 기판의 하면은 최하부 제1 절연층의 바닥면 및 언더 범프 패턴들의 바닥면들을 포함할 수 있다. 언더 범프 패턴들은 구리와 같은 금속 물질을 포함할 수 있다. 제1 재배선 패턴들이 언더 범프 패턴들 상에 제공되며, 언더 범프 패턴들과 전기적으로 연결될 수 있다. 제1 재배선 패턴들은 구리와 같은 금속을 포함할 수 있다. 제1 기판과 전기적으로 연결되는 것은 제1 재배선 패턴들 중 어느 하나와 전기적으로 연결되는 것을 의미할 수 있다. 두 구성 요소들이 서 로 전기적으로 연결되는 것은 직접적인 연결 또는 다른 구성 요소를 통한 간접적인 연결을 포함할 수 있다. 제1 재배선 패턴들 각각은 제1 비아 부분 및 제1 배선 부분을 포함할 수 있다. 제1 비아 부분은 대응되는 제1 절연층 내에 제공될 수 있다. 제1 배선 부분은 제1 비아 부분 상에 제공되고, 제1 비아 부분과 경계면 없이 연결될 수 있다. 제1 배선 부분의 너비는 제1 비아 부분의 너비보다 더 클 수 있다. 제1 배선 부분은 대응 되는 제1 절연층의 상면 상으로 연장될 수 있다. 본 명세서에서 비아는 수직적 연결을 위한 구성일 수 있 고, 배선은 수평적 연결을 위한 구성일 수 있다. “수직적”은 제3 방향(D3)과 나란한 것을 의미할 수 있다. 제1 재배선 패턴들은 적층된 제1 하부 재배선 패턴 및 제1 상부 재배선 패턴들을 포함할 수 있다. 제1 하 부 재배선 패턴은 대응되는 언더 범프 패턴 상에 배치될 수 있다. 제1 상부 재배선 패턴은 제1 하부 재배 선 패턴 상에 배치되며, 제1 하부 재배선 패턴과 접속할 수 있다. 제1 씨드 패턴들이 제1 재배선 패턴들의 하면들 상에 각각 배치될 수 있다. 예를 들어, 제1 씨드 패 턴들 각각은 대응되는 제1 재배선 패턴의 제1 비아 부분의 하면과 측벽 그리고 제1 배선 부분의 하면을 덮을 수 있다. 제1 씨드 패턴들은 언더 범프 패턴들 및 제1 재배선 패턴들과 다른 물질을 포 함할 수 있다. 예를 들어, 제1 씨드 패턴들은 도전 씨드 물질을 포함할 수 있다. 도전 씨드 물질은 구리, 티타늄, 및/또는 이들의 합금을 포함할 수 있다. 제1 씨드 패턴들은 배리어층들로 기능하여, 제1 재배선 패턴들에 포함된 물질의 확산을 방지할 수 있다. 제1 재배선 패드들이 최상부 제1 절연층 내에 제공되고, 최상부 제1 절연층의 상면 상으로 연장 될 수 있다. 제1 재배선 패드들 각각의 하부는 최상부 제1 절연층 내에 배치될 수 있다. 제1 재배선 패드들 각각의 상부는 최상부 제1 절연층의 상면 상에 배치될 수 있다. 제1 재배선 패드들 각각 의 상부는 하부보다 더 큰 너비를 갖고, 하부와 연결될 수 있다. 제1 재배선 패드들은 서로 옆으로 이격될 수 있다. 제1 재배선 패드들은 제1 재배선 패턴들 상에 배치되어, 제1 재배선 패턴들과 접속할 수 있다. 제1 재배선 패드들 중 적어도 하나는 제1 상부 재배선 패턴 및 제1 하부 재배선 패턴을 통해 대 응되는 언더 범프 패턴과 접속할 수 있다. 제1 재배선 패턴들이 제공되므로, 어느 하나의 제1 재배선 패드는 그와 전기적으로 연결되는 언더 범프 패턴과 수직적으로 정렬되지 않을 수 있다. 이에 따라, 제1 재배선 패드들의 배치가 보다 자유롭게 설계될 수 있다. 언더 범프 패턴들 및 제1 재배선 패드들 사이에 적층된 제1 재배선 패턴들의 개수는 도시된 바에 제약되지 않고 다양하게 변형될 수 있다. 제1 씨드 패드들은 제1 재배선 패드들의 하면들 상에 각각 제공될 수 있다. 제1 씨드 패드들은 제1 재배선 패턴들 중 제1 상부 재배선 패턴들과 제1 재배선 패드들의 사이에 제공되며, 최상부 제1 절연층과 제1 재배선 패드들 사이로 연장될 수 있다. 제1 씨드 패드들은 제1 재배선 패드들 과 다른 물질을 포함할 수 있다. 제1 씨드 패드들은 예를 들어, 도전 씨드 물질을 포함할 수 있다. 솔더볼 단자들이 제1 기판의 하면 상에 배치될 수 있다. 예를 들어, 솔더볼 단자들이 언더 범프 패턴들의 하면들 상에 각각 배치되어, 언더 범프 패턴들과 접속할 수 있다. 솔더볼 단자들은 언 더 범프 패턴들을 통해 제1 재배선 패턴들과 전기적으로 연결될 수 있다. 솔더볼 단자들은 서로 전기적으로 분리될 수 있다. 솔더볼 단자들은 솔더 물질을 포함할 수 있다. 솔더 물질은 예를 들어, 주석, 비스무트, 납, 은, 또는 이들의 합금을 포함할 수 있다. 솔더 물질은 구리를 포함하지 않을 수 있으나, 이에 제 약되지 않는다. 솔더볼 단자들은 신호 솔더볼 단자, 접지 솔더볼 단자, 및 전원 솔더볼 단자를 포함할 수 있다. 제1 하부 반도체칩이 제1 기판의 상면 상에 실장될 수 있다. 예를 들어, 제1 하부 반도체칩은 예를 들어, 평면적 관점에서 제1 기판의 센터 영역 상에 배치될 수 있다. 제1 하부 반도체칩은 제1 칩 패드들, 제1 반도체 다이(미도시), 및 제1 집적회로층(미도시)을 포함할 수 있다. 제1 반도체 다이의 하면은 제1 기판을 향하고, 활성면일 수 있다. 제1 집적회로층은 제1 절연층 들, 제1 도전 배선들, 및 제1 집적회로들을 포함할 수 있다. 제1 집적회로들은 로직 회로들을 포함하고, 제1 반 도체 다이의 하면 상에 배치될 수 있다. 이와 달리, 제1 집적회로들은 메모리 회로들을 포함할 수 있다. 제1 절 연층들은 제1 반도체 다이의 하면들 상에 적층될 수 있다. 제1 절연층들 중 어느 하나는 제1 집적회로들을 덮을 수 있다. 제1 도전 배선들은 제1 절연층들 사이에 배치되고 제1 집적회로들과 연결될 수 있다. 제1 칩 패드들 은 제1 하부 반도체칩의 하면 상에 배치될 수 있다. 제1 하부 반도체칩의 하면은 제1 집적회로 층의 하면을 포함할 수 있다. 제1 칩 패드들은 제1 도전 배선들을 통해 제1 집적회로들과 전기적으로 연결 될 수 있다. 제1 칩 패드들은 알루미늄과 같은 금속을 포함할 수 있다. 어떤 구성 요소가 반도체칩과 전기 적으로 연결된다는 것은 상기 반도체칩의 칩 패드들을 통해 집적회로들과 전기적으로 연결되는 것을 의미할 수 있다. 반도체 패키지는 제1 하부 범프들을 더 포함할 수 있다. 제1 하부 범프들은 제1 기판 및 제 1 하부 반도체칩 사이에 개재될 수 있다. 예를 들어, 제1 하부 범프들은 대응되는 제1 재배선 패드들 및 제1 칩 패드들 사이에 제공되어, 상기 제1 재배선 패드들 및 제1 칩 패드들과 접속할 수 있다. 이에 따라, 제1 하부 반도체칩이 제1 하부 범프들을 통해 제1 기판과 전기적으로 연결 될 수 있다. 제1 하부 반도체칩은 제1 기판을 통해 솔더볼 단자들과 전기적으로 연결될 수 있다. 제1 하부 범프들은 솔더볼들을 포함하고, 솔더볼들을 솔더 물질을 포함할 수 있다. 제1 하부 범프들 은 필라 패턴들을 더 포함할 수 있다. 필라 패턴들은 솔더 물질과 다른 금속을 포함할 수 있다. 필라 패턴 들은 예를 들어, 구리를 포함할 수 있다. 반도체 패키지는 제1 언더필막을 더 포함할 수 있다. 제1 언더필막이 제1 기판 및 제1 하부 반도체칩 사이의 제1 갭 영역에 제공되어, 제1 하부 범프들의 측벽들을 덮을 수 있다. 제1 언더필막은 에폭시 폴리머와 같은 절연성 폴리머를 포함할 수 있다. 제2 하부 반도체칩들이 제1 기판의 상면 상에 배치될 수 있다. 제2 하부 반도체칩들은 제1 하부 반도체칩과 다른 기능을 수행할 수 있으나, 이에 제약되지 않는다. 제2 하부 반도체칩들은 제1 기판 을 통해 제1 하부 반도체칩과 전기적 신호를 송수신할 수 있다. 제2 하부 반도체칩들은 엣지 반도체칩들일 수 있다. 예를 들어, 제2 하부 반도체칩들은 평면적 관점 에서 제1 기판의 엣지 영역 상에 배치될 수 있다. 제1 기판의 엣지 영역은 평면적 관점에서 센터 영 역 및 제1 기판의 측벽들 사이에 제공될 수 있다. 제1 기판의 엣지 영역은 평면적 관점에서 센터 영 역을 둘러쌀 수 있다. 도 1b와 같이 제2 하부 반도체칩들 각각은 제2 칩 패드들, 제2 반도체 다이, 및 제2 집적회로층을 포 함할 수 있다. 제2 반도체 다이의 하면은 제1 기판을 향할 수 있다. 제2 집적회로층은 제2 절연층들, 제2 도전 배선들, 및 제2 집적회로들을 포함할 수 있다. 제2 집적회로들은 로직 회로들을 포함하고, 제2 반도체 다 이의 하면 상에 배치될 수 있다. 이와 달리, 제2 집적회로들은 메모리 회로들을 포함할 수 있다. 제2 절연층들 은 제2 반도체 다이의 하면들 상에 적층될 수 있다. 제2 절연층들 중 어느 하나는 제2 집적회로들을 덮을 수 있 다. 제2 도전 배선들은 제2 절연층들 사이에 배치되고 제2 집적회로들과 연결될 수 있다. 제2 칩 패드들은 대응되는 제2 하부 반도체칩의 하면 상에 배치될 수 있다. 상기 제2 하부 반도체칩의 하면은 제2 집 적회로층의 하면을 포함할 수 있다. 제2 칩 패드들은 제2 도전 배선들을 통해 제2 집적회로들과 전기적으 로 연결될 수 있다. 제2 칩 패드들은 알루미늄과 같은 금속을 포함할 수 있다. 제2 하부 반도체칩들 각각은 제1 하부 반도체칩과 옆으로 이격될 수 있다. 제2 하부 반도체칩들(22 0)은 평면적 관점에서 제1 하부 반도체칩을 중심으로 서로 대칭적으로 배치될 수 있다. 일 예로, 제1 하부 반도체칩은 제2 하부 반도체칩들 중 어느 2개 사이에 배치될 수 있다. 예를 들어, 제2 하부 반도체칩들은 도 1a와 같이 제1 엣지 반도체칩, 제2 엣지 반도체칩, 제3 엣지 반도체칩, 및 제4 엣지 반도체칩을 포함할 수 있다. 제1 엣지 반도체칩은 제1 하부 반도체 칩의 제1 측벽(210a)과 옆으로 이격될 수 있다. 예를 들어, 제1 엣지 반도체칩의 일 측벽(221a)은 제 1 하부 반도체칩의 제1 측벽(210a)을 향하고, 제1 하부 반도체칩의 제1 측벽(210a)과 이격될 수 있다. 제1 엣지 반도체칩의 일 측벽(221a)은 제1 하부 반도체칩의 제1 측벽(210a)과 평행할 수 있다. 제2 엣지 반도체칩은 제1 하부 반도체칩의 제2 측벽(210b)과 옆으로 이격될 수 있다. 제1 하부 반도 체칩의 제2 측벽(210b)은 제1 측벽(210a)과 대향될 수 있다. 제2 엣지 반도체칩의 일 측벽(222b)은 제1 하부 반도체칩의 제2 측벽(210b)을 향하고, 상기 제2 측벽(210b)과 이격될 수 있다. 제2 엣지 반도체 칩의 일 측벽(222b)은 제1 하부 반도체칩의 제2 측벽(210b)과 평행할 수 있다. 제3 엣지 반도체칩은 제1 하부 반도체칩의 제3 측벽(210c)과 옆으로 이격될 수 있다. 제1 하부 반도 체칩의 제3 측벽(210c)은 제1 측벽(210a) 및 제2 측벽(210b)과 이웃할 수 있다. 예를 들어, 제3 엣지 반도 체칩의 일 측벽(223c)은 제1 하부 반도체칩의 제3 측벽(210c)을 향하되, 상기 제3 측벽(210c)과 이격 될 수 있다. 제3 엣지 반도체칩의 일 측벽(223c)은 제1 하부 반도체칩의 제3 측벽(210c)과 평행할 수 있다. 제4 엣지 반도체칩은 제1 하부 반도체칩의 제4 측벽(210d)과 옆으로 이격될 수 있다. 제1 하부 반도 체칩의 제4 측벽(210d)은 제3 측벽(210c)과 대향될 수 있다. 예를 들어, 제4 엣지 반도체칩의 일 측 벽(224d)은 제1 하부 반도체칩의 제4 측벽(210d)을 향하되, 상기 제4 측벽(210d)과 이격될 수 있다. 제4 엣지 반도체칩의 일 측벽(224d)은 제1 하부 반도체칩의 제4 측벽(210d)과 평행할 수 있다. 실시예들에 따르면, 도 1a에 도시된 바와 같이 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 간 격들(C)은 50 μm 내지 2mm일 수 있다. 예를 들어, 제1 엣지 반도체칩은 제1 하부 반도체칩의 제1 측 벽(210a)과 50 μm 내지 2mm의 간격으로 이격될 수 있다. 제2 엣지 반도체칩은 제1 하부 반도체칩의 제2 측벽(210b)과 50 μm 내지 2mm의 간격으로 이격될 수 있다. 제3 엣지 반도체칩은 제1 하부 반도체칩 의 제3 측벽(210c)과 50 μm 내지 2mm의 간격으로 이격될 수 있다. 제4 엣지 반도체칩은 제1 하부 반 도체칩의 제4 측벽(210d)과 50 μm 내지 2mm의 간격으로 이격될 수 있다. 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 간격들(C)이 2mm 이하이므로, 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 인터페이스가 향상될 수 있다. 예를 들어, 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 전기적 신호 전달은 고속으로 수행될 수 있다. 이에 따라, 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 전기적 신호 전달은 높은 대역폭 밀도(bandwidth density), 낮은 신호 지연(latency) 특성, 및 향상된 전력 효율(power efficiency) 특성을 가질 수 있다. 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이의 간격들(C)이 5 μm 이상이므로, 반도체 패키지의 제조 공정이 용이하게 수행될 수 있다. 실시예들에 따르면, 제1 하부 반도체칩의 길이(L1)는 제1 엣지 반도체칩의 일 측벽(221a)의 길이(L 2)와 동일하거나 또는 10μm 이내의 차이를 가질 수 있다. 이에 따라, 제1 하부 반도체칩 및 제1 엣지 반 도체칩 사이의 인터페이스 특성이 향상될 수 있다. 제1 하부 반도체칩의 길이(L1)는 제2 엣지 반도체 칩의 일 측벽(222b)의 길이(L3)와 동일하거나 또는 10μm 이내의 차이를 가질 수 있다. 제1 하부 반도체칩 및 제2 엣지 반도체칩 사이의 인터페이스 특성이 향상될 수 있다. 이 때, 제1 하부 반도체칩의 길이(L1)는 제1 하부 반도체칩의 제1 측벽(210a)의 길이 및 제1 하부 반도체칩의 제2 측벽(210b)의 길이와 동일할 수 있다. 어떤 구성 요소의 길이는 제2 방향(D2)과 나란한 방향에서 측정될 수 있다. 제1 하부 반도체칩의 너비(W1)는 제3 엣지 반도체칩의 일 측벽(223c)의 너비(W2)와 동일하거나 또는 10μm 이 내의 차이를 가질 수 있다. 제1 하부 반도체칩의 너비(W1)는 제4 엣지 반도체칩의 일 측벽(224d)의 너비와 동일하거나 또는 10μm 이내의 차이를 가질 수 있다. 제1 하부 반도체칩의 너비(W1)는 제1 하부 반 도체칩의 제3 측벽(210c)의 너비 및 제4 측벽(210d)의 너비(W3)와 동일할 수 있다. 이에 따라, 제1 하부 반도체칩 및 제3 엣지 반도체칩 사이의 인터페이스 특성 및 제1 하부 반도체칩과 제4 엣지 반도 체칩 사이의 인터페이스 특성이 더욱 향상될 수 있다. 어떤 구성요소들의 너비들, 길이들, 및 레벨들이 서 로 동일하다는 것은 공정상 발생할 수 있는 오차 범위의 동일성을 의미할 수 있다. 일 예로, 제1 하부 반도체칩은 평면적 관점에서 정사각형 형상을 가지고, 제1 하부 반도체칩의 길이 (L1)는 제1 하부 반도체칩의 너비(W1)와 실질적으로 동일할 수 있다. 그러나, 본 발명은 이에 제약되지 않 는다. 제2 하부 반도체칩들은 정사각형 또는 직사각형의 평면 형상을 가질 수 있다. 반도체 패키지는 도 1b와 같이 제2 하부 범프들을 더 포함할 수 있다. 제2 하부 범프들은 제1 기 판 및 제2 하부 반도체칩들 사이에 개재될 수 있다. 예를 들어, 제2 하부 범프들은 대응되는 제 1 재배선 패드들 및 제2 칩 패드들 사이에 제공되어, 상기 제1 재배선 패드들 및 제2 칩 패드들 과 접속할 수 있다. 이에 따라, 제2 하부 반도체칩들이 제2 하부 범프들을 통해 제1 기판 과 전기적으로 연결될 수 있다. 제2 하부 반도체칩들은 제1 기판을 통해 제1 하부 반도체칩 및 솔더볼 단자들과 전기적으로 연결될 수 있다. 제2 하부 범프들은 솔더볼들을 포함할 수 있다. 제2 하 부 범프들은 필라 패턴들을 더 포함할 수 있다. 반도체 패키지는 제2 언더필막들을 더 포함할 수 있다. 제2 언더필막들이 제1 기판 및 제2 하부 반도체칩들 사이의 제2 갭 영역들에 제공되어, 제2 하부 범프들의 측벽들을 덮을 수 있다. 제2 언더필막들은 에폭시 폴리머와 같은 절연성 폴리머를 포함할 수 있다. 브릿지 구조체가 제1 기판 상에 제공될 수 있다. 브릿지 구조체는 제1 하부 반도체칩 및 제2 하부 반도체칩들과 옆으로 이격될 수 있다. 브릿지 구조체는 복수개로 제공될 수 있다. 복수의 브릿지 구조체들은 제1 하부 반도체칩 및 제2 하부 반도체칩들 사이에 각각 배치될 수 있다. 예 를 들어, 도 1a와 같이, 브릿지 구조체들은 제1 하부 반도체칩과 제1 엣지 반도체칩 사이, 제1 하부 반도체칩과 제2 엣지 반도체칩 사이, 제1 하부 반도체칩과 제3 엣지 반도체칩 사이, 및 제1 하부 반도체칩과 제4 엣지 반도체칩 사이에 각각 배치될 수 있다. 일 예로, 브릿지 구조체들 의 개수는 제2 하부 반도체칩들의 개수와 동일할 수 있다. 브릿지 구조체들 각각의 평면 형상, 크기, 및 평면적은 도 1a의 도시에 제약되지 않고 다양하게 변형될 수 있다. 브릿지 구조체들의 개수는 도 1a의 도시에 제약되지 않고 다양하게 변형될 수 있다. 브릿지 구조체들 각각은 도 1b와 같이 베이스 구조체 및 도전 비아들을 포함할 수 있다. 베이스 구조체는 반도체 기판일 수 있다. 반도체 기판은 실리콘, 게르마늄, 및 이들의 조합을 포함할 수 있다. 다 른 예로, 베이스 구조체는 절연 물질을 포함할 수 있다. 도전 비아들은 베이스 구조체 내에 제 공될 수 있다. 도전 비아들은 베이스 구조체를 관통할 수 있다. 도전 비아들은 제1 기판을 통해 제1 하부 반도체칩과 전기적으로 연결될 수 있다. 브릿지 구조체들과 전기적으로 연결된다는 것 은 해당 브릿지 구조체에 포함된 도전 비아들 중 적어도 하나와 전기적으로 연결된다는 것을 의미할 수 있다. 도전 비아들은 구리, 텅스텐, 티타늄, 및 이들의 합금과 같은 금속 물질을 포함할 수 있다. 도전 비아들은 제1 피치(pitch)(P1)를 가질 수 있다. 제1 피치(P1)는 0.4 μm 내지 5 μm일 수 있다. 제1 피치 (P1)는 0.4 μm 이상이므로, 도전 비아들이 제조 공정이 용이할 수 있다. 브릿지 구조체들은 제1 도전 패드들 및 제2 도전 패드들 중에서 적어도 하나를 더 포함할 수 있 다. 제1 도전 패드들은 베이스 구조체의 하면 상에 제공되고, 도전 비아들과 접속할 수 있다. 제2 도전 패드들은 베이스 구조체의 상면 상에 제공되고, 제2 도전 비아들과 접속할 수 있다. 제2 도전 패드들은 도전 비아들을 통해 제1 도전 비아들과 전기적으로 연결될 수 있다. 제1 도 전 패드들 및 제2 도전 패드들은 구리, 텅스텐, 티타늄, 및 이들의 합금과 같은 금속 물질을 포함할 수 있다. 브릿지 구조체들은 집적회로들을 포함하지 않을 수 있으나, 이에 제약되지 않는다. 일 예로, 브 릿지 구조체들은 커패시터와 같은 수동 소자 또는 스위칭 소자를 더 포함할 수 있다. 반도체 패키지는 제3 하부 범프들을 더 포함할 수 있다. 제3 하부 범프들은 제1 기판 및 브 릿지 구조체들 사이에 개재될 수 있다. 예를 들어, 제3 하부 범프들은 대응되는 제1 재배선 패드들 및 제1 도전 패드들 사이에 제공되어, 상기 제1 재배선 패드들 및 제1 도전 패드들과 접 속할 수 있다. 이에 따라, 브릿지 구조체들이 제3 하부 범프들을 통해 제1 기판과 전기적으로 연결될 수 있다. 이와 달리, 제1 도전 패드들이 생략되고, 제3 하부 범프들은 도전 비아들의 하 면들과 직접 접속할 수 있다. 제3 하부 범프들 각각은 솔더볼 및 필라 패턴 중에서 적어도 하나를 포함할 수 있다. 반도체 패키지는 제3 언더필막을 더 포함할 수 있다. 제3 언더필막이 제1 기판 및 브릿지 구조체들 사이의 제3 갭 영역에 제공되어, 제3 하부 범프들의 측벽들을 덮을 수 있다. 제3 언더필막 은 에폭시 폴리머와 같은 절연성 폴리머를 포함할 수 있다. 도전 포스트들은 제1 기판의 엣지 영역의 상면 상에 배치될 수 있다. 도전 포스트들은 평면적 관점에서 제2 하부 반도체칩들 및 제1 기판의 측벽들 사이에 배치될 수 있다. 도전 포스트들은 제2 하부 반도체칩들 및 제1 하부 반도체칩과 옆으로 이격될 수 있다. 예를 들어, 도전 포스트들 은 원기둥 형상을 가질 수 있다. 도전 포스트들은 제2 피치(도 1a의 P2)를 가질 수 있다. 제2 피치 (P2)는 제1 피치(P1)보다 더 클 수 있다. 제2 피치(P2)는 40μm 내지 1m일 수 있다. 제2 피치(P2)가 40μm 이 상이므로, 도전 포스트들의 종횡비가 과도하게 크지 않을 수 있다. 이에 따라, 도전 포스트들이 구조 적 안정성을 가지고, 도전 포스트들의 제조 공정이 용이할 수 있다. 도전 포스트들은 대응되는 제1 재배선 패드들 상에 각각 배치되어, 상기 제1 재배선 패드들과 접속할 수 있다. 이에 따라, 도전 포 스트들은 제1 기판을 통해 솔더볼 단자들과 전기적으로 연결될 수 있다. 예를 들어, 도전 포스 트들은 솔더볼 단자들 중에서 전원 솔더볼 단자 또는 접지 솔더볼 단자와 전기적으로 연결될 수 있다. 도전 포스트들은 예를 들어, 구리 또는 텅스텐과 같은 금속을 포함할 수 있다. 도전 포스트들 은 도전 구조체들일 수 있다. 제1 몰딩막이 제1 기판의 상면 상에 배치되어, 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 브릿지 구조체들을 덮을 수 있다. 예를 들어, 제1 몰딩막은 베이스 구조체를 덮되, 도전 비 아들과 이격될 수 있다. 제1 몰딩막은 도전 포스트들의 측벽들을 덮되, 도전 포스트들의 상면들 상으로 연장되지 않을 수 있다. 예를 들어, 제1 몰딩막의 상면은 도전 포스트들의 상면들과 공면(coplanar)일 수 있다. 제1 몰딩막은 에폭시계 몰딩 컴파운드와 같은 절연성 폴리머를 포함할 수 있다. 제1 몰딩막은 제1 내지 제3 언더필막들(431, 432, 433)과 다른 물질을 포함할 수 있다. 도시된 바와 달리, 제1 내지 제3 언더필막들(431, 432, 433) 중 적어도 하나가 생략되고, 제1 몰딩막은 제1 갭 영역, 제2 갭 영역들, 및 제3 갭 영역 중 대응되는 것 내로 더 연장될 수 있다. 제2 기판이 제2 몰딩막 및 도전 포스트들 상에 배치될 수 있다. 제2 기판은 제1 하부 반도 체칩, 제2 하부 반도체칩들, 및 브릿지 구조체 상에 배치될 수 있다. 제2 기판은 도전 포 스트들과 전기적으로 연결될 수 있다. 제2 기판은 고밀도 배선 기판일 수 있다. 예를 들어, 제2 기판은 제2 배선들을 포함하고, 상기 제2 배선들은 제2 기판 내에 고밀도로 제공될 수 있다. 제2 배선들은 비교적 작은 폭 및 작은 피치를 가질 수 있다. 일 예로, 제2 기판은 재배선 기판일 수 있다. 다른 예로, 제2 기판은 고다층기판(multi-layer board, MLB) 및/또는 고밀도 인터커넥트(high-density interconnection, HDI) 기판과 같은 인쇄회로기판을 포 함할 수 있다. 도 1b, 도 2, 도 3b, 도 4, 및 도 5에서 편의를 위해 제2 기판이 재배선 기판인 경우에 대 해 도시하였으나, 본 발명이 이에 제약되는 것은 아니다. 제2 기판의 종류 및 제2 기판의 구성 요소 들은 다양하게 변형될 수 있다. 일 예에 따르면, 제2 기판이 재배선 기판인 경우, 제2 기판은 제2 절연층, 제2 재배선 패턴들 , 제2 씨드 패턴들, 제2 씨드 패드들, 및 제2 재배선 패드들을 포함할 수 있다. 제2 절연 층은 복수의 제2 절연층들을 포함할 수 있다. 상기 복수의 제2 절연층들은 제1 몰딩막 상 에 적층될 수 있다. 제2 절연층들은 감광성 절연(PID) 물질을 포함할 수 있다. 일 예로, 제2 절연층들 은 서로 동일한 물질을 포함할 수 있다. 인접한 제2 절연층들 사이의 계면은 구분되지 않을 수 있다. 제2 절연층들의 개수는 다양하게 변형될 수 있다. 제2 재배선 패턴들은 제2 절연층들 내에 및 제2 절연층들 상에 제공될 수 있다. 제2 재배선 패 턴들은 각각은 제2 비아 부분 및 제2 배선 부분을 포함할 수 있다. 제2 비아 부분은 대응되는 제2 절연층 내에 제공될 수 있다. 제2 배선 부분은 제2 비아 부분 상에 제공되고, 제2 비아 부분과 경계면 없이 연결 될 수 있다. 제2 재배선 패턴들 각각의 제2 배선 부분의 너비는 제2 비아 부분의 상면의 너비보다 더 클 수 있다. 제2 재배선 패턴들 각각의 제2 배선 부분은 대응되는 제2 절연층의 상면 상으로 연장될 수 있다. 제2 재배선 패턴들은 구리와 같은 금속을 포함할 수 있다. 제2 재배선 패턴들은 적층된 제2 하부 재배선 패턴 및 제2 상부 재배선 패턴들을 포함할 수 있다. 제2 하 부 재배선 패턴은 대응되는 도전 포스트 상에 배치되어, 상기 도전 포스트와 접속할 수 있다. 제2 상 부 재배선 패턴은 제2 하부 재배선 패턴 상에 배치되며, 제2 하부 재배선 패턴과 접속할 수 있다. 제2 씨드 패턴들이 제2 재배선 패턴들의 하면들 상에 각각 배치될 수 있다. 예를 들어, 제2 씨드 패 턴들 각각은 대응되는 제2 재배선 패턴의 제2 비아 부분의 하면 및 측벽 상에 제공되고, 및 제2 배선 부분의 하면으로 연장될 수 있다. 제2 씨드 패턴들은 도전 포스트들 및 제2 재배선 패턴들과 다 른 물질을 포함할 수 있다. 예를 들어, 제2 씨드 패턴들은 도전 씨드 물질을 포함할 수 있다. 제2 씨드 패 턴들은 배리어층들로 기능하여 제2 재배선 패턴들에 포함된 물질의 확산을 방지할 수 있다. 제2 재배선 패드들 각각은 대응되는 제2 재배선 패턴 상에 배치되어, 상기 대응되는 제2 재배선 패턴 과 접속할 수 있다. 예를 들어, 제2 재배선 패드들 각각은 제2 상부 재배선 패턴 상에 배치될 수 있 다. 제2 재배선 패드들은 서로 옆으로 이격될 수 있다. 제2 재배선 패드들의 하부들은 최상부 제2 절 연층 내에 제공될 수 있다. 제2 재배선 패드들의 상부들은 최상부 제2 절연층의 상면 상으로 연 장될 수 있다. 제2 재배선 패드들은 예를 들어, 구리와 같은 금속을 포함할 수 있다. 제2 재배선 패드들은 제2 재배선 패턴들을 통해 도전 포스트들과 접속할 수 있다. 제2 재배선 패턴들이 제공되므로, 적어도 하나의 제2 재배선 패드는 그와 전기적으로 연결되는 도전 포스트(30 0)와 수직적으로 정렬되지 않을 수 있다. 이에 따라, 제2 재배선 패드들의 배치가 보다 자유롭게 설계될 수 있다. 도전 포스트들 및 제2 재배선 패드들 사이의 제2 재배선 패턴들의 적층된 개수는 도시된 바 에 제약되지 않고 다양하게 변형될 수 있다. 예를 들어, 하나의 제2 재배선 패턴 또는 3개 이상의 제2 재 배선 패턴들이 적층될 수 있다. 제2 씨드 패드들은 최상부 제2 재배선 패턴들 및 제2 재배선 패드들 사이에 개재될 수 있다. 제 2 씨드 패드들은 도전 씨드 물질을 포함할 수 있다. 반도체 패키지는 브릿지 연결부들을 더 포함할 수 있다. 브릿지 연결부들은 브릿지 구조체들 및 제2 기판 사이에 배치되며, 브릿지 구조체들 및 제2 기판과 전기적으로 연결될 수 있 다. 구체적으로, 브릿지 연결부들은 제2 도전 패드들 상에 제공될 수 있다. 제2 재배선 패턴들 중 대응되는 것들이 브릿지 연결부들 상에서 브릿지 연결부들과 접속할 수 있다. 이에 따라, 제2 기 판은 브릿지 구조체들을 통해 제1 기판과 전기적을 연결될 수 있다. 예를 들어, 브릿지 구조체 들은 제1 기판 및 제2 기판 사이에서 수직적 전기적 통로를 제공할 수 있다. 상기 수직적 전기 적 통로는 신호 통로를 포함할 수 있다. 브릿지 연결부들은 금속 비아들 또는 금속 스터드(stud)들을 포함 할 수 있다. 브릿지 연결부들은 예를 들어, 구리, 티타늄, 텅스텐, 은(Ag), 금(Au), 니켈 및/또는 이들의 조합을 포함할 수 있다. 제1 상부 반도체칩들이 제2 기판의 상면 상에 배치될 수 있다. 제1 상부 반도체칩들은 제1 하부 반도체칩과 평면적 관점에서 이격되고, 제1 하부 반도체칩과 평면적 관점에서 오버랩되지 않을 수 있 다. 즉, 제1 상부 반도체칩들은 도 1b와 같이 제1 하부 반도체칩과 대각선 방향들로 이격될 수 있다. 상기 대각선 방향은 제1 방향, 제2 방향, 및 제3 방향과 교차할 수 있다. 제1 상부 반도체칩들은 제1 하부 반도체칩과 다른 기능을 수행할 수 있으나, 이에 제약되지 않는다. 제1 상부 반도체칩들은 브릿지 구 조체들을 통해 제1 하부 반도체칩과 전기적 신호를 송수신할 수 있다. 상기 전기적 신호는 데이터 신호 또는 프로세싱 신호를 포함할 수 있다. 실시예들에 따르면, 브릿지 구조체들은 도 1a와 같이 평면적 관점에서 제1 하부 반도체칩 및 제1 상 부 반도체칩들 사이에 각각 배치될 수 있다. 이에 따라, 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 전기적 신호 통로의 길이가 짧아질 수 있다. 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 고속 신호 전달이 가능할 수 있다. 브릿지 구조체들의 총 개수는 제1 상부 반도체칩들 의 총 개수와 동일할 수 있다. 제1 상부 반도체칩들은 제2 하부 반도체칩들의 상면들과 수직적으로 이격될 수 있다. 제1 상부 반도 체칩들은 제2 하부 반도체칩들과 평면적 관점에서 오버랩될 수 있다. 제1 상부 반도체칩들의 총 개수는 제2 하부 반도체칩들의 개수와 동일할 수 있으나, 이에 제약되지 않는다. 도 1b와 같이, 제1 상부 반도체칩들 각각은 제3 칩 패드들, 제3 반도체 다이, 및 제3 집적회로층을 포함할 수 있다. 제3 반도체 다이의 하면은 제2 기판을 향할 수 있다. 제3 집적회로층은 제3 절연층들, 제 3 도전 배선들, 및 제3 집적회로들을 포함할 수 있다. 제3 집적회로들은 로직 회로들을 포함하고, 제3 반도체 다이의 하면 상에 배치될 수 있다. 다른 예로, 제3 집적회로들은 메모리 회로들을 포함할 수 있다. 제3 절연층 들은 제3 반도체 다이의 하면들 상에 적층될 수 있다. 제3 절연층들 중 어느 하나는 제3 집적회로들을 덮을 수 있다. 제3 도전 배선들은 제3 절연층들 사이에 배치되고 제3 집적회로들과 연결될 수 있다. 제3 칩 패드들(23 5)은 제3 하부 반도체칩의 하면 상에 배치될 수 있다. 제3 칩 패드들은 제3 도전 배선들을 통해 제3 집적 회로들과 전기적으로 연결될 수 있다. 제3 칩 패드들은 알루미늄과 같은 금속을 포함할 수 있다. 반도체 패키지는 제1 도전 범프들을 더 포함할 수 있다. 제1 도전 범프들은 제2 기판 및 제 1 상부 반도체칩들 사이에 개재될 수 있다. 예를 들어, 제1 도전 범프들은 대응되는 제2 재배선 패드 들 및 제2 칩 패드들 사이에 제공되어, 상기 제2 재배선 패드들 및 제2 칩 패드들과 접속 할 수 있다. 제1 도전 범프들은 솔더볼들을 포함할 수 있다. 제1 도전 범프들은 필라 패턴들을 더 포 함할 수 있다. 제1 상부 반도체칩들은 제1 도전 범프들을 통해 제2 기판과 전기적으로 연결될 수 있다. 이에 따라, 제1 상부 반도체칩들은 제2 기판, 브릿지 구조체들, 및 제1 기판을 통해 제1 하부 반도체칩과 전기적으로 연결될 수 있다. 브릿지 구조체들의 도전 비아들은 신호 비아들일 수 있다. 예를 들어, 도전 비아들은 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이 의 전기적 신호를 전달할 수 있다. 실시예들에 따르면, 반도체 패키지가 제1 상부 반도체칩들을 포함하여, 반도체 패키지에 포함된 반도체칩들의 평면적들의 총합이 증가될 수 있다. 상기 반도체칩들의 평면적들의 총합은 제1 하부 반도체칩 의 평면적, 제2 하부 반도체칩들의 평면적들, 및 제1 상부 반도체칩들의 평면적들의 합을 포함 할 수 있다. 반도체칩들의 평면적들의 총합이 증가될수록, 반도체 패키지의 성능이 향상될 수 있다. 실시예들에 따르면, 제1 상부 반도체칩들이 제2 하부 반도체칩들과 평면적 관점에서 오버랩되므로, 반도체 패키지의 평면적이 감소될 수 있다. 실시예들에 따르면, 반도체 패키지에 포함된 반도체칩들의 평면적의 총합이 증가되지만, 반도체 패키지는 소형화될 수 있다. 제1 상부 반도체칩들은 제2 기판을 통해 도전 포스트들과 전기적으로 연결될 수 있다. 도전 포 스트들의 제2 피치(P2)는 비교적 클 수 있다. 제1 상부 반도체칩들은 도전 포스트를 통해 전압 을 공급받을 수 있다. 상기 전압은 전원 전압 또는 접지 전압일 수 있다. 실시예들에 따르면, 도전 포스트(30 0)가 제2 피치(P2)를 가지고 전압 공급 통로로 기능하므로, 제1 상부 반도체칩들에 전압이 안정적으로 공 급될 수 있다. 도전 포스트들이 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 신호 전송 통로로 사용되는 경우, 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 신호 통로의 길이가 증가 될 수 있다. 실시예들에 따르면, 브릿지 구조체들의 도전 비아들이 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 신호 전송 통로로 사용되므로, 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 고속 신호 전달이 가능할 수 있다. 실시예들에 따르면, 도전 비아들의 제1 피치(P1)는 비교 적 작을 수 있다. 제1 피치(P1)는 제2 피치(P2)보다 작을 수 있다. 예를 들어, 도전 비아들의 제1 피치 (P1)가 5 μm 이하이므로, 제1 하부 반도체칩 및 제1 상부 반도체칩들 사이의 신호 전송이 AI와 같은 고성능 프로세싱에 적합할 수 있다. 반도체 패키지는 제1 언더필 패턴들을 더 포함할 수 있다. 제1 언더필 패턴들은 제2 기판 및 제1 상부 반도체칩들 사이의 제4 갭 영역들에 제공되어, 제1 도전 범프들의 측벽들을 덮을 수 있다. 제1 언더필 패턴들은 에폭시 폴리머와 같은 절연성 폴리머를 포함할 수 있다. 제2 몰딩막이 제2 기판 상에 배치되어, 제1 상부 반도체칩들을 덮을 수 있다. 제2 몰딩막 은 에폭시계 몰딩 컴파운드와 같은 절연성 폴리머를 포함할 수 있다. 제2 몰딩막은 제1 언더필 패턴들 과 다른 물질을 포함할 수 있다. 도시된 바와 달리, 제1 언더필 패턴들은 생략되고, 제2 몰딩막(42 0)은 제1 상부 반도체칩들의 하면들 상으로 더 연장되어, 제1 도전 범프들의 측벽들을 덮을 수 있다. 이하, 실시예에 따른 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 제1 상부 반도체칩들의 전기적 신호의 전송 에 대해서 설명한다. 앞서 설명한 바와 중복되는 내용은 생략한다. 도 1c는 실시예들에 따른 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 제1 상부 반도체칩들 사이의 전기적 신 호의 전송을 설명하기 위한 도면이다. 도 1c를 도 1a 및 도 1b와 함께 참조하면, 제1 하부 반도체칩은 제1 하부 칩렛일 수 있다. 예를 들어, 제1 하부 반도체칩은 코어 칩렛(core chiplet) 또는 허브 칩렛(hub chiplet)일 수 있다. 칩렛(chiplet)은 로 직 반도체칩을 기능별로 쪼개어 형성된 IP(intellectual property) 블록 유닛들 중 적어도 하나를 포함할 수 있 다. 상기 로직 반도체칩은 하나의 프로세서를 구성하며, 하나의 프로세서로 동작할 수 있다. 이와 달리, 칩렛들 각각은 독립적인 프로세서로 동작하지 않으나, 칩렛들이 서로 연결되어 적어도 하나의 프로세서로 동작할 수 있 다. 즉, 상기 프로세서는 서로 연결된 칩렛들을 포함할 수 있다. 실시예들에 따르면, 제1 하부 반도체칩의 제1 집적회로들은 적어도 하나의 IP 블록 유닛을 형성할 수 있다. 제1 하부 반도체칩이 칩렛인 경우, 제1 하부 반도체칩의 IP 블록 유닛은 제1 통신 IP 유닛들을 포함할 수 있다. 제1 하부 반도체칩은 상기 제1 통신 IP 유닛들을 통해 다른 반도체칩 또는 칩렛과 신호를 송수신할 수 있다. 제1 통신 IP 유닛들은 D2D(die to die) IP들을 포함할 수 있다. 제1 통신 IP 유닛들은 CCIX (Cache Coherent Interconnect for Accelerators)을 포함하지 않을 수 있으나, 이에 제약되지 않는다. 제2 하부 반도체칩들은 제2 하부 칩렛들일 수 있다. 제2 하부 반도체칩들 각각의 제2 집적회로들은 적어도 하나의 IP 블록 유닛을 형성할 수 있다. 일 예로, 제2 하부 반도체칩들의 IP 블록 유닛은 제1 하부 칩렛의 IP 블록 유닛과 다른 기능을 하거나, 또는 다른 디자인을 가질 수 있다. 제2 하부 반도체칩들 중 어느 하나의 IP 블록 유닛은 제2 하부 반도체칩들 중 어느 하나의 IP 블록 유닛과 동일 또는 상이한 기능 을 하거나 동일 또는 상이한 디자인을 가질 수 있다. 제2 하부 반도체칩들이 칩렛들인 경우, 제2 하부 반 도체칩들 각각의 IP 블록 유닛은 제2 통신 IP 유닛을 포함할 수 있다. 제2 통신 IP 유닛들은 D2D(die to die) IP들을 포함할 수 있다. 제2 하부 반도체칩들 각각은 제2 통신 IP 유닛을 통해 다른 반도체칩 또는 칩렛과 신호를 송수신할 수 있다. 제1 상부 반도체칩들은 제1 상부 칩렛들일 수 있다. 제1 상부 반도체칩들 각각의 제3 집적회로들은 적어도 하나의 IP 블록 유닛을 형성할 수 있다. 예를 들어, 복수의 제1 상부 반도체칩들의 IP 블록 유닛들 은 제1 하부 반도체칩의 IP 블록 유닛과 다른 기능을 하고, 다른 디자인을 가질 수 있다. 제1 상부 반도체 칩들의 IP 블록 유닛들은 제2 하부 반도체칩들의 IP 블록 유닛들과 동일 또는 상이한 기능을 하거나 동일 또는 상이한 디자인을 가질 수 있다. 제1 상부 반도체칩들 중 어느 하나의 IP 블록 유닛은 제1 상부 반도체칩들 중 다른 하나의 IP 블록 유닛과 동일 또는 상이한 기능을 하거나 동일 또는 상이한 디자인을 가질 수 있다. 제1 상부 반도체칩들이 칩렛들인 경우, 제1 상부 반도체칩들 각각의 IP 블록 유닛은 제3 통신 IP 유닛을 포함할 수 있다. 제1 상부 반도체칩들 각각은 상기 제3 통신 IP 유닛을 통해 다른 반 도체칩 또는 칩렛과 신호를 송수신할 수 있다. 제3 통신 IP 유닛들은 D2D(die to die) IP들을 포함할 수 있다. 제1 상부 반도체칩들 및 제2 하부 반도체칩들은 제1 하부 반도체칩과 전기적으로 연결될 수 있 다. 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 제1 상부 반도체칩들 각각이 칩렛인 경우, 제 1 하부 반도체칩, 제2 하부 반도체칩들, 및 제1 상부 반도체칩들은 하나의 프로세서(processe r)를 구성할 수 있다. 상기 프로세서는 예를 들어, CPU, GPU, DPU, 및/또는 NPU를 포함할 수 있다. 이 때, 제1 통신 IP 블록들이 제2 통신 IP 블록들과 접속하여, 제1 하부 반도체칩이 제2 하부 반도체칩들과 전기 적으로 연결될 수 있다. 제1 통신 IP 블록들이 제3 통신 IP 블록들과 접속하여, 제1 하부 반도체칩이 제1 상부 반도체칩들과 전기적으로 연결될 수 있다. 도 1c에서 화살표는 제1 하부 반도체칩과 제2 하부 반도체칩들 사이의 전기적 연결 및 제1 하부 반도체칩과 제1 상부 반도체칩들 사이의 전기적 연 결을 모식적으로 나타낸 것이다. 도 1c의 화살표는 제1 하부 반도체칩의 레딕스에 해당할 수 있다. 제1 하 부 반도체칩의 레딕스(radix)는 다른 반도체칩 또는 다른 칩렛을 경유하지 않고 제1 하부 반도체칩과전기적으로 연결되는 반도체칩/칩렛의 개수와 동일할 수 있다. 예를 들어, 어떤 칩렛/반도체칩이 다른 칩렛/반 도체칩을 경유하지 않고 도 1b의 제1 기판, 제2 기판, 또는 적어도 하나의 브릿지 구조체를 경 유하여 제1 하부 반도체칩과 전기적으로 연결되는 경우, 상기 칩렛/반도체칩과 제1 하부 반도체칩 사 이의 전기적 연결은 레딕스에 해당할 수 있다. 어떤 칩렛/반도체칩이 제1 하부 반도체칩과 다른 칩렛/반도 체칩을 경유하여 전기적으로 연결되는 경우, 상기 어떤 칩렛/반도체칩 및 제1 하부 반도체칩의 전기적 연 결 과정에서 병목 현상이 발생할 수 있다. 실시예들에 따르면, 제2 하부 반도체칩들 뿐만 아니라 제1 상부 반도체칩들이 제1 하부 반도체칩 과 전기적으로 연결될 수 있다. 예를 들어, 제1 상부 반도체칩들은 도 1b와 같이 브릿지 구조체들 을 통해 제1 하부 반도체칩과 전기적으로 연결될 수 있다. 제1 상부 반도체칩들은 다른 칩렛/반 도체칩을 경유하지 않고 제1 하부 반도체칩에 접속하므로, 제1 하부 반도체칩의 레딕스가 증가될 수 있다. 제1 상부 반도체칩들 및 제1 하부 반도체칩 사이의 전기적 연결에서 병목 현상이 개선될 수 있 다. 실시예들에 따르면, 제1 하부 반도체칩의 레딕스가 증가되어, 반도체 패키지는 개선된 신호 지연 특성, 낮은 전력 소모 특성, 및 증가된 대역폭 특성을 가질 수 있다. 일 예로, 도 1c에서 제1 하부 반도체칩 이 4개의 제2 하부 반도체칩들 및 4개의 제1 상부 반도체칩들과 전기적으로 연결되어, 제1 하부 반도체칩의 레딕스가 8인 경우를 도시하였으나, 제1 하부 반도체칩과 전기적으로 연결되는 반도체칩/ 칩렛의 개수 및 제1 하부 반도체칩의 레딕스는 도 1c의 도시에 제약되는 것은 아니며, 다양하게 변형될 수 있다. 도 2는 실시예들에 따른 반도체 패키지를 설명하기 위한 도면으로, 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면에 대응된 다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다. 도 2를 도 1a와 함께 참조하면, 반도체 패키지(10A)는 제1 기판, 솔더볼 단자들, 제1 하부 반도체칩 , 제2 하부 반도체칩들, 브릿지 구조체, 도전 포스트들, 제1 몰딩막, 제2 기판 , 제2 몰딩막, 및 제1 상부 반도체칩들에 더하여 방열 구조체를 포함할 수 있다. 제2 몰딩 막 및 제1 상부 반도체칩들은 도 1a 내지 도 1c의 예들에서 설명한 바와 실질적으로 동일할 수 있다. 다만, 제2 몰딩막의 상면은 제1 상부 반도체칩들의 상면들과 실질적으로 동일한 레벨에 배치될 수 있 다. 어떤 구성 요소의 레벨은 수직적 레벨을 의미할 수 있다. 방열 구조체는 제1 상부 반도체칩들의 상면들 상에 배치될 수 있다. 방열 구조체는 제2 몰딩막 의 상면 상으로 더 연장될 수 있다. 방열 구조체는 히트 싱크, 히트 슬러그, 또는 열전달물질 (thermal interface material, TIM)층을 포함할 수 있다. 방열 구조체는 예를 들어, 금속을 포함할 수 있 다. 반도체 패키지(10A) 동작 시, 제1 상부 반도체칩들에서 발생한 열은 방열 구조체를 통해 외부로 빠르게 방출될 수 있다. 도 3a는 실시예들에 따른 반도체 패키지를 도시한 평면도이다. 도 3b는 도 3a의 Ⅰ-Ⅱ선을 따라 자른 단면이다. 도 3a 및 도 3b를 참조하면, 반도체 패키지(10B)는 제1 기판, 솔더볼 단자들, 제1 하부 반도체칩 , 제2 하부 반도체칩들, 브릿지 구조체들, 도전 포스트들, 제1 몰딩막, 제2 기판 , 제2 몰딩막, 및 제1 상부 반도체칩들에 더하여 제2 상부 반도체칩을 포함할 수 있다. 제1 하부 반도체칩은 도 1a 내지 도 1c의 예들에서 설명한 바와 동일 또는 유사할 수 있다. 다만, 제1 하 부 반도체칩은 제1 칩 패드들, 제1 반도체 다이, 및 제1 집적회로층에 더하여, 관통 비아들 및 상부 패드들을 포함할 수 있다. 제1 관통 비아들은 제1 하부 반도체칩의 제1 반도체 다이를 관 통할 수 있다. 제1 관통 비아들은 제1 칩 패드들 또는 제1 집적회로들과 전기적으로 연결될 수 있다. 상부 패드들은 제1 하부 반도체칩의 상면 상에 노출되고, 관통 비아들과 접속할 수 있다. 반도체 패키지(10B)는 칩 연결부들을 더 포함할 수 있다. 칩 연결부들은 제1 하부 반도체칩 및 제2 기판 사이에 배치되며, 제1 하부 반도체칩 및 제2 기판과 전기적으로 연결될 수 있다. 예를 들어, 칩 연결부들은 상부 패드들 상에 제공될 수 있다. 제2 재배선 패턴들 중 대응되는 것들이 칩 연결부들과 접속할 수 있다. 이에 따라, 제2 기판은 칩 연결부들을 통해 제1 하부 반도체칩 과 전기적으로 연결될 수 있다. 칩 연결부들은 예를 들어, 금속 비아들 또는 금속 스터드(stud)들을 포함할 수 있다. 칩 연결부들은 예를 들어, 구리, 티타늄, 텅스텐, 은(Ag), 금(Au), 니켈 및/또는 이들의 조합을 포함할 수 있다. 제2 상부 반도체칩은 제2 기판 상에 제공되고, 제1 상부 반도체칩들과 옆으로 이격 배치될 수 있다. 제2 상부 반도체칩은 제1 상부 반도체칩들 사이에 배치될 수 있다. 제2 상부 반도체칩은 도 3a와 같이, 제1 하부 반도체칩과 평면적 관점에서 오버랩될 수 있다. 이에 따라, 반도체 패키지(10B)가 제2 상부 반도체칩을 포함하더라도, 반도체 패키지(10B)가 소형화될 수 있다. 실시예들에 따르면, 반도체 패키지(10B)가 제2 상부 반도체칩을 포함하여, 반도체 패키지(10B)에 포함된 반도체칩들의 평면적들의 총 합이 증가될 수 있다. 반도체칩들의 평면적들의 총합은 제1 하부 반도체칩의 평면적, 제2 하부 반도체칩들 의 평면적들, 제1 상부 반도체칩들의 평면적들, 및 제2 상부 반도체칩의 평면적의 합을 포함할 수 있다. 이에 따라, 반도체 패키지(10B)의 성능이 향상될 수 있다. 제2 상부 반도체칩 각각은 도 3b와 같이 제4 칩 패드들, 제4 반도체 다이, 및 제4 집적회로층을 포함 할 수 있다. 제4 반도체 다이의 하면은 제2 기판을 향할 수 있다. 제4 집적회로층은 제4 절연층들, 제4 도 전 배선들, 및 제4 집적회로들을 포함할 수 있다. 제4 집적회로들은 로직 회로들을 포함하고, 제4 반도체 다이 의 하면 상에 배치될 수 있다. 다른 예로, 제4 집적회로들은 메모리 회로들을 포함할 수 있다. 제4 절연층들은 제4 반도체 다이의 하면들 상에 적층될 수 있다. 제4 절연층들 중 어느 하나는 제4 집적회로들을 덮을 수 있다. 제4 도전 배선들은 제4 절연층들 사이에 배치되고 제4 집적회로들과 연결될 수 있다. 제4 칩 패드들은 제2 상부 반도체칩의 하면 상에 배치될 수 있다. 제2 상부 반도체칩의 하면은 제2 집적회로층의 하면을 포함할 수 있다. 제4 칩 패드들은 제4 도전 배선들을 통해 제4 집적회로들과 전기적으로 연결될 수 있다. 제4 칩 패드들은 알루미늄과 같은 금속을 포함할 수 있다. 반도체 패키지(10B)는 제2 도전 범프들을 더 포함할 수 있다. 제2 도전 범프들은 제2 기판 및 제2 상부 반도체칩 사이에 개재될 수 있다. 예를 들어, 제2 도전 범프들은 대응되는 제2 재배선 패드 들 및 제4 칩 패드들 사이에 제공되어, 제2 재배선 패드들 및 제4 칩 패드들과 접속할 수 있다. 제2 도전 범프들은 솔더볼들을 포함할 수 있다. 제2 도전 범프들은 필라 패턴들을 더 포함할 수 있다. 제2 상부 반도체칩이 제2 도전 범프들을 통해 제2 기판과 전기적으로 연결될 수 있다. 이에 따라, 제2 상부 반도체칩은 제2 기판, 칩 연결부들 및 관통 비아들을 통해 제1 하부 반도체칩의 제1 집적회로들과 전기적으로 연결될 수 있다. 제2 상부 반도체칩은 제1 하부 반도체칩 과 데이터 신호 또는 프로세싱 신호와 같은 전기적 신호를 송수신할 수 있다. 일 예로, 제2 상부 반도체칩 은 제1 하부 반도체칩과 다른 기능을 수행할 수 있다. 일 실시예에 따르면, 제2 상부 반도체칩은 제2 상부 칩렛일 수 있다. 제2 상부 반도체칩의 제4 집적 회로들은 적어도 하나의 IP 블록 유닛을 형성할 수 있다. 일 예로, 제2 상부 반도체칩의 IP 블록 유닛은 제1 하부 반도체칩의 IP 블록 유닛과 다른 기능을 하고, 다른 디자인을 가질 수 있다. 제2 상부 반도체칩 의 IP 블록 유닛들은 제1 상부 반도체칩들의 IP 블록 유닛들과 동일 또는 상이한 기능을 하고, 동일 또는 상이한 디자인을 가질 수 있다. 제2 상부 반도체칩의 IP 블록 유닛은 제2 하부 반도체칩들의 IP 블록 유닛들과 동일 또는 상이한 기능을 하고, 동일 또는 상이한 디자인을 가질 수 있다. 제2 상부 반도체칩 이 칩렛인 경우, 제2 상부 반도체칩의 IP 블록 유닛은 제4 통신 IP 유닛들을 포함할 수 있다. 제4 통 신 IP 유닛들은 D2D(die to die) IP들을 포함할 수 있다. 관통 비아들은 제1 하부 반도체칩의 제1 통신 IP 유닛 및 제2 상부 반도체칩의 제4 통신 IP 유닛 사이의 신호 전달 통로로 기능할 수 있다. 실시예들에 따르면, 제1 하부 반도체칩, 제2 하부 반도체칩들, 제1 상부 반도체칩들, 및 제2 상 부 반도체칩은 하나의 프로세서(processer)를 구성할 수 있다. 제2 상부 반도체칩이 다른 반도체칩을 경유하지 않고 제1 하부 반도체칩과 전기적으로 연결되므로, 제1 하부 반도체칩의 레딕스가 증가될 수 있다. 반도체 패키지(10B)는 개선된 신호 지연 특성, 낮은 전력 소모 특성, 및 증가된 대역폭 특성을 가질 수 있다. 도시되지 않았으나, 제2 상부 반도체칩은 제2 기판을 통해 도전 포스트들 중 적어도 하나와 전 기적으로 연결될 수 있다. 제2 상부 반도체칩은 상기 적어도 하나의 도전 포스트를 통해 전압을 공급 받을 수 있다. 상기 전압은 전원 전압 또는 접지 전압일 수 있다. 도전 포스트들이 제1 하부 반도체칩 및 제2 상부 반도체칩 사이의 신호 전송 통로로 사용되는 경우, 제1 하부 반도체칩 및 제2 상 부 반도체칩 사이의 신호 통로의 길이가 증가될 수 있다. 실시예들에 따르면, 도전 포스트가 제2 피 치(P2)를 가지고 전압 공급 통로로 기능하므로, 제2 상부 반도체칩에 전압이 안정적으로 공급될 수 있다. 실시예들에 따르면, 제2 상부 반도체칩은 제1 하부 반도체칩과 평면적 관점에서 중첩되고, 제2 상부 반도체칩이 칩 연결부들 및 관통 비아들을 통해 제1 하부 반도체칩의 제1 집적회로들과 전 기적으로 연결되므로, 제1 하부 반도체칩 및 제2 상부 반도체칩 사이의 신호 통로의 길이가 감소할수 있다. 이에 따라, 제1 하부 반도체칩 및 제2 상부 반도체칩 사이의 신호 전달이 고속으로 수행될 수 있다. 제1 하부 반도체칩 및 제2 상부 반도체칩 사이의 신호 전송은 인공지능(AI)과 같은 고성능 프로세싱에 적합할 수 있다. 반도체 패키지(10B)는 제2 언더필 패턴을 더 포함할 수 있다. 제2 언더필 패턴은 제2 기판 및 제2 상부 반도체칩 사이의 제5 갭 영역에 제공되어, 제2 도전 범프들의 측벽들을 덮을 수 있다. 제2 언더필 패턴은 에폭시 폴리머와 같은 절연성 폴리머를 포함할 수 있다. 제2 몰딩막은 제2 상부 반도체칩의 측벽을 덮을 수 있다. 도시된 바와 달리, 제2 언더필 패턴이 생략되고, 제2 몰딩막은 제2 상부 반도체칩의 하면 상으로 더 연장되어, 제2 도전 범프들의 측 벽들을 덮을 수 있다. 도 4는 실시예들에 따른 반도체 패키지를 설명하기 위한 도면으로, 도 3a의 Ⅰ-Ⅱ 선을 따라 자른 단면에 대응 된다. 도 4를 도 3a와 함께 참조하면, 반도체 패키지(10C)는 제1 기판(100’), 솔더볼 단자들, 제1 하부 반도체 칩, 제2 하부 반도체칩들, 브릿지 구조체들, 도전 포스트들, 제1 몰딩막, 제2 기판 , 제2 몰딩막, 제1 상부 반도체칩들, 및 제2 상부 반도체칩을 포함할 수 있다. 다만, 반도 체 패키지(10C)는 도 1b에서 설명한 제1 하부 범프들, 제2 하부 범프들, 제3 하부 범프들, 및 제1 내지 제3 언더필막들(431, 432, 433)을 포함하지 않을 수 있다. 제1 기판(100')은 재배선 기판일 수 있다. 제1 기판(100')은 제1 절연층들, 제1 재배선 패턴들, 제1 씨드 패턴들, 제1 씨드 패드들, 제1 재배선 패드들을 포함할 수 있다. 다만, 제1 기판(100’)은 도 1b에서 설명한 언더 범프 패턴들을 포함하지 않을 수 있다. 제1 기판(100’)은 제1 하부 반도체칩 , 제2 하부 반도체칩들, 브릿지 구조체들, 및 제1 몰딩막과 직접 접촉할 수 있다. 예를 들 어, 최상부 제1 절연층은 제1 하부 반도체칩의 하면, 제2 하부 반도체칩들의 하면들, 브릿지 구 조체의 하면들, 및 제1 몰딩막의 하면과 직접 접촉할 수 있다. 제1 씨드 패턴들은 제1 재배선 패턴들의 상면들 상에 각각 제공될 수 있다. 최상부 제1 절연층 내의 제1 씨드 패턴들은 제1 칩 패드들, 제2 칩 패드들, 제1 도전 패드들, 또는 도전 포스트들과 접속할 수 있다. 제1 씨 드 패턴들은 제1 재배선 패턴들의 상면들 상에 제공될 수 있다. 반도체 패키지(10C)는 칩 퍼스트 공정(chip-first process)에 의해 제조될 수 있으나, 이에 제약되지 않는다. 도 5는 실시예들에 따른 반도체 패키지를 설명하기 위한 도면으로, 도 3a의 Ⅰ-Ⅱ 선을 따라 자른 단면에 대응 된다. 이하, 앞서 설명한 바와 중복되는 설명은 생략한다. 도 5를 도 3a와 함께 참조하면, 반도체 패키지(10D)는 제1 기판, 솔더볼 단자들, 제1 하부 반도체칩 , 제2 하부 반도체칩들, 연결 기판, 브릿지 구조체들, 제1 몰딩막, 제2 기판, 제2 몰딩막, 제1 상부 반도체칩들, 및 제2 상부 반도체칩을 포함할 수 있다. 반도체 패키지 (10D)는 제4 하부 범프들, 제4 언더필막 및 도전 연결부를 더 포함할 수 있다. 연결 기판이 제1 기판의 엣지 영역의 상면 상에 배치될 수 있다. 연결 기판은 그 내부를 관통하 는 기판 홀을 가질 수 있다. 일 예로, 인쇄회로기판의 상면 및 하면을 관통하는 기판 홀을 형성하여, 연결 기판이 제조될 수 있다. 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 브릿지 구조체들 은 연결 기판의 기판 홀 내에 배치될 수 있다. 제2 하부 반도체칩들은 연결 기판의 내측벽과 이격 배치될 수 있다. 연결 기판은 베이스층 및 도전 구조체를 포함할 수 있다. 베이스층은 절연 물질을 포함할 수 있다. 베이스층은 예를 들어, 탄소계 물질, 세라믹, 또는 폴리머를 포함할 수 있다. 도전 구조체 는 베이스층 내에 제공될 수 있다. 연결 기판은 제1 패드 및 제2 패드를 더 포함할 수 있 다. 제1 패드는 도전 구조체의 하면 상에 제공되고, 도전 구조체와 접속할 수 있다. 제2 패드 는 도전 구조체 상에 배치되며, 도전 구조체와 접속할 수 있다. 제2 패드는 베이스층(35 3)의 상면 상에 노출될 수 있다. 도전 구조체, 제1 패드 및 제2 패드는 금속을 포함할 수 있다. 도전 구조체는 복수로 제공될 수 있고, 복수의 도전 구조체들은 서로 전기적으로 분리될 수 있다. 도 전 구조체들은 예를 들어, 구리, 알루미늄, 텅스텐, 티타늄, 탄탈륨, 철, 및 이들의 합금 중에서 선택된 적어도 하나를 포함할 수 있다. 도전 구조체들은 도 1a 및 도 1b의 예 또는 도 3a 및 도 3b의 예에서 설명한 도전 포스트들과 동일 또는 유사할 수 있다. 예를 들어, 도전 구조체들은 도 1a 및 도 1b의 예 또는 도 3a 및 도 3b의 예에서 설 명한 도전 포스트들과 실질적으로 동일한 전기적 연결 관계를 가질 수 있다. 예를 들어, 제1 상부 반도체 칩들 및 제2 상부 반도체칩은 제2 기판을 통해 도전 구조체들과 전기적으로 연결될 수 있 다. 제1 상부 반도체칩들 및 제2 상부 반도체칩은 도전 포스트들을 통해 전압을 공급받을 수 있 다. 이에 따라, 제1 상부 반도체칩들 및 제2 상부 반도체칩에 전압이 안정적으로 공급될 수 있다. 도 전 구조체들은 신호 전송 통로로 사용되지 않을 수 있다. 이하, 단수의 도전 구조체에 관하여 기술한 다. 제4 하부 범프가 제1 기판 및 연결 기판 사이에 배치될 수 있다. 제4 하부 범프는 제1 패 드 및 대응되는 제1 재배선 패드 사이에 개재되어, 제1 패드 및 상기 대응되는 제1 재배선 패드 와 접속할 수 있다. 도전 구조체는 제4 하부 범프에 의해 제1 기판과 전기적으로 연결될 수 있다. 제4 하부 범프는 솔더볼 및 필라 패턴 중에서 적어도 하나를 포함할 수 있다. 제4 하부 범프 는 금속 물질을 포함할 수 있다. 제4 언더필막이 제1 기판 및 연결 기판 사이의 갭에 제공되어, 제4 하부 범프를 밀봉할 수 있다. 제4 언더필막은 절연성 폴리머를 포함할 수 있다. 도전 연결부가 연결 기판 및 제2 기판 사이에 배치되며, 연결 기판 및 제2 기판과 전 기적으로 연결될 수 있다. 예를 들어, 도전 연결부는 제2 패드 상에 제공될 수 있다. 제2 재배선 패 턴들 중 대응되는 것들이 도전 연결부와 접속할 수 있다. 이에 따라, 제2 기판은 도전 연결부 를 통해 도전 구조체와 전기적으로 연결될 수 있다. 도전 연결부는 예를 들어, 금속 비아들 또 는 금속 스터드(stud)들을 포함할 수 있다. 도전 연결부는 예를 들어, 구리, 티타늄, 텅스텐, 은(Ag), 금 (Au), 니켈 및/또는 이들의 조합을 포함할 수 있다. 본 발명의 실시예들은 서로 조합될 수 있다. 도 1a 내지 도 1c의 반도체 패키지의 실시예, 도 2의 반도체 패키지(10A)의 실시예, 도 3a 및 도 3b의 반도체 패키지(10B)의 실시예, 도 4의 반도체 패키지(10C)의 실시예, 및 도 5의 반도체 패키지(10D)의 실시예는 서로 조합될 수 있다. 예를 들어, 도 3a 및 도 3b의 반도체 패키지 (10B), 도 4의 반도체 패키지(10C), 도 5의 반도체 패키지(10D)는 도 2에서 설명한 방열 구조체를 더 포함 할 수 있다. 또는 도 1a 내지 도 1c의 반도체 패키지 또는 도 5의 반도체 패키지(10D)는 도 4의 예에서 설 명한 바와 같은 제1 기판(100’)을 포함할 수 있다. 실시예들은 다양하게 조합될 수 있다. 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어 나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 도면 도면1a 도면1b 도면1c 도면2 도면3a 도면3b 도면4 도면5"}
{"patent_id": "10-2023-0098358", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 실시예들에 따른 반도체 패키지를 도시한 평면도이다. 도 1b는 도 1a의 Ⅰ-Ⅱ선을 따라 자른 단면이다. 도 1c는 실시예들에 따른 제1 하부 반도체칩, 제2 하부 반도체칩들, 및 제1 상부 반도체칩들 사이의 전기적 신 호의 전송을 설명하기 위한 도면이다. 도 2는 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도다. 도 3a는 실시예들에 따른 반도체 패키지를 도시한 평면도이다. 도 3b는 도 3a의 Ⅰ-Ⅱ선을 따라 자른 단면이다. 도 4는 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 5는 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다."}
