Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_0,1,2,0,A2F_72,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_1,1,2,1,A2F_73,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_2,1,2,2,A2F_74,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_3,1,2,3,A2F_75,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_4,1,2,4,A2F_76,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_5,1,2,5,A2F_77,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_6,1,2,6,A2F_78,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_7,1,2,7,A2F_79,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_8,1,2,8,A2F_80,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_9,1,2,9,A2F_81,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_10,1,2,10,A2F_82,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_24,1,2,24,F2A_96,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_25,1,2,25,F2A_97,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_26,1,2,26,F2A_98,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_27,1,2,27,F2A_99,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_28,1,2,28,F2A_100,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_29,1,2,29,F2A_101,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_30,1,2,30,F2A_102,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_31,1,2,31,F2A_103,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_32,1,2,32,F2A_104,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_0,1,3,0,A2F_144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_1,1,3,1,A2F_145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_2,1,3,2,A2F_146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_3,1,3,3,A2F_147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_4,1,3,4,A2F_148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_5,1,3,5,A2F_149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_6,1,3,6,A2F_150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_7,1,3,7,A2F_151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_8,1,3,8,A2F_152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_9,1,3,9,A2F_153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_10,1,3,10,A2F_154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,980,40,2000,1000,FPGA_1_3_11,1,3,11,A2F_155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_3_24,1,3,24,F2A_168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_25,1,3,25,F2A_169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_26,1,3,26,F2A_170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_27,1,3,27,F2A_171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_28,1,3,28,F2A_172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_29,1,3,29,F2A_173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_30,1,3,30,F2A_174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_31,1,3,31,F2A_175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_32,1,3,32,F2A_176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_33,1,3,33,F2A_177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_34,1,3,34,F2A_178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_35,1,3,35,F2A_179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_36,1,3,36,F2A_180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_37,1,3,37,F2A_181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_38,1,3,38,F2A_182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_39,1,3,39,F2A_183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_40,1,3,40,F2A_184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_41,1,3,41,F2A_185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_42,1,3,42,F2A_186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_43,1,3,43,F2A_187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_44,1,3,44,F2A_188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_45,1,3,45,F2A_189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_46,1,3,46,F2A_190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_47,1,3,47,F2A_191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_0,1,4,0,A2F_216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_1,1,4,1,A2F_217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_2,1,4,2,A2F_218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_3,1,4,3,A2F_219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_4,1,4,4,A2F_220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_5,1,4,5,A2F_221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_6,1,4,6,A2F_222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_7,1,4,7,A2F_223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_8,1,4,8,A2F_224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_9,1,4,9,A2F_225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_10,1,4,10,A2F_226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,980,40,2000,1000,FPGA_1_4_11,1,4,11,A2F_227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,70,40,1000,1000,FPGA_1_4_24,1,4,24,F2A_240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_25,1,4,25,F2A_241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_26,1,4,26,F2A_242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_27,1,4,27,F2A_243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_28,1,4,28,F2A_244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_29,1,4,29,F2A_245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_30,1,4,30,F2A_246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_31,1,4,31,F2A_247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_32,1,4,32,F2A_248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_33,1,4,33,F2A_249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_34,1,4,34,F2A_250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_35,1,4,35,F2A_251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_36,1,4,36,F2A_252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_37,1,4,37,F2A_253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_38,1,4,38,F2A_254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_39,1,4,39,F2A_255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_40,1,4,40,F2A_256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_41,1,4,41,F2A_257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_42,1,4,42,F2A_258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_43,1,4,43,F2A_259,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_44,1,4,44,F2A_260,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_45,1,4,45,F2A_261,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_46,1,4,46,F2A_262,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_47,1,4,47,F2A_263,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_0,1,5,0,A2F_288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_1,1,5,1,A2F_289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_2,1,5,2,A2F_290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_3,1,5,3,A2F_291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_4,1,5,4,A2F_292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_5,1,5,5,A2F_293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_6,1,5,6,A2F_294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_7,1,5,7,A2F_295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_8,1,5,8,A2F_296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_9,1,5,9,A2F_297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_10,1,5,10,A2F_298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,980,40,2000,1000,FPGA_1_5_11,1,5,11,A2F_299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,70,40,1000,1000,FPGA_1_5_24,1,5,24,F2A_312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_25,1,5,25,F2A_313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_26,1,5,26,F2A_314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_27,1,5,27,F2A_315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_28,1,5,28,F2A_316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_29,1,5,29,F2A_317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_30,1,5,30,F2A_318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_31,1,5,31,F2A_319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_32,1,5,32,F2A_320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_33,1,5,33,F2A_321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_34,1,5,34,F2A_322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_35,1,5,35,F2A_323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_36,1,5,36,F2A_324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_37,1,5,37,F2A_325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_38,1,5,38,F2A_326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_39,1,5,39,F2A_327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_40,1,5,40,F2A_328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_41,1,5,41,F2A_329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_42,1,5,42,F2A_330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_43,1,5,43,F2A_331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_44,1,5,44,F2A_332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_45,1,5,45,F2A_333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_46,1,5,46,F2A_334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_47,1,5,47,F2A_335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_0,1,6,0,A2F_360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_1,1,6,1,A2F_361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_2,1,6,2,A2F_362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_3,1,6,3,A2F_363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_4,1,6,4,A2F_364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_5,1,6,5,A2F_365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_6,1,6,6,A2F_366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_7,1,6,7,A2F_367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_8,1,6,8,A2F_368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_9,1,6,9,A2F_369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_10,1,6,10,A2F_370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,980,40,2000,1000,FPGA_1_6_11,1,6,11,A2F_371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,70,40,1000,1000,FPGA_1_6_24,1,6,24,F2A_384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_25,1,6,25,F2A_385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_26,1,6,26,F2A_386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_27,1,6,27,F2A_387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_28,1,6,28,F2A_388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_29,1,6,29,F2A_389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_30,1,6,30,F2A_390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_31,1,6,31,F2A_391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_32,1,6,32,F2A_392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_33,1,6,33,F2A_393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_34,1,6,34,F2A_394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_35,1,6,35,F2A_395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_36,1,6,36,F2A_396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_37,1,6,37,F2A_397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_38,1,6,38,F2A_398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_39,1,6,39,F2A_399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_40,1,6,40,F2A_400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_41,1,6,41,F2A_401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_42,1,6,42,F2A_402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_43,1,6,43,F2A_403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_44,1,6,44,F2A_404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_45,1,6,45,F2A_405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_46,1,6,46,F2A_406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_47,1,6,47,F2A_407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_0,1,7,0,A2F_432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_1,1,7,1,A2F_433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_2,1,7,2,A2F_434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_3,1,7,3,A2F_435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_4,1,7,4,A2F_436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_5,1,7,5,A2F_437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_6,1,7,6,A2F_438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_7,1,7,7,A2F_439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_8,1,7,8,A2F_440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_9,1,7,9,A2F_441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_10,1,7,10,A2F_442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,980,40,2000,1000,FPGA_1_7_11,1,7,11,A2F_443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,70,40,1000,1000,FPGA_1_7_24,1,7,24,F2A_456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_25,1,7,25,F2A_457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_26,1,7,26,F2A_458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_27,1,7,27,F2A_459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_28,1,7,28,F2A_460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_29,1,7,29,F2A_461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_30,1,7,30,F2A_462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_31,1,7,31,F2A_463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_32,1,7,32,F2A_464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_33,1,7,33,F2A_465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_34,1,7,34,F2A_466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_35,1,7,35,F2A_467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_36,1,7,36,F2A_468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_37,1,7,37,F2A_469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_38,1,7,38,F2A_470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_39,1,7,39,F2A_471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_40,1,7,40,F2A_472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_41,1,7,41,F2A_473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_42,1,7,42,F2A_474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_43,1,7,43,F2A_475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_44,1,7,44,F2A_476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_45,1,7,45,F2A_477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_46,1,7,46,F2A_478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_47,1,7,47,F2A_479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_0,1,8,0,A2F_504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_1,1,8,1,A2F_505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_2,1,8,2,A2F_506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_3,1,8,3,A2F_507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_4,1,8,4,A2F_508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_5,1,8,5,A2F_509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_6,1,8,6,A2F_510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_7,1,8,7,A2F_511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_8,1,8,8,A2F_512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_9,1,8,9,A2F_513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_10,1,8,10,A2F_514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,980,40,2000,1000,FPGA_1_8_11,1,8,11,A2F_515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,70,40,1000,1000,FPGA_1_8_24,1,8,24,F2A_528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_25,1,8,25,F2A_529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_26,1,8,26,F2A_530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_27,1,8,27,F2A_531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_28,1,8,28,F2A_532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_29,1,8,29,F2A_533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_30,1,8,30,F2A_534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_31,1,8,31,F2A_535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_32,1,8,32,F2A_536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_33,1,8,33,F2A_537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_34,1,8,34,F2A_538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_35,1,8,35,F2A_539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_36,1,8,36,F2A_540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_37,1,8,37,F2A_541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_38,1,8,38,F2A_542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_39,1,8,39,F2A_543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_40,1,8,40,F2A_544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_41,1,8,41,F2A_545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_42,1,8,42,F2A_546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_43,1,8,43,F2A_547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_44,1,8,44,F2A_548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_45,1,8,45,F2A_549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_46,1,8,46,F2A_550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_47,1,8,47,F2A_551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_0,1,9,0,A2F_576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_1,1,9,1,A2F_577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_2,1,9,2,A2F_578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_3,1,9,3,A2F_579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_4,1,9,4,A2F_580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_5,1,9,5,A2F_581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_6,1,9,6,A2F_582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_7,1,9,7,A2F_583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_8,1,9,8,A2F_584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_9,1,9,9,A2F_585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_10,1,9,10,A2F_586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,980,40,2000,1000,FPGA_1_9_11,1,9,11,A2F_587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,70,40,1000,1000,FPGA_1_9_24,1,9,24,F2A_600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_25,1,9,25,F2A_601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_26,1,9,26,F2A_602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_27,1,9,27,F2A_603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_28,1,9,28,F2A_604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_29,1,9,29,F2A_605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_30,1,9,30,F2A_606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_31,1,9,31,F2A_607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_32,1,9,32,F2A_608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_33,1,9,33,F2A_609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_34,1,9,34,F2A_610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_35,1,9,35,F2A_611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_36,1,9,36,F2A_612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_37,1,9,37,F2A_613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_38,1,9,38,F2A_614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_39,1,9,39,F2A_615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_40,1,9,40,F2A_616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_41,1,9,41,F2A_617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_42,1,9,42,F2A_618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_43,1,9,43,F2A_619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_44,1,9,44,F2A_620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_45,1,9,45,F2A_621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_46,1,9,46,F2A_622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_47,1,9,47,F2A_623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_0,1,10,0,A2F_648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_1,1,10,1,A2F_649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_2,1,10,2,A2F_650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_3,1,10,3,A2F_651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_4,1,10,4,A2F_652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_5,1,10,5,A2F_653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_6,1,10,6,A2F_654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_7,1,10,7,A2F_655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_8,1,10,8,A2F_656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_9,1,10,9,A2F_657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_10,1,10,10,A2F_658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,980,40,2000,1000,FPGA_1_10_11,1,10,11,A2F_659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,70,40,1000,1000,FPGA_1_10_24,1,10,24,F2A_672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_25,1,10,25,F2A_673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_26,1,10,26,F2A_674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_27,1,10,27,F2A_675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_28,1,10,28,F2A_676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_29,1,10,29,F2A_677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_30,1,10,30,F2A_678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_31,1,10,31,F2A_679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_32,1,10,32,F2A_680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_33,1,10,33,F2A_681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_34,1,10,34,F2A_682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_35,1,10,35,F2A_683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_36,1,10,36,F2A_684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_37,1,10,37,F2A_685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_38,1,10,38,F2A_686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_39,1,10,39,F2A_687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_40,1,10,40,F2A_688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_41,1,10,41,F2A_689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_42,1,10,42,F2A_690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_43,1,10,43,F2A_691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_44,1,10,44,F2A_692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_45,1,10,45,F2A_693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_46,1,10,46,F2A_694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_47,1,10,47,F2A_695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_0,1,11,0,A2F_720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_1,1,11,1,A2F_721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_2,1,11,2,A2F_722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_3,1,11,3,A2F_723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_4,1,11,4,A2F_724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_5,1,11,5,A2F_725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_6,1,11,6,A2F_726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_7,1,11,7,A2F_727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_8,1,11,8,A2F_728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_9,1,11,9,A2F_729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_10,1,11,10,A2F_730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,980,40,2000,1000,FPGA_1_11_11,1,11,11,A2F_731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,70,40,1000,1000,FPGA_1_11_24,1,11,24,F2A_744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_25,1,11,25,F2A_745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_26,1,11,26,F2A_746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_27,1,11,27,F2A_747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_28,1,11,28,F2A_748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_29,1,11,29,F2A_749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_30,1,11,30,F2A_750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_31,1,11,31,F2A_751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_32,1,11,32,F2A_752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_33,1,11,33,F2A_753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_34,1,11,34,F2A_754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_35,1,11,35,F2A_755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_36,1,11,36,F2A_756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_37,1,11,37,F2A_757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_38,1,11,38,F2A_758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_39,1,11,39,F2A_759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_40,1,11,40,F2A_760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_41,1,11,41,F2A_761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_42,1,11,42,F2A_762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_43,1,11,43,F2A_763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_44,1,11,44,F2A_764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_45,1,11,45,F2A_765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_46,1,11,46,F2A_766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_47,1,11,47,F2A_767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_0,1,12,0,A2F_792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_1,1,12,1,A2F_793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_2,1,12,2,A2F_794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_3,1,12,3,A2F_795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_4,1,12,4,A2F_796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_5,1,12,5,A2F_797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_6,1,12,6,A2F_798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_7,1,12,7,A2F_799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_8,1,12,8,A2F_800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_9,1,12,9,A2F_801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_10,1,12,10,A2F_802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,980,40,2000,1000,FPGA_1_12_11,1,12,11,A2F_803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,70,40,1000,1000,FPGA_1_12_24,1,12,24,F2A_816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_25,1,12,25,F2A_817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_26,1,12,26,F2A_818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_27,1,12,27,F2A_819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_28,1,12,28,F2A_820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_29,1,12,29,F2A_821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_30,1,12,30,F2A_822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_31,1,12,31,F2A_823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_32,1,12,32,F2A_824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_33,1,12,33,F2A_825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_34,1,12,34,F2A_826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_35,1,12,35,F2A_827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_36,1,12,36,F2A_828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_37,1,12,37,F2A_829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_38,1,12,38,F2A_830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_39,1,12,39,F2A_831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_40,1,12,40,F2A_832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_41,1,12,41,F2A_833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_42,1,12,42,F2A_834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_43,1,12,43,F2A_835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_44,1,12,44,F2A_836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_45,1,12,45,F2A_837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_46,1,12,46,F2A_838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_47,1,12,47,F2A_839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_0,1,13,0,A2F_864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_1,1,13,1,A2F_865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_2,1,13,2,A2F_866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_3,1,13,3,A2F_867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_4,1,13,4,A2F_868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_5,1,13,5,A2F_869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_6,1,13,6,A2F_870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_7,1,13,7,A2F_871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_8,1,13,8,A2F_872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_9,1,13,9,A2F_873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_10,1,13,10,A2F_874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_24,1,13,24,F2A_888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_25,1,13,25,F2A_889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_26,1,13,26,F2A_890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_27,1,13,27,F2A_891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_28,1,13,28,F2A_892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_29,1,13,29,F2A_893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_30,1,13,30,F2A_894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_31,1,13,31,F2A_895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_32,1,13,32,F2A_896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_0,1,14,0,A2F_936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_1,1,14,1,A2F_937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_2,1,14,2,A2F_938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_3,1,14,3,A2F_939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_4,1,14,4,A2F_940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_5,1,14,5,A2F_941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_6,1,14,6,A2F_942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_7,1,14,7,A2F_943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_8,1,14,8,A2F_944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_9,1,14,9,A2F_945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_10,1,14,10,A2F_946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,980,40,2000,1000,FPGA_1_14_11,1,14,11,A2F_947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_14_24,1,14,24,F2A_960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_25,1,14,25,F2A_961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_26,1,14,26,F2A_962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_27,1,14,27,F2A_963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_28,1,14,28,F2A_964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_29,1,14,29,F2A_965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_30,1,14,30,F2A_966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_31,1,14,31,F2A_967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_32,1,14,32,F2A_968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_33,1,14,33,F2A_969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_34,1,14,34,F2A_970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_35,1,14,35,F2A_971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_36,1,14,36,F2A_972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_37,1,14,37,F2A_973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_38,1,14,38,F2A_974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_39,1,14,39,F2A_975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_40,1,14,40,F2A_976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_41,1,14,41,F2A_977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_42,1,14,42,F2A_978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_43,1,14,43,F2A_979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_44,1,14,44,F2A_980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_45,1,14,45,F2A_981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_46,1,14,46,F2A_982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_47,1,14,47,F2A_983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_0,1,15,0,A2F_1008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_1,1,15,1,A2F_1009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_2,1,15,2,A2F_1010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_3,1,15,3,A2F_1011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_4,1,15,4,A2F_1012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_5,1,15,5,A2F_1013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_6,1,15,6,A2F_1014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_7,1,15,7,A2F_1015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_8,1,15,8,A2F_1016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_9,1,15,9,A2F_1017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_10,1,15,10,A2F_1018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,980,40,2000,1000,FPGA_1_15_11,1,15,11,A2F_1019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,70,40,1000,1000,FPGA_1_15_24,1,15,24,F2A_1032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_25,1,15,25,F2A_1033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_26,1,15,26,F2A_1034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_27,1,15,27,F2A_1035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_28,1,15,28,F2A_1036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_29,1,15,29,F2A_1037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_30,1,15,30,F2A_1038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_31,1,15,31,F2A_1039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_32,1,15,32,F2A_1040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_33,1,15,33,F2A_1041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_34,1,15,34,F2A_1042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_35,1,15,35,F2A_1043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_36,1,15,36,F2A_1044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_37,1,15,37,F2A_1045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_38,1,15,38,F2A_1046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_39,1,15,39,F2A_1047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_40,1,15,40,F2A_1048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_41,1,15,41,F2A_1049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_42,1,15,42,F2A_1050,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_43,1,15,43,F2A_1051,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_44,1,15,44,F2A_1052,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_45,1,15,45,F2A_1053,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_46,1,15,46,F2A_1054,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_47,1,15,47,F2A_1055,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_0,1,16,0,A2F_1080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_1,1,16,1,A2F_1081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_2,1,16,2,A2F_1082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_3,1,16,3,A2F_1083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_4,1,16,4,A2F_1084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_5,1,16,5,A2F_1085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_6,1,16,6,A2F_1086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_7,1,16,7,A2F_1087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_8,1,16,8,A2F_1088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_9,1,16,9,A2F_1089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_10,1,16,10,A2F_1090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,980,40,2000,1000,FPGA_1_16_11,1,16,11,A2F_1091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,70,40,1000,1000,FPGA_1_16_24,1,16,24,F2A_1104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_25,1,16,25,F2A_1105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_26,1,16,26,F2A_1106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_27,1,16,27,F2A_1107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_28,1,16,28,F2A_1108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_29,1,16,29,F2A_1109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_30,1,16,30,F2A_1110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_31,1,16,31,F2A_1111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_32,1,16,32,F2A_1112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_33,1,16,33,F2A_1113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_34,1,16,34,F2A_1114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_35,1,16,35,F2A_1115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_36,1,16,36,F2A_1116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_37,1,16,37,F2A_1117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_38,1,16,38,F2A_1118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_39,1,16,39,F2A_1119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_40,1,16,40,F2A_1120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_41,1,16,41,F2A_1121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_42,1,16,42,F2A_1122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_43,1,16,43,F2A_1123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_44,1,16,44,F2A_1124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_45,1,16,45,F2A_1125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_46,1,16,46,F2A_1126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_47,1,16,47,F2A_1127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_0,1,17,0,A2F_1152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_1,1,17,1,A2F_1153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_2,1,17,2,A2F_1154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_3,1,17,3,A2F_1155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_4,1,17,4,A2F_1156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_5,1,17,5,A2F_1157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_6,1,17,6,A2F_1158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_7,1,17,7,A2F_1159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_8,1,17,8,A2F_1160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_9,1,17,9,A2F_1161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_10,1,17,10,A2F_1162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,980,40,2000,1000,FPGA_1_17_11,1,17,11,A2F_1163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,70,40,1000,1000,FPGA_1_17_24,1,17,24,F2A_1176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_25,1,17,25,F2A_1177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_26,1,17,26,F2A_1178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_27,1,17,27,F2A_1179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_28,1,17,28,F2A_1180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_29,1,17,29,F2A_1181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_30,1,17,30,F2A_1182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_31,1,17,31,F2A_1183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_32,1,17,32,F2A_1184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_33,1,17,33,F2A_1185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_34,1,17,34,F2A_1186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_35,1,17,35,F2A_1187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_36,1,17,36,F2A_1188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_37,1,17,37,F2A_1189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_38,1,17,38,F2A_1190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_39,1,17,39,F2A_1191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_40,1,17,40,F2A_1192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_41,1,17,41,F2A_1193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_42,1,17,42,F2A_1194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_43,1,17,43,F2A_1195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_44,1,17,44,F2A_1196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_45,1,17,45,F2A_1197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_46,1,17,46,F2A_1198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_47,1,17,47,F2A_1199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_0,1,18,0,A2F_1224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_1,1,18,1,A2F_1225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_2,1,18,2,A2F_1226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_3,1,18,3,A2F_1227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_4,1,18,4,A2F_1228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_5,1,18,5,A2F_1229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_6,1,18,6,A2F_1230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_7,1,18,7,A2F_1231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_8,1,18,8,A2F_1232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_9,1,18,9,A2F_1233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_10,1,18,10,A2F_1234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,980,40,2000,1000,FPGA_1_18_11,1,18,11,A2F_1235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,70,40,1000,1000,FPGA_1_18_24,1,18,24,F2A_1248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_25,1,18,25,F2A_1249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_26,1,18,26,F2A_1250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_27,1,18,27,F2A_1251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_28,1,18,28,F2A_1252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_29,1,18,29,F2A_1253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_30,1,18,30,F2A_1254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_31,1,18,31,F2A_1255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_32,1,18,32,F2A_1256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_33,1,18,33,F2A_1257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_34,1,18,34,F2A_1258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_35,1,18,35,F2A_1259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_36,1,18,36,F2A_1260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_37,1,18,37,F2A_1261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_38,1,18,38,F2A_1262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_39,1,18,39,F2A_1263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_40,1,18,40,F2A_1264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_41,1,18,41,F2A_1265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_42,1,18,42,F2A_1266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_43,1,18,43,F2A_1267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_44,1,18,44,F2A_1268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_45,1,18,45,F2A_1269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_46,1,18,46,F2A_1270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_47,1,18,47,F2A_1271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_0,1,19,0,A2F_1296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_1,1,19,1,A2F_1297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_2,1,19,2,A2F_1298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_3,1,19,3,A2F_1299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_4,1,19,4,A2F_1300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_5,1,19,5,A2F_1301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_6,1,19,6,A2F_1302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_7,1,19,7,A2F_1303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_8,1,19,8,A2F_1304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_9,1,19,9,A2F_1305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_10,1,19,10,A2F_1306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,980,40,2000,1000,FPGA_1_19_11,1,19,11,A2F_1307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,70,40,1000,1000,FPGA_1_19_24,1,19,24,F2A_1320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_25,1,19,25,F2A_1321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_26,1,19,26,F2A_1322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_27,1,19,27,F2A_1323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_28,1,19,28,F2A_1324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_29,1,19,29,F2A_1325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_30,1,19,30,F2A_1326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_31,1,19,31,F2A_1327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_32,1,19,32,F2A_1328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_33,1,19,33,F2A_1329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_34,1,19,34,F2A_1330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_35,1,19,35,F2A_1331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_36,1,19,36,F2A_1332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_37,1,19,37,F2A_1333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_38,1,19,38,F2A_1334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_39,1,19,39,F2A_1335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_40,1,19,40,F2A_1336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_41,1,19,41,F2A_1337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_42,1,19,42,F2A_1338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_43,1,19,43,F2A_1339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_44,1,19,44,F2A_1340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_45,1,19,45,F2A_1341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_46,1,19,46,F2A_1342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_47,1,19,47,F2A_1343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_0,1,20,0,A2F_1368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_1,1,20,1,A2F_1369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_2,1,20,2,A2F_1370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_3,1,20,3,A2F_1371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_4,1,20,4,A2F_1372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_5,1,20,5,A2F_1373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_6,1,20,6,A2F_1374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_7,1,20,7,A2F_1375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_8,1,20,8,A2F_1376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_9,1,20,9,A2F_1377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_10,1,20,10,A2F_1378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,980,40,2000,1000,FPGA_1_20_11,1,20,11,A2F_1379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,70,40,1000,1000,FPGA_1_20_24,1,20,24,F2A_1392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_25,1,20,25,F2A_1393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_26,1,20,26,F2A_1394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_27,1,20,27,F2A_1395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_28,1,20,28,F2A_1396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_29,1,20,29,F2A_1397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_30,1,20,30,F2A_1398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_31,1,20,31,F2A_1399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_32,1,20,32,F2A_1400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_33,1,20,33,F2A_1401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_34,1,20,34,F2A_1402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_35,1,20,35,F2A_1403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_36,1,20,36,F2A_1404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_37,1,20,37,F2A_1405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_38,1,20,38,F2A_1406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_39,1,20,39,F2A_1407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_40,1,20,40,F2A_1408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_41,1,20,41,F2A_1409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_42,1,20,42,F2A_1410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_43,1,20,43,F2A_1411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_44,1,20,44,F2A_1412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_45,1,20,45,F2A_1413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_46,1,20,46,F2A_1414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_47,1,20,47,F2A_1415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_0,1,21,0,A2F_1440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_1,1,21,1,A2F_1441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_2,1,21,2,A2F_1442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_3,1,21,3,A2F_1443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_4,1,21,4,A2F_1444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_5,1,21,5,A2F_1445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_6,1,21,6,A2F_1446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_7,1,21,7,A2F_1447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_8,1,21,8,A2F_1448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_9,1,21,9,A2F_1449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_10,1,21,10,A2F_1450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,980,40,2000,1000,FPGA_1_21_11,1,21,11,A2F_1451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,70,40,1000,1000,FPGA_1_21_24,1,21,24,F2A_1464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_25,1,21,25,F2A_1465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_26,1,21,26,F2A_1466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_27,1,21,27,F2A_1467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_28,1,21,28,F2A_1468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_29,1,21,29,F2A_1469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_30,1,21,30,F2A_1470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_31,1,21,31,F2A_1471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_32,1,21,32,F2A_1472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_33,1,21,33,F2A_1473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_34,1,21,34,F2A_1474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_35,1,21,35,F2A_1475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_36,1,21,36,F2A_1476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_37,1,21,37,F2A_1477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_38,1,21,38,F2A_1478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_39,1,21,39,F2A_1479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_40,1,21,40,F2A_1480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_41,1,21,41,F2A_1481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_42,1,21,42,F2A_1482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_43,1,21,43,F2A_1483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_44,1,21,44,F2A_1484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_45,1,21,45,F2A_1485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_46,1,21,46,F2A_1486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_47,1,21,47,F2A_1487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_0,1,22,0,A2F_1512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_1,1,22,1,A2F_1513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_2,1,22,2,A2F_1514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_3,1,22,3,A2F_1515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_4,1,22,4,A2F_1516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_5,1,22,5,A2F_1517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_6,1,22,6,A2F_1518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_7,1,22,7,A2F_1519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_8,1,22,8,A2F_1520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_9,1,22,9,A2F_1521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_10,1,22,10,A2F_1522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,980,40,2000,1000,FPGA_1_22_11,1,22,11,A2F_1523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,70,40,1000,1000,FPGA_1_22_24,1,22,24,F2A_1536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_25,1,22,25,F2A_1537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_26,1,22,26,F2A_1538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_27,1,22,27,F2A_1539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_28,1,22,28,F2A_1540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_29,1,22,29,F2A_1541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_30,1,22,30,F2A_1542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_31,1,22,31,F2A_1543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_32,1,22,32,F2A_1544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_33,1,22,33,F2A_1545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_34,1,22,34,F2A_1546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_35,1,22,35,F2A_1547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_36,1,22,36,F2A_1548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_37,1,22,37,F2A_1549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_38,1,22,38,F2A_1550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_39,1,22,39,F2A_1551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_40,1,22,40,F2A_1552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_41,1,22,41,F2A_1553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_42,1,22,42,F2A_1554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_43,1,22,43,F2A_1555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_44,1,22,44,F2A_1556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_45,1,22,45,F2A_1557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_46,1,22,46,F2A_1558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_47,1,22,47,F2A_1559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_0,1,23,0,A2F_1584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_1,1,23,1,A2F_1585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_2,1,23,2,A2F_1586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_3,1,23,3,A2F_1587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_4,1,23,4,A2F_1588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_5,1,23,5,A2F_1589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_6,1,23,6,A2F_1590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_7,1,23,7,A2F_1591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_8,1,23,8,A2F_1592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_9,1,23,9,A2F_1593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_10,1,23,10,A2F_1594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,980,40,2000,1000,FPGA_1_23_11,1,23,11,A2F_1595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,70,40,1000,1000,FPGA_1_23_24,1,23,24,F2A_1608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_25,1,23,25,F2A_1609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_26,1,23,26,F2A_1610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_27,1,23,27,F2A_1611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_28,1,23,28,F2A_1612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_29,1,23,29,F2A_1613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_30,1,23,30,F2A_1614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_31,1,23,31,F2A_1615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_32,1,23,32,F2A_1616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_33,1,23,33,F2A_1617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_34,1,23,34,F2A_1618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_35,1,23,35,F2A_1619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_36,1,23,36,F2A_1620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_37,1,23,37,F2A_1621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_38,1,23,38,F2A_1622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_39,1,23,39,F2A_1623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_40,1,23,40,F2A_1624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_41,1,23,41,F2A_1625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_42,1,23,42,F2A_1626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_43,1,23,43,F2A_1627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_44,1,23,44,F2A_1628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_45,1,23,45,F2A_1629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_46,1,23,46,F2A_1630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_47,1,23,47,F2A_1631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_0,1,24,0,A2F_1656,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_1,1,24,1,A2F_1657,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_2,1,24,2,A2F_1658,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_3,1,24,3,A2F_1659,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_4,1,24,4,A2F_1660,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_5,1,24,5,A2F_1661,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_6,1,24,6,A2F_1662,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_7,1,24,7,A2F_1663,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_8,1,24,8,A2F_1664,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_9,1,24,9,A2F_1665,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_10,1,24,10,A2F_1666,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_24,1,24,24,F2A_1680,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_25,1,24,25,F2A_1681,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_26,1,24,26,F2A_1682,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_27,1,24,27,F2A_1683,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_28,1,24,28,F2A_1684,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_29,1,24,29,F2A_1685,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_30,1,24,30,F2A_1686,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_31,1,24,31,F2A_1687,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_32,1,24,32,F2A_1688,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_0,1,25,0,A2F_1728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_1,1,25,1,A2F_1729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_2,1,25,2,A2F_1730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_3,1,25,3,A2F_1731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_4,1,25,4,A2F_1732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_5,1,25,5,A2F_1733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_6,1,25,6,A2F_1734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_7,1,25,7,A2F_1735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_8,1,25,8,A2F_1736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_9,1,25,9,A2F_1737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_10,1,25,10,A2F_1738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,980,40,2000,1000,FPGA_1_25_11,1,25,11,A2F_1739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_25_24,1,25,24,F2A_1752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_25,1,25,25,F2A_1753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_26,1,25,26,F2A_1754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_27,1,25,27,F2A_1755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_28,1,25,28,F2A_1756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_29,1,25,29,F2A_1757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_30,1,25,30,F2A_1758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_31,1,25,31,F2A_1759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_32,1,25,32,F2A_1760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_33,1,25,33,F2A_1761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_34,1,25,34,F2A_1762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_35,1,25,35,F2A_1763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_36,1,25,36,F2A_1764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_37,1,25,37,F2A_1765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_38,1,25,38,F2A_1766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_39,1,25,39,F2A_1767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_40,1,25,40,F2A_1768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_41,1,25,41,F2A_1769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_42,1,25,42,F2A_1770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_43,1,25,43,F2A_1771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_44,1,25,44,F2A_1772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_45,1,25,45,F2A_1773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_46,1,25,46,F2A_1774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_47,1,25,47,F2A_1775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_0,1,26,0,A2F_1800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_1,1,26,1,A2F_1801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_2,1,26,2,A2F_1802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_3,1,26,3,A2F_1803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_4,1,26,4,A2F_1804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_5,1,26,5,A2F_1805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_6,1,26,6,A2F_1806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_7,1,26,7,A2F_1807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_8,1,26,8,A2F_1808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_9,1,26,9,A2F_1809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_10,1,26,10,A2F_1810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,980,40,2000,1000,FPGA_1_26_11,1,26,11,A2F_1811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,70,40,1000,1000,FPGA_1_26_24,1,26,24,F2A_1824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_25,1,26,25,F2A_1825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_26,1,26,26,F2A_1826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_27,1,26,27,F2A_1827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_28,1,26,28,F2A_1828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_29,1,26,29,F2A_1829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_30,1,26,30,F2A_1830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_31,1,26,31,F2A_1831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_32,1,26,32,F2A_1832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_33,1,26,33,F2A_1833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_34,1,26,34,F2A_1834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_35,1,26,35,F2A_1835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_36,1,26,36,F2A_1836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_37,1,26,37,F2A_1837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_38,1,26,38,F2A_1838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_39,1,26,39,F2A_1839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_40,1,26,40,F2A_1840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_41,1,26,41,F2A_1841,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_42,1,26,42,F2A_1842,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_43,1,26,43,F2A_1843,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_44,1,26,44,F2A_1844,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_45,1,26,45,F2A_1845,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_46,1,26,46,F2A_1846,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_47,1,26,47,F2A_1847,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_0,1,27,0,A2F_1872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_1,1,27,1,A2F_1873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_2,1,27,2,A2F_1874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_3,1,27,3,A2F_1875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_4,1,27,4,A2F_1876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_5,1,27,5,A2F_1877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_6,1,27,6,A2F_1878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_7,1,27,7,A2F_1879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_8,1,27,8,A2F_1880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_9,1,27,9,A2F_1881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_10,1,27,10,A2F_1882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,980,40,2000,1000,FPGA_1_27_11,1,27,11,A2F_1883,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,70,40,1000,1000,FPGA_1_27_24,1,27,24,F2A_1896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_25,1,27,25,F2A_1897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_26,1,27,26,F2A_1898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_27,1,27,27,F2A_1899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_28,1,27,28,F2A_1900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_29,1,27,29,F2A_1901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_30,1,27,30,F2A_1902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_31,1,27,31,F2A_1903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_32,1,27,32,F2A_1904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_33,1,27,33,F2A_1905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_34,1,27,34,F2A_1906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_35,1,27,35,F2A_1907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_36,1,27,36,F2A_1908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_37,1,27,37,F2A_1909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_38,1,27,38,F2A_1910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_39,1,27,39,F2A_1911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_40,1,27,40,F2A_1912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_41,1,27,41,F2A_1913,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_42,1,27,42,F2A_1914,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_43,1,27,43,F2A_1915,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_44,1,27,44,F2A_1916,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_45,1,27,45,F2A_1917,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_46,1,27,46,F2A_1918,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_47,1,27,47,F2A_1919,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_0,1,28,0,A2F_1944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_1,1,28,1,A2F_1945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_2,1,28,2,A2F_1946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_3,1,28,3,A2F_1947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_4,1,28,4,A2F_1948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_5,1,28,5,A2F_1949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_6,1,28,6,A2F_1950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_7,1,28,7,A2F_1951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_8,1,28,8,A2F_1952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_9,1,28,9,A2F_1953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_10,1,28,10,A2F_1954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,980,40,2000,1000,FPGA_1_28_11,1,28,11,A2F_1955,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,70,40,1000,1000,FPGA_1_28_24,1,28,24,F2A_1968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_25,1,28,25,F2A_1969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_26,1,28,26,F2A_1970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_27,1,28,27,F2A_1971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_28,1,28,28,F2A_1972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_29,1,28,29,F2A_1973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_30,1,28,30,F2A_1974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_31,1,28,31,F2A_1975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_32,1,28,32,F2A_1976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_33,1,28,33,F2A_1977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_34,1,28,34,F2A_1978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_35,1,28,35,F2A_1979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_36,1,28,36,F2A_1980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_37,1,28,37,F2A_1981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_38,1,28,38,F2A_1982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_39,1,28,39,F2A_1983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_40,1,28,40,F2A_1984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_41,1,28,41,F2A_1985,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_42,1,28,42,F2A_1986,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_43,1,28,43,F2A_1987,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_44,1,28,44,F2A_1988,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_45,1,28,45,F2A_1989,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_46,1,28,46,F2A_1990,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_47,1,28,47,F2A_1991,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_0,1,29,0,A2F_2016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_1,1,29,1,A2F_2017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_2,1,29,2,A2F_2018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_3,1,29,3,A2F_2019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_4,1,29,4,A2F_2020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_5,1,29,5,A2F_2021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_6,1,29,6,A2F_2022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_7,1,29,7,A2F_2023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_8,1,29,8,A2F_2024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_9,1,29,9,A2F_2025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_10,1,29,10,A2F_2026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,980,40,2000,1000,FPGA_1_29_11,1,29,11,A2F_2027,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,70,40,1000,1000,FPGA_1_29_24,1,29,24,F2A_2040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_25,1,29,25,F2A_2041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_26,1,29,26,F2A_2042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_27,1,29,27,F2A_2043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_28,1,29,28,F2A_2044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_29,1,29,29,F2A_2045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_30,1,29,30,F2A_2046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_31,1,29,31,F2A_2047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_32,1,29,32,F2A_2048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_33,1,29,33,F2A_2049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_34,1,29,34,F2A_2050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_35,1,29,35,F2A_2051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_36,1,29,36,F2A_2052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_37,1,29,37,F2A_2053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_38,1,29,38,F2A_2054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_39,1,29,39,F2A_2055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_40,1,29,40,F2A_2056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_41,1,29,41,F2A_2057,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_42,1,29,42,F2A_2058,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_43,1,29,43,F2A_2059,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_44,1,29,44,F2A_2060,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_45,1,29,45,F2A_2061,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_46,1,29,46,F2A_2062,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_47,1,29,47,F2A_2063,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_0,1,30,0,A2F_2088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_1,1,30,1,A2F_2089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_2,1,30,2,A2F_2090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_3,1,30,3,A2F_2091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_4,1,30,4,A2F_2092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_5,1,30,5,A2F_2093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_6,1,30,6,A2F_2094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_7,1,30,7,A2F_2095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_8,1,30,8,A2F_2096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_9,1,30,9,A2F_2097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_10,1,30,10,A2F_2098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,980,40,2000,1000,FPGA_1_30_11,1,30,11,A2F_2099,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,70,40,1000,1000,FPGA_1_30_24,1,30,24,F2A_2112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_25,1,30,25,F2A_2113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_26,1,30,26,F2A_2114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_27,1,30,27,F2A_2115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_28,1,30,28,F2A_2116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_29,1,30,29,F2A_2117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_30,1,30,30,F2A_2118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_31,1,30,31,F2A_2119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_32,1,30,32,F2A_2120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_33,1,30,33,F2A_2121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_34,1,30,34,F2A_2122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_35,1,30,35,F2A_2123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_36,1,30,36,F2A_2124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_37,1,30,37,F2A_2125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_38,1,30,38,F2A_2126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_39,1,30,39,F2A_2127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_40,1,30,40,F2A_2128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_41,1,30,41,F2A_2129,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_42,1,30,42,F2A_2130,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_43,1,30,43,F2A_2131,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_44,1,30,44,F2A_2132,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_45,1,30,45,F2A_2133,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_46,1,30,46,F2A_2134,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_47,1,30,47,F2A_2135,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_0,1,31,0,A2F_2160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_1,1,31,1,A2F_2161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_2,1,31,2,A2F_2162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_3,1,31,3,A2F_2163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_4,1,31,4,A2F_2164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_5,1,31,5,A2F_2165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_6,1,31,6,A2F_2166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_7,1,31,7,A2F_2167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_8,1,31,8,A2F_2168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_9,1,31,9,A2F_2169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_10,1,31,10,A2F_2170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,980,40,2000,1000,FPGA_1_31_11,1,31,11,A2F_2171,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,70,40,1000,1000,FPGA_1_31_24,1,31,24,F2A_2184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_25,1,31,25,F2A_2185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_26,1,31,26,F2A_2186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_27,1,31,27,F2A_2187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_28,1,31,28,F2A_2188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_29,1,31,29,F2A_2189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_30,1,31,30,F2A_2190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_31,1,31,31,F2A_2191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_32,1,31,32,F2A_2192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_33,1,31,33,F2A_2193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_34,1,31,34,F2A_2194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_35,1,31,35,F2A_2195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_36,1,31,36,F2A_2196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_37,1,31,37,F2A_2197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_38,1,31,38,F2A_2198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_39,1,31,39,F2A_2199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_40,1,31,40,F2A_2200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_41,1,31,41,F2A_2201,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_42,1,31,42,F2A_2202,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_43,1,31,43,F2A_2203,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_44,1,31,44,F2A_2204,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_45,1,31,45,F2A_2205,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_46,1,31,46,F2A_2206,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_47,1,31,47,F2A_2207,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_0,1,32,0,A2F_2232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_1,1,32,1,A2F_2233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_2,1,32,2,A2F_2234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_3,1,32,3,A2F_2235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_4,1,32,4,A2F_2236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_5,1,32,5,A2F_2237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_6,1,32,6,A2F_2238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_7,1,32,7,A2F_2239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_8,1,32,8,A2F_2240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_9,1,32,9,A2F_2241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_10,1,32,10,A2F_2242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,980,40,2000,1000,FPGA_1_32_11,1,32,11,A2F_2243,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,70,40,1000,1000,FPGA_1_32_24,1,32,24,F2A_2256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_25,1,32,25,F2A_2257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_26,1,32,26,F2A_2258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_27,1,32,27,F2A_2259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_28,1,32,28,F2A_2260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_29,1,32,29,F2A_2261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_30,1,32,30,F2A_2262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_31,1,32,31,F2A_2263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_32,1,32,32,F2A_2264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_33,1,32,33,F2A_2265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_34,1,32,34,F2A_2266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_35,1,32,35,F2A_2267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_36,1,32,36,F2A_2268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_37,1,32,37,F2A_2269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_38,1,32,38,F2A_2270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_39,1,32,39,F2A_2271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_40,1,32,40,F2A_2272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_41,1,32,41,F2A_2273,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_42,1,32,42,F2A_2274,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_43,1,32,43,F2A_2275,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_44,1,32,44,F2A_2276,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_45,1,32,45,F2A_2277,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_46,1,32,46,F2A_2278,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_47,1,32,47,F2A_2279,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_0,1,33,0,A2F_2304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_1,1,33,1,A2F_2305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_2,1,33,2,A2F_2306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_3,1,33,3,A2F_2307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_4,1,33,4,A2F_2308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_5,1,33,5,A2F_2309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_6,1,33,6,A2F_2310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_7,1,33,7,A2F_2311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_8,1,33,8,A2F_2312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_9,1,33,9,A2F_2313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_10,1,33,10,A2F_2314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,980,40,2000,1000,FPGA_1_33_11,1,33,11,A2F_2315,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,70,40,1000,1000,FPGA_1_33_24,1,33,24,F2A_2328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_25,1,33,25,F2A_2329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_26,1,33,26,F2A_2330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_27,1,33,27,F2A_2331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_28,1,33,28,F2A_2332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_29,1,33,29,F2A_2333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_30,1,33,30,F2A_2334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_31,1,33,31,F2A_2335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_32,1,33,32,F2A_2336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_33,1,33,33,F2A_2337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_34,1,33,34,F2A_2338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_35,1,33,35,F2A_2339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_36,1,33,36,F2A_2340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_37,1,33,37,F2A_2341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_38,1,33,38,F2A_2342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_39,1,33,39,F2A_2343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_40,1,33,40,F2A_2344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_41,1,33,41,F2A_2345,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_42,1,33,42,F2A_2346,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_43,1,33,43,F2A_2347,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_44,1,33,44,F2A_2348,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_45,1,33,45,F2A_2349,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_46,1,33,46,F2A_2350,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_47,1,33,47,F2A_2351,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_0,1,34,0,A2F_2376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_1,1,34,1,A2F_2377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_2,1,34,2,A2F_2378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_3,1,34,3,A2F_2379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_4,1,34,4,A2F_2380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_5,1,34,5,A2F_2381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_6,1,34,6,A2F_2382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_7,1,34,7,A2F_2383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_8,1,34,8,A2F_2384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_9,1,34,9,A2F_2385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_10,1,34,10,A2F_2386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,980,40,2000,1000,FPGA_1_34_11,1,34,11,A2F_2387,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,70,40,1000,1000,FPGA_1_34_24,1,34,24,F2A_2400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_25,1,34,25,F2A_2401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_26,1,34,26,F2A_2402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_27,1,34,27,F2A_2403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_28,1,34,28,F2A_2404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_29,1,34,29,F2A_2405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_30,1,34,30,F2A_2406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_31,1,34,31,F2A_2407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_32,1,34,32,F2A_2408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_33,1,34,33,F2A_2409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_34,1,34,34,F2A_2410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_35,1,34,35,F2A_2411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_36,1,34,36,F2A_2412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_37,1,34,37,F2A_2413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_38,1,34,38,F2A_2414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_39,1,34,39,F2A_2415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_40,1,34,40,F2A_2416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_41,1,34,41,F2A_2417,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_42,1,34,42,F2A_2418,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_43,1,34,43,F2A_2419,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_44,1,34,44,F2A_2420,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_45,1,34,45,F2A_2421,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_46,1,34,46,F2A_2422,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_47,1,34,47,F2A_2423,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_0,1,35,0,A2F_2448,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_1,1,35,1,A2F_2449,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_2,1,35,2,A2F_2450,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_3,1,35,3,A2F_2451,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_4,1,35,4,A2F_2452,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_5,1,35,5,A2F_2453,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_6,1,35,6,A2F_2454,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_7,1,35,7,A2F_2455,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_8,1,35,8,A2F_2456,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_9,1,35,9,A2F_2457,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_10,1,35,10,A2F_2458,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_24,1,35,24,F2A_2472,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_25,1,35,25,F2A_2473,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_26,1,35,26,F2A_2474,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_27,1,35,27,F2A_2475,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_28,1,35,28,F2A_2476,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_29,1,35,29,F2A_2477,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_30,1,35,30,F2A_2478,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_31,1,35,31,F2A_2479,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_32,1,35,32,F2A_2480,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_0,1,36,0,A2F_2520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_1,1,36,1,A2F_2521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_2,1,36,2,A2F_2522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_3,1,36,3,A2F_2523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_4,1,36,4,A2F_2524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_5,1,36,5,A2F_2525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_6,1,36,6,A2F_2526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_7,1,36,7,A2F_2527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_8,1,36,8,A2F_2528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_9,1,36,9,A2F_2529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_10,1,36,10,A2F_2530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,980,40,2000,1000,FPGA_1_36_11,1,36,11,A2F_2531,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_36_24,1,36,24,F2A_2544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_25,1,36,25,F2A_2545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_26,1,36,26,F2A_2546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_27,1,36,27,F2A_2547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_28,1,36,28,F2A_2548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_29,1,36,29,F2A_2549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_30,1,36,30,F2A_2550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_31,1,36,31,F2A_2551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_32,1,36,32,F2A_2552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_33,1,36,33,F2A_2553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_34,1,36,34,F2A_2554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_35,1,36,35,F2A_2555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_36,1,36,36,F2A_2556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_37,1,36,37,F2A_2557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_38,1,36,38,F2A_2558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_39,1,36,39,F2A_2559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_40,1,36,40,F2A_2560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_41,1,36,41,F2A_2561,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_42,1,36,42,F2A_2562,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_43,1,36,43,F2A_2563,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_44,1,36,44,F2A_2564,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_45,1,36,45,F2A_2565,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_46,1,36,46,F2A_2566,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_47,1,36,47,F2A_2567,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_0,1,37,0,A2F_2592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_1,1,37,1,A2F_2593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_2,1,37,2,A2F_2594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_3,1,37,3,A2F_2595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_4,1,37,4,A2F_2596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_5,1,37,5,A2F_2597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_6,1,37,6,A2F_2598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_7,1,37,7,A2F_2599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_8,1,37,8,A2F_2600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_9,1,37,9,A2F_2601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_10,1,37,10,A2F_2602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,980,40,2000,1000,FPGA_1_37_11,1,37,11,A2F_2603,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,70,40,1000,1000,FPGA_1_37_24,1,37,24,F2A_2616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_25,1,37,25,F2A_2617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_26,1,37,26,F2A_2618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_27,1,37,27,F2A_2619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_28,1,37,28,F2A_2620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_29,1,37,29,F2A_2621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_30,1,37,30,F2A_2622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_31,1,37,31,F2A_2623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_32,1,37,32,F2A_2624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_33,1,37,33,F2A_2625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_34,1,37,34,F2A_2626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_35,1,37,35,F2A_2627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_36,1,37,36,F2A_2628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_37,1,37,37,F2A_2629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_38,1,37,38,F2A_2630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_39,1,37,39,F2A_2631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_40,1,37,40,F2A_2632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_41,1,37,41,F2A_2633,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_42,1,37,42,F2A_2634,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_43,1,37,43,F2A_2635,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_44,1,37,44,F2A_2636,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_45,1,37,45,F2A_2637,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_46,1,37,46,F2A_2638,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_47,1,37,47,F2A_2639,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_0,1,38,0,A2F_2664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_1,1,38,1,A2F_2665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_2,1,38,2,A2F_2666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_3,1,38,3,A2F_2667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_4,1,38,4,A2F_2668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_5,1,38,5,A2F_2669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_6,1,38,6,A2F_2670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_7,1,38,7,A2F_2671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_8,1,38,8,A2F_2672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_9,1,38,9,A2F_2673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_10,1,38,10,A2F_2674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,980,40,2000,1000,FPGA_1_38_11,1,38,11,A2F_2675,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,70,40,1000,1000,FPGA_1_38_24,1,38,24,F2A_2688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_25,1,38,25,F2A_2689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_26,1,38,26,F2A_2690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_27,1,38,27,F2A_2691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_28,1,38,28,F2A_2692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_29,1,38,29,F2A_2693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_30,1,38,30,F2A_2694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_31,1,38,31,F2A_2695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_32,1,38,32,F2A_2696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_33,1,38,33,F2A_2697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_34,1,38,34,F2A_2698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_35,1,38,35,F2A_2699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_36,1,38,36,F2A_2700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_37,1,38,37,F2A_2701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_38,1,38,38,F2A_2702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_39,1,38,39,F2A_2703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_40,1,38,40,F2A_2704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_41,1,38,41,F2A_2705,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_42,1,38,42,F2A_2706,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_43,1,38,43,F2A_2707,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_44,1,38,44,F2A_2708,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_45,1,38,45,F2A_2709,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_46,1,38,46,F2A_2710,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_47,1,38,47,F2A_2711,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_0,1,39,0,A2F_2736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_1,1,39,1,A2F_2737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_2,1,39,2,A2F_2738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_3,1,39,3,A2F_2739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_4,1,39,4,A2F_2740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_5,1,39,5,A2F_2741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_6,1,39,6,A2F_2742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_7,1,39,7,A2F_2743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_8,1,39,8,A2F_2744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_9,1,39,9,A2F_2745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_10,1,39,10,A2F_2746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,980,40,2000,1000,FPGA_1_39_11,1,39,11,A2F_2747,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,70,40,1000,1000,FPGA_1_39_24,1,39,24,F2A_2760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_25,1,39,25,F2A_2761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_26,1,39,26,F2A_2762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_27,1,39,27,F2A_2763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_28,1,39,28,F2A_2764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_29,1,39,29,F2A_2765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_30,1,39,30,F2A_2766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_31,1,39,31,F2A_2767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_32,1,39,32,F2A_2768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_33,1,39,33,F2A_2769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_34,1,39,34,F2A_2770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_35,1,39,35,F2A_2771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_36,1,39,36,F2A_2772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_37,1,39,37,F2A_2773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_38,1,39,38,F2A_2774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_39,1,39,39,F2A_2775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_40,1,39,40,F2A_2776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_41,1,39,41,F2A_2777,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_42,1,39,42,F2A_2778,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_43,1,39,43,F2A_2779,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_44,1,39,44,F2A_2780,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_45,1,39,45,F2A_2781,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_46,1,39,46,F2A_2782,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_47,1,39,47,F2A_2783,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_0,1,40,0,A2F_2808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_1,1,40,1,A2F_2809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_2,1,40,2,A2F_2810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_3,1,40,3,A2F_2811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_4,1,40,4,A2F_2812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_5,1,40,5,A2F_2813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_6,1,40,6,A2F_2814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_7,1,40,7,A2F_2815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_8,1,40,8,A2F_2816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_9,1,40,9,A2F_2817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_10,1,40,10,A2F_2818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,980,40,2000,1000,FPGA_1_40_11,1,40,11,A2F_2819,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,70,40,1000,1000,FPGA_1_40_24,1,40,24,F2A_2832,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_25,1,40,25,F2A_2833,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_26,1,40,26,F2A_2834,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_27,1,40,27,F2A_2835,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_28,1,40,28,F2A_2836,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_29,1,40,29,F2A_2837,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_30,1,40,30,F2A_2838,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_31,1,40,31,F2A_2839,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_32,1,40,32,F2A_2840,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_33,1,40,33,F2A_2841,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_34,1,40,34,F2A_2842,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_35,1,40,35,F2A_2843,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_36,1,40,36,F2A_2844,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_37,1,40,37,F2A_2845,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_38,1,40,38,F2A_2846,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_39,1,40,39,F2A_2847,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_40,1,40,40,F2A_2848,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_41,1,40,41,F2A_2849,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_42,1,40,42,F2A_2850,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_43,1,40,43,F2A_2851,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_44,1,40,44,F2A_2852,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_45,1,40,45,F2A_2853,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_46,1,40,46,F2A_2854,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_47,1,40,47,F2A_2855,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_0,1,41,0,A2F_2880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_1,1,41,1,A2F_2881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_2,1,41,2,A2F_2882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_3,1,41,3,A2F_2883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_4,1,41,4,A2F_2884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_5,1,41,5,A2F_2885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_6,1,41,6,A2F_2886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_7,1,41,7,A2F_2887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_8,1,41,8,A2F_2888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_9,1,41,9,A2F_2889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_10,1,41,10,A2F_2890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,980,40,2000,1000,FPGA_1_41_11,1,41,11,A2F_2891,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,70,40,1000,1000,FPGA_1_41_24,1,41,24,F2A_2904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_25,1,41,25,F2A_2905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_26,1,41,26,F2A_2906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_27,1,41,27,F2A_2907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_28,1,41,28,F2A_2908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_29,1,41,29,F2A_2909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_30,1,41,30,F2A_2910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_31,1,41,31,F2A_2911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_32,1,41,32,F2A_2912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_33,1,41,33,F2A_2913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_34,1,41,34,F2A_2914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_35,1,41,35,F2A_2915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_36,1,41,36,F2A_2916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_37,1,41,37,F2A_2917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_38,1,41,38,F2A_2918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_39,1,41,39,F2A_2919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_40,1,41,40,F2A_2920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_41,1,41,41,F2A_2921,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_42,1,41,42,F2A_2922,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_43,1,41,43,F2A_2923,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_44,1,41,44,F2A_2924,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_45,1,41,45,F2A_2925,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_46,1,41,46,F2A_2926,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_47,1,41,47,F2A_2927,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_0,1,42,0,A2F_2952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_1,1,42,1,A2F_2953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_2,1,42,2,A2F_2954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_3,1,42,3,A2F_2955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_4,1,42,4,A2F_2956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_5,1,42,5,A2F_2957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_6,1,42,6,A2F_2958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_7,1,42,7,A2F_2959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_8,1,42,8,A2F_2960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_9,1,42,9,A2F_2961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_10,1,42,10,A2F_2962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,980,40,2000,1000,FPGA_1_42_11,1,42,11,A2F_2963,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,70,40,1000,1000,FPGA_1_42_24,1,42,24,F2A_2976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_25,1,42,25,F2A_2977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_26,1,42,26,F2A_2978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_27,1,42,27,F2A_2979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_28,1,42,28,F2A_2980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_29,1,42,29,F2A_2981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_30,1,42,30,F2A_2982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_31,1,42,31,F2A_2983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_32,1,42,32,F2A_2984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_33,1,42,33,F2A_2985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_34,1,42,34,F2A_2986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_35,1,42,35,F2A_2987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_36,1,42,36,F2A_2988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_37,1,42,37,F2A_2989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_38,1,42,38,F2A_2990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_39,1,42,39,F2A_2991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_40,1,42,40,F2A_2992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_41,1,42,41,F2A_2993,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_42,1,42,42,F2A_2994,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_43,1,42,43,F2A_2995,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_44,1,42,44,F2A_2996,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_45,1,42,45,F2A_2997,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_46,1,42,46,F2A_2998,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_47,1,42,47,F2A_2999,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_0,1,43,0,A2F_3024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_1,1,43,1,A2F_3025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_2,1,43,2,A2F_3026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_3,1,43,3,A2F_3027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_4,1,43,4,A2F_3028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_5,1,43,5,A2F_3029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_6,1,43,6,A2F_3030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_7,1,43,7,A2F_3031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_8,1,43,8,A2F_3032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_9,1,43,9,A2F_3033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_10,1,43,10,A2F_3034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,980,40,2000,1000,FPGA_1_43_11,1,43,11,A2F_3035,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,70,40,1000,1000,FPGA_1_43_24,1,43,24,F2A_3048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_25,1,43,25,F2A_3049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_26,1,43,26,F2A_3050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_27,1,43,27,F2A_3051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_28,1,43,28,F2A_3052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_29,1,43,29,F2A_3053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_30,1,43,30,F2A_3054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_31,1,43,31,F2A_3055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_32,1,43,32,F2A_3056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_33,1,43,33,F2A_3057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_34,1,43,34,F2A_3058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_35,1,43,35,F2A_3059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_36,1,43,36,F2A_3060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_37,1,43,37,F2A_3061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_38,1,43,38,F2A_3062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_39,1,43,39,F2A_3063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_40,1,43,40,F2A_3064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_41,1,43,41,F2A_3065,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_42,1,43,42,F2A_3066,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_43,1,43,43,F2A_3067,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_44,1,43,44,F2A_3068,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_45,1,43,45,F2A_3069,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_46,1,43,46,F2A_3070,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_47,1,43,47,F2A_3071,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_0,2,44,0,A2F_3096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_1,2,44,1,A2F_3097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_2,2,44,2,A2F_3098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_3,2,44,3,A2F_3099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_4,2,44,4,A2F_3100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_5,2,44,5,A2F_3101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_6,2,44,6,A2F_3102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_7,2,44,7,A2F_3103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_8,2,44,8,A2F_3104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_9,2,44,9,A2F_3105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_10,2,44,10,A2F_3106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,980,40,2000,1000,FPGA_2_44_11,2,44,11,A2F_3107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,70,40,1000,1000,FPGA_2_44_24,2,44,24,F2A_3120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_25,2,44,25,F2A_3121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_26,2,44,26,F2A_3122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_27,2,44,27,F2A_3123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_28,2,44,28,F2A_3124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_29,2,44,29,F2A_3125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_30,2,44,30,F2A_3126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_31,2,44,31,F2A_3127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_32,2,44,32,F2A_3128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_33,2,44,33,F2A_3129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_34,2,44,34,F2A_3130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_35,2,44,35,F2A_3131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_36,2,44,36,F2A_3132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_37,2,44,37,F2A_3133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_38,2,44,38,F2A_3134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_39,2,44,39,F2A_3135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_40,2,44,40,F2A_3136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_41,2,44,41,F2A_3137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_42,2,44,42,F2A_3138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_43,2,44,43,F2A_3139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_44,2,44,44,F2A_3140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_45,2,44,45,F2A_3141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_46,2,44,46,F2A_3142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_47,2,44,47,F2A_3143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_0,3,44,0,A2F_3096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_1,3,44,1,A2F_3097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_2,3,44,2,A2F_3098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_3,3,44,3,A2F_3099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_4,3,44,4,A2F_3100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_5,3,44,5,A2F_3101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_6,3,44,6,A2F_3102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_7,3,44,7,A2F_3103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_8,3,44,8,A2F_3104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_9,3,44,9,A2F_3105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_10,3,44,10,A2F_3106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,980,40,2000,1000,FPGA_3_44_11,3,44,11,A2F_3107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,70,40,1000,1000,FPGA_3_44_24,3,44,24,F2A_3120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_25,3,44,25,F2A_3121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_26,3,44,26,F2A_3122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_27,3,44,27,F2A_3123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_28,3,44,28,F2A_3124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_29,3,44,29,F2A_3125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_30,3,44,30,F2A_3126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_31,3,44,31,F2A_3127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_32,3,44,32,F2A_3128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_33,3,44,33,F2A_3129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_34,3,44,34,F2A_3130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_35,3,44,35,F2A_3131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_36,3,44,36,F2A_3132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_37,3,44,37,F2A_3133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_38,3,44,38,F2A_3134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_39,3,44,39,F2A_3135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_40,3,44,40,F2A_3136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_41,3,44,41,F2A_3137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_42,3,44,42,F2A_3138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_43,3,44,43,F2A_3139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_44,3,44,44,F2A_3140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_45,3,44,45,F2A_3141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_46,3,44,46,F2A_3142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_47,3,44,47,F2A_3143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_0,3,44,0,A2F_3096,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_1,3,44,1,A2F_3097,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_2,3,44,2,A2F_3098,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_3,3,44,3,A2F_3099,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_4,3,44,4,A2F_3100,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_5,3,44,5,A2F_3101,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_6,3,44,6,A2F_3102,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_7,3,44,7,A2F_3103,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_8,3,44,8,A2F_3104,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_9,3,44,9,A2F_3105,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_10,3,44,10,A2F_3106,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_24,3,44,24,F2A_3120,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_25,3,44,25,F2A_3121,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_26,3,44,26,F2A_3122,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_27,3,44,27,F2A_3123,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_28,3,44,28,F2A_3124,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_29,3,44,29,F2A_3125,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_30,3,44,30,F2A_3126,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_31,3,44,31,F2A_3127,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_32,3,44,32,F2A_3128,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_0,3,45,0,A2F_3168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_1,3,45,1,A2F_3169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_2,3,45,2,A2F_3170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_3,3,45,3,A2F_3171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_4,3,45,4,A2F_3172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_5,3,45,5,A2F_3173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_6,3,45,6,A2F_3174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_7,3,45,7,A2F_3175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_8,3,45,8,A2F_3176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_9,3,45,9,A2F_3177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_10,3,45,10,A2F_3178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,980,40,2000,1000,FPGA_3_45_11,3,45,11,A2F_3179,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_45_24,3,45,24,F2A_3192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_25,3,45,25,F2A_3193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_26,3,45,26,F2A_3194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_27,3,45,27,F2A_3195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_28,3,45,28,F2A_3196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_29,3,45,29,F2A_3197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_30,3,45,30,F2A_3198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_31,3,45,31,F2A_3199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_32,3,45,32,F2A_3200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_33,3,45,33,F2A_3201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_34,3,45,34,F2A_3202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_35,3,45,35,F2A_3203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_36,3,45,36,F2A_3204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_37,3,45,37,F2A_3205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_38,3,45,38,F2A_3206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_39,3,45,39,F2A_3207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_40,3,45,40,F2A_3208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_41,3,45,41,F2A_3209,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_42,3,45,42,F2A_3210,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_43,3,45,43,F2A_3211,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_44,3,45,44,F2A_3212,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_45,3,45,45,F2A_3213,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_46,3,45,46,F2A_3214,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_47,3,45,47,F2A_3215,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_0,3,46,0,A2F_3240,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_1,3,46,1,A2F_3241,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_2,3,46,2,A2F_3242,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_3,3,46,3,A2F_3243,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_4,3,46,4,A2F_3244,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_5,3,46,5,A2F_3245,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_6,3,46,6,A2F_3246,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_7,3,46,7,A2F_3247,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_8,3,46,8,A2F_3248,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_9,3,46,9,A2F_3249,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_10,3,46,10,A2F_3250,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,980,40,2000,1000,FPGA_3_46_11,3,46,11,A2F_3251,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,70,40,1000,1000,FPGA_3_46_24,3,46,24,F2A_3264,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_25,3,46,25,F2A_3265,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_26,3,46,26,F2A_3266,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_27,3,46,27,F2A_3267,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_28,3,46,28,F2A_3268,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_29,3,46,29,F2A_3269,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_30,3,46,30,F2A_3270,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_31,3,46,31,F2A_3271,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_32,3,46,32,F2A_3272,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_33,3,46,33,F2A_3273,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_34,3,46,34,F2A_3274,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_35,3,46,35,F2A_3275,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_36,3,46,36,F2A_3276,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_37,3,46,37,F2A_3277,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_38,3,46,38,F2A_3278,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_39,3,46,39,F2A_3279,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_40,3,46,40,F2A_3280,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_41,3,46,41,F2A_3281,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_42,3,46,42,F2A_3282,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_43,3,46,43,F2A_3283,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_44,3,46,44,F2A_3284,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_45,3,46,45,F2A_3285,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_46,3,46,46,F2A_3286,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_47,3,46,47,F2A_3287,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_0,3,47,0,A2F_3312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_1,3,47,1,A2F_3313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_2,3,47,2,A2F_3314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_3,3,47,3,A2F_3315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_4,3,47,4,A2F_3316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_5,3,47,5,A2F_3317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_6,3,47,6,A2F_3318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_7,3,47,7,A2F_3319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_8,3,47,8,A2F_3320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_9,3,47,9,A2F_3321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_10,3,47,10,A2F_3322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,980,40,2000,1000,FPGA_3_47_11,3,47,11,A2F_3323,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,70,40,1000,1000,FPGA_3_47_24,3,47,24,F2A_3336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_25,3,47,25,F2A_3337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_26,3,47,26,F2A_3338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_27,3,47,27,F2A_3339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_28,3,47,28,F2A_3340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_29,3,47,29,F2A_3341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_30,3,47,30,F2A_3342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_31,3,47,31,F2A_3343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_32,3,47,32,F2A_3344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_33,3,47,33,F2A_3345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_34,3,47,34,F2A_3346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_35,3,47,35,F2A_3347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_36,3,47,36,F2A_3348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_37,3,47,37,F2A_3349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_38,3,47,38,F2A_3350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_39,3,47,39,F2A_3351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_40,3,47,40,F2A_3352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_41,3,47,41,F2A_3353,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_42,3,47,42,F2A_3354,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_43,3,47,43,F2A_3355,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_44,3,47,44,F2A_3356,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_45,3,47,45,F2A_3357,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_46,3,47,46,F2A_3358,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_47,3,47,47,F2A_3359,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_0,3,48,0,A2F_3384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_1,3,48,1,A2F_3385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_2,3,48,2,A2F_3386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_3,3,48,3,A2F_3387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_4,3,48,4,A2F_3388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_5,3,48,5,A2F_3389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_6,3,48,6,A2F_3390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_7,3,48,7,A2F_3391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_8,3,48,8,A2F_3392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_9,3,48,9,A2F_3393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_10,3,48,10,A2F_3394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,980,40,2000,1000,FPGA_3_48_11,3,48,11,A2F_3395,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,70,40,1000,1000,FPGA_3_48_24,3,48,24,F2A_3408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_25,3,48,25,F2A_3409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_26,3,48,26,F2A_3410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_27,3,48,27,F2A_3411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_28,3,48,28,F2A_3412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_29,3,48,29,F2A_3413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_30,3,48,30,F2A_3414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_31,3,48,31,F2A_3415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_32,3,48,32,F2A_3416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_33,3,48,33,F2A_3417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_34,3,48,34,F2A_3418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_35,3,48,35,F2A_3419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_36,3,48,36,F2A_3420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_37,3,48,37,F2A_3421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_38,3,48,38,F2A_3422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_39,3,48,39,F2A_3423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_40,3,48,40,F2A_3424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_41,3,48,41,F2A_3425,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_42,3,48,42,F2A_3426,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_43,3,48,43,F2A_3427,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_44,3,48,44,F2A_3428,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_45,3,48,45,F2A_3429,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_46,3,48,46,F2A_3430,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_47,3,48,47,F2A_3431,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_0,3,49,0,A2F_3456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_1,3,49,1,A2F_3457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_2,3,49,2,A2F_3458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_3,3,49,3,A2F_3459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_4,3,49,4,A2F_3460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_5,3,49,5,A2F_3461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_6,3,49,6,A2F_3462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_7,3,49,7,A2F_3463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_8,3,49,8,A2F_3464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_9,3,49,9,A2F_3465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_10,3,49,10,A2F_3466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,980,40,2000,1000,FPGA_3_49_11,3,49,11,A2F_3467,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,70,40,1000,1000,FPGA_3_49_24,3,49,24,F2A_3480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_25,3,49,25,F2A_3481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_26,3,49,26,F2A_3482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_27,3,49,27,F2A_3483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_28,3,49,28,F2A_3484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_29,3,49,29,F2A_3485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_30,3,49,30,F2A_3486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_31,3,49,31,F2A_3487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_32,3,49,32,F2A_3488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_33,3,49,33,F2A_3489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_34,3,49,34,F2A_3490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_35,3,49,35,F2A_3491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_36,3,49,36,F2A_3492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_37,3,49,37,F2A_3493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_38,3,49,38,F2A_3494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_39,3,49,39,F2A_3495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_40,3,49,40,F2A_3496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_41,3,49,41,F2A_3497,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_42,3,49,42,F2A_3498,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_43,3,49,43,F2A_3499,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_44,3,49,44,F2A_3500,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_45,3,49,45,F2A_3501,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_46,3,49,46,F2A_3502,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_47,3,49,47,F2A_3503,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_0,3,50,0,A2F_3528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_1,3,50,1,A2F_3529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_2,3,50,2,A2F_3530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_3,3,50,3,A2F_3531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_4,3,50,4,A2F_3532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_5,3,50,5,A2F_3533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_6,3,50,6,A2F_3534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_7,3,50,7,A2F_3535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_8,3,50,8,A2F_3536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_9,3,50,9,A2F_3537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_10,3,50,10,A2F_3538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,980,40,2000,1000,FPGA_3_50_11,3,50,11,A2F_3539,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,70,40,1000,1000,FPGA_3_50_24,3,50,24,F2A_3552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_25,3,50,25,F2A_3553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_26,3,50,26,F2A_3554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_27,3,50,27,F2A_3555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_28,3,50,28,F2A_3556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_29,3,50,29,F2A_3557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_30,3,50,30,F2A_3558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_31,3,50,31,F2A_3559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_32,3,50,32,F2A_3560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_33,3,50,33,F2A_3561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_34,3,50,34,F2A_3562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_35,3,50,35,F2A_3563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_36,3,50,36,F2A_3564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_37,3,50,37,F2A_3565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_38,3,50,38,F2A_3566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_39,3,50,39,F2A_3567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_40,3,50,40,F2A_3568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_41,3,50,41,F2A_3569,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_42,3,50,42,F2A_3570,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_43,3,50,43,F2A_3571,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_44,3,50,44,F2A_3572,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_45,3,50,45,F2A_3573,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_46,3,50,46,F2A_3574,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_47,3,50,47,F2A_3575,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_0,3,51,0,A2F_3600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_1,3,51,1,A2F_3601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_2,3,51,2,A2F_3602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_3,3,51,3,A2F_3603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_4,3,51,4,A2F_3604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_5,3,51,5,A2F_3605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_6,3,51,6,A2F_3606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_7,3,51,7,A2F_3607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_8,3,51,8,A2F_3608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_9,3,51,9,A2F_3609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_10,3,51,10,A2F_3610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,980,40,2000,1000,FPGA_3_51_11,3,51,11,A2F_3611,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,70,40,1000,1000,FPGA_3_51_24,3,51,24,F2A_3624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_25,3,51,25,F2A_3625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_26,3,51,26,F2A_3626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_27,3,51,27,F2A_3627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_28,3,51,28,F2A_3628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_29,3,51,29,F2A_3629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_30,3,51,30,F2A_3630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_31,3,51,31,F2A_3631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_32,3,51,32,F2A_3632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_33,3,51,33,F2A_3633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_34,3,51,34,F2A_3634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_35,3,51,35,F2A_3635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_36,3,51,36,F2A_3636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_37,3,51,37,F2A_3637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_38,3,51,38,F2A_3638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_39,3,51,39,F2A_3639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_40,3,51,40,F2A_3640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_41,3,51,41,F2A_3641,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_42,3,51,42,F2A_3642,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_43,3,51,43,F2A_3643,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_44,3,51,44,F2A_3644,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_45,3,51,45,F2A_3645,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_46,3,51,46,F2A_3646,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_47,3,51,47,F2A_3647,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_0,3,52,0,A2F_3672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_1,3,52,1,A2F_3673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_2,3,52,2,A2F_3674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_3,3,52,3,A2F_3675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_4,3,52,4,A2F_3676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_5,3,52,5,A2F_3677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_6,3,52,6,A2F_3678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_7,3,52,7,A2F_3679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_8,3,52,8,A2F_3680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_9,3,52,9,A2F_3681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_10,3,52,10,A2F_3682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,980,40,2000,1000,FPGA_3_52_11,3,52,11,A2F_3683,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,70,40,1000,1000,FPGA_3_52_24,3,52,24,F2A_3696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_25,3,52,25,F2A_3697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_26,3,52,26,F2A_3698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_27,3,52,27,F2A_3699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_28,3,52,28,F2A_3700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_29,3,52,29,F2A_3701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_30,3,52,30,F2A_3702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_31,3,52,31,F2A_3703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_32,3,52,32,F2A_3704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_33,3,52,33,F2A_3705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_34,3,52,34,F2A_3706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_35,3,52,35,F2A_3707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_36,3,52,36,F2A_3708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_37,3,52,37,F2A_3709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_38,3,52,38,F2A_3710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_39,3,52,39,F2A_3711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_40,3,52,40,F2A_3712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_41,3,52,41,F2A_3713,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_42,3,52,42,F2A_3714,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_43,3,52,43,F2A_3715,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_44,3,52,44,F2A_3716,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_45,3,52,45,F2A_3717,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_46,3,52,46,F2A_3718,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_47,3,52,47,F2A_3719,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_0,3,53,0,A2F_3744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_1,3,53,1,A2F_3745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_2,3,53,2,A2F_3746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_3,3,53,3,A2F_3747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_4,3,53,4,A2F_3748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_5,3,53,5,A2F_3749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_6,3,53,6,A2F_3750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_7,3,53,7,A2F_3751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_8,3,53,8,A2F_3752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_9,3,53,9,A2F_3753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_10,3,53,10,A2F_3754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,980,40,2000,1000,FPGA_3_53_11,3,53,11,A2F_3755,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,70,40,1000,1000,FPGA_3_53_24,3,53,24,F2A_3768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_25,3,53,25,F2A_3769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_26,3,53,26,F2A_3770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_27,3,53,27,F2A_3771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_28,3,53,28,F2A_3772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_29,3,53,29,F2A_3773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_30,3,53,30,F2A_3774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_31,3,53,31,F2A_3775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_32,3,53,32,F2A_3776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_33,3,53,33,F2A_3777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_34,3,53,34,F2A_3778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_35,3,53,35,F2A_3779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_36,3,53,36,F2A_3780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_37,3,53,37,F2A_3781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_38,3,53,38,F2A_3782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_39,3,53,39,F2A_3783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_40,3,53,40,F2A_3784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_41,3,53,41,F2A_3785,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_42,3,53,42,F2A_3786,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_43,3,53,43,F2A_3787,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_44,3,53,44,F2A_3788,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_45,3,53,45,F2A_3789,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_46,3,53,46,F2A_3790,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_47,3,53,47,F2A_3791,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_0,3,54,0,A2F_3816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_1,3,54,1,A2F_3817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_2,3,54,2,A2F_3818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_3,3,54,3,A2F_3819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_4,3,54,4,A2F_3820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_5,3,54,5,A2F_3821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_6,3,54,6,A2F_3822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_7,3,54,7,A2F_3823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_8,3,54,8,A2F_3824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_9,3,54,9,A2F_3825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_10,3,54,10,A2F_3826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,980,40,2000,1000,FPGA_3_54_11,3,54,11,A2F_3827,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,70,40,1000,1000,FPGA_3_54_24,3,54,24,F2A_3840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_25,3,54,25,F2A_3841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_26,3,54,26,F2A_3842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_27,3,54,27,F2A_3843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_28,3,54,28,F2A_3844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_29,3,54,29,F2A_3845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_30,3,54,30,F2A_3846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_31,3,54,31,F2A_3847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_32,3,54,32,F2A_3848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_33,3,54,33,F2A_3849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_34,3,54,34,F2A_3850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_35,3,54,35,F2A_3851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_36,3,54,36,F2A_3852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_37,3,54,37,F2A_3853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_38,3,54,38,F2A_3854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_39,3,54,39,F2A_3855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_40,3,54,40,F2A_3856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_41,3,54,41,F2A_3857,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_42,3,54,42,F2A_3858,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_43,3,54,43,F2A_3859,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_44,3,54,44,F2A_3860,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_45,3,54,45,F2A_3861,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_46,3,54,46,F2A_3862,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_47,3,54,47,F2A_3863,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_0,3,55,0,A2F_3888,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_1,3,55,1,A2F_3889,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_2,3,55,2,A2F_3890,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_3,3,55,3,A2F_3891,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_4,3,55,4,A2F_3892,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_5,3,55,5,A2F_3893,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_6,3,55,6,A2F_3894,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_7,3,55,7,A2F_3895,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_8,3,55,8,A2F_3896,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_9,3,55,9,A2F_3897,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_10,3,55,10,A2F_3898,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_24,3,55,24,F2A_3912,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_25,3,55,25,F2A_3913,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_26,3,55,26,F2A_3914,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_27,3,55,27,F2A_3915,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_28,3,55,28,F2A_3916,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_29,3,55,29,F2A_3917,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_30,3,55,30,F2A_3918,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_31,3,55,31,F2A_3919,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_32,3,55,32,F2A_3920,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_0,3,56,0,A2F_3960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_1,3,56,1,A2F_3961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_2,3,56,2,A2F_3962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_3,3,56,3,A2F_3963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_4,3,56,4,A2F_3964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_5,3,56,5,A2F_3965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_6,3,56,6,A2F_3966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_7,3,56,7,A2F_3967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_8,3,56,8,A2F_3968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_9,3,56,9,A2F_3969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_10,3,56,10,A2F_3970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,980,40,2000,1000,FPGA_3_56_11,3,56,11,A2F_3971,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_56_24,3,56,24,F2A_3984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_25,3,56,25,F2A_3985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_26,3,56,26,F2A_3986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_27,3,56,27,F2A_3987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_28,3,56,28,F2A_3988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_29,3,56,29,F2A_3989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_30,3,56,30,F2A_3990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_31,3,56,31,F2A_3991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_32,3,56,32,F2A_3992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_33,3,56,33,F2A_3993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_34,3,56,34,F2A_3994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_35,3,56,35,F2A_3995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_36,3,56,36,F2A_3996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_37,3,56,37,F2A_3997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_38,3,56,38,F2A_3998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_39,3,56,39,F2A_3999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_40,3,56,40,F2A_4000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_41,3,56,41,F2A_4001,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_42,3,56,42,F2A_4002,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_43,3,56,43,F2A_4003,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_44,3,56,44,F2A_4004,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_45,3,56,45,F2A_4005,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_46,3,56,46,F2A_4006,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_47,3,56,47,F2A_4007,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_0,3,57,0,A2F_4032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_1,3,57,1,A2F_4033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_2,3,57,2,A2F_4034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_3,3,57,3,A2F_4035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_4,3,57,4,A2F_4036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_5,3,57,5,A2F_4037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_6,3,57,6,A2F_4038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_7,3,57,7,A2F_4039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_8,3,57,8,A2F_4040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_9,3,57,9,A2F_4041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_10,3,57,10,A2F_4042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,980,40,2000,1000,FPGA_3_57_11,3,57,11,A2F_4043,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,70,40,1000,1000,FPGA_3_57_24,3,57,24,F2A_4056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_25,3,57,25,F2A_4057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_26,3,57,26,F2A_4058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_27,3,57,27,F2A_4059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_28,3,57,28,F2A_4060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_29,3,57,29,F2A_4061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_30,3,57,30,F2A_4062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_31,3,57,31,F2A_4063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_32,3,57,32,F2A_4064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_33,3,57,33,F2A_4065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_34,3,57,34,F2A_4066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_35,3,57,35,F2A_4067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_36,3,57,36,F2A_4068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_37,3,57,37,F2A_4069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_38,3,57,38,F2A_4070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_39,3,57,39,F2A_4071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_40,3,57,40,F2A_4072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_41,3,57,41,F2A_4073,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_42,3,57,42,F2A_4074,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_43,3,57,43,F2A_4075,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_44,3,57,44,F2A_4076,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_45,3,57,45,F2A_4077,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_46,3,57,46,F2A_4078,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_47,3,57,47,F2A_4079,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_0,3,58,0,A2F_4104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_1,3,58,1,A2F_4105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_2,3,58,2,A2F_4106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_3,3,58,3,A2F_4107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_4,3,58,4,A2F_4108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_5,3,58,5,A2F_4109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_6,3,58,6,A2F_4110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_7,3,58,7,A2F_4111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_8,3,58,8,A2F_4112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_9,3,58,9,A2F_4113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_10,3,58,10,A2F_4114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,980,40,2000,1000,FPGA_3_58_11,3,58,11,A2F_4115,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,70,40,1000,1000,FPGA_3_58_24,3,58,24,F2A_4128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_25,3,58,25,F2A_4129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_26,3,58,26,F2A_4130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_27,3,58,27,F2A_4131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_28,3,58,28,F2A_4132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_29,3,58,29,F2A_4133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_30,3,58,30,F2A_4134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_31,3,58,31,F2A_4135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_32,3,58,32,F2A_4136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_33,3,58,33,F2A_4137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_34,3,58,34,F2A_4138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_35,3,58,35,F2A_4139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_36,3,58,36,F2A_4140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_37,3,58,37,F2A_4141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_38,3,58,38,F2A_4142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_39,3,58,39,F2A_4143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_40,3,58,40,F2A_4144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_41,3,58,41,F2A_4145,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_42,3,58,42,F2A_4146,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_43,3,58,43,F2A_4147,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_44,3,58,44,F2A_4148,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_45,3,58,45,F2A_4149,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_46,3,58,46,F2A_4150,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_47,3,58,47,F2A_4151,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_0,3,59,0,A2F_4176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_1,3,59,1,A2F_4177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_2,3,59,2,A2F_4178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_3,3,59,3,A2F_4179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_4,3,59,4,A2F_4180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_5,3,59,5,A2F_4181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_6,3,59,6,A2F_4182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_7,3,59,7,A2F_4183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_8,3,59,8,A2F_4184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_9,3,59,9,A2F_4185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_10,3,59,10,A2F_4186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,980,40,2000,1000,FPGA_3_59_11,3,59,11,A2F_4187,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,70,40,1000,1000,FPGA_3_59_24,3,59,24,F2A_4200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_25,3,59,25,F2A_4201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_26,3,59,26,F2A_4202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_27,3,59,27,F2A_4203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_28,3,59,28,F2A_4204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_29,3,59,29,F2A_4205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_30,3,59,30,F2A_4206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_31,3,59,31,F2A_4207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_32,3,59,32,F2A_4208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_33,3,59,33,F2A_4209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_34,3,59,34,F2A_4210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_35,3,59,35,F2A_4211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_36,3,59,36,F2A_4212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_37,3,59,37,F2A_4213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_38,3,59,38,F2A_4214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_39,3,59,39,F2A_4215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_40,3,59,40,F2A_4216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_41,3,59,41,F2A_4217,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_42,3,59,42,F2A_4218,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_43,3,59,43,F2A_4219,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_44,3,59,44,F2A_4220,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_45,3,59,45,F2A_4221,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_46,3,59,46,F2A_4222,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_47,3,59,47,F2A_4223,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_0,3,60,0,A2F_4248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_1,3,60,1,A2F_4249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_2,3,60,2,A2F_4250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_3,3,60,3,A2F_4251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_4,3,60,4,A2F_4252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_5,3,60,5,A2F_4253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_6,3,60,6,A2F_4254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_7,3,60,7,A2F_4255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_8,3,60,8,A2F_4256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_9,3,60,9,A2F_4257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_10,3,60,10,A2F_4258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,980,40,2000,1000,FPGA_3_60_11,3,60,11,A2F_4259,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,70,40,1000,1000,FPGA_3_60_24,3,60,24,F2A_4272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_25,3,60,25,F2A_4273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_26,3,60,26,F2A_4274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_27,3,60,27,F2A_4275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_28,3,60,28,F2A_4276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_29,3,60,29,F2A_4277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_30,3,60,30,F2A_4278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_31,3,60,31,F2A_4279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_32,3,60,32,F2A_4280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_33,3,60,33,F2A_4281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_34,3,60,34,F2A_4282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_35,3,60,35,F2A_4283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_36,3,60,36,F2A_4284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_37,3,60,37,F2A_4285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_38,3,60,38,F2A_4286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_39,3,60,39,F2A_4287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_40,3,60,40,F2A_4288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_41,3,60,41,F2A_4289,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_42,3,60,42,F2A_4290,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_43,3,60,43,F2A_4291,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_44,3,60,44,F2A_4292,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_45,3,60,45,F2A_4293,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_46,3,60,46,F2A_4294,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_47,3,60,47,F2A_4295,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_0,3,61,0,A2F_4320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_1,3,61,1,A2F_4321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_2,3,61,2,A2F_4322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_3,3,61,3,A2F_4323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_4,3,61,4,A2F_4324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_5,3,61,5,A2F_4325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_6,3,61,6,A2F_4326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_7,3,61,7,A2F_4327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_8,3,61,8,A2F_4328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_9,3,61,9,A2F_4329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_10,3,61,10,A2F_4330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,980,40,2000,1000,FPGA_3_61_11,3,61,11,A2F_4331,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,70,40,1000,1000,FPGA_3_61_24,3,61,24,F2A_4344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_25,3,61,25,F2A_4345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_26,3,61,26,F2A_4346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_27,3,61,27,F2A_4347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_28,3,61,28,F2A_4348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_29,3,61,29,F2A_4349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_30,3,61,30,F2A_4350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_31,3,61,31,F2A_4351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_32,3,61,32,F2A_4352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_33,3,61,33,F2A_4353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_34,3,61,34,F2A_4354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_35,3,61,35,F2A_4355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_36,3,61,36,F2A_4356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_37,3,61,37,F2A_4357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_38,3,61,38,F2A_4358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_39,3,61,39,F2A_4359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_40,3,61,40,F2A_4360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_41,3,61,41,F2A_4361,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_42,3,61,42,F2A_4362,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_43,3,61,43,F2A_4363,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_44,3,61,44,F2A_4364,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_45,3,61,45,F2A_4365,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_46,3,61,46,F2A_4366,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_47,3,61,47,F2A_4367,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_0,3,62,0,A2F_4392,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_1,3,62,1,A2F_4393,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_2,3,62,2,A2F_4394,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_3,3,62,3,A2F_4395,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_4,3,62,4,A2F_4396,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_5,3,62,5,A2F_4397,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_6,3,62,6,A2F_4398,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_7,3,62,7,A2F_4399,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_8,3,62,8,A2F_4400,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_9,3,62,9,A2F_4401,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_10,3,62,10,A2F_4402,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,980,40,2000,1000,FPGA_3_62_11,3,62,11,A2F_4403,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,70,40,1000,1000,FPGA_3_62_24,3,62,24,F2A_4416,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_25,3,62,25,F2A_4417,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_26,3,62,26,F2A_4418,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_27,3,62,27,F2A_4419,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_28,3,62,28,F2A_4420,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_29,3,62,29,F2A_4421,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_30,3,62,30,F2A_4422,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_31,3,62,31,F2A_4423,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_32,3,62,32,F2A_4424,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_33,3,62,33,F2A_4425,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_34,3,62,34,F2A_4426,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_35,3,62,35,F2A_4427,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_36,3,62,36,F2A_4428,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_37,3,62,37,F2A_4429,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_38,3,62,38,F2A_4430,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_39,3,62,39,F2A_4431,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_40,3,62,40,F2A_4432,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_41,3,62,41,F2A_4433,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_42,3,62,42,F2A_4434,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_43,3,62,43,F2A_4435,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_44,3,62,44,F2A_4436,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_45,3,62,45,F2A_4437,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_46,3,62,46,F2A_4438,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_47,3,62,47,F2A_4439,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_0,3,63,0,A2F_4464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_1,3,63,1,A2F_4465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_2,3,63,2,A2F_4466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_3,3,63,3,A2F_4467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_4,3,63,4,A2F_4468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_5,3,63,5,A2F_4469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_6,3,63,6,A2F_4470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_7,3,63,7,A2F_4471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_8,3,63,8,A2F_4472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_9,3,63,9,A2F_4473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_10,3,63,10,A2F_4474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,980,40,2000,1000,FPGA_3_63_11,3,63,11,A2F_4475,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,70,40,1000,1000,FPGA_3_63_24,3,63,24,F2A_4488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_25,3,63,25,F2A_4489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_26,3,63,26,F2A_4490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_27,3,63,27,F2A_4491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_28,3,63,28,F2A_4492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_29,3,63,29,F2A_4493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_30,3,63,30,F2A_4494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_31,3,63,31,F2A_4495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_32,3,63,32,F2A_4496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_33,3,63,33,F2A_4497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_34,3,63,34,F2A_4498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_35,3,63,35,F2A_4499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_36,3,63,36,F2A_4500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_37,3,63,37,F2A_4501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_38,3,63,38,F2A_4502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_39,3,63,39,F2A_4503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_40,3,63,40,F2A_4504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_41,3,63,41,F2A_4505,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_42,3,63,42,F2A_4506,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_43,3,63,43,F2A_4507,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_44,3,63,44,F2A_4508,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_45,3,63,45,F2A_4509,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_46,3,63,46,F2A_4510,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_47,3,63,47,F2A_4511,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_0,3,64,0,A2F_4536,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_1,3,64,1,A2F_4537,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_2,3,64,2,A2F_4538,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_3,3,64,3,A2F_4539,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_4,3,64,4,A2F_4540,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_5,3,64,5,A2F_4541,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_6,3,64,6,A2F_4542,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_7,3,64,7,A2F_4543,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_8,3,64,8,A2F_4544,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_9,3,64,9,A2F_4545,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_10,3,64,10,A2F_4546,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,980,40,2000,1000,FPGA_3_64_11,3,64,11,A2F_4547,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,70,40,1000,1000,FPGA_3_64_24,3,64,24,F2A_4560,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_25,3,64,25,F2A_4561,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_26,3,64,26,F2A_4562,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_27,3,64,27,F2A_4563,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_28,3,64,28,F2A_4564,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_29,3,64,29,F2A_4565,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_30,3,64,30,F2A_4566,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_31,3,64,31,F2A_4567,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_32,3,64,32,F2A_4568,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_33,3,64,33,F2A_4569,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_34,3,64,34,F2A_4570,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_35,3,64,35,F2A_4571,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_36,3,64,36,F2A_4572,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_37,3,64,37,F2A_4573,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_38,3,64,38,F2A_4574,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_39,3,64,39,F2A_4575,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_40,3,64,40,F2A_4576,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_41,3,64,41,F2A_4577,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_42,3,64,42,F2A_4578,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_43,3,64,43,F2A_4579,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_44,3,64,44,F2A_4580,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_45,3,64,45,F2A_4581,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_46,3,64,46,F2A_4582,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_47,3,64,47,F2A_4583,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_0,3,65,0,A2F_4608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_1,3,65,1,A2F_4609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_2,3,65,2,A2F_4610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_3,3,65,3,A2F_4611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_4,3,65,4,A2F_4612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_5,3,65,5,A2F_4613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_6,3,65,6,A2F_4614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_7,3,65,7,A2F_4615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_8,3,65,8,A2F_4616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_9,3,65,9,A2F_4617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_10,3,65,10,A2F_4618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,980,40,2000,1000,FPGA_3_65_11,3,65,11,A2F_4619,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,70,40,1000,1000,FPGA_3_65_24,3,65,24,F2A_4632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_25,3,65,25,F2A_4633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_26,3,65,26,F2A_4634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_27,3,65,27,F2A_4635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_28,3,65,28,F2A_4636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_29,3,65,29,F2A_4637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_30,3,65,30,F2A_4638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_31,3,65,31,F2A_4639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_32,3,65,32,F2A_4640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_33,3,65,33,F2A_4641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_34,3,65,34,F2A_4642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_35,3,65,35,F2A_4643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_36,3,65,36,F2A_4644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_37,3,65,37,F2A_4645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_38,3,65,38,F2A_4646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_39,3,65,39,F2A_4647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_40,3,65,40,F2A_4648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_41,3,65,41,F2A_4649,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_42,3,65,42,F2A_4650,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_43,3,65,43,F2A_4651,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_44,3,65,44,F2A_4652,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_45,3,65,45,F2A_4653,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_46,3,65,46,F2A_4654,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_47,3,65,47,F2A_4655,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_0,3,66,0,A2F_4680,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_1,3,66,1,A2F_4681,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_2,3,66,2,A2F_4682,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_3,3,66,3,A2F_4683,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_4,3,66,4,A2F_4684,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_5,3,66,5,A2F_4685,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_6,3,66,6,A2F_4686,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_7,3,66,7,A2F_4687,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_8,3,66,8,A2F_4688,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_9,3,66,9,A2F_4689,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_10,3,66,10,A2F_4690,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_24,3,66,24,F2A_4704,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_25,3,66,25,F2A_4705,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_26,3,66,26,F2A_4706,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_27,3,66,27,F2A_4707,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_28,3,66,28,F2A_4708,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_29,3,66,29,F2A_4709,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_30,3,66,30,F2A_4710,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_31,3,66,31,F2A_4711,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_32,3,66,32,F2A_4712,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_0,3,67,0,A2F_4752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_1,3,67,1,A2F_4753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_2,3,67,2,A2F_4754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_3,3,67,3,A2F_4755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_4,3,67,4,A2F_4756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_5,3,67,5,A2F_4757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_6,3,67,6,A2F_4758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_7,3,67,7,A2F_4759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_8,3,67,8,A2F_4760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_9,3,67,9,A2F_4761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_10,3,67,10,A2F_4762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,980,40,2000,1000,FPGA_3_67_11,3,67,11,A2F_4763,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_67_24,3,67,24,F2A_4776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_25,3,67,25,F2A_4777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_26,3,67,26,F2A_4778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_27,3,67,27,F2A_4779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_28,3,67,28,F2A_4780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_29,3,67,29,F2A_4781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_30,3,67,30,F2A_4782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_31,3,67,31,F2A_4783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_32,3,67,32,F2A_4784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_33,3,67,33,F2A_4785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_34,3,67,34,F2A_4786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_35,3,67,35,F2A_4787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_36,3,67,36,F2A_4788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_37,3,67,37,F2A_4789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_38,3,67,38,F2A_4790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_39,3,67,39,F2A_4791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_40,3,67,40,F2A_4792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_41,3,67,41,F2A_4793,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_42,3,67,42,F2A_4794,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_43,3,67,43,F2A_4795,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_44,3,67,44,F2A_4796,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_45,3,67,45,F2A_4797,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_46,3,67,46,F2A_4798,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_47,3,67,47,F2A_4799,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_0,3,68,0,A2F_4824,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_1,3,68,1,A2F_4825,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_2,3,68,2,A2F_4826,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_3,3,68,3,A2F_4827,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_4,3,68,4,A2F_4828,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_5,3,68,5,A2F_4829,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_6,3,68,6,A2F_4830,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_7,3,68,7,A2F_4831,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_8,3,68,8,A2F_4832,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_9,3,68,9,A2F_4833,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_10,3,68,10,A2F_4834,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,980,40,2000,1000,FPGA_3_68_11,3,68,11,A2F_4835,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,70,40,1000,1000,FPGA_3_68_24,3,68,24,F2A_4848,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_25,3,68,25,F2A_4849,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_26,3,68,26,F2A_4850,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_27,3,68,27,F2A_4851,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_28,3,68,28,F2A_4852,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_29,3,68,29,F2A_4853,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_30,3,68,30,F2A_4854,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_31,3,68,31,F2A_4855,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_32,3,68,32,F2A_4856,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_33,3,68,33,F2A_4857,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_34,3,68,34,F2A_4858,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_35,3,68,35,F2A_4859,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_36,3,68,36,F2A_4860,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_37,3,68,37,F2A_4861,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_38,3,68,38,F2A_4862,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_39,3,68,39,F2A_4863,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_40,3,68,40,F2A_4864,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_41,3,68,41,F2A_4865,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_42,3,68,42,F2A_4866,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_43,3,68,43,F2A_4867,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_44,3,68,44,F2A_4868,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_45,3,68,45,F2A_4869,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_46,3,68,46,F2A_4870,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_47,3,68,47,F2A_4871,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_0,3,69,0,A2F_4896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_1,3,69,1,A2F_4897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_2,3,69,2,A2F_4898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_3,3,69,3,A2F_4899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_4,3,69,4,A2F_4900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_5,3,69,5,A2F_4901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_6,3,69,6,A2F_4902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_7,3,69,7,A2F_4903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_8,3,69,8,A2F_4904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_9,3,69,9,A2F_4905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_10,3,69,10,A2F_4906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,980,40,2000,1000,FPGA_3_69_11,3,69,11,A2F_4907,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,70,40,1000,1000,FPGA_3_69_24,3,69,24,F2A_4920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_25,3,69,25,F2A_4921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_26,3,69,26,F2A_4922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_27,3,69,27,F2A_4923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_28,3,69,28,F2A_4924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_29,3,69,29,F2A_4925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_30,3,69,30,F2A_4926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_31,3,69,31,F2A_4927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_32,3,69,32,F2A_4928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_33,3,69,33,F2A_4929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_34,3,69,34,F2A_4930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_35,3,69,35,F2A_4931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_36,3,69,36,F2A_4932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_37,3,69,37,F2A_4933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_38,3,69,38,F2A_4934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_39,3,69,39,F2A_4935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_40,3,69,40,F2A_4936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_41,3,69,41,F2A_4937,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_42,3,69,42,F2A_4938,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_43,3,69,43,F2A_4939,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_44,3,69,44,F2A_4940,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_45,3,69,45,F2A_4941,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_46,3,69,46,F2A_4942,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_47,3,69,47,F2A_4943,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_0,3,70,0,A2F_4968,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_1,3,70,1,A2F_4969,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_2,3,70,2,A2F_4970,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_3,3,70,3,A2F_4971,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_4,3,70,4,A2F_4972,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_5,3,70,5,A2F_4973,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_6,3,70,6,A2F_4974,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_7,3,70,7,A2F_4975,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_8,3,70,8,A2F_4976,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_9,3,70,9,A2F_4977,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_10,3,70,10,A2F_4978,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,980,40,2000,1000,FPGA_3_70_11,3,70,11,A2F_4979,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,70,40,1000,1000,FPGA_3_70_24,3,70,24,F2A_4992,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_25,3,70,25,F2A_4993,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_26,3,70,26,F2A_4994,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_27,3,70,27,F2A_4995,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_28,3,70,28,F2A_4996,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_29,3,70,29,F2A_4997,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_30,3,70,30,F2A_4998,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_31,3,70,31,F2A_4999,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_32,3,70,32,F2A_5000,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_33,3,70,33,F2A_5001,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_34,3,70,34,F2A_5002,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_35,3,70,35,F2A_5003,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_36,3,70,36,F2A_5004,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_37,3,70,37,F2A_5005,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_38,3,70,38,F2A_5006,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_39,3,70,39,F2A_5007,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_40,3,70,40,F2A_5008,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_41,3,70,41,F2A_5009,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_42,3,70,42,F2A_5010,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_43,3,70,43,F2A_5011,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_44,3,70,44,F2A_5012,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_45,3,70,45,F2A_5013,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_46,3,70,46,F2A_5014,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_47,3,70,47,F2A_5015,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_0,3,71,0,A2F_5040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_1,3,71,1,A2F_5041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_2,3,71,2,A2F_5042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_3,3,71,3,A2F_5043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_4,3,71,4,A2F_5044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_5,3,71,5,A2F_5045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_6,3,71,6,A2F_5046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_7,3,71,7,A2F_5047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_8,3,71,8,A2F_5048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_9,3,71,9,A2F_5049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_10,3,71,10,A2F_5050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,980,40,2000,1000,FPGA_3_71_11,3,71,11,A2F_5051,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,70,40,1000,1000,FPGA_3_71_24,3,71,24,F2A_5064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_25,3,71,25,F2A_5065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_26,3,71,26,F2A_5066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_27,3,71,27,F2A_5067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_28,3,71,28,F2A_5068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_29,3,71,29,F2A_5069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_30,3,71,30,F2A_5070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_31,3,71,31,F2A_5071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_32,3,71,32,F2A_5072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_33,3,71,33,F2A_5073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_34,3,71,34,F2A_5074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_35,3,71,35,F2A_5075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_36,3,71,36,F2A_5076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_37,3,71,37,F2A_5077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_38,3,71,38,F2A_5078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_39,3,71,39,F2A_5079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_40,3,71,40,F2A_5080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_41,3,71,41,F2A_5081,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_42,3,71,42,F2A_5082,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_43,3,71,43,F2A_5083,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_44,3,71,44,F2A_5084,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_45,3,71,45,F2A_5085,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_46,3,71,46,F2A_5086,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_47,3,71,47,F2A_5087,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_0,3,72,0,A2F_5112,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_1,3,72,1,A2F_5113,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_2,3,72,2,A2F_5114,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_3,3,72,3,A2F_5115,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_4,3,72,4,A2F_5116,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_5,3,72,5,A2F_5117,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_6,3,72,6,A2F_5118,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_7,3,72,7,A2F_5119,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_8,3,72,8,A2F_5120,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_9,3,72,9,A2F_5121,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_10,3,72,10,A2F_5122,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,980,40,2000,1000,FPGA_3_72_11,3,72,11,A2F_5123,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,70,40,1000,1000,FPGA_3_72_24,3,72,24,F2A_5136,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_25,3,72,25,F2A_5137,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_26,3,72,26,F2A_5138,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_27,3,72,27,F2A_5139,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_28,3,72,28,F2A_5140,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_29,3,72,29,F2A_5141,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_30,3,72,30,F2A_5142,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_31,3,72,31,F2A_5143,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_32,3,72,32,F2A_5144,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_33,3,72,33,F2A_5145,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_34,3,72,34,F2A_5146,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_35,3,72,35,F2A_5147,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_36,3,72,36,F2A_5148,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_37,3,72,37,F2A_5149,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_38,3,72,38,F2A_5150,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_39,3,72,39,F2A_5151,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_40,3,72,40,F2A_5152,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_41,3,72,41,F2A_5153,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_42,3,72,42,F2A_5154,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_43,3,72,43,F2A_5155,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_44,3,72,44,F2A_5156,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_45,3,72,45,F2A_5157,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_46,3,72,46,F2A_5158,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_47,3,72,47,F2A_5159,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_0,3,73,0,A2F_5184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_1,3,73,1,A2F_5185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_2,3,73,2,A2F_5186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_3,3,73,3,A2F_5187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_4,3,73,4,A2F_5188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_5,3,73,5,A2F_5189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_6,3,73,6,A2F_5190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_7,3,73,7,A2F_5191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_8,3,73,8,A2F_5192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_9,3,73,9,A2F_5193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_10,3,73,10,A2F_5194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,980,40,2000,1000,FPGA_3_73_11,3,73,11,A2F_5195,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,70,40,1000,1000,FPGA_3_73_24,3,73,24,F2A_5208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_25,3,73,25,F2A_5209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_26,3,73,26,F2A_5210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_27,3,73,27,F2A_5211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_28,3,73,28,F2A_5212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_29,3,73,29,F2A_5213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_30,3,73,30,F2A_5214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_31,3,73,31,F2A_5215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_32,3,73,32,F2A_5216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_33,3,73,33,F2A_5217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_34,3,73,34,F2A_5218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_35,3,73,35,F2A_5219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_36,3,73,36,F2A_5220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_37,3,73,37,F2A_5221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_38,3,73,38,F2A_5222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_39,3,73,39,F2A_5223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_40,3,73,40,F2A_5224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_41,3,73,41,F2A_5225,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_42,3,73,42,F2A_5226,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_43,3,73,43,F2A_5227,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_44,3,73,44,F2A_5228,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_45,3,73,45,F2A_5229,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_46,3,73,46,F2A_5230,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_47,3,73,47,F2A_5231,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_0,3,74,0,A2F_5256,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_1,3,74,1,A2F_5257,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_2,3,74,2,A2F_5258,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_3,3,74,3,A2F_5259,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_4,3,74,4,A2F_5260,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_5,3,74,5,A2F_5261,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_6,3,74,6,A2F_5262,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_7,3,74,7,A2F_5263,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_8,3,74,8,A2F_5264,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_9,3,74,9,A2F_5265,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_10,3,74,10,A2F_5266,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,980,40,2000,1000,FPGA_3_74_11,3,74,11,A2F_5267,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,70,40,1000,1000,FPGA_3_74_24,3,74,24,F2A_5280,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_25,3,74,25,F2A_5281,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_26,3,74,26,F2A_5282,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_27,3,74,27,F2A_5283,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_28,3,74,28,F2A_5284,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_29,3,74,29,F2A_5285,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_30,3,74,30,F2A_5286,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_31,3,74,31,F2A_5287,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_32,3,74,32,F2A_5288,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_33,3,74,33,F2A_5289,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_34,3,74,34,F2A_5290,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_35,3,74,35,F2A_5291,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_36,3,74,36,F2A_5292,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_37,3,74,37,F2A_5293,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_38,3,74,38,F2A_5294,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_39,3,74,39,F2A_5295,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_40,3,74,40,F2A_5296,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_41,3,74,41,F2A_5297,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_42,3,74,42,F2A_5298,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_43,3,74,43,F2A_5299,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_44,3,74,44,F2A_5300,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_45,3,74,45,F2A_5301,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_46,3,74,46,F2A_5302,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_47,3,74,47,F2A_5303,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_0,3,75,0,A2F_5328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_1,3,75,1,A2F_5329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_2,3,75,2,A2F_5330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_3,3,75,3,A2F_5331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_4,3,75,4,A2F_5332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_5,3,75,5,A2F_5333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_6,3,75,6,A2F_5334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_7,3,75,7,A2F_5335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_8,3,75,8,A2F_5336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_9,3,75,9,A2F_5337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_10,3,75,10,A2F_5338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,980,40,2000,1000,FPGA_3_75_11,3,75,11,A2F_5339,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,70,40,1000,1000,FPGA_3_75_24,3,75,24,F2A_5352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_25,3,75,25,F2A_5353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_26,3,75,26,F2A_5354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_27,3,75,27,F2A_5355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_28,3,75,28,F2A_5356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_29,3,75,29,F2A_5357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_30,3,75,30,F2A_5358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_31,3,75,31,F2A_5359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_32,3,75,32,F2A_5360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_33,3,75,33,F2A_5361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_34,3,75,34,F2A_5362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_35,3,75,35,F2A_5363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_36,3,75,36,F2A_5364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_37,3,75,37,F2A_5365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_38,3,75,38,F2A_5366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_39,3,75,39,F2A_5367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_40,3,75,40,F2A_5368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_41,3,75,41,F2A_5369,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_42,3,75,42,F2A_5370,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_43,3,75,43,F2A_5371,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_44,3,75,44,F2A_5372,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_45,3,75,45,F2A_5373,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_46,3,75,46,F2A_5374,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_47,3,75,47,F2A_5375,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_0,3,76,0,A2F_5400,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_1,3,76,1,A2F_5401,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_2,3,76,2,A2F_5402,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_3,3,76,3,A2F_5403,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_4,3,76,4,A2F_5404,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_5,3,76,5,A2F_5405,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_6,3,76,6,A2F_5406,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_7,3,76,7,A2F_5407,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_8,3,76,8,A2F_5408,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_9,3,76,9,A2F_5409,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_10,3,76,10,A2F_5410,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,980,40,2000,1000,FPGA_3_76_11,3,76,11,A2F_5411,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,70,40,1000,1000,FPGA_3_76_24,3,76,24,F2A_5424,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_25,3,76,25,F2A_5425,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_26,3,76,26,F2A_5426,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_27,3,76,27,F2A_5427,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_28,3,76,28,F2A_5428,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_29,3,76,29,F2A_5429,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_30,3,76,30,F2A_5430,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_31,3,76,31,F2A_5431,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_32,3,76,32,F2A_5432,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_33,3,76,33,F2A_5433,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_34,3,76,34,F2A_5434,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_35,3,76,35,F2A_5435,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_36,3,76,36,F2A_5436,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_37,3,76,37,F2A_5437,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_38,3,76,38,F2A_5438,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_39,3,76,39,F2A_5439,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_40,3,76,40,F2A_5440,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_41,3,76,41,F2A_5441,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_42,3,76,42,F2A_5442,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_43,3,76,43,F2A_5443,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_44,3,76,44,F2A_5444,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_45,3,76,45,F2A_5445,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_46,3,76,46,F2A_5446,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_47,3,76,47,F2A_5447,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_0,3,77,0,A2F_5472,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_1,3,77,1,A2F_5473,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_2,3,77,2,A2F_5474,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_3,3,77,3,A2F_5475,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_4,3,77,4,A2F_5476,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_5,3,77,5,A2F_5477,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_6,3,77,6,A2F_5478,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_7,3,77,7,A2F_5479,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_8,3,77,8,A2F_5480,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_9,3,77,9,A2F_5481,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_10,3,77,10,A2F_5482,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_24,3,77,24,F2A_5496,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_25,3,77,25,F2A_5497,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_26,3,77,26,F2A_5498,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_27,3,77,27,F2A_5499,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_28,3,77,28,F2A_5500,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_29,3,77,29,F2A_5501,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_30,3,77,30,F2A_5502,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_31,3,77,31,F2A_5503,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_32,3,77,32,F2A_5504,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_0,3,78,0,A2F_5544,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_1,3,78,1,A2F_5545,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_2,3,78,2,A2F_5546,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_3,3,78,3,A2F_5547,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_4,3,78,4,A2F_5548,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_5,3,78,5,A2F_5549,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_6,3,78,6,A2F_5550,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_7,3,78,7,A2F_5551,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_8,3,78,8,A2F_5552,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_9,3,78,9,A2F_5553,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_10,3,78,10,A2F_5554,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,980,40,2000,1000,FPGA_3_78_11,3,78,11,A2F_5555,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_78_24,3,78,24,F2A_5568,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_25,3,78,25,F2A_5569,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_26,3,78,26,F2A_5570,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_27,3,78,27,F2A_5571,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_28,3,78,28,F2A_5572,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_29,3,78,29,F2A_5573,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_30,3,78,30,F2A_5574,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_31,3,78,31,F2A_5575,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_32,3,78,32,F2A_5576,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_33,3,78,33,F2A_5577,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_34,3,78,34,F2A_5578,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_35,3,78,35,F2A_5579,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_36,3,78,36,F2A_5580,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_37,3,78,37,F2A_5581,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_38,3,78,38,F2A_5582,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_39,3,78,39,F2A_5583,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_40,3,78,40,F2A_5584,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_41,3,78,41,F2A_5585,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_42,3,78,42,F2A_5586,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_43,3,78,43,F2A_5587,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_44,3,78,44,F2A_5588,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_45,3,78,45,F2A_5589,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_46,3,78,46,F2A_5590,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_47,3,78,47,F2A_5591,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_0,3,79,0,A2F_5616,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_1,3,79,1,A2F_5617,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_2,3,79,2,A2F_5618,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_3,3,79,3,A2F_5619,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_4,3,79,4,A2F_5620,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_5,3,79,5,A2F_5621,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_6,3,79,6,A2F_5622,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_7,3,79,7,A2F_5623,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_8,3,79,8,A2F_5624,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_9,3,79,9,A2F_5625,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_10,3,79,10,A2F_5626,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,980,40,2000,1000,FPGA_3_79_11,3,79,11,A2F_5627,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,70,40,1000,1000,FPGA_3_79_24,3,79,24,F2A_5640,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_25,3,79,25,F2A_5641,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_26,3,79,26,F2A_5642,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_27,3,79,27,F2A_5643,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_28,3,79,28,F2A_5644,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_29,3,79,29,F2A_5645,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_30,3,79,30,F2A_5646,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_31,3,79,31,F2A_5647,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_32,3,79,32,F2A_5648,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_33,3,79,33,F2A_5649,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_34,3,79,34,F2A_5650,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_35,3,79,35,F2A_5651,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_36,3,79,36,F2A_5652,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_37,3,79,37,F2A_5653,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_38,3,79,38,F2A_5654,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_39,3,79,39,F2A_5655,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_40,3,79,40,F2A_5656,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_41,3,79,41,F2A_5657,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_42,3,79,42,F2A_5658,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_43,3,79,43,F2A_5659,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_44,3,79,44,F2A_5660,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_45,3,79,45,F2A_5661,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_46,3,79,46,F2A_5662,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_47,3,79,47,F2A_5663,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_0,3,80,0,A2F_5688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_1,3,80,1,A2F_5689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_2,3,80,2,A2F_5690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_3,3,80,3,A2F_5691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_4,3,80,4,A2F_5692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_5,3,80,5,A2F_5693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_6,3,80,6,A2F_5694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_7,3,80,7,A2F_5695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_8,3,80,8,A2F_5696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_9,3,80,9,A2F_5697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_10,3,80,10,A2F_5698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,980,40,2000,1000,FPGA_3_80_11,3,80,11,A2F_5699,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,70,40,1000,1000,FPGA_3_80_24,3,80,24,F2A_5712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_25,3,80,25,F2A_5713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_26,3,80,26,F2A_5714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_27,3,80,27,F2A_5715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_28,3,80,28,F2A_5716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_29,3,80,29,F2A_5717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_30,3,80,30,F2A_5718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_31,3,80,31,F2A_5719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_32,3,80,32,F2A_5720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_33,3,80,33,F2A_5721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_34,3,80,34,F2A_5722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_35,3,80,35,F2A_5723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_36,3,80,36,F2A_5724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_37,3,80,37,F2A_5725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_38,3,80,38,F2A_5726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_39,3,80,39,F2A_5727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_40,3,80,40,F2A_5728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_41,3,80,41,F2A_5729,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_42,3,80,42,F2A_5730,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_43,3,80,43,F2A_5731,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_44,3,80,44,F2A_5732,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_45,3,80,45,F2A_5733,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_46,3,80,46,F2A_5734,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_47,3,80,47,F2A_5735,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_0,3,81,0,A2F_5760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_1,3,81,1,A2F_5761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_2,3,81,2,A2F_5762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_3,3,81,3,A2F_5763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_4,3,81,4,A2F_5764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_5,3,81,5,A2F_5765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_6,3,81,6,A2F_5766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_7,3,81,7,A2F_5767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_8,3,81,8,A2F_5768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_9,3,81,9,A2F_5769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_10,3,81,10,A2F_5770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,980,40,2000,1000,FPGA_3_81_11,3,81,11,A2F_5771,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,70,40,1000,1000,FPGA_3_81_24,3,81,24,F2A_5784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_25,3,81,25,F2A_5785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_26,3,81,26,F2A_5786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_27,3,81,27,F2A_5787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_28,3,81,28,F2A_5788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_29,3,81,29,F2A_5789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_30,3,81,30,F2A_5790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_31,3,81,31,F2A_5791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_32,3,81,32,F2A_5792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_33,3,81,33,F2A_5793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_34,3,81,34,F2A_5794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_35,3,81,35,F2A_5795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_36,3,81,36,F2A_5796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_37,3,81,37,F2A_5797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_38,3,81,38,F2A_5798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_39,3,81,39,F2A_5799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_40,3,81,40,F2A_5800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_41,3,81,41,F2A_5801,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_42,3,81,42,F2A_5802,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_43,3,81,43,F2A_5803,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_44,3,81,44,F2A_5804,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_45,3,81,45,F2A_5805,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_46,3,81,46,F2A_5806,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_47,3,81,47,F2A_5807,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_0,3,82,0,A2F_5832,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_1,3,82,1,A2F_5833,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_2,3,82,2,A2F_5834,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_3,3,82,3,A2F_5835,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_4,3,82,4,A2F_5836,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_5,3,82,5,A2F_5837,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_6,3,82,6,A2F_5838,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_7,3,82,7,A2F_5839,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_8,3,82,8,A2F_5840,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_9,3,82,9,A2F_5841,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_10,3,82,10,A2F_5842,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,980,40,2000,1000,FPGA_3_82_11,3,82,11,A2F_5843,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,70,40,1000,1000,FPGA_3_82_24,3,82,24,F2A_5856,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_25,3,82,25,F2A_5857,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_26,3,82,26,F2A_5858,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_27,3,82,27,F2A_5859,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_28,3,82,28,F2A_5860,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_29,3,82,29,F2A_5861,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_30,3,82,30,F2A_5862,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_31,3,82,31,F2A_5863,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_32,3,82,32,F2A_5864,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_33,3,82,33,F2A_5865,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_34,3,82,34,F2A_5866,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_35,3,82,35,F2A_5867,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_36,3,82,36,F2A_5868,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_37,3,82,37,F2A_5869,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_38,3,82,38,F2A_5870,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_39,3,82,39,F2A_5871,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_40,3,82,40,F2A_5872,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_41,3,82,41,F2A_5873,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_42,3,82,42,F2A_5874,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_43,3,82,43,F2A_5875,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_44,3,82,44,F2A_5876,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_45,3,82,45,F2A_5877,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_46,3,82,46,F2A_5878,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_47,3,82,47,F2A_5879,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_0,3,83,0,A2F_5904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_1,3,83,1,A2F_5905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_2,3,83,2,A2F_5906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_3,3,83,3,A2F_5907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_4,3,83,4,A2F_5908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_5,3,83,5,A2F_5909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_6,3,83,6,A2F_5910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_7,3,83,7,A2F_5911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_8,3,83,8,A2F_5912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_9,3,83,9,A2F_5913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_10,3,83,10,A2F_5914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,980,40,2000,1000,FPGA_3_83_11,3,83,11,A2F_5915,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,70,40,1000,1000,FPGA_3_83_24,3,83,24,F2A_5928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_25,3,83,25,F2A_5929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_26,3,83,26,F2A_5930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_27,3,83,27,F2A_5931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_28,3,83,28,F2A_5932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_29,3,83,29,F2A_5933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_30,3,83,30,F2A_5934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_31,3,83,31,F2A_5935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_32,3,83,32,F2A_5936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_33,3,83,33,F2A_5937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_34,3,83,34,F2A_5938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_35,3,83,35,F2A_5939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_36,3,83,36,F2A_5940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_37,3,83,37,F2A_5941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_38,3,83,38,F2A_5942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_39,3,83,39,F2A_5943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_40,3,83,40,F2A_5944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_41,3,83,41,F2A_5945,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_42,3,83,42,F2A_5946,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_43,3,83,43,F2A_5947,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_44,3,83,44,F2A_5948,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_45,3,83,45,F2A_5949,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_46,3,83,46,F2A_5950,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_47,3,83,47,F2A_5951,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_0,3,84,0,A2F_5976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_1,3,84,1,A2F_5977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_2,3,84,2,A2F_5978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_3,3,84,3,A2F_5979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_4,3,84,4,A2F_5980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_5,3,84,5,A2F_5981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_6,3,84,6,A2F_5982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_7,3,84,7,A2F_5983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_8,3,84,8,A2F_5984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_9,3,84,9,A2F_5985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_10,3,84,10,A2F_5986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,980,40,2000,1000,FPGA_3_84_11,3,84,11,A2F_5987,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,70,40,1000,1000,FPGA_3_84_24,3,84,24,F2A_6000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_25,3,84,25,F2A_6001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_26,3,84,26,F2A_6002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_27,3,84,27,F2A_6003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_28,3,84,28,F2A_6004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_29,3,84,29,F2A_6005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_30,3,84,30,F2A_6006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_31,3,84,31,F2A_6007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_32,3,84,32,F2A_6008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_33,3,84,33,F2A_6009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_34,3,84,34,F2A_6010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_35,3,84,35,F2A_6011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_36,3,84,36,F2A_6012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_37,3,84,37,F2A_6013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_38,3,84,38,F2A_6014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_39,3,84,39,F2A_6015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_40,3,84,40,F2A_6016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_41,3,84,41,F2A_6017,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_42,3,84,42,F2A_6018,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_43,3,84,43,F2A_6019,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_44,3,84,44,F2A_6020,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_45,3,84,45,F2A_6021,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_46,3,84,46,F2A_6022,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_47,3,84,47,F2A_6023,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_0,3,85,0,A2F_6048,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_1,3,85,1,A2F_6049,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_2,3,85,2,A2F_6050,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_3,3,85,3,A2F_6051,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_4,3,85,4,A2F_6052,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_5,3,85,5,A2F_6053,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_6,3,85,6,A2F_6054,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_7,3,85,7,A2F_6055,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_8,3,85,8,A2F_6056,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_9,3,85,9,A2F_6057,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_10,3,85,10,A2F_6058,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,980,40,2000,1000,FPGA_3_85_11,3,85,11,A2F_6059,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,70,40,1000,1000,FPGA_3_85_24,3,85,24,F2A_6072,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_25,3,85,25,F2A_6073,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_26,3,85,26,F2A_6074,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_27,3,85,27,F2A_6075,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_28,3,85,28,F2A_6076,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_29,3,85,29,F2A_6077,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_30,3,85,30,F2A_6078,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_31,3,85,31,F2A_6079,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_32,3,85,32,F2A_6080,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_33,3,85,33,F2A_6081,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_34,3,85,34,F2A_6082,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_35,3,85,35,F2A_6083,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_36,3,85,36,F2A_6084,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_37,3,85,37,F2A_6085,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_38,3,85,38,F2A_6086,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_39,3,85,39,F2A_6087,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_40,3,85,40,F2A_6088,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_41,3,85,41,F2A_6089,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_42,3,85,42,F2A_6090,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_43,3,85,43,F2A_6091,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_44,3,85,44,F2A_6092,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_45,3,85,45,F2A_6093,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_46,3,85,46,F2A_6094,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_47,3,85,47,F2A_6095,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_0,3,86,0,A2F_6120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_1,3,86,1,A2F_6121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_2,3,86,2,A2F_6122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_3,3,86,3,A2F_6123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_4,3,86,4,A2F_6124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_5,3,86,5,A2F_6125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_6,3,86,6,A2F_6126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_7,3,86,7,A2F_6127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_8,3,86,8,A2F_6128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_9,3,86,9,A2F_6129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_10,3,86,10,A2F_6130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,980,40,2000,1000,FPGA_3_86_11,3,86,11,A2F_6131,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,70,40,1000,1000,FPGA_3_86_24,3,86,24,F2A_6144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_25,3,86,25,F2A_6145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_26,3,86,26,F2A_6146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_27,3,86,27,F2A_6147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_28,3,86,28,F2A_6148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_29,3,86,29,F2A_6149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_30,3,86,30,F2A_6150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_31,3,86,31,F2A_6151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_32,3,86,32,F2A_6152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_33,3,86,33,F2A_6153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_34,3,86,34,F2A_6154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_35,3,86,35,F2A_6155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_36,3,86,36,F2A_6156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_37,3,86,37,F2A_6157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_38,3,86,38,F2A_6158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_39,3,86,39,F2A_6159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_40,3,86,40,F2A_6160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_41,3,86,41,F2A_6161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_42,3,86,42,F2A_6162,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_43,3,86,43,F2A_6163,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_44,3,86,44,F2A_6164,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_45,3,86,45,F2A_6165,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_46,3,86,46,F2A_6166,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_47,3,86,47,F2A_6167,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_0,3,87,0,A2F_6192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_1,3,87,1,A2F_6193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_2,3,87,2,A2F_6194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_3,3,87,3,A2F_6195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_4,3,87,4,A2F_6196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_5,3,87,5,A2F_6197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_6,3,87,6,A2F_6198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_7,3,87,7,A2F_6199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_8,3,87,8,A2F_6200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_9,3,87,9,A2F_6201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_10,3,87,10,A2F_6202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,980,40,2000,1000,FPGA_3_87_11,3,87,11,A2F_6203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,70,40,1000,1000,FPGA_3_87_24,3,87,24,F2A_6216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_25,3,87,25,F2A_6217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_26,3,87,26,F2A_6218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_27,3,87,27,F2A_6219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_28,3,87,28,F2A_6220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_29,3,87,29,F2A_6221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_30,3,87,30,F2A_6222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_31,3,87,31,F2A_6223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_32,3,87,32,F2A_6224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_33,3,87,33,F2A_6225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_34,3,87,34,F2A_6226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_35,3,87,35,F2A_6227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_36,3,87,36,F2A_6228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_37,3,87,37,F2A_6229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_38,3,87,38,F2A_6230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_39,3,87,39,F2A_6231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_40,3,87,40,F2A_6232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_41,3,87,41,F2A_6233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_42,3,87,42,F2A_6234,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_43,3,87,43,F2A_6235,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_44,3,87,44,F2A_6236,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_45,3,87,45,F2A_6237,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_46,3,87,46,F2A_6238,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_47,3,87,47,F2A_6239,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_0,3,88,0,A2F_6264,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_1,3,88,1,A2F_6265,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_2,3,88,2,A2F_6266,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_3,3,88,3,A2F_6267,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_4,3,88,4,A2F_6268,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_5,3,88,5,A2F_6269,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_6,3,88,6,A2F_6270,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_7,3,88,7,A2F_6271,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_8,3,88,8,A2F_6272,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_9,3,88,9,A2F_6273,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_10,3,88,10,A2F_6274,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_24,3,88,24,F2A_6288,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_25,3,88,25,F2A_6289,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_26,3,88,26,F2A_6290,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_27,3,88,27,F2A_6291,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_28,3,88,28,F2A_6292,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_29,3,88,29,F2A_6293,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_30,3,88,30,F2A_6294,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_31,3,88,31,F2A_6295,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_32,3,88,32,F2A_6296,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_0,3,89,0,A2F_6336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_1,3,89,1,A2F_6337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_2,3,89,2,A2F_6338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_3,3,89,3,A2F_6339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_4,3,89,4,A2F_6340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_5,3,89,5,A2F_6341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_6,3,89,6,A2F_6342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_7,3,89,7,A2F_6343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_8,3,89,8,A2F_6344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_9,3,89,9,A2F_6345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_10,3,89,10,A2F_6346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,980,40,2000,1000,FPGA_3_89_11,3,89,11,A2F_6347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_89_24,3,89,24,F2A_6360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_25,3,89,25,F2A_6361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_26,3,89,26,F2A_6362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_27,3,89,27,F2A_6363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_28,3,89,28,F2A_6364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_29,3,89,29,F2A_6365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_30,3,89,30,F2A_6366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_31,3,89,31,F2A_6367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_32,3,89,32,F2A_6368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_33,3,89,33,F2A_6369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_34,3,89,34,F2A_6370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_35,3,89,35,F2A_6371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_36,3,89,36,F2A_6372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_37,3,89,37,F2A_6373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_38,3,89,38,F2A_6374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_39,3,89,39,F2A_6375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_40,3,89,40,F2A_6376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_41,3,89,41,F2A_6377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_42,3,89,42,F2A_6378,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_43,3,89,43,F2A_6379,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_44,3,89,44,F2A_6380,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_45,3,89,45,F2A_6381,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_46,3,89,46,F2A_6382,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_47,3,89,47,F2A_6383,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_0,3,90,0,A2F_6408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_1,3,90,1,A2F_6409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_2,3,90,2,A2F_6410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_3,3,90,3,A2F_6411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_4,3,90,4,A2F_6412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_5,3,90,5,A2F_6413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_6,3,90,6,A2F_6414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_7,3,90,7,A2F_6415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_8,3,90,8,A2F_6416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_9,3,90,9,A2F_6417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_10,3,90,10,A2F_6418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,980,40,2000,1000,FPGA_3_90_11,3,90,11,A2F_6419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,70,40,1000,1000,FPGA_3_90_24,3,90,24,F2A_6432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_25,3,90,25,F2A_6433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_26,3,90,26,F2A_6434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_27,3,90,27,F2A_6435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_28,3,90,28,F2A_6436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_29,3,90,29,F2A_6437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_30,3,90,30,F2A_6438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_31,3,90,31,F2A_6439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_32,3,90,32,F2A_6440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_33,3,90,33,F2A_6441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_34,3,90,34,F2A_6442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_35,3,90,35,F2A_6443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_36,3,90,36,F2A_6444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_37,3,90,37,F2A_6445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_38,3,90,38,F2A_6446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_39,3,90,39,F2A_6447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_40,3,90,40,F2A_6448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_41,3,90,41,F2A_6449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_42,3,90,42,F2A_6450,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_43,3,90,43,F2A_6451,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_44,3,90,44,F2A_6452,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_45,3,90,45,F2A_6453,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_46,3,90,46,F2A_6454,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_47,3,90,47,F2A_6455,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_0,3,91,0,A2F_6480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_1,3,91,1,A2F_6481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_2,3,91,2,A2F_6482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_3,3,91,3,A2F_6483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_4,3,91,4,A2F_6484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_5,3,91,5,A2F_6485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_6,3,91,6,A2F_6486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_7,3,91,7,A2F_6487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_8,3,91,8,A2F_6488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_9,3,91,9,A2F_6489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_10,3,91,10,A2F_6490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,980,40,2000,1000,FPGA_3_91_11,3,91,11,A2F_6491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,70,40,1000,1000,FPGA_3_91_24,3,91,24,F2A_6504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_25,3,91,25,F2A_6505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_26,3,91,26,F2A_6506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_27,3,91,27,F2A_6507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_28,3,91,28,F2A_6508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_29,3,91,29,F2A_6509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_30,3,91,30,F2A_6510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_31,3,91,31,F2A_6511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_32,3,91,32,F2A_6512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_33,3,91,33,F2A_6513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_34,3,91,34,F2A_6514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_35,3,91,35,F2A_6515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_36,3,91,36,F2A_6516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_37,3,91,37,F2A_6517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_38,3,91,38,F2A_6518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_39,3,91,39,F2A_6519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_40,3,91,40,F2A_6520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_41,3,91,41,F2A_6521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_42,3,91,42,F2A_6522,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_43,3,91,43,F2A_6523,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_44,3,91,44,F2A_6524,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_45,3,91,45,F2A_6525,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_46,3,91,46,F2A_6526,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_47,3,91,47,F2A_6527,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_0,3,92,0,A2F_6552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_1,3,92,1,A2F_6553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_2,3,92,2,A2F_6554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_3,3,92,3,A2F_6555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_4,3,92,4,A2F_6556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_5,3,92,5,A2F_6557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_6,3,92,6,A2F_6558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_7,3,92,7,A2F_6559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_8,3,92,8,A2F_6560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_9,3,92,9,A2F_6561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_10,3,92,10,A2F_6562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,980,40,2000,1000,FPGA_3_92_11,3,92,11,A2F_6563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,70,40,1000,1000,FPGA_3_92_24,3,92,24,F2A_6576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_25,3,92,25,F2A_6577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_26,3,92,26,F2A_6578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_27,3,92,27,F2A_6579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_28,3,92,28,F2A_6580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_29,3,92,29,F2A_6581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_30,3,92,30,F2A_6582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_31,3,92,31,F2A_6583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_32,3,92,32,F2A_6584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_33,3,92,33,F2A_6585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_34,3,92,34,F2A_6586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_35,3,92,35,F2A_6587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_36,3,92,36,F2A_6588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_37,3,92,37,F2A_6589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_38,3,92,38,F2A_6590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_39,3,92,39,F2A_6591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_40,3,92,40,F2A_6592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_41,3,92,41,F2A_6593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_42,3,92,42,F2A_6594,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_43,3,92,43,F2A_6595,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_44,3,92,44,F2A_6596,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_45,3,92,45,F2A_6597,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_46,3,92,46,F2A_6598,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_47,3,92,47,F2A_6599,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_0,3,93,0,A2F_6624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_1,3,93,1,A2F_6625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_2,3,93,2,A2F_6626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_3,3,93,3,A2F_6627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_4,3,93,4,A2F_6628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_5,3,93,5,A2F_6629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_6,3,93,6,A2F_6630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_7,3,93,7,A2F_6631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_8,3,93,8,A2F_6632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_9,3,93,9,A2F_6633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_10,3,93,10,A2F_6634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,980,40,2000,1000,FPGA_3_93_11,3,93,11,A2F_6635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,70,40,1000,1000,FPGA_3_93_24,3,93,24,F2A_6648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_25,3,93,25,F2A_6649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_26,3,93,26,F2A_6650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_27,3,93,27,F2A_6651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_28,3,93,28,F2A_6652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_29,3,93,29,F2A_6653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_30,3,93,30,F2A_6654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_31,3,93,31,F2A_6655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_32,3,93,32,F2A_6656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_33,3,93,33,F2A_6657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_34,3,93,34,F2A_6658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_35,3,93,35,F2A_6659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_36,3,93,36,F2A_6660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_37,3,93,37,F2A_6661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_38,3,93,38,F2A_6662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_39,3,93,39,F2A_6663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_40,3,93,40,F2A_6664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_41,3,93,41,F2A_6665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_42,3,93,42,F2A_6666,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_43,3,93,43,F2A_6667,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_44,3,93,44,F2A_6668,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_45,3,93,45,F2A_6669,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_46,3,93,46,F2A_6670,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_47,3,93,47,F2A_6671,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_0,3,94,0,A2F_6696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_1,3,94,1,A2F_6697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_2,3,94,2,A2F_6698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_3,3,94,3,A2F_6699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_4,3,94,4,A2F_6700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_5,3,94,5,A2F_6701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_6,3,94,6,A2F_6702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_7,3,94,7,A2F_6703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_8,3,94,8,A2F_6704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_9,3,94,9,A2F_6705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_10,3,94,10,A2F_6706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,980,40,2000,1000,FPGA_3_94_11,3,94,11,A2F_6707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,70,40,1000,1000,FPGA_3_94_24,3,94,24,F2A_6720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_25,3,94,25,F2A_6721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_26,3,94,26,F2A_6722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_27,3,94,27,F2A_6723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_28,3,94,28,F2A_6724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_29,3,94,29,F2A_6725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_30,3,94,30,F2A_6726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_31,3,94,31,F2A_6727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_32,3,94,32,F2A_6728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_33,3,94,33,F2A_6729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_34,3,94,34,F2A_6730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_35,3,94,35,F2A_6731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_36,3,94,36,F2A_6732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_37,3,94,37,F2A_6733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_38,3,94,38,F2A_6734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_39,3,94,39,F2A_6735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_40,3,94,40,F2A_6736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_41,3,94,41,F2A_6737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_42,3,94,42,F2A_6738,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_43,3,94,43,F2A_6739,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_44,3,94,44,F2A_6740,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_45,3,94,45,F2A_6741,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_46,3,94,46,F2A_6742,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_47,3,94,47,F2A_6743,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_0,3,95,0,A2F_6768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_1,3,95,1,A2F_6769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_2,3,95,2,A2F_6770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_3,3,95,3,A2F_6771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_4,3,95,4,A2F_6772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_5,3,95,5,A2F_6773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_6,3,95,6,A2F_6774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_7,3,95,7,A2F_6775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_8,3,95,8,A2F_6776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_9,3,95,9,A2F_6777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_10,3,95,10,A2F_6778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,980,40,2000,1000,FPGA_3_95_11,3,95,11,A2F_6779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,70,40,1000,1000,FPGA_3_95_24,3,95,24,F2A_6792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_25,3,95,25,F2A_6793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_26,3,95,26,F2A_6794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_27,3,95,27,F2A_6795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_28,3,95,28,F2A_6796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_29,3,95,29,F2A_6797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_30,3,95,30,F2A_6798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_31,3,95,31,F2A_6799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_32,3,95,32,F2A_6800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_33,3,95,33,F2A_6801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_34,3,95,34,F2A_6802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_35,3,95,35,F2A_6803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_36,3,95,36,F2A_6804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_37,3,95,37,F2A_6805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_38,3,95,38,F2A_6806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_39,3,95,39,F2A_6807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_40,3,95,40,F2A_6808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_41,3,95,41,F2A_6809,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_42,3,95,42,F2A_6810,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_43,3,95,43,F2A_6811,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_44,3,95,44,F2A_6812,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_45,3,95,45,F2A_6813,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_46,3,95,46,F2A_6814,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_47,3,95,47,F2A_6815,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_0,3,96,0,A2F_6840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_1,3,96,1,A2F_6841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_2,3,96,2,A2F_6842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_3,3,96,3,A2F_6843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_4,3,96,4,A2F_6844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_5,3,96,5,A2F_6845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_6,3,96,6,A2F_6846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_7,3,96,7,A2F_6847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_8,3,96,8,A2F_6848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_9,3,96,9,A2F_6849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_10,3,96,10,A2F_6850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,980,40,2000,1000,FPGA_3_96_11,3,96,11,A2F_6851,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,70,40,1000,1000,FPGA_3_96_24,3,96,24,F2A_6864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_25,3,96,25,F2A_6865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_26,3,96,26,F2A_6866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_27,3,96,27,F2A_6867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_28,3,96,28,F2A_6868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_29,3,96,29,F2A_6869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_30,3,96,30,F2A_6870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_31,3,96,31,F2A_6871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_32,3,96,32,F2A_6872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_33,3,96,33,F2A_6873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_34,3,96,34,F2A_6874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_35,3,96,35,F2A_6875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_36,3,96,36,F2A_6876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_37,3,96,37,F2A_6877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_38,3,96,38,F2A_6878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_39,3,96,39,F2A_6879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_40,3,96,40,F2A_6880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_41,3,96,41,F2A_6881,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_42,3,96,42,F2A_6882,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_43,3,96,43,F2A_6883,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_44,3,96,44,F2A_6884,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_45,3,96,45,F2A_6885,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_46,3,96,46,F2A_6886,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_47,3,96,47,F2A_6887,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_0,3,97,0,A2F_6912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_1,3,97,1,A2F_6913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_2,3,97,2,A2F_6914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_3,3,97,3,A2F_6915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_4,3,97,4,A2F_6916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_5,3,97,5,A2F_6917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_6,3,97,6,A2F_6918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_7,3,97,7,A2F_6919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_8,3,97,8,A2F_6920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_9,3,97,9,A2F_6921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_10,3,97,10,A2F_6922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,980,40,2000,1000,FPGA_3_97_11,3,97,11,A2F_6923,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,70,40,1000,1000,FPGA_3_97_24,3,97,24,F2A_6936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_25,3,97,25,F2A_6937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_26,3,97,26,F2A_6938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_27,3,97,27,F2A_6939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_28,3,97,28,F2A_6940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_29,3,97,29,F2A_6941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_30,3,97,30,F2A_6942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_31,3,97,31,F2A_6943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_32,3,97,32,F2A_6944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_33,3,97,33,F2A_6945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_34,3,97,34,F2A_6946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_35,3,97,35,F2A_6947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_36,3,97,36,F2A_6948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_37,3,97,37,F2A_6949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_38,3,97,38,F2A_6950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_39,3,97,39,F2A_6951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_40,3,97,40,F2A_6952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_41,3,97,41,F2A_6953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_42,3,97,42,F2A_6954,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_43,3,97,43,F2A_6955,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_44,3,97,44,F2A_6956,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_45,3,97,45,F2A_6957,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_46,3,97,46,F2A_6958,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_47,3,97,47,F2A_6959,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_0,3,98,0,A2F_6984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_1,3,98,1,A2F_6985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_2,3,98,2,A2F_6986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_3,3,98,3,A2F_6987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_4,3,98,4,A2F_6988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_5,3,98,5,A2F_6989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_6,3,98,6,A2F_6990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_7,3,98,7,A2F_6991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_8,3,98,8,A2F_6992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_9,3,98,9,A2F_6993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_10,3,98,10,A2F_6994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,980,40,2000,1000,FPGA_3_98_11,3,98,11,A2F_6995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,70,40,1000,1000,FPGA_3_98_24,3,98,24,F2A_7008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_25,3,98,25,F2A_7009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_26,3,98,26,F2A_7010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_27,3,98,27,F2A_7011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_28,3,98,28,F2A_7012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_29,3,98,29,F2A_7013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_30,3,98,30,F2A_7014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_31,3,98,31,F2A_7015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_32,3,98,32,F2A_7016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_33,3,98,33,F2A_7017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_34,3,98,34,F2A_7018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_35,3,98,35,F2A_7019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_36,3,98,36,F2A_7020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_37,3,98,37,F2A_7021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_38,3,98,38,F2A_7022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_39,3,98,39,F2A_7023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_40,3,98,40,F2A_7024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_41,3,98,41,F2A_7025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_42,3,98,42,F2A_7026,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_43,3,98,43,F2A_7027,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_44,3,98,44,F2A_7028,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_45,3,98,45,F2A_7029,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_46,3,98,46,F2A_7030,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_47,3,98,47,F2A_7031,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_0,3,99,0,A2F_7056,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_1,3,99,1,A2F_7057,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_2,3,99,2,A2F_7058,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_3,3,99,3,A2F_7059,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_4,3,99,4,A2F_7060,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_5,3,99,5,A2F_7061,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_6,3,99,6,A2F_7062,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_7,3,99,7,A2F_7063,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_8,3,99,8,A2F_7064,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_9,3,99,9,A2F_7065,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_10,3,99,10,A2F_7066,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_24,3,99,24,F2A_7080,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_25,3,99,25,F2A_7081,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_26,3,99,26,F2A_7082,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_27,3,99,27,F2A_7083,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_28,3,99,28,F2A_7084,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_29,3,99,29,F2A_7085,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_30,3,99,30,F2A_7086,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_31,3,99,31,F2A_7087,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_32,3,99,32,F2A_7088,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_0,3,100,0,A2F_7128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_1,3,100,1,A2F_7129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_2,3,100,2,A2F_7130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_3,3,100,3,A2F_7131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_4,3,100,4,A2F_7132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_5,3,100,5,A2F_7133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_6,3,100,6,A2F_7134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_7,3,100,7,A2F_7135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_8,3,100,8,A2F_7136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_9,3,100,9,A2F_7137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_10,3,100,10,A2F_7138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,980,40,2000,1000,FPGA_3_100_11,3,100,11,A2F_7139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_100_24,3,100,24,F2A_7152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_25,3,100,25,F2A_7153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_26,3,100,26,F2A_7154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_27,3,100,27,F2A_7155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_28,3,100,28,F2A_7156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_29,3,100,29,F2A_7157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_30,3,100,30,F2A_7158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_31,3,100,31,F2A_7159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_32,3,100,32,F2A_7160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_33,3,100,33,F2A_7161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_34,3,100,34,F2A_7162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_35,3,100,35,F2A_7163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_36,3,100,36,F2A_7164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_37,3,100,37,F2A_7165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_38,3,100,38,F2A_7166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_39,3,100,39,F2A_7167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_40,3,100,40,F2A_7168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_41,3,100,41,F2A_7169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_42,3,100,42,F2A_7170,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_43,3,100,43,F2A_7171,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_44,3,100,44,F2A_7172,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_45,3,100,45,F2A_7173,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_46,3,100,46,F2A_7174,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_47,3,100,47,F2A_7175,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_0,3,101,0,A2F_7200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_1,3,101,1,A2F_7201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_2,3,101,2,A2F_7202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_3,3,101,3,A2F_7203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_4,3,101,4,A2F_7204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_5,3,101,5,A2F_7205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_6,3,101,6,A2F_7206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_7,3,101,7,A2F_7207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_8,3,101,8,A2F_7208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_9,3,101,9,A2F_7209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_10,3,101,10,A2F_7210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,980,40,2000,1000,FPGA_3_101_11,3,101,11,A2F_7211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,70,40,1000,1000,FPGA_3_101_24,3,101,24,F2A_7224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_25,3,101,25,F2A_7225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_26,3,101,26,F2A_7226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_27,3,101,27,F2A_7227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_28,3,101,28,F2A_7228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_29,3,101,29,F2A_7229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_30,3,101,30,F2A_7230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_31,3,101,31,F2A_7231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_32,3,101,32,F2A_7232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_33,3,101,33,F2A_7233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_34,3,101,34,F2A_7234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_35,3,101,35,F2A_7235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_36,3,101,36,F2A_7236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_37,3,101,37,F2A_7237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_38,3,101,38,F2A_7238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_39,3,101,39,F2A_7239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_40,3,101,40,F2A_7240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_41,3,101,41,F2A_7241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_42,3,101,42,F2A_7242,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_43,3,101,43,F2A_7243,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_44,3,101,44,F2A_7244,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_45,3,101,45,F2A_7245,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_46,3,101,46,F2A_7246,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_47,3,101,47,F2A_7247,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_0,3,102,0,A2F_7272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_1,3,102,1,A2F_7273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_2,3,102,2,A2F_7274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_3,3,102,3,A2F_7275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_4,3,102,4,A2F_7276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_5,3,102,5,A2F_7277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_6,3,102,6,A2F_7278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_7,3,102,7,A2F_7279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_8,3,102,8,A2F_7280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_9,3,102,9,A2F_7281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_10,3,102,10,A2F_7282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,980,40,2000,1000,FPGA_3_102_11,3,102,11,A2F_7283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,70,40,1000,1000,FPGA_3_102_24,3,102,24,F2A_7296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_25,3,102,25,F2A_7297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_26,3,102,26,F2A_7298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_27,3,102,27,F2A_7299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_28,3,102,28,F2A_7300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_29,3,102,29,F2A_7301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_30,3,102,30,F2A_7302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_31,3,102,31,F2A_7303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_32,3,102,32,F2A_7304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_33,3,102,33,F2A_7305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_34,3,102,34,F2A_7306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_35,3,102,35,F2A_7307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_36,3,102,36,F2A_7308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_37,3,102,37,F2A_7309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_38,3,102,38,F2A_7310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_39,3,102,39,F2A_7311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_40,3,102,40,F2A_7312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_41,3,102,41,F2A_7313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_42,3,102,42,F2A_7314,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_43,3,102,43,F2A_7315,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_44,3,102,44,F2A_7316,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_45,3,102,45,F2A_7317,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_46,3,102,46,F2A_7318,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_47,3,102,47,F2A_7319,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_0,3,103,0,A2F_7344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_1,3,103,1,A2F_7345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_2,3,103,2,A2F_7346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_3,3,103,3,A2F_7347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_4,3,103,4,A2F_7348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_5,3,103,5,A2F_7349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_6,3,103,6,A2F_7350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_7,3,103,7,A2F_7351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_8,3,103,8,A2F_7352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_9,3,103,9,A2F_7353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_10,3,103,10,A2F_7354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,980,40,2000,1000,FPGA_3_103_11,3,103,11,A2F_7355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,70,40,1000,1000,FPGA_3_103_24,3,103,24,F2A_7368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_25,3,103,25,F2A_7369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_26,3,103,26,F2A_7370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_27,3,103,27,F2A_7371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_28,3,103,28,F2A_7372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_29,3,103,29,F2A_7373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_30,3,103,30,F2A_7374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_31,3,103,31,F2A_7375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_32,3,103,32,F2A_7376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_33,3,103,33,F2A_7377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_34,3,103,34,F2A_7378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_35,3,103,35,F2A_7379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_36,3,103,36,F2A_7380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_37,3,103,37,F2A_7381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_38,3,103,38,F2A_7382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_39,3,103,39,F2A_7383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_40,3,103,40,F2A_7384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_41,3,103,41,F2A_7385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_42,3,103,42,F2A_7386,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_43,3,103,43,F2A_7387,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_44,3,103,44,F2A_7388,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_45,3,103,45,F2A_7389,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_46,3,103,46,F2A_7390,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_47,3,103,47,F2A_7391,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_0,3,104,0,A2F_7416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_1,3,104,1,A2F_7417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_2,3,104,2,A2F_7418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_3,3,104,3,A2F_7419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_4,3,104,4,A2F_7420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_5,3,104,5,A2F_7421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_6,3,104,6,A2F_7422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_7,3,104,7,A2F_7423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_8,3,104,8,A2F_7424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_9,3,104,9,A2F_7425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_10,3,104,10,A2F_7426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,980,40,2000,1000,FPGA_3_104_11,3,104,11,A2F_7427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,70,40,1000,1000,FPGA_3_104_24,3,104,24,F2A_7440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_25,3,104,25,F2A_7441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_26,3,104,26,F2A_7442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_27,3,104,27,F2A_7443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_28,3,104,28,F2A_7444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_29,3,104,29,F2A_7445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_30,3,104,30,F2A_7446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_31,3,104,31,F2A_7447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_32,3,104,32,F2A_7448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_33,3,104,33,F2A_7449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_34,3,104,34,F2A_7450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_35,3,104,35,F2A_7451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_36,3,104,36,F2A_7452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_37,3,104,37,F2A_7453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_38,3,104,38,F2A_7454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_39,3,104,39,F2A_7455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_40,3,104,40,F2A_7456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_41,3,104,41,F2A_7457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_42,3,104,42,F2A_7458,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_43,3,104,43,F2A_7459,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_44,3,104,44,F2A_7460,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_45,3,104,45,F2A_7461,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_46,3,104,46,F2A_7462,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_47,3,104,47,F2A_7463,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_0,3,105,0,A2F_7488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_1,3,105,1,A2F_7489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_2,3,105,2,A2F_7490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_3,3,105,3,A2F_7491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_4,3,105,4,A2F_7492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_5,3,105,5,A2F_7493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_6,3,105,6,A2F_7494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_7,3,105,7,A2F_7495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_8,3,105,8,A2F_7496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_9,3,105,9,A2F_7497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_10,3,105,10,A2F_7498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,980,40,2000,1000,FPGA_3_105_11,3,105,11,A2F_7499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,70,40,1000,1000,FPGA_3_105_24,3,105,24,F2A_7512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_25,3,105,25,F2A_7513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_26,3,105,26,F2A_7514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_27,3,105,27,F2A_7515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_28,3,105,28,F2A_7516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_29,3,105,29,F2A_7517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_30,3,105,30,F2A_7518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_31,3,105,31,F2A_7519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_32,3,105,32,F2A_7520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_33,3,105,33,F2A_7521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_34,3,105,34,F2A_7522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_35,3,105,35,F2A_7523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_36,3,105,36,F2A_7524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_37,3,105,37,F2A_7525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_38,3,105,38,F2A_7526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_39,3,105,39,F2A_7527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_40,3,105,40,F2A_7528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_41,3,105,41,F2A_7529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_42,3,105,42,F2A_7530,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_43,3,105,43,F2A_7531,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_44,3,105,44,F2A_7532,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_45,3,105,45,F2A_7533,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_46,3,105,46,F2A_7534,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_47,3,105,47,F2A_7535,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_0,3,106,0,A2F_7560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_1,3,106,1,A2F_7561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_2,3,106,2,A2F_7562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_3,3,106,3,A2F_7563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_4,3,106,4,A2F_7564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_5,3,106,5,A2F_7565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_6,3,106,6,A2F_7566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_7,3,106,7,A2F_7567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_8,3,106,8,A2F_7568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_9,3,106,9,A2F_7569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_10,3,106,10,A2F_7570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,980,40,2000,1000,FPGA_3_106_11,3,106,11,A2F_7571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,70,40,1000,1000,FPGA_3_106_24,3,106,24,F2A_7584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_25,3,106,25,F2A_7585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_26,3,106,26,F2A_7586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_27,3,106,27,F2A_7587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_28,3,106,28,F2A_7588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_29,3,106,29,F2A_7589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_30,3,106,30,F2A_7590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_31,3,106,31,F2A_7591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_32,3,106,32,F2A_7592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_33,3,106,33,F2A_7593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_34,3,106,34,F2A_7594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_35,3,106,35,F2A_7595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_36,3,106,36,F2A_7596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_37,3,106,37,F2A_7597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_38,3,106,38,F2A_7598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_39,3,106,39,F2A_7599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_40,3,106,40,F2A_7600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_41,3,106,41,F2A_7601,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_42,3,106,42,F2A_7602,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_43,3,106,43,F2A_7603,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_44,3,106,44,F2A_7604,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_45,3,106,45,F2A_7605,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_46,3,106,46,F2A_7606,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_47,3,106,47,F2A_7607,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_0,3,107,0,A2F_7632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_1,3,107,1,A2F_7633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_2,3,107,2,A2F_7634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_3,3,107,3,A2F_7635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_4,3,107,4,A2F_7636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_5,3,107,5,A2F_7637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_6,3,107,6,A2F_7638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_7,3,107,7,A2F_7639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_8,3,107,8,A2F_7640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_9,3,107,9,A2F_7641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_10,3,107,10,A2F_7642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,980,40,2000,1000,FPGA_3_107_11,3,107,11,A2F_7643,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,70,40,1000,1000,FPGA_3_107_24,3,107,24,F2A_7656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_25,3,107,25,F2A_7657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_26,3,107,26,F2A_7658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_27,3,107,27,F2A_7659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_28,3,107,28,F2A_7660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_29,3,107,29,F2A_7661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_30,3,107,30,F2A_7662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_31,3,107,31,F2A_7663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_32,3,107,32,F2A_7664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_33,3,107,33,F2A_7665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_34,3,107,34,F2A_7666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_35,3,107,35,F2A_7667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_36,3,107,36,F2A_7668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_37,3,107,37,F2A_7669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_38,3,107,38,F2A_7670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_39,3,107,39,F2A_7671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_40,3,107,40,F2A_7672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_41,3,107,41,F2A_7673,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_42,3,107,42,F2A_7674,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_43,3,107,43,F2A_7675,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_44,3,107,44,F2A_7676,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_45,3,107,45,F2A_7677,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_46,3,107,46,F2A_7678,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_47,3,107,47,F2A_7679,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_0,3,108,0,A2F_7704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_1,3,108,1,A2F_7705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_2,3,108,2,A2F_7706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_3,3,108,3,A2F_7707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_4,3,108,4,A2F_7708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_5,3,108,5,A2F_7709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_6,3,108,6,A2F_7710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_7,3,108,7,A2F_7711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_8,3,108,8,A2F_7712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_9,3,108,9,A2F_7713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_10,3,108,10,A2F_7714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,980,40,2000,1000,FPGA_3_108_11,3,108,11,A2F_7715,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,70,40,1000,1000,FPGA_3_108_24,3,108,24,F2A_7728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_25,3,108,25,F2A_7729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_26,3,108,26,F2A_7730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_27,3,108,27,F2A_7731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_28,3,108,28,F2A_7732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_29,3,108,29,F2A_7733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_30,3,108,30,F2A_7734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_31,3,108,31,F2A_7735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_32,3,108,32,F2A_7736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_33,3,108,33,F2A_7737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_34,3,108,34,F2A_7738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_35,3,108,35,F2A_7739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_36,3,108,36,F2A_7740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_37,3,108,37,F2A_7741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_38,3,108,38,F2A_7742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_39,3,108,39,F2A_7743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_40,3,108,40,F2A_7744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_41,3,108,41,F2A_7745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_42,3,108,42,F2A_7746,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_43,3,108,43,F2A_7747,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_44,3,108,44,F2A_7748,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_45,3,108,45,F2A_7749,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_46,3,108,46,F2A_7750,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_47,3,108,47,F2A_7751,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_0,3,109,0,A2F_7776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_1,3,109,1,A2F_7777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_2,3,109,2,A2F_7778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_3,3,109,3,A2F_7779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_4,3,109,4,A2F_7780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_5,3,109,5,A2F_7781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_6,3,109,6,A2F_7782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_7,3,109,7,A2F_7783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_8,3,109,8,A2F_7784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_9,3,109,9,A2F_7785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_10,3,109,10,A2F_7786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,980,40,2000,1000,FPGA_3_109_11,3,109,11,A2F_7787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,70,40,1000,1000,FPGA_3_109_24,3,109,24,F2A_7800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_25,3,109,25,F2A_7801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_26,3,109,26,F2A_7802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_27,3,109,27,F2A_7803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_28,3,109,28,F2A_7804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_29,3,109,29,F2A_7805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_30,3,109,30,F2A_7806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_31,3,109,31,F2A_7807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_32,3,109,32,F2A_7808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_33,3,109,33,F2A_7809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_34,3,109,34,F2A_7810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_35,3,109,35,F2A_7811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_36,3,109,36,F2A_7812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_37,3,109,37,F2A_7813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_38,3,109,38,F2A_7814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_39,3,109,39,F2A_7815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_40,3,109,40,F2A_7816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_41,3,109,41,F2A_7817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_42,3,109,42,F2A_7818,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_43,3,109,43,F2A_7819,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_44,3,109,44,F2A_7820,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_45,3,109,45,F2A_7821,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_46,3,109,46,F2A_7822,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_47,3,109,47,F2A_7823,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_0,188,2,0,A2F_15396,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_1,188,2,1,A2F_15397,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_2,188,2,2,A2F_15398,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_3,188,2,3,A2F_15399,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_4,188,2,4,A2F_15400,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_2_5,188,2,5,A2F_15401,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_2_6,188,2,6,A2F_15402,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_2_7,188,2,7,A2F_15403,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_2_8,188,2,8,A2F_15404,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_2_9,188,2,9,A2F_15405,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_2_10,188,2,10,A2F_15406,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_24,188,2,24,F2A_15420,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_25,188,2,25,F2A_15421,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_26,188,2,26,F2A_15422,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_27,188,2,27,F2A_15423,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_28,188,2,28,F2A_15424,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_29,188,2,29,F2A_15425,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_30,188,2,30,F2A_15426,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_31,188,2,31,F2A_15427,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_2_32,188,2,32,F2A_15428,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_3_0,188,3,0,A2F_15324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_3_1,188,3,1,A2F_15325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_188_3_2,188,3,2,A2F_15326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_3,188,3,3,A2F_15327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_4,188,3,4,A2F_15328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_5,188,3,5,A2F_15329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_6,188,3,6,A2F_15330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_7,188,3,7,A2F_15331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_8,188,3,8,A2F_15332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_9,188,3,9,A2F_15333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_10,188,3,10,A2F_15334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,980,40,2000,1000,FPGA_188_3_11,188,3,11,A2F_15335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_188_3_24,188,3,24,F2A_15348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_25,188,3,25,F2A_15349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_26,188,3,26,F2A_15350,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_27,188,3,27,F2A_15351,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_28,188,3,28,F2A_15352,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_29,188,3,29,F2A_15353,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_30,188,3,30,F2A_15354,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_31,188,3,31,F2A_15355,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_32,188,3,32,F2A_15356,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_188_3_33,188,3,33,F2A_15357,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_3_34,188,3,34,F2A_15358,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_3_35,188,3,35,F2A_15359,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_3_36,188,3,36,F2A_15360,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_188_3_37,188,3,37,F2A_15361,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_38,188,3,38,F2A_15362,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_39,188,3,39,F2A_15363,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_188_3_40,188,3,40,F2A_15364,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_41,188,3,41,F2A_15365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_42,188,3,42,F2A_15366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_43,188,3,43,F2A_15367,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_44,188,3,44,F2A_15368,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_45,188,3,45,F2A_15369,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_46,188,3,46,F2A_15370,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_188_3_47,188,3,47,F2A_15371,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_188_4_0,188,4,0,A2F_15252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_188_4_1,188,4,1,A2F_15253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_188_4_2,188,4,2,A2F_15254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_3,188,4,3,A2F_15255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_4,188,4,4,A2F_15256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_5,188,4,5,A2F_15257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_6,188,4,6,A2F_15258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_7,188,4,7,A2F_15259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_8,188,4,8,A2F_15260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_9,188,4,9,A2F_15261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_10,188,4,10,A2F_15262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,980,40,2000,1000,FPGA_188_4_11,188,4,11,A2F_15263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,70,40,1000,1000,FPGA_188_4_24,188,4,24,F2A_15276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_25,188,4,25,F2A_15277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_26,188,4,26,F2A_15278,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_27,188,4,27,F2A_15279,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_28,188,4,28,F2A_15280,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_29,188,4,29,F2A_15281,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_30,188,4,30,F2A_15282,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_31,188,4,31,F2A_15283,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_32,188,4,32,F2A_15284,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_188_4_33,188,4,33,F2A_15285,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_188_4_34,188,4,34,F2A_15286,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_188_4_35,188,4,35,F2A_15287,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_188_4_36,188,4,36,F2A_15288,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_188_4_37,188,4,37,F2A_15289,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_38,188,4,38,F2A_15290,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_39,188,4,39,F2A_15291,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_188_4_40,188,4,40,F2A_15292,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_41,188,4,41,F2A_15293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_42,188,4,42,F2A_15294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_43,188,4,43,F2A_15295,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_44,188,4,44,F2A_15296,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_45,188,4,45,F2A_15297,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_46,188,4,46,F2A_15298,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_188_4_47,188,4,47,F2A_15299,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_188_5_0,188,5,0,A2F_15180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_188_5_1,188,5,1,A2F_15181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_188_5_2,188,5,2,A2F_15182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_3,188,5,3,A2F_15183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_4,188,5,4,A2F_15184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_5,188,5,5,A2F_15185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_6,188,5,6,A2F_15186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_7,188,5,7,A2F_15187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_8,188,5,8,A2F_15188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_9,188,5,9,A2F_15189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_10,188,5,10,A2F_15190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,980,40,2000,1000,FPGA_188_5_11,188,5,11,A2F_15191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,70,40,1000,1000,FPGA_188_5_24,188,5,24,F2A_15204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_25,188,5,25,F2A_15205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_26,188,5,26,F2A_15206,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_27,188,5,27,F2A_15207,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_28,188,5,28,F2A_15208,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_29,188,5,29,F2A_15209,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_30,188,5,30,F2A_15210,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_31,188,5,31,F2A_15211,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_32,188,5,32,F2A_15212,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_188_5_33,188,5,33,F2A_15213,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_188_5_34,188,5,34,F2A_15214,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_188_5_35,188,5,35,F2A_15215,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_188_5_36,188,5,36,F2A_15216,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_188_5_37,188,5,37,F2A_15217,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_38,188,5,38,F2A_15218,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_39,188,5,39,F2A_15219,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_188_5_40,188,5,40,F2A_15220,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_41,188,5,41,F2A_15221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_42,188,5,42,F2A_15222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_43,188,5,43,F2A_15223,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_44,188,5,44,F2A_15224,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_45,188,5,45,F2A_15225,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_46,188,5,46,F2A_15226,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_188_5_47,188,5,47,F2A_15227,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_188_6_0,188,6,0,A2F_15108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_188_6_1,188,6,1,A2F_15109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_188_6_2,188,6,2,A2F_15110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_3,188,6,3,A2F_15111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_4,188,6,4,A2F_15112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_5,188,6,5,A2F_15113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_6,188,6,6,A2F_15114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_7,188,6,7,A2F_15115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_8,188,6,8,A2F_15116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_9,188,6,9,A2F_15117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_10,188,6,10,A2F_15118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,980,40,2000,1000,FPGA_188_6_11,188,6,11,A2F_15119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,70,40,1000,1000,FPGA_188_6_24,188,6,24,F2A_15132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_25,188,6,25,F2A_15133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_26,188,6,26,F2A_15134,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_27,188,6,27,F2A_15135,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_28,188,6,28,F2A_15136,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_29,188,6,29,F2A_15137,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_30,188,6,30,F2A_15138,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_31,188,6,31,F2A_15139,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_32,188,6,32,F2A_15140,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_188_6_33,188,6,33,F2A_15141,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_188_6_34,188,6,34,F2A_15142,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_188_6_35,188,6,35,F2A_15143,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_188_6_36,188,6,36,F2A_15144,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_188_6_37,188,6,37,F2A_15145,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_38,188,6,38,F2A_15146,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_39,188,6,39,F2A_15147,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_188_6_40,188,6,40,F2A_15148,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_41,188,6,41,F2A_15149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_42,188,6,42,F2A_15150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_43,188,6,43,F2A_15151,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_44,188,6,44,F2A_15152,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_45,188,6,45,F2A_15153,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_46,188,6,46,F2A_15154,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_188_6_47,188,6,47,F2A_15155,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_188_7_0,188,7,0,A2F_15036,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_188_7_1,188,7,1,A2F_15037,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_188_7_2,188,7,2,A2F_15038,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_3,188,7,3,A2F_15039,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_4,188,7,4,A2F_15040,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_5,188,7,5,A2F_15041,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_6,188,7,6,A2F_15042,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_7,188,7,7,A2F_15043,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_8,188,7,8,A2F_15044,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_9,188,7,9,A2F_15045,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_10,188,7,10,A2F_15046,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,980,40,2000,1000,FPGA_188_7_11,188,7,11,A2F_15047,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,70,40,1000,1000,FPGA_188_7_24,188,7,24,F2A_15060,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_25,188,7,25,F2A_15061,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_26,188,7,26,F2A_15062,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_27,188,7,27,F2A_15063,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_28,188,7,28,F2A_15064,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_29,188,7,29,F2A_15065,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_30,188,7,30,F2A_15066,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_31,188,7,31,F2A_15067,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_32,188,7,32,F2A_15068,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_188_7_33,188,7,33,F2A_15069,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_188_7_34,188,7,34,F2A_15070,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_188_7_35,188,7,35,F2A_15071,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_188_7_36,188,7,36,F2A_15072,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_188_7_37,188,7,37,F2A_15073,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_38,188,7,38,F2A_15074,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_39,188,7,39,F2A_15075,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_188_7_40,188,7,40,F2A_15076,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_41,188,7,41,F2A_15077,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_42,188,7,42,F2A_15078,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_43,188,7,43,F2A_15079,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_44,188,7,44,F2A_15080,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_45,188,7,45,F2A_15081,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_46,188,7,46,F2A_15082,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_188_7_47,188,7,47,F2A_15083,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_188_8_0,188,8,0,A2F_14964,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_188_8_1,188,8,1,A2F_14965,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_188_8_2,188,8,2,A2F_14966,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_3,188,8,3,A2F_14967,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_4,188,8,4,A2F_14968,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_5,188,8,5,A2F_14969,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_6,188,8,6,A2F_14970,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_7,188,8,7,A2F_14971,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_8,188,8,8,A2F_14972,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_9,188,8,9,A2F_14973,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_10,188,8,10,A2F_14974,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,980,40,2000,1000,FPGA_188_8_11,188,8,11,A2F_14975,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,70,40,1000,1000,FPGA_188_8_24,188,8,24,F2A_14988,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_25,188,8,25,F2A_14989,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_26,188,8,26,F2A_14990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_27,188,8,27,F2A_14991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_28,188,8,28,F2A_14992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_29,188,8,29,F2A_14993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_30,188,8,30,F2A_14994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_31,188,8,31,F2A_14995,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_32,188,8,32,F2A_14996,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_188_8_33,188,8,33,F2A_14997,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_188_8_34,188,8,34,F2A_14998,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_188_8_35,188,8,35,F2A_14999,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_188_8_36,188,8,36,F2A_15000,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_188_8_37,188,8,37,F2A_15001,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_38,188,8,38,F2A_15002,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_39,188,8,39,F2A_15003,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_188_8_40,188,8,40,F2A_15004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_41,188,8,41,F2A_15005,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_42,188,8,42,F2A_15006,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_43,188,8,43,F2A_15007,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_44,188,8,44,F2A_15008,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_45,188,8,45,F2A_15009,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_46,188,8,46,F2A_15010,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_188_8_47,188,8,47,F2A_15011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_188_9_0,188,9,0,A2F_14892,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_188_9_1,188,9,1,A2F_14893,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_188_9_2,188,9,2,A2F_14894,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_3,188,9,3,A2F_14895,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_4,188,9,4,A2F_14896,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_5,188,9,5,A2F_14897,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_6,188,9,6,A2F_14898,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_7,188,9,7,A2F_14899,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_8,188,9,8,A2F_14900,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_9,188,9,9,A2F_14901,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_10,188,9,10,A2F_14902,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,980,40,2000,1000,FPGA_188_9_11,188,9,11,A2F_14903,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,70,40,1000,1000,FPGA_188_9_24,188,9,24,F2A_14916,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_25,188,9,25,F2A_14917,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_26,188,9,26,F2A_14918,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_27,188,9,27,F2A_14919,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_28,188,9,28,F2A_14920,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_29,188,9,29,F2A_14921,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_30,188,9,30,F2A_14922,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_31,188,9,31,F2A_14923,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_32,188,9,32,F2A_14924,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_188_9_33,188,9,33,F2A_14925,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_188_9_34,188,9,34,F2A_14926,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_188_9_35,188,9,35,F2A_14927,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_188_9_36,188,9,36,F2A_14928,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_188_9_37,188,9,37,F2A_14929,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_38,188,9,38,F2A_14930,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_39,188,9,39,F2A_14931,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_188_9_40,188,9,40,F2A_14932,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_41,188,9,41,F2A_14933,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_42,188,9,42,F2A_14934,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_43,188,9,43,F2A_14935,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_44,188,9,44,F2A_14936,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_45,188,9,45,F2A_14937,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_46,188,9,46,F2A_14938,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_188_9_47,188,9,47,F2A_14939,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_188_10_0,188,10,0,A2F_14820,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_188_10_1,188,10,1,A2F_14821,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_188_10_2,188,10,2,A2F_14822,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_3,188,10,3,A2F_14823,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_4,188,10,4,A2F_14824,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_5,188,10,5,A2F_14825,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_6,188,10,6,A2F_14826,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_7,188,10,7,A2F_14827,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_8,188,10,8,A2F_14828,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_9,188,10,9,A2F_14829,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_10,188,10,10,A2F_14830,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,980,40,2000,1000,FPGA_188_10_11,188,10,11,A2F_14831,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,70,40,1000,1000,FPGA_188_10_24,188,10,24,F2A_14844,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_25,188,10,25,F2A_14845,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_26,188,10,26,F2A_14846,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_27,188,10,27,F2A_14847,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_28,188,10,28,F2A_14848,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_29,188,10,29,F2A_14849,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_30,188,10,30,F2A_14850,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_31,188,10,31,F2A_14851,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_32,188,10,32,F2A_14852,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_188_10_33,188,10,33,F2A_14853,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_188_10_34,188,10,34,F2A_14854,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_188_10_35,188,10,35,F2A_14855,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_188_10_36,188,10,36,F2A_14856,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_188_10_37,188,10,37,F2A_14857,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_38,188,10,38,F2A_14858,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_39,188,10,39,F2A_14859,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_188_10_40,188,10,40,F2A_14860,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_41,188,10,41,F2A_14861,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_42,188,10,42,F2A_14862,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_43,188,10,43,F2A_14863,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_44,188,10,44,F2A_14864,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_45,188,10,45,F2A_14865,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_46,188,10,46,F2A_14866,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_188_10_47,188,10,47,F2A_14867,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_188_11_0,188,11,0,A2F_14748,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_188_11_1,188,11,1,A2F_14749,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_188_11_2,188,11,2,A2F_14750,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_3,188,11,3,A2F_14751,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_4,188,11,4,A2F_14752,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_5,188,11,5,A2F_14753,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_6,188,11,6,A2F_14754,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_7,188,11,7,A2F_14755,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_8,188,11,8,A2F_14756,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_9,188,11,9,A2F_14757,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_10,188,11,10,A2F_14758,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,980,40,2000,1000,FPGA_188_11_11,188,11,11,A2F_14759,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,70,40,1000,1000,FPGA_188_11_24,188,11,24,F2A_14772,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_25,188,11,25,F2A_14773,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_26,188,11,26,F2A_14774,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_27,188,11,27,F2A_14775,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_28,188,11,28,F2A_14776,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_29,188,11,29,F2A_14777,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_30,188,11,30,F2A_14778,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_31,188,11,31,F2A_14779,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_32,188,11,32,F2A_14780,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_188_11_33,188,11,33,F2A_14781,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_188_11_34,188,11,34,F2A_14782,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_188_11_35,188,11,35,F2A_14783,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_188_11_36,188,11,36,F2A_14784,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_188_11_37,188,11,37,F2A_14785,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_38,188,11,38,F2A_14786,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_39,188,11,39,F2A_14787,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_188_11_40,188,11,40,F2A_14788,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_41,188,11,41,F2A_14789,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_42,188,11,42,F2A_14790,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_43,188,11,43,F2A_14791,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_44,188,11,44,F2A_14792,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_45,188,11,45,F2A_14793,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_46,188,11,46,F2A_14794,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_188_11_47,188,11,47,F2A_14795,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_188_12_0,188,12,0,A2F_14676,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_188_12_1,188,12,1,A2F_14677,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_188_12_2,188,12,2,A2F_14678,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_3,188,12,3,A2F_14679,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_4,188,12,4,A2F_14680,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_5,188,12,5,A2F_14681,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_6,188,12,6,A2F_14682,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_7,188,12,7,A2F_14683,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_8,188,12,8,A2F_14684,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_9,188,12,9,A2F_14685,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_10,188,12,10,A2F_14686,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,980,40,2000,1000,FPGA_188_12_11,188,12,11,A2F_14687,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,70,40,1000,1000,FPGA_188_12_24,188,12,24,F2A_14700,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_25,188,12,25,F2A_14701,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_26,188,12,26,F2A_14702,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_27,188,12,27,F2A_14703,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_28,188,12,28,F2A_14704,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_29,188,12,29,F2A_14705,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_30,188,12,30,F2A_14706,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_31,188,12,31,F2A_14707,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_32,188,12,32,F2A_14708,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_188_12_33,188,12,33,F2A_14709,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_188_12_34,188,12,34,F2A_14710,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_188_12_35,188,12,35,F2A_14711,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_188_12_36,188,12,36,F2A_14712,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_188_12_37,188,12,37,F2A_14713,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_38,188,12,38,F2A_14714,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_39,188,12,39,F2A_14715,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_188_12_40,188,12,40,F2A_14716,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_41,188,12,41,F2A_14717,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_42,188,12,42,F2A_14718,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_43,188,12,43,F2A_14719,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_44,188,12,44,F2A_14720,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_45,188,12,45,F2A_14721,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_46,188,12,46,F2A_14722,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_188_12_47,188,12,47,F2A_14723,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_0,188,13,0,A2F_14604,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_1,188,13,1,A2F_14605,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_2,188,13,2,A2F_14606,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_3,188,13,3,A2F_14607,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_4,188,13,4,A2F_14608,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_13_5,188,13,5,A2F_14609,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_13_6,188,13,6,A2F_14610,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_13_7,188,13,7,A2F_14611,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_13_8,188,13,8,A2F_14612,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_13_9,188,13,9,A2F_14613,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_13_10,188,13,10,A2F_14614,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_24,188,13,24,F2A_14628,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_25,188,13,25,F2A_14629,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_26,188,13,26,F2A_14630,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_27,188,13,27,F2A_14631,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_28,188,13,28,F2A_14632,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_29,188,13,29,F2A_14633,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_30,188,13,30,F2A_14634,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_31,188,13,31,F2A_14635,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_13_32,188,13,32,F2A_14636,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_14_0,188,14,0,A2F_14532,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_14_1,188,14,1,A2F_14533,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_188_14_2,188,14,2,A2F_14534,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_3,188,14,3,A2F_14535,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_4,188,14,4,A2F_14536,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_5,188,14,5,A2F_14537,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_6,188,14,6,A2F_14538,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_7,188,14,7,A2F_14539,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_8,188,14,8,A2F_14540,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_9,188,14,9,A2F_14541,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_10,188,14,10,A2F_14542,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,980,40,2000,1000,FPGA_188_14_11,188,14,11,A2F_14543,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_188_14_24,188,14,24,F2A_14556,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_25,188,14,25,F2A_14557,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_26,188,14,26,F2A_14558,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_27,188,14,27,F2A_14559,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_28,188,14,28,F2A_14560,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_29,188,14,29,F2A_14561,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_30,188,14,30,F2A_14562,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_31,188,14,31,F2A_14563,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_32,188,14,32,F2A_14564,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_188_14_33,188,14,33,F2A_14565,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_14_34,188,14,34,F2A_14566,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_14_35,188,14,35,F2A_14567,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_14_36,188,14,36,F2A_14568,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_188_14_37,188,14,37,F2A_14569,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_38,188,14,38,F2A_14570,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_39,188,14,39,F2A_14571,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_188_14_40,188,14,40,F2A_14572,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_41,188,14,41,F2A_14573,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_42,188,14,42,F2A_14574,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_43,188,14,43,F2A_14575,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_44,188,14,44,F2A_14576,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_45,188,14,45,F2A_14577,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_46,188,14,46,F2A_14578,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_188_14_47,188,14,47,F2A_14579,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_188_15_0,188,15,0,A2F_14460,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_188_15_1,188,15,1,A2F_14461,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_188_15_2,188,15,2,A2F_14462,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_3,188,15,3,A2F_14463,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_4,188,15,4,A2F_14464,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_5,188,15,5,A2F_14465,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_6,188,15,6,A2F_14466,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_7,188,15,7,A2F_14467,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_8,188,15,8,A2F_14468,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_9,188,15,9,A2F_14469,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_10,188,15,10,A2F_14470,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,980,40,2000,1000,FPGA_188_15_11,188,15,11,A2F_14471,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,70,40,1000,1000,FPGA_188_15_24,188,15,24,F2A_14484,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_25,188,15,25,F2A_14485,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_26,188,15,26,F2A_14486,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_27,188,15,27,F2A_14487,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_28,188,15,28,F2A_14488,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_29,188,15,29,F2A_14489,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_30,188,15,30,F2A_14490,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_31,188,15,31,F2A_14491,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_32,188,15,32,F2A_14492,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_188_15_33,188,15,33,F2A_14493,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_188_15_34,188,15,34,F2A_14494,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_188_15_35,188,15,35,F2A_14495,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_188_15_36,188,15,36,F2A_14496,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_188_15_37,188,15,37,F2A_14497,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_38,188,15,38,F2A_14498,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_39,188,15,39,F2A_14499,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_188_15_40,188,15,40,F2A_14500,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_41,188,15,41,F2A_14501,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_42,188,15,42,F2A_14502,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_43,188,15,43,F2A_14503,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_44,188,15,44,F2A_14504,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_45,188,15,45,F2A_14505,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_46,188,15,46,F2A_14506,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_188_15_47,188,15,47,F2A_14507,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_188_16_0,188,16,0,A2F_14388,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_188_16_1,188,16,1,A2F_14389,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_188_16_2,188,16,2,A2F_14390,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_3,188,16,3,A2F_14391,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_4,188,16,4,A2F_14392,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_5,188,16,5,A2F_14393,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_6,188,16,6,A2F_14394,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_7,188,16,7,A2F_14395,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_8,188,16,8,A2F_14396,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_9,188,16,9,A2F_14397,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_10,188,16,10,A2F_14398,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,980,40,2000,1000,FPGA_188_16_11,188,16,11,A2F_14399,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,70,40,1000,1000,FPGA_188_16_24,188,16,24,F2A_14412,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_25,188,16,25,F2A_14413,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_26,188,16,26,F2A_14414,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_27,188,16,27,F2A_14415,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_28,188,16,28,F2A_14416,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_29,188,16,29,F2A_14417,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_30,188,16,30,F2A_14418,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_31,188,16,31,F2A_14419,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_32,188,16,32,F2A_14420,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_188_16_33,188,16,33,F2A_14421,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_188_16_34,188,16,34,F2A_14422,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_188_16_35,188,16,35,F2A_14423,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_188_16_36,188,16,36,F2A_14424,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_188_16_37,188,16,37,F2A_14425,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_38,188,16,38,F2A_14426,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_39,188,16,39,F2A_14427,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_188_16_40,188,16,40,F2A_14428,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_41,188,16,41,F2A_14429,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_42,188,16,42,F2A_14430,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_43,188,16,43,F2A_14431,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_44,188,16,44,F2A_14432,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_45,188,16,45,F2A_14433,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_46,188,16,46,F2A_14434,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_188_16_47,188,16,47,F2A_14435,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_188_17_0,188,17,0,A2F_14316,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_188_17_1,188,17,1,A2F_14317,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_188_17_2,188,17,2,A2F_14318,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_3,188,17,3,A2F_14319,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_4,188,17,4,A2F_14320,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_5,188,17,5,A2F_14321,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_6,188,17,6,A2F_14322,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_7,188,17,7,A2F_14323,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_8,188,17,8,A2F_14324,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_9,188,17,9,A2F_14325,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_10,188,17,10,A2F_14326,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,980,40,2000,1000,FPGA_188_17_11,188,17,11,A2F_14327,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,70,40,1000,1000,FPGA_188_17_24,188,17,24,F2A_14340,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_25,188,17,25,F2A_14341,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_26,188,17,26,F2A_14342,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_27,188,17,27,F2A_14343,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_28,188,17,28,F2A_14344,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_29,188,17,29,F2A_14345,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_30,188,17,30,F2A_14346,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_31,188,17,31,F2A_14347,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_32,188,17,32,F2A_14348,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_188_17_33,188,17,33,F2A_14349,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_188_17_34,188,17,34,F2A_14350,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_188_17_35,188,17,35,F2A_14351,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_188_17_36,188,17,36,F2A_14352,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_188_17_37,188,17,37,F2A_14353,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_38,188,17,38,F2A_14354,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_39,188,17,39,F2A_14355,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_188_17_40,188,17,40,F2A_14356,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_41,188,17,41,F2A_14357,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_42,188,17,42,F2A_14358,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_43,188,17,43,F2A_14359,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_44,188,17,44,F2A_14360,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_45,188,17,45,F2A_14361,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_46,188,17,46,F2A_14362,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_188_17_47,188,17,47,F2A_14363,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_188_18_0,188,18,0,A2F_14244,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_188_18_1,188,18,1,A2F_14245,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_188_18_2,188,18,2,A2F_14246,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_3,188,18,3,A2F_14247,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_4,188,18,4,A2F_14248,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_5,188,18,5,A2F_14249,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_6,188,18,6,A2F_14250,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_7,188,18,7,A2F_14251,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_8,188,18,8,A2F_14252,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_9,188,18,9,A2F_14253,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_10,188,18,10,A2F_14254,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,980,40,2000,1000,FPGA_188_18_11,188,18,11,A2F_14255,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,70,40,1000,1000,FPGA_188_18_24,188,18,24,F2A_14268,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_25,188,18,25,F2A_14269,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_26,188,18,26,F2A_14270,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_27,188,18,27,F2A_14271,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_28,188,18,28,F2A_14272,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_29,188,18,29,F2A_14273,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_30,188,18,30,F2A_14274,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_31,188,18,31,F2A_14275,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_32,188,18,32,F2A_14276,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_188_18_33,188,18,33,F2A_14277,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_188_18_34,188,18,34,F2A_14278,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_188_18_35,188,18,35,F2A_14279,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_188_18_36,188,18,36,F2A_14280,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_188_18_37,188,18,37,F2A_14281,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_38,188,18,38,F2A_14282,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_39,188,18,39,F2A_14283,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_188_18_40,188,18,40,F2A_14284,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_41,188,18,41,F2A_14285,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_42,188,18,42,F2A_14286,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_43,188,18,43,F2A_14287,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_44,188,18,44,F2A_14288,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_45,188,18,45,F2A_14289,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_46,188,18,46,F2A_14290,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_188_18_47,188,18,47,F2A_14291,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_188_19_0,188,19,0,A2F_14172,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_188_19_1,188,19,1,A2F_14173,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_188_19_2,188,19,2,A2F_14174,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_3,188,19,3,A2F_14175,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_4,188,19,4,A2F_14176,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_5,188,19,5,A2F_14177,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_6,188,19,6,A2F_14178,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_7,188,19,7,A2F_14179,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_8,188,19,8,A2F_14180,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_9,188,19,9,A2F_14181,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_10,188,19,10,A2F_14182,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,980,40,2000,1000,FPGA_188_19_11,188,19,11,A2F_14183,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,70,40,1000,1000,FPGA_188_19_24,188,19,24,F2A_14196,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_25,188,19,25,F2A_14197,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_26,188,19,26,F2A_14198,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_27,188,19,27,F2A_14199,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_28,188,19,28,F2A_14200,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_29,188,19,29,F2A_14201,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_30,188,19,30,F2A_14202,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_31,188,19,31,F2A_14203,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_32,188,19,32,F2A_14204,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_188_19_33,188,19,33,F2A_14205,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_188_19_34,188,19,34,F2A_14206,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_188_19_35,188,19,35,F2A_14207,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_188_19_36,188,19,36,F2A_14208,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_188_19_37,188,19,37,F2A_14209,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_38,188,19,38,F2A_14210,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_39,188,19,39,F2A_14211,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_188_19_40,188,19,40,F2A_14212,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_41,188,19,41,F2A_14213,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_42,188,19,42,F2A_14214,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_43,188,19,43,F2A_14215,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_44,188,19,44,F2A_14216,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_45,188,19,45,F2A_14217,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_46,188,19,46,F2A_14218,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_188_19_47,188,19,47,F2A_14219,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_188_20_0,188,20,0,A2F_14100,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_188_20_1,188,20,1,A2F_14101,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_188_20_2,188,20,2,A2F_14102,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_3,188,20,3,A2F_14103,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_4,188,20,4,A2F_14104,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_5,188,20,5,A2F_14105,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_6,188,20,6,A2F_14106,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_7,188,20,7,A2F_14107,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_8,188,20,8,A2F_14108,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_9,188,20,9,A2F_14109,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_10,188,20,10,A2F_14110,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,980,40,2000,1000,FPGA_188_20_11,188,20,11,A2F_14111,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,70,40,1000,1000,FPGA_188_20_24,188,20,24,F2A_14124,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_25,188,20,25,F2A_14125,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_26,188,20,26,F2A_14126,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_27,188,20,27,F2A_14127,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_28,188,20,28,F2A_14128,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_29,188,20,29,F2A_14129,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_30,188,20,30,F2A_14130,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_31,188,20,31,F2A_14131,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_32,188,20,32,F2A_14132,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_188_20_33,188,20,33,F2A_14133,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_188_20_34,188,20,34,F2A_14134,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_188_20_35,188,20,35,F2A_14135,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_188_20_36,188,20,36,F2A_14136,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_188_20_37,188,20,37,F2A_14137,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_38,188,20,38,F2A_14138,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_39,188,20,39,F2A_14139,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_188_20_40,188,20,40,F2A_14140,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_41,188,20,41,F2A_14141,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_42,188,20,42,F2A_14142,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_43,188,20,43,F2A_14143,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_44,188,20,44,F2A_14144,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_45,188,20,45,F2A_14145,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_46,188,20,46,F2A_14146,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_188_20_47,188,20,47,F2A_14147,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_188_21_0,188,21,0,A2F_14028,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_188_21_1,188,21,1,A2F_14029,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_188_21_2,188,21,2,A2F_14030,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_3,188,21,3,A2F_14031,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_4,188,21,4,A2F_14032,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_5,188,21,5,A2F_14033,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_6,188,21,6,A2F_14034,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_7,188,21,7,A2F_14035,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_8,188,21,8,A2F_14036,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_9,188,21,9,A2F_14037,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_10,188,21,10,A2F_14038,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,980,40,2000,1000,FPGA_188_21_11,188,21,11,A2F_14039,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,70,40,1000,1000,FPGA_188_21_24,188,21,24,F2A_14052,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_25,188,21,25,F2A_14053,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_26,188,21,26,F2A_14054,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_27,188,21,27,F2A_14055,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_28,188,21,28,F2A_14056,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_29,188,21,29,F2A_14057,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_30,188,21,30,F2A_14058,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_31,188,21,31,F2A_14059,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_32,188,21,32,F2A_14060,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_188_21_33,188,21,33,F2A_14061,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_188_21_34,188,21,34,F2A_14062,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_188_21_35,188,21,35,F2A_14063,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_188_21_36,188,21,36,F2A_14064,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_188_21_37,188,21,37,F2A_14065,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_38,188,21,38,F2A_14066,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_39,188,21,39,F2A_14067,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_188_21_40,188,21,40,F2A_14068,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_41,188,21,41,F2A_14069,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_42,188,21,42,F2A_14070,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_43,188,21,43,F2A_14071,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_44,188,21,44,F2A_14072,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_45,188,21,45,F2A_14073,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_46,188,21,46,F2A_14074,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_188_21_47,188,21,47,F2A_14075,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_188_22_0,188,22,0,A2F_13956,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_188_22_1,188,22,1,A2F_13957,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_188_22_2,188,22,2,A2F_13958,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_3,188,22,3,A2F_13959,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_4,188,22,4,A2F_13960,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_5,188,22,5,A2F_13961,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_6,188,22,6,A2F_13962,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_7,188,22,7,A2F_13963,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_8,188,22,8,A2F_13964,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_9,188,22,9,A2F_13965,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_10,188,22,10,A2F_13966,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,980,40,2000,1000,FPGA_188_22_11,188,22,11,A2F_13967,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,70,40,1000,1000,FPGA_188_22_24,188,22,24,F2A_13980,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_25,188,22,25,F2A_13981,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_26,188,22,26,F2A_13982,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_27,188,22,27,F2A_13983,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_28,188,22,28,F2A_13984,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_29,188,22,29,F2A_13985,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_30,188,22,30,F2A_13986,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_31,188,22,31,F2A_13987,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_32,188,22,32,F2A_13988,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_188_22_33,188,22,33,F2A_13989,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_188_22_34,188,22,34,F2A_13990,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_188_22_35,188,22,35,F2A_13991,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_188_22_36,188,22,36,F2A_13992,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_188_22_37,188,22,37,F2A_13993,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_38,188,22,38,F2A_13994,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_39,188,22,39,F2A_13995,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_188_22_40,188,22,40,F2A_13996,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_41,188,22,41,F2A_13997,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_42,188,22,42,F2A_13998,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_43,188,22,43,F2A_13999,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_44,188,22,44,F2A_14000,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_45,188,22,45,F2A_14001,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_46,188,22,46,F2A_14002,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_188_22_47,188,22,47,F2A_14003,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_188_23_0,188,23,0,A2F_13884,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_188_23_1,188,23,1,A2F_13885,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_188_23_2,188,23,2,A2F_13886,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_3,188,23,3,A2F_13887,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_4,188,23,4,A2F_13888,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_5,188,23,5,A2F_13889,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_6,188,23,6,A2F_13890,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_7,188,23,7,A2F_13891,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_8,188,23,8,A2F_13892,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_9,188,23,9,A2F_13893,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_10,188,23,10,A2F_13894,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,980,40,2000,1000,FPGA_188_23_11,188,23,11,A2F_13895,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,70,40,1000,1000,FPGA_188_23_24,188,23,24,F2A_13908,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_25,188,23,25,F2A_13909,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_26,188,23,26,F2A_13910,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_27,188,23,27,F2A_13911,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_28,188,23,28,F2A_13912,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_29,188,23,29,F2A_13913,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_30,188,23,30,F2A_13914,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_31,188,23,31,F2A_13915,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_32,188,23,32,F2A_13916,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_188_23_33,188,23,33,F2A_13917,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_188_23_34,188,23,34,F2A_13918,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_188_23_35,188,23,35,F2A_13919,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_188_23_36,188,23,36,F2A_13920,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_188_23_37,188,23,37,F2A_13921,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_38,188,23,38,F2A_13922,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_39,188,23,39,F2A_13923,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_188_23_40,188,23,40,F2A_13924,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_41,188,23,41,F2A_13925,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_42,188,23,42,F2A_13926,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_43,188,23,43,F2A_13927,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_44,188,23,44,F2A_13928,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_45,188,23,45,F2A_13929,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_46,188,23,46,F2A_13930,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_188_23_47,188,23,47,F2A_13931,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_0,188,24,0,A2F_13812,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_1,188,24,1,A2F_13813,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_2,188,24,2,A2F_13814,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_3,188,24,3,A2F_13815,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_4,188,24,4,A2F_13816,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_24_5,188,24,5,A2F_13817,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_24_6,188,24,6,A2F_13818,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_24_7,188,24,7,A2F_13819,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_24_8,188,24,8,A2F_13820,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_24_9,188,24,9,A2F_13821,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_24_10,188,24,10,A2F_13822,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_24,188,24,24,F2A_13836,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_25,188,24,25,F2A_13837,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_26,188,24,26,F2A_13838,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_27,188,24,27,F2A_13839,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_28,188,24,28,F2A_13840,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_29,188,24,29,F2A_13841,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_30,188,24,30,F2A_13842,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_31,188,24,31,F2A_13843,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_24_32,188,24,32,F2A_13844,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_25_0,188,25,0,A2F_13740,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_25_1,188,25,1,A2F_13741,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_188_25_2,188,25,2,A2F_13742,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_3,188,25,3,A2F_13743,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_4,188,25,4,A2F_13744,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_5,188,25,5,A2F_13745,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_6,188,25,6,A2F_13746,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_7,188,25,7,A2F_13747,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_8,188,25,8,A2F_13748,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_9,188,25,9,A2F_13749,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_10,188,25,10,A2F_13750,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,980,40,2000,1000,FPGA_188_25_11,188,25,11,A2F_13751,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_188_25_24,188,25,24,F2A_13764,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_25,188,25,25,F2A_13765,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_26,188,25,26,F2A_13766,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_27,188,25,27,F2A_13767,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_28,188,25,28,F2A_13768,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_29,188,25,29,F2A_13769,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_30,188,25,30,F2A_13770,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_31,188,25,31,F2A_13771,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_32,188,25,32,F2A_13772,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_188_25_33,188,25,33,F2A_13773,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_25_34,188,25,34,F2A_13774,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_25_35,188,25,35,F2A_13775,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_25_36,188,25,36,F2A_13776,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_188_25_37,188,25,37,F2A_13777,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_38,188,25,38,F2A_13778,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_39,188,25,39,F2A_13779,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_188_25_40,188,25,40,F2A_13780,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_41,188,25,41,F2A_13781,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_42,188,25,42,F2A_13782,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_43,188,25,43,F2A_13783,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_44,188,25,44,F2A_13784,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_45,188,25,45,F2A_13785,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_46,188,25,46,F2A_13786,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_188_25_47,188,25,47,F2A_13787,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_188_26_0,188,26,0,A2F_13668,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_188_26_1,188,26,1,A2F_13669,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_188_26_2,188,26,2,A2F_13670,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_3,188,26,3,A2F_13671,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_4,188,26,4,A2F_13672,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_5,188,26,5,A2F_13673,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_6,188,26,6,A2F_13674,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_7,188,26,7,A2F_13675,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_8,188,26,8,A2F_13676,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_9,188,26,9,A2F_13677,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_10,188,26,10,A2F_13678,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,980,40,2000,1000,FPGA_188_26_11,188,26,11,A2F_13679,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,70,40,1000,1000,FPGA_188_26_24,188,26,24,F2A_13692,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_25,188,26,25,F2A_13693,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_26,188,26,26,F2A_13694,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_27,188,26,27,F2A_13695,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_28,188,26,28,F2A_13696,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_29,188,26,29,F2A_13697,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_30,188,26,30,F2A_13698,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_31,188,26,31,F2A_13699,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_32,188,26,32,F2A_13700,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_188_26_33,188,26,33,F2A_13701,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_188_26_34,188,26,34,F2A_13702,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_188_26_35,188,26,35,F2A_13703,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_188_26_36,188,26,36,F2A_13704,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_188_26_37,188,26,37,F2A_13705,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_38,188,26,38,F2A_13706,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_39,188,26,39,F2A_13707,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_188_26_40,188,26,40,F2A_13708,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_41,188,26,41,F2A_13709,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_42,188,26,42,F2A_13710,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_43,188,26,43,F2A_13711,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_44,188,26,44,F2A_13712,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_45,188,26,45,F2A_13713,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_46,188,26,46,F2A_13714,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_188_26_47,188,26,47,F2A_13715,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_188_27_0,188,27,0,A2F_13596,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_188_27_1,188,27,1,A2F_13597,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_188_27_2,188,27,2,A2F_13598,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_3,188,27,3,A2F_13599,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_4,188,27,4,A2F_13600,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_5,188,27,5,A2F_13601,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_6,188,27,6,A2F_13602,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_7,188,27,7,A2F_13603,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_8,188,27,8,A2F_13604,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_9,188,27,9,A2F_13605,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_10,188,27,10,A2F_13606,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,980,40,2000,1000,FPGA_188_27_11,188,27,11,A2F_13607,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,70,40,1000,1000,FPGA_188_27_24,188,27,24,F2A_13620,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_25,188,27,25,F2A_13621,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_26,188,27,26,F2A_13622,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_27,188,27,27,F2A_13623,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_28,188,27,28,F2A_13624,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_29,188,27,29,F2A_13625,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_30,188,27,30,F2A_13626,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_31,188,27,31,F2A_13627,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_32,188,27,32,F2A_13628,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_188_27_33,188,27,33,F2A_13629,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_188_27_34,188,27,34,F2A_13630,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_188_27_35,188,27,35,F2A_13631,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_188_27_36,188,27,36,F2A_13632,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_188_27_37,188,27,37,F2A_13633,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_38,188,27,38,F2A_13634,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_39,188,27,39,F2A_13635,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_188_27_40,188,27,40,F2A_13636,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_41,188,27,41,F2A_13637,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_42,188,27,42,F2A_13638,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_43,188,27,43,F2A_13639,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_44,188,27,44,F2A_13640,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_45,188,27,45,F2A_13641,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_46,188,27,46,F2A_13642,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_188_27_47,188,27,47,F2A_13643,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_188_28_0,188,28,0,A2F_13524,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_188_28_1,188,28,1,A2F_13525,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_188_28_2,188,28,2,A2F_13526,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_3,188,28,3,A2F_13527,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_4,188,28,4,A2F_13528,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_5,188,28,5,A2F_13529,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_6,188,28,6,A2F_13530,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_7,188,28,7,A2F_13531,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_8,188,28,8,A2F_13532,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_9,188,28,9,A2F_13533,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_10,188,28,10,A2F_13534,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,980,40,2000,1000,FPGA_188_28_11,188,28,11,A2F_13535,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,70,40,1000,1000,FPGA_188_28_24,188,28,24,F2A_13548,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_25,188,28,25,F2A_13549,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_26,188,28,26,F2A_13550,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_27,188,28,27,F2A_13551,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_28,188,28,28,F2A_13552,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_29,188,28,29,F2A_13553,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_30,188,28,30,F2A_13554,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_31,188,28,31,F2A_13555,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_32,188,28,32,F2A_13556,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_188_28_33,188,28,33,F2A_13557,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_188_28_34,188,28,34,F2A_13558,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_188_28_35,188,28,35,F2A_13559,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_188_28_36,188,28,36,F2A_13560,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_188_28_37,188,28,37,F2A_13561,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_38,188,28,38,F2A_13562,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_39,188,28,39,F2A_13563,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_188_28_40,188,28,40,F2A_13564,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_41,188,28,41,F2A_13565,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_42,188,28,42,F2A_13566,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_43,188,28,43,F2A_13567,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_44,188,28,44,F2A_13568,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_45,188,28,45,F2A_13569,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_46,188,28,46,F2A_13570,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_188_28_47,188,28,47,F2A_13571,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_188_29_0,188,29,0,A2F_13452,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_188_29_1,188,29,1,A2F_13453,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_188_29_2,188,29,2,A2F_13454,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_3,188,29,3,A2F_13455,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_4,188,29,4,A2F_13456,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_5,188,29,5,A2F_13457,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_6,188,29,6,A2F_13458,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_7,188,29,7,A2F_13459,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_8,188,29,8,A2F_13460,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_9,188,29,9,A2F_13461,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_10,188,29,10,A2F_13462,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,980,40,2000,1000,FPGA_188_29_11,188,29,11,A2F_13463,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,70,40,1000,1000,FPGA_188_29_24,188,29,24,F2A_13476,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_25,188,29,25,F2A_13477,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_26,188,29,26,F2A_13478,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_27,188,29,27,F2A_13479,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_28,188,29,28,F2A_13480,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_29,188,29,29,F2A_13481,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_30,188,29,30,F2A_13482,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_31,188,29,31,F2A_13483,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_32,188,29,32,F2A_13484,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_188_29_33,188,29,33,F2A_13485,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_188_29_34,188,29,34,F2A_13486,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_188_29_35,188,29,35,F2A_13487,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_188_29_36,188,29,36,F2A_13488,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_188_29_37,188,29,37,F2A_13489,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_38,188,29,38,F2A_13490,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_39,188,29,39,F2A_13491,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_188_29_40,188,29,40,F2A_13492,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_41,188,29,41,F2A_13493,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_42,188,29,42,F2A_13494,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_43,188,29,43,F2A_13495,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_44,188,29,44,F2A_13496,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_45,188,29,45,F2A_13497,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_46,188,29,46,F2A_13498,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_188_29_47,188,29,47,F2A_13499,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_188_30_0,188,30,0,A2F_13380,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_188_30_1,188,30,1,A2F_13381,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_188_30_2,188,30,2,A2F_13382,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_3,188,30,3,A2F_13383,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_4,188,30,4,A2F_13384,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_5,188,30,5,A2F_13385,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_6,188,30,6,A2F_13386,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_7,188,30,7,A2F_13387,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_8,188,30,8,A2F_13388,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_9,188,30,9,A2F_13389,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_10,188,30,10,A2F_13390,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,980,40,2000,1000,FPGA_188_30_11,188,30,11,A2F_13391,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,70,40,1000,1000,FPGA_188_30_24,188,30,24,F2A_13404,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_25,188,30,25,F2A_13405,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_26,188,30,26,F2A_13406,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_27,188,30,27,F2A_13407,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_28,188,30,28,F2A_13408,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_29,188,30,29,F2A_13409,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_30,188,30,30,F2A_13410,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_31,188,30,31,F2A_13411,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_32,188,30,32,F2A_13412,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_188_30_33,188,30,33,F2A_13413,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_188_30_34,188,30,34,F2A_13414,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_188_30_35,188,30,35,F2A_13415,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_188_30_36,188,30,36,F2A_13416,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_188_30_37,188,30,37,F2A_13417,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_38,188,30,38,F2A_13418,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_39,188,30,39,F2A_13419,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_188_30_40,188,30,40,F2A_13420,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_41,188,30,41,F2A_13421,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_42,188,30,42,F2A_13422,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_43,188,30,43,F2A_13423,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_44,188,30,44,F2A_13424,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_45,188,30,45,F2A_13425,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_46,188,30,46,F2A_13426,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_188_30_47,188,30,47,F2A_13427,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_188_31_0,188,31,0,A2F_13308,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_188_31_1,188,31,1,A2F_13309,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_188_31_2,188,31,2,A2F_13310,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_3,188,31,3,A2F_13311,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_4,188,31,4,A2F_13312,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_5,188,31,5,A2F_13313,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_6,188,31,6,A2F_13314,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_7,188,31,7,A2F_13315,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_8,188,31,8,A2F_13316,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_9,188,31,9,A2F_13317,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_10,188,31,10,A2F_13318,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,980,40,2000,1000,FPGA_188_31_11,188,31,11,A2F_13319,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,70,40,1000,1000,FPGA_188_31_24,188,31,24,F2A_13332,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_25,188,31,25,F2A_13333,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_26,188,31,26,F2A_13334,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_27,188,31,27,F2A_13335,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_28,188,31,28,F2A_13336,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_29,188,31,29,F2A_13337,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_30,188,31,30,F2A_13338,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_31,188,31,31,F2A_13339,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_32,188,31,32,F2A_13340,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_188_31_33,188,31,33,F2A_13341,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_188_31_34,188,31,34,F2A_13342,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_188_31_35,188,31,35,F2A_13343,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_188_31_36,188,31,36,F2A_13344,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_188_31_37,188,31,37,F2A_13345,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_38,188,31,38,F2A_13346,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_39,188,31,39,F2A_13347,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_188_31_40,188,31,40,F2A_13348,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_41,188,31,41,F2A_13349,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_42,188,31,42,F2A_13350,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_43,188,31,43,F2A_13351,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_44,188,31,44,F2A_13352,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_45,188,31,45,F2A_13353,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_46,188,31,46,F2A_13354,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_188_31_47,188,31,47,F2A_13355,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_188_32_0,188,32,0,A2F_13236,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_188_32_1,188,32,1,A2F_13237,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_188_32_2,188,32,2,A2F_13238,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_3,188,32,3,A2F_13239,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_4,188,32,4,A2F_13240,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_5,188,32,5,A2F_13241,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_6,188,32,6,A2F_13242,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_7,188,32,7,A2F_13243,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_8,188,32,8,A2F_13244,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_9,188,32,9,A2F_13245,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_10,188,32,10,A2F_13246,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,980,40,2000,1000,FPGA_188_32_11,188,32,11,A2F_13247,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,70,40,1000,1000,FPGA_188_32_24,188,32,24,F2A_13260,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_25,188,32,25,F2A_13261,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_26,188,32,26,F2A_13262,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_27,188,32,27,F2A_13263,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_28,188,32,28,F2A_13264,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_29,188,32,29,F2A_13265,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_30,188,32,30,F2A_13266,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_31,188,32,31,F2A_13267,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_32,188,32,32,F2A_13268,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_188_32_33,188,32,33,F2A_13269,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_188_32_34,188,32,34,F2A_13270,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_188_32_35,188,32,35,F2A_13271,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_188_32_36,188,32,36,F2A_13272,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_188_32_37,188,32,37,F2A_13273,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_38,188,32,38,F2A_13274,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_39,188,32,39,F2A_13275,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_188_32_40,188,32,40,F2A_13276,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_41,188,32,41,F2A_13277,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_42,188,32,42,F2A_13278,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_43,188,32,43,F2A_13279,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_44,188,32,44,F2A_13280,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_45,188,32,45,F2A_13281,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_46,188,32,46,F2A_13282,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_188_32_47,188,32,47,F2A_13283,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_188_33_0,188,33,0,A2F_13164,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_188_33_1,188,33,1,A2F_13165,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_188_33_2,188,33,2,A2F_13166,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_3,188,33,3,A2F_13167,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_4,188,33,4,A2F_13168,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_5,188,33,5,A2F_13169,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_6,188,33,6,A2F_13170,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_7,188,33,7,A2F_13171,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_8,188,33,8,A2F_13172,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_9,188,33,9,A2F_13173,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_10,188,33,10,A2F_13174,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,980,40,2000,1000,FPGA_188_33_11,188,33,11,A2F_13175,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,70,40,1000,1000,FPGA_188_33_24,188,33,24,F2A_13188,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_25,188,33,25,F2A_13189,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_26,188,33,26,F2A_13190,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_27,188,33,27,F2A_13191,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_28,188,33,28,F2A_13192,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_29,188,33,29,F2A_13193,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_30,188,33,30,F2A_13194,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_31,188,33,31,F2A_13195,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_32,188,33,32,F2A_13196,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_188_33_33,188,33,33,F2A_13197,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_188_33_34,188,33,34,F2A_13198,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_188_33_35,188,33,35,F2A_13199,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_188_33_36,188,33,36,F2A_13200,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_188_33_37,188,33,37,F2A_13201,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_38,188,33,38,F2A_13202,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_39,188,33,39,F2A_13203,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_188_33_40,188,33,40,F2A_13204,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_41,188,33,41,F2A_13205,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_42,188,33,42,F2A_13206,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_43,188,33,43,F2A_13207,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_44,188,33,44,F2A_13208,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_45,188,33,45,F2A_13209,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_46,188,33,46,F2A_13210,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_188_33_47,188,33,47,F2A_13211,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_188_34_0,188,34,0,A2F_13092,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_188_34_1,188,34,1,A2F_13093,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_188_34_2,188,34,2,A2F_13094,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_3,188,34,3,A2F_13095,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_4,188,34,4,A2F_13096,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_5,188,34,5,A2F_13097,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_6,188,34,6,A2F_13098,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_7,188,34,7,A2F_13099,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_8,188,34,8,A2F_13100,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_9,188,34,9,A2F_13101,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_10,188,34,10,A2F_13102,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,980,40,2000,1000,FPGA_188_34_11,188,34,11,A2F_13103,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,70,40,1000,1000,FPGA_188_34_24,188,34,24,F2A_13116,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_25,188,34,25,F2A_13117,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_26,188,34,26,F2A_13118,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_27,188,34,27,F2A_13119,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_28,188,34,28,F2A_13120,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_29,188,34,29,F2A_13121,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_30,188,34,30,F2A_13122,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_31,188,34,31,F2A_13123,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_32,188,34,32,F2A_13124,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_188_34_33,188,34,33,F2A_13125,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_188_34_34,188,34,34,F2A_13126,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_188_34_35,188,34,35,F2A_13127,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_188_34_36,188,34,36,F2A_13128,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_188_34_37,188,34,37,F2A_13129,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_38,188,34,38,F2A_13130,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_39,188,34,39,F2A_13131,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_188_34_40,188,34,40,F2A_13132,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_41,188,34,41,F2A_13133,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_42,188,34,42,F2A_13134,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_43,188,34,43,F2A_13135,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_44,188,34,44,F2A_13136,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_45,188,34,45,F2A_13137,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_46,188,34,46,F2A_13138,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_188_34_47,188,34,47,F2A_13139,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_0,188,35,0,A2F_13020,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_1,188,35,1,A2F_13021,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_2,188,35,2,A2F_13022,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_3,188,35,3,A2F_13023,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_4,188,35,4,A2F_13024,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_35_5,188,35,5,A2F_13025,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_35_6,188,35,6,A2F_13026,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_35_7,188,35,7,A2F_13027,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_35_8,188,35,8,A2F_13028,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_35_9,188,35,9,A2F_13029,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_35_10,188,35,10,A2F_13030,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_24,188,35,24,F2A_13044,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_25,188,35,25,F2A_13045,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_26,188,35,26,F2A_13046,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_27,188,35,27,F2A_13047,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_28,188,35,28,F2A_13048,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_29,188,35,29,F2A_13049,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_30,188,35,30,F2A_13050,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_31,188,35,31,F2A_13051,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_35_32,188,35,32,F2A_13052,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_36_0,188,36,0,A2F_12948,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_36_1,188,36,1,A2F_12949,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_188_36_2,188,36,2,A2F_12950,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_3,188,36,3,A2F_12951,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_4,188,36,4,A2F_12952,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_5,188,36,5,A2F_12953,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_6,188,36,6,A2F_12954,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_7,188,36,7,A2F_12955,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_8,188,36,8,A2F_12956,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_9,188,36,9,A2F_12957,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_10,188,36,10,A2F_12958,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,980,40,2000,1000,FPGA_188_36_11,188,36,11,A2F_12959,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_188_36_24,188,36,24,F2A_12972,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_25,188,36,25,F2A_12973,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_26,188,36,26,F2A_12974,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_27,188,36,27,F2A_12975,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_28,188,36,28,F2A_12976,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_29,188,36,29,F2A_12977,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_30,188,36,30,F2A_12978,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_31,188,36,31,F2A_12979,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_32,188,36,32,F2A_12980,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_188_36_33,188,36,33,F2A_12981,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_36_34,188,36,34,F2A_12982,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_36_35,188,36,35,F2A_12983,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_36_36,188,36,36,F2A_12984,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_188_36_37,188,36,37,F2A_12985,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_38,188,36,38,F2A_12986,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_39,188,36,39,F2A_12987,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_188_36_40,188,36,40,F2A_12988,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_41,188,36,41,F2A_12989,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_42,188,36,42,F2A_12990,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_43,188,36,43,F2A_12991,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_44,188,36,44,F2A_12992,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_45,188,36,45,F2A_12993,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_46,188,36,46,F2A_12994,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_188_36_47,188,36,47,F2A_12995,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_188_37_0,188,37,0,A2F_12876,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_188_37_1,188,37,1,A2F_12877,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_188_37_2,188,37,2,A2F_12878,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_3,188,37,3,A2F_12879,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_4,188,37,4,A2F_12880,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_5,188,37,5,A2F_12881,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_6,188,37,6,A2F_12882,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_7,188,37,7,A2F_12883,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_8,188,37,8,A2F_12884,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_9,188,37,9,A2F_12885,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_10,188,37,10,A2F_12886,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,980,40,2000,1000,FPGA_188_37_11,188,37,11,A2F_12887,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,70,40,1000,1000,FPGA_188_37_24,188,37,24,F2A_12900,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_25,188,37,25,F2A_12901,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_26,188,37,26,F2A_12902,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_27,188,37,27,F2A_12903,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_28,188,37,28,F2A_12904,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_29,188,37,29,F2A_12905,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_30,188,37,30,F2A_12906,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_31,188,37,31,F2A_12907,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_32,188,37,32,F2A_12908,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_188_37_33,188,37,33,F2A_12909,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_188_37_34,188,37,34,F2A_12910,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_188_37_35,188,37,35,F2A_12911,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_188_37_36,188,37,36,F2A_12912,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_188_37_37,188,37,37,F2A_12913,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_38,188,37,38,F2A_12914,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_39,188,37,39,F2A_12915,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_188_37_40,188,37,40,F2A_12916,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_41,188,37,41,F2A_12917,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_42,188,37,42,F2A_12918,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_43,188,37,43,F2A_12919,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_44,188,37,44,F2A_12920,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_45,188,37,45,F2A_12921,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_46,188,37,46,F2A_12922,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_188_37_47,188,37,47,F2A_12923,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_188_38_0,188,38,0,A2F_12804,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_188_38_1,188,38,1,A2F_12805,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_188_38_2,188,38,2,A2F_12806,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_3,188,38,3,A2F_12807,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_4,188,38,4,A2F_12808,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_5,188,38,5,A2F_12809,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_6,188,38,6,A2F_12810,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_7,188,38,7,A2F_12811,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_8,188,38,8,A2F_12812,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_9,188,38,9,A2F_12813,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_10,188,38,10,A2F_12814,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,980,40,2000,1000,FPGA_188_38_11,188,38,11,A2F_12815,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,70,40,1000,1000,FPGA_188_38_24,188,38,24,F2A_12828,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_25,188,38,25,F2A_12829,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_26,188,38,26,F2A_12830,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_27,188,38,27,F2A_12831,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_28,188,38,28,F2A_12832,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_29,188,38,29,F2A_12833,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_30,188,38,30,F2A_12834,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_31,188,38,31,F2A_12835,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_32,188,38,32,F2A_12836,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_188_38_33,188,38,33,F2A_12837,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_188_38_34,188,38,34,F2A_12838,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_188_38_35,188,38,35,F2A_12839,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_188_38_36,188,38,36,F2A_12840,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_188_38_37,188,38,37,F2A_12841,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_38,188,38,38,F2A_12842,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_39,188,38,39,F2A_12843,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_188_38_40,188,38,40,F2A_12844,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_41,188,38,41,F2A_12845,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_42,188,38,42,F2A_12846,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_43,188,38,43,F2A_12847,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_44,188,38,44,F2A_12848,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_45,188,38,45,F2A_12849,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_46,188,38,46,F2A_12850,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_188_38_47,188,38,47,F2A_12851,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_188_39_0,188,39,0,A2F_12732,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_188_39_1,188,39,1,A2F_12733,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_188_39_2,188,39,2,A2F_12734,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_3,188,39,3,A2F_12735,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_4,188,39,4,A2F_12736,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_5,188,39,5,A2F_12737,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_6,188,39,6,A2F_12738,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_7,188,39,7,A2F_12739,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_8,188,39,8,A2F_12740,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_9,188,39,9,A2F_12741,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_10,188,39,10,A2F_12742,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,980,40,2000,1000,FPGA_188_39_11,188,39,11,A2F_12743,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,70,40,1000,1000,FPGA_188_39_24,188,39,24,F2A_12756,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_25,188,39,25,F2A_12757,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_26,188,39,26,F2A_12758,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_27,188,39,27,F2A_12759,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_28,188,39,28,F2A_12760,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_29,188,39,29,F2A_12761,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_30,188,39,30,F2A_12762,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_31,188,39,31,F2A_12763,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_32,188,39,32,F2A_12764,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_188_39_33,188,39,33,F2A_12765,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_188_39_34,188,39,34,F2A_12766,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_188_39_35,188,39,35,F2A_12767,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_188_39_36,188,39,36,F2A_12768,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_188_39_37,188,39,37,F2A_12769,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_38,188,39,38,F2A_12770,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_39,188,39,39,F2A_12771,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_188_39_40,188,39,40,F2A_12772,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_41,188,39,41,F2A_12773,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_42,188,39,42,F2A_12774,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_43,188,39,43,F2A_12775,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_44,188,39,44,F2A_12776,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_45,188,39,45,F2A_12777,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_46,188,39,46,F2A_12778,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_188_39_47,188,39,47,F2A_12779,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_188_40_0,188,40,0,A2F_12660,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_188_40_1,188,40,1,A2F_12661,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_188_40_2,188,40,2,A2F_12662,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_3,188,40,3,A2F_12663,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_4,188,40,4,A2F_12664,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_5,188,40,5,A2F_12665,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_6,188,40,6,A2F_12666,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_7,188,40,7,A2F_12667,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_8,188,40,8,A2F_12668,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_9,188,40,9,A2F_12669,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_10,188,40,10,A2F_12670,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,980,40,2000,1000,FPGA_188_40_11,188,40,11,A2F_12671,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,70,40,1000,1000,FPGA_188_40_24,188,40,24,F2A_12684,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_25,188,40,25,F2A_12685,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_26,188,40,26,F2A_12686,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_27,188,40,27,F2A_12687,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_28,188,40,28,F2A_12688,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_29,188,40,29,F2A_12689,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_30,188,40,30,F2A_12690,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_31,188,40,31,F2A_12691,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_32,188,40,32,F2A_12692,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_188_40_33,188,40,33,F2A_12693,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_188_40_34,188,40,34,F2A_12694,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_188_40_35,188,40,35,F2A_12695,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_188_40_36,188,40,36,F2A_12696,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_188_40_37,188,40,37,F2A_12697,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_38,188,40,38,F2A_12698,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_39,188,40,39,F2A_12699,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_188_40_40,188,40,40,F2A_12700,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_41,188,40,41,F2A_12701,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_42,188,40,42,F2A_12702,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_43,188,40,43,F2A_12703,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_44,188,40,44,F2A_12704,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_45,188,40,45,F2A_12705,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_46,188,40,46,F2A_12706,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_188_40_47,188,40,47,F2A_12707,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_188_41_0,188,41,0,A2F_12588,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_188_41_1,188,41,1,A2F_12589,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_188_41_2,188,41,2,A2F_12590,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_3,188,41,3,A2F_12591,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_4,188,41,4,A2F_12592,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_5,188,41,5,A2F_12593,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_6,188,41,6,A2F_12594,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_7,188,41,7,A2F_12595,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_8,188,41,8,A2F_12596,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_9,188,41,9,A2F_12597,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_10,188,41,10,A2F_12598,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,980,40,2000,1000,FPGA_188_41_11,188,41,11,A2F_12599,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,70,40,1000,1000,FPGA_188_41_24,188,41,24,F2A_12612,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_25,188,41,25,F2A_12613,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_26,188,41,26,F2A_12614,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_27,188,41,27,F2A_12615,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_28,188,41,28,F2A_12616,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_29,188,41,29,F2A_12617,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_30,188,41,30,F2A_12618,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_31,188,41,31,F2A_12619,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_32,188,41,32,F2A_12620,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_188_41_33,188,41,33,F2A_12621,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_188_41_34,188,41,34,F2A_12622,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_188_41_35,188,41,35,F2A_12623,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_188_41_36,188,41,36,F2A_12624,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_188_41_37,188,41,37,F2A_12625,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_38,188,41,38,F2A_12626,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_39,188,41,39,F2A_12627,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_188_41_40,188,41,40,F2A_12628,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_41,188,41,41,F2A_12629,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_42,188,41,42,F2A_12630,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_43,188,41,43,F2A_12631,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_44,188,41,44,F2A_12632,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_45,188,41,45,F2A_12633,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_46,188,41,46,F2A_12634,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_188_41_47,188,41,47,F2A_12635,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_188_42_0,188,42,0,A2F_12516,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_188_42_1,188,42,1,A2F_12517,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_188_42_2,188,42,2,A2F_12518,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_3,188,42,3,A2F_12519,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_4,188,42,4,A2F_12520,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_5,188,42,5,A2F_12521,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_6,188,42,6,A2F_12522,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_7,188,42,7,A2F_12523,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_8,188,42,8,A2F_12524,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_9,188,42,9,A2F_12525,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_10,188,42,10,A2F_12526,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,980,40,2000,1000,FPGA_188_42_11,188,42,11,A2F_12527,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,70,40,1000,1000,FPGA_188_42_24,188,42,24,F2A_12540,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_25,188,42,25,F2A_12541,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_26,188,42,26,F2A_12542,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_27,188,42,27,F2A_12543,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_28,188,42,28,F2A_12544,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_29,188,42,29,F2A_12545,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_30,188,42,30,F2A_12546,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_31,188,42,31,F2A_12547,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_32,188,42,32,F2A_12548,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_188_42_33,188,42,33,F2A_12549,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_188_42_34,188,42,34,F2A_12550,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_188_42_35,188,42,35,F2A_12551,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_188_42_36,188,42,36,F2A_12552,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_188_42_37,188,42,37,F2A_12553,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_38,188,42,38,F2A_12554,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_39,188,42,39,F2A_12555,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_188_42_40,188,42,40,F2A_12556,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_41,188,42,41,F2A_12557,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_42,188,42,42,F2A_12558,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_43,188,42,43,F2A_12559,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_44,188,42,44,F2A_12560,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_45,188,42,45,F2A_12561,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_46,188,42,46,F2A_12562,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_188_42_47,188,42,47,F2A_12563,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_188_43_0,188,43,0,A2F_12444,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_188_43_1,188,43,1,A2F_12445,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_188_43_2,188,43,2,A2F_12446,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_3,188,43,3,A2F_12447,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_4,188,43,4,A2F_12448,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_5,188,43,5,A2F_12449,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_6,188,43,6,A2F_12450,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_7,188,43,7,A2F_12451,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_8,188,43,8,A2F_12452,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_9,188,43,9,A2F_12453,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_10,188,43,10,A2F_12454,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,980,40,2000,1000,FPGA_188_43_11,188,43,11,A2F_12455,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,70,40,1000,1000,FPGA_188_43_24,188,43,24,F2A_12468,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_25,188,43,25,F2A_12469,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_26,188,43,26,F2A_12470,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_27,188,43,27,F2A_12471,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_28,188,43,28,F2A_12472,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_29,188,43,29,F2A_12473,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_30,188,43,30,F2A_12474,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_31,188,43,31,F2A_12475,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_32,188,43,32,F2A_12476,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_188_43_33,188,43,33,F2A_12477,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_188_43_34,188,43,34,F2A_12478,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_188_43_35,188,43,35,F2A_12479,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_188_43_36,188,43,36,F2A_12480,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_188_43_37,188,43,37,F2A_12481,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_38,188,43,38,F2A_12482,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_39,188,43,39,F2A_12483,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_188_43_40,188,43,40,F2A_12484,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_41,188,43,41,F2A_12485,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_42,188,43,42,F2A_12486,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_43,188,43,43,F2A_12487,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_44,188,43,44,F2A_12488,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_45,188,43,45,F2A_12489,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_46,188,43,46,F2A_12490,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_188_43_47,188,43,47,F2A_12491,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_0,61,44,0,A2F_12372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_1,61,44,1,A2F_12373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_2,61,44,2,A2F_12374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_3,61,44,3,A2F_12375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_4,61,44,4,A2F_12376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_5,61,44,5,A2F_12377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_6,61,44,6,A2F_12378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_7,61,44,7,A2F_12379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_8,61,44,8,A2F_12380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_9,61,44,9,A2F_12381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_10,61,44,10,A2F_12382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,980,40,2000,1000,FPGA_61_44_11,61,44,11,A2F_12383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,70,40,1000,1000,FPGA_61_44_24,61,44,24,F2A_12396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_25,61,44,25,F2A_12397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_26,61,44,26,F2A_12398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_27,61,44,27,F2A_12399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_28,61,44,28,F2A_12400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_29,61,44,29,F2A_12401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_30,61,44,30,F2A_12402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_31,61,44,31,F2A_12403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_32,61,44,32,F2A_12404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_33,61,44,33,F2A_12405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_34,61,44,34,F2A_12406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_35,61,44,35,F2A_12407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_36,61,44,36,F2A_12408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_37,61,44,37,F2A_12409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_38,61,44,38,F2A_12410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_39,61,44,39,F2A_12411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_40,61,44,40,F2A_12412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_41,61,44,41,F2A_12413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_42,61,44,42,F2A_12414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_43,61,44,43,F2A_12415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_44,61,44,44,F2A_12416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_45,61,44,45,F2A_12417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_46,61,44,46,F2A_12418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_47,61,44,47,F2A_12419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_0,60,44,0,A2F_12372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_1,60,44,1,A2F_12373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_2,60,44,2,A2F_12374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_3,60,44,3,A2F_12375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_4,60,44,4,A2F_12376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_5,60,44,5,A2F_12377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_6,60,44,6,A2F_12378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_7,60,44,7,A2F_12379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_8,60,44,8,A2F_12380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_9,60,44,9,A2F_12381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_10,60,44,10,A2F_12382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,980,40,2000,1000,FPGA_60_44_11,60,44,11,A2F_12383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,70,40,1000,1000,FPGA_60_44_24,60,44,24,F2A_12396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_25,60,44,25,F2A_12397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_26,60,44,26,F2A_12398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_27,60,44,27,F2A_12399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_28,60,44,28,F2A_12400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_29,60,44,29,F2A_12401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_30,60,44,30,F2A_12402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_31,60,44,31,F2A_12403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_32,60,44,32,F2A_12404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_33,60,44,33,F2A_12405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_34,60,44,34,F2A_12406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_35,60,44,35,F2A_12407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_36,60,44,36,F2A_12408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_37,60,44,37,F2A_12409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_38,60,44,38,F2A_12410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_39,60,44,39,F2A_12411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_40,60,44,40,F2A_12412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_41,60,44,41,F2A_12413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_42,60,44,42,F2A_12414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_43,60,44,43,F2A_12415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_44,60,44,44,F2A_12416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_45,60,44,45,F2A_12417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_46,60,44,46,F2A_12418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_47,60,44,47,F2A_12419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_0,60,44,0,A2F_12372,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_1,60,44,1,A2F_12373,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_2,60,44,2,A2F_12374,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_3,60,44,3,A2F_12375,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_4,60,44,4,A2F_12376,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_5,60,44,5,A2F_12377,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_6,60,44,6,A2F_12378,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_7,60,44,7,A2F_12379,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_8,60,44,8,A2F_12380,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_9,60,44,9,A2F_12381,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_10,60,44,10,A2F_12382,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_24,60,44,24,F2A_12396,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_25,60,44,25,F2A_12397,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_26,60,44,26,F2A_12398,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_27,60,44,27,F2A_12399,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_28,60,44,28,F2A_12400,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_29,60,44,29,F2A_12401,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_30,60,44,30,F2A_12402,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_31,60,44,31,F2A_12403,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_32,60,44,32,F2A_12404,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_0,60,45,0,A2F_12300,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_1,60,45,1,A2F_12301,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_2,60,45,2,A2F_12302,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_3,60,45,3,A2F_12303,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_4,60,45,4,A2F_12304,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_5,60,45,5,A2F_12305,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_6,60,45,6,A2F_12306,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_7,60,45,7,A2F_12307,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_8,60,45,8,A2F_12308,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_9,60,45,9,A2F_12309,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_10,60,45,10,A2F_12310,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,980,40,2000,1000,FPGA_60_45_11,60,45,11,A2F_12311,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_45_24,60,45,24,F2A_12324,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_25,60,45,25,F2A_12325,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_26,60,45,26,F2A_12326,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_27,60,45,27,F2A_12327,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_28,60,45,28,F2A_12328,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_29,60,45,29,F2A_12329,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_30,60,45,30,F2A_12330,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_31,60,45,31,F2A_12331,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_32,60,45,32,F2A_12332,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_33,60,45,33,F2A_12333,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_34,60,45,34,F2A_12334,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_35,60,45,35,F2A_12335,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_36,60,45,36,F2A_12336,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_37,60,45,37,F2A_12337,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_38,60,45,38,F2A_12338,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_39,60,45,39,F2A_12339,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_40,60,45,40,F2A_12340,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_41,60,45,41,F2A_12341,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_42,60,45,42,F2A_12342,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_43,60,45,43,F2A_12343,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_44,60,45,44,F2A_12344,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_45,60,45,45,F2A_12345,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_46,60,45,46,F2A_12346,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_47,60,45,47,F2A_12347,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_0,60,46,0,A2F_12228,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_1,60,46,1,A2F_12229,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_2,60,46,2,A2F_12230,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_3,60,46,3,A2F_12231,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_4,60,46,4,A2F_12232,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_5,60,46,5,A2F_12233,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_6,60,46,6,A2F_12234,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_7,60,46,7,A2F_12235,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_8,60,46,8,A2F_12236,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_9,60,46,9,A2F_12237,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_10,60,46,10,A2F_12238,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,980,40,2000,1000,FPGA_60_46_11,60,46,11,A2F_12239,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,70,40,1000,1000,FPGA_60_46_24,60,46,24,F2A_12252,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_25,60,46,25,F2A_12253,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_26,60,46,26,F2A_12254,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_27,60,46,27,F2A_12255,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_28,60,46,28,F2A_12256,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_29,60,46,29,F2A_12257,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_30,60,46,30,F2A_12258,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_31,60,46,31,F2A_12259,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_32,60,46,32,F2A_12260,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_33,60,46,33,F2A_12261,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_34,60,46,34,F2A_12262,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_35,60,46,35,F2A_12263,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_36,60,46,36,F2A_12264,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_37,60,46,37,F2A_12265,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_38,60,46,38,F2A_12266,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_39,60,46,39,F2A_12267,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_40,60,46,40,F2A_12268,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_41,60,46,41,F2A_12269,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_42,60,46,42,F2A_12270,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_43,60,46,43,F2A_12271,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_44,60,46,44,F2A_12272,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_45,60,46,45,F2A_12273,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_46,60,46,46,F2A_12274,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_47,60,46,47,F2A_12275,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_0,60,47,0,A2F_12156,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_1,60,47,1,A2F_12157,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_2,60,47,2,A2F_12158,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_3,60,47,3,A2F_12159,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_4,60,47,4,A2F_12160,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_5,60,47,5,A2F_12161,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_6,60,47,6,A2F_12162,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_7,60,47,7,A2F_12163,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_8,60,47,8,A2F_12164,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_9,60,47,9,A2F_12165,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_10,60,47,10,A2F_12166,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,980,40,2000,1000,FPGA_60_47_11,60,47,11,A2F_12167,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,70,40,1000,1000,FPGA_60_47_24,60,47,24,F2A_12180,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_25,60,47,25,F2A_12181,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_26,60,47,26,F2A_12182,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_27,60,47,27,F2A_12183,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_28,60,47,28,F2A_12184,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_29,60,47,29,F2A_12185,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_30,60,47,30,F2A_12186,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_31,60,47,31,F2A_12187,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_32,60,47,32,F2A_12188,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_33,60,47,33,F2A_12189,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_34,60,47,34,F2A_12190,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_35,60,47,35,F2A_12191,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_36,60,47,36,F2A_12192,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_37,60,47,37,F2A_12193,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_38,60,47,38,F2A_12194,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_39,60,47,39,F2A_12195,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_40,60,47,40,F2A_12196,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_41,60,47,41,F2A_12197,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_42,60,47,42,F2A_12198,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_43,60,47,43,F2A_12199,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_44,60,47,44,F2A_12200,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_45,60,47,45,F2A_12201,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_46,60,47,46,F2A_12202,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_47,60,47,47,F2A_12203,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_0,60,48,0,A2F_12084,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_1,60,48,1,A2F_12085,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_2,60,48,2,A2F_12086,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_3,60,48,3,A2F_12087,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_4,60,48,4,A2F_12088,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_5,60,48,5,A2F_12089,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_6,60,48,6,A2F_12090,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_7,60,48,7,A2F_12091,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_8,60,48,8,A2F_12092,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_9,60,48,9,A2F_12093,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_10,60,48,10,A2F_12094,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,980,40,2000,1000,FPGA_60_48_11,60,48,11,A2F_12095,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,70,40,1000,1000,FPGA_60_48_24,60,48,24,F2A_12108,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_25,60,48,25,F2A_12109,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_26,60,48,26,F2A_12110,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_27,60,48,27,F2A_12111,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_28,60,48,28,F2A_12112,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_29,60,48,29,F2A_12113,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_30,60,48,30,F2A_12114,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_31,60,48,31,F2A_12115,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_32,60,48,32,F2A_12116,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_33,60,48,33,F2A_12117,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_34,60,48,34,F2A_12118,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_35,60,48,35,F2A_12119,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_36,60,48,36,F2A_12120,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_37,60,48,37,F2A_12121,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_38,60,48,38,F2A_12122,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_39,60,48,39,F2A_12123,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_40,60,48,40,F2A_12124,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_41,60,48,41,F2A_12125,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_42,60,48,42,F2A_12126,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_43,60,48,43,F2A_12127,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_44,60,48,44,F2A_12128,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_45,60,48,45,F2A_12129,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_46,60,48,46,F2A_12130,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_47,60,48,47,F2A_12131,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_0,60,49,0,A2F_12012,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_1,60,49,1,A2F_12013,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_2,60,49,2,A2F_12014,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_3,60,49,3,A2F_12015,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_4,60,49,4,A2F_12016,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_5,60,49,5,A2F_12017,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_6,60,49,6,A2F_12018,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_7,60,49,7,A2F_12019,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_8,60,49,8,A2F_12020,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_9,60,49,9,A2F_12021,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_10,60,49,10,A2F_12022,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,980,40,2000,1000,FPGA_60_49_11,60,49,11,A2F_12023,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,70,40,1000,1000,FPGA_60_49_24,60,49,24,F2A_12036,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_25,60,49,25,F2A_12037,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_26,60,49,26,F2A_12038,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_27,60,49,27,F2A_12039,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_28,60,49,28,F2A_12040,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_29,60,49,29,F2A_12041,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_30,60,49,30,F2A_12042,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_31,60,49,31,F2A_12043,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_32,60,49,32,F2A_12044,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_33,60,49,33,F2A_12045,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_34,60,49,34,F2A_12046,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_35,60,49,35,F2A_12047,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_36,60,49,36,F2A_12048,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_37,60,49,37,F2A_12049,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_38,60,49,38,F2A_12050,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_39,60,49,39,F2A_12051,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_40,60,49,40,F2A_12052,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_41,60,49,41,F2A_12053,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_42,60,49,42,F2A_12054,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_43,60,49,43,F2A_12055,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_44,60,49,44,F2A_12056,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_45,60,49,45,F2A_12057,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_46,60,49,46,F2A_12058,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_47,60,49,47,F2A_12059,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_0,60,50,0,A2F_11940,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_1,60,50,1,A2F_11941,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_2,60,50,2,A2F_11942,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_3,60,50,3,A2F_11943,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_4,60,50,4,A2F_11944,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_5,60,50,5,A2F_11945,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_6,60,50,6,A2F_11946,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_7,60,50,7,A2F_11947,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_8,60,50,8,A2F_11948,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_9,60,50,9,A2F_11949,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_10,60,50,10,A2F_11950,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,980,40,2000,1000,FPGA_60_50_11,60,50,11,A2F_11951,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,70,40,1000,1000,FPGA_60_50_24,60,50,24,F2A_11964,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_25,60,50,25,F2A_11965,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_26,60,50,26,F2A_11966,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_27,60,50,27,F2A_11967,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_28,60,50,28,F2A_11968,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_29,60,50,29,F2A_11969,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_30,60,50,30,F2A_11970,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_31,60,50,31,F2A_11971,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_32,60,50,32,F2A_11972,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_33,60,50,33,F2A_11973,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_34,60,50,34,F2A_11974,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_35,60,50,35,F2A_11975,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_36,60,50,36,F2A_11976,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_37,60,50,37,F2A_11977,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_38,60,50,38,F2A_11978,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_39,60,50,39,F2A_11979,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_40,60,50,40,F2A_11980,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_41,60,50,41,F2A_11981,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_42,60,50,42,F2A_11982,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_43,60,50,43,F2A_11983,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_44,60,50,44,F2A_11984,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_45,60,50,45,F2A_11985,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_46,60,50,46,F2A_11986,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_47,60,50,47,F2A_11987,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_0,60,51,0,A2F_11868,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_1,60,51,1,A2F_11869,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_2,60,51,2,A2F_11870,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_3,60,51,3,A2F_11871,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_4,60,51,4,A2F_11872,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_5,60,51,5,A2F_11873,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_6,60,51,6,A2F_11874,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_7,60,51,7,A2F_11875,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_8,60,51,8,A2F_11876,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_9,60,51,9,A2F_11877,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_10,60,51,10,A2F_11878,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,980,40,2000,1000,FPGA_60_51_11,60,51,11,A2F_11879,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,70,40,1000,1000,FPGA_60_51_24,60,51,24,F2A_11892,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_25,60,51,25,F2A_11893,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_26,60,51,26,F2A_11894,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_27,60,51,27,F2A_11895,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_28,60,51,28,F2A_11896,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_29,60,51,29,F2A_11897,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_30,60,51,30,F2A_11898,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_31,60,51,31,F2A_11899,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_32,60,51,32,F2A_11900,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_33,60,51,33,F2A_11901,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_34,60,51,34,F2A_11902,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_35,60,51,35,F2A_11903,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_36,60,51,36,F2A_11904,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_37,60,51,37,F2A_11905,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_38,60,51,38,F2A_11906,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_39,60,51,39,F2A_11907,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_40,60,51,40,F2A_11908,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_41,60,51,41,F2A_11909,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_42,60,51,42,F2A_11910,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_43,60,51,43,F2A_11911,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_44,60,51,44,F2A_11912,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_45,60,51,45,F2A_11913,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_46,60,51,46,F2A_11914,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_47,60,51,47,F2A_11915,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_0,60,52,0,A2F_11796,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_1,60,52,1,A2F_11797,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_2,60,52,2,A2F_11798,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_3,60,52,3,A2F_11799,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_4,60,52,4,A2F_11800,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_5,60,52,5,A2F_11801,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_6,60,52,6,A2F_11802,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_7,60,52,7,A2F_11803,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_8,60,52,8,A2F_11804,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_9,60,52,9,A2F_11805,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_10,60,52,10,A2F_11806,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,980,40,2000,1000,FPGA_60_52_11,60,52,11,A2F_11807,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,70,40,1000,1000,FPGA_60_52_24,60,52,24,F2A_11820,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_25,60,52,25,F2A_11821,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_26,60,52,26,F2A_11822,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_27,60,52,27,F2A_11823,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_28,60,52,28,F2A_11824,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_29,60,52,29,F2A_11825,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_30,60,52,30,F2A_11826,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_31,60,52,31,F2A_11827,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_32,60,52,32,F2A_11828,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_33,60,52,33,F2A_11829,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_34,60,52,34,F2A_11830,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_35,60,52,35,F2A_11831,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_36,60,52,36,F2A_11832,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_37,60,52,37,F2A_11833,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_38,60,52,38,F2A_11834,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_39,60,52,39,F2A_11835,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_40,60,52,40,F2A_11836,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_41,60,52,41,F2A_11837,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_42,60,52,42,F2A_11838,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_43,60,52,43,F2A_11839,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_44,60,52,44,F2A_11840,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_45,60,52,45,F2A_11841,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_46,60,52,46,F2A_11842,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_47,60,52,47,F2A_11843,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_0,60,53,0,A2F_11724,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_1,60,53,1,A2F_11725,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_2,60,53,2,A2F_11726,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_3,60,53,3,A2F_11727,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_4,60,53,4,A2F_11728,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_5,60,53,5,A2F_11729,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_6,60,53,6,A2F_11730,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_7,60,53,7,A2F_11731,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_8,60,53,8,A2F_11732,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_9,60,53,9,A2F_11733,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_10,60,53,10,A2F_11734,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,980,40,2000,1000,FPGA_60_53_11,60,53,11,A2F_11735,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,70,40,1000,1000,FPGA_60_53_24,60,53,24,F2A_11748,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_25,60,53,25,F2A_11749,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_26,60,53,26,F2A_11750,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_27,60,53,27,F2A_11751,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_28,60,53,28,F2A_11752,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_29,60,53,29,F2A_11753,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_30,60,53,30,F2A_11754,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_31,60,53,31,F2A_11755,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_32,60,53,32,F2A_11756,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_33,60,53,33,F2A_11757,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_34,60,53,34,F2A_11758,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_35,60,53,35,F2A_11759,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_36,60,53,36,F2A_11760,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_37,60,53,37,F2A_11761,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_38,60,53,38,F2A_11762,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_39,60,53,39,F2A_11763,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_40,60,53,40,F2A_11764,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_41,60,53,41,F2A_11765,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_42,60,53,42,F2A_11766,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_43,60,53,43,F2A_11767,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_44,60,53,44,F2A_11768,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_45,60,53,45,F2A_11769,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_46,60,53,46,F2A_11770,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_47,60,53,47,F2A_11771,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_0,60,54,0,A2F_11652,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_1,60,54,1,A2F_11653,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_2,60,54,2,A2F_11654,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_3,60,54,3,A2F_11655,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_4,60,54,4,A2F_11656,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_5,60,54,5,A2F_11657,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_6,60,54,6,A2F_11658,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_7,60,54,7,A2F_11659,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_8,60,54,8,A2F_11660,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_9,60,54,9,A2F_11661,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_10,60,54,10,A2F_11662,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,980,40,2000,1000,FPGA_60_54_11,60,54,11,A2F_11663,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,70,40,1000,1000,FPGA_60_54_24,60,54,24,F2A_11676,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_25,60,54,25,F2A_11677,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_26,60,54,26,F2A_11678,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_27,60,54,27,F2A_11679,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_28,60,54,28,F2A_11680,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_29,60,54,29,F2A_11681,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_30,60,54,30,F2A_11682,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_31,60,54,31,F2A_11683,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_32,60,54,32,F2A_11684,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_33,60,54,33,F2A_11685,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_34,60,54,34,F2A_11686,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_35,60,54,35,F2A_11687,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_36,60,54,36,F2A_11688,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_37,60,54,37,F2A_11689,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_38,60,54,38,F2A_11690,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_39,60,54,39,F2A_11691,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_40,60,54,40,F2A_11692,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_41,60,54,41,F2A_11693,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_42,60,54,42,F2A_11694,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_43,60,54,43,F2A_11695,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_44,60,54,44,F2A_11696,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_45,60,54,45,F2A_11697,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_46,60,54,46,F2A_11698,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_47,60,54,47,F2A_11699,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_0,60,55,0,A2F_11580,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_1,60,55,1,A2F_11581,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_2,60,55,2,A2F_11582,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_3,60,55,3,A2F_11583,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_4,60,55,4,A2F_11584,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_5,60,55,5,A2F_11585,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_6,60,55,6,A2F_11586,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_7,60,55,7,A2F_11587,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_8,60,55,8,A2F_11588,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_9,60,55,9,A2F_11589,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_10,60,55,10,A2F_11590,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_24,60,55,24,F2A_11604,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_25,60,55,25,F2A_11605,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_26,60,55,26,F2A_11606,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_27,60,55,27,F2A_11607,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_28,60,55,28,F2A_11608,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_29,60,55,29,F2A_11609,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_30,60,55,30,F2A_11610,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_31,60,55,31,F2A_11611,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_32,60,55,32,F2A_11612,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_0,60,56,0,A2F_11508,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_1,60,56,1,A2F_11509,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_2,60,56,2,A2F_11510,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_3,60,56,3,A2F_11511,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_4,60,56,4,A2F_11512,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_5,60,56,5,A2F_11513,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_6,60,56,6,A2F_11514,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_7,60,56,7,A2F_11515,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_8,60,56,8,A2F_11516,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_9,60,56,9,A2F_11517,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_10,60,56,10,A2F_11518,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,980,40,2000,1000,FPGA_60_56_11,60,56,11,A2F_11519,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_56_24,60,56,24,F2A_11532,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_25,60,56,25,F2A_11533,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_26,60,56,26,F2A_11534,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_27,60,56,27,F2A_11535,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_28,60,56,28,F2A_11536,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_29,60,56,29,F2A_11537,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_30,60,56,30,F2A_11538,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_31,60,56,31,F2A_11539,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_32,60,56,32,F2A_11540,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_33,60,56,33,F2A_11541,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_34,60,56,34,F2A_11542,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_35,60,56,35,F2A_11543,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_36,60,56,36,F2A_11544,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_37,60,56,37,F2A_11545,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_38,60,56,38,F2A_11546,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_39,60,56,39,F2A_11547,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_40,60,56,40,F2A_11548,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_41,60,56,41,F2A_11549,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_42,60,56,42,F2A_11550,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_43,60,56,43,F2A_11551,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_44,60,56,44,F2A_11552,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_45,60,56,45,F2A_11553,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_46,60,56,46,F2A_11554,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_47,60,56,47,F2A_11555,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_0,60,57,0,A2F_11436,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_1,60,57,1,A2F_11437,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_2,60,57,2,A2F_11438,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_3,60,57,3,A2F_11439,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_4,60,57,4,A2F_11440,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_5,60,57,5,A2F_11441,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_6,60,57,6,A2F_11442,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_7,60,57,7,A2F_11443,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_8,60,57,8,A2F_11444,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_9,60,57,9,A2F_11445,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_10,60,57,10,A2F_11446,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,980,40,2000,1000,FPGA_60_57_11,60,57,11,A2F_11447,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,70,40,1000,1000,FPGA_60_57_24,60,57,24,F2A_11460,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_25,60,57,25,F2A_11461,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_26,60,57,26,F2A_11462,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_27,60,57,27,F2A_11463,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_28,60,57,28,F2A_11464,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_29,60,57,29,F2A_11465,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_30,60,57,30,F2A_11466,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_31,60,57,31,F2A_11467,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_32,60,57,32,F2A_11468,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_33,60,57,33,F2A_11469,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_34,60,57,34,F2A_11470,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_35,60,57,35,F2A_11471,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_36,60,57,36,F2A_11472,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_37,60,57,37,F2A_11473,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_38,60,57,38,F2A_11474,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_39,60,57,39,F2A_11475,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_40,60,57,40,F2A_11476,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_41,60,57,41,F2A_11477,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_42,60,57,42,F2A_11478,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_43,60,57,43,F2A_11479,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_44,60,57,44,F2A_11480,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_45,60,57,45,F2A_11481,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_46,60,57,46,F2A_11482,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_47,60,57,47,F2A_11483,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_0,60,58,0,A2F_11364,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_1,60,58,1,A2F_11365,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_2,60,58,2,A2F_11366,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_3,60,58,3,A2F_11367,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_4,60,58,4,A2F_11368,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_5,60,58,5,A2F_11369,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_6,60,58,6,A2F_11370,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_7,60,58,7,A2F_11371,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_8,60,58,8,A2F_11372,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_9,60,58,9,A2F_11373,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_10,60,58,10,A2F_11374,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,980,40,2000,1000,FPGA_60_58_11,60,58,11,A2F_11375,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,70,40,1000,1000,FPGA_60_58_24,60,58,24,F2A_11388,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_25,60,58,25,F2A_11389,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_26,60,58,26,F2A_11390,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_27,60,58,27,F2A_11391,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_28,60,58,28,F2A_11392,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_29,60,58,29,F2A_11393,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_30,60,58,30,F2A_11394,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_31,60,58,31,F2A_11395,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_32,60,58,32,F2A_11396,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_33,60,58,33,F2A_11397,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_34,60,58,34,F2A_11398,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_35,60,58,35,F2A_11399,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_36,60,58,36,F2A_11400,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_37,60,58,37,F2A_11401,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_38,60,58,38,F2A_11402,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_39,60,58,39,F2A_11403,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_40,60,58,40,F2A_11404,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_41,60,58,41,F2A_11405,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_42,60,58,42,F2A_11406,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_43,60,58,43,F2A_11407,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_44,60,58,44,F2A_11408,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_45,60,58,45,F2A_11409,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_46,60,58,46,F2A_11410,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_47,60,58,47,F2A_11411,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_0,60,59,0,A2F_11292,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_1,60,59,1,A2F_11293,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_2,60,59,2,A2F_11294,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_3,60,59,3,A2F_11295,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_4,60,59,4,A2F_11296,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_5,60,59,5,A2F_11297,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_6,60,59,6,A2F_11298,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_7,60,59,7,A2F_11299,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_8,60,59,8,A2F_11300,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_9,60,59,9,A2F_11301,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_10,60,59,10,A2F_11302,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,980,40,2000,1000,FPGA_60_59_11,60,59,11,A2F_11303,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,70,40,1000,1000,FPGA_60_59_24,60,59,24,F2A_11316,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_25,60,59,25,F2A_11317,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_26,60,59,26,F2A_11318,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_27,60,59,27,F2A_11319,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_28,60,59,28,F2A_11320,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_29,60,59,29,F2A_11321,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_30,60,59,30,F2A_11322,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_31,60,59,31,F2A_11323,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_32,60,59,32,F2A_11324,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_33,60,59,33,F2A_11325,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_34,60,59,34,F2A_11326,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_35,60,59,35,F2A_11327,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_36,60,59,36,F2A_11328,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_37,60,59,37,F2A_11329,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_38,60,59,38,F2A_11330,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_39,60,59,39,F2A_11331,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_40,60,59,40,F2A_11332,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_41,60,59,41,F2A_11333,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_42,60,59,42,F2A_11334,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_43,60,59,43,F2A_11335,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_44,60,59,44,F2A_11336,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_45,60,59,45,F2A_11337,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_46,60,59,46,F2A_11338,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_47,60,59,47,F2A_11339,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_0,60,60,0,A2F_11220,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_1,60,60,1,A2F_11221,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_2,60,60,2,A2F_11222,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_3,60,60,3,A2F_11223,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_4,60,60,4,A2F_11224,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_5,60,60,5,A2F_11225,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_6,60,60,6,A2F_11226,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_7,60,60,7,A2F_11227,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_8,60,60,8,A2F_11228,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_9,60,60,9,A2F_11229,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_10,60,60,10,A2F_11230,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,980,40,2000,1000,FPGA_60_60_11,60,60,11,A2F_11231,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,70,40,1000,1000,FPGA_60_60_24,60,60,24,F2A_11244,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_25,60,60,25,F2A_11245,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_26,60,60,26,F2A_11246,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_27,60,60,27,F2A_11247,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_28,60,60,28,F2A_11248,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_29,60,60,29,F2A_11249,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_30,60,60,30,F2A_11250,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_31,60,60,31,F2A_11251,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_32,60,60,32,F2A_11252,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_33,60,60,33,F2A_11253,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_34,60,60,34,F2A_11254,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_35,60,60,35,F2A_11255,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_36,60,60,36,F2A_11256,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_37,60,60,37,F2A_11257,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_38,60,60,38,F2A_11258,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_39,60,60,39,F2A_11259,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_40,60,60,40,F2A_11260,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_41,60,60,41,F2A_11261,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_42,60,60,42,F2A_11262,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_43,60,60,43,F2A_11263,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_44,60,60,44,F2A_11264,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_45,60,60,45,F2A_11265,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_46,60,60,46,F2A_11266,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_47,60,60,47,F2A_11267,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_0,60,61,0,A2F_11148,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_1,60,61,1,A2F_11149,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_2,60,61,2,A2F_11150,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_3,60,61,3,A2F_11151,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_4,60,61,4,A2F_11152,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_5,60,61,5,A2F_11153,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_6,60,61,6,A2F_11154,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_7,60,61,7,A2F_11155,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_8,60,61,8,A2F_11156,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_9,60,61,9,A2F_11157,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_10,60,61,10,A2F_11158,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,980,40,2000,1000,FPGA_60_61_11,60,61,11,A2F_11159,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,70,40,1000,1000,FPGA_60_61_24,60,61,24,F2A_11172,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_25,60,61,25,F2A_11173,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_26,60,61,26,F2A_11174,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_27,60,61,27,F2A_11175,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_28,60,61,28,F2A_11176,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_29,60,61,29,F2A_11177,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_30,60,61,30,F2A_11178,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_31,60,61,31,F2A_11179,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_32,60,61,32,F2A_11180,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_33,60,61,33,F2A_11181,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_34,60,61,34,F2A_11182,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_35,60,61,35,F2A_11183,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_36,60,61,36,F2A_11184,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_37,60,61,37,F2A_11185,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_38,60,61,38,F2A_11186,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_39,60,61,39,F2A_11187,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_40,60,61,40,F2A_11188,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_41,60,61,41,F2A_11189,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_42,60,61,42,F2A_11190,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_43,60,61,43,F2A_11191,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_44,60,61,44,F2A_11192,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_45,60,61,45,F2A_11193,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_46,60,61,46,F2A_11194,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_47,60,61,47,F2A_11195,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_0,60,62,0,A2F_11076,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_1,60,62,1,A2F_11077,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_2,60,62,2,A2F_11078,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_3,60,62,3,A2F_11079,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_4,60,62,4,A2F_11080,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_5,60,62,5,A2F_11081,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_6,60,62,6,A2F_11082,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_7,60,62,7,A2F_11083,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_8,60,62,8,A2F_11084,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_9,60,62,9,A2F_11085,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_10,60,62,10,A2F_11086,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,980,40,2000,1000,FPGA_60_62_11,60,62,11,A2F_11087,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,70,40,1000,1000,FPGA_60_62_24,60,62,24,F2A_11100,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_25,60,62,25,F2A_11101,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_26,60,62,26,F2A_11102,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_27,60,62,27,F2A_11103,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_28,60,62,28,F2A_11104,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_29,60,62,29,F2A_11105,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_30,60,62,30,F2A_11106,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_31,60,62,31,F2A_11107,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_32,60,62,32,F2A_11108,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_33,60,62,33,F2A_11109,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_34,60,62,34,F2A_11110,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_35,60,62,35,F2A_11111,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_36,60,62,36,F2A_11112,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_37,60,62,37,F2A_11113,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_38,60,62,38,F2A_11114,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_39,60,62,39,F2A_11115,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_40,60,62,40,F2A_11116,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_41,60,62,41,F2A_11117,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_42,60,62,42,F2A_11118,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_43,60,62,43,F2A_11119,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_44,60,62,44,F2A_11120,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_45,60,62,45,F2A_11121,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_46,60,62,46,F2A_11122,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_47,60,62,47,F2A_11123,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_0,60,63,0,A2F_11004,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_1,60,63,1,A2F_11005,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_2,60,63,2,A2F_11006,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_3,60,63,3,A2F_11007,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_4,60,63,4,A2F_11008,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_5,60,63,5,A2F_11009,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_6,60,63,6,A2F_11010,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_7,60,63,7,A2F_11011,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_8,60,63,8,A2F_11012,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_9,60,63,9,A2F_11013,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_10,60,63,10,A2F_11014,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,980,40,2000,1000,FPGA_60_63_11,60,63,11,A2F_11015,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,70,40,1000,1000,FPGA_60_63_24,60,63,24,F2A_11028,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_25,60,63,25,F2A_11029,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_26,60,63,26,F2A_11030,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_27,60,63,27,F2A_11031,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_28,60,63,28,F2A_11032,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_29,60,63,29,F2A_11033,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_30,60,63,30,F2A_11034,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_31,60,63,31,F2A_11035,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_32,60,63,32,F2A_11036,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_33,60,63,33,F2A_11037,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_34,60,63,34,F2A_11038,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_35,60,63,35,F2A_11039,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_36,60,63,36,F2A_11040,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_37,60,63,37,F2A_11041,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_38,60,63,38,F2A_11042,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_39,60,63,39,F2A_11043,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_40,60,63,40,F2A_11044,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_41,60,63,41,F2A_11045,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_42,60,63,42,F2A_11046,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_43,60,63,43,F2A_11047,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_44,60,63,44,F2A_11048,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_45,60,63,45,F2A_11049,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_46,60,63,46,F2A_11050,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_47,60,63,47,F2A_11051,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_0,60,64,0,A2F_10932,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_1,60,64,1,A2F_10933,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_2,60,64,2,A2F_10934,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_3,60,64,3,A2F_10935,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_4,60,64,4,A2F_10936,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_5,60,64,5,A2F_10937,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_6,60,64,6,A2F_10938,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_7,60,64,7,A2F_10939,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_8,60,64,8,A2F_10940,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_9,60,64,9,A2F_10941,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_10,60,64,10,A2F_10942,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,980,40,2000,1000,FPGA_60_64_11,60,64,11,A2F_10943,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,70,40,1000,1000,FPGA_60_64_24,60,64,24,F2A_10956,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_25,60,64,25,F2A_10957,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_26,60,64,26,F2A_10958,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_27,60,64,27,F2A_10959,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_28,60,64,28,F2A_10960,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_29,60,64,29,F2A_10961,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_30,60,64,30,F2A_10962,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_31,60,64,31,F2A_10963,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_32,60,64,32,F2A_10964,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_33,60,64,33,F2A_10965,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_34,60,64,34,F2A_10966,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_35,60,64,35,F2A_10967,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_36,60,64,36,F2A_10968,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_37,60,64,37,F2A_10969,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_38,60,64,38,F2A_10970,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_39,60,64,39,F2A_10971,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_40,60,64,40,F2A_10972,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_41,60,64,41,F2A_10973,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_42,60,64,42,F2A_10974,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_43,60,64,43,F2A_10975,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_44,60,64,44,F2A_10976,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_45,60,64,45,F2A_10977,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_46,60,64,46,F2A_10978,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_47,60,64,47,F2A_10979,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_0,60,65,0,A2F_10860,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_1,60,65,1,A2F_10861,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_2,60,65,2,A2F_10862,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_3,60,65,3,A2F_10863,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_4,60,65,4,A2F_10864,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_5,60,65,5,A2F_10865,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_6,60,65,6,A2F_10866,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_7,60,65,7,A2F_10867,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_8,60,65,8,A2F_10868,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_9,60,65,9,A2F_10869,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_10,60,65,10,A2F_10870,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,980,40,2000,1000,FPGA_60_65_11,60,65,11,A2F_10871,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,70,40,1000,1000,FPGA_60_65_24,60,65,24,F2A_10884,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_25,60,65,25,F2A_10885,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_26,60,65,26,F2A_10886,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_27,60,65,27,F2A_10887,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_28,60,65,28,F2A_10888,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_29,60,65,29,F2A_10889,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_30,60,65,30,F2A_10890,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_31,60,65,31,F2A_10891,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_32,60,65,32,F2A_10892,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_33,60,65,33,F2A_10893,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_34,60,65,34,F2A_10894,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_35,60,65,35,F2A_10895,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_36,60,65,36,F2A_10896,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_37,60,65,37,F2A_10897,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_38,60,65,38,F2A_10898,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_39,60,65,39,F2A_10899,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_40,60,65,40,F2A_10900,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_41,60,65,41,F2A_10901,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_42,60,65,42,F2A_10902,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_43,60,65,43,F2A_10903,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_44,60,65,44,F2A_10904,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_45,60,65,45,F2A_10905,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_46,60,65,46,F2A_10906,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_47,60,65,47,F2A_10907,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_0,60,66,0,A2F_10788,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_1,60,66,1,A2F_10789,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_2,60,66,2,A2F_10790,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_3,60,66,3,A2F_10791,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_4,60,66,4,A2F_10792,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_5,60,66,5,A2F_10793,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_6,60,66,6,A2F_10794,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_7,60,66,7,A2F_10795,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_8,60,66,8,A2F_10796,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_9,60,66,9,A2F_10797,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_10,60,66,10,A2F_10798,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_24,60,66,24,F2A_10812,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_25,60,66,25,F2A_10813,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_26,60,66,26,F2A_10814,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_27,60,66,27,F2A_10815,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_28,60,66,28,F2A_10816,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_29,60,66,29,F2A_10817,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_30,60,66,30,F2A_10818,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_31,60,66,31,F2A_10819,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_32,60,66,32,F2A_10820,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_0,60,67,0,A2F_10716,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_1,60,67,1,A2F_10717,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_2,60,67,2,A2F_10718,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_3,60,67,3,A2F_10719,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_4,60,67,4,A2F_10720,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_5,60,67,5,A2F_10721,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_6,60,67,6,A2F_10722,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_7,60,67,7,A2F_10723,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_8,60,67,8,A2F_10724,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_9,60,67,9,A2F_10725,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_10,60,67,10,A2F_10726,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,980,40,2000,1000,FPGA_60_67_11,60,67,11,A2F_10727,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_67_24,60,67,24,F2A_10740,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_25,60,67,25,F2A_10741,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_26,60,67,26,F2A_10742,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_27,60,67,27,F2A_10743,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_28,60,67,28,F2A_10744,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_29,60,67,29,F2A_10745,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_30,60,67,30,F2A_10746,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_31,60,67,31,F2A_10747,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_32,60,67,32,F2A_10748,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_33,60,67,33,F2A_10749,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_34,60,67,34,F2A_10750,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_35,60,67,35,F2A_10751,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_36,60,67,36,F2A_10752,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_37,60,67,37,F2A_10753,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_38,60,67,38,F2A_10754,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_39,60,67,39,F2A_10755,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_40,60,67,40,F2A_10756,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_41,60,67,41,F2A_10757,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_42,60,67,42,F2A_10758,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_43,60,67,43,F2A_10759,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_44,60,67,44,F2A_10760,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_45,60,67,45,F2A_10761,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_46,60,67,46,F2A_10762,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_47,60,67,47,F2A_10763,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_0,60,68,0,A2F_10644,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_1,60,68,1,A2F_10645,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_2,60,68,2,A2F_10646,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_3,60,68,3,A2F_10647,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_4,60,68,4,A2F_10648,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_5,60,68,5,A2F_10649,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_6,60,68,6,A2F_10650,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_7,60,68,7,A2F_10651,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_8,60,68,8,A2F_10652,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_9,60,68,9,A2F_10653,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_10,60,68,10,A2F_10654,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,980,40,2000,1000,FPGA_60_68_11,60,68,11,A2F_10655,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,70,40,1000,1000,FPGA_60_68_24,60,68,24,F2A_10668,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_25,60,68,25,F2A_10669,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_26,60,68,26,F2A_10670,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_27,60,68,27,F2A_10671,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_28,60,68,28,F2A_10672,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_29,60,68,29,F2A_10673,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_30,60,68,30,F2A_10674,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_31,60,68,31,F2A_10675,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_32,60,68,32,F2A_10676,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_33,60,68,33,F2A_10677,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_34,60,68,34,F2A_10678,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_35,60,68,35,F2A_10679,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_36,60,68,36,F2A_10680,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_37,60,68,37,F2A_10681,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_38,60,68,38,F2A_10682,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_39,60,68,39,F2A_10683,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_40,60,68,40,F2A_10684,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_41,60,68,41,F2A_10685,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_42,60,68,42,F2A_10686,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_43,60,68,43,F2A_10687,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_44,60,68,44,F2A_10688,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_45,60,68,45,F2A_10689,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_46,60,68,46,F2A_10690,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_47,60,68,47,F2A_10691,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_0,60,69,0,A2F_10572,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_1,60,69,1,A2F_10573,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_2,60,69,2,A2F_10574,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_3,60,69,3,A2F_10575,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_4,60,69,4,A2F_10576,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_5,60,69,5,A2F_10577,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_6,60,69,6,A2F_10578,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_7,60,69,7,A2F_10579,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_8,60,69,8,A2F_10580,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_9,60,69,9,A2F_10581,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_10,60,69,10,A2F_10582,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,980,40,2000,1000,FPGA_60_69_11,60,69,11,A2F_10583,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,70,40,1000,1000,FPGA_60_69_24,60,69,24,F2A_10596,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_25,60,69,25,F2A_10597,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_26,60,69,26,F2A_10598,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_27,60,69,27,F2A_10599,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_28,60,69,28,F2A_10600,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_29,60,69,29,F2A_10601,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_30,60,69,30,F2A_10602,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_31,60,69,31,F2A_10603,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_32,60,69,32,F2A_10604,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_33,60,69,33,F2A_10605,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_34,60,69,34,F2A_10606,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_35,60,69,35,F2A_10607,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_36,60,69,36,F2A_10608,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_37,60,69,37,F2A_10609,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_38,60,69,38,F2A_10610,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_39,60,69,39,F2A_10611,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_40,60,69,40,F2A_10612,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_41,60,69,41,F2A_10613,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_42,60,69,42,F2A_10614,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_43,60,69,43,F2A_10615,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_44,60,69,44,F2A_10616,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_45,60,69,45,F2A_10617,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_46,60,69,46,F2A_10618,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_47,60,69,47,F2A_10619,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_0,60,70,0,A2F_10500,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_1,60,70,1,A2F_10501,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_2,60,70,2,A2F_10502,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_3,60,70,3,A2F_10503,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_4,60,70,4,A2F_10504,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_5,60,70,5,A2F_10505,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_6,60,70,6,A2F_10506,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_7,60,70,7,A2F_10507,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_8,60,70,8,A2F_10508,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_9,60,70,9,A2F_10509,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_10,60,70,10,A2F_10510,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,980,40,2000,1000,FPGA_60_70_11,60,70,11,A2F_10511,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,70,40,1000,1000,FPGA_60_70_24,60,70,24,F2A_10524,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_25,60,70,25,F2A_10525,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_26,60,70,26,F2A_10526,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_27,60,70,27,F2A_10527,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_28,60,70,28,F2A_10528,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_29,60,70,29,F2A_10529,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_30,60,70,30,F2A_10530,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_31,60,70,31,F2A_10531,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_32,60,70,32,F2A_10532,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_33,60,70,33,F2A_10533,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_34,60,70,34,F2A_10534,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_35,60,70,35,F2A_10535,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_36,60,70,36,F2A_10536,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_37,60,70,37,F2A_10537,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_38,60,70,38,F2A_10538,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_39,60,70,39,F2A_10539,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_40,60,70,40,F2A_10540,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_41,60,70,41,F2A_10541,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_42,60,70,42,F2A_10542,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_43,60,70,43,F2A_10543,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_44,60,70,44,F2A_10544,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_45,60,70,45,F2A_10545,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_46,60,70,46,F2A_10546,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_47,60,70,47,F2A_10547,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_0,60,71,0,A2F_10428,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_1,60,71,1,A2F_10429,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_2,60,71,2,A2F_10430,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_3,60,71,3,A2F_10431,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_4,60,71,4,A2F_10432,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_5,60,71,5,A2F_10433,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_6,60,71,6,A2F_10434,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_7,60,71,7,A2F_10435,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_8,60,71,8,A2F_10436,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_9,60,71,9,A2F_10437,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_10,60,71,10,A2F_10438,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,980,40,2000,1000,FPGA_60_71_11,60,71,11,A2F_10439,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,70,40,1000,1000,FPGA_60_71_24,60,71,24,F2A_10452,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_25,60,71,25,F2A_10453,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_26,60,71,26,F2A_10454,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_27,60,71,27,F2A_10455,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_28,60,71,28,F2A_10456,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_29,60,71,29,F2A_10457,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_30,60,71,30,F2A_10458,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_31,60,71,31,F2A_10459,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_32,60,71,32,F2A_10460,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_33,60,71,33,F2A_10461,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_34,60,71,34,F2A_10462,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_35,60,71,35,F2A_10463,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_36,60,71,36,F2A_10464,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_37,60,71,37,F2A_10465,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_38,60,71,38,F2A_10466,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_39,60,71,39,F2A_10467,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_40,60,71,40,F2A_10468,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_41,60,71,41,F2A_10469,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_42,60,71,42,F2A_10470,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_43,60,71,43,F2A_10471,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_44,60,71,44,F2A_10472,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_45,60,71,45,F2A_10473,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_46,60,71,46,F2A_10474,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_47,60,71,47,F2A_10475,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_0,60,72,0,A2F_10356,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_1,60,72,1,A2F_10357,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_2,60,72,2,A2F_10358,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_3,60,72,3,A2F_10359,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_4,60,72,4,A2F_10360,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_5,60,72,5,A2F_10361,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_6,60,72,6,A2F_10362,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_7,60,72,7,A2F_10363,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_8,60,72,8,A2F_10364,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_9,60,72,9,A2F_10365,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_10,60,72,10,A2F_10366,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,980,40,2000,1000,FPGA_60_72_11,60,72,11,A2F_10367,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,70,40,1000,1000,FPGA_60_72_24,60,72,24,F2A_10380,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_25,60,72,25,F2A_10381,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_26,60,72,26,F2A_10382,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_27,60,72,27,F2A_10383,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_28,60,72,28,F2A_10384,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_29,60,72,29,F2A_10385,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_30,60,72,30,F2A_10386,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_31,60,72,31,F2A_10387,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_32,60,72,32,F2A_10388,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_33,60,72,33,F2A_10389,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_34,60,72,34,F2A_10390,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_35,60,72,35,F2A_10391,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_36,60,72,36,F2A_10392,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_37,60,72,37,F2A_10393,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_38,60,72,38,F2A_10394,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_39,60,72,39,F2A_10395,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_40,60,72,40,F2A_10396,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_41,60,72,41,F2A_10397,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_42,60,72,42,F2A_10398,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_43,60,72,43,F2A_10399,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_44,60,72,44,F2A_10400,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_45,60,72,45,F2A_10401,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_46,60,72,46,F2A_10402,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_47,60,72,47,F2A_10403,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_0,60,73,0,A2F_10284,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_1,60,73,1,A2F_10285,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_2,60,73,2,A2F_10286,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_3,60,73,3,A2F_10287,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_4,60,73,4,A2F_10288,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_5,60,73,5,A2F_10289,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_6,60,73,6,A2F_10290,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_7,60,73,7,A2F_10291,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_8,60,73,8,A2F_10292,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_9,60,73,9,A2F_10293,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_10,60,73,10,A2F_10294,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,980,40,2000,1000,FPGA_60_73_11,60,73,11,A2F_10295,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,70,40,1000,1000,FPGA_60_73_24,60,73,24,F2A_10308,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_25,60,73,25,F2A_10309,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_26,60,73,26,F2A_10310,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_27,60,73,27,F2A_10311,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_28,60,73,28,F2A_10312,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_29,60,73,29,F2A_10313,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_30,60,73,30,F2A_10314,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_31,60,73,31,F2A_10315,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_32,60,73,32,F2A_10316,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_33,60,73,33,F2A_10317,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_34,60,73,34,F2A_10318,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_35,60,73,35,F2A_10319,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_36,60,73,36,F2A_10320,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_37,60,73,37,F2A_10321,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_38,60,73,38,F2A_10322,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_39,60,73,39,F2A_10323,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_40,60,73,40,F2A_10324,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_41,60,73,41,F2A_10325,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_42,60,73,42,F2A_10326,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_43,60,73,43,F2A_10327,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_44,60,73,44,F2A_10328,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_45,60,73,45,F2A_10329,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_46,60,73,46,F2A_10330,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_47,60,73,47,F2A_10331,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_0,60,74,0,A2F_10212,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_1,60,74,1,A2F_10213,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_2,60,74,2,A2F_10214,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_3,60,74,3,A2F_10215,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_4,60,74,4,A2F_10216,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_5,60,74,5,A2F_10217,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_6,60,74,6,A2F_10218,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_7,60,74,7,A2F_10219,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_8,60,74,8,A2F_10220,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_9,60,74,9,A2F_10221,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_10,60,74,10,A2F_10222,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,980,40,2000,1000,FPGA_60_74_11,60,74,11,A2F_10223,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,70,40,1000,1000,FPGA_60_74_24,60,74,24,F2A_10236,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_25,60,74,25,F2A_10237,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_26,60,74,26,F2A_10238,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_27,60,74,27,F2A_10239,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_28,60,74,28,F2A_10240,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_29,60,74,29,F2A_10241,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_30,60,74,30,F2A_10242,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_31,60,74,31,F2A_10243,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_32,60,74,32,F2A_10244,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_33,60,74,33,F2A_10245,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_34,60,74,34,F2A_10246,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_35,60,74,35,F2A_10247,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_36,60,74,36,F2A_10248,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_37,60,74,37,F2A_10249,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_38,60,74,38,F2A_10250,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_39,60,74,39,F2A_10251,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_40,60,74,40,F2A_10252,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_41,60,74,41,F2A_10253,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_42,60,74,42,F2A_10254,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_43,60,74,43,F2A_10255,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_44,60,74,44,F2A_10256,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_45,60,74,45,F2A_10257,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_46,60,74,46,F2A_10258,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_47,60,74,47,F2A_10259,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_0,60,75,0,A2F_10140,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_1,60,75,1,A2F_10141,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_2,60,75,2,A2F_10142,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_3,60,75,3,A2F_10143,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_4,60,75,4,A2F_10144,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_5,60,75,5,A2F_10145,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_6,60,75,6,A2F_10146,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_7,60,75,7,A2F_10147,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_8,60,75,8,A2F_10148,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_9,60,75,9,A2F_10149,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_10,60,75,10,A2F_10150,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,980,40,2000,1000,FPGA_60_75_11,60,75,11,A2F_10151,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,70,40,1000,1000,FPGA_60_75_24,60,75,24,F2A_10164,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_25,60,75,25,F2A_10165,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_26,60,75,26,F2A_10166,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_27,60,75,27,F2A_10167,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_28,60,75,28,F2A_10168,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_29,60,75,29,F2A_10169,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_30,60,75,30,F2A_10170,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_31,60,75,31,F2A_10171,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_32,60,75,32,F2A_10172,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_33,60,75,33,F2A_10173,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_34,60,75,34,F2A_10174,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_35,60,75,35,F2A_10175,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_36,60,75,36,F2A_10176,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_37,60,75,37,F2A_10177,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_38,60,75,38,F2A_10178,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_39,60,75,39,F2A_10179,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_40,60,75,40,F2A_10180,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_41,60,75,41,F2A_10181,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_42,60,75,42,F2A_10182,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_43,60,75,43,F2A_10183,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_44,60,75,44,F2A_10184,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_45,60,75,45,F2A_10185,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_46,60,75,46,F2A_10186,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_47,60,75,47,F2A_10187,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_0,60,76,0,A2F_10068,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_1,60,76,1,A2F_10069,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_2,60,76,2,A2F_10070,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_3,60,76,3,A2F_10071,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_4,60,76,4,A2F_10072,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_5,60,76,5,A2F_10073,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_6,60,76,6,A2F_10074,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_7,60,76,7,A2F_10075,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_8,60,76,8,A2F_10076,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_9,60,76,9,A2F_10077,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_10,60,76,10,A2F_10078,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,980,40,2000,1000,FPGA_60_76_11,60,76,11,A2F_10079,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,70,40,1000,1000,FPGA_60_76_24,60,76,24,F2A_10092,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_25,60,76,25,F2A_10093,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_26,60,76,26,F2A_10094,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_27,60,76,27,F2A_10095,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_28,60,76,28,F2A_10096,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_29,60,76,29,F2A_10097,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_30,60,76,30,F2A_10098,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_31,60,76,31,F2A_10099,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_32,60,76,32,F2A_10100,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_33,60,76,33,F2A_10101,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_34,60,76,34,F2A_10102,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_35,60,76,35,F2A_10103,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_36,60,76,36,F2A_10104,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_37,60,76,37,F2A_10105,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_38,60,76,38,F2A_10106,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_39,60,76,39,F2A_10107,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_40,60,76,40,F2A_10108,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_41,60,76,41,F2A_10109,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_42,60,76,42,F2A_10110,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_43,60,76,43,F2A_10111,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_44,60,76,44,F2A_10112,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_45,60,76,45,F2A_10113,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_46,60,76,46,F2A_10114,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_47,60,76,47,F2A_10115,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_0,60,77,0,A2F_9996,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_1,60,77,1,A2F_9997,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_2,60,77,2,A2F_9998,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_3,60,77,3,A2F_9999,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_4,60,77,4,A2F_10000,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_5,60,77,5,A2F_10001,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_6,60,77,6,A2F_10002,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_7,60,77,7,A2F_10003,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_8,60,77,8,A2F_10004,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_9,60,77,9,A2F_10005,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_10,60,77,10,A2F_10006,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_24,60,77,24,F2A_10020,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_25,60,77,25,F2A_10021,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_26,60,77,26,F2A_10022,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_27,60,77,27,F2A_10023,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_28,60,77,28,F2A_10024,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_29,60,77,29,F2A_10025,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_30,60,77,30,F2A_10026,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_31,60,77,31,F2A_10027,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_32,60,77,32,F2A_10028,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_0,60,78,0,A2F_9924,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_1,60,78,1,A2F_9925,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_2,60,78,2,A2F_9926,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_3,60,78,3,A2F_9927,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_4,60,78,4,A2F_9928,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_5,60,78,5,A2F_9929,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_6,60,78,6,A2F_9930,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_7,60,78,7,A2F_9931,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_8,60,78,8,A2F_9932,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_9,60,78,9,A2F_9933,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_10,60,78,10,A2F_9934,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,980,40,2000,1000,FPGA_60_78_11,60,78,11,A2F_9935,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_78_24,60,78,24,F2A_9948,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_25,60,78,25,F2A_9949,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_26,60,78,26,F2A_9950,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_27,60,78,27,F2A_9951,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_28,60,78,28,F2A_9952,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_29,60,78,29,F2A_9953,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_30,60,78,30,F2A_9954,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_31,60,78,31,F2A_9955,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_32,60,78,32,F2A_9956,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_33,60,78,33,F2A_9957,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_34,60,78,34,F2A_9958,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_35,60,78,35,F2A_9959,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_36,60,78,36,F2A_9960,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_37,60,78,37,F2A_9961,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_38,60,78,38,F2A_9962,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_39,60,78,39,F2A_9963,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_40,60,78,40,F2A_9964,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_41,60,78,41,F2A_9965,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_42,60,78,42,F2A_9966,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_43,60,78,43,F2A_9967,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_44,60,78,44,F2A_9968,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_45,60,78,45,F2A_9969,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_46,60,78,46,F2A_9970,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_47,60,78,47,F2A_9971,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_0,60,79,0,A2F_9852,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_1,60,79,1,A2F_9853,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_2,60,79,2,A2F_9854,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_3,60,79,3,A2F_9855,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_4,60,79,4,A2F_9856,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_5,60,79,5,A2F_9857,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_6,60,79,6,A2F_9858,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_7,60,79,7,A2F_9859,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_8,60,79,8,A2F_9860,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_9,60,79,9,A2F_9861,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_10,60,79,10,A2F_9862,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,980,40,2000,1000,FPGA_60_79_11,60,79,11,A2F_9863,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,70,40,1000,1000,FPGA_60_79_24,60,79,24,F2A_9876,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_25,60,79,25,F2A_9877,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_26,60,79,26,F2A_9878,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_27,60,79,27,F2A_9879,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_28,60,79,28,F2A_9880,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_29,60,79,29,F2A_9881,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_30,60,79,30,F2A_9882,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_31,60,79,31,F2A_9883,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_32,60,79,32,F2A_9884,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_33,60,79,33,F2A_9885,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_34,60,79,34,F2A_9886,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_35,60,79,35,F2A_9887,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_36,60,79,36,F2A_9888,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_37,60,79,37,F2A_9889,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_38,60,79,38,F2A_9890,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_39,60,79,39,F2A_9891,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_40,60,79,40,F2A_9892,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_41,60,79,41,F2A_9893,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_42,60,79,42,F2A_9894,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_43,60,79,43,F2A_9895,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_44,60,79,44,F2A_9896,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_45,60,79,45,F2A_9897,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_46,60,79,46,F2A_9898,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_47,60,79,47,F2A_9899,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_0,60,80,0,A2F_9780,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_1,60,80,1,A2F_9781,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_2,60,80,2,A2F_9782,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_3,60,80,3,A2F_9783,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_4,60,80,4,A2F_9784,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_5,60,80,5,A2F_9785,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_6,60,80,6,A2F_9786,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_7,60,80,7,A2F_9787,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_8,60,80,8,A2F_9788,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_9,60,80,9,A2F_9789,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_10,60,80,10,A2F_9790,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,980,40,2000,1000,FPGA_60_80_11,60,80,11,A2F_9791,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,70,40,1000,1000,FPGA_60_80_24,60,80,24,F2A_9804,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_25,60,80,25,F2A_9805,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_26,60,80,26,F2A_9806,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_27,60,80,27,F2A_9807,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_28,60,80,28,F2A_9808,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_29,60,80,29,F2A_9809,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_30,60,80,30,F2A_9810,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_31,60,80,31,F2A_9811,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_32,60,80,32,F2A_9812,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_33,60,80,33,F2A_9813,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_34,60,80,34,F2A_9814,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_35,60,80,35,F2A_9815,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_36,60,80,36,F2A_9816,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_37,60,80,37,F2A_9817,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_38,60,80,38,F2A_9818,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_39,60,80,39,F2A_9819,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_40,60,80,40,F2A_9820,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_41,60,80,41,F2A_9821,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_42,60,80,42,F2A_9822,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_43,60,80,43,F2A_9823,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_44,60,80,44,F2A_9824,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_45,60,80,45,F2A_9825,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_46,60,80,46,F2A_9826,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_47,60,80,47,F2A_9827,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_0,60,81,0,A2F_9708,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_1,60,81,1,A2F_9709,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_2,60,81,2,A2F_9710,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_3,60,81,3,A2F_9711,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_4,60,81,4,A2F_9712,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_5,60,81,5,A2F_9713,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_6,60,81,6,A2F_9714,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_7,60,81,7,A2F_9715,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_8,60,81,8,A2F_9716,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_9,60,81,9,A2F_9717,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_10,60,81,10,A2F_9718,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,980,40,2000,1000,FPGA_60_81_11,60,81,11,A2F_9719,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,70,40,1000,1000,FPGA_60_81_24,60,81,24,F2A_9732,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_25,60,81,25,F2A_9733,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_26,60,81,26,F2A_9734,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_27,60,81,27,F2A_9735,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_28,60,81,28,F2A_9736,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_29,60,81,29,F2A_9737,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_30,60,81,30,F2A_9738,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_31,60,81,31,F2A_9739,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_32,60,81,32,F2A_9740,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_33,60,81,33,F2A_9741,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_34,60,81,34,F2A_9742,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_35,60,81,35,F2A_9743,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_36,60,81,36,F2A_9744,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_37,60,81,37,F2A_9745,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_38,60,81,38,F2A_9746,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_39,60,81,39,F2A_9747,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_40,60,81,40,F2A_9748,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_41,60,81,41,F2A_9749,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_42,60,81,42,F2A_9750,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_43,60,81,43,F2A_9751,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_44,60,81,44,F2A_9752,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_45,60,81,45,F2A_9753,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_46,60,81,46,F2A_9754,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_47,60,81,47,F2A_9755,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_0,60,82,0,A2F_9636,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_1,60,82,1,A2F_9637,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_2,60,82,2,A2F_9638,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_3,60,82,3,A2F_9639,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_4,60,82,4,A2F_9640,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_5,60,82,5,A2F_9641,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_6,60,82,6,A2F_9642,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_7,60,82,7,A2F_9643,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_8,60,82,8,A2F_9644,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_9,60,82,9,A2F_9645,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_10,60,82,10,A2F_9646,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,980,40,2000,1000,FPGA_60_82_11,60,82,11,A2F_9647,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,70,40,1000,1000,FPGA_60_82_24,60,82,24,F2A_9660,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_25,60,82,25,F2A_9661,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_26,60,82,26,F2A_9662,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_27,60,82,27,F2A_9663,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_28,60,82,28,F2A_9664,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_29,60,82,29,F2A_9665,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_30,60,82,30,F2A_9666,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_31,60,82,31,F2A_9667,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_32,60,82,32,F2A_9668,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_33,60,82,33,F2A_9669,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_34,60,82,34,F2A_9670,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_35,60,82,35,F2A_9671,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_36,60,82,36,F2A_9672,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_37,60,82,37,F2A_9673,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_38,60,82,38,F2A_9674,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_39,60,82,39,F2A_9675,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_40,60,82,40,F2A_9676,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_41,60,82,41,F2A_9677,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_42,60,82,42,F2A_9678,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_43,60,82,43,F2A_9679,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_44,60,82,44,F2A_9680,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_45,60,82,45,F2A_9681,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_46,60,82,46,F2A_9682,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_47,60,82,47,F2A_9683,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_0,60,83,0,A2F_9564,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_1,60,83,1,A2F_9565,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_2,60,83,2,A2F_9566,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_3,60,83,3,A2F_9567,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_4,60,83,4,A2F_9568,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_5,60,83,5,A2F_9569,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_6,60,83,6,A2F_9570,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_7,60,83,7,A2F_9571,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_8,60,83,8,A2F_9572,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_9,60,83,9,A2F_9573,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_10,60,83,10,A2F_9574,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,980,40,2000,1000,FPGA_60_83_11,60,83,11,A2F_9575,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,70,40,1000,1000,FPGA_60_83_24,60,83,24,F2A_9588,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_25,60,83,25,F2A_9589,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_26,60,83,26,F2A_9590,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_27,60,83,27,F2A_9591,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_28,60,83,28,F2A_9592,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_29,60,83,29,F2A_9593,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_30,60,83,30,F2A_9594,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_31,60,83,31,F2A_9595,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_32,60,83,32,F2A_9596,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_33,60,83,33,F2A_9597,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_34,60,83,34,F2A_9598,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_35,60,83,35,F2A_9599,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_36,60,83,36,F2A_9600,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_37,60,83,37,F2A_9601,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_38,60,83,38,F2A_9602,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_39,60,83,39,F2A_9603,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_40,60,83,40,F2A_9604,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_41,60,83,41,F2A_9605,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_42,60,83,42,F2A_9606,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_43,60,83,43,F2A_9607,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_44,60,83,44,F2A_9608,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_45,60,83,45,F2A_9609,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_46,60,83,46,F2A_9610,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_47,60,83,47,F2A_9611,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_0,60,84,0,A2F_9492,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_1,60,84,1,A2F_9493,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_2,60,84,2,A2F_9494,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_3,60,84,3,A2F_9495,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_4,60,84,4,A2F_9496,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_5,60,84,5,A2F_9497,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_6,60,84,6,A2F_9498,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_7,60,84,7,A2F_9499,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_8,60,84,8,A2F_9500,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_9,60,84,9,A2F_9501,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_10,60,84,10,A2F_9502,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,980,40,2000,1000,FPGA_60_84_11,60,84,11,A2F_9503,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,70,40,1000,1000,FPGA_60_84_24,60,84,24,F2A_9516,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_25,60,84,25,F2A_9517,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_26,60,84,26,F2A_9518,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_27,60,84,27,F2A_9519,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_28,60,84,28,F2A_9520,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_29,60,84,29,F2A_9521,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_30,60,84,30,F2A_9522,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_31,60,84,31,F2A_9523,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_32,60,84,32,F2A_9524,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_33,60,84,33,F2A_9525,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_34,60,84,34,F2A_9526,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_35,60,84,35,F2A_9527,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_36,60,84,36,F2A_9528,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_37,60,84,37,F2A_9529,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_38,60,84,38,F2A_9530,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_39,60,84,39,F2A_9531,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_40,60,84,40,F2A_9532,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_41,60,84,41,F2A_9533,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_42,60,84,42,F2A_9534,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_43,60,84,43,F2A_9535,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_44,60,84,44,F2A_9536,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_45,60,84,45,F2A_9537,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_46,60,84,46,F2A_9538,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_47,60,84,47,F2A_9539,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_0,60,85,0,A2F_9420,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_1,60,85,1,A2F_9421,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_2,60,85,2,A2F_9422,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_3,60,85,3,A2F_9423,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_4,60,85,4,A2F_9424,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_5,60,85,5,A2F_9425,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_6,60,85,6,A2F_9426,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_7,60,85,7,A2F_9427,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_8,60,85,8,A2F_9428,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_9,60,85,9,A2F_9429,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_10,60,85,10,A2F_9430,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,980,40,2000,1000,FPGA_60_85_11,60,85,11,A2F_9431,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,70,40,1000,1000,FPGA_60_85_24,60,85,24,F2A_9444,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_25,60,85,25,F2A_9445,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_26,60,85,26,F2A_9446,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_27,60,85,27,F2A_9447,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_28,60,85,28,F2A_9448,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_29,60,85,29,F2A_9449,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_30,60,85,30,F2A_9450,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_31,60,85,31,F2A_9451,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_32,60,85,32,F2A_9452,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_33,60,85,33,F2A_9453,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_34,60,85,34,F2A_9454,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_35,60,85,35,F2A_9455,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_36,60,85,36,F2A_9456,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_37,60,85,37,F2A_9457,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_38,60,85,38,F2A_9458,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_39,60,85,39,F2A_9459,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_40,60,85,40,F2A_9460,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_41,60,85,41,F2A_9461,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_42,60,85,42,F2A_9462,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_43,60,85,43,F2A_9463,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_44,60,85,44,F2A_9464,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_45,60,85,45,F2A_9465,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_46,60,85,46,F2A_9466,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_47,60,85,47,F2A_9467,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_0,60,86,0,A2F_9348,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_1,60,86,1,A2F_9349,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_2,60,86,2,A2F_9350,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_3,60,86,3,A2F_9351,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_4,60,86,4,A2F_9352,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_5,60,86,5,A2F_9353,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_6,60,86,6,A2F_9354,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_7,60,86,7,A2F_9355,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_8,60,86,8,A2F_9356,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_9,60,86,9,A2F_9357,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_10,60,86,10,A2F_9358,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,980,40,2000,1000,FPGA_60_86_11,60,86,11,A2F_9359,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,70,40,1000,1000,FPGA_60_86_24,60,86,24,F2A_9372,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_25,60,86,25,F2A_9373,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_26,60,86,26,F2A_9374,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_27,60,86,27,F2A_9375,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_28,60,86,28,F2A_9376,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_29,60,86,29,F2A_9377,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_30,60,86,30,F2A_9378,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_31,60,86,31,F2A_9379,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_32,60,86,32,F2A_9380,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_33,60,86,33,F2A_9381,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_34,60,86,34,F2A_9382,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_35,60,86,35,F2A_9383,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_36,60,86,36,F2A_9384,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_37,60,86,37,F2A_9385,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_38,60,86,38,F2A_9386,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_39,60,86,39,F2A_9387,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_40,60,86,40,F2A_9388,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_41,60,86,41,F2A_9389,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_42,60,86,42,F2A_9390,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_43,60,86,43,F2A_9391,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_44,60,86,44,F2A_9392,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_45,60,86,45,F2A_9393,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_46,60,86,46,F2A_9394,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_47,60,86,47,F2A_9395,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_0,60,87,0,A2F_9276,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_1,60,87,1,A2F_9277,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_2,60,87,2,A2F_9278,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_3,60,87,3,A2F_9279,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_4,60,87,4,A2F_9280,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_5,60,87,5,A2F_9281,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_6,60,87,6,A2F_9282,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_7,60,87,7,A2F_9283,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_8,60,87,8,A2F_9284,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_9,60,87,9,A2F_9285,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_10,60,87,10,A2F_9286,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,980,40,2000,1000,FPGA_60_87_11,60,87,11,A2F_9287,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,70,40,1000,1000,FPGA_60_87_24,60,87,24,F2A_9300,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_25,60,87,25,F2A_9301,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_26,60,87,26,F2A_9302,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_27,60,87,27,F2A_9303,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_28,60,87,28,F2A_9304,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_29,60,87,29,F2A_9305,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_30,60,87,30,F2A_9306,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_31,60,87,31,F2A_9307,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_32,60,87,32,F2A_9308,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_33,60,87,33,F2A_9309,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_34,60,87,34,F2A_9310,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_35,60,87,35,F2A_9311,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_36,60,87,36,F2A_9312,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_37,60,87,37,F2A_9313,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_38,60,87,38,F2A_9314,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_39,60,87,39,F2A_9315,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_40,60,87,40,F2A_9316,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_41,60,87,41,F2A_9317,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_42,60,87,42,F2A_9318,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_43,60,87,43,F2A_9319,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_44,60,87,44,F2A_9320,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_45,60,87,45,F2A_9321,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_46,60,87,46,F2A_9322,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_47,60,87,47,F2A_9323,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_0,60,88,0,A2F_9204,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_1,60,88,1,A2F_9205,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_2,60,88,2,A2F_9206,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_3,60,88,3,A2F_9207,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_4,60,88,4,A2F_9208,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_5,60,88,5,A2F_9209,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_6,60,88,6,A2F_9210,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_7,60,88,7,A2F_9211,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_8,60,88,8,A2F_9212,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_9,60,88,9,A2F_9213,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_10,60,88,10,A2F_9214,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_24,60,88,24,F2A_9228,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_25,60,88,25,F2A_9229,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_26,60,88,26,F2A_9230,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_27,60,88,27,F2A_9231,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_28,60,88,28,F2A_9232,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_29,60,88,29,F2A_9233,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_30,60,88,30,F2A_9234,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_31,60,88,31,F2A_9235,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_32,60,88,32,F2A_9236,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_0,60,89,0,A2F_9132,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_1,60,89,1,A2F_9133,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_2,60,89,2,A2F_9134,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_3,60,89,3,A2F_9135,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_4,60,89,4,A2F_9136,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_5,60,89,5,A2F_9137,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_6,60,89,6,A2F_9138,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_7,60,89,7,A2F_9139,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_8,60,89,8,A2F_9140,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_9,60,89,9,A2F_9141,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_10,60,89,10,A2F_9142,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,980,40,2000,1000,FPGA_60_89_11,60,89,11,A2F_9143,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_89_24,60,89,24,F2A_9156,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_25,60,89,25,F2A_9157,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_26,60,89,26,F2A_9158,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_27,60,89,27,F2A_9159,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_28,60,89,28,F2A_9160,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_29,60,89,29,F2A_9161,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_30,60,89,30,F2A_9162,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_31,60,89,31,F2A_9163,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_32,60,89,32,F2A_9164,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_33,60,89,33,F2A_9165,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_34,60,89,34,F2A_9166,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_35,60,89,35,F2A_9167,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_36,60,89,36,F2A_9168,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_37,60,89,37,F2A_9169,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_38,60,89,38,F2A_9170,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_39,60,89,39,F2A_9171,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_40,60,89,40,F2A_9172,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_41,60,89,41,F2A_9173,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_42,60,89,42,F2A_9174,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_43,60,89,43,F2A_9175,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_44,60,89,44,F2A_9176,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_45,60,89,45,F2A_9177,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_46,60,89,46,F2A_9178,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_47,60,89,47,F2A_9179,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_0,60,90,0,A2F_9060,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_1,60,90,1,A2F_9061,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_2,60,90,2,A2F_9062,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_3,60,90,3,A2F_9063,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_4,60,90,4,A2F_9064,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_5,60,90,5,A2F_9065,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_6,60,90,6,A2F_9066,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_7,60,90,7,A2F_9067,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_8,60,90,8,A2F_9068,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_9,60,90,9,A2F_9069,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_10,60,90,10,A2F_9070,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,980,40,2000,1000,FPGA_60_90_11,60,90,11,A2F_9071,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,70,40,1000,1000,FPGA_60_90_24,60,90,24,F2A_9084,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_25,60,90,25,F2A_9085,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_26,60,90,26,F2A_9086,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_27,60,90,27,F2A_9087,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_28,60,90,28,F2A_9088,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_29,60,90,29,F2A_9089,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_30,60,90,30,F2A_9090,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_31,60,90,31,F2A_9091,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_32,60,90,32,F2A_9092,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_33,60,90,33,F2A_9093,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_34,60,90,34,F2A_9094,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_35,60,90,35,F2A_9095,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_36,60,90,36,F2A_9096,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_37,60,90,37,F2A_9097,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_38,60,90,38,F2A_9098,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_39,60,90,39,F2A_9099,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_40,60,90,40,F2A_9100,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_41,60,90,41,F2A_9101,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_42,60,90,42,F2A_9102,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_43,60,90,43,F2A_9103,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_44,60,90,44,F2A_9104,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_45,60,90,45,F2A_9105,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_46,60,90,46,F2A_9106,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_47,60,90,47,F2A_9107,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_0,60,91,0,A2F_8988,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_1,60,91,1,A2F_8989,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_2,60,91,2,A2F_8990,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_3,60,91,3,A2F_8991,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_4,60,91,4,A2F_8992,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_5,60,91,5,A2F_8993,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_6,60,91,6,A2F_8994,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_7,60,91,7,A2F_8995,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_8,60,91,8,A2F_8996,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_9,60,91,9,A2F_8997,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_10,60,91,10,A2F_8998,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,980,40,2000,1000,FPGA_60_91_11,60,91,11,A2F_8999,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,70,40,1000,1000,FPGA_60_91_24,60,91,24,F2A_9012,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_25,60,91,25,F2A_9013,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_26,60,91,26,F2A_9014,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_27,60,91,27,F2A_9015,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_28,60,91,28,F2A_9016,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_29,60,91,29,F2A_9017,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_30,60,91,30,F2A_9018,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_31,60,91,31,F2A_9019,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_32,60,91,32,F2A_9020,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_33,60,91,33,F2A_9021,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_34,60,91,34,F2A_9022,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_35,60,91,35,F2A_9023,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_36,60,91,36,F2A_9024,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_37,60,91,37,F2A_9025,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_38,60,91,38,F2A_9026,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_39,60,91,39,F2A_9027,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_40,60,91,40,F2A_9028,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_41,60,91,41,F2A_9029,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_42,60,91,42,F2A_9030,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_43,60,91,43,F2A_9031,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_44,60,91,44,F2A_9032,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_45,60,91,45,F2A_9033,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_46,60,91,46,F2A_9034,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_47,60,91,47,F2A_9035,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_0,60,92,0,A2F_8916,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_1,60,92,1,A2F_8917,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_2,60,92,2,A2F_8918,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_3,60,92,3,A2F_8919,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_4,60,92,4,A2F_8920,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_5,60,92,5,A2F_8921,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_6,60,92,6,A2F_8922,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_7,60,92,7,A2F_8923,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_8,60,92,8,A2F_8924,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_9,60,92,9,A2F_8925,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_10,60,92,10,A2F_8926,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,980,40,2000,1000,FPGA_60_92_11,60,92,11,A2F_8927,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,70,40,1000,1000,FPGA_60_92_24,60,92,24,F2A_8940,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_25,60,92,25,F2A_8941,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_26,60,92,26,F2A_8942,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_27,60,92,27,F2A_8943,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_28,60,92,28,F2A_8944,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_29,60,92,29,F2A_8945,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_30,60,92,30,F2A_8946,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_31,60,92,31,F2A_8947,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_32,60,92,32,F2A_8948,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_33,60,92,33,F2A_8949,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_34,60,92,34,F2A_8950,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_35,60,92,35,F2A_8951,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_36,60,92,36,F2A_8952,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_37,60,92,37,F2A_8953,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_38,60,92,38,F2A_8954,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_39,60,92,39,F2A_8955,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_40,60,92,40,F2A_8956,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_41,60,92,41,F2A_8957,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_42,60,92,42,F2A_8958,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_43,60,92,43,F2A_8959,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_44,60,92,44,F2A_8960,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_45,60,92,45,F2A_8961,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_46,60,92,46,F2A_8962,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_47,60,92,47,F2A_8963,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_0,60,93,0,A2F_8844,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_1,60,93,1,A2F_8845,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_2,60,93,2,A2F_8846,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_3,60,93,3,A2F_8847,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_4,60,93,4,A2F_8848,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_5,60,93,5,A2F_8849,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_6,60,93,6,A2F_8850,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_7,60,93,7,A2F_8851,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_8,60,93,8,A2F_8852,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_9,60,93,9,A2F_8853,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_10,60,93,10,A2F_8854,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,980,40,2000,1000,FPGA_60_93_11,60,93,11,A2F_8855,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,70,40,1000,1000,FPGA_60_93_24,60,93,24,F2A_8868,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_25,60,93,25,F2A_8869,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_26,60,93,26,F2A_8870,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_27,60,93,27,F2A_8871,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_28,60,93,28,F2A_8872,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_29,60,93,29,F2A_8873,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_30,60,93,30,F2A_8874,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_31,60,93,31,F2A_8875,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_32,60,93,32,F2A_8876,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_33,60,93,33,F2A_8877,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_34,60,93,34,F2A_8878,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_35,60,93,35,F2A_8879,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_36,60,93,36,F2A_8880,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_37,60,93,37,F2A_8881,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_38,60,93,38,F2A_8882,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_39,60,93,39,F2A_8883,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_40,60,93,40,F2A_8884,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_41,60,93,41,F2A_8885,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_42,60,93,42,F2A_8886,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_43,60,93,43,F2A_8887,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_44,60,93,44,F2A_8888,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_45,60,93,45,F2A_8889,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_46,60,93,46,F2A_8890,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_47,60,93,47,F2A_8891,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_0,60,94,0,A2F_8772,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_1,60,94,1,A2F_8773,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_2,60,94,2,A2F_8774,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_3,60,94,3,A2F_8775,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_4,60,94,4,A2F_8776,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_5,60,94,5,A2F_8777,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_6,60,94,6,A2F_8778,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_7,60,94,7,A2F_8779,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_8,60,94,8,A2F_8780,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_9,60,94,9,A2F_8781,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_10,60,94,10,A2F_8782,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,980,40,2000,1000,FPGA_60_94_11,60,94,11,A2F_8783,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,70,40,1000,1000,FPGA_60_94_24,60,94,24,F2A_8796,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_25,60,94,25,F2A_8797,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_26,60,94,26,F2A_8798,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_27,60,94,27,F2A_8799,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_28,60,94,28,F2A_8800,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_29,60,94,29,F2A_8801,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_30,60,94,30,F2A_8802,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_31,60,94,31,F2A_8803,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_32,60,94,32,F2A_8804,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_33,60,94,33,F2A_8805,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_34,60,94,34,F2A_8806,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_35,60,94,35,F2A_8807,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_36,60,94,36,F2A_8808,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_37,60,94,37,F2A_8809,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_38,60,94,38,F2A_8810,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_39,60,94,39,F2A_8811,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_40,60,94,40,F2A_8812,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_41,60,94,41,F2A_8813,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_42,60,94,42,F2A_8814,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_43,60,94,43,F2A_8815,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_44,60,94,44,F2A_8816,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_45,60,94,45,F2A_8817,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_46,60,94,46,F2A_8818,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_47,60,94,47,F2A_8819,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_0,60,95,0,A2F_8700,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_1,60,95,1,A2F_8701,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_2,60,95,2,A2F_8702,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_3,60,95,3,A2F_8703,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_4,60,95,4,A2F_8704,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_5,60,95,5,A2F_8705,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_6,60,95,6,A2F_8706,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_7,60,95,7,A2F_8707,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_8,60,95,8,A2F_8708,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_9,60,95,9,A2F_8709,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_10,60,95,10,A2F_8710,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,980,40,2000,1000,FPGA_60_95_11,60,95,11,A2F_8711,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,70,40,1000,1000,FPGA_60_95_24,60,95,24,F2A_8724,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_25,60,95,25,F2A_8725,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_26,60,95,26,F2A_8726,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_27,60,95,27,F2A_8727,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_28,60,95,28,F2A_8728,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_29,60,95,29,F2A_8729,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_30,60,95,30,F2A_8730,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_31,60,95,31,F2A_8731,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_32,60,95,32,F2A_8732,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_33,60,95,33,F2A_8733,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_34,60,95,34,F2A_8734,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_35,60,95,35,F2A_8735,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_36,60,95,36,F2A_8736,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_37,60,95,37,F2A_8737,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_38,60,95,38,F2A_8738,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_39,60,95,39,F2A_8739,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_40,60,95,40,F2A_8740,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_41,60,95,41,F2A_8741,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_42,60,95,42,F2A_8742,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_43,60,95,43,F2A_8743,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_44,60,95,44,F2A_8744,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_45,60,95,45,F2A_8745,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_46,60,95,46,F2A_8746,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_47,60,95,47,F2A_8747,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_0,60,96,0,A2F_8628,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_1,60,96,1,A2F_8629,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_2,60,96,2,A2F_8630,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_3,60,96,3,A2F_8631,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_4,60,96,4,A2F_8632,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_5,60,96,5,A2F_8633,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_6,60,96,6,A2F_8634,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_7,60,96,7,A2F_8635,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_8,60,96,8,A2F_8636,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_9,60,96,9,A2F_8637,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_10,60,96,10,A2F_8638,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,980,40,2000,1000,FPGA_60_96_11,60,96,11,A2F_8639,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,70,40,1000,1000,FPGA_60_96_24,60,96,24,F2A_8652,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_25,60,96,25,F2A_8653,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_26,60,96,26,F2A_8654,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_27,60,96,27,F2A_8655,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_28,60,96,28,F2A_8656,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_29,60,96,29,F2A_8657,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_30,60,96,30,F2A_8658,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_31,60,96,31,F2A_8659,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_32,60,96,32,F2A_8660,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_33,60,96,33,F2A_8661,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_34,60,96,34,F2A_8662,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_35,60,96,35,F2A_8663,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_36,60,96,36,F2A_8664,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_37,60,96,37,F2A_8665,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_38,60,96,38,F2A_8666,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_39,60,96,39,F2A_8667,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_40,60,96,40,F2A_8668,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_41,60,96,41,F2A_8669,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_42,60,96,42,F2A_8670,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_43,60,96,43,F2A_8671,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_44,60,96,44,F2A_8672,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_45,60,96,45,F2A_8673,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_46,60,96,46,F2A_8674,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_47,60,96,47,F2A_8675,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_0,60,97,0,A2F_8556,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_1,60,97,1,A2F_8557,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_2,60,97,2,A2F_8558,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_3,60,97,3,A2F_8559,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_4,60,97,4,A2F_8560,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_5,60,97,5,A2F_8561,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_6,60,97,6,A2F_8562,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_7,60,97,7,A2F_8563,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_8,60,97,8,A2F_8564,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_9,60,97,9,A2F_8565,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_10,60,97,10,A2F_8566,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,980,40,2000,1000,FPGA_60_97_11,60,97,11,A2F_8567,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,70,40,1000,1000,FPGA_60_97_24,60,97,24,F2A_8580,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_25,60,97,25,F2A_8581,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_26,60,97,26,F2A_8582,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_27,60,97,27,F2A_8583,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_28,60,97,28,F2A_8584,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_29,60,97,29,F2A_8585,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_30,60,97,30,F2A_8586,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_31,60,97,31,F2A_8587,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_32,60,97,32,F2A_8588,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_33,60,97,33,F2A_8589,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_34,60,97,34,F2A_8590,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_35,60,97,35,F2A_8591,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_36,60,97,36,F2A_8592,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_37,60,97,37,F2A_8593,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_38,60,97,38,F2A_8594,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_39,60,97,39,F2A_8595,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_40,60,97,40,F2A_8596,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_41,60,97,41,F2A_8597,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_42,60,97,42,F2A_8598,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_43,60,97,43,F2A_8599,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_44,60,97,44,F2A_8600,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_45,60,97,45,F2A_8601,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_46,60,97,46,F2A_8602,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_47,60,97,47,F2A_8603,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_0,60,98,0,A2F_8484,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_1,60,98,1,A2F_8485,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_2,60,98,2,A2F_8486,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_3,60,98,3,A2F_8487,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_4,60,98,4,A2F_8488,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_5,60,98,5,A2F_8489,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_6,60,98,6,A2F_8490,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_7,60,98,7,A2F_8491,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_8,60,98,8,A2F_8492,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_9,60,98,9,A2F_8493,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_10,60,98,10,A2F_8494,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,980,40,2000,1000,FPGA_60_98_11,60,98,11,A2F_8495,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,70,40,1000,1000,FPGA_60_98_24,60,98,24,F2A_8508,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_25,60,98,25,F2A_8509,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_26,60,98,26,F2A_8510,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_27,60,98,27,F2A_8511,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_28,60,98,28,F2A_8512,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_29,60,98,29,F2A_8513,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_30,60,98,30,F2A_8514,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_31,60,98,31,F2A_8515,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_32,60,98,32,F2A_8516,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_33,60,98,33,F2A_8517,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_34,60,98,34,F2A_8518,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_35,60,98,35,F2A_8519,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_36,60,98,36,F2A_8520,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_37,60,98,37,F2A_8521,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_38,60,98,38,F2A_8522,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_39,60,98,39,F2A_8523,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_40,60,98,40,F2A_8524,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_41,60,98,41,F2A_8525,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_42,60,98,42,F2A_8526,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_43,60,98,43,F2A_8527,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_44,60,98,44,F2A_8528,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_45,60,98,45,F2A_8529,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_46,60,98,46,F2A_8530,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_47,60,98,47,F2A_8531,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_0,60,99,0,A2F_8412,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_1,60,99,1,A2F_8413,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_2,60,99,2,A2F_8414,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_3,60,99,3,A2F_8415,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_4,60,99,4,A2F_8416,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_5,60,99,5,A2F_8417,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_6,60,99,6,A2F_8418,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_7,60,99,7,A2F_8419,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_8,60,99,8,A2F_8420,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_9,60,99,9,A2F_8421,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_10,60,99,10,A2F_8422,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_24,60,99,24,F2A_8436,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_25,60,99,25,F2A_8437,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_26,60,99,26,F2A_8438,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_27,60,99,27,F2A_8439,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_28,60,99,28,F2A_8440,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_29,60,99,29,F2A_8441,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_30,60,99,30,F2A_8442,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_31,60,99,31,F2A_8443,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_32,60,99,32,F2A_8444,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_0,60,100,0,A2F_8340,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_1,60,100,1,A2F_8341,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_2,60,100,2,A2F_8342,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_3,60,100,3,A2F_8343,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_4,60,100,4,A2F_8344,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_5,60,100,5,A2F_8345,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_6,60,100,6,A2F_8346,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_7,60,100,7,A2F_8347,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_8,60,100,8,A2F_8348,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_9,60,100,9,A2F_8349,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_10,60,100,10,A2F_8350,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,980,40,2000,1000,FPGA_60_100_11,60,100,11,A2F_8351,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_100_24,60,100,24,F2A_8364,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_25,60,100,25,F2A_8365,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_26,60,100,26,F2A_8366,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_27,60,100,27,F2A_8367,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_28,60,100,28,F2A_8368,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_29,60,100,29,F2A_8369,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_30,60,100,30,F2A_8370,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_31,60,100,31,F2A_8371,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_32,60,100,32,F2A_8372,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_33,60,100,33,F2A_8373,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_34,60,100,34,F2A_8374,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_35,60,100,35,F2A_8375,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_36,60,100,36,F2A_8376,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_37,60,100,37,F2A_8377,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_38,60,100,38,F2A_8378,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_39,60,100,39,F2A_8379,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_40,60,100,40,F2A_8380,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_41,60,100,41,F2A_8381,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_42,60,100,42,F2A_8382,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_43,60,100,43,F2A_8383,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_44,60,100,44,F2A_8384,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_45,60,100,45,F2A_8385,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_46,60,100,46,F2A_8386,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_47,60,100,47,F2A_8387,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_0,60,101,0,A2F_8268,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_1,60,101,1,A2F_8269,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_2,60,101,2,A2F_8270,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_3,60,101,3,A2F_8271,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_4,60,101,4,A2F_8272,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_5,60,101,5,A2F_8273,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_6,60,101,6,A2F_8274,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_7,60,101,7,A2F_8275,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_8,60,101,8,A2F_8276,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_9,60,101,9,A2F_8277,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_10,60,101,10,A2F_8278,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,980,40,2000,1000,FPGA_60_101_11,60,101,11,A2F_8279,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,70,40,1000,1000,FPGA_60_101_24,60,101,24,F2A_8292,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_25,60,101,25,F2A_8293,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_26,60,101,26,F2A_8294,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_27,60,101,27,F2A_8295,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_28,60,101,28,F2A_8296,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_29,60,101,29,F2A_8297,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_30,60,101,30,F2A_8298,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_31,60,101,31,F2A_8299,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_32,60,101,32,F2A_8300,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_33,60,101,33,F2A_8301,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_34,60,101,34,F2A_8302,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_35,60,101,35,F2A_8303,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_36,60,101,36,F2A_8304,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_37,60,101,37,F2A_8305,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_38,60,101,38,F2A_8306,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_39,60,101,39,F2A_8307,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_40,60,101,40,F2A_8308,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_41,60,101,41,F2A_8309,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_42,60,101,42,F2A_8310,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_43,60,101,43,F2A_8311,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_44,60,101,44,F2A_8312,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_45,60,101,45,F2A_8313,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_46,60,101,46,F2A_8314,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_47,60,101,47,F2A_8315,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_0,60,102,0,A2F_8196,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_1,60,102,1,A2F_8197,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_2,60,102,2,A2F_8198,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_3,60,102,3,A2F_8199,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_4,60,102,4,A2F_8200,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_5,60,102,5,A2F_8201,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_6,60,102,6,A2F_8202,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_7,60,102,7,A2F_8203,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_8,60,102,8,A2F_8204,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_9,60,102,9,A2F_8205,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_10,60,102,10,A2F_8206,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,980,40,2000,1000,FPGA_60_102_11,60,102,11,A2F_8207,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,70,40,1000,1000,FPGA_60_102_24,60,102,24,F2A_8220,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_25,60,102,25,F2A_8221,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_26,60,102,26,F2A_8222,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_27,60,102,27,F2A_8223,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_28,60,102,28,F2A_8224,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_29,60,102,29,F2A_8225,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_30,60,102,30,F2A_8226,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_31,60,102,31,F2A_8227,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_32,60,102,32,F2A_8228,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_33,60,102,33,F2A_8229,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_34,60,102,34,F2A_8230,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_35,60,102,35,F2A_8231,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_36,60,102,36,F2A_8232,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_37,60,102,37,F2A_8233,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_38,60,102,38,F2A_8234,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_39,60,102,39,F2A_8235,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_40,60,102,40,F2A_8236,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_41,60,102,41,F2A_8237,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_42,60,102,42,F2A_8238,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_43,60,102,43,F2A_8239,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_44,60,102,44,F2A_8240,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_45,60,102,45,F2A_8241,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_46,60,102,46,F2A_8242,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_47,60,102,47,F2A_8243,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_0,60,103,0,A2F_8124,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_1,60,103,1,A2F_8125,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_2,60,103,2,A2F_8126,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_3,60,103,3,A2F_8127,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_4,60,103,4,A2F_8128,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_5,60,103,5,A2F_8129,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_6,60,103,6,A2F_8130,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_7,60,103,7,A2F_8131,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_8,60,103,8,A2F_8132,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_9,60,103,9,A2F_8133,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_10,60,103,10,A2F_8134,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,980,40,2000,1000,FPGA_60_103_11,60,103,11,A2F_8135,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,70,40,1000,1000,FPGA_60_103_24,60,103,24,F2A_8148,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_25,60,103,25,F2A_8149,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_26,60,103,26,F2A_8150,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_27,60,103,27,F2A_8151,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_28,60,103,28,F2A_8152,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_29,60,103,29,F2A_8153,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_30,60,103,30,F2A_8154,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_31,60,103,31,F2A_8155,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_32,60,103,32,F2A_8156,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_33,60,103,33,F2A_8157,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_34,60,103,34,F2A_8158,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_35,60,103,35,F2A_8159,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_36,60,103,36,F2A_8160,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_37,60,103,37,F2A_8161,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_38,60,103,38,F2A_8162,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_39,60,103,39,F2A_8163,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_40,60,103,40,F2A_8164,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_41,60,103,41,F2A_8165,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_42,60,103,42,F2A_8166,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_43,60,103,43,F2A_8167,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_44,60,103,44,F2A_8168,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_45,60,103,45,F2A_8169,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_46,60,103,46,F2A_8170,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_47,60,103,47,F2A_8171,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_0,60,104,0,A2F_8052,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_1,60,104,1,A2F_8053,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_2,60,104,2,A2F_8054,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_3,60,104,3,A2F_8055,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_4,60,104,4,A2F_8056,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_5,60,104,5,A2F_8057,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_6,60,104,6,A2F_8058,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_7,60,104,7,A2F_8059,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_8,60,104,8,A2F_8060,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_9,60,104,9,A2F_8061,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_10,60,104,10,A2F_8062,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,980,40,2000,1000,FPGA_60_104_11,60,104,11,A2F_8063,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,70,40,1000,1000,FPGA_60_104_24,60,104,24,F2A_8076,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_25,60,104,25,F2A_8077,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_26,60,104,26,F2A_8078,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_27,60,104,27,F2A_8079,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_28,60,104,28,F2A_8080,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_29,60,104,29,F2A_8081,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_30,60,104,30,F2A_8082,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_31,60,104,31,F2A_8083,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_32,60,104,32,F2A_8084,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_33,60,104,33,F2A_8085,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_34,60,104,34,F2A_8086,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_35,60,104,35,F2A_8087,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_36,60,104,36,F2A_8088,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_37,60,104,37,F2A_8089,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_38,60,104,38,F2A_8090,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_39,60,104,39,F2A_8091,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_40,60,104,40,F2A_8092,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_41,60,104,41,F2A_8093,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_42,60,104,42,F2A_8094,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_43,60,104,43,F2A_8095,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_44,60,104,44,F2A_8096,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_45,60,104,45,F2A_8097,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_46,60,104,46,F2A_8098,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_47,60,104,47,F2A_8099,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_0,60,105,0,A2F_7980,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_1,60,105,1,A2F_7981,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_2,60,105,2,A2F_7982,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_3,60,105,3,A2F_7983,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_4,60,105,4,A2F_7984,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_5,60,105,5,A2F_7985,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_6,60,105,6,A2F_7986,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_7,60,105,7,A2F_7987,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_8,60,105,8,A2F_7988,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_9,60,105,9,A2F_7989,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_10,60,105,10,A2F_7990,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,980,40,2000,1000,FPGA_60_105_11,60,105,11,A2F_7991,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,70,40,1000,1000,FPGA_60_105_24,60,105,24,F2A_8004,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_25,60,105,25,F2A_8005,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_26,60,105,26,F2A_8006,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_27,60,105,27,F2A_8007,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_28,60,105,28,F2A_8008,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_29,60,105,29,F2A_8009,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_30,60,105,30,F2A_8010,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_31,60,105,31,F2A_8011,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_32,60,105,32,F2A_8012,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_33,60,105,33,F2A_8013,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_34,60,105,34,F2A_8014,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_35,60,105,35,F2A_8015,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_36,60,105,36,F2A_8016,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_37,60,105,37,F2A_8017,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_38,60,105,38,F2A_8018,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_39,60,105,39,F2A_8019,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_40,60,105,40,F2A_8020,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_41,60,105,41,F2A_8021,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_42,60,105,42,F2A_8022,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_43,60,105,43,F2A_8023,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_44,60,105,44,F2A_8024,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_45,60,105,45,F2A_8025,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_46,60,105,46,F2A_8026,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_47,60,105,47,F2A_8027,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_0,60,106,0,A2F_7908,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_1,60,106,1,A2F_7909,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_2,60,106,2,A2F_7910,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_3,60,106,3,A2F_7911,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_4,60,106,4,A2F_7912,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_5,60,106,5,A2F_7913,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_6,60,106,6,A2F_7914,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_7,60,106,7,A2F_7915,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_8,60,106,8,A2F_7916,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_9,60,106,9,A2F_7917,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_10,60,106,10,A2F_7918,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,980,40,2000,1000,FPGA_60_106_11,60,106,11,A2F_7919,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,70,40,1000,1000,FPGA_60_106_24,60,106,24,F2A_7932,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_25,60,106,25,F2A_7933,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_26,60,106,26,F2A_7934,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_27,60,106,27,F2A_7935,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_28,60,106,28,F2A_7936,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_29,60,106,29,F2A_7937,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_30,60,106,30,F2A_7938,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_31,60,106,31,F2A_7939,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_32,60,106,32,F2A_7940,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_33,60,106,33,F2A_7941,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_34,60,106,34,F2A_7942,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_35,60,106,35,F2A_7943,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_36,60,106,36,F2A_7944,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_37,60,106,37,F2A_7945,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_38,60,106,38,F2A_7946,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_39,60,106,39,F2A_7947,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_40,60,106,40,F2A_7948,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_41,60,106,41,F2A_7949,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_42,60,106,42,F2A_7950,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_43,60,106,43,F2A_7951,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_44,60,106,44,F2A_7952,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_45,60,106,45,F2A_7953,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_46,60,106,46,F2A_7954,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_47,60,106,47,F2A_7955,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_0,60,107,0,A2F_7836,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_1,60,107,1,A2F_7837,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_2,60,107,2,A2F_7838,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_3,60,107,3,A2F_7839,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_4,60,107,4,A2F_7840,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_5,60,107,5,A2F_7841,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_6,60,107,6,A2F_7842,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_7,60,107,7,A2F_7843,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_8,60,107,8,A2F_7844,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_9,60,107,9,A2F_7845,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_10,60,107,10,A2F_7846,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,980,40,2000,1000,FPGA_60_107_11,60,107,11,A2F_7847,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,70,40,1000,1000,FPGA_60_107_24,60,107,24,F2A_7860,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_25,60,107,25,F2A_7861,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_26,60,107,26,F2A_7862,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_27,60,107,27,F2A_7863,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_28,60,107,28,F2A_7864,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_29,60,107,29,F2A_7865,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_30,60,107,30,F2A_7866,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_31,60,107,31,F2A_7867,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_32,60,107,32,F2A_7868,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_33,60,107,33,F2A_7869,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_34,60,107,34,F2A_7870,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_35,60,107,35,F2A_7871,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_36,60,107,36,F2A_7872,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_37,60,107,37,F2A_7873,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_38,60,107,38,F2A_7874,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_39,60,107,39,F2A_7875,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_40,60,107,40,F2A_7876,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_41,60,107,41,F2A_7877,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_42,60,107,42,F2A_7878,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_43,60,107,43,F2A_7879,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_44,60,107,44,F2A_7880,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_45,60,107,45,F2A_7881,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_46,60,107,46,F2A_7882,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_47,60,107,47,F2A_7883,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_0,60,108,0,A2F_7764,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_1,60,108,1,A2F_7765,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_2,60,108,2,A2F_7766,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_3,60,108,3,A2F_7767,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_4,60,108,4,A2F_7768,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_5,60,108,5,A2F_7769,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_6,60,108,6,A2F_7770,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_7,60,108,7,A2F_7771,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_8,60,108,8,A2F_7772,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_9,60,108,9,A2F_7773,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_10,60,108,10,A2F_7774,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,980,40,2000,1000,FPGA_60_108_11,60,108,11,A2F_7775,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,70,40,1000,1000,FPGA_60_108_24,60,108,24,F2A_7788,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_25,60,108,25,F2A_7789,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_26,60,108,26,F2A_7790,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_27,60,108,27,F2A_7791,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_28,60,108,28,F2A_7792,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_29,60,108,29,F2A_7793,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_30,60,108,30,F2A_7794,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_31,60,108,31,F2A_7795,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_32,60,108,32,F2A_7796,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_33,60,108,33,F2A_7797,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_34,60,108,34,F2A_7798,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_35,60,108,35,F2A_7799,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_36,60,108,36,F2A_7800,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_37,60,108,37,F2A_7801,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_38,60,108,38,F2A_7802,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_39,60,108,39,F2A_7803,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_40,60,108,40,F2A_7804,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_41,60,108,41,F2A_7805,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_42,60,108,42,F2A_7806,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_43,60,108,43,F2A_7807,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_44,60,108,44,F2A_7808,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_45,60,108,45,F2A_7809,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_46,60,108,46,F2A_7810,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_47,60,108,47,F2A_7811,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_0,60,109,0,A2F_7692,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_1,60,109,1,A2F_7693,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_2,60,109,2,A2F_7694,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_3,60,109,3,A2F_7695,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_4,60,109,4,A2F_7696,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_5,60,109,5,A2F_7697,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_6,60,109,6,A2F_7698,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_7,60,109,7,A2F_7699,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_8,60,109,8,A2F_7700,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_9,60,109,9,A2F_7701,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_10,60,109,10,A2F_7702,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,980,40,2000,1000,FPGA_60_109_11,60,109,11,A2F_7703,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,70,40,1000,1000,FPGA_60_109_24,60,109,24,F2A_7716,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_25,60,109,25,F2A_7717,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_26,60,109,26,F2A_7718,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_27,60,109,27,F2A_7719,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_28,60,109,28,F2A_7720,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_29,60,109,29,F2A_7721,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_30,60,109,30,F2A_7722,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_31,60,109,31,F2A_7723,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_32,60,109,32,F2A_7724,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_33,60,109,33,F2A_7725,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_34,60,109,34,F2A_7726,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_35,60,109,35,F2A_7727,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_36,60,109,36,F2A_7728,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_37,60,109,37,F2A_7729,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_38,60,109,38,F2A_7730,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_39,60,109,39,F2A_7731,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_40,60,109,40,F2A_7732,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_41,60,109,41,F2A_7733,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_42,60,109,42,F2A_7734,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_43,60,109,43,F2A_7735,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_44,60,109,44,F2A_7736,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_45,60,109,45,F2A_7737,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_46,60,109,46,F2A_7738,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_47,60,109,47,F2A_7739,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_0,2,1,0,A2F_21216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_1,2,1,1,A2F_21217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_2,2,1,2,A2F_21218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_3,2,1,3,A2F_21219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_4,2,1,4,A2F_21220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_5,2,1,5,A2F_21221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_6,2,1,6,A2F_21222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_7,2,1,7,A2F_21223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_8,2,1,8,A2F_21224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_9,2,1,9,A2F_21225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_10,2,1,10,A2F_21226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_24,2,1,24,F2A_21240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_25,2,1,25,F2A_21241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_26,2,1,26,F2A_21242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_27,2,1,27,F2A_21243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_28,2,1,28,F2A_21244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_29,2,1,29,F2A_21245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_30,2,1,30,F2A_21246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_31,2,1,31,F2A_21247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_32,2,1,32,F2A_21248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_0,3,1,0,A2F_21144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_1,3,1,1,A2F_21145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_2,3,1,2,A2F_21146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_3,3,1,3,A2F_21147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_4,3,1,4,A2F_21148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_5,3,1,5,A2F_21149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_6,3,1,6,A2F_21150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_7,3,1,7,A2F_21151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_8,3,1,8,A2F_21152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_9,3,1,9,A2F_21153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_10,3,1,10,A2F_21154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,980,40,2000,1000,FPGA_3_1_11,3,1,11,A2F_21155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,980,40,2000,1000,FPGA_3_1_12,3,1,12,A2F_21156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,980,40,2000,1000,FPGA_3_1_13,3,1,13,A2F_21157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_3_1_24,3,1,24,F2A_21168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_25,3,1,25,F2A_21169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_26,3,1,26,F2A_21170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_27,3,1,27,F2A_21171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_28,3,1,28,F2A_21172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_29,3,1,29,F2A_21173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_30,3,1,30,F2A_21174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_31,3,1,31,F2A_21175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_32,3,1,32,F2A_21176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_33,3,1,33,F2A_21177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_34,3,1,34,F2A_21178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_35,3,1,35,F2A_21179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_36,3,1,36,F2A_21180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_37,3,1,37,F2A_21181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_38,3,1,38,F2A_21182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_39,3,1,39,F2A_21183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_40,3,1,40,F2A_21184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_41,3,1,41,F2A_21185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_42,3,1,42,F2A_21186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_43,3,1,43,F2A_21187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_44,3,1,44,F2A_21188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_45,3,1,45,F2A_21189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_46,3,1,46,F2A_21190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_47,3,1,47,F2A_21191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_48,3,1,48,F2A_21192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_49,3,1,49,F2A_21193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_50,3,1,50,F2A_21194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_51,3,1,51,F2A_21195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_52,3,1,52,F2A_21196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_0,4,1,0,A2F_21072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_1,4,1,1,A2F_21073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_2,4,1,2,A2F_21074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_3,4,1,3,A2F_21075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_4,4,1,4,A2F_21076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_5,4,1,5,A2F_21077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_6,4,1,6,A2F_21078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_7,4,1,7,A2F_21079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_8,4,1,8,A2F_21080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_9,4,1,9,A2F_21081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_10,4,1,10,A2F_21082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,980,40,2000,1000,FPGA_4_1_11,4,1,11,A2F_21083,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,980,40,2000,1000,FPGA_4_1_12,4,1,12,A2F_21084,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,980,40,2000,1000,FPGA_4_1_13,4,1,13,A2F_21085,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,70,40,1000,1000,FPGA_4_1_24,4,1,24,F2A_21096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_25,4,1,25,F2A_21097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_26,4,1,26,F2A_21098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_27,4,1,27,F2A_21099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_28,4,1,28,F2A_21100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_29,4,1,29,F2A_21101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_30,4,1,30,F2A_21102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_31,4,1,31,F2A_21103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_32,4,1,32,F2A_21104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_33,4,1,33,F2A_21105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_34,4,1,34,F2A_21106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_35,4,1,35,F2A_21107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_36,4,1,36,F2A_21108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_37,4,1,37,F2A_21109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_38,4,1,38,F2A_21110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_39,4,1,39,F2A_21111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_40,4,1,40,F2A_21112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_41,4,1,41,F2A_21113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_42,4,1,42,F2A_21114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_43,4,1,43,F2A_21115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_44,4,1,44,F2A_21116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_45,4,1,45,F2A_21117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_46,4,1,46,F2A_21118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_47,4,1,47,F2A_21119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_48,4,1,48,F2A_21120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_49,4,1,49,F2A_21121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_50,4,1,50,F2A_21122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_51,4,1,51,F2A_21123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_52,4,1,52,F2A_21124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_0,5,1,0,A2F_21000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_1,5,1,1,A2F_21001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_2,5,1,2,A2F_21002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_3,5,1,3,A2F_21003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_4,5,1,4,A2F_21004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_5,5,1,5,A2F_21005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_6,5,1,6,A2F_21006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_7,5,1,7,A2F_21007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_8,5,1,8,A2F_21008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_9,5,1,9,A2F_21009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_10,5,1,10,A2F_21010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,980,40,2000,1000,FPGA_5_1_11,5,1,11,A2F_21011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,980,40,2000,1000,FPGA_5_1_12,5,1,12,A2F_21012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,980,40,2000,1000,FPGA_5_1_13,5,1,13,A2F_21013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,70,40,1000,1000,FPGA_5_1_24,5,1,24,F2A_21024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_25,5,1,25,F2A_21025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_26,5,1,26,F2A_21026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_27,5,1,27,F2A_21027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_28,5,1,28,F2A_21028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_29,5,1,29,F2A_21029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_30,5,1,30,F2A_21030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_31,5,1,31,F2A_21031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_32,5,1,32,F2A_21032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_33,5,1,33,F2A_21033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_34,5,1,34,F2A_21034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_35,5,1,35,F2A_21035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_36,5,1,36,F2A_21036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_37,5,1,37,F2A_21037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_38,5,1,38,F2A_21038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_39,5,1,39,F2A_21039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_40,5,1,40,F2A_21040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_41,5,1,41,F2A_21041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_42,5,1,42,F2A_21042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_43,5,1,43,F2A_21043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_44,5,1,44,F2A_21044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_45,5,1,45,F2A_21045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_46,5,1,46,F2A_21046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_47,5,1,47,F2A_21047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_48,5,1,48,F2A_21048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_49,5,1,49,F2A_21049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_50,5,1,50,F2A_21050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_51,5,1,51,F2A_21051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_52,5,1,52,F2A_21052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_0,6,1,0,A2F_20928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_1,6,1,1,A2F_20929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_2,6,1,2,A2F_20930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_3,6,1,3,A2F_20931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_4,6,1,4,A2F_20932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_5,6,1,5,A2F_20933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_6,6,1,6,A2F_20934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_7,6,1,7,A2F_20935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_8,6,1,8,A2F_20936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_9,6,1,9,A2F_20937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_10,6,1,10,A2F_20938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,980,40,2000,1000,FPGA_6_1_11,6,1,11,A2F_20939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,980,40,2000,1000,FPGA_6_1_12,6,1,12,A2F_20940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,980,40,2000,1000,FPGA_6_1_13,6,1,13,A2F_20941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,70,40,1000,1000,FPGA_6_1_24,6,1,24,F2A_20952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_25,6,1,25,F2A_20953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_26,6,1,26,F2A_20954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_27,6,1,27,F2A_20955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_28,6,1,28,F2A_20956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_29,6,1,29,F2A_20957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_30,6,1,30,F2A_20958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_31,6,1,31,F2A_20959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_32,6,1,32,F2A_20960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_33,6,1,33,F2A_20961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_34,6,1,34,F2A_20962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_35,6,1,35,F2A_20963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_36,6,1,36,F2A_20964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_37,6,1,37,F2A_20965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_38,6,1,38,F2A_20966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_39,6,1,39,F2A_20967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_40,6,1,40,F2A_20968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_41,6,1,41,F2A_20969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_42,6,1,42,F2A_20970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_43,6,1,43,F2A_20971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_44,6,1,44,F2A_20972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_45,6,1,45,F2A_20973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_46,6,1,46,F2A_20974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_47,6,1,47,F2A_20975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_48,6,1,48,F2A_20976,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_49,6,1,49,F2A_20977,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_50,6,1,50,F2A_20978,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_51,6,1,51,F2A_20979,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_52,6,1,52,F2A_20980,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_0,7,1,0,A2F_20856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_1,7,1,1,A2F_20857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_2,7,1,2,A2F_20858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_3,7,1,3,A2F_20859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_4,7,1,4,A2F_20860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_5,7,1,5,A2F_20861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_6,7,1,6,A2F_20862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_7,7,1,7,A2F_20863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_8,7,1,8,A2F_20864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_9,7,1,9,A2F_20865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_10,7,1,10,A2F_20866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,980,40,2000,1000,FPGA_7_1_11,7,1,11,A2F_20867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,980,40,2000,1000,FPGA_7_1_12,7,1,12,A2F_20868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,980,40,2000,1000,FPGA_7_1_13,7,1,13,A2F_20869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,70,40,1000,1000,FPGA_7_1_24,7,1,24,F2A_20880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_25,7,1,25,F2A_20881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_26,7,1,26,F2A_20882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_27,7,1,27,F2A_20883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_28,7,1,28,F2A_20884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_29,7,1,29,F2A_20885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_30,7,1,30,F2A_20886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_31,7,1,31,F2A_20887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_32,7,1,32,F2A_20888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_33,7,1,33,F2A_20889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_34,7,1,34,F2A_20890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_35,7,1,35,F2A_20891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_36,7,1,36,F2A_20892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_37,7,1,37,F2A_20893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_38,7,1,38,F2A_20894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_39,7,1,39,F2A_20895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_40,7,1,40,F2A_20896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_41,7,1,41,F2A_20897,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_42,7,1,42,F2A_20898,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_43,7,1,43,F2A_20899,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_44,7,1,44,F2A_20900,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_45,7,1,45,F2A_20901,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_46,7,1,46,F2A_20902,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_47,7,1,47,F2A_20903,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_48,7,1,48,F2A_20904,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_49,7,1,49,F2A_20905,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_50,7,1,50,F2A_20906,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_51,7,1,51,F2A_20907,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_52,7,1,52,F2A_20908,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_0,8,1,0,A2F_20784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_1,8,1,1,A2F_20785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_2,8,1,2,A2F_20786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_3,8,1,3,A2F_20787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_4,8,1,4,A2F_20788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_5,8,1,5,A2F_20789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_6,8,1,6,A2F_20790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_7,8,1,7,A2F_20791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_8,8,1,8,A2F_20792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_9,8,1,9,A2F_20793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_10,8,1,10,A2F_20794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,980,40,2000,1000,FPGA_8_1_11,8,1,11,A2F_20795,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,980,40,2000,1000,FPGA_8_1_12,8,1,12,A2F_20796,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,980,40,2000,1000,FPGA_8_1_13,8,1,13,A2F_20797,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,70,40,1000,1000,FPGA_8_1_24,8,1,24,F2A_20808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_25,8,1,25,F2A_20809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_26,8,1,26,F2A_20810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_27,8,1,27,F2A_20811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_28,8,1,28,F2A_20812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_29,8,1,29,F2A_20813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_30,8,1,30,F2A_20814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_31,8,1,31,F2A_20815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_32,8,1,32,F2A_20816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_33,8,1,33,F2A_20817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_34,8,1,34,F2A_20818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_35,8,1,35,F2A_20819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_36,8,1,36,F2A_20820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_37,8,1,37,F2A_20821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_38,8,1,38,F2A_20822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_39,8,1,39,F2A_20823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_40,8,1,40,F2A_20824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_41,8,1,41,F2A_20825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_42,8,1,42,F2A_20826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_43,8,1,43,F2A_20827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_44,8,1,44,F2A_20828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_45,8,1,45,F2A_20829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_46,8,1,46,F2A_20830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_47,8,1,47,F2A_20831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_48,8,1,48,F2A_20832,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_49,8,1,49,F2A_20833,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_50,8,1,50,F2A_20834,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_51,8,1,51,F2A_20835,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_52,8,1,52,F2A_20836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_0,9,1,0,A2F_20712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_1,9,1,1,A2F_20713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_2,9,1,2,A2F_20714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_3,9,1,3,A2F_20715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_4,9,1,4,A2F_20716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_5,9,1,5,A2F_20717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_6,9,1,6,A2F_20718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_7,9,1,7,A2F_20719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_8,9,1,8,A2F_20720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_9,9,1,9,A2F_20721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_10,9,1,10,A2F_20722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,980,40,2000,1000,FPGA_9_1_11,9,1,11,A2F_20723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,980,40,2000,1000,FPGA_9_1_12,9,1,12,A2F_20724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,980,40,2000,1000,FPGA_9_1_13,9,1,13,A2F_20725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,70,40,1000,1000,FPGA_9_1_24,9,1,24,F2A_20736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_25,9,1,25,F2A_20737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_26,9,1,26,F2A_20738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_27,9,1,27,F2A_20739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_28,9,1,28,F2A_20740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_29,9,1,29,F2A_20741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_30,9,1,30,F2A_20742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_31,9,1,31,F2A_20743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_32,9,1,32,F2A_20744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_33,9,1,33,F2A_20745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_34,9,1,34,F2A_20746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_35,9,1,35,F2A_20747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_36,9,1,36,F2A_20748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_37,9,1,37,F2A_20749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_38,9,1,38,F2A_20750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_39,9,1,39,F2A_20751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_40,9,1,40,F2A_20752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_41,9,1,41,F2A_20753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_42,9,1,42,F2A_20754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_43,9,1,43,F2A_20755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_44,9,1,44,F2A_20756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_45,9,1,45,F2A_20757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_46,9,1,46,F2A_20758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_47,9,1,47,F2A_20759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_48,9,1,48,F2A_20760,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_49,9,1,49,F2A_20761,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_50,9,1,50,F2A_20762,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_51,9,1,51,F2A_20763,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_52,9,1,52,F2A_20764,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_0,10,1,0,A2F_20640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_1,10,1,1,A2F_20641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_2,10,1,2,A2F_20642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_3,10,1,3,A2F_20643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_4,10,1,4,A2F_20644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_5,10,1,5,A2F_20645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_6,10,1,6,A2F_20646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_7,10,1,7,A2F_20647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_8,10,1,8,A2F_20648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_9,10,1,9,A2F_20649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_10,10,1,10,A2F_20650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,980,40,2000,1000,FPGA_10_1_11,10,1,11,A2F_20651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,980,40,2000,1000,FPGA_10_1_12,10,1,12,A2F_20652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,980,40,2000,1000,FPGA_10_1_13,10,1,13,A2F_20653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,70,40,1000,1000,FPGA_10_1_24,10,1,24,F2A_20664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_25,10,1,25,F2A_20665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_26,10,1,26,F2A_20666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_27,10,1,27,F2A_20667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_28,10,1,28,F2A_20668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_29,10,1,29,F2A_20669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_30,10,1,30,F2A_20670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_31,10,1,31,F2A_20671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_32,10,1,32,F2A_20672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_33,10,1,33,F2A_20673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_34,10,1,34,F2A_20674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_35,10,1,35,F2A_20675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_36,10,1,36,F2A_20676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_37,10,1,37,F2A_20677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_38,10,1,38,F2A_20678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_39,10,1,39,F2A_20679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_40,10,1,40,F2A_20680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_41,10,1,41,F2A_20681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_42,10,1,42,F2A_20682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_43,10,1,43,F2A_20683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_44,10,1,44,F2A_20684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_45,10,1,45,F2A_20685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_46,10,1,46,F2A_20686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_47,10,1,47,F2A_20687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_48,10,1,48,F2A_20688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_49,10,1,49,F2A_20689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_50,10,1,50,F2A_20690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_51,10,1,51,F2A_20691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_52,10,1,52,F2A_20692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_0,11,1,0,A2F_20568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_1,11,1,1,A2F_20569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_2,11,1,2,A2F_20570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_3,11,1,3,A2F_20571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_4,11,1,4,A2F_20572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_5,11,1,5,A2F_20573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_6,11,1,6,A2F_20574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_7,11,1,7,A2F_20575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_8,11,1,8,A2F_20576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_9,11,1,9,A2F_20577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_10,11,1,10,A2F_20578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,980,40,2000,1000,FPGA_11_1_11,11,1,11,A2F_20579,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,980,40,2000,1000,FPGA_11_1_12,11,1,12,A2F_20580,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,980,40,2000,1000,FPGA_11_1_13,11,1,13,A2F_20581,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,70,40,1000,1000,FPGA_11_1_24,11,1,24,F2A_20592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_25,11,1,25,F2A_20593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_26,11,1,26,F2A_20594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_27,11,1,27,F2A_20595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_28,11,1,28,F2A_20596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_29,11,1,29,F2A_20597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_30,11,1,30,F2A_20598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_31,11,1,31,F2A_20599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_32,11,1,32,F2A_20600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_33,11,1,33,F2A_20601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_34,11,1,34,F2A_20602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_35,11,1,35,F2A_20603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_36,11,1,36,F2A_20604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_37,11,1,37,F2A_20605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_38,11,1,38,F2A_20606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_39,11,1,39,F2A_20607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_40,11,1,40,F2A_20608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_41,11,1,41,F2A_20609,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_42,11,1,42,F2A_20610,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_43,11,1,43,F2A_20611,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_44,11,1,44,F2A_20612,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_45,11,1,45,F2A_20613,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_46,11,1,46,F2A_20614,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_47,11,1,47,F2A_20615,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_48,11,1,48,F2A_20616,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_49,11,1,49,F2A_20617,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_50,11,1,50,F2A_20618,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_51,11,1,51,F2A_20619,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_52,11,1,52,F2A_20620,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_0,12,1,0,A2F_20496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_1,12,1,1,A2F_20497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_2,12,1,2,A2F_20498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_3,12,1,3,A2F_20499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_4,12,1,4,A2F_20500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_5,12,1,5,A2F_20501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_6,12,1,6,A2F_20502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_7,12,1,7,A2F_20503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_8,12,1,8,A2F_20504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_9,12,1,9,A2F_20505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_10,12,1,10,A2F_20506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,980,40,2000,1000,FPGA_12_1_11,12,1,11,A2F_20507,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,980,40,2000,1000,FPGA_12_1_12,12,1,12,A2F_20508,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,980,40,2000,1000,FPGA_12_1_13,12,1,13,A2F_20509,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,70,40,1000,1000,FPGA_12_1_24,12,1,24,F2A_20520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_25,12,1,25,F2A_20521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_26,12,1,26,F2A_20522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_27,12,1,27,F2A_20523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_28,12,1,28,F2A_20524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_29,12,1,29,F2A_20525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_30,12,1,30,F2A_20526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_31,12,1,31,F2A_20527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_32,12,1,32,F2A_20528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_33,12,1,33,F2A_20529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_34,12,1,34,F2A_20530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_35,12,1,35,F2A_20531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_36,12,1,36,F2A_20532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_37,12,1,37,F2A_20533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_38,12,1,38,F2A_20534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_39,12,1,39,F2A_20535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_40,12,1,40,F2A_20536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_41,12,1,41,F2A_20537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_42,12,1,42,F2A_20538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_43,12,1,43,F2A_20539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_44,12,1,44,F2A_20540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_45,12,1,45,F2A_20541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_46,12,1,46,F2A_20542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_47,12,1,47,F2A_20543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_48,12,1,48,F2A_20544,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_49,12,1,49,F2A_20545,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_50,12,1,50,F2A_20546,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_51,12,1,51,F2A_20547,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_52,12,1,52,F2A_20548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_0,14,1,0,A2F_20352,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_1,14,1,1,A2F_20353,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_2,14,1,2,A2F_20354,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_3,14,1,3,A2F_20355,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_4,14,1,4,A2F_20356,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_5,14,1,5,A2F_20357,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_6,14,1,6,A2F_20358,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_7,14,1,7,A2F_20359,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_8,14,1,8,A2F_20360,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_9,14,1,9,A2F_20361,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_10,14,1,10,A2F_20362,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_24,14,1,24,F2A_20376,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_25,14,1,25,F2A_20377,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_26,14,1,26,F2A_20378,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_27,14,1,27,F2A_20379,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_28,14,1,28,F2A_20380,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_29,14,1,29,F2A_20381,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_30,14,1,30,F2A_20382,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_31,14,1,31,F2A_20383,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_32,14,1,32,F2A_20384,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_15_1_0,15,1,0,A2F_20280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_15_1_1,15,1,1,A2F_20281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_15_1_2,15,1,2,A2F_20282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_3,15,1,3,A2F_20283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_4,15,1,4,A2F_20284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_5,15,1,5,A2F_20285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_6,15,1,6,A2F_20286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_7,15,1,7,A2F_20287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_8,15,1,8,A2F_20288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_9,15,1,9,A2F_20289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_10,15,1,10,A2F_20290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,980,40,2000,1000,FPGA_15_1_11,15,1,11,A2F_20291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,980,40,2000,1000,FPGA_15_1_12,15,1,12,A2F_20292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,980,40,2000,1000,FPGA_15_1_13,15,1,13,A2F_20293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_15_1_24,15,1,24,F2A_20304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_25,15,1,25,F2A_20305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_26,15,1,26,F2A_20306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_27,15,1,27,F2A_20307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_28,15,1,28,F2A_20308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_29,15,1,29,F2A_20309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_30,15,1,30,F2A_20310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_31,15,1,31,F2A_20311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_32,15,1,32,F2A_20312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_15_1_33,15,1,33,F2A_20313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_15_1_34,15,1,34,F2A_20314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_15_1_35,15,1,35,F2A_20315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_15_1_36,15,1,36,F2A_20316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_15_1_37,15,1,37,F2A_20317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_38,15,1,38,F2A_20318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_39,15,1,39,F2A_20319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_15_1_40,15,1,40,F2A_20320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_15_1_41,15,1,41,F2A_20321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_15_1_42,15,1,42,F2A_20322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_15_1_43,15,1,43,F2A_20323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_15_1_44,15,1,44,F2A_20324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_15_1_45,15,1,45,F2A_20325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_46,15,1,46,F2A_20326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_47,15,1,47,F2A_20327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_48,15,1,48,F2A_20328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_49,15,1,49,F2A_20329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_50,15,1,50,F2A_20330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_51,15,1,51,F2A_20331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_15_1_52,15,1,52,F2A_20332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_16_1_0,16,1,0,A2F_20208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_16_1_1,16,1,1,A2F_20209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_16_1_2,16,1,2,A2F_20210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_3,16,1,3,A2F_20211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_4,16,1,4,A2F_20212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_5,16,1,5,A2F_20213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_6,16,1,6,A2F_20214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_7,16,1,7,A2F_20215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_8,16,1,8,A2F_20216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_9,16,1,9,A2F_20217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_10,16,1,10,A2F_20218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,980,40,2000,1000,FPGA_16_1_11,16,1,11,A2F_20219,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,980,40,2000,1000,FPGA_16_1_12,16,1,12,A2F_20220,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,980,40,2000,1000,FPGA_16_1_13,16,1,13,A2F_20221,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,70,40,1000,1000,FPGA_16_1_24,16,1,24,F2A_20232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_25,16,1,25,F2A_20233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_26,16,1,26,F2A_20234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_27,16,1,27,F2A_20235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_28,16,1,28,F2A_20236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_29,16,1,29,F2A_20237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_30,16,1,30,F2A_20238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_31,16,1,31,F2A_20239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_32,16,1,32,F2A_20240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_16_1_33,16,1,33,F2A_20241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_16_1_34,16,1,34,F2A_20242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_16_1_35,16,1,35,F2A_20243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_16_1_36,16,1,36,F2A_20244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_16_1_37,16,1,37,F2A_20245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_38,16,1,38,F2A_20246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_39,16,1,39,F2A_20247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_16_1_40,16,1,40,F2A_20248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_16_1_41,16,1,41,F2A_20249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_16_1_42,16,1,42,F2A_20250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_16_1_43,16,1,43,F2A_20251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_16_1_44,16,1,44,F2A_20252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_16_1_45,16,1,45,F2A_20253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_46,16,1,46,F2A_20254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_47,16,1,47,F2A_20255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_48,16,1,48,F2A_20256,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_49,16,1,49,F2A_20257,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_50,16,1,50,F2A_20258,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_51,16,1,51,F2A_20259,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_16_1_52,16,1,52,F2A_20260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_17_1_0,17,1,0,A2F_20136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_17_1_1,17,1,1,A2F_20137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_17_1_2,17,1,2,A2F_20138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_3,17,1,3,A2F_20139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_4,17,1,4,A2F_20140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_5,17,1,5,A2F_20141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_6,17,1,6,A2F_20142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_7,17,1,7,A2F_20143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_8,17,1,8,A2F_20144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_9,17,1,9,A2F_20145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_10,17,1,10,A2F_20146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,980,40,2000,1000,FPGA_17_1_11,17,1,11,A2F_20147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,980,40,2000,1000,FPGA_17_1_12,17,1,12,A2F_20148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,980,40,2000,1000,FPGA_17_1_13,17,1,13,A2F_20149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,70,40,1000,1000,FPGA_17_1_24,17,1,24,F2A_20160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_25,17,1,25,F2A_20161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_26,17,1,26,F2A_20162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_27,17,1,27,F2A_20163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_28,17,1,28,F2A_20164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_29,17,1,29,F2A_20165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_30,17,1,30,F2A_20166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_31,17,1,31,F2A_20167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_32,17,1,32,F2A_20168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_17_1_33,17,1,33,F2A_20169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_17_1_34,17,1,34,F2A_20170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_17_1_35,17,1,35,F2A_20171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_17_1_36,17,1,36,F2A_20172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_17_1_37,17,1,37,F2A_20173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_38,17,1,38,F2A_20174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_39,17,1,39,F2A_20175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_17_1_40,17,1,40,F2A_20176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_17_1_41,17,1,41,F2A_20177,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_17_1_42,17,1,42,F2A_20178,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_17_1_43,17,1,43,F2A_20179,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_17_1_44,17,1,44,F2A_20180,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_17_1_45,17,1,45,F2A_20181,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_46,17,1,46,F2A_20182,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_47,17,1,47,F2A_20183,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_48,17,1,48,F2A_20184,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_49,17,1,49,F2A_20185,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_50,17,1,50,F2A_20186,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_51,17,1,51,F2A_20187,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_17_1_52,17,1,52,F2A_20188,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_18_1_0,18,1,0,A2F_20064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_18_1_1,18,1,1,A2F_20065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_18_1_2,18,1,2,A2F_20066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_3,18,1,3,A2F_20067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_4,18,1,4,A2F_20068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_5,18,1,5,A2F_20069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_6,18,1,6,A2F_20070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_7,18,1,7,A2F_20071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_8,18,1,8,A2F_20072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_9,18,1,9,A2F_20073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_10,18,1,10,A2F_20074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,980,40,2000,1000,FPGA_18_1_11,18,1,11,A2F_20075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,980,40,2000,1000,FPGA_18_1_12,18,1,12,A2F_20076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,980,40,2000,1000,FPGA_18_1_13,18,1,13,A2F_20077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,70,40,1000,1000,FPGA_18_1_24,18,1,24,F2A_20088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_25,18,1,25,F2A_20089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_26,18,1,26,F2A_20090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_27,18,1,27,F2A_20091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_28,18,1,28,F2A_20092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_29,18,1,29,F2A_20093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_30,18,1,30,F2A_20094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_31,18,1,31,F2A_20095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_32,18,1,32,F2A_20096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_18_1_33,18,1,33,F2A_20097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_18_1_34,18,1,34,F2A_20098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_18_1_35,18,1,35,F2A_20099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_18_1_36,18,1,36,F2A_20100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_18_1_37,18,1,37,F2A_20101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_38,18,1,38,F2A_20102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_39,18,1,39,F2A_20103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_18_1_40,18,1,40,F2A_20104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_18_1_41,18,1,41,F2A_20105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_18_1_42,18,1,42,F2A_20106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_18_1_43,18,1,43,F2A_20107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_18_1_44,18,1,44,F2A_20108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_18_1_45,18,1,45,F2A_20109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_46,18,1,46,F2A_20110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_47,18,1,47,F2A_20111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_48,18,1,48,F2A_20112,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_49,18,1,49,F2A_20113,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_50,18,1,50,F2A_20114,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_51,18,1,51,F2A_20115,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_18_1_52,18,1,52,F2A_20116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_20_1_0,20,1,0,A2F_19920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_20_1_1,20,1,1,A2F_19921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_20_1_2,20,1,2,A2F_19922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_3,20,1,3,A2F_19923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_4,20,1,4,A2F_19924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_5,20,1,5,A2F_19925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_6,20,1,6,A2F_19926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_7,20,1,7,A2F_19927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_8,20,1,8,A2F_19928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_9,20,1,9,A2F_19929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_10,20,1,10,A2F_19930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,980,40,2000,1000,FPGA_20_1_11,20,1,11,A2F_19931,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,980,40,2000,1000,FPGA_20_1_12,20,1,12,A2F_19932,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,980,40,2000,1000,FPGA_20_1_13,20,1,13,A2F_19933,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,70,40,1000,1000,FPGA_20_1_24,20,1,24,F2A_19944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_25,20,1,25,F2A_19945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_26,20,1,26,F2A_19946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_27,20,1,27,F2A_19947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_28,20,1,28,F2A_19948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_29,20,1,29,F2A_19949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_30,20,1,30,F2A_19950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_31,20,1,31,F2A_19951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_32,20,1,32,F2A_19952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_20_1_33,20,1,33,F2A_19953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_20_1_34,20,1,34,F2A_19954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_20_1_35,20,1,35,F2A_19955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_20_1_36,20,1,36,F2A_19956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_20_1_37,20,1,37,F2A_19957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_38,20,1,38,F2A_19958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_39,20,1,39,F2A_19959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_20_1_40,20,1,40,F2A_19960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_20_1_41,20,1,41,F2A_19961,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_20_1_42,20,1,42,F2A_19962,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_20_1_43,20,1,43,F2A_19963,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_20_1_44,20,1,44,F2A_19964,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_20_1_45,20,1,45,F2A_19965,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_46,20,1,46,F2A_19966,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_47,20,1,47,F2A_19967,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_48,20,1,48,F2A_19968,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_49,20,1,49,F2A_19969,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_50,20,1,50,F2A_19970,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_51,20,1,51,F2A_19971,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_20_1_52,20,1,52,F2A_19972,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_21_1_0,21,1,0,A2F_19848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_21_1_1,21,1,1,A2F_19849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_21_1_2,21,1,2,A2F_19850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_3,21,1,3,A2F_19851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_4,21,1,4,A2F_19852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_5,21,1,5,A2F_19853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_6,21,1,6,A2F_19854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_7,21,1,7,A2F_19855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_8,21,1,8,A2F_19856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_9,21,1,9,A2F_19857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_10,21,1,10,A2F_19858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,980,40,2000,1000,FPGA_21_1_11,21,1,11,A2F_19859,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,980,40,2000,1000,FPGA_21_1_12,21,1,12,A2F_19860,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,980,40,2000,1000,FPGA_21_1_13,21,1,13,A2F_19861,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,70,40,1000,1000,FPGA_21_1_24,21,1,24,F2A_19872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_25,21,1,25,F2A_19873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_26,21,1,26,F2A_19874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_27,21,1,27,F2A_19875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_28,21,1,28,F2A_19876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_29,21,1,29,F2A_19877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_30,21,1,30,F2A_19878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_31,21,1,31,F2A_19879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_32,21,1,32,F2A_19880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_21_1_33,21,1,33,F2A_19881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_21_1_34,21,1,34,F2A_19882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_21_1_35,21,1,35,F2A_19883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_21_1_36,21,1,36,F2A_19884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_21_1_37,21,1,37,F2A_19885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_38,21,1,38,F2A_19886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_39,21,1,39,F2A_19887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_21_1_40,21,1,40,F2A_19888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_21_1_41,21,1,41,F2A_19889,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_21_1_42,21,1,42,F2A_19890,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_21_1_43,21,1,43,F2A_19891,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_21_1_44,21,1,44,F2A_19892,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_21_1_45,21,1,45,F2A_19893,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_46,21,1,46,F2A_19894,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_47,21,1,47,F2A_19895,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_48,21,1,48,F2A_19896,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_49,21,1,49,F2A_19897,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_50,21,1,50,F2A_19898,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_51,21,1,51,F2A_19899,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_21_1_52,21,1,52,F2A_19900,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_22_1_0,22,1,0,A2F_19776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_22_1_1,22,1,1,A2F_19777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_22_1_2,22,1,2,A2F_19778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_3,22,1,3,A2F_19779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_4,22,1,4,A2F_19780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_5,22,1,5,A2F_19781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_6,22,1,6,A2F_19782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_7,22,1,7,A2F_19783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_8,22,1,8,A2F_19784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_9,22,1,9,A2F_19785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_10,22,1,10,A2F_19786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,980,40,2000,1000,FPGA_22_1_11,22,1,11,A2F_19787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,980,40,2000,1000,FPGA_22_1_12,22,1,12,A2F_19788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,980,40,2000,1000,FPGA_22_1_13,22,1,13,A2F_19789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,70,40,1000,1000,FPGA_22_1_24,22,1,24,F2A_19800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_25,22,1,25,F2A_19801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_26,22,1,26,F2A_19802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_27,22,1,27,F2A_19803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_28,22,1,28,F2A_19804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_29,22,1,29,F2A_19805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_30,22,1,30,F2A_19806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_31,22,1,31,F2A_19807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_32,22,1,32,F2A_19808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_22_1_33,22,1,33,F2A_19809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_22_1_34,22,1,34,F2A_19810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_22_1_35,22,1,35,F2A_19811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_22_1_36,22,1,36,F2A_19812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_22_1_37,22,1,37,F2A_19813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_38,22,1,38,F2A_19814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_39,22,1,39,F2A_19815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_22_1_40,22,1,40,F2A_19816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_22_1_41,22,1,41,F2A_19817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_22_1_42,22,1,42,F2A_19818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_22_1_43,22,1,43,F2A_19819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_22_1_44,22,1,44,F2A_19820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_22_1_45,22,1,45,F2A_19821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_46,22,1,46,F2A_19822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_47,22,1,47,F2A_19823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_48,22,1,48,F2A_19824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_49,22,1,49,F2A_19825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_50,22,1,50,F2A_19826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_51,22,1,51,F2A_19827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_22_1_52,22,1,52,F2A_19828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_23_1_0,23,1,0,A2F_19704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_23_1_1,23,1,1,A2F_19705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_23_1_2,23,1,2,A2F_19706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_3,23,1,3,A2F_19707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_4,23,1,4,A2F_19708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_5,23,1,5,A2F_19709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_6,23,1,6,A2F_19710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_7,23,1,7,A2F_19711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_8,23,1,8,A2F_19712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_9,23,1,9,A2F_19713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_10,23,1,10,A2F_19714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,980,40,2000,1000,FPGA_23_1_11,23,1,11,A2F_19715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,980,40,2000,1000,FPGA_23_1_12,23,1,12,A2F_19716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,980,40,2000,1000,FPGA_23_1_13,23,1,13,A2F_19717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,70,40,1000,1000,FPGA_23_1_24,23,1,24,F2A_19728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_25,23,1,25,F2A_19729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_26,23,1,26,F2A_19730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_27,23,1,27,F2A_19731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_28,23,1,28,F2A_19732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_29,23,1,29,F2A_19733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_30,23,1,30,F2A_19734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_31,23,1,31,F2A_19735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_32,23,1,32,F2A_19736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_23_1_33,23,1,33,F2A_19737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_23_1_34,23,1,34,F2A_19738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_23_1_35,23,1,35,F2A_19739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_23_1_36,23,1,36,F2A_19740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_23_1_37,23,1,37,F2A_19741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_38,23,1,38,F2A_19742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_39,23,1,39,F2A_19743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_23_1_40,23,1,40,F2A_19744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_23_1_41,23,1,41,F2A_19745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_23_1_42,23,1,42,F2A_19746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_23_1_43,23,1,43,F2A_19747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_23_1_44,23,1,44,F2A_19748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_23_1_45,23,1,45,F2A_19749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_46,23,1,46,F2A_19750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_47,23,1,47,F2A_19751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_48,23,1,48,F2A_19752,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_49,23,1,49,F2A_19753,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_50,23,1,50,F2A_19754,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_51,23,1,51,F2A_19755,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_23_1_52,23,1,52,F2A_19756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_24_1_0,24,1,0,A2F_19632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_24_1_1,24,1,1,A2F_19633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_24_1_2,24,1,2,A2F_19634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_3,24,1,3,A2F_19635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_4,24,1,4,A2F_19636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_5,24,1,5,A2F_19637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_6,24,1,6,A2F_19638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_7,24,1,7,A2F_19639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_8,24,1,8,A2F_19640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_9,24,1,9,A2F_19641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_10,24,1,10,A2F_19642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,980,40,2000,1000,FPGA_24_1_11,24,1,11,A2F_19643,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,980,40,2000,1000,FPGA_24_1_12,24,1,12,A2F_19644,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,980,40,2000,1000,FPGA_24_1_13,24,1,13,A2F_19645,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,70,40,1000,1000,FPGA_24_1_24,24,1,24,F2A_19656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_25,24,1,25,F2A_19657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_26,24,1,26,F2A_19658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_27,24,1,27,F2A_19659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_28,24,1,28,F2A_19660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_29,24,1,29,F2A_19661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_30,24,1,30,F2A_19662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_31,24,1,31,F2A_19663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_32,24,1,32,F2A_19664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_24_1_33,24,1,33,F2A_19665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_24_1_34,24,1,34,F2A_19666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_24_1_35,24,1,35,F2A_19667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_24_1_36,24,1,36,F2A_19668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_24_1_37,24,1,37,F2A_19669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_38,24,1,38,F2A_19670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_39,24,1,39,F2A_19671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_24_1_40,24,1,40,F2A_19672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_24_1_41,24,1,41,F2A_19673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_24_1_42,24,1,42,F2A_19674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_24_1_43,24,1,43,F2A_19675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_24_1_44,24,1,44,F2A_19676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_24_1_45,24,1,45,F2A_19677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_46,24,1,46,F2A_19678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_47,24,1,47,F2A_19679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_48,24,1,48,F2A_19680,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_49,24,1,49,F2A_19681,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_50,24,1,50,F2A_19682,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_51,24,1,51,F2A_19683,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_24_1_52,24,1,52,F2A_19684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_26_1_0,26,1,0,A2F_19488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_26_1_1,26,1,1,A2F_19489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_26_1_2,26,1,2,A2F_19490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_3,26,1,3,A2F_19491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_4,26,1,4,A2F_19492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_5,26,1,5,A2F_19493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_6,26,1,6,A2F_19494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_7,26,1,7,A2F_19495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_8,26,1,8,A2F_19496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_9,26,1,9,A2F_19497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_10,26,1,10,A2F_19498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,980,40,2000,1000,FPGA_26_1_11,26,1,11,A2F_19499,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,980,40,2000,1000,FPGA_26_1_12,26,1,12,A2F_19500,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,980,40,2000,1000,FPGA_26_1_13,26,1,13,A2F_19501,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,70,40,1000,1000,FPGA_26_1_24,26,1,24,F2A_19512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_25,26,1,25,F2A_19513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_26,26,1,26,F2A_19514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_27,26,1,27,F2A_19515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_28,26,1,28,F2A_19516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_29,26,1,29,F2A_19517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_30,26,1,30,F2A_19518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_31,26,1,31,F2A_19519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_32,26,1,32,F2A_19520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_26_1_33,26,1,33,F2A_19521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_26_1_34,26,1,34,F2A_19522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_26_1_35,26,1,35,F2A_19523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_26_1_36,26,1,36,F2A_19524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_26_1_37,26,1,37,F2A_19525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_38,26,1,38,F2A_19526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_39,26,1,39,F2A_19527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_26_1_40,26,1,40,F2A_19528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_26_1_41,26,1,41,F2A_19529,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_26_1_42,26,1,42,F2A_19530,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_26_1_43,26,1,43,F2A_19531,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_26_1_44,26,1,44,F2A_19532,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_26_1_45,26,1,45,F2A_19533,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_46,26,1,46,F2A_19534,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_47,26,1,47,F2A_19535,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_48,26,1,48,F2A_19536,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_49,26,1,49,F2A_19537,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_50,26,1,50,F2A_19538,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_51,26,1,51,F2A_19539,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_26_1_52,26,1,52,F2A_19540,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_0,27,1,0,A2F_19416,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_1,27,1,1,A2F_19417,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_2,27,1,2,A2F_19418,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_3,27,1,3,A2F_19419,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_4,27,1,4,A2F_19420,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_5,27,1,5,A2F_19421,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_6,27,1,6,A2F_19422,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_7,27,1,7,A2F_19423,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_8,27,1,8,A2F_19424,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_9,27,1,9,A2F_19425,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_10,27,1,10,A2F_19426,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_24,27,1,24,F2A_19440,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_25,27,1,25,F2A_19441,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_26,27,1,26,F2A_19442,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_27,27,1,27,F2A_19443,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_28,27,1,28,F2A_19444,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_29,27,1,29,F2A_19445,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_30,27,1,30,F2A_19446,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_31,27,1,31,F2A_19447,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_32,27,1,32,F2A_19448,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_28_1_0,28,1,0,A2F_19344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_28_1_1,28,1,1,A2F_19345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_28_1_2,28,1,2,A2F_19346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_3,28,1,3,A2F_19347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_4,28,1,4,A2F_19348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_5,28,1,5,A2F_19349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_6,28,1,6,A2F_19350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_7,28,1,7,A2F_19351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_8,28,1,8,A2F_19352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_9,28,1,9,A2F_19353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_10,28,1,10,A2F_19354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,980,40,2000,1000,FPGA_28_1_11,28,1,11,A2F_19355,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,980,40,2000,1000,FPGA_28_1_12,28,1,12,A2F_19356,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,980,40,2000,1000,FPGA_28_1_13,28,1,13,A2F_19357,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_28_1_24,28,1,24,F2A_19368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_25,28,1,25,F2A_19369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_26,28,1,26,F2A_19370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_27,28,1,27,F2A_19371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_28,28,1,28,F2A_19372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_29,28,1,29,F2A_19373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_30,28,1,30,F2A_19374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_31,28,1,31,F2A_19375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_32,28,1,32,F2A_19376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_28_1_33,28,1,33,F2A_19377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_28_1_34,28,1,34,F2A_19378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_28_1_35,28,1,35,F2A_19379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_28_1_36,28,1,36,F2A_19380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_28_1_37,28,1,37,F2A_19381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_38,28,1,38,F2A_19382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_39,28,1,39,F2A_19383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_28_1_40,28,1,40,F2A_19384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_28_1_41,28,1,41,F2A_19385,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_28_1_42,28,1,42,F2A_19386,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_28_1_43,28,1,43,F2A_19387,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_28_1_44,28,1,44,F2A_19388,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_28_1_45,28,1,45,F2A_19389,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_46,28,1,46,F2A_19390,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_47,28,1,47,F2A_19391,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_48,28,1,48,F2A_19392,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_49,28,1,49,F2A_19393,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_50,28,1,50,F2A_19394,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_51,28,1,51,F2A_19395,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_28_1_52,28,1,52,F2A_19396,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_29_1_0,29,1,0,A2F_19272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_29_1_1,29,1,1,A2F_19273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_29_1_2,29,1,2,A2F_19274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_3,29,1,3,A2F_19275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_4,29,1,4,A2F_19276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_5,29,1,5,A2F_19277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_6,29,1,6,A2F_19278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_7,29,1,7,A2F_19279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_8,29,1,8,A2F_19280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_9,29,1,9,A2F_19281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_10,29,1,10,A2F_19282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,980,40,2000,1000,FPGA_29_1_11,29,1,11,A2F_19283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,980,40,2000,1000,FPGA_29_1_12,29,1,12,A2F_19284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,980,40,2000,1000,FPGA_29_1_13,29,1,13,A2F_19285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,70,40,1000,1000,FPGA_29_1_24,29,1,24,F2A_19296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_25,29,1,25,F2A_19297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_26,29,1,26,F2A_19298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_27,29,1,27,F2A_19299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_28,29,1,28,F2A_19300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_29,29,1,29,F2A_19301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_30,29,1,30,F2A_19302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_31,29,1,31,F2A_19303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_32,29,1,32,F2A_19304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_29_1_33,29,1,33,F2A_19305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_29_1_34,29,1,34,F2A_19306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_29_1_35,29,1,35,F2A_19307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_29_1_36,29,1,36,F2A_19308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_29_1_37,29,1,37,F2A_19309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_38,29,1,38,F2A_19310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_39,29,1,39,F2A_19311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_29_1_40,29,1,40,F2A_19312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_29_1_41,29,1,41,F2A_19313,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_29_1_42,29,1,42,F2A_19314,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_29_1_43,29,1,43,F2A_19315,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_29_1_44,29,1,44,F2A_19316,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_29_1_45,29,1,45,F2A_19317,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_46,29,1,46,F2A_19318,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_47,29,1,47,F2A_19319,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_48,29,1,48,F2A_19320,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_49,29,1,49,F2A_19321,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_50,29,1,50,F2A_19322,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_51,29,1,51,F2A_19323,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_29_1_52,29,1,52,F2A_19324,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_30_1_0,30,1,0,A2F_19200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_30_1_1,30,1,1,A2F_19201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_30_1_2,30,1,2,A2F_19202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_3,30,1,3,A2F_19203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_4,30,1,4,A2F_19204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_5,30,1,5,A2F_19205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_6,30,1,6,A2F_19206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_7,30,1,7,A2F_19207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_8,30,1,8,A2F_19208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_9,30,1,9,A2F_19209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_10,30,1,10,A2F_19210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,980,40,2000,1000,FPGA_30_1_11,30,1,11,A2F_19211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,980,40,2000,1000,FPGA_30_1_12,30,1,12,A2F_19212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,980,40,2000,1000,FPGA_30_1_13,30,1,13,A2F_19213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,70,40,1000,1000,FPGA_30_1_24,30,1,24,F2A_19224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_25,30,1,25,F2A_19225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_26,30,1,26,F2A_19226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_27,30,1,27,F2A_19227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_28,30,1,28,F2A_19228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_29,30,1,29,F2A_19229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_30,30,1,30,F2A_19230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_31,30,1,31,F2A_19231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_32,30,1,32,F2A_19232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_30_1_33,30,1,33,F2A_19233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_30_1_34,30,1,34,F2A_19234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_30_1_35,30,1,35,F2A_19235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_30_1_36,30,1,36,F2A_19236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_30_1_37,30,1,37,F2A_19237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_38,30,1,38,F2A_19238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_39,30,1,39,F2A_19239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_30_1_40,30,1,40,F2A_19240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_30_1_41,30,1,41,F2A_19241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_30_1_42,30,1,42,F2A_19242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_30_1_43,30,1,43,F2A_19243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_30_1_44,30,1,44,F2A_19244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_30_1_45,30,1,45,F2A_19245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_46,30,1,46,F2A_19246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_47,30,1,47,F2A_19247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_48,30,1,48,F2A_19248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_49,30,1,49,F2A_19249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_50,30,1,50,F2A_19250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_51,30,1,51,F2A_19251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_30_1_52,30,1,52,F2A_19252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_32_1_0,32,1,0,A2F_19056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_32_1_1,32,1,1,A2F_19057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_32_1_2,32,1,2,A2F_19058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_3,32,1,3,A2F_19059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_4,32,1,4,A2F_19060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_5,32,1,5,A2F_19061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_6,32,1,6,A2F_19062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_7,32,1,7,A2F_19063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_8,32,1,8,A2F_19064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_9,32,1,9,A2F_19065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_10,32,1,10,A2F_19066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,980,40,2000,1000,FPGA_32_1_11,32,1,11,A2F_19067,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,980,40,2000,1000,FPGA_32_1_12,32,1,12,A2F_19068,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,980,40,2000,1000,FPGA_32_1_13,32,1,13,A2F_19069,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,70,40,1000,1000,FPGA_32_1_24,32,1,24,F2A_19080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_25,32,1,25,F2A_19081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_26,32,1,26,F2A_19082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_27,32,1,27,F2A_19083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_28,32,1,28,F2A_19084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_29,32,1,29,F2A_19085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_30,32,1,30,F2A_19086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_31,32,1,31,F2A_19087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_32,32,1,32,F2A_19088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_32_1_33,32,1,33,F2A_19089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_32_1_34,32,1,34,F2A_19090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_32_1_35,32,1,35,F2A_19091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_32_1_36,32,1,36,F2A_19092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_32_1_37,32,1,37,F2A_19093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_38,32,1,38,F2A_19094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_39,32,1,39,F2A_19095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_32_1_40,32,1,40,F2A_19096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_32_1_41,32,1,41,F2A_19097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_32_1_42,32,1,42,F2A_19098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_32_1_43,32,1,43,F2A_19099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_32_1_44,32,1,44,F2A_19100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_32_1_45,32,1,45,F2A_19101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_46,32,1,46,F2A_19102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_47,32,1,47,F2A_19103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_48,32,1,48,F2A_19104,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_49,32,1,49,F2A_19105,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_50,32,1,50,F2A_19106,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_51,32,1,51,F2A_19107,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_32_1_52,32,1,52,F2A_19108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_33_1_0,33,1,0,A2F_18984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_33_1_1,33,1,1,A2F_18985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_33_1_2,33,1,2,A2F_18986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_3,33,1,3,A2F_18987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_4,33,1,4,A2F_18988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_5,33,1,5,A2F_18989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_6,33,1,6,A2F_18990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_7,33,1,7,A2F_18991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_8,33,1,8,A2F_18992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_9,33,1,9,A2F_18993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_10,33,1,10,A2F_18994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,980,40,2000,1000,FPGA_33_1_11,33,1,11,A2F_18995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,980,40,2000,1000,FPGA_33_1_12,33,1,12,A2F_18996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,980,40,2000,1000,FPGA_33_1_13,33,1,13,A2F_18997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,70,40,1000,1000,FPGA_33_1_24,33,1,24,F2A_19008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_25,33,1,25,F2A_19009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_26,33,1,26,F2A_19010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_27,33,1,27,F2A_19011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_28,33,1,28,F2A_19012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_29,33,1,29,F2A_19013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_30,33,1,30,F2A_19014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_31,33,1,31,F2A_19015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_32,33,1,32,F2A_19016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_33_1_33,33,1,33,F2A_19017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_33_1_34,33,1,34,F2A_19018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_33_1_35,33,1,35,F2A_19019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_33_1_36,33,1,36,F2A_19020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_33_1_37,33,1,37,F2A_19021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_38,33,1,38,F2A_19022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_39,33,1,39,F2A_19023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_33_1_40,33,1,40,F2A_19024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_33_1_41,33,1,41,F2A_19025,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_33_1_42,33,1,42,F2A_19026,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_33_1_43,33,1,43,F2A_19027,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_33_1_44,33,1,44,F2A_19028,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_33_1_45,33,1,45,F2A_19029,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_46,33,1,46,F2A_19030,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_47,33,1,47,F2A_19031,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_48,33,1,48,F2A_19032,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_49,33,1,49,F2A_19033,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_50,33,1,50,F2A_19034,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_51,33,1,51,F2A_19035,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_33_1_52,33,1,52,F2A_19036,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_34_1_0,34,1,0,A2F_18912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_34_1_1,34,1,1,A2F_18913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_34_1_2,34,1,2,A2F_18914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_3,34,1,3,A2F_18915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_4,34,1,4,A2F_18916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_5,34,1,5,A2F_18917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_6,34,1,6,A2F_18918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_7,34,1,7,A2F_18919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_8,34,1,8,A2F_18920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_9,34,1,9,A2F_18921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_10,34,1,10,A2F_18922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,980,40,2000,1000,FPGA_34_1_11,34,1,11,A2F_18923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,980,40,2000,1000,FPGA_34_1_12,34,1,12,A2F_18924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,980,40,2000,1000,FPGA_34_1_13,34,1,13,A2F_18925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,70,40,1000,1000,FPGA_34_1_24,34,1,24,F2A_18936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_25,34,1,25,F2A_18937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_26,34,1,26,F2A_18938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_27,34,1,27,F2A_18939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_28,34,1,28,F2A_18940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_29,34,1,29,F2A_18941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_30,34,1,30,F2A_18942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_31,34,1,31,F2A_18943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_32,34,1,32,F2A_18944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_34_1_33,34,1,33,F2A_18945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_34_1_34,34,1,34,F2A_18946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_34_1_35,34,1,35,F2A_18947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_34_1_36,34,1,36,F2A_18948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_34_1_37,34,1,37,F2A_18949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_38,34,1,38,F2A_18950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_39,34,1,39,F2A_18951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_34_1_40,34,1,40,F2A_18952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_34_1_41,34,1,41,F2A_18953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_34_1_42,34,1,42,F2A_18954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_34_1_43,34,1,43,F2A_18955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_34_1_44,34,1,44,F2A_18956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_34_1_45,34,1,45,F2A_18957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_46,34,1,46,F2A_18958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_47,34,1,47,F2A_18959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_48,34,1,48,F2A_18960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_49,34,1,49,F2A_18961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_50,34,1,50,F2A_18962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_51,34,1,51,F2A_18963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_34_1_52,34,1,52,F2A_18964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_35_1_0,35,1,0,A2F_18840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_35_1_1,35,1,1,A2F_18841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_35_1_2,35,1,2,A2F_18842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_3,35,1,3,A2F_18843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_4,35,1,4,A2F_18844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_5,35,1,5,A2F_18845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_6,35,1,6,A2F_18846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_7,35,1,7,A2F_18847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_8,35,1,8,A2F_18848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_9,35,1,9,A2F_18849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_10,35,1,10,A2F_18850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,980,40,2000,1000,FPGA_35_1_11,35,1,11,A2F_18851,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,980,40,2000,1000,FPGA_35_1_12,35,1,12,A2F_18852,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,980,40,2000,1000,FPGA_35_1_13,35,1,13,A2F_18853,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,70,40,1000,1000,FPGA_35_1_24,35,1,24,F2A_18864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_25,35,1,25,F2A_18865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_26,35,1,26,F2A_18866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_27,35,1,27,F2A_18867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_28,35,1,28,F2A_18868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_29,35,1,29,F2A_18869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_30,35,1,30,F2A_18870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_31,35,1,31,F2A_18871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_32,35,1,32,F2A_18872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_35_1_33,35,1,33,F2A_18873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_35_1_34,35,1,34,F2A_18874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_35_1_35,35,1,35,F2A_18875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_35_1_36,35,1,36,F2A_18876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_35_1_37,35,1,37,F2A_18877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_38,35,1,38,F2A_18878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_39,35,1,39,F2A_18879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_35_1_40,35,1,40,F2A_18880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_35_1_41,35,1,41,F2A_18881,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_35_1_42,35,1,42,F2A_18882,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_35_1_43,35,1,43,F2A_18883,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_35_1_44,35,1,44,F2A_18884,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_35_1_45,35,1,45,F2A_18885,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_46,35,1,46,F2A_18886,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_47,35,1,47,F2A_18887,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_48,35,1,48,F2A_18888,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_49,35,1,49,F2A_18889,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_50,35,1,50,F2A_18890,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_51,35,1,51,F2A_18891,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_35_1_52,35,1,52,F2A_18892,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_36_1_0,36,1,0,A2F_18768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_36_1_1,36,1,1,A2F_18769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_36_1_2,36,1,2,A2F_18770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_3,36,1,3,A2F_18771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_4,36,1,4,A2F_18772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_5,36,1,5,A2F_18773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_6,36,1,6,A2F_18774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_7,36,1,7,A2F_18775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_8,36,1,8,A2F_18776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_9,36,1,9,A2F_18777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_10,36,1,10,A2F_18778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,980,40,2000,1000,FPGA_36_1_11,36,1,11,A2F_18779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,980,40,2000,1000,FPGA_36_1_12,36,1,12,A2F_18780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,980,40,2000,1000,FPGA_36_1_13,36,1,13,A2F_18781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,70,40,1000,1000,FPGA_36_1_24,36,1,24,F2A_18792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_25,36,1,25,F2A_18793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_26,36,1,26,F2A_18794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_27,36,1,27,F2A_18795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_28,36,1,28,F2A_18796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_29,36,1,29,F2A_18797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_30,36,1,30,F2A_18798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_31,36,1,31,F2A_18799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_32,36,1,32,F2A_18800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_36_1_33,36,1,33,F2A_18801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_36_1_34,36,1,34,F2A_18802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_36_1_35,36,1,35,F2A_18803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_36_1_36,36,1,36,F2A_18804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_36_1_37,36,1,37,F2A_18805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_38,36,1,38,F2A_18806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_39,36,1,39,F2A_18807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_36_1_40,36,1,40,F2A_18808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_36_1_41,36,1,41,F2A_18809,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_36_1_42,36,1,42,F2A_18810,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_36_1_43,36,1,43,F2A_18811,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_36_1_44,36,1,44,F2A_18812,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_36_1_45,36,1,45,F2A_18813,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_46,36,1,46,F2A_18814,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_47,36,1,47,F2A_18815,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_48,36,1,48,F2A_18816,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_49,36,1,49,F2A_18817,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_50,36,1,50,F2A_18818,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_51,36,1,51,F2A_18819,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_36_1_52,36,1,52,F2A_18820,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_38_1_0,38,1,0,A2F_18624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_38_1_1,38,1,1,A2F_18625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_38_1_2,38,1,2,A2F_18626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_3,38,1,3,A2F_18627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_4,38,1,4,A2F_18628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_5,38,1,5,A2F_18629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_6,38,1,6,A2F_18630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_7,38,1,7,A2F_18631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_8,38,1,8,A2F_18632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_9,38,1,9,A2F_18633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_10,38,1,10,A2F_18634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,980,40,2000,1000,FPGA_38_1_11,38,1,11,A2F_18635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,980,40,2000,1000,FPGA_38_1_12,38,1,12,A2F_18636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,980,40,2000,1000,FPGA_38_1_13,38,1,13,A2F_18637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,70,40,1000,1000,FPGA_38_1_24,38,1,24,F2A_18648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_25,38,1,25,F2A_18649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_26,38,1,26,F2A_18650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_27,38,1,27,F2A_18651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_28,38,1,28,F2A_18652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_29,38,1,29,F2A_18653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_30,38,1,30,F2A_18654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_31,38,1,31,F2A_18655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_32,38,1,32,F2A_18656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_38_1_33,38,1,33,F2A_18657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_38_1_34,38,1,34,F2A_18658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_38_1_35,38,1,35,F2A_18659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_38_1_36,38,1,36,F2A_18660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_38_1_37,38,1,37,F2A_18661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_38,38,1,38,F2A_18662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_39,38,1,39,F2A_18663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_38_1_40,38,1,40,F2A_18664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_38_1_41,38,1,41,F2A_18665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_38_1_42,38,1,42,F2A_18666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_38_1_43,38,1,43,F2A_18667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_38_1_44,38,1,44,F2A_18668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_38_1_45,38,1,45,F2A_18669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_46,38,1,46,F2A_18670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_47,38,1,47,F2A_18671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_48,38,1,48,F2A_18672,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_49,38,1,49,F2A_18673,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_50,38,1,50,F2A_18674,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_51,38,1,51,F2A_18675,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_38_1_52,38,1,52,F2A_18676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_39_1_0,39,1,0,A2F_18552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_39_1_1,39,1,1,A2F_18553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_39_1_2,39,1,2,A2F_18554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_3,39,1,3,A2F_18555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_4,39,1,4,A2F_18556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_5,39,1,5,A2F_18557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_6,39,1,6,A2F_18558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_7,39,1,7,A2F_18559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_8,39,1,8,A2F_18560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_9,39,1,9,A2F_18561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_10,39,1,10,A2F_18562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,980,40,2000,1000,FPGA_39_1_11,39,1,11,A2F_18563,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,980,40,2000,1000,FPGA_39_1_12,39,1,12,A2F_18564,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,980,40,2000,1000,FPGA_39_1_13,39,1,13,A2F_18565,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,70,40,1000,1000,FPGA_39_1_24,39,1,24,F2A_18576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_25,39,1,25,F2A_18577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_26,39,1,26,F2A_18578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_27,39,1,27,F2A_18579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_28,39,1,28,F2A_18580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_29,39,1,29,F2A_18581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_30,39,1,30,F2A_18582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_31,39,1,31,F2A_18583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_32,39,1,32,F2A_18584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_39_1_33,39,1,33,F2A_18585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_39_1_34,39,1,34,F2A_18586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_39_1_35,39,1,35,F2A_18587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_39_1_36,39,1,36,F2A_18588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_39_1_37,39,1,37,F2A_18589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_38,39,1,38,F2A_18590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_39,39,1,39,F2A_18591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_39_1_40,39,1,40,F2A_18592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_39_1_41,39,1,41,F2A_18593,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_39_1_42,39,1,42,F2A_18594,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_39_1_43,39,1,43,F2A_18595,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_39_1_44,39,1,44,F2A_18596,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_39_1_45,39,1,45,F2A_18597,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_46,39,1,46,F2A_18598,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_47,39,1,47,F2A_18599,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_48,39,1,48,F2A_18600,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_49,39,1,49,F2A_18601,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_50,39,1,50,F2A_18602,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_51,39,1,51,F2A_18603,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_39_1_52,39,1,52,F2A_18604,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_0,40,1,0,A2F_18480,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_1,40,1,1,A2F_18481,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_2,40,1,2,A2F_18482,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_3,40,1,3,A2F_18483,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_4,40,1,4,A2F_18484,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_5,40,1,5,A2F_18485,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_6,40,1,6,A2F_18486,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_7,40,1,7,A2F_18487,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_8,40,1,8,A2F_18488,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_9,40,1,9,A2F_18489,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_10,40,1,10,A2F_18490,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_24,40,1,24,F2A_18504,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_25,40,1,25,F2A_18505,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_26,40,1,26,F2A_18506,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_27,40,1,27,F2A_18507,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_28,40,1,28,F2A_18508,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_29,40,1,29,F2A_18509,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_30,40,1,30,F2A_18510,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_31,40,1,31,F2A_18511,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_32,40,1,32,F2A_18512,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_41_1_0,41,1,0,A2F_18408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_41_1_1,41,1,1,A2F_18409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_41_1_2,41,1,2,A2F_18410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_3,41,1,3,A2F_18411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_4,41,1,4,A2F_18412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_5,41,1,5,A2F_18413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_6,41,1,6,A2F_18414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_7,41,1,7,A2F_18415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_8,41,1,8,A2F_18416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_9,41,1,9,A2F_18417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_10,41,1,10,A2F_18418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,980,40,2000,1000,FPGA_41_1_11,41,1,11,A2F_18419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,980,40,2000,1000,FPGA_41_1_12,41,1,12,A2F_18420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,980,40,2000,1000,FPGA_41_1_13,41,1,13,A2F_18421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_41_1_24,41,1,24,F2A_18432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_25,41,1,25,F2A_18433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_26,41,1,26,F2A_18434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_27,41,1,27,F2A_18435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_28,41,1,28,F2A_18436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_29,41,1,29,F2A_18437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_30,41,1,30,F2A_18438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_31,41,1,31,F2A_18439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_32,41,1,32,F2A_18440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_41_1_33,41,1,33,F2A_18441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_41_1_34,41,1,34,F2A_18442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_41_1_35,41,1,35,F2A_18443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_41_1_36,41,1,36,F2A_18444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_41_1_37,41,1,37,F2A_18445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_38,41,1,38,F2A_18446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_39,41,1,39,F2A_18447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_41_1_40,41,1,40,F2A_18448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_41_1_41,41,1,41,F2A_18449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_41_1_42,41,1,42,F2A_18450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_41_1_43,41,1,43,F2A_18451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_41_1_44,41,1,44,F2A_18452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_41_1_45,41,1,45,F2A_18453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_46,41,1,46,F2A_18454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_47,41,1,47,F2A_18455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_48,41,1,48,F2A_18456,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_49,41,1,49,F2A_18457,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_50,41,1,50,F2A_18458,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_51,41,1,51,F2A_18459,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_41_1_52,41,1,52,F2A_18460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_42_1_0,42,1,0,A2F_18336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_42_1_1,42,1,1,A2F_18337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_42_1_2,42,1,2,A2F_18338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_3,42,1,3,A2F_18339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_4,42,1,4,A2F_18340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_5,42,1,5,A2F_18341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_6,42,1,6,A2F_18342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_7,42,1,7,A2F_18343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_8,42,1,8,A2F_18344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_9,42,1,9,A2F_18345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_10,42,1,10,A2F_18346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,980,40,2000,1000,FPGA_42_1_11,42,1,11,A2F_18347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,980,40,2000,1000,FPGA_42_1_12,42,1,12,A2F_18348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,980,40,2000,1000,FPGA_42_1_13,42,1,13,A2F_18349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,70,40,1000,1000,FPGA_42_1_24,42,1,24,F2A_18360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_25,42,1,25,F2A_18361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_26,42,1,26,F2A_18362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_27,42,1,27,F2A_18363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_28,42,1,28,F2A_18364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_29,42,1,29,F2A_18365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_30,42,1,30,F2A_18366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_31,42,1,31,F2A_18367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_32,42,1,32,F2A_18368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_42_1_33,42,1,33,F2A_18369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_42_1_34,42,1,34,F2A_18370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_42_1_35,42,1,35,F2A_18371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_42_1_36,42,1,36,F2A_18372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_42_1_37,42,1,37,F2A_18373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_38,42,1,38,F2A_18374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_39,42,1,39,F2A_18375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_42_1_40,42,1,40,F2A_18376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_42_1_41,42,1,41,F2A_18377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_42_1_42,42,1,42,F2A_18378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_42_1_43,42,1,43,F2A_18379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_42_1_44,42,1,44,F2A_18380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_42_1_45,42,1,45,F2A_18381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_46,42,1,46,F2A_18382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_47,42,1,47,F2A_18383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_48,42,1,48,F2A_18384,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_49,42,1,49,F2A_18385,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_50,42,1,50,F2A_18386,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_51,42,1,51,F2A_18387,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_42_1_52,42,1,52,F2A_18388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_44_1_0,44,1,0,A2F_18192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_44_1_1,44,1,1,A2F_18193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_44_1_2,44,1,2,A2F_18194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_3,44,1,3,A2F_18195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_4,44,1,4,A2F_18196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_5,44,1,5,A2F_18197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_6,44,1,6,A2F_18198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_7,44,1,7,A2F_18199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_8,44,1,8,A2F_18200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_9,44,1,9,A2F_18201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_10,44,1,10,A2F_18202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,980,40,2000,1000,FPGA_44_1_11,44,1,11,A2F_18203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,980,40,2000,1000,FPGA_44_1_12,44,1,12,A2F_18204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,980,40,2000,1000,FPGA_44_1_13,44,1,13,A2F_18205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,70,40,1000,1000,FPGA_44_1_24,44,1,24,F2A_18216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_25,44,1,25,F2A_18217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_26,44,1,26,F2A_18218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_27,44,1,27,F2A_18219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_28,44,1,28,F2A_18220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_29,44,1,29,F2A_18221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_30,44,1,30,F2A_18222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_31,44,1,31,F2A_18223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_32,44,1,32,F2A_18224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_44_1_33,44,1,33,F2A_18225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_44_1_34,44,1,34,F2A_18226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_44_1_35,44,1,35,F2A_18227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_44_1_36,44,1,36,F2A_18228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_44_1_37,44,1,37,F2A_18229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_38,44,1,38,F2A_18230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_39,44,1,39,F2A_18231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_44_1_40,44,1,40,F2A_18232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_44_1_41,44,1,41,F2A_18233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_44_1_42,44,1,42,F2A_18234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_44_1_43,44,1,43,F2A_18235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_44_1_44,44,1,44,F2A_18236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_44_1_45,44,1,45,F2A_18237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_46,44,1,46,F2A_18238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_47,44,1,47,F2A_18239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_48,44,1,48,F2A_18240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_49,44,1,49,F2A_18241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_50,44,1,50,F2A_18242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_51,44,1,51,F2A_18243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_44_1_52,44,1,52,F2A_18244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_45_1_0,45,1,0,A2F_18120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_45_1_1,45,1,1,A2F_18121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_45_1_2,45,1,2,A2F_18122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_3,45,1,3,A2F_18123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_4,45,1,4,A2F_18124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_5,45,1,5,A2F_18125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_6,45,1,6,A2F_18126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_7,45,1,7,A2F_18127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_8,45,1,8,A2F_18128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_9,45,1,9,A2F_18129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_10,45,1,10,A2F_18130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,980,40,2000,1000,FPGA_45_1_11,45,1,11,A2F_18131,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,980,40,2000,1000,FPGA_45_1_12,45,1,12,A2F_18132,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,980,40,2000,1000,FPGA_45_1_13,45,1,13,A2F_18133,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,70,40,1000,1000,FPGA_45_1_24,45,1,24,F2A_18144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_25,45,1,25,F2A_18145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_26,45,1,26,F2A_18146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_27,45,1,27,F2A_18147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_28,45,1,28,F2A_18148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_29,45,1,29,F2A_18149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_30,45,1,30,F2A_18150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_31,45,1,31,F2A_18151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_32,45,1,32,F2A_18152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_45_1_33,45,1,33,F2A_18153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_45_1_34,45,1,34,F2A_18154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_45_1_35,45,1,35,F2A_18155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_45_1_36,45,1,36,F2A_18156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_45_1_37,45,1,37,F2A_18157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_38,45,1,38,F2A_18158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_39,45,1,39,F2A_18159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_45_1_40,45,1,40,F2A_18160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_45_1_41,45,1,41,F2A_18161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_45_1_42,45,1,42,F2A_18162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_45_1_43,45,1,43,F2A_18163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_45_1_44,45,1,44,F2A_18164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_45_1_45,45,1,45,F2A_18165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_46,45,1,46,F2A_18166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_47,45,1,47,F2A_18167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_48,45,1,48,F2A_18168,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_49,45,1,49,F2A_18169,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_50,45,1,50,F2A_18170,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_51,45,1,51,F2A_18171,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_45_1_52,45,1,52,F2A_18172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_46_1_0,46,1,0,A2F_18048,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_46_1_1,46,1,1,A2F_18049,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_46_1_2,46,1,2,A2F_18050,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_3,46,1,3,A2F_18051,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_4,46,1,4,A2F_18052,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_5,46,1,5,A2F_18053,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_6,46,1,6,A2F_18054,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_7,46,1,7,A2F_18055,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_8,46,1,8,A2F_18056,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_9,46,1,9,A2F_18057,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_10,46,1,10,A2F_18058,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,980,40,2000,1000,FPGA_46_1_11,46,1,11,A2F_18059,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,980,40,2000,1000,FPGA_46_1_12,46,1,12,A2F_18060,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,980,40,2000,1000,FPGA_46_1_13,46,1,13,A2F_18061,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,70,40,1000,1000,FPGA_46_1_24,46,1,24,F2A_18072,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_25,46,1,25,F2A_18073,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_26,46,1,26,F2A_18074,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_27,46,1,27,F2A_18075,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_28,46,1,28,F2A_18076,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_29,46,1,29,F2A_18077,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_30,46,1,30,F2A_18078,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_31,46,1,31,F2A_18079,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_32,46,1,32,F2A_18080,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_46_1_33,46,1,33,F2A_18081,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_46_1_34,46,1,34,F2A_18082,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_46_1_35,46,1,35,F2A_18083,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_46_1_36,46,1,36,F2A_18084,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_46_1_37,46,1,37,F2A_18085,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_38,46,1,38,F2A_18086,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_39,46,1,39,F2A_18087,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_46_1_40,46,1,40,F2A_18088,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_46_1_41,46,1,41,F2A_18089,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_46_1_42,46,1,42,F2A_18090,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_46_1_43,46,1,43,F2A_18091,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_46_1_44,46,1,44,F2A_18092,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_46_1_45,46,1,45,F2A_18093,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_46,46,1,46,F2A_18094,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_47,46,1,47,F2A_18095,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_48,46,1,48,F2A_18096,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_49,46,1,49,F2A_18097,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_50,46,1,50,F2A_18098,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_51,46,1,51,F2A_18099,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_46_1_52,46,1,52,F2A_18100,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_47_1_0,47,1,0,A2F_17976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_47_1_1,47,1,1,A2F_17977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_47_1_2,47,1,2,A2F_17978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_3,47,1,3,A2F_17979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_4,47,1,4,A2F_17980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_5,47,1,5,A2F_17981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_6,47,1,6,A2F_17982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_7,47,1,7,A2F_17983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_8,47,1,8,A2F_17984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_9,47,1,9,A2F_17985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_10,47,1,10,A2F_17986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,980,40,2000,1000,FPGA_47_1_11,47,1,11,A2F_17987,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,980,40,2000,1000,FPGA_47_1_12,47,1,12,A2F_17988,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,980,40,2000,1000,FPGA_47_1_13,47,1,13,A2F_17989,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,70,40,1000,1000,FPGA_47_1_24,47,1,24,F2A_18000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_25,47,1,25,F2A_18001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_26,47,1,26,F2A_18002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_27,47,1,27,F2A_18003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_28,47,1,28,F2A_18004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_29,47,1,29,F2A_18005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_30,47,1,30,F2A_18006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_31,47,1,31,F2A_18007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_32,47,1,32,F2A_18008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_47_1_33,47,1,33,F2A_18009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_47_1_34,47,1,34,F2A_18010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_47_1_35,47,1,35,F2A_18011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_47_1_36,47,1,36,F2A_18012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_47_1_37,47,1,37,F2A_18013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_38,47,1,38,F2A_18014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_39,47,1,39,F2A_18015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_47_1_40,47,1,40,F2A_18016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_47_1_41,47,1,41,F2A_18017,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_47_1_42,47,1,42,F2A_18018,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_47_1_43,47,1,43,F2A_18019,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_47_1_44,47,1,44,F2A_18020,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_47_1_45,47,1,45,F2A_18021,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_46,47,1,46,F2A_18022,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_47,47,1,47,F2A_18023,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_48,47,1,48,F2A_18024,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_49,47,1,49,F2A_18025,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_50,47,1,50,F2A_18026,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_51,47,1,51,F2A_18027,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_47_1_52,47,1,52,F2A_18028,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_48_1_0,48,1,0,A2F_17904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_48_1_1,48,1,1,A2F_17905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_48_1_2,48,1,2,A2F_17906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_3,48,1,3,A2F_17907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_4,48,1,4,A2F_17908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_5,48,1,5,A2F_17909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_6,48,1,6,A2F_17910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_7,48,1,7,A2F_17911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_8,48,1,8,A2F_17912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_9,48,1,9,A2F_17913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_10,48,1,10,A2F_17914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,980,40,2000,1000,FPGA_48_1_11,48,1,11,A2F_17915,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,980,40,2000,1000,FPGA_48_1_12,48,1,12,A2F_17916,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,980,40,2000,1000,FPGA_48_1_13,48,1,13,A2F_17917,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,70,40,1000,1000,FPGA_48_1_24,48,1,24,F2A_17928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_25,48,1,25,F2A_17929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_26,48,1,26,F2A_17930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_27,48,1,27,F2A_17931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_28,48,1,28,F2A_17932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_29,48,1,29,F2A_17933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_30,48,1,30,F2A_17934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_31,48,1,31,F2A_17935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_32,48,1,32,F2A_17936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_48_1_33,48,1,33,F2A_17937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_48_1_34,48,1,34,F2A_17938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_48_1_35,48,1,35,F2A_17939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_48_1_36,48,1,36,F2A_17940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_48_1_37,48,1,37,F2A_17941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_38,48,1,38,F2A_17942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_39,48,1,39,F2A_17943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_48_1_40,48,1,40,F2A_17944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_48_1_41,48,1,41,F2A_17945,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_48_1_42,48,1,42,F2A_17946,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_48_1_43,48,1,43,F2A_17947,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_48_1_44,48,1,44,F2A_17948,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_48_1_45,48,1,45,F2A_17949,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_46,48,1,46,F2A_17950,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_47,48,1,47,F2A_17951,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_48,48,1,48,F2A_17952,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_49,48,1,49,F2A_17953,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_50,48,1,50,F2A_17954,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_51,48,1,51,F2A_17955,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_48_1_52,48,1,52,F2A_17956,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_50_1_0,50,1,0,A2F_17760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_50_1_1,50,1,1,A2F_17761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_50_1_2,50,1,2,A2F_17762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_3,50,1,3,A2F_17763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_4,50,1,4,A2F_17764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_5,50,1,5,A2F_17765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_6,50,1,6,A2F_17766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_7,50,1,7,A2F_17767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_8,50,1,8,A2F_17768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_9,50,1,9,A2F_17769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_10,50,1,10,A2F_17770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,980,40,2000,1000,FPGA_50_1_11,50,1,11,A2F_17771,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,980,40,2000,1000,FPGA_50_1_12,50,1,12,A2F_17772,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,980,40,2000,1000,FPGA_50_1_13,50,1,13,A2F_17773,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,70,40,1000,1000,FPGA_50_1_24,50,1,24,F2A_17784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_25,50,1,25,F2A_17785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_26,50,1,26,F2A_17786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_27,50,1,27,F2A_17787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_28,50,1,28,F2A_17788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_29,50,1,29,F2A_17789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_30,50,1,30,F2A_17790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_31,50,1,31,F2A_17791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_32,50,1,32,F2A_17792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_50_1_33,50,1,33,F2A_17793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_50_1_34,50,1,34,F2A_17794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_50_1_35,50,1,35,F2A_17795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_50_1_36,50,1,36,F2A_17796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_50_1_37,50,1,37,F2A_17797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_38,50,1,38,F2A_17798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_39,50,1,39,F2A_17799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_50_1_40,50,1,40,F2A_17800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_50_1_41,50,1,41,F2A_17801,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_50_1_42,50,1,42,F2A_17802,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_50_1_43,50,1,43,F2A_17803,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_50_1_44,50,1,44,F2A_17804,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_50_1_45,50,1,45,F2A_17805,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_46,50,1,46,F2A_17806,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_47,50,1,47,F2A_17807,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_48,50,1,48,F2A_17808,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_49,50,1,49,F2A_17809,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_50,50,1,50,F2A_17810,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_51,50,1,51,F2A_17811,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_50_1_52,50,1,52,F2A_17812,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_51_1_0,51,1,0,A2F_17688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_51_1_1,51,1,1,A2F_17689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_51_1_2,51,1,2,A2F_17690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_3,51,1,3,A2F_17691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_4,51,1,4,A2F_17692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_5,51,1,5,A2F_17693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_6,51,1,6,A2F_17694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_7,51,1,7,A2F_17695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_8,51,1,8,A2F_17696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_9,51,1,9,A2F_17697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_10,51,1,10,A2F_17698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,980,40,2000,1000,FPGA_51_1_11,51,1,11,A2F_17699,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,980,40,2000,1000,FPGA_51_1_12,51,1,12,A2F_17700,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,980,40,2000,1000,FPGA_51_1_13,51,1,13,A2F_17701,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,70,40,1000,1000,FPGA_51_1_24,51,1,24,F2A_17712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_25,51,1,25,F2A_17713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_26,51,1,26,F2A_17714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_27,51,1,27,F2A_17715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_28,51,1,28,F2A_17716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_29,51,1,29,F2A_17717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_30,51,1,30,F2A_17718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_31,51,1,31,F2A_17719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_32,51,1,32,F2A_17720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_51_1_33,51,1,33,F2A_17721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_51_1_34,51,1,34,F2A_17722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_51_1_35,51,1,35,F2A_17723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_51_1_36,51,1,36,F2A_17724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_51_1_37,51,1,37,F2A_17725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_38,51,1,38,F2A_17726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_39,51,1,39,F2A_17727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_51_1_40,51,1,40,F2A_17728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_51_1_41,51,1,41,F2A_17729,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_51_1_42,51,1,42,F2A_17730,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_51_1_43,51,1,43,F2A_17731,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_51_1_44,51,1,44,F2A_17732,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_51_1_45,51,1,45,F2A_17733,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_46,51,1,46,F2A_17734,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_47,51,1,47,F2A_17735,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_48,51,1,48,F2A_17736,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_49,51,1,49,F2A_17737,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_50,51,1,50,F2A_17738,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_51,51,1,51,F2A_17739,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_51_1_52,51,1,52,F2A_17740,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_52_1_0,52,1,0,A2F_17616,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_52_1_1,52,1,1,A2F_17617,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_52_1_2,52,1,2,A2F_17618,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_3,52,1,3,A2F_17619,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_4,52,1,4,A2F_17620,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_5,52,1,5,A2F_17621,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_6,52,1,6,A2F_17622,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_7,52,1,7,A2F_17623,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_8,52,1,8,A2F_17624,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_9,52,1,9,A2F_17625,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_10,52,1,10,A2F_17626,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,980,40,2000,1000,FPGA_52_1_11,52,1,11,A2F_17627,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,980,40,2000,1000,FPGA_52_1_12,52,1,12,A2F_17628,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,980,40,2000,1000,FPGA_52_1_13,52,1,13,A2F_17629,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,70,40,1000,1000,FPGA_52_1_24,52,1,24,F2A_17640,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_25,52,1,25,F2A_17641,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_26,52,1,26,F2A_17642,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_27,52,1,27,F2A_17643,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_28,52,1,28,F2A_17644,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_29,52,1,29,F2A_17645,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_30,52,1,30,F2A_17646,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_31,52,1,31,F2A_17647,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_32,52,1,32,F2A_17648,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_52_1_33,52,1,33,F2A_17649,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_52_1_34,52,1,34,F2A_17650,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_52_1_35,52,1,35,F2A_17651,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_52_1_36,52,1,36,F2A_17652,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_52_1_37,52,1,37,F2A_17653,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_38,52,1,38,F2A_17654,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_39,52,1,39,F2A_17655,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_52_1_40,52,1,40,F2A_17656,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_52_1_41,52,1,41,F2A_17657,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_52_1_42,52,1,42,F2A_17658,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_52_1_43,52,1,43,F2A_17659,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_52_1_44,52,1,44,F2A_17660,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_52_1_45,52,1,45,F2A_17661,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_46,52,1,46,F2A_17662,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_47,52,1,47,F2A_17663,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_48,52,1,48,F2A_17664,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_49,52,1,49,F2A_17665,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_50,52,1,50,F2A_17666,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_51,52,1,51,F2A_17667,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_52_1_52,52,1,52,F2A_17668,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_0,53,1,0,A2F_17544,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_1,53,1,1,A2F_17545,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_2,53,1,2,A2F_17546,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_3,53,1,3,A2F_17547,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_4,53,1,4,A2F_17548,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_5,53,1,5,A2F_17549,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_6,53,1,6,A2F_17550,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_7,53,1,7,A2F_17551,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_8,53,1,8,A2F_17552,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_9,53,1,9,A2F_17553,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_10,53,1,10,A2F_17554,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_24,53,1,24,F2A_17568,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_25,53,1,25,F2A_17569,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_26,53,1,26,F2A_17570,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_27,53,1,27,F2A_17571,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_28,53,1,28,F2A_17572,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_29,53,1,29,F2A_17573,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_30,53,1,30,F2A_17574,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_31,53,1,31,F2A_17575,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_32,53,1,32,F2A_17576,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_54_1_0,54,1,0,A2F_17472,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_54_1_1,54,1,1,A2F_17473,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_54_1_2,54,1,2,A2F_17474,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_3,54,1,3,A2F_17475,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_4,54,1,4,A2F_17476,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_5,54,1,5,A2F_17477,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_6,54,1,6,A2F_17478,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_7,54,1,7,A2F_17479,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_8,54,1,8,A2F_17480,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_9,54,1,9,A2F_17481,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_10,54,1,10,A2F_17482,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,980,40,2000,1000,FPGA_54_1_11,54,1,11,A2F_17483,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,980,40,2000,1000,FPGA_54_1_12,54,1,12,A2F_17484,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,980,40,2000,1000,FPGA_54_1_13,54,1,13,A2F_17485,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_54_1_24,54,1,24,F2A_17496,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_25,54,1,25,F2A_17497,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_26,54,1,26,F2A_17498,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_27,54,1,27,F2A_17499,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_28,54,1,28,F2A_17500,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_29,54,1,29,F2A_17501,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_30,54,1,30,F2A_17502,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_31,54,1,31,F2A_17503,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_32,54,1,32,F2A_17504,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_54_1_33,54,1,33,F2A_17505,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_54_1_34,54,1,34,F2A_17506,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_54_1_35,54,1,35,F2A_17507,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_54_1_36,54,1,36,F2A_17508,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_54_1_37,54,1,37,F2A_17509,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_38,54,1,38,F2A_17510,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_39,54,1,39,F2A_17511,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_54_1_40,54,1,40,F2A_17512,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_54_1_41,54,1,41,F2A_17513,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_54_1_42,54,1,42,F2A_17514,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_54_1_43,54,1,43,F2A_17515,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_54_1_44,54,1,44,F2A_17516,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_54_1_45,54,1,45,F2A_17517,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_46,54,1,46,F2A_17518,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_47,54,1,47,F2A_17519,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_48,54,1,48,F2A_17520,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_49,54,1,49,F2A_17521,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_50,54,1,50,F2A_17522,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_51,54,1,51,F2A_17523,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_54_1_52,54,1,52,F2A_17524,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_56_1_0,56,1,0,A2F_17328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_56_1_1,56,1,1,A2F_17329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_56_1_2,56,1,2,A2F_17330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_3,56,1,3,A2F_17331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_4,56,1,4,A2F_17332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_5,56,1,5,A2F_17333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_6,56,1,6,A2F_17334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_7,56,1,7,A2F_17335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_8,56,1,8,A2F_17336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_9,56,1,9,A2F_17337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_10,56,1,10,A2F_17338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,980,40,2000,1000,FPGA_56_1_11,56,1,11,A2F_17339,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,980,40,2000,1000,FPGA_56_1_12,56,1,12,A2F_17340,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,980,40,2000,1000,FPGA_56_1_13,56,1,13,A2F_17341,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,70,40,1000,1000,FPGA_56_1_24,56,1,24,F2A_17352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_25,56,1,25,F2A_17353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_26,56,1,26,F2A_17354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_27,56,1,27,F2A_17355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_28,56,1,28,F2A_17356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_29,56,1,29,F2A_17357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_30,56,1,30,F2A_17358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_31,56,1,31,F2A_17359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_32,56,1,32,F2A_17360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_56_1_33,56,1,33,F2A_17361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_56_1_34,56,1,34,F2A_17362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_56_1_35,56,1,35,F2A_17363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_56_1_36,56,1,36,F2A_17364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_56_1_37,56,1,37,F2A_17365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_38,56,1,38,F2A_17366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_39,56,1,39,F2A_17367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_56_1_40,56,1,40,F2A_17368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_56_1_41,56,1,41,F2A_17369,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_56_1_42,56,1,42,F2A_17370,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_56_1_43,56,1,43,F2A_17371,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_56_1_44,56,1,44,F2A_17372,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_56_1_45,56,1,45,F2A_17373,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_46,56,1,46,F2A_17374,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_47,56,1,47,F2A_17375,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_48,56,1,48,F2A_17376,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_49,56,1,49,F2A_17377,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_50,56,1,50,F2A_17378,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_51,56,1,51,F2A_17379,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_56_1_52,56,1,52,F2A_17380,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_57_1_0,57,1,0,A2F_17256,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_57_1_1,57,1,1,A2F_17257,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_57_1_2,57,1,2,A2F_17258,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_3,57,1,3,A2F_17259,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_4,57,1,4,A2F_17260,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_5,57,1,5,A2F_17261,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_6,57,1,6,A2F_17262,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_7,57,1,7,A2F_17263,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_8,57,1,8,A2F_17264,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_9,57,1,9,A2F_17265,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_10,57,1,10,A2F_17266,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,980,40,2000,1000,FPGA_57_1_11,57,1,11,A2F_17267,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,980,40,2000,1000,FPGA_57_1_12,57,1,12,A2F_17268,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,980,40,2000,1000,FPGA_57_1_13,57,1,13,A2F_17269,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,70,40,1000,1000,FPGA_57_1_24,57,1,24,F2A_17280,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_25,57,1,25,F2A_17281,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_26,57,1,26,F2A_17282,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_27,57,1,27,F2A_17283,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_28,57,1,28,F2A_17284,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_29,57,1,29,F2A_17285,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_30,57,1,30,F2A_17286,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_31,57,1,31,F2A_17287,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_32,57,1,32,F2A_17288,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_57_1_33,57,1,33,F2A_17289,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_57_1_34,57,1,34,F2A_17290,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_57_1_35,57,1,35,F2A_17291,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_57_1_36,57,1,36,F2A_17292,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_57_1_37,57,1,37,F2A_17293,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_38,57,1,38,F2A_17294,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_39,57,1,39,F2A_17295,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_57_1_40,57,1,40,F2A_17296,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_57_1_41,57,1,41,F2A_17297,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_57_1_42,57,1,42,F2A_17298,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_57_1_43,57,1,43,F2A_17299,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_57_1_44,57,1,44,F2A_17300,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_57_1_45,57,1,45,F2A_17301,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_46,57,1,46,F2A_17302,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_47,57,1,47,F2A_17303,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_48,57,1,48,F2A_17304,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_49,57,1,49,F2A_17305,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_50,57,1,50,F2A_17306,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_51,57,1,51,F2A_17307,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_57_1_52,57,1,52,F2A_17308,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_58_1_0,58,1,0,A2F_17184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_58_1_1,58,1,1,A2F_17185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_58_1_2,58,1,2,A2F_17186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_3,58,1,3,A2F_17187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_4,58,1,4,A2F_17188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_5,58,1,5,A2F_17189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_6,58,1,6,A2F_17190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_7,58,1,7,A2F_17191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_8,58,1,8,A2F_17192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_9,58,1,9,A2F_17193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_10,58,1,10,A2F_17194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,980,40,2000,1000,FPGA_58_1_11,58,1,11,A2F_17195,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,980,40,2000,1000,FPGA_58_1_12,58,1,12,A2F_17196,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,980,40,2000,1000,FPGA_58_1_13,58,1,13,A2F_17197,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,70,40,1000,1000,FPGA_58_1_24,58,1,24,F2A_17208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_25,58,1,25,F2A_17209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_26,58,1,26,F2A_17210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_27,58,1,27,F2A_17211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_28,58,1,28,F2A_17212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_29,58,1,29,F2A_17213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_30,58,1,30,F2A_17214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_31,58,1,31,F2A_17215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_32,58,1,32,F2A_17216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_58_1_33,58,1,33,F2A_17217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_58_1_34,58,1,34,F2A_17218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_58_1_35,58,1,35,F2A_17219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_58_1_36,58,1,36,F2A_17220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_58_1_37,58,1,37,F2A_17221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_38,58,1,38,F2A_17222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_39,58,1,39,F2A_17223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_58_1_40,58,1,40,F2A_17224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_58_1_41,58,1,41,F2A_17225,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_58_1_42,58,1,42,F2A_17226,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_58_1_43,58,1,43,F2A_17227,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_58_1_44,58,1,44,F2A_17228,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_58_1_45,58,1,45,F2A_17229,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_46,58,1,46,F2A_17230,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_47,58,1,47,F2A_17231,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_48,58,1,48,F2A_17232,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_49,58,1,49,F2A_17233,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_50,58,1,50,F2A_17234,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_51,58,1,51,F2A_17235,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_58_1_52,58,1,52,F2A_17236,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_59_1_0,59,1,0,A2F_17112,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_59_1_1,59,1,1,A2F_17113,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_59_1_2,59,1,2,A2F_17114,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_3,59,1,3,A2F_17115,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_4,59,1,4,A2F_17116,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_5,59,1,5,A2F_17117,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_6,59,1,6,A2F_17118,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_7,59,1,7,A2F_17119,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_8,59,1,8,A2F_17120,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_9,59,1,9,A2F_17121,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_10,59,1,10,A2F_17122,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,980,40,2000,1000,FPGA_59_1_11,59,1,11,A2F_17123,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,980,40,2000,1000,FPGA_59_1_12,59,1,12,A2F_17124,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,980,40,2000,1000,FPGA_59_1_13,59,1,13,A2F_17125,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,70,40,1000,1000,FPGA_59_1_24,59,1,24,F2A_17136,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_25,59,1,25,F2A_17137,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_26,59,1,26,F2A_17138,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_27,59,1,27,F2A_17139,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_28,59,1,28,F2A_17140,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_29,59,1,29,F2A_17141,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_30,59,1,30,F2A_17142,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_31,59,1,31,F2A_17143,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_32,59,1,32,F2A_17144,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_59_1_33,59,1,33,F2A_17145,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_59_1_34,59,1,34,F2A_17146,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_59_1_35,59,1,35,F2A_17147,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_59_1_36,59,1,36,F2A_17148,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_59_1_37,59,1,37,F2A_17149,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_38,59,1,38,F2A_17150,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_39,59,1,39,F2A_17151,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_59_1_40,59,1,40,F2A_17152,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_59_1_41,59,1,41,F2A_17153,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_59_1_42,59,1,42,F2A_17154,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_59_1_43,59,1,43,F2A_17155,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_59_1_44,59,1,44,F2A_17156,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_59_1_45,59,1,45,F2A_17157,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_46,59,1,46,F2A_17158,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_47,59,1,47,F2A_17159,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_48,59,1,48,F2A_17160,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_49,59,1,49,F2A_17161,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_50,59,1,50,F2A_17162,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_51,59,1,51,F2A_17163,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_59_1_52,59,1,52,F2A_17164,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_60_1_0,60,1,0,A2F_17040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_60_1_1,60,1,1,A2F_17041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_60_1_2,60,1,2,A2F_17042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_3,60,1,3,A2F_17043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_4,60,1,4,A2F_17044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_5,60,1,5,A2F_17045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_6,60,1,6,A2F_17046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_7,60,1,7,A2F_17047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_8,60,1,8,A2F_17048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_9,60,1,9,A2F_17049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_10,60,1,10,A2F_17050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,980,40,2000,1000,FPGA_60_1_11,60,1,11,A2F_17051,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,980,40,2000,1000,FPGA_60_1_12,60,1,12,A2F_17052,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,980,40,2000,1000,FPGA_60_1_13,60,1,13,A2F_17053,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,70,40,1000,1000,FPGA_60_1_24,60,1,24,F2A_17064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_25,60,1,25,F2A_17065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_26,60,1,26,F2A_17066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_27,60,1,27,F2A_17067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_28,60,1,28,F2A_17068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_29,60,1,29,F2A_17069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_30,60,1,30,F2A_17070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_31,60,1,31,F2A_17071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_32,60,1,32,F2A_17072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_60_1_33,60,1,33,F2A_17073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_60_1_34,60,1,34,F2A_17074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_60_1_35,60,1,35,F2A_17075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_60_1_36,60,1,36,F2A_17076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_60_1_37,60,1,37,F2A_17077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_38,60,1,38,F2A_17078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_39,60,1,39,F2A_17079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_60_1_40,60,1,40,F2A_17080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_60_1_41,60,1,41,F2A_17081,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_60_1_42,60,1,42,F2A_17082,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_60_1_43,60,1,43,F2A_17083,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_60_1_44,60,1,44,F2A_17084,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_60_1_45,60,1,45,F2A_17085,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_46,60,1,46,F2A_17086,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_47,60,1,47,F2A_17087,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_48,60,1,48,F2A_17088,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_49,60,1,49,F2A_17089,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_50,60,1,50,F2A_17090,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_51,60,1,51,F2A_17091,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_60_1_52,60,1,52,F2A_17092,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_62_1_0,62,1,0,A2F_16896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_62_1_1,62,1,1,A2F_16897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_62_1_2,62,1,2,A2F_16898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_3,62,1,3,A2F_16899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_4,62,1,4,A2F_16900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_5,62,1,5,A2F_16901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_6,62,1,6,A2F_16902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_7,62,1,7,A2F_16903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_8,62,1,8,A2F_16904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_9,62,1,9,A2F_16905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_10,62,1,10,A2F_16906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,980,40,2000,1000,FPGA_62_1_11,62,1,11,A2F_16907,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,980,40,2000,1000,FPGA_62_1_12,62,1,12,A2F_16908,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,980,40,2000,1000,FPGA_62_1_13,62,1,13,A2F_16909,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,70,40,1000,1000,FPGA_62_1_24,62,1,24,F2A_16920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_25,62,1,25,F2A_16921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_26,62,1,26,F2A_16922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_27,62,1,27,F2A_16923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_28,62,1,28,F2A_16924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_29,62,1,29,F2A_16925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_30,62,1,30,F2A_16926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_31,62,1,31,F2A_16927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_32,62,1,32,F2A_16928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_62_1_33,62,1,33,F2A_16929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_62_1_34,62,1,34,F2A_16930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_62_1_35,62,1,35,F2A_16931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_62_1_36,62,1,36,F2A_16932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_62_1_37,62,1,37,F2A_16933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_38,62,1,38,F2A_16934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_39,62,1,39,F2A_16935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_62_1_40,62,1,40,F2A_16936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_62_1_41,62,1,41,F2A_16937,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_62_1_42,62,1,42,F2A_16938,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_62_1_43,62,1,43,F2A_16939,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_62_1_44,62,1,44,F2A_16940,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_62_1_45,62,1,45,F2A_16941,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_46,62,1,46,F2A_16942,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_47,62,1,47,F2A_16943,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_48,62,1,48,F2A_16944,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_49,62,1,49,F2A_16945,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_50,62,1,50,F2A_16946,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_51,62,1,51,F2A_16947,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_62_1_52,62,1,52,F2A_16948,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_63_1_0,63,1,0,A2F_16824,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_63_1_1,63,1,1,A2F_16825,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_63_1_2,63,1,2,A2F_16826,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_3,63,1,3,A2F_16827,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_4,63,1,4,A2F_16828,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_5,63,1,5,A2F_16829,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_6,63,1,6,A2F_16830,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_7,63,1,7,A2F_16831,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_8,63,1,8,A2F_16832,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_9,63,1,9,A2F_16833,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_10,63,1,10,A2F_16834,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,980,40,2000,1000,FPGA_63_1_11,63,1,11,A2F_16835,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,980,40,2000,1000,FPGA_63_1_12,63,1,12,A2F_16836,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,980,40,2000,1000,FPGA_63_1_13,63,1,13,A2F_16837,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,70,40,1000,1000,FPGA_63_1_24,63,1,24,F2A_16848,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_25,63,1,25,F2A_16849,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_26,63,1,26,F2A_16850,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_27,63,1,27,F2A_16851,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_28,63,1,28,F2A_16852,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_29,63,1,29,F2A_16853,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_30,63,1,30,F2A_16854,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_31,63,1,31,F2A_16855,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_32,63,1,32,F2A_16856,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_63_1_33,63,1,33,F2A_16857,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_63_1_34,63,1,34,F2A_16858,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_63_1_35,63,1,35,F2A_16859,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_63_1_36,63,1,36,F2A_16860,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_63_1_37,63,1,37,F2A_16861,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_38,63,1,38,F2A_16862,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_39,63,1,39,F2A_16863,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_63_1_40,63,1,40,F2A_16864,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_63_1_41,63,1,41,F2A_16865,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_63_1_42,63,1,42,F2A_16866,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_63_1_43,63,1,43,F2A_16867,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_63_1_44,63,1,44,F2A_16868,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_63_1_45,63,1,45,F2A_16869,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_46,63,1,46,F2A_16870,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_47,63,1,47,F2A_16871,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_48,63,1,48,F2A_16872,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_49,63,1,49,F2A_16873,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_50,63,1,50,F2A_16874,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_51,63,1,51,F2A_16875,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_63_1_52,63,1,52,F2A_16876,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_64_1_0,64,1,0,A2F_16752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_64_1_1,64,1,1,A2F_16753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_64_1_2,64,1,2,A2F_16754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_3,64,1,3,A2F_16755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_4,64,1,4,A2F_16756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_5,64,1,5,A2F_16757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_6,64,1,6,A2F_16758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_7,64,1,7,A2F_16759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_8,64,1,8,A2F_16760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_9,64,1,9,A2F_16761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_10,64,1,10,A2F_16762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,980,40,2000,1000,FPGA_64_1_11,64,1,11,A2F_16763,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,980,40,2000,1000,FPGA_64_1_12,64,1,12,A2F_16764,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,980,40,2000,1000,FPGA_64_1_13,64,1,13,A2F_16765,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,70,40,1000,1000,FPGA_64_1_24,64,1,24,F2A_16776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_25,64,1,25,F2A_16777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_26,64,1,26,F2A_16778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_27,64,1,27,F2A_16779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_28,64,1,28,F2A_16780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_29,64,1,29,F2A_16781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_30,64,1,30,F2A_16782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_31,64,1,31,F2A_16783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_32,64,1,32,F2A_16784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_64_1_33,64,1,33,F2A_16785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_64_1_34,64,1,34,F2A_16786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_64_1_35,64,1,35,F2A_16787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_64_1_36,64,1,36,F2A_16788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_64_1_37,64,1,37,F2A_16789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_38,64,1,38,F2A_16790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_39,64,1,39,F2A_16791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_64_1_40,64,1,40,F2A_16792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_64_1_41,64,1,41,F2A_16793,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_64_1_42,64,1,42,F2A_16794,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_64_1_43,64,1,43,F2A_16795,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_64_1_44,64,1,44,F2A_16796,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_64_1_45,64,1,45,F2A_16797,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_46,64,1,46,F2A_16798,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_47,64,1,47,F2A_16799,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_48,64,1,48,F2A_16800,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_49,64,1,49,F2A_16801,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_50,64,1,50,F2A_16802,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_51,64,1,51,F2A_16803,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_64_1_52,64,1,52,F2A_16804,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_65_1_0,65,1,0,A2F_16680,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_65_1_1,65,1,1,A2F_16681,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_65_1_2,65,1,2,A2F_16682,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_3,65,1,3,A2F_16683,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_4,65,1,4,A2F_16684,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_5,65,1,5,A2F_16685,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_6,65,1,6,A2F_16686,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_7,65,1,7,A2F_16687,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_8,65,1,8,A2F_16688,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_9,65,1,9,A2F_16689,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_10,65,1,10,A2F_16690,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,980,40,2000,1000,FPGA_65_1_11,65,1,11,A2F_16691,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,980,40,2000,1000,FPGA_65_1_12,65,1,12,A2F_16692,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,980,40,2000,1000,FPGA_65_1_13,65,1,13,A2F_16693,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,70,40,1000,1000,FPGA_65_1_24,65,1,24,F2A_16704,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_25,65,1,25,F2A_16705,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_26,65,1,26,F2A_16706,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_27,65,1,27,F2A_16707,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_28,65,1,28,F2A_16708,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_29,65,1,29,F2A_16709,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_30,65,1,30,F2A_16710,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_31,65,1,31,F2A_16711,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_32,65,1,32,F2A_16712,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_65_1_33,65,1,33,F2A_16713,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_65_1_34,65,1,34,F2A_16714,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_65_1_35,65,1,35,F2A_16715,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_65_1_36,65,1,36,F2A_16716,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_65_1_37,65,1,37,F2A_16717,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_38,65,1,38,F2A_16718,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_39,65,1,39,F2A_16719,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_65_1_40,65,1,40,F2A_16720,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_65_1_41,65,1,41,F2A_16721,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_65_1_42,65,1,42,F2A_16722,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_65_1_43,65,1,43,F2A_16723,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_65_1_44,65,1,44,F2A_16724,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_65_1_45,65,1,45,F2A_16725,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_46,65,1,46,F2A_16726,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_47,65,1,47,F2A_16727,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_48,65,1,48,F2A_16728,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_49,65,1,49,F2A_16729,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_50,65,1,50,F2A_16730,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_51,65,1,51,F2A_16731,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_65_1_52,65,1,52,F2A_16732,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_0,66,1,0,A2F_16608,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_1,66,1,1,A2F_16609,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_2,66,1,2,A2F_16610,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_3,66,1,3,A2F_16611,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_4,66,1,4,A2F_16612,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_5,66,1,5,A2F_16613,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_6,66,1,6,A2F_16614,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_7,66,1,7,A2F_16615,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_8,66,1,8,A2F_16616,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_9,66,1,9,A2F_16617,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_10,66,1,10,A2F_16618,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_24,66,1,24,F2A_16632,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_25,66,1,25,F2A_16633,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_26,66,1,26,F2A_16634,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_27,66,1,27,F2A_16635,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_28,66,1,28,F2A_16636,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_29,66,1,29,F2A_16637,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_30,66,1,30,F2A_16638,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_31,66,1,31,F2A_16639,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_32,66,1,32,F2A_16640,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_68_1_0,68,1,0,A2F_16464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_68_1_1,68,1,1,A2F_16465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_68_1_2,68,1,2,A2F_16466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_3,68,1,3,A2F_16467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_4,68,1,4,A2F_16468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_5,68,1,5,A2F_16469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_6,68,1,6,A2F_16470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_7,68,1,7,A2F_16471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_8,68,1,8,A2F_16472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_9,68,1,9,A2F_16473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_10,68,1,10,A2F_16474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,980,40,2000,1000,FPGA_68_1_11,68,1,11,A2F_16475,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,980,40,2000,1000,FPGA_68_1_12,68,1,12,A2F_16476,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,980,40,2000,1000,FPGA_68_1_13,68,1,13,A2F_16477,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_68_1_24,68,1,24,F2A_16488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_25,68,1,25,F2A_16489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_26,68,1,26,F2A_16490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_27,68,1,27,F2A_16491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_28,68,1,28,F2A_16492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_29,68,1,29,F2A_16493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_30,68,1,30,F2A_16494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_31,68,1,31,F2A_16495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_32,68,1,32,F2A_16496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_68_1_33,68,1,33,F2A_16497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_68_1_34,68,1,34,F2A_16498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_68_1_35,68,1,35,F2A_16499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_68_1_36,68,1,36,F2A_16500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_68_1_37,68,1,37,F2A_16501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_38,68,1,38,F2A_16502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_39,68,1,39,F2A_16503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_68_1_40,68,1,40,F2A_16504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_68_1_41,68,1,41,F2A_16505,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_68_1_42,68,1,42,F2A_16506,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_68_1_43,68,1,43,F2A_16507,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_68_1_44,68,1,44,F2A_16508,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_68_1_45,68,1,45,F2A_16509,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_46,68,1,46,F2A_16510,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_47,68,1,47,F2A_16511,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_48,68,1,48,F2A_16512,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_49,68,1,49,F2A_16513,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_50,68,1,50,F2A_16514,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_51,68,1,51,F2A_16515,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_68_1_52,68,1,52,F2A_16516,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_69_1_0,69,1,0,A2F_16392,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_69_1_1,69,1,1,A2F_16393,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_69_1_2,69,1,2,A2F_16394,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_3,69,1,3,A2F_16395,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_4,69,1,4,A2F_16396,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_5,69,1,5,A2F_16397,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_6,69,1,6,A2F_16398,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_7,69,1,7,A2F_16399,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_8,69,1,8,A2F_16400,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_9,69,1,9,A2F_16401,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_10,69,1,10,A2F_16402,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,980,40,2000,1000,FPGA_69_1_11,69,1,11,A2F_16403,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,980,40,2000,1000,FPGA_69_1_12,69,1,12,A2F_16404,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,980,40,2000,1000,FPGA_69_1_13,69,1,13,A2F_16405,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,70,40,1000,1000,FPGA_69_1_24,69,1,24,F2A_16416,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_25,69,1,25,F2A_16417,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_26,69,1,26,F2A_16418,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_27,69,1,27,F2A_16419,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_28,69,1,28,F2A_16420,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_29,69,1,29,F2A_16421,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_30,69,1,30,F2A_16422,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_31,69,1,31,F2A_16423,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_32,69,1,32,F2A_16424,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_69_1_33,69,1,33,F2A_16425,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_69_1_34,69,1,34,F2A_16426,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_69_1_35,69,1,35,F2A_16427,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_69_1_36,69,1,36,F2A_16428,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_69_1_37,69,1,37,F2A_16429,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_38,69,1,38,F2A_16430,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_39,69,1,39,F2A_16431,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_69_1_40,69,1,40,F2A_16432,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_69_1_41,69,1,41,F2A_16433,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_69_1_42,69,1,42,F2A_16434,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_69_1_43,69,1,43,F2A_16435,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_69_1_44,69,1,44,F2A_16436,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_69_1_45,69,1,45,F2A_16437,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_46,69,1,46,F2A_16438,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_47,69,1,47,F2A_16439,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_48,69,1,48,F2A_16440,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_49,69,1,49,F2A_16441,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_50,69,1,50,F2A_16442,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_51,69,1,51,F2A_16443,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_69_1_52,69,1,52,F2A_16444,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_70_1_0,70,1,0,A2F_16320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_70_1_1,70,1,1,A2F_16321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_70_1_2,70,1,2,A2F_16322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_3,70,1,3,A2F_16323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_4,70,1,4,A2F_16324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_5,70,1,5,A2F_16325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_6,70,1,6,A2F_16326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_7,70,1,7,A2F_16327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_8,70,1,8,A2F_16328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_9,70,1,9,A2F_16329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_10,70,1,10,A2F_16330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,980,40,2000,1000,FPGA_70_1_11,70,1,11,A2F_16331,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,980,40,2000,1000,FPGA_70_1_12,70,1,12,A2F_16332,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,980,40,2000,1000,FPGA_70_1_13,70,1,13,A2F_16333,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,70,40,1000,1000,FPGA_70_1_24,70,1,24,F2A_16344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_25,70,1,25,F2A_16345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_26,70,1,26,F2A_16346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_27,70,1,27,F2A_16347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_28,70,1,28,F2A_16348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_29,70,1,29,F2A_16349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_30,70,1,30,F2A_16350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_31,70,1,31,F2A_16351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_32,70,1,32,F2A_16352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_70_1_33,70,1,33,F2A_16353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_70_1_34,70,1,34,F2A_16354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_70_1_35,70,1,35,F2A_16355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_70_1_36,70,1,36,F2A_16356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_70_1_37,70,1,37,F2A_16357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_38,70,1,38,F2A_16358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_39,70,1,39,F2A_16359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_70_1_40,70,1,40,F2A_16360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_70_1_41,70,1,41,F2A_16361,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_70_1_42,70,1,42,F2A_16362,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_70_1_43,70,1,43,F2A_16363,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_70_1_44,70,1,44,F2A_16364,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_70_1_45,70,1,45,F2A_16365,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_46,70,1,46,F2A_16366,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_47,70,1,47,F2A_16367,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_48,70,1,48,F2A_16368,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_49,70,1,49,F2A_16369,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_50,70,1,50,F2A_16370,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_51,70,1,51,F2A_16371,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_70_1_52,70,1,52,F2A_16372,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_71_1_0,71,1,0,A2F_16248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_71_1_1,71,1,1,A2F_16249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_71_1_2,71,1,2,A2F_16250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_3,71,1,3,A2F_16251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_4,71,1,4,A2F_16252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_5,71,1,5,A2F_16253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_6,71,1,6,A2F_16254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_7,71,1,7,A2F_16255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_8,71,1,8,A2F_16256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_9,71,1,9,A2F_16257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_10,71,1,10,A2F_16258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,980,40,2000,1000,FPGA_71_1_11,71,1,11,A2F_16259,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,980,40,2000,1000,FPGA_71_1_12,71,1,12,A2F_16260,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,980,40,2000,1000,FPGA_71_1_13,71,1,13,A2F_16261,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,70,40,1000,1000,FPGA_71_1_24,71,1,24,F2A_16272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_25,71,1,25,F2A_16273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_26,71,1,26,F2A_16274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_27,71,1,27,F2A_16275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_28,71,1,28,F2A_16276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_29,71,1,29,F2A_16277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_30,71,1,30,F2A_16278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_31,71,1,31,F2A_16279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_32,71,1,32,F2A_16280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_71_1_33,71,1,33,F2A_16281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_71_1_34,71,1,34,F2A_16282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_71_1_35,71,1,35,F2A_16283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_71_1_36,71,1,36,F2A_16284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_71_1_37,71,1,37,F2A_16285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_38,71,1,38,F2A_16286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_39,71,1,39,F2A_16287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_71_1_40,71,1,40,F2A_16288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_71_1_41,71,1,41,F2A_16289,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_71_1_42,71,1,42,F2A_16290,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_71_1_43,71,1,43,F2A_16291,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_71_1_44,71,1,44,F2A_16292,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_71_1_45,71,1,45,F2A_16293,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_46,71,1,46,F2A_16294,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_47,71,1,47,F2A_16295,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_48,71,1,48,F2A_16296,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_49,71,1,49,F2A_16297,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_50,71,1,50,F2A_16298,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_51,71,1,51,F2A_16299,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_71_1_52,71,1,52,F2A_16300,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_72_1_0,72,1,0,A2F_16176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_72_1_1,72,1,1,A2F_16177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_72_1_2,72,1,2,A2F_16178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_3,72,1,3,A2F_16179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_4,72,1,4,A2F_16180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_5,72,1,5,A2F_16181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_6,72,1,6,A2F_16182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_7,72,1,7,A2F_16183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_8,72,1,8,A2F_16184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_9,72,1,9,A2F_16185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_10,72,1,10,A2F_16186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,980,40,2000,1000,FPGA_72_1_11,72,1,11,A2F_16187,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,980,40,2000,1000,FPGA_72_1_12,72,1,12,A2F_16188,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,980,40,2000,1000,FPGA_72_1_13,72,1,13,A2F_16189,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,70,40,1000,1000,FPGA_72_1_24,72,1,24,F2A_16200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_25,72,1,25,F2A_16201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_26,72,1,26,F2A_16202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_27,72,1,27,F2A_16203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_28,72,1,28,F2A_16204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_29,72,1,29,F2A_16205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_30,72,1,30,F2A_16206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_31,72,1,31,F2A_16207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_32,72,1,32,F2A_16208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_72_1_33,72,1,33,F2A_16209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_72_1_34,72,1,34,F2A_16210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_72_1_35,72,1,35,F2A_16211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_72_1_36,72,1,36,F2A_16212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_72_1_37,72,1,37,F2A_16213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_38,72,1,38,F2A_16214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_39,72,1,39,F2A_16215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_72_1_40,72,1,40,F2A_16216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_72_1_41,72,1,41,F2A_16217,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_72_1_42,72,1,42,F2A_16218,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_72_1_43,72,1,43,F2A_16219,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_72_1_44,72,1,44,F2A_16220,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_72_1_45,72,1,45,F2A_16221,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_46,72,1,46,F2A_16222,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_47,72,1,47,F2A_16223,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_48,72,1,48,F2A_16224,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_49,72,1,49,F2A_16225,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_50,72,1,50,F2A_16226,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_51,72,1,51,F2A_16227,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_72_1_52,72,1,52,F2A_16228,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_74_1_0,74,1,0,A2F_16032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_74_1_1,74,1,1,A2F_16033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_74_1_2,74,1,2,A2F_16034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_3,74,1,3,A2F_16035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_4,74,1,4,A2F_16036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_5,74,1,5,A2F_16037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_6,74,1,6,A2F_16038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_7,74,1,7,A2F_16039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_8,74,1,8,A2F_16040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_9,74,1,9,A2F_16041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_10,74,1,10,A2F_16042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,980,40,2000,1000,FPGA_74_1_11,74,1,11,A2F_16043,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,980,40,2000,1000,FPGA_74_1_12,74,1,12,A2F_16044,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,980,40,2000,1000,FPGA_74_1_13,74,1,13,A2F_16045,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,70,40,1000,1000,FPGA_74_1_24,74,1,24,F2A_16056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_25,74,1,25,F2A_16057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_26,74,1,26,F2A_16058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_27,74,1,27,F2A_16059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_28,74,1,28,F2A_16060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_29,74,1,29,F2A_16061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_30,74,1,30,F2A_16062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_31,74,1,31,F2A_16063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_32,74,1,32,F2A_16064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_74_1_33,74,1,33,F2A_16065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_74_1_34,74,1,34,F2A_16066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_74_1_35,74,1,35,F2A_16067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_74_1_36,74,1,36,F2A_16068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_74_1_37,74,1,37,F2A_16069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_38,74,1,38,F2A_16070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_39,74,1,39,F2A_16071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_74_1_40,74,1,40,F2A_16072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_74_1_41,74,1,41,F2A_16073,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_74_1_42,74,1,42,F2A_16074,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_74_1_43,74,1,43,F2A_16075,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_74_1_44,74,1,44,F2A_16076,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_74_1_45,74,1,45,F2A_16077,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_46,74,1,46,F2A_16078,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_47,74,1,47,F2A_16079,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_48,74,1,48,F2A_16080,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_49,74,1,49,F2A_16081,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_50,74,1,50,F2A_16082,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_51,74,1,51,F2A_16083,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_74_1_52,74,1,52,F2A_16084,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_75_1_0,75,1,0,A2F_15960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_75_1_1,75,1,1,A2F_15961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_75_1_2,75,1,2,A2F_15962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_3,75,1,3,A2F_15963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_4,75,1,4,A2F_15964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_5,75,1,5,A2F_15965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_6,75,1,6,A2F_15966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_7,75,1,7,A2F_15967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_8,75,1,8,A2F_15968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_9,75,1,9,A2F_15969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_10,75,1,10,A2F_15970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,980,40,2000,1000,FPGA_75_1_11,75,1,11,A2F_15971,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,980,40,2000,1000,FPGA_75_1_12,75,1,12,A2F_15972,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,980,40,2000,1000,FPGA_75_1_13,75,1,13,A2F_15973,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,70,40,1000,1000,FPGA_75_1_24,75,1,24,F2A_15984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_25,75,1,25,F2A_15985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_26,75,1,26,F2A_15986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_27,75,1,27,F2A_15987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_28,75,1,28,F2A_15988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_29,75,1,29,F2A_15989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_30,75,1,30,F2A_15990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_31,75,1,31,F2A_15991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_32,75,1,32,F2A_15992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_75_1_33,75,1,33,F2A_15993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_75_1_34,75,1,34,F2A_15994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_75_1_35,75,1,35,F2A_15995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_75_1_36,75,1,36,F2A_15996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_75_1_37,75,1,37,F2A_15997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_38,75,1,38,F2A_15998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_39,75,1,39,F2A_15999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_75_1_40,75,1,40,F2A_16000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_75_1_41,75,1,41,F2A_16001,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_75_1_42,75,1,42,F2A_16002,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_75_1_43,75,1,43,F2A_16003,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_75_1_44,75,1,44,F2A_16004,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_75_1_45,75,1,45,F2A_16005,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_46,75,1,46,F2A_16006,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_47,75,1,47,F2A_16007,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_48,75,1,48,F2A_16008,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_49,75,1,49,F2A_16009,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_50,75,1,50,F2A_16010,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_51,75,1,51,F2A_16011,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_75_1_52,75,1,52,F2A_16012,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_76_1_0,76,1,0,A2F_15888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_76_1_1,76,1,1,A2F_15889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_76_1_2,76,1,2,A2F_15890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_3,76,1,3,A2F_15891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_4,76,1,4,A2F_15892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_5,76,1,5,A2F_15893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_6,76,1,6,A2F_15894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_7,76,1,7,A2F_15895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_8,76,1,8,A2F_15896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_9,76,1,9,A2F_15897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_10,76,1,10,A2F_15898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,980,40,2000,1000,FPGA_76_1_11,76,1,11,A2F_15899,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,980,40,2000,1000,FPGA_76_1_12,76,1,12,A2F_15900,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,980,40,2000,1000,FPGA_76_1_13,76,1,13,A2F_15901,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,70,40,1000,1000,FPGA_76_1_24,76,1,24,F2A_15912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_25,76,1,25,F2A_15913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_26,76,1,26,F2A_15914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_27,76,1,27,F2A_15915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_28,76,1,28,F2A_15916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_29,76,1,29,F2A_15917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_30,76,1,30,F2A_15918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_31,76,1,31,F2A_15919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_32,76,1,32,F2A_15920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_76_1_33,76,1,33,F2A_15921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_76_1_34,76,1,34,F2A_15922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_76_1_35,76,1,35,F2A_15923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_76_1_36,76,1,36,F2A_15924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_76_1_37,76,1,37,F2A_15925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_38,76,1,38,F2A_15926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_39,76,1,39,F2A_15927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_76_1_40,76,1,40,F2A_15928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_76_1_41,76,1,41,F2A_15929,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_76_1_42,76,1,42,F2A_15930,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_76_1_43,76,1,43,F2A_15931,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_76_1_44,76,1,44,F2A_15932,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_76_1_45,76,1,45,F2A_15933,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_46,76,1,46,F2A_15934,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_47,76,1,47,F2A_15935,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_48,76,1,48,F2A_15936,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_49,76,1,49,F2A_15937,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_50,76,1,50,F2A_15938,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_51,76,1,51,F2A_15939,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_76_1_52,76,1,52,F2A_15940,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_77_1_0,77,1,0,A2F_15816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_77_1_1,77,1,1,A2F_15817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_77_1_2,77,1,2,A2F_15818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_3,77,1,3,A2F_15819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_4,77,1,4,A2F_15820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_5,77,1,5,A2F_15821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_6,77,1,6,A2F_15822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_7,77,1,7,A2F_15823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_8,77,1,8,A2F_15824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_9,77,1,9,A2F_15825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_10,77,1,10,A2F_15826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,980,40,2000,1000,FPGA_77_1_11,77,1,11,A2F_15827,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,980,40,2000,1000,FPGA_77_1_12,77,1,12,A2F_15828,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,980,40,2000,1000,FPGA_77_1_13,77,1,13,A2F_15829,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,70,40,1000,1000,FPGA_77_1_24,77,1,24,F2A_15840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_25,77,1,25,F2A_15841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_26,77,1,26,F2A_15842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_27,77,1,27,F2A_15843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_28,77,1,28,F2A_15844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_29,77,1,29,F2A_15845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_30,77,1,30,F2A_15846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_31,77,1,31,F2A_15847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_32,77,1,32,F2A_15848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_77_1_33,77,1,33,F2A_15849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_77_1_34,77,1,34,F2A_15850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_77_1_35,77,1,35,F2A_15851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_77_1_36,77,1,36,F2A_15852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_77_1_37,77,1,37,F2A_15853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_38,77,1,38,F2A_15854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_39,77,1,39,F2A_15855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_77_1_40,77,1,40,F2A_15856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_77_1_41,77,1,41,F2A_15857,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_77_1_42,77,1,42,F2A_15858,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_77_1_43,77,1,43,F2A_15859,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_77_1_44,77,1,44,F2A_15860,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_77_1_45,77,1,45,F2A_15861,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_46,77,1,46,F2A_15862,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_47,77,1,47,F2A_15863,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_48,77,1,48,F2A_15864,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_49,77,1,49,F2A_15865,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_50,77,1,50,F2A_15866,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_51,77,1,51,F2A_15867,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_77_1_52,77,1,52,F2A_15868,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_78_1_0,78,1,0,A2F_15744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_78_1_1,78,1,1,A2F_15745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_78_1_2,78,1,2,A2F_15746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_3,78,1,3,A2F_15747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_4,78,1,4,A2F_15748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_5,78,1,5,A2F_15749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_6,78,1,6,A2F_15750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_7,78,1,7,A2F_15751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_8,78,1,8,A2F_15752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_9,78,1,9,A2F_15753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_10,78,1,10,A2F_15754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,980,40,2000,1000,FPGA_78_1_11,78,1,11,A2F_15755,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,980,40,2000,1000,FPGA_78_1_12,78,1,12,A2F_15756,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,980,40,2000,1000,FPGA_78_1_13,78,1,13,A2F_15757,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,70,40,1000,1000,FPGA_78_1_24,78,1,24,F2A_15768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_25,78,1,25,F2A_15769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_26,78,1,26,F2A_15770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_27,78,1,27,F2A_15771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_28,78,1,28,F2A_15772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_29,78,1,29,F2A_15773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_30,78,1,30,F2A_15774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_31,78,1,31,F2A_15775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_32,78,1,32,F2A_15776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_78_1_33,78,1,33,F2A_15777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_78_1_34,78,1,34,F2A_15778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_78_1_35,78,1,35,F2A_15779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_78_1_36,78,1,36,F2A_15780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_78_1_37,78,1,37,F2A_15781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_38,78,1,38,F2A_15782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_39,78,1,39,F2A_15783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_78_1_40,78,1,40,F2A_15784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_78_1_41,78,1,41,F2A_15785,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_78_1_42,78,1,42,F2A_15786,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_78_1_43,78,1,43,F2A_15787,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_78_1_44,78,1,44,F2A_15788,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_78_1_45,78,1,45,F2A_15789,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_46,78,1,46,F2A_15790,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_47,78,1,47,F2A_15791,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_48,78,1,48,F2A_15792,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_49,78,1,49,F2A_15793,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_50,78,1,50,F2A_15794,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_51,78,1,51,F2A_15795,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_78_1_52,78,1,52,F2A_15796,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_0,80,1,0,A2F_15600,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_1,80,1,1,A2F_15601,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_2,80,1,2,A2F_15602,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_3,80,1,3,A2F_15603,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_4,80,1,4,A2F_15604,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_5,80,1,5,A2F_15605,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_6,80,1,6,A2F_15606,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_7,80,1,7,A2F_15607,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_8,80,1,8,A2F_15608,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_9,80,1,9,A2F_15609,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_10,80,1,10,A2F_15610,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_24,80,1,24,F2A_15624,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_25,80,1,25,F2A_15625,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_26,80,1,26,F2A_15626,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_27,80,1,27,F2A_15627,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_28,80,1,28,F2A_15628,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_29,80,1,29,F2A_15629,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_30,80,1,30,F2A_15630,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_31,80,1,31,F2A_15631,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_32,80,1,32,F2A_15632,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_81_1_0,81,1,0,A2F_15528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_81_1_1,81,1,1,A2F_15529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_81_1_2,81,1,2,A2F_15530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_3,81,1,3,A2F_15531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_4,81,1,4,A2F_15532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_5,81,1,5,A2F_15533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_6,81,1,6,A2F_15534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_7,81,1,7,A2F_15535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_8,81,1,8,A2F_15536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_9,81,1,9,A2F_15537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_10,81,1,10,A2F_15538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,980,40,2000,1000,FPGA_81_1_11,81,1,11,A2F_15539,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,980,40,2000,1000,FPGA_81_1_12,81,1,12,A2F_15540,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,980,40,2000,1000,FPGA_81_1_13,81,1,13,A2F_15541,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_81_1_24,81,1,24,F2A_15552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_25,81,1,25,F2A_15553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_26,81,1,26,F2A_15554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_27,81,1,27,F2A_15555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_28,81,1,28,F2A_15556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_29,81,1,29,F2A_15557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_30,81,1,30,F2A_15558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_31,81,1,31,F2A_15559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_32,81,1,32,F2A_15560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_81_1_33,81,1,33,F2A_15561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_81_1_34,81,1,34,F2A_15562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_81_1_35,81,1,35,F2A_15563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_81_1_36,81,1,36,F2A_15564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_81_1_37,81,1,37,F2A_15565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_38,81,1,38,F2A_15566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_39,81,1,39,F2A_15567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_81_1_40,81,1,40,F2A_15568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_81_1_41,81,1,41,F2A_15569,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_81_1_42,81,1,42,F2A_15570,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_81_1_43,81,1,43,F2A_15571,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_81_1_44,81,1,44,F2A_15572,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_81_1_45,81,1,45,F2A_15573,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_46,81,1,46,F2A_15574,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_47,81,1,47,F2A_15575,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_48,81,1,48,F2A_15576,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_49,81,1,49,F2A_15577,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_50,81,1,50,F2A_15578,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_51,81,1,51,F2A_15579,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_81_1_52,81,1,52,F2A_15580,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_82_1_0,82,1,0,A2F_15456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_82_1_1,82,1,1,A2F_15457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_82_1_2,82,1,2,A2F_15458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_3,82,1,3,A2F_15459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_4,82,1,4,A2F_15460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_5,82,1,5,A2F_15461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_6,82,1,6,A2F_15462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_7,82,1,7,A2F_15463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_8,82,1,8,A2F_15464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_9,82,1,9,A2F_15465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_10,82,1,10,A2F_15466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,980,40,2000,1000,FPGA_82_1_11,82,1,11,A2F_15467,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,980,40,2000,1000,FPGA_82_1_12,82,1,12,A2F_15468,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,980,40,2000,1000,FPGA_82_1_13,82,1,13,A2F_15469,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,70,40,1000,1000,FPGA_82_1_24,82,1,24,F2A_15480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_25,82,1,25,F2A_15481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_26,82,1,26,F2A_15482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_27,82,1,27,F2A_15483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_28,82,1,28,F2A_15484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_29,82,1,29,F2A_15485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_30,82,1,30,F2A_15486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_31,82,1,31,F2A_15487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_32,82,1,32,F2A_15488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_82_1_33,82,1,33,F2A_15489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_82_1_34,82,1,34,F2A_15490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_82_1_35,82,1,35,F2A_15491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_82_1_36,82,1,36,F2A_15492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_82_1_37,82,1,37,F2A_15493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_38,82,1,38,F2A_15494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_39,82,1,39,F2A_15495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_82_1_40,82,1,40,F2A_15496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_82_1_41,82,1,41,F2A_15497,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_82_1_42,82,1,42,F2A_15498,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_82_1_43,82,1,43,F2A_15499,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_82_1_44,82,1,44,F2A_15500,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_82_1_45,82,1,45,F2A_15501,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_46,82,1,46,F2A_15502,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_47,82,1,47,F2A_15503,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_48,82,1,48,F2A_15504,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_49,82,1,49,F2A_15505,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_50,82,1,50,F2A_15506,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_51,82,1,51,F2A_15507,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_82_1_52,82,1,52,F2A_15508,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_83_1_0,83,1,0,A2F_15384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_83_1_1,83,1,1,A2F_15385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_83_1_2,83,1,2,A2F_15386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_3,83,1,3,A2F_15387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_4,83,1,4,A2F_15388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_5,83,1,5,A2F_15389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_6,83,1,6,A2F_15390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_7,83,1,7,A2F_15391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_8,83,1,8,A2F_15392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_9,83,1,9,A2F_15393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_10,83,1,10,A2F_15394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,980,40,2000,1000,FPGA_83_1_11,83,1,11,A2F_15395,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,980,40,2000,1000,FPGA_83_1_12,83,1,12,A2F_15396,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,980,40,2000,1000,FPGA_83_1_13,83,1,13,A2F_15397,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,70,40,1000,1000,FPGA_83_1_24,83,1,24,F2A_15408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_25,83,1,25,F2A_15409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_26,83,1,26,F2A_15410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_27,83,1,27,F2A_15411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_28,83,1,28,F2A_15412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_29,83,1,29,F2A_15413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_30,83,1,30,F2A_15414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_31,83,1,31,F2A_15415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_32,83,1,32,F2A_15416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_83_1_33,83,1,33,F2A_15417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_83_1_34,83,1,34,F2A_15418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_83_1_35,83,1,35,F2A_15419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_83_1_36,83,1,36,F2A_15420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_83_1_37,83,1,37,F2A_15421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_38,83,1,38,F2A_15422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_39,83,1,39,F2A_15423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_83_1_40,83,1,40,F2A_15424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_83_1_41,83,1,41,F2A_15425,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_83_1_42,83,1,42,F2A_15426,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_83_1_43,83,1,43,F2A_15427,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_83_1_44,83,1,44,F2A_15428,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_83_1_45,83,1,45,F2A_15429,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_46,83,1,46,F2A_15430,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_47,83,1,47,F2A_15431,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_48,83,1,48,F2A_15432,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_49,83,1,49,F2A_15433,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_50,83,1,50,F2A_15434,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_51,83,1,51,F2A_15435,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_83_1_52,83,1,52,F2A_15436,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_84_1_0,84,1,0,A2F_15312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_84_1_1,84,1,1,A2F_15313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_84_1_2,84,1,2,A2F_15314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_3,84,1,3,A2F_15315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_4,84,1,4,A2F_15316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_5,84,1,5,A2F_15317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_6,84,1,6,A2F_15318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_7,84,1,7,A2F_15319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_8,84,1,8,A2F_15320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_9,84,1,9,A2F_15321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_10,84,1,10,A2F_15322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,980,40,2000,1000,FPGA_84_1_11,84,1,11,A2F_15323,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,980,40,2000,1000,FPGA_84_1_12,84,1,12,A2F_15324,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,980,40,2000,1000,FPGA_84_1_13,84,1,13,A2F_15325,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,70,40,1000,1000,FPGA_84_1_24,84,1,24,F2A_15336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_25,84,1,25,F2A_15337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_26,84,1,26,F2A_15338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_27,84,1,27,F2A_15339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_28,84,1,28,F2A_15340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_29,84,1,29,F2A_15341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_30,84,1,30,F2A_15342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_31,84,1,31,F2A_15343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_32,84,1,32,F2A_15344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_84_1_33,84,1,33,F2A_15345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_84_1_34,84,1,34,F2A_15346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_84_1_35,84,1,35,F2A_15347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_84_1_36,84,1,36,F2A_15348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_84_1_37,84,1,37,F2A_15349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_38,84,1,38,F2A_15350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_39,84,1,39,F2A_15351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_84_1_40,84,1,40,F2A_15352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_84_1_41,84,1,41,F2A_15353,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_84_1_42,84,1,42,F2A_15354,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_84_1_43,84,1,43,F2A_15355,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_84_1_44,84,1,44,F2A_15356,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_84_1_45,84,1,45,F2A_15357,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_46,84,1,46,F2A_15358,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_47,84,1,47,F2A_15359,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_48,84,1,48,F2A_15360,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_49,84,1,49,F2A_15361,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_50,84,1,50,F2A_15362,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_51,84,1,51,F2A_15363,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_84_1_52,84,1,52,F2A_15364,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_86_1_0,86,1,0,A2F_15168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_86_1_1,86,1,1,A2F_15169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_86_1_2,86,1,2,A2F_15170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_3,86,1,3,A2F_15171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_4,86,1,4,A2F_15172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_5,86,1,5,A2F_15173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_6,86,1,6,A2F_15174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_7,86,1,7,A2F_15175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_8,86,1,8,A2F_15176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_9,86,1,9,A2F_15177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_10,86,1,10,A2F_15178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,980,40,2000,1000,FPGA_86_1_11,86,1,11,A2F_15179,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,980,40,2000,1000,FPGA_86_1_12,86,1,12,A2F_15180,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,980,40,2000,1000,FPGA_86_1_13,86,1,13,A2F_15181,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,70,40,1000,1000,FPGA_86_1_24,86,1,24,F2A_15192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_25,86,1,25,F2A_15193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_26,86,1,26,F2A_15194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_27,86,1,27,F2A_15195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_28,86,1,28,F2A_15196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_29,86,1,29,F2A_15197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_30,86,1,30,F2A_15198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_31,86,1,31,F2A_15199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_32,86,1,32,F2A_15200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_86_1_33,86,1,33,F2A_15201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_86_1_34,86,1,34,F2A_15202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_86_1_35,86,1,35,F2A_15203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_86_1_36,86,1,36,F2A_15204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_86_1_37,86,1,37,F2A_15205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_38,86,1,38,F2A_15206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_39,86,1,39,F2A_15207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_86_1_40,86,1,40,F2A_15208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_86_1_41,86,1,41,F2A_15209,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_86_1_42,86,1,42,F2A_15210,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_86_1_43,86,1,43,F2A_15211,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_86_1_44,86,1,44,F2A_15212,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_86_1_45,86,1,45,F2A_15213,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_46,86,1,46,F2A_15214,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_47,86,1,47,F2A_15215,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_48,86,1,48,F2A_15216,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_49,86,1,49,F2A_15217,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_50,86,1,50,F2A_15218,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_51,86,1,51,F2A_15219,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_86_1_52,86,1,52,F2A_15220,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_87_1_0,87,1,0,A2F_15096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_87_1_1,87,1,1,A2F_15097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_87_1_2,87,1,2,A2F_15098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_3,87,1,3,A2F_15099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_4,87,1,4,A2F_15100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_5,87,1,5,A2F_15101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_6,87,1,6,A2F_15102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_7,87,1,7,A2F_15103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_8,87,1,8,A2F_15104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_9,87,1,9,A2F_15105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_10,87,1,10,A2F_15106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,980,40,2000,1000,FPGA_87_1_11,87,1,11,A2F_15107,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,980,40,2000,1000,FPGA_87_1_12,87,1,12,A2F_15108,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,980,40,2000,1000,FPGA_87_1_13,87,1,13,A2F_15109,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,70,40,1000,1000,FPGA_87_1_24,87,1,24,F2A_15120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_25,87,1,25,F2A_15121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_26,87,1,26,F2A_15122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_27,87,1,27,F2A_15123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_28,87,1,28,F2A_15124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_29,87,1,29,F2A_15125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_30,87,1,30,F2A_15126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_31,87,1,31,F2A_15127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_32,87,1,32,F2A_15128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_87_1_33,87,1,33,F2A_15129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_87_1_34,87,1,34,F2A_15130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_87_1_35,87,1,35,F2A_15131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_87_1_36,87,1,36,F2A_15132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_87_1_37,87,1,37,F2A_15133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_38,87,1,38,F2A_15134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_39,87,1,39,F2A_15135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_87_1_40,87,1,40,F2A_15136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_87_1_41,87,1,41,F2A_15137,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_87_1_42,87,1,42,F2A_15138,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_87_1_43,87,1,43,F2A_15139,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_87_1_44,87,1,44,F2A_15140,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_87_1_45,87,1,45,F2A_15141,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_46,87,1,46,F2A_15142,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_47,87,1,47,F2A_15143,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_48,87,1,48,F2A_15144,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_49,87,1,49,F2A_15145,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_50,87,1,50,F2A_15146,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_51,87,1,51,F2A_15147,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_87_1_52,87,1,52,F2A_15148,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_88_1_0,88,1,0,A2F_15024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_88_1_1,88,1,1,A2F_15025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_88_1_2,88,1,2,A2F_15026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_3,88,1,3,A2F_15027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_4,88,1,4,A2F_15028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_5,88,1,5,A2F_15029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_6,88,1,6,A2F_15030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_7,88,1,7,A2F_15031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_8,88,1,8,A2F_15032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_9,88,1,9,A2F_15033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_10,88,1,10,A2F_15034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,980,40,2000,1000,FPGA_88_1_11,88,1,11,A2F_15035,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,980,40,2000,1000,FPGA_88_1_12,88,1,12,A2F_15036,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,980,40,2000,1000,FPGA_88_1_13,88,1,13,A2F_15037,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,70,40,1000,1000,FPGA_88_1_24,88,1,24,F2A_15048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_25,88,1,25,F2A_15049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_26,88,1,26,F2A_15050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_27,88,1,27,F2A_15051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_28,88,1,28,F2A_15052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_29,88,1,29,F2A_15053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_30,88,1,30,F2A_15054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_31,88,1,31,F2A_15055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_32,88,1,32,F2A_15056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_88_1_33,88,1,33,F2A_15057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_88_1_34,88,1,34,F2A_15058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_88_1_35,88,1,35,F2A_15059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_88_1_36,88,1,36,F2A_15060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_88_1_37,88,1,37,F2A_15061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_38,88,1,38,F2A_15062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_39,88,1,39,F2A_15063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_88_1_40,88,1,40,F2A_15064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_88_1_41,88,1,41,F2A_15065,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_88_1_42,88,1,42,F2A_15066,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_88_1_43,88,1,43,F2A_15067,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_88_1_44,88,1,44,F2A_15068,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_88_1_45,88,1,45,F2A_15069,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_46,88,1,46,F2A_15070,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_47,88,1,47,F2A_15071,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_48,88,1,48,F2A_15072,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_49,88,1,49,F2A_15073,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_50,88,1,50,F2A_15074,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_51,88,1,51,F2A_15075,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_88_1_52,88,1,52,F2A_15076,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_89_1_0,89,1,0,A2F_14952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_89_1_1,89,1,1,A2F_14953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_89_1_2,89,1,2,A2F_14954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_3,89,1,3,A2F_14955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_4,89,1,4,A2F_14956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_5,89,1,5,A2F_14957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_6,89,1,6,A2F_14958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_7,89,1,7,A2F_14959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_8,89,1,8,A2F_14960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_9,89,1,9,A2F_14961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_10,89,1,10,A2F_14962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,980,40,2000,1000,FPGA_89_1_11,89,1,11,A2F_14963,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,980,40,2000,1000,FPGA_89_1_12,89,1,12,A2F_14964,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,980,40,2000,1000,FPGA_89_1_13,89,1,13,A2F_14965,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,70,40,1000,1000,FPGA_89_1_24,89,1,24,F2A_14976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_25,89,1,25,F2A_14977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_26,89,1,26,F2A_14978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_27,89,1,27,F2A_14979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_28,89,1,28,F2A_14980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_29,89,1,29,F2A_14981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_30,89,1,30,F2A_14982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_31,89,1,31,F2A_14983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_32,89,1,32,F2A_14984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_89_1_33,89,1,33,F2A_14985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_89_1_34,89,1,34,F2A_14986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_89_1_35,89,1,35,F2A_14987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_89_1_36,89,1,36,F2A_14988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_89_1_37,89,1,37,F2A_14989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_38,89,1,38,F2A_14990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_39,89,1,39,F2A_14991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_89_1_40,89,1,40,F2A_14992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_89_1_41,89,1,41,F2A_14993,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_89_1_42,89,1,42,F2A_14994,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_89_1_43,89,1,43,F2A_14995,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_89_1_44,89,1,44,F2A_14996,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_89_1_45,89,1,45,F2A_14997,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_46,89,1,46,F2A_14998,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_47,89,1,47,F2A_14999,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_48,89,1,48,F2A_15000,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_49,89,1,49,F2A_15001,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_50,89,1,50,F2A_15002,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_51,89,1,51,F2A_15003,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_89_1_52,89,1,52,F2A_15004,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_90_1_0,90,1,0,A2F_14880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_90_1_1,90,1,1,A2F_14881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_90_1_2,90,1,2,A2F_14882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_3,90,1,3,A2F_14883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_4,90,1,4,A2F_14884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_5,90,1,5,A2F_14885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_6,90,1,6,A2F_14886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_7,90,1,7,A2F_14887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_8,90,1,8,A2F_14888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_9,90,1,9,A2F_14889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_10,90,1,10,A2F_14890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,980,40,2000,1000,FPGA_90_1_11,90,1,11,A2F_14891,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,980,40,2000,1000,FPGA_90_1_12,90,1,12,A2F_14892,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,980,40,2000,1000,FPGA_90_1_13,90,1,13,A2F_14893,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,70,40,1000,1000,FPGA_90_1_24,90,1,24,F2A_14904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_25,90,1,25,F2A_14905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_26,90,1,26,F2A_14906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_27,90,1,27,F2A_14907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_28,90,1,28,F2A_14908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_29,90,1,29,F2A_14909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_30,90,1,30,F2A_14910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_31,90,1,31,F2A_14911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_32,90,1,32,F2A_14912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_90_1_33,90,1,33,F2A_14913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_90_1_34,90,1,34,F2A_14914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_90_1_35,90,1,35,F2A_14915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_90_1_36,90,1,36,F2A_14916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_90_1_37,90,1,37,F2A_14917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_38,90,1,38,F2A_14918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_39,90,1,39,F2A_14919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_90_1_40,90,1,40,F2A_14920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_90_1_41,90,1,41,F2A_14921,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_90_1_42,90,1,42,F2A_14922,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_90_1_43,90,1,43,F2A_14923,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_90_1_44,90,1,44,F2A_14924,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_90_1_45,90,1,45,F2A_14925,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_46,90,1,46,F2A_14926,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_47,90,1,47,F2A_14927,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_48,90,1,48,F2A_14928,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_49,90,1,49,F2A_14929,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_50,90,1,50,F2A_14930,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_51,90,1,51,F2A_14931,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_90_1_52,90,1,52,F2A_14932,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_92_1_0,92,1,0,A2F_14736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_92_1_1,92,1,1,A2F_14737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_92_1_2,92,1,2,A2F_14738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_3,92,1,3,A2F_14739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_4,92,1,4,A2F_14740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_5,92,1,5,A2F_14741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_6,92,1,6,A2F_14742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_7,92,1,7,A2F_14743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_8,92,1,8,A2F_14744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_9,92,1,9,A2F_14745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_10,92,1,10,A2F_14746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,980,40,2000,1000,FPGA_92_1_11,92,1,11,A2F_14747,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,980,40,2000,1000,FPGA_92_1_12,92,1,12,A2F_14748,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,980,40,2000,1000,FPGA_92_1_13,92,1,13,A2F_14749,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,70,40,1000,1000,FPGA_92_1_24,92,1,24,F2A_14760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_25,92,1,25,F2A_14761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_26,92,1,26,F2A_14762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_27,92,1,27,F2A_14763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_28,92,1,28,F2A_14764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_29,92,1,29,F2A_14765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_30,92,1,30,F2A_14766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_31,92,1,31,F2A_14767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_32,92,1,32,F2A_14768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_92_1_33,92,1,33,F2A_14769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_92_1_34,92,1,34,F2A_14770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_92_1_35,92,1,35,F2A_14771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_92_1_36,92,1,36,F2A_14772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_92_1_37,92,1,37,F2A_14773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_38,92,1,38,F2A_14774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_39,92,1,39,F2A_14775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_92_1_40,92,1,40,F2A_14776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_92_1_41,92,1,41,F2A_14777,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_92_1_42,92,1,42,F2A_14778,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_92_1_43,92,1,43,F2A_14779,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_92_1_44,92,1,44,F2A_14780,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_92_1_45,92,1,45,F2A_14781,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_46,92,1,46,F2A_14782,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_47,92,1,47,F2A_14783,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_48,92,1,48,F2A_14784,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_49,92,1,49,F2A_14785,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_50,92,1,50,F2A_14786,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_51,92,1,51,F2A_14787,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_92_1_52,92,1,52,F2A_14788,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_0,93,1,0,A2F_14664,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_1,93,1,1,A2F_14665,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_2,93,1,2,A2F_14666,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_3,93,1,3,A2F_14667,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_4,93,1,4,A2F_14668,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_5,93,1,5,A2F_14669,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_6,93,1,6,A2F_14670,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_7,93,1,7,A2F_14671,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_8,93,1,8,A2F_14672,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_9,93,1,9,A2F_14673,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_10,93,1,10,A2F_14674,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_24,93,1,24,F2A_14688,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_25,93,1,25,F2A_14689,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_26,93,1,26,F2A_14690,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_27,93,1,27,F2A_14691,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_28,93,1,28,F2A_14692,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_29,93,1,29,F2A_14693,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_30,93,1,30,F2A_14694,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_31,93,1,31,F2A_14695,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_32,93,1,32,F2A_14696,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_94_1_0,94,1,0,A2F_14592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_94_1_1,94,1,1,A2F_14593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_94_1_2,94,1,2,A2F_14594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_3,94,1,3,A2F_14595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_4,94,1,4,A2F_14596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_5,94,1,5,A2F_14597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_6,94,1,6,A2F_14598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_7,94,1,7,A2F_14599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_8,94,1,8,A2F_14600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_9,94,1,9,A2F_14601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_10,94,1,10,A2F_14602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,980,40,2000,1000,FPGA_94_1_11,94,1,11,A2F_14603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,980,40,2000,1000,FPGA_94_1_12,94,1,12,A2F_14604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,980,40,2000,1000,FPGA_94_1_13,94,1,13,A2F_14605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_94_1_24,94,1,24,F2A_14616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_25,94,1,25,F2A_14617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_26,94,1,26,F2A_14618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_27,94,1,27,F2A_14619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_28,94,1,28,F2A_14620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_29,94,1,29,F2A_14621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_30,94,1,30,F2A_14622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_31,94,1,31,F2A_14623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_32,94,1,32,F2A_14624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_94_1_33,94,1,33,F2A_14625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_94_1_34,94,1,34,F2A_14626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_94_1_35,94,1,35,F2A_14627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_94_1_36,94,1,36,F2A_14628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_94_1_37,94,1,37,F2A_14629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_38,94,1,38,F2A_14630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_39,94,1,39,F2A_14631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_94_1_40,94,1,40,F2A_14632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_94_1_41,94,1,41,F2A_14633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_94_1_42,94,1,42,F2A_14634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_94_1_43,94,1,43,F2A_14635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_94_1_44,94,1,44,F2A_14636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_94_1_45,94,1,45,F2A_14637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_46,94,1,46,F2A_14638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_47,94,1,47,F2A_14639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_48,94,1,48,F2A_14640,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_49,94,1,49,F2A_14641,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_50,94,1,50,F2A_14642,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_51,94,1,51,F2A_14643,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_94_1_52,94,1,52,F2A_14644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_95_1_0,95,1,0,A2F_14520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_95_1_1,95,1,1,A2F_14521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_95_1_2,95,1,2,A2F_14522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_3,95,1,3,A2F_14523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_4,95,1,4,A2F_14524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_5,95,1,5,A2F_14525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_6,95,1,6,A2F_14526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_7,95,1,7,A2F_14527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_8,95,1,8,A2F_14528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_9,95,1,9,A2F_14529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_10,95,1,10,A2F_14530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,980,40,2000,1000,FPGA_95_1_11,95,1,11,A2F_14531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,980,40,2000,1000,FPGA_95_1_12,95,1,12,A2F_14532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,980,40,2000,1000,FPGA_95_1_13,95,1,13,A2F_14533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,70,40,1000,1000,FPGA_95_1_24,95,1,24,F2A_14544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_25,95,1,25,F2A_14545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_26,95,1,26,F2A_14546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_27,95,1,27,F2A_14547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_28,95,1,28,F2A_14548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_29,95,1,29,F2A_14549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_30,95,1,30,F2A_14550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_31,95,1,31,F2A_14551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_32,95,1,32,F2A_14552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_95_1_33,95,1,33,F2A_14553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_95_1_34,95,1,34,F2A_14554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_95_1_35,95,1,35,F2A_14555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_95_1_36,95,1,36,F2A_14556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_95_1_37,95,1,37,F2A_14557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_38,95,1,38,F2A_14558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_39,95,1,39,F2A_14559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_95_1_40,95,1,40,F2A_14560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_95_1_41,95,1,41,F2A_14561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_95_1_42,95,1,42,F2A_14562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_95_1_43,95,1,43,F2A_14563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_95_1_44,95,1,44,F2A_14564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_95_1_45,95,1,45,F2A_14565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_46,95,1,46,F2A_14566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_47,95,1,47,F2A_14567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_48,95,1,48,F2A_14568,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_49,95,1,49,F2A_14569,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_50,95,1,50,F2A_14570,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_51,95,1,51,F2A_14571,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_95_1_52,95,1,52,F2A_14572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_96_1_0,96,1,0,A2F_14448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_96_1_1,96,1,1,A2F_14449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_96_1_2,96,1,2,A2F_14450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_3,96,1,3,A2F_14451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_4,96,1,4,A2F_14452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_5,96,1,5,A2F_14453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_6,96,1,6,A2F_14454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_7,96,1,7,A2F_14455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_8,96,1,8,A2F_14456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_9,96,1,9,A2F_14457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_10,96,1,10,A2F_14458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,980,40,2000,1000,FPGA_96_1_11,96,1,11,A2F_14459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,980,40,2000,1000,FPGA_96_1_12,96,1,12,A2F_14460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,980,40,2000,1000,FPGA_96_1_13,96,1,13,A2F_14461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,70,40,1000,1000,FPGA_96_1_24,96,1,24,F2A_14472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_25,96,1,25,F2A_14473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_26,96,1,26,F2A_14474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_27,96,1,27,F2A_14475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_28,96,1,28,F2A_14476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_29,96,1,29,F2A_14477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_30,96,1,30,F2A_14478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_31,96,1,31,F2A_14479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_32,96,1,32,F2A_14480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_96_1_33,96,1,33,F2A_14481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_96_1_34,96,1,34,F2A_14482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_96_1_35,96,1,35,F2A_14483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_96_1_36,96,1,36,F2A_14484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_96_1_37,96,1,37,F2A_14485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_38,96,1,38,F2A_14486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_39,96,1,39,F2A_14487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_96_1_40,96,1,40,F2A_14488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_96_1_41,96,1,41,F2A_14489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_96_1_42,96,1,42,F2A_14490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_96_1_43,96,1,43,F2A_14491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_96_1_44,96,1,44,F2A_14492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_96_1_45,96,1,45,F2A_14493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_46,96,1,46,F2A_14494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_47,96,1,47,F2A_14495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_48,96,1,48,F2A_14496,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_49,96,1,49,F2A_14497,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_50,96,1,50,F2A_14498,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_51,96,1,51,F2A_14499,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_96_1_52,96,1,52,F2A_14500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_97_1_0,97,1,0,A2F_14376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_97_1_1,97,1,1,A2F_14377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_97_1_2,97,1,2,A2F_14378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_3,97,1,3,A2F_14379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_4,97,1,4,A2F_14380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_5,97,1,5,A2F_14381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_6,97,1,6,A2F_14382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_7,97,1,7,A2F_14383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_8,97,1,8,A2F_14384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_9,97,1,9,A2F_14385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_10,97,1,10,A2F_14386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,980,40,2000,1000,FPGA_97_1_11,97,1,11,A2F_14387,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,980,40,2000,1000,FPGA_97_1_12,97,1,12,A2F_14388,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,980,40,2000,1000,FPGA_97_1_13,97,1,13,A2F_14389,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,70,40,1000,1000,FPGA_97_1_24,97,1,24,F2A_14400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_25,97,1,25,F2A_14401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_26,97,1,26,F2A_14402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_27,97,1,27,F2A_14403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_28,97,1,28,F2A_14404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_29,97,1,29,F2A_14405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_30,97,1,30,F2A_14406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_31,97,1,31,F2A_14407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_32,97,1,32,F2A_14408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_97_1_33,97,1,33,F2A_14409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_97_1_34,97,1,34,F2A_14410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_97_1_35,97,1,35,F2A_14411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_97_1_36,97,1,36,F2A_14412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_97_1_37,97,1,37,F2A_14413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_38,97,1,38,F2A_14414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_39,97,1,39,F2A_14415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_97_1_40,97,1,40,F2A_14416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_97_1_41,97,1,41,F2A_14417,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_97_1_42,97,1,42,F2A_14418,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_97_1_43,97,1,43,F2A_14419,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_97_1_44,97,1,44,F2A_14420,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_97_1_45,97,1,45,F2A_14421,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_46,97,1,46,F2A_14422,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_47,97,1,47,F2A_14423,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_48,97,1,48,F2A_14424,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_49,97,1,49,F2A_14425,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_50,97,1,50,F2A_14426,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_51,97,1,51,F2A_14427,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_97_1_52,97,1,52,F2A_14428,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_0,98,1,0,A2F_14304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_1,98,1,1,A2F_14305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_2,98,1,2,A2F_14306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_3,98,1,3,A2F_14307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_4,98,1,4,A2F_14308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_5,98,1,5,A2F_14309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_6,98,1,6,A2F_14310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_7,98,1,7,A2F_14311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_8,98,1,8,A2F_14312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_9,98,1,9,A2F_14313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_10,98,1,10,A2F_14314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,980,40,2000,1000,FPGA_98_1_11,98,1,11,A2F_14315,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,980,40,2000,1000,FPGA_98_1_12,98,1,12,A2F_14316,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,980,40,2000,1000,FPGA_98_1_13,98,1,13,A2F_14317,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,70,40,1000,1000,FPGA_98_1_24,98,1,24,F2A_14328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_25,98,1,25,F2A_14329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_26,98,1,26,F2A_14330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_27,98,1,27,F2A_14331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_28,98,1,28,F2A_14332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_29,98,1,29,F2A_14333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_30,98,1,30,F2A_14334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_31,98,1,31,F2A_14335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_32,98,1,32,F2A_14336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_33,98,1,33,F2A_14337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_34,98,1,34,F2A_14338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_35,98,1,35,F2A_14339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_36,98,1,36,F2A_14340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_37,98,1,37,F2A_14341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_38,98,1,38,F2A_14342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_39,98,1,39,F2A_14343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_40,98,1,40,F2A_14344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_41,98,1,41,F2A_14345,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_42,98,1,42,F2A_14346,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_43,98,1,43,F2A_14347,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_44,98,1,44,F2A_14348,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_45,98,1,45,F2A_14349,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_46,98,1,46,F2A_14350,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_47,98,1,47,F2A_14351,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_48,98,1,48,F2A_14352,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_49,98,1,49,F2A_14353,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_50,98,1,50,F2A_14354,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_51,98,1,51,F2A_14355,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_52,98,1,52,F2A_14356,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_0,99,1,0,A2F_14232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_1,99,1,1,A2F_14233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_2,99,1,2,A2F_14234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_3,99,1,3,A2F_14235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_4,99,1,4,A2F_14236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_5,99,1,5,A2F_14237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_6,99,1,6,A2F_14238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_7,99,1,7,A2F_14239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_8,99,1,8,A2F_14240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_9,99,1,9,A2F_14241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_10,99,1,10,A2F_14242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,980,40,2000,1000,FPGA_99_1_11,99,1,11,A2F_14243,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,980,40,2000,1000,FPGA_99_1_12,99,1,12,A2F_14244,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,980,40,2000,1000,FPGA_99_1_13,99,1,13,A2F_14245,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,70,40,1000,1000,FPGA_99_1_24,99,1,24,F2A_14256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_25,99,1,25,F2A_14257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_26,99,1,26,F2A_14258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_27,99,1,27,F2A_14259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_28,99,1,28,F2A_14260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_29,99,1,29,F2A_14261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_30,99,1,30,F2A_14262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_31,99,1,31,F2A_14263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_32,99,1,32,F2A_14264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_33,99,1,33,F2A_14265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_34,99,1,34,F2A_14266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_35,99,1,35,F2A_14267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_36,99,1,36,F2A_14268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_37,99,1,37,F2A_14269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_38,99,1,38,F2A_14270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_39,99,1,39,F2A_14271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_40,99,1,40,F2A_14272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_41,99,1,41,F2A_14273,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_42,99,1,42,F2A_14274,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_43,99,1,43,F2A_14275,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_44,99,1,44,F2A_14276,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_45,99,1,45,F2A_14277,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_46,99,1,46,F2A_14278,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_47,99,1,47,F2A_14279,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_48,99,1,48,F2A_14280,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_49,99,1,49,F2A_14281,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_50,99,1,50,F2A_14282,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_51,99,1,51,F2A_14283,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_52,99,1,52,F2A_14284,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_0,100,1,0,A2F_14160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_1,100,1,1,A2F_14161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_2,100,1,2,A2F_14162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_3,100,1,3,A2F_14163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_4,100,1,4,A2F_14164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_5,100,1,5,A2F_14165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_6,100,1,6,A2F_14166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_7,100,1,7,A2F_14167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_8,100,1,8,A2F_14168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_9,100,1,9,A2F_14169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_10,100,1,10,A2F_14170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,980,40,2000,1000,FPGA_100_1_11,100,1,11,A2F_14171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,980,40,2000,1000,FPGA_100_1_12,100,1,12,A2F_14172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,980,40,2000,1000,FPGA_100_1_13,100,1,13,A2F_14173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,70,40,1000,1000,FPGA_100_1_24,100,1,24,F2A_14184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_25,100,1,25,F2A_14185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_26,100,1,26,F2A_14186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_27,100,1,27,F2A_14187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_28,100,1,28,F2A_14188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_29,100,1,29,F2A_14189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_30,100,1,30,F2A_14190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_31,100,1,31,F2A_14191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_32,100,1,32,F2A_14192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_33,100,1,33,F2A_14193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_34,100,1,34,F2A_14194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_35,100,1,35,F2A_14195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_36,100,1,36,F2A_14196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_37,100,1,37,F2A_14197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_38,100,1,38,F2A_14198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_39,100,1,39,F2A_14199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_40,100,1,40,F2A_14200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_41,100,1,41,F2A_14201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_42,100,1,42,F2A_14202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_43,100,1,43,F2A_14203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_44,100,1,44,F2A_14204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_45,100,1,45,F2A_14205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_46,100,1,46,F2A_14206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_47,100,1,47,F2A_14207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_48,100,1,48,F2A_14208,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_49,100,1,49,F2A_14209,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_50,100,1,50,F2A_14210,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_51,100,1,51,F2A_14211,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_52,100,1,52,F2A_14212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_0,101,1,0,A2F_14088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_1,101,1,1,A2F_14089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_2,101,1,2,A2F_14090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_3,101,1,3,A2F_14091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_4,101,1,4,A2F_14092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_5,101,1,5,A2F_14093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_6,101,1,6,A2F_14094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_7,101,1,7,A2F_14095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_8,101,1,8,A2F_14096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_9,101,1,9,A2F_14097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_10,101,1,10,A2F_14098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,980,40,2000,1000,FPGA_101_1_11,101,1,11,A2F_14099,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,980,40,2000,1000,FPGA_101_1_12,101,1,12,A2F_14100,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,980,40,2000,1000,FPGA_101_1_13,101,1,13,A2F_14101,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,70,40,1000,1000,FPGA_101_1_24,101,1,24,F2A_14112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_25,101,1,25,F2A_14113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_26,101,1,26,F2A_14114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_27,101,1,27,F2A_14115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_28,101,1,28,F2A_14116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_29,101,1,29,F2A_14117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_30,101,1,30,F2A_14118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_31,101,1,31,F2A_14119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_32,101,1,32,F2A_14120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_33,101,1,33,F2A_14121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_34,101,1,34,F2A_14122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_35,101,1,35,F2A_14123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_36,101,1,36,F2A_14124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_37,101,1,37,F2A_14125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_38,101,1,38,F2A_14126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_39,101,1,39,F2A_14127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_40,101,1,40,F2A_14128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_41,101,1,41,F2A_14129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_42,101,1,42,F2A_14130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_43,101,1,43,F2A_14131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_44,101,1,44,F2A_14132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_45,101,1,45,F2A_14133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_46,101,1,46,F2A_14134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_47,101,1,47,F2A_14135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_48,101,1,48,F2A_14136,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_49,101,1,49,F2A_14137,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_50,101,1,50,F2A_14138,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_51,101,1,51,F2A_14139,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_52,101,1,52,F2A_14140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_0,102,1,0,A2F_14016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_1,102,1,1,A2F_14017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_2,102,1,2,A2F_14018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_3,102,1,3,A2F_14019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_4,102,1,4,A2F_14020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_5,102,1,5,A2F_14021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_6,102,1,6,A2F_14022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_7,102,1,7,A2F_14023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_8,102,1,8,A2F_14024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_9,102,1,9,A2F_14025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_10,102,1,10,A2F_14026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,980,40,2000,1000,FPGA_102_1_11,102,1,11,A2F_14027,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,980,40,2000,1000,FPGA_102_1_12,102,1,12,A2F_14028,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,980,40,2000,1000,FPGA_102_1_13,102,1,13,A2F_14029,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,70,40,1000,1000,FPGA_102_1_24,102,1,24,F2A_14040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_25,102,1,25,F2A_14041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_26,102,1,26,F2A_14042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_27,102,1,27,F2A_14043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_28,102,1,28,F2A_14044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_29,102,1,29,F2A_14045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_30,102,1,30,F2A_14046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_31,102,1,31,F2A_14047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_32,102,1,32,F2A_14048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_33,102,1,33,F2A_14049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_34,102,1,34,F2A_14050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_35,102,1,35,F2A_14051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_36,102,1,36,F2A_14052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_37,102,1,37,F2A_14053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_38,102,1,38,F2A_14054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_39,102,1,39,F2A_14055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_40,102,1,40,F2A_14056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_41,102,1,41,F2A_14057,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_42,102,1,42,F2A_14058,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_43,102,1,43,F2A_14059,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_44,102,1,44,F2A_14060,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_45,102,1,45,F2A_14061,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_46,102,1,46,F2A_14062,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_47,102,1,47,F2A_14063,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_48,102,1,48,F2A_14064,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_49,102,1,49,F2A_14065,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_50,102,1,50,F2A_14066,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_51,102,1,51,F2A_14067,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_52,102,1,52,F2A_14068,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_103_1_0,103,1,0,A2F_13944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_103_1_1,103,1,1,A2F_13945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_103_1_2,103,1,2,A2F_13946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_3,103,1,3,A2F_13947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_4,103,1,4,A2F_13948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_5,103,1,5,A2F_13949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_6,103,1,6,A2F_13950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_7,103,1,7,A2F_13951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_8,103,1,8,A2F_13952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_9,103,1,9,A2F_13953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_10,103,1,10,A2F_13954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,980,40,2000,1000,FPGA_103_1_11,103,1,11,A2F_13955,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,980,40,2000,1000,FPGA_103_1_12,103,1,12,A2F_13956,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,980,40,2000,1000,FPGA_103_1_13,103,1,13,A2F_13957,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,70,40,1000,1000,FPGA_103_1_24,103,1,24,F2A_13968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_25,103,1,25,F2A_13969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_26,103,1,26,F2A_13970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_27,103,1,27,F2A_13971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_28,103,1,28,F2A_13972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_29,103,1,29,F2A_13973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_30,103,1,30,F2A_13974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_31,103,1,31,F2A_13975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_32,103,1,32,F2A_13976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_103_1_33,103,1,33,F2A_13977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_103_1_34,103,1,34,F2A_13978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_103_1_35,103,1,35,F2A_13979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_103_1_36,103,1,36,F2A_13980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_103_1_37,103,1,37,F2A_13981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_38,103,1,38,F2A_13982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_39,103,1,39,F2A_13983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_103_1_40,103,1,40,F2A_13984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_103_1_41,103,1,41,F2A_13985,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_103_1_42,103,1,42,F2A_13986,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_103_1_43,103,1,43,F2A_13987,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_103_1_44,103,1,44,F2A_13988,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_103_1_45,103,1,45,F2A_13989,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_46,103,1,46,F2A_13990,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_47,103,1,47,F2A_13991,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_48,103,1,48,F2A_13992,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_49,103,1,49,F2A_13993,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_50,103,1,50,F2A_13994,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_51,103,1,51,F2A_13995,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_103_1_52,103,1,52,F2A_13996,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_0,105,1,0,A2F_13800,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_1,105,1,1,A2F_13801,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_2,105,1,2,A2F_13802,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_3,105,1,3,A2F_13803,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_4,105,1,4,A2F_13804,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_5,105,1,5,A2F_13805,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_6,105,1,6,A2F_13806,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_7,105,1,7,A2F_13807,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_8,105,1,8,A2F_13808,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_9,105,1,9,A2F_13809,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_10,105,1,10,A2F_13810,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_24,105,1,24,F2A_13824,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_25,105,1,25,F2A_13825,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_26,105,1,26,F2A_13826,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_27,105,1,27,F2A_13827,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_28,105,1,28,F2A_13828,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_29,105,1,29,F2A_13829,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_30,105,1,30,F2A_13830,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_31,105,1,31,F2A_13831,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_32,105,1,32,F2A_13832,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_0,106,1,0,A2F_13728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_1,106,1,1,A2F_13729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_2,106,1,2,A2F_13730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_3,106,1,3,A2F_13731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_4,106,1,4,A2F_13732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_5,106,1,5,A2F_13733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_6,106,1,6,A2F_13734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_7,106,1,7,A2F_13735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_8,106,1,8,A2F_13736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_9,106,1,9,A2F_13737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_10,106,1,10,A2F_13738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,980,40,2000,1000,FPGA_106_1_11,106,1,11,A2F_13739,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,980,40,2000,1000,FPGA_106_1_12,106,1,12,A2F_13740,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,980,40,2000,1000,FPGA_106_1_13,106,1,13,A2F_13741,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_106_1_24,106,1,24,F2A_13752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_25,106,1,25,F2A_13753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_26,106,1,26,F2A_13754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_27,106,1,27,F2A_13755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_28,106,1,28,F2A_13756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_29,106,1,29,F2A_13757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_30,106,1,30,F2A_13758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_31,106,1,31,F2A_13759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_32,106,1,32,F2A_13760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_33,106,1,33,F2A_13761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_34,106,1,34,F2A_13762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_35,106,1,35,F2A_13763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_36,106,1,36,F2A_13764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_37,106,1,37,F2A_13765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_38,106,1,38,F2A_13766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_39,106,1,39,F2A_13767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_40,106,1,40,F2A_13768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_41,106,1,41,F2A_13769,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_42,106,1,42,F2A_13770,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_43,106,1,43,F2A_13771,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_44,106,1,44,F2A_13772,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_45,106,1,45,F2A_13773,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_46,106,1,46,F2A_13774,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_47,106,1,47,F2A_13775,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_48,106,1,48,F2A_13776,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_49,106,1,49,F2A_13777,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_50,106,1,50,F2A_13778,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_51,106,1,51,F2A_13779,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_52,106,1,52,F2A_13780,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_0,107,1,0,A2F_13656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_1,107,1,1,A2F_13657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_2,107,1,2,A2F_13658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_3,107,1,3,A2F_13659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_4,107,1,4,A2F_13660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_5,107,1,5,A2F_13661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_6,107,1,6,A2F_13662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_7,107,1,7,A2F_13663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_8,107,1,8,A2F_13664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_9,107,1,9,A2F_13665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_10,107,1,10,A2F_13666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,980,40,2000,1000,FPGA_107_1_11,107,1,11,A2F_13667,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,980,40,2000,1000,FPGA_107_1_12,107,1,12,A2F_13668,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,980,40,2000,1000,FPGA_107_1_13,107,1,13,A2F_13669,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,70,40,1000,1000,FPGA_107_1_24,107,1,24,F2A_13680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_25,107,1,25,F2A_13681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_26,107,1,26,F2A_13682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_27,107,1,27,F2A_13683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_28,107,1,28,F2A_13684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_29,107,1,29,F2A_13685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_30,107,1,30,F2A_13686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_31,107,1,31,F2A_13687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_32,107,1,32,F2A_13688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_33,107,1,33,F2A_13689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_34,107,1,34,F2A_13690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_35,107,1,35,F2A_13691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_36,107,1,36,F2A_13692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_37,107,1,37,F2A_13693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_38,107,1,38,F2A_13694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_39,107,1,39,F2A_13695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_40,107,1,40,F2A_13696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_41,107,1,41,F2A_13697,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_42,107,1,42,F2A_13698,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_43,107,1,43,F2A_13699,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_44,107,1,44,F2A_13700,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_45,107,1,45,F2A_13701,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_46,107,1,46,F2A_13702,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_47,107,1,47,F2A_13703,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_48,107,1,48,F2A_13704,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_49,107,1,49,F2A_13705,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_50,107,1,50,F2A_13706,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_51,107,1,51,F2A_13707,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_52,107,1,52,F2A_13708,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_0,108,1,0,A2F_13584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_1,108,1,1,A2F_13585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_2,108,1,2,A2F_13586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_3,108,1,3,A2F_13587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_4,108,1,4,A2F_13588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_5,108,1,5,A2F_13589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_6,108,1,6,A2F_13590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_7,108,1,7,A2F_13591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_8,108,1,8,A2F_13592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_9,108,1,9,A2F_13593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_10,108,1,10,A2F_13594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,980,40,2000,1000,FPGA_108_1_11,108,1,11,A2F_13595,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,980,40,2000,1000,FPGA_108_1_12,108,1,12,A2F_13596,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,980,40,2000,1000,FPGA_108_1_13,108,1,13,A2F_13597,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,70,40,1000,1000,FPGA_108_1_24,108,1,24,F2A_13608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_25,108,1,25,F2A_13609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_26,108,1,26,F2A_13610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_27,108,1,27,F2A_13611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_28,108,1,28,F2A_13612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_29,108,1,29,F2A_13613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_30,108,1,30,F2A_13614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_31,108,1,31,F2A_13615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_32,108,1,32,F2A_13616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_33,108,1,33,F2A_13617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_34,108,1,34,F2A_13618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_35,108,1,35,F2A_13619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_36,108,1,36,F2A_13620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_37,108,1,37,F2A_13621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_38,108,1,38,F2A_13622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_39,108,1,39,F2A_13623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_40,108,1,40,F2A_13624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_41,108,1,41,F2A_13625,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_42,108,1,42,F2A_13626,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_43,108,1,43,F2A_13627,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_44,108,1,44,F2A_13628,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_45,108,1,45,F2A_13629,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_46,108,1,46,F2A_13630,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_47,108,1,47,F2A_13631,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_48,108,1,48,F2A_13632,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_49,108,1,49,F2A_13633,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_50,108,1,50,F2A_13634,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_51,108,1,51,F2A_13635,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_52,108,1,52,F2A_13636,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_109_1_0,109,1,0,A2F_13512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_109_1_1,109,1,1,A2F_13513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_109_1_2,109,1,2,A2F_13514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_3,109,1,3,A2F_13515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_4,109,1,4,A2F_13516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_5,109,1,5,A2F_13517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_6,109,1,6,A2F_13518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_7,109,1,7,A2F_13519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_8,109,1,8,A2F_13520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_9,109,1,9,A2F_13521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_10,109,1,10,A2F_13522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,980,40,2000,1000,FPGA_109_1_11,109,1,11,A2F_13523,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,980,40,2000,1000,FPGA_109_1_12,109,1,12,A2F_13524,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,980,40,2000,1000,FPGA_109_1_13,109,1,13,A2F_13525,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,70,40,1000,1000,FPGA_109_1_24,109,1,24,F2A_13536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_25,109,1,25,F2A_13537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_26,109,1,26,F2A_13538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_27,109,1,27,F2A_13539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_28,109,1,28,F2A_13540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_29,109,1,29,F2A_13541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_30,109,1,30,F2A_13542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_31,109,1,31,F2A_13543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_32,109,1,32,F2A_13544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_109_1_33,109,1,33,F2A_13545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_109_1_34,109,1,34,F2A_13546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_109_1_35,109,1,35,F2A_13547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_109_1_36,109,1,36,F2A_13548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_109_1_37,109,1,37,F2A_13549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_38,109,1,38,F2A_13550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_39,109,1,39,F2A_13551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_109_1_40,109,1,40,F2A_13552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_109_1_41,109,1,41,F2A_13553,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_109_1_42,109,1,42,F2A_13554,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_109_1_43,109,1,43,F2A_13555,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_109_1_44,109,1,44,F2A_13556,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_109_1_45,109,1,45,F2A_13557,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_46,109,1,46,F2A_13558,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_47,109,1,47,F2A_13559,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_48,109,1,48,F2A_13560,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_49,109,1,49,F2A_13561,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_50,109,1,50,F2A_13562,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_51,109,1,51,F2A_13563,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_109_1_52,109,1,52,F2A_13564,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_0,111,1,0,A2F_13368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_1,111,1,1,A2F_13369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_2,111,1,2,A2F_13370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_3,111,1,3,A2F_13371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_4,111,1,4,A2F_13372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_5,111,1,5,A2F_13373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_6,111,1,6,A2F_13374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_7,111,1,7,A2F_13375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_8,111,1,8,A2F_13376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_9,111,1,9,A2F_13377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_10,111,1,10,A2F_13378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,980,40,2000,1000,FPGA_111_1_11,111,1,11,A2F_13379,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,980,40,2000,1000,FPGA_111_1_12,111,1,12,A2F_13380,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,980,40,2000,1000,FPGA_111_1_13,111,1,13,A2F_13381,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,70,40,1000,1000,FPGA_111_1_24,111,1,24,F2A_13392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_25,111,1,25,F2A_13393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_26,111,1,26,F2A_13394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_27,111,1,27,F2A_13395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_28,111,1,28,F2A_13396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_29,111,1,29,F2A_13397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_30,111,1,30,F2A_13398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_31,111,1,31,F2A_13399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_32,111,1,32,F2A_13400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_33,111,1,33,F2A_13401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_34,111,1,34,F2A_13402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_35,111,1,35,F2A_13403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_36,111,1,36,F2A_13404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_37,111,1,37,F2A_13405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_38,111,1,38,F2A_13406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_39,111,1,39,F2A_13407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_40,111,1,40,F2A_13408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_41,111,1,41,F2A_13409,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_42,111,1,42,F2A_13410,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_43,111,1,43,F2A_13411,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_44,111,1,44,F2A_13412,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_45,111,1,45,F2A_13413,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_46,111,1,46,F2A_13414,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_47,111,1,47,F2A_13415,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_48,111,1,48,F2A_13416,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_49,111,1,49,F2A_13417,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_50,111,1,50,F2A_13418,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_51,111,1,51,F2A_13419,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_52,111,1,52,F2A_13420,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_0,112,1,0,A2F_13296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_1,112,1,1,A2F_13297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_2,112,1,2,A2F_13298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_3,112,1,3,A2F_13299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_4,112,1,4,A2F_13300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_5,112,1,5,A2F_13301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_6,112,1,6,A2F_13302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_7,112,1,7,A2F_13303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_8,112,1,8,A2F_13304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_9,112,1,9,A2F_13305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_10,112,1,10,A2F_13306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,980,40,2000,1000,FPGA_112_1_11,112,1,11,A2F_13307,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,980,40,2000,1000,FPGA_112_1_12,112,1,12,A2F_13308,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,980,40,2000,1000,FPGA_112_1_13,112,1,13,A2F_13309,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,70,40,1000,1000,FPGA_112_1_24,112,1,24,F2A_13320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_25,112,1,25,F2A_13321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_26,112,1,26,F2A_13322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_27,112,1,27,F2A_13323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_28,112,1,28,F2A_13324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_29,112,1,29,F2A_13325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_30,112,1,30,F2A_13326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_31,112,1,31,F2A_13327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_32,112,1,32,F2A_13328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_33,112,1,33,F2A_13329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_34,112,1,34,F2A_13330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_35,112,1,35,F2A_13331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_36,112,1,36,F2A_13332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_37,112,1,37,F2A_13333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_38,112,1,38,F2A_13334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_39,112,1,39,F2A_13335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_40,112,1,40,F2A_13336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_41,112,1,41,F2A_13337,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_42,112,1,42,F2A_13338,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_43,112,1,43,F2A_13339,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_44,112,1,44,F2A_13340,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_45,112,1,45,F2A_13341,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_46,112,1,46,F2A_13342,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_47,112,1,47,F2A_13343,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_48,112,1,48,F2A_13344,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_49,112,1,49,F2A_13345,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_50,112,1,50,F2A_13346,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_51,112,1,51,F2A_13347,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_52,112,1,52,F2A_13348,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_0,113,1,0,A2F_13224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_1,113,1,1,A2F_13225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_2,113,1,2,A2F_13226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_3,113,1,3,A2F_13227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_4,113,1,4,A2F_13228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_5,113,1,5,A2F_13229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_6,113,1,6,A2F_13230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_7,113,1,7,A2F_13231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_8,113,1,8,A2F_13232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_9,113,1,9,A2F_13233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_10,113,1,10,A2F_13234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,980,40,2000,1000,FPGA_113_1_11,113,1,11,A2F_13235,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,980,40,2000,1000,FPGA_113_1_12,113,1,12,A2F_13236,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,980,40,2000,1000,FPGA_113_1_13,113,1,13,A2F_13237,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,70,40,1000,1000,FPGA_113_1_24,113,1,24,F2A_13248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_25,113,1,25,F2A_13249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_26,113,1,26,F2A_13250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_27,113,1,27,F2A_13251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_28,113,1,28,F2A_13252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_29,113,1,29,F2A_13253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_30,113,1,30,F2A_13254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_31,113,1,31,F2A_13255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_32,113,1,32,F2A_13256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_33,113,1,33,F2A_13257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_34,113,1,34,F2A_13258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_35,113,1,35,F2A_13259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_36,113,1,36,F2A_13260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_37,113,1,37,F2A_13261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_38,113,1,38,F2A_13262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_39,113,1,39,F2A_13263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_40,113,1,40,F2A_13264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_41,113,1,41,F2A_13265,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_42,113,1,42,F2A_13266,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_43,113,1,43,F2A_13267,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_44,113,1,44,F2A_13268,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_45,113,1,45,F2A_13269,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_46,113,1,46,F2A_13270,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_47,113,1,47,F2A_13271,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_48,113,1,48,F2A_13272,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_49,113,1,49,F2A_13273,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_50,113,1,50,F2A_13274,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_51,113,1,51,F2A_13275,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_52,113,1,52,F2A_13276,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_0,114,1,0,A2F_13152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_1,114,1,1,A2F_13153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_2,114,1,2,A2F_13154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_3,114,1,3,A2F_13155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_4,114,1,4,A2F_13156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_5,114,1,5,A2F_13157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_6,114,1,6,A2F_13158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_7,114,1,7,A2F_13159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_8,114,1,8,A2F_13160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_9,114,1,9,A2F_13161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_10,114,1,10,A2F_13162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,980,40,2000,1000,FPGA_114_1_11,114,1,11,A2F_13163,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,980,40,2000,1000,FPGA_114_1_12,114,1,12,A2F_13164,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,980,40,2000,1000,FPGA_114_1_13,114,1,13,A2F_13165,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,70,40,1000,1000,FPGA_114_1_24,114,1,24,F2A_13176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_25,114,1,25,F2A_13177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_26,114,1,26,F2A_13178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_27,114,1,27,F2A_13179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_28,114,1,28,F2A_13180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_29,114,1,29,F2A_13181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_30,114,1,30,F2A_13182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_31,114,1,31,F2A_13183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_32,114,1,32,F2A_13184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_33,114,1,33,F2A_13185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_34,114,1,34,F2A_13186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_35,114,1,35,F2A_13187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_36,114,1,36,F2A_13188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_37,114,1,37,F2A_13189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_38,114,1,38,F2A_13190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_39,114,1,39,F2A_13191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_40,114,1,40,F2A_13192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_41,114,1,41,F2A_13193,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_42,114,1,42,F2A_13194,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_43,114,1,43,F2A_13195,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_44,114,1,44,F2A_13196,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_45,114,1,45,F2A_13197,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_46,114,1,46,F2A_13198,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_47,114,1,47,F2A_13199,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_48,114,1,48,F2A_13200,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_49,114,1,49,F2A_13201,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_50,114,1,50,F2A_13202,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_51,114,1,51,F2A_13203,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_52,114,1,52,F2A_13204,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_115_1_0,115,1,0,A2F_13080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_115_1_1,115,1,1,A2F_13081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_115_1_2,115,1,2,A2F_13082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_3,115,1,3,A2F_13083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_4,115,1,4,A2F_13084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_5,115,1,5,A2F_13085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_6,115,1,6,A2F_13086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_7,115,1,7,A2F_13087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_8,115,1,8,A2F_13088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_9,115,1,9,A2F_13089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_10,115,1,10,A2F_13090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,980,40,2000,1000,FPGA_115_1_11,115,1,11,A2F_13091,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,980,40,2000,1000,FPGA_115_1_12,115,1,12,A2F_13092,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,980,40,2000,1000,FPGA_115_1_13,115,1,13,A2F_13093,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,70,40,1000,1000,FPGA_115_1_24,115,1,24,F2A_13104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_25,115,1,25,F2A_13105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_26,115,1,26,F2A_13106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_27,115,1,27,F2A_13107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_28,115,1,28,F2A_13108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_29,115,1,29,F2A_13109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_30,115,1,30,F2A_13110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_31,115,1,31,F2A_13111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_32,115,1,32,F2A_13112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_115_1_33,115,1,33,F2A_13113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_115_1_34,115,1,34,F2A_13114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_115_1_35,115,1,35,F2A_13115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_115_1_36,115,1,36,F2A_13116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_115_1_37,115,1,37,F2A_13117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_38,115,1,38,F2A_13118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_39,115,1,39,F2A_13119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_115_1_40,115,1,40,F2A_13120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_115_1_41,115,1,41,F2A_13121,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_115_1_42,115,1,42,F2A_13122,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_115_1_43,115,1,43,F2A_13123,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_115_1_44,115,1,44,F2A_13124,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_115_1_45,115,1,45,F2A_13125,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_46,115,1,46,F2A_13126,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_47,115,1,47,F2A_13127,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_48,115,1,48,F2A_13128,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_49,115,1,49,F2A_13129,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_50,115,1,50,F2A_13130,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_51,115,1,51,F2A_13131,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_115_1_52,115,1,52,F2A_13132,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_0,117,1,0,A2F_12936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_1,117,1,1,A2F_12937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_2,117,1,2,A2F_12938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_3,117,1,3,A2F_12939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_4,117,1,4,A2F_12940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_5,117,1,5,A2F_12941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_6,117,1,6,A2F_12942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_7,117,1,7,A2F_12943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_8,117,1,8,A2F_12944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_9,117,1,9,A2F_12945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_10,117,1,10,A2F_12946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,980,40,2000,1000,FPGA_117_1_11,117,1,11,A2F_12947,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,980,40,2000,1000,FPGA_117_1_12,117,1,12,A2F_12948,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,980,40,2000,1000,FPGA_117_1_13,117,1,13,A2F_12949,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,70,40,1000,1000,FPGA_117_1_24,117,1,24,F2A_12960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_25,117,1,25,F2A_12961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_26,117,1,26,F2A_12962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_27,117,1,27,F2A_12963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_28,117,1,28,F2A_12964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_29,117,1,29,F2A_12965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_30,117,1,30,F2A_12966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_31,117,1,31,F2A_12967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_32,117,1,32,F2A_12968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_33,117,1,33,F2A_12969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_34,117,1,34,F2A_12970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_35,117,1,35,F2A_12971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_36,117,1,36,F2A_12972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_37,117,1,37,F2A_12973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_38,117,1,38,F2A_12974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_39,117,1,39,F2A_12975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_40,117,1,40,F2A_12976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_41,117,1,41,F2A_12977,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_42,117,1,42,F2A_12978,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_43,117,1,43,F2A_12979,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_44,117,1,44,F2A_12980,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_45,117,1,45,F2A_12981,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_46,117,1,46,F2A_12982,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_47,117,1,47,F2A_12983,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_48,117,1,48,F2A_12984,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_49,117,1,49,F2A_12985,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_50,117,1,50,F2A_12986,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_51,117,1,51,F2A_12987,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_52,117,1,52,F2A_12988,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_0,118,1,0,A2F_12864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_1,118,1,1,A2F_12865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_2,118,1,2,A2F_12866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_3,118,1,3,A2F_12867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_4,118,1,4,A2F_12868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_5,118,1,5,A2F_12869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_6,118,1,6,A2F_12870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_7,118,1,7,A2F_12871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_8,118,1,8,A2F_12872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_9,118,1,9,A2F_12873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_10,118,1,10,A2F_12874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_24,118,1,24,F2A_12888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_25,118,1,25,F2A_12889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_26,118,1,26,F2A_12890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_27,118,1,27,F2A_12891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_28,118,1,28,F2A_12892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_29,118,1,29,F2A_12893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_30,118,1,30,F2A_12894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_31,118,1,31,F2A_12895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_32,118,1,32,F2A_12896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_0,119,1,0,A2F_12792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_1,119,1,1,A2F_12793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_2,119,1,2,A2F_12794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_3,119,1,3,A2F_12795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_4,119,1,4,A2F_12796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_5,119,1,5,A2F_12797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_6,119,1,6,A2F_12798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_7,119,1,7,A2F_12799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_8,119,1,8,A2F_12800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_9,119,1,9,A2F_12801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_10,119,1,10,A2F_12802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,980,40,2000,1000,FPGA_119_1_11,119,1,11,A2F_12803,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,980,40,2000,1000,FPGA_119_1_12,119,1,12,A2F_12804,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,980,40,2000,1000,FPGA_119_1_13,119,1,13,A2F_12805,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_119_1_24,119,1,24,F2A_12816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_25,119,1,25,F2A_12817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_26,119,1,26,F2A_12818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_27,119,1,27,F2A_12819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_28,119,1,28,F2A_12820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_29,119,1,29,F2A_12821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_30,119,1,30,F2A_12822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_31,119,1,31,F2A_12823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_32,119,1,32,F2A_12824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_33,119,1,33,F2A_12825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_34,119,1,34,F2A_12826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_35,119,1,35,F2A_12827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_36,119,1,36,F2A_12828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_37,119,1,37,F2A_12829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_38,119,1,38,F2A_12830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_39,119,1,39,F2A_12831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_40,119,1,40,F2A_12832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_41,119,1,41,F2A_12833,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_42,119,1,42,F2A_12834,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_43,119,1,43,F2A_12835,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_44,119,1,44,F2A_12836,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_45,119,1,45,F2A_12837,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_46,119,1,46,F2A_12838,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_47,119,1,47,F2A_12839,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_48,119,1,48,F2A_12840,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_49,119,1,49,F2A_12841,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_50,119,1,50,F2A_12842,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_51,119,1,51,F2A_12843,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_52,119,1,52,F2A_12844,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_0,120,1,0,A2F_12720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_1,120,1,1,A2F_12721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_2,120,1,2,A2F_12722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_3,120,1,3,A2F_12723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_4,120,1,4,A2F_12724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_5,120,1,5,A2F_12725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_6,120,1,6,A2F_12726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_7,120,1,7,A2F_12727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_8,120,1,8,A2F_12728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_9,120,1,9,A2F_12729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_10,120,1,10,A2F_12730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,980,40,2000,1000,FPGA_120_1_11,120,1,11,A2F_12731,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,980,40,2000,1000,FPGA_120_1_12,120,1,12,A2F_12732,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,980,40,2000,1000,FPGA_120_1_13,120,1,13,A2F_12733,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,70,40,1000,1000,FPGA_120_1_24,120,1,24,F2A_12744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_25,120,1,25,F2A_12745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_26,120,1,26,F2A_12746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_27,120,1,27,F2A_12747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_28,120,1,28,F2A_12748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_29,120,1,29,F2A_12749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_30,120,1,30,F2A_12750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_31,120,1,31,F2A_12751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_32,120,1,32,F2A_12752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_33,120,1,33,F2A_12753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_34,120,1,34,F2A_12754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_35,120,1,35,F2A_12755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_36,120,1,36,F2A_12756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_37,120,1,37,F2A_12757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_38,120,1,38,F2A_12758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_39,120,1,39,F2A_12759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_40,120,1,40,F2A_12760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_41,120,1,41,F2A_12761,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_42,120,1,42,F2A_12762,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_43,120,1,43,F2A_12763,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_44,120,1,44,F2A_12764,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_45,120,1,45,F2A_12765,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_46,120,1,46,F2A_12766,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_47,120,1,47,F2A_12767,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_48,120,1,48,F2A_12768,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_49,120,1,49,F2A_12769,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_50,120,1,50,F2A_12770,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_51,120,1,51,F2A_12771,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_52,120,1,52,F2A_12772,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_121_1_0,121,1,0,A2F_12648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_121_1_1,121,1,1,A2F_12649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_121_1_2,121,1,2,A2F_12650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_3,121,1,3,A2F_12651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_4,121,1,4,A2F_12652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_5,121,1,5,A2F_12653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_6,121,1,6,A2F_12654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_7,121,1,7,A2F_12655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_8,121,1,8,A2F_12656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_9,121,1,9,A2F_12657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_10,121,1,10,A2F_12658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,980,40,2000,1000,FPGA_121_1_11,121,1,11,A2F_12659,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,980,40,2000,1000,FPGA_121_1_12,121,1,12,A2F_12660,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,980,40,2000,1000,FPGA_121_1_13,121,1,13,A2F_12661,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,70,40,1000,1000,FPGA_121_1_24,121,1,24,F2A_12672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_25,121,1,25,F2A_12673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_26,121,1,26,F2A_12674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_27,121,1,27,F2A_12675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_28,121,1,28,F2A_12676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_29,121,1,29,F2A_12677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_30,121,1,30,F2A_12678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_31,121,1,31,F2A_12679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_32,121,1,32,F2A_12680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_121_1_33,121,1,33,F2A_12681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_121_1_34,121,1,34,F2A_12682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_121_1_35,121,1,35,F2A_12683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_121_1_36,121,1,36,F2A_12684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_121_1_37,121,1,37,F2A_12685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_38,121,1,38,F2A_12686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_39,121,1,39,F2A_12687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_121_1_40,121,1,40,F2A_12688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_121_1_41,121,1,41,F2A_12689,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_121_1_42,121,1,42,F2A_12690,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_121_1_43,121,1,43,F2A_12691,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_121_1_44,121,1,44,F2A_12692,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_121_1_45,121,1,45,F2A_12693,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_46,121,1,46,F2A_12694,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_47,121,1,47,F2A_12695,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_48,121,1,48,F2A_12696,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_49,121,1,49,F2A_12697,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_50,121,1,50,F2A_12698,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_51,121,1,51,F2A_12699,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_121_1_52,121,1,52,F2A_12700,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_0,123,1,0,A2F_12504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_1,123,1,1,A2F_12505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_2,123,1,2,A2F_12506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_3,123,1,3,A2F_12507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_4,123,1,4,A2F_12508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_5,123,1,5,A2F_12509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_6,123,1,6,A2F_12510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_7,123,1,7,A2F_12511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_8,123,1,8,A2F_12512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_9,123,1,9,A2F_12513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_10,123,1,10,A2F_12514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,980,40,2000,1000,FPGA_123_1_11,123,1,11,A2F_12515,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,980,40,2000,1000,FPGA_123_1_12,123,1,12,A2F_12516,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,980,40,2000,1000,FPGA_123_1_13,123,1,13,A2F_12517,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,70,40,1000,1000,FPGA_123_1_24,123,1,24,F2A_12528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_25,123,1,25,F2A_12529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_26,123,1,26,F2A_12530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_27,123,1,27,F2A_12531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_28,123,1,28,F2A_12532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_29,123,1,29,F2A_12533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_30,123,1,30,F2A_12534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_31,123,1,31,F2A_12535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_32,123,1,32,F2A_12536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_33,123,1,33,F2A_12537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_34,123,1,34,F2A_12538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_35,123,1,35,F2A_12539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_36,123,1,36,F2A_12540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_37,123,1,37,F2A_12541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_38,123,1,38,F2A_12542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_39,123,1,39,F2A_12543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_40,123,1,40,F2A_12544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_41,123,1,41,F2A_12545,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_42,123,1,42,F2A_12546,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_43,123,1,43,F2A_12547,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_44,123,1,44,F2A_12548,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_45,123,1,45,F2A_12549,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_46,123,1,46,F2A_12550,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_47,123,1,47,F2A_12551,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_48,123,1,48,F2A_12552,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_49,123,1,49,F2A_12553,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_50,123,1,50,F2A_12554,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_51,123,1,51,F2A_12555,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_52,123,1,52,F2A_12556,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_0,124,1,0,A2F_12432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_1,124,1,1,A2F_12433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_2,124,1,2,A2F_12434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_3,124,1,3,A2F_12435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_4,124,1,4,A2F_12436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_5,124,1,5,A2F_12437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_6,124,1,6,A2F_12438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_7,124,1,7,A2F_12439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_8,124,1,8,A2F_12440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_9,124,1,9,A2F_12441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_10,124,1,10,A2F_12442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,980,40,2000,1000,FPGA_124_1_11,124,1,11,A2F_12443,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,980,40,2000,1000,FPGA_124_1_12,124,1,12,A2F_12444,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,980,40,2000,1000,FPGA_124_1_13,124,1,13,A2F_12445,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,70,40,1000,1000,FPGA_124_1_24,124,1,24,F2A_12456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_25,124,1,25,F2A_12457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_26,124,1,26,F2A_12458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_27,124,1,27,F2A_12459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_28,124,1,28,F2A_12460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_29,124,1,29,F2A_12461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_30,124,1,30,F2A_12462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_31,124,1,31,F2A_12463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_32,124,1,32,F2A_12464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_33,124,1,33,F2A_12465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_34,124,1,34,F2A_12466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_35,124,1,35,F2A_12467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_36,124,1,36,F2A_12468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_37,124,1,37,F2A_12469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_38,124,1,38,F2A_12470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_39,124,1,39,F2A_12471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_40,124,1,40,F2A_12472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_41,124,1,41,F2A_12473,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_42,124,1,42,F2A_12474,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_43,124,1,43,F2A_12475,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_44,124,1,44,F2A_12476,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_45,124,1,45,F2A_12477,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_46,124,1,46,F2A_12478,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_47,124,1,47,F2A_12479,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_48,124,1,48,F2A_12480,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_49,124,1,49,F2A_12481,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_50,124,1,50,F2A_12482,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_51,124,1,51,F2A_12483,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_52,124,1,52,F2A_12484,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_0,125,1,0,A2F_12360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_1,125,1,1,A2F_12361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_2,125,1,2,A2F_12362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_3,125,1,3,A2F_12363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_4,125,1,4,A2F_12364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_5,125,1,5,A2F_12365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_6,125,1,6,A2F_12366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_7,125,1,7,A2F_12367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_8,125,1,8,A2F_12368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_9,125,1,9,A2F_12369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_10,125,1,10,A2F_12370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,980,40,2000,1000,FPGA_125_1_11,125,1,11,A2F_12371,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,980,40,2000,1000,FPGA_125_1_12,125,1,12,A2F_12372,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,980,40,2000,1000,FPGA_125_1_13,125,1,13,A2F_12373,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,70,40,1000,1000,FPGA_125_1_24,125,1,24,F2A_12384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_25,125,1,25,F2A_12385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_26,125,1,26,F2A_12386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_27,125,1,27,F2A_12387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_28,125,1,28,F2A_12388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_29,125,1,29,F2A_12389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_30,125,1,30,F2A_12390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_31,125,1,31,F2A_12391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_32,125,1,32,F2A_12392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_33,125,1,33,F2A_12393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_34,125,1,34,F2A_12394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_35,125,1,35,F2A_12395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_36,125,1,36,F2A_12396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_37,125,1,37,F2A_12397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_38,125,1,38,F2A_12398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_39,125,1,39,F2A_12399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_40,125,1,40,F2A_12400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_41,125,1,41,F2A_12401,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_42,125,1,42,F2A_12402,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_43,125,1,43,F2A_12403,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_44,125,1,44,F2A_12404,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_45,125,1,45,F2A_12405,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_46,125,1,46,F2A_12406,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_47,125,1,47,F2A_12407,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_48,125,1,48,F2A_12408,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_49,125,1,49,F2A_12409,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_50,125,1,50,F2A_12410,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_51,125,1,51,F2A_12411,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_52,125,1,52,F2A_12412,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_0,126,1,0,A2F_12288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_1,126,1,1,A2F_12289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_2,126,1,2,A2F_12290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_3,126,1,3,A2F_12291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_4,126,1,4,A2F_12292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_5,126,1,5,A2F_12293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_6,126,1,6,A2F_12294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_7,126,1,7,A2F_12295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_8,126,1,8,A2F_12296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_9,126,1,9,A2F_12297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_10,126,1,10,A2F_12298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,980,40,2000,1000,FPGA_126_1_11,126,1,11,A2F_12299,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,980,40,2000,1000,FPGA_126_1_12,126,1,12,A2F_12300,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,980,40,2000,1000,FPGA_126_1_13,126,1,13,A2F_12301,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,70,40,1000,1000,FPGA_126_1_24,126,1,24,F2A_12312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_25,126,1,25,F2A_12313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_26,126,1,26,F2A_12314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_27,126,1,27,F2A_12315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_28,126,1,28,F2A_12316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_29,126,1,29,F2A_12317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_30,126,1,30,F2A_12318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_31,126,1,31,F2A_12319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_32,126,1,32,F2A_12320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_33,126,1,33,F2A_12321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_34,126,1,34,F2A_12322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_35,126,1,35,F2A_12323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_36,126,1,36,F2A_12324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_37,126,1,37,F2A_12325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_38,126,1,38,F2A_12326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_39,126,1,39,F2A_12327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_40,126,1,40,F2A_12328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_41,126,1,41,F2A_12329,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_42,126,1,42,F2A_12330,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_43,126,1,43,F2A_12331,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_44,126,1,44,F2A_12332,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_45,126,1,45,F2A_12333,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_46,126,1,46,F2A_12334,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_47,126,1,47,F2A_12335,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_48,126,1,48,F2A_12336,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_49,126,1,49,F2A_12337,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_50,126,1,50,F2A_12338,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_51,126,1,51,F2A_12339,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_52,126,1,52,F2A_12340,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_127_1_0,127,1,0,A2F_12216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_127_1_1,127,1,1,A2F_12217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_127_1_2,127,1,2,A2F_12218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_3,127,1,3,A2F_12219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_4,127,1,4,A2F_12220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_5,127,1,5,A2F_12221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_6,127,1,6,A2F_12222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_7,127,1,7,A2F_12223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_8,127,1,8,A2F_12224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_9,127,1,9,A2F_12225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_10,127,1,10,A2F_12226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,980,40,2000,1000,FPGA_127_1_11,127,1,11,A2F_12227,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,980,40,2000,1000,FPGA_127_1_12,127,1,12,A2F_12228,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,980,40,2000,1000,FPGA_127_1_13,127,1,13,A2F_12229,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,70,40,1000,1000,FPGA_127_1_24,127,1,24,F2A_12240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_25,127,1,25,F2A_12241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_26,127,1,26,F2A_12242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_27,127,1,27,F2A_12243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_28,127,1,28,F2A_12244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_29,127,1,29,F2A_12245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_30,127,1,30,F2A_12246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_31,127,1,31,F2A_12247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_32,127,1,32,F2A_12248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_127_1_33,127,1,33,F2A_12249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_127_1_34,127,1,34,F2A_12250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_127_1_35,127,1,35,F2A_12251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_127_1_36,127,1,36,F2A_12252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_127_1_37,127,1,37,F2A_12253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_38,127,1,38,F2A_12254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_39,127,1,39,F2A_12255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_127_1_40,127,1,40,F2A_12256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_127_1_41,127,1,41,F2A_12257,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_127_1_42,127,1,42,F2A_12258,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_127_1_43,127,1,43,F2A_12259,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_127_1_44,127,1,44,F2A_12260,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_127_1_45,127,1,45,F2A_12261,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_46,127,1,46,F2A_12262,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_47,127,1,47,F2A_12263,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_48,127,1,48,F2A_12264,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_49,127,1,49,F2A_12265,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_50,127,1,50,F2A_12266,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_51,127,1,51,F2A_12267,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_127_1_52,127,1,52,F2A_12268,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_0,129,1,0,A2F_12072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_1,129,1,1,A2F_12073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_2,129,1,2,A2F_12074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_3,129,1,3,A2F_12075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_4,129,1,4,A2F_12076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_5,129,1,5,A2F_12077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_6,129,1,6,A2F_12078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_7,129,1,7,A2F_12079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_8,129,1,8,A2F_12080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_9,129,1,9,A2F_12081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_10,129,1,10,A2F_12082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,980,40,2000,1000,FPGA_129_1_11,129,1,11,A2F_12083,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,980,40,2000,1000,FPGA_129_1_12,129,1,12,A2F_12084,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,980,40,2000,1000,FPGA_129_1_13,129,1,13,A2F_12085,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,70,40,1000,1000,FPGA_129_1_24,129,1,24,F2A_12096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_25,129,1,25,F2A_12097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_26,129,1,26,F2A_12098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_27,129,1,27,F2A_12099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_28,129,1,28,F2A_12100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_29,129,1,29,F2A_12101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_30,129,1,30,F2A_12102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_31,129,1,31,F2A_12103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_32,129,1,32,F2A_12104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_33,129,1,33,F2A_12105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_34,129,1,34,F2A_12106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_35,129,1,35,F2A_12107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_36,129,1,36,F2A_12108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_37,129,1,37,F2A_12109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_38,129,1,38,F2A_12110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_39,129,1,39,F2A_12111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_40,129,1,40,F2A_12112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_41,129,1,41,F2A_12113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_42,129,1,42,F2A_12114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_43,129,1,43,F2A_12115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_44,129,1,44,F2A_12116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_45,129,1,45,F2A_12117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_46,129,1,46,F2A_12118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_47,129,1,47,F2A_12119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_48,129,1,48,F2A_12120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_49,129,1,49,F2A_12121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_50,129,1,50,F2A_12122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_51,129,1,51,F2A_12123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_52,129,1,52,F2A_12124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_0,130,1,0,A2F_12000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_1,130,1,1,A2F_12001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_2,130,1,2,A2F_12002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_3,130,1,3,A2F_12003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_4,130,1,4,A2F_12004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_5,130,1,5,A2F_12005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_6,130,1,6,A2F_12006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_7,130,1,7,A2F_12007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_8,130,1,8,A2F_12008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_9,130,1,9,A2F_12009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_10,130,1,10,A2F_12010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,980,40,2000,1000,FPGA_130_1_11,130,1,11,A2F_12011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,980,40,2000,1000,FPGA_130_1_12,130,1,12,A2F_12012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,980,40,2000,1000,FPGA_130_1_13,130,1,13,A2F_12013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,70,40,1000,1000,FPGA_130_1_24,130,1,24,F2A_12024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_25,130,1,25,F2A_12025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_26,130,1,26,F2A_12026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_27,130,1,27,F2A_12027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_28,130,1,28,F2A_12028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_29,130,1,29,F2A_12029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_30,130,1,30,F2A_12030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_31,130,1,31,F2A_12031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_32,130,1,32,F2A_12032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_33,130,1,33,F2A_12033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_34,130,1,34,F2A_12034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_35,130,1,35,F2A_12035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_36,130,1,36,F2A_12036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_37,130,1,37,F2A_12037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_38,130,1,38,F2A_12038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_39,130,1,39,F2A_12039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_40,130,1,40,F2A_12040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_41,130,1,41,F2A_12041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_42,130,1,42,F2A_12042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_43,130,1,43,F2A_12043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_44,130,1,44,F2A_12044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_45,130,1,45,F2A_12045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_46,130,1,46,F2A_12046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_47,130,1,47,F2A_12047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_48,130,1,48,F2A_12048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_49,130,1,49,F2A_12049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_50,130,1,50,F2A_12050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_51,130,1,51,F2A_12051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_52,130,1,52,F2A_12052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
