Vivado Simulator 2016.2
Copyright 1986-1999, 2001-2016 Xilinx, Inc. All Rights Reserved.
Running: D:/Vivado/2016.2/bin/unwrapped/win64.o/xelab.exe -wto bf4d60825a14418bb25d40e51d870108 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot line_sim_func_synth xil_defaultlib.line_sim xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 1 differs from formal bit length 32 for port pc4 [D:/FPGA/MiniSys/MiniSys.srcs/sim_1/new/line_sim.v:56]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.OBUF
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module unisims_ver.LUT5
Compiling module unisims_ver.LUT4
Compiling module unisims_ver.LUT6
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.ffsrce_fdce
Compiling module unisims_ver.FDCE
Compiling module unisims_ver.x_lut3_mux4
Compiling module unisims_ver.x_lut3_mux4_reduced_0
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.MUXF7
Compiling module xil_defaultlib.pipedereg
Compiling module xil_defaultlib.pipeemreg
Compiling module unisims_ver.CARRY4
Compiling module xil_defaultlib.alu
Compiling module xil_defaultlib.pipeexe
Compiling module unisims_ver.MUXF8
Compiling module unisims_ver.FDCE(IS_C_INVERTED=1'b1)
Compiling module xil_defaultlib.regfile
Compiling module xil_defaultlib.pipeid
Compiling module unisims_ver.GND
Compiling module xil_defaultlib.bindec
Compiling module unisims_ver.sffsrce_fdre
Compiling module unisims_ver.FDRE
Compiling module xil_defaultlib.blk_mem_gen_mux
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB18E1(INIT_00=256'b0100101000...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init
Compiling module xil_defaultlib.blk_mem_gen_prim_width
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(RDADDR_COLLISION_HWCONF...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INITP_00=256'b011000111...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b0100000000...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b1100000010...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INITP_00=256'b100001100...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INITP_00=256'b010000010...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_generic_cstr
Compiling module xil_defaultlib.blk_mem_gen_top
Compiling module xil_defaultlib.blk_mem_gen_v8_3_3_synth
Compiling module xil_defaultlib.blk_mem_gen_v8_3_3
Compiling module xil_defaultlib.blk_mem_gen_1
Compiling module xil_defaultlib.pipeimem
Compiling module xil_defaultlib.pipeif
Compiling module xil_defaultlib.dffe32_2
Compiling module xil_defaultlib.dffe32_3
Compiling module xil_defaultlib.pipeir
Compiling module xil_defaultlib.clockDiv_1
Compiling module unisims_ver.ffsrce_fdpe
Compiling module unisims_ver.FDPE(INIT=1'b0)
Compiling module xil_defaultlib.dev_beep
Compiling module unisims_ver.latchsre_ldce
Compiling module unisims_ver.LDCE(IS_G_INVERTED=1'b1)
Compiling module unisims_ver.FDPE
Compiling module xil_defaultlib.dev_keyboard
Compiling module xil_defaultlib.dev_leds
Compiling module xil_defaultlib.dev_pwm
Compiling module xil_defaultlib.dev_segment
Compiling module xil_defaultlib.dev_switches
Compiling module unisims_ver.sffsrce_fdse
Compiling module unisims_ver.FDSE
Compiling module xil_defaultlib.dev_timer
Compiling module xil_defaultlib.pipedevices
Compiling module unisims_ver.FDRE(IS_C_INVERTED=1'b1)
Compiling module xil_defaultlib.blk_mem_gen_mux__parameterized1
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b0100000000...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RAMB36E1(IS_CLKARDCLK_INVERTED=1...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b0100000101...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b1111110000...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(INIT_00=256'b0101101101...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_prim_wrapper_init__p...
Compiling module xil_defaultlib.blk_mem_gen_prim_width__paramete...
Compiling module xil_defaultlib.blk_mem_gen_generic_cstr__parame...
Compiling module xil_defaultlib.blk_mem_gen_top__parameterized0
Compiling module xil_defaultlib.blk_mem_gen_v8_3_3_synth__parame...
Compiling module xil_defaultlib.blk_mem_gen_v8_3_3__parameterize...
Compiling module xil_defaultlib.blk_mem_gen_0
Compiling module xil_defaultlib.pipemem
Compiling module xil_defaultlib.MemorIo
Compiling module xil_defaultlib.pipemwreg
Compiling module xil_defaultlib.dffe32
Compiling module xil_defaultlib.pipepc
Compiling module xil_defaultlib.clockDiv
Compiling module xil_defaultlib.clockDiv_0
Compiling module xil_defaultlib.mux2x32
Compiling module xil_defaultlib.pipelinedcpu
Compiling module xil_defaultlib.line_sim
Compiling module xil_defaultlib.glbl
Built simulation snapshot line_sim_func_synth
