*PARAMETROS
.include 32nm_HP.pm

* Declarando Fontes de tensão
Vvdd vdd gnd 1

* Declaração das fontes
<<<<<<< HEAD
Va a gnd PWL (0ns 0 2ns 0 2.01ns 1 4ns 1)
Vb b gnd PWL (0ns 0 1ns 0 1.01ns 1 2ns 1 2.01ns 0 3ns 0 3.01ns 1 4ns 1)
=======
*Va a gnd PWL (0ns 0 4ns 0 4.01ns 1 8ns 1)
*Vb b gnd PWL (0ns 0 2ns 0 2.01ns 1 4ns 1 4.01ns 0 6ns 0 6.01ns 1 8ns 1)

Va a gnd PWL (0ns 1 2ns 1 2.01ns 0 4ns 0 4.01ns 1 10ns 1)
Vb b gnd PWL (0ns 1 6ns 1 6.01ns 0 8ns 0 8.01ns 1 10ns 1)
>>>>>>> 3eae3eecd779551605b654fc03185c1bcf74158a

*Quanto maior L, menor a corrente
*Quanto maior W, maior a corrente
*NMOS tem dificuldade para passar o valor 1
*PMOS tem dificuldade para passar o valor 0

* Declarando o circuito - Transistores

Mn1 gnd b x gnd NMOS W=100n L=32n
Mn2 x a out gnd NMOS W=100n L=32n

Mp1 vdd a out vdd PMOS W=100n L=32n
Mp2 vdd b out vdd PMOS W=100n L=32n

*Tem que comprar cada entrada com a saida??? ou entrada "a" com entrada "b", depois "b" com "out"?

.measure tran delay_a1 trig v(a) val='0.5*1.0' fall=1 targ v(out) val='0.5*1.0' rise=1
.measure tran delay_a2 trig v(a) val='0.5*1.0' rise=1 targ v(out) val='0.5*1.0' fall=1

.measure tran delay_b1 trig v(b) val='0.5*1.0' fall=1 targ v(out) val='0.5*1.0' rise=2
.measure tran delay_b2 trig v(b) val='0.5*1.0' rise=1 targ v(out) val='0.5*1.0' fall=2



<<<<<<< HEAD
* Simulação Transiente de 4ns com passo de 0.01ns

.tran 0.01ns 4ns

.control

set color0=white

 .endc
=======
* Simulação Transiente de 10ns com passo de 0.1ns

.tran 0.01ns 10ns

.control
*set color0=white
.endc
>>>>>>> 3eae3eecd779551605b654fc03185c1bcf74158a

* Fim do Arquivo SPICE
.end