---
title: 'SIPO'
pre: "<i class='fas fa-vial'></i> "
chapter: false
weight: 20
draft: false
---

Serial in, parallel out is een shift register dat gebruikt wordt voor data ontvangst. Meestal komt de data serieel binnen en vaak heeft de volgende stap de data parallel nodig. 

{{% figure src="/images/Shift_register_sipo.png" title="SIPO shift register"  %}}

{{% notice note %}}
Je kan zelf proberen de beschrijving te maken in VHDL
{{% /notice %}}