iverilog   src/common/block_ram/block_ram.v src/common/fifo/fifo.v   src/common/uart/uart_rx.v src/common/uart/uart_tx.v src/common/uart/uart_baud_clk.v  src/common/uart/uart.v  src/define.v  src/BTB_BHT.v src/EX_MEM.v src/EX.v src/ID_EX.v src/ID.v src/IF_ID.v src/IF.v src/MEM_WB.v src/MEM.v src/memctrl.v src/pc.v src/regfile.v src/stallctrl.v src/ram.v src/cpu.v src/hci.v   src/riscv_top.v  sim/testbench.v -o test/a.out