---
title: "【career】Pause Refreshとn+/p-ジャンクションリーク：DRAM量産成立の分岐点"
emoji: "🧠"
type: "tech"
topics:
  - semiconductor
  - dram
  - device_physics
  - yield
  - failure_analysis
published: true
---

## 免責・取り扱い
本記事は、**公開可能な範囲**で技術的現象と判断プロセスを整理したものです。  
特定企業の機密情報（工程レシピ、数値条件、装置設定、設計寸法等）は含みません。

---

## 1. DRAM量産で最初に壁になるもの
DRAMの量産立ち上げにおいて、  
最初に顕在化する問題は、しばしば**性能**ではなく**信頼性**です。

特に微細化世代では、次の問いが本質になります。

- 「セルは動くか」ではなく  
- **「時間が経っても情報を保持できるか」**

この問いに直接関係するのが **Pause Refresh** 試験です。

---

## 2. Pause Refreshとは何を見ている試験か
Pause Refreshは、リフレッシュ動作を意図的に停止し、  
DRAMセルがどれだけ電荷を保持できるかを確認する試験です。

この試験で観測される不良には、次の特徴があります。

- アドレス依存性が弱い  
- 配列全体にランダムに発生する  
- 条件を厳しくすると単ビット不良が増える  

これらの特徴は、**配線断や設計欠陥ではない**ことを強く示唆します。

---

## 3. 保持特性を支配する因子
DRAMセルの保持時間は、一般に次の関係で整理できます。

- キャパシタ容量  
- セル電圧  
- **リーク電流**

微細化世代では、前二者が設計通りであっても、  
**リーク電流が支配的因子**になります。

Pause Refresh不良の解析では、  
キャパシタ構造や誘電膜そのものよりも、  
**n+/p- ジャンクションリーク**が主要因として浮上します。

---

## 4. n+/p-ジャンクションリークが意味するもの
n+/p- ジャンクションリークは、  
拡散層と基板の接合部で発生するリーク電流です。

このリークは次の特徴を持ちます。

- 温度依存性が高い  
- ランダム性が強い  
- 微小な界面欠陥に強く影響される  

つまり、設計や回路で完全に制御できるものではなく、  
**プロセス起因の物理現象**です。

---

## 5. プラズマダメージという見えにくい要因
解析を進めると、  
ジャンクションリークの背後には、  
**プラズマダメージ**の影響が強く疑われます。

代表的なのは以下のような状況です。

- ゲート形成後、酸化膜が露出した状態でのプラズマ処理  
- レジスト剥離やアッシング工程での繰り返し曝露  

これらは、目に見える破壊を起こさなくても、  
酸化膜界面に欠陥準位を形成し、  
リーク電流の増大という形で後から効いてきます。

---

## 6. 不良解析で重要だった視点
このフェーズで重要だったのは、  
「どの工程が悪いか」を探すことではありません。

重視したのは次の視点です。

- 単発不良ではなく**再現性のある現象**か  
- キャパシタ由来か、ジャンクション由来か  
- 電圧・温度依存性がどこに現れるか  

Pause Refresh不良は、  
**“時間を延ばすほど、条件を厳しくするほど増える”**  
という一貫した挙動を示します。

この挙動は、  
リーク電流支配モデルとよく整合します。

---

## 7. 量産成立のために必要だった判断
立ち上げフェーズで求められるのは、  
不良を完全に消すことではありません。

- 支配因子を特定する  
- 二次要因を切り捨てる  
- 量産成立に十分なマージンを確保する  

Pause Refreshとn+/p-ジャンクションリークの関係を  
**支配関係として整理できたこと**が、  
初期量産成立の分岐点でした。

---

## 8. 本記事のまとめ
- Pause RefreshはDRAM量産成立を左右する重要試験  
- 微細化世代では、保持特性はリーク電流が支配的  
- n+/p-ジャンクションリークはプロセス起因の物理現象  
- プラズマダメージは後工程で効いてくる“遅延型要因”  
- 量産立ち上げでは、**支配因子の特定が最優先**になる

---

## 次回予告
次回は、DRAM技術を基盤として  
**モバイル向けメモリ・製品展開**へ進んだフェーズを扱います。  

---

## プロフィールと本シリーズについて

1990年代後半から2000年代前半にかけて、  
8インチFabの立ち上げ、DRAM量産、携帯電話向けドライバIC展開、  
および実装技術による低コスト化までを一貫して経験してきた半導体技術者です。

### 主な技術領域
- Fab立ち上げ・技術移管・量産インフラ構築  
- DRAM（Pause Refresh、不良解析、ジャンクションリーク）  
- モバイル向けメモリ（Disturb Refresh、短チャネル効果）  
- 大容量SRAM（TiSi₂ C49→C54相転移、Halo B吸収、高抵抗スポット）  
- 実装技術（Bump on Active、機械応力とPMOS特性）  
- 技術判断と事業判断の切り分け

本シリーズは、携帯電話市場が急拡大した1990年代後半〜2000年代前半を背景に、  
現場技術者の視点から、技術選択とその結果を整理した記録です。

※ 本記事群は公開可能な範囲で一般化・抽象化して記述しており、  
特定企業の機密情報や再現可能な工程条件は含みません。

### シリーズ一覧
1. 8インチFab立ち上げとDRAM技術移管  
2. Pause Refreshとn+/p-ジャンクションリーク  
3. Disturb Refreshと低歩留まり量産判断  
4. SRAMランダム単ビット不良とC49相転移  
5. Bump on Activeと低コスト化の限界

**Disturb Refresh**、**短チャネル効果**、  
そして「低歩留まりでも量産を選んだ判断」を中心に整理します。

---

## 参考情報 / References

- [0.25µm 64M DRAM (3rd Generation) Process Flow  
  – EduSemi-Plus Archive (GitHub)](
  https://github.com/Samizo-AITL/Edusemi-Plus/blob/main/archive/in1998/DRAM_Process_Flow_Full_en.md
)

