Fitter report for cnn
Fri Feb 17 23:47:48 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |top|cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM
 29. |top|cnn:U2|ram_pixel:U2|ram_input:ram_input_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM
 30. |top|cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM
 31. |top|cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_3bs3:auto_generated|ALTSYNCRAM
 32. |top|cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 17 23:47:48 2023           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; cnn                                             ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,962 / 10,320 ( 77 % )                         ;
;     Total combinational functions  ; 6,825 / 10,320 ( 66 % )                         ;
;     Dedicated logic registers      ; 3,553 / 10,320 ( 34 % )                         ;
; Total registers                    ; 3553                                            ;
; Total pins                         ; 92 / 180 ( 51 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 116,320 / 423,936 ( 27 % )                      ;
; Embedded Multiplier 9-bit elements ; 6 / 46 ( 13 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.3%      ;
;     Processor 3            ;   4.2%      ;
;     Processor 4            ;   3.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                              ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[1]                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[1]                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[1]~_Duplicate_1                                                   ; Q                ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[1]~SCLR_LUT                                     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                               ;                  ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[2]                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[2]                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[2]~_Duplicate_1                                                   ; Q                ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[2]~SCLR_LUT                                     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                               ;                  ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[3]                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[3]                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[3]~_Duplicate_1                                                   ; Q                ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[3]~SCLR_LUT                                     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                               ;                  ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[4]                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[4]                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[4]~_Duplicate_1                                                   ; Q                ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[4]~SCLR_LUT                                     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                               ;                  ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[5]                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[5]                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[5]~_Duplicate_1                                                   ; Q                ;                       ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[5]~SCLR_LUT                                     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                               ;                  ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[8]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]~_Duplicate_1                   ; Q                ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]~_Duplicate_2                   ; Q                ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[9]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_pixel_signal[10]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_pixel_signal[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_pixel_signal[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_pixel_signal[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_pixel_signal[8]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_pixel_signal[9]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ; DATAB            ;                       ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10790 ) ; 0.00 % ( 0 / 10790 )       ; 0.00 % ( 0 / 10790 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10790 ) ; 0.00 % ( 0 / 10790 )       ; 0.00 % ( 0 / 10790 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10778 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Wang Kang Li/Desktop/model/cnn/output_files/cnn.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,962 / 10,320 ( 77 % )    ;
;     -- Combinational with no register       ; 4409                       ;
;     -- Register only                        ; 1137                       ;
;     -- Combinational with a register        ; 2416                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2437                       ;
;     -- 3 input functions                    ; 3228                       ;
;     -- <=2 input functions                  ; 1160                       ;
;     -- Register only                        ; 1137                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4376                       ;
;     -- arithmetic mode                      ; 2449                       ;
;                                             ;                            ;
; Total registers*                            ; 3,553 / 11,172 ( 32 % )    ;
;     -- Dedicated logic registers            ; 3,553 / 10,320 ( 34 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 602 / 645 ( 93 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 92 / 180 ( 51 % )          ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 17 / 46 ( 37 % )           ;
; Total block memory bits                     ; 116,320 / 423,936 ( 27 % ) ;
; Total block memory implementation bits      ; 156,672 / 423,936 ( 37 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 46 ( 13 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 10                         ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 32.8% / 32.9% / 32.7%      ;
; Peak interconnect usage (total/H/V)         ; 47.7% / 48.4% / 46.8%      ;
; Maximum fan-out                             ; 1966                       ;
; Highest non-global fan-out                  ; 1966                       ;
; Total fan-out                               ; 36078                      ;
; Average fan-out                             ; 3.09                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7962 / 10320 ( 77 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 4409                  ; 0                              ;
;     -- Register only                        ; 1137                  ; 0                              ;
;     -- Combinational with a register        ; 2416                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2437                  ; 0                              ;
;     -- 3 input functions                    ; 3228                  ; 0                              ;
;     -- <=2 input functions                  ; 1160                  ; 0                              ;
;     -- Register only                        ; 1137                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4376                  ; 0                              ;
;     -- arithmetic mode                      ; 2449                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3553                  ; 0                              ;
;     -- Dedicated logic registers            ; 3553 / 10320 ( 34 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 602 / 645 ( 93 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 92                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 46 ( 13 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 116320                ; 0                              ;
; Total RAM block bits                        ; 156672                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 17 / 46 ( 36 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 7 / 12 ( 58 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 339                   ; 2                              ;
;     -- Registered Input Connections         ; 302                   ; 0                              ;
;     -- Output Connections                   ; 35                    ; 306                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 36220                 ; 316                            ;
;     -- Registered Connections               ; 12053                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 66                    ; 308                            ;
;     -- hard_block:auto_generated_inst       ; 308                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 2                              ;
;     -- Output Ports                         ; 46                    ; 4                              ;
;     -- Bidir Ports                          ; 33                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; cam_data[0] ; K9    ; 4        ; 18           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[1] ; P8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[2] ; N8    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[3] ; M8    ; 3        ; 13           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[4] ; P6    ; 3        ; 7            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[5] ; N6    ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[6] ; R14   ; 4        ; 30           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_data[7] ; T14   ; 4        ; 30           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_href    ; M9    ; 4        ; 21           ; 0            ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_pclk    ; R13   ; 4        ; 28           ; 0            ; 14           ; 96                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cam_vsync   ; P9    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_clk     ; M2    ; 2        ; 0            ; 11           ; 14           ; 1056                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_rst_n   ; M1    ; 2        ; 0            ; 11           ; 21           ; 1966                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cam_rst_n      ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cam_scl        ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cam_sgm_ctrl   ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_bl         ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_de         ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_hs         ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_pclk       ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rst        ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_vs         ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]  ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[12] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke      ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk      ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; K10   ; 4        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; K11   ; 5        ; 34           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_n     ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[0]       ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[1]       ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[2]       ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[3]       ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[4]       ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[5]       ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[6]       ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_d[7]       ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[0]       ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[1]       ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[2]       ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[3]       ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[4]       ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_w[5]       ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                              ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; cam_sda        ; L10   ; 4        ; 25           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|sda_dir                                                                                   ;
; lcd_rgb[0]     ; T6    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[10]    ; R6    ; 3        ; 11           ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[11]    ; R11   ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[12]    ; T11   ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[13]    ; R10   ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[14]    ; T10   ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[15]    ; R9    ; 4        ; 18           ; 0            ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[1]     ; R5    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[2]     ; T5    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[3]     ; R4    ; 3        ; 5            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[4]     ; T4    ; 3        ; 5            ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[5]     ; T9    ; 4        ; 18           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[6]     ; R8    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[7]     ; T8    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[8]     ; R7    ; 3        ; 11           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; lcd_rgb[9]     ; T7    ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de (inverted)                                         ;
; sdram_data[0]  ; P14   ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[10] ; J16   ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[11] ; J15   ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[12] ; K16   ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[13] ; K15   ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[14] ; L16   ; 5        ; 34           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[15] ; L15   ; 5        ; 34           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[1]  ; M12   ; 5        ; 34           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[2]  ; N14   ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[3]  ; L12   ; 5        ; 34           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[4]  ; L13   ; 5        ; 34           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[5]  ; L14   ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[6]  ; L11   ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[7]  ; K12   ; 5        ; 34           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[8]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
; sdram_data[9]  ; J11   ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; sdram_data[10]          ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; sdram_data[11]          ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; sdram_data[8]           ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; sdram_dqm[1]            ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; sdram_cke               ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; sdram_addr[12]          ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 17 ( 24 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 19 ( 21 % )  ; 2.5V          ; --           ;
; 3        ; 19 / 26 ( 73 % ) ; 2.5V          ; --           ;
; 4        ; 25 / 27 ( 93 % ) ; 2.5V          ; --           ;
; 5        ; 23 / 25 ( 92 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ;
; 7        ; 9 / 26 ( 35 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; sdram_addr[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; sdram_addr[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; sdram_clk                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; sdram_addr[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; seg_d[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; sdram_addr[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; sdram_addr[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; sdram_addr[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; seg_d[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; sdram_addr[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; sdram_addr[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; sdram_addr[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; sdram_addr[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; sdram_addr[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; sdram_ba[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; sdram_addr[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; sdram_addr[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; sdram_cke                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; sdram_ba[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; sdram_dqm[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; sdram_data[8]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; sdram_data[9]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; sdram_cas_n                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; sdram_we_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; sdram_dqm[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; sdram_data[11]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; sdram_data[10]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; cam_data[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; sdram_cs_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; sdram_ras_n                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; sdram_data[7]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; sdram_data[13]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; sdram_data[12]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; lcd_rst                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; cam_rst_n                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; cam_sda                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; sdram_data[6]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; sdram_data[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; sdram_data[4]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; sdram_data[5]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; sdram_data[15]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; sdram_data[14]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; cam_data[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; cam_href                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; seg_d[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; seg_d[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; sdram_data[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; cam_data[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; cam_data[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; cam_scl                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; seg_d[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; seg_d[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; seg_d[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; sdram_data[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; seg_w[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; seg_w[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; lcd_vs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; cam_data[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; cam_data[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; cam_vsync                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; seg_d[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; sdram_data[0]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; seg_w[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; seg_w[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; lcd_bl                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; lcd_pclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; lcd_rgb[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; lcd_rgb[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; lcd_rgb[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; lcd_rgb[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; lcd_rgb[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; lcd_rgb[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; lcd_rgb[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; lcd_rgb[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; cam_sgm_ctrl                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; cam_pclk                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; cam_data[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; seg_w[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; lcd_de                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; lcd_hs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; lcd_rgb[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; lcd_rgb[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; lcd_rgb[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; lcd_rgb[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; lcd_rgb[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; lcd_rgb[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; lcd_rgb[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; lcd_rgb[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; cam_data[7]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; seg_w[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                       ;
+-------------------------------+---------------------------------------------------------------------------------------------------+
; Name                          ; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------+
; SDC pin name                  ; U0|u_pll_clk|altpll_component|auto_generated|pll1                                                 ;
; PLL mode                      ; Normal                                                                                            ;
; Compensate clock              ; clock0                                                                                            ;
; Compensated input/output pins ; --                                                                                                ;
; Switchover type               ; --                                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                                          ;
; Input frequency 1             ; --                                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                         ;
; VCO post scale K counter      ; 2                                                                                                 ;
; VCO frequency control         ; Auto                                                                                              ;
; VCO phase shift step          ; 208 ps                                                                                            ;
; VCO multiply                  ; --                                                                                                ;
; VCO divide                    ; --                                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                                          ;
; Freq max lock                 ; 54.18 MHz                                                                                         ;
; M VCO Tap                     ; 2                                                                                                 ;
; M Initial                     ; 2                                                                                                 ;
; M value                       ; 12                                                                                                ;
; N value                       ; 1                                                                                                 ;
; Charge pump current           ; setting 1                                                                                         ;
; Loop filter resistance        ; setting 27                                                                                        ;
; Loop filter capacitance       ; setting 0                                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                ;
; Bandwidth type                ; Medium                                                                                            ;
; Real time reconfigurable      ; Off                                                                                               ;
; Scan chain MIF file           ; --                                                                                                ;
; Preserve PLL counter order    ; Off                                                                                               ;
; PLL location                  ; PLL_1                                                                                             ;
; Inclk0 signal                 ; sys_clk                                                                                           ;
; Inclk1 signal                 ; --                                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                                     ;
; Inclk1 signal type            ; --                                                                                                ;
+-------------------------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 2       ; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -75 (-2083 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 2       ; 2       ; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; cam_rst_n      ; Incomplete set of assignments ;
; cam_sgm_ctrl   ; Incomplete set of assignments ;
; cam_scl        ; Incomplete set of assignments ;
; sdram_clk      ; Incomplete set of assignments ;
; sdram_cke      ; Incomplete set of assignments ;
; sdram_cs_n     ; Incomplete set of assignments ;
; sdram_ras_n    ; Incomplete set of assignments ;
; sdram_cas_n    ; Incomplete set of assignments ;
; sdram_we_n     ; Incomplete set of assignments ;
; sdram_ba[0]    ; Incomplete set of assignments ;
; sdram_ba[1]    ; Incomplete set of assignments ;
; sdram_dqm[0]   ; Incomplete set of assignments ;
; sdram_dqm[1]   ; Incomplete set of assignments ;
; sdram_addr[0]  ; Incomplete set of assignments ;
; sdram_addr[1]  ; Incomplete set of assignments ;
; sdram_addr[2]  ; Incomplete set of assignments ;
; sdram_addr[3]  ; Incomplete set of assignments ;
; sdram_addr[4]  ; Incomplete set of assignments ;
; sdram_addr[5]  ; Incomplete set of assignments ;
; sdram_addr[6]  ; Incomplete set of assignments ;
; sdram_addr[7]  ; Incomplete set of assignments ;
; sdram_addr[8]  ; Incomplete set of assignments ;
; sdram_addr[9]  ; Incomplete set of assignments ;
; sdram_addr[10] ; Incomplete set of assignments ;
; sdram_addr[11] ; Incomplete set of assignments ;
; sdram_addr[12] ; Incomplete set of assignments ;
; lcd_hs         ; Incomplete set of assignments ;
; lcd_vs         ; Incomplete set of assignments ;
; lcd_de         ; Incomplete set of assignments ;
; lcd_bl         ; Incomplete set of assignments ;
; lcd_rst        ; Incomplete set of assignments ;
; lcd_pclk       ; Incomplete set of assignments ;
; seg_w[0]       ; Incomplete set of assignments ;
; seg_w[1]       ; Incomplete set of assignments ;
; seg_w[2]       ; Incomplete set of assignments ;
; seg_w[3]       ; Incomplete set of assignments ;
; seg_w[4]       ; Incomplete set of assignments ;
; seg_w[5]       ; Incomplete set of assignments ;
; seg_d[0]       ; Incomplete set of assignments ;
; seg_d[1]       ; Incomplete set of assignments ;
; seg_d[2]       ; Incomplete set of assignments ;
; seg_d[3]       ; Incomplete set of assignments ;
; seg_d[4]       ; Incomplete set of assignments ;
; seg_d[5]       ; Incomplete set of assignments ;
; seg_d[6]       ; Incomplete set of assignments ;
; seg_d[7]       ; Incomplete set of assignments ;
; cam_sda        ; Incomplete set of assignments ;
; sdram_data[0]  ; Incomplete set of assignments ;
; sdram_data[1]  ; Incomplete set of assignments ;
; sdram_data[2]  ; Incomplete set of assignments ;
; sdram_data[3]  ; Incomplete set of assignments ;
; sdram_data[4]  ; Incomplete set of assignments ;
; sdram_data[5]  ; Incomplete set of assignments ;
; sdram_data[6]  ; Incomplete set of assignments ;
; sdram_data[7]  ; Incomplete set of assignments ;
; sdram_data[8]  ; Incomplete set of assignments ;
; sdram_data[9]  ; Incomplete set of assignments ;
; sdram_data[10] ; Incomplete set of assignments ;
; sdram_data[11] ; Incomplete set of assignments ;
; sdram_data[12] ; Incomplete set of assignments ;
; sdram_data[13] ; Incomplete set of assignments ;
; sdram_data[14] ; Incomplete set of assignments ;
; sdram_data[15] ; Incomplete set of assignments ;
; lcd_rgb[0]     ; Incomplete set of assignments ;
; lcd_rgb[1]     ; Incomplete set of assignments ;
; lcd_rgb[2]     ; Incomplete set of assignments ;
; lcd_rgb[3]     ; Incomplete set of assignments ;
; lcd_rgb[4]     ; Incomplete set of assignments ;
; lcd_rgb[5]     ; Incomplete set of assignments ;
; lcd_rgb[6]     ; Incomplete set of assignments ;
; lcd_rgb[7]     ; Incomplete set of assignments ;
; lcd_rgb[8]     ; Incomplete set of assignments ;
; lcd_rgb[9]     ; Incomplete set of assignments ;
; lcd_rgb[10]    ; Incomplete set of assignments ;
; lcd_rgb[11]    ; Incomplete set of assignments ;
; lcd_rgb[12]    ; Incomplete set of assignments ;
; lcd_rgb[13]    ; Incomplete set of assignments ;
; lcd_rgb[14]    ; Incomplete set of assignments ;
; lcd_rgb[15]    ; Incomplete set of assignments ;
; sys_rst_n      ; Incomplete set of assignments ;
; sys_clk        ; Incomplete set of assignments ;
; cam_pclk       ; Incomplete set of assignments ;
; cam_data[0]    ; Incomplete set of assignments ;
; cam_href       ; Incomplete set of assignments ;
; cam_data[1]    ; Incomplete set of assignments ;
; cam_data[2]    ; Incomplete set of assignments ;
; cam_data[3]    ; Incomplete set of assignments ;
; cam_data[4]    ; Incomplete set of assignments ;
; cam_data[5]    ; Incomplete set of assignments ;
; cam_data[6]    ; Incomplete set of assignments ;
; cam_data[7]    ; Incomplete set of assignments ;
; cam_vsync      ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                   ; Entity Name           ; Library Name ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |top                                                       ; 7962 (1)    ; 3553 (0)                  ; 0 (0)         ; 116320      ; 17   ; 6            ; 4       ; 1         ; 92   ; 0            ; 4409 (1)     ; 1137 (0)          ; 2416 (0)         ; |top                                                                                                                                                                                                  ; top                   ; work         ;
;    |cnn:U2|                                                ; 6641 (0)    ; 2953 (0)                  ; 0 (0)         ; 83552       ; 13   ; 4            ; 4       ; 0         ; 0    ; 0            ; 3682 (0)     ; 1014 (0)          ; 1945 (0)         ; |top|cnn:U2                                                                                                                                                                                           ; cnn                   ; work         ;
;       |ram_pixel:U2|                                       ; 102 (0)     ; 3 (0)                     ; 0 (0)         ; 75360       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 22 (0)           ; |top|cnn:U2|ram_pixel:U2                                                                                                                                                                              ; ram_pixel             ; work         ;
;          |data_enable:U|                                   ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 19 (19)          ; |top|cnn:U2|ram_pixel:U2|data_enable:U                                                                                                                                                                ; data_enable           ; work         ;
;          |ram_input:ram_input_inst|                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input:ram_input_inst                                                                                                                                                     ; ram_input             ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input:ram_input_inst|altsyncram:altsyncram_component                                                                                                                     ; altsyncram            ; work         ;
;                |altsyncram_njr3:auto_generated|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_input:ram_input_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated                                                                                      ; altsyncram_njr3       ; work         ;
;          |ram_input_b:ram_input_b_inst|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst                                                                                                                                                 ; ram_input_b           ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst|altsyncram:altsyncram_component                                                                                                                 ; altsyncram            ; work         ;
;                |altsyncram_njr3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated                                                                                  ; altsyncram_njr3       ; work         ;
;          |ram_input_c:ram_input_c_inst|                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst                                                                                                                                                 ; ram_input_c           ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component                                                                                                                 ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                                  ; altsyncram_hap3       ; work         ;
;          |ram_input_d:ram_input_d_inst|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_d:ram_input_d_inst                                                                                                                                                 ; ram_input_d           ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_d:ram_input_d_inst|altsyncram:altsyncram_component                                                                                                                 ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_input_d:ram_input_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                                  ; altsyncram_hap3       ; work         ;
;          |ram_output1:ram_output1_inst|                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1:ram_output1_inst                                                                                                                                                 ; ram_output1           ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1:ram_output1_inst|altsyncram:altsyncram_component                                                                                                                 ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_output1:ram_output1_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                                  ; altsyncram_hap3       ; work         ;
;          |ram_output1_b:ram_output1_b_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_b:ram_output1_b_inst                                                                                                                                             ; ram_output1_b         ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_b:ram_output1_b_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_b:ram_output1_b_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;          |ram_output1_c:ram_output1_c_inst|                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_c:ram_output1_c_inst                                                                                                                                             ; ram_output1_c         ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_c:ram_output1_c_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_c:ram_output1_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;          |ram_output1_d:ram_output1_d_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_d:ram_output1_d_inst                                                                                                                                             ; ram_output1_d         ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_d:ram_output1_d_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output1_d:ram_output1_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;          |ram_output2:ram_output2_inst|                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst                                                                                                                                                 ; ram_output2           ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst|altsyncram:altsyncram_component                                                                                                                 ; altsyncram            ; work         ;
;                |altsyncram_njr3:auto_generated|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated                                                                                  ; altsyncram_njr3       ; work         ;
;          |ram_output2_b:ram_output2_b_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_b:ram_output2_b_inst                                                                                                                                             ; ram_output2_b         ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_b:ram_output2_b_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_b:ram_output2_b_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;          |ram_output2_c:ram_output2_c_inst|                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_c:ram_output2_c_inst                                                                                                                                             ; ram_output2_c         ; work         ;
;             |altsyncram:altsyncram_component|              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_c:ram_output2_c_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_c:ram_output2_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;          |ram_output2_d:ram_output2_d_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_d:ram_output2_d_inst                                                                                                                                             ; ram_output2_d         ; work         ;
;             |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_d:ram_output2_d_inst|altsyncram:altsyncram_component                                                                                                             ; altsyncram            ; work         ;
;                |altsyncram_hap3:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|ram_pixel:U2|ram_output2_d:ram_output2_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated                                                                              ; altsyncram_hap3       ; work         ;
;       |rd_data:U0|                                         ; 6466 (38)   ; 2905 (0)                  ; 0 (0)         ; 8192        ; 1    ; 4            ; 4       ; 0         ; 0    ; 0            ; 3549 (38)    ; 1009 (0)          ; 1908 (6)         ; |top|cnn:U2|rd_data:U0                                                                                                                                                                                ; rd_data               ; work         ;
;          |conv_maxpool:U3|                                 ; 4278 (4)    ; 2370 (4)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1837 (0)     ; 918 (3)           ; 1523 (1)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3                                                                                                                                                                ; conv_maxpool          ; work         ;
;             |Parallel_Conv:U1|                             ; 1709 (64)   ; 67 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1178 (45)    ; 4 (3)             ; 527 (16)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1                                                                                                                                               ; Parallel_Conv         ; work         ;
;                |conv:c1|                                   ; 411 (96)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (82)     ; 0 (0)             ; 119 (14)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1                                                                                                                                       ; conv                  ; work         ;
;                   |lpm_mult:Mult0|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult1|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult2|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult3|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 13 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 13 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult4|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult5|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult6|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult7|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult8|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 8 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 8 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c1|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                |conv:c2|                                   ; 412 (97)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (85)     ; 1 (1)             ; 117 (11)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2                                                                                                                                       ; conv                  ; work         ;
;                   |lpm_mult:Mult0|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult1|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult2|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult3|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult4|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult5|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult6|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult7|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult8|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 10 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c2|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                |conv:c3|                                   ; 411 (96)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (83)     ; 0 (0)             ; 130 (13)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3                                                                                                                                       ; conv                  ; work         ;
;                   |lpm_mult:Mult0|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult1|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 12 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult2|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult3|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 16 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult4|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult5|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult6|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult7|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 15 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 15 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult8|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 8 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 8 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c3|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                |conv:c4|                                   ; 411 (96)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (77)     ; 0 (0)             ; 145 (19)         ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4                                                                                                                                       ; conv                  ; work         ;
;                   |lpm_mult:Mult0|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 6 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult0|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult1|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult1|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult2|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult2|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult3|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 15 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 15 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult3|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult4|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 17 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 17 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult4|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult5|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 13 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 13 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult5|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult6|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 11 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult6|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult7|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult7|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;                   |lpm_mult:Mult8|                         ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8                                                                                                                        ; lpm_mult              ; work         ;
;                      |multcore:mult_core|                  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core                                                                                                     ; multcore              ; work         ;
;                         |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                     ; mpar_add              ; work         ;
;                            |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; lpm_add_sub           ; work         ;
;                               |add_sub_u5h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u5h:auto_generated                                     ; add_sub_u5h           ; work         ;
;                            |lpm_add_sub:booth_adder_right| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                       ; lpm_add_sub           ; work         ;
;                               |add_sub_5of:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|add_sub_5of:auto_generated                            ; add_sub_5of           ; work         ;
;                         |mul_lfrg:$00031|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00031                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00033|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00033                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00035|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00035                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:$00037|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:$00037                                                                                     ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_first_mod|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                         ; mul_lfrg              ; work         ;
;                         |mul_lfrg:mul_lfrg_last_mod|       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|conv:c4|lpm_mult:Mult8|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                          ; mul_lfrg              ; work         ;
;             |ftoe:U3|                                      ; 2158 (2158) ; 1651 (1651)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (506)    ; 787 (787)         ; 865 (865)        ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3                                                                                                                                                        ; ftoe                  ; work         ;
;             |pool2d:U2|                                    ; 182 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 3 (0)             ; 99 (0)           ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2                                                                                                                                                      ; pool2d                ; work         ;
;                |maxpool_one:u0|                            ; 95 (95)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 3 (3)             ; 51 (51)          ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u0                                                                                                                                       ; maxpool_one           ; work         ;
;                |maxpool_one:u1|                            ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u1                                                                                                                                       ; maxpool_one           ; work         ;
;                |maxpool_one:u2|                            ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 16 (16)          ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u2                                                                                                                                       ; maxpool_one           ; work         ;
;                |maxpool_one:u3|                            ; 26 (26)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 16 (16)          ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u3                                                                                                                                       ; maxpool_one           ; work         ;
;             |read_data_sipo:U0|                            ; 556 (556)   ; 547 (547)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 121 (121)         ; 426 (426)        ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0                                                                                                                                              ; read_data_sipo        ; work         ;
;             |result_select:U5|                             ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 4 (4)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|result_select:U5                                                                                                                                               ; result_select         ; work         ;
;             |sig_select:U4|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|conv_maxpool:U3|sig_select:U4                                                                                                                                                  ; sig_select            ; work         ;
;          |full_connect:U5|                                 ; 1478 (245)  ; 253 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1201 (241)   ; 47 (0)            ; 230 (14)         ; |top|cnn:U2|rd_data:U0|full_connect:U5                                                                                                                                                                ; full_connect          ; work         ;
;             |full_sipo:c1|                                 ; 208 (208)   ; 133 (133)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 47 (47)           ; 96 (96)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1                                                                                                                                                   ; full_sipo             ; work         ;
;             |multi:u0|                                     ; 71 (71)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u0                                                                                                                                                       ; multi                 ; work         ;
;             |multi:u1|                                     ; 90 (90)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u1                                                                                                                                                       ; multi                 ; work         ;
;             |multi:u2|                                     ; 121 (113)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (98)     ; 0 (0)             ; 15 (15)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u2                                                                                                                                                       ; multi                 ; work         ;
;                |lpm_mult:Mult10|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u2|lpm_mult:Mult10                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u2|lpm_mult:Mult10|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u2|lpm_mult:Mult10|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u2|lpm_mult:Mult10|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;             |multi:u3|                                     ; 121 (113)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (101)    ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u3                                                                                                                                                       ; multi                 ; work         ;
;                |lpm_mult:Mult11|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u3|lpm_mult:Mult11                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u3|lpm_mult:Mult11|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u3|lpm_mult:Mult11|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u3|lpm_mult:Mult11|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;             |multi:u4|                                     ; 59 (59)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u4                                                                                                                                                       ; multi                 ; work         ;
;             |multi:u5|                                     ; 81 (81)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u5                                                                                                                                                       ; multi                 ; work         ;
;             |multi:u6|                                     ; 63 (55)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (43)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u6                                                                                                                                                       ; multi                 ; work         ;
;                |lpm_mult:Mult15|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u6|lpm_mult:Mult15                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u6|lpm_mult:Mult15|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u6|lpm_mult:Mult15|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u6|lpm_mult:Mult15|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;             |multi:u7|                                     ; 59 (59)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u7                                                                                                                                                       ; multi                 ; work         ;
;             |multi:u8|                                     ; 148 (140)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (112)    ; 0 (0)             ; 28 (28)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u8                                                                                                                                                       ; multi                 ; work         ;
;                |lpm_mult:Mult2|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u8|lpm_mult:Mult2                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u8|lpm_mult:Mult2|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u8|lpm_mult:Mult2|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u8|lpm_mult:Mult2|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;             |multi:u9|                                     ; 234 (146)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (126)    ; 0 (0)             ; 25 (20)          ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9                                                                                                                                                       ; multi                 ; work         ;
;                |lpm_mult:Mult0|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult0                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult0|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult12|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult12                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult12|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult12|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult12|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult13|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult13                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult13|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult13|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult13|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult14|                           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult14                                                                                                                                       ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult14|multcore:mult_core                                                                                                                    ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult14|multcore:mult_core|lpm_add_sub:adder                                                                                                  ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult14|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                       ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult1|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult1                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult1|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult1|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult1|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult3|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult3                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult3|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult4|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult4                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult4|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult4|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult4|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult5|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult5                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult5|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult5|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult5|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult6|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult6                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult6|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult6|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult6|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult7|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult7                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult7|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult7|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult7|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;                |lpm_mult:Mult9|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult9                                                                                                                                        ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult9|multcore:mult_core                                                                                                                     ; multcore              ; work         ;
;                      |lpm_add_sub:adder|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult9|multcore:mult_core|lpm_add_sub:adder                                                                                                   ; lpm_add_sub           ; work         ;
;                         |add_sub_88h:auto_generated|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|full_connect:U5|multi:u9|lpm_mult:Mult9|multcore:mult_core|lpm_add_sub:adder|add_sub_88h:auto_generated                                                                        ; add_sub_88h           ; work         ;
;          |gray_in:U2|                                      ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |top|cnn:U2|rd_data:U0|gray_in:U2                                                                                                                                                                     ; gray_in               ; work         ;
;          |rd_control:U1|                                   ; 327 (9)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 233 (6)      ; 7 (0)             ; 87 (4)           ; |top|cnn:U2|rd_data:U0|rd_control:U1                                                                                                                                                                  ; rd_control            ; work         ;
;             |conv_ctrl:U1|                                 ; 78 (78)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 15 (15)          ; |top|cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1                                                                                                                                                     ; conv_ctrl             ; work         ;
;                |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|lpm_mult:Mult0                                                                                                                                      ; lpm_mult              ; work         ;
;                   |mult_v2t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|lpm_mult:Mult0|mult_v2t:auto_generated                                                                                                              ; mult_v2t              ; work         ;
;             |conv_position:U0|                             ; 34 (34)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 21 (21)          ; |top|cnn:U2|rd_data:U0|rd_control:U1|conv_position:U0                                                                                                                                                 ; conv_position         ; work         ;
;             |gobal_maxpool_ctrl:U4|                        ; 38 (38)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 14 (14)          ; |top|cnn:U2|rd_data:U0|rd_control:U1|gobal_maxpool_ctrl:U4                                                                                                                                            ; gobal_maxpool_ctrl    ; work         ;
;             |maxpool_ctrl:U3|                              ; 149 (149)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 3       ; 0         ; 0    ; 0            ; 113 (113)    ; 4 (4)             ; 32 (32)          ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3                                                                                                                                                  ; maxpool_ctrl          ; work         ;
;                |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0                                                                                                                                   ; lpm_mult              ; work         ;
;                   |mult_v2t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated                                                                                                           ; mult_v2t              ; work         ;
;                |lpm_mult:Mult1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult1                                                                                                                                   ; lpm_mult              ; work         ;
;                   |mult_v2t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult1|mult_v2t:auto_generated                                                                                                           ; mult_v2t              ; work         ;
;                |lpm_mult:Mult2|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult2                                                                                                                                   ; lpm_mult              ; work         ;
;                   |mult_v2t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult2|mult_v2t:auto_generated                                                                                                           ; mult_v2t              ; work         ;
;             |rd_addr_enable:U5|                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|rd_addr_enable:U5                                                                                                                                                ; rd_addr_enable        ; work         ;
;             |read_enable:U2|                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |top|cnn:U2|rd_data:U0|rd_control:U1|read_enable:U2                                                                                                                                                   ; read_enable           ; work         ;
;          |rom_weight:U0|                                   ; 163 (0)     ; 88 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 7 (0)             ; 82 (0)           ; |top|cnn:U2|rd_data:U0|rom_weight:U0                                                                                                                                                                  ; rom_weight            ; work         ;
;             |rom_read:rom_read_inst|                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst                                                                                                                                           ; rom_read              ; work         ;
;                |altsyncram:altsyncram_component|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component                                                                                                           ; altsyncram            ; work         ;
;                   |altsyncram_3bs3:auto_generated|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_3bs3:auto_generated                                                                            ; altsyncram_3bs3       ; work         ;
;             |w_buffer:U1|                                  ; 126 (126)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 7 (7)             ; 72 (72)          ; |top|cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1                                                                                                                                                      ; w_buffer              ; work         ;
;             |weight_addr_ctrl:U0|                          ; 36 (36)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 9 (9)            ; |top|cnn:U2|rd_data:U0|rom_weight:U0|weight_addr_ctrl:U0                                                                                                                                              ; weight_addr_ctrl      ; work         ;
;          |wr_control:U4|                                   ; 253 (253)   ; 100 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 30 (30)           ; 71 (71)          ; |top|cnn:U2|rd_data:U0|wr_control:U4                                                                                                                                                                  ; wr_control            ; work         ;
;       |top_control:U1|                                     ; 103 (103)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 5 (5)             ; 45 (45)          ; |top|cnn:U2|top_control:U1                                                                                                                                                                            ; top_control           ; work         ;
;    |ov7725_rgb565_lcd:U0|                                  ; 1175 (1)    ; 528 (0)                   ; 0 (0)         ; 32768       ; 4    ; 2            ; 0       ; 1         ; 0    ; 0            ; 646 (1)      ; 122 (0)           ; 407 (0)          ; |top|ov7725_rgb565_lcd:U0                                                                                                                                                                             ; ov7725_rgb565_lcd     ; work         ;
;       |cmos_data_top:u_cmos_data_top|                      ; 73 (7)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 17 (3)       ; 6 (0)             ; 50 (13)          ; |top|ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top                                                                                                                                               ; cmos_data_top         ; work         ;
;          |cmos_capture_data:u_cmos_capture_data|           ; 41 (41)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 31 (31)          ; |top|ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data                                                                                                         ; cmos_capture_data     ; work         ;
;          |cmos_tailor:u_cmos_tailor|                       ; 27 (27)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 17 (17)          ; |top|ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor                                                                                                                     ; cmos_tailor           ; work         ;
;             |lpm_mult:Mult0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0                                                                                                      ; lpm_mult              ; work         ;
;                |mult_sct:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated                                                                              ; mult_sct              ; work         ;
;       |i2c_dri:u_i2c_dri|                                  ; 117 (117)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 7 (7)             ; 37 (37)          ; |top|ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri                                                                                                                                                           ; i2c_dri               ; work         ;
;       |i2c_ov7725_rgb565_cfg:u_i2c_cfg|                    ; 142 (142)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 35 (35)          ; |top|ov7725_rgb565_lcd:U0|i2c_ov7725_rgb565_cfg:u_i2c_cfg                                                                                                                                             ; i2c_ov7725_rgb565_cfg ; work         ;
;       |lcd_rgb_top:u_lcd_rgb_top|                          ; 244 (1)     ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (1)      ; 16 (0)            ; 52 (0)           ; |top|ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top                                                                                                                                                   ; lcd_rgb_top           ; work         ;
;          |clk_div:u_clk_div|                               ; 19 (19)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; |top|ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|clk_div:u_clk_div                                                                                                                                 ; clk_div               ; work         ;
;          |lcd_display:u_lcd_display|                       ; 65 (65)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_display:u_lcd_display                                                                                                                         ; lcd_display           ; work         ;
;          |lcd_driver:u_lcd_driver|                         ; 147 (147)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 15 (15)           ; 37 (37)          ; |top|ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver                                                                                                                           ; lcd_driver            ; work         ;
;          |rd_id:u_rd_id|                                   ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |top|ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id                                                                                                                                     ; rd_id                 ; work         ;
;       |pll_clk:u_pll_clk|                                  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk                                                                                                                                                           ; pll_clk               ; work         ;
;          |altpll:altpll_component|                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component                                                                                                                                   ; altpll                ; work         ;
;             |pll_clk_altpll:auto_generated|                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated                                                                                                     ; pll_clk_altpll        ; work         ;
;       |sdram_top:u_sdram_top|                              ; 613 (0)     ; 338 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 93 (0)            ; 248 (0)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top                                                                                                                                                       ; sdram_top             ; work         ;
;          |sdram_controller:u_sdram_controller|             ; 205 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 32 (0)            ; 74 (0)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller                                                                                                                   ; sdram_controller      ; work         ;
;             |sdram_cmd:u_sdram_cmd|                        ; 68 (68)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 22 (22)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_cmd:u_sdram_cmd                                                                                             ; sdram_cmd             ; work         ;
;             |sdram_ctrl:u_sdram_ctrl|                      ; 102 (102)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 51 (51)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_ctrl:u_sdram_ctrl                                                                                           ; sdram_ctrl            ; work         ;
;             |sdram_datas:u_sdram_datas|                    ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas                                                                                         ; sdram_datas           ; work         ;
;          |sdram_fifo_ctrl:u_sdram_fifo_ctrl|               ; 410 (119)   ; 236 (40)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (79)     ; 61 (1)            ; 176 (39)         ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl                                                                                                                     ; sdram_fifo_ctrl       ; work         ;
;             |rdfifo:u_rdfifo|                              ; 144 (0)     ; 98 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 27 (0)            ; 71 (0)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo                                                                                                     ; rdfifo                ; work         ;
;                |dcfifo:dcfifo_component|                   ; 144 (0)     ; 98 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 27 (0)            ; 71 (0)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component                                                                             ; dcfifo                ; work         ;
;                   |dcfifo_5mj1:auto_generated|             ; 144 (55)    ; 98 (37)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (10)      ; 27 (15)           ; 71 (9)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated                                                  ; dcfifo_5mj1           ; work         ;
;                      |a_gray2bin_7ib:wrptr_g_gray2bin|     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                  ; a_gray2bin_7ib        ; work         ;
;                      |a_gray2bin_7ib:ws_dgrp_gray2bin|     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                  ; a_gray2bin_7ib        ; work         ;
;                      |a_graycounter_2lc:wrptr_g1p|         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|a_graycounter_2lc:wrptr_g1p                      ; a_graycounter_2lc     ; work         ;
;                      |a_graycounter_677:rdptr_g1p|         ; 35 (35)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 12 (12)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|a_graycounter_677:rdptr_g1p                      ; a_graycounter_677     ; work         ;
;                      |alt_synch_pipe_0e8:ws_dgrp|          ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 6 (0)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                       ; alt_synch_pipe_0e8    ; work         ;
;                         |dffpipe_re9:dffpipe4|             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 6 (6)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_re9:dffpipe4  ; dffpipe_re9           ; work         ;
;                      |altsyncram_8271:fifo_ram|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|altsyncram_8271:fifo_ram                         ; altsyncram_8271       ; work         ;
;                      |cmpr_c66:rdempty_eq_comp_lsb|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|cmpr_c66:rdempty_eq_comp_lsb                     ; cmpr_c66              ; work         ;
;                      |cmpr_c66:wrfull_eq_comp1_lsb|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|cmpr_c66:wrfull_eq_comp1_lsb                     ; cmpr_c66              ; work         ;
;                      |dffpipe_pe9:ws_brp|                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|dffpipe_pe9:ws_brp                               ; dffpipe_pe9           ; work         ;
;                      |dffpipe_pe9:ws_bwp|                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|dffpipe_pe9:ws_bwp                               ; dffpipe_pe9           ; work         ;
;                      |mux_j28:rdemp_eq_comp_lsb_mux|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                    ; mux_j28               ; work         ;
;                      |mux_j28:rdemp_eq_comp_msb_mux|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                    ; mux_j28               ; work         ;
;                      |mux_j28:wrfull_eq_comp_lsb_mux|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                   ; mux_j28               ; work         ;
;                      |mux_j28:wrfull_eq_comp_msb_mux|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                   ; mux_j28               ; work         ;
;             |wrfifo:u_wrfifo|                              ; 147 (0)     ; 98 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 33 (0)            ; 66 (0)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo                                                                                                     ; wrfifo                ; work         ;
;                |dcfifo:dcfifo_component|                   ; 147 (0)     ; 98 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 33 (0)            ; 66 (0)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component                                                                             ; dcfifo                ; work         ;
;                   |dcfifo_ilj1:auto_generated|             ; 147 (51)    ; 98 (37)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (11)      ; 33 (22)           ; 66 (6)           ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated                                                  ; dcfifo_ilj1           ; work         ;
;                      |a_gray2bin_7ib:rdptr_g_gray2bin|     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                  ; a_gray2bin_7ib        ; work         ;
;                      |a_gray2bin_7ib:rs_dgwp_gray2bin|     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                  ; a_gray2bin_7ib        ; work         ;
;                      |a_graycounter_2lc:wrptr_g1p|         ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 15 (15)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p                      ; a_graycounter_2lc     ; work         ;
;                      |a_graycounter_677:rdptr_g1p|         ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 16 (16)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_677:rdptr_g1p                      ; a_graycounter_677     ; work         ;
;                      |alt_synch_pipe_vd8:rs_dgwp|          ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 2 (0)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                       ; alt_synch_pipe_vd8    ; work         ;
;                         |dffpipe_qe9:dffpipe11|            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 2 (2)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_qe9:dffpipe11 ; dffpipe_qe9           ; work         ;
;                      |altsyncram_8271:fifo_ram|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|altsyncram_8271:fifo_ram                         ; altsyncram_8271       ; work         ;
;                      |cmpr_c66:wrfull_eq_comp_lsb|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|cmpr_c66:wrfull_eq_comp_lsb                      ; cmpr_c66              ; work         ;
;                      |dffpipe_pe9:rs_brp|                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|dffpipe_pe9:rs_brp                               ; dffpipe_pe9           ; work         ;
;                      |dffpipe_pe9:rs_bwp|                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|dffpipe_pe9:rs_bwp                               ; dffpipe_pe9           ; work         ;
;                      |mux_j28:rdemp_eq_comp_lsb_mux|       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                    ; mux_j28               ; work         ;
;                      |mux_j28:rdemp_eq_comp_msb_mux|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                    ; mux_j28               ; work         ;
;                      |mux_j28:wrfull_eq_comp_lsb_mux|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                   ; mux_j28               ; work         ;
;                      |mux_j28:wrfull_eq_comp_msb_mux|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                   ; mux_j28               ; work         ;
;    |seg:U3|                                                ; 59 (59)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 38 (38)          ; |top|seg:U3                                                                                                                                                                                           ; seg                   ; work         ;
;    |to_gray:U1|                                            ; 93 (93)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 33 (33)          ; |top|to_gray:U1                                                                                                                                                                                       ; to_gray               ; work         ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; cam_rst_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cam_sgm_ctrl   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cam_scl        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_hs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_vs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_de         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_bl         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rst        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_pclk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_w[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_d[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cam_sda        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sdram_data[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[9]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_data[13] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[14] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_data[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; lcd_rgb[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[4]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lcd_rgb[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[10]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; lcd_rgb[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[15]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sys_rst_n      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cam_pclk       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; cam_data[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cam_href       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cam_data[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_data[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cam_data[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_data[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_data[5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_data[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_data[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cam_vsync      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; cam_sda                                                                                                                                                                                            ;                   ;         ;
; sdram_data[0]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[0]~feeder                                                             ; 0                 ; 6       ;
; sdram_data[1]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[1]                                                                    ; 0                 ; 6       ;
; sdram_data[2]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[2]~feeder                                                             ; 1                 ; 6       ;
; sdram_data[3]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[3]                                                                    ; 0                 ; 6       ;
; sdram_data[4]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[4]~feeder                                                             ; 0                 ; 6       ;
; sdram_data[5]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[5]                                                                    ; 0                 ; 6       ;
; sdram_data[6]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[6]~feeder                                                             ; 0                 ; 6       ;
; sdram_data[7]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[7]~feeder                                                             ; 1                 ; 6       ;
; sdram_data[8]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[8]~feeder                                                             ; 0                 ; 6       ;
; sdram_data[9]                                                                                                                                                                                      ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[9]~feeder                                                             ; 1                 ; 6       ;
; sdram_data[10]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[10]                                                                   ; 0                 ; 6       ;
; sdram_data[11]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[11]                                                                   ; 1                 ; 6       ;
; sdram_data[12]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[12]~feeder                                                            ; 0                 ; 6       ;
; sdram_data[13]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[13]~feeder                                                            ; 1                 ; 6       ;
; sdram_data[14]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[14]~feeder                                                            ; 1                 ; 6       ;
; sdram_data[15]                                                                                                                                                                                     ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_dout_r[15]                                                                   ; 1                 ; 6       ;
; lcd_rgb[0]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[1]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[2]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[3]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[4]                                                                                                                                                                                         ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux2~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux1~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux0~1                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux6~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux4~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux7~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux5~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux5~1                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux8~0                                                                                                                         ; 0                 ; 6       ;
; lcd_rgb[5]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[6]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[7]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[8]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[9]                                                                                                                                                                                         ;                   ;         ;
; lcd_rgb[10]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux0~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux2~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux1~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux0~1                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux6~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux4~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux7~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux5~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux8~0                                                                                                                         ; 0                 ; 6       ;
; lcd_rgb[11]                                                                                                                                                                                        ;                   ;         ;
; lcd_rgb[12]                                                                                                                                                                                        ;                   ;         ;
; lcd_rgb[13]                                                                                                                                                                                        ;                   ;         ;
; lcd_rgb[14]                                                                                                                                                                                        ;                   ;         ;
; lcd_rgb[15]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux0~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux2~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux1~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux0~1                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux6~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux4~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux7~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux5~0                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux5~1                                                                                                                         ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|Mux8~0                                                                                                                         ; 0                 ; 6       ;
; sys_rst_n                                                                                                                                                                                          ;                   ;         ;
; sys_clk                                                                                                                                                                                            ;                   ;         ;
; cam_pclk                                                                                                                                                                                           ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[1]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[2]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[3]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[4]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[6]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[7]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[8]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[9]                                                                                             ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[12]                                                                                            ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[13]                                                                                            ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lcd_id_a_signal[14]                                                                                            ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|byte_flag_d0                                                                                       ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|frame_val_flag                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrfull_eq_comp_msb_mux_reg                  ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|altsyncram_8271:fifo_ram|ram_block9a0       ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|altsyncram_8271:fifo_ram|ram_block9a9       ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[0]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[0]                                  ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[1]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[2]                                  ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[3]                                  ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[4]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[5]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[6]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[7]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[8]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[10]                                 ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|wrptr_g[9]                                  ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[1]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[2]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[3]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[4]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[5]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[6]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[7]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[8]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[9]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[10]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[11]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[12]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[13]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[14]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[15]                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[10]                         ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[9]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[8]                          ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[7]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[6]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[5]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[4]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[3]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[2]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[1]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|delayed_wrptr_g[0]                          ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_disp_a[5]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_disp_a[6]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_disp_a[7]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_disp_a[8]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|h_disp_a[10]                                                                                                   ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_disp_a[3]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_disp_a[4]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_disp_a[6]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_disp_a[8]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|v_disp_a[9]                                                                                                    ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_vsync_d0                                                                                       ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_ps_cnt[3]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_vsync_d1                                                                                       ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_ps_cnt[2]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_ps_cnt[1]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_ps_cnt[0]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|byte_flag                                                                                          ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a4      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a5      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a2      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a3      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a1      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a0      ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a8      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a10     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a6      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a9      ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter6a7      ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[0]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[1]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[2]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[3]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[4]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[5]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[6]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0[7]                                                                                     ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity7         ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity8a[2] ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity8a[1] ; 0                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity8a[0] ; 1                 ; 0       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1                                                               ; 0                 ; 0       ;
; cam_data[0]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[0]                                                                                     ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~0                                                                                      ; 1                 ; 6       ;
; cam_href                                                                                                                                                                                           ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[0]~0                                                                                   ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|byte_flag~0                                                                                        ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~0                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~1                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~2                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~3                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~4                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~5                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~6                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~7                                                                                      ; 1                 ; 6       ;
; cam_data[1]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[1]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~1                                                                                      ; 0                 ; 6       ;
; cam_data[2]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~2                                                                                      ; 1                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[2]~feeder                                                                              ; 1                 ; 6       ;
; cam_data[3]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[3]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~3                                                                                      ; 0                 ; 6       ;
; cam_data[4]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[4]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~4                                                                                      ; 0                 ; 6       ;
; cam_data[5]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[5]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~5                                                                                      ; 0                 ; 6       ;
; cam_data[6]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[6]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~6                                                                                      ; 0                 ; 6       ;
; cam_data[7]                                                                                                                                                                                        ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[7]                                                                                     ; 0                 ; 6       ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_data_d0~7                                                                                      ; 0                 ; 6       ;
; cam_vsync                                                                                                                                                                                          ;                   ;         ;
;      - ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cam_vsync_d0                                                                                       ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                          ; Location           ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; cam_pclk                                                                                                                                                      ; PIN_R13            ; 96      ; Clock                       ; no     ; --                   ; --               ; --                        ;
; cnn:U2|ram_pixel:U2|data_enable:U|Mux32~0                                                                                                                     ; LCCOMB_X13_Y13_N28 ; 47      ; Latch enable                ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ram_block1a0~0                                ; LCCOMB_X7_Y22_N30  ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|ram_pixel:U2|ram_output1_c:ram_output1_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ram_block1a0~0                            ; LCCOMB_X26_Y15_N26 ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|ram_pixel:U2|ram_output2_c:ram_output2_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ram_block1a0~0                            ; LCCOMB_X13_Y19_N10 ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok1                                                                                                        ; FF_X13_Y12_N1      ; 15      ; Clock                       ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2                                                                                                        ; FF_X9_Y18_N29      ; 1608    ; Clock                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~253                                                                                                        ; LCCOMB_X11_Y6_N12  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~255                                                                                                        ; LCCOMB_X10_Y6_N22  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~257                                                                                                        ; LCCOMB_X7_Y4_N6    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~259                                                                                                        ; LCCOMB_X7_Y4_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~261                                                                                                        ; LCCOMB_X10_Y4_N4   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~262                                                                                                        ; LCCOMB_X8_Y4_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~263                                                                                                        ; LCCOMB_X9_Y4_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~264                                                                                                        ; LCCOMB_X9_Y4_N10   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~266                                                                                                        ; LCCOMB_X12_Y4_N28  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~267                                                                                                        ; LCCOMB_X11_Y4_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~268                                                                                                        ; LCCOMB_X11_Y5_N30  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~269                                                                                                        ; LCCOMB_X11_Y5_N12  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~271                                                                                                        ; LCCOMB_X17_Y6_N24  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~272                                                                                                        ; LCCOMB_X16_Y6_N2   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~273                                                                                                        ; LCCOMB_X17_Y6_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~274                                                                                                        ; LCCOMB_X14_Y6_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~291                                                                                                        ; LCCOMB_X5_Y5_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~292                                                                                                        ; LCCOMB_X3_Y2_N0    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~293                                                                                                        ; LCCOMB_X2_Y5_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~294                                                                                                        ; LCCOMB_X2_Y5_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~295                                                                                                        ; LCCOMB_X3_Y8_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~296                                                                                                        ; LCCOMB_X7_Y5_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~297                                                                                                        ; LCCOMB_X7_Y5_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~298                                                                                                        ; LCCOMB_X4_Y5_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~299                                                                                                        ; LCCOMB_X8_Y5_N16   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~300                                                                                                        ; LCCOMB_X6_Y2_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~301                                                                                                        ; LCCOMB_X4_Y5_N10   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~302                                                                                                        ; LCCOMB_X3_Y5_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~303                                                                                                        ; LCCOMB_X6_Y2_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~304                                                                                                        ; LCCOMB_X8_Y5_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~305                                                                                                        ; LCCOMB_X4_Y4_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~306                                                                                                        ; LCCOMB_X4_Y4_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~308                                                                                                        ; LCCOMB_X8_Y6_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~309                                                                                                        ; LCCOMB_X7_Y3_N16   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~310                                                                                                        ; LCCOMB_X7_Y3_N6    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~311                                                                                                        ; LCCOMB_X6_Y3_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~312                                                                                                        ; LCCOMB_X9_Y1_N10   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~313                                                                                                        ; LCCOMB_X10_Y1_N12  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~314                                                                                                        ; LCCOMB_X2_Y3_N18   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~315                                                                                                        ; LCCOMB_X7_Y3_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~316                                                                                                        ; LCCOMB_X8_Y1_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~317                                                                                                        ; LCCOMB_X12_Y3_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~318                                                                                                        ; LCCOMB_X8_Y3_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~319                                                                                                        ; LCCOMB_X7_Y3_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~320                                                                                                        ; LCCOMB_X7_Y4_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~321                                                                                                        ; LCCOMB_X6_Y2_N20   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~322                                                                                                        ; LCCOMB_X5_Y4_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~323                                                                                                        ; LCCOMB_X8_Y3_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~325                                                                                                        ; LCCOMB_X3_Y3_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~326                                                                                                        ; LCCOMB_X5_Y3_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~327                                                                                                        ; LCCOMB_X5_Y3_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~328                                                                                                        ; LCCOMB_X6_Y2_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~329                                                                                                        ; LCCOMB_X3_Y11_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~330                                                                                                        ; LCCOMB_X8_Y10_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~331                                                                                                        ; LCCOMB_X3_Y9_N18   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~332                                                                                                        ; LCCOMB_X2_Y8_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~333                                                                                                        ; LCCOMB_X9_Y10_N24  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~334                                                                                                        ; LCCOMB_X6_Y10_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~335                                                                                                        ; LCCOMB_X7_Y7_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~336                                                                                                        ; LCCOMB_X6_Y9_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~337                                                                                                        ; LCCOMB_X2_Y9_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~338                                                                                                        ; LCCOMB_X9_Y5_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~339                                                                                                        ; LCCOMB_X4_Y17_N18  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~340                                                                                                        ; LCCOMB_X3_Y9_N20   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~341                                                                                                        ; LCCOMB_X7_Y11_N20  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~342                                                                                                        ; LCCOMB_X6_Y5_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~343                                                                                                        ; LCCOMB_X7_Y7_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~344                                                                                                        ; LCCOMB_X2_Y8_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~345                                                                                                        ; LCCOMB_X1_Y7_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~346                                                                                                        ; LCCOMB_X1_Y7_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~347                                                                                                        ; LCCOMB_X5_Y7_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~348                                                                                                        ; LCCOMB_X12_Y7_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~349                                                                                                        ; LCCOMB_X8_Y8_N20   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~350                                                                                                        ; LCCOMB_X11_Y7_N20  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~351                                                                                                        ; LCCOMB_X11_Y7_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~352                                                                                                        ; LCCOMB_X10_Y5_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~353                                                                                                        ; LCCOMB_X12_Y6_N28  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~354                                                                                                        ; LCCOMB_X12_Y6_N20  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~355                                                                                                        ; LCCOMB_X11_Y8_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~356                                                                                                        ; LCCOMB_X10_Y5_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~357                                                                                                        ; LCCOMB_X12_Y7_N4   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~358                                                                                                        ; LCCOMB_X13_Y7_N16  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~359                                                                                                        ; LCCOMB_X10_Y7_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~360                                                                                                        ; LCCOMB_X8_Y7_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~361                                                                                                        ; LCCOMB_X8_Y7_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~362                                                                                                        ; LCCOMB_X13_Y7_N30  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~363                                                                                                        ; LCCOMB_X10_Y7_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~364                                                                                                        ; LCCOMB_X10_Y12_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~365                                                                                                        ; LCCOMB_X13_Y15_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~366                                                                                                        ; LCCOMB_X13_Y15_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~367                                                                                                        ; LCCOMB_X10_Y7_N2   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~368                                                                                                        ; LCCOMB_X12_Y9_N12  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~369                                                                                                        ; LCCOMB_X13_Y9_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~370                                                                                                        ; LCCOMB_X13_Y9_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~371                                                                                                        ; LCCOMB_X12_Y9_N26  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~372                                                                                                        ; LCCOMB_X10_Y10_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~373                                                                                                        ; LCCOMB_X14_Y10_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~374                                                                                                        ; LCCOMB_X14_Y10_N0  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~375                                                                                                        ; LCCOMB_X10_Y10_N14 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~376                                                                                                        ; LCCOMB_X13_Y5_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~377                                                                                                        ; LCCOMB_X9_Y7_N16   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~378                                                                                                        ; LCCOMB_X14_Y7_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~379                                                                                                        ; LCCOMB_X13_Y8_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~380                                                                                                        ; LCCOMB_X12_Y8_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~381                                                                                                        ; LCCOMB_X16_Y11_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~382                                                                                                        ; LCCOMB_X14_Y11_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~383                                                                                                        ; LCCOMB_X14_Y8_N22  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~384                                                                                                        ; LCCOMB_X12_Y11_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~385                                                                                                        ; LCCOMB_X16_Y8_N16  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~386                                                                                                        ; LCCOMB_X16_Y9_N24  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~387                                                                                                        ; LCCOMB_X16_Y7_N26  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~388                                                                                                        ; LCCOMB_X12_Y8_N28  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~389                                                                                                        ; LCCOMB_X16_Y11_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~390                                                                                                        ; LCCOMB_X13_Y7_N4   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~391                                                                                                        ; LCCOMB_X16_Y7_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~392                                                                                                        ; LCCOMB_X12_Y11_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~393                                                                                                        ; LCCOMB_X11_Y8_N22  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~394                                                                                                        ; LCCOMB_X11_Y11_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~395                                                                                                        ; LCCOMB_X14_Y9_N20  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~396                                                                                                        ; LCCOMB_X2_Y1_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~397                                                                                                        ; LCCOMB_X8_Y1_N6    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~398                                                                                                        ; LCCOMB_X7_Y1_N18   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~399                                                                                                        ; LCCOMB_X5_Y1_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~400                                                                                                        ; LCCOMB_X11_Y1_N18  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~401                                                                                                        ; LCCOMB_X10_Y3_N16  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~402                                                                                                        ; LCCOMB_X12_Y3_N2   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~403                                                                                                        ; LCCOMB_X11_Y3_N30  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~404                                                                                                        ; LCCOMB_X2_Y7_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~405                                                                                                        ; LCCOMB_X2_Y7_N10   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~406                                                                                                        ; LCCOMB_X2_Y4_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~407                                                                                                        ; LCCOMB_X4_Y4_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~408                                                                                                        ; LCCOMB_X4_Y9_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~409                                                                                                        ; LCCOMB_X3_Y6_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~410                                                                                                        ; LCCOMB_X2_Y6_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~411                                                                                                        ; LCCOMB_X4_Y4_N10   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~412                                                                                                        ; LCCOMB_X3_Y1_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~413                                                                                                        ; LCCOMB_X4_Y3_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~414                                                                                                        ; LCCOMB_X3_Y3_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~415                                                                                                        ; LCCOMB_X5_Y1_N16   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~416                                                                                                        ; LCCOMB_X6_Y4_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~417                                                                                                        ; LCCOMB_X5_Y1_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~418                                                                                                        ; LCCOMB_X9_Y2_N6    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~419                                                                                                        ; LCCOMB_X1_Y3_N14   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~420                                                                                                        ; LCCOMB_X6_Y3_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~421                                                                                                        ; LCCOMB_X3_Y6_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~422                                                                                                        ; LCCOMB_X9_Y6_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~423                                                                                                        ; LCCOMB_X7_Y2_N4    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~424                                                                                                        ; LCCOMB_X11_Y18_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~425                                                                                                        ; LCCOMB_X6_Y5_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~426                                                                                                        ; LCCOMB_X9_Y9_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~427                                                                                                        ; LCCOMB_X10_Y11_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~428                                                                                                        ; LCCOMB_X5_Y11_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~429                                                                                                        ; LCCOMB_X6_Y10_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~430                                                                                                        ; LCCOMB_X6_Y10_N2   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~431                                                                                                        ; LCCOMB_X5_Y18_N10  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~432                                                                                                        ; LCCOMB_X7_Y9_N30   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~433                                                                                                        ; LCCOMB_X10_Y13_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~434                                                                                                        ; LCCOMB_X10_Y13_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~435                                                                                                        ; LCCOMB_X11_Y15_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~436                                                                                                        ; LCCOMB_X1_Y9_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~437                                                                                                        ; LCCOMB_X1_Y11_N24  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~438                                                                                                        ; LCCOMB_X2_Y17_N4   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~439                                                                                                        ; LCCOMB_X1_Y10_N2   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~440                                                                                                        ; LCCOMB_X7_Y10_N16  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~441                                                                                                        ; LCCOMB_X12_Y14_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~442                                                                                                        ; LCCOMB_X9_Y11_N26  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~443                                                                                                        ; LCCOMB_X4_Y9_N24   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~444                                                                                                        ; LCCOMB_X8_Y10_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~445                                                                                                        ; LCCOMB_X4_Y11_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~446                                                                                                        ; LCCOMB_X6_Y9_N18   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~447                                                                                                        ; LCCOMB_X2_Y8_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~448                                                                                                        ; LCCOMB_X9_Y9_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~449                                                                                                        ; LCCOMB_X2_Y9_N26   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~450                                                                                                        ; LCCOMB_X5_Y11_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~451                                                                                                        ; LCCOMB_X2_Y17_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~452                                                                                                        ; LCCOMB_X5_Y17_N10  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~453                                                                                                        ; LCCOMB_X10_Y14_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~454                                                                                                        ; LCCOMB_X12_Y15_N14 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~455                                                                                                        ; LCCOMB_X2_Y10_N26  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~456                                                                                                        ; LCCOMB_X7_Y9_N12   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~457                                                                                                        ; LCCOMB_X6_Y11_N0   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~458                                                                                                        ; LCCOMB_X5_Y9_N2    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~459                                                                                                        ; LCCOMB_X6_Y17_N18  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~460                                                                                                        ; LCCOMB_X9_Y10_N18  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~461                                                                                                        ; LCCOMB_X7_Y11_N10  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~462                                                                                                        ; LCCOMB_X7_Y10_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~463                                                                                                        ; LCCOMB_X7_Y11_N8   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~464                                                                                                        ; LCCOMB_X7_Y11_N26  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~465                                                                                                        ; LCCOMB_X6_Y11_N14  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~466                                                                                                        ; LCCOMB_X2_Y7_N8    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~467                                                                                                        ; LCCOMB_X11_Y15_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~468                                                                                                        ; LCCOMB_X7_Y8_N22   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~469                                                                                                        ; LCCOMB_X5_Y9_N16   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~470                                                                                                        ; LCCOMB_X4_Y9_N18   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~471                                                                                                        ; LCCOMB_X4_Y10_N6   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|Decoder0~472                                                                                                        ; LCCOMB_X3_Y7_N28   ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|\process_2:i[28]~12                                                                                                 ; LCCOMB_X14_Y13_N6  ; 32      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|j[18]~48                                                                                                            ; LCCOMB_X5_Y7_N30   ; 32      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|j[30]~49                                                                                                            ; LCCOMB_X4_Y7_N10   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|ready2                                                                                                              ; FF_X12_Y18_N1      ; 42      ; Clock                       ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u0|y_tmp_max[0]~1                                                                                     ; LCCOMB_X21_Y14_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u1|y_tmp_max[0]~1                                                                                     ; LCCOMB_X19_Y12_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u2|y_tmp_max[0]~1                                                                                     ; LCCOMB_X4_Y19_N18  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u3|y_max[0]~0                                                                                         ; LCCOMB_X4_Y19_N8   ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u3|y_tmp_max[0]~1                                                                                     ; LCCOMB_X26_Y17_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|pool_data_ready                                                                                                             ; FF_X12_Y19_N25     ; 38      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux118~0                                                                                                  ; LCCOMB_X23_Y13_N16 ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux153~0                                                                                                  ; LCCOMB_X23_Y13_N10 ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux183~0                                                                                                  ; LCCOMB_X23_Y13_N4  ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux19~0                                                                                                   ; LCCOMB_X21_Y13_N8  ; 35      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux200~0                                                                                                  ; LCCOMB_X23_Y13_N6  ; 40      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux244~0                                                                                                  ; LCCOMB_X23_Y13_N8  ; 34      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux50~0                                                                                                   ; LCCOMB_X23_Y13_N18 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|Mux90~0                                                                                                   ; LCCOMB_X23_Y13_N14 ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|p27[0]~0                                                                                                  ; LCCOMB_X33_Y8_N26  ; 288     ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|p_pre_ready                                                                                               ; FF_X32_Y12_N1      ; 48      ; Clock                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|cnt[3]~12                                                                                                                   ; LCCOMB_X31_Y18_N20 ; 2       ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|Mux100~0                                                                                                       ; LCCOMB_X18_Y18_N14 ; 32      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|Mux67~0                                                                                                        ; LCCOMB_X18_Y18_N0  ; 33      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|Mux67~1                                                                                                        ; LCCOMB_X18_Y18_N18 ; 32      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|Mux67~2                                                                                                        ; LCCOMB_X17_Y18_N30 ; 32      ; Latch enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|co                                                                                                             ; FF_X18_Y18_N25     ; 128     ; Clock                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|finish                                                                                                         ; FF_X25_Y19_N1      ; 120     ; Clock                       ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|gobal_finish                                                                                                                                ; LCCOMB_X18_Y18_N20 ; 3       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|pixel_read_address[2]~17                                                                                         ; LCCOMB_X18_Y17_N22 ; 10      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|pixel_read_address[2]~18                                                                                         ; LCCOMB_X18_Y17_N28 ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_position:U0|Equal2~3                                                                                                     ; LCCOMB_X18_Y13_N26 ; 7       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_position:U0|column[5]~9                                                                                                  ; LCCOMB_X21_Y13_N28 ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_position:U0|conv_position[1]~5                                                                                           ; LCCOMB_X14_Y15_N0  ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_position:U0|row[4]~8                                                                                                     ; LCCOMB_X14_Y15_N30 ; 6       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|gobal_maxpool_ctrl:U4|Equal0~4                                                                                                ; LCCOMB_X10_Y16_N30 ; 13      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|gobal_maxpool_ctrl:U4|stay                                                                                                    ; FF_X10_Y16_N1      ; 13      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|Equal2~3                                                                                                      ; LCCOMB_X12_Y16_N2  ; 6       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_column[5]~7                                                                                              ; LCCOMB_X22_Y17_N14 ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|pool_row[5]~15                                                                                                ; LCCOMB_X9_Y21_N6   ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|rel_addr[4]~0                                                                                                 ; LCCOMB_X9_Y21_N2   ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|stay                                                                                                          ; FF_X22_Y17_N27     ; 21      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|read_enable:U2|Mux0~1                                                                                                         ; LCCOMB_X7_Y22_N8   ; 5       ; Read enable                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|read_enable:U2|Mux1~3                                                                                                         ; LCCOMB_X11_Y16_N12 ; 6       ; Read enable                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rd_control:U1|read_enable:U2|Mux2~1                                                                                                         ; LCCOMB_X13_Y19_N4  ; 5       ; Read enable                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_3bs3:auto_generated|ram_block1a0~0                          ; LCCOMB_X12_Y22_N30 ; 1       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|times[2]~14                                                                                                       ; LCCOMB_X22_Y12_N6  ; 6       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|w_pre_ready                                                                                                       ; FF_X21_Y13_N11     ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[0]~22                                                                                                  ; LCCOMB_X22_Y16_N30 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[10]~54                                                                                                 ; LCCOMB_X21_Y12_N22 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[12]~52                                                                                                 ; LCCOMB_X23_Y12_N6  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[14]~17                                                                                                 ; LCCOMB_X23_Y12_N10 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[16]~13                                                                                                 ; LCCOMB_X23_Y12_N28 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[18]~30                                                                                                 ; LCCOMB_X23_Y12_N4  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[20]~31                                                                                                 ; LCCOMB_X23_Y12_N2  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[22]~28                                                                                                 ; LCCOMB_X22_Y12_N20 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[24]~29                                                                                                 ; LCCOMB_X21_Y12_N30 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[26]~26                                                                                                 ; LCCOMB_X21_Y12_N12 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[28]~27                                                                                                 ; LCCOMB_X23_Y12_N14 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[2]~57                                                                                                  ; LCCOMB_X23_Y12_N18 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[30]~24                                                                                                 ; LCCOMB_X23_Y12_N24 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[32]~25                                                                                                 ; LCCOMB_X21_Y12_N2  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[34]~23                                                                                                 ; LCCOMB_X21_Y12_N28 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[36]~39                                                                                                 ; LCCOMB_X23_Y12_N22 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[38]~40                                                                                                 ; LCCOMB_X23_Y12_N16 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[40]~37                                                                                                 ; LCCOMB_X21_Y12_N14 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[42]~38                                                                                                 ; LCCOMB_X21_Y12_N0  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[44]~35                                                                                                 ; LCCOMB_X23_Y12_N26 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[46]~36                                                                                                 ; LCCOMB_X23_Y12_N0  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[48]~33                                                                                                 ; LCCOMB_X22_Y12_N30 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[4]~55                                                                                                  ; LCCOMB_X23_Y12_N12 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[50]~34                                                                                                 ; LCCOMB_X23_Y12_N8  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[52]~32                                                                                                 ; LCCOMB_X21_Y12_N4  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[54]~50                                                                                                 ; LCCOMB_X22_Y12_N16 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[56]~51                                                                                                 ; LCCOMB_X21_Y12_N20 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[58]~48                                                                                                 ; LCCOMB_X21_Y12_N26 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[60]~49                                                                                                 ; LCCOMB_X23_Y12_N20 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[62]~46                                                                                                 ; LCCOMB_X23_Y12_N30 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[64]~47                                                                                                 ; LCCOMB_X22_Y16_N18 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[66]~44                                                                                                 ; LCCOMB_X22_Y16_N22 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[68]~45                                                                                                 ; LCCOMB_X22_Y16_N0  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[6]~56                                                                                                  ; LCCOMB_X22_Y12_N22 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[71]~42                                                                                                 ; LCCOMB_X22_Y16_N14 ; 3       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|w_buffer:U1|weight_out[8]~53                                                                                                  ; LCCOMB_X22_Y12_N4  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|weight_addr_ctrl:U0|clk_en                                                                                                    ; FF_X10_Y22_N5      ; 14      ; Read enable                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|rom_weight:U0|weight_addr_ctrl:U0|stay~0                                                                                                    ; LCCOMB_X10_Y22_N26 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|current_channel[2]~1                                                                                                          ; LCCOMB_X10_Y19_N28 ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|data_a[2]~1                                                                                                                   ; LCCOMB_X14_Y18_N20 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|data_b[5]~1                                                                                                                   ; LCCOMB_X11_Y19_N14 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|data_c[6]~2                                                                                                                   ; LCCOMB_X11_Y16_N10 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|data_d[3]~1                                                                                                                   ; LCCOMB_X10_Y20_N28 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|rel_addr[5]~12                                                                                                                ; LCCOMB_X8_Y18_N12  ; 10      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|rel_addr[5]~13                                                                                                                ; LCCOMB_X10_Y18_N28 ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_aout1                                                                                                                   ; FF_X11_Y20_N13     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_aout2                                                                                                                   ; FF_X11_Y19_N1      ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_bout1                                                                                                                   ; FF_X11_Y20_N15     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_bout2                                                                                                                   ; FF_X11_Y19_N17     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_cout1                                                                                                                   ; FF_X11_Y20_N1      ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_cout2                                                                                                                   ; FF_X11_Y19_N11     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_dout1                                                                                                                   ; FF_X12_Y18_N27     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_dout2                                                                                                                   ; FF_X11_Y16_N23     ; 1       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_control:U4|wr_en_group2                                                                                                                  ; FF_X12_Y18_N25     ; 4       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|rd_data:U0|wr_en_cin~0                                                                                                                                 ; LCCOMB_X9_Y20_N24  ; 4       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|cnt_gobal_pool_reload[1]~0                                                                                                              ; LCCOMB_X8_Y21_N24  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|cnt_pool_reload[0]~0                                                                                                                    ; LCCOMB_X8_Y20_N30  ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|count[1]~33                                                                                                                             ; LCCOMB_X8_Y20_N16  ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|count[1]~37                                                                                                                             ; LCCOMB_X6_Y20_N6   ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|delay2                                                                                                                                  ; FF_X7_Y7_N17       ; 72      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|delay_count[1]~5                                                                                                                        ; LCCOMB_X7_Y20_N16  ; 6       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|layer[0]                                                                                                                                ; FF_X14_Y13_N25     ; 75      ; Sync. clear, Sync. load     ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|layer_delay                                                                                                                             ; FF_X8_Y18_N25      ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; cnn:U2|top_control:U1|w_addr_init[11]~10                                                                                                                      ; LCCOMB_X7_Y20_N2   ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_capture_data:u_cmos_capture_data|cmos_data_t[0]~0                                                     ; LCCOMB_X22_Y1_N26  ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|cnt[6]~16                                                                                                              ; LCCOMB_X16_Y1_N26  ; 7       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|cur_state[0]                                                                                                           ; FF_X16_Y1_N15      ; 20      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|data_wr_t[5]~0                                                                                                         ; LCCOMB_X16_Y3_N20  ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|dri_clk                                                                                                                ; FF_X33_Y9_N1       ; 68      ; Clock                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|sda_dir                                                                                                                ; FF_X18_Y6_N9       ; 3       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_ov7725_rgb565_cfg:u_i2c_cfg|i2c_exec                                                                                                 ; FF_X16_Y3_N9       ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_ov7725_rgb565_cfg:u_i2c_cfg|init_reg_cnt[6]                                                                                          ; FF_X14_Y2_N21      ; 20      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_ov7725_rgb565_cfg:u_i2c_cfg|process_0~0                                                                                              ; LCCOMB_X14_Y3_N26  ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_ov7725_rgb565_cfg:u_i2c_cfg|start_init_cnt[0]~14                                                                                     ; LCCOMB_X14_Y3_N30  ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|clk_div:u_clk_div|Selector0                                                                                    ; LCCOMB_X13_Y1_N18  ; 105     ; Clock                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|Equal2~4                                                                               ; LCCOMB_X23_Y4_N14  ; 22      ; Clock enable, Sync. clear   ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|Equal3~4                                                                               ; LCCOMB_X26_Y2_N30  ; 11      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|lcd_driver:u_lcd_driver|lcd_de                                                                                 ; FF_X23_Y2_N13      ; 47      ; Clock enable, Output enable ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|rd_id:u_rd_id|rd_flag                                                                                          ; FF_X14_Y1_N29      ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|sys_rst_and_init_done                                                                                          ; LCCOMB_X21_Y2_N4   ; 95      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_1              ; 275     ; Clock                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[2]                                                 ; PLL_1              ; 28      ; Clock                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_locked                                                 ; PLL_1              ; 2       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|rst_n~0                                                                                                                                  ; LCCOMB_X21_Y9_N4   ; 437     ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_cmd:u_sdram_cmd|sdram_addr[5]~1                                          ; LCCOMB_X24_Y6_N0   ; 15      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_ctrl:u_sdram_ctrl|LessThan3~2                                            ; LCCOMB_X21_Y4_N14  ; 15      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_ctrl:u_sdram_ctrl|LessThan4~1                                            ; LCCOMB_X31_Y4_N2   ; 11      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_ctrl:u_sdram_ctrl|Mux11~1                                                ; LCCOMB_X16_Y4_N6   ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_ctrl:u_sdram_ctrl|init_ar_cnt[1]~2                                       ; LCCOMB_X22_Y2_N30  ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|Equal2~0                                             ; LCCOMB_X26_Y3_N8   ; 18      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|process_0~0                                          ; LCCOMB_X26_Y3_N24  ; 17      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_controller:u_sdram_controller|sdram_datas:u_sdram_datas|sdram_out_en                                         ; FF_X33_Y4_N15      ; 16      ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|valid_rdreq~3 ; LCCOMB_X28_Y6_N22  ; 20      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|valid_wrreq~0 ; LCCOMB_X30_Y6_N26  ; 23      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|read_done_flag                                                                   ; LCCOMB_X21_Y4_N2   ; 15      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|sdram_wr_addr_signal~0                                                           ; LCCOMB_X17_Y4_N18  ; 15      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|valid_rdreq~1 ; LCCOMB_X25_Y1_N26  ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|valid_wrreq~1 ; LCCOMB_X23_Y1_N6   ; 20      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; seg:U3|refresh_en                                                                                                                                             ; FF_X33_Y3_N13      ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; seg:U3|seg_duan[4]~0                                                                                                                                          ; LCCOMB_X30_Y8_N18  ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                       ; PIN_M2             ; 6       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                       ; PIN_M2             ; 1039    ; Clock                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sys_rst_n                                                                                                                                                     ; PIN_M1             ; 1966    ; Async. clear, Clock enable  ; no     ; --                   ; --               ; --                        ;
; to_gray:U1|j[0]~7                                                                                                                                             ; LCCOMB_X31_Y3_N30  ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; to_gray:U1|process_0~44                                                                                                                                       ; LCCOMB_X29_Y4_N30  ; 7       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; cnn:U2|ram_pixel:U2|data_enable:U|Mux32~0                                                                     ; LCCOMB_X13_Y13_N28 ; 47      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2                                                        ; FF_X9_Y18_N29      ; 1608    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|p_pre_ready                                               ; FF_X32_Y12_N1      ; 48      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|co                                                             ; FF_X18_Y18_N25     ; 128     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|dri_clk                                                                ; FF_X33_Y9_N1       ; 68      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|clk_div:u_clk_div|Selector0                                    ; LCCOMB_X13_Y1_N18  ; 105     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 275     ; 17                                   ; Global Clock         ; GCLK3            ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 28      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sys_clk                                                                                                       ; PIN_M2             ; 1039    ; 221                                  ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name            ; Fan-Out       ;
+-----------------+---------------+
; sys_rst_n~input ; 1966          ;
+-----------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; cnn:U2|ram_pixel:U2|ram_input:ram_input_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; ram_test.hex ; M9K_X15_Y14_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 2    ; ram_test.hex ; M9K_X15_Y14_N0, M9K_X15_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 2    ;              ; M9K_X15_Y15_N0, M9K_X15_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_input_d:ram_input_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 2    ; None         ; M9K_X15_Y12_N0, M9K_X27_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output1:ram_output1_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X15_Y17_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output1_b:ram_output1_b_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X15_Y16_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output1_c:ram_output1_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X15_Y13_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output1_d:ram_output1_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X27_Y15_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; ram_test.hex ; M9K_X15_Y18_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output2_b:ram_output2_b_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X15_Y19_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output2_c:ram_output2_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X15_Y11_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|ram_pixel:U2|ram_output2_d:ram_output2_d_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 785          ; 8            ; 785          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6280  ; 785                         ; 8                           ; 785                         ; 8                           ; 6280                ; 1    ; None         ; M9K_X27_Y16_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_3bs3:auto_generated|ALTSYNCRAM                                                    ; AUTO ; ROM              ; Single Clock ; 4096         ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 4096                        ; 2                           ; --                          ; --                          ; 8192                ; 1    ; rom.hex      ; M9K_X15_Y22_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|rdfifo:u_rdfifo|dcfifo:dcfifo_component|dcfifo_5mj1:auto_generated|altsyncram_8271:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None         ; M9K_X27_Y7_N0, M9K_X27_Y6_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ov7725_rgb565_lcd:U0|sdram_top:u_sdram_top|sdram_fifo_ctrl:u_sdram_fifo_ctrl|wrfifo:u_wrfifo|dcfifo:dcfifo_component|dcfifo_ilj1:auto_generated|altsyncram_8271:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None         ; M9K_X27_Y1_N0, M9K_X27_Y2_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|cnn:U2|ram_pixel:U2|ram_output2:ram_output2_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01101000) (150) (104) (68)    ;(01110011) (163) (115) (73)   ;(00010000) (20) (16) (10)   ;(01110100) (164) (116) (74)   ;(01010000) (120) (80) (50)   ;(00001100) (14) (12) (0C)   ;(00100011) (43) (35) (23)   ;(01000110) (106) (70) (46)   ;
;8;(01111010) (172) (122) (7A)    ;(01111011) (173) (123) (7B)   ;(00010100) (24) (20) (14)   ;(01111100) (174) (124) (7C)   ;(01111010) (172) (122) (7A)   ;(00111110) (76) (62) (3E)   ;(01100110) (146) (102) (66)   ;(00010010) (22) (18) (12)   ;
;16;(00110101) (65) (53) (35)    ;(01110101) (165) (117) (75)   ;(01100101) (145) (101) (65)   ;(01111010) (172) (122) (7A)   ;(01010011) (123) (83) (53)   ;(00000100) (4) (4) (04)   ;(01101100) (154) (108) (6C)   ;(01110111) (167) (119) (77)   ;
;24;(01010110) (126) (86) (56)    ;(01100000) (140) (96) (60)   ;(01011111) (137) (95) (5F)   ;(00110010) (62) (50) (32)   ;(01010011) (123) (83) (53)   ;(00010101) (25) (21) (15)   ;(01011010) (132) (90) (5A)   ;(00000100) (4) (4) (04)   ;
;32;(00100011) (43) (35) (23)    ;(00000101) (5) (5) (05)   ;(00001100) (14) (12) (0C)   ;(01101001) (151) (105) (69)   ;(01011000) (130) (88) (58)   ;(00101000) (50) (40) (28)   ;(01111001) (171) (121) (79)   ;(00000100) (4) (4) (04)   ;
;40;(00111000) (70) (56) (38)    ;(00110000) (60) (48) (30)   ;(01100001) (141) (97) (61)   ;(01100101) (145) (101) (65)   ;(00010111) (27) (23) (17)   ;(00111110) (76) (62) (3E)   ;(00111001) (71) (57) (39)   ;(01010010) (122) (82) (52)   ;
;48;(01011010) (132) (90) (5A)    ;(01100000) (140) (96) (60)   ;(00100011) (43) (35) (23)   ;(01010111) (127) (87) (57)   ;(01010011) (123) (83) (53)   ;(00010100) (24) (20) (14)   ;(00001111) (17) (15) (0F)   ;(00111111) (77) (63) (3F)   ;
;56;(01111010) (172) (122) (7A)    ;(00101011) (53) (43) (2B)   ;(01001010) (112) (74) (4A)   ;(00011100) (34) (28) (1C)   ;(01100000) (140) (96) (60)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01011001) (131) (89) (59)   ;
;64;(01110010) (162) (114) (72)    ;(01111010) (172) (122) (7A)   ;(01000110) (106) (70) (46)   ;(00010001) (21) (17) (11)   ;(00010011) (23) (19) (13)   ;(00100000) (40) (32) (20)   ;(01101011) (153) (107) (6B)   ;(00100000) (40) (32) (20)   ;
;72;(01101000) (150) (104) (68)    ;(00011111) (37) (31) (1F)   ;(01110110) (166) (118) (76)   ;(00101100) (54) (44) (2C)   ;(00011001) (31) (25) (19)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(00111100) (74) (60) (3C)   ;
;80;(00101101) (55) (45) (2D)    ;(01101010) (152) (106) (6A)   ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(01110101) (165) (117) (75)   ;(00100100) (44) (36) (24)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;88;(00110000) (60) (48) (30)    ;(01001000) (110) (72) (48)   ;(00001001) (11) (9) (09)   ;(00000110) (6) (6) (06)   ;(01000011) (103) (67) (43)   ;(01100011) (143) (99) (63)   ;(01110111) (167) (119) (77)   ;(00010000) (20) (16) (10)   ;
;96;(01001000) (110) (72) (48)    ;(00111100) (74) (60) (3C)   ;(00000001) (1) (1) (01)   ;(00101011) (53) (43) (2B)   ;(00010100) (24) (20) (14)   ;(01100101) (145) (101) (65)   ;(00100111) (47) (39) (27)   ;(01000011) (103) (67) (43)   ;
;104;(00010101) (25) (21) (15)    ;(01001101) (115) (77) (4D)   ;(00100001) (41) (33) (21)   ;(01010011) (123) (83) (53)   ;(01011000) (130) (88) (58)   ;(01011111) (137) (95) (5F)   ;(00111001) (71) (57) (39)   ;(00001010) (12) (10) (0A)   ;
;112;(00011101) (35) (29) (1D)    ;(01110100) (164) (116) (74)   ;(00010011) (23) (19) (13)   ;(01101001) (151) (105) (69)   ;(01000100) (104) (68) (44)   ;(01111111) (177) (127) (7F)   ;(00001010) (12) (10) (0A)   ;(00111000) (70) (56) (38)   ;
;120;(00001101) (15) (13) (0D)    ;(01111011) (173) (123) (7B)   ;(00000000) (0) (0) (00)   ;(01100011) (143) (99) (63)   ;(01101000) (150) (104) (68)   ;(01101111) (157) (111) (6F)   ;(00001010) (12) (10) (0A)   ;(00110011) (63) (51) (33)   ;
;128;(00100001) (41) (33) (21)    ;(01100110) (146) (102) (66)   ;(00110111) (67) (55) (37)   ;(01110100) (164) (116) (74)   ;(00010111) (27) (23) (17)   ;(00100001) (41) (33) (21)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;
;136;(01101111) (157) (111) (6F)    ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(00010010) (22) (18) (12)   ;(01101101) (155) (109) (6D)   ;(01001111) (117) (79) (4F)   ;(00101100) (54) (44) (2C)   ;(01000001) (101) (65) (41)   ;
;144;(00110011) (63) (51) (33)    ;(00001001) (11) (9) (09)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(00110101) (65) (53) (35)   ;(00000110) (6) (6) (06)   ;
;152;(01110011) (163) (115) (73)    ;(01111000) (170) (120) (78)   ;(00111110) (76) (62) (3E)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01110011) (163) (115) (73)   ;(00101111) (57) (47) (2F)   ;(00001110) (16) (14) (0E)   ;
;160;(01100011) (143) (99) (63)    ;(00110001) (61) (49) (31)   ;(00011110) (36) (30) (1E)   ;(00110011) (63) (51) (33)   ;(00001100) (14) (12) (0C)   ;(00010000) (20) (16) (10)   ;(01111000) (170) (120) (78)   ;(01111010) (172) (122) (7A)   ;
;168;(01001001) (111) (73) (49)    ;(00000111) (7) (7) (07)   ;(00011110) (36) (30) (1E)   ;(00101101) (55) (45) (2D)   ;(01101001) (151) (105) (69)   ;(00000001) (1) (1) (01)   ;(00000101) (5) (5) (05)   ;(00010101) (25) (21) (15)   ;
;176;(01010011) (123) (83) (53)    ;(01011101) (135) (93) (5D)   ;(01010010) (122) (82) (52)   ;(00111001) (71) (57) (39)   ;(01000110) (106) (70) (46)   ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00011000) (30) (24) (18)   ;
;184;(01010111) (127) (87) (57)    ;(00010111) (27) (23) (17)   ;(00101111) (57) (47) (2F)   ;(01010000) (120) (80) (50)   ;(01100011) (143) (99) (63)   ;(00001010) (12) (10) (0A)   ;(01110110) (166) (118) (76)   ;(01100011) (143) (99) (63)   ;
;192;(00111110) (76) (62) (3E)    ;(00110111) (67) (55) (37)   ;(00111001) (71) (57) (39)   ;(00100111) (47) (39) (27)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01101000) (150) (104) (68)   ;(01100101) (145) (101) (65)   ;
;200;(01010010) (122) (82) (52)    ;(00110000) (60) (48) (30)   ;(01100111) (147) (103) (67)   ;(01000100) (104) (68) (44)   ;(00101100) (54) (44) (2C)   ;(01111000) (170) (120) (78)   ;(01110000) (160) (112) (70)   ;(01000110) (106) (70) (46)   ;
;208;(01001111) (117) (79) (4F)    ;(01001011) (113) (75) (4B)   ;(00011010) (32) (26) (1A)   ;(00100110) (46) (38) (26)   ;(00111100) (74) (60) (3C)   ;(00011101) (35) (29) (1D)   ;(01101100) (154) (108) (6C)   ;(00011000) (30) (24) (18)   ;
;216;(00011100) (34) (28) (1C)    ;(00010101) (25) (21) (15)   ;(00011101) (35) (29) (1D)   ;(00110111) (67) (55) (37)   ;(00100111) (47) (39) (27)   ;(01110110) (166) (118) (76)   ;(00110111) (67) (55) (37)   ;(00010111) (27) (23) (17)   ;
;224;(01110011) (163) (115) (73)    ;(01111101) (175) (125) (7D)   ;(00111000) (70) (56) (38)   ;(00001110) (16) (14) (0E)   ;(00100001) (41) (33) (21)   ;(00110100) (64) (52) (34)   ;(01001100) (114) (76) (4C)   ;(00100001) (41) (33) (21)   ;
;232;(01001101) (115) (77) (4D)    ;(01011011) (133) (91) (5B)   ;(00011100) (34) (28) (1C)   ;(00001111) (17) (15) (0F)   ;(00100101) (45) (37) (25)   ;(00101000) (50) (40) (28)   ;(00110110) (66) (54) (36)   ;(01000001) (101) (65) (41)   ;
;240;(00001010) (12) (10) (0A)    ;(00100001) (41) (33) (21)   ;(01100110) (146) (102) (66)   ;(00000011) (3) (3) (03)   ;(01110110) (166) (118) (76)   ;(01011101) (135) (93) (5D)   ;(00111110) (76) (62) (3E)   ;(01001010) (112) (74) (4A)   ;
;248;(00011110) (36) (30) (1E)    ;(00111010) (72) (58) (3A)   ;(01111011) (173) (123) (7B)   ;(01000101) (105) (69) (45)   ;(01000010) (102) (66) (42)   ;(00011101) (35) (29) (1D)   ;(00111110) (76) (62) (3E)   ;(01001111) (117) (79) (4F)   ;
;256;(01010110) (126) (86) (56)    ;(00110010) (62) (50) (32)   ;(00101111) (57) (47) (2F)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(01110001) (161) (113) (71)   ;(01110100) (164) (116) (74)   ;(01100101) (145) (101) (65)   ;
;264;(00001100) (14) (12) (0C)    ;(00100001) (41) (33) (21)   ;(00101010) (52) (42) (2A)   ;(01010111) (127) (87) (57)   ;(00010001) (21) (17) (11)   ;(01011100) (134) (92) (5C)   ;(00001101) (15) (13) (0D)   ;(01010011) (123) (83) (53)   ;
;272;(00111111) (77) (63) (3F)    ;(01100011) (143) (99) (63)   ;(01011011) (133) (91) (5B)   ;(01110011) (163) (115) (73)   ;(01110010) (162) (114) (72)   ;(00101010) (52) (42) (2A)   ;(01011001) (131) (89) (59)   ;(00011001) (31) (25) (19)   ;
;280;(00000011) (3) (3) (03)    ;(01011111) (137) (95) (5F)   ;(01000000) (100) (64) (40)   ;(00111101) (75) (61) (3D)   ;(01110011) (163) (115) (73)   ;(01001110) (116) (78) (4E)   ;(01001111) (117) (79) (4F)   ;(01101110) (156) (110) (6E)   ;
;288;(01100111) (147) (103) (67)    ;(01001001) (111) (73) (49)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(01110001) (161) (113) (71)   ;(00000011) (3) (3) (03)   ;(00111110) (76) (62) (3E)   ;(00010101) (25) (21) (15)   ;
;296;(01111101) (175) (125) (7D)    ;(01011011) (133) (91) (5B)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000111) (7) (7) (07)   ;(01010111) (127) (87) (57)   ;(00000101) (5) (5) (05)   ;(00001001) (11) (9) (09)   ;
;304;(01000010) (102) (66) (42)    ;(00001100) (14) (12) (0C)   ;(01101000) (150) (104) (68)   ;(01101000) (150) (104) (68)   ;(01011100) (134) (92) (5C)   ;(00010011) (23) (19) (13)   ;(01010100) (124) (84) (54)   ;(01000010) (102) (66) (42)   ;
;312;(01111100) (174) (124) (7C)    ;(01010011) (123) (83) (53)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00110111) (67) (55) (37)   ;(01101001) (151) (105) (69)   ;(00001010) (12) (10) (0A)   ;(00010001) (21) (17) (11)   ;
;320;(00010110) (26) (22) (16)    ;(00110010) (62) (50) (32)   ;(01101010) (152) (106) (6A)   ;(01100110) (146) (102) (66)   ;(00000111) (7) (7) (07)   ;(00110011) (63) (51) (33)   ;(01000011) (103) (67) (43)   ;(00110101) (65) (53) (35)   ;
;328;(01010100) (124) (84) (54)    ;(01010000) (120) (80) (50)   ;(00100101) (45) (37) (25)   ;(00110111) (67) (55) (37)   ;(00000001) (1) (1) (01)   ;(01111101) (175) (125) (7D)   ;(00010101) (25) (21) (15)   ;(00001101) (15) (13) (0D)   ;
;336;(00101111) (57) (47) (2F)    ;(00011001) (31) (25) (19)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01111001) (171) (121) (79)   ;(01110101) (165) (117) (75)   ;(00000110) (6) (6) (06)   ;(01011110) (136) (94) (5E)   ;
;344;(00100010) (42) (34) (22)    ;(00110110) (66) (54) (36)   ;(01000110) (106) (70) (46)   ;(01111000) (170) (120) (78)   ;(00110101) (65) (53) (35)   ;(01111101) (175) (125) (7D)   ;(00100110) (46) (38) (26)   ;(01011001) (131) (89) (59)   ;
;352;(01010101) (125) (85) (55)    ;(01000101) (105) (69) (45)   ;(01011001) (131) (89) (59)   ;(01010101) (125) (85) (55)   ;(00010110) (26) (22) (16)   ;(00010000) (20) (16) (10)   ;(01111111) (177) (127) (7F)   ;(00010101) (25) (21) (15)   ;
;360;(00000100) (4) (4) (04)    ;(01000111) (107) (71) (47)   ;(01110000) (160) (112) (70)   ;(01010101) (125) (85) (55)   ;(00011000) (30) (24) (18)   ;(00101111) (57) (47) (2F)   ;(00111010) (72) (58) (3A)   ;(01111101) (175) (125) (7D)   ;
;368;(00010100) (24) (20) (14)    ;(01101101) (155) (109) (6D)   ;(01010010) (122) (82) (52)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00110110) (66) (54) (36)   ;(00111101) (75) (61) (3D)   ;(00001111) (17) (15) (0F)   ;
;376;(01001011) (113) (75) (4B)    ;(00011100) (34) (28) (1C)   ;(00110001) (61) (49) (31)   ;(01001010) (112) (74) (4A)   ;(00100000) (40) (32) (20)   ;(00100101) (45) (37) (25)   ;(01001110) (116) (78) (4E)   ;(00100001) (41) (33) (21)   ;
;384;(01101001) (151) (105) (69)    ;(01111101) (175) (125) (7D)   ;(01011101) (135) (93) (5D)   ;(00101100) (54) (44) (2C)   ;(01001010) (112) (74) (4A)   ;(00001101) (15) (13) (0D)   ;(01110100) (164) (116) (74)   ;(01110000) (160) (112) (70)   ;
;392;(01101000) (150) (104) (68)    ;(00100001) (41) (33) (21)   ;(01001100) (114) (76) (4C)   ;(00000010) (2) (2) (02)   ;(00110110) (66) (54) (36)   ;(00101000) (50) (40) (28)   ;(00010100) (24) (20) (14)   ;(00010110) (26) (22) (16)   ;
;400;(00110110) (66) (54) (36)    ;(00001100) (14) (12) (0C)   ;(01001100) (114) (76) (4C)   ;(00111100) (74) (60) (3C)   ;(01011001) (131) (89) (59)   ;(01011001) (131) (89) (59)   ;(01010001) (121) (81) (51)   ;(00000100) (4) (4) (04)   ;
;408;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(01000011) (103) (67) (43)   ;(01010011) (123) (83) (53)   ;(00110100) (64) (52) (34)   ;(01101000) (150) (104) (68)   ;(01011011) (133) (91) (5B)   ;(01111011) (173) (123) (7B)   ;
;416;(01000100) (104) (68) (44)    ;(00101001) (51) (41) (29)   ;(00001101) (15) (13) (0D)   ;(01001110) (116) (78) (4E)   ;(01100011) (143) (99) (63)   ;(00110110) (66) (54) (36)   ;(00001011) (13) (11) (0B)   ;(00100010) (42) (34) (22)   ;
;424;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(00111000) (70) (56) (38)   ;(01000011) (103) (67) (43)   ;(00111010) (72) (58) (3A)   ;(01110000) (160) (112) (70)   ;(01000010) (102) (66) (42)   ;(01111000) (170) (120) (78)   ;
;432;(01010001) (121) (81) (51)    ;(01111010) (172) (122) (7A)   ;(00011110) (36) (30) (1E)   ;(01010110) (126) (86) (56)   ;(00100101) (45) (37) (25)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(00001000) (10) (8) (08)   ;
;440;(00100000) (40) (32) (20)    ;(00011100) (34) (28) (1C)   ;(01010101) (125) (85) (55)   ;(01101100) (154) (108) (6C)   ;(00101100) (54) (44) (2C)   ;(01100011) (143) (99) (63)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;
;448;(01001101) (115) (77) (4D)    ;(00110001) (61) (49) (31)   ;(01110101) (165) (117) (75)   ;(00000000) (0) (0) (00)   ;(00111011) (73) (59) (3B)   ;(00110110) (66) (54) (36)   ;(00111010) (72) (58) (3A)   ;(01100010) (142) (98) (62)   ;
;456;(00101001) (51) (41) (29)    ;(01100100) (144) (100) (64)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00010110) (26) (22) (16)   ;(01011100) (134) (92) (5C)   ;(00111100) (74) (60) (3C)   ;(00010011) (23) (19) (13)   ;
;464;(00101011) (53) (43) (2B)    ;(01001101) (115) (77) (4D)   ;(00011000) (30) (24) (18)   ;(01011110) (136) (94) (5E)   ;(00011111) (37) (31) (1F)   ;(01110101) (165) (117) (75)   ;(00100010) (42) (34) (22)   ;(01100001) (141) (97) (61)   ;
;472;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(00001011) (13) (11) (0B)   ;(01001001) (111) (73) (49)   ;(01010111) (127) (87) (57)   ;(01000101) (105) (69) (45)   ;(00110110) (66) (54) (36)   ;(01010010) (122) (82) (52)   ;
;480;(01010010) (122) (82) (52)    ;(01010110) (126) (86) (56)   ;(01010001) (121) (81) (51)   ;(01111000) (170) (120) (78)   ;(00011010) (32) (26) (1A)   ;(01011010) (132) (90) (5A)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;
;488;(01001101) (115) (77) (4D)    ;(00111001) (71) (57) (39)   ;(00111010) (72) (58) (3A)   ;(01010100) (124) (84) (54)   ;(01100010) (142) (98) (62)   ;(00101100) (54) (44) (2C)   ;(01010100) (124) (84) (54)   ;(00110101) (65) (53) (35)   ;
;496;(01101011) (153) (107) (6B)    ;(01101010) (152) (106) (6A)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(01001010) (112) (74) (4A)   ;(01000101) (105) (69) (45)   ;(01101111) (157) (111) (6F)   ;(00100001) (41) (33) (21)   ;
;504;(00101000) (50) (40) (28)    ;(00001111) (17) (15) (0F)   ;(01111000) (170) (120) (78)   ;(01010010) (122) (82) (52)   ;(00111101) (75) (61) (3D)   ;(01010001) (121) (81) (51)   ;(01000101) (105) (69) (45)   ;(01010010) (122) (82) (52)   ;
;512;(01000101) (105) (69) (45)    ;(01011100) (134) (92) (5C)   ;(01000010) (102) (66) (42)   ;(01111111) (177) (127) (7F)   ;(00011011) (33) (27) (1B)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001000) (10) (8) (08)   ;
;520;(00110011) (63) (51) (33)    ;(00111001) (71) (57) (39)   ;(00101110) (56) (46) (2E)   ;(01100001) (141) (97) (61)   ;(01010000) (120) (80) (50)   ;(01100010) (142) (98) (62)   ;(01110111) (167) (119) (77)   ;(01111100) (174) (124) (7C)   ;
;528;(00011000) (30) (24) (18)    ;(00010001) (21) (17) (11)   ;(01011001) (131) (89) (59)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(01000011) (103) (67) (43)   ;(01101110) (156) (110) (6E)   ;(00111110) (76) (62) (3E)   ;
;536;(00110010) (62) (50) (32)    ;(01010101) (125) (85) (55)   ;(01011110) (136) (94) (5E)   ;(01000010) (102) (66) (42)   ;(00101100) (54) (44) (2C)   ;(00010011) (23) (19) (13)   ;(01001011) (113) (75) (4B)   ;(00100001) (41) (33) (21)   ;
;544;(00000101) (5) (5) (05)    ;(01100000) (140) (96) (60)   ;(00011111) (37) (31) (1F)   ;(00111000) (70) (56) (38)   ;(01011000) (130) (88) (58)   ;(00101101) (55) (45) (2D)   ;(01011110) (136) (94) (5E)   ;(00110010) (62) (50) (32)   ;
;552;(01010111) (127) (87) (57)    ;(01011010) (132) (90) (5A)   ;(00111000) (70) (56) (38)   ;(00000010) (2) (2) (02)   ;(00101010) (52) (42) (2A)   ;(00110110) (66) (54) (36)   ;(00100010) (42) (34) (22)   ;(00011001) (31) (25) (19)   ;
;560;(01101001) (151) (105) (69)    ;(00110111) (67) (55) (37)   ;(01110001) (161) (113) (71)   ;(00110010) (62) (50) (32)   ;(01100010) (142) (98) (62)   ;(00110010) (62) (50) (32)   ;(01100111) (147) (103) (67)   ;(01100000) (140) (96) (60)   ;
;568;(00110000) (60) (48) (30)    ;(00011011) (33) (27) (1B)   ;(01100101) (145) (101) (65)   ;(01111001) (171) (121) (79)   ;(00101001) (51) (41) (29)   ;(01010101) (125) (85) (55)   ;(00111000) (70) (56) (38)   ;(01101010) (152) (106) (6A)   ;
;576;(01100010) (142) (98) (62)    ;(00010101) (25) (21) (15)   ;(01101110) (156) (110) (6E)   ;(01111110) (176) (126) (7E)   ;(01000001) (101) (65) (41)   ;(01110001) (161) (113) (71)   ;(01001011) (113) (75) (4B)   ;(00010011) (23) (19) (13)   ;
;584;(00011001) (31) (25) (19)    ;(00110100) (64) (52) (34)   ;(01011111) (137) (95) (5F)   ;(01101001) (151) (105) (69)   ;(01100101) (145) (101) (65)   ;(00101000) (50) (40) (28)   ;(01000100) (104) (68) (44)   ;(00001011) (13) (11) (0B)   ;
;592;(00001110) (16) (14) (0E)    ;(00010001) (21) (17) (11)   ;(01010110) (126) (86) (56)   ;(00111111) (77) (63) (3F)   ;(00011000) (30) (24) (18)   ;(00111111) (77) (63) (3F)   ;(00010010) (22) (18) (12)   ;(00000111) (7) (7) (07)   ;
;600;(01101100) (154) (108) (6C)    ;(01000111) (107) (71) (47)   ;(01110110) (166) (118) (76)   ;(01011001) (131) (89) (59)   ;(01001010) (112) (74) (4A)   ;(01101000) (150) (104) (68)   ;(01110000) (160) (112) (70)   ;(01111110) (176) (126) (7E)   ;
;608;(00000000) (0) (0) (00)    ;(01101110) (156) (110) (6E)   ;(01001110) (116) (78) (4E)   ;(01111110) (176) (126) (7E)   ;(01000011) (103) (67) (43)   ;(00111101) (75) (61) (3D)   ;(01100110) (146) (102) (66)   ;(00011101) (35) (29) (1D)   ;
;616;(00111111) (77) (63) (3F)    ;(01110011) (163) (115) (73)   ;(01001001) (111) (73) (49)   ;(01101100) (154) (108) (6C)   ;(01011110) (136) (94) (5E)   ;(01001011) (113) (75) (4B)   ;(00011111) (37) (31) (1F)   ;(01010101) (125) (85) (55)   ;
;624;(00001010) (12) (10) (0A)    ;(01010000) (120) (80) (50)   ;(01010100) (124) (84) (54)   ;(01011101) (135) (93) (5D)   ;(01110010) (162) (114) (72)   ;(01111101) (175) (125) (7D)   ;(01100010) (142) (98) (62)   ;(01001010) (112) (74) (4A)   ;
;632;(01110110) (166) (118) (76)    ;(01001010) (112) (74) (4A)   ;(00000010) (2) (2) (02)   ;(00001111) (17) (15) (0F)   ;(01101110) (156) (110) (6E)   ;(00111101) (75) (61) (3D)   ;(01101100) (154) (108) (6C)   ;(00011010) (32) (26) (1A)   ;
;640;(01000110) (106) (70) (46)    ;(01010000) (120) (80) (50)   ;(00000100) (4) (4) (04)   ;(01001110) (116) (78) (4E)   ;(00101110) (56) (46) (2E)   ;(00000110) (6) (6) (06)   ;(00111110) (76) (62) (3E)   ;(00011000) (30) (24) (18)   ;
;648;(00001111) (17) (15) (0F)    ;(00011010) (32) (26) (1A)   ;(00010010) (22) (18) (12)   ;(00011000) (30) (24) (18)   ;(00000101) (5) (5) (05)   ;(01010001) (121) (81) (51)   ;(00100100) (44) (36) (24)   ;(01000100) (104) (68) (44)   ;
;656;(01011000) (130) (88) (58)    ;(00111111) (77) (63) (3F)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00001111) (17) (15) (0F)   ;(00111110) (76) (62) (3E)   ;(01101101) (155) (109) (6D)   ;(01101111) (157) (111) (6F)   ;
;664;(00100010) (42) (34) (22)    ;(00011010) (32) (26) (1A)   ;(01001000) (110) (72) (48)   ;(01010001) (121) (81) (51)   ;(00110101) (65) (53) (35)   ;(00011010) (32) (26) (1A)   ;(01111001) (171) (121) (79)   ;(00001010) (12) (10) (0A)   ;
;672;(00001101) (15) (13) (0D)    ;(00010010) (22) (18) (12)   ;(00010101) (25) (21) (15)   ;(01001111) (117) (79) (4F)   ;(01001001) (111) (73) (49)   ;(00000110) (6) (6) (06)   ;(01110111) (167) (119) (77)   ;(01011101) (135) (93) (5D)   ;
;680;(01011110) (136) (94) (5E)    ;(00001000) (10) (8) (08)   ;(01101110) (156) (110) (6E)   ;(01110111) (167) (119) (77)   ;(01111110) (176) (126) (7E)   ;(01101101) (155) (109) (6D)   ;(01100100) (144) (100) (64)   ;(01000001) (101) (65) (41)   ;
;688;(00010110) (26) (22) (16)    ;(00110011) (63) (51) (33)   ;(00010001) (21) (17) (11)   ;(00000011) (3) (3) (03)   ;(01111000) (170) (120) (78)   ;(00100110) (46) (38) (26)   ;(00100101) (45) (37) (25)   ;(00101010) (52) (42) (2A)   ;
;696;(00111011) (73) (59) (3B)    ;(01010010) (122) (82) (52)   ;(00000011) (3) (3) (03)   ;(01101011) (153) (107) (6B)   ;(01000111) (107) (71) (47)   ;(01101101) (155) (109) (6D)   ;(00101100) (54) (44) (2C)   ;(00111001) (71) (57) (39)   ;
;704;(00000110) (6) (6) (06)    ;(00010110) (26) (22) (16)   ;(01010100) (124) (84) (54)   ;(00101010) (52) (42) (2A)   ;(01110011) (163) (115) (73)   ;(00001111) (17) (15) (0F)   ;(01111110) (176) (126) (7E)   ;(01000101) (105) (69) (45)   ;
;712;(01011010) (132) (90) (5A)    ;(01111111) (177) (127) (7F)   ;(00100100) (44) (36) (24)   ;(00110101) (65) (53) (35)   ;(00111011) (73) (59) (3B)   ;(01100001) (141) (97) (61)   ;(01101000) (150) (104) (68)   ;(00001100) (14) (12) (0C)   ;
;720;(00010110) (26) (22) (16)    ;(00101110) (56) (46) (2E)   ;(00000111) (7) (7) (07)   ;(01000010) (102) (66) (42)   ;(00101010) (52) (42) (2A)   ;(00010110) (26) (22) (16)   ;(00011010) (32) (26) (1A)   ;(01110011) (163) (115) (73)   ;
;728;(01010110) (126) (86) (56)    ;(00111011) (73) (59) (3B)   ;(01110100) (164) (116) (74)   ;(00001101) (15) (13) (0D)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;(01000111) (107) (71) (47)   ;(00010111) (27) (23) (17)   ;
;736;(01001100) (114) (76) (4C)    ;(00100110) (46) (38) (26)   ;(00010001) (21) (17) (11)   ;(00011011) (33) (27) (1B)   ;(01110010) (162) (114) (72)   ;(00001001) (11) (9) (09)   ;(00011111) (37) (31) (1F)   ;(00000110) (6) (6) (06)   ;
;744;(00111000) (70) (56) (38)    ;(00000001) (1) (1) (01)   ;(01110010) (162) (114) (72)   ;(00011001) (31) (25) (19)   ;(00001011) (13) (11) (0B)   ;(00100111) (47) (39) (27)   ;(00111010) (72) (58) (3A)   ;(00001101) (15) (13) (0D)   ;
;752;(01111111) (177) (127) (7F)    ;(00101010) (52) (42) (2A)   ;(00100110) (46) (38) (26)   ;(00000111) (7) (7) (07)   ;(00100110) (46) (38) (26)   ;(00000101) (5) (5) (05)   ;(01000000) (100) (64) (40)   ;(01100001) (141) (97) (61)   ;
;760;(01010000) (120) (80) (50)    ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;(01100011) (143) (99) (63)   ;(01110011) (163) (115) (73)   ;(01000100) (104) (68) (44)   ;(00001101) (15) (13) (0D)   ;(01101001) (151) (105) (69)   ;
;768;(00101011) (53) (43) (2B)    ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00000001) (1) (1) (01)   ;(00000110) (6) (6) (06)   ;(01010101) (125) (85) (55)   ;(01001101) (115) (77) (4D)   ;(01000011) (103) (67) (43)   ;
;776;(01011101) (135) (93) (5D)    ;(01011010) (132) (90) (5A)   ;(01100100) (144) (100) (64)   ;(00100100) (44) (36) (24)   ;(01011000) (130) (88) (58)   ;(01000111) (107) (71) (47)   ;(00110010) (62) (50) (32)   ;(00000111) (7) (7) (07)   ;
;784;(00000000) (0) (0) (00)    ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|cnn:U2|ram_pixel:U2|ram_input:ram_input_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01101000) (150) (104) (68)    ;(01110011) (163) (115) (73)   ;(00010000) (20) (16) (10)   ;(01110100) (164) (116) (74)   ;(01010000) (120) (80) (50)   ;(00001100) (14) (12) (0C)   ;(00100011) (43) (35) (23)   ;(01000110) (106) (70) (46)   ;
;8;(01111010) (172) (122) (7A)    ;(01111011) (173) (123) (7B)   ;(00010100) (24) (20) (14)   ;(01111100) (174) (124) (7C)   ;(01111010) (172) (122) (7A)   ;(00111110) (76) (62) (3E)   ;(01100110) (146) (102) (66)   ;(00010010) (22) (18) (12)   ;
;16;(00110101) (65) (53) (35)    ;(01110101) (165) (117) (75)   ;(01100101) (145) (101) (65)   ;(01111010) (172) (122) (7A)   ;(01010011) (123) (83) (53)   ;(00000100) (4) (4) (04)   ;(01101100) (154) (108) (6C)   ;(01110111) (167) (119) (77)   ;
;24;(01010110) (126) (86) (56)    ;(01100000) (140) (96) (60)   ;(01011111) (137) (95) (5F)   ;(00110010) (62) (50) (32)   ;(01010011) (123) (83) (53)   ;(00010101) (25) (21) (15)   ;(01011010) (132) (90) (5A)   ;(00000100) (4) (4) (04)   ;
;32;(00100011) (43) (35) (23)    ;(00000101) (5) (5) (05)   ;(00001100) (14) (12) (0C)   ;(01101001) (151) (105) (69)   ;(01011000) (130) (88) (58)   ;(00101000) (50) (40) (28)   ;(01111001) (171) (121) (79)   ;(00000100) (4) (4) (04)   ;
;40;(00111000) (70) (56) (38)    ;(00110000) (60) (48) (30)   ;(01100001) (141) (97) (61)   ;(01100101) (145) (101) (65)   ;(00010111) (27) (23) (17)   ;(00111110) (76) (62) (3E)   ;(00111001) (71) (57) (39)   ;(01010010) (122) (82) (52)   ;
;48;(01011010) (132) (90) (5A)    ;(01100000) (140) (96) (60)   ;(00100011) (43) (35) (23)   ;(01010111) (127) (87) (57)   ;(01010011) (123) (83) (53)   ;(00010100) (24) (20) (14)   ;(00001111) (17) (15) (0F)   ;(00111111) (77) (63) (3F)   ;
;56;(01111010) (172) (122) (7A)    ;(00101011) (53) (43) (2B)   ;(01001010) (112) (74) (4A)   ;(00011100) (34) (28) (1C)   ;(01100000) (140) (96) (60)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01011001) (131) (89) (59)   ;
;64;(01110010) (162) (114) (72)    ;(01111010) (172) (122) (7A)   ;(01000110) (106) (70) (46)   ;(00010001) (21) (17) (11)   ;(00010011) (23) (19) (13)   ;(00100000) (40) (32) (20)   ;(01101011) (153) (107) (6B)   ;(00100000) (40) (32) (20)   ;
;72;(01101000) (150) (104) (68)    ;(00011111) (37) (31) (1F)   ;(01110110) (166) (118) (76)   ;(00101100) (54) (44) (2C)   ;(00011001) (31) (25) (19)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(00111100) (74) (60) (3C)   ;
;80;(00101101) (55) (45) (2D)    ;(01101010) (152) (106) (6A)   ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(01110101) (165) (117) (75)   ;(00100100) (44) (36) (24)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;88;(00110000) (60) (48) (30)    ;(01001000) (110) (72) (48)   ;(00001001) (11) (9) (09)   ;(00000110) (6) (6) (06)   ;(01000011) (103) (67) (43)   ;(01100011) (143) (99) (63)   ;(01110111) (167) (119) (77)   ;(00010000) (20) (16) (10)   ;
;96;(01001000) (110) (72) (48)    ;(00111100) (74) (60) (3C)   ;(00000001) (1) (1) (01)   ;(00101011) (53) (43) (2B)   ;(00010100) (24) (20) (14)   ;(01100101) (145) (101) (65)   ;(00100111) (47) (39) (27)   ;(01000011) (103) (67) (43)   ;
;104;(00010101) (25) (21) (15)    ;(01001101) (115) (77) (4D)   ;(00100001) (41) (33) (21)   ;(01010011) (123) (83) (53)   ;(01011000) (130) (88) (58)   ;(01011111) (137) (95) (5F)   ;(00111001) (71) (57) (39)   ;(00001010) (12) (10) (0A)   ;
;112;(00011101) (35) (29) (1D)    ;(01110100) (164) (116) (74)   ;(00010011) (23) (19) (13)   ;(01101001) (151) (105) (69)   ;(01000100) (104) (68) (44)   ;(01111111) (177) (127) (7F)   ;(00001010) (12) (10) (0A)   ;(00111000) (70) (56) (38)   ;
;120;(00001101) (15) (13) (0D)    ;(01111011) (173) (123) (7B)   ;(00000000) (0) (0) (00)   ;(01100011) (143) (99) (63)   ;(01101000) (150) (104) (68)   ;(01101111) (157) (111) (6F)   ;(00001010) (12) (10) (0A)   ;(00110011) (63) (51) (33)   ;
;128;(00100001) (41) (33) (21)    ;(01100110) (146) (102) (66)   ;(00110111) (67) (55) (37)   ;(01110100) (164) (116) (74)   ;(00010111) (27) (23) (17)   ;(00100001) (41) (33) (21)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;
;136;(01101111) (157) (111) (6F)    ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(00010010) (22) (18) (12)   ;(01101101) (155) (109) (6D)   ;(01001111) (117) (79) (4F)   ;(00101100) (54) (44) (2C)   ;(01000001) (101) (65) (41)   ;
;144;(00110011) (63) (51) (33)    ;(00001001) (11) (9) (09)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(00110101) (65) (53) (35)   ;(00000110) (6) (6) (06)   ;
;152;(01110011) (163) (115) (73)    ;(01111000) (170) (120) (78)   ;(00111110) (76) (62) (3E)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01110011) (163) (115) (73)   ;(00101111) (57) (47) (2F)   ;(00001110) (16) (14) (0E)   ;
;160;(01100011) (143) (99) (63)    ;(00110001) (61) (49) (31)   ;(00011110) (36) (30) (1E)   ;(00110011) (63) (51) (33)   ;(00001100) (14) (12) (0C)   ;(00010000) (20) (16) (10)   ;(01111000) (170) (120) (78)   ;(01111010) (172) (122) (7A)   ;
;168;(01001001) (111) (73) (49)    ;(00000111) (7) (7) (07)   ;(00011110) (36) (30) (1E)   ;(00101101) (55) (45) (2D)   ;(01101001) (151) (105) (69)   ;(00000001) (1) (1) (01)   ;(00000101) (5) (5) (05)   ;(00010101) (25) (21) (15)   ;
;176;(01010011) (123) (83) (53)    ;(01011101) (135) (93) (5D)   ;(01010010) (122) (82) (52)   ;(00111001) (71) (57) (39)   ;(01000110) (106) (70) (46)   ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00011000) (30) (24) (18)   ;
;184;(01010111) (127) (87) (57)    ;(00010111) (27) (23) (17)   ;(00101111) (57) (47) (2F)   ;(01010000) (120) (80) (50)   ;(01100011) (143) (99) (63)   ;(00001010) (12) (10) (0A)   ;(01110110) (166) (118) (76)   ;(01100011) (143) (99) (63)   ;
;192;(00111110) (76) (62) (3E)    ;(00110111) (67) (55) (37)   ;(00111001) (71) (57) (39)   ;(00100111) (47) (39) (27)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01101000) (150) (104) (68)   ;(01100101) (145) (101) (65)   ;
;200;(01010010) (122) (82) (52)    ;(00110000) (60) (48) (30)   ;(01100111) (147) (103) (67)   ;(01000100) (104) (68) (44)   ;(00101100) (54) (44) (2C)   ;(01111000) (170) (120) (78)   ;(01110000) (160) (112) (70)   ;(01000110) (106) (70) (46)   ;
;208;(01001111) (117) (79) (4F)    ;(01001011) (113) (75) (4B)   ;(00011010) (32) (26) (1A)   ;(00100110) (46) (38) (26)   ;(00111100) (74) (60) (3C)   ;(00011101) (35) (29) (1D)   ;(01101100) (154) (108) (6C)   ;(00011000) (30) (24) (18)   ;
;216;(00011100) (34) (28) (1C)    ;(00010101) (25) (21) (15)   ;(00011101) (35) (29) (1D)   ;(00110111) (67) (55) (37)   ;(00100111) (47) (39) (27)   ;(01110110) (166) (118) (76)   ;(00110111) (67) (55) (37)   ;(00010111) (27) (23) (17)   ;
;224;(01110011) (163) (115) (73)    ;(01111101) (175) (125) (7D)   ;(00111000) (70) (56) (38)   ;(00001110) (16) (14) (0E)   ;(00100001) (41) (33) (21)   ;(00110100) (64) (52) (34)   ;(01001100) (114) (76) (4C)   ;(00100001) (41) (33) (21)   ;
;232;(01001101) (115) (77) (4D)    ;(01011011) (133) (91) (5B)   ;(00011100) (34) (28) (1C)   ;(00001111) (17) (15) (0F)   ;(00100101) (45) (37) (25)   ;(00101000) (50) (40) (28)   ;(00110110) (66) (54) (36)   ;(01000001) (101) (65) (41)   ;
;240;(00001010) (12) (10) (0A)    ;(00100001) (41) (33) (21)   ;(01100110) (146) (102) (66)   ;(00000011) (3) (3) (03)   ;(01110110) (166) (118) (76)   ;(01011101) (135) (93) (5D)   ;(00111110) (76) (62) (3E)   ;(01001010) (112) (74) (4A)   ;
;248;(00011110) (36) (30) (1E)    ;(00111010) (72) (58) (3A)   ;(01111011) (173) (123) (7B)   ;(01000101) (105) (69) (45)   ;(01000010) (102) (66) (42)   ;(00011101) (35) (29) (1D)   ;(00111110) (76) (62) (3E)   ;(01001111) (117) (79) (4F)   ;
;256;(01010110) (126) (86) (56)    ;(00110010) (62) (50) (32)   ;(00101111) (57) (47) (2F)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(01110001) (161) (113) (71)   ;(01110100) (164) (116) (74)   ;(01100101) (145) (101) (65)   ;
;264;(00001100) (14) (12) (0C)    ;(00100001) (41) (33) (21)   ;(00101010) (52) (42) (2A)   ;(01010111) (127) (87) (57)   ;(00010001) (21) (17) (11)   ;(01011100) (134) (92) (5C)   ;(00001101) (15) (13) (0D)   ;(01010011) (123) (83) (53)   ;
;272;(00111111) (77) (63) (3F)    ;(01100011) (143) (99) (63)   ;(01011011) (133) (91) (5B)   ;(01110011) (163) (115) (73)   ;(01110010) (162) (114) (72)   ;(00101010) (52) (42) (2A)   ;(01011001) (131) (89) (59)   ;(00011001) (31) (25) (19)   ;
;280;(00000011) (3) (3) (03)    ;(01011111) (137) (95) (5F)   ;(01000000) (100) (64) (40)   ;(00111101) (75) (61) (3D)   ;(01110011) (163) (115) (73)   ;(01001110) (116) (78) (4E)   ;(01001111) (117) (79) (4F)   ;(01101110) (156) (110) (6E)   ;
;288;(01100111) (147) (103) (67)    ;(01001001) (111) (73) (49)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(01110001) (161) (113) (71)   ;(00000011) (3) (3) (03)   ;(00111110) (76) (62) (3E)   ;(00010101) (25) (21) (15)   ;
;296;(01111101) (175) (125) (7D)    ;(01011011) (133) (91) (5B)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000111) (7) (7) (07)   ;(01010111) (127) (87) (57)   ;(00000101) (5) (5) (05)   ;(00001001) (11) (9) (09)   ;
;304;(01000010) (102) (66) (42)    ;(00001100) (14) (12) (0C)   ;(01101000) (150) (104) (68)   ;(01101000) (150) (104) (68)   ;(01011100) (134) (92) (5C)   ;(00010011) (23) (19) (13)   ;(01010100) (124) (84) (54)   ;(01000010) (102) (66) (42)   ;
;312;(01111100) (174) (124) (7C)    ;(01010011) (123) (83) (53)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00110111) (67) (55) (37)   ;(01101001) (151) (105) (69)   ;(00001010) (12) (10) (0A)   ;(00010001) (21) (17) (11)   ;
;320;(00010110) (26) (22) (16)    ;(00110010) (62) (50) (32)   ;(01101010) (152) (106) (6A)   ;(01100110) (146) (102) (66)   ;(00000111) (7) (7) (07)   ;(00110011) (63) (51) (33)   ;(01000011) (103) (67) (43)   ;(00110101) (65) (53) (35)   ;
;328;(01010100) (124) (84) (54)    ;(01010000) (120) (80) (50)   ;(00100101) (45) (37) (25)   ;(00110111) (67) (55) (37)   ;(00000001) (1) (1) (01)   ;(01111101) (175) (125) (7D)   ;(00010101) (25) (21) (15)   ;(00001101) (15) (13) (0D)   ;
;336;(00101111) (57) (47) (2F)    ;(00011001) (31) (25) (19)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01111001) (171) (121) (79)   ;(01110101) (165) (117) (75)   ;(00000110) (6) (6) (06)   ;(01011110) (136) (94) (5E)   ;
;344;(00100010) (42) (34) (22)    ;(00110110) (66) (54) (36)   ;(01000110) (106) (70) (46)   ;(01111000) (170) (120) (78)   ;(00110101) (65) (53) (35)   ;(01111101) (175) (125) (7D)   ;(00100110) (46) (38) (26)   ;(01011001) (131) (89) (59)   ;
;352;(01010101) (125) (85) (55)    ;(01000101) (105) (69) (45)   ;(01011001) (131) (89) (59)   ;(01010101) (125) (85) (55)   ;(00010110) (26) (22) (16)   ;(00010000) (20) (16) (10)   ;(01111111) (177) (127) (7F)   ;(00010101) (25) (21) (15)   ;
;360;(00000100) (4) (4) (04)    ;(01000111) (107) (71) (47)   ;(01110000) (160) (112) (70)   ;(01010101) (125) (85) (55)   ;(00011000) (30) (24) (18)   ;(00101111) (57) (47) (2F)   ;(00111010) (72) (58) (3A)   ;(01111101) (175) (125) (7D)   ;
;368;(00010100) (24) (20) (14)    ;(01101101) (155) (109) (6D)   ;(01010010) (122) (82) (52)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00110110) (66) (54) (36)   ;(00111101) (75) (61) (3D)   ;(00001111) (17) (15) (0F)   ;
;376;(01001011) (113) (75) (4B)    ;(00011100) (34) (28) (1C)   ;(00110001) (61) (49) (31)   ;(01001010) (112) (74) (4A)   ;(00100000) (40) (32) (20)   ;(00100101) (45) (37) (25)   ;(01001110) (116) (78) (4E)   ;(00100001) (41) (33) (21)   ;
;384;(01101001) (151) (105) (69)    ;(01111101) (175) (125) (7D)   ;(01011101) (135) (93) (5D)   ;(00101100) (54) (44) (2C)   ;(01001010) (112) (74) (4A)   ;(00001101) (15) (13) (0D)   ;(01110100) (164) (116) (74)   ;(01110000) (160) (112) (70)   ;
;392;(01101000) (150) (104) (68)    ;(00100001) (41) (33) (21)   ;(01001100) (114) (76) (4C)   ;(00000010) (2) (2) (02)   ;(00110110) (66) (54) (36)   ;(00101000) (50) (40) (28)   ;(00010100) (24) (20) (14)   ;(00010110) (26) (22) (16)   ;
;400;(00110110) (66) (54) (36)    ;(00001100) (14) (12) (0C)   ;(01001100) (114) (76) (4C)   ;(00111100) (74) (60) (3C)   ;(01011001) (131) (89) (59)   ;(01011001) (131) (89) (59)   ;(01010001) (121) (81) (51)   ;(00000100) (4) (4) (04)   ;
;408;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(01000011) (103) (67) (43)   ;(01010011) (123) (83) (53)   ;(00110100) (64) (52) (34)   ;(01101000) (150) (104) (68)   ;(01011011) (133) (91) (5B)   ;(01111011) (173) (123) (7B)   ;
;416;(01000100) (104) (68) (44)    ;(00101001) (51) (41) (29)   ;(00001101) (15) (13) (0D)   ;(01001110) (116) (78) (4E)   ;(01100011) (143) (99) (63)   ;(00110110) (66) (54) (36)   ;(00001011) (13) (11) (0B)   ;(00100010) (42) (34) (22)   ;
;424;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(00111000) (70) (56) (38)   ;(01000011) (103) (67) (43)   ;(00111010) (72) (58) (3A)   ;(01110000) (160) (112) (70)   ;(01000010) (102) (66) (42)   ;(01111000) (170) (120) (78)   ;
;432;(01010001) (121) (81) (51)    ;(01111010) (172) (122) (7A)   ;(00011110) (36) (30) (1E)   ;(01010110) (126) (86) (56)   ;(00100101) (45) (37) (25)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(00001000) (10) (8) (08)   ;
;440;(00100000) (40) (32) (20)    ;(00011100) (34) (28) (1C)   ;(01010101) (125) (85) (55)   ;(01101100) (154) (108) (6C)   ;(00101100) (54) (44) (2C)   ;(01100011) (143) (99) (63)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;
;448;(01001101) (115) (77) (4D)    ;(00110001) (61) (49) (31)   ;(01110101) (165) (117) (75)   ;(00000000) (0) (0) (00)   ;(00111011) (73) (59) (3B)   ;(00110110) (66) (54) (36)   ;(00111010) (72) (58) (3A)   ;(01100010) (142) (98) (62)   ;
;456;(00101001) (51) (41) (29)    ;(01100100) (144) (100) (64)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00010110) (26) (22) (16)   ;(01011100) (134) (92) (5C)   ;(00111100) (74) (60) (3C)   ;(00010011) (23) (19) (13)   ;
;464;(00101011) (53) (43) (2B)    ;(01001101) (115) (77) (4D)   ;(00011000) (30) (24) (18)   ;(01011110) (136) (94) (5E)   ;(00011111) (37) (31) (1F)   ;(01110101) (165) (117) (75)   ;(00100010) (42) (34) (22)   ;(01100001) (141) (97) (61)   ;
;472;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(00001011) (13) (11) (0B)   ;(01001001) (111) (73) (49)   ;(01010111) (127) (87) (57)   ;(01000101) (105) (69) (45)   ;(00110110) (66) (54) (36)   ;(01010010) (122) (82) (52)   ;
;480;(01010010) (122) (82) (52)    ;(01010110) (126) (86) (56)   ;(01010001) (121) (81) (51)   ;(01111000) (170) (120) (78)   ;(00011010) (32) (26) (1A)   ;(01011010) (132) (90) (5A)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;
;488;(01001101) (115) (77) (4D)    ;(00111001) (71) (57) (39)   ;(00111010) (72) (58) (3A)   ;(01010100) (124) (84) (54)   ;(01100010) (142) (98) (62)   ;(00101100) (54) (44) (2C)   ;(01010100) (124) (84) (54)   ;(00110101) (65) (53) (35)   ;
;496;(01101011) (153) (107) (6B)    ;(01101010) (152) (106) (6A)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(01001010) (112) (74) (4A)   ;(01000101) (105) (69) (45)   ;(01101111) (157) (111) (6F)   ;(00100001) (41) (33) (21)   ;
;504;(00101000) (50) (40) (28)    ;(00001111) (17) (15) (0F)   ;(01111000) (170) (120) (78)   ;(01010010) (122) (82) (52)   ;(00111101) (75) (61) (3D)   ;(01010001) (121) (81) (51)   ;(01000101) (105) (69) (45)   ;(01010010) (122) (82) (52)   ;
;512;(01000101) (105) (69) (45)    ;(01011100) (134) (92) (5C)   ;(01000010) (102) (66) (42)   ;(01111111) (177) (127) (7F)   ;(00011011) (33) (27) (1B)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001000) (10) (8) (08)   ;
;520;(00110011) (63) (51) (33)    ;(00111001) (71) (57) (39)   ;(00101110) (56) (46) (2E)   ;(01100001) (141) (97) (61)   ;(01010000) (120) (80) (50)   ;(01100010) (142) (98) (62)   ;(01110111) (167) (119) (77)   ;(01111100) (174) (124) (7C)   ;
;528;(00011000) (30) (24) (18)    ;(00010001) (21) (17) (11)   ;(01011001) (131) (89) (59)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(01000011) (103) (67) (43)   ;(01101110) (156) (110) (6E)   ;(00111110) (76) (62) (3E)   ;
;536;(00110010) (62) (50) (32)    ;(01010101) (125) (85) (55)   ;(01011110) (136) (94) (5E)   ;(01000010) (102) (66) (42)   ;(00101100) (54) (44) (2C)   ;(00010011) (23) (19) (13)   ;(01001011) (113) (75) (4B)   ;(00100001) (41) (33) (21)   ;
;544;(00000101) (5) (5) (05)    ;(01100000) (140) (96) (60)   ;(00011111) (37) (31) (1F)   ;(00111000) (70) (56) (38)   ;(01011000) (130) (88) (58)   ;(00101101) (55) (45) (2D)   ;(01011110) (136) (94) (5E)   ;(00110010) (62) (50) (32)   ;
;552;(01010111) (127) (87) (57)    ;(01011010) (132) (90) (5A)   ;(00111000) (70) (56) (38)   ;(00000010) (2) (2) (02)   ;(00101010) (52) (42) (2A)   ;(00110110) (66) (54) (36)   ;(00100010) (42) (34) (22)   ;(00011001) (31) (25) (19)   ;
;560;(01101001) (151) (105) (69)    ;(00110111) (67) (55) (37)   ;(01110001) (161) (113) (71)   ;(00110010) (62) (50) (32)   ;(01100010) (142) (98) (62)   ;(00110010) (62) (50) (32)   ;(01100111) (147) (103) (67)   ;(01100000) (140) (96) (60)   ;
;568;(00110000) (60) (48) (30)    ;(00011011) (33) (27) (1B)   ;(01100101) (145) (101) (65)   ;(01111001) (171) (121) (79)   ;(00101001) (51) (41) (29)   ;(01010101) (125) (85) (55)   ;(00111000) (70) (56) (38)   ;(01101010) (152) (106) (6A)   ;
;576;(01100010) (142) (98) (62)    ;(00010101) (25) (21) (15)   ;(01101110) (156) (110) (6E)   ;(01111110) (176) (126) (7E)   ;(01000001) (101) (65) (41)   ;(01110001) (161) (113) (71)   ;(01001011) (113) (75) (4B)   ;(00010011) (23) (19) (13)   ;
;584;(00011001) (31) (25) (19)    ;(00110100) (64) (52) (34)   ;(01011111) (137) (95) (5F)   ;(01101001) (151) (105) (69)   ;(01100101) (145) (101) (65)   ;(00101000) (50) (40) (28)   ;(01000100) (104) (68) (44)   ;(00001011) (13) (11) (0B)   ;
;592;(00001110) (16) (14) (0E)    ;(00010001) (21) (17) (11)   ;(01010110) (126) (86) (56)   ;(00111111) (77) (63) (3F)   ;(00011000) (30) (24) (18)   ;(00111111) (77) (63) (3F)   ;(00010010) (22) (18) (12)   ;(00000111) (7) (7) (07)   ;
;600;(01101100) (154) (108) (6C)    ;(01000111) (107) (71) (47)   ;(01110110) (166) (118) (76)   ;(01011001) (131) (89) (59)   ;(01001010) (112) (74) (4A)   ;(01101000) (150) (104) (68)   ;(01110000) (160) (112) (70)   ;(01111110) (176) (126) (7E)   ;
;608;(00000000) (0) (0) (00)    ;(01101110) (156) (110) (6E)   ;(01001110) (116) (78) (4E)   ;(01111110) (176) (126) (7E)   ;(01000011) (103) (67) (43)   ;(00111101) (75) (61) (3D)   ;(01100110) (146) (102) (66)   ;(00011101) (35) (29) (1D)   ;
;616;(00111111) (77) (63) (3F)    ;(01110011) (163) (115) (73)   ;(01001001) (111) (73) (49)   ;(01101100) (154) (108) (6C)   ;(01011110) (136) (94) (5E)   ;(01001011) (113) (75) (4B)   ;(00011111) (37) (31) (1F)   ;(01010101) (125) (85) (55)   ;
;624;(00001010) (12) (10) (0A)    ;(01010000) (120) (80) (50)   ;(01010100) (124) (84) (54)   ;(01011101) (135) (93) (5D)   ;(01110010) (162) (114) (72)   ;(01111101) (175) (125) (7D)   ;(01100010) (142) (98) (62)   ;(01001010) (112) (74) (4A)   ;
;632;(01110110) (166) (118) (76)    ;(01001010) (112) (74) (4A)   ;(00000010) (2) (2) (02)   ;(00001111) (17) (15) (0F)   ;(01101110) (156) (110) (6E)   ;(00111101) (75) (61) (3D)   ;(01101100) (154) (108) (6C)   ;(00011010) (32) (26) (1A)   ;
;640;(01000110) (106) (70) (46)    ;(01010000) (120) (80) (50)   ;(00000100) (4) (4) (04)   ;(01001110) (116) (78) (4E)   ;(00101110) (56) (46) (2E)   ;(00000110) (6) (6) (06)   ;(00111110) (76) (62) (3E)   ;(00011000) (30) (24) (18)   ;
;648;(00001111) (17) (15) (0F)    ;(00011010) (32) (26) (1A)   ;(00010010) (22) (18) (12)   ;(00011000) (30) (24) (18)   ;(00000101) (5) (5) (05)   ;(01010001) (121) (81) (51)   ;(00100100) (44) (36) (24)   ;(01000100) (104) (68) (44)   ;
;656;(01011000) (130) (88) (58)    ;(00111111) (77) (63) (3F)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00001111) (17) (15) (0F)   ;(00111110) (76) (62) (3E)   ;(01101101) (155) (109) (6D)   ;(01101111) (157) (111) (6F)   ;
;664;(00100010) (42) (34) (22)    ;(00011010) (32) (26) (1A)   ;(01001000) (110) (72) (48)   ;(01010001) (121) (81) (51)   ;(00110101) (65) (53) (35)   ;(00011010) (32) (26) (1A)   ;(01111001) (171) (121) (79)   ;(00001010) (12) (10) (0A)   ;
;672;(00001101) (15) (13) (0D)    ;(00010010) (22) (18) (12)   ;(00010101) (25) (21) (15)   ;(01001111) (117) (79) (4F)   ;(01001001) (111) (73) (49)   ;(00000110) (6) (6) (06)   ;(01110111) (167) (119) (77)   ;(01011101) (135) (93) (5D)   ;
;680;(01011110) (136) (94) (5E)    ;(00001000) (10) (8) (08)   ;(01101110) (156) (110) (6E)   ;(01110111) (167) (119) (77)   ;(01111110) (176) (126) (7E)   ;(01101101) (155) (109) (6D)   ;(01100100) (144) (100) (64)   ;(01000001) (101) (65) (41)   ;
;688;(00010110) (26) (22) (16)    ;(00110011) (63) (51) (33)   ;(00010001) (21) (17) (11)   ;(00000011) (3) (3) (03)   ;(01111000) (170) (120) (78)   ;(00100110) (46) (38) (26)   ;(00100101) (45) (37) (25)   ;(00101010) (52) (42) (2A)   ;
;696;(00111011) (73) (59) (3B)    ;(01010010) (122) (82) (52)   ;(00000011) (3) (3) (03)   ;(01101011) (153) (107) (6B)   ;(01000111) (107) (71) (47)   ;(01101101) (155) (109) (6D)   ;(00101100) (54) (44) (2C)   ;(00111001) (71) (57) (39)   ;
;704;(00000110) (6) (6) (06)    ;(00010110) (26) (22) (16)   ;(01010100) (124) (84) (54)   ;(00101010) (52) (42) (2A)   ;(01110011) (163) (115) (73)   ;(00001111) (17) (15) (0F)   ;(01111110) (176) (126) (7E)   ;(01000101) (105) (69) (45)   ;
;712;(01011010) (132) (90) (5A)    ;(01111111) (177) (127) (7F)   ;(00100100) (44) (36) (24)   ;(00110101) (65) (53) (35)   ;(00111011) (73) (59) (3B)   ;(01100001) (141) (97) (61)   ;(01101000) (150) (104) (68)   ;(00001100) (14) (12) (0C)   ;
;720;(00010110) (26) (22) (16)    ;(00101110) (56) (46) (2E)   ;(00000111) (7) (7) (07)   ;(01000010) (102) (66) (42)   ;(00101010) (52) (42) (2A)   ;(00010110) (26) (22) (16)   ;(00011010) (32) (26) (1A)   ;(01110011) (163) (115) (73)   ;
;728;(01010110) (126) (86) (56)    ;(00111011) (73) (59) (3B)   ;(01110100) (164) (116) (74)   ;(00001101) (15) (13) (0D)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;(01000111) (107) (71) (47)   ;(00010111) (27) (23) (17)   ;
;736;(01001100) (114) (76) (4C)    ;(00100110) (46) (38) (26)   ;(00010001) (21) (17) (11)   ;(00011011) (33) (27) (1B)   ;(01110010) (162) (114) (72)   ;(00001001) (11) (9) (09)   ;(00011111) (37) (31) (1F)   ;(00000110) (6) (6) (06)   ;
;744;(00111000) (70) (56) (38)    ;(00000001) (1) (1) (01)   ;(01110010) (162) (114) (72)   ;(00011001) (31) (25) (19)   ;(00001011) (13) (11) (0B)   ;(00100111) (47) (39) (27)   ;(00111010) (72) (58) (3A)   ;(00001101) (15) (13) (0D)   ;
;752;(01111111) (177) (127) (7F)    ;(00101010) (52) (42) (2A)   ;(00100110) (46) (38) (26)   ;(00000111) (7) (7) (07)   ;(00100110) (46) (38) (26)   ;(00000101) (5) (5) (05)   ;(01000000) (100) (64) (40)   ;(01100001) (141) (97) (61)   ;
;760;(01010000) (120) (80) (50)    ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;(01100011) (143) (99) (63)   ;(01110011) (163) (115) (73)   ;(01000100) (104) (68) (44)   ;(00001101) (15) (13) (0D)   ;(01101001) (151) (105) (69)   ;
;768;(00101011) (53) (43) (2B)    ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00000001) (1) (1) (01)   ;(00000110) (6) (6) (06)   ;(01010101) (125) (85) (55)   ;(01001101) (115) (77) (4D)   ;(01000011) (103) (67) (43)   ;
;776;(01011101) (135) (93) (5D)    ;(01011010) (132) (90) (5A)   ;(01100100) (144) (100) (64)   ;(00100100) (44) (36) (24)   ;(01011000) (130) (88) (58)   ;(01000111) (107) (71) (47)   ;(00110010) (62) (50) (32)   ;(00000111) (7) (7) (07)   ;
;784;(00000000) (0) (0) (00)    ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|cnn:U2|ram_pixel:U2|ram_input_b:ram_input_b_inst|altsyncram:altsyncram_component|altsyncram_njr3:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01101000) (150) (104) (68)    ;(01110011) (163) (115) (73)   ;(00010000) (20) (16) (10)   ;(01110100) (164) (116) (74)   ;(01010000) (120) (80) (50)   ;(00001100) (14) (12) (0C)   ;(00100011) (43) (35) (23)   ;(01000110) (106) (70) (46)   ;
;8;(01111010) (172) (122) (7A)    ;(01111011) (173) (123) (7B)   ;(00010100) (24) (20) (14)   ;(01111100) (174) (124) (7C)   ;(01111010) (172) (122) (7A)   ;(00111110) (76) (62) (3E)   ;(01100110) (146) (102) (66)   ;(00010010) (22) (18) (12)   ;
;16;(00110101) (65) (53) (35)    ;(01110101) (165) (117) (75)   ;(01100101) (145) (101) (65)   ;(01111010) (172) (122) (7A)   ;(01010011) (123) (83) (53)   ;(00000100) (4) (4) (04)   ;(01101100) (154) (108) (6C)   ;(01110111) (167) (119) (77)   ;
;24;(01010110) (126) (86) (56)    ;(01100000) (140) (96) (60)   ;(01011111) (137) (95) (5F)   ;(00110010) (62) (50) (32)   ;(01010011) (123) (83) (53)   ;(00010101) (25) (21) (15)   ;(01011010) (132) (90) (5A)   ;(00000100) (4) (4) (04)   ;
;32;(00100011) (43) (35) (23)    ;(00000101) (5) (5) (05)   ;(00001100) (14) (12) (0C)   ;(01101001) (151) (105) (69)   ;(01011000) (130) (88) (58)   ;(00101000) (50) (40) (28)   ;(01111001) (171) (121) (79)   ;(00000100) (4) (4) (04)   ;
;40;(00111000) (70) (56) (38)    ;(00110000) (60) (48) (30)   ;(01100001) (141) (97) (61)   ;(01100101) (145) (101) (65)   ;(00010111) (27) (23) (17)   ;(00111110) (76) (62) (3E)   ;(00111001) (71) (57) (39)   ;(01010010) (122) (82) (52)   ;
;48;(01011010) (132) (90) (5A)    ;(01100000) (140) (96) (60)   ;(00100011) (43) (35) (23)   ;(01010111) (127) (87) (57)   ;(01010011) (123) (83) (53)   ;(00010100) (24) (20) (14)   ;(00001111) (17) (15) (0F)   ;(00111111) (77) (63) (3F)   ;
;56;(01111010) (172) (122) (7A)    ;(00101011) (53) (43) (2B)   ;(01001010) (112) (74) (4A)   ;(00011100) (34) (28) (1C)   ;(01100000) (140) (96) (60)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01011001) (131) (89) (59)   ;
;64;(01110010) (162) (114) (72)    ;(01111010) (172) (122) (7A)   ;(01000110) (106) (70) (46)   ;(00010001) (21) (17) (11)   ;(00010011) (23) (19) (13)   ;(00100000) (40) (32) (20)   ;(01101011) (153) (107) (6B)   ;(00100000) (40) (32) (20)   ;
;72;(01101000) (150) (104) (68)    ;(00011111) (37) (31) (1F)   ;(01110110) (166) (118) (76)   ;(00101100) (54) (44) (2C)   ;(00011001) (31) (25) (19)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(00111100) (74) (60) (3C)   ;
;80;(00101101) (55) (45) (2D)    ;(01101010) (152) (106) (6A)   ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(01110101) (165) (117) (75)   ;(00100100) (44) (36) (24)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;88;(00110000) (60) (48) (30)    ;(01001000) (110) (72) (48)   ;(00001001) (11) (9) (09)   ;(00000110) (6) (6) (06)   ;(01000011) (103) (67) (43)   ;(01100011) (143) (99) (63)   ;(01110111) (167) (119) (77)   ;(00010000) (20) (16) (10)   ;
;96;(01001000) (110) (72) (48)    ;(00111100) (74) (60) (3C)   ;(00000001) (1) (1) (01)   ;(00101011) (53) (43) (2B)   ;(00010100) (24) (20) (14)   ;(01100101) (145) (101) (65)   ;(00100111) (47) (39) (27)   ;(01000011) (103) (67) (43)   ;
;104;(00010101) (25) (21) (15)    ;(01001101) (115) (77) (4D)   ;(00100001) (41) (33) (21)   ;(01010011) (123) (83) (53)   ;(01011000) (130) (88) (58)   ;(01011111) (137) (95) (5F)   ;(00111001) (71) (57) (39)   ;(00001010) (12) (10) (0A)   ;
;112;(00011101) (35) (29) (1D)    ;(01110100) (164) (116) (74)   ;(00010011) (23) (19) (13)   ;(01101001) (151) (105) (69)   ;(01000100) (104) (68) (44)   ;(01111111) (177) (127) (7F)   ;(00001010) (12) (10) (0A)   ;(00111000) (70) (56) (38)   ;
;120;(00001101) (15) (13) (0D)    ;(01111011) (173) (123) (7B)   ;(00000000) (0) (0) (00)   ;(01100011) (143) (99) (63)   ;(01101000) (150) (104) (68)   ;(01101111) (157) (111) (6F)   ;(00001010) (12) (10) (0A)   ;(00110011) (63) (51) (33)   ;
;128;(00100001) (41) (33) (21)    ;(01100110) (146) (102) (66)   ;(00110111) (67) (55) (37)   ;(01110100) (164) (116) (74)   ;(00010111) (27) (23) (17)   ;(00100001) (41) (33) (21)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;
;136;(01101111) (157) (111) (6F)    ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(00010010) (22) (18) (12)   ;(01101101) (155) (109) (6D)   ;(01001111) (117) (79) (4F)   ;(00101100) (54) (44) (2C)   ;(01000001) (101) (65) (41)   ;
;144;(00110011) (63) (51) (33)    ;(00001001) (11) (9) (09)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(00110101) (65) (53) (35)   ;(00000110) (6) (6) (06)   ;
;152;(01110011) (163) (115) (73)    ;(01111000) (170) (120) (78)   ;(00111110) (76) (62) (3E)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01110011) (163) (115) (73)   ;(00101111) (57) (47) (2F)   ;(00001110) (16) (14) (0E)   ;
;160;(01100011) (143) (99) (63)    ;(00110001) (61) (49) (31)   ;(00011110) (36) (30) (1E)   ;(00110011) (63) (51) (33)   ;(00001100) (14) (12) (0C)   ;(00010000) (20) (16) (10)   ;(01111000) (170) (120) (78)   ;(01111010) (172) (122) (7A)   ;
;168;(01001001) (111) (73) (49)    ;(00000111) (7) (7) (07)   ;(00011110) (36) (30) (1E)   ;(00101101) (55) (45) (2D)   ;(01101001) (151) (105) (69)   ;(00000001) (1) (1) (01)   ;(00000101) (5) (5) (05)   ;(00010101) (25) (21) (15)   ;
;176;(01010011) (123) (83) (53)    ;(01011101) (135) (93) (5D)   ;(01010010) (122) (82) (52)   ;(00111001) (71) (57) (39)   ;(01000110) (106) (70) (46)   ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00011000) (30) (24) (18)   ;
;184;(01010111) (127) (87) (57)    ;(00010111) (27) (23) (17)   ;(00101111) (57) (47) (2F)   ;(01010000) (120) (80) (50)   ;(01100011) (143) (99) (63)   ;(00001010) (12) (10) (0A)   ;(01110110) (166) (118) (76)   ;(01100011) (143) (99) (63)   ;
;192;(00111110) (76) (62) (3E)    ;(00110111) (67) (55) (37)   ;(00111001) (71) (57) (39)   ;(00100111) (47) (39) (27)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01101000) (150) (104) (68)   ;(01100101) (145) (101) (65)   ;
;200;(01010010) (122) (82) (52)    ;(00110000) (60) (48) (30)   ;(01100111) (147) (103) (67)   ;(01000100) (104) (68) (44)   ;(00101100) (54) (44) (2C)   ;(01111000) (170) (120) (78)   ;(01110000) (160) (112) (70)   ;(01000110) (106) (70) (46)   ;
;208;(01001111) (117) (79) (4F)    ;(01001011) (113) (75) (4B)   ;(00011010) (32) (26) (1A)   ;(00100110) (46) (38) (26)   ;(00111100) (74) (60) (3C)   ;(00011101) (35) (29) (1D)   ;(01101100) (154) (108) (6C)   ;(00011000) (30) (24) (18)   ;
;216;(00011100) (34) (28) (1C)    ;(00010101) (25) (21) (15)   ;(00011101) (35) (29) (1D)   ;(00110111) (67) (55) (37)   ;(00100111) (47) (39) (27)   ;(01110110) (166) (118) (76)   ;(00110111) (67) (55) (37)   ;(00010111) (27) (23) (17)   ;
;224;(01110011) (163) (115) (73)    ;(01111101) (175) (125) (7D)   ;(00111000) (70) (56) (38)   ;(00001110) (16) (14) (0E)   ;(00100001) (41) (33) (21)   ;(00110100) (64) (52) (34)   ;(01001100) (114) (76) (4C)   ;(00100001) (41) (33) (21)   ;
;232;(01001101) (115) (77) (4D)    ;(01011011) (133) (91) (5B)   ;(00011100) (34) (28) (1C)   ;(00001111) (17) (15) (0F)   ;(00100101) (45) (37) (25)   ;(00101000) (50) (40) (28)   ;(00110110) (66) (54) (36)   ;(01000001) (101) (65) (41)   ;
;240;(00001010) (12) (10) (0A)    ;(00100001) (41) (33) (21)   ;(01100110) (146) (102) (66)   ;(00000011) (3) (3) (03)   ;(01110110) (166) (118) (76)   ;(01011101) (135) (93) (5D)   ;(00111110) (76) (62) (3E)   ;(01001010) (112) (74) (4A)   ;
;248;(00011110) (36) (30) (1E)    ;(00111010) (72) (58) (3A)   ;(01111011) (173) (123) (7B)   ;(01000101) (105) (69) (45)   ;(01000010) (102) (66) (42)   ;(00011101) (35) (29) (1D)   ;(00111110) (76) (62) (3E)   ;(01001111) (117) (79) (4F)   ;
;256;(01010110) (126) (86) (56)    ;(00110010) (62) (50) (32)   ;(00101111) (57) (47) (2F)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(01110001) (161) (113) (71)   ;(01110100) (164) (116) (74)   ;(01100101) (145) (101) (65)   ;
;264;(00001100) (14) (12) (0C)    ;(00100001) (41) (33) (21)   ;(00101010) (52) (42) (2A)   ;(01010111) (127) (87) (57)   ;(00010001) (21) (17) (11)   ;(01011100) (134) (92) (5C)   ;(00001101) (15) (13) (0D)   ;(01010011) (123) (83) (53)   ;
;272;(00111111) (77) (63) (3F)    ;(01100011) (143) (99) (63)   ;(01011011) (133) (91) (5B)   ;(01110011) (163) (115) (73)   ;(01110010) (162) (114) (72)   ;(00101010) (52) (42) (2A)   ;(01011001) (131) (89) (59)   ;(00011001) (31) (25) (19)   ;
;280;(00000011) (3) (3) (03)    ;(01011111) (137) (95) (5F)   ;(01000000) (100) (64) (40)   ;(00111101) (75) (61) (3D)   ;(01110011) (163) (115) (73)   ;(01001110) (116) (78) (4E)   ;(01001111) (117) (79) (4F)   ;(01101110) (156) (110) (6E)   ;
;288;(01100111) (147) (103) (67)    ;(01001001) (111) (73) (49)   ;(00010111) (27) (23) (17)   ;(00011110) (36) (30) (1E)   ;(01110001) (161) (113) (71)   ;(00000011) (3) (3) (03)   ;(00111110) (76) (62) (3E)   ;(00010101) (25) (21) (15)   ;
;296;(01111101) (175) (125) (7D)    ;(01011011) (133) (91) (5B)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000111) (7) (7) (07)   ;(01010111) (127) (87) (57)   ;(00000101) (5) (5) (05)   ;(00001001) (11) (9) (09)   ;
;304;(01000010) (102) (66) (42)    ;(00001100) (14) (12) (0C)   ;(01101000) (150) (104) (68)   ;(01101000) (150) (104) (68)   ;(01011100) (134) (92) (5C)   ;(00010011) (23) (19) (13)   ;(01010100) (124) (84) (54)   ;(01000010) (102) (66) (42)   ;
;312;(01111100) (174) (124) (7C)    ;(01010011) (123) (83) (53)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00110111) (67) (55) (37)   ;(01101001) (151) (105) (69)   ;(00001010) (12) (10) (0A)   ;(00010001) (21) (17) (11)   ;
;320;(00010110) (26) (22) (16)    ;(00110010) (62) (50) (32)   ;(01101010) (152) (106) (6A)   ;(01100110) (146) (102) (66)   ;(00000111) (7) (7) (07)   ;(00110011) (63) (51) (33)   ;(01000011) (103) (67) (43)   ;(00110101) (65) (53) (35)   ;
;328;(01010100) (124) (84) (54)    ;(01010000) (120) (80) (50)   ;(00100101) (45) (37) (25)   ;(00110111) (67) (55) (37)   ;(00000001) (1) (1) (01)   ;(01111101) (175) (125) (7D)   ;(00010101) (25) (21) (15)   ;(00001101) (15) (13) (0D)   ;
;336;(00101111) (57) (47) (2F)    ;(00011001) (31) (25) (19)   ;(00111110) (76) (62) (3E)   ;(00101011) (53) (43) (2B)   ;(01111001) (171) (121) (79)   ;(01110101) (165) (117) (75)   ;(00000110) (6) (6) (06)   ;(01011110) (136) (94) (5E)   ;
;344;(00100010) (42) (34) (22)    ;(00110110) (66) (54) (36)   ;(01000110) (106) (70) (46)   ;(01111000) (170) (120) (78)   ;(00110101) (65) (53) (35)   ;(01111101) (175) (125) (7D)   ;(00100110) (46) (38) (26)   ;(01011001) (131) (89) (59)   ;
;352;(01010101) (125) (85) (55)    ;(01000101) (105) (69) (45)   ;(01011001) (131) (89) (59)   ;(01010101) (125) (85) (55)   ;(00010110) (26) (22) (16)   ;(00010000) (20) (16) (10)   ;(01111111) (177) (127) (7F)   ;(00010101) (25) (21) (15)   ;
;360;(00000100) (4) (4) (04)    ;(01000111) (107) (71) (47)   ;(01110000) (160) (112) (70)   ;(01010101) (125) (85) (55)   ;(00011000) (30) (24) (18)   ;(00101111) (57) (47) (2F)   ;(00111010) (72) (58) (3A)   ;(01111101) (175) (125) (7D)   ;
;368;(00010100) (24) (20) (14)    ;(01101101) (155) (109) (6D)   ;(01010010) (122) (82) (52)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00110110) (66) (54) (36)   ;(00111101) (75) (61) (3D)   ;(00001111) (17) (15) (0F)   ;
;376;(01001011) (113) (75) (4B)    ;(00011100) (34) (28) (1C)   ;(00110001) (61) (49) (31)   ;(01001010) (112) (74) (4A)   ;(00100000) (40) (32) (20)   ;(00100101) (45) (37) (25)   ;(01001110) (116) (78) (4E)   ;(00100001) (41) (33) (21)   ;
;384;(01101001) (151) (105) (69)    ;(01111101) (175) (125) (7D)   ;(01011101) (135) (93) (5D)   ;(00101100) (54) (44) (2C)   ;(01001010) (112) (74) (4A)   ;(00001101) (15) (13) (0D)   ;(01110100) (164) (116) (74)   ;(01110000) (160) (112) (70)   ;
;392;(01101000) (150) (104) (68)    ;(00100001) (41) (33) (21)   ;(01001100) (114) (76) (4C)   ;(00000010) (2) (2) (02)   ;(00110110) (66) (54) (36)   ;(00101000) (50) (40) (28)   ;(00010100) (24) (20) (14)   ;(00010110) (26) (22) (16)   ;
;400;(00110110) (66) (54) (36)    ;(00001100) (14) (12) (0C)   ;(01001100) (114) (76) (4C)   ;(00111100) (74) (60) (3C)   ;(01011001) (131) (89) (59)   ;(01011001) (131) (89) (59)   ;(01010001) (121) (81) (51)   ;(00000100) (4) (4) (04)   ;
;408;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(01000011) (103) (67) (43)   ;(01010011) (123) (83) (53)   ;(00110100) (64) (52) (34)   ;(01101000) (150) (104) (68)   ;(01011011) (133) (91) (5B)   ;(01111011) (173) (123) (7B)   ;
;416;(01000100) (104) (68) (44)    ;(00101001) (51) (41) (29)   ;(00001101) (15) (13) (0D)   ;(01001110) (116) (78) (4E)   ;(01100011) (143) (99) (63)   ;(00110110) (66) (54) (36)   ;(00001011) (13) (11) (0B)   ;(00100010) (42) (34) (22)   ;
;424;(00010011) (23) (19) (13)    ;(00100011) (43) (35) (23)   ;(00111000) (70) (56) (38)   ;(01000011) (103) (67) (43)   ;(00111010) (72) (58) (3A)   ;(01110000) (160) (112) (70)   ;(01000010) (102) (66) (42)   ;(01111000) (170) (120) (78)   ;
;432;(01010001) (121) (81) (51)    ;(01111010) (172) (122) (7A)   ;(00011110) (36) (30) (1E)   ;(01010110) (126) (86) (56)   ;(00100101) (45) (37) (25)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(00001000) (10) (8) (08)   ;
;440;(00100000) (40) (32) (20)    ;(00011100) (34) (28) (1C)   ;(01010101) (125) (85) (55)   ;(01101100) (154) (108) (6C)   ;(00101100) (54) (44) (2C)   ;(01100011) (143) (99) (63)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;
;448;(01001101) (115) (77) (4D)    ;(00110001) (61) (49) (31)   ;(01110101) (165) (117) (75)   ;(00000000) (0) (0) (00)   ;(00111011) (73) (59) (3B)   ;(00110110) (66) (54) (36)   ;(00111010) (72) (58) (3A)   ;(01100010) (142) (98) (62)   ;
;456;(00101001) (51) (41) (29)    ;(01100100) (144) (100) (64)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00010110) (26) (22) (16)   ;(01011100) (134) (92) (5C)   ;(00111100) (74) (60) (3C)   ;(00010011) (23) (19) (13)   ;
;464;(00101011) (53) (43) (2B)    ;(01001101) (115) (77) (4D)   ;(00011000) (30) (24) (18)   ;(01011110) (136) (94) (5E)   ;(00011111) (37) (31) (1F)   ;(01110101) (165) (117) (75)   ;(00100010) (42) (34) (22)   ;(01100001) (141) (97) (61)   ;
;472;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(00001011) (13) (11) (0B)   ;(01001001) (111) (73) (49)   ;(01010111) (127) (87) (57)   ;(01000101) (105) (69) (45)   ;(00110110) (66) (54) (36)   ;(01010010) (122) (82) (52)   ;
;480;(01010010) (122) (82) (52)    ;(01010110) (126) (86) (56)   ;(01010001) (121) (81) (51)   ;(01111000) (170) (120) (78)   ;(00011010) (32) (26) (1A)   ;(01011010) (132) (90) (5A)   ;(00011110) (36) (30) (1E)   ;(00001111) (17) (15) (0F)   ;
;488;(01001101) (115) (77) (4D)    ;(00111001) (71) (57) (39)   ;(00111010) (72) (58) (3A)   ;(01010100) (124) (84) (54)   ;(01100010) (142) (98) (62)   ;(00101100) (54) (44) (2C)   ;(01010100) (124) (84) (54)   ;(00110101) (65) (53) (35)   ;
;496;(01101011) (153) (107) (6B)    ;(01101010) (152) (106) (6A)   ;(00100000) (40) (32) (20)   ;(01001110) (116) (78) (4E)   ;(01001010) (112) (74) (4A)   ;(01000101) (105) (69) (45)   ;(01101111) (157) (111) (6F)   ;(00100001) (41) (33) (21)   ;
;504;(00101000) (50) (40) (28)    ;(00001111) (17) (15) (0F)   ;(01111000) (170) (120) (78)   ;(01010010) (122) (82) (52)   ;(00111101) (75) (61) (3D)   ;(01010001) (121) (81) (51)   ;(01000101) (105) (69) (45)   ;(01010010) (122) (82) (52)   ;
;512;(01000101) (105) (69) (45)    ;(01011100) (134) (92) (5C)   ;(01000010) (102) (66) (42)   ;(01111111) (177) (127) (7F)   ;(00011011) (33) (27) (1B)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001000) (10) (8) (08)   ;
;520;(00110011) (63) (51) (33)    ;(00111001) (71) (57) (39)   ;(00101110) (56) (46) (2E)   ;(01100001) (141) (97) (61)   ;(01010000) (120) (80) (50)   ;(01100010) (142) (98) (62)   ;(01110111) (167) (119) (77)   ;(01111100) (174) (124) (7C)   ;
;528;(00011000) (30) (24) (18)    ;(00010001) (21) (17) (11)   ;(01011001) (131) (89) (59)   ;(00001100) (14) (12) (0C)   ;(01000011) (103) (67) (43)   ;(01000011) (103) (67) (43)   ;(01101110) (156) (110) (6E)   ;(00111110) (76) (62) (3E)   ;
;536;(00110010) (62) (50) (32)    ;(01010101) (125) (85) (55)   ;(01011110) (136) (94) (5E)   ;(01000010) (102) (66) (42)   ;(00101100) (54) (44) (2C)   ;(00010011) (23) (19) (13)   ;(01001011) (113) (75) (4B)   ;(00100001) (41) (33) (21)   ;
;544;(00000101) (5) (5) (05)    ;(01100000) (140) (96) (60)   ;(00011111) (37) (31) (1F)   ;(00111000) (70) (56) (38)   ;(01011000) (130) (88) (58)   ;(00101101) (55) (45) (2D)   ;(01011110) (136) (94) (5E)   ;(00110010) (62) (50) (32)   ;
;552;(01010111) (127) (87) (57)    ;(01011010) (132) (90) (5A)   ;(00111000) (70) (56) (38)   ;(00000010) (2) (2) (02)   ;(00101010) (52) (42) (2A)   ;(00110110) (66) (54) (36)   ;(00100010) (42) (34) (22)   ;(00011001) (31) (25) (19)   ;
;560;(01101001) (151) (105) (69)    ;(00110111) (67) (55) (37)   ;(01110001) (161) (113) (71)   ;(00110010) (62) (50) (32)   ;(01100010) (142) (98) (62)   ;(00110010) (62) (50) (32)   ;(01100111) (147) (103) (67)   ;(01100000) (140) (96) (60)   ;
;568;(00110000) (60) (48) (30)    ;(00011011) (33) (27) (1B)   ;(01100101) (145) (101) (65)   ;(01111001) (171) (121) (79)   ;(00101001) (51) (41) (29)   ;(01010101) (125) (85) (55)   ;(00111000) (70) (56) (38)   ;(01101010) (152) (106) (6A)   ;
;576;(01100010) (142) (98) (62)    ;(00010101) (25) (21) (15)   ;(01101110) (156) (110) (6E)   ;(01111110) (176) (126) (7E)   ;(01000001) (101) (65) (41)   ;(01110001) (161) (113) (71)   ;(01001011) (113) (75) (4B)   ;(00010011) (23) (19) (13)   ;
;584;(00011001) (31) (25) (19)    ;(00110100) (64) (52) (34)   ;(01011111) (137) (95) (5F)   ;(01101001) (151) (105) (69)   ;(01100101) (145) (101) (65)   ;(00101000) (50) (40) (28)   ;(01000100) (104) (68) (44)   ;(00001011) (13) (11) (0B)   ;
;592;(00001110) (16) (14) (0E)    ;(00010001) (21) (17) (11)   ;(01010110) (126) (86) (56)   ;(00111111) (77) (63) (3F)   ;(00011000) (30) (24) (18)   ;(00111111) (77) (63) (3F)   ;(00010010) (22) (18) (12)   ;(00000111) (7) (7) (07)   ;
;600;(01101100) (154) (108) (6C)    ;(01000111) (107) (71) (47)   ;(01110110) (166) (118) (76)   ;(01011001) (131) (89) (59)   ;(01001010) (112) (74) (4A)   ;(01101000) (150) (104) (68)   ;(01110000) (160) (112) (70)   ;(01111110) (176) (126) (7E)   ;
;608;(00000000) (0) (0) (00)    ;(01101110) (156) (110) (6E)   ;(01001110) (116) (78) (4E)   ;(01111110) (176) (126) (7E)   ;(01000011) (103) (67) (43)   ;(00111101) (75) (61) (3D)   ;(01100110) (146) (102) (66)   ;(00011101) (35) (29) (1D)   ;
;616;(00111111) (77) (63) (3F)    ;(01110011) (163) (115) (73)   ;(01001001) (111) (73) (49)   ;(01101100) (154) (108) (6C)   ;(01011110) (136) (94) (5E)   ;(01001011) (113) (75) (4B)   ;(00011111) (37) (31) (1F)   ;(01010101) (125) (85) (55)   ;
;624;(00001010) (12) (10) (0A)    ;(01010000) (120) (80) (50)   ;(01010100) (124) (84) (54)   ;(01011101) (135) (93) (5D)   ;(01110010) (162) (114) (72)   ;(01111101) (175) (125) (7D)   ;(01100010) (142) (98) (62)   ;(01001010) (112) (74) (4A)   ;
;632;(01110110) (166) (118) (76)    ;(01001010) (112) (74) (4A)   ;(00000010) (2) (2) (02)   ;(00001111) (17) (15) (0F)   ;(01101110) (156) (110) (6E)   ;(00111101) (75) (61) (3D)   ;(01101100) (154) (108) (6C)   ;(00011010) (32) (26) (1A)   ;
;640;(01000110) (106) (70) (46)    ;(01010000) (120) (80) (50)   ;(00000100) (4) (4) (04)   ;(01001110) (116) (78) (4E)   ;(00101110) (56) (46) (2E)   ;(00000110) (6) (6) (06)   ;(00111110) (76) (62) (3E)   ;(00011000) (30) (24) (18)   ;
;648;(00001111) (17) (15) (0F)    ;(00011010) (32) (26) (1A)   ;(00010010) (22) (18) (12)   ;(00011000) (30) (24) (18)   ;(00000101) (5) (5) (05)   ;(01010001) (121) (81) (51)   ;(00100100) (44) (36) (24)   ;(01000100) (104) (68) (44)   ;
;656;(01011000) (130) (88) (58)    ;(00111111) (77) (63) (3F)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00001111) (17) (15) (0F)   ;(00111110) (76) (62) (3E)   ;(01101101) (155) (109) (6D)   ;(01101111) (157) (111) (6F)   ;
;664;(00100010) (42) (34) (22)    ;(00011010) (32) (26) (1A)   ;(01001000) (110) (72) (48)   ;(01010001) (121) (81) (51)   ;(00110101) (65) (53) (35)   ;(00011010) (32) (26) (1A)   ;(01111001) (171) (121) (79)   ;(00001010) (12) (10) (0A)   ;
;672;(00001101) (15) (13) (0D)    ;(00010010) (22) (18) (12)   ;(00010101) (25) (21) (15)   ;(01001111) (117) (79) (4F)   ;(01001001) (111) (73) (49)   ;(00000110) (6) (6) (06)   ;(01110111) (167) (119) (77)   ;(01011101) (135) (93) (5D)   ;
;680;(01011110) (136) (94) (5E)    ;(00001000) (10) (8) (08)   ;(01101110) (156) (110) (6E)   ;(01110111) (167) (119) (77)   ;(01111110) (176) (126) (7E)   ;(01101101) (155) (109) (6D)   ;(01100100) (144) (100) (64)   ;(01000001) (101) (65) (41)   ;
;688;(00010110) (26) (22) (16)    ;(00110011) (63) (51) (33)   ;(00010001) (21) (17) (11)   ;(00000011) (3) (3) (03)   ;(01111000) (170) (120) (78)   ;(00100110) (46) (38) (26)   ;(00100101) (45) (37) (25)   ;(00101010) (52) (42) (2A)   ;
;696;(00111011) (73) (59) (3B)    ;(01010010) (122) (82) (52)   ;(00000011) (3) (3) (03)   ;(01101011) (153) (107) (6B)   ;(01000111) (107) (71) (47)   ;(01101101) (155) (109) (6D)   ;(00101100) (54) (44) (2C)   ;(00111001) (71) (57) (39)   ;
;704;(00000110) (6) (6) (06)    ;(00010110) (26) (22) (16)   ;(01010100) (124) (84) (54)   ;(00101010) (52) (42) (2A)   ;(01110011) (163) (115) (73)   ;(00001111) (17) (15) (0F)   ;(01111110) (176) (126) (7E)   ;(01000101) (105) (69) (45)   ;
;712;(01011010) (132) (90) (5A)    ;(01111111) (177) (127) (7F)   ;(00100100) (44) (36) (24)   ;(00110101) (65) (53) (35)   ;(00111011) (73) (59) (3B)   ;(01100001) (141) (97) (61)   ;(01101000) (150) (104) (68)   ;(00001100) (14) (12) (0C)   ;
;720;(00010110) (26) (22) (16)    ;(00101110) (56) (46) (2E)   ;(00000111) (7) (7) (07)   ;(01000010) (102) (66) (42)   ;(00101010) (52) (42) (2A)   ;(00010110) (26) (22) (16)   ;(00011010) (32) (26) (1A)   ;(01110011) (163) (115) (73)   ;
;728;(01010110) (126) (86) (56)    ;(00111011) (73) (59) (3B)   ;(01110100) (164) (116) (74)   ;(00001101) (15) (13) (0D)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;(01000111) (107) (71) (47)   ;(00010111) (27) (23) (17)   ;
;736;(01001100) (114) (76) (4C)    ;(00100110) (46) (38) (26)   ;(00010001) (21) (17) (11)   ;(00011011) (33) (27) (1B)   ;(01110010) (162) (114) (72)   ;(00001001) (11) (9) (09)   ;(00011111) (37) (31) (1F)   ;(00000110) (6) (6) (06)   ;
;744;(00111000) (70) (56) (38)    ;(00000001) (1) (1) (01)   ;(01110010) (162) (114) (72)   ;(00011001) (31) (25) (19)   ;(00001011) (13) (11) (0B)   ;(00100111) (47) (39) (27)   ;(00111010) (72) (58) (3A)   ;(00001101) (15) (13) (0D)   ;
;752;(01111111) (177) (127) (7F)    ;(00101010) (52) (42) (2A)   ;(00100110) (46) (38) (26)   ;(00000111) (7) (7) (07)   ;(00100110) (46) (38) (26)   ;(00000101) (5) (5) (05)   ;(01000000) (100) (64) (40)   ;(01100001) (141) (97) (61)   ;
;760;(01010000) (120) (80) (50)    ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;(01100011) (143) (99) (63)   ;(01110011) (163) (115) (73)   ;(01000100) (104) (68) (44)   ;(00001101) (15) (13) (0D)   ;(01101001) (151) (105) (69)   ;
;768;(00101011) (53) (43) (2B)    ;(00100101) (45) (37) (25)   ;(01011111) (137) (95) (5F)   ;(00000001) (1) (1) (01)   ;(00000110) (6) (6) (06)   ;(01010101) (125) (85) (55)   ;(01001101) (115) (77) (4D)   ;(01000011) (103) (67) (43)   ;
;776;(01011101) (135) (93) (5D)    ;(01011010) (132) (90) (5A)   ;(01100100) (144) (100) (64)   ;(00100100) (44) (36) (24)   ;(01011000) (130) (88) (58)   ;(01000111) (107) (71) (47)   ;(00110010) (62) (50) (32)   ;(00000111) (7) (7) (07)   ;
;784;(00000000) (0) (0) (00)    ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|cnn:U2|rd_data:U0|rom_weight:U0|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_3bs3:auto_generated|ALTSYNCRAM                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;8;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;16;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;24;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;32;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;40;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;56;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;64;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;72;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;80;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;88;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;96;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;104;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;112;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;120;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;128;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;136;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;144;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;152;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;160;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;168;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;176;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;184;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;192;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;200;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;208;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;216;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;224;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;232;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;240;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;248;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;256;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;264;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;272;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;280;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;288;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;296;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;304;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;312;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;320;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;328;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;336;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;344;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;352;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;360;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;368;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;376;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;384;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;392;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;400;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;408;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;416;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;424;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;432;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;440;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;448;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;456;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;464;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;472;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;480;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;488;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;496;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;504;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;512;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;520;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;528;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;536;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;544;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;552;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;560;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;568;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;576;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;584;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;592;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;600;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;608;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;616;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;624;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;632;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;640;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;648;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;656;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;664;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;672;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;680;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;688;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;696;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;704;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;712;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;720;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;728;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;736;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;744;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;752;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;760;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;768;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;776;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;784;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;792;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;800;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;808;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;816;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;824;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;832;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;840;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;848;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;856;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;864;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;872;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;880;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;888;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;896;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;904;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;912;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;920;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;928;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;936;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;944;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;952;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;960;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;968;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;976;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;984;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;992;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1000;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1008;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1016;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1024;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1032;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1040;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1048;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1056;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1064;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1072;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1080;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1088;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1096;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1104;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1112;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1120;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1128;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1136;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1144;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1152;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1160;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1168;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1176;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1184;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1192;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1200;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1208;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1216;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1224;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1232;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1240;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1248;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1256;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1264;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1272;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1280;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1288;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1296;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1304;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1312;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1320;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1328;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1336;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1344;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1352;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1360;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1368;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1376;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1384;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1392;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1400;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1408;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1416;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1424;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1432;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1440;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1448;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1456;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1464;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1472;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1480;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1488;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1496;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1504;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1512;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1520;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1528;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1536;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1544;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1552;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1560;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1568;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1576;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1584;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1592;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1600;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1608;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1616;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1624;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1632;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1640;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1648;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1656;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1664;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1672;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1680;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1688;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1696;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1704;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1712;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1720;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1728;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1736;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1744;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1752;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1760;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1768;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1776;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;1784;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1792;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1800;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1808;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1816;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1824;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1832;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1840;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1848;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;1856;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1864;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1872;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1880;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1888;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;1896;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1904;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;1912;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1920;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1928;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1936;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1944;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1952;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;1960;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;1968;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;1976;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;1984;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;1992;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2000;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2008;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2016;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2024;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2032;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2040;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2048;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2056;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2064;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2072;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2080;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2088;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2096;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2104;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2112;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2120;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2128;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2136;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2144;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2152;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2160;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2168;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2176;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2184;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2192;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2200;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2208;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2216;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2224;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2232;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2240;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2248;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2256;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2264;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2272;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2280;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2288;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2296;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2304;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2312;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2320;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2328;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2336;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2344;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2352;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2360;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2368;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2376;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2384;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2392;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2400;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2408;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2416;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2424;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2432;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2440;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2448;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2456;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2464;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2472;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2480;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2488;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2496;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2504;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2512;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2520;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2528;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2536;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2544;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2552;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2560;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2568;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2576;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2584;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2592;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2600;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2608;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2616;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2624;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2632;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2640;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2648;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2656;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2664;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2672;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2680;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2688;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2696;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2704;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2712;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2720;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2728;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2736;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2744;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2752;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2760;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2768;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2776;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2784;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2792;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2800;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2808;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2816;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2824;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2832;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2840;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2848;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2856;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;2864;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2872;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2880;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;2888;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;2896;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2904;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2912;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2920;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;2928;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;2936;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2944;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;2952;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2960;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2968;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;2976;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;2984;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;2992;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3000;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3008;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3016;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3024;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3032;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3040;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3048;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3056;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3064;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3072;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3080;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3088;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3096;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3104;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3112;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3120;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3128;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3136;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3144;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3152;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3160;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3168;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3176;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3184;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3192;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3200;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3208;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3216;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3224;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3232;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3240;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3248;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3256;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3264;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3272;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3280;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3288;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3296;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3304;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3312;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3320;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3328;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3336;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3344;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3352;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3360;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3368;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3376;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3384;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3392;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3400;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3408;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3416;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3424;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3432;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3440;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3448;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3456;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3464;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3472;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3480;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3488;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3496;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3504;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3512;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3520;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3528;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3536;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3544;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3552;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3560;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3568;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3576;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3584;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3592;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3600;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3608;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3616;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3624;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3632;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3640;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3648;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3656;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3664;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3672;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3680;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3688;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3696;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3704;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3712;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3720;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3728;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3736;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3744;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3752;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3760;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3768;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3776;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3784;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3792;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3800;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3808;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3816;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;
;3824;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3832;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3840;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3848;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3856;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3864;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3872;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3880;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3888;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3896;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3904;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;3912;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;3920;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;3928;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3936;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;3944;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;3952;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3960;(00) (0) (0) (00)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;3968;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;
;3976;(11) (3) (3) (03)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3984;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;3992;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;4000;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;4008;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;4016;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;4024;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;4032;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;
;4040;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;4048;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;
;4056;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;4064;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;4072;(00) (0) (0) (00)    ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;
;4080;(11) (3) (3) (03)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;4088;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|cnn:U2|ram_pixel:U2|ram_input_c:ram_input_c_inst|altsyncram:altsyncram_component|altsyncram_hap3:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 4           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ov7725_rgb565_lcd:U0|cmos_data_top:u_cmos_data_top|cmos_tailor:u_cmos_tailor|lpm_mult:Mult0|mult_sct:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y4_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult2|mult_v2t:auto_generated|mac_out2                                  ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult2|mult_v2t:auto_generated|mac_mult1                              ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult1|mult_v2t:auto_generated|mac_out2                                  ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult1|mult_v2t:auto_generated|mac_mult1                              ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_out2                                  ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y17_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cnn:U2|rd_data:U0|rd_control:U1|maxpool_ctrl:U3|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                              ;                            ; DSPMULT_X20_Y17_N1 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|lpm_mult:Mult0|mult_v2t:auto_generated|mac_out2                                     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y13_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cnn:U2|rd_data:U0|rd_control:U1|conv_ctrl:U1|lpm_mult:Mult0|mult_v2t:auto_generated|mac_mult1                                 ;                            ; DSPMULT_X20_Y13_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 13,127 / 32,401 ( 41 % ) ;
; C16 interconnects     ; 171 / 1,326 ( 13 % )     ;
; C4 interconnects      ; 7,041 / 21,816 ( 32 % )  ;
; Direct links          ; 2,357 / 32,401 ( 7 % )   ;
; Global clocks         ; 10 / 10 ( 100 % )        ;
; Local interconnects   ; 2,854 / 10,320 ( 28 % )  ;
; R24 interconnects     ; 234 / 1,289 ( 18 % )     ;
; R4 interconnects      ; 9,050 / 28,186 ( 32 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.28) ; Number of LABs  (Total = 602) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 9                             ;
; 3                                           ; 12                            ;
; 4                                           ; 14                            ;
; 5                                           ; 9                             ;
; 6                                           ; 9                             ;
; 7                                           ; 6                             ;
; 8                                           ; 9                             ;
; 9                                           ; 15                            ;
; 10                                          ; 21                            ;
; 11                                          ; 29                            ;
; 12                                          ; 61                            ;
; 13                                          ; 23                            ;
; 14                                          ; 36                            ;
; 15                                          ; 49                            ;
; 16                                          ; 296                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.83) ; Number of LABs  (Total = 602) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 310                           ;
; 1 Clock                            ; 445                           ;
; 1 Clock enable                     ; 167                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 134                           ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.52) ; Number of LABs  (Total = 602) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 19                            ;
; 5                                            ; 14                            ;
; 6                                            ; 11                            ;
; 7                                            ; 6                             ;
; 8                                            ; 13                            ;
; 9                                            ; 8                             ;
; 10                                           ; 12                            ;
; 11                                           ; 23                            ;
; 12                                           ; 54                            ;
; 13                                           ; 11                            ;
; 14                                           ; 18                            ;
; 15                                           ; 8                             ;
; 16                                           ; 32                            ;
; 17                                           ; 23                            ;
; 18                                           ; 21                            ;
; 19                                           ; 25                            ;
; 20                                           ; 23                            ;
; 21                                           ; 20                            ;
; 22                                           ; 24                            ;
; 23                                           ; 50                            ;
; 24                                           ; 26                            ;
; 25                                           ; 27                            ;
; 26                                           ; 17                            ;
; 27                                           ; 26                            ;
; 28                                           ; 29                            ;
; 29                                           ; 19                            ;
; 30                                           ; 17                            ;
; 31                                           ; 12                            ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.37) ; Number of LABs  (Total = 602) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 16                            ;
; 2                                                ; 23                            ;
; 3                                                ; 19                            ;
; 4                                                ; 24                            ;
; 5                                                ; 27                            ;
; 6                                                ; 15                            ;
; 7                                                ; 19                            ;
; 8                                                ; 42                            ;
; 9                                                ; 56                            ;
; 10                                               ; 47                            ;
; 11                                               ; 54                            ;
; 12                                               ; 72                            ;
; 13                                               ; 38                            ;
; 14                                               ; 29                            ;
; 15                                               ; 51                            ;
; 16                                               ; 34                            ;
; 17                                               ; 8                             ;
; 18                                               ; 7                             ;
; 19                                               ; 8                             ;
; 20                                               ; 2                             ;
; 21                                               ; 5                             ;
; 22                                               ; 4                             ;
; 23                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.16) ; Number of LABs  (Total = 602) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 8                             ;
; 4                                            ; 15                            ;
; 5                                            ; 8                             ;
; 6                                            ; 13                            ;
; 7                                            ; 8                             ;
; 8                                            ; 9                             ;
; 9                                            ; 14                            ;
; 10                                           ; 11                            ;
; 11                                           ; 18                            ;
; 12                                           ; 35                            ;
; 13                                           ; 19                            ;
; 14                                           ; 9                             ;
; 15                                           ; 20                            ;
; 16                                           ; 27                            ;
; 17                                           ; 33                            ;
; 18                                           ; 25                            ;
; 19                                           ; 31                            ;
; 20                                           ; 32                            ;
; 21                                           ; 30                            ;
; 22                                           ; 36                            ;
; 23                                           ; 27                            ;
; 24                                           ; 27                            ;
; 25                                           ; 20                            ;
; 26                                           ; 16                            ;
; 27                                           ; 20                            ;
; 28                                           ; 8                             ;
; 29                                           ; 12                            ;
; 30                                           ; 9                             ;
; 31                                           ; 12                            ;
; 32                                           ; 6                             ;
; 33                                           ; 6                             ;
; 34                                           ; 6                             ;
; 35                                           ; 9                             ;
; 36                                           ; 10                            ;
; 37                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 92        ; 0            ; 92        ; 0            ; 0            ; 92        ; 92        ; 0            ; 92        ; 92        ; 0            ; 79           ; 0            ; 0            ; 46           ; 0            ; 79           ; 46           ; 0            ; 0            ; 0            ; 79           ; 0            ; 0            ; 0            ; 0            ; 0            ; 92        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 92           ; 0         ; 92           ; 92           ; 0         ; 0         ; 92           ; 0         ; 0         ; 92           ; 13           ; 92           ; 92           ; 46           ; 92           ; 13           ; 46           ; 92           ; 92           ; 92           ; 13           ; 92           ; 92           ; 92           ; 92           ; 92           ; 0         ; 92           ; 92           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; cam_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_sgm_ctrl       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_scl            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_de             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_bl             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rst            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_pclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_w[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_d[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_sda            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_pclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_href           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_vsync          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                        ; Destination Clock(s)                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok1                                                                                 ; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2                                                                                 ; 1041.8            ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|cnt[0]                                                                                  ; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|co                                                                                      ; 181.4             ;
; sys_clk                                                                                                                                ; cnn:U2|top_control:U1|layer[0]                                                                                                         ; 147.3             ;
; sys_clk                                                                                                                                ; sys_clk                                                                                                                                ; 129.7             ;
; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|finish                                                                                  ; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[0]                                                                                 ; 64.6              ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2,cnn:U2|top_control:U1|layer[0],cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|ready2 ; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|cnt[0]                                                                                  ; 53.5              ;
; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2]                                                                               ; cam_pclk                                                                                                                               ; 48.5              ;
; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2]                                                                               ; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2]                                                                               ; 44.6              ;
; sys_clk,cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|p_pre_ready                                                                ; sys_clk                                                                                                                                ; 44.0              ;
; sys_clk                                                                                                                                ; cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|cnt[0]                                                                                  ; 37.4              ;
; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[0],U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2]                      ; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[2]                                                                               ; 35.9              ;
; sys_clk                                                                                                                                ; sys_clk,cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|cnt[0]                                                                          ; 28.7              ;
; U0|u_pll_clk|altpll_component|auto_generated|pll1|clk[0],cam_pclk                                                                      ; cam_pclk                                                                                                                               ; 23.4              ;
; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2,cnn:U2|top_control:U1|layer[0],cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|ready2 ; cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2,cnn:U2|top_control:U1|layer[0],cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|ready2 ; 21.6              ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                          ;
+---------------------------------------------------------+------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                     ; Delay Added in ns ;
+---------------------------------------------------------+------------------------------------------+-------------------+
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u7|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u6|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u5|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u4|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u3|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u2|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[2]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[3]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[4]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[5]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[6]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[7]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[8]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[9]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[10] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u1|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u0|data_out[11] ; cnn:U2|rd_data:U0|full_connect:U5|cnt[0] ; 9.597             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u8|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[1] ; 9.354             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u9|data_out[0]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[1] ; 9.354             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u8|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[1] ; 9.354             ;
; cnn:U2|rd_data:U0|full_connect:U5|multi:u9|data_out[1]  ; cnn:U2|rd_data:U0|full_connect:U5|cnt[1] ; 9.354             ;
+---------------------------------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "cnn"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-2083 ps) for ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 179 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_5mj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe4|dffe5a* 
    Info (332165): Entity dcfifo_ilj1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe11|dffe12a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cnn.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U2|U0|U3|U4|finish_select  from: datac  to: combout
    Info (332098): Cell: U2|U0|U3|U5|Mux1~1  from: datac  to: combout
    Info (332098): Cell: U2|U0|U3|U5|Mux1~3  from: datac  to: combout
    Info (332098): Cell: U2|U0|U3|U5|Mux1~4  from: datac  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[0]~11  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[10]~1  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[11]~0  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[1]~10  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[2]~9  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[3]~8  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[4]~7  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[5]~6  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[6]~5  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[7]~4  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[8]~3  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|oo1[9]~2  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[0]~11  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[10]~1  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[11]~0  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[1]~10  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[2]~9  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[3]~8  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[4]~7  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[5]~6  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[6]~5  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[7]~4  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[8]~3  from: datad  to: combout
    Info (332098): Cell: U2|U0|U5|ooo1[9]~2  from: datad  to: combout
    Info (332098): Cell: U2|U2|U|Mux32~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node sys_clk~input (placed in PIN M2 (CLK2, DIFFCLK_1p)) File: C:/Users/Wang Kang Li/Desktop/model/cnn/top/top.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnn:U2|top_control:U1|layer[3] File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/top_control.vhd Line: 50
        Info (176357): Destination node cnn:U2|top_control:U1|layer[1] File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/top_control.vhd Line: 50
        Info (176357): Destination node cnn:U2|top_control:U1|layer[2] File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/top_control.vhd Line: 50
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|pool2d:U2|maxpool_one:u0|finish File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 595
Info (176353): Automatically promoted node cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok2  File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 375
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|result_select:U5|Mux1~0 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 887
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|result_select:U5|Mux1~1 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 887
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|sig_select:U4|finish_select File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 839
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|result_select:U5|Mux1~3 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 887
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|ftoe:U3|ready1 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 727
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|result_select:U5|Mux0~0 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 878
Info (176353): Automatically promoted node cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|co  File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/full_connect.vhd Line: 403
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnn:U2|rd_data:U0|full_connect:U5|full_sipo:c1|co1 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/full_connect.vhd Line: 404
Info (176353): Automatically promoted node ov7725_rgb565_lcd:U0|lcd_rgb_top:u_lcd_rgb_top|clk_div:u_clk_div|Selector0  File: C:/Users/Wang Kang Li/Desktop/model/cnn/cmos_lcd_pll_sdram/clk_div.vhd Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lcd_pclk~output File: C:/Users/Wang Kang Li/Desktop/model/cnn/top/top.vhd Line: 36
Info (176353): Automatically promoted node ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|dri_clk  File: C:/Users/Wang Kang Li/Desktop/model/cnn/cmos_lcd_pll_sdram/i2c_dri.vhd Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ov7725_rgb565_lcd:U0|i2c_dri:u_i2c_dri|dri_clk~0 File: C:/Users/Wang Kang Li/Desktop/model/cnn/cmos_lcd_pll_sdram/i2c_dri.vhd Line: 19
Info (176353): Automatically promoted node cnn:U2|rd_data:U0|conv_maxpool:U3|read_data_sipo:U0|p_pre_ready  File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 217
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cnn:U2|rd_data:U0|conv_maxpool:U3|Parallel_Conv:U1|ok1 File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/conv_maxpool.vhd Line: 317
Info (176353): Automatically promoted node cnn:U2|ram_pixel:U2|data_enable:U|Mux32~0  File: C:/Users/Wang Kang Li/Desktop/model/cnn/rtl_cnn/ram_pixel.vhd Line: 392
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 7 register duplicates
Warning (15064): PLL "ov7725_rgb565_lcd:U0|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1" output port clk[1] feeds output pin "sdram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Wang Kang Li/Desktop/model/cnn/db/pll_clk_altpll.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 6.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 25% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (11888): Total time spent on timing analysis during the Fitter is 10.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Wang Kang Li/Desktop/model/cnn/output_files/cnn.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5719 megabytes
    Info: Processing ended: Fri Feb 17 23:47:50 2023
    Info: Elapsed time: 00:00:49
    Info: Total CPU time (on all processors): 00:01:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Wang Kang Li/Desktop/model/cnn/output_files/cnn.fit.smsg.


