//oanab

csl_bitrange br(3,0);
csl_unit u{
csl_port stim_i(input);
csl_port exp_o(output);
csl_port clk(input);
u(){ 
  clk.set_attr(clock);
}
};

csl_unit a {
  csl_port p1(input);
  csl_port p3(output);
  csl_port p5(input);
  u dut1(.stim_i(p1),.exp_o(p3),.clk(p5));
  a (){}
};

csl_signal s(wire,br);
csl_vector stim{
stim(){
set_unit_name(u);
set_direction(input);
set_vc_stall(s);
}
};
csl_vector exp{
exp(){
set_unit_name(u);
set_direction(output);
}
};
csl_testbench tb{
u u_1(.clk(clk));
csl_signal clk(reg);
tb(){
clk.set_attr(clock);
add_logic(clock,clk,10,ps);

}
};
