# 竞争冒险

#### 什么是竞争？

##### 解释：

![1](image\1.JPG)

**<u>组合逻辑</u>**中，**<u>不同路径</u>**的输入信号变化传输到同一点门级电路时，时间上有先后，形成的时间差：**竞争**

#### 什么是冒险？

##### 解释：

由于竞争的存在，输出要经过一段时间才能达到预期的状态，过度过程可能存在毛刺；冒险

#### 冒险一定存在竞争，竞争不一定有冒险；

![2](image\2.JPG)

# 解决办法

##### 1、增加滤波电容

##### 2、修改逻辑，加入冗余逻辑

![3](image\3.JPG)

##### 3、*时钟同步*电路，使用*触发器*打拍

```verilog
module delay(clk,rst_n,en,in,out);
    input clk,rst_n;
    input en,in;
    output out;
    
    
    reg en_t;   //使用触发器实现打拍
    reg in_t;   //触发器进行打拍
    always@(posedge clk) begin
        if(!rst_n) begin
            en_t <= 1'b0;
            in_t <= 1'b0;
        end
        else begin
            en_t <= en; //打拍
            in_t <= in; //打拍
        end
    end
    wire out_t = en_t & in_t;
    always@(posedge clk) begin
        if(!rst_n) begin
        	out_t <= 1'b0; 
        end
        else begin
        	out <= out_t;    
        end
    end
endmodule
```



##### 4、格雷码-计数器

计数器-格雷码可有效避免竞争和冒险；

格雷码每一只有一位发生变化；

##### 5、书写verilog注意事项

1、时序建模---**非阻塞**赋值

2、组合建模---**阻塞**赋值

3、一个always中，时序+组合 --- --- 非阻塞赋值

4、一个always中，不同使用 = 和 <=  阻塞和非阻塞赋值

5、禁止在多个always中，对同一变量赋值

6、避免latch产生（下章介绍）；