fsm control_while_02 {
  in  bool i;
  in  bool j;
  out bool o = 0;
  in  bool a;
  in  bool b;

  void main() {
    while (j) {
      o = a;
      if (i) continue; else if (j) break;
      o = ~a;
    }
    while (j) {
      o = b;
      if (i) continue; else if (j) break;
      o = ~b;
    }
  }
}
// @fec/smtc {{{
//  always 1
//  assert (= [golden.state_q] [alogic.state_q])
// }}}
// @fec/golden {{{
// module control_while_02(
//    input  wire  clk,
//    input  wire  rst,
//    input  wire  i,
//    input  wire  j,
//    output reg   o,
//    input  wire  a,
//    input  wire  b
// );
//
//    localparam [2:0] A_TEST = 3'd0;
//    localparam [2:0] A_HEAD = 3'd1;
//    localparam [2:0] A_NEXT = 3'd2;
//    localparam [2:0] B_TEST = 3'd3;
//    localparam [2:0] B_HEAD = 3'd4;
//    localparam [2:0] B_NEXT = 3'd5;
//
//    reg [2:0] state_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 1'd0;
//        state_q <= A_TEST;
//      end else begin
//        case (state_q)
//          A_TEST: begin
//            if (j) begin
//              state_q <= A_HEAD;
//            end else begin
//              state_q <= B_TEST;
//            end
//          end
//          A_HEAD: begin
//            o <= a;
//            if (i) begin
//              if (!j) begin
//                state_q <= B_TEST;
//              end
//            end else if (j) begin
//              state_q <= B_TEST;
//            end else begin
//              state_q <= A_NEXT;
//            end
//          end
//          A_NEXT: begin
//            o <= ~a;
//            if (j) begin
//              state_q <= A_HEAD;
//            end else begin
//              state_q <= B_TEST;
//            end
//          end
//          B_TEST: begin
//            if (j) begin
//              state_q <= B_HEAD;
//            end else begin
//              state_q <= A_TEST;
//            end
//          end
//          B_HEAD: begin
//            o <= b;
//            if (i) begin
//              if (!j) begin
//                state_q <= A_TEST;
//              end
//            end else if (j) begin
//              state_q <= A_TEST;
//            end else begin
//              state_q <= B_NEXT;
//            end
//          end
//          /* B_NEXT */ default: begin
//            o <= ~b;
//            if (j) begin
//              state_q <= B_HEAD;
//            end else begin
//              state_q <= A_TEST;
//            end
//          end
//        endcase
//      end
//    end
//
// endmodule
// }}}
// @stats/control_while_02.control_while_02/states: 6
