平成１１年（行ケ）第２４号 審決取消請求事件（平成１２年９月１３日口頭弁論
終結）
判 決
原 告 三菱電機株式会社
代表者代表取締役 Ａ
訴訟代理人弁理士 Ｂ
同 Ｃ
同 Ｄ
被 告 特許庁長官 Ｅ
指定代理人 Ｆ
同 Ｇ
同 Ｈ
主 文
特許庁が平成９年審判第１８４７号事件について平成１０年１２月１１
日にした審決を取り消す。
訴訟費用は被告の負担とする。
事実及び理由
第１ 当事者の求めた裁判
主文と同旨
原告の請求を棄却する。
訴訟費用は原告の負担とする。
第２ 当事者間に争いのない事実
原告は、昭和６２年９月２６日、名称を「半導体記憶装置」とする発明につ
き特許出願をし（特願昭６２－２４１０５７号）、平成８年１１月２９日、拒絶査
定がされた。原告は、平成９年２月１３日、これに対する審判を請求し、特許庁
は、この請求を平成９年審判第１８４７号事件として審理した結果、平成１０年１
同月２４日、原告に送達された。
特許請求の範囲(6)に記載された発明（以下「本願発明」という。）の要旨
「複数行及び複数列に配列され、各々が情報を記憶する複数のメモリセルを
有するメインメモリを備え、前記メインメモリは、複数のメモリセルが複数列単位
の複数のブロックに分割されており、
複数の記憶素子を有し、前記メインメモリから読み出された情報を記憶する
キャッシュメモリをさらに備え、前記キャッシュメモリは前記メインメモリからブ
ロック単位で読み出された情報をブロック単位で記憶し、
前記メインメモリと前記キャッシュメモリとの間に接続され、キャッシュヒ
ットまたはキャッシュミスを示すキャッシュ制御信号及び書き込みあるいは読み出
し動作を示す書き込み及び読み出し制御信号に従い、前記メインメモリから読み出
された情報を前記キャッシュメモリに転送するための転送手段をさらに備え、
前記転送手段は、前記メインメモリの各ブロックにそれぞれが対応した複数
の転送部を有し、各転送部は複数のトランスファゲートを有し、前記キャッシュ制
御信号に従い、前記メインメモリからブロック単位で読み出された情報を前記キャ
ッシュメモリに転送する時に、前記情報が読み出されるメインメモリのブロックに
対応した転送部の複数のトランスファゲートが導通状態とされ、残りの転送部の複
数のトランスファゲートが非導通状態とされる、
半導体記憶装置」
審決の理由は、別添審決書写し記載のとおり、本願発明が、特開昭５６－６
に発明をすることができたものであり、特許法２９条２項により特許を受けること
ができないとした。
第３ 原告主張の審決取消事由
審決は、刊行物１記載の発明の認定を誤り（取消事由）、ひいては、本願発
明が刊行物１記載の発明に基づいて当業者が容易に発明をすることができたかどう
かの判断を誤ったものであるから、取り消されるべきである。
み及び読み出し制御信号が得られる（審決書４頁２０行目～５頁３行目）と認定す
るが、刊行物１には、上記の「書き込み及び読み出し制御信号」は記載されておら
ず、上記認定は誤りである。
刊行物１におけるコントロール線３１の信号は、「主メモリ１１とキャッシ
ュメモリ１３、１４間でデータ転送を行うときにビットパススイッチ４６（４１は
誤記と認める。）をオンさせ、キャッシュメモリ１３、１４と入出力端子１７間で
データ転送を行うときにビットパススイッチ４６（４１は誤記と認める。）をオフ
させる」という制御を行うための信号であり半導体メモリ集積装置の読み出し動作
あるいは書き込み動作を示す信号とは、明らかに異なる。これに対し、本願発明の
「書き込みあるいは読み出し動作を示す書き込み及び読み出し制御信号」は、本願
明細書第５図の「書込み信号 」を指していることは明らかである。したがっ
て、刊行物１の「コントロール線３１の信号」が本願発明の「書き込みあるいは読
み出し動作を示す書き込み及び読み出し制御信号」に相当するとした審決の認定は
誤りである。
内容を変更することができる（審決書５頁２０行目～６頁１行目）と認定するが、
この認定は、刊行物１における「コントロール線３１の信号」が本願発明の「書き
込みあるいは読み出し動作を示す書き込み及び読み出し制御信号」に相当するとし
た上記認定に基づいて初めて導き出されるものであり、誤りである。
を示す書き込み及び読み出し制御信号に従い、前記メインメモリから読み出された
情報を前記キャッシュメモリに転送するための転送手段をさらに備え」の点で一致
する（審決書８頁１０行目～９頁末行）と認定しているが、この認定は刊行物１記
載の発明に係る上記事実誤認に基づいたものであって、誤りである。
行物１記載の発明において、メインメモリとキャッシュメモリの間に設けられた転
送手段を、２個のトランスファゲートで形成する代わりに、１個で形成することに
より、発明をすることができた（審決書１０頁６行目～１１行目）と認定するが、
上記一致点の認定は誤りであるから、刊行物１記載の発明の転送手段に上記の変更
を加えただけでは、本願発明とはならない。刊行物１に記載された発明から本願発
明をするためには、書き込み時か否かで制御内容を変更するという目的に着目する
ことと、この目的を達成するために、転送手段を書き込みあるいは読み出し動作を
示す書き込み及び読み出し制御信号に従わせるという新規な構成を採用することが
必要である。
を判断しており、原告主張に係る相違点は何ら考慮していない。本願発明は、書き
込み時か否かで制御内容を変更するという目的に着目し、この目的を達成するため
に、書き込みあるいは読み出し動作を示す書き込み及び読み出し制御信号に従って
転送手段を制御するという格別の構成を採用することにより、初めて発明されたも
のである。そして、上記構成を採用することにより、書き込み時か否かで制御内容
を変更することができ、より細やかな制御を行うことができるという、格別顕著な
作用効果を得ているものである。このような本願発明の目的、構成、作用効果は、
刊行物１により開示されるものではないから、当業者が刊行物１記載の発明に基づ
いて容易に本願発明をすることができたということはできない。
第４ 被告の反論
審決の「キャッシュヒットまたはキャッシュミスを示すキャッシュ制御信
号」が「選択線３３、３５」から得られ、「書き込みあるいは読み出し動作を示す
書き込み及び読み出し制御信号」が「コントロール線３１」から得られるとの認定
は、「キャッシュヒットまたはキャッシュミスを示すキャッシュ制御信号」が「コ
ントロール線３１」から得られ、「書き込みあるいは読み出し動作を示す書き込み
及び読み出し制御信号」が「選択線３３、３５」から得られるとの認定の誤りであ
る。
の誤りは、審決の他の部分に何ら影響しないものである。
「コントロール線３１」から得られる信号は、「ビットパススイッチ４６」
をオン、オフ制御する。「ビットパススイッチ４６」は、「主メモリ１１」と「キ
ャッシュメモリ１３、１４」の間のデータの移動時にオンとなり、その他の時にオ
フとなる。キャッシュヒット時には、所望のデータはキャッシュメモリ１３に存在
するので、主メモリ１１からデータを読み出す必要がなく、したがって、ビットパ
ススイッチ４６はオフである。キャッシュミス時には、所望のデータはキャッシュ
メモリ１３、１４のいずれにも存在しないので、主メモリ１１からデータを読み出
し、かつ、キャッシュメモリ１３、１４に書き込む必要があり、したがって、ビッ
トパススイッチ４６はオンである。以上のように、ビットパススイッチ４６は、キ
ャッシュヒット時にオフとなり、キャッシュミス時にオンとなるように制御され
る。したがって、「コントロール線３１」から得られる信号は、本願発明の「キャ
ッシュ制御信号」を要素としている。
「選択線３３、３５」から得られる信号は、「キャッシュメモリ１３、１
号は、少なくとも、本願発明の「ブロック選択制御信号」を要素としている。そし
て、この「ブロック選択制御信号」は、本願発明の「書き込みあるいは読み出し動
作を示す書き込み及び読み出し制御信号」に含まれる。したがって、「選択線３
す書き込み及び読み出し制御信号」を要素としている。
結局、「コントロール線３１」から得られる信号は「キャッシュ制御信号」
を要素とし、「選択線３３、３５」から得られる信号は「書き込みあるいは読み出
し動作を示す書き込み及び読み出し制御信号」を要素としていることは刊行物１の
記載から明らかである。
第５ 当裁判所の判断
複数行及び複数列に配列され、各々が情報を記憶する複数の「主メモリセル
モリセル３０」が複数列単位の複数（２つ）のブロックに分割されており、
複数の記憶素子「キャッシュメモリセル３６」を有し、前記「主メモリ１
シュメモリは前記「主メモリ１１」からブロック単位で読み出された情報をブロッ
ク単位で記憶し、
前記「主メモリ１１」から読み出された情報を前記キャッシュメモリに転送
するための「ビットパススイッチ４６」と「トランジスタ５５、６０」から成る転
送手段をさらに備え、
前記転送手段は、前記「主メモリ１１」の各ブロックにそれぞれが対応した
複数の転送部を有し、各転送部は複数の「トランジスタ５５、６０」を有し、前記
「主メモリ１１」からブロック単位で読み出された情報を前記キャッシュメモリに
転送する時に、前記情報が読み出される「主メモリ１１」のブロックに対応した転
送部の複数の「トランジスタ５５、６０」が導通状態とされ、残りの転送部の複数
の「トランジスタ５５、６０」が非導通状態とされる、
「半導体メモリ集積装置」。
記キャッシュメモリとの間に接続され、（「選択線３３、３５」から得られる）キ
ャッシュヒットまたはキャッシュミスを示すキャッシュ制御信号及び（「コントロ
ール線３１」から得られる）書き込みあるいは読み出し動作を示す書き込み及び読
み出し制御信号に従い、前記「主メモリ１１」から読み出された情報を前記キャッ
シュメモリに転送するための・・・転送手段をさらに備え」との構成を有すると認
定している。この点について、原告は、「書き込みあるいは読み出し動作を示す書
き込み及び読み出し制御信号」が「コントロール線３１」から得られるとの審決の
認定は誤りであると主張し、被告もこれを認めている。
制御信号」が「コントロール線３１」から得られるとの審決の認定が誤りである
と、上記制御信号が入力される方法が認定できないこととなるから、刊行物１記載
の発明は書き込み時か否かで制御内容を変更することができるとする審決の認定は
誤りである。したがって、本願発明と刊行物１記載の発明が「書き込みあるいは読
み出し動作を示す書き込み及び読み出し制御信号に従い、前記メインメモリから読
み出された情報を前記キャッシュメモリに転送するための転送手段をさらに備え」
るという点で一致するとする審決の認定も、上記の誤った事実認定に基づいたもの
で誤りである。
されているという点で審決の結論に影響を及ぼすものではないと主張するので、こ
の点について付言することとする。被告は、刊行物１記載の発明の「ブロック選択
制御信号」が本願発明の「書き込みあるいは読み出し動作を示す書き込み及び読み
出し制御信号」に含まれ、したがって、「選択線３３、３５」から得られる信号
は、少なくとも本願発明の「書き込みあるいは読み出し動作を示す書き込み及び読
み出し制御信号」を要素としていると主張する。
しかしながら、刊行物１（甲第２号証）には、「主メモリ１１の読み出しは
次のように行う。・・・ビット線４２と４３のデータは選択線３３または３５の一
方により選択されたキャッシュメモリセグメント１３または１４に書き込まれ、選
択されなかったセグメントのメモリのデータは変更しない。・・・主メモリへの書
き込みは次のように行う。選択線３３と３５により一方のセグメント１３または１
は、読み出し及び書き込みに関係するとしても、選択線３３上の信号は、メモリセ
グメント１３が選択されていない場合には書き込みあるいは読み出し動作を示すも
のではなく、同様に、選択線３５上の信号は、メモリセグメント１４が選択されて
いない場合には書き込みあるいは読み出し動作を示すものではなく、選択線３３上
の信号、選択線３５上の信号のいずれの信号も、メモリセグメント１３、１４を選
択するものであって、「書き込みあるいは読み出し動作を示す書き込み及び読み出
し制御信号」ということはできない。
結論に影響を及ぼすことは明らかであるから、審決は取消しを免れない。
よって、原告の請求は理由があるからこれを認容し、訴訟費用の負担につき
行政事件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり判決する。
東京高等裁判所第１３民事部
裁判長裁判官 篠 原 勝 美
裁判官 石 原 直 樹
裁判官 長 沢 幸 男
