slew-rate enhancement circuit can provide the extra 
charging and discharging paths to improve transient 
response. 
 
 2 
泛地被應用在可攜式電子產品中扮演重要
的電源管理一環，如圖一。因為低電壓線性
調節器在於輸出電壓對輸入電壓或負載的
變化反應較為迅速、輸出電壓的漣波與雜訊
較低、封裝體積小、外部元件少、適合電路
面積有限的手持裝置設計、價格較為低廉，
且使得輸入電壓可以非常接近輸出電壓，以
致於節省不少功率消耗，使得電池壽命可以
維持很久。 
Battery
DC-DC Switching Converter
VIN VO
L
C
ic
i
Power
PMOS
Power
NMOS RL
VG
VL
iO
Power Supply 
&
Power Management System
 
圖一、應用於低功率、低電壓與高效能的電
源管理系統 
三、 研究目的 
在高整合的可攜式電子產品應用中，密
集的數位電路被封裝在接近敏感的類比區
塊，數位電路、射頻電路和切換式電源轉換
器產生的雜訊將成為困擾。低電壓線性調節
器（LDO）通常接在切換式電源轉換器之
後，以降低輸出雜訊漣波及提供穩定電壓給
對雜訊敏感的區塊。低電壓線性調節器必須
去保護對雜訊敏感的類比電路（例如：VCO
或 ADC）免於有幾千赫茲到百萬赫茲寬頻
率範圍的耦合電源雜訊。因為切換式電源轉
換器的輸出電壓漣波與它的開關切換頻率
有關，此漣波頻率通常就是介於幾千赫茲到
百萬赫茲。這就需要隨後的低電壓線性調節
器有高電源雜訊抑制比可高達幾百萬赫茲
以上。此外，所設計的低電壓線性調節器也
注重在於暫態反應的效能，一旦負載電路抽
取大電流同時，低電壓線性調節器的輸出幾
乎可以穩在固定電壓而沒有太大的輸出電
壓變化，如此後端的負載電路可正常工作。 
四、 文獻探討[1-7] 
一般電路需要電壓調節器一個很大的
原因是因電源供應是一個不穩定的值，隨時
都會有雜訊的干擾，但是藉由低電壓線性調
節器可以得到一個較穩定的電壓供應，也就
是說電源供應器的雜訊會被電壓線性調節
器所抑制，當電源供應器的雜訊對於輸出電
壓的影響越小，也就是我們所說的高供應電
源拒斥比。 
一個基本的供應電源拒斥比改善方法
如圖二。在 VDD與輸出之間利用一個 RC濾
波器來減少雜訊為最直觀和簡易的方法，但
是此方法（RC 濾波器）中的的電阻會造成
過多的功率消耗也會減少電壓的頭部空間
(headroom)，所以電阻的尺寸就必須有所限
制；而另一種分法則是再多增加一個調節
器，同樣是在電源供應與輸出之間的路徑盡
量降低雜訊，但此方法與上述方法（RC 濾
波器）有一樣的缺點且成本和晶片面積也增
加了。 
Regulator
VDD
Vout Regulator Vout
Regulator
VDD
圖二、基本的改善供應電源拒斥比方法 
如下圖三，使用 NMOS 去疊接傳遞元
件來隔絕供應電源到輸出電壓的雜訊，且為
了避免增加的 NMOS 會放大雜訊，還利用
了一個 RC 濾波器去隔絕電源供應端到
NMOS閘極，如圖四所示。但此電路將電容
做在晶片內部，需要佔掉大量的晶片面積，
以成本和晶片積體性考量並不適合將大電
容整入系統。 
VDD VDD
Vout
Vref
RC Filters Cascode
Device
Regulator
 
圖三、疊接(Cascode)傳遞元件改善供應
電源拒斥比方法[4] 
 4 
一個高頻的極點去補償 ESR 的零點與一個
低頻的零點去補償了系統的第二個極點，讓
主極點產生在低頻的第一個增益放大器輸
出極點。使用兩個增益放大器是為了在低電
壓條件下獲得更高的直流增益和低輸出阻
抗。而藉由補償只需使用較小的 ESR 值，
降低在負載暫態響應的突波，也可以使用陶
製電容讓面積更緊密和成本更便宜。優點擁
有寬頻帶的高 PSR，且有較小的 ESR 值，
電容可以有較低的成本。缺點是高通濾波器
使用到電容會增加晶片面積。此外，疊接功
率電晶體增加了壓降電壓，應用多種改善
PSR 方法也提高的電路設計的複雜度和整
體功率消耗。 
五、 研究方法 
由供應電源拒斥比基本的頻率分析可
知，低電壓線性調節器的電源雜訊是透過傳
遞元件的源極與閘極傳遞過來(圖七)。在低
頻時，皆受此兩條路徑影響，其中此兩條路
徑的影響與誤差放大器的頻寬及增益有
關，在供應電源拒斥比中誤差放大器的頻寬
及增益是一種相對的取捨關係，往往提高了
誤差放大器的增益有了高電源供應拒斥
比，卻犧牲誤差放大器的頻寬導致了低頻率
範圍的限制；而在高頻時，受傳遞元件源極
傳遞過來的電源雜訊影響，此影響與功率電
晶體的尺寸相關。 
為了在低頻和高頻皆有高電源供應拒
斥比，從電源雜訊的路徑來看，消除由傳遞
元件源極傳遞過來的電源雜訊為最適當的
方法。然而要完全隔絕此路徑的電源雜訊並
不可能，且傳遞元件的尺寸設計也並不是只
與電源供應拒斥比有關，因此利用了雜訊抵
消（Ripple Cancellation）的設計方法，若無
法消除此雜訊則相反的去補償以至於有相
互抵消的效果。使用雜訊抵消（Ripple 
Cancellation）的設計方法除了可以克服電路
本身限制外（傳遞元件的尺寸），更可以有
效的延展電源供應拒斥比的頻寬。要達到雜
訊抵消的目的，我們是運用一個如圖八所示
之 N-Type 差動放大器當作我們增強電源供
應拒斥比的電路。 
Error
Amplifier
Mp
RL
Rf1
Rf2
rds,Mp
CL
Vref
Vin
Vout
 
圖七、傳統低電壓線性調節器輸入對輸出的
電源雜訊路徑圖 
Vdd
MP1 MP2
MN1 MN2
Vout-A
V+ V-
Vdd
R2
R1
R2
1/gm
IR2
Small-Signal Equivalent Circuit  
圖八、N-Type差動放大器與小訊號等效圖 
由圖八中的小訊號等效電路可得知
N-type 輸入差動放大器的輸出會有一近似
Vdd的訊號： 
( )212
21
2 // RRi
RR
RVddV RAout +





+
=−
Vdd
RR
RR
R
Vdd
RR
RVdd =





+
+





+
≈
21
21
221
2  
我們可以引進此訊號在傳遞元件的閘極
端，與傳遞元件源極的電源雜訊做抵消，進
而讓輸出端無雜訊的擾動，大幅改善了電源
供應拒斥比的效能，如圖九所示。 
Mp
Vout
RL
Resr
Rf1
Rf2Vref
rds,Mp
CL
Vfb
Vin
AN
Error 
Amplifier
Power MOS
PSR Enhancement 
Circuit
Aerror
Vin
Vin
VDD
VDD
0
 
圖九、利用雜訊抵銷方法提高電源供應
拒斥比的低電壓線性調節器之方塊圖 
 6 
Vref
VDD
Vfb Vout
Vfb
Vnout
Mp
M0
M01 M02
M4M3
M12M11
M19
M18
M20
M15
M16
M13
M14
M9
M51 M52
MP1 MP2
MN1 MN2
VDD
Vbias
Error Amplifier SRE Circuit
PSR Enhancement Circuit
圖十三、提出的高供應電源拒斥比、高速暫
態反應之低壓降線性穩壓器實現電路圖 
六、 結果與討論 
480μm
405μm
Error 
Amplifier
Power 
MOS
Chip Area : 0.1944 mm2 
Core Area : 0.0362 mm2 
圖十四、低電壓線性調節器佈局圖 
1mA
10mA
30mA
50mA
100mA
-65.8dB
-85.8dB
-83.3dB
-65.5dB
-65.4dB
-80.7dB
-79.1dB
-65.2dB
-64.8dB
-76.2dB
PSR
 
ILOAD 1mA 10mA 30mA 50mA 100mA
PSR (dc) -85.5 -83.3 -80.7 -79.1 -76.2
PSR (1MHz) -65.8 -65.5 -65.4 -65.2 -64.8  
圖十五、低電壓線性調節器之供應電源
拒斥比模擬圖 
由上圖模擬可知，當負載電流在 1mA
至 100mA的範圍內時，在 1MHz內供應電
源拒斥比至少都維持在 50dB以上。 
80us
Load 
Current
Vout486mV
512mV
 
圖十六、低電壓線性調節器之暫態反應
模擬圖 
而暫態反應是負載電流從 1mA變化到
100mA，上升和下降的突波各別為 12mV與
14mV，只佔了輸出電壓的 3%，可確保負載
電路正常的工作。 
表一、佈局後模擬結果(0.5V/0.85V) 
 
表二、佈局後模擬結果與參考文獻的比較 
 
 
圖十七、測試考量與量測規劃 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/11/08
國科會補助計畫
計畫名稱: 子計畫四：低電壓線性調節器之抗變異設計技術(II)
計畫主持人: 黃崇勛
計畫編號: 99-2221-E-194-046- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
