### **5.3 指令集架構（ISA）**

指令集架構（Instruction Set Architecture, ISA）是計算機處理器與其程式之間的接口，它規定了處理器如何執行指令、如何處理數據、如何與記憶體交互，以及如何處理 I/O 操作。RISC-V 是一種開放的指令集架構，它簡單、可擴展並具有良好的可移植性。

在本節中，我們將深入了解 RISC-V 的指令集架構，包括指令格式、基本指令類型以及如何在 Verilog 中實現這些指令。

---

### **RISC-V 指令集架構概覽**

RISC-V 指令集架構包括以下主要特點：
1. **簡單且清晰的指令集**：RISC-V 使用固定長度的指令（通常為 32 位），每條指令的格式固定，便於解析。
2. **類型化指令**：RISC-V 包含三大基本類型的指令：
   - **R 型指令（運算指令）**：用於寄存器之間的運算。
   - **I 型指令（立即數指令）**：用於操作寄存器和立即數。
   - **S 型指令（存儲指令）**：用於將數據從寄存器存儲到記憶體。
3. **簡單的操作碼結構**：操作碼（Opcode）用來指定指令的操作類型。

---

### **基本指令格式與操作**

RISC-V 指令的格式有三種基本形式：R 型、I 型和 S 型。每種格式的結構如下：

- **R 型指令格式**：
  ```
  |  opcode |  rd |  funct3 | rs1 | rs2 | funct7 |
  |  7 位  | 5 位 |   3 位 | 5 位 | 5 位 |   7 位 |
  ```
  這些指令通常用於執行算術運算（如加法、減法等）。

- **I 型指令格式**：
  ```
  |  opcode |  rd |  funct3 | rs1 | imm[11:0] |
  |  7 位  | 5 位 |   3 位 | 5 位 |   12 位  |
  ```
  I 型指令主要用於立即數操作，例如載入數據（LUI, ADDI 等）。

- **S 型指令格式**：
  ```
  |  opcode |  funct3 | rs1 | rs2 | imm[11:5] | imm[4:0] |
  |  7 位  |   3 位 | 5 位 | 5 位 |   7 位   |   5 位   |
  ```
  S 型指令主要用於存儲操作，如將寄存器中的數據寫入記憶體（SW, SB 等）。

---

### **Verilog 實現指令集架構（ISA）**

以下是基於 RISC-V 指令集的簡單 R 型和 I 型指令的 Verilog 實現。我們將設計一個簡單的 CPU 模塊，處理 R 型指令的加法操作和 I 型指令的立即數加法。

```verilog
module RISC_V_CPU (
    input clk,
    input reset,
    input [31:0] instruction, // 32-bit RISC-V 指令
    output reg [31:0] pc, // 程序計數器
    output reg [31:0] result // 執行結果
);

    reg [31:0] regfile [31:0]; // 32個通用寄存器
    
    // R 型指令（加法運算）
    wire [6:0] opcode = instruction[6:0];       // 提取操作碼
    wire [4:0] rs1 = instruction[19:15];        // 提取寄存器 rs1
    wire [4:0] rs2 = instruction[24:20];        // 提取寄存器 rs2
    wire [4:0] rd = instruction[11:7];          // 提取目標寄存器 rd
    wire [6:0] funct7 = instruction[31:25];     // 提取 funct7

    // I 型指令（立即數加法）
    wire [11:0] imm = instruction[31:20];       // 提取立即數
    wire [4:0] rs1_i = instruction[19:15];      // 提取寄存器 rs1
    wire [2:0] funct3 = instruction[14:12];     // 提取 funct3

    // 計算加法或立即數加法
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            pc <= 0;   // 重設程序計數器
            result <= 0; // 重設結果
        end else begin
            case (opcode)
                7'b0110011: begin // R 型指令（加法運算）
                    if (funct7 == 7'b0000000 && funct3 == 3'b000) begin
                        result <= regfile[rs1] + regfile[rs2]; // 加法
                    end
                end
                7'b0010011: begin // I 型指令（立即數加法）
                    if (funct3 == 3'b000) begin
                        result <= regfile[rs1_i] + imm; // 立即數加法
                    end
                end
                default: result <= 32'b0; // 預設情況
            endcase
            pc <= pc + 4; // 更新程序計數器
        end
    end

endmodule
```

---

### **設計說明**

1. **R 型指令（加法運算）**：
   - **操作碼** (`opcode`): `0110011` 代表這是一個 R 型指令。
   - **funct7** 和 **funct3**：根據這兩個字段確定具體的指令功能。這裡的例子使用加法（`funct7 == 0000000` 和 `funct3 == 000`）。
   - 根據 `rs1` 和 `rs2` 中的寄存器值進行加法運算，將結果存儲在目標寄存器 `rd` 中。

2. **I 型指令（立即數加法）**：
   - **操作碼** (`opcode`): `0010011` 代表這是一個 I 型指令。
   - **funct3**：根據 funct3，確定指令的具體功能，這裡是立即數加法（`funct3 == 000`）。
   - 將寄存器 `rs1_i` 中的數據與立即數 `imm` 相加，並將結果存儲在目標寄存器 `rd` 中。

3. **程式計數器（PC）**：每次執行指令後，PC 會增加 4，指向下一條指令。

4. **寄存器檔案**：有 32 個通用寄存器，用來存儲中間結果和數據。

---

### **總結**

在此設計中，我們展示了如何使用 Verilog 來實現 RISC-V 指令集的部分功能。通過解析指令的不同字段，我們能夠識別和執行不同類型的指令，如 R 型的加法指令和 I 型的立即數加法指令。這樣的設計可以作為實現完整 RISC-V 處理器的基礎，並且可以在此基礎上添加更多指令類型和處理邏輯。