Simulator report for ALU
Sat Dec 17 14:40:10 2022
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 345 nodes    ;
; Simulation Coverage         ;      40.34 % ;
; Total Number of Transitions ; 2671         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; FLEX10KE     ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; ALU.vwf    ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      40.34 % ;
; Total nodes checked                                 ; 345          ;
; Total output ports checked                          ; 352          ;
; Total output ports with complete 1/0-value coverage ; 142          ;
; Total output ports with no 1/0-value coverage       ; 186          ;
; Total output ports with no 1-value coverage         ; 203          ;
; Total output ports with no 0-value coverage         ; 193          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                            ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; Node Name                                                                ; Output Port Name                                                         ; Output Port Type ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; |ALU|add_next_state.add2_S2                                              ; |ALU|add_next_state.add2_S2                                              ; regout           ;
; |ALU|C[3]~0                                                              ; |ALU|C[3]~0                                                              ; out0             ;
; |ALU|C[3]~2                                                              ; |ALU|C[3]~2                                                              ; out              ;
; |ALU|C[3]~4                                                              ; |ALU|C[3]~4                                                              ; out0             ;
; |ALU|C[2]~5                                                              ; |ALU|C[2]~5                                                              ; out0             ;
; |ALU|add_current_state~0                                                 ; |ALU|add_current_state~0                                                 ; out              ;
; |ALU|add_current_state~1                                                 ; |ALU|add_current_state~1                                                 ; out              ;
; |ALU|add_current_state~2                                                 ; |ALU|add_current_state~2                                                 ; out              ;
; |ALU|add_current_state~3                                                 ; |ALU|add_current_state~3                                                 ; out              ;
; |ALU|add_current_state~4                                                 ; |ALU|add_current_state~4                                                 ; out              ;
; |ALU|add_next_state~0                                                    ; |ALU|add_next_state~0                                                    ; out              ;
; |ALU|add_next_state~1                                                    ; |ALU|add_next_state~1                                                    ; out              ;
; |ALU|add_next_state~2                                                    ; |ALU|add_next_state~2                                                    ; out              ;
; |ALU|add_next_state~3                                                    ; |ALU|add_next_state~3                                                    ; out              ;
; |ALU|add_next_state~4                                                    ; |ALU|add_next_state~4                                                    ; out              ;
; |ALU|nor_current_state~0                                                 ; |ALU|nor_current_state~0                                                 ; out              ;
; |ALU|nor_current_state~1                                                 ; |ALU|nor_current_state~1                                                 ; out              ;
; |ALU|nor_current_state~2                                                 ; |ALU|nor_current_state~2                                                 ; out              ;
; |ALU|nor_current_state~3                                                 ; |ALU|nor_current_state~3                                                 ; out              ;
; |ALU|nor_current_state~4                                                 ; |ALU|nor_current_state~4                                                 ; out              ;
; |ALU|nor_next_state~0                                                    ; |ALU|nor_next_state~0                                                    ; out              ;
; |ALU|nor_next_state~1                                                    ; |ALU|nor_next_state~1                                                    ; out              ;
; |ALU|nor_next_state~2                                                    ; |ALU|nor_next_state~2                                                    ; out              ;
; |ALU|nor_next_state~3                                                    ; |ALU|nor_next_state~3                                                    ; out              ;
; |ALU|nor_next_state~4                                                    ; |ALU|nor_next_state~4                                                    ; out              ;
; |ALU|add_current_state~5                                                 ; |ALU|add_current_state~5                                                 ; out              ;
; |ALU|add_current_state~6                                                 ; |ALU|add_current_state~6                                                 ; out              ;
; |ALU|add_current_state~7                                                 ; |ALU|add_current_state~7                                                 ; out              ;
; |ALU|add_current_state~8                                                 ; |ALU|add_current_state~8                                                 ; out              ;
; |ALU|add_current_state~9                                                 ; |ALU|add_current_state~9                                                 ; out              ;
; |ALU|add_next_state~5                                                    ; |ALU|add_next_state~5                                                    ; out              ;
; |ALU|add_next_state~6                                                    ; |ALU|add_next_state~6                                                    ; out              ;
; |ALU|add_next_state~7                                                    ; |ALU|add_next_state~7                                                    ; out              ;
; |ALU|add_next_state~8                                                    ; |ALU|add_next_state~8                                                    ; out              ;
; |ALU|add_next_state~9                                                    ; |ALU|add_next_state~9                                                    ; out              ;
; |ALU|and_current_state~0                                                 ; |ALU|and_current_state~0                                                 ; out              ;
; |ALU|and_current_state~1                                                 ; |ALU|and_current_state~1                                                 ; out              ;
; |ALU|and_current_state~2                                                 ; |ALU|and_current_state~2                                                 ; out              ;
; |ALU|and_current_state~3                                                 ; |ALU|and_current_state~3                                                 ; out              ;
; |ALU|and_current_state~4                                                 ; |ALU|and_current_state~4                                                 ; out              ;
; |ALU|temp[1]                                                             ; |ALU|temp[1]                                                             ; out              ;
; |ALU|and_next_state~0                                                    ; |ALU|and_next_state~0                                                    ; out              ;
; |ALU|and_next_state~1                                                    ; |ALU|and_next_state~1                                                    ; out              ;
; |ALU|and_next_state~2                                                    ; |ALU|and_next_state~2                                                    ; out              ;
; |ALU|and_next_state~3                                                    ; |ALU|and_next_state~3                                                    ; out              ;
; |ALU|and_next_state~4                                                    ; |ALU|and_next_state~4                                                    ; out              ;
; |ALU|nor_current_state~5                                                 ; |ALU|nor_current_state~5                                                 ; out              ;
; |ALU|nor_current_state~6                                                 ; |ALU|nor_current_state~6                                                 ; out              ;
; |ALU|nor_current_state~7                                                 ; |ALU|nor_current_state~7                                                 ; out              ;
; |ALU|nor_current_state~8                                                 ; |ALU|nor_current_state~8                                                 ; out              ;
; |ALU|nor_current_state~9                                                 ; |ALU|nor_current_state~9                                                 ; out              ;
; |ALU|nor_next_state~5                                                    ; |ALU|nor_next_state~5                                                    ; out              ;
; |ALU|nor_next_state~6                                                    ; |ALU|nor_next_state~6                                                    ; out              ;
; |ALU|nor_next_state~7                                                    ; |ALU|nor_next_state~7                                                    ; out              ;
; |ALU|nor_next_state~8                                                    ; |ALU|nor_next_state~8                                                    ; out              ;
; |ALU|nor_next_state~9                                                    ; |ALU|nor_next_state~9                                                    ; out              ;
; |ALU|temp[1]~0                                                           ; |ALU|temp[1]~0                                                           ; out0             ;
; |ALU|temp[1]~1                                                           ; |ALU|temp[1]~1                                                           ; out0             ;
; |ALU|add_current_state~10                                                ; |ALU|add_current_state~10                                                ; out              ;
; |ALU|add_current_state~11                                                ; |ALU|add_current_state~11                                                ; out              ;
; |ALU|add_current_state~12                                                ; |ALU|add_current_state~12                                                ; out              ;
; |ALU|add_current_state~13                                                ; |ALU|add_current_state~13                                                ; out              ;
; |ALU|add_current_state~14                                                ; |ALU|add_current_state~14                                                ; out              ;
; |ALU|add_next_state~10                                                   ; |ALU|add_next_state~10                                                   ; out              ;
; |ALU|add_next_state~11                                                   ; |ALU|add_next_state~11                                                   ; out              ;
; |ALU|add_next_state~12                                                   ; |ALU|add_next_state~12                                                   ; out              ;
; |ALU|add_next_state~13                                                   ; |ALU|add_next_state~13                                                   ; out              ;
; |ALU|add_next_state~14                                                   ; |ALU|add_next_state~14                                                   ; out              ;
; |ALU|C[2]~7                                                              ; |ALU|C[2]~7                                                              ; out              ;
; |ALU|C[2]~9                                                              ; |ALU|C[2]~9                                                              ; out0             ;
; |ALU|add_next_state.add2_S3                                              ; |ALU|add_next_state.add2_S3                                              ; regout           ;
; |ALU|C~26                                                                ; |ALU|C~26                                                                ; out              ;
; |ALU|C[0]$latch                                                          ; |ALU|C[0]$latch                                                          ; out              ;
; |ALU|C[1]~10                                                             ; |ALU|C[1]~10                                                             ; out0             ;
; |ALU|C[1]~12                                                             ; |ALU|C[1]~12                                                             ; out              ;
; |ALU|C[1]~14                                                             ; |ALU|C[1]~14                                                             ; out0             ;
; |ALU|C~33                                                                ; |ALU|C~33                                                                ; out              ;
; |ALU|temp~2                                                              ; |ALU|temp~2                                                              ; out              ;
; |ALU|C~36                                                                ; |ALU|C~36                                                                ; out              ;
; |ALU|add_next_state.add2_S4                                              ; |ALU|add_next_state.add2_S4                                              ; regout           ;
; |ALU|temp~3                                                              ; |ALU|temp~3                                                              ; out              ;
; |ALU|C~39                                                                ; |ALU|C~39                                                                ; out              ;
; |ALU|temp~4                                                              ; |ALU|temp~4                                                              ; out              ;
; |ALU|ZF[0]$latch                                                         ; |ALU|ZF[0]$latch                                                         ; out              ;
; |ALU|C[0]~15                                                             ; |ALU|C[0]~15                                                             ; out0             ;
; |ALU|C[0]~16                                                             ; |ALU|C[0]~16                                                             ; out              ;
; |ALU|C[0]~17                                                             ; |ALU|C[0]~17                                                             ; out              ;
; |ALU|ZF[0]~0                                                             ; |ALU|ZF[0]~0                                                             ; out              ;
; |ALU|C[0]~18                                                             ; |ALU|C[0]~18                                                             ; out0             ;
; |ALU|C[0]~19                                                             ; |ALU|C[0]~19                                                             ; out              ;
; |ALU|ZF[0]~1                                                             ; |ALU|ZF[0]~1                                                             ; out              ;
; |ALU|add_next_state.add2_S1                                              ; |ALU|add_next_state.add2_S1                                              ; regout           ;
; |ALU|add_next_state.add2_S0                                              ; |ALU|add_next_state.add2_S0                                              ; regout           ;
; |ALU|add_current_state.add2_S3                                           ; |ALU|add_current_state.add2_S3                                           ; regout           ;
; |ALU|add_current_state.add2_S2                                           ; |ALU|add_current_state.add2_S2                                           ; regout           ;
; |ALU|add_current_state.add2_S1                                           ; |ALU|add_current_state.add2_S1                                           ; regout           ;
; |ALU|nor_next_state.nor2_S4                                              ; |ALU|nor_next_state.nor2_S4                                              ; regout           ;
; |ALU|nor_next_state.nor2_S3                                              ; |ALU|nor_next_state.nor2_S3                                              ; regout           ;
; |ALU|nor_next_state.nor2_S2                                              ; |ALU|nor_next_state.nor2_S2                                              ; regout           ;
; |ALU|nor_next_state.nor2_S1                                              ; |ALU|nor_next_state.nor2_S1                                              ; regout           ;
; |ALU|nor_next_state.nor2_S0                                              ; |ALU|nor_next_state.nor2_S0                                              ; regout           ;
; |ALU|nor_current_state.nor2_S4                                           ; |ALU|nor_current_state.nor2_S4                                           ; regout           ;
; |ALU|nor_current_state.nor2_S3                                           ; |ALU|nor_current_state.nor2_S3                                           ; regout           ;
; |ALU|nor_current_state.nor2_S2                                           ; |ALU|nor_current_state.nor2_S2                                           ; regout           ;
; |ALU|nor_current_state.nor2_S1                                           ; |ALU|nor_current_state.nor2_S1                                           ; regout           ;
; |ALU|nor_current_state.nor2_S0                                           ; |ALU|nor_current_state.nor2_S0                                           ; regout           ;
; |ALU|and_next_state.and2_S4                                              ; |ALU|and_next_state.and2_S4                                              ; regout           ;
; |ALU|and_next_state.and2_S3                                              ; |ALU|and_next_state.and2_S3                                              ; regout           ;
; |ALU|and_next_state.and2_S2                                              ; |ALU|and_next_state.and2_S2                                              ; regout           ;
; |ALU|and_next_state.and2_S1                                              ; |ALU|and_next_state.and2_S1                                              ; regout           ;
; |ALU|and_next_state.and2_S0                                              ; |ALU|and_next_state.and2_S0                                              ; regout           ;
; |ALU|and_current_state.and2_S4                                           ; |ALU|and_current_state.and2_S4                                           ; regout           ;
; |ALU|and_current_state.and2_S3                                           ; |ALU|and_current_state.and2_S3                                           ; regout           ;
; |ALU|and_current_state.and2_S2                                           ; |ALU|and_current_state.and2_S2                                           ; regout           ;
; |ALU|and_current_state.and2_S1                                           ; |ALU|and_current_state.and2_S1                                           ; regout           ;
; |ALU|and_current_state.and2_S0                                           ; |ALU|and_current_state.and2_S0                                           ; regout           ;
; |ALU|C[0]                                                                ; |ALU|C[0]                                                                ; pin_out          ;
; |ALU|clk                                                                 ; |ALU|clk                                                                 ; out              ;
; |ALU|opcode[0]                                                           ; |ALU|opcode[0]                                                           ; out              ;
; |ALU|opcode[1]                                                           ; |ALU|opcode[1]                                                           ; out              ;
; |ALU|ZF[0]                                                               ; |ALU|ZF[0]                                                               ; pin_out          ;
; |ALU|add_next_state~15                                                   ; |ALU|add_next_state~15                                                   ; out0             ;
; |ALU|add_current_state~15                                                ; |ALU|add_current_state~15                                                ; out0             ;
; |ALU|nor_next_state~10                                                   ; |ALU|nor_next_state~10                                                   ; out0             ;
; |ALU|nor_current_state~10                                                ; |ALU|nor_current_state~10                                                ; out0             ;
; |ALU|and_next_state~5                                                    ; |ALU|and_next_state~5                                                    ; out0             ;
; |ALU|and_current_state~5                                                 ; |ALU|and_current_state~5                                                 ; out0             ;
; |ALU|Selector1~8                                                         ; |ALU|Selector1~8                                                         ; out0             ;
; |ALU|Selector1~9                                                         ; |ALU|Selector1~9                                                         ; out0             ;
; |ALU|Selector1~10                                                        ; |ALU|Selector1~10                                                        ; out0             ;
; |ALU|Equal0~4                                                            ; |ALU|Equal0~4                                                            ; out0             ;
; |ALU|Equal1~6                                                            ; |ALU|Equal1~6                                                            ; out0             ;
; |ALU|Equal2~4                                                            ; |ALU|Equal2~4                                                            ; out0             ;
; |ALU|Equal3~6                                                            ; |ALU|Equal3~6                                                            ; out0             ;
; |ALU|Equal4~4                                                            ; |ALU|Equal4~4                                                            ; out0             ;
; |ALU|Equal5~6                                                            ; |ALU|Equal5~6                                                            ; out0             ;
; |ALU|lpm_add_sub:Add1|result_node[0]                                     ; |ALU|lpm_add_sub:Add1|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; Node Name                                                                ; Output Port Name                                                         ; Output Port Type ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; |ALU|C[2]$latch                                                          ; |ALU|C[2]$latch                                                          ; out              ;
; |ALU|C[3]~1                                                              ; |ALU|C[3]~1                                                              ; out              ;
; |ALU|C[3]~3                                                              ; |ALU|C[3]~3                                                              ; out              ;
; |ALU|SF[0]$latch                                                         ; |ALU|SF[0]$latch                                                         ; out              ;
; |ALU|C[2]~6                                                              ; |ALU|C[2]~6                                                              ; out              ;
; |ALU|C[1]$latch                                                          ; |ALU|C[1]$latch                                                          ; out              ;
; |ALU|C~20                                                                ; |ALU|C~20                                                                ; out0             ;
; |ALU|C~21                                                                ; |ALU|C~21                                                                ; out0             ;
; |ALU|C~22                                                                ; |ALU|C~22                                                                ; out0             ;
; |ALU|C~23                                                                ; |ALU|C~23                                                                ; out0             ;
; |ALU|C[2]~8                                                              ; |ALU|C[2]~8                                                              ; out              ;
; |ALU|C~24                                                                ; |ALU|C~24                                                                ; out              ;
; |ALU|C~25                                                                ; |ALU|C~25                                                                ; out              ;
; |ALU|C[1]~11                                                             ; |ALU|C[1]~11                                                             ; out              ;
; |ALU|C~27                                                                ; |ALU|C~27                                                                ; out0             ;
; |ALU|C~28                                                                ; |ALU|C~28                                                                ; out0             ;
; |ALU|C~29                                                                ; |ALU|C~29                                                                ; out0             ;
; |ALU|C~30                                                                ; |ALU|C~30                                                                ; out0             ;
; |ALU|C[1]~13                                                             ; |ALU|C[1]~13                                                             ; out              ;
; |ALU|C~31                                                                ; |ALU|C~31                                                                ; out              ;
; |ALU|C~32                                                                ; |ALU|C~32                                                                ; out              ;
; |ALU|C~34                                                                ; |ALU|C~34                                                                ; out              ;
; |ALU|C~35                                                                ; |ALU|C~35                                                                ; out              ;
; |ALU|C~37                                                                ; |ALU|C~37                                                                ; out              ;
; |ALU|C~38                                                                ; |ALU|C~38                                                                ; out              ;
; |ALU|add_current_state.add2_S0                                           ; |ALU|add_current_state.add2_S0                                           ; regout           ;
; |ALU|C[3]$latch                                                          ; |ALU|C[3]$latch                                                          ; out              ;
; |ALU|A[0]                                                                ; |ALU|A[0]                                                                ; out              ;
; |ALU|A[1]                                                                ; |ALU|A[1]                                                                ; out              ;
; |ALU|A[2]                                                                ; |ALU|A[2]                                                                ; out              ;
; |ALU|A[3]                                                                ; |ALU|A[3]                                                                ; out              ;
; |ALU|B[0]                                                                ; |ALU|B[0]                                                                ; out              ;
; |ALU|B[1]                                                                ; |ALU|B[1]                                                                ; out              ;
; |ALU|B[2]                                                                ; |ALU|B[2]                                                                ; out              ;
; |ALU|B[3]                                                                ; |ALU|B[3]                                                                ; out              ;
; |ALU|C[1]                                                                ; |ALU|C[1]                                                                ; pin_out          ;
; |ALU|C[2]                                                                ; |ALU|C[2]                                                                ; pin_out          ;
; |ALU|C[3]                                                                ; |ALU|C[3]                                                                ; pin_out          ;
; |ALU|C[4]                                                                ; |ALU|C[4]                                                                ; pin_out          ;
; |ALU|opcode[2]                                                           ; |ALU|opcode[2]                                                           ; out              ;
; |ALU|SF[0]                                                               ; |ALU|SF[0]                                                               ; pin_out          ;
; |ALU|lpm_add_sub:Add7|result_node[0]                                     ; |ALU|lpm_add_sub:Add7|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add7|result_node[1]                                     ; |ALU|lpm_add_sub:Add7|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add6|result_node[0]                                     ; |ALU|lpm_add_sub:Add6|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add6|result_node[1]                                     ; |ALU|lpm_add_sub:Add6|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add5|result_node[0]                                     ; |ALU|lpm_add_sub:Add5|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add5|result_node[1]                                     ; |ALU|lpm_add_sub:Add5|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add4|result_node[0]                                     ; |ALU|lpm_add_sub:Add4|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add4|result_node[1]                                     ; |ALU|lpm_add_sub:Add4|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add3|result_node[0]                                     ; |ALU|lpm_add_sub:Add3|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add3|result_node[1]                                     ; |ALU|lpm_add_sub:Add3|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add2|result_node[0]                                     ; |ALU|lpm_add_sub:Add2|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add2|result_node[1]                                     ; |ALU|lpm_add_sub:Add2|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add1|result_node[1]                                     ; |ALU|lpm_add_sub:Add1|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add0|result_node[0]                                     ; |ALU|lpm_add_sub:Add0|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add0|result_node[1]                                     ; |ALU|lpm_add_sub:Add0|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; Node Name                                                                ; Output Port Name                                                         ; Output Port Type ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+
; |ALU|C[3]~1                                                              ; |ALU|C[3]~1                                                              ; out              ;
; |ALU|C[3]~3                                                              ; |ALU|C[3]~3                                                              ; out              ;
; |ALU|C[2]~6                                                              ; |ALU|C[2]~6                                                              ; out              ;
; |ALU|CF[0]$latch                                                         ; |ALU|CF[0]$latch                                                         ; out              ;
; |ALU|C~20                                                                ; |ALU|C~20                                                                ; out0             ;
; |ALU|C~21                                                                ; |ALU|C~21                                                                ; out0             ;
; |ALU|C~22                                                                ; |ALU|C~22                                                                ; out0             ;
; |ALU|C~23                                                                ; |ALU|C~23                                                                ; out0             ;
; |ALU|C[2]~8                                                              ; |ALU|C[2]~8                                                              ; out              ;
; |ALU|C[1]~11                                                             ; |ALU|C[1]~11                                                             ; out              ;
; |ALU|C~27                                                                ; |ALU|C~27                                                                ; out0             ;
; |ALU|C~28                                                                ; |ALU|C~28                                                                ; out0             ;
; |ALU|C~29                                                                ; |ALU|C~29                                                                ; out0             ;
; |ALU|C~30                                                                ; |ALU|C~30                                                                ; out0             ;
; |ALU|C[1]~13                                                             ; |ALU|C[1]~13                                                             ; out              ;
; |ALU|WideNor0                                                            ; |ALU|WideNor0                                                            ; out0             ;
; |ALU|add_current_state.add2_S4                                           ; |ALU|add_current_state.add2_S4                                           ; regout           ;
; |ALU|A[0]                                                                ; |ALU|A[0]                                                                ; out              ;
; |ALU|A[1]                                                                ; |ALU|A[1]                                                                ; out              ;
; |ALU|A[2]                                                                ; |ALU|A[2]                                                                ; out              ;
; |ALU|A[3]                                                                ; |ALU|A[3]                                                                ; out              ;
; |ALU|B[0]                                                                ; |ALU|B[0]                                                                ; out              ;
; |ALU|B[1]                                                                ; |ALU|B[1]                                                                ; out              ;
; |ALU|B[2]                                                                ; |ALU|B[2]                                                                ; out              ;
; |ALU|B[3]                                                                ; |ALU|B[3]                                                                ; out              ;
; |ALU|C[4]                                                                ; |ALU|C[4]                                                                ; pin_out          ;
; |ALU|opcode[2]                                                           ; |ALU|opcode[2]                                                           ; out              ;
; |ALU|CF[0]                                                               ; |ALU|CF[0]                                                               ; pin_out          ;
; |ALU|Selector0~3                                                         ; |ALU|Selector0~3                                                         ; out0             ;
; |ALU|Selector1~6                                                         ; |ALU|Selector1~6                                                         ; out0             ;
; |ALU|Selector1~7                                                         ; |ALU|Selector1~7                                                         ; out0             ;
; |ALU|lpm_add_sub:Add7|result_node[0]                                     ; |ALU|lpm_add_sub:Add7|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add7|result_node[1]                                     ; |ALU|lpm_add_sub:Add7|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add7|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add7|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add6|result_node[0]                                     ; |ALU|lpm_add_sub:Add6|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add6|result_node[1]                                     ; |ALU|lpm_add_sub:Add6|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add6|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add6|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add5|result_node[0]                                     ; |ALU|lpm_add_sub:Add5|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add5|result_node[1]                                     ; |ALU|lpm_add_sub:Add5|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add5|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add5|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add4|result_node[0]                                     ; |ALU|lpm_add_sub:Add4|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add4|result_node[1]                                     ; |ALU|lpm_add_sub:Add4|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add4|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add4|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add3|result_node[0]                                     ; |ALU|lpm_add_sub:Add3|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add3|result_node[1]                                     ; |ALU|lpm_add_sub:Add3|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add3|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add3|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add2|result_node[0]                                     ; |ALU|lpm_add_sub:Add2|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add2|result_node[1]                                     ; |ALU|lpm_add_sub:Add2|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add2|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |ALU|lpm_add_sub:Add1|result_node[1]                                     ; |ALU|lpm_add_sub:Add1|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add1|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add0|result_node[0]                                     ; |ALU|lpm_add_sub:Add0|result_node[0]                                     ; out0             ;
; |ALU|lpm_add_sub:Add0|result_node[1]                                     ; |ALU|lpm_add_sub:Add0|result_node[1]                                     ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~0                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~3                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |ALU|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |ALU|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~4                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~5                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~6                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |ALU|lpm_add_sub:Add0|addcore:adder|_~7                                  ; out0             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ALU|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat Dec 17 14:40:10 2022
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ALU -c ALU
Info: Using vector source file "C:/altera/81/quartus/ALU/ALU.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      40.34 %
Info: Number of transitions in simulation is 2671
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 159 megabytes
    Info: Processing ended: Sat Dec 17 14:40:10 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


