# 物理验证面试问题集4
October 4, 2020 by [Team VLSI](https://teamvlsi.com/author/team-vlsi)

代码：QLCM2Y062020PV

### 常规问题
1. 基于 lambda 的设计规则是什么？
2. 10nm 技术节点中的 nm 是什么意思？
3. 您了解“底部密度”（under bum density）吗？
4. 有过 PnR 的先前经验吗？
5. 如何在 PnR 中导入设计？
<br>

6. 为什么在较低的节点（10nm）中给出 ID 层？
7. 为什么需要 nwell 连续性？
8. 您有进行过脚本编写吗？
9. 您能编写算法吗？
10. 什么是驱动强度（drive strength）？
<br>

11. 为什么行业趋向于向更低的技术节点（如7nm或5nm）发展？
12. 在较低的技术节点中遇到了哪些挑战？

### 物理单元
1. 什么是接地单元（tap cell）？
2. 接地单元的用途是什么？
3. 什么是端盖单元或边界单元？
4. 端盖单元如何避免边界处的 DRC？端盖单元内部有什么可以防止 DRC 的？它与标准单元有什么不同？
5. 在边界处添加端盖单元而不是标准单元会造成什么不同？
<br>

6. 为什么标准单元 nwell 的大小更大，略微超出标准单元？但在端盖单元中不是如此。
7. 假设一个接地单元覆盖了10um的距离，那么同一行中的下一个接地单元应该放在哪里？
8. 如何计算同一行中接地单元之间的距离？

### DRC
1. 您遇到过哪些基本 DRC ？
2. 您是否看到过相同高度的标准单元和填充单元之间的 DRC ？
3. 什么是端盖单元或边界单元？
4. 您是如何解决 DPT（双图案）的？
5. 您遇到过什么金属 DRC ？
<br>

6. 您遇到过什么类型的经孔 DRC ？
7. 如果 GDSII 有未修复的 DRC 并发送到晶圆厂，会发生什么？
8. 如果 ID 层互换会出现什么问题？
9. 哪个 ID 层会首先制造？

### LVS
1. 您是分析了 LVS 结果还是别人分析了结果，然后您进行了修复？
2. 除了短路和断路，您在 LVS 中遇到过哪些错误，您是如何解决的？
3. 在 LVS 中都会出现哪些问题？
4. LVS 中的优先级错误是什么？可能会有虚假违规吗？
5. 工具从哪里开始计算 LVS？


## 谢谢

原文链接：https://teamvlsi.com/2020/10/physical-verification-interview_99.html