set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {hello.vo hello_v.sdo}}
	{{"Fast Model"} {hello_fast.vo hello_v_fast.sdo}}
}
