<div dir="rtl">

# تمرین ۵

### سوال ۱

</div>


#### مسیر داده
تغییرات روی datapath
به این شکل انجام شده که برای تهیه `rs1` و `rs2` نیاز به دو ‍‍`clk` ‍‍ میباشد. سیگنال‌ کنترلی `RegRead1:0` برای `enable` شدن نوشتن هر کدام از رجیستر‌های مبدا بر روی register مربوطه تعبیه گردیده است. بیت 0 مربوط به `rs1` و بیت 1 مربوط به رجیستر `rs2` می‌باشد.

برای تعیین آدرس رجیسترها سیگنال `RegAddr1:0` در نظر گرفته شده تا بین `rs1` , `rs2` و `rd` انتخاب کند.


  ![image](https://user-images.githubusercontent.com/77579794/236617873-b2eafc54-8687-46a0-8004-7579a057e126.png)


#### ماشین حالت
حالت جدیدی به ماشین حالت اضافه نشده‌است. اما دستوراتی `R-Typte` و `Branch‍‍` هر کدام یک stage اضافه‌تر دارند. چرا که آماده‌سازی ورودی‌های ALU هنگامی که هر دو ورودی register باشند دو ‍`clk` به طول می‌انجامد.


![image](https://user-images.githubusercontent.com/77579794/236620577-74c2c7f1-d48b-4ab0-b3da-6fe10915a2aa.png)






### سوال ۳

