标题title
一种基于多路电流分段延时与合并输出架构的驱动电路
摘要abst
本发明公开了一种基于多路电流分段延时与合并输出架构的驱动电路，用于光纤通信链路中发射端，包括输入传输网络、包含N个跨导单元的放大单元、输出传输网络和输入匹配负载，其中，输入传输网络用于接收并将发射端中光调制器输出的信号按照预设延时时间对应分配到各跨导单元；输入匹配负载，用于吸收向光调制器反射的信号；输出传输网络用于按照预设延迟时间分别叠加来自各跨导单元输出的放大电流信号并合并输出，其中，输入传输网络中的第i个端口和第i+1个端口之间的延时时间与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间相等或两者相差信号周期的整数倍。本发明可有效折衷驱动电路的整体带宽与能效两方面性能。
权利要求书clms
1.一种基于多路电流分段延时与合并输出架构的驱动电路，用于光纤通信链路中发射端，其特征在于，包括输入传输网络、放大单元、输出传输网络和输入匹配负载，所述放大单元包括N个跨导单元M1～M N；所述输入传输网络，包括N+1个依次串联的电感Lg1～LgN+1，电感Lg1～LgN+1中相邻两电感的连接点依次构成输入传输网络的1～N个端口，所述输入传输网络用于接收并将发射端中光调制器输出的信号按照预设延时时间，对应通过该1～N个端口对应分配到跨导单元M1～M N进行放大及电压电流转换处理；所述输入匹配负载，用于吸收向光调制器反射的信号；所述输出传输网络，包括N个依次串联的电感Ld1～LdN，电感Ld1～LdN的第一端依次构成输出传输网络的1～N个端口，所述输出传输网络用于按照预设延迟时间分别叠加来自各跨导单元输出的放大电流信号并合并输出；其中，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间ΔTgi_i+1与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间ΔTdi_i+1相等，或两者相差第i个跨导单元所处理的信号周期的整数倍，i∈。2.根据权利要求1所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，当所述光调制器输出的信号为频谱信号时，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间相等；当所述光调制器输出的信号输出的信号为单频率或周期信号时，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间两者相差第i个跨导单元所处理的信号周期的整数倍。3.根据权利要求1或2所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，所述输入传输网络中的各电感感值Lg相等，所述输出传输网络中的各电感感值Ld相等；所述延时时间ΔTgi_i+1与延迟时间ΔTdi_i+1的差值，根据跨导单元Mi的输入寄生电容和输出寄生电容，通过调整感值Lg和感值Ld实现。4.根据权利要求1所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，电感Lg1的第一端与所述发射端中的光调制器的输出端相连，电感LgN+1的第二端通过输入匹配负载接地，电感Lg1～LgN+1中相邻两电感的连接点对应与跨导单元M1～M N的输入端相连；电感Ld1～LdN的第一端对应与跨导单元M1～MN的输出端相连，电感LdN的第二端与外部负载相连。5.根据权利要求1所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，所述输入匹配负载包括电阻R1，所述输入匹配负载的阻抗与所述输入传输网络的特征阻抗相等。6.根据权利要求1所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，所述跨导单元采用若干级堆叠放大电路，每级堆叠放大电路均包括双极性晶体管或场效应晶体管。7.根据权利要求1所述的基于多路电流分段延时与合并输出架构的驱动电路，其特征在于，所述跨导单元采用吉尔伯特单元。
说明书desc
技术领域本发明属于模拟与射频放大器技术领域，更具体地，涉及一种基于多路电流分段延时与合并输出架构的驱动电路。背景技术随着5G通信、虚拟现实、边缘计算等高流量业务的迅速发展，光纤通信作为目前有线通信骨干网的主要力量，行业标准从200GBE、400GBE、800GBE到1.6TBE不断发展，核心网络的传输速率与数据吞吐能力不断更新迭代。驱动电路作为光纤通信链路中发射端的最后一级电路，与光调制器直接相连需要工作在全速率模式下，其工作速度直接决定了发射机的通信速度上限；同时由于驱动电路需要提供足够的信号输出功率，其自身的能效性能也是影响发射机整体功耗性能的关键因素。因此超宽带高能效驱动电路具有重要的研究意义。目前宽带驱动电路的主要架构包括集总式开漏级输出架构以及分布式架构。如图1所示，集总式开漏级输出架构主要由单个提供电压电流转换的跨导晶体管构成，由于输出节点只有一条支路，由晶体管产生的信号电流只能向输出节点流动，因此这种架构的驱动的能效理论可以达到100％。但受到大尺寸晶体管带来的寄生电容Cgs，Cgd，Cds的影响，主极点频率较低，带宽很难达到100GHz以上；分布式驱动架构如图2所示，主要包括输入网络、输入匹配负载、跨导单元、输出网络、输出匹配负载。分布式架构由于不受输入输出极点频率的影响已有达到170GHz工作带宽的研究，具有高带宽的优势。由于分布式架构的输出节点与开漏极相比额外增加了输出匹配负载，因此晶体管产生的信号电流一部分会流向该输出匹配负载，剩下的电流从输出端口流出，在完全匹配的情况下，一半的电流会流向该负载，从而分布式驱动的能效约50％。综上所述，目前已有的驱动电路的两种架构存在着高效率与高带宽相矛盾的问题。发明内容针对现有技术的缺陷，本发明的目的在于提供一种基于多路电流分段延时与合并输出架构的驱动电路，可有效折衷驱动电路的整体带宽与能效两方面性能。为实现上述目的，本发明提供了一种基于多路电流分段延时与合并输出架构的驱动电路，用于光纤通信链路中发射端，包括输入传输网络、放大单元、输出传输网络和输入匹配负载，所述放大单元包括N个跨导单元M1～M N；所述输入传输网络，包括N+1个依次串联的电感Lg1～LgN+1，电感Lg1～LgN+1中相邻两电感的连接点依次构成输入传输网络的1～N个端口，所述输入传输网络用于接收并将发射端中光调制器输出的信号按照预设延时时间，对应通过该1～N个端口对应分配到跨导单元M1～M N进行放大及电压电流转换处理；所述输入匹配负载，用于吸收向光调制器反射的信号；所述输出传输网络，包括N个依次串联的电感Ld1～LdN，电感Ld1～LdN的第一端依次构成输出传输网络的1～N个端口，所述输出传输网络用于按照预设延迟时间分别叠加来自各跨导单元输出的放大电流信号并合并输出；其中，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间ΔTgi_i+1与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间ΔTdi_i+1相等，或两者相差第i个跨导单元所处理的信号周期的整数倍，i∈。本发明提供的基于多路电流分段延时与合并输出架构的驱动电路，使用多路跨导单元合并形成大的放大单元，由于每个跨导单元都是小尺寸电路，引入的寄生电容更小，与输入传输网络中的感性元件形成串联谐振，可极大的扩展电路带宽；且本发明提供的驱动电路的输出端口采用开漏设计，可有效提高放大器的驱动能效，达到有效折衷驱动电路的整体带宽与能效两方面性能的目的。在其中一个实施例中，当所述光调制器输出的信号为频谱信号时，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间相等；当所述光调制器输出的信号输出的信号为单频率或周期信号时，所述输入传输网络中的第i个端口和第i+1个端口之间的延时时间与输出传输网络中的第i个端口和第i+1个端口之间的延迟时间两者相差第i个跨导单元所处理的信号周期的整数倍。在其中一个实施例中，所述输入传输网络中的各电感感值Lg相等，所述输出传输网络中的各电感感值Ld相等；所述延时时间ΔTgi_i+1与延迟时间ΔTdi_i+1的差值，根据跨导单元Mi的输入寄生电容和输出寄生电容，通过调整感值Lg和感值Ld实现。在其中一个实施例中，电感Lg1的第一端与所述发射端中的光调制器的输出端相连，电感LgN+1的第二端通过输入匹配负载接地，电感Lg1～LgN+1中相邻两电感的连接点对应与跨导单元M1～M N的输入端相连；电感Ld1～LdN的第一端对应与跨导单元M1～MN的输出端相连，电感LdN的第二端与外部负载相连。在其中一个实施例中，所述输入匹配负载包括电阻R1，所述输入匹配负载的阻抗与所述输入传输网络的特征阻抗相等。在其中一个实施例中，所述跨导单元采用若干级堆叠放大电路，每级堆叠放大电路均包括双极性晶体管或场效应晶体管。在其中一个实施例中，所述跨导单元采用吉尔伯特单元。附图说明图1是传统单级集总开漏型架构驱动电路的电路原理图；图2是传统分布式架构驱动电路的电路原理图；图3是本发明一实施例提供的多路合并电流架构驱动电路的电路原理图；图4是本发明一实施例提供的基于场效应晶体管的第一实施例电路示意图；图5是本发明一实施例提供的基于场效应晶体管的差分形式电路的示意图；图6是本发明一实施例提供的基于双极性晶体管的第一实施例电路示意图；图7是本发明提供的单级集总开漏型架构、分布式架构和多路合并电流架构的驱动电路的S参数仿真结果对比图；图8是本发明提供的单级集总开漏型架构、分布式架构和多路合并电流架构的驱动电路的瞬态输出电流幅度仿真结果对比图。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。为解决传统集总式开漏级输出架构以及分布式架构的驱动电路存在高效率与高带宽相矛盾的问题，本发明提供了一种基于多路电流分段延时与合并输出架构的的驱动电路，应用于光纤通信链路中发射端，如图3所示，该驱动电路包括输入传输网络、包含N个跨导单元M1～M N的放大单元、输出传输网络和输入匹配负载。其中，输入传输网络包括N+1个依次串联的电感Lg1～LgN+1，电感Lg1的第一端与发射端中的光调制器的输出端相连，电感LgN+1的第二端通过输入匹配负载接地，电感Lg1～LgN+1中相邻两电感的连接点依次构成输入传输网络的1～N个端口，1～N个端口对应与跨导单元M1～M N的输入端相连。本实施例提供的输入传输网络用于接收发射端中光调制器输出的信号，并将该信号按照预设延时时间分配到跨导单元M1～M N进行放大及电压电流转换处理。具体地，各跨导单元可采用共射或共源的一级放大电路、共基共射或共源共栅的两级堆叠放大电路、三级堆叠放大或更多级堆叠放大电路，每级堆叠放大电路均可使用双极性晶体管或场效应晶体管搭建。进一步地，该跨导单元还可以采用吉尔伯特单元等增益可控的放大电路，实现驱动电路的跨导调控作用。输入匹配负载可采用电阻R1，用于吸收向光调制器反射的信号，防止该信号向光调制器反射，最大程度降低级间串扰。优选地，电阻R1的阻值可选择与输入传输网络的特征阻抗相等，从而达到最佳匹配的效果。输出传输网络包括N个依次串联的电感Ld1～LdN，电感Ld1～LdN的第一端依次构成输出传输网络的1～N个端口，电感Ld1～LdN的第一端对应与跨导单元M1～MN的输出端相连，电感LdN的第二端与外部负载相连。本实施例提供的输出传输网络用于按照预设延迟时间分别叠加来自各跨导单元输出的放大电流信号并合并输出。本发明使用多路电流分段延时与合并输出架构的驱动电路代替传统单路开漏极输出架构作为主要电路架构，由于多路电流合并输出与单路开漏级输出相比对每个跨导单元之间的相对时间延迟有严格的要求，因为保证各跨导单元产生的电流分量在相同时间到达输出端才能实现电流信号的同相叠加，最大化输出电流幅度。如图3所示，以跨导单元M1与跨导单元M2的输出电流叠加为例，为保证两股电流在跨导单元M2的输出节点处同相位叠加，输入传输网络的1，2端口之间的延迟ΔTg1_2需与输出传输网络的1，2端口之间的延迟ΔTd1_2精确相等或者两者相差信号周期T的整数倍。根据以上分析进一步推广可以得到以下要求：输入传输网络的i，i+1端口之间的延时ΔTgi_i+1应该与输出传输网络的i，i+1端口之间的延迟ΔTdi_i+1精确相等，或者两者相差第i个跨导单元所处理的信号周期T的整数倍，公式表达如下：ΔTGi_i+1＝ΔTDi_i+1 对于任意频谱信号|ΔTGi_i+1-ΔTDi_i+1|＝m*T仅针对单频率或周期信号相比于传统开漏极输出驱动电路，本发明使用多路跨导单元合并形成大的放大单元，由于每个跨导单元都是小尺寸电路，引入的寄生电容更小，与输入传输网络中的感性元件形成串联谐振，可极大的扩展电路带宽。相比于传统分布式驱动电路，本发明首先无输出匹配负载，使得本发明为电流输出型电路，需要与光调制器侧的负载配合才能形成调制电压信号，而传统分布式放大器为电压输出型电路可以直接输出电压信号；其次，多数传统分布式放大器有着对称性要求，即电路沿着中间跨导单元的中心是对称的，这就增加了对输入输出传输网络的限制，而本发明电路不能是对称的，而应该是要求两个相邻跨导单元之间的延时相同。以下结合具体实施例对本发明进行详细说明：图4为本发明提供的第一实施例，多路电流合并输出驱动放大器包括场效应晶体Q1至Q2N，由电感Lg1至LgN+1以及场效应晶体管Q1至QN的输入寄生电容组成的输入传输网络；由电感Ld1至LdN以及场效应晶体管QN+1至Q2N的输出寄生电容组成的输出传输网络以及作为输入匹配负载的电阻R1。整个电路基于28nm CMOS工艺，其中场效应晶体管Q1至Q2N尺寸为12u/30n采用共源共栅结构作为跨导单元提供信号放大与电压电流转换作用；电阻R1等于50ohm用于吸收输入信号改善输入匹配，防止输入信号向跨阻放大器反射，最大程度降低级间干扰；输入传输网络中的电感Lg1至LgN+1感值约几百pH，具体大小需要根据设计电路的带宽目标基于仿软件优化，其作用是接收输入信号并将输入信号按照设计的延迟时间分别分配到各个跨导单元；输出传输网络的作用是按照设计的延迟时间分别叠加来自各个跨导单元的放大电流信号并合并输出。在本实施例中，输入传输网络中电感Lg1至LgN+1的作用是将M1至MN的输入寄生电容分隔开，同时与这些电容形成谐振构成由串联电感、并联电容组成的π型结构从而形成栅极等效传输线，理论上这种传输线在无耗状态下具有无限大的截止频率，但由于实际器件的Q值有限，以及晶体管的输入不可避免会有电阻性损耗，因此栅极等效传输线存在截止频率但该频率依然要远高于RC低通滤波的截止频率；同样的，输出传输网络中电感Ld1至LdN的作用是与MN+1至M2N的输出寄生电容谐振，形成漏极等效传输线；电感对传输网络的截止频率的提高就是对多路合并电流输出放大器工作带宽的提升。假设每个跨导单元的输入寄生电容为Cgs，输入传输网络中的每个电感感值为Lg，输出寄生电容为Cds，输出传输网络中的每个电感感值为Ld，假设再无损耗的理想状态下，根据传输线方程可以得到输入传输网络的等效阻抗Z0g，输出传输网络的等效阻抗Z0d以及相邻端口之间的延迟ΔTg，ΔTd分别为：通过以上公式可以看出为了保证ΔTg与ΔTd延时在公式1或2中的对应关系，需要仔细设计电感Ld与Lg的感值以及寄生电容Cgs与Cds的容值，以保证乘积的平方根相等或相差信号周期的整数倍。但由于寄生电容Cgs与Cds由晶体管自身的尺寸决定，而晶体管尺寸与跨导大小直接相关，因此设计中无法随意控制Cgs与Cds的大小，对于电感的感值控制是主要设计量。假设传统分布式架构的输出匹配负载为电阻R2，输出端接的负载为RLoad，跨导单元本征跨导为gm2，则从整体电路等效跨导的定义出发可以得到分布式架构等效跨导Gm1为：式5可以看出电路的等效跨导只占晶体管本征跨导的一部分，一般为了阻抗匹配，R2等于RLoad，此时效率仅为50％。本发明取消了R2的设计，相当于R2无穷大，即电路的等效跨导与晶体管本征跨导相同，效率可以达到100％。需要说明的是，本实施例提供的基于多路电流分段延时与合并输出架构的驱动电路中各单元电路可根据应用中的需求不同进行相应设计，当要求差分输出时各单元电路需选用差分电路，具体可参见图5。图7是传统单级集总开漏型架构和分布式架构与本实施例提供的多路合并电流架构的驱动电路的S参数仿真结果对比图，根据图7可知，本实施例所提架构的电信号带宽虽然略小于分布式架构但是远大于传统集总式开漏型架构带宽，可实现对开漏型架构的带宽提升效果。图8是传统单级集总开漏型架构和分布式架构与本实施例提供的多路合并电流架构的驱动电路的瞬态输出电流幅度仿真结果对比图，根据图8可知，在500mVpp相同电压信号输入幅度下，本实施例所提架构的输出电流幅度与传统开漏极电路基本相同，大约是分布式架构的电流幅度的两倍，这一方面印证了前面对于分布式架构与所提架构的效率差异分析，另一方面展示了所提架构的高驱动效率特性。综合以上论述，本发明采用的多路合并电流输出架构自身具有宽带特性，并且输出端口的开漏设计同时提高了放大器的驱动能效，使用多路合并电流输出架构替换传统的集总类型放大器作为驱动电路，可以提高电路带宽；使用多路合并电流输出架构替换传统的分布式放大器作为驱动电路，可以提高电路的驱动能效；达到有效折衷驱动电路的整体带宽与能效两方面性能的目的。本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
