TimeQuest Timing Analyzer report for uart_rx
Tue Oct 23 23:19:34 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'reset'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'reset'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'reset'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'reset'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'reset'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'reset'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart_rx                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 28.81 MHz ; 28.81 MHz       ; reset      ;      ;
; 56.56 MHz ; 56.56 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; reset ; -18.320 ; -167.015      ;
; clk   ; -17.061 ; -148.280      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.920 ; 0.000         ;
; reset ; 1.797 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.230 ; -3.757        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.408 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -30.137               ;
; reset ; -1.941 ; -1.941                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset'                                                                                               ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -18.320 ; n_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.619     ;
; -18.319 ; state_reg.idle~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.618     ;
; -18.315 ; s_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.614     ;
; -18.314 ; n_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.613     ;
; -18.307 ; s_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.606     ;
; -18.298 ; state_reg.stop~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.597     ;
; -17.875 ; state_reg.start~_emulated ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.174     ;
; -17.875 ; s_reg[3]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.174     ;
; -17.875 ; n_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.174     ;
; -17.875 ; s_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 17.174     ;
; -17.702 ; state_reg.start~1         ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.185     ; 17.246     ;
; -17.533 ; state_reg.stop~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.005      ; 17.267     ;
; -17.529 ; state_reg.idle~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.006      ; 17.264     ;
; -17.514 ; s_reg[3]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.005      ; 17.248     ;
; -17.512 ; n_reg[2]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.022      ; 17.263     ;
; -17.506 ; s_reg[2]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.036      ; 17.271     ;
; -17.506 ; n_reg[1]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.022      ; 17.257     ;
; -17.491 ; n_reg[0]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.023      ; 17.243     ;
; -17.481 ; s_reg[0]~13               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.038      ; 17.248     ;
; -17.470 ; s_reg[1]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.047      ; 17.246     ;
; -16.858 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 0.500        ; 2.791      ; 18.878     ;
; -16.524 ; n_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.828     ;
; -16.523 ; state_reg.idle~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.827     ;
; -16.519 ; s_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.823     ;
; -16.518 ; n_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.822     ;
; -16.511 ; s_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.815     ;
; -16.502 ; state_reg.stop~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.806     ;
; -16.358 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 2.791      ; 18.878     ;
; -16.079 ; state_reg.start~_emulated ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.383     ;
; -16.079 ; s_reg[3]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.383     ;
; -16.079 ; n_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.383     ;
; -16.079 ; s_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 15.383     ;
; -15.906 ; state_reg.start~1         ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.027     ; 15.455     ;
; -15.737 ; state_reg.stop~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.163      ; 15.476     ;
; -15.733 ; state_reg.idle~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.164      ; 15.473     ;
; -15.718 ; s_reg[3]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.163      ; 15.457     ;
; -15.716 ; n_reg[2]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.180      ; 15.472     ;
; -15.710 ; s_reg[2]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.194      ; 15.480     ;
; -15.710 ; n_reg[1]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.180      ; 15.466     ;
; -15.695 ; n_reg[0]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.181      ; 15.452     ;
; -15.685 ; s_reg[0]~13               ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.196      ; 15.457     ;
; -15.674 ; s_reg[1]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.205      ; 15.455     ;
; -15.582 ; state_reg.data~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.881     ;
; -15.385 ; state_reg.data~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.155     ; 14.959     ;
; -15.062 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 0.500        ; 2.949      ; 17.087     ;
; -14.986 ; n_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.326     ;
; -14.985 ; state_reg.idle~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.325     ;
; -14.981 ; s_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.321     ;
; -14.980 ; n_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.320     ;
; -14.973 ; s_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.313     ;
; -14.964 ; state_reg.stop~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 14.304     ;
; -14.562 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 2.949      ; 17.087     ;
; -14.541 ; state_reg.start~_emulated ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 13.881     ;
; -14.541 ; s_reg[3]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 13.881     ;
; -14.541 ; n_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 13.881     ;
; -14.541 ; s_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 13.881     ;
; -14.368 ; state_reg.start~1         ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.185     ; 13.953     ;
; -14.199 ; state_reg.stop~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.005      ; 13.974     ;
; -14.195 ; state_reg.idle~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.006      ; 13.971     ;
; -14.180 ; s_reg[3]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.005      ; 13.955     ;
; -14.178 ; n_reg[2]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.022      ; 13.970     ;
; -14.172 ; s_reg[2]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.036      ; 13.978     ;
; -14.172 ; n_reg[1]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.022      ; 13.964     ;
; -14.157 ; n_reg[0]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.023      ; 13.950     ;
; -14.147 ; s_reg[0]~13               ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.038      ; 13.955     ;
; -14.136 ; s_reg[1]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.047      ; 13.953     ;
; -13.786 ; state_reg.data~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 13.090     ;
; -13.651 ; n_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.992     ;
; -13.650 ; state_reg.idle~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.991     ;
; -13.646 ; s_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.987     ;
; -13.645 ; n_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.986     ;
; -13.638 ; s_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.979     ;
; -13.629 ; state_reg.stop~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.970     ;
; -13.589 ; state_reg.data~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.003      ; 13.168     ;
; -13.524 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 0.500        ; 2.791      ; 15.585     ;
; -13.307 ; b_reg[7]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 12.606     ;
; -13.248 ; b_reg[7]~29               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.037      ; 13.014     ;
; -13.206 ; state_reg.start~_emulated ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.547     ;
; -13.206 ; s_reg[3]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.547     ;
; -13.206 ; n_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.547     ;
; -13.206 ; s_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; 0.068      ; 12.547     ;
; -13.033 ; state_reg.start~1         ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.187     ; 12.619     ;
; -13.024 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 2.791      ; 15.585     ;
; -12.864 ; state_reg.stop~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.003      ; 12.640     ;
; -12.860 ; state_reg.idle~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.004      ; 12.637     ;
; -12.845 ; s_reg[3]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.003      ; 12.621     ;
; -12.843 ; n_reg[2]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.020      ; 12.636     ;
; -12.837 ; s_reg[2]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.034      ; 12.644     ;
; -12.837 ; n_reg[1]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.020      ; 12.630     ;
; -12.822 ; n_reg[0]~9                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.021      ; 12.616     ;
; -12.812 ; s_reg[0]~13               ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.036      ; 12.621     ;
; -12.801 ; s_reg[1]~9                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.045      ; 12.619     ;
; -12.248 ; state_reg.data~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; 0.070      ; 11.588     ;
; -12.189 ; reset                     ; b_reg[3]~13 ; reset        ; reset       ; 0.500        ; 2.789      ; 14.251     ;
; -12.186 ; b_reg[6]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.070      ; 11.485     ;
; -12.051 ; state_reg.data~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.155     ; 11.666     ;
; -11.689 ; reset                     ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 2.789      ; 14.251     ;
; -11.511 ; b_reg[7]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.228      ; 10.815     ;
; -11.452 ; b_reg[7]~29               ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.195      ; 11.223     ;
; -11.199 ; b_reg[6]~25               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.005      ; 10.933     ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -17.061 ; state_reg.start~1         ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.243     ; 17.358     ;
; -16.892 ; state_reg.stop~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 17.379     ;
; -16.888 ; state_reg.idle~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.052     ; 17.376     ;
; -16.873 ; s_reg[3]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 17.360     ;
; -16.871 ; n_reg[2]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 17.375     ;
; -16.865 ; s_reg[2]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.022     ; 17.383     ;
; -16.865 ; n_reg[1]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 17.369     ;
; -16.850 ; n_reg[0]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.035     ; 17.355     ;
; -16.840 ; s_reg[0]~13               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 17.360     ;
; -16.829 ; s_reg[1]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 17.358     ;
; -16.679 ; n_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.731     ;
; -16.678 ; state_reg.idle~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.730     ;
; -16.674 ; s_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.726     ;
; -16.673 ; n_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.725     ;
; -16.666 ; s_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.718     ;
; -16.657 ; state_reg.stop~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.709     ;
; -16.234 ; state_reg.start~_emulated ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.286     ;
; -16.234 ; s_reg[3]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.286     ;
; -16.234 ; n_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.286     ;
; -16.234 ; s_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 17.286     ;
; -15.717 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 2.733      ; 18.990     ;
; -15.266 ; state_reg.start~1         ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.243     ; 15.563     ;
; -15.217 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 1.000        ; 2.733      ; 18.990     ;
; -15.097 ; state_reg.stop~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 15.584     ;
; -15.093 ; state_reg.idle~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.052     ; 15.581     ;
; -15.078 ; s_reg[3]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 15.565     ;
; -15.076 ; n_reg[2]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 15.580     ;
; -15.070 ; s_reg[2]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.022     ; 15.588     ;
; -15.070 ; n_reg[1]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 15.574     ;
; -15.055 ; n_reg[0]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.035     ; 15.560     ;
; -15.045 ; s_reg[0]~13               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 15.565     ;
; -15.034 ; s_reg[1]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 15.563     ;
; -14.884 ; n_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.936     ;
; -14.883 ; state_reg.idle~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.935     ;
; -14.879 ; s_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.931     ;
; -14.878 ; n_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.930     ;
; -14.871 ; s_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.923     ;
; -14.862 ; state_reg.stop~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.914     ;
; -14.744 ; state_reg.data~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.213     ; 15.071     ;
; -14.439 ; state_reg.start~_emulated ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.491     ;
; -14.439 ; s_reg[3]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.491     ;
; -14.439 ; n_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.491     ;
; -14.439 ; s_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 15.491     ;
; -13.941 ; state_reg.data~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.993     ;
; -13.922 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 2.733      ; 17.195     ;
; -13.765 ; state_reg.start~1         ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.243     ; 14.062     ;
; -13.596 ; state_reg.stop~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 14.083     ;
; -13.592 ; state_reg.idle~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.052     ; 14.080     ;
; -13.577 ; s_reg[3]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 14.064     ;
; -13.575 ; n_reg[2]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 14.079     ;
; -13.569 ; s_reg[2]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.022     ; 14.087     ;
; -13.569 ; n_reg[1]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 14.073     ;
; -13.554 ; n_reg[0]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.035     ; 14.059     ;
; -13.544 ; s_reg[0]~13               ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 14.064     ;
; -13.533 ; s_reg[1]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 14.062     ;
; -13.422 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 1.000        ; 2.733      ; 17.195     ;
; -13.383 ; n_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.435     ;
; -13.382 ; state_reg.idle~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.434     ;
; -13.378 ; s_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.430     ;
; -13.377 ; n_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.429     ;
; -13.370 ; s_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.422     ;
; -13.361 ; state_reg.stop~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 14.413     ;
; -12.949 ; state_reg.data~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.213     ; 13.276     ;
; -12.938 ; state_reg.start~_emulated ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.990     ;
; -12.938 ; s_reg[3]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.990     ;
; -12.938 ; n_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.990     ;
; -12.938 ; s_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.990     ;
; -12.607 ; b_reg[7]~29               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.021     ; 13.126     ;
; -12.433 ; state_reg.start~1         ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.243     ; 12.730     ;
; -12.421 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 2.733      ; 15.694     ;
; -12.264 ; state_reg.stop~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 12.751     ;
; -12.260 ; state_reg.idle~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.052     ; 12.748     ;
; -12.245 ; s_reg[3]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 12.732     ;
; -12.243 ; n_reg[2]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 12.747     ;
; -12.237 ; s_reg[2]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.022     ; 12.755     ;
; -12.237 ; n_reg[1]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.036     ; 12.741     ;
; -12.222 ; n_reg[0]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.035     ; 12.727     ;
; -12.212 ; s_reg[0]~13               ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 12.732     ;
; -12.201 ; s_reg[1]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.011     ; 12.730     ;
; -12.146 ; state_reg.data~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.198     ;
; -12.051 ; n_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.103     ;
; -12.050 ; state_reg.idle~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.102     ;
; -12.046 ; s_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.098     ;
; -12.045 ; n_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.097     ;
; -12.038 ; s_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.090     ;
; -12.029 ; state_reg.stop~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 13.081     ;
; -11.921 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 1.000        ; 2.733      ; 15.694     ;
; -11.666 ; b_reg[7]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 12.718     ;
; -11.606 ; state_reg.start~_emulated ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 12.658     ;
; -11.606 ; s_reg[3]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 12.658     ;
; -11.606 ; n_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 12.658     ;
; -11.606 ; s_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 12.658     ;
; -11.448 ; state_reg.data~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.213     ; 11.775     ;
; -11.089 ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 2.733      ; 14.362     ;
; -10.812 ; b_reg[7]~29               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.021     ; 11.331     ;
; -10.645 ; state_reg.data~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 11.697     ;
; -10.589 ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 1.000        ; 2.733      ; 14.362     ;
; -10.558 ; b_reg[6]~25               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.053     ; 11.045     ;
; -10.545 ; b_reg[6]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 11.597     ;
; -10.116 ; state_reg.data~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.213     ; 10.443     ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.920 ; b_reg[7]~29               ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; -0.033     ; 0.693      ;
; 0.935 ; b_reg[5]~21               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; -0.040     ; 0.701      ;
; 1.237 ; state_reg.stop~1          ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; -0.065     ; 0.978      ;
; 1.243 ; n_reg[1]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.048     ; 1.001      ;
; 1.259 ; b_reg[6]~25               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; -0.065     ; 1.000      ;
; 1.378 ; state_reg.idle~1          ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; -0.064     ; 1.120      ;
; 1.381 ; b_reg[3]~13               ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; -0.056     ; 1.131      ;
; 1.388 ; b_reg[2]~9                ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.058     ; 1.136      ;
; 1.397 ; s_reg[1]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.023     ; 1.180      ;
; 1.400 ; n_reg[2]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.048     ; 1.158      ;
; 1.422 ; b_reg[0]~1                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.058     ; 1.170      ;
; 1.580 ; b_reg[1]~5                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.216     ; 1.170      ;
; 1.604 ; b_reg[4]~17               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; -0.225     ; 1.185      ;
; 1.630 ; s_reg[2]~5                ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.034     ; 1.402      ;
; 1.729 ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 4.756      ;
; 1.898 ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 4.925      ;
; 1.943 ; b_reg[2]~_emulated        ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.249      ;
; 1.951 ; n_reg[0]~9                ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.047     ; 1.710      ;
; 1.987 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 5.014      ;
; 2.057 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 5.084      ;
; 2.108 ; b_reg[5]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.414      ;
; 2.112 ; state_reg.data~_emulated  ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.418      ;
; 2.119 ; b_reg[5]~21               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; -0.040     ; 1.885      ;
; 2.120 ; b_reg[1]~_emulated        ; b_reg[0]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.426      ;
; 2.134 ; s_reg[0]~13               ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.032     ; 1.908      ;
; 2.174 ; state_reg.start~1         ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; -0.255     ; 1.725      ;
; 2.176 ; state_reg.data~_emulated  ; b_reg[7]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.482      ;
; 2.207 ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 5.234      ;
; 2.218 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 5.245      ;
; 2.229 ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 4.756      ;
; 2.282 ; state_reg.data~_emulated  ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.588      ;
; 2.289 ; b_reg[3]~13               ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.056     ; 2.039      ;
; 2.332 ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 5.371      ;
; 2.342 ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 5.381      ;
; 2.355 ; state_reg.data~_emulated  ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.661      ;
; 2.369 ; b_reg[7]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.675      ;
; 2.374 ; reset                     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 5.401      ;
; 2.377 ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 5.404      ;
; 2.398 ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 4.925      ;
; 2.487 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 5.014      ;
; 2.501 ; reset                     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 5.540      ;
; 2.515 ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 5.554      ;
; 2.557 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 5.084      ;
; 2.563 ; b_reg[3]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.869      ;
; 2.585 ; b_reg[2]~9                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.058     ; 2.333      ;
; 2.591 ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 2.721      ; 5.618      ;
; 2.615 ; b_reg[6]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.921      ;
; 2.628 ; b_reg[6]~25               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; -0.065     ; 2.369      ;
; 2.707 ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 5.234      ;
; 2.718 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 5.245      ;
; 2.728 ; state_reg.data~1          ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; -0.225     ; 2.309      ;
; 2.792 ; b_reg[4]~_emulated        ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.012      ; 3.110      ;
; 2.792 ; state_reg.data~1          ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; -0.225     ; 2.373      ;
; 2.832 ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 5.371      ;
; 2.842 ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 5.381      ;
; 2.847 ; state_reg.data~_emulated  ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.012      ; 3.165      ;
; 2.874 ; b_reg[2]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.180      ;
; 2.874 ; reset                     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 2.721      ; 5.401      ;
; 2.877 ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 2.721      ; 5.404      ;
; 2.898 ; state_reg.data~1          ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; -0.225     ; 2.479      ;
; 2.953 ; b_reg[1]~5                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.216     ; 2.543      ;
; 2.971 ; state_reg.data~1          ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; -0.225     ; 2.552      ;
; 3.001 ; reset                     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 5.540      ;
; 3.006 ; state_reg.data~_emulated  ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.012      ; 3.324      ;
; 3.015 ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 5.554      ;
; 3.024 ; state_reg.data~_emulated  ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.012      ; 3.342      ;
; 3.034 ; state_reg.data~_emulated  ; b_reg[0]~_emulated        ; clk          ; clk         ; 0.000        ; 0.012      ; 3.352      ;
; 3.052 ; b_reg[1]~_emulated        ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.358      ;
; 3.080 ; reset                     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 6.107      ;
; 3.091 ; s_reg[3]~1                ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; -0.065     ; 2.832      ;
; 3.091 ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 2.721      ; 5.618      ;
; 3.148 ; state_reg.start~_emulated ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.454      ;
; 3.148 ; s_reg[3]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.454      ;
; 3.148 ; n_reg[0]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.454      ;
; 3.148 ; s_reg[0]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.454      ;
; 3.154 ; state_reg.data~1          ; state_reg.data~_emulated  ; reset        ; clk         ; -0.500       ; -0.225     ; 2.735      ;
; 3.310 ; b_reg[7]~29               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; -0.033     ; 3.083      ;
; 3.317 ; state_reg.start~_emulated ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.623      ;
; 3.317 ; s_reg[3]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.623      ;
; 3.317 ; n_reg[0]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.623      ;
; 3.317 ; s_reg[0]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.623      ;
; 3.352 ; b_reg[5]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.658      ;
; 3.365 ; reset                     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 6.392      ;
; 3.376 ; b_reg[3]~_emulated        ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.682      ;
; 3.406 ; state_reg.start~_emulated ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.712      ;
; 3.406 ; s_reg[3]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.712      ;
; 3.406 ; state_reg.data~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.712      ;
; 3.406 ; n_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.712      ;
; 3.406 ; s_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.712      ;
; 3.421 ; reset                     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 6.448      ;
; 3.427 ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 6.454      ;
; 3.463 ; state_reg.data~1          ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.213     ; 3.056      ;
; 3.476 ; state_reg.start~_emulated ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.782      ;
; 3.476 ; s_reg[3]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.782      ;
; 3.476 ; state_reg.data~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.782      ;
; 3.476 ; n_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.782      ;
; 3.476 ; s_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.782      ;
; 3.478 ; b_reg[7]~_emulated        ; b_reg[7]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.784      ;
; 3.571 ; state_reg.stop~_emulated  ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.877      ;
; 3.580 ; s_reg[1]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.886      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset'                                                                                                    ;
+-------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.797 ; reset                     ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 2.976      ; 4.773      ;
; 1.928 ; b_reg[3]~13               ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.002      ; 1.930      ;
; 2.012 ; b_reg[5]~21               ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.185      ; 2.197      ;
; 2.067 ; b_reg[2]~9                ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.158      ; 2.225      ;
; 2.122 ; reset                     ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 2.946      ; 5.068      ;
; 2.281 ; b_reg[6]~25               ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.025     ; 2.256      ;
; 2.297 ; reset                     ; state_reg.start~1 ; reset        ; reset       ; -0.500       ; 2.976      ; 4.773      ;
; 2.324 ; reset                     ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 2.949      ; 5.273      ;
; 2.360 ; reset                     ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 2.761      ; 5.121      ;
; 2.425 ; b_reg[2]~_emulated        ; b_reg[1]~5        ; clk          ; reset       ; -0.500       ; 0.216      ; 2.141      ;
; 2.468 ; reset                     ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 2.791      ; 5.259      ;
; 2.491 ; reset                     ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 2.786      ; 5.277      ;
; 2.509 ; reset                     ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 2.769      ; 5.278      ;
; 2.510 ; reset                     ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 2.768      ; 5.278      ;
; 2.589 ; b_reg[1]~5                ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; -0.158     ; 2.431      ;
; 2.616 ; reset                     ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 2.769      ; 5.385      ;
; 2.621 ; state_reg.data~1          ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.000      ; 2.621      ;
; 2.622 ; reset                     ; b_reg[4]~17       ; reset        ; reset       ; -0.500       ; 2.946      ; 5.068      ;
; 2.624 ; state_reg.data~1          ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.185     ; 2.439      ;
; 2.634 ; reset                     ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 2.754      ; 5.388      ;
; 2.640 ; reset                     ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 2.791      ; 5.431      ;
; 2.654 ; reset                     ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 2.789      ; 5.443      ;
; 2.708 ; state_reg.data~1          ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; -0.192     ; 2.516      ;
; 2.741 ; b_reg[3]~13               ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 0.000      ; 2.741      ;
; 2.756 ; b_reg[1]~_emulated        ; b_reg[0]~1        ; clk          ; reset       ; -0.500       ; 0.058      ; 2.314      ;
; 2.806 ; reset                     ; state_reg.data~1  ; reset        ; reset       ; 0.000        ; 2.946      ; 5.752      ;
; 2.811 ; reset                     ; state_reg.stop~1  ; reset        ; reset       ; 0.000        ; 2.786      ; 5.597      ;
; 2.811 ; reset                     ; state_reg.idle~1  ; reset        ; reset       ; 0.000        ; 2.785      ; 5.596      ;
; 2.824 ; reset                     ; b_reg[1]~5        ; reset        ; reset       ; -0.500       ; 2.949      ; 5.273      ;
; 2.860 ; reset                     ; b_reg[5]~21       ; reset        ; reset       ; -0.500       ; 2.761      ; 5.121      ;
; 2.945 ; state_reg.data~1          ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.003      ; 2.948      ;
; 2.968 ; reset                     ; b_reg[0]~1        ; reset        ; reset       ; -0.500       ; 2.791      ; 5.259      ;
; 2.991 ; reset                     ; b_reg[6]~25       ; reset        ; reset       ; -0.500       ; 2.786      ; 5.277      ;
; 2.991 ; state_reg.data~1          ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; -0.160     ; 2.831      ;
; 3.001 ; b_reg[5]~_emulated        ; b_reg[4]~17       ; clk          ; reset       ; -0.500       ; 0.225      ; 2.726      ;
; 3.005 ; state_reg.data~_emulated  ; b_reg[4]~17       ; clk          ; reset       ; -0.500       ; 0.225      ; 2.730      ;
; 3.008 ; state_reg.data~_emulated  ; b_reg[5]~21       ; clk          ; reset       ; -0.500       ; 0.040      ; 2.548      ;
; 3.009 ; reset                     ; n_reg[1]~5        ; reset        ; reset       ; -0.500       ; 2.769      ; 5.278      ;
; 3.010 ; reset                     ; n_reg[0]~9        ; reset        ; reset       ; -0.500       ; 2.768      ; 5.278      ;
; 3.016 ; b_reg[5]~21               ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.000      ; 3.016      ;
; 3.092 ; state_reg.data~_emulated  ; b_reg[7]~29       ; clk          ; reset       ; -0.500       ; 0.033      ; 2.625      ;
; 3.116 ; reset                     ; n_reg[2]~1        ; reset        ; reset       ; -0.500       ; 2.769      ; 5.385      ;
; 3.134 ; reset                     ; b_reg[7]~29       ; reset        ; reset       ; -0.500       ; 2.754      ; 5.388      ;
; 3.140 ; reset                     ; b_reg[2]~9        ; reset        ; reset       ; -0.500       ; 2.791      ; 5.431      ;
; 3.154 ; reset                     ; b_reg[3]~13       ; reset        ; reset       ; -0.500       ; 2.789      ; 5.443      ;
; 3.155 ; b_reg[2]~9                ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 3.155      ;
; 3.202 ; b_reg[3]~_emulated        ; b_reg[2]~9        ; clk          ; reset       ; -0.500       ; 0.058      ; 2.760      ;
; 3.261 ; state_reg.data~1          ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; -0.155     ; 3.106      ;
; 3.268 ; b_reg[6]~_emulated        ; b_reg[5]~21       ; clk          ; reset       ; -0.500       ; 0.040      ; 2.808      ;
; 3.272 ; b_reg[3]~13               ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.160      ; 3.432      ;
; 3.279 ; state_reg.data~1          ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.157     ; 3.122      ;
; 3.286 ; state_reg.data~1          ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; -0.155     ; 3.131      ;
; 3.306 ; reset                     ; state_reg.data~1  ; reset        ; reset       ; -0.500       ; 2.946      ; 5.752      ;
; 3.311 ; reset                     ; state_reg.stop~1  ; reset        ; reset       ; -0.500       ; 2.786      ; 5.597      ;
; 3.311 ; reset                     ; state_reg.idle~1  ; reset        ; reset       ; -0.500       ; 2.785      ; 5.596      ;
; 3.311 ; s_reg[1]~9                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.232      ; 3.543      ;
; 3.322 ; s_reg[0]~13               ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.223      ; 3.545      ;
; 3.329 ; state_reg.data~_emulated  ; b_reg[1]~5        ; clk          ; reset       ; -0.500       ; 0.228      ; 3.057      ;
; 3.329 ; b_reg[0]~1                ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 0.000      ; 3.329      ;
; 3.332 ; n_reg[0]~9                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.208      ; 3.540      ;
; 3.347 ; s_reg[2]~5                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.221      ; 3.568      ;
; 3.347 ; n_reg[1]~5                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.207      ; 3.554      ;
; 3.353 ; n_reg[2]~1                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.207      ; 3.560      ;
; 3.355 ; s_reg[3]~1                ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.190      ; 3.545      ;
; 3.367 ; b_reg[1]~5                ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 3.367      ;
; 3.370 ; state_reg.idle~1          ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.191      ; 3.561      ;
; 3.374 ; state_reg.stop~1          ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.190      ; 3.564      ;
; 3.375 ; state_reg.data~_emulated  ; b_reg[6]~25       ; clk          ; reset       ; -0.500       ; 0.065      ; 2.940      ;
; 3.403 ; b_reg[7]~29               ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.032      ; 3.435      ;
; 3.431 ; b_reg[4]~_emulated        ; b_reg[3]~13       ; clk          ; reset       ; -0.500       ; 0.068      ; 2.999      ;
; 3.462 ; b_reg[7]~_emulated        ; b_reg[6]~25       ; clk          ; reset       ; -0.500       ; 0.065      ; 3.027      ;
; 3.513 ; b_reg[2]~_emulated        ; b_reg[2]~9        ; clk          ; reset       ; -0.500       ; 0.058      ; 3.071      ;
; 3.519 ; state_reg.data~1          ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.030      ; 3.549      ;
; 3.534 ; b_reg[1]~_emulated        ; b_reg[1]~5        ; clk          ; reset       ; -0.500       ; 0.216      ; 3.250      ;
; 3.543 ; state_reg.start~1         ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.000      ; 3.543      ;
; 3.596 ; b_reg[4]~17               ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.157     ; 3.439      ;
; 3.636 ; s_reg[1]~9                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.202      ; 3.838      ;
; 3.645 ; state_reg.data~_emulated  ; b_reg[2]~9        ; clk          ; reset       ; -0.500       ; 0.070      ; 3.215      ;
; 3.647 ; s_reg[0]~13               ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.193      ; 3.840      ;
; 3.657 ; n_reg[0]~9                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.178      ; 3.835      ;
; 3.663 ; state_reg.data~_emulated  ; b_reg[3]~13       ; clk          ; reset       ; -0.500       ; 0.068      ; 3.231      ;
; 3.670 ; state_reg.data~_emulated  ; b_reg[0]~1        ; clk          ; reset       ; -0.500       ; 0.070      ; 3.240      ;
; 3.672 ; s_reg[2]~5                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.191      ; 3.863      ;
; 3.672 ; n_reg[1]~5                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.177      ; 3.849      ;
; 3.678 ; n_reg[2]~1                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.177      ; 3.855      ;
; 3.680 ; s_reg[3]~1                ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.160      ; 3.840      ;
; 3.691 ; reset                     ; s_reg[3]~1        ; reset        ; reset       ; 0.000        ; 2.786      ; 6.477      ;
; 3.695 ; state_reg.idle~1          ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.161      ; 3.856      ;
; 3.699 ; state_reg.stop~1          ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.160      ; 3.859      ;
; 3.716 ; state_reg.start~_emulated ; state_reg.start~1 ; clk          ; reset       ; -0.500       ; 0.255      ; 3.471      ;
; 3.716 ; s_reg[3]~_emulated        ; state_reg.start~1 ; clk          ; reset       ; -0.500       ; 0.255      ; 3.471      ;
; 3.716 ; state_reg.data~_emulated  ; state_reg.start~1 ; clk          ; reset       ; -0.500       ; 0.255      ; 3.471      ;
; 3.716 ; n_reg[0]~_emulated        ; state_reg.start~1 ; clk          ; reset       ; -0.500       ; 0.255      ; 3.471      ;
; 3.716 ; s_reg[0]~_emulated        ; state_reg.start~1 ; clk          ; reset       ; -0.500       ; 0.255      ; 3.471      ;
; 3.838 ; s_reg[1]~9                ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.205      ; 4.043      ;
; 3.849 ; s_reg[0]~13               ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.196      ; 4.045      ;
; 3.859 ; n_reg[0]~9                ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.181      ; 4.040      ;
; 3.860 ; b_reg[6]~25               ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.000      ; 3.860      ;
; 3.868 ; state_reg.start~1         ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; -0.030     ; 3.838      ;
; 3.874 ; s_reg[2]~5                ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.194      ; 4.068      ;
+-------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                           ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.230 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.491      ;
; -0.230 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.500        ; 2.721      ; 3.491      ;
; -0.230 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.500        ; 2.721      ; 3.491      ;
; -0.230 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.500        ; 2.721      ; 3.491      ;
; -0.199 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.460      ;
; -0.199 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.460      ;
; -0.199 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.460      ;
; -0.194 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 2.733      ; 3.467      ;
; -0.194 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.733      ; 3.467      ;
; -0.194 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.733      ; 3.467      ;
; -0.194 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.733      ; 3.467      ;
; -0.192 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.500        ; 2.721      ; 3.453      ;
; -0.192 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.453      ;
; -0.192 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.453      ;
; -0.192 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.453      ;
; -0.174 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.435      ;
; -0.174 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.435      ;
; -0.174 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.435      ;
; -0.174 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.500        ; 2.721      ; 3.435      ;
; 0.270  ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.491      ;
; 0.270  ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 1.000        ; 2.721      ; 3.491      ;
; 0.270  ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 1.000        ; 2.721      ; 3.491      ;
; 0.270  ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 1.000        ; 2.721      ; 3.491      ;
; 0.301  ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.460      ;
; 0.301  ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.460      ;
; 0.301  ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.460      ;
; 0.306  ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 2.733      ; 3.467      ;
; 0.306  ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.733      ; 3.467      ;
; 0.306  ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.733      ; 3.467      ;
; 0.306  ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.733      ; 3.467      ;
; 0.308  ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 1.000        ; 2.721      ; 3.453      ;
; 0.308  ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.453      ;
; 0.308  ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.453      ;
; 0.308  ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.453      ;
; 0.326  ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.435      ;
; 0.326  ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.435      ;
; 0.326  ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.435      ;
; 0.326  ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 1.000        ; 2.721      ; 3.435      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                           ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.435      ;
; 0.408 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.435      ;
; 0.408 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.435      ;
; 0.408 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.435      ;
; 0.426 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 3.453      ;
; 0.426 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.453      ;
; 0.426 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.453      ;
; 0.426 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.453      ;
; 0.428 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 3.467      ;
; 0.428 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 3.467      ;
; 0.428 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 3.467      ;
; 0.428 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.733      ; 3.467      ;
; 0.433 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.460      ;
; 0.433 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.460      ;
; 0.433 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.460      ;
; 0.464 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.721      ; 3.491      ;
; 0.464 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 3.491      ;
; 0.464 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 2.721      ; 3.491      ;
; 0.464 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 2.721      ; 3.491      ;
; 0.908 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.435      ;
; 0.908 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.435      ;
; 0.908 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.435      ;
; 0.908 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.435      ;
; 0.926 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; -0.500       ; 2.721      ; 3.453      ;
; 0.926 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.453      ;
; 0.926 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.453      ;
; 0.926 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.453      ;
; 0.928 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 3.467      ;
; 0.928 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 3.467      ;
; 0.928 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 3.467      ;
; 0.928 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.733      ; 3.467      ;
; 0.933 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.460      ;
; 0.933 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.460      ;
; 0.933 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.460      ;
; 0.964 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 2.721      ; 3.491      ;
; 0.964 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 2.721      ; 3.491      ;
; 0.964 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 2.721      ; 3.491      ;
; 0.964 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 2.721      ; 3.491      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; reset ; Rise       ; reset                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[0]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[0]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[4]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[4]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[3]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[3]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.data~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.data~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.start~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.start~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.stop~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.stop~1|datad  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 16.217 ; 16.217 ; Rise       ; clk             ;
; rx        ; clk        ; 16.760 ; 16.760 ; Rise       ; clk             ;
; s_tick    ; clk        ; 16.792 ; 16.792 ; Rise       ; clk             ;
; reset     ; reset      ; 17.358 ; 17.358 ; Fall       ; reset           ;
; rx        ; reset      ; 17.901 ; 17.901 ; Fall       ; reset           ;
; s_tick    ; reset      ; 17.933 ; 17.933 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
; rx        ; clk        ; -0.816 ; -0.816 ; Rise       ; clk             ;
; s_tick    ; clk        ; -0.867 ; -0.867 ; Rise       ; clk             ;
; reset     ; reset      ; -1.797 ; -1.797 ; Fall       ; reset           ;
; rx        ; reset      ; -1.232 ; -1.232 ; Fall       ; reset           ;
; s_tick    ; reset      ; -1.260 ; -1.260 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dout[*]      ; clk        ; 24.869 ; 24.869 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 24.869 ; 24.869 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 22.683 ; 22.683 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 22.228 ; 22.228 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 19.440 ; 19.440 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 18.479 ; 18.479 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 16.451 ; 16.451 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 14.950 ; 14.950 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 13.591 ; 13.591 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 9.622  ; 9.622  ; Rise       ; clk             ;
; dout[*]      ; reset      ; 23.407 ; 23.407 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 23.407 ; 23.407 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 21.221 ; 21.221 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 20.766 ; 20.766 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 17.978 ; 17.978 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 17.017 ; 17.017 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 14.989 ; 14.989 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 13.488 ; 13.488 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 12.129 ; 12.129 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 10.163 ; 10.163 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 24.751 ; 24.751 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 24.751 ; 24.751 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 22.565 ; 22.565 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 22.110 ; 22.110 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 19.322 ; 19.322 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 18.361 ; 18.361 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 16.333 ; 16.333 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 14.832 ; 14.832 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 13.473 ; 13.473 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 10.163 ; 10.163 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 7.390 ; 7.390 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 8.457 ; 8.457 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 7.390 ; 7.390 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 8.553 ; 8.553 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 7.886 ; 7.886 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 8.486 ; 8.486 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 8.323 ; 8.323 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 8.816 ; 8.816 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 8.578 ; 8.578 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 9.177 ; 9.177 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 6.811 ; 6.811 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 6.811 ; 6.811 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 8.527 ; 8.527 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 9.695 ; 9.695 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 8.791 ; 8.791 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 9.199 ; 9.199 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 9.115 ; 9.115 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 9.286 ; 9.286 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 9.280 ; 9.280 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 7.758 ; 7.758 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 6.811 ; 6.811 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 6.811 ; 6.811 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 7.723 ; 7.723 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 8.695 ; 8.695 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 7.112 ; 7.112 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 9.151 ; 9.151 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 7.834 ; 7.834 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 8.329 ; 8.329 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 9.019 ; 9.019 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 7.758 ; 7.758 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; rx         ; dout[1]      ; 21.764 ; 21.764 ; 21.764 ; 21.764 ;
; rx         ; dout[2]      ; 21.309 ; 21.309 ; 21.309 ; 21.309 ;
; rx         ; dout[3]      ; 18.521 ; 18.521 ; 18.521 ; 18.521 ;
; rx         ; dout[4]      ; 17.560 ; 17.560 ; 17.560 ; 17.560 ;
; rx         ; dout[5]      ; 15.532 ; 15.532 ; 15.532 ; 15.532 ;
; rx         ; dout[6]      ; 14.031 ; 14.031 ; 14.031 ; 14.031 ;
; rx         ; dout[7]      ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; rx         ; rx_done_tick ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; s_tick     ; dout[0]      ; 23.982 ; 23.982 ; 23.982 ; 23.982 ;
; s_tick     ; dout[1]      ; 21.796 ; 21.796 ; 21.796 ; 21.796 ;
; s_tick     ; dout[2]      ; 21.341 ; 21.341 ; 21.341 ; 21.341 ;
; s_tick     ; dout[3]      ; 18.553 ; 18.553 ; 18.553 ; 18.553 ;
; s_tick     ; dout[4]      ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; s_tick     ; dout[5]      ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; s_tick     ; dout[6]      ; 14.063 ; 14.063 ; 14.063 ; 14.063 ;
; s_tick     ; dout[7]      ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; s_tick     ; rx_done_tick ; 8.735  ; 8.735  ; 8.735  ; 8.735  ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 10.919 ; 10.919 ; 10.919 ; 10.919 ;
; rx         ; dout[1]      ; 10.350 ; 10.350 ; 10.350 ; 10.350 ;
; rx         ; dout[2]      ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; rx         ; dout[3]      ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; rx         ; dout[4]      ; 10.915 ; 10.915 ; 10.915 ; 10.915 ;
; rx         ; dout[5]      ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; rx         ; dout[6]      ; 9.391  ; 10.409 ; 10.409 ; 9.391  ;
; rx         ; dout[7]      ; 8.032  ; 10.377 ; 10.377 ; 8.032  ;
; rx         ; rx_done_tick ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; s_tick     ; dout[0]      ; 9.114  ; 9.114  ; 9.114  ; 9.114  ;
; s_tick     ; dout[1]      ; 8.545  ; 8.545  ; 8.545  ; 8.545  ;
; s_tick     ; dout[2]      ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; s_tick     ; dout[3]      ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; s_tick     ; dout[4]      ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; s_tick     ; dout[5]      ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
; s_tick     ; dout[6]      ; 8.604  ; 8.604  ; 8.604  ; 8.604  ;
; s_tick     ; dout[7]      ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; s_tick     ; rx_done_tick ; 7.680  ; 8.684  ; 8.684  ; 7.680  ;
+------------+--------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; reset ; -5.181 ; -44.084       ;
; clk   ; -4.495 ; -32.351       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.111 ; 0.000         ;
; reset ; 0.255 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.243 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.106 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -20.380               ;
; reset ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset'                                                                                              ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -5.181 ; state_reg.idle~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.226      ;
; -5.178 ; s_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.223      ;
; -5.178 ; n_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.096     ; 5.222      ;
; -5.178 ; n_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.096     ; 5.222      ;
; -5.171 ; s_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.216      ;
; -5.170 ; state_reg.stop~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.215      ;
; -5.024 ; n_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.096     ; 5.068      ;
; -5.023 ; state_reg.start~_emulated ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.068      ;
; -5.023 ; s_reg[3]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.068      ;
; -5.023 ; s_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 5.068      ;
; -4.657 ; state_reg.idle~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.698      ;
; -4.654 ; s_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.695      ;
; -4.654 ; n_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.051     ; 4.694      ;
; -4.654 ; n_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.051     ; 4.694      ;
; -4.647 ; s_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.688      ;
; -4.646 ; state_reg.stop~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.687      ;
; -4.500 ; n_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.051     ; 4.540      ;
; -4.499 ; state_reg.start~_emulated ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.540      ;
; -4.499 ; s_reg[3]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.540      ;
; -4.499 ; s_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 4.540      ;
; -4.456 ; state_reg.start~1         ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.041      ;
; -4.400 ; state_reg.idle~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.007      ; 5.047      ;
; -4.399 ; state_reg.stop~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.007      ; 5.046      ;
; -4.394 ; s_reg[3]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.006      ; 5.040      ;
; -4.392 ; n_reg[2]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.015      ; 5.047      ;
; -4.385 ; n_reg[1]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.015      ; 5.040      ;
; -4.384 ; s_reg[2]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.023      ; 5.047      ;
; -4.382 ; n_reg[0]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.016      ; 5.038      ;
; -4.377 ; state_reg.data~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.422      ;
; -4.375 ; s_reg[0]~13               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.024      ; 5.039      ;
; -4.369 ; s_reg[1]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.028      ; 5.037      ;
; -4.320 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 0.500        ; 1.311      ; 5.771      ;
; -4.218 ; state_reg.idle~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.267      ;
; -4.215 ; s_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.264      ;
; -4.215 ; n_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.096     ; 4.263      ;
; -4.215 ; n_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.096     ; 4.263      ;
; -4.208 ; s_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.257      ;
; -4.207 ; state_reg.stop~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.256      ;
; -4.061 ; n_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.096     ; 4.109      ;
; -4.060 ; state_reg.start~_emulated ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.109      ;
; -4.060 ; s_reg[3]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.109      ;
; -4.060 ; s_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 4.109      ;
; -3.932 ; state_reg.start~1         ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.010     ; 4.513      ;
; -3.876 ; state_reg.idle~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.052      ; 4.519      ;
; -3.875 ; state_reg.stop~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.052      ; 4.518      ;
; -3.870 ; s_reg[3]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.051      ; 4.512      ;
; -3.868 ; n_reg[2]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.060      ; 4.519      ;
; -3.861 ; n_reg[1]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.060      ; 4.512      ;
; -3.860 ; s_reg[2]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.068      ; 4.519      ;
; -3.858 ; n_reg[0]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.061      ; 4.510      ;
; -3.853 ; state_reg.data~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 3.894      ;
; -3.851 ; s_reg[0]~13               ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.069      ; 4.511      ;
; -3.845 ; s_reg[1]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.073      ; 4.509      ;
; -3.824 ; state_reg.idle~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.874      ;
; -3.821 ; s_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.871      ;
; -3.821 ; n_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.097     ; 3.870      ;
; -3.821 ; n_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.097     ; 3.870      ;
; -3.820 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 1.311      ; 5.771      ;
; -3.814 ; s_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.864      ;
; -3.813 ; state_reg.stop~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.863      ;
; -3.796 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 0.500        ; 1.356      ; 5.243      ;
; -3.793 ; state_reg.data~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.039     ; 4.394      ;
; -3.706 ; b_reg[7]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 3.751      ;
; -3.667 ; n_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.097     ; 3.716      ;
; -3.666 ; state_reg.start~_emulated ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.716      ;
; -3.666 ; s_reg[3]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.716      ;
; -3.666 ; s_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.716      ;
; -3.493 ; state_reg.start~1         ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.055     ; 4.082      ;
; -3.437 ; state_reg.idle~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.007      ; 4.088      ;
; -3.436 ; state_reg.stop~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.007      ; 4.087      ;
; -3.431 ; s_reg[3]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.006      ; 4.081      ;
; -3.429 ; n_reg[2]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.015      ; 4.088      ;
; -3.422 ; n_reg[1]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.015      ; 4.081      ;
; -3.421 ; s_reg[2]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.023      ; 4.088      ;
; -3.419 ; n_reg[0]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.016      ; 4.079      ;
; -3.414 ; state_reg.data~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.095     ; 3.463      ;
; -3.412 ; s_reg[0]~13               ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.024      ; 4.080      ;
; -3.406 ; s_reg[1]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.028      ; 4.078      ;
; -3.386 ; b_reg[6]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.095     ; 3.431      ;
; -3.357 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 0.500        ; 1.311      ; 4.812      ;
; -3.296 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 1.356      ; 5.243      ;
; -3.269 ; state_reg.data~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.006      ; 3.866      ;
; -3.182 ; b_reg[7]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.050     ; 3.223      ;
; -3.120 ; b_reg[7]~29               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.024      ; 3.784      ;
; -3.099 ; state_reg.start~1         ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.056     ; 3.689      ;
; -3.078 ; state_reg.idle~_emulated  ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.056     ; 3.240      ;
; -3.075 ; s_reg[2]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.056     ; 3.237      ;
; -3.075 ; n_reg[2]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.057     ; 3.236      ;
; -3.075 ; n_reg[1]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.057     ; 3.236      ;
; -3.068 ; s_reg[1]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.056     ; 3.230      ;
; -3.067 ; state_reg.stop~_emulated  ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.056     ; 3.229      ;
; -3.043 ; state_reg.idle~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.006      ; 3.695      ;
; -3.042 ; state_reg.stop~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.006      ; 3.694      ;
; -3.037 ; s_reg[3]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.005      ; 3.688      ;
; -3.035 ; n_reg[2]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.014      ; 3.695      ;
; -3.028 ; n_reg[1]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.014      ; 3.688      ;
; -3.027 ; s_reg[2]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.022      ; 3.695      ;
; -3.025 ; n_reg[0]~9                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.015      ; 3.686      ;
; -3.020 ; state_reg.data~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.096     ; 3.070      ;
; -3.018 ; s_reg[0]~13               ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.023      ; 3.687      ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.495 ; state_reg.start~1         ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.053      ; 5.080      ;
; -4.439 ; state_reg.idle~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 5.086      ;
; -4.438 ; state_reg.stop~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 5.085      ;
; -4.433 ; s_reg[3]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.114      ; 5.079      ;
; -4.431 ; n_reg[2]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 5.086      ;
; -4.424 ; n_reg[1]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 5.079      ;
; -4.423 ; s_reg[2]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.131      ; 5.086      ;
; -4.421 ; n_reg[0]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.124      ; 5.077      ;
; -4.414 ; s_reg[0]~13               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 5.078      ;
; -4.408 ; s_reg[1]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.136      ; 5.076      ;
; -4.220 ; state_reg.idle~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.265      ;
; -4.217 ; s_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.262      ;
; -4.217 ; n_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 5.261      ;
; -4.217 ; n_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 5.261      ;
; -4.210 ; s_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.255      ;
; -4.209 ; state_reg.stop~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.254      ;
; -4.063 ; n_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 5.107      ;
; -4.062 ; state_reg.start~_emulated ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.107      ;
; -4.062 ; s_reg[3]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.107      ;
; -4.062 ; s_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 5.107      ;
; -3.971 ; state_reg.start~1         ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.053      ; 4.556      ;
; -3.915 ; state_reg.idle~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 4.562      ;
; -3.914 ; state_reg.stop~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 4.561      ;
; -3.909 ; s_reg[3]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.114      ; 4.555      ;
; -3.907 ; n_reg[2]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 4.562      ;
; -3.900 ; n_reg[1]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 4.555      ;
; -3.899 ; s_reg[2]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.131      ; 4.562      ;
; -3.897 ; n_reg[0]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.124      ; 4.553      ;
; -3.890 ; s_reg[0]~13               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 4.554      ;
; -3.884 ; s_reg[1]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.136      ; 4.552      ;
; -3.859 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.419      ; 5.810      ;
; -3.832 ; state_reg.data~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.069      ; 4.433      ;
; -3.696 ; state_reg.idle~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.741      ;
; -3.693 ; s_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.738      ;
; -3.693 ; n_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.737      ;
; -3.693 ; n_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.737      ;
; -3.686 ; s_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.731      ;
; -3.685 ; state_reg.stop~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.730      ;
; -3.539 ; n_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.583      ;
; -3.538 ; state_reg.start~_emulated ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.583      ;
; -3.538 ; s_reg[3]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.583      ;
; -3.538 ; s_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.583      ;
; -3.532 ; state_reg.start~1         ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.053      ; 4.117      ;
; -3.476 ; state_reg.idle~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 4.123      ;
; -3.475 ; state_reg.stop~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 4.122      ;
; -3.470 ; s_reg[3]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.114      ; 4.116      ;
; -3.468 ; n_reg[2]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 4.123      ;
; -3.461 ; n_reg[1]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 4.116      ;
; -3.460 ; s_reg[2]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.131      ; 4.123      ;
; -3.458 ; n_reg[0]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.124      ; 4.114      ;
; -3.451 ; s_reg[0]~13               ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 4.115      ;
; -3.445 ; s_reg[1]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.136      ; 4.113      ;
; -3.416 ; state_reg.data~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.461      ;
; -3.359 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.419      ; 5.810      ;
; -3.335 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.419      ; 5.286      ;
; -3.308 ; state_reg.data~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.069      ; 3.909      ;
; -3.257 ; state_reg.idle~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.302      ;
; -3.254 ; s_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.299      ;
; -3.254 ; n_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.298      ;
; -3.254 ; n_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.298      ;
; -3.247 ; s_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.292      ;
; -3.246 ; state_reg.stop~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.291      ;
; -3.159 ; b_reg[7]~29               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 3.823      ;
; -3.144 ; state_reg.start~1         ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.053      ; 3.729      ;
; -3.100 ; n_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 4.144      ;
; -3.099 ; state_reg.start~_emulated ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.144      ;
; -3.099 ; s_reg[3]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.144      ;
; -3.099 ; s_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 4.144      ;
; -3.088 ; state_reg.idle~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 3.735      ;
; -3.087 ; state_reg.stop~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 3.734      ;
; -3.082 ; s_reg[3]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.114      ; 3.728      ;
; -3.080 ; n_reg[2]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 3.735      ;
; -3.073 ; n_reg[1]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.123      ; 3.728      ;
; -3.072 ; s_reg[2]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.131      ; 3.735      ;
; -3.070 ; n_reg[0]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.124      ; 3.726      ;
; -3.063 ; s_reg[0]~13               ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 3.727      ;
; -3.057 ; s_reg[1]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.136      ; 3.725      ;
; -2.896 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.419      ; 4.847      ;
; -2.892 ; state_reg.data~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.937      ;
; -2.869 ; state_reg.idle~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.914      ;
; -2.869 ; state_reg.data~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.069      ; 3.470      ;
; -2.866 ; s_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.911      ;
; -2.866 ; n_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 3.910      ;
; -2.866 ; n_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 3.910      ;
; -2.859 ; s_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.904      ;
; -2.858 ; state_reg.stop~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.903      ;
; -2.835 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.419      ; 5.286      ;
; -2.745 ; b_reg[7]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.790      ;
; -2.712 ; n_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.012      ; 3.756      ;
; -2.711 ; state_reg.start~_emulated ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.756      ;
; -2.711 ; s_reg[3]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.756      ;
; -2.711 ; s_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.756      ;
; -2.635 ; b_reg[7]~29               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.132      ; 3.299      ;
; -2.584 ; b_reg[6]~25               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.115      ; 3.231      ;
; -2.508 ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.419      ; 4.459      ;
; -2.481 ; state_reg.data~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.069      ; 3.082      ;
; -2.453 ; state_reg.data~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.498      ;
; -2.425 ; b_reg[6]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.013      ; 3.470      ;
; -2.412 ; state_reg.start~1         ; b_reg[4]~_emulated ; reset        ; clk         ; 0.500        ; 0.040      ; 2.984      ;
; -2.396 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.419      ; 4.847      ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.111 ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.669      ;
; 0.157 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 1.716      ;
; 0.157 ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.715      ;
; 0.182 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 1.741      ;
; 0.225 ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.796      ;
; 0.241 ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.799      ;
; 0.245 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.803      ;
; 0.273 ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.844      ;
; 0.284 ; reset                     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 1.842      ;
; 0.304 ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 1.862      ;
; 0.313 ; reset                     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.884      ;
; 0.319 ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.890      ;
; 0.365 ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 1.406      ; 1.923      ;
; 0.442 ; b_reg[7]~29               ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.119      ; 0.213      ;
; 0.453 ; b_reg[5]~21               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.114      ; 0.219      ;
; 0.510 ; reset                     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 2.069      ;
; 0.532 ; state_reg.stop~1          ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 0.102      ; 0.286      ;
; 0.533 ; n_reg[1]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.111      ; 0.296      ;
; 0.541 ; b_reg[6]~25               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.102      ; 0.295      ;
; 0.577 ; n_reg[2]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.111      ; 0.340      ;
; 0.577 ; s_reg[1]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.123      ; 0.352      ;
; 0.579 ; b_reg[3]~13               ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 0.109      ; 0.340      ;
; 0.582 ; state_reg.idle~1          ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 0.102      ; 0.336      ;
; 0.583 ; reset                     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 2.141      ;
; 0.584 ; b_reg[2]~9                ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.108      ; 0.344      ;
; 0.585 ; b_reg[0]~1                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.108      ; 0.345      ;
; 0.588 ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 2.146      ;
; 0.599 ; b_reg[2]~_emulated        ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; reset                     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 2.157      ;
; 0.611 ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.669      ;
; 0.629 ; b_reg[1]~5                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.063      ; 0.344      ;
; 0.634 ; s_reg[2]~5                ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.118      ; 0.404      ;
; 0.642 ; b_reg[4]~17               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 0.056      ; 0.350      ;
; 0.643 ; b_reg[5]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.651 ; b_reg[1]~_emulated        ; b_reg[0]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.657 ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.715      ;
; 0.657 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 1.716      ;
; 0.682 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 1.741      ;
; 0.689 ; state_reg.data~_emulated  ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.703 ; state_reg.data~_emulated  ; b_reg[7]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.855      ;
; 0.705 ; b_reg[7]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.857      ;
; 0.725 ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.796      ;
; 0.737 ; state_reg.data~_emulated  ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.741 ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.799      ;
; 0.745 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.803      ;
; 0.762 ; state_reg.data~_emulated  ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; b_reg[3]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.773 ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.844      ;
; 0.778 ; n_reg[0]~9                ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.112      ; 0.542      ;
; 0.784 ; reset                     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 1.406      ; 1.842      ;
; 0.792 ; b_reg[6]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.803 ; b_reg[5]~21               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 0.114      ; 0.569      ;
; 0.804 ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 1.406      ; 1.862      ;
; 0.813 ; reset                     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.884      ;
; 0.819 ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.890      ;
; 0.833 ; s_reg[0]~13               ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.119      ; 0.604      ;
; 0.836 ; b_reg[4]~_emulated        ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.013      ; 1.001      ;
; 0.839 ; reset                     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 2.397      ;
; 0.848 ; b_reg[2]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.000      ;
; 0.850 ; b_reg[3]~13               ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.109      ; 0.611      ;
; 0.858 ; state_reg.start~1         ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 0.040      ; 0.550      ;
; 0.865 ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 1.406      ; 1.923      ;
; 0.902 ; b_reg[1]~_emulated        ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.909 ; state_reg.data~_emulated  ; b_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.013      ; 1.074      ;
; 0.941 ; b_reg[2]~9                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.108      ; 0.701      ;
; 0.946 ; state_reg.start~_emulated ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; s_reg[3]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.946 ; s_reg[0]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.947 ; n_reg[0]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.098      ;
; 0.948 ; state_reg.data~_emulated  ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.013      ; 1.113      ;
; 0.951 ; b_reg[6]~25               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.102      ; 0.705      ;
; 0.961 ; state_reg.data~_emulated  ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.013      ; 1.126      ;
; 0.965 ; state_reg.data~_emulated  ; b_reg[0]~_emulated        ; clk          ; clk         ; 0.000        ; 0.013      ; 1.130      ;
; 0.980 ; state_reg.data~1          ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 0.056      ; 0.688      ;
; 0.992 ; state_reg.start~_emulated ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.145      ;
; 0.992 ; state_reg.start~_emulated ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; s_reg[3]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.145      ;
; 0.992 ; state_reg.data~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.145      ;
; 0.992 ; s_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.145      ;
; 0.992 ; s_reg[3]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; s_reg[0]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.144      ;
; 0.993 ; n_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.145      ;
; 0.993 ; n_reg[0]~_emulated        ; b_reg[6]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.144      ;
; 0.994 ; b_reg[3]~_emulated        ; b_reg[3]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 0.994 ; state_reg.data~1          ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.056      ; 0.702      ;
; 0.999 ; b_reg[5]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.151      ;
; 1.008 ; b_reg[7]~_emulated        ; b_reg[7]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 1.010 ; reset                     ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 2.069      ;
; 1.017 ; state_reg.start~_emulated ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.170      ;
; 1.017 ; s_reg[3]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.170      ;
; 1.017 ; state_reg.data~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.170      ;
; 1.017 ; s_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.170      ;
; 1.018 ; n_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.170      ;
; 1.028 ; state_reg.data~1          ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.056      ; 0.736      ;
; 1.040 ; b_reg[1]~5                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.063      ; 0.755      ;
; 1.053 ; state_reg.data~1          ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.056      ; 0.761      ;
; 1.076 ; state_reg.start~_emulated ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 1.076 ; s_reg[3]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 1.076 ; s_reg[0]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 1.077 ; n_reg[0]~_emulated        ; b_reg[5]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.228      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset'                                                                                            ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.255 ; reset             ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 1.366      ; 1.621      ;
; 0.390 ; reset             ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 1.350      ; 1.740      ;
; 0.445 ; reset             ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 1.356      ; 1.801      ;
; 0.446 ; reset             ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 1.311      ; 1.757      ;
; 0.467 ; reset             ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 1.292      ; 1.759      ;
; 0.489 ; reset             ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 1.295      ; 1.784      ;
; 0.490 ; reset             ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 1.296      ; 1.786      ;
; 0.509 ; reset             ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 1.304      ; 1.813      ;
; 0.516 ; reset             ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 1.296      ; 1.812      ;
; 0.538 ; reset             ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 1.311      ; 1.849      ;
; 0.540 ; reset             ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 1.310      ; 1.850      ;
; 0.549 ; reset             ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 1.287      ; 1.836      ;
; 0.567 ; reset             ; state_reg.data~1  ; reset        ; reset       ; 0.000        ; 1.350      ; 1.917      ;
; 0.575 ; b_reg[3]~13       ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.001      ; 0.576      ;
; 0.582 ; b_reg[5]~21       ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.058      ; 0.640      ;
; 0.583 ; reset             ; state_reg.stop~1  ; reset        ; reset       ; 0.000        ; 1.304      ; 1.887      ;
; 0.600 ; reset             ; state_reg.idle~1  ; reset        ; reset       ; 0.000        ; 1.304      ; 1.904      ;
; 0.613 ; b_reg[2]~9        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.045      ; 0.658      ;
; 0.677 ; b_reg[6]~25       ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.012     ; 0.665      ;
; 0.755 ; reset             ; state_reg.start~1 ; reset        ; reset       ; -0.500       ; 1.366      ; 1.621      ;
; 0.759 ; state_reg.data~1  ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.759      ;
; 0.761 ; b_reg[1]~5        ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; -0.045     ; 0.716      ;
; 0.779 ; state_reg.data~1  ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.058     ; 0.721      ;
; 0.798 ; state_reg.data~1  ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; -0.063     ; 0.735      ;
; 0.802 ; b_reg[3]~13       ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.802      ;
; 0.831 ; reset             ; s_reg[3]~1        ; reset        ; reset       ; 0.000        ; 1.305      ; 2.136      ;
; 0.872 ; state_reg.data~1  ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.006      ; 0.878      ;
; 0.880 ; state_reg.data~1  ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; -0.046     ; 0.834      ;
; 0.885 ; b_reg[5]~21       ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.885      ;
; 0.890 ; reset             ; b_reg[4]~17       ; reset        ; reset       ; -0.500       ; 1.350      ; 1.740      ;
; 0.915 ; b_reg[2]~9        ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.915      ;
; 0.933 ; reset             ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 1.288      ; 2.221      ;
; 0.936 ; reset             ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 1.287      ; 2.223      ;
; 0.936 ; s_reg[1]~9        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.083      ; 1.019      ;
; 0.942 ; s_reg[0]~13       ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.079      ; 1.021      ;
; 0.943 ; reset             ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 1.283      ; 2.226      ;
; 0.945 ; reset             ; b_reg[1]~5        ; reset        ; reset       ; -0.500       ; 1.356      ; 1.801      ;
; 0.946 ; reset             ; b_reg[0]~1        ; reset        ; reset       ; -0.500       ; 1.311      ; 1.757      ;
; 0.949 ; n_reg[0]~9        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.071      ; 1.020      ;
; 0.950 ; b_reg[0]~1        ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.950      ;
; 0.951 ; s_reg[2]~5        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.078      ; 1.029      ;
; 0.952 ; n_reg[1]~5        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.070      ; 1.022      ;
; 0.959 ; n_reg[2]~1        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.070      ; 1.029      ;
; 0.961 ; s_reg[3]~1        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.061      ; 1.022      ;
; 0.961 ; b_reg[3]~13       ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.046      ; 1.007      ;
; 0.963 ; b_reg[1]~5        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.963      ;
; 0.964 ; state_reg.data~1  ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; -0.039     ; 0.925      ;
; 0.966 ; state_reg.stop~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.062      ; 1.028      ;
; 0.967 ; reset             ; b_reg[5]~21       ; reset        ; reset       ; -0.500       ; 1.292      ; 1.759      ;
; 0.967 ; state_reg.idle~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.062      ; 1.029      ;
; 0.971 ; b_reg[7]~29       ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.017      ; 0.988      ;
; 0.973 ; state_reg.data~1  ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.040     ; 0.933      ;
; 0.977 ; state_reg.data~1  ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; -0.039     ; 0.938      ;
; 0.989 ; reset             ; n_reg[0]~9        ; reset        ; reset       ; -0.500       ; 1.295      ; 1.784      ;
; 0.990 ; reset             ; n_reg[1]~5        ; reset        ; reset       ; -0.500       ; 1.296      ; 1.786      ;
; 1.006 ; state_reg.data~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.016      ; 1.022      ;
; 1.009 ; reset             ; b_reg[6]~25       ; reset        ; reset       ; -0.500       ; 1.304      ; 1.813      ;
; 1.016 ; reset             ; n_reg[2]~1        ; reset        ; reset       ; -0.500       ; 1.296      ; 1.812      ;
; 1.023 ; state_reg.start~1 ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.000      ; 1.023      ;
; 1.035 ; b_reg[4]~17       ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.040     ; 0.995      ;
; 1.038 ; reset             ; b_reg[2]~9        ; reset        ; reset       ; -0.500       ; 1.311      ; 1.849      ;
; 1.040 ; reset             ; b_reg[3]~13       ; reset        ; reset       ; -0.500       ; 1.310      ; 1.850      ;
; 1.049 ; reset             ; b_reg[7]~29       ; reset        ; reset       ; -0.500       ; 1.287      ; 1.836      ;
; 1.067 ; reset             ; state_reg.data~1  ; reset        ; reset       ; -0.500       ; 1.350      ; 1.917      ;
; 1.071 ; s_reg[1]~9        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.067      ; 1.138      ;
; 1.077 ; s_reg[0]~13       ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.063      ; 1.140      ;
; 1.083 ; reset             ; state_reg.stop~1  ; reset        ; reset       ; -0.500       ; 1.304      ; 1.887      ;
; 1.084 ; n_reg[0]~9        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.055      ; 1.139      ;
; 1.086 ; s_reg[2]~5        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.062      ; 1.148      ;
; 1.087 ; n_reg[1]~5        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.054      ; 1.141      ;
; 1.094 ; n_reg[2]~1        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.054      ; 1.148      ;
; 1.096 ; s_reg[3]~1        ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.045      ; 1.141      ;
; 1.100 ; reset             ; state_reg.idle~1  ; reset        ; reset       ; -0.500       ; 1.304      ; 1.904      ;
; 1.101 ; state_reg.stop~1  ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.046      ; 1.147      ;
; 1.102 ; state_reg.idle~1  ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.046      ; 1.148      ;
; 1.117 ; b_reg[6]~25       ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.000      ; 1.117      ;
; 1.126 ; s_reg[1]~9        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.073      ; 1.199      ;
; 1.132 ; s_reg[0]~13       ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.069      ; 1.201      ;
; 1.139 ; n_reg[0]~9        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.061      ; 1.200      ;
; 1.141 ; s_reg[2]~5        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.068      ; 1.209      ;
; 1.142 ; n_reg[1]~5        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.060      ; 1.202      ;
; 1.148 ; s_reg[1]~9        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.009      ; 1.157      ;
; 1.149 ; n_reg[2]~1        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.060      ; 1.209      ;
; 1.151 ; s_reg[3]~1        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.051      ; 1.202      ;
; 1.154 ; s_reg[0]~13       ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.005      ; 1.159      ;
; 1.156 ; state_reg.stop~1  ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.052      ; 1.208      ;
; 1.157 ; state_reg.idle~1  ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.052      ; 1.209      ;
; 1.158 ; state_reg.start~1 ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; -0.016     ; 1.142      ;
; 1.160 ; b_reg[6]~25       ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.046      ; 1.206      ;
; 1.161 ; n_reg[0]~9        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.003     ; 1.158      ;
; 1.163 ; s_reg[2]~5        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.004      ; 1.167      ;
; 1.164 ; n_reg[1]~5        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.004     ; 1.160      ;
; 1.170 ; s_reg[1]~9        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.012      ; 1.182      ;
; 1.171 ; n_reg[2]~1        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.004     ; 1.167      ;
; 1.171 ; s_reg[1]~9        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.013      ; 1.184      ;
; 1.173 ; s_reg[3]~1        ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.013     ; 1.160      ;
; 1.176 ; s_reg[0]~13       ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.008      ; 1.184      ;
; 1.177 ; s_reg[0]~13       ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.009      ; 1.186      ;
; 1.178 ; state_reg.stop~1  ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.012     ; 1.166      ;
; 1.179 ; state_reg.idle~1  ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; -0.012     ; 1.167      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                          ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.695      ;
; 0.243 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.500        ; 1.406      ; 1.695      ;
; 0.243 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.500        ; 1.406      ; 1.695      ;
; 0.243 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.500        ; 1.406      ; 1.695      ;
; 0.263 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.407      ; 1.676      ;
; 0.263 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.407      ; 1.676      ;
; 0.263 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.407      ; 1.676      ;
; 0.264 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.500        ; 1.406      ; 1.674      ;
; 0.264 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.674      ;
; 0.264 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.674      ;
; 0.264 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.674      ;
; 0.264 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 1.419      ; 1.687      ;
; 0.264 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.419      ; 1.687      ;
; 0.264 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.419      ; 1.687      ;
; 0.264 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.419      ; 1.687      ;
; 0.274 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.664      ;
; 0.274 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.664      ;
; 0.274 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.664      ;
; 0.274 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.500        ; 1.406      ; 1.664      ;
; 0.743 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.695      ;
; 0.743 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 1.000        ; 1.406      ; 1.695      ;
; 0.743 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 1.000        ; 1.406      ; 1.695      ;
; 0.743 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 1.000        ; 1.406      ; 1.695      ;
; 0.763 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.407      ; 1.676      ;
; 0.763 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.407      ; 1.676      ;
; 0.763 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.407      ; 1.676      ;
; 0.764 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 1.000        ; 1.406      ; 1.674      ;
; 0.764 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.674      ;
; 0.764 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.674      ;
; 0.764 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.674      ;
; 0.764 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 1.419      ; 1.687      ;
; 0.764 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.419      ; 1.687      ;
; 0.764 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.419      ; 1.687      ;
; 0.764 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.419      ; 1.687      ;
; 0.774 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.664      ;
; 0.774 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.664      ;
; 0.774 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.664      ;
; 0.774 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 1.000        ; 1.406      ; 1.664      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                           ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.106 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.664      ;
; 0.106 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.664      ;
; 0.106 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.664      ;
; 0.106 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.664      ;
; 0.116 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 1.674      ;
; 0.116 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.674      ;
; 0.116 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.674      ;
; 0.116 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.674      ;
; 0.116 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.687      ;
; 0.116 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.687      ;
; 0.116 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.687      ;
; 0.116 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.419      ; 1.687      ;
; 0.117 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 1.676      ;
; 0.117 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 1.676      ;
; 0.117 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.407      ; 1.676      ;
; 0.137 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.406      ; 1.695      ;
; 0.137 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 1.695      ;
; 0.137 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 1.406      ; 1.695      ;
; 0.137 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 1.406      ; 1.695      ;
; 0.606 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.664      ;
; 0.606 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.664      ;
; 0.606 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.664      ;
; 0.606 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.664      ;
; 0.616 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; -0.500       ; 1.406      ; 1.674      ;
; 0.616 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.674      ;
; 0.616 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.674      ;
; 0.616 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.674      ;
; 0.616 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.687      ;
; 0.616 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.687      ;
; 0.616 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.687      ;
; 0.616 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.419      ; 1.687      ;
; 0.617 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 1.676      ;
; 0.617 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 1.676      ;
; 0.617 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.407      ; 1.676      ;
; 0.637 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 1.406      ; 1.695      ;
; 0.637 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 1.406      ; 1.695      ;
; 0.637 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 1.406      ; 1.695      ;
; 0.637 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 1.406      ; 1.695      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset ; Rise       ; reset                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[0]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[0]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[4]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[4]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[0]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[3]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[3]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.data~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.data~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.start~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.start~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.stop~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.stop~1|datad  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
; rx        ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
; s_tick    ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
; reset     ; reset      ; 4.820 ; 4.820 ; Fall       ; reset           ;
; rx        ; reset      ; 4.981 ; 4.981 ; Fall       ; reset           ;
; s_tick    ; reset      ; 5.002 ; 5.002 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.111 ; -0.111 ; Rise       ; clk             ;
; rx        ; clk        ; 0.198  ; 0.198  ; Rise       ; clk             ;
; s_tick    ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; reset     ; reset      ; -0.255 ; -0.255 ; Fall       ; reset           ;
; rx        ; reset      ; -0.106 ; -0.106 ; Fall       ; reset           ;
; s_tick    ; reset      ; -0.142 ; -0.142 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 8.484 ; 8.484 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 8.484 ; 8.484 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 7.859 ; 7.859 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 6.928 ; 6.928 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 6.649 ; 6.649 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 5.698 ; 5.698 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 7.623 ; 7.623 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 7.623 ; 7.623 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 6.998 ; 6.998 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 6.896 ; 6.896 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 6.067 ; 6.067 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 5.788 ; 5.788 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 5.214 ; 5.214 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 4.837 ; 4.837 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 4.440 ; 4.440 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.982 ; 3.982 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 8.259 ; 8.259 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 8.259 ; 8.259 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 7.634 ; 7.634 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 7.532 ; 7.532 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 6.703 ; 6.703 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 6.424 ; 6.424 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 5.850 ; 5.850 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 5.473 ; 5.473 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 5.076 ; 5.076 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.999 ; 3.999 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 3.554 ; 3.554 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 3.701 ; 3.701 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 2.777 ; 2.777 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 2.777 ; 2.777 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 3.347 ; 3.347 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 3.720 ; 3.720 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 3.425 ; 3.425 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 3.556 ; 3.556 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 3.528 ; 3.528 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 3.642 ; 3.642 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 3.627 ; 3.627 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.231 ; 3.231 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 2.777 ; 2.777 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 2.777 ; 2.777 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 3.299 ; 3.299 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 3.622 ; 3.622 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 3.141 ; 3.141 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 3.556 ; 3.556 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 3.361 ; 3.361 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 3.562 ; 3.562 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 3.627 ; 3.627 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.231 ; 3.231 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rx         ; dout[0]      ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; rx         ; dout[1]      ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; rx         ; dout[2]      ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; rx         ; dout[3]      ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; rx         ; dout[4]      ; 5.949 ; 5.949 ; 5.949 ; 5.949 ;
; rx         ; dout[5]      ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; rx         ; dout[6]      ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; rx         ; dout[7]      ; 4.601 ; 4.601 ; 4.601 ; 4.601 ;
; rx         ; rx_done_tick ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; s_tick     ; dout[0]      ; 7.805 ; 7.805 ; 7.805 ; 7.805 ;
; s_tick     ; dout[1]      ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; s_tick     ; dout[2]      ; 7.078 ; 7.078 ; 7.078 ; 7.078 ;
; s_tick     ; dout[3]      ; 6.249 ; 6.249 ; 6.249 ; 6.249 ;
; s_tick     ; dout[4]      ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; s_tick     ; dout[5]      ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; s_tick     ; dout[6]      ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; s_tick     ; dout[7]      ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; s_tick     ; rx_done_tick ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rx         ; dout[0]      ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; rx         ; dout[1]      ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; rx         ; dout[2]      ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; rx         ; dout[3]      ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; rx         ; dout[4]      ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; rx         ; dout[5]      ; 3.993 ; 4.018 ; 4.018 ; 3.993 ;
; rx         ; dout[6]      ; 3.616 ; 3.964 ; 3.964 ; 3.616 ;
; rx         ; dout[7]      ; 3.219 ; 3.951 ; 3.951 ; 3.219 ;
; rx         ; rx_done_tick ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; s_tick     ; dout[0]      ; 3.454 ; 3.454 ; 3.454 ; 3.454 ;
; s_tick     ; dout[1]      ; 3.308 ; 3.308 ; 3.308 ; 3.308 ;
; s_tick     ; dout[2]      ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; s_tick     ; dout[3]      ; 3.250 ; 3.250 ; 3.250 ; 3.250 ;
; s_tick     ; dout[4]      ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; s_tick     ; dout[5]      ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; s_tick     ; dout[6]      ; 3.427 ; 3.427 ; 3.427 ; 3.427 ;
; s_tick     ; dout[7]      ; 3.414 ; 3.414 ; 3.414 ; 3.414 ;
; s_tick     ; rx_done_tick ; 3.242 ; 3.531 ; 3.531 ; 3.242 ;
+------------+--------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.320  ; 0.111 ; -0.230   ; 0.106   ; -1.941              ;
;  clk             ; -17.061  ; 0.111 ; -0.230   ; 0.106   ; -1.941              ;
;  reset           ; -18.320  ; 0.255 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -315.295 ; 0.0   ; -3.757   ; 0.0     ; -32.078             ;
;  clk             ; -148.280 ; 0.000 ; -3.757   ; 0.000   ; -30.137             ;
;  reset           ; -167.015 ; 0.000 ; N/A      ; N/A     ; -1.941              ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 16.217 ; 16.217 ; Rise       ; clk             ;
; rx        ; clk        ; 16.760 ; 16.760 ; Rise       ; clk             ;
; s_tick    ; clk        ; 16.792 ; 16.792 ; Rise       ; clk             ;
; reset     ; reset      ; 17.358 ; 17.358 ; Fall       ; reset           ;
; rx        ; reset      ; 17.901 ; 17.901 ; Fall       ; reset           ;
; s_tick    ; reset      ; 17.933 ; 17.933 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.111 ; -0.111 ; Rise       ; clk             ;
; rx        ; clk        ; 0.198  ; 0.198  ; Rise       ; clk             ;
; s_tick    ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; reset     ; reset      ; -0.255 ; -0.255 ; Fall       ; reset           ;
; rx        ; reset      ; -0.106 ; -0.106 ; Fall       ; reset           ;
; s_tick    ; reset      ; -0.142 ; -0.142 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dout[*]      ; clk        ; 24.869 ; 24.869 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 24.869 ; 24.869 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 22.683 ; 22.683 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 22.228 ; 22.228 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 19.440 ; 19.440 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 18.479 ; 18.479 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 16.451 ; 16.451 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 14.950 ; 14.950 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 13.591 ; 13.591 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 9.622  ; 9.622  ; Rise       ; clk             ;
; dout[*]      ; reset      ; 23.407 ; 23.407 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 23.407 ; 23.407 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 21.221 ; 21.221 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 20.766 ; 20.766 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 17.978 ; 17.978 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 17.017 ; 17.017 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 14.989 ; 14.989 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 13.488 ; 13.488 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 12.129 ; 12.129 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 10.163 ; 10.163 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 24.751 ; 24.751 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 24.751 ; 24.751 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 22.565 ; 22.565 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 22.110 ; 22.110 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 19.322 ; 19.322 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 18.361 ; 18.361 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 16.333 ; 16.333 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 14.832 ; 14.832 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 13.473 ; 13.473 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 10.163 ; 10.163 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 3.554 ; 3.554 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 3.701 ; 3.701 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 2.777 ; 2.777 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 2.777 ; 2.777 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 3.347 ; 3.347 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 3.720 ; 3.720 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 3.425 ; 3.425 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 3.556 ; 3.556 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 3.528 ; 3.528 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 3.642 ; 3.642 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 3.627 ; 3.627 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.231 ; 3.231 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 2.777 ; 2.777 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 2.777 ; 2.777 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 3.299 ; 3.299 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 3.622 ; 3.622 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 3.141 ; 3.141 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 3.556 ; 3.556 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 3.361 ; 3.361 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 3.562 ; 3.562 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 3.627 ; 3.627 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.231 ; 3.231 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; rx         ; dout[1]      ; 21.764 ; 21.764 ; 21.764 ; 21.764 ;
; rx         ; dout[2]      ; 21.309 ; 21.309 ; 21.309 ; 21.309 ;
; rx         ; dout[3]      ; 18.521 ; 18.521 ; 18.521 ; 18.521 ;
; rx         ; dout[4]      ; 17.560 ; 17.560 ; 17.560 ; 17.560 ;
; rx         ; dout[5]      ; 15.532 ; 15.532 ; 15.532 ; 15.532 ;
; rx         ; dout[6]      ; 14.031 ; 14.031 ; 14.031 ; 14.031 ;
; rx         ; dout[7]      ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; rx         ; rx_done_tick ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; s_tick     ; dout[0]      ; 23.982 ; 23.982 ; 23.982 ; 23.982 ;
; s_tick     ; dout[1]      ; 21.796 ; 21.796 ; 21.796 ; 21.796 ;
; s_tick     ; dout[2]      ; 21.341 ; 21.341 ; 21.341 ; 21.341 ;
; s_tick     ; dout[3]      ; 18.553 ; 18.553 ; 18.553 ; 18.553 ;
; s_tick     ; dout[4]      ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; s_tick     ; dout[5]      ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; s_tick     ; dout[6]      ; 14.063 ; 14.063 ; 14.063 ; 14.063 ;
; s_tick     ; dout[7]      ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; s_tick     ; rx_done_tick ; 8.735  ; 8.735  ; 8.735  ; 8.735  ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rx         ; dout[0]      ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; rx         ; dout[1]      ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; rx         ; dout[2]      ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; rx         ; dout[3]      ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; rx         ; dout[4]      ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; rx         ; dout[5]      ; 3.993 ; 4.018 ; 4.018 ; 3.993 ;
; rx         ; dout[6]      ; 3.616 ; 3.964 ; 3.964 ; 3.616 ;
; rx         ; dout[7]      ; 3.219 ; 3.951 ; 3.951 ; 3.219 ;
; rx         ; rx_done_tick ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; s_tick     ; dout[0]      ; 3.454 ; 3.454 ; 3.454 ; 3.454 ;
; s_tick     ; dout[1]      ; 3.308 ; 3.308 ; 3.308 ; 3.308 ;
; s_tick     ; dout[2]      ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; s_tick     ; dout[3]      ; 3.250 ; 3.250 ; 3.250 ; 3.250 ;
; s_tick     ; dout[4]      ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; s_tick     ; dout[5]      ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; s_tick     ; dout[6]      ; 3.427 ; 3.427 ; 3.427 ; 3.427 ;
; s_tick     ; dout[7]      ; 3.414 ; 3.414 ; 3.414 ; 3.414 ;
; s_tick     ; rx_done_tick ; 3.242 ; 3.531 ; 3.531 ; 3.242 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 949      ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 949      ; 1917     ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 949      ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 949      ; 1898     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 949      ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 949      ; 1917     ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 949      ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 949      ; 1898     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 19       ; 19       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 19       ; 19       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 297   ; 297  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 23 23:19:31 2018
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[0]~0|combout"
    Warning (332126): Node "b_reg[0]~2|datab"
    Warning (332126): Node "b_reg[0]~2|combout"
    Warning (332126): Node "b_next[0]~0|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[1]~1|combout"
    Warning (332126): Node "b_reg[1]~6|datab"
    Warning (332126): Node "b_reg[1]~6|combout"
    Warning (332126): Node "b_next[1]~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[2]~2|combout"
    Warning (332126): Node "b_reg[2]~10|dataa"
    Warning (332126): Node "b_reg[2]~10|combout"
    Warning (332126): Node "b_next[2]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[3]~3|combout"
    Warning (332126): Node "b_reg[3]~14|datac"
    Warning (332126): Node "b_reg[3]~14|combout"
    Warning (332126): Node "b_next[3]~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[4]~18|combout"
    Warning (332126): Node "b_next[4]~4|dataa"
    Warning (332126): Node "b_next[4]~4|combout"
    Warning (332126): Node "b_reg[4]~18|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[5]~22|combout"
    Warning (332126): Node "b_next[5]~5|datab"
    Warning (332126): Node "b_next[5]~5|combout"
    Warning (332126): Node "b_reg[5]~22|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[6]~26|combout"
    Warning (332126): Node "b_next[6]~6|dataa"
    Warning (332126): Node "b_next[6]~6|combout"
    Warning (332126): Node "b_reg[6]~26|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[7]~30|combout"
    Warning (332126): Node "b_next[7]~7|dataa"
    Warning (332126): Node "b_next[7]~7|combout"
    Warning (332126): Node "b_reg[7]~30|datac"
Warning (332125): Found combinational loop of 140 nodes
    Warning (332126): Node "Equal0~0|datac"
    Warning (332126): Node "Equal0~0|combout"
    Warning (332126): Node "Selector4~3|datac"
    Warning (332126): Node "Selector4~3|combout"
    Warning (332126): Node "Selector4~5|datad"
    Warning (332126): Node "Selector4~5|combout"
    Warning (332126): Node "Selector4~6|datac"
    Warning (332126): Node "Selector4~6|combout"
    Warning (332126): Node "Selector5~0|datac"
    Warning (332126): Node "Selector5~0|combout"
    Warning (332126): Node "s_reg[2]~6|dataa"
    Warning (332126): Node "s_reg[2]~6|combout"
    Warning (332126): Node "Selector5~0|dataa"
    Warning (332126): Node "Add0~0|datac"
    Warning (332126): Node "Add0~0|combout"
    Warning (332126): Node "Selector5~0|datab"
    Warning (332126): Node "Equal2~2|datac"
    Warning (332126): Node "Equal2~2|combout"
    Warning (332126): Node "Selector4~6|dataa"
    Warning (332126): Node "Selector3~9|dataa"
    Warning (332126): Node "Selector3~9|combout"
    Warning (332126): Node "Selector1~0|datac"
    Warning (332126): Node "Selector1~0|combout"
    Warning (332126): Node "state_reg.start~2|datab"
    Warning (332126): Node "state_reg.start~2|combout"
    Warning (332126): Node "Selector4~4|datad"
    Warning (332126): Node "Selector4~4|combout"
    Warning (332126): Node "Selector4~8|datab"
    Warning (332126): Node "Selector4~8|combout"
    Warning (332126): Node "Selector6~0|datad"
    Warning (332126): Node "Selector6~0|combout"
    Warning (332126): Node "s_reg[1]~10|dataa"
    Warning (332126): Node "s_reg[1]~10|combout"
    Warning (332126): Node "Equal0~0|datab"
    Warning (332126): Node "Add0~0|datad"
    Warning (332126): Node "Selector6~0|datab"
    Warning (332126): Node "Equal2~2|datab"
    Warning (332126): Node "Selector4~7|datad"
    Warning (332126): Node "Selector4~7|combout"
    Warning (332126): Node "s_reg[3]~2|datab"
    Warning (332126): Node "s_reg[3]~2|combout"
    Warning (332126): Node "Selector4~3|datab"
    Warning (332126): Node "Equal2~2|dataa"
    Warning (332126): Node "Selector4~7|dataa"
    Warning (332126): Node "Selector2~0|datad"
    Warning (332126): Node "Selector2~0|combout"
    Warning (332126): Node "Selector3~6|dataa"
    Warning (332126): Node "Selector3~6|combout"
    Warning (332126): Node "Selector2~1|dataa"
    Warning (332126): Node "Selector2~1|combout"
    Warning (332126): Node "state_reg.data~2|dataa"
    Warning (332126): Node "state_reg.data~2|combout"
    Warning (332126): Node "Selector4~4|datac"
    Warning (332126): Node "Selector4~3|dataa"
    Warning (332126): Node "Selector2~1|datac"
    Warning (332126): Node "Selector3~8|datac"
    Warning (332126): Node "Selector3~8|combout"
    Warning (332126): Node "Selector1~0|datab"
    Warning (332126): Node "Selector3~6|datab"
    Warning (332126): Node "Selector3~7|datab"
    Warning (332126): Node "Selector3~7|combout"
    Warning (332126): Node "state_reg.stop~2|dataa"
    Warning (332126): Node "state_reg.stop~2|combout"
    Warning (332126): Node "Selector4~6|datab"
    Warning (332126): Node "Selector3~7|datac"
    Warning (332126): Node "rx_done_tick~2|datac"
    Warning (332126): Node "rx_done_tick~2|combout"
    Warning (332126): Node "Selector0~0|datad"
    Warning (332126): Node "Selector0~0|combout"
    Warning (332126): Node "state_reg.idle~2|dataa"
    Warning (332126): Node "state_reg.idle~2|combout"
    Warning (332126): Node "Selector4~8|dataa"
    Warning (332126): Node "Selector0~0|datac"
    Warning (332126): Node "Selector4~2|datad"
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector3~6|datac"
    Warning (332126): Node "Selector3~6|datad"
    Warning (332126): Node "Selector3~7|datad"
    Warning (332126): Node "Selector3~9|datac"
    Warning (332126): Node "Selector8~3|datac"
    Warning (332126): Node "Selector8~3|combout"
    Warning (332126): Node "Selector8~2|datab"
    Warning (332126): Node "Selector8~2|combout"
    Warning (332126): Node "n_reg[2]~2|dataa"
    Warning (332126): Node "n_reg[2]~2|combout"
    Warning (332126): Node "Selector8~2|dataa"
    Warning (332126): Node "Add1~0|dataa"
    Warning (332126): Node "Add1~0|combout"
    Warning (332126): Node "Selector8~2|datac"
    Warning (332126): Node "Selector3~5|dataa"
    Warning (332126): Node "Selector3~5|combout"
    Warning (332126): Node "Selector8~3|datad"
    Warning (332126): Node "Selector3~8|datad"
    Warning (332126): Node "Selector9~0|datad"
    Warning (332126): Node "Selector9~0|combout"
    Warning (332126): Node "n_reg[1]~6|datab"
    Warning (332126): Node "n_reg[1]~6|combout"
    Warning (332126): Node "Add1~0|datac"
    Warning (332126): Node "Selector9~0|datac"
    Warning (332126): Node "Selector3~5|datac"
    Warning (332126): Node "Selector10~0|datad"
    Warning (332126): Node "Selector10~0|combout"
    Warning (332126): Node "n_reg[0]~10|datab"
    Warning (332126): Node "n_reg[0]~10|combout"
    Warning (332126): Node "Add1~0|datad"
    Warning (332126): Node "Selector9~0|datab"
    Warning (332126): Node "Selector10~0|datab"
    Warning (332126): Node "Selector3~5|datad"
    Warning (332126): Node "Selector4~5|datac"
    Warning (332126): Node "Selector1~0|dataa"
    Warning (332126): Node "Selector0~0|dataa"
    Warning (332126): Node "Selector3~7|dataa"
    Warning (332126): Node "Selector8~2|datad"
    Warning (332126): Node "Selector9~0|dataa"
    Warning (332126): Node "Selector10~0|dataa"
    Warning (332126): Node "Selector3~9|datad"
    Warning (332126): Node "Selector2~1|datad"
    Warning (332126): Node "Selector7~0|datad"
    Warning (332126): Node "Selector7~0|combout"
    Warning (332126): Node "s_reg[0]~14|dataa"
    Warning (332126): Node "s_reg[0]~14|combout"
    Warning (332126): Node "Equal0~0|dataa"
    Warning (332126): Node "Add0~0|dataa"
    Warning (332126): Node "Selector6~0|dataa"
    Warning (332126): Node "Selector7~0|dataa"
    Warning (332126): Node "Equal2~2|datad"
    Warning (332126): Node "Selector5~0|datad"
    Warning (332126): Node "Selector4~5|datab"
    Warning (332126): Node "Selector1~0|datad"
    Warning (332126): Node "Selector2~0|datab"
    Warning (332126): Node "Selector3~8|dataa"
    Warning (332126): Node "Selector8~3|dataa"
    Warning (332126): Node "rx_done_tick~2|dataa"
    Warning (332126): Node "Selector4~3|datad"
    Warning (332126): Node "Selector6~0|datac"
    Warning (332126): Node "Selector4~7|datab"
    Warning (332126): Node "Selector7~0|datac"
    Warning (332126): Node "Selector4~8|datad"
    Warning (332126): Node "Selector2~0|datac"
    Warning (332126): Node "Selector4~7|datac"
Critical Warning (332081): Design contains combinational loop of 140 nodes. Estimating the delays through the loop.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.320      -167.015 reset 
    Info (332119):   -17.061      -148.280 clk 
Info (332146): Worst-case hold slack is 0.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.920         0.000 clk 
    Info (332119):     1.797         0.000 reset 
Info (332146): Worst-case recovery slack is -0.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.230        -3.757 clk 
Info (332146): Worst-case removal slack is 0.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.408         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -30.137 clk 
    Info (332119):    -1.941        -1.941 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.181       -44.084 reset 
    Info (332119):    -4.495       -32.351 clk 
Info (332146): Worst-case hold slack is 0.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.111         0.000 clk 
    Info (332119):     0.255         0.000 reset 
Info (332146): Worst-case recovery slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
Info (332146): Worst-case removal slack is 0.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.106         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -20.380 clk 
    Info (332119):    -1.380        -1.380 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 187 warnings
    Info: Peak virtual memory: 4564 megabytes
    Info: Processing ended: Tue Oct 23 23:19:34 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


