<?xml version="1.0" encoding="utf-8"?>
<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:snps="http://www.synopsys.com/SPIRIT-snps" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
  <ipxact:vendor>Intel</ipxact:vendor>
  <ipxact:library>Intel</ipxact:library>
  <ipxact:name>stap</ipxact:name>
  <ipxact:version>1.0</ipxact:version>
  <ipxact:busInterfaces>
    <ipxact:busInterface>
      <ipxact:name>bscan_stap</ipxact:name>
      <ipxact:description>IOSF DFX Boundary Scan Interface</ipxact:description>
      <ipxact:busType vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::BSCAN" version="1.5"/>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::BSCAN_rtl" version="1.5"/>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_TCK</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_tck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_CAPTUREDR</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_capturedr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_SHIFTDR</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_shiftdr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_UPDATEDR</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_updatedr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_UPDATEDR_CLK</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_updatedr_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_HIGHZ</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_highz</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_EXTOGEN</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_extogen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_INTEST_MODE</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_intest_mode</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_CHAINEN</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_chainen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_MODE</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_mode</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_EXTOGSIG_B</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_extogsig_b</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_D6INIT</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_d6init</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_D6ACTESTSIG_B</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_d6actestsig_b</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FBSCAN_D6SELECT</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_d6select</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>RUNBIST_EN</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>stap_fbscan_runbist_en</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:mirroredSlave/>
      <ipxact:vendorExtensions>
        <snps:busInterface fileName="ThirdParty_ThirdParty_IOSF::DFX::BSCAN_1.5.xml">
          <snps:attribute name="MaxConsumers">9999</snps:attribute>
          <snps:attribute name="MinConsumers">1</snps:attribute>
          <snps:interfacePort>
            <name>FBSCAN_CAPTUREDR</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_capturedr</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_CHAINEN</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_chainen</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_D6ACTESTSIG_B</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_d6actestsig_b</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_D6INIT</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_d6init</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_D6SELECT</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_d6select</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_EXTOGEN</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_extogen</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_EXTOGSIG_B</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_extogsig_b</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_HIGHZ</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_highz</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_INTEST_MODE</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_intest_mode</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_MODE</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_mode</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_SHIFTDR</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_shiftdr</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_TCK</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_tck</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_UPDATEDR</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_updatedr</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FBSCAN_UPDATEDR_CLK</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_updatedr_clk</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>RUNBIST_EN</name>
            <snps:attribute name="InterfaceLink">stap_fbscan_runbist_en</snps:attribute>
          </snps:interfacePort>
        </snps:busInterface>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>iosf_dfx_dfxsecure_plugin</ipxact:name>
      <ipxact:description>DFXSECURE_PLUGIN Interface</ipxact:description>
      <ipxact:busType vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::DFXSECURE_PLUGIN" version="1.0"/>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::DFXSECURE_PLUGIN_rtl" version="1.0"/>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>DFX_SECURE_POLICY</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>fdfx_secure_policy</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>EARLYBOOT_EXIT</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>fdfx_earlyboot_exit</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>POLICY_UPDATE</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>fdfx_policy_update</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave/>
      <ipxact:vendorExtensions>
        <snps:busInterface fileName="ThirdParty_ThirdParty_IOSF::DFX::DFXSECURE_PLUGIN_1.0.xml">
          <snps:interfacePort>
            <name>DFX_SECURE_POLICY</name>
            <snps:attribute name="InterfaceLink">fdfx_secure_policy</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>EARLYBOOT_EXIT</name>
            <snps:attribute name="InterfaceLink">fdfx_earlyboot_exit</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>POLICY_UPDATE</name>
            <snps:attribute name="InterfaceLink">fdfx_policy_update</snps:attribute>
          </snps:interfacePort>
        </snps:busInterface>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>jtag_pri</ipxact:name>
      <ipxact:description>JTAG Interface</ipxact:description>
      <ipxact:busType vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::JTAG" version="1.0"/>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="ThirdParty" library="ThirdParty" name="IOSF::DFX::JTAG_rtl" version="1.0"/>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FTAP_TDI</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ftap_tdi</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FTAP_TMS</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ftap_tms</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FTAP_TRST_B</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ftap_trst_b</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>FTAP_TCK</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ftap_tck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ATAP_TDO</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>atap_tdo</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ATAP_TDOEN</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>atap_tdoen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave/>
      <ipxact:vendorExtensions>
        <snps:busInterface fileName="ThirdParty_ThirdParty_IOSF::DFX::JTAG_1.0.xml">
          <snps:interfacePort>
            <name>ATAP_TDO</name>
            <snps:attribute name="InterfaceLink">atap_tdo</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>ATAP_TDOEN</name>
            <snps:attribute name="InterfaceLink">atap_tdoen</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FTAP_TCK</name>
            <snps:attribute name="InterfaceLink">ftap_tck</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FTAP_TDI</name>
            <snps:attribute name="InterfaceLink">ftap_tdi</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FTAP_TMS</name>
            <snps:attribute name="InterfaceLink">ftap_tms</snps:attribute>
          </snps:interfacePort>
          <snps:interfacePort>
            <name>FTAP_TRST_B</name>
            <snps:attribute name="InterfaceLink">ftap_trst_b</snps:attribute>
          </snps:interfacePort>
        </snps:busInterface>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
  </ipxact:busInterfaces>
  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>RTL</ipxact:name>
        <ipxact:envIdentifier>:*Synthesis:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>RTL</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>RTL</ipxact:name>
        <ipxact:description>No description available.</ipxact:description>
        <ipxact:language strict="true">systemverilog</ipxact:language>
        <ipxact:moduleName>stap</ipxact:moduleName>
        <ipxact:moduleParameters>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_SIZE_OF_EACH_INSTRUCTION" prompt="STAP_SIZE_OF_EACH_INSTRUCTION" resolve="user" type="longint">
            <ipxact:name>STAP_SIZE_OF_EACH_INSTRUCTION</ipxact:name>
            <ipxact:value>8</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_SWCOMP_ACTIVE" prompt="STAP_SWCOMP_ACTIVE" resolve="user" type="longint">
            <ipxact:name>STAP_SWCOMP_ACTIVE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_SWCOMP_NUM_OF_COMPARE_BITS" prompt="STAP_SWCOMP_NUM_OF_COMPARE_BITS" resolve="user" type="longint">
            <ipxact:name>STAP_SWCOMP_NUM_OF_COMPARE_BITS</ipxact:name>
            <ipxact:value>10</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_SUPPRESS_UPDATE_CAPTURE" prompt="STAP_SUPPRESS_UPDATE_CAPTURE" resolve="user" type="longint">
            <ipxact:name>STAP_SUPPRESS_UPDATE_CAPTURE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_TDO_POS_EDGE" prompt="STAP_ENABLE_TDO_POS_EDGE" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_TDO_POS_EDGE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_WTAPCTRL_RESET_VALUE" prompt="STAP_WTAPCTRL_RESET_VALUE" resolve="user" type="longint">
            <ipxact:name>STAP_WTAPCTRL_RESET_VALUE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_BSCAN" prompt="STAP_ENABLE_BSCAN" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_BSCAN</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_MANDATORY_REGISTERS" prompt="STAP_NUMBER_OF_MANDATORY_REGISTERS" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_MANDATORY_REGISTERS</ipxact:name>
            <ipxact:value>2</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_SECURE_GREEN" prompt="STAP_SECURE_GREEN" resolve="user" type="bit">
            <ipxact:name>STAP_SECURE_GREEN</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_SECURE_ORANGE" prompt="STAP_SECURE_ORANGE" resolve="user" type="bit">
            <ipxact:name>STAP_SECURE_ORANGE</ipxact:name>
            <ipxact:value>'h1</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_SECURE_RED" prompt="STAP_SECURE_RED" resolve="user" type="bit">
            <ipxact:name>STAP_SECURE_RED</ipxact:name>
            <ipxact:value>'h2</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK" prompt="STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_DFX_SECURE_POLICY_SELECTREG" prompt="STAP_DFX_SECURE_POLICY_SELECTREG" resolve="user" type="bit">
            <ipxact:name>STAP_DFX_SECURE_POLICY_SELECTREG</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_TAPC_REMOVE" prompt="STAP_ENABLE_TAPC_REMOVE" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_TAPC_REMOVE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_WTAPS_IN_NETWORK" prompt="STAP_NUMBER_OF_WTAPS_IN_NETWORK" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_WTAPS_IN_NETWORK</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_WTAP_NETWORK_ONE_FOR_SERIES_ZERO_FOR_PARALLEL" prompt="STAP_WTAP_NETWORK_ONE_FOR_SERIES_ZERO_FOR_PARALLEL" resolve="user" type="longint">
            <ipxact:name>STAP_WTAP_NETWORK_ONE_FOR_SERIES_ZERO_FOR_PARALLEL</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_WTAP_CTRL_POS_EDGE" prompt="STAP_ENABLE_WTAP_CTRL_POS_EDGE" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_WTAP_CTRL_POS_EDGE</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS" prompt="STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_RTDR_PROG_RST" prompt="STAP_ENABLE_RTDR_PROG_RST" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_RTDR_PROG_RST</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_RTDR_IS_BUSSED" prompt="STAP_RTDR_IS_BUSSED" resolve="user" type="longint">
            <ipxact:name>STAP_RTDR_IS_BUSSED</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_TEST_DATA_REGISTERS" prompt="STAP_NUMBER_OF_TEST_DATA_REGISTERS" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_ENABLE_ITDR_PROG_RST" prompt="STAP_ENABLE_ITDR_PROG_RST" resolve="user" type="longint">
            <ipxact:name>STAP_ENABLE_ITDR_PROG_RST</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS" prompt="STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS" resolve="user" type="longint">
            <ipxact:name>STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_TOTAL_REGISTERS" prompt="STAP_NUMBER_OF_TOTAL_REGISTERS" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_TOTAL_REGISTERS</ipxact:name>
            <ipxact:value>2</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_INSTRUCTION_FOR_DATA_REGISTERS" prompt="STAP_INSTRUCTION_FOR_DATA_REGISTERS" resolve="user" type="bit">
            <ipxact:name>STAP_INSTRUCTION_FOR_DATA_REGISTERS</ipxact:name>
            <ipxact:value>'hc3fc</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="int" parameterId="STAP_NUMBER_OF_BITS_FOR_SLICE" prompt="STAP_NUMBER_OF_BITS_FOR_SLICE" resolve="user" type="longint">
            <ipxact:name>STAP_NUMBER_OF_BITS_FOR_SLICE</ipxact:name>
            <ipxact:value>16</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_SIZE_OF_EACH_TEST_DATA_REGISTER" prompt="STAP_SIZE_OF_EACH_TEST_DATA_REGISTER" resolve="user" type="bit">
            <ipxact:name>STAP_SIZE_OF_EACH_TEST_DATA_REGISTER</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_MSB_VALUES_OF_TEST_DATA_REGISTERS" prompt="STAP_MSB_VALUES_OF_TEST_DATA_REGISTERS" resolve="user" type="bit">
            <ipxact:name>STAP_MSB_VALUES_OF_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_LSB_VALUES_OF_TEST_DATA_REGISTERS" prompt="STAP_LSB_VALUES_OF_TEST_DATA_REGISTERS" resolve="user" type="bit">
            <ipxact:name>STAP_LSB_VALUES_OF_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_RESET_VALUES_OF_TEST_DATA_REGISTERS" prompt="STAP_RESET_VALUES_OF_TEST_DATA_REGISTERS" resolve="user" type="bit">
            <ipxact:name>STAP_RESET_VALUES_OF_TEST_DATA_REGISTERS</ipxact:name>
            <ipxact:value>'h0</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_DFX_EARLYBOOT_FEATURE_ENABLE" prompt="STAP_DFX_EARLYBOOT_FEATURE_ENABLE" resolve="user" type="bit">
            <ipxact:name>STAP_DFX_EARLYBOOT_FEATURE_ENABLE</ipxact:name>
            <ipxact:value>'h7</ipxact:value>
          </ipxact:moduleParameter>
          <ipxact:moduleParameter dataType="bitv" parameterId="STAP_DFX_SECURE_POLICY_MATRIX" prompt="STAP_DFX_SECURE_POLICY_MATRIX" resolve="user" type="bit">
            <ipxact:name>STAP_DFX_SECURE_POLICY_MATRIX</ipxact:name>
            <ipxact:value>'h3ad6b5ae6b9cd733cce7</ipxact:value>
          </ipxact:moduleParameter>
        </ipxact:moduleParameters>
        <ipxact:fileSetRef>
          <ipxact:localName>Hdl</ipxact:localName>
        </ipxact:fileSetRef>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>fdfx_earlyboot_exit</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fdfx_policy_update</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fdfx_powergood</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fdfx_secure_policy</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_pwrdomain_rst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_slvidcode</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_tck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_tdi</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_tms</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftap_trst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftapsslv_tck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftapsslv_tdi</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftapsslv_tms</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ftapsslv_trst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rtdr_tap_tdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS)-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_awtap_wso</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_WTAPS_IN_NETWORK==0)?1:((STAP_WTAP_NETWORK_ONE_FOR_SERIES_ZERO_FOR_PARALLEL==1)?1:STAP_NUMBER_OF_WTAPS_IN_NETWORK)))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_atap_tdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_atap_tdo2</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_atap_tdo2_en</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK==0)?1:STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_atap_tdo_en</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK==0)?1:STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
        <ipxact:vendorExtensions>
          <snps:componentSignal>
            <snps:attribute name="IfUnconnected">zero</snps:attribute>
          </snps:componentSignal>
        </ipxact:vendorExtensions>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_abscan_tdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_isol_en_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tdr_data_in</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS==0)?1:STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS)-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>atap_tdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>atap_tdoen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>atapsslv_tdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>atapsslv_tdoen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sftapnw_ftap_enabletap</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK==0)?1:STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sftapnw_ftap_enabletdo</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK==0)?1:STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sftapnw_ftap_secsel</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK==0)?1:STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_capturewr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_rti</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_selectwir</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_shiftwr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_updatewr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_wrck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_wrst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sn_fwtap_wsi</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_ENABLE_TDO_POS_EDGE==1)?1:((STAP_NUMBER_OF_WTAPS_IN_NETWORK==0)?1:((STAP_WTAP_NETWORK_ONE_FOR_SERIES_ZERO_FOR_PARALLEL==1)?1:STAP_NUMBER_OF_WTAPS_IN_NETWORK)))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tck2</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tdi</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tdi2</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tms</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_tms2</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_trst2_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sntapnw_ftap_trst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_capturedr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_chainen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_d6actestsig_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_d6init</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_d6select</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_extogen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_extogsig_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_highz</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_intest_mode</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_mode</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_runbist_en</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_shiftdr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_tck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_updatedr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fbscan_updatedr_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>stap_fsm_tlrs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_capture</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_RTDR_IS_BUSSED==0)?1:((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_irdec</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS)-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_powergood</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_prog_rst_b</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS)-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_rti</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_selectir</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_shift</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_RTDR_IS_BUSSED==0)?1:((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_tck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="true">logic</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_tdi</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_RTDR_IS_BUSSED==0)?1:((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tap_rtdr_update</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_RTDR_IS_BUSSED==0)?1:((STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS==0)?1:STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS))-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>tdr_data_out</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>(((STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS==0)?1:STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS)-1)</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>logicv</ipxact:typeName>
              <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
              <ipxact:viewRef>RTL</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>
  <ipxact:fileSets>
    <ipxact:fileSet>
      <ipxact:name>Synopsys_InterfaceDefinitions</ipxact:name>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_wtap_interface.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_tapnw_interface.1.4.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_rtdr_interface.1.5.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_dfxsecure_plugin_interface.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_bscan_interface.1.5.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_interface.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/p/com/eda/intel/collage_intf_def/3.9/rtl_interface_defs/iosf_dfx/iosf_dfx_rtdr_bussed_0_interface.1.5.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
    </ipxact:fileSet>
    <ipxact:fileSet>
      <ipxact:name>tools</ipxact:name>
      <ipxact:file>
        <ipxact:name>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/source/rtl/stap/stap.sv</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/tools/collage/build/builder.stap.tcl</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/tools/collage/reports/stap.build.warning</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
      <ipxact:file>
        <ipxact:name>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/tools/collage/reports/stap.build.summary</ipxact:name>
        <ipxact:fileType>unknown</ipxact:fileType>
      </ipxact:file>
    </ipxact:fileSet>
    <ipxact:fileSet>
      <ipxact:name>Hdl</ipxact:name>
      <ipxact:file>
        <ipxact:name>/tmp/badithya/13001/ip_rtl/stap.sv</ipxact:name>
        <ipxact:fileType>systemVerilogSource</ipxact:fileType>
        <ipxact:logicalName>work</ipxact:logicalName>
      </ipxact:file>
      <ipxact:dependency>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/source/rtl/include</ipxact:dependency>
      <ipxact:dependency>/nfs/iind/disks/dteg_disk008/users/badithya/PIC6/dteg-stap/source/rtl/stap</ipxact:dependency>
    </ipxact:fileSet>
  </ipxact:fileSets>
  <ipxact:parameters>
    <ipxact:parameter parameterId="STAP_DFX_NUM_OF_FEATURES_TO_SECURE" prompt="STAP_DFX_NUM_OF_FEATURES_TO_SECURE" resolve="immediate" type="longint">
      <ipxact:name>STAP_DFX_NUM_OF_FEATURES_TO_SECURE</ipxact:name>
      <ipxact:value>3</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_SECURE_WIDTH" prompt="STAP_DFX_SECURE_WIDTH" resolve="immediate" type="longint">
      <ipxact:name>STAP_DFX_SECURE_WIDTH</ipxact:name>
      <ipxact:value>4</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_USE_SB_OVR" prompt="STAP_DFX_USE_SB_OVR" resolve="immediate" type="longint">
      <ipxact:name>STAP_DFX_USE_SB_OVR</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_VISA_BLACK" prompt="STAP_DFX_VISA_BLACK" resolve="immediate" type="bit">
      <ipxact:name>STAP_DFX_VISA_BLACK</ipxact:name>
      <ipxact:value>'h3</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_VISA_GREEN" prompt="STAP_DFX_VISA_GREEN" resolve="immediate" type="bit">
      <ipxact:name>STAP_DFX_VISA_GREEN</ipxact:name>
      <ipxact:value>'h1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_VISA_ORANGE" prompt="STAP_DFX_VISA_ORANGE" resolve="immediate" type="bit">
      <ipxact:name>STAP_DFX_VISA_ORANGE</ipxact:name>
      <ipxact:value>'h2</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DFX_VISA_RED" prompt="STAP_DFX_VISA_RED" resolve="immediate" type="bit">
      <ipxact:name>STAP_DFX_VISA_RED</ipxact:name>
      <ipxact:value>'h0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="HIGH" prompt="HIGH" resolve="immediate" type="bit">
      <ipxact:name>HIGH</ipxact:name>
      <ipxact:value>'h1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="LOW" prompt="LOW" resolve="immediate" type="bit">
      <ipxact:name>LOW</ipxact:name>
      <ipxact:value>'h0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_MINIMUM_SIZEOF_INSTRUCTION" prompt="STAP_MINIMUM_SIZEOF_INSTRUCTION" resolve="immediate" type="longint">
      <ipxact:name>STAP_MINIMUM_SIZEOF_INSTRUCTION</ipxact:name>
      <ipxact:value>8</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ADDRESS_OF_CLAMP" prompt="STAP_ADDRESS_OF_CLAMP" resolve="immediate" type="bit">
      <ipxact:name>STAP_ADDRESS_OF_CLAMP</ipxact:name>
      <ipxact:value>'h4</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK_NZ" prompt="STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK_NZ" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_TAPS_IN_TAP_NETWORK_NZ</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_TAPS_MULTIPLY_BY_2" prompt="STAP_NUMBER_OF_TAPS_MULTIPLY_BY_2" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_TAPS_MULTIPLY_BY_2</ipxact:name>
      <ipxact:value>2</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_WTAPS_IN_NETWORK_NZ" prompt="STAP_NUMBER_OF_WTAPS_IN_NETWORK_NZ" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_WTAPS_IN_NETWORK_NZ</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ENABLE_TAP_NETWORK" prompt="STAP_ENABLE_TAP_NETWORK" resolve="immediate" type="longint">
      <ipxact:name>STAP_ENABLE_TAP_NETWORK</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ENABLE_WTAP_NETWORK" prompt="STAP_ENABLE_WTAP_NETWORK" resolve="immediate" type="longint">
      <ipxact:name>STAP_ENABLE_WTAP_NETWORK</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_WTAP_COMMON_LOGIC" prompt="STAP_WTAP_COMMON_LOGIC" resolve="immediate" type="longint">
      <ipxact:name>STAP_WTAP_COMMON_LOGIC</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_PRELOAD_REGISTERS" prompt="STAP_NUMBER_OF_PRELOAD_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_PRELOAD_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_CLAMP_REGISTERS" prompt="STAP_NUMBER_OF_CLAMP_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_CLAMP_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_INTEST_REGISTERS" prompt="STAP_NUMBER_OF_INTEST_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_INTEST_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_RUNBIST_REGISTERS" prompt="STAP_NUMBER_OF_RUNBIST_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_RUNBIST_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_EXTEST_TOGGLE_REGISTERS" prompt="STAP_NUMBER_OF_EXTEST_TOGGLE_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_EXTEST_TOGGLE_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ENABLE_TEST_DATA_REGISTERS" prompt="STAP_ENABLE_TEST_DATA_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_ENABLE_TEST_DATA_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_WIDTH_OF_TAPC_REMOVE" prompt="STAP_WIDTH_OF_TAPC_REMOVE" resolve="immediate" type="longint">
      <ipxact:name>STAP_WIDTH_OF_TAPC_REMOVE</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ENABLE_TAPC_SEC_SEL" prompt="STAP_ENABLE_TAPC_SEC_SEL" resolve="immediate" type="longint">
      <ipxact:name>STAP_ENABLE_TAPC_SEC_SEL</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_TAP_NETWORK_REGISTERS" prompt="STAP_NUMBER_OF_TAP_NETWORK_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_TAP_NETWORK_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_TAP_SELECT_REGISTERS" prompt="STAP_NUMBER_OF_TAP_SELECT_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_TAP_SELECT_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_WTAP_NETWORK_REGISTERS" prompt="STAP_NUMBER_OF_WTAP_NETWORK_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_WTAP_NETWORK_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_ENABLE_REMOTE_TEST_DATA_REGISTERS" prompt="STAP_ENABLE_REMOTE_TEST_DATA_REGISTERS" resolve="immediate" type="longint">
      <ipxact:name>STAP_ENABLE_REMOTE_TEST_DATA_REGISTERS</ipxact:name>
      <ipxact:value>0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_WIDTH_OF_SLVIDCODE" prompt="STAP_WIDTH_OF_SLVIDCODE" resolve="immediate" type="longint">
      <ipxact:name>STAP_WIDTH_OF_SLVIDCODE</ipxact:name>
      <ipxact:value>32</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DSP_GROUND_4BITS" prompt="STAP_DSP_GROUND_4BITS" resolve="immediate" type="bit">
      <ipxact:name>STAP_DSP_GROUND_4BITS</ipxact:name>
      <ipxact:value>'h0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_DSP_GROUND_5BITS" prompt="STAP_DSP_GROUND_5BITS" resolve="immediate" type="bit">
      <ipxact:name>STAP_DSP_GROUND_5BITS</ipxact:name>
      <ipxact:value>'h0</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS_NZ" prompt="STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS_NZ" resolve="immediate" type="longint">
      <ipxact:name>STAP_NUMBER_OF_REMOTE_TEST_DATA_REGISTERS_NZ</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_RTDR_IS_BUSSED_NZ" prompt="STAP_RTDR_IS_BUSSED_NZ" resolve="immediate" type="longint">
      <ipxact:name>STAP_RTDR_IS_BUSSED_NZ</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter parameterId="STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS_NZ" prompt="STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS_NZ" resolve="immediate" type="longint">
      <ipxact:name>STAP_TOTAL_WIDTH_OF_TEST_DATA_REGISTERS_NZ</ipxact:name>
      <ipxact:value>1</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:component>

