#!/usr/bin/zsh

cat $TEMPLATE_HOME/Verilog/Makefile | sed -e "s/<++>/$1/g" > $PWD/
cat $TEMPLATE_HOME/Verilog/module_name.v | sed -e "s/<++>/$1/g" > $PWD/$1.v
cat $TEMPLATE_HOME/Verilog/module_name_tb.py | sed -e "s/<++>/$1/g" > $PWD/$1_tb.py
