v1
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,de2_115_WEB_Qsys:DE2_115_qsys_inst|de2_115_WEB_Qsys_cpu:cpu|de2_115_WEB_Qsys_cpu_mult_cell:the_de2_115_WEB_Qsys_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,de2_115_WEB_Qsys:DE2_115_qsys_inst|de2_115_WEB_Qsys_cpu:cpu|de2_115_WEB_Qsys_cpu_mult_cell:the_de2_115_WEB_Qsys_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3,
PORT_SWAPPING,PORT_SWAPPING_FINISHED,de2_115_WEB_Qsys:DE2_115_qsys_inst|de2_115_WEB_Qsys_cpu:cpu|de2_115_WEB_Qsys_cpu_mult_cell:the_de2_115_WEB_Qsys_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2,
