Fitter report for FP
Thu Feb 22 03:17:51 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Feb 22 03:17:51 2024       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; FP                                          ;
; Top-level Entity Name              ; pipeline_TopLevel                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,264 / 49,760 ( 7 % )                      ;
;     Total combinational functions  ; 3,008 / 49,760 ( 6 % )                      ;
;     Dedicated logic registers      ; 1,448 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1448                                        ;
; Total pins                         ; 7 / 360 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,048 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.63        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.0%      ;
;     Processor 3            ;   5.1%      ;
;     Processor 4            ;   5.0%      ;
;     Processor 5            ;   5.0%      ;
;     Processor 6            ;   4.9%      ;
;     Processor 7            ;   4.8%      ;
;     Processor 8            ;   4.8%      ;
;     Processors 9-14        ;   4.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4556 ) ; 0.00 % ( 0 / 4556 )        ; 0.00 % ( 0 / 4556 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4556 ) ; 0.00 % ( 0 / 4556 )        ; 0.00 % ( 0 / 4556 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4538 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,264 / 49,760 ( 7 % )      ;
;     -- Combinational with no register       ; 1816                        ;
;     -- Register only                        ; 256                         ;
;     -- Combinational with a register        ; 1192                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2318                        ;
;     -- 3 input functions                    ; 496                         ;
;     -- <=2 input functions                  ; 194                         ;
;     -- Register only                        ; 256                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2924                        ;
;     -- arithmetic mode                      ; 84                          ;
;                                             ;                             ;
; Total registers*                            ; 1,448 / 51,509 ( 3 % )      ;
;     -- Dedicated logic registers            ; 1,448 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 241 / 3,110 ( 8 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 7 / 360 ( 2 % )             ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 2 / 182 ( 1 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 2,048 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,677,312 ( 1 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 2                           ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.8% / 2.6% / 3.0%          ;
; Peak interconnect usage (total/H/V)         ; 28.6% / 26.6% / 31.4%       ;
; Maximum fan-out                             ; 1451                        ;
; Highest non-global fan-out                  ; 318                         ;
; Total fan-out                               ; 15608                       ;
; Average fan-out                             ; 3.29                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3264 / 49760 ( 7 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1816                 ; 0                              ;
;     -- Register only                        ; 256                  ; 0                              ;
;     -- Combinational with a register        ; 1192                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2318                 ; 0                              ;
;     -- 3 input functions                    ; 496                  ; 0                              ;
;     -- <=2 input functions                  ; 194                  ; 0                              ;
;     -- Register only                        ; 256                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2924                 ; 0                              ;
;     -- arithmetic mode                      ; 84                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1448                 ; 0                              ;
;     -- Dedicated logic registers            ; 1448 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 241 / 3110 ( 8 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 7                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 2048                 ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 182 ( 1 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1451                 ; 1                              ;
;     -- Registered Input Connections         ; 1450                 ; 0                              ;
;     -- Output Connections                   ; 1                    ; 1451                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15616                ; 1462                           ;
;     -- Registered Connections               ; 6926                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 1452                           ;
;     -- hard_block:auto_generated_inst       ; 1452                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 1                              ;
;     -- Output Ports                         ; 5                    ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; MAX10_CLK1_50 ; R11   ; 3        ; 31           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset         ; C8    ; 8        ; 36           ; 39           ; 28           ; 318                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Pc_D[0] ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[1] ; J10   ; 8        ; 34           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[2] ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[3] ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[4] ; E11   ; 8        ; 36           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 10 / 36 ( 28 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; Pc_D[2]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; Pc_D[0]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 465        ; 8        ; reset                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; Pc_D[3]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; Pc_D[4]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; Pc_D[1]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; MAX10_CLK1_50                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; pll1_inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                          ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 6    ; 5   ; 60.0 MHz         ; 0 (0 ps)    ; 4.50 (208 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; pll1_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; Pc_D[0]       ; Incomplete set of assignments ;
; Pc_D[1]       ; Incomplete set of assignments ;
; Pc_D[2]       ; Incomplete set of assignments ;
; Pc_D[3]       ; Incomplete set of assignments ;
; Pc_D[4]       ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; MAX10_CLK1_50 ; Incomplete set of assignments ;
; Pc_D[0]       ; Missing location assignment   ;
; Pc_D[1]       ; Missing location assignment   ;
; Pc_D[2]       ; Missing location assignment   ;
; Pc_D[3]       ; Missing location assignment   ;
; Pc_D[4]       ; Missing location assignment   ;
; reset         ; Missing location assignment   ;
; MAX10_CLK1_50 ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                     ; Entity Name             ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; |pipeline_TopLevel                           ; 3264 (1)    ; 1448 (0)                  ; 0 (0)         ; 2048        ; 2    ; 1          ; 0            ; 0       ; 0         ; 7    ; 0            ; 1816 (1)     ; 256 (0)           ; 1192 (0)         ; 0          ; |pipeline_TopLevel                                                                                                      ; pipeline_TopLevel       ; work         ;
;    |Decode_Cycle:D_c|                        ; 1894 (207)  ; 1113 (121)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 780 (86)     ; 201 (0)           ; 913 (115)        ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c                                                                                     ; Decode_Cycle            ; work         ;
;       |Adder32:tagetAddressAdder|            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Adder32:tagetAddressAdder                                                           ; Adder32                 ; work         ;
;       |Control_pip:Cu|                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Control_pip:Cu                                                                      ; Control_pip             ; work         ;
;       |Mux2_to1:forward_rs1|                 ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 4 (4)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Mux2_to1:forward_rs1                                                                ; Mux2_to1                ; work         ;
;       |Mux2_to1:forward_rs2|                 ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Mux2_to1:forward_rs2                                                                ; Mux2_to1                ; work         ;
;       |Register_File:rf|                     ; 1584 (1584) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 591 (591)    ; 201 (201)         ; 792 (792)        ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Register_File:rf                                                                    ; Register_File           ; work         ;
;    |Excuation_Cycle:E_c|                     ; 911 (281)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 824 (202)    ; 0 (0)             ; 87 (77)          ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c                                                                                  ; Excuation_Cycle         ; work         ;
;       |ALUcontrol:Alucontrol|                ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|ALUcontrol:Alucontrol                                                            ; ALUcontrol              ; work         ;
;       |Alu:alu|                              ; 444 (444)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (441)    ; 0 (0)             ; 3 (3)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Alu:alu                                                                          ; Alu                     ; work         ;
;       |Mux2_to1:RandIdea|                    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux2_to1:RandIdea                                                                ; Mux2_to1                ; work         ;
;       |Mux2_to1:muxRegDst|                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux2_to1:muxRegDst                                                               ; Mux2_to1                ; work         ;
;       |Mux3to_1_d:ForwardAMux|               ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux3to_1_d:ForwardAMux                                                           ; Mux3to_1_d              ; work         ;
;       |Mux3to_1_d:ForwardBMux|               ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux3to_1_d:ForwardBMux                                                           ; Mux3to_1_d              ; work         ;
;    |Hazard_Detection_Unit:HD_u|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipeline_TopLevel|Hazard_Detection_Unit:HD_u                                                                           ; Hazard_Detection_Unit   ; work         ;
;    |Memory_Cycle:M_c|                        ; 80 (80)     ; 77 (77)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 78 (78)          ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c                                                                                     ; Memory_Cycle            ; work         ;
;       |datamem1:data_memory|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory                                                                ; datamem1                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component                                ; altsyncram              ; work         ;
;             |altsyncram_nkg1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component|altsyncram_nkg1:auto_generated ; altsyncram_nkg1         ; work         ;
;    |WriteBack_Cycle:WB_c|                    ; 49 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (18)      ; 0 (0)             ; 2 (0)            ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c                                                                                 ; WriteBack_Cycle         ; work         ;
;       |Mux2_to1:JAL_Mux|                     ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c|Mux2_to1:JAL_Mux                                                                ; Mux2_to1                ; work         ;
;       |Mux2_to1:WriteRegisterAddress|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c|Mux2_to1:WriteRegisterAddress                                                   ; Mux2_to1                ; work         ;
;    |fetch_Cycle:F_c|                         ; 310 (70)    ; 180 (48)                  ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (22)     ; 54 (0)            ; 127 (48)         ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c                                                                                      ; fetch_Cycle             ; work         ;
;       |Branch_Target_Buffer:BTb|             ; 129 (129)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 39 (39)           ; 57 (57)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Branch_Target_Buffer:BTb                                                             ; Branch_Target_Buffer    ; work         ;
;       |Direction_Predictor:PHTable|          ; 76 (76)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 15 (15)           ; 17 (17)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Direction_Predictor:PHTable                                                          ; Direction_Predictor     ; work         ;
;       |Global_History_Register:GHR_module|   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Global_History_Register:GHR_module                                                   ; Global_History_Register ; work         ;
;       |Mux2_to1:Pc_Mux|                      ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 40 (40)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Mux2_to1:Pc_Mux                                                                      ; Mux2_to1                ; work         ;
;       |instmem:Inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst                                                                         ; instmem                 ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component                                         ; altsyncram              ; work         ;
;             |altsyncram_moa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated          ; altsyncram_moa1         ; work         ;
;       |is_jump:isJUMP|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|is_jump:isJUMP                                                                       ; is_jump                 ; work         ;
;    |forwarding_Unit:F_u|                     ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 3 (3)            ; 0          ; |pipeline_TopLevel|forwarding_Unit:F_u                                                                                  ; forwarding_Unit         ; work         ;
;    |pll1:pll1_inst|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|pll1:pll1_inst                                                                                       ; pll1                    ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|pll1:pll1_inst|altpll:altpll_component                                                               ; altpll                  ; work         ;
;          |pll1_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated                                    ; pll1_altpll             ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Pc_D[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; reset                                                                  ;                   ;         ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][32]       ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[31]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[30]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[29]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[28]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[3]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[2]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[1]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[0]                                ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Pc_Reg~0                                        ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|always1~1                                       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Pc_Reg~1                                        ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Pc_Reg~2                                        ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Pc_Reg~3                                        ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Pc_Reg~4                                        ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d[1]~10                                    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~0                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop[3]~1                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~2                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~3                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~4                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~5                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~6                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~7                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~8                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~9                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~10                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~11                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~12                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~13                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~14                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~15                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~16                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~2                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~3                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~4                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~5                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~17                                     ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegWrite_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~0                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~1                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~2                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~3                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~4                              ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~0                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|mem_ToReg~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|JumpAndLink_WB~0                               ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~0                                        ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~0                         ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][19]~1                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][9]~2                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][20]~3                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][9]~4                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][22]~5                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][8]~6                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][15]~7                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][29]~8                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][0]~9                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][16]~10                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][9]~11                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][28]~12                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][24]~13                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][7]~14                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][1]~15                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][7]~16                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][2]~17                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][23]~18                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][29]~19                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][21]~20                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][19]~21                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][8]~22                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][29]~23                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][24]~24                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][15]~25                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][30]~26                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][3]~27                  ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][29]~28                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][6]~29                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][9]~30                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][24]~31                ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|regWrite~0                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~1                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~2                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~3                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~4                                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~32                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~1                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~1                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~1                                        ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~33                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~2                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~2                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~2                                        ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~34                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~3                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~3                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~3                                        ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~35                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~4                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~4                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~4                                        ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[6]~59                             ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~36                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~5                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~5                                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem~37                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~6                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~6                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~7                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~7                                    ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[8]~91                             ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~8                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~8                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~9                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~9                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~10                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~10                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~11                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~11                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~12                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~12                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~13                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~13                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~14                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~14                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~15                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~15                                   ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[16]~130                           ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~16                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~16                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~17                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~17                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~18                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~18                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~19                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~19                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~20                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~20                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~21                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~21                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~22                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~22                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~23                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~23                                   ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[24]~166                           ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~24                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~24                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~25                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~25                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~26                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~26                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~27                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~27                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~28                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~28                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~29                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~29                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~30                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~30                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~31                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~31                                   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~18                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~19                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~20                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~21                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~22                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~23                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~0           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~1           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~0    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg[1]~1 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~2           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~2    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~3           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~4           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~3    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~5           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~6           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~7           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~8           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~4    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~9           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~10          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~11          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~12          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~13          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~14          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~15          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~16          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][16]~16   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][2]~17     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][1]~18     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][16]~19   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][12]~20    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][1]~21     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][10]~22    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][11]~23    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][16]~24    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][12]~25    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][9]~26     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][16]~27    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][5]~28    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][9]~29    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][4]~30    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][16]~31   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~24                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~25                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~26                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~27                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~28                                     ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|MemToReg_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|JumpAndLink_M~0                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~0                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~1                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~2                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~3                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~4                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~17          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~29                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~30                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~31                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~32                                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg~33                                     ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|MemWrite_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~0                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~1                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~2                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~3                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~4                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~5                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~6                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~7                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~8                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~9                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~10                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~11                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~12                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~13                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~14                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~15                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~16                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~17                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~18                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~19                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~20                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~21                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~22                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~23                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~24                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~25                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~26                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~27                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~28                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~29                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~30                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~31                             ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|GHR_value_Reg~0                                 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|GHR_value_Reg~1                                 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|GHR_value_Reg~2                                 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|GHR_value_Reg~3                                 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|InstrReg[25]~34                                 ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|hit_Reg~2                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|prediction_Reg~2                               ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~12                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~13                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~14                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~15                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~16                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|funct~17                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d~11                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|RegDistination~10                              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d~12                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|RegDistination~11                              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d~13                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|RegDistination~12                              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d~14                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|RegDistination~13                              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs2_d~15                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|RegDistination~14                              ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|hit_Reg~2                                       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|prediction_Reg~3                                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|pc_Reg~10                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~20              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|pc_Reg~11                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|pc_Reg~12                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|pc_Reg~13                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~21              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~22              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~23              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|pc_Reg~14                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~24              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs1_d~10                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs1_d~11                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs1_d~12                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs1_d~13                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|rs1_d~14                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|imm_D~11                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|imm_D~12                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|imm_D~13                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|imm_D~14                                       ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|imm_D~15                                       ; 0                 ; 6       ;
; MAX10_CLK1_50                                                          ;                   ;         ;
+------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Decode_Cycle:D_c|Register_File:rf|mem[10][19]~1                                    ; LCCOMB_X37_Y25_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[11][9]~4                                     ; LCCOMB_X36_Y24_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[12][9]~30                                    ; LCCOMB_X37_Y23_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[13][29]~28                                   ; LCCOMB_X37_Y23_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[14][6]~29                                    ; LCCOMB_X40_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[15][24]~31                                   ; LCCOMB_X40_Y26_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[16][1]~15                                    ; LCCOMB_X39_Y26_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[17][15]~7                                    ; LCCOMB_X37_Y23_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[18][9]~11                                    ; LCCOMB_X39_Y26_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[19][29]~19                                   ; LCCOMB_X37_Y23_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[1][29]~23                                    ; LCCOMB_X37_Y23_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[20][24]~13                                   ; LCCOMB_X40_Y23_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[21][22]~5                                    ; LCCOMB_X37_Y23_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[22][16]~10                                   ; LCCOMB_X39_Y26_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[23][23]~18                                   ; LCCOMB_X37_Y23_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[24][7]~14                                    ; LCCOMB_X37_Y23_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[25][8]~6                                     ; LCCOMB_X39_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[26][0]~9                                     ; LCCOMB_X37_Y23_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[27][2]~17                                    ; LCCOMB_X43_Y26_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[28][7]~16                                    ; LCCOMB_X37_Y23_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[29][29]~8                                    ; LCCOMB_X39_Y26_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[2][19]~21                                    ; LCCOMB_X39_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[30][28]~12                                   ; LCCOMB_X37_Y23_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[31][21]~20                                   ; LCCOMB_X40_Y26_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[3][8]~22                                     ; LCCOMB_X40_Y23_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[4][30]~26                                    ; LCCOMB_X39_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[5][24]~24                                    ; LCCOMB_X40_Y23_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[6][15]~25                                    ; LCCOMB_X39_Y26_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[7][3]~27                                     ; LCCOMB_X39_Y23_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[8][20]~3                                     ; LCCOMB_X37_Y23_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|mem[9][9]~2                                      ; LCCOMB_X37_Y23_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|rs2_d[1]~10                                                       ; LCCOMB_X46_Y27_N16 ; 79      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|ALUcontrol:Alucontrol|Mux2~2                                   ; LCCOMB_X49_Y27_N6  ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[16]~130                                              ; LCCOMB_X51_Y26_N0  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[8]~90                                                ; LCCOMB_X46_Y26_N12 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[8]~91                                                ; LCCOMB_X47_Y26_N14 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|MemWrite_Ex                                                    ; FF_X44_Y27_N29     ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                      ; PIN_R11            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][9]~26                        ; LCCOMB_X38_Y30_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][16]~16                      ; LCCOMB_X38_Y29_N0  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][16]~19                      ; LCCOMB_X40_Y30_N18 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][4]~30                       ; LCCOMB_X40_Y30_N10 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][5]~28                       ; LCCOMB_X39_Y30_N24 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][9]~29                       ; LCCOMB_X40_Y29_N24 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][16]~31                      ; LCCOMB_X43_Y31_N18 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][12]~25                       ; LCCOMB_X38_Y30_N18 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][16]~24                       ; LCCOMB_X38_Y29_N6  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][16]~27                       ; LCCOMB_X38_Y30_N6  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][10]~22                       ; LCCOMB_X40_Y30_N20 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][12]~20                       ; LCCOMB_X40_Y31_N30 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][1]~21                        ; LCCOMB_X40_Y29_N18 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][11]~23                       ; LCCOMB_X40_Y31_N22 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][1]~18                        ; LCCOMB_X38_Y30_N28 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][2]~17                        ; LCCOMB_X38_Y30_N26 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~1                              ; LCCOMB_X42_Y33_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~10                             ; LCCOMB_X42_Y35_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~11                             ; LCCOMB_X42_Y35_N4  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~12                             ; LCCOMB_X42_Y35_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~13                             ; LCCOMB_X41_Y34_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~14                             ; LCCOMB_X42_Y33_N8  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~15                             ; LCCOMB_X42_Y33_N26 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~16                             ; LCCOMB_X41_Y34_N16 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~2                              ; LCCOMB_X43_Y33_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~3                              ; LCCOMB_X42_Y33_N24 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~4                              ; LCCOMB_X43_Y33_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~5                              ; LCCOMB_X42_Y35_N16 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~6                              ; LCCOMB_X42_Y35_N24 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~7                              ; LCCOMB_X42_Y35_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~8                              ; LCCOMB_X42_Y35_N12 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~9                              ; LCCOMB_X42_Y35_N20 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg[1]~1                    ; LCCOMB_X42_Y27_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|InstrReg[25]~34                                                    ; LCCOMB_X42_Y27_N18 ; 43      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|comb~0                                                             ; LCCOMB_X43_Y30_N26 ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; fetch_Cycle:F_c|pcTop[3]~1                                                         ; LCCOMB_X41_Y32_N22 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1451    ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; reset                                                                              ; PIN_C8             ; 318     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; fetch_Cycle:F_c|comb~0                                                             ; LCCOMB_X43_Y30_N26 ; 1       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1451    ; 25                                   ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component|altsyncram_nkg1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None          ; M9K_X53_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ALTSYNCRAM          ; M9K  ; ROM         ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; inst_init.mif ; M9K_X33_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ALTSYNCRAM                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000001000000000100000000100000) (100040040) (16793632) (1004020)    ;(00100001001010010000000000010000) (-182767276) (556335120) (21290010)   ;(00000001000010010101000000100010) (102250042) (17387554) (1095022)   ;(00000000000010100101100000101010) (2454052) (677930) (A582A)   ;(00100000000011000000000000000001) (-291967295) (537657345) (200C0001)   ;(00010001100010110000000000000010) (2142600002) (294322178) (118B0002)   ;(00100001000010000000000000000001) (-192967295) (554172417) (21080001)   ;(00001000000000000000000000000010) (1000000002) (134217730) (8000002)   ;
;8;(00000001001000000110100000100000) (110064040) (18901024) (1206820)    ;(00100000000011100000000000011011) (-291567263) (537788443) (200E001B)   ;(00110001110011100000000000010111) (1868432731) (835584023) (31CE0017)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,831 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 40 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 3,364 / 106,704 ( 3 % ) ;
; Direct links          ; 632 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,744 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 50 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 4,096 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.54) ; Number of LABs  (Total = 241) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 6                             ;
; 3                                           ; 3                             ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 6                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 5                             ;
; 15                                          ; 20                            ;
; 16                                          ; 158                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 241) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 208                           ;
; 1 Clock enable                     ; 29                            ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 118                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.42) ; Number of LABs  (Total = 241) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 9                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 21                            ;
; 17                                           ; 9                             ;
; 18                                           ; 21                            ;
; 19                                           ; 14                            ;
; 20                                           ; 12                            ;
; 21                                           ; 12                            ;
; 22                                           ; 9                             ;
; 23                                           ; 7                             ;
; 24                                           ; 13                            ;
; 25                                           ; 8                             ;
; 26                                           ; 8                             ;
; 27                                           ; 8                             ;
; 28                                           ; 13                            ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.82) ; Number of LABs  (Total = 241) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 12                            ;
; 2                                                ; 8                             ;
; 3                                                ; 13                            ;
; 4                                                ; 11                            ;
; 5                                                ; 14                            ;
; 6                                                ; 17                            ;
; 7                                                ; 12                            ;
; 8                                                ; 16                            ;
; 9                                                ; 18                            ;
; 10                                               ; 18                            ;
; 11                                               ; 11                            ;
; 12                                               ; 11                            ;
; 13                                               ; 4                             ;
; 14                                               ; 12                            ;
; 15                                               ; 5                             ;
; 16                                               ; 8                             ;
; 17                                               ; 5                             ;
; 18                                               ; 3                             ;
; 19                                               ; 3                             ;
; 20                                               ; 7                             ;
; 21                                               ; 7                             ;
; 22                                               ; 3                             ;
; 23                                               ; 5                             ;
; 24                                               ; 11                            ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 4                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.44) ; Number of LABs  (Total = 241) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 1                             ;
; 16                                           ; 5                             ;
; 17                                           ; 8                             ;
; 18                                           ; 6                             ;
; 19                                           ; 9                             ;
; 20                                           ; 5                             ;
; 21                                           ; 5                             ;
; 22                                           ; 8                             ;
; 23                                           ; 8                             ;
; 24                                           ; 9                             ;
; 25                                           ; 5                             ;
; 26                                           ; 13                            ;
; 27                                           ; 7                             ;
; 28                                           ; 4                             ;
; 29                                           ; 13                            ;
; 30                                           ; 11                            ;
; 31                                           ; 11                            ;
; 32                                           ; 4                             ;
; 33                                           ; 6                             ;
; 34                                           ; 5                             ;
; 35                                           ; 25                            ;
; 36                                           ; 9                             ;
; 37                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ; 7         ; 7         ; 0            ; 5            ; 0            ; 0            ; 2            ; 0            ; 5            ; 2            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ; 0         ; 0         ; 7            ; 2            ; 7            ; 7            ; 5            ; 7            ; 2            ; 5            ; 7            ; 7            ; 7            ; 2            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Pc_D[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                     ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s)                                  ; Delay Added in ns ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; pll1_inst|altpll_component|auto_generated|pll1|clk[0] ; pll1_inst|altpll_component|auto_generated|pll1|clk[0] ; 46.8              ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                                                                                         ; Delay Added in ns ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
; fetch_Cycle:F_c|pcTop[4]                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 3.771             ;
; Decode_Cycle:D_c|pc_Reg[2]                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.621             ;
; Decode_Cycle:D_c|pc_Reg[3]                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.613             ;
; Decode_Cycle:D_c|hit_Reg                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 3.592             ;
; fetch_Cycle:F_c|pcTop[2]                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.587             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; Decode_Cycle:D_c|Branch                                   ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; Decode_Cycle:D_c|bne                                      ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; Decode_Cycle:D_c|prediction_Reg                           ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; fetch_Cycle:F_c|pcTop[3]                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; Decode_Cycle:D_c|real_Value                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.530             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.390             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.390             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.390             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.390             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; Decode_Cycle:D_c|pc_Reg[0]                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; Decode_Cycle:D_c|pc_Reg[1]                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|pcTop[1]                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|pcTop[0]                                  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.367             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.327             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.327             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.327             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 3.327             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.315             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.315             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.315             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.315             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.274             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.274             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.274             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 3.274             ;
; Decode_Cycle:D_c|pc_Reg[4]                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 3.173             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.971             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.971             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.971             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.971             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.965             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.965             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.965             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.965             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.813             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.785             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.785             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.785             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][0] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.785             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.783             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.783             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.783             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.778             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.778             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.778             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.778             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][4] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.778             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.759             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.759             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.759             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][1]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][1] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.712             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.661             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.661             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.661             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.661             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.537             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.537             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.537             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][0]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a1~porta_address_reg0  ; 2.537             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.531             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.531             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.531             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][4]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.531             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.470             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.470             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][2]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.470             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][2] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a0~porta_address_reg0  ; 2.470             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.458             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.458             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.458             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.458             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.437             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.437             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][3]  ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.437             ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][3] ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a31~porta_address_reg0 ; 2.437             ;
; Decode_Cycle:D_c|funct[5]                                 ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.414             ;
; Decode_Cycle:D_c|funct[2]                                 ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.414             ;
; Decode_Cycle:D_c|funct[1]                                 ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.414             ;
; Decode_Cycle:D_c|funct[0]                                 ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.414             ;
; Decode_Cycle:D_c|funct[3]                                 ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_moa1:auto_generated|ram_block1a4~porta_address_reg0  ; 2.414             ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "FP"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/db/pll1_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 6, clock division of 5, and phase shift of 0 degrees (0 ps) for pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/db/pll1_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 7 pins of 7 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FP.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/db/pll1_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node fetch_Cycle:F_c|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 6 (unused VREF, 2.5V VCCIO, 1 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 1.27 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6488 megabytes
    Info: Processing ended: Thu Feb 22 03:17:51 2024
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.fit.smsg.


