#Substrate Graph
# noVertices
40
# noArcs
116
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 261 261 1
2 279 279 1
3 740 740 1
4 448 448 1
5 368 368 1
6 350 350 1
7 75 75 0
8 150 150 0
9 617 617 1
10 704 704 1
11 279 279 1
12 25 25 0
13 492 492 1
14 261 261 1
15 261 261 1
16 150 150 0
17 125 125 0
18 279 279 1
19 125 125 0
20 150 150 0
21 125 125 0
22 124 124 1
23 150 150 0
24 150 150 0
25 261 261 1
26 150 150 0
27 418 418 1
28 261 261 1
29 150 150 0
30 125 125 0
31 125 125 0
32 125 125 0
33 150 150 0
34 261 261 1
35 212 212 1
36 125 125 0
37 125 125 0
38 125 125 0
39 100 100 0
# Arcs: idS idT delay bandwidth
0 1 2 93
0 2 1 93
0 3 16 93
2 0 1 93
2 4 2 93
2 5 2 93
9 13 2 156
9 14 29 93
9 15 29 93
9 16 29 75
9 6 2 125
9 17 3 75
18 11 1 93
18 10 1 93
18 3 1 93
20 10 1 75
20 3 1 75
24 14 3 75
24 15 3 75
25 26 1 75
25 27 7 93
25 28 15 93
29 10 1 75
29 3 1 75
26 28 15 75
26 25 1 75
21 1 2 75
21 31 2 50
11 10 1 93
11 18 1 93
11 3 1 93
28 26 15 75
28 3 2 93
28 25 15 93
17 32 1 50
17 9 3 75
33 34 43 75
33 35 1 75
13 14 29 93
13 8 2 75
13 15 29 93
13 16 29 75
13 9 2 156
35 33 1 75
35 22 43 62
35 30 44 75
19 36 1 50
19 10 8 75
36 10 8 75
36 19 1 50
27 4 1 125
27 5 1 125
27 37 2 75
27 25 7 93
32 6 3 75
32 17 1 50
12 7 1 25
38 6 10 75
38 39 1 50
7 12 1 25
7 39 6 50
39 38 1 50
39 7 6 50
37 27 2 75
37 30 1 50
6 38 10 75
6 32 3 75
6 8 1 75
6 9 2 125
8 13 2 75
8 6 1 75
14 13 29 93
14 24 3 75
14 9 29 93
15 13 29 93
15 24 3 75
15 9 29 93
4 34 1 93
4 23 1 75
4 27 1 125
4 2 2 93
4 22 1 62
16 13 29 75
16 9 29 75
5 27 1 125
5 23 1 75
5 31 1 75
5 2 2 93
23 4 1 75
23 5 1 75
31 21 2 50
31 5 1 75
30 35 44 75
30 37 1 50
34 1 1 93
34 33 43 75
34 4 1 93
22 35 43 62
22 4 1 62
1 34 1 93
1 0 2 93
1 21 2 75
10 11 1 93
10 18 1 93
10 20 1 75
10 19 8 75
10 36 8 75
10 3 1 218
10 29 1 75
3 0 16 93
3 11 1 93
3 18 1 93
3 28 2 93
3 20 1 75
3 10 1 218
3 29 1 75
