<!doctype html>
<html class="no-js" lang="de">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>👩‍✈️ 🤵🏾 👩‍👩‍👧‍👧 Der Beginn des Krieges der technologischen Prozesse: 5 nm und 3 nm 👨🏼‍💼 💪 🐥</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Neue Transistorstrukturen, neue Werkzeuge und Prozesse tauchen am Horizont auf - und damit viele Probleme
 Mehrere Fabriken versuchen, die 5-nm-Prozes...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>Der Beginn des Krieges der technologischen Prozesse: 5 nm und 3 nm</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/487908/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Neue Transistorstrukturen, neue Werkzeuge und Prozesse tauchen am Horizont auf - und damit viele Probleme</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mehrere Fabriken versuchen, die 5-nm-Prozesstechnologie auf den Markt zu bringen, aber ihre Kunden müssen sich entscheiden, ob sie neue Chips für aktuelle Transistoren entwickeln oder auf neue Chips umsteigen möchten, die in der 3-nm-Prozesstechnologie entwickelt wurden. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Für den Übergang müssen Sie entweder den aktuellen FinFET um 3 nm erweitern oder die neue Gate-Allround-FET-, GAA-FET] -Technologie um 3 nm oder 2 nm implementieren. GAA-FET ist der nächste Evolutionsschritt im Vergleich zu FinFET. Sie arbeiten schneller, aber diese neuen Transistoren sind komplizierter und teurer in der Herstellung, und das Umschalten auf sie kann zu schmerzhaft sein. Andererseits entwickelt die Industrie neue Technologien zum Ätzen, Strukturieren usw., um den Weg zu diesen neuen technologischen Prozessen freizumachen.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Freigabedaten für diese GAA-FETs variieren von Fabrik zu Fabrik. Samsung und TSMC machen FinFET bei 7 nm und planen in diesem Jahr, FinFET bei 5 nm neu zu gestalten und Chips in einem Halbschrittbereich von 5 nm herzustellen. Solche technischen Prozesse verbessern sowohl die Betriebsgeschwindigkeit als auch den Energieverbrauch.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
In Bezug auf 3 nm plant Samsung, in ein oder zwei Jahren auf FAN-Nanoblätter umzusteigen - einen neuen Typ von GAA-Transistoren. TSMC plant, FinFET zum ersten Mal bei 3 nm freizugeben. TSMC wird GAA als nächsten Schritt bei 3 nm oder 2 nm veröffentlichen, wie viele Analysten und Ausrüstungslieferanten denken. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"TSMC beschleunigt die Entwicklung von FinFETs bei 3 nm, bei denen es sich um geschrumpfte Versionen von 5 nm handelt", sagte Handel Jones, IBS Director. - Die Produktion der ersten Testkopien von finFET bei 3 nm TSMC wird 2020 beginnen. Die industrielle Produktion ist für das 3. Quartal 2021 geplant, ein Viertel früher als der Start der 3-nm-Prozesstechnologie von Samsung. "Die GAA-Entwicklung bei TSMC liegt 12 bis 18 Monate hinter Samsung zurück, aber eine aggressive Strategie für die Veröffentlichung von FinFET bei 3 nm kann diese Lücke ausgleichen."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC bewertet seine Optionen weiterhin bei 3 nm, und die Pläne können sich noch ändern. Das Unternehmen äußert sich zwar nicht zur Situation, verspricht aber, seine Pläne für 3 nm bald bekannt zu geben. Trotzdem ist der Übergang von TSMC zu 3 nm FinFET ein logischer Schritt. Die Umstellung auf neue Transistoren kann sich nachteilig auf die Kunden auswirken. Letztendlich wird der FinFET jedoch erschöpft sein, sodass TSMC keine andere Wahl hat, als auf GAA umzusteigen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Andere Unternehmen entwickeln ebenfalls fortschrittliche Prozesse. Intel, das gelegentlich in der kommerziellen Produktion tätig ist, produziert Chips bei 10 nm und untersucht 7 nm im Labor. Währenddessen stellt SMIC einen FinFET bei 16 nm / 12 nm her, während im Labor 10 nm / 7 nm untersucht werden.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Alle fortschrittlichen Prozesse erfordern erhebliche finanzielle Mittel, und nicht alle Chips erfordern 3 nm oder andere fortschrittliche Technologien. </font><font style="vertical-align: inherit;">Steigende Preise zwingen Unternehmen, andere Entwicklungsoptionen zu prüfen. </font><font style="vertical-align: inherit;">Eine andere Möglichkeit, die Vorteile der Skalierung zu nutzen, sind neue Arten fortschrittlicher Chip-Pakete. </font><font style="vertical-align: inherit;">Mehrere Unternehmen entwickeln solche Fälle. </font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/c8f/413/5a0/c8f4135a02d3b2ec4c123c4677aafc5c.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Betriebsspannung verschiedener Technologien</font></font></i><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ist die Skalierung beendet?</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Chips bestehen aus Transistoren, Kontakten und deren Verbindungen. Transistoren spielen die Rolle von Schaltern. Fortschrittliche Chips können bis zu 35 Milliarden Transistoren enthalten. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Anschlüsse oben am Transistor bestehen aus winzigen Kupferdrähten, die elektrische Signale zwischen Transistoren leiten. Transistoren und Verkabelung sind durch eine MOL-Schicht (Intermediate Middle-of-Line) verbunden. MOL besteht aus winzigen Kontakten. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Skalierung integrierter Schaltkreise (ICs), ihre traditionelle Entwicklungsmethode, besteht darin, die Größe der ICs bei jedem neuen Herstellungsprozess zu reduzieren und sie auf einen monolithischen Kristall zu packen.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Zu diesem Zweck stellen die Chiphersteller alle 18 bis 24 Monate ein neues Verfahren vor, das eine zunehmende Dichte an Transistorverpackungen bietet. Jeder Prozess erhält einen numerischen Namen. Anfangs waren diese Namen mit der Länge des Transistorventils verbunden. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Für jeden nachfolgenden Prozess skalieren die Hersteller die Transistorspezifikationen um das 0,7-fache, wodurch die Industrie die Leistung bei gleichem Stromverbrauch um 40% steigern und die Größe um 50% reduzieren kann. Durch die Skalierung von Chips können Sie neue, funktionalere elektronische Produkte herausbringen.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Formel funktionierte und die Chiphersteller änderten schrittweise die technologischen Prozesse. Bei der Wende von 20 nm kam es jedoch zu einer Änderung - herkömmliche flache Transistoren haben ihre gesamte Ressource ausgewählt. Seit 2011 haben die Hersteller auf finFET umgestellt, wodurch sie Geräte weiter skalieren konnten. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Herstellung von FinFET ist jedoch teurer. Infolgedessen sind die Kosten für Forschung und Entwicklung in die Höhe geschossen. Daher haben sich die Übergangszeiten von einem technischen Prozess zu einem anderen von 18 auf 30 oder mehr Monate erhöht. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel ist dem allgemeinen Trend der 0,7-fachen Skalierung gefolgt. Ausgehend von 16 nm / 14 nm haben andere Hersteller diese Formel jedoch verschoben, was zu Verwirrung führte.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Zu diesem Zeitpunkt begann die Nummerierung der technischen Prozesse zu verschwimmen und verlor den Kontakt zu den Spezifikationen der Transistoren. Heute sind diese Namen nur noch Marketingbegriffe. "Die Bezeichnung technologischer Prozesse wird immer weniger aussagekräftig und verständlich", sagte Samuel Vaughn, Analyst bei Gartner. - Beispielsweise gibt es bei 5 nm oder 3 nm keine einzige geometrische Größe, die 5 oder 3 nm entspricht. Darüber hinaus werden Prozesse verschiedener Hersteller immer unterschiedlicher. Bei gleicher Prozesstechnologie unterscheidet sich die Chipleistung zwischen TSMC, Samsung und natürlich Intel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Skalierung verlangsamt sich in fortschrittlichen Fertigungsprozessen. Für einen 7-nm-Prozess beträgt der Gate-Schritt des Transistors [Contacted Poly Pitch, CPP] 56-57 nm mit einem Metallschritt von 40 nm gemäß IC Knowledge und TEL. Für 5 nm beträgt der CPP ungefähr 45-50 nm mit einem metallischen Abstand von 26 nm. CPP, eine Schlüsselmetrik für Transistoren, bezieht sich auf den Abstand zwischen Source- und Drain-Kontakten. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Außerdem sieht das Verhältnis von Kosten und Geschwindigkeit überhaupt nicht so aus, weshalb viele glauben, dass Moores Gesetz sich bereits selbst überlebt hat.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
„Moores Gesetz ist eigentlich nur eine Beobachtung, die zu einer sich selbst erfüllenden Prophezeiung geworden ist, die die Halbleiterindustrie in Bewegung hält. Der wirtschaftliche Aspekt von Moores Gesetz begann sich mit den steigenden Kosten für Mehrfachmusterung und extreme Ultraviolettlithographie (EUV) zu verschlechtern, sagte Douglas Guerero, Chief Technology Officer bei Brewer Science. "Neue Architekturen und Designs werden die Rechenleistung erhöhen, aber nicht mehr skalierbar sein." Dies bedeutet, dass Chips in Zukunft die Rechenleistung erhöhen werden, ihre Kosten jedoch nicht unbedingt mit der gleichen Geschwindigkeit wie zuvor sinken werden. "</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das Skalieren hört nicht ganz auf. KI, Server und Smartphones erfordern immer schnellere Chips und fortschrittliche Herstellungsprozesse. „Vor ungefähr zehn Jahren fragten einige Leute: Wer braucht noch mehr Transistoren? Einige dachten, dass es auf der Welt keine Ideen mehr gibt, was mit schnelleren Computern zu tun ist, außer für vollständig exotische Anwendungen “, sagte Aki Fujimura, Direktor von D2S. - Für das Internet der Dinge übertreffen heute niedrigere Kosten, eine ziemlich gute Leistung und Integrationsfähigkeiten eine einfache Erhöhung der Dichte. Für die Herstellung schnellerer und wirtschaftlicherer Chips, bei denen die Kosten für Transistoren sinken, sind jedoch schnellere Transistoren erforderlich. "</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Offensichtlich sind fortschrittliche technologische Prozesse nicht für alles erforderlich. </font><font style="vertical-align: inherit;">Für Chips, die nach etablierten technologischen Verfahren hergestellt werden, besteht eine hohe Nachfrage. </font><font style="vertical-align: inherit;">"Dazu gehören ICs für die Arbeit mit Funkwellen und OLED-Displays in Smartphones sowie ICs für die Energieverwaltung, die in Computern und Solid-State-Laufwerken verwendet werden", sagte Jason Vaughn, einer der Präsidenten von UMC.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">FinFET-Skalierung</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
In Bezug auf die Chipskalierung folgten die Hersteller jahrelang demselben Muster mit identischen Transistortypen. Im Jahr 2011 wechselte Intel bei 22 nm und dann bei 16 nm / 14 nm zu FinFET. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Im FinFET wird der Strom gesteuert, indem Ventile an allen drei Seiten der Finne angebracht werden. FinFET hat 2 bis 4 Lamellen. Jedes hat seine eigene Breite, Höhe und Form. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Der FinFET der ersten Generation von Intel bei 22 nm hatte einen Finnenabstand von 60 nm und eine Höhe von 34 nm. Dann waren bei 14 nm der Abstand und die Höhe 42 nm gleich.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel hat Flossen größer und dünner gemacht, um den FinFET zu skalieren. „Durch die Skalierung des FinFET werden die Querabmessungen des Geräts verringert, die Dichte über die Fläche erhöht und die Rippenhöhe erhöht die Leistung“, schrieb Nerissa Draeger, Direktorin für Universitätsbeziehungen bei Lam Research, in ihrem Blog. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Bei der 10-nm / 7-nm-Prozesstechnologie gingen die Chiphersteller bei der FinFET-Skalierung den gleichen Weg. Im Jahr 2018 begann TSMC mit der Produktion der ersten 7-nm-FinFETs, gefolgt von Samsung. Intel hat im vergangenen Jahr nach mehreren Verzögerungen die Produktion bei 10 nm aufgenommen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Im Jahr 2020 wird der Fabrikwettbewerb zunehmen. Samsung und TSMC bereiten 5-nm- und verschiedene halb-ganzzahlige Herstellungsprozesse vor. Derzeit laufen Studien zu 3 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Alle Prozesse sind teuer. Die Kosten für die Entwicklung eines 3-nm-Chips betragen 650 Millionen US-Dollar - verglichen mit 436,3 Millionen US-Dollar für ein 5-nm-Gerät und 222,3 Millionen US-Dollar für ein 7-nm-Gerät. Dies sind die Kosten einer solchen Entwicklung, nach der die Technologie ein Jahr später in Produktion geht. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Im Vergleich zu 7 nm wird der 5-nm-FinFET von Samsung den logischen Bereich um 25% und den Energieverbrauch um 20% oder die Geschwindigkeit um 10% erhöhen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Im Vergleich dazu bietet finMET 5 mm von TSMC „eine Geschwindigkeit von 15% mehr bei gleichem Stromverbrauch oder eine Reduzierung des Stromverbrauchs um 30% bei gleicher Geschwindigkeit bei 1,84-facher Erhöhung der logischen Dichte“, sagte Joffrey Yep, Chief Executive Officer von fortschrittliche Technologie bei TSMC.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Bei den technologischen Prozessen bei 7 nm und 5 nm haben die Chiphersteller große Änderungen vorgenommen. Um geschäftskritische Merkmale in Chips herzustellen, sind die beiden Unternehmen von der traditionellen 193-nm-Lithographie zur extremen Ultraviolettlithographie (EUV) übergegangen. EUV verwendet Wellenlängen von 13,5 nm, was den Prozess vereinfacht. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
EUV löst jedoch nicht alle Probleme der Chipskalierung. „Die Lösung dieser Probleme erfordert eine Vielzahl von Technologien, nicht nur die Skalierung, einschließlich der Verwendung neuer Materialien, neuer Arten integrierter nichtflüchtiger Speicher und fortschrittlicher Logikarchitekturen, neuer Ätzansätze, Innovationen bei der Herstellung von Gehäusen und Chiplet-Designs“, sagte Regina Fried, Managing Director of Technology bei Angewandte Materialien.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Währenddessen bereiten Samsung und TSMC hinter den Kulissen ihre 3-nm-Prozessoptionen vor. Früher gingen die Chiphersteller denselben Weg, heute gehen ihre Wege jedoch auseinander. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"3 nm gibt es in verschiedenen Geschmacksrichtungen wie FinFET und GAA", sagte Vaughn. „Dadurch können Kunden verschiedene Kombinationen aus Kosten, Dichte, Stromverbrauch und Geschwindigkeit auswählen, um ihre Anforderungen zu erfüllen.“ </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Samsung verspricht die Einführung eines Nanometer-FET bei 3 nm. TSMC arbeitet ebenfalls daran, plant jedoch, den Einsatz von FinFET auf die nächste Generation auszudehnen. "TSMC wird im dritten Quartal 2021 einen 3-nm-FinFET haben", sagte Jones. "Die GAA von TSA wird 2022–2023 erscheinen."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Hier sollten Kunden von Fabriken die Vor- und Nachteile hinsichtlich Kosten und technischer Kompromisse abwägen. Die finFET-Erweiterung ist ein sicherer Weg. "Viele Kunden sehen TSMC als den am wenigsten riskanten Produzenten", sagte Jones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
GAA bietet jedoch eine leichte Leistungssteigerung. "Der GAA hat eine um 3 nm niedrigere Schwellenspannung und möglicherweise einen um 15 bis 20% geringeren Stromverbrauch als ein 3-nm-FinFET", sagte Jones. "Der Geschwindigkeitsunterschied wird jedoch bei 8% liegen, da MOL und BEOL gleich sind." </font></font><br>
<br>
<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Backend-of-the-Line</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> (BEOL) und MOL sind Engpässe bei fortschrittlichen Chips. Das Problem von MOL ist der Kontaktwiderstand.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
BEOL ist die Produktionsphase, in der die Verkabelung angeschlossen ist. Aufgrund ihrer allmählichen Verringerung treten Verzögerungen auf, die mit dem kapazitiven Widerstand verbunden sind. FinFET und GAA verwenden unterschiedliche Transistoren, aber ihre Verbindungsschemata im 3-nm-Herstellungsprozess sind wahrscheinlich nahezu gleich. Kapazitive Verzögerungen schädigen beide Transistortypen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Es gibt andere Probleme. Der FinFET erschöpft seine Fähigkeiten, wenn die Finnenbreite 5 nm erreicht. Der FinFET bei 5 nm / 3 nm Herstellungsprozessen liegt bereits an dieser Grenze.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Darüber hinaus können FinFETs bei 3 nm aus einer einzelnen Finne bestehen, verglichen mit zwei oder mehr Finnen in anderen Herstellungsverfahren. </font><font style="vertical-align: inherit;">„Um den FinFET um 3 nm zu erweitern, benötigen wir spezielle Technologien, die die Leistung einer einzelnen Finne erhöhen und Störphänomene reduzieren“, sagte Naoto Horiguchi, CMOS-Direktor bei Imec. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Eine Möglichkeit, den finFET auf 3 nm zu erweitern, besteht darin, für den p-Kanal auf Germanium umzuschalten. </font><font style="vertical-align: inherit;">Ein FinFET bei 3 nm mit Kanälen mit hoher Bandbreite trägt zur Erhöhung der Geschwindigkeit der Chips bei, es treten jedoch bestimmte Integrationsprobleme auf.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Übergang zu Nanoblättern</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Letztendlich wird der FinFET nicht mehr skaliert und die Chiphersteller müssen auf neue Transistoren umsteigen, nämlich Nanoblatt-FETs. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Nanoblatt-FETs nahmen 2017 Fahrt auf, als Samsung den 3-nm-Multi-Bridge-Channel-FET (MBCFET) einführte. MBCFETs sind Nanoblatt-FETs. In diesem Jahr werden Testproben hergestellt, und die industrielle Produktion wird 2022 beginnen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC arbeitet auch mit Nanoblatt-FETs, die eine Art von GAA-Transistor sind. Nanoblatt-FETs bieten einen leichten Vorteil für die Skalierung von FinFETs bei 5 nm, haben jedoch mehrere Vorteile.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Der Nanoblatt-FET ist in der Tat ein FinFET, der zur Seite gelegt und mit Verschlüssen umwickelt wird. Ein Nanoblatt besteht aus mehreren getrennten dünnen horizontalen Schichten, die übereinander gelegt werden. Jedes Blatt ist ein separater Kanal. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Um jedes Blatt befindet sich ein Gate, und das Ergebnis ist ein Ringtransistor. Theoretisch bieten Nanoblatt-FETs eine höhere Leistung bei geringerer Leckage, da der Strom von vier Seiten der Struktur gesteuert wird. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Anfänglich werden ungefähr vier Blätter pro Nanoblatt-FET vorhanden sein. "Die Breite eines typischen Nanoblattes beträgt 12 bis 16 nm und die Dicke 5 nm", sagte Horiguchi.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dies unterscheidet sich vom Nano-Sheet-FinFET. FinFET hat eine begrenzte Anzahl von Lamellen, was die Arbeit der Designer einschränkt. „Der Vorteil eines Nanoblattes besteht darin, dass es in der Breite geändert werden kann. Die Breite kann auf Wunsch des Designers ausgewählt werden. Dies gibt ihnen etwas Freiheit. Sie können die beste Option für das Verhältnis von Energieverbrauch und Geschwindigkeit finden “, sagte Horiguchi. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Beispielsweise hat ein Transistor mit einem breiteren Blatt einen größeren Erregerstrom. Mit einem schmalen Blatt können Sie das Gerät mit einem kleineren Feldstrom verkleinern. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Nanolithen sind mit der Nanodrahttechnologie verbunden, bei der Drähte als Kanäle dienen. Durch die Begrenzung der Kanalbreite wird der Feldstrom begrenzt.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Daher Nanoblatt-FET und an Dynamik gewinnen. Diese Technologie und der FinFET bei 3 nm weisen jedoch mehrere Probleme auf. „FinFET-Probleme hängen mit der Quantenkontrolle der Rippenbreite und des Rippenprofils zusammen. Die Probleme von Nanoblättern hängen mit dem P / N-Ungleichgewicht, der Effizienz des unteren Blechs, den Zwischenschichten zwischen den Blechen und der Kontrolle der Ventillänge zusammen “, sagte Gene Kai, stellvertretender TSMC-Direktor, während der Präsentation auf der IEDM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Angesichts all dieser Schwierigkeiten wird es einige Zeit dauern, bis die Technologie des Nanoblatt-FET eingeführt ist. "Der Übergang zu neuen Transistorarchitekturen hat viele Hindernisse", sagte Guerrero. "Dies erfordert definitiv neue Materialien."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
In der einfachsten Version des Verfahrens beginnt die Herstellung eines Nanoblatt-FET mit der Bildung eines Übergitters auf einem Substrat. Das epitaktische Instrument platziert verschachtelte Schichten einer Silizium-Germanium-Legierung (SiGe) und Silizium auf einem Substrat. Der Stapel besteht aus mindestens drei SiGe-Schichten und drei Siliziumschichten. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dann werden im Übergitter durch Strukturieren und Ätzen vertikale Rippen gebildet, was eine sehr genaue Prozesssteuerung erfordert. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dann beginnt eine der schwierigsten Phasen - die Bildung von Innendichtungen. Zunächst werden die äußeren Teile der SiGe-Schichten bündig in das Übergitter eingebettet. Dadurch entstehen kleine Aussparungen, die mit Dielektrikum gefüllt sind. "Innendichtungen werden benötigt, um die Ventilkapazität zu reduzieren", sagte Kai. "Ihre Herstellung ist ein wesentlicher Bestandteil des Prozesses."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Und solche Technologien gibt es bereits - IBM und TEL haben kürzlich eine neue Ätztechnik beschrieben, die sowohl für interne Dichtungen als auch für die Kanalproduktion geeignet ist. Hierzu wird isotropes Trockenätzen von SiGe mit einem Verhältnis von 150: 1 verwendet. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mit dieser Technologie erhalten Sie sehr genaue Innendichtungen. "Das Herstellen von Aussparungen in SiGe erfordert ein sehr selektives seitliches Blindätzen der Schichten", sagte Nicholas Loubet, F &amp; E-Manager bei IBM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dann werden die Source und der Drain gebildet. Danach werden SiGe-Schichten durch Ätzen aus dem Übergitter entfernt. Siliziumschichten oder -schichten, aus denen die Kanäle bestehen, verbleiben. </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">High-k-</font></a><font style="vertical-align: inherit;"> Materialien </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
werden in die Struktur </font><font style="vertical-align: inherit;">eingebracht und schließlich werden MOL-Verbindungen gebildet, die das Nanoblatt ergeben.</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dies ist eine vereinfachte Beschreibung dieses komplexen Prozesses. Wie jede neue Technologie können Nanoblätter jedoch fehleranfällig sein. Zusätzliche Untersuchungen und Messungen aller Schritte sind erforderlich. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Wie bei früheren Übergängen zwischen Technologien sehen wir Probleme im Zusammenhang mit der Untersuchung und Messung von Nanoblättern", sagte Chet Lenox, Direktor für Prozessmanagementlösungen bei UCK. „Viele fehlerhafte Zustände können sowohl in den inneren Dichtungen als auch in den Nanoblättern auftreten. IP-Hersteller benötigen die exakten Größen der einzelnen Nanoblätter, nicht nur die durchschnittliche Größe jedes Stapels, um die Variabilität ihrer Herstellungsprozesse zu verringern. “</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dies erfordert auch neue Technologien. </font><font style="vertical-align: inherit;">Zum Beispiel haben Imec und Applied Materials kürzlich die Skalpell-Scanning-Spreading-Resistance-Mikroskopie (s-SSRM) -Technologie für Ringverschlüsse eingeführt. </font><font style="vertical-align: inherit;">Bei der s-SSRM-Technologie bricht ein winziges Skalpell einen kleinen Teil der Struktur, und diesem Abschnitt können Dotierstoffe hinzugefügt werden.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Andere Optionen</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Im Rahmen der Forschung und Entwicklung entwickelt Imec fortschrittlichere GAA-Typen wie CFETs und Forksheet-FETs für 2 nm oder weniger. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Zu diesem Zeitpunkt würde für die meisten Hersteller die Skalierung von IPs zu teuer werden, insbesondere angesichts der verringerten Vorteile hinsichtlich Stromverbrauch und Geschwindigkeit. Daher werden fortschrittliche Chip-Layouts immer beliebter. Anstatt alle Funktionen in einem Einkristall zusammenzufassen, ist geplant, die Geräte in kleinere Kristalle zu zerlegen und in fortschrittliche Gehäuse zu integrieren.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Es hängt alles von der Anwendung ab", sagte Rich Rice, Senior Vice President für Geschäftsentwicklung bei ASE. </font><font style="vertical-align: inherit;">- Wir sehen definitiv eine Zunahme solcher Versuche, selbst bei technologischen Prozessen, die tief in Submikrongrößen eingedrungen sind. </font><font style="vertical-align: inherit;">Diese Entwicklung wird fortgesetzt. </font><font style="vertical-align: inherit;">Viele Unternehmen tun dies. </font><font style="vertical-align: inherit;">Sie entscheiden, ob sie die 5-nm-Chips integrieren können und ob sie wollen. </font><font style="vertical-align: inherit;">Sie suchen aktiv nach Wegen, um Systeme zu brechen. “ </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das ist nicht so einfach. </font><font style="vertical-align: inherit;">Außerdem gibt es mehrere Shell-Optionen mit verschiedenen Kompromissen - 2.5D, 3D-ICs, Chipsätze und Fan-Out.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fazit</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Auf jeden Fall wird nicht jeder solch fortschrittliche Herstellungsprozesse benötigen. </font><font style="vertical-align: inherit;">Apple, HiSilicon, Intel, Samsung und Qualcomm setzen jedoch nicht umsonst auf fortschrittliche Technologien. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Verbraucher benötigen die neuesten und besten Systeme mit höherer Leistung. </font><font style="vertical-align: inherit;">Die Frage ist nur, ob die neuen Technologien echte Vorteile zu einem erschwinglichen Preis bieten.</font></font></div>
      
    </div><p class="reference-to-source js-reference-to-source">Source: https://habr.com/ru/post/undefined/</p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de487896/index.html">Wenn der Tod zur Kunst wird: Epitaphien berühmter Persönlichkeiten mit einer tiefen englischen Bedeutung</a></li>
<li><a href="../de487898/index.html">Messung der Speicherbandbreite am Knie</a></li>
<li><a href="../de487900/index.html">pyqtdeploy, oder wir packen das Python-Programm in exe'shnik ... auf die harte Tour</a></li>
<li><a href="../de487902/index.html">Von Feuer zu Feuer: Feuerfester Festkörperelektrolyt für Lithium-Ionen-Batterien</a></li>
<li><a href="../de487906/index.html">Das Buch "Computernetzwerke. Prinzipien, Technologien, Protokolle: Jubiläumsausgabe »</a></li>
<li><a href="../de487910/index.html">Naturgesetze und elegante Mathematik: Probleme und Lösungen</a></li>
<li><a href="../de487912/index.html">9 Tipps zur Beschleunigung des Einstellungsprozesses im Jahr 2020</a></li>
<li><a href="../de487914/index.html">Angebot in London an einem Tag: wie man es bekommt und was man nach dem Umzug macht</a></li>
<li><a href="../de487916/index.html">Die Geschichte des kompakten Audios: Wie Miniaturspulen in einen Kassettenformfaktor migrierten</a></li>
<li><a href="../de487920/index.html">Überladen in C ++. Teil I. Überladen von Funktionen und Vorlagen</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>