# cpu项目代码结构
|-cpu  
|--rtl #verilog源码  
|--tb #testbench代码，包括官方的16进制test文件  
|--pipeline_architecture.jpg #流水线  
|--break_point.txt #笔记
