<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:20.2120</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.07.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0087437</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>산화물 반도체층, 산화물 반도체층의 제작 방법, 반도체 장치, 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>OXIDE SEMICONDUCTOR LAYER, METHOD FOR FORMING THE OXIDE  SEMICONDUCTOR LAYER, SEMICONDUCTOR DEVICE, AND METHOD FOR  MANUFACTURING THE SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.14</openDate><openNumber>10-2025-0007995</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 전기 특성이 양호한 트랜지스터를 제공한다. 온 전류가 큰 트랜지스터를 제공한다. 기생 용량이 작은 트랜지스터를 제공한다. 미세화 또는 고집적화가 가능한 트랜지스터, 반도체 장치, 또는 기억 장치를 제공한다. 산화물 반도체층을 사용한 트랜지스터, 반도체 장치, 기억 장치이다. 산화물 반도체층은 제 1 영역과, 제 1 영역 위의 제 2 영역과, 제 2 영역 위의 제 3 영역을 포함하고, 제 1 영역은 산화물 반도체층의 피형성면에서 실질적으로 수직으로 0nm 이상 3nm 이하에 위치하고, 산화물 반도체층의 투과 전자 현미경을 사용한 단면 관찰에서 피형성면에 대하여 평행한 방향으로, 층상으로 배열된 휘점이 제 1 영역, 제 2 영역, 및 제 3 영역 각각에서 확인된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 인듐을 포함하는 산화물 반도체층으로서,상기 산화물 반도체층은 제 1 영역, 상기 제 1 영역 위의 제 2 영역, 및 상기 제 2 영역 위의 제 3 영역을 포함하고,상기 제 1 영역은 상기 산화물 반도체층이 형성되는 표면으로부터 상기 표면에 대하여 실질적으로 수직인 방향으로 0nm 이상 3nm 이하인 범위에 위치하고,투과 전자 현미경을 사용한 상기 산화물 반도체층의 단면 관찰에서 상기 표면에 대하여 평행한 방향으로, 층상으로 배열된 휘점이 상기 제 1 영역, 상기 제 2 영역, 및 상기 제 3 영역 각각에서 관찰되는, 산화물 반도체층.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 영역은 아연을 포함하고,상기 제 2 영역은 결정을 포함하고,상기 결정의 c축은 상기 표면의 법선 방향에 대하여 실질적으로 평행한, 산화물 반도체층.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 영역에서의 c축 배향률은 상기 제 1 영역에서의 c축 배향률보다 높은, 산화물 반도체층.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 3 영역에서의 c축 배향률은 상기 제 1 영역에서의 c축 배향률보다 높은, 산화물 반도체층.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 영역에서의 인듐의 함유율은 상기 제 2 영역에서의 인듐의 함유율보다 높고,상기 제 3 영역에서의 인듐의 함유율은 상기 제 2 영역에서의 인듐의 함유율보다 높은, 산화물 반도체층.</claim></claimInfo><claimInfo><claim>6. 산화물 반도체층의 제작 방법으로서,층의 표면에 제 1 금속 산화물을 형성하는 단계;상기 제 1 금속 산화물 위에 제 2 금속 산화물을 형성하는 단계; 및상기 제 2 금속 산화물 위에 제 3 금속 산화물을 형성하는 단계를 포함하고,상기 제 1 금속 산화물 및 상기 제 3 금속 산화물 각각은 산화제 및 인듐을 포함하는 전구체를 사용한 ALD법으로 형성되고,상기 제 2 금속 산화물은 인듐을 포함하는 스퍼터링 타깃을 사용한 스퍼터링법으로 형성되는, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 스퍼터링 타깃은 아연을 포함하고,상기 스퍼터링법은 산소를 포함하는 분위기에서 수행하는, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 ALD법에서의 기판 가열 온도는 100℃ 이상 350℃ 이하인, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>9. 제 6 항에 있어서,투과 전자 현미경을 사용한 상기 산화물 반도체층의 단면 관찰에서 상기 층의 표면에 대하여 평행한 방향으로, 층상으로 배열된 휘점이 상기 제 1 금속 산화물, 상기 제 2 금속 산화물, 및 상기 제 3 금속 산화물 각각에서 관찰되는, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 제 6 항에 있어서,상기 제 1 금속 산화물과 상기 제 2 금속 산화물 사이에 명확한 경계가 관찰되지 않고,상기 제 2 금속 산화물과 상기 제 3 금속 산화물 사이에 명확한 경계가 관찰되지 않는, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 6 항에 있어서,상기 제 2 금속 산화물 위에 상기 제 3 금속 산화물을 형성한 후에 350℃ 이상 550℃ 이하의 열처리를 수행하는, 산화물 반도체층의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,제 1 절연층 위의 트랜지스터; 및제 2 절연층을 포함하고,상기 트랜지스터는 상기 제 1 절연층 위의 제 1 도전층, 제 2 도전층, 산화물 반도체층, 게이트 절연층, 및 게이트 전극을 포함하고,상기 제 2 절연층은 상기 제 1 도전층과 상기 제 2 도전층 사이에 위치하고,상기 제 2 도전층은 상기 제 2 절연층 위에 위치하고,상기 제 2 절연층 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 제 1 개구부를 포함하고,상기 산화물 반도체층은 상기 제 1 개구부에서의 상기 제 2 절연층의 측면 및 상기 제 1 개구부에서의 상기 제 2 도전층의 측면에 접하고,상기 게이트 절연층은 상기 산화물 반도체층 위에 위치하고,상기 제 1 개구부 내에서 상기 게이트 전극은 상기 게이트 절연층을 사이에 끼고 상기 산화물 반도체층과 중첩되는 영역을 포함하고,상기 산화물 반도체층은 제 1 영역, 상기 제 1 영역 위의 제 2 영역, 및 상기 제 2 영역 위의 제 3 영역을 포함하고,상기 제 1 영역은 상기 산화물 반도체층이 형성되는 표면으로부터 상기 표면에 대하여 실질적으로 수직인 방향으로 0nm 이상 3nm 이하인 범위에 위치하고,투과 전자 현미경을 사용한 상기 산화물 반도체층의 단면 관찰에서 상기 표면에 대하여 평행한 방향으로, 층상으로 배열된 휘점이 상기 제 1 영역, 상기 제 2 영역, 및 상기 제 3 영역 각각에서 관찰되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 1 개구부에서의 상기 제 2 절연층의 측면은 제 4 영역을 포함하고,상기 제 1 도전층의 상면과 상기 제 4 영역이 이루는 각은 75° 이상 90° 이하이고,상기 제 1 영역은 상기 제 4 영역에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 장치의 제작 방법으로서,제 1 도전층 위에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 위에 제 2 도전층을 형성하는 단계;상기 제 2 도전층의 일부와 상기 제 1 절연층의 일부를 제거함으로써 상기 제 1 도전층에 도달하는 제 1 개구부를 형성하여 상기 제 1 도전층의 상면을 노출시키는 단계;상기 제 1 도전층의 상면, 상기 제 1 절연층의 상기 제 1 개구부의 측면, 상기 제 2 도전층의 상기 제 1 개구부의 측면, 및 상기 제 2 도전층의 상면에 각각 접하도록 제 1 금속 산화물을 형성하는 단계;상기 제 1 금속 산화물 위에 제 2 금속 산화물을 형성하는 단계;상기 제 2 금속 산화물 위에 제 3 금속 산화물을 형성하는 단계;상기 제 3 금속 산화물의 상면에 접하도록 제 2 절연층을 형성하는 단계; 및상기 제 2 절연층 위에 제 3 도전층을 형성하는 단계를 포함하고,상기 제 1 금속 산화물 및 상기 제 3 금속 산화물 각각은 산화제 및 인듐을 포함하는 전구체를 사용한 ALD법으로 형성되고,상기 제 2 금속 산화물은 인듐을 포함하는 스퍼터링 타깃을 사용한 스퍼터링법으로 형성되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제 3 도전층은 250℃ 이상의 온도에서 금속 CVD법으로 형성되는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>ISAKA, Fumito</engName><name>이사카 후미토</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>SATO, Yuichi</engName><name>사토 유이치</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>OHNO, Toshikazu</engName><name>오노 토시카즈</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>MURAKAWA, Tsutomu</engName><name>무라카와 츠토무</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.07.06</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-111713</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.08.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-131436</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.09.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-152146</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.07.03</receiptDate><receiptNumber>1-1-2024-0721462-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>9-1-2024-9007460-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>9-1-2024-9007468-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>9-1-2024-9007469-25</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240087437.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937264fa64521c39ea31cf92779b521f65e1b288be2597371b4327f0cdcbc07a70cd7b16786a0722c91173683cecc8155f54102ba9c3117ddf</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf925c59a54655e70e5d228beb83fb69f38011b6a37e29f77c9183c800adc496398051505b60d15cb14fdb74b02eab558068f0204549c2868a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>