<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:22.2422</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0061850</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.11.19</openDate><openNumber>10-2024-0164225</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 상기 절연층 상에 배치된 전극부; 및 상기 전극부 상에 배치된 표면 처리부를 포함하고, 상기 전극부는, 상기 절연층 상에 배치된 제1 패드; 및 상기 절연층 상에 배치되고, 상기 제1 패드와 수평 방향으로 이격된 제2 패드를 포함하고, 상기 표면 처리부는, 상기 제1 패드의 상면의 일부를 덮으며 구비된 제1 표면층; 및 상기 제2 패드의 상면 및 측면을 둘러싸며 구비된 제2 표면층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 상에 배치된 전극부; 및상기 전극부 상에 배치된 표면 처리부를 포함하고,상기 전극부는,상기 절연층 상에 배치된 제1 패드; 및상기 절연층 상에 배치되고, 상기 제1 패드와 수평 방향으로 이격된 제2 패드를 포함하고,상기 표면 처리부는,상기 제1 패드의 상면의 일부를 덮으며 구비된 제1 표면층; 및상기 제2 패드의 상면 및 측면을 둘러싸며 구비된 제2 표면층을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 전극부는 상기 절연층 상에 배치되고, 상기 제1 패드 및 제2 패드와 수평 방향으로 이격된 제3 패드; 및상기 제3 패드 상에 배치된 범프부를 더 포함하고,상기 표면 처리부는 상기 범프부의 측면을 감싸며 구비된 제3 표면층을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 및 제2 표면층은 서로 동일한 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제3 표면층은 상기 제1 및 제2 표면층의 물질과 다른 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제1 패드 및 상기 제2 패드 상에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 범프부 상에 배치된 메인 보드를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제1 및 제2 표면층은 ENIG(Electroless Nickel Immersion Gold)층 또는 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold)층이고,상기 제3 표면층은 OSP(Organic Solderability Preservative)층인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 제3 표면층은 상기 제3 패드와 접촉하지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 제3 패드는 상기 절연층의 상면의 둘레 방향을 따라 복수 개 구비되고, 상기 절연층의 측면에 인접한 상기 절연층의 상면의 외곽 영역에 구비되고,상기 제1 패드 및 제2 패드는 상기 외곽 영역을 제외한 상기 절연층의 상면의 내측 영역에 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서,상기 절연층 상에 배치된 보호층을 더 포함하고,상기 보호층은 상기 제1 패드와 수직 방향으로 중첩된 제1 관통 홀, 상기 제2 패드와 수직 방향으로 중첩된 제2 관통 홀, 및 상기 제3 패드와 수직 방향으로 중첩된 제3 관통 홀을 포함하고,상기 제1 내지 제3 관통 홀 중 적어도 하나의 수평 방향의 폭은, 적어도 다른 하나의 수평 방향의 폭과 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,상기 제1 관통 홀의 수평 방향의 폭은 상기 제1 패드의 수평 방향의 폭보다 작고,상기 제2 관통 홀의 수평 방향의 폭은 상기 제2 패드의 수평 방향의 폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제3 관통 홀의 수평 방향의 폭은 상기 제3 패드의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 범프부의 수평 방향의 폭은 상기 제3 관통 홀의 수평 방향의 폭보다 작고,상기 제3 관통 홀의 내벽은 상기 범프부와 접촉하지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 제3 패드와 상기 범프부 사이에 배치된 도전성 결합부를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 도전성 결합부는 상기 제1 및 제2 표면층과 동일한 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 도전성 결합부는 상기 제3 패드 상에 평탄하게 구비되고,상기 범프부는 상기 도전성 결합부와 수평 방향으로 중첩되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 도전성 결합부는 솔더를 포함하고,상기 도전성 결합부는 상기 제3 패드와 상기 범프부 사이에 배치된 평탄부; 및상기 평탄부로부터 연장되고, 상기 제3 관통 홀의 내벽과 상기 범프부의 측면 사이에 배치된 연장부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 연장부의 상면은 볼록면을 포함하고,상기 제3 표면층의 적어도 일부는 상기 연장부와 수평 방향으로 중첩되고, 상기 연장부의 볼록면을 덮으며 구비된, 반도체 패키지. </claim></claimInfo><claimInfo><claim>19. 제5항에 있어서,상기 반도체 소자 및 상기 범프부를 몰딩하는 몰딩 부재를 포함하고,상기 몰딩 부재는 상기 제3 표면층과 접촉하고 상기 범프부와 접촉하지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 절연층;상기 절연층 상에 배치된 전극부; 및상기 전극부 상에 배치된 표면 처리부를 포함하고,상기 전극부는,상기 절연층 상에 각각 배치되고, 수평 방향으로 상호 이격된 제1 내지 제3 패드; 및상기 제3 패드 상에 배치된 범프부;를 포함하고,상기 표면 처리부는,상기 제1 패드의 상면의 일부를 덮으며 구비된 제1 표면층;상기 제2 패드의 상면 및 측면을 감싸며 구비된 제2 표면층; 및상기 범프부의 측면을 감싸며 구비된 제3 표면층; 을 포함하고,상기 제3 패드는 상기 절연층의 측면에 인접한 상기 절연층의 상면의 외곽 영역에 상기 절연층의 상면의 둘레 방향을 따라 복수 개 구비되고,상기 제1 패드 및 제2 패드는 상기 외곽 영역을 제외한 상기 절연층의 상면의 내측 영역에 구비된, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>AN, DAE GYU</engName><name>안대규</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>MOON, DAE SUNG</engName><name>문대성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.12</receiptDate><receiptNumber>1-1-2023-0530705-09</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230061850.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e93e5c5673eaec41c1a079ea13416db2b9fd48dc3c5624e47b5005ae1affb281854a08de2109945b9cbf98864717db05f6f83efae18a6c26</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf872cc09694c0788e57e6db35ce8fff192dff911f512a179242773c48c585bacc783bb7210f8bca8df020091e4e9fe14a971e6b08ea9410ae</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>