目錄 
中文摘要 ........................................................................................................... 1 
英文摘要 ........................................................................................................... 1 
報告內容 ........................................................................................................... 1 
研究成果 ........................................................................................................... 3 
參考文獻 ........................................................................................................... 6 
國科會補助專題研究計畫成果自評表 ........................................................... 8 
國科會補助計畫衍生研發成果推廣資料表 ................................................... 9 
國科會補助專題研究計畫項下出席國際會議心得報告 ............................. 10 
 
 
 
 
 
 
 
 
 
I 
 2 
technology. They are described as follows: 
(1) High performance grey relational placement 
design  
In grey relational analysis, we embed a CLB 
circuit netlist into the defined metric space using 
matrix projections and design grey generating data 
to find the grey relational coefficient. After the grey 
relational grade is calculated, we can rank the 
sequence. We then analyze the minimal distance in 
CLB blocks from the grey relational sequence and 
combine path-based and connection-based 
approaches to high performance timing-driven 
placement.               
(2) GRAP complier technology 
To configure a GRAP, a set of design tools are 
needed. The GRAP compiler includes tools for grey 
relational technology, reading the netlist format in 
MCNC benchmark circuits, and assigning location 
to fixed blocks. The other is grey relational 
technology to optimize whole performance with 
minimal wire-length, delay and power. Furthermore, 
we use VPR tool to route for circuit verification and 
analysis of the FPGA placement design. 
Experimental results demonstrate that the 
GRAP compares BB cost function with Hilbert, Z 
and Snake in space-filling curve. The GRAP 
improved BB cost by 0.753%, 0.324% and 0.096% 
for the Hilbert, Z and Snake, respectively. In 
addition, this study also compares critical path with 
the space-filling curve. The GRAP approach 
improved critical path by 1.3% for Snake in 
space-filling curve; however, the GRAP increased 
critical path wire by 1.38% and 0.03% over that of 
the Hilbert and Z of space-filling curve, respectively. 
關鍵詞： GRAP、BB cost、MCNC benchmark、 
Hilbert、Z、Snake、space-filling curve 
三、計畫的緣由與目的 
FPGA 的佈置(placement)是一種組合最佳化
的 NP 問題(NP-hard)，因此沒有多項式時間的演
算法解[1]，最近幾年，許多啟發式技巧已經路續
的被發展出來，在合理的佈置總時間下能得到最
佳解。依文獻所提 FPGA 佈置技巧的方法大致可
分 三 大 類 ， 第 一 類 為 在 建 構 上 的 分 割
(Partition-based placement) [1-6]、第二類啟發式反
覆改良(Interactive improvement) [7-11] 和第三類
為分析的方法(Analytical -based)[12- 14]。 
第一類在佈置建構上的分割法如文獻
[1-6]。在文獻[1]中提出二種新的佈置啟發法，其
結果和 versatile place and route (VPR)各種佈置和
繞線比較後，其能減少計算所需要的時間，並能
完成一種高品質的佈置。 
第 二 類 啟 發 式 反 覆 改 良 (Interactive 
improvement)方法，開始依最初佈置的結果接著尋
找最小的佈置修改，最後能得到更好的佈置結
果，例如[7-11]的模擬退火佈置方法，此種方法能
達到高品質的佈置結果，如果此種方法和另兩種
方法相比，此種方法的改良往往會花費較長的時
間。 
第 三 類 為 分 析 的 方 法 (Analytical-based) 
[12-14]，利用二次目標函數，反覆利用解決線性
方程式的稀少系統和重新分配兩個步驟，此分析
方法比起分割佈置方法最大的優點是它的速度，
因為線性方程式的系統其執行較快，然而不精確
的二次模組比起前面介紹的分割(Partition-based 
placement)和反覆改良的方法，時常導致會有較差
的結果。 
由於近年來 FPGA 內建閘數容量的成長，使
得編輯所花費的時間更是顯著，所以 FPGA CAD
實體的編輯就花費了很長的時間，如果 FPGA 包
含有兩百萬個閘數，在編輯所花費的時間往往要
花費數小時甚至到數天的時間，所以當 FPGA 內
建閘數達到四百萬個閘數以上時，其所花費的時
間對 FPGA 的 Time-to-Market 而言就不是最大的
優勢。前面文獻所提 FPGA 佈置技巧的方法:分割
(Partition-based placement) [1-6] 、 反 覆 改 良
(Interactive improvement) [7-11] 和分析的方法
(Analytical -based)[12-14]，其技術重點都講求如何
的佈置，如何對編輯花費時間加以改善，進一步
再探討相互連線間的最短，但編輯佈置花費時間
和相互連線間的最短是互斥的狀態結果，也就是
 4 
Table 1  Initial arrays 
 
 
 
 
 
 
Table 2  The Normalize Effect Measure 
 
 
 
 
 
 
 
 
Table 3 shows grey relational coefficients of a 
reference array X6 to other array Xj(k). The grey 
relational grades are calculated by averaging all grey 
relational coefficients to determine the relational 
order. Finally, the vertical A and D are two 
clustering to the X6. In figure 2(a), we select the 
vertical A to draw nearly I/O pad F1. 
Table 3  The relational Order in Reference Array 
I/O Pad F(X6) to Other Array Xj(K) 
 
 
 
 
 
 
And then, the pair of clustering array vertical A is 
removed from the set X and as a reference array. 
The procedure is repeated all the pairs of clustering 
array are found in reference array A to other array 
Xj(k). The relational coefficients in reference array A 
to other array Xj(k) show in Table 4 and select the 
vertical D to draw nearly array A in  figure 2(a). 
Table 4  The Relational Coefficient in Reference 
Array A to Other Points Xj(k) 
 
 
 
 
 
 
 
 
 
Table 5  THE RELATIONAL COEFFICIENT IN 
REFERENCE ARRAY D TO OTHER POINTS XJ(K) 
 
 
 
 
 
 
 
 
 
Then, remove the array D in initial arrays and repeat 
all the pairs of clustering array in reference array D 
to other array Xj(k) show in Table 5 and select the 
vertical B to draw nearly array D. Next, the vertical 
C to draw nearly array B in Table 6. Finally, the 
vertical E to draw nearly array C in Table 7. 
Table 6   The Relational Coefficient in Reference 
Array B to Other Points Xj(K) 
 
 
 
 
 
 
Table 7  The Relational Coefficient in Reference 
Array C to Other Points Xj(K) 
 
 
 
 
V e r t ic e  A r r a y s A   B  C  D  E F  G  H  I  J  
A  X 1  1 .0 0 0  0 .6 6 7  0 .3 3 3  0 .6 6 7  0 .3 3 3  0 .6 6 7  0 .6 6 7  0 .3 3 3  0 .3 3 3  0 .0 0 0  
B  X 2  0 .5 0 0  1 .0 0 0  0 .5 0 0  0 .5 0 0  0 .5 0 0  0 .0 0 0  0 .0 0 0  0 .0 0 0  0 .5 0 0  0 .0 0 0  
C  X 3  0 .0 0 0  0 .5 0 0  1 .0 0 0  0 .5 0 0  0 .5 0 0  0 .0 0 0  0 .0 0 0  0 .5 0 0  0 .0 0 0  0 .0 0 0  
D  X 4  0 .6 6 7  0 .6 6 7  0 .6 6 7  1 .0 0 0  0 .3 3 3  0 .6 6 7  0 .6 6 7  0 .6 6 7  0 .3 3 3  0 .0 0 0  
E  X 5  0 .3 3 3  0 .6 6 7  0 .6 6 7  0 .3 3 3  1 .0 0 0  0 .0 0 0  0 .0 0 0  0 .3 3 3  0 .3 3 3  0 .6 6 7  
F 1  X 6  0 .7 5 0  0 .5 0 0  0 .5 0 0  0 .7 5 0  0 .2 5 0  1 .0 0 0  0 .5 0 0  0 .5 0 0  0 .2 5 0  0 .0 0 0  
G 2  X 7  0 .7 5 0  0 .5 0 0  0 .5 0 0  0 .7 5 0  0 .2 5 0  0 .5 0 0  1 .0 0 0  0 .5 0 0  0 .2 5 0  0 .0 0 0  
H 3  X 8  0 .3 3 3  0 .3 3 3  0 .6 6 7  0 .6 6 7  0 .3 3 3  0 .3 3 3  0 .3 3 3  1 .0 0 0  0 .0 0 0  0 .0 0 0  
I4  X 9  0 .3 3 3  0 .6 6 7  0 .3 3 3  0 .3 3 3  0 .3 3 3  0 .0 0 0  0 .0 0 0  0 .0 0 0  1 .0 0 0  0 .0 0 0  
J 5  X 1 0  0 .2 5 0  0 .5 0 0  0 .5 0 0  0 .2 5 0  0 .7 5 0  0 .0 0 0  0 .0 0 0  0 .2 5 0  0 .2 5 0  1 .0 0 0  
grey relational coefficients 
Average in all 
grey relational
with reference 
array A 
γ1-2 0.5000 0.6000 0.7500 0.7500 0.7500 0.4286 0.4286 0.6000 0.7500 1.0000 B 0.6557
γ1-3 0.3333 0.7500 0.4286 0.7500 0.7500 0.4286 0.4286 0.7500 0.6000 1.0000 C 0.6219
γ1-4 0.6000 1.0000 0.6000 0.6000 1.0000 1.0000 1.0000 0.6000 1.0000 1.0000 D 0.8400
γ1-5 0.4286 1.0000 0.6000 0.6000 0.4286 0.4286 0.4286 1.0000 1.0000 0.4286 E 0.6343
γ1-7 0.6667 0.7500 0.7500 0.8571 0.8571 0.7500 0.6000 0.7500 0.8571 1.0000 G2 0.7838
γ1-8 0.4286 0.6000 0.6000 1.0000 1.0000 0.6000 0.6000 0.4286 0.6000 1.0000 H3 0.6857
γ1-9 0.4286 1.0000 1.0000 0.6000 1.0000 0.4286 0.4286 0.6000 0.4286 1.0000 I4 0.6914
γ1-10 0.4000 0.7500 0.7500 0.5455 0.5455 0.4286 0.4286 0.8571 0.8571 0.3333 J5 0.5896
grey relational coefficients 
Average in all 
grey rel ati onal  
with reference  
array D  
γ4-2 0.7500 0.6000 0.7500 0.5000 0.7500 0 .4286 0.4286 0.4286 0 .7500 1.0000 B 0.6386
γ4-3 0.4286 0.7500 0.6000 0.5000 0.7500 0 .4286 0.4286 0.7500 0 .6000 1.0000 C 0.6236
γ4-5 0.6000 1.0000 1.0000 0.4286 0.4286 0 .4286 0.4286 0.6000 1 .0000 0.4286 E 0.6343
γ4-7 0.8571 0.7500 0.7500 0.6667 0.8571 0 .7500 0.6000 0.7500 0 .8571 1.0000 G2 0.7838
γ4-8 0.6000 0.6000 1.0000 0.6000 1.0000 0 .6000 0.6000 0.6000 0 .6000 1.0000 H3 0.7200
γ4-9 0.6000 1.0000 0.6000 0.4286 1.0000 0 .4286 0.4286 0.4286 0 .4286 1.0000 I4 0.6343
γ4-10 0.5455 0.7500 0.7500 0.4000 0.5455 0 .4286 0.4286 0.5455 0 .8571 0.3333 J5 0.5584
grey relational coefficients 
Average in all 
grey relational 
with reference 
array B 
γ2-3 0.5000 0.5000 0.5000 1.0000 1.0000 1.0000 1.0000 0.5000 0.5000 1.0000 C 0.7500 
γ2-5 0.7500 0.6000 0.7500 0.7500 0.5000 1.0000 1.0000 0.6000 0.7500 0.4286 E 0.7129 
γ2-8 0.7500 0.4286 0.7500 0.7500 0.7500 0.6000 0.6000 0.3333 0.5000 1.0000 H3 0.6462 
γ2-9 0.7500 0.6000 0.7500 0.7500 0.7500 1.0000 1.0000 1.0000 0.5000 1.0000 I4 0.8100 
γ2-10 0.6667 0.5000 1.0000 0.6667 0.6667 1.0000 1.0000 0.6667 0.6667 0.3333 J5 0.7167 
grey relational coefficients 
Average in all  
grey elat ional  
with eference  
array C 
γ3-5 0.6000 0.7500 0.6000 0.7500 0.5000 1.0000 1.0000 0.7500 0.6000 0.4286 E 0.6979 
γ3-8 0.6000 0.7500 0.6000 0.7500 0.7500 0.6000 0.6000 0.5000 1.0000 1.0000 H3 0.7150 
γ3-10 0.6667 1.0000 0.5000 0.6667 0.6667 1.0000 1.0000 0.6667 0.6667 0.3333 J5 0.7167 
    
grey relational coefficients 
Average in all 
grey relational 
with reference  
array I/O pad F
γ6-1 0.6667 0.7500 0.7500 0.8571 0.8571 0.6000 0.7500 0.7500 0.8571 1.0000 A 0.78381 
γ6-2 0.6667 0.5000 1.0000 0.6667 0.6667 0.3333 0.5000 0.5000 0.6667 1.0000 B 0.65000 
γ6-3 0.4000 1.0000 0.5000 0.6667 0.6667 0.3333 0.5000 1.0000 0.6667 1.0000 C 0.67333 
γ6-4 0.8571 0.7500 0.7500 0.6667 0.8571 0.6000 0.7500 0.7500 0.8571 1.0000 D 0.78381 
γ6-5 0.5455 0.7500 0.7500 0.5455 0.4000 0.3333 0.5000 0.7500 0.8571 0.4286 E 0.58600 
γ6-7 1.0000 1.0000 1.0000 1.0000 1.0000 0.5000 0.5000 1.0000 1.0000 1.0000 G2 0.90000 
γ6-8 0.5455 0.7500 0.7500 0.8571 0.8571 0.4286 0.7500 0.5000 0.6667 1.0000 H3 0.71050 
γ6-9 0.5455 0.7500 0.7500 0.5455 0.8571 0.3333 0.5000 0.5000 0.4000 1.0000 I4 0.61814 
γ6-10 0.5000 1.0000 1.0000 0.5000 0.5000 0.3333 0.5000 0.6667 1.0000 0.3333 J5 0.63333 
V e r t ic e  A r r a y  A   B  C  D  E F  G  H  I  J  
A  X 1 0 . 00 0 1 . 00 0  2 . 00 0  1 . 00 0  2 . 00 0  1 .00 0  1 .00 0  2 .00 0 2 .00 0 3 .00 0 
B  X 2 1 . 00 0 0 . 00 0  1 . 00 0  1 . 00 0  1 . 00 0  2 .00 0  2 .00 0  2 .00 0 1 .00 0 2 .00 0 
C  X 3 2 . 00 0 1 . 00 0  0 . 00 0  1 . 00 0  1 . 00 0  2 .00 0  2 .00 0  1 .00 0 2 .00 0 2 .00 0 
D  X 4 1 . 00 0 1 . 00 0  1 . 00 0  0 . 00 0  2 . 00 0  1 .00 0  1 .00 0  1 .00 0 2 .00 0 3 .00 0 
E  X 5 2 . 00 0 1 . 00 0  1 . 00 0  2 . 00 0  0 . 00 0  3 .00 0  3 .00 0  2 .00 0 2 .00 0 1 .00 0 
F 1  X 6 1 . 00 0 2 . 00 0  2 . 00 0  1 . 00 0  3 . 00 0  0 .00 0  2 .00 0  2 .00 0 3 .00 0 4 .00 0 
G 2  X 7 1 . 00 0 2 . 00 0  2 . 00 0  1 . 00 0  3 . 00 0  2 .00 0  0 .00 0  2 .00 0 3 .00 0 4 .00 0 
H 3  X 8 2 . 00 0 2 . 00 0  1 . 00 0  1 . 00 0  2 . 00 0  2 .00 0  2 .00 0  0 .00 0 3 .00 0 3 .00 0 
I 4  X 9 2 . 00 0 1 . 00 0  2 . 00 0  2 . 00 0  2 . 00 0  3 .00 0  3 .00 0  3 .00 0 0 .00 0 3 .00 0 
J 5  X 1 0  3 . 00 0 2 . 00 0  2 . 00 0  3 . 00 0  1 . 00 0  4 .00 0  4 .00 0  3 .00 0 3 .00 0 0 .00 0 
 6 
The final experiment extends the GRAP to 
placement and routing by VPR’s router. Figure 5 
presents the FPGA routing of the ex5p benchmark 
using VPR routing technology with the proposed 
GRAP approach the placement netlist. 
 
 
 
 
 
 
 
 
 
Fig. 5 the FPGA routing using VPR routing 
technology with the proposed GRAP 
approach 
 
在本研究計畫的支持下，發表 2 篇國際研討
會論文如下： 
 
國際研討會論文： 
1. Jan-Ou Wu, Chien Wei, San-Fu Wang and Yang-Hsin Fan, 
“Grey Relational Grade Applied to FPGA Placement with 
Minimal Wire Length,” In International Conference on 
Computer and Communication Devices, Bali Island, 
Indonesia, pp. 16-20, April, 2011. (NSC 
99-2221-E-237-003-)  
 
2. Jan-Ou Wu, Yang-Hsin Fan and San-Fu Wang, “Grey 
Decision of Optimal Simultaneous Mapping and 
Clustering ti Improve FPGA Performance,” In 
International Conference on Computer and 
Communication Devices, Bali Island, Indonesia, pp. 24-28, 
April, 2011. (NSC 98-2221-E-237-010-) 
 
六、結論與討論 
本計畫利用灰關聯度找到 LUT 方塊間關聯
度最大的聚集在一起，同時擴充到位置的擺放。
利用積體電路實體設計的佈置技巧，配合總線長
(Final wire length)，修正評估，最後得到整體
(Global) 總線長和功率最小的佈置。將 Test cases
與 MCNC Benchmarks 邏輯的標準測試例子加
入，設計讀入邏輯方塊網路格式檔，並設計軟體
工具編譯佈置功能。最後產生邏輯方塊的佈置輸
出檔。在 FPGA CAD 設計流程下，把邏輯方塊的
佈置輸出檔輸入到 VPR(Versatile Place and Route) 
CAD 繞線。 
GRAP 實驗結果在 BB-Cost 用 space filling curves
和文獻[17]擺置比較，結果 GRAP 擺置對 Hilbert、
Z and Snake 方式的擺置平均減少了 0.753%、
0.324%和 0.096%，同時利用 VPR 的繞線其 critical 
path 的長度，GRAP 和 Snake curves 比平均減少了
1.3%，但對Hilbert和Z curv比確增加了 1.38% 和 
0.03%。 
本計畫進一步的發展是在FPGA CAD設計流
程下進行 FPGA 內部的繞線，依 GRAP Placement
的位置作 Top-Down 的分割，然後再利用 GLTM
作 Bottom-up 的聚集，完成建構樹的建立，並完
成繞線其總線長是最短的建構樹。 
 
 
 
七、參考文獻 
[1] S. Areibi, G.. Grewal, D. Banerji, and P. Du, “Hierarchical 
FPGA placement,” Can. J. Elect. Comput. Eng., vol. 32, no. 
1, Winter 2007. 
[2] M. Hutton, K. Adibsamii, and A. Leaver, “Timing-driven 
Placement for Hierarchical Programmable Logic Devices,” 
in Proc. ACM/SIGDA 9th Int. Symp. FPGAs, Monterey, 
Calif., pp. 3-11, Feb. 2001. 
[3] D. J. H Huang and A. B. Kahng, “Partitioning-based 
Standard-cell Global Placement with and Exact Objective,” 
Proc. of ACM/IEEE ISPD, pp.18-23, 1997. 
[4] P. Maidee, C. Ababei and K Bazargan, “Fast Timing-driven 
Partitioning-based Placement for Island Style FPGAs,” 
Proc. of DAC’ pp. 598-603, June, 2003. 
[5] J. M. Kleinhans, G.. Sigl, F. M., Johannes, and K. J. 
Antreich, “GORDIAN: VLSI Placement by Quadratic 
Programming and Slicing Optimization,” IEEE. 
Transactions on Computer-Aided Design, vol. 10, no. 3, pp. 
356-365, Mar, 1991. 
[6] V. Betz and J. Rose, “VPR: A new packing, Placement and 
Routing Tool for FPGA Research,” Proceedings of the 
International Workshop on Field Programmable Logic and 
Applications, pp.213-222, 1997. 
[7] V. Betz, J. Rose, and A. Marquardt, “Architecture and CAD 
for Deep-Submicron FPGAs,” Kluwer Academic 
 國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
發表 1 篇 IEICE Transactions on Information and Systems 審查中,1 篇 IEICE Express 審
查中 
發表 2 篇國際研討會論文 
1."Grey Relational Grade Applied to FPGA Placement eith Minimal Wire Length"和 
2."Grey Decision of Optimal Simultaneous Mapping and Clustering to Improve FPGA 
 Performance" 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述
成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限） 
GRAP 利用灰關聯度找到 LUT 方塊間關聯度最大的聚集在一起，同時擴充到位置的擺放。利
用積體電路實體設計的佈置技巧，配合總線長(Final wire length)，修正評估，最後得整體
(Global)的佈置其總線長和功率最小為原則。依不同的灰關聯系數 γ(xi(k), xj(k))探討，配合整
體的總線長和延遲時間的計算和功率計算，進行最小化為原則。將 Test cases 與 MCNC 
Benchmarks 邏輯的標準測試例子加入，設計讀入邏輯方塊網路格式檔，並設計軟體工具編譯
佈置功能。最後產生邏輯方塊的佈置輸出檔。在 FPGA CAD 設計流程下，把邏輯方塊的佈置
輸出檔輸入到 VPR(Versatile Place and Route) CAD 的繞線。 
進一步發展是在 FPGA CAD 設計流程下進行 FPGA 內部的繞線，依 GRAP Placement 的位置
作 Top-Down 的分割，然後再利用 GLTM 作 Bottom-up 的聚集，完成建構樹的建立，其總線
長是最短的建構樹，完成繞線步驟。 
 
8 
 
 10 
國科會補助專題研究計畫項下出席國際學術會議心得報告(一) 
                                     日期： 100 年 4 月 5 日 
一、參加會議經過 
此次參加由 IEEE 共同主辦的 2011 International Conference on Computer and Communication 
Devices 國際會議，會議在印尼峇里島舉行，研討會從 04 月 01 日到 04 月 03 日為期共 3 天。在本
次研討會中，本人發表的論文共計二篇，第一篇論文題目為「Grey Relational Grade Applied to FPGA 
Placement with Minimal Wire Length」，第二篇論文題目為「Grey Decision of Optimal Simultaneous 
Mapping and Clustering to Improve FPGA Performance」，參加會議期間中得到專家學者許多寶貴之建
議，例如降低電路的總線長，降低電路的功率消耗，提升電路的效能方法應用於 FPGA 的 CAD 軟
體工具等，將有助於論文主題的延伸。同時在 Session 4 中，亦有同領域的國外學者發表，與本人
所發表的第二篇論文主題相近。除此之外，在其它場次，也聽取其它學者相關論文的發表並和多位
國內外研究學者，針對相關主題進行討論，受益良多，對本身的研究有諸多的提升，有助於研究領
域的提昇。 
二、與會心得 
本研討會以電腦、通訊元件與應用等相關領域為主要議題，與會人士對該會議之各項議題發言踴
躍，有助於提升在學術研究方面的形象。此次研討會本人以 oral 的方式參與，此會議期間能瞭解國
際上目前在電腦、通訊元件與應用等領域的研究成果，藉此可瞭解先進國家在此相關領域的研究趨
勢及發展，對本計畫有更新的研究想法。參與會議期間能體會和國際人士的交流，確實能夠使自己
的眼界更為廣闊，更能激發出新的想法和研究趨勢。本次會議為中國學者主辦，並藉印尼峇里島為
國際研討會地點，故本人深深感到中國不僅注重學術研究，並極力和國際接軌，以提升國際的形象。
參與此次的國際性會議，我深感出席國際會議對於研究人員以及國內研究風氣的提升，有非常大的
幫助。 
 
計畫編號 NSC   99-2221-E-237-003- 
計畫名稱 高效能的灰關聯度技術應用於 FPGA 佈置之研究及軟體設計 
出國人員
姓名 吳占鰲 
服務機構
及職稱 德霖技術學院電子工程系 
會議時間 100 年 04 月 1 日 至 100 年 04 月 3 日 會議地點 Bali Island,Indonesia(印尼峇里) 
會議名稱 
中文：2011 電腦與通訊元件國際研討會 
英文：2011 International Conference on Computer and Communication 
 Devices 
發表論文
題目 
1.Grey Relational Grade Applied to FPGA Placement with Minimal Wire 
 Length 
2.Grey Decision of Optimal Simultaneous Mapping and Clustering to  
 Improve FPGA Performance 
1 
國科會補助專題研究計畫項下出席國際學術會議心得報告(一) 
                                     日期： 100 年 4 月 5 日 
一、參加會議經過 
此次參加由 IEEE 共同主辦的 2011 International Conference on Computer and Communication 
Devices 國際會議，會議在印尼峇里島舉行，研討會從 04 月 01 日到 04 月 03 日為期共 3 天。在本
次研討會中，本人發表的論文共計二篇，第一篇論文題目為「Grey Relational Grade Applied to FPGA 
Placement with Minimal Wire Length」，第二篇論文題目為「Grey Decision of Optimal Simultaneous 
Mapping and Clustering to Improve FPGA Performance」，參加會議期間中得到專家學者許多寶貴之建
議，例如降低電路的總線長，降低電路的功率消耗，提升電路的效能方法應用於 FPGA 的 CAD 軟
體工具等，將有助於論文主題的延伸。同時在 Session 4 中，亦有同領域的國外學者發表，與本人
所發表的第二篇論文主題相近。除此之外，在其它場次，也聽取其它學者相關論文的發表並和多位
國內外研究學者，針對相關主題進行討論，受益良多，對本身的研究有諸多的提升，有助於研究領
域的提昇。 
二、與會心得 
本研討會以電腦、通訊元件與應用等相關領域為主要議題，與會人士對該會議之各項議題發言踴
躍，有助於提升在學術研究方面的形象。此次研討會本人以 oral 的方式參與，此會議期間能瞭解國
際上目前在電腦、通訊元件與應用等領域的研究成果，藉此可瞭解先進國家在此相關領域的研究趨
勢及發展，對本計畫有更新的研究想法。參與會議期間能體會和國際人士的交流，確實能夠使自己
的眼界更為廣闊，更能激發出新的想法和研究趨勢。本次會議為中國學者主辦，並藉印尼峇里島為
國際研討會地點，故本人深深感到中國不僅注重學術研究，並極力和國際接軌，以提升國際的形象。
參與此次的國際性會議，我深感出席國際會議對於研究人員以及國內研究風氣的提升，有非常大的
幫助。 
 
計畫編號 NSC   99-2221-E-237-003- 
計畫名稱 高效能的灰關聯度技術應用於 FPGA 佈置之研究及軟體設計 
出國人員
姓名 吳占鰲 
服務機構
及職稱 德霖技術學院電子工程系 
會議時間 100 年 04 月 1 日 至 100 年 04 月 3 日 會議地點 Bali Island,Indonesia(印尼峇里) 
會議名稱 
中文：2011 電腦與通訊元件國際研討會 
英文：2011 International Conference on Computer and Communication 
 Devices 
發表論文
題目 
1.Grey Relational Grade Applied to FPGA Placement with Minimal Wire 
 Length 
2.Grey Decision of Optimal Simultaneous Mapping and Clustering to  
 Improve FPGA Performance 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/27
國科會補助計畫
計畫名稱: 高效能的灰關聯度技術應用於FPGA佈置之研究及軟體設計
計畫主持人: 吳占鰲
計畫編號: 99-2221-E-237-003- 學門領域: 程式語言與軟體工程
無研發成果推廣資料
專任助理 0 0 0%  
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重要
國際合作、研究成果
國際影響力及其他協
助產業技術發展之具
體效益事項等，請以
文字敘述填列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
