TimeQuest Timing Analyzer report for DDS
Thu Dec 05 18:21:17 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'u0|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'u0|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'u0|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'u0|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DDS                                                 ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C8Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                        ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; CLK                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLK }                            ;
; u0|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLK    ; u0|altpll_component|pll|inclk[0] ; { u0|altpll_component|pll|clk[0] } ;
+--------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 179.02 MHz ; 179.02 MHz      ; u0|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[0] ; 4.414 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[0] ; 1.150 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 2.223  ; 0.000         ;
; CLK                            ; 10.000 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 4.414 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 5.629      ;
; 4.885 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 5.158      ;
; 4.974 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 5.069      ;
; 4.990 ; ACC[25]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 5.053      ;
; 5.074 ; ACC[26]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.969      ;
; 5.108 ; ACC[27]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.935      ;
; 5.168 ; ACC[3]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.868      ;
; 5.216 ; ACC[0]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.820      ;
; 5.253 ; ACC[28]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.790      ;
; 5.254 ; ACC[3]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.782      ;
; 5.293 ; ACC[1]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.743      ;
; 5.302 ; ACC[0]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.734      ;
; 5.340 ; ACC[3]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.696      ;
; 5.340 ; ACC[29]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.703      ;
; 5.377 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.666      ;
; 5.377 ; ACC[30]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.666      ;
; 5.378 ; ACC[2]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.658      ;
; 5.379 ; ACC[1]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.657      ;
; 5.388 ; ACC[0]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.648      ;
; 5.426 ; ACC[3]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.610      ;
; 5.461 ; ACC[25]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.582      ;
; 5.464 ; ACC[2]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.572      ;
; 5.465 ; ACC[1]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.571      ;
; 5.466 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.577      ;
; 5.474 ; ACC[0]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.562      ;
; 5.512 ; ACC[3]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.524      ;
; 5.545 ; ACC[26]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.498      ;
; 5.548 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.495      ;
; 5.549 ; ACC[4]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.487      ;
; 5.550 ; ACC[25]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.493      ;
; 5.550 ; ACC[2]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.486      ;
; 5.551 ; ACC[1]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.485      ;
; 5.560 ; ACC[0]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.476      ;
; 5.579 ; ACC[27]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.464      ;
; 5.590 ; ACC[5]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.446      ;
; 5.598 ; ACC[3]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.438      ;
; 5.634 ; ACC[26]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.409      ;
; 5.635 ; ACC[4]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.401      ;
; 5.636 ; ACC[2]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.400      ;
; 5.637 ; ACC[1]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.399      ;
; 5.643 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.400      ;
; 5.646 ; ACC[0]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.390      ;
; 5.668 ; ACC[27]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.375      ;
; 5.676 ; ACC[6]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.360      ;
; 5.676 ; ACC[5]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.360      ;
; 5.684 ; ACC[3]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.352      ;
; 5.721 ; ACC[4]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.315      ;
; 5.722 ; ACC[2]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.314      ;
; 5.723 ; ACC[1]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.313      ;
; 5.724 ; ACC[28]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.319      ;
; 5.732 ; ACC[0]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.304      ;
; 5.762 ; ACC[6]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.274      ;
; 5.762 ; ACC[5]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.274      ;
; 5.770 ; ACC[3]                                                                                                   ; ACC[24]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.266      ;
; 5.801 ; ACC[7]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.235      ;
; 5.807 ; ACC[4]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.229      ;
; 5.808 ; ACC[2]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.228      ;
; 5.809 ; ACC[1]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.227      ;
; 5.811 ; ACC[29]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.232      ;
; 5.813 ; ACC[28]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.230      ;
; 5.818 ; ACC[0]                                                                                                   ; ACC[24]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.218      ;
; 5.848 ; ACC[6]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.188      ;
; 5.848 ; ACC[5]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.188      ;
; 5.887 ; ACC[7]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.149      ;
; 5.893 ; ACC[4]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.143      ;
; 5.894 ; ACC[2]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.142      ;
; 5.895 ; ACC[1]                                                                                                   ; ACC[24]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.141      ;
; 5.934 ; ACC[6]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.102      ;
; 5.934 ; ACC[5]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.102      ;
; 5.948 ; ACC[8]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.088      ;
; 5.953 ; ACC[25]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.089      ; 4.090      ;
; 5.960 ; ACC[3]                                                                                                   ; ACC[23]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.076      ;
; 5.973 ; ACC[7]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.063      ;
; 5.979 ; ACC[4]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.057      ;
; 5.980 ; ACC[2]                                                                                                   ; ACC[24]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.056      ;
; 6.008 ; ACC[0]                                                                                                   ; ACC[23]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.028      ;
; 6.020 ; ACC[6]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.016      ;
; 6.020 ; ACC[5]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.016      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
; 6.033 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 3.901      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u0|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.150 ; ACC[17]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.456      ;
; 1.156 ; ACC[13]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.156 ; ACC[15]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.159 ; ACC[0]    ; ACC[0]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.159 ; ACC[1]    ; ACC[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.159 ; ACC[16]   ; ACC[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.160 ; ACC[9]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.161 ; ACC[7]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; ACC[11]   ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; ACC[23]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.169 ; ACC[2]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; ACC[18]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; ACC[29]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; ACC[4]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; ACC[20]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.177 ; ACC[31]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; ACC[30]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.213 ; ACC[5]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.216 ; ACC[6]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; ACC[19]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; ACC[21]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; ACC[8]    ; ACC[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; ACC[10]   ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; ACC[12]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; ACC[22]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.228 ; ACC[24]   ; ACC[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; ACC[26]   ; ACC[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; ACC[28]   ; ACC[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.456 ; ACC[3]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.518 ; ACC[14]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.824      ;
; 1.519 ; ACC[25]   ; ACC[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.825      ;
; 1.520 ; ACC[27]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.826      ;
; 1.637 ; ACC[16]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.637 ; ACC[0]    ; ACC[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.637 ; ACC[17]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.643 ; ACC[13]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.646 ; ACC[1]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.952      ;
; 1.647 ; ACC[18]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.647 ; ACC[9]    ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.647 ; ACC[2]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; ACC[4]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; ACC[20]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; ACC[11]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.656 ; ACC[30]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; ACC[29]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.693 ; ACC[6]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.693 ; ACC[5]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.697 ; ACC[8]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; ACC[10]   ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; ACC[19]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; ACC[12]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; ACC[22]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; ACC[21]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.705 ; ACC[24]   ; ACC[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; ACC[26]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; ACC[28]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.012      ;
; 1.723 ; ACC[16]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.029      ;
; 1.723 ; ACC[0]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.029      ;
; 1.723 ; ACC[17]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.029      ;
; 1.729 ; ACC[13]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.732 ; ACC[1]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; ACC[2]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.733 ; ACC[9]    ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.733 ; ACC[18]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; ACC[4]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; ACC[11]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; ACC[20]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.742 ; ACC[29]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.048      ;
; 1.756 ; ACC[15]   ; ACC[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.058      ;
; 1.758 ; ACC[7]    ; ACC[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.758 ; ACC[23]   ; ACC[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.779 ; ACC[5]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.085      ;
; 1.783 ; ACC[8]    ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; ACC[19]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; ACC[10]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.784 ; ACC[12]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; ACC[21]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.791 ; ACC[24]   ; ACC[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; ACC[26]   ; ACC[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; ACC[28]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.098      ;
; 1.809 ; ACC[16]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.809 ; ACC[0]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.809 ; ACC[17]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.818 ; ACC[1]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.124      ;
; 1.819 ; ACC[2]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.819 ; ACC[18]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.819 ; ACC[9]    ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.820 ; ACC[4]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.820 ; ACC[11]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.820 ; ACC[20]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.842 ; ACC[15]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.144      ;
; 1.844 ; ACC[7]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.150      ;
; 1.844 ; ACC[23]   ; ACC[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.150      ;
; 1.869 ; ACC[8]    ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; ACC[10]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; ACC[19]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.870 ; ACC[12]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.176      ;
; 1.877 ; ACC[24]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; ACC[26]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; ACC[28]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.184      ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[11]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[11]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[12]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[12]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[13]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[13]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[14]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[14]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[15]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[15]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[16]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[16]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[17]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[17]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[18]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[18]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[19]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[19]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[1]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[1]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[20]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[20]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[21]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[21]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[22]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[22]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[23]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[23]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[24]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[24]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[25]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[25]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[26]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[26]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[27]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[27]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[28]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[28]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[29]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[29]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[2]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[2]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[30]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[30]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[31]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[31]                                                                                                  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[3]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[3]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[4]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[4]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[5]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[5]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[6]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[6]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[7]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[7]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[8]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[8]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[9]                                                                                                   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[9]                                                                                                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]|clk                                                                                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]|clk                                                                                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]|clk                                                                                              ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]|clk                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; u0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; u0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; u0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; u0|altpll_component|pll|inclk[0] ;
; 17.059 ; 20.000       ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+------------+------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+------------+--------+--------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; 11.795 ; 11.795 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; 11.795 ; 11.795 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; 11.632 ; 11.632 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; 11.247 ; 11.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; 11.525 ; 11.525 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; 10.745 ; 10.745 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; 10.592 ; 10.592 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; 10.859 ; 10.859 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; 10.836 ; 10.836 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; 9.846  ; 9.846  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; 10.333 ; 10.333 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; 10.118 ; 10.118 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; 10.000 ; 10.000 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; 10.569 ; 10.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; 10.183 ; 10.183 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; 10.422 ; 10.422 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; 10.033 ; 10.033 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; 10.195 ; 10.195 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; 9.680  ; 9.680  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; 9.313  ; 9.313  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; 9.200  ; 9.200  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; 9.483  ; 9.483  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; 9.747  ; 9.747  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; 9.217  ; 9.217  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; 8.977  ; 8.977  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; 9.362  ; 9.362  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; 8.774  ; 8.774  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; 8.498  ; 8.498  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; 8.551  ; 8.551  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; 9.014  ; 9.014  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; 8.971  ; 8.971  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; 7.840  ; 7.840  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; 6.872  ; 6.872  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; 11.173 ; 11.173 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; 10.756 ; 10.756 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; 10.693 ; 10.693 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; 10.802 ; 10.802 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; 11.173 ; 11.173 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; 10.672 ; 10.672 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; 6.208  ; 6.208  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; 6.226  ; 6.226  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; 9.683  ; 9.683  ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------+------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+------------+--------+--------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; -6.606 ; -6.606 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; -8.171 ; -8.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; -8.091 ; -8.091 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; -7.795 ; -7.795 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; -8.156 ; -8.156 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; -7.465 ; -7.465 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; -7.388 ; -7.388 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; -7.750 ; -7.750 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; -7.801 ; -7.801 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; -7.013 ; -7.013 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; -7.584 ; -7.584 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; -7.457 ; -7.457 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; -7.423 ; -7.423 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; -8.080 ; -8.080 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; -7.778 ; -7.778 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; -8.105 ; -8.105 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; -7.786 ; -7.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; -8.144 ; -8.144 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; -7.712 ; -7.712 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; -7.434 ; -7.434 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; -7.397 ; -7.397 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; -7.776 ; -7.776 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; -8.116 ; -8.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; -7.681 ; -7.681 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; -7.515 ; -7.515 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; -8.102 ; -8.102 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; -7.591 ; -7.591 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; -7.410 ; -7.410 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; -7.540 ; -7.540 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; -8.098 ; -8.098 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; -8.139 ; -8.139 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; -7.097 ; -7.097 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; -6.606 ; -6.606 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; -4.941 ; -4.941 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; -8.235 ; -8.235 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; -8.757 ; -8.757 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; -8.964 ; -8.964 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; -9.407 ; -9.407 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; -9.005 ; -9.005 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; -4.941 ; -4.941 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; -5.050 ; -5.050 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; -9.370 ; -9.370 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 6.723 ; 6.723 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 5.742 ; 5.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 5.673 ; 5.673 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 5.431 ; 5.431 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 5.419 ; 5.419 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 5.078 ; 5.078 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 5.446 ; 5.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 6.723 ; 6.723 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 5.823 ; 5.823 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 5.078 ; 5.078 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 5.742 ; 5.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 5.673 ; 5.673 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 5.431 ; 5.431 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 5.419 ; 5.419 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 5.078 ; 5.078 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 5.446 ; 5.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 6.723 ; 6.723 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 5.823 ; 5.823 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[0] ; 8.021 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[0] ; 0.353 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 3.077  ; 0.000         ;
; CLK                            ; 10.000 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.166 ; ACC[0]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.863      ;
; 8.186 ; ACC[3]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.843      ;
; 8.197 ; ACC[1]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.832      ;
; 8.201 ; ACC[0]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.828      ;
; 8.221 ; ACC[3]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.808      ;
; 8.223 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 1.829      ;
; 8.231 ; ACC[2]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.798      ;
; 8.232 ; ACC[1]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.797      ;
; 8.236 ; ACC[0]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.793      ;
; 8.256 ; ACC[3]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.773      ;
; 8.266 ; ACC[2]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.763      ;
; 8.267 ; ACC[1]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.762      ;
; 8.271 ; ACC[0]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.758      ;
; 8.291 ; ACC[3]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.738      ;
; 8.300 ; ACC[4]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.729      ;
; 8.301 ; ACC[2]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.728      ;
; 8.302 ; ACC[1]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.727      ;
; 8.306 ; ACC[0]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.723      ;
; 8.325 ; ACC[5]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.704      ;
; 8.326 ; ACC[3]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.703      ;
; 8.335 ; ACC[4]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.694      ;
; 8.336 ; ACC[2]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.693      ;
; 8.337 ; ACC[1]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.692      ;
; 8.341 ; ACC[0]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.688      ;
; 8.360 ; ACC[6]                                                                                                   ; ACC[31]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.669      ;
; 8.360 ; ACC[5]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.669      ;
; 8.361 ; ACC[3]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.668      ;
; 8.370 ; ACC[4]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.659      ;
; 8.371 ; ACC[2]                                                                                                   ; ACC[27]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.658      ;
; 8.372 ; ACC[1]                                                                                                   ; ACC[26]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.657      ;
; 8.376 ; ACC[0]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.653      ;
; 8.382 ; ACC[24]                                                                                                  ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 1.670      ;
; 8.395 ; ACC[6]                                                                                                   ; ACC[30]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.634      ;
; 8.395 ; ACC[5]                                                                                                   ; ACC[29]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.634      ;
; 8.396 ; ACC[3]                                                                                                   ; ACC[25]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.633      ;
; 8.405 ; ACC[4]                                                                                                   ; ACC[28]                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 1.624      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u0|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.353 ; ACC[16]   ; ACC[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; ACC[17]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; ACC[0]    ; ACC[0]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; ACC[13]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; ACC[15]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ACC[1]    ; ACC[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ACC[2]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ACC[9]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ACC[11]   ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ACC[18]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ACC[4]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ACC[7]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ACC[20]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ACC[23]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; ACC[29]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ACC[30]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ACC[31]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; ACC[5]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; ACC[6]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ACC[8]    ; ACC[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ACC[10]   ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ACC[19]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; ACC[12]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; ACC[21]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; ACC[22]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ACC[24]   ; ACC[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ACC[26]   ; ACC[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ACC[28]   ; ACC[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.438 ; ACC[3]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.590      ;
; 0.450 ; ACC[14]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; ACC[25]   ; ACC[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; ACC[27]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.491 ; ACC[16]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; ACC[0]    ; ACC[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; ACC[17]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; ACC[13]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; ACC[1]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; ACC[9]    ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ACC[18]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ACC[11]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ACC[2]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ACC[4]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; ACC[20]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; ACC[29]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ACC[30]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; ACC[6]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; ACC[5]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; ACC[8]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ACC[10]   ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ACC[19]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; ACC[12]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; ACC[22]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; ACC[21]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; ACC[24]   ; ACC[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ACC[26]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ACC[28]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.526 ; ACC[16]   ; ACC[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; ACC[0]    ; ACC[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; ACC[17]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; ACC[13]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; ACC[1]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; ACC[2]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ACC[9]    ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ACC[18]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ACC[11]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ACC[4]    ; ACC[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; ACC[20]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; ACC[29]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; ACC[5]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; ACC[15]   ; ACC[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.693      ;
; 0.544 ; ACC[8]    ; ACC[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; ACC[10]   ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; ACC[19]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; ACC[12]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; ACC[21]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; ACC[24]   ; ACC[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ACC[26]   ; ACC[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ACC[28]   ; ACC[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; ACC[7]    ; ACC[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; ACC[23]   ; ACC[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; ACC[16]   ; ACC[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; ACC[0]    ; ACC[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; ACC[17]   ; ACC[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; ACC[1]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; ACC[2]    ; ACC[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ACC[9]    ; ACC[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ACC[18]   ; ACC[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ACC[11]   ; ACC[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; ACC[4]    ; ACC[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; ACC[20]   ; ACC[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.576 ; ACC[3]    ; ACC[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; ACC[15]   ; ACC[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.728      ;
; 0.579 ; ACC[8]    ; ACC[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; ACC[10]   ; ACC[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; ACC[19]   ; ACC[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; ACC[12]   ; ACC[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; ACC[24]   ; ACC[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ACC[26]   ; ACC[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ACC[28]   ; ACC[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; ACC[7]    ; ACC[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
+-------+-----------+---------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[0]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[1]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[2]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[3]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[4]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[5]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[6]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|q_a[7]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; DDSROM:u1|altsyncram:altsyncram_component|altsyncram_gr61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[11]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[11]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[12]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[12]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[13]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[13]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[14]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[14]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[15]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[15]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[16]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[16]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[17]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[17]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[18]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[18]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[19]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[19]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[1]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[1]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[20]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[20]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[21]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[21]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[22]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[22]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[23]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[23]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[24]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[24]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[25]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[25]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[26]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[26]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[27]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[27]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[28]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[28]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[29]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[29]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[2]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[2]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[30]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[30]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[31]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[31]                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[3]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[3]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[4]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[4]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[5]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[5]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[6]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[6]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[7]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[7]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[8]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[8]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[9]                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[9]                                                                                                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]|clk                                                                                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[0]|clk                                                                                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]|clk                                                                                              ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; ACC[10]|clk                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; u0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; u0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; u0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; u0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+------------+------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+------------+-------+-------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; 5.419 ; 5.419 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; 5.419 ; 5.419 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; 5.316 ; 5.316 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; 5.144 ; 5.144 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; 5.301 ; 5.301 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; 5.003 ; 5.003 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; 4.930 ; 4.930 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; 5.004 ; 5.004 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; 4.969 ; 4.969 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; 4.642 ; 4.642 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; 4.851 ; 4.851 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; 4.754 ; 4.754 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; 4.717 ; 4.717 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; 4.908 ; 4.908 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; 4.699 ; 4.699 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; 4.836 ; 4.836 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; 4.654 ; 4.654 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; 4.694 ; 4.694 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; 4.559 ; 4.559 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; 4.362 ; 4.362 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; 4.328 ; 4.328 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; 4.387 ; 4.387 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; 4.528 ; 4.528 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; 4.374 ; 4.374 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; 4.294 ; 4.294 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; 4.379 ; 4.379 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; 4.197 ; 4.197 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; 4.031 ; 4.031 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; 4.100 ; 4.100 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; 4.261 ; 4.261 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; 4.209 ; 4.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; 3.797 ; 3.797 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; 3.518 ; 3.518 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; 4.870 ; 4.870 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; 4.763 ; 4.763 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; 4.701 ; 4.701 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; 4.764 ; 4.764 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; 4.870 ; 4.870 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; 4.627 ; 4.627 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; 2.230 ; 2.230 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; 2.252 ; 2.252 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; 4.345 ; 4.345 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------+------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+------------+--------+--------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; -3.398 ; -3.398 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; -3.936 ; -3.936 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; -3.868 ; -3.868 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; -3.731 ; -3.731 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; -3.923 ; -3.923 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; -3.660 ; -3.660 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; -3.624 ; -3.624 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; -3.733 ; -3.733 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; -3.736 ; -3.736 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; -3.500 ; -3.500 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; -3.742 ; -3.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; -3.682 ; -3.682 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; -3.678 ; -3.678 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; -3.906 ; -3.906 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; -3.730 ; -3.730 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; -3.904 ; -3.904 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; -3.762 ; -3.762 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; -3.885 ; -3.885 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; -3.785 ; -3.785 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; -3.623 ; -3.623 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; -3.626 ; -3.626 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; -3.718 ; -3.718 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; -3.896 ; -3.896 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; -3.777 ; -3.777 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; -3.735 ; -3.735 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; -3.911 ; -3.911 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; -3.764 ; -3.764 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; -3.633 ; -3.633 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; -3.737 ; -3.737 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; -3.933 ; -3.933 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; -3.914 ; -3.914 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; -3.537 ; -3.537 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; -3.398 ; -3.398 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; -1.792 ; -1.792 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; -3.889 ; -3.889 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; -4.033 ; -4.033 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; -4.137 ; -4.137 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; -4.276 ; -4.276 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; -4.070 ; -4.070 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; -1.792 ; -1.792 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; -1.851 ; -1.851 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; -4.206 ; -4.206 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 2.629 ; 2.629 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 2.276 ; 2.276 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 2.213 ; 2.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 2.224 ; 2.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 2.212 ; 2.212 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 2.116 ; 2.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 2.242 ; 2.242 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 2.629 ; 2.629 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 2.327 ; 2.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 2.116 ; 2.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 2.276 ; 2.276 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 2.213 ; 2.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 2.224 ; 2.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 2.212 ; 2.212 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 2.116 ; 2.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 2.242 ; 2.242 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 2.629 ; 2.629 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 2.327 ; 2.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Clock                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 4.414 ; 0.353 ; N/A      ; N/A     ; 2.223               ;
;  CLK                            ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  u0|altpll_component|pll|clk[0] ; 4.414 ; 0.353 ; N/A      ; N/A     ; 2.223               ;
; Design-wide TNS                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK                            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  u0|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+------------+------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+------------+--------+--------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; 11.795 ; 11.795 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; 11.795 ; 11.795 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; 11.632 ; 11.632 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; 11.247 ; 11.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; 11.525 ; 11.525 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; 10.745 ; 10.745 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; 10.592 ; 10.592 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; 10.859 ; 10.859 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; 10.836 ; 10.836 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; 9.846  ; 9.846  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; 10.333 ; 10.333 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; 10.118 ; 10.118 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; 10.000 ; 10.000 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; 10.569 ; 10.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; 10.183 ; 10.183 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; 10.422 ; 10.422 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; 10.033 ; 10.033 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; 10.195 ; 10.195 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; 9.680  ; 9.680  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; 9.313  ; 9.313  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; 9.200  ; 9.200  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; 9.483  ; 9.483  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; 9.747  ; 9.747  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; 9.217  ; 9.217  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; 8.977  ; 8.977  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; 9.362  ; 9.362  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; 8.774  ; 8.774  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; 8.498  ; 8.498  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; 8.551  ; 8.551  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; 9.014  ; 9.014  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; 8.971  ; 8.971  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; 7.840  ; 7.840  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; 6.872  ; 6.872  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; 11.173 ; 11.173 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; 10.756 ; 10.756 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; 10.693 ; 10.693 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; 10.802 ; 10.802 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; 11.173 ; 11.173 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; 10.672 ; 10.672 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; 6.208  ; 6.208  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; 6.226  ; 6.226  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; 9.683  ; 9.683  ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------+------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+------------+--------+--------+------------+--------------------------------+
; FREQW[*]   ; CLK        ; -3.398 ; -3.398 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[0]  ; CLK        ; -3.936 ; -3.936 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[1]  ; CLK        ; -3.868 ; -3.868 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[2]  ; CLK        ; -3.731 ; -3.731 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[3]  ; CLK        ; -3.923 ; -3.923 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[4]  ; CLK        ; -3.660 ; -3.660 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[5]  ; CLK        ; -3.624 ; -3.624 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[6]  ; CLK        ; -3.733 ; -3.733 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[7]  ; CLK        ; -3.736 ; -3.736 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[8]  ; CLK        ; -3.500 ; -3.500 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[9]  ; CLK        ; -3.742 ; -3.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[10] ; CLK        ; -3.682 ; -3.682 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[11] ; CLK        ; -3.678 ; -3.678 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[12] ; CLK        ; -3.906 ; -3.906 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[13] ; CLK        ; -3.730 ; -3.730 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[14] ; CLK        ; -3.904 ; -3.904 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[15] ; CLK        ; -3.762 ; -3.762 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[16] ; CLK        ; -3.885 ; -3.885 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[17] ; CLK        ; -3.785 ; -3.785 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[18] ; CLK        ; -3.623 ; -3.623 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[19] ; CLK        ; -3.626 ; -3.626 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[20] ; CLK        ; -3.718 ; -3.718 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[21] ; CLK        ; -3.896 ; -3.896 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[22] ; CLK        ; -3.777 ; -3.777 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[23] ; CLK        ; -3.735 ; -3.735 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[24] ; CLK        ; -3.911 ; -3.911 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[25] ; CLK        ; -3.764 ; -3.764 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[26] ; CLK        ; -3.633 ; -3.633 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[27] ; CLK        ; -3.737 ; -3.737 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[28] ; CLK        ; -3.933 ; -3.933 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[29] ; CLK        ; -3.914 ; -3.914 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[30] ; CLK        ; -3.537 ; -3.537 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  FREQW[31] ; CLK        ; -3.398 ; -3.398 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PHASEW[*]  ; CLK        ; -1.792 ; -1.792 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[0] ; CLK        ; -3.889 ; -3.889 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[1] ; CLK        ; -4.033 ; -4.033 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[2] ; CLK        ; -4.137 ; -4.137 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[3] ; CLK        ; -4.276 ; -4.276 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[4] ; CLK        ; -4.070 ; -4.070 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[5] ; CLK        ; -1.792 ; -1.792 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[6] ; CLK        ; -1.851 ; -1.851 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  PHASEW[7] ; CLK        ; -4.206 ; -4.206 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+------------+------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 6.723 ; 6.723 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 5.742 ; 5.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 5.673 ; 5.673 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 5.431 ; 5.431 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 5.419 ; 5.419 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 5.078 ; 5.078 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 5.446 ; 5.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 6.723 ; 6.723 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 5.823 ; 5.823 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; DA_DB[*]  ; CLK        ; 2.116 ; 2.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[0] ; CLK        ; 2.276 ; 2.276 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[1] ; CLK        ; 2.213 ; 2.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[2] ; CLK        ; 2.224 ; 2.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[3] ; CLK        ; 2.212 ; 2.212 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[4] ; CLK        ; 2.116 ; 2.116 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[5] ; CLK        ; 2.242 ; 2.242 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[6] ; CLK        ; 2.629 ; 2.629 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  DA_DB[7] ; CLK        ; 2.327 ; 2.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 628      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 628      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 596   ; 596  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu Dec 05 18:21:14 2013
Info: Command: quartus_sta DDS -c DDS
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK CLK
    Info (332110): create_generated_clock -source {u0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_component|pll|clk[0]} {u0|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.414         0.000 u0|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 1.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.150         0.000 u0|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.223         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.021         0.000 u0|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 u0|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.077         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 404 megabytes
    Info: Processing ended: Thu Dec 05 18:21:17 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


