# ARM Processor Implementation in VHDL

![ARM Processor](https://www.arm.com/) ![Architecture](https://en.wikipedia.org/wiki/VHDL)

Un processeur ARM simplifi√© impl√©ment√© en VHDL comprenant :

‚úÖ Op√©rations arithm√©tiques et logiques de base (ADD, SUB, AND, ORR)  
‚úÖ Barrel shifter pour manipulation de donn√©es (LSL, LSR, ASR, ROR)  
‚úÖ Instruction de comparaison (CMP)  
‚úÖ Ex√©cution conditionnelle avec flags (N, Z, C, V)  
‚úÖ Op√©rations m√©moire (LDR, STR)  

---

## üìã Table des mati√®res

- [Features](#-features)  
- [Architecture](#-architecture)  
- [Getting Started](#-getting-started)  
- [File Structure](#-file-structure)  
- [Instructions Supported](#-instructions-supported)  
- [Testing](#-testing)  
- [Documentation](#-documentation)  
- [Contributing](#-contributing)  
- [License](#-license)  

---

## ‚ú® Features

### Composants principaux

- **ALU (Arithmetic Logic Unit)** : Effectue les op√©rations arithm√©tiques et logiques  
- **Shifter** : Supporte LSL, LSR, ASR, et ROR  
- **Register File** : 16 registres (R0-R15) de 32 bits  
- **Control Unit** : D√©code les instructions et g√©n√®re les signaux de contr√¥le  
- **Conditional Execution** : Support complet des codes conditionnels ARM  

| Cat√©gorie       | Instructions          |
|-----------------|----------------------|
| Arithm√©tique    | ADD, SUB             |
| Logique         | AND, ORR             |
| Comparaison     | CMP                  |
| M√©moire         | LDR, STR             |
| D√©calages       | LSL, LSR, ASR, ROR   |

---

## üèóÔ∏è Architecture

<img width="812" height="436" alt="Capture d‚Äô√©cran 2025-11-19 225631" src="https://github.com/user-attachments/assets/fb1dfc92-0a38-4a33-815d-9cd35386736c" />

### Modules cl√©s

- ALU : Op√©rations arithm√©tiques et logiques avec g√©n√©ration de flags  
- Shifter : Barrel shifter pour manipulation de donn√©es  
- RegisterFile : Banque de 16 registres √ó 32 bits  
- ControlUnit : D√©codeur d'instructions et g√©n√©rateur de signaux  
- DataPath : Pipeline de traitement des donn√©es avec shifter int√©gr√©  

---

## üöÄ Getting Started

### Pr√©requis

- Xilinx Vivado ou ModelSim pour simulation  
- Connaissances de base en VHDL et architecture ARM  

### D√©marrage rapide

```bash
git clone https://github.com/[your-username]/ARM-Processor-VHDL.git
cd ARM-Processor-VHDL
```
- Ouvrir dans Vivado/ModelSim  
- Importer tous les fichiers du dossier `src/`  
- D√©finir `ARM_Complete.vhd` comme module top  
- Lancer la simulation avec `tb_MiniProject.vhd` comme top simulation  
- Pr√©parer votre fichier d'instructions (`Instructions.txt`)  
- Ex√©cuter la simulation et consulter les r√©sultats dans `miniproject_results.txt`  

---

## üìÅ File Structure


ARM-Processor-VHDL/

‚îú‚îÄ‚îÄ src/

‚îÇ ‚îú‚îÄ‚îÄ core/ # Unit√©s principales

‚îÇ ‚îú‚îÄ‚îÄ control/ # Logique de contr√¥le

‚îÇ ‚îú‚îÄ‚îÄ datapath/ # Composants du chemin de donn√©es

‚îÇ ‚îú‚îÄ‚îÄ utils/ # Modules utilitaires

‚îÇ ‚îî‚îÄ‚îÄ top/ # Module de plus haut niveau

‚îú‚îÄ‚îÄ testbench/ # Bancs d'essai

‚îú‚îÄ‚îÄ docs/ # Documentation

‚îú‚îÄ‚îÄ instructions/ # Fichiers d'instructions exemples

‚îî‚îÄ‚îÄ results/ # R√©sultats des simulations

---

## üìù Instructions Supported

### Traitement de donn√©es basique

ADD R1, R2, R3
SUB R1, R2, R3
AND R1, R2, R3
ORR R1, R2, R3
CMP R1, R2

### Avec shifter


ADD R1, R2, R3, LSL #2

SUB R4, R5, R6, ASR #3

### Op√©rations m√©moire


LDR R1, [R2, #4]
STR R1, [R2, #4]

---

## üß™ Testing

### Ex√©cution des tests

Le testbench (`tb_MiniProject.vhd`) :

- Charge les instructions depuis `Instructions.txt`  
- Ex√©cute 20 instructions  
- Enregistre les r√©sultats ALU et donn√©es d'√©criture  
- Sauvegarde les sorties dans `miniproject_results.txt`  

### Format des r√©sultats

ALUResult_WriteData
00000005_00000003
0000000A_00000005


### Cr√©ation de programmes de test

Les instructions doivent √™tre au format binaire 32 bits, par exemple :

11100000100000000001000000000010 ; ADD R1, R0, R2
11100000010000010010000000000011 ; SUB R2, R1, R3


---

## üìñ Documentation

Documentation d√©taill√©e disponible dans `/docs` :

- Rapport complet du projet (en fran√ßais)  
- Diagrammes d'architecture  
- Sp√©cifications des modules  
- Tableaux de codage des instructions  

---

## Cl√©s du projet

- Module shifter supportant 4 types de d√©calages : LSL, LSR, ASR, ROR  
- Instruction CMP : soustraction sans √©criture dans un registre, mais mise √† jour des flags  
- Ex√©cution conditionnelle compl√®te avec 14 conditions ARM (EQ, NE, GT, LT, etc.)  
- Module CondCheck √©value les flags pour les conditions  

---

## ü§ù Contributing

Les contributions sont les bienvenues !  
Merci de faire des Pull Requests.  

### Roadmap de d√©veloppement

- Pipeline d'instructions  
- Pr√©diction de branchements  
- Instructions ARM suppl√©mentaires (MUL, DIV)  
- M√©moire cache  
- Gestion des interruptions  

---

## üìÑ License

Ce projet est sous licence MIT. Voir le fichier LICENSE pour les d√©tails.

---

## üë§ Author

Eddy Dago  
GitHub: [Eduqtr](https://github.com/Eduqtr)  
Email: [Eddy.dago@uqtr.ca](mailto:eddy.dago@uqtr.ca)

---

## üôè Acknowledgments

Cours : Architecture des ordinateurs et calcul acc√©l√©r√©  
Institution : [Universit√© du Qu√©bec √† Trois-Riv√®res]  
Date : 20 Novembre 2025  

> Note : Ce projet est √©ducatif pour l'apprentissage de l'architecture ARM et du design VHDL. Il impl√©mente un sous-ensemble simplifi√© des instructions ARM.

---

## üìä Project Stats

- Plus de 2000 lignes de code VHDL  
- Plus de 20 composants/modules  
- 7 instructions de base + d√©calages  
- Couverture des tests : fonctionnalit√© c≈ìur valid√©e  

‚≠ê N'h√©sitez pas √† mettre un √©toile ce d√©p√¥t si vous le trouvez utile !
