FILE_TYPE=VERILOG_MAP;
  PRIMITIVE 'fifo_ctrl';
    MODEL 'fifo_ctrl';
      PIN_MAP
        'SDOUT' = '(SDOUT)';
        'SDIN' = '(SDIN)';
        'M2' = '(M2)';
        '-RESET' = '(RESET_n)';
        '-BXREG_WR' = '(BXREG_WR_n)';
        '-BXREG_RD' = '(BXREG_RD_n)';
        'BXREG_ADD<1>' = '(BXREG_ADD[1])';
        'BXREG_ADD<0>' = '(BXREG_ADD[0])';
        '-BWRITE_ENABLE' = '(BWRITE_ENABLE_n)';
        '-BWRITE_ADD_SEL' = '(BWRITE_ADD_SEL_n)';
        '-BREAD_ENABLE' = '(BREAD_ENABLE_n)';
        '-BREAD_ADD_SEL' = '(BREAD_ADD_SEL_n)';
        '-BMEM_WRITE' = '(BMEM_WRITE_n)';
        '-BMEM_READ' = '(BMEM_READ_n)';
        'BD<19>' = '(BD[19])';
        'BD<18>' = '(BD[18])';
        'BD<17>' = '(BD[17])';
        'BD<16>' = '(BD[16])';
        'BD<15>' = '(BD[15])';
        'BD<14>' = '(BD[14])';
        'BD<13>' = '(BD[13])';
        'BD<12>' = '(BD[12])';
        'BD<11>' = '(BD[11])';
        'BD<10>' = '(BD[10])';
        'BD<9>' = '(BD[9])';
        'BD<8>' = '(BD[8])';
        'BD<7>' = '(BD[7])';
        'BD<6>' = '(BD[6])';
        'BD<5>' = '(BD[5])';
        'BD<4>' = '(BD[4])';
        'BD<3>' = '(BD[3])';
        'BD<2>' = '(BD[2])';
        'BD<1>' = '(BD[1])';
        'BD<0>' = '(BD[0])';
        'BADD_OUT<19>' = '(BADD_OUT[19])';
        'BADD_OUT<18>' = '(BADD_OUT[18])';
        'BADD_OUT<17>' = '(BADD_OUT[17])';
        'BADD_OUT<16>' = '(BADD_OUT[16])';
        'BADD_OUT<15>' = '(BADD_OUT[15])';
        'BADD_OUT<14>' = '(BADD_OUT[14])';
        'BADD_OUT<13>' = '(BADD_OUT[13])';
        'BADD_OUT<12>' = '(BADD_OUT[12])';
        'BADD_OUT<11>' = '(BADD_OUT[11])';
        'BADD_OUT<10>' = '(BADD_OUT[10])';
        'BADD_OUT<9>' = '(BADD_OUT[9])';
        'BADD_OUT<8>' = '(BADD_OUT[8])';
        'BADD_OUT<7>' = '(BADD_OUT[7])';
        'BADD_OUT<6>' = '(BADD_OUT[6])';
        'BADD_OUT<5>' = '(BADD_OUT[5])';
        'BADD_OUT<4>' = '(BADD_OUT[4])';
        'BADD_OUT<3>' = '(BADD_OUT[3])';
        'BADD_OUT<2>' = '(BADD_OUT[2])';
        'BADD_OUT<1>' = '(BADD_OUT[1])';
        'BADD_OUT<0>' = '(BADD_OUT[0])';
        'P7' = '(P7)';
        'P8' = '(P8)';
        'P10' = '(P10)';
        'P11' = '(P11)';
        '-PWRDWN' = '(PWRDWN_n)';
        'P28' = '(P28)';
        'P30' = '(P30)';
        '-RDATA' = '(RDATA_n)';
        'RTRIG' = '(RTRIG)';
        'P34' = '(P34)';
        'P36' = '(P36)';
        'P38' = '(P38)';
        'P44' = '(P44)';
        'P46' = '(P46)';
        'P48' = '(P48)';
        'P52' = '(P52)';
        'P53' = '(P53)';
        '-PROGRAM' = '(PROGRAM_n)';
        'CCLK' = '(CCLK)';
        'P75' = '(P75)';
        'P76' = '(P76)';
        'P78' = '(P78)';
      END_PIN;
    END_MODEL;
  END_PRIMITIVE;
END.
