# 代码部分

总览项目结构：

![Alt text](images/image.png)

## pipeline_cpu
```verilog
`timescale 1ns / 1ps

module pipeline_cpu(
    input wire rst,
    input wire clk,
    input wire[31:0] rom_inst_i,
    output wire rom_ce_o,
    output wire[31:0] rom_addr_o
    );
    
    pc pc0(rst,clk,rom_addr_o,rom_ce_o);
    
    wire[31:0] inst_i;
    wire[31:0] reg1_data_i;
    wire[31:0] reg2_data_i;
    
    wire reg1_read_o;
    wire[4:0] reg1_addr_o;
    wire reg2_read_o;
    wire[4:0] reg2_addr_o;
    wire wreg_o;

    wire[4:0] wd_o;
    wire[31:0] reg1_o;
    wire[31:0] reg2_o;
    wire[3:0] aluop_o;
    
    if_id if_id0(clk,rom_inst_i,inst_i);
    
    id id0(rst,inst_i,reg1_data_i,reg2_data_i,reg1_read_o,
    reg1_addr_o,reg2_read_o,reg2_addr_o,wreg_o,
    wd_o,reg1_o,reg2_o,aluop_o);

    wire[3:0] alu_control;
    wire[31:0] alu_src1;
    wire[31:0] alu_src2;
    wire[4:0] wd_i;
    wire wreg_i;
     
    wire[31:0] alu_result;
    wire[4:0] wd_o0;
    wire wreg_o0;
    
    id_ex id_ex0(clk,aluop_o,reg1_o,reg2_o,wd_o,wreg_o,
    alu_control,alu_src1,alu_src2,wd_i,wreg_i);
    
    alu alu0(alu_control,alu_src1,alu_src2,wd_i,wreg_i,alu_result,wd_o0,wreg_o0);
    
    wire[31:0] wdata_i;
    wire[4:0] wd_i1;
    wire wreg_i1;
    wire[31:0] wdata_o;
    wire[4:0] wd_o1;
    wire wreg_o1;
    
    ex_mem exmem0(clk,alu_result,wd_o0,wreg_o0,wdata_i,wd_i1,wreg_i1);
    mem mem0(wdata_i,wd_i1,wreg_i1,wdata_o,wd_o1,wreg_o1);

    wire[31:0] wb_wdata;
    wire[4:0] wb_wd;
    wire wb_wreg;
    
    mem_wb mem_wb0(clk,wdata_o,wd_o1,wreg_o1,wb_wdata,wb_wd,wb_wreg);

    regfile regfile0(rst,clk,wb_wd,wb_wdata,wb_wreg,
    reg1_addr_o,reg1_read_o,reg1_data_i,
    reg2_addr_o,reg2_read_o,reg2_data_i);

endmodule
```

## if_id 等参照第七次实验“五级流水CPU前置代码”，那个就是对的

## sopc
```verilog
`timescale 1ns / 1ps

module sopc1(
    input wire clk,
    input wire rst
    );
    wire rom_ce_o;
    wire[31:0] rom_addr_o;
    wire[31:0] inst_i;
    
    pipeline_cpu cpu0(rst,clk,inst_i,rom_ce_o,rom_addr_o);
    
    inst_rom rom0(rom_ce_o,rom_addr_o,inst_i);
endmodule
```

其他代码参照前几次实验。不做任何改动。

## 仿真代码 改个名字就行了

# 仿真前的准备

如果你按照手把手教你搞定实验7做完了实验，并在此次实验中什么都没改————那仿真就完了！

我告诉你怎么回事————第七次实验中，指令序列是一个指令一个时钟周期，但在本次实验中，一个指令要经过五个时钟周期才能执行完毕，这也就意味着前三条存数指令还没真正执行完毕，寄存器中尚未写入数据时，4-6条移位指令执行时在译码阶段根本取不到数据，所以肯定出问题。

那怎么办呢？

好，我们在前三条存数指令后面加五条完全没用的指令：

3c041111  
3c052222  
3c063333  
3c074444  
3c085555  

这五条指令将1111、2222、3333、4444、5555存入4、5、6、7、8号寄存器中，这五条指令执行完时，前三条指令的数据已经写入寄存器中了。

同理，所有的移位指令也会遇上这个问题，所以我们在所有的移位指令后面加上这五条指令。最终的指令序列如下：

3c010005  
3c020003  
3c030002  
3c041111  
3c052222  
3c063333  
3c074444  
3c085555  
00010c02  
00021402  
00031C02  
3c041111  
3c052222  
3c063333  
3c074444  
3c085555  
0022C020  
0022C021  
0022C022  
0022C023  
0041C02A  
0041C02B  
0022C024  
0022C025  
0022C026  
0022C027  
00010880  
00021042  
3c041111  
3c052222  
3c063333  
3c074444  
3c085555  
0018c103  

好，如此一来，最终寄存器堆中的结果应该跟试验7中的结果一致了。

