### 为什么在仿真测试文件中，需要将输入信号写成reg类型，将输出信号写成wire类型？

在 Verilog（或 SystemVerilog 以 Verilog 风格编写）的**仿真测试文件（testbench）**中，通常遵循这样的约定：

- **输入信号声明为 `reg`**
- **输出信号声明为 `wire`**

这并不是语法强制要求，而是由 **信号的驱动方式和语言语义**决定的。

## 一、核心原因概括

> **谁来“驱动”这个信号，决定它是 `reg` 还是 `wire`。**

- `reg`：**由过程块（`initial` / `always`）驱动**
- `wire`：**由连续赋值或模块端口连接驱动**

在 testbench 中：

- DUT（被测模块）的**输入**需要由测试激励在 `initial / always` 中赋值 → 必须是 `reg`
- DUT 的**输出**由 DUT 内部逻辑连续驱动 → 必须是 `wire`