## 									计算机组成原理

------

#### 1.gitlab

```c
http://8.152.206.202/  /*gitlab访问网站*/
用户名为：个人ucas邮箱
密码：电脑密码
username：
    ucas邮箱前缀
gitlab昵称：
    汉字姓名+学号
```

#### 2.git

```c
git使用指南网址：
   http://8.152.206.202/ucas-cod-2021-dev/gituserguide 
verilog HDL语法复习资料：
    http://8.152.206.202/ucas-cod-2021-dev/verilog-review
linux基本命令指南：
    http:// 8.152.206.202/ucas-cod-2021-dev/linux-basic-instrucctions
```

#### 3.docker

```c
s-ide集成开发环境网址：
    http://localhost:3000
熟悉文档：
    http://8.152.206.202/ucas-cod-2021-dev/hello-side-and-gitlab
```

#### 4.复习verilog

```verilog
1.阻塞赋值和非阻塞赋值之间的关系：
	阻塞赋值 = 值立即改变
	
	非阻塞赋值 <= 值不是立即改变，可以理解为并行进行
	

2.组合逻辑和时序逻辑的区别在于，组合逻辑的结果只取决于输入条件；而时序逻辑的结果还与当前状态有关

3.wire [31：0] x;
assign a=x&(x-1)//则a为x去除最后一位后的二进制数字

4.assign a=b;
//a 必须为wire型，b可为wire可为reg
//描述组合逻辑电路
5.always@（*）begin
a=b;//a is reg 组合逻辑电路
end
always@(posedge clk)begin
	a<=b;//a is reg 时序逻辑电路
end

6.!a //逻辑上的非
~a //按位非

7.wire [7:0] int;
int[2:0]//表示后三位
int[0]//表示最后一位

8.x={a[2:0],b[2:0]};//表示x为ab连接之后的数字

9.x=a||b;// 逻辑或可以直接使用

10.x=a^b^c^d;//异或直接有运算符号的，不需要再z
```

一个网站：https://www.nowcoder.com/exam/oj?page=1&tab=Verilog%E7%AF%87&topicId=311。在线编程verilog

#### 5.Verilog实验

#### 6.有关学习

《程序是怎样跑起来的》

哈工大计算机组成原理视频刘宏伟
