TimeQuest Timing Analyzer report for DE2_Default
Fri Jan 06 23:31:44 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Progagation Delay
 39. Minimum Progagation Delay
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_Default                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; DE2_Default.sdc ; OK     ; Fri Jan 06 23:31:43 2023 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 254.45 MHz ; 254.45 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 16.070 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 17.792 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.451 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 16.070 ; Cont[0]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.967      ;
; 16.141 ; Cont[0]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.896      ;
; 16.212 ; Cont[0]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.825      ;
; 16.280 ; Cont[1]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.757      ;
; 16.283 ; Cont[0]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.754      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.303 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.733      ;
; 16.350 ; Cont[2]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.687      ;
; 16.351 ; Cont[1]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.686      ;
; 16.354 ; Cont[0]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.683      ;
; 16.386 ; Cont[3]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.651      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.410 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.626      ;
; 16.421 ; Cont[2]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.616      ;
; 16.422 ; Cont[1]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.615      ;
; 16.425 ; Cont[0]                ; Cont[26]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.612      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.438 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.446 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.590      ;
; 16.457 ; Cont[3]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.580      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.480 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.556      ;
; 16.492 ; Cont[4]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.545      ;
; 16.492 ; Cont[2]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.545      ;
; 16.493 ; Cont[1]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.544      ;
; 16.496 ; Cont[0]                ; Cont[25]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.541      ;
; 16.527 ; Cont[5]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.510      ;
; 16.528 ; Cont[3]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.509      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.539 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.497      ;
; 16.563 ; Cont[4]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.474      ;
; 16.563 ; Cont[2]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.474      ;
; 16.564 ; Cont[1]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.473      ;
; 16.567 ; Cont[0]                ; Cont[24]               ; clk          ; clk         ; 20.000       ; 0.001      ; 3.470      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.567 ; LCD_TEST:u5|mDLY[2]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 3.469      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.571 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.465      ;
; 16.573 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
; 16.573 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
; 16.573 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
; 16.573 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
; 16.573 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                       ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Cont[0]                                ; Cont[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reset_Delay:r0|Cont[0]                 ; Reset_Delay:r0|Cont[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|mLCD_Start                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_ST.000001            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000010            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LUT_INDEX[0]               ; LCD_TEST:u5|LUT_INDEX[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_TEST:u5|mLCD_ST.000000             ; LCD_TEST:u5|mLCD_ST.000000            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; LCD_TEST:u5|LCD_Controller:u0|preStart ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Reset_Delay:r0|Cont[19]                ; Reset_Delay:r0|Cont[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Cont[31]                               ; Cont[31]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.537 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|ST.00   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.541 ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_Start                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.553 ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.553 ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.559 ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|LUT_INDEX[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.795 ; Cont[16]                               ; Cont[16]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; LCD_TEST:u5|mDLY[0]                    ; LCD_TEST:u5|mDLY[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; Reset_Delay:r0|Cont[10]                ; Reset_Delay:r0|Cont[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; Cont[1]                                ; Cont[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; Cont[2]                                ; Cont[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Cont[4]                                ; Cont[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Cont[7]                                ; Cont[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Cont[9]                                ; Cont[9]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Cont[11]                               ; Cont[11]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Cont[13]                               ; Cont[13]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Reset_Delay:r0|Cont[1]                 ; Reset_Delay:r0|Cont[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; Reset_Delay:r0|Cont[11]                ; Reset_Delay:r0|Cont[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000001            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Cont[17]                               ; Cont[17]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Cont[14]                               ; Cont[14]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[15]                               ; Cont[15]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[18]                               ; Cont[18]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[20]                               ; Cont[20]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[23]                               ; Cont[23]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[25]                               ; Cont[25]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[27]                               ; Cont[27]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[29]                               ; Cont[29]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Cont[30]                               ; Cont[30]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[7]                 ; Reset_Delay:r0|Cont[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_TEST:u5|mDLY[8]                    ; LCD_TEST:u5|mDLY[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000000            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Reset_Delay:r0|Cont[3]                 ; Reset_Delay:r0|Cont[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; Reset_Delay:r0|Cont[5]                 ; Reset_Delay:r0|Cont[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Reset_Delay:r0|Cont[8]                 ; Reset_Delay:r0|Cont[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reset_Delay:r0|Cont[9]                 ; Reset_Delay:r0|Cont[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; Reset_Delay:r0|Cont[12]                ; Reset_Delay:r0|Cont[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_TEST:u5|mDLY[11]                   ; LCD_TEST:u5|mDLY[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_TEST:u5|mDLY[13]                   ; LCD_TEST:u5|mDLY[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_TEST:u5|mDLY[16]                   ; LCD_TEST:u5|mDLY[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; Reset_Delay:r0|Cont[14]                ; Reset_Delay:r0|Cont[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; Reset_Delay:r0|Cont[17]                ; Reset_Delay:r0|Cont[17]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.824 ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|LUT_INDEX[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; Cont[8]                                ; Cont[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Cont[10]                               ; Cont[10]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000011            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; Cont[3]                                ; Cont[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; Cont[5]                                ; Cont[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; Cont[6]                                ; Cont[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; Reset_Delay:r0|Cont[0]                 ; Reset_Delay:r0|Cont[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; Cont[19]                               ; Cont[19]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Cont[24]                               ; Cont[24]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Cont[26]                               ; Cont[26]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Cont[28]                               ; Cont[28]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Cont[21]                               ; Cont[21]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Cont[22]                               ; Cont[22]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; LCD_TEST:u5|mDLY[1]                    ; LCD_TEST:u5|mDLY[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; LCD_TEST:u5|mDLY[3]                    ; LCD_TEST:u5|mDLY[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.844 ; Reset_Delay:r0|Cont[2]                 ; Reset_Delay:r0|Cont[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; LCD_TEST:u5|mDLY[17]                   ; LCD_TEST:u5|mDLY[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:r0|Cont[4]                 ; Reset_Delay:r0|Cont[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Reset_Delay:r0|Cont[13]                ; Reset_Delay:r0|Cont[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Reset_Delay:r0|Cont[18]                ; Reset_Delay:r0|Cont[18]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; LCD_TEST:u5|mDLY[12]                   ; LCD_TEST:u5|mDLY[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; LCD_TEST:u5|mDLY[14]                   ; LCD_TEST:u5|mDLY[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:r0|Cont[6]                 ; Reset_Delay:r0|Cont[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:r0|Cont[15]                ; Reset_Delay:r0|Cont[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_TEST:u5|mDLY[15]                   ; LCD_TEST:u5|mDLY[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; Reset_Delay:r0|Cont[16]                ; Reset_Delay:r0|Cont[16]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.862 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.128      ;
; 0.863 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; LCD_TEST:u5|LUT_INDEX[4]               ; LCD_TEST:u5|LUT_INDEX[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.868 ; LCD_TEST:u5|LUT_INDEX[2]               ; LCD_TEST:u5|LUT_INDEX[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.883 ; LCD_TEST:u5|mDLY[17]                   ; LCD_TEST:u5|mLCD_ST.000011            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.147      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                    ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.792 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|preStart ; clk          ; clk         ; 20.000       ; -0.014     ; 2.230      ;
; 17.792 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; clk          ; clk         ; 20.000       ; -0.014     ; 2.230      ;
; 17.792 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; clk          ; clk         ; 20.000       ; -0.014     ; 2.230      ;
; 17.792 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; clk          ; clk         ; 20.000       ; -0.014     ; 2.230      ;
; 17.792 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; clk          ; clk         ; 20.000       ; -0.014     ; 2.230      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_RS                    ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[0]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[1]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[2]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[5]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[6]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 17.993 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[7]               ; clk          ; clk         ; 20.000       ; -0.018     ; 2.025      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[0]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[1]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[2]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[3]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[5]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[6]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[7]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[8]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[4]                    ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[3]               ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.025 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[4]               ; clk          ; clk         ; 20.000       ; -0.012     ; 1.999      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.030 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; clk          ; clk         ; 20.000       ; -0.011     ; 1.995      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[9]                    ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[10]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[11]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[12]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[13]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[14]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[15]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[16]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.310 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[17]                   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.723      ;
; 18.318 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_Start                 ; clk          ; clk         ; 20.000       ; -0.005     ; 1.713      ;
; 18.318 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000001             ; clk          ; clk         ; 20.000       ; -0.005     ; 1.713      ;
; 18.318 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000010             ; clk          ; clk         ; 20.000       ; -0.005     ; 1.713      ;
; 18.318 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000011             ; clk          ; clk         ; 20.000       ; -0.005     ; 1.713      ;
; 18.318 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000000             ; clk          ; clk         ; 20.000       ; -0.005     ; 1.713      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[1]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[2]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[3]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[4]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[5]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
; 18.319 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[0]               ; clk          ; clk         ; 20.000       ; -0.009     ; 1.708      ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                    ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[1]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[2]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[3]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[4]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[5]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.451 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[0]               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.708      ;
; 1.452 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_Start                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.713      ;
; 1.452 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000001             ; clk          ; clk         ; 0.000        ; -0.005     ; 1.713      ;
; 1.452 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000010             ; clk          ; clk         ; 0.000        ; -0.005     ; 1.713      ;
; 1.452 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000011             ; clk          ; clk         ; 0.000        ; -0.005     ; 1.713      ;
; 1.452 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000000             ; clk          ; clk         ; 0.000        ; -0.005     ; 1.713      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[9]                    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[10]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[11]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[12]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[13]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[14]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[15]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[16]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.460 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[17]                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.723      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.740 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; clk          ; clk         ; 0.000        ; -0.011     ; 1.995      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[0]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[1]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[2]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[3]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[5]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[6]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[7]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[8]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[4]                    ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[3]               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.745 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[4]               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.999      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_RS                    ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[0]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[1]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[2]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[5]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[6]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.777 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[7]               ; clk          ; clk         ; 0.000        ; -0.018     ; 2.025      ;
; 1.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|preStart ; clk          ; clk         ; 0.000        ; -0.014     ; 2.230      ;
; 1.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; clk          ; clk         ; 0.000        ; -0.014     ; 2.230      ;
; 1.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; clk          ; clk         ; 0.000        ; -0.014     ; 2.230      ;
; 1.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; clk          ; clk         ; 0.000        ; -0.014     ; 2.230      ;
; 1.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; clk          ; clk         ; 0.000        ; -0.014     ; 2.230      ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[0]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[0]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[10]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[10]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[11]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[11]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[12]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[12]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[13]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[13]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[14]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[14]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[15]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[15]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[16]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[16]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[17]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[17]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[18]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[18]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[19]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[19]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[1]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[1]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[20]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[20]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[21]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[21]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[22]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[22]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[23]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[23]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[24]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[24]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[25]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[25]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[26]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[26]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[27]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[27]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[28]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[28]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[29]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[29]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[2]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[2]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[30]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[30]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[31]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[31]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[3]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[3]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[4]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[4]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[5]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[5]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[6]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[6]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[7]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[7]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[8]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[8]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[9]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[9]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; clk        ; 13.611 ; 13.611 ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 9.881  ; 9.881  ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 13.611 ; 13.611 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 10.072 ; 10.072 ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 11.471 ; 11.471 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 9.876  ; 9.876  ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 8.712  ; 8.712  ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 9.412  ; 9.412  ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 9.177  ; 9.177  ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 8.528  ; 8.528  ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 9.426  ; 9.426  ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 8.810  ; 8.810  ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 8.829  ; 8.829  ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 9.414  ; 9.414  ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 8.833  ; 8.833  ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 8.798  ; 8.798  ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 13.592 ; 13.592 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 13.504 ; 13.504 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 13.592 ; 13.592 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 10.539 ; 10.539 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 12.444 ; 12.444 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 10.941 ; 10.941 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 13.141 ; 13.141 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 13.537 ; 13.537 ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 13.490 ; 13.490 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 13.537 ; 13.537 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 12.832 ; 12.832 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 13.535 ; 13.535 ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 13.456 ; 13.456 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 13.535 ; 13.535 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 11.563 ; 11.563 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 11.100 ; 11.100 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 13.051 ; 13.051 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 14.173 ; 14.173 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 13.316 ; 13.316 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 14.173 ; 14.173 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 10.920 ; 10.920 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 12.753 ; 12.753 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 11.291 ; 11.291 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 10.836 ; 10.836 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 12.791 ; 12.791 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 6.210  ; 6.210  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 6.250  ; 6.250  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 6.234  ; 6.234  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 6.043  ; 6.043  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 6.526  ; 6.526  ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 7.224  ; 7.224  ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 7.290  ; 7.290  ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 7.182  ; 7.182  ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 7.320  ; 7.320  ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 7.336  ; 7.336  ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 7.419  ; 7.419  ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 7.174  ; 7.174  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 7.244  ; 7.244  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 6.975  ; 6.975  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 6.963  ; 6.963  ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.692  ; 8.692  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; clk        ; 8.634  ; 8.634  ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 9.518  ; 9.518  ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 13.225 ; 13.225 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 10.402 ; 10.402 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 9.686  ; 9.686  ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 11.083 ; 11.083 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 9.489  ; 9.489  ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 8.634  ; 8.634  ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 8.112  ; 8.112  ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 9.523  ; 9.523  ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 8.326  ; 8.326  ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 12.025 ; 12.025 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 8.789  ; 8.789  ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 8.141  ; 8.141  ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 8.112  ; 8.112  ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 9.037  ; 9.037  ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 11.772 ; 11.772 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 8.805  ; 8.805  ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 8.423  ; 8.423  ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 9.051  ; 9.051  ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 8.541  ; 8.541  ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 8.992  ; 8.992  ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 8.479  ; 8.479  ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 8.446  ; 8.446  ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 8.407  ; 8.407  ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 10.016 ; 10.016 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 13.141 ; 13.141 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 13.206 ; 13.206 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 10.150 ; 10.150 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 12.058 ; 12.058 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 10.553 ; 10.553 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 10.016 ; 10.016 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 12.750 ; 12.750 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 13.127 ; 13.127 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 13.151 ; 13.151 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 10.104 ; 10.104 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 12.063 ; 12.063 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 10.236 ; 10.236 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 12.441 ; 12.441 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 13.093 ; 13.093 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 13.149 ; 13.149 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 11.175 ; 11.175 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 12.660 ; 12.660 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 10.449 ; 10.449 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 12.953 ; 12.953 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 13.787 ; 13.787 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 10.531 ; 10.531 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 10.903 ; 10.903 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 10.449 ; 10.449 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 12.400 ; 12.400 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 6.043  ; 6.043  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 6.210  ; 6.210  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 6.250  ; 6.250  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 6.234  ; 6.234  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 6.043  ; 6.043  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 6.526  ; 6.526  ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 7.224  ; 7.224  ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 7.290  ; 7.290  ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 7.182  ; 7.182  ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 7.320  ; 7.320  ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 7.336  ; 7.336  ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 6.963  ; 6.963  ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 7.419  ; 7.419  ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 7.174  ; 7.174  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 7.244  ; 7.244  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 6.975  ; 6.975  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 6.963  ; 6.963  ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.692  ; 8.692  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; HEX0[0]     ; 12.394 ;        ;        ; 12.394 ;
; KEY[0]     ; HEX0[1]     ; 16.277 ;        ;        ; 16.277 ;
; KEY[0]     ; HEX0[2]     ; 13.474 ;        ;        ; 13.474 ;
; KEY[0]     ; HEX0[3]     ; 12.585 ;        ;        ; 12.585 ;
; KEY[0]     ; HEX0[4]     ; 14.270 ;        ;        ; 14.270 ;
; KEY[0]     ; HEX0[5]     ; 12.667 ;        ;        ; 12.667 ;
; KEY[0]     ; HEX0[6]     ; 11.852 ;        ;        ; 11.852 ;
; KEY[0]     ; HEX1[0]     ; 12.399 ;        ;        ; 12.399 ;
; KEY[0]     ; HEX1[1]     ; 11.378 ;        ;        ; 11.378 ;
; KEY[0]     ; HEX1[2]     ; 12.095 ;        ;        ; 12.095 ;
; KEY[0]     ; HEX1[3]     ; 14.924 ;        ;        ; 14.924 ;
; KEY[0]     ; HEX1[4]     ; 11.976 ;        ;        ; 11.976 ;
; KEY[0]     ; HEX1[5]     ; 11.319 ;        ;        ; 11.319 ;
; KEY[0]     ; HEX1[6]     ; 11.330 ;        ;        ; 11.330 ;
; KEY[0]     ; HEX2[0]     ; 12.246 ;        ;        ; 12.246 ;
; KEY[0]     ; HEX2[1]     ; 11.279 ;        ;        ; 11.279 ;
; KEY[0]     ; HEX2[2]     ; 12.109 ;        ;        ; 12.109 ;
; KEY[0]     ; HEX2[3]     ; 14.671 ;        ;        ; 14.671 ;
; KEY[0]     ; HEX2[4]     ; 11.992 ;        ;        ; 11.992 ;
; KEY[0]     ; HEX2[5]     ; 11.601 ;        ;        ; 11.601 ;
; KEY[0]     ; HEX2[6]     ; 11.656 ;        ;        ; 11.656 ;
; KEY[0]     ; HEX3[0]     ; 11.927 ;        ;        ; 11.927 ;
; KEY[0]     ; HEX3[1]     ; 11.593 ;        ;        ; 11.593 ;
; KEY[0]     ; HEX3[2]     ; 12.064 ;        ;        ; 12.064 ;
; KEY[0]     ; HEX3[3]     ; 14.196 ;        ;        ; 14.196 ;
; KEY[0]     ; HEX3[4]     ; 11.666 ;        ;        ; 11.666 ;
; KEY[0]     ; HEX3[5]     ; 11.624 ;        ;        ; 11.624 ;
; KEY[0]     ; HEX3[6]     ; 11.625 ;        ;        ; 11.625 ;
; KEY[0]     ; HEX4[0]     ; 16.017 ;        ;        ; 16.017 ;
; KEY[0]     ; HEX4[1]     ; 16.258 ;        ;        ; 16.258 ;
; KEY[0]     ; HEX4[2]     ; 13.222 ;        ;        ; 13.222 ;
; KEY[0]     ; HEX4[3]     ; 14.957 ;        ;        ; 14.957 ;
; KEY[0]     ; HEX4[4]     ; 13.740 ;        ;        ; 13.740 ;
; KEY[0]     ; HEX4[5]     ; 13.194 ;        ;        ; 13.194 ;
; KEY[0]     ; HEX4[6]     ; 15.968 ;        ;        ; 15.968 ;
; KEY[0]     ; HEX5[0]     ; 16.003 ;        ;        ; 16.003 ;
; KEY[0]     ; HEX5[1]     ; 16.203 ;        ;        ; 16.203 ;
; KEY[0]     ; HEX5[2]     ; 13.176 ;        ;        ; 13.176 ;
; KEY[0]     ; HEX5[3]     ; 14.962 ;        ;        ; 14.962 ;
; KEY[0]     ; HEX5[4]     ; 13.423 ;        ;        ; 13.423 ;
; KEY[0]     ; HEX5[5]     ; 13.069 ;        ;        ; 13.069 ;
; KEY[0]     ; HEX5[6]     ; 15.659 ;        ;        ; 15.659 ;
; KEY[0]     ; HEX6[0]     ; 15.969 ;        ;        ; 15.969 ;
; KEY[0]     ; HEX6[1]     ; 16.201 ;        ;        ; 16.201 ;
; KEY[0]     ; HEX6[2]     ; 12.883 ;        ;        ; 12.883 ;
; KEY[0]     ; HEX6[3]     ; 15.271 ;        ;        ; 15.271 ;
; KEY[0]     ; HEX6[4]     ; 14.362 ;        ;        ; 14.362 ;
; KEY[0]     ; HEX6[5]     ; 13.891 ;        ;        ; 13.891 ;
; KEY[0]     ; HEX6[6]     ; 15.878 ;        ;        ; 15.878 ;
; KEY[0]     ; HEX7[0]     ; 15.829 ;        ;        ; 15.829 ;
; KEY[0]     ; HEX7[1]     ; 16.839 ;        ;        ; 16.839 ;
; KEY[0]     ; HEX7[2]     ; 13.603 ;        ;        ; 13.603 ;
; KEY[0]     ; HEX7[3]     ; 15.266 ;        ;        ; 15.266 ;
; KEY[0]     ; HEX7[4]     ; 14.090 ;        ;        ; 14.090 ;
; KEY[0]     ; HEX7[5]     ; 13.627 ;        ;        ; 13.627 ;
; KEY[0]     ; HEX7[6]     ; 15.618 ;        ;        ; 15.618 ;
; KEY[0]     ; LEDG[0]     ;        ; 11.282 ; 11.282 ;        ;
; KEY[0]     ; LEDG[1]     ;        ; 10.888 ; 10.888 ;        ;
; KEY[0]     ; LEDG[2]     ;        ; 10.745 ; 10.745 ;        ;
; KEY[0]     ; LEDG[3]     ;        ; 11.262 ; 11.262 ;        ;
; KEY[0]     ; LEDG[4]     ;        ; 10.915 ; 10.915 ;        ;
; KEY[0]     ; LEDG[5]     ;        ; 10.775 ; 10.775 ;        ;
; KEY[0]     ; LEDG[6]     ;        ; 11.279 ; 11.279 ;        ;
; KEY[0]     ; LEDG[7]     ;        ; 11.069 ; 11.069 ;        ;
; KEY[0]     ; LEDG[8]     ;        ; 12.347 ; 12.347 ;        ;
; KEY[0]     ; LEDR[0]     ;        ; 11.257 ; 11.257 ;        ;
; KEY[0]     ; LEDR[1]     ;        ; 11.261 ; 11.261 ;        ;
; KEY[0]     ; LEDR[2]     ;        ; 11.249 ; 11.249 ;        ;
; KEY[0]     ; LEDR[3]     ;        ; 11.235 ; 11.235 ;        ;
; KEY[0]     ; LEDR[4]     ;        ; 11.043 ; 11.043 ;        ;
; KEY[0]     ; LEDR[5]     ;        ; 11.035 ; 11.035 ;        ;
; KEY[0]     ; LEDR[6]     ;        ; 11.032 ; 11.032 ;        ;
; KEY[0]     ; LEDR[7]     ;        ; 11.023 ; 11.023 ;        ;
; KEY[0]     ; LEDR[8]     ;        ; 11.695 ; 11.695 ;        ;
; KEY[0]     ; LEDR[9]     ;        ; 12.426 ; 12.426 ;        ;
; KEY[0]     ; LEDR[10]    ;        ; 12.271 ; 12.271 ;        ;
; KEY[0]     ; LEDR[11]    ;        ; 12.125 ; 12.125 ;        ;
; KEY[0]     ; LEDR[12]    ;        ; 12.135 ; 12.135 ;        ;
; KEY[0]     ; LEDR[13]    ;        ; 12.235 ; 12.235 ;        ;
; KEY[0]     ; LEDR[14]    ;        ; 12.765 ; 12.765 ;        ;
; KEY[0]     ; LEDR[15]    ;        ; 12.758 ; 12.758 ;        ;
; KEY[0]     ; LEDR[16]    ;        ; 12.441 ; 12.441 ;        ;
; KEY[0]     ; LEDR[17]    ;        ; 13.032 ; 13.032 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; HEX0[0]     ; 12.394 ;        ;        ; 12.394 ;
; KEY[0]     ; HEX0[1]     ; 16.277 ;        ;        ; 16.277 ;
; KEY[0]     ; HEX0[2]     ; 13.474 ;        ;        ; 13.474 ;
; KEY[0]     ; HEX0[3]     ; 12.585 ;        ;        ; 12.585 ;
; KEY[0]     ; HEX0[4]     ; 14.270 ;        ;        ; 14.270 ;
; KEY[0]     ; HEX0[5]     ; 12.667 ;        ;        ; 12.667 ;
; KEY[0]     ; HEX0[6]     ; 11.852 ;        ;        ; 11.852 ;
; KEY[0]     ; HEX1[0]     ; 12.399 ;        ;        ; 12.399 ;
; KEY[0]     ; HEX1[1]     ; 11.378 ;        ;        ; 11.378 ;
; KEY[0]     ; HEX1[2]     ; 12.095 ;        ;        ; 12.095 ;
; KEY[0]     ; HEX1[3]     ; 14.924 ;        ;        ; 14.924 ;
; KEY[0]     ; HEX1[4]     ; 11.976 ;        ;        ; 11.976 ;
; KEY[0]     ; HEX1[5]     ; 11.319 ;        ;        ; 11.319 ;
; KEY[0]     ; HEX1[6]     ; 11.330 ;        ;        ; 11.330 ;
; KEY[0]     ; HEX2[0]     ; 12.246 ;        ;        ; 12.246 ;
; KEY[0]     ; HEX2[1]     ; 11.279 ;        ;        ; 11.279 ;
; KEY[0]     ; HEX2[2]     ; 12.109 ;        ;        ; 12.109 ;
; KEY[0]     ; HEX2[3]     ; 14.671 ;        ;        ; 14.671 ;
; KEY[0]     ; HEX2[4]     ; 11.992 ;        ;        ; 11.992 ;
; KEY[0]     ; HEX2[5]     ; 11.601 ;        ;        ; 11.601 ;
; KEY[0]     ; HEX2[6]     ; 11.656 ;        ;        ; 11.656 ;
; KEY[0]     ; HEX3[0]     ; 11.927 ;        ;        ; 11.927 ;
; KEY[0]     ; HEX3[1]     ; 11.593 ;        ;        ; 11.593 ;
; KEY[0]     ; HEX3[2]     ; 12.064 ;        ;        ; 12.064 ;
; KEY[0]     ; HEX3[3]     ; 14.196 ;        ;        ; 14.196 ;
; KEY[0]     ; HEX3[4]     ; 11.666 ;        ;        ; 11.666 ;
; KEY[0]     ; HEX3[5]     ; 11.624 ;        ;        ; 11.624 ;
; KEY[0]     ; HEX3[6]     ; 11.625 ;        ;        ; 11.625 ;
; KEY[0]     ; HEX4[0]     ; 16.017 ;        ;        ; 16.017 ;
; KEY[0]     ; HEX4[1]     ; 16.258 ;        ;        ; 16.258 ;
; KEY[0]     ; HEX4[2]     ; 13.222 ;        ;        ; 13.222 ;
; KEY[0]     ; HEX4[3]     ; 14.957 ;        ;        ; 14.957 ;
; KEY[0]     ; HEX4[4]     ; 13.740 ;        ;        ; 13.740 ;
; KEY[0]     ; HEX4[5]     ; 13.194 ;        ;        ; 13.194 ;
; KEY[0]     ; HEX4[6]     ; 15.968 ;        ;        ; 15.968 ;
; KEY[0]     ; HEX5[0]     ; 16.003 ;        ;        ; 16.003 ;
; KEY[0]     ; HEX5[1]     ; 16.203 ;        ;        ; 16.203 ;
; KEY[0]     ; HEX5[2]     ; 13.176 ;        ;        ; 13.176 ;
; KEY[0]     ; HEX5[3]     ; 14.962 ;        ;        ; 14.962 ;
; KEY[0]     ; HEX5[4]     ; 13.423 ;        ;        ; 13.423 ;
; KEY[0]     ; HEX5[5]     ; 13.069 ;        ;        ; 13.069 ;
; KEY[0]     ; HEX5[6]     ; 15.659 ;        ;        ; 15.659 ;
; KEY[0]     ; HEX6[0]     ; 15.969 ;        ;        ; 15.969 ;
; KEY[0]     ; HEX6[1]     ; 16.201 ;        ;        ; 16.201 ;
; KEY[0]     ; HEX6[2]     ; 12.883 ;        ;        ; 12.883 ;
; KEY[0]     ; HEX6[3]     ; 15.271 ;        ;        ; 15.271 ;
; KEY[0]     ; HEX6[4]     ; 14.362 ;        ;        ; 14.362 ;
; KEY[0]     ; HEX6[5]     ; 13.891 ;        ;        ; 13.891 ;
; KEY[0]     ; HEX6[6]     ; 15.878 ;        ;        ; 15.878 ;
; KEY[0]     ; HEX7[0]     ; 15.829 ;        ;        ; 15.829 ;
; KEY[0]     ; HEX7[1]     ; 16.839 ;        ;        ; 16.839 ;
; KEY[0]     ; HEX7[2]     ; 13.603 ;        ;        ; 13.603 ;
; KEY[0]     ; HEX7[3]     ; 15.266 ;        ;        ; 15.266 ;
; KEY[0]     ; HEX7[4]     ; 14.090 ;        ;        ; 14.090 ;
; KEY[0]     ; HEX7[5]     ; 13.627 ;        ;        ; 13.627 ;
; KEY[0]     ; HEX7[6]     ; 15.618 ;        ;        ; 15.618 ;
; KEY[0]     ; LEDG[0]     ;        ; 11.282 ; 11.282 ;        ;
; KEY[0]     ; LEDG[1]     ;        ; 10.888 ; 10.888 ;        ;
; KEY[0]     ; LEDG[2]     ;        ; 10.745 ; 10.745 ;        ;
; KEY[0]     ; LEDG[3]     ;        ; 11.262 ; 11.262 ;        ;
; KEY[0]     ; LEDG[4]     ;        ; 10.915 ; 10.915 ;        ;
; KEY[0]     ; LEDG[5]     ;        ; 10.775 ; 10.775 ;        ;
; KEY[0]     ; LEDG[6]     ;        ; 11.279 ; 11.279 ;        ;
; KEY[0]     ; LEDG[7]     ;        ; 11.069 ; 11.069 ;        ;
; KEY[0]     ; LEDG[8]     ;        ; 12.347 ; 12.347 ;        ;
; KEY[0]     ; LEDR[0]     ;        ; 11.257 ; 11.257 ;        ;
; KEY[0]     ; LEDR[1]     ;        ; 11.261 ; 11.261 ;        ;
; KEY[0]     ; LEDR[2]     ;        ; 11.249 ; 11.249 ;        ;
; KEY[0]     ; LEDR[3]     ;        ; 11.235 ; 11.235 ;        ;
; KEY[0]     ; LEDR[4]     ;        ; 11.043 ; 11.043 ;        ;
; KEY[0]     ; LEDR[5]     ;        ; 11.035 ; 11.035 ;        ;
; KEY[0]     ; LEDR[6]     ;        ; 11.032 ; 11.032 ;        ;
; KEY[0]     ; LEDR[7]     ;        ; 11.023 ; 11.023 ;        ;
; KEY[0]     ; LEDR[8]     ;        ; 11.695 ; 11.695 ;        ;
; KEY[0]     ; LEDR[9]     ;        ; 12.426 ; 12.426 ;        ;
; KEY[0]     ; LEDR[10]    ;        ; 12.271 ; 12.271 ;        ;
; KEY[0]     ; LEDR[11]    ;        ; 12.125 ; 12.125 ;        ;
; KEY[0]     ; LEDR[12]    ;        ; 12.135 ; 12.135 ;        ;
; KEY[0]     ; LEDR[13]    ;        ; 12.235 ; 12.235 ;        ;
; KEY[0]     ; LEDR[14]    ;        ; 12.765 ; 12.765 ;        ;
; KEY[0]     ; LEDR[15]    ;        ; 12.758 ; 12.758 ;        ;
; KEY[0]     ; LEDR[16]    ;        ; 12.441 ; 12.441 ;        ;
; KEY[0]     ; LEDR[17]    ;        ; 13.032 ; 13.032 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 18.111 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 18.856 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.772 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 18.111 ; Cont[0]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.922      ;
; 18.146 ; Cont[0]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.887      ;
; 18.181 ; Cont[0]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.852      ;
; 18.201 ; Cont[1]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.832      ;
; 18.216 ; Cont[0]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.817      ;
; 18.235 ; Cont[2]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.798      ;
; 18.236 ; Cont[1]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.797      ;
; 18.251 ; Cont[0]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.782      ;
; 18.257 ; Cont[3]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.776      ;
; 18.270 ; Cont[2]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.763      ;
; 18.271 ; Cont[1]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.762      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.285 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.747      ;
; 18.286 ; Cont[0]                ; Cont[26]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.747      ;
; 18.292 ; Cont[3]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.741      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; LCD_TEST:u5|mDLY[8]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.295 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.737      ;
; 18.304 ; Cont[4]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.729      ;
; 18.305 ; Cont[2]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.728      ;
; 18.306 ; Cont[1]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.727      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.312 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.720      ;
; 18.321 ; Cont[0]                ; Cont[25]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.712      ;
; 18.326 ; Cont[5]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.707      ;
; 18.327 ; Cont[3]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.706      ;
; 18.339 ; Cont[4]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.694      ;
; 18.340 ; Cont[2]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.693      ;
; 18.341 ; Cont[1]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.692      ;
; 18.356 ; Cont[0]                ; Cont[24]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.677      ;
; 18.361 ; Cont[6]                ; Cont[31]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.672      ;
; 18.361 ; Cont[5]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.672      ;
; 18.362 ; Cont[3]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.671      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.365 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.667      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[3] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[4] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[5] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[6] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[7] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[8] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.367 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[9] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.665      ;
; 18.374 ; Cont[4]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.659      ;
; 18.375 ; Cont[2]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.658      ;
; 18.376 ; Cont[1]                ; Cont[26]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.657      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[3]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[5]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[6]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[7]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[8]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.377 ; LCD_TEST:u5|mDLY[6]    ; LCD_TEST:u5|mDLY[4]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.655      ;
; 18.396 ; Cont[6]                ; Cont[30]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.637      ;
; 18.396 ; Cont[5]                ; Cont[29]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.637      ;
; 18.397 ; Cont[3]                ; Cont[27]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.636      ;
; 18.409 ; Cont[4]                ; Cont[28]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.624      ;
; 18.410 ; Cont[2]                ; Cont[26]               ; clk          ; clk         ; 20.000       ; 0.001      ; 1.623      ;
; 18.410 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[0]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.622      ;
; 18.410 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[1]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.622      ;
; 18.410 ; LCD_TEST:u5|mDLY[3]    ; LCD_TEST:u5|mDLY[2]    ; clk          ; clk         ; 20.000       ; 0.000      ; 1.622      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                       ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Cont[0]                                ; Cont[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:r0|Cont[0]                 ; Reset_Delay:r0|Cont[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|mLCD_Start                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_ST.000001            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000010            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LUT_INDEX[0]               ; LCD_TEST:u5|LUT_INDEX[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_TEST:u5|mLCD_ST.000000             ; LCD_TEST:u5|mLCD_ST.000000            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Cont[31]                               ; Cont[31]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Reset_Delay:r0|Cont[19]                ; Reset_Delay:r0|Cont[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; LCD_TEST:u5|LCD_Controller:u0|preStart ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.254 ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_Start                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|LUT_INDEX[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.270 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|ST.00   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.355 ; Cont[16]                               ; Cont[16]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; LCD_TEST:u5|mDLY[0]                    ; LCD_TEST:u5|mDLY[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Reset_Delay:r0|Cont[10]                ; Reset_Delay:r0|Cont[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Cont[2]                                ; Cont[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Cont[9]                                ; Cont[9]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Cont[11]                               ; Cont[11]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Cont[4]                                ; Cont[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Cont[7]                                ; Cont[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Cont[13]                               ; Cont[13]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Cont[17]                               ; Cont[17]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Cont[1]                                ; Cont[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Cont[18]                               ; Cont[18]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Cont[25]                               ; Cont[25]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Cont[27]                               ; Cont[27]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:r0|Cont[11]                ; Reset_Delay:r0|Cont[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; LCD_TEST:u5|mDLY[8]                    ; LCD_TEST:u5|mDLY[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Cont[14]                               ; Cont[14]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Cont[15]                               ; Cont[15]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Cont[20]                               ; Cont[20]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Cont[23]                               ; Cont[23]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Cont[29]                               ; Cont[29]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Cont[30]                               ; Cont[30]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Reset_Delay:r0|Cont[3]                 ; Reset_Delay:r0|Cont[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[7]                 ; Reset_Delay:r0|Cont[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[8]                 ; Reset_Delay:r0|Cont[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[9]                 ; Reset_Delay:r0|Cont[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Reset_Delay:r0|Cont[1]                 ; Reset_Delay:r0|Cont[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Reset_Delay:r0|Cont[5]                 ; Reset_Delay:r0|Cont[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Cont[8]                                ; Cont[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Cont[10]                               ; Cont[10]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[12]                ; Reset_Delay:r0|Cont[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; LCD_TEST:u5|mDLY[11]                   ; LCD_TEST:u5|mDLY[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; LCD_TEST:u5|mDLY[16]                   ; LCD_TEST:u5|mDLY[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|mStart  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:r0|Cont[14]                ; Reset_Delay:r0|Cont[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:r0|Cont[17]                ; Reset_Delay:r0|Cont[17]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; LCD_TEST:u5|mDLY[13]                   ; LCD_TEST:u5|mDLY[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Cont[3]                                ; Cont[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Cont[5]                                ; Cont[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Cont[6]                                ; Cont[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Cont[19]                               ; Cont[19]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Cont[24]                               ; Cont[24]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Cont[26]                               ; Cont[26]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|LUT_INDEX[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Cont[21]                               ; Cont[21]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Cont[22]                               ; Cont[22]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Cont[28]                               ; Cont[28]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reset_Delay:r0|Cont[0]                 ; Reset_Delay:r0|Cont[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; LCD_TEST:u5|mDLY[1]                    ; LCD_TEST:u5|mDLY[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; LCD_TEST:u5|mDLY[3]                    ; LCD_TEST:u5|mDLY[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; LCD_TEST:u5|mDLY[17]                   ; LCD_TEST:u5|mDLY[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|oDone   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[2]                 ; Reset_Delay:r0|Cont[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000001            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000000            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:r0|Cont[13]                ; Reset_Delay:r0|Cont[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; LCD_TEST:u5|mDLY[12]                   ; LCD_TEST:u5|mDLY[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:r0|Cont[4]                 ; Reset_Delay:r0|Cont[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[6]                 ; Reset_Delay:r0|Cont[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[15]                ; Reset_Delay:r0|Cont[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[18]                ; Reset_Delay:r0|Cont[18]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[16]                ; Reset_Delay:r0|Cont[16]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_TEST:u5|mDLY[14]                   ; LCD_TEST:u5|mDLY[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_TEST:u5|mDLY[15]                   ; LCD_TEST:u5|mDLY[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000011            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.387 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; LCD_TEST:u5|LUT_INDEX[2]               ; LCD_TEST:u5|LUT_INDEX[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; LCD_TEST:u5|LUT_INDEX[4]               ; LCD_TEST:u5|LUT_INDEX[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.398 ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|ST.10   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.421 ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.11   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.569      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                    ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.856 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|preStart ; clk          ; clk         ; 20.000       ; -0.013     ; 1.163      ;
; 18.856 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; clk          ; clk         ; 20.000       ; -0.013     ; 1.163      ;
; 18.856 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; clk          ; clk         ; 20.000       ; -0.013     ; 1.163      ;
; 18.856 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; clk          ; clk         ; 20.000       ; -0.013     ; 1.163      ;
; 18.856 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; clk          ; clk         ; 20.000       ; -0.013     ; 1.163      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_RS                    ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[0]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[1]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[2]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[5]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[6]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.954 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[7]               ; clk          ; clk         ; 20.000       ; -0.014     ; 1.064      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[0]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[1]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[2]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[3]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[5]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[6]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[7]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[8]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[4]                    ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[3]               ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.973 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[4]               ; clk          ; clk         ; 20.000       ; -0.011     ; 1.048      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 18.978 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; clk          ; clk         ; 20.000       ; -0.009     ; 1.045      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[9]                    ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[10]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[11]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[12]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[13]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[14]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[15]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[16]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.104 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[17]                   ; clk          ; clk         ; 20.000       ; -0.002     ; 0.926      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[1]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[2]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[3]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[4]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[5]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.106 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[0]               ; clk          ; clk         ; 20.000       ; -0.006     ; 0.920      ;
; 19.108 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_Start                 ; clk          ; clk         ; 20.000       ; -0.004     ; 0.920      ;
; 19.108 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000001             ; clk          ; clk         ; 20.000       ; -0.004     ; 0.920      ;
; 19.108 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000010             ; clk          ; clk         ; 20.000       ; -0.004     ; 0.920      ;
; 19.108 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000011             ; clk          ; clk         ; 20.000       ; -0.004     ; 0.920      ;
; 19.108 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000000             ; clk          ; clk         ; 20.000       ; -0.004     ; 0.920      ;
+--------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                    ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.772 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_Start                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.920      ;
; 0.772 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000001             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.920      ;
; 0.772 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000010             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.920      ;
; 0.772 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000011             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.920      ;
; 0.772 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_ST.000000             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[1]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[2]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[3]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[4]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[5]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.774 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LUT_INDEX[0]               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.920      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[9]                    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[10]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[11]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[12]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[13]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[14]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[15]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[16]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[17]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.902 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.045      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[0]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[1]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[2]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[3]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[5]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[6]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[7]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[8]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mDLY[4]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[3]               ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.907 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[4]               ; clk          ; clk         ; 0.000        ; -0.011     ; 1.048      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_RS                    ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[0]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[1]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[2]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[5]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[6]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 0.926 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|mLCD_DATA[7]               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.064      ;
; 1.024 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|preStart ; clk          ; clk         ; 0.000        ; -0.013     ; 1.163      ;
; 1.024 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; clk          ; clk         ; 0.000        ; -0.013     ; 1.163      ;
; 1.024 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.163      ;
; 1.024 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.163      ;
; 1.024 ; Reset_Delay:r0|oRESET ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.163      ;
+-------+-----------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[0]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[0]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[10]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[10]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[11]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[11]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[12]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[12]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[13]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[13]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[14]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[14]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[15]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[15]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[16]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[16]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[17]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[17]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[18]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[18]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[19]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[19]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[1]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[1]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[20]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[20]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[21]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[21]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[22]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[22]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[23]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[23]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[24]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[24]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[25]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[25]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[26]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[26]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[27]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[27]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[28]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[28]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[29]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[29]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[2]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[2]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[30]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[30]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[31]                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[31]                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[3]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[3]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[4]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[4]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[5]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[5]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[6]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[6]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[7]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[7]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[8]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[8]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Cont[9]                                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Cont[9]                                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; clk        ; 7.052 ; 7.052 ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 5.257 ; 5.257 ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 7.052 ; 7.052 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 5.789 ; 5.789 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 5.281 ; 5.281 ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 5.233 ; 5.233 ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 5.119 ; 5.119 ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 6.134 ; 6.134 ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 4.967 ; 4.967 ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 6.134 ; 6.134 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 7.090 ; 7.090 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 7.090 ; 7.090 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 7.038 ; 7.038 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 6.503 ; 6.503 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 5.798 ; 5.798 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 7.079 ; 7.079 ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 7.079 ; 7.079 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 6.988 ; 6.988 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 5.642 ; 5.642 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 6.713 ; 6.713 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 6.996 ; 6.996 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 5.456 ; 5.456 ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 6.684 ; 6.684 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 6.122 ; 6.122 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 5.973 ; 5.973 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 6.965 ; 6.965 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 5.865 ; 5.865 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 6.682 ; 6.682 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 4.130 ; 4.130 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 6.889 ; 6.889 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 5.625 ; 5.625 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 5.073 ; 5.073 ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 6.281 ; 6.281 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 4.959 ; 4.959 ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 6.191 ; 6.191 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 6.930 ; 6.930 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 5.637 ; 5.637 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 6.919 ; 6.919 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 6.825 ; 6.825 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 6.551 ; 6.551 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 6.833 ; 6.833 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 6.524 ; 6.524 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 5.657 ; 5.657 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 6.805 ; 6.805 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 5.657 ; 5.657 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 6.520 ; 6.520 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 4.130 ; 4.130 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; HEX0[0]     ; 6.853 ;       ;       ; 6.853 ;
; KEY[0]     ; HEX0[1]     ; 8.743 ;       ;       ; 8.743 ;
; KEY[0]     ; HEX0[2]     ; 7.498 ;       ;       ; 7.498 ;
; KEY[0]     ; HEX0[3]     ; 6.893 ;       ;       ; 6.893 ;
; KEY[0]     ; HEX0[4]     ; 7.797 ;       ;       ; 7.797 ;
; KEY[0]     ; HEX0[5]     ; 6.974 ;       ;       ; 6.974 ;
; KEY[0]     ; HEX0[6]     ; 6.588 ;       ;       ; 6.588 ;
; KEY[0]     ; HEX1[0]     ; 6.829 ;       ;       ; 6.829 ;
; KEY[0]     ; HEX1[1]     ; 6.355 ;       ;       ; 6.355 ;
; KEY[0]     ; HEX1[2]     ; 6.692 ;       ;       ; 6.692 ;
; KEY[0]     ; HEX1[3]     ; 8.043 ;       ;       ; 8.043 ;
; KEY[0]     ; HEX1[4]     ; 6.586 ;       ;       ; 6.586 ;
; KEY[0]     ; HEX1[5]     ; 6.263 ;       ;       ; 6.263 ;
; KEY[0]     ; HEX1[6]     ; 6.273 ;       ;       ; 6.273 ;
; KEY[0]     ; HEX2[0]     ; 6.715 ;       ;       ; 6.715 ;
; KEY[0]     ; HEX2[1]     ; 6.278 ;       ;       ; 6.278 ;
; KEY[0]     ; HEX2[2]     ; 6.711 ;       ;       ; 6.711 ;
; KEY[0]     ; HEX2[3]     ; 7.953 ;       ;       ; 7.953 ;
; KEY[0]     ; HEX2[4]     ; 6.596 ;       ;       ; 6.596 ;
; KEY[0]     ; HEX2[5]     ; 6.398 ;       ;       ; 6.398 ;
; KEY[0]     ; HEX2[6]     ; 6.429 ;       ;       ; 6.429 ;
; KEY[0]     ; HEX3[0]     ; 6.557 ;       ;       ; 6.557 ;
; KEY[0]     ; HEX3[1]     ; 6.441 ;       ;       ; 6.441 ;
; KEY[0]     ; HEX3[2]     ; 6.676 ;       ;       ; 6.676 ;
; KEY[0]     ; HEX3[3]     ; 7.736 ;       ;       ; 7.736 ;
; KEY[0]     ; HEX3[4]     ; 6.442 ;       ;       ; 6.442 ;
; KEY[0]     ; HEX3[5]     ; 6.407 ;       ;       ; 6.407 ;
; KEY[0]     ; HEX3[6]     ; 6.408 ;       ;       ; 6.408 ;
; KEY[0]     ; HEX4[0]     ; 8.686 ;       ;       ; 8.686 ;
; KEY[0]     ; HEX4[1]     ; 8.729 ;       ;       ; 8.729 ;
; KEY[0]     ; HEX4[2]     ; 7.332 ;       ;       ; 7.332 ;
; KEY[0]     ; HEX4[3]     ; 8.105 ;       ;       ; 8.105 ;
; KEY[0]     ; HEX4[4]     ; 7.499 ;       ;       ; 7.499 ;
; KEY[0]     ; HEX4[5]     ; 7.260 ;       ;       ; 7.260 ;
; KEY[0]     ; HEX4[6]     ; 8.580 ;       ;       ; 8.580 ;
; KEY[0]     ; HEX5[0]     ; 8.675 ;       ;       ; 8.675 ;
; KEY[0]     ; HEX5[1]     ; 8.679 ;       ;       ; 8.679 ;
; KEY[0]     ; HEX5[2]     ; 7.288 ;       ;       ; 7.288 ;
; KEY[0]     ; HEX5[3]     ; 8.112 ;       ;       ; 8.112 ;
; KEY[0]     ; HEX5[4]     ; 7.343 ;       ;       ; 7.343 ;
; KEY[0]     ; HEX5[5]     ; 7.188 ;       ;       ; 7.188 ;
; KEY[0]     ; HEX5[6]     ; 8.432 ;       ;       ; 8.432 ;
; KEY[0]     ; HEX6[0]     ; 8.652 ;       ;       ; 8.652 ;
; KEY[0]     ; HEX6[1]     ; 8.687 ;       ;       ; 8.687 ;
; KEY[0]     ; HEX6[2]     ; 7.165 ;       ;       ; 7.165 ;
; KEY[0]     ; HEX6[3]     ; 8.286 ;       ;       ; 8.286 ;
; KEY[0]     ; HEX6[4]     ; 7.823 ;       ;       ; 7.823 ;
; KEY[0]     ; HEX6[5]     ; 7.666 ;       ;       ; 7.666 ;
; KEY[0]     ; HEX6[6]     ; 8.507 ;       ;       ; 8.507 ;
; KEY[0]     ; HEX7[0]     ; 8.561 ;       ;       ; 8.561 ;
; KEY[0]     ; HEX7[1]     ; 9.064 ;       ;       ; 9.064 ;
; KEY[0]     ; HEX7[2]     ; 7.530 ;       ;       ; 7.530 ;
; KEY[0]     ; HEX7[3]     ; 8.279 ;       ;       ; 8.279 ;
; KEY[0]     ; HEX7[4]     ; 7.689 ;       ;       ; 7.689 ;
; KEY[0]     ; HEX7[5]     ; 7.558 ;       ;       ; 7.558 ;
; KEY[0]     ; HEX7[6]     ; 8.401 ;       ;       ; 8.401 ;
; KEY[0]     ; LEDG[0]     ;       ; 6.308 ; 6.308 ;       ;
; KEY[0]     ; LEDG[1]     ;       ; 6.109 ; 6.109 ;       ;
; KEY[0]     ; LEDG[2]     ;       ; 6.036 ; 6.036 ;       ;
; KEY[0]     ; LEDG[3]     ;       ; 6.288 ; 6.288 ;       ;
; KEY[0]     ; LEDG[4]     ;       ; 6.133 ; 6.133 ;       ;
; KEY[0]     ; LEDG[5]     ;       ; 6.066 ; 6.066 ;       ;
; KEY[0]     ; LEDG[6]     ;       ; 6.307 ; 6.307 ;       ;
; KEY[0]     ; LEDG[7]     ;       ; 6.163 ; 6.163 ;       ;
; KEY[0]     ; LEDG[8]     ;       ; 6.744 ; 6.744 ;       ;
; KEY[0]     ; LEDR[0]     ;       ; 6.294 ; 6.294 ;       ;
; KEY[0]     ; LEDR[1]     ;       ; 6.295 ; 6.295 ;       ;
; KEY[0]     ; LEDR[2]     ;       ; 6.277 ; 6.277 ;       ;
; KEY[0]     ; LEDR[3]     ;       ; 6.271 ; 6.271 ;       ;
; KEY[0]     ; LEDR[4]     ;       ; 6.197 ; 6.197 ;       ;
; KEY[0]     ; LEDR[5]     ;       ; 6.188 ; 6.188 ;       ;
; KEY[0]     ; LEDR[6]     ;       ; 6.189 ; 6.189 ;       ;
; KEY[0]     ; LEDR[7]     ;       ; 6.183 ; 6.183 ;       ;
; KEY[0]     ; LEDR[8]     ;       ; 6.508 ; 6.508 ;       ;
; KEY[0]     ; LEDR[9]     ;       ; 6.812 ; 6.812 ;       ;
; KEY[0]     ; LEDR[10]    ;       ; 6.721 ; 6.721 ;       ;
; KEY[0]     ; LEDR[11]    ;       ; 6.653 ; 6.653 ;       ;
; KEY[0]     ; LEDR[12]    ;       ; 6.663 ; 6.663 ;       ;
; KEY[0]     ; LEDR[13]    ;       ; 6.732 ; 6.732 ;       ;
; KEY[0]     ; LEDR[14]    ;       ; 6.994 ; 6.994 ;       ;
; KEY[0]     ; LEDR[15]    ;       ; 6.989 ; 6.989 ;       ;
; KEY[0]     ; LEDR[16]    ;       ; 6.868 ; 6.868 ;       ;
; KEY[0]     ; LEDR[17]    ;       ; 7.118 ; 7.118 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; HEX0[0]     ; 6.853 ;       ;       ; 6.853 ;
; KEY[0]     ; HEX0[1]     ; 8.743 ;       ;       ; 8.743 ;
; KEY[0]     ; HEX0[2]     ; 7.498 ;       ;       ; 7.498 ;
; KEY[0]     ; HEX0[3]     ; 6.893 ;       ;       ; 6.893 ;
; KEY[0]     ; HEX0[4]     ; 7.797 ;       ;       ; 7.797 ;
; KEY[0]     ; HEX0[5]     ; 6.974 ;       ;       ; 6.974 ;
; KEY[0]     ; HEX0[6]     ; 6.588 ;       ;       ; 6.588 ;
; KEY[0]     ; HEX1[0]     ; 6.829 ;       ;       ; 6.829 ;
; KEY[0]     ; HEX1[1]     ; 6.355 ;       ;       ; 6.355 ;
; KEY[0]     ; HEX1[2]     ; 6.692 ;       ;       ; 6.692 ;
; KEY[0]     ; HEX1[3]     ; 8.043 ;       ;       ; 8.043 ;
; KEY[0]     ; HEX1[4]     ; 6.586 ;       ;       ; 6.586 ;
; KEY[0]     ; HEX1[5]     ; 6.263 ;       ;       ; 6.263 ;
; KEY[0]     ; HEX1[6]     ; 6.273 ;       ;       ; 6.273 ;
; KEY[0]     ; HEX2[0]     ; 6.715 ;       ;       ; 6.715 ;
; KEY[0]     ; HEX2[1]     ; 6.278 ;       ;       ; 6.278 ;
; KEY[0]     ; HEX2[2]     ; 6.711 ;       ;       ; 6.711 ;
; KEY[0]     ; HEX2[3]     ; 7.953 ;       ;       ; 7.953 ;
; KEY[0]     ; HEX2[4]     ; 6.596 ;       ;       ; 6.596 ;
; KEY[0]     ; HEX2[5]     ; 6.398 ;       ;       ; 6.398 ;
; KEY[0]     ; HEX2[6]     ; 6.429 ;       ;       ; 6.429 ;
; KEY[0]     ; HEX3[0]     ; 6.557 ;       ;       ; 6.557 ;
; KEY[0]     ; HEX3[1]     ; 6.441 ;       ;       ; 6.441 ;
; KEY[0]     ; HEX3[2]     ; 6.676 ;       ;       ; 6.676 ;
; KEY[0]     ; HEX3[3]     ; 7.736 ;       ;       ; 7.736 ;
; KEY[0]     ; HEX3[4]     ; 6.442 ;       ;       ; 6.442 ;
; KEY[0]     ; HEX3[5]     ; 6.407 ;       ;       ; 6.407 ;
; KEY[0]     ; HEX3[6]     ; 6.408 ;       ;       ; 6.408 ;
; KEY[0]     ; HEX4[0]     ; 8.686 ;       ;       ; 8.686 ;
; KEY[0]     ; HEX4[1]     ; 8.729 ;       ;       ; 8.729 ;
; KEY[0]     ; HEX4[2]     ; 7.332 ;       ;       ; 7.332 ;
; KEY[0]     ; HEX4[3]     ; 8.105 ;       ;       ; 8.105 ;
; KEY[0]     ; HEX4[4]     ; 7.499 ;       ;       ; 7.499 ;
; KEY[0]     ; HEX4[5]     ; 7.260 ;       ;       ; 7.260 ;
; KEY[0]     ; HEX4[6]     ; 8.580 ;       ;       ; 8.580 ;
; KEY[0]     ; HEX5[0]     ; 8.675 ;       ;       ; 8.675 ;
; KEY[0]     ; HEX5[1]     ; 8.679 ;       ;       ; 8.679 ;
; KEY[0]     ; HEX5[2]     ; 7.288 ;       ;       ; 7.288 ;
; KEY[0]     ; HEX5[3]     ; 8.112 ;       ;       ; 8.112 ;
; KEY[0]     ; HEX5[4]     ; 7.343 ;       ;       ; 7.343 ;
; KEY[0]     ; HEX5[5]     ; 7.188 ;       ;       ; 7.188 ;
; KEY[0]     ; HEX5[6]     ; 8.432 ;       ;       ; 8.432 ;
; KEY[0]     ; HEX6[0]     ; 8.652 ;       ;       ; 8.652 ;
; KEY[0]     ; HEX6[1]     ; 8.687 ;       ;       ; 8.687 ;
; KEY[0]     ; HEX6[2]     ; 7.165 ;       ;       ; 7.165 ;
; KEY[0]     ; HEX6[3]     ; 8.286 ;       ;       ; 8.286 ;
; KEY[0]     ; HEX6[4]     ; 7.823 ;       ;       ; 7.823 ;
; KEY[0]     ; HEX6[5]     ; 7.666 ;       ;       ; 7.666 ;
; KEY[0]     ; HEX6[6]     ; 8.507 ;       ;       ; 8.507 ;
; KEY[0]     ; HEX7[0]     ; 8.561 ;       ;       ; 8.561 ;
; KEY[0]     ; HEX7[1]     ; 9.064 ;       ;       ; 9.064 ;
; KEY[0]     ; HEX7[2]     ; 7.530 ;       ;       ; 7.530 ;
; KEY[0]     ; HEX7[3]     ; 8.279 ;       ;       ; 8.279 ;
; KEY[0]     ; HEX7[4]     ; 7.689 ;       ;       ; 7.689 ;
; KEY[0]     ; HEX7[5]     ; 7.558 ;       ;       ; 7.558 ;
; KEY[0]     ; HEX7[6]     ; 8.401 ;       ;       ; 8.401 ;
; KEY[0]     ; LEDG[0]     ;       ; 6.308 ; 6.308 ;       ;
; KEY[0]     ; LEDG[1]     ;       ; 6.109 ; 6.109 ;       ;
; KEY[0]     ; LEDG[2]     ;       ; 6.036 ; 6.036 ;       ;
; KEY[0]     ; LEDG[3]     ;       ; 6.288 ; 6.288 ;       ;
; KEY[0]     ; LEDG[4]     ;       ; 6.133 ; 6.133 ;       ;
; KEY[0]     ; LEDG[5]     ;       ; 6.066 ; 6.066 ;       ;
; KEY[0]     ; LEDG[6]     ;       ; 6.307 ; 6.307 ;       ;
; KEY[0]     ; LEDG[7]     ;       ; 6.163 ; 6.163 ;       ;
; KEY[0]     ; LEDG[8]     ;       ; 6.744 ; 6.744 ;       ;
; KEY[0]     ; LEDR[0]     ;       ; 6.294 ; 6.294 ;       ;
; KEY[0]     ; LEDR[1]     ;       ; 6.295 ; 6.295 ;       ;
; KEY[0]     ; LEDR[2]     ;       ; 6.277 ; 6.277 ;       ;
; KEY[0]     ; LEDR[3]     ;       ; 6.271 ; 6.271 ;       ;
; KEY[0]     ; LEDR[4]     ;       ; 6.197 ; 6.197 ;       ;
; KEY[0]     ; LEDR[5]     ;       ; 6.188 ; 6.188 ;       ;
; KEY[0]     ; LEDR[6]     ;       ; 6.189 ; 6.189 ;       ;
; KEY[0]     ; LEDR[7]     ;       ; 6.183 ; 6.183 ;       ;
; KEY[0]     ; LEDR[8]     ;       ; 6.508 ; 6.508 ;       ;
; KEY[0]     ; LEDR[9]     ;       ; 6.812 ; 6.812 ;       ;
; KEY[0]     ; LEDR[10]    ;       ; 6.721 ; 6.721 ;       ;
; KEY[0]     ; LEDR[11]    ;       ; 6.653 ; 6.653 ;       ;
; KEY[0]     ; LEDR[12]    ;       ; 6.663 ; 6.663 ;       ;
; KEY[0]     ; LEDR[13]    ;       ; 6.732 ; 6.732 ;       ;
; KEY[0]     ; LEDR[14]    ;       ; 6.994 ; 6.994 ;       ;
; KEY[0]     ; LEDR[15]    ;       ; 6.989 ; 6.989 ;       ;
; KEY[0]     ; LEDR[16]    ;       ; 6.868 ; 6.868 ;       ;
; KEY[0]     ; LEDR[17]    ;       ; 7.118 ; 7.118 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.070 ; 0.215 ; 17.792   ; 0.772   ; 9.000               ;
;  clk             ; 16.070 ; 0.215 ; 17.792   ; 0.772   ; 9.000               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; clk        ; 13.611 ; 13.611 ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 9.881  ; 9.881  ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 13.611 ; 13.611 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 10.072 ; 10.072 ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 11.471 ; 11.471 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 9.876  ; 9.876  ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 8.712  ; 8.712  ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 9.412  ; 9.412  ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 9.177  ; 9.177  ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 8.528  ; 8.528  ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 9.426  ; 9.426  ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 8.810  ; 8.810  ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 8.829  ; 8.829  ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 9.414  ; 9.414  ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 8.833  ; 8.833  ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 8.798  ; 8.798  ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 13.592 ; 13.592 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 13.504 ; 13.504 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 13.592 ; 13.592 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 10.539 ; 10.539 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 12.444 ; 12.444 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 10.941 ; 10.941 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 13.141 ; 13.141 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 13.537 ; 13.537 ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 13.490 ; 13.490 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 13.537 ; 13.537 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 12.832 ; 12.832 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 13.535 ; 13.535 ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 13.456 ; 13.456 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 13.535 ; 13.535 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 11.563 ; 11.563 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 11.100 ; 11.100 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 13.051 ; 13.051 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 14.173 ; 14.173 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 13.316 ; 13.316 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 14.173 ; 14.173 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 10.920 ; 10.920 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 12.753 ; 12.753 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 11.291 ; 11.291 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 10.836 ; 10.836 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 12.791 ; 12.791 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 6.210  ; 6.210  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 6.250  ; 6.250  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 6.234  ; 6.234  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 6.043  ; 6.043  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 6.065  ; 6.065  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 6.336  ; 6.336  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 6.526  ; 6.526  ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 7.224  ; 7.224  ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 7.290  ; 7.290  ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 7.182  ; 7.182  ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 7.320  ; 7.320  ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 7.221  ; 7.221  ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 7.336  ; 7.336  ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 7.419  ; 7.419  ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 7.174  ; 7.174  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 7.244  ; 7.244  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 6.975  ; 6.975  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 6.963  ; 6.963  ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.692  ; 8.692  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  HEX0[0]     ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  HEX0[1]     ; clk        ; 6.889 ; 6.889 ; Rise       ; clk             ;
;  HEX0[2]     ; clk        ; 5.625 ; 5.625 ; Rise       ; clk             ;
;  HEX0[3]     ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  HEX0[4]     ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  HEX0[5]     ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  HEX0[6]     ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
; HEX1[*]      ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  HEX1[0]     ; clk        ; 5.073 ; 5.073 ; Rise       ; clk             ;
;  HEX1[1]     ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  HEX1[2]     ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  HEX1[3]     ; clk        ; 6.281 ; 6.281 ; Rise       ; clk             ;
;  HEX1[4]     ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  HEX1[5]     ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  HEX1[6]     ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
; HEX2[*]      ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  HEX2[0]     ; clk        ; 4.959 ; 4.959 ; Rise       ; clk             ;
;  HEX2[1]     ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  HEX2[2]     ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  HEX2[3]     ; clk        ; 6.191 ; 6.191 ; Rise       ; clk             ;
;  HEX2[4]     ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  HEX2[5]     ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  HEX2[6]     ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
; HEX3[*]      ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  HEX3[0]     ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX3[1]     ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  HEX3[2]     ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  HEX3[3]     ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  HEX3[4]     ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  HEX3[5]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  HEX3[6]     ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; HEX4[*]      ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  HEX4[0]     ; clk        ; 6.930 ; 6.930 ; Rise       ; clk             ;
;  HEX4[1]     ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  HEX4[2]     ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  HEX4[3]     ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  HEX4[4]     ; clk        ; 5.637 ; 5.637 ; Rise       ; clk             ;
;  HEX4[5]     ; clk        ; 5.410 ; 5.410 ; Rise       ; clk             ;
;  HEX4[6]     ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
; HEX5[*]      ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX5[0]     ; clk        ; 6.919 ; 6.919 ; Rise       ; clk             ;
;  HEX5[1]     ; clk        ; 6.825 ; 6.825 ; Rise       ; clk             ;
;  HEX5[2]     ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  HEX5[3]     ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  HEX5[4]     ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  HEX5[5]     ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX5[6]     ; clk        ; 6.551 ; 6.551 ; Rise       ; clk             ;
; HEX6[*]      ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX6[0]     ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HEX6[1]     ; clk        ; 6.833 ; 6.833 ; Rise       ; clk             ;
;  HEX6[2]     ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX6[3]     ; clk        ; 6.524 ; 6.524 ; Rise       ; clk             ;
;  HEX6[4]     ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  HEX6[5]     ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  HEX6[6]     ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
; HEX7[*]      ; clk        ; 5.657 ; 5.657 ; Rise       ; clk             ;
;  HEX7[0]     ; clk        ; 6.805 ; 6.805 ; Rise       ; clk             ;
;  HEX7[1]     ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  HEX7[2]     ; clk        ; 5.657 ; 5.657 ; Rise       ; clk             ;
;  HEX7[3]     ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  HEX7[4]     ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  HEX7[5]     ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  HEX7[6]     ; clk        ; 6.520 ; 6.520 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
; LEDG[*]      ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  LEDG[0]     ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  LEDG[1]     ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  LEDG[2]     ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  LEDG[3]     ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  LEDG[4]     ; clk        ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  LEDG[5]     ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  LEDG[6]     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  LEDG[7]     ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  LEDG[8]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 4.130 ; 4.130 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  LEDR[17]    ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; HEX0[0]     ; 12.394 ;        ;        ; 12.394 ;
; KEY[0]     ; HEX0[1]     ; 16.277 ;        ;        ; 16.277 ;
; KEY[0]     ; HEX0[2]     ; 13.474 ;        ;        ; 13.474 ;
; KEY[0]     ; HEX0[3]     ; 12.585 ;        ;        ; 12.585 ;
; KEY[0]     ; HEX0[4]     ; 14.270 ;        ;        ; 14.270 ;
; KEY[0]     ; HEX0[5]     ; 12.667 ;        ;        ; 12.667 ;
; KEY[0]     ; HEX0[6]     ; 11.852 ;        ;        ; 11.852 ;
; KEY[0]     ; HEX1[0]     ; 12.399 ;        ;        ; 12.399 ;
; KEY[0]     ; HEX1[1]     ; 11.378 ;        ;        ; 11.378 ;
; KEY[0]     ; HEX1[2]     ; 12.095 ;        ;        ; 12.095 ;
; KEY[0]     ; HEX1[3]     ; 14.924 ;        ;        ; 14.924 ;
; KEY[0]     ; HEX1[4]     ; 11.976 ;        ;        ; 11.976 ;
; KEY[0]     ; HEX1[5]     ; 11.319 ;        ;        ; 11.319 ;
; KEY[0]     ; HEX1[6]     ; 11.330 ;        ;        ; 11.330 ;
; KEY[0]     ; HEX2[0]     ; 12.246 ;        ;        ; 12.246 ;
; KEY[0]     ; HEX2[1]     ; 11.279 ;        ;        ; 11.279 ;
; KEY[0]     ; HEX2[2]     ; 12.109 ;        ;        ; 12.109 ;
; KEY[0]     ; HEX2[3]     ; 14.671 ;        ;        ; 14.671 ;
; KEY[0]     ; HEX2[4]     ; 11.992 ;        ;        ; 11.992 ;
; KEY[0]     ; HEX2[5]     ; 11.601 ;        ;        ; 11.601 ;
; KEY[0]     ; HEX2[6]     ; 11.656 ;        ;        ; 11.656 ;
; KEY[0]     ; HEX3[0]     ; 11.927 ;        ;        ; 11.927 ;
; KEY[0]     ; HEX3[1]     ; 11.593 ;        ;        ; 11.593 ;
; KEY[0]     ; HEX3[2]     ; 12.064 ;        ;        ; 12.064 ;
; KEY[0]     ; HEX3[3]     ; 14.196 ;        ;        ; 14.196 ;
; KEY[0]     ; HEX3[4]     ; 11.666 ;        ;        ; 11.666 ;
; KEY[0]     ; HEX3[5]     ; 11.624 ;        ;        ; 11.624 ;
; KEY[0]     ; HEX3[6]     ; 11.625 ;        ;        ; 11.625 ;
; KEY[0]     ; HEX4[0]     ; 16.017 ;        ;        ; 16.017 ;
; KEY[0]     ; HEX4[1]     ; 16.258 ;        ;        ; 16.258 ;
; KEY[0]     ; HEX4[2]     ; 13.222 ;        ;        ; 13.222 ;
; KEY[0]     ; HEX4[3]     ; 14.957 ;        ;        ; 14.957 ;
; KEY[0]     ; HEX4[4]     ; 13.740 ;        ;        ; 13.740 ;
; KEY[0]     ; HEX4[5]     ; 13.194 ;        ;        ; 13.194 ;
; KEY[0]     ; HEX4[6]     ; 15.968 ;        ;        ; 15.968 ;
; KEY[0]     ; HEX5[0]     ; 16.003 ;        ;        ; 16.003 ;
; KEY[0]     ; HEX5[1]     ; 16.203 ;        ;        ; 16.203 ;
; KEY[0]     ; HEX5[2]     ; 13.176 ;        ;        ; 13.176 ;
; KEY[0]     ; HEX5[3]     ; 14.962 ;        ;        ; 14.962 ;
; KEY[0]     ; HEX5[4]     ; 13.423 ;        ;        ; 13.423 ;
; KEY[0]     ; HEX5[5]     ; 13.069 ;        ;        ; 13.069 ;
; KEY[0]     ; HEX5[6]     ; 15.659 ;        ;        ; 15.659 ;
; KEY[0]     ; HEX6[0]     ; 15.969 ;        ;        ; 15.969 ;
; KEY[0]     ; HEX6[1]     ; 16.201 ;        ;        ; 16.201 ;
; KEY[0]     ; HEX6[2]     ; 12.883 ;        ;        ; 12.883 ;
; KEY[0]     ; HEX6[3]     ; 15.271 ;        ;        ; 15.271 ;
; KEY[0]     ; HEX6[4]     ; 14.362 ;        ;        ; 14.362 ;
; KEY[0]     ; HEX6[5]     ; 13.891 ;        ;        ; 13.891 ;
; KEY[0]     ; HEX6[6]     ; 15.878 ;        ;        ; 15.878 ;
; KEY[0]     ; HEX7[0]     ; 15.829 ;        ;        ; 15.829 ;
; KEY[0]     ; HEX7[1]     ; 16.839 ;        ;        ; 16.839 ;
; KEY[0]     ; HEX7[2]     ; 13.603 ;        ;        ; 13.603 ;
; KEY[0]     ; HEX7[3]     ; 15.266 ;        ;        ; 15.266 ;
; KEY[0]     ; HEX7[4]     ; 14.090 ;        ;        ; 14.090 ;
; KEY[0]     ; HEX7[5]     ; 13.627 ;        ;        ; 13.627 ;
; KEY[0]     ; HEX7[6]     ; 15.618 ;        ;        ; 15.618 ;
; KEY[0]     ; LEDG[0]     ;        ; 11.282 ; 11.282 ;        ;
; KEY[0]     ; LEDG[1]     ;        ; 10.888 ; 10.888 ;        ;
; KEY[0]     ; LEDG[2]     ;        ; 10.745 ; 10.745 ;        ;
; KEY[0]     ; LEDG[3]     ;        ; 11.262 ; 11.262 ;        ;
; KEY[0]     ; LEDG[4]     ;        ; 10.915 ; 10.915 ;        ;
; KEY[0]     ; LEDG[5]     ;        ; 10.775 ; 10.775 ;        ;
; KEY[0]     ; LEDG[6]     ;        ; 11.279 ; 11.279 ;        ;
; KEY[0]     ; LEDG[7]     ;        ; 11.069 ; 11.069 ;        ;
; KEY[0]     ; LEDG[8]     ;        ; 12.347 ; 12.347 ;        ;
; KEY[0]     ; LEDR[0]     ;        ; 11.257 ; 11.257 ;        ;
; KEY[0]     ; LEDR[1]     ;        ; 11.261 ; 11.261 ;        ;
; KEY[0]     ; LEDR[2]     ;        ; 11.249 ; 11.249 ;        ;
; KEY[0]     ; LEDR[3]     ;        ; 11.235 ; 11.235 ;        ;
; KEY[0]     ; LEDR[4]     ;        ; 11.043 ; 11.043 ;        ;
; KEY[0]     ; LEDR[5]     ;        ; 11.035 ; 11.035 ;        ;
; KEY[0]     ; LEDR[6]     ;        ; 11.032 ; 11.032 ;        ;
; KEY[0]     ; LEDR[7]     ;        ; 11.023 ; 11.023 ;        ;
; KEY[0]     ; LEDR[8]     ;        ; 11.695 ; 11.695 ;        ;
; KEY[0]     ; LEDR[9]     ;        ; 12.426 ; 12.426 ;        ;
; KEY[0]     ; LEDR[10]    ;        ; 12.271 ; 12.271 ;        ;
; KEY[0]     ; LEDR[11]    ;        ; 12.125 ; 12.125 ;        ;
; KEY[0]     ; LEDR[12]    ;        ; 12.135 ; 12.135 ;        ;
; KEY[0]     ; LEDR[13]    ;        ; 12.235 ; 12.235 ;        ;
; KEY[0]     ; LEDR[14]    ;        ; 12.765 ; 12.765 ;        ;
; KEY[0]     ; LEDR[15]    ;        ; 12.758 ; 12.758 ;        ;
; KEY[0]     ; LEDR[16]    ;        ; 12.441 ; 12.441 ;        ;
; KEY[0]     ; LEDR[17]    ;        ; 13.032 ; 13.032 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; HEX0[0]     ; 6.853 ;       ;       ; 6.853 ;
; KEY[0]     ; HEX0[1]     ; 8.743 ;       ;       ; 8.743 ;
; KEY[0]     ; HEX0[2]     ; 7.498 ;       ;       ; 7.498 ;
; KEY[0]     ; HEX0[3]     ; 6.893 ;       ;       ; 6.893 ;
; KEY[0]     ; HEX0[4]     ; 7.797 ;       ;       ; 7.797 ;
; KEY[0]     ; HEX0[5]     ; 6.974 ;       ;       ; 6.974 ;
; KEY[0]     ; HEX0[6]     ; 6.588 ;       ;       ; 6.588 ;
; KEY[0]     ; HEX1[0]     ; 6.829 ;       ;       ; 6.829 ;
; KEY[0]     ; HEX1[1]     ; 6.355 ;       ;       ; 6.355 ;
; KEY[0]     ; HEX1[2]     ; 6.692 ;       ;       ; 6.692 ;
; KEY[0]     ; HEX1[3]     ; 8.043 ;       ;       ; 8.043 ;
; KEY[0]     ; HEX1[4]     ; 6.586 ;       ;       ; 6.586 ;
; KEY[0]     ; HEX1[5]     ; 6.263 ;       ;       ; 6.263 ;
; KEY[0]     ; HEX1[6]     ; 6.273 ;       ;       ; 6.273 ;
; KEY[0]     ; HEX2[0]     ; 6.715 ;       ;       ; 6.715 ;
; KEY[0]     ; HEX2[1]     ; 6.278 ;       ;       ; 6.278 ;
; KEY[0]     ; HEX2[2]     ; 6.711 ;       ;       ; 6.711 ;
; KEY[0]     ; HEX2[3]     ; 7.953 ;       ;       ; 7.953 ;
; KEY[0]     ; HEX2[4]     ; 6.596 ;       ;       ; 6.596 ;
; KEY[0]     ; HEX2[5]     ; 6.398 ;       ;       ; 6.398 ;
; KEY[0]     ; HEX2[6]     ; 6.429 ;       ;       ; 6.429 ;
; KEY[0]     ; HEX3[0]     ; 6.557 ;       ;       ; 6.557 ;
; KEY[0]     ; HEX3[1]     ; 6.441 ;       ;       ; 6.441 ;
; KEY[0]     ; HEX3[2]     ; 6.676 ;       ;       ; 6.676 ;
; KEY[0]     ; HEX3[3]     ; 7.736 ;       ;       ; 7.736 ;
; KEY[0]     ; HEX3[4]     ; 6.442 ;       ;       ; 6.442 ;
; KEY[0]     ; HEX3[5]     ; 6.407 ;       ;       ; 6.407 ;
; KEY[0]     ; HEX3[6]     ; 6.408 ;       ;       ; 6.408 ;
; KEY[0]     ; HEX4[0]     ; 8.686 ;       ;       ; 8.686 ;
; KEY[0]     ; HEX4[1]     ; 8.729 ;       ;       ; 8.729 ;
; KEY[0]     ; HEX4[2]     ; 7.332 ;       ;       ; 7.332 ;
; KEY[0]     ; HEX4[3]     ; 8.105 ;       ;       ; 8.105 ;
; KEY[0]     ; HEX4[4]     ; 7.499 ;       ;       ; 7.499 ;
; KEY[0]     ; HEX4[5]     ; 7.260 ;       ;       ; 7.260 ;
; KEY[0]     ; HEX4[6]     ; 8.580 ;       ;       ; 8.580 ;
; KEY[0]     ; HEX5[0]     ; 8.675 ;       ;       ; 8.675 ;
; KEY[0]     ; HEX5[1]     ; 8.679 ;       ;       ; 8.679 ;
; KEY[0]     ; HEX5[2]     ; 7.288 ;       ;       ; 7.288 ;
; KEY[0]     ; HEX5[3]     ; 8.112 ;       ;       ; 8.112 ;
; KEY[0]     ; HEX5[4]     ; 7.343 ;       ;       ; 7.343 ;
; KEY[0]     ; HEX5[5]     ; 7.188 ;       ;       ; 7.188 ;
; KEY[0]     ; HEX5[6]     ; 8.432 ;       ;       ; 8.432 ;
; KEY[0]     ; HEX6[0]     ; 8.652 ;       ;       ; 8.652 ;
; KEY[0]     ; HEX6[1]     ; 8.687 ;       ;       ; 8.687 ;
; KEY[0]     ; HEX6[2]     ; 7.165 ;       ;       ; 7.165 ;
; KEY[0]     ; HEX6[3]     ; 8.286 ;       ;       ; 8.286 ;
; KEY[0]     ; HEX6[4]     ; 7.823 ;       ;       ; 7.823 ;
; KEY[0]     ; HEX6[5]     ; 7.666 ;       ;       ; 7.666 ;
; KEY[0]     ; HEX6[6]     ; 8.507 ;       ;       ; 8.507 ;
; KEY[0]     ; HEX7[0]     ; 8.561 ;       ;       ; 8.561 ;
; KEY[0]     ; HEX7[1]     ; 9.064 ;       ;       ; 9.064 ;
; KEY[0]     ; HEX7[2]     ; 7.530 ;       ;       ; 7.530 ;
; KEY[0]     ; HEX7[3]     ; 8.279 ;       ;       ; 8.279 ;
; KEY[0]     ; HEX7[4]     ; 7.689 ;       ;       ; 7.689 ;
; KEY[0]     ; HEX7[5]     ; 7.558 ;       ;       ; 7.558 ;
; KEY[0]     ; HEX7[6]     ; 8.401 ;       ;       ; 8.401 ;
; KEY[0]     ; LEDG[0]     ;       ; 6.308 ; 6.308 ;       ;
; KEY[0]     ; LEDG[1]     ;       ; 6.109 ; 6.109 ;       ;
; KEY[0]     ; LEDG[2]     ;       ; 6.036 ; 6.036 ;       ;
; KEY[0]     ; LEDG[3]     ;       ; 6.288 ; 6.288 ;       ;
; KEY[0]     ; LEDG[4]     ;       ; 6.133 ; 6.133 ;       ;
; KEY[0]     ; LEDG[5]     ;       ; 6.066 ; 6.066 ;       ;
; KEY[0]     ; LEDG[6]     ;       ; 6.307 ; 6.307 ;       ;
; KEY[0]     ; LEDG[7]     ;       ; 6.163 ; 6.163 ;       ;
; KEY[0]     ; LEDG[8]     ;       ; 6.744 ; 6.744 ;       ;
; KEY[0]     ; LEDR[0]     ;       ; 6.294 ; 6.294 ;       ;
; KEY[0]     ; LEDR[1]     ;       ; 6.295 ; 6.295 ;       ;
; KEY[0]     ; LEDR[2]     ;       ; 6.277 ; 6.277 ;       ;
; KEY[0]     ; LEDR[3]     ;       ; 6.271 ; 6.271 ;       ;
; KEY[0]     ; LEDR[4]     ;       ; 6.197 ; 6.197 ;       ;
; KEY[0]     ; LEDR[5]     ;       ; 6.188 ; 6.188 ;       ;
; KEY[0]     ; LEDR[6]     ;       ; 6.189 ; 6.189 ;       ;
; KEY[0]     ; LEDR[7]     ;       ; 6.183 ; 6.183 ;       ;
; KEY[0]     ; LEDR[8]     ;       ; 6.508 ; 6.508 ;       ;
; KEY[0]     ; LEDR[9]     ;       ; 6.812 ; 6.812 ;       ;
; KEY[0]     ; LEDR[10]    ;       ; 6.721 ; 6.721 ;       ;
; KEY[0]     ; LEDR[11]    ;       ; 6.653 ; 6.653 ;       ;
; KEY[0]     ; LEDR[12]    ;       ; 6.663 ; 6.663 ;       ;
; KEY[0]     ; LEDR[13]    ;       ; 6.732 ; 6.732 ;       ;
; KEY[0]     ; LEDR[14]    ;       ; 6.994 ; 6.994 ;       ;
; KEY[0]     ; LEDR[15]    ;       ; 6.989 ; 6.989 ;       ;
; KEY[0]     ; LEDR[16]    ;       ; 6.868 ; 6.868 ;       ;
; KEY[0]     ; LEDR[17]    ;       ; 7.118 ; 7.118 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2164     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2164     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 115   ; 115  ;
; Unconstrained Output Ports      ; 93    ; 93   ;
; Unconstrained Output Port Paths ; 344   ; 344  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 06 23:31:43 2023
Info: Command: quartus_sta DE2_Default -c DE2_Default
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DE2_Default.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 16.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.070         0.000 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is 17.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.792         0.000 clk 
Info (332146): Worst-case removal slack is 1.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.451         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 96 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 18.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.111         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 18.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.856         0.000 clk 
Info (332146): Worst-case removal slack is 0.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.772         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4568 megabytes
    Info: Processing ended: Fri Jan 06 23:31:44 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


