CAPI=2:

name : ::sdspi_system_test:0
description : sdspi system test for the Digilent Nexys 4 DDR development board


targets :
 synth :

   toplevel  : top

   filesets  :
     - rtl_top
     - rtl_ip
     - rtl_autotest
     - constraints

   default_tool : vivado

   tools:
     vivado:
       part : xc7a100tcsg324-1

filesets :
 rtl_top :
     depend :
      - seven_segments
      - sdspi
      - memory_module
      
     file_type : systemVerilogSource

     files :
       - rtl/top.sv
       - rtl/sdspi_system.sv


 rtl_ip:
    file_type : xci
    files :
      - rtl/xilinx_clk_wiz/clk_wiz_0/clk_wiz_0.xci

 rtl_autotest :
    file_type : systemVerilogSource

    files :
      - rtl/autotest_module/autotest_module.sv
      - rtl/autotest_module/fsm_autotest.sv
      


 constraints :
   file_type : xdc
   files :
     - data/Nexys4DDR_Master.xdc
     - rtl/xilinx_clk_wiz/clk_wiz_0/clk_wiz_0.xdc
     - rtl/xilinx_clk_wiz/clk_wiz_0/clk_wiz_0_board.xdc
     - rtl/xilinx_clk_wiz/clk_wiz_0/clk_wiz_0_late.xdc
     - rtl/xilinx_clk_wiz/clk_wiz_0/clk_wiz_0_ooc.xdc


