iverilog TestBench.v EX_MEM.v Eq.v ID_EX.v IF_ID.v Instruction_Memory.v dcache_data_sram.v dcache_tag_sram.v dcache_top.v mux1.v mux2.v mux3.v mux4.v mux5.v mux6.v mux7.v mux8.v MEM_WB.v PC.v Forwarding.v ALU.v ALU_Control.v Adder.v CPU.v Control.v Hazard_Detect.v Signed_Extend.v Data_Memory.v Registers.v
vvp a.out
