Fitter report for top
Fri Aug 21 21:39:39 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 21 21:39:39 2015      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; top                                        ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,619 / 6,272 ( 42 % )                     ;
;     Total combinational functions  ; 2,452 / 6,272 ( 39 % )                     ;
;     Dedicated logic registers      ; 563 / 6,272 ( 9 % )                        ;
; Total registers                    ; 563                                        ;
; Total pins                         ; 28 / 92 ( 30 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 65,536 / 276,480 ( 24 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 30 ( 20 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Use smart compilation                                                      ; On                  ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Physical Synthesis Effort Level                                            ; Extra               ; Normal                                ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; DS_EN1    ; Missing drive strength and slew rate ;
; DS_EN2    ; Missing drive strength and slew rate ;
; DS_EN3    ; Missing drive strength and slew rate ;
; DS_EN4    ; Missing drive strength and slew rate ;
; DS_A      ; Missing drive strength and slew rate ;
; DS_B      ; Missing drive strength and slew rate ;
; DS_C      ; Missing drive strength and slew rate ;
; DS_D      ; Missing drive strength and slew rate ;
; DS_E      ; Missing drive strength and slew rate ;
; DS_F      ; Missing drive strength and slew rate ;
; DS_G      ; Missing drive strength and slew rate ;
; D_EN1     ; Missing drive strength and slew rate ;
; D_EN2     ; Missing drive strength and slew rate ;
; D_EN3     ; Missing drive strength and slew rate ;
; D_EN4     ; Missing drive strength and slew rate ;
; LED[0]    ; Missing drive strength               ;
; LED[1]    ; Missing drive strength               ;
; LED[2]    ; Missing drive strength               ;
; LED[3]    ; Missing drive strength               ;
; LED[4]    ; Missing drive strength               ;
; LED[5]    ; Missing drive strength               ;
; LED[6]    ; Missing drive strength               ;
; LED[7]    ; Missing drive strength               ;
; FLASH_CLK ; Missing drive strength and slew rate ;
; FLASH_CS  ; Missing drive strength and slew rate ;
; FLASH_DI  ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; ADCLK       ; PIN_127       ; QSF Assignment ;
; Location ;                ;              ; ADCSN       ; PIN_129       ; QSF Assignment ;
; Location ;                ;              ; ADDAT       ; PIN_128       ; QSF Assignment ;
; Location ;                ;              ; BP1         ; PIN_85        ; QSF Assignment ;
; Location ;                ;              ; DS_DP       ; PIN_3         ; QSF Assignment ;
; Location ;                ;              ; EPCS_ASDI   ; PIN_6         ; QSF Assignment ;
; Location ;                ;              ; EPCS_DATA   ; PIN_13        ; QSF Assignment ;
; Location ;                ;              ; EPCS_NCS    ; PIN_8         ; QSF Assignment ;
; Location ;                ;              ; EP_DCLK     ; PIN_12        ; QSF Assignment ;
; Location ;                ;              ; F_TCK       ; PIN_16        ; QSF Assignment ;
; Location ;                ;              ; F_TDI       ; PIN_15        ; QSF Assignment ;
; Location ;                ;              ; F_TDO       ; PIN_20        ; QSF Assignment ;
; Location ;                ;              ; F_TMS       ; PIN_18        ; QSF Assignment ;
; Location ;                ;              ; IRDA        ; PIN_132       ; QSF Assignment ;
; Location ;                ;              ; KEY1        ; PIN_90        ; QSF Assignment ;
; Location ;                ;              ; KEY2        ; PIN_91        ; QSF Assignment ;
; Location ;                ;              ; KEY3        ; PIN_88        ; QSF Assignment ;
; Location ;                ;              ; KEY4        ; PIN_89        ; QSF Assignment ;
; Location ;                ;              ; RXD         ; PIN_86        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A0    ; PIN_77        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A1    ; PIN_80        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A10   ; PIN_76        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A11   ; PIN_66        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A12   ; PIN_65        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A2    ; PIN_83        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A3    ; PIN_84        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A4    ; PIN_72        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A5    ; PIN_71        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A6    ; PIN_70        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A7    ; PIN_69        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A8    ; PIN_68        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_A9    ; PIN_67        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_BA0   ; PIN_73        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_BA1   ; PIN_75        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_CAS_N ; PIN_44        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_CKE   ; PIN_64        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_CLK   ; PIN_60        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_CS_N  ; PIN_74        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ0   ; PIN_30        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ1   ; PIN_28        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ10  ; PIN_54        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ11  ; PIN_53        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ12  ; PIN_52        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ13  ; PIN_51        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ14  ; PIN_50        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ15  ; PIN_49        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ2   ; PIN_32        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ3   ; PIN_31        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ4   ; PIN_33        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ5   ; PIN_34        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ6   ; PIN_38        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ7   ; PIN_39        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ8   ; PIN_58        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQ9   ; PIN_55        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQMH  ; PIN_59        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_DQML  ; PIN_42        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_RAS_N ; PIN_46        ; QSF Assignment ;
; Location ;                ;              ; SDRAM_WE_N  ; PIN_43        ; QSF Assignment ;
; Location ;                ;              ; TXD         ; PIN_87        ; QSF Assignment ;
; Location ;                ;              ; V_B[0]      ; PIN_103       ; QSF Assignment ;
; Location ;                ;              ; V_B[1]      ; PIN_104       ; QSF Assignment ;
; Location ;                ;              ; V_B[2]      ; PIN_105       ; QSF Assignment ;
; Location ;                ;              ; V_B[3]      ; PIN_106       ; QSF Assignment ;
; Location ;                ;              ; V_B[4]      ; PIN_110       ; QSF Assignment ;
; Location ;                ;              ; V_G[3]      ; PIN_114       ; QSF Assignment ;
; Location ;                ;              ; V_G[4]      ; PIN_115       ; QSF Assignment ;
; Location ;                ;              ; V_G[5]      ; PIN_119       ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3103 ) ; 0.00 % ( 0 / 3103 )        ; 0.00 % ( 0 / 3103 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3103 ) ; 0.00 % ( 0 / 3103 )        ; 0.00 % ( 0 / 3103 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3095 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/vvvv32vvvv/FPGA/cpu/verilog/cpu/top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,619 / 6,272 ( 42 % )    ;
;     -- Combinational with no register       ; 2056                      ;
;     -- Register only                        ; 167                       ;
;     -- Combinational with a register        ; 396                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1570                      ;
;     -- 3 input functions                    ; 650                       ;
;     -- <=2 input functions                  ; 232                       ;
;     -- Register only                        ; 167                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2242                      ;
;     -- arithmetic mode                      ; 210                       ;
;                                             ;                           ;
; Total registers*                            ; 563 / 6,684 ( 8 % )       ;
;     -- Dedicated logic registers            ; 563 / 6,272 ( 9 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 187 / 392 ( 48 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 28 / 92 ( 30 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M9Ks                                        ; 8 / 30 ( 27 % )           ;
; Total block memory bits                     ; 65,536 / 276,480 ( 24 % ) ;
; Total block memory implementation bits      ; 73,728 / 276,480 ( 27 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 10 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 14% / 14% / 15%           ;
; Peak interconnect usage (total/H/V)         ; 33% / 32% / 35%           ;
; Maximum fan-out                             ; 571                       ;
; Highest non-global fan-out                  ; 106                       ;
; Total fan-out                               ; 10697                     ;
; Average fan-out                             ; 3.33                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2619 / 6272 ( 42 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2056                 ; 0                              ;
;     -- Register only                        ; 167                  ; 0                              ;
;     -- Combinational with a register        ; 396                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1570                 ; 0                              ;
;     -- 3 input functions                    ; 650                  ; 0                              ;
;     -- <=2 input functions                  ; 232                  ; 0                              ;
;     -- Register only                        ; 167                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2242                 ; 0                              ;
;     -- arithmetic mode                      ; 210                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 563                  ; 0                              ;
;     -- Dedicated logic registers            ; 563 / 6272 ( 9 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 187 / 392 ( 48 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 28                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 65536                ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                              ;
; M9K                                         ; 8 / 30 ( 26 % )      ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10881                ; 4                              ;
;     -- Registered Connections               ; 2415                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 26                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK      ; 24    ; 2        ; 0            ; 11           ; 14           ; 572                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FLASH_DO ; 23    ; 1        ; 0            ; 11           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DS_A      ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_B      ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_C      ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_D      ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_E      ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_EN1    ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_EN2    ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_EN3    ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_EN4    ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_F      ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS_G      ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D_EN1     ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D_EN2     ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D_EN3     ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D_EN4     ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_CLK ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_CS  ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_DI  ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]    ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]    ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]    ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]    ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]    ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]    ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]    ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; D_EN1                   ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; D_EN2                   ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; D_EN4                   ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; DS_EN1                  ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; DS_EN4                  ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; DS_F                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 11 ( 91 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 10 ( 40 % )  ; 2.5V          ; --           ;
; 7        ; 8 / 13 ( 62 % )  ; 3.3V          ; --           ;
; 8        ; 9 / 12 ( 75 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; DS_C                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; DS_G                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; FLASH_DI                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; FLASH_CLK                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; FLASH_CS                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; FLASH_DO                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; D_EN1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; D_EN2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; D_EN3                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; D_EN4                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; DS_EN1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; DS_EN3                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; DS_EN2                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; DS_EN4                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; DS_F                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; DS_D                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; DS_E                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; DS_A                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; DS_B                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |top                                      ; 2619 (0)    ; 563 (0)                   ; 0 (0)         ; 65536       ; 8    ; 6            ; 0       ; 3         ; 28   ; 0            ; 2056 (0)     ; 167 (0)           ; 396 (0)          ; |top                                                                                                ; work         ;
;    |core:core_inst|                       ; 2434 (1037) ; 487 (231)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1947 (803)   ; 160 (58)          ; 327 (145)        ; |top|core:core_inst                                                                                 ; work         ;
;       |alu:alu_inst|                      ; 1018 (990)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 954 (926)    ; 0 (0)             ; 64 (64)          ; |top|core:core_inst|alu:alu_inst                                                                    ; work         ;
;          |mult:mult_inst|                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|core:core_inst|alu:alu_inst|mult:mult_inst                                                     ; work         ;
;             |lpm_mult:lpm_mult_component| ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component                         ; work         ;
;                |mult_m8n:auto_generated|  ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |top|core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated ; work         ;
;       |regfile:regfile_inst|              ; 449 (449)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (190)    ; 102 (102)         ; 157 (157)        ; |top|core:core_inst|regfile:regfile_inst                                                            ; work         ;
;    |flash_spi:flash_spi0|                 ; 61 (61)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 35 (35)          ; |top|flash_spi:flash_spi0                                                                           ; work         ;
;    |ram:ram_inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:ram_inst                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:ram_inst|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_jci1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated                    ; work         ;
;    |segment_led:segment_led0|             ; 80 (80)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 4 (4)             ; 27 (27)          ; |top|segment_led:segment_led0                                                                       ; work         ;
;    |segment_led:segment_led1|             ; 46 (46)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 2 (2)             ; 9 (9)            ; |top|segment_led:segment_led1                                                                       ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; DS_EN1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_EN2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_EN3    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_EN4    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_A      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_B      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_C      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_D      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_E      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_F      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS_G      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D_EN1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D_EN2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D_EN3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D_EN4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_CLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_CS  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_DI  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FLASH_DO  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLK                 ;                   ;         ;
; FLASH_DO            ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                                    ; PIN_24             ; 571     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; core:core_inst|OUT[0]~4                                ; LCCOMB_X29_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|RAM_ADDR[11]~54                         ; LCCOMB_X30_Y8_N8   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|RAM_ADDR[1]~20                          ; LCCOMB_X30_Y8_N10  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; core:core_inst|RAM_ADDR[1]~39                          ; LCCOMB_X30_Y8_N20  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|RAM_DATA[14]~6                          ; LCCOMB_X28_Y8_N4   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|RAM_WREN                                ; FF_X28_Y8_N11      ; 12      ; Write enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|Selector159~1                           ; LCCOMB_X29_Y10_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|Selector97~7                            ; LCCOMB_X30_Y7_N2   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|cpu_state[0]                            ; FF_X29_Y8_N13      ; 44      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; core:core_inst|cpu_state[2]                            ; FF_X28_Y8_N13      ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|cpu_state[3]                            ; FF_X28_Y8_N27      ; 48      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; core:core_inst|cpu_state[8]                            ; FF_X31_Y8_N15      ; 81      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; core:core_inst|ienb[2]~1                               ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|ip[11]~70                               ; LCCOMB_X30_Y8_N30  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|ip[8]~28                                ; LCCOMB_X26_Y8_N24  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; core:core_inst|ip[8]~39                                ; LCCOMB_X30_Y8_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|iret_ip[0]~0                            ; LCCOMB_X28_Y12_N18 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|mem_to_reg_wa[2]~2                      ; LCCOMB_X29_Y10_N30 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|reg_in[11]~37                           ; LCCOMB_X26_Y7_N4   ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|reg_in[15]~50                           ; LCCOMB_X17_Y16_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|reg_in[26]~40                           ; LCCOMB_X30_Y8_N16  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|reg_in[28]~17                           ; LCCOMB_X17_Y16_N26 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[0][0]~13 ; LCCOMB_X22_Y15_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[0][31]~8 ; LCCOMB_X25_Y10_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[1][0]~11 ; LCCOMB_X25_Y10_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[1][31]~7 ; LCCOMB_X23_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[2][0]~12 ; LCCOMB_X22_Y11_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[2][31]~6 ; LCCOMB_X23_Y17_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[3][0]~14 ; LCCOMB_X22_Y15_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[3][31]~9 ; LCCOMB_X24_Y17_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[4][0]~18 ; LCCOMB_X25_Y10_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[4][31]~3 ; LCCOMB_X25_Y10_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[5][0]~17 ; LCCOMB_X25_Y10_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[5][31]~1 ; LCCOMB_X25_Y10_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[6][0]~16 ; LCCOMB_X25_Y10_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[6][31]~2 ; LCCOMB_X25_Y10_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[7][0]~19 ; LCCOMB_X25_Y10_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|regfile:regfile_inst|registers[7][31]~4 ; LCCOMB_X25_Y10_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|sp[0]~8                                 ; LCCOMB_X30_Y9_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|sp[9]~17                                ; LCCOMB_X28_Y12_N24 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|tcmp[31]~0                              ; LCCOMB_X28_Y13_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:core_inst|tcnt[27]~34                             ; LCCOMB_X28_Y12_N26 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; flash_spi:flash_spi0|Selector7~4                       ; LCCOMB_X31_Y10_N24 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; flash_spi:flash_spi0|bit_cnt~0                         ; LCCOMB_X31_Y11_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; segment_led:segment_led0|Equal0~4                      ; LCCOMB_X12_Y18_N22 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_24   ; 571     ; 235                                  ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; core:core_inst|ram_q_dff[2]                                                         ; 106     ;
; core:core_inst|ram_q_dff[3]                                                         ; 106     ;
; core:core_inst|alu_arg1[0]~1                                                        ; 99      ;
; core:core_inst|reg_ra0[1]~1                                                         ; 96      ;
; core:core_inst|reg_ra0[0]~0                                                         ; 96      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[12] ; 92      ;
; core:core_inst|cpu_state[8]                                                         ; 81      ;
; core:core_inst|alu:alu_inst|reduced_neg_abs_arg1[1]~6                               ; 75      ;
; core:core_inst|alu:alu_inst|reduced_abs_arg1[1]~6                                   ; 75      ;
; core:core_inst|alu:alu_inst|reduced_abs_arg1[4]~5                                   ; 72      ;
; core:core_inst|alu:alu_inst|reduced_abs_arg1[2]~4                                   ; 71      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[4]  ; 70      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[3]  ; 68      ;
; core:core_inst|alu:alu_inst|reduced_neg_abs_arg1[2]~4                               ; 67      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[2]  ; 67      ;
; core:core_inst|reg_ra0[2]~2                                                         ; 66      ;
; core:core_inst|cpu_state[1]                                                         ; 66      ;
; core:core_inst|alu:alu_inst|reduced_abs_arg1[3]~7                                   ; 60      ;
; core:core_inst|alu:alu_inst|ANS[16]~8                                               ; 60      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[0]  ; 54      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[1]  ; 53      ;
; core:core_inst|alu:alu_inst|ANS[16]~10                                              ; 52      ;
; core:core_inst|alu:alu_inst|reduced_neg_abs_arg1[4]~5                               ; 50      ;
; core:core_inst|alu:alu_inst|ANS[16]~18                                              ; 49      ;
; core:core_inst|alu:alu_inst|ANS[16]~20                                              ; 48      ;
; core:core_inst|alu:alu_inst|ANS[16]~19                                              ; 48      ;
; core:core_inst|alu:alu_inst|ANS[16]~15                                              ; 48      ;
; core:core_inst|ram_q_dff[4]                                                         ; 48      ;
; core:core_inst|cpu_state[3]                                                         ; 48      ;
; core:core_inst|alu:alu_inst|ANS[16]~12                                              ; 47      ;
; core:core_inst|alu:alu_inst|ANS[16]~11                                              ; 46      ;
; core:core_inst|cpu_state[0]                                                         ; 44      ;
; core:core_inst|alu:alu_inst|reduced_neg_abs_arg1[3]~7                               ; 42      ;
; core:core_inst|Decoder4~1                                                           ; 42      ;
; core:core_inst|comb~0                                                               ; 41      ;
; core:core_inst|tctr[0]                                                              ; 38      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[13] ; 33      ;
; core:core_inst|OUT[0]~4                                                             ; 32      ;
; core:core_inst|tcmp[31]~0                                                           ; 32      ;
; core:core_inst|tcnt[27]~34                                                          ; 32      ;
; segment_led:segment_led0|Equal0~4                                                   ; 31      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[15] ; 31      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[14] ; 31      ;
; core:core_inst|alu:alu_inst|ShiftLeft0~34                                           ; 29      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[11] ; 28      ;
; core:core_inst|cpu_state[2]                                                         ; 27      ;
; segment_led:segment_led0|digit_number[1]                                            ; 27      ;
; segment_led:segment_led0|digit_number[0]                                            ; 26      ;
; core:core_inst|ram_q_dff[1]                                                         ; 24      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[5]  ; 24      ;
; core:core_inst|regfile:regfile_inst|Mux31~4                                         ; 23      ;
; core:core_inst|cpu_state[4]                                                         ; 23      ;
; core:core_inst|RAM_DATA[1]~3                                                        ; 22      ;
; core:core_inst|ram_q_dff[0]                                                         ; 22      ;
; core:core_inst|alu:alu_inst|ShiftLeft1~19                                           ; 21      ;
; core:core_inst|regfile:regfile_inst|Mux0~4                                          ; 21      ;
; flash_spi:flash_spi0|bit_cnt[3]                                                     ; 20      ;
; core:core_inst|ram_q_dff[14]                                                        ; 20      ;
; core:core_inst|WideOr0~10                                                           ; 19      ;
; core:core_inst|regfile:regfile_inst|Mux30~4                                         ; 19      ;
; core:core_inst|alu_arg1[31]~4                                                       ; 19      ;
; core:core_inst|RAM_DATA[1]~7                                                        ; 18      ;
; core:core_inst|reg_wa[1]~2                                                          ; 17      ;
; core:core_inst|reg_wa[0]~0                                                          ; 17      ;
; FLASH_DO~input                                                                      ; 16      ;
; core:core_inst|sp[4]~2                                                              ; 16      ;
; core:core_inst|RAM_ADDR[1]~28                                                       ; 16      ;
; core:core_inst|RAM_DATA[14]~6                                                       ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[7][0]~19                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[4][0]~18                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[5][0]~17                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[6][0]~16                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[3][0]~14                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[0][0]~13                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[2][0]~12                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[1][0]~11                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[3][31]~9                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[0][31]~8                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[1][31]~7                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[2][31]~6                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[7][31]~4                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[4][31]~3                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[6][31]~2                              ; 16      ;
; core:core_inst|regfile:regfile_inst|registers[5][31]~1                              ; 16      ;
; core:core_inst|cpu_state[4]~3                                                       ; 16      ;
; core:core_inst|alu:alu_inst|ShiftLeft1~18                                           ; 16      ;
; core:core_inst|alu:alu_inst|ShiftRight1~54                                          ; 16      ;
; core:core_inst|regfile:regfile_inst|Mux29~4                                         ; 16      ;
; core:core_inst|alu_arg1[3]~8                                                        ; 16      ;
; core:core_inst|regfile:regfile_inst|Mux4~4                                          ; 16      ;
; core:core_inst|ram_q_dff[11]                                                        ; 16      ;
; core:core_inst|regfile:regfile_inst|Mux1~4                                          ; 16      ;
; core:core_inst|RAM_ADDR[1]~32                                                       ; 15      ;
; core:core_inst|RAM_ADDR[1]~31                                                       ; 15      ;
; core:core_inst|ip[11]~48                                                            ; 15      ;
; core:core_inst|RAM_ADDR[1]~29                                                       ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux24~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux27~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux28~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux25~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux26~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux9~4                                          ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux8~4                                          ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux13~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux12~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux23~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux22~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux21~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux20~4                                         ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux7~4                                          ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux6~4                                          ; 15      ;
; core:core_inst|regfile:regfile_inst|Mux5~4                                          ; 15      ;
; core:core_inst|alu_arg1[1]~3                                                        ; 15      ;
; core:core_inst|ram_q_dff[12]                                                        ; 15      ;
; core:core_inst|ip[11]~50                                                            ; 14      ;
; core:core_inst|RAM_ADDR[1]~30                                                       ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux15~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux14~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux19~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux18~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux17~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux16~4                                         ; 14      ;
; core:core_inst|regfile:regfile_inst|Mux2~4                                          ; 14      ;
; core:core_inst|reg_in[16]~53                                                        ; 13      ;
; core:core_inst|reg_in[28]~11                                                        ; 13      ;
; core:core_inst|ip[11]~43                                                            ; 13      ;
; core:core_inst|reg_in[0]                                                            ; 13      ;
; flash_spi:flash_spi0|state.011                                                      ; 13      ;
; core:core_inst|stat[0]                                                              ; 13      ;
; core:core_inst|alu:alu_inst|ShiftLeft0~0                                            ; 13      ;
; core:core_inst|regfile:regfile_inst|Mux11~4                                         ; 13      ;
; core:core_inst|regfile:regfile_inst|Mux10~4                                         ; 13      ;
; core:core_inst|alu_arg1[2]~6                                                        ; 13      ;
; flash_spi:flash_spi0|bit_cnt[0]                                                     ; 13      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[7]  ; 13      ;
; core:core_inst|iret_ip[0]~0                                                         ; 12      ;
; core:core_inst|reg_in[26]~40                                                        ; 12      ;
; core:core_inst|Mux158~0                                                             ; 12      ;
; core:core_inst|RAM_WREN                                                             ; 12      ;
; core:core_inst|alu:alu_inst|ShiftLeft0~52                                           ; 12      ;
; core:core_inst|iwrk~33                                                              ; 12      ;
; core:core_inst|alu:alu_inst|ShiftRight0~4                                           ; 12      ;
; core:core_inst|alu_arg1[4]~10                                                       ; 12      ;
; core:core_inst|regfile:regfile_inst|Mux3~4                                          ; 12      ;
; flash_spi:flash_spi0|bit_cnt[1]                                                     ; 12      ;
; core:core_inst|tcnt[31]~31                                                          ; 12      ;
; core:core_inst|Selector134~5                                                        ; 11      ;
; core:core_inst|reg_in[11]~37                                                        ; 11      ;
; core:core_inst|always1~0                                                            ; 11      ;
; core:core_inst|alu:alu_inst|ShiftRight0~12                                          ; 11      ;
; core:core_inst|ram_q_dff[6]                                                         ; 11      ;
; core:core_inst|ram_q_dff[5]                                                         ; 11      ;
; flash_spi:flash_spi0|bit_cnt[2]                                                     ; 11      ;
; core:core_inst|inc_ip[7]~14                                                         ; 11      ;
; core:core_inst|ip[7]                                                                ; 11      ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[6]  ; 11      ;
; core:core_inst|inc_ip[0]~0                                                          ; 11      ;
; core:core_inst|ip[0]                                                                ; 11      ;
; core:core_inst|RAM_ADDR[1]~39                                                       ; 10      ;
; core:core_inst|cpu_state[2]~13                                                      ; 10      ;
; core:core_inst|ip[8]~15                                                             ; 10      ;
; core:core_inst|Decoder7~3                                                           ; 10      ;
; core:core_inst|Selector84~2                                                         ; 10      ;
; core:core_inst|mem_to_reg_wa[2]~0                                                   ; 10      ;
; core:core_inst|alu:alu_inst|Add0~0                                                  ; 10      ;
; flash_spi:flash_spi0|state.000                                                      ; 10      ;
; core:core_inst|inc_ip[6]~12                                                         ; 10      ;
; core:core_inst|inc_ip[5]~10                                                         ; 10      ;
; core:core_inst|inc_ip[4]~8                                                          ; 10      ;
; core:core_inst|inc_ip[3]~6                                                          ; 10      ;
; core:core_inst|inc_ip[2]~4                                                          ; 10      ;
; core:core_inst|inc_ip[1]~2                                                          ; 10      ;
; core:core_inst|reg_in[6]~51                                                         ; 9       ;
; core:core_inst|ip[4]~23                                                             ; 9       ;
; core:core_inst|ip[4]~22                                                             ; 9       ;
; core:core_inst|ip[4]~20                                                             ; 9       ;
; core:core_inst|ip[4]~19                                                             ; 9       ;
; flash_spi:flash_spi0|Selector7~4                                                    ; 9       ;
; core:core_inst|Selector84~9                                                         ; 9       ;
; core:core_inst|alu:alu_inst|ShiftRight0~92                                          ; 9       ;
; core:core_inst|RAM_ADDR[1]~17                                                       ; 9       ;
; core:core_inst|ram_q_dff[7]                                                         ; 9       ;
; core:core_inst|tcnt[0]~0                                                            ; 9       ;
; core:core_inst|sp[0]~8                                                              ; 8       ;
; core:core_inst|RAM_ADDR[1]~20                                                       ; 8       ;
; core:core_inst|ip[8]~39                                                             ; 8       ;
; core:core_inst|ienb[2]~1                                                            ; 8       ;
; core:core_inst|RAM_ADDR[11]                                                         ; 8       ;
; core:core_inst|RAM_ADDR[10]                                                         ; 8       ;
; core:core_inst|RAM_ADDR[2]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[1]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[0]                                                          ; 8       ;
; core:core_inst|reg_in[7]                                                            ; 8       ;
; core:core_inst|reg_in[6]                                                            ; 8       ;
; core:core_inst|reg_in[5]                                                            ; 8       ;
; core:core_inst|reg_in[22]                                                           ; 8       ;
; core:core_inst|reg_in[23]                                                           ; 8       ;
; core:core_inst|reg_in[18]                                                           ; 8       ;
; core:core_inst|reg_in[19]                                                           ; 8       ;
; core:core_inst|reg_in[16]                                                           ; 8       ;
; core:core_inst|reg_in[17]                                                           ; 8       ;
; core:core_inst|reg_in[20]                                                           ; 8       ;
; core:core_inst|reg_in[21]                                                           ; 8       ;
; core:core_inst|reg_in[4]                                                            ; 8       ;
; core:core_inst|reg_in[3]                                                            ; 8       ;
; core:core_inst|reg_in[12]                                                           ; 8       ;
; core:core_inst|reg_in[13]                                                           ; 8       ;
; core:core_inst|reg_in[14]                                                           ; 8       ;
; core:core_inst|reg_in[15]                                                           ; 8       ;
; core:core_inst|reg_in[8]                                                            ; 8       ;
; core:core_inst|reg_in[9]                                                            ; 8       ;
; core:core_inst|reg_in[24]                                                           ; 8       ;
; core:core_inst|reg_in[25]                                                           ; 8       ;
; core:core_inst|reg_in[26]                                                           ; 8       ;
; core:core_inst|reg_in[27]                                                           ; 8       ;
; core:core_inst|reg_in[28]                                                           ; 8       ;
; core:core_inst|reg_in[29]                                                           ; 8       ;
; core:core_inst|reg_in[30]                                                           ; 8       ;
; core:core_inst|reg_in[31]                                                           ; 8       ;
; core:core_inst|alu:alu_inst|ShiftRight0~91                                          ; 8       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~51                                           ; 8       ;
; core:core_inst|iwrk~21                                                              ; 8       ;
; core:core_inst|alu:alu_inst|ShiftRight1~2                                           ; 8       ;
; core:core_inst|Equal10~1                                                            ; 8       ;
; core:core_inst|inc_ip[11]~22                                                        ; 8       ;
; core:core_inst|inc_ip[10]~20                                                        ; 8       ;
; core:core_inst|inc_ip[9]~18                                                         ; 8       ;
; core:core_inst|inc_ip[8]~16                                                         ; 8       ;
; core:core_inst|RAM_ADDR[9]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[8]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[7]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[6]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[5]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[4]                                                          ; 8       ;
; core:core_inst|RAM_ADDR[3]                                                          ; 8       ;
; core:core_inst|reg_in[10]                                                           ; 8       ;
; core:core_inst|reg_in[11]                                                           ; 8       ;
; core:core_inst|reg_in[2]                                                            ; 8       ;
; core:core_inst|reg_in[1]                                                            ; 8       ;
; core:core_inst|tcnt[7]~7                                                            ; 8       ;
; core:core_inst|reg_in[15]~49                                                        ; 7       ;
; core:core_inst|ip[8]~28                                                             ; 7       ;
; core:core_inst|cpu_state[2]~17                                                      ; 7       ;
; core:core_inst|ip~14                                                                ; 7       ;
; core:core_inst|alu:alu_inst|ShiftRight0~84                                          ; 7       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~48                                           ; 7       ;
; core:core_inst|ram_q_dff[15]                                                        ; 7       ;
; core:core_inst|OUT[31]                                                              ; 7       ;
; core:core_inst|OUT[30]                                                              ; 7       ;
; core:core_inst|OUT[29]                                                              ; 7       ;
; core:core_inst|OUT[28]                                                              ; 7       ;
; core:core_inst|OUT[19]                                                              ; 7       ;
; core:core_inst|OUT[18]                                                              ; 7       ;
; core:core_inst|OUT[17]                                                              ; 7       ;
; core:core_inst|OUT[16]                                                              ; 7       ;
; core:core_inst|OUT[23]                                                              ; 7       ;
; core:core_inst|OUT[22]                                                              ; 7       ;
; core:core_inst|OUT[21]                                                              ; 7       ;
; core:core_inst|OUT[20]                                                              ; 7       ;
; core:core_inst|OUT[27]                                                              ; 7       ;
; core:core_inst|OUT[26]                                                              ; 7       ;
; core:core_inst|OUT[25]                                                              ; 7       ;
; core:core_inst|OUT[24]                                                              ; 7       ;
; core:core_inst|OUT[15]                                                              ; 7       ;
; core:core_inst|OUT[14]                                                              ; 7       ;
; core:core_inst|OUT[13]                                                              ; 7       ;
; core:core_inst|OUT[12]                                                              ; 7       ;
; core:core_inst|OUT[3]                                                               ; 7       ;
; core:core_inst|OUT[2]                                                               ; 7       ;
; core:core_inst|OUT[1]                                                               ; 7       ;
; core:core_inst|OUT[0]                                                               ; 7       ;
; core:core_inst|OUT[7]                                                               ; 7       ;
; core:core_inst|OUT[6]                                                               ; 7       ;
; core:core_inst|OUT[5]                                                               ; 7       ;
; core:core_inst|OUT[4]                                                               ; 7       ;
; core:core_inst|OUT[11]                                                              ; 7       ;
; core:core_inst|OUT[10]                                                              ; 7       ;
; core:core_inst|OUT[9]                                                               ; 7       ;
; core:core_inst|OUT[8]                                                               ; 7       ;
; core:core_inst|tcnt[5]~5                                                            ; 7       ;
; core:core_inst|tcnt[6]~6                                                            ; 7       ;
; core:core_inst|tcnt[4]~4                                                            ; 7       ;
; core:core_inst|tcnt[3]~3                                                            ; 7       ;
; core:core_inst|tcnt[2]~2                                                            ; 7       ;
; core:core_inst|tcnt[1]~1                                                            ; 7       ;
; core:core_inst|ip[11]~51                                                            ; 6       ;
; core:core_inst|RAM_ADDR[1]~21                                                       ; 6       ;
; core:core_inst|ip[1]                                                                ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~85                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~82                                           ; 6       ;
; core:core_inst|alu_arg1[16]~30                                                      ; 6       ;
; core:core_inst|alu_arg1[17]~29                                                      ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~74                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~71                                           ; 6       ;
; core:core_inst|alu_arg1[15]~21                                                      ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~67                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~63                                           ; 6       ;
; core:core_inst|alu_arg1[14]~20                                                      ; 6       ;
; core:core_inst|alu_arg1[13]~19                                                      ; 6       ;
; core:core_inst|alu_arg1[12]~18                                                      ; 6       ;
; core:core_inst|alu_arg1[11]~17                                                      ; 6       ;
; core:core_inst|alu_arg1[10]~16                                                      ; 6       ;
; core:core_inst|alu_arg1[9]~15                                                       ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~15                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~13                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~12                                           ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~23                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~19                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~18                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~17                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~14                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight0~13                                          ; 6       ;
; core:core_inst|alu_arg1[5]~14                                                       ; 6       ;
; core:core_inst|alu_arg1[6]~13                                                       ; 6       ;
; core:core_inst|alu_arg1[7]~12                                                       ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~5                                            ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~3                                            ; 6       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~2                                            ; 6       ;
; core:core_inst|alu_arg1[8]~11                                                       ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight1~16                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight1~12                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight1~11                                          ; 6       ;
; core:core_inst|alu:alu_inst|ShiftRight1~3                                           ; 6       ;
; core:core_inst|ram_q_dff[10]                                                        ; 6       ;
; core:core_inst|ram_q_dff[9]                                                         ; 6       ;
; core:core_inst|ram_q_dff[8]                                                         ; 6       ;
; flash_spi:flash_spi0|state.001                                                      ; 6       ;
; core:core_inst|mem_to_reg_l                                                         ; 6       ;
; core:core_inst|mem_to_reg_h                                                         ; 6       ;
; core:core_inst|tcnt[9]~9                                                            ; 6       ;
; core:core_inst|RAM_DATA[14]~2                                                       ; 5       ;
; core:core_inst|Selector155~4                                                        ; 5       ;
; core:core_inst|ip[8]                                                                ; 5       ;
; core:core_inst|ip[9]                                                                ; 5       ;
; core:core_inst|ip[10]                                                               ; 5       ;
; core:core_inst|reg_in[15]~44                                                        ; 5       ;
; core:core_inst|ip[11]                                                               ; 5       ;
; core:core_inst|reg_wa[2]~1                                                          ; 5       ;
; flash_spi:flash_spi0|Equal0~1                                                       ; 5       ;
; core:core_inst|cpu_state[2]~11                                                      ; 5       ;
; flash_spi:flash_spi0|NEW_DATA1                                                      ; 5       ;
; core:core_inst|ip[2]                                                                ; 5       ;
; core:core_inst|alu_arg1[30]~36                                                      ; 5       ;
; core:core_inst|alu_arg1[29]~35                                                      ; 5       ;
; core:core_inst|alu_arg1[28]~34                                                      ; 5       ;
; core:core_inst|alu_arg1[27]~33                                                      ; 5       ;
; core:core_inst|alu_arg1[26]~32                                                      ; 5       ;
; core:core_inst|alu_arg1[25]~31                                                      ; 5       ;
; core:core_inst|alu_arg1[18]~28                                                      ; 5       ;
; core:core_inst|alu_arg1[19]~27                                                      ; 5       ;
; core:core_inst|alu_arg1[20]~26                                                      ; 5       ;
; core:core_inst|alu_arg1[21]~25                                                      ; 5       ;
; core:core_inst|alu_arg1[22]~24                                                      ; 5       ;
; core:core_inst|alu_arg1[23]~23                                                      ; 5       ;
; core:core_inst|alu_arg1[24]~22                                                      ; 5       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~39                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~36                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~31                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight1~45                                          ; 5       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~24                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight1~35                                          ; 5       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~11                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight1~26                                          ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight0~16                                          ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight0~15                                          ; 5       ;
; core:core_inst|Decoder7~2                                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight1~9                                           ; 5       ;
; core:core_inst|alu:alu_inst|ShiftRight1~8                                           ; 5       ;
; core:core_inst|Decoder7~0                                                           ; 5       ;
; core:core_inst|tcnt[8]~8                                                            ; 5       ;
; core:core_inst|ip[6]                                                                ; 5       ;
; core:core_inst|ip[5]                                                                ; 5       ;
; core:core_inst|ip[4]                                                                ; 5       ;
; core:core_inst|ip[3]                                                                ; 5       ;
; core:core_inst|tcnt[11]~11                                                          ; 5       ;
; core:core_inst|tcnt[10]~10                                                          ; 5       ;
; core:core_inst|Selector143~5                                                        ; 4       ;
; core:core_inst|Selector127~5                                                        ; 4       ;
; core:core_inst|alu:alu_inst|ANS[0]~301                                              ; 4       ;
; core:core_inst|sp[8]~13                                                             ; 4       ;
; core:core_inst|ip[11]~53                                                            ; 4       ;
; core:core_inst|ip[11]~52                                                            ; 4       ;
; core:core_inst|RAM_ADDR[11]~45                                                      ; 4       ;
; core:core_inst|Decoder4~2                                                           ; 4       ;
; core:core_inst|sp[7]                                                                ; 4       ;
; core:core_inst|sp[6]                                                                ; 4       ;
; core:core_inst|sp[5]                                                                ; 4       ;
; core:core_inst|sp[4]                                                                ; 4       ;
; core:core_inst|sp[3]                                                                ; 4       ;
; core:core_inst|reg_in[15]~50                                                        ; 4       ;
; core:core_inst|sp[8]                                                                ; 4       ;
; core:core_inst|sp[9]                                                                ; 4       ;
; core:core_inst|sp[2]                                                                ; 4       ;
; core:core_inst|reg_in[2]~32                                                         ; 4       ;
; core:core_inst|sp[1]                                                                ; 4       ;
; core:core_inst|sp[0]                                                                ; 4       ;
; core:core_inst|reg_in[28]~17                                                        ; 4       ;
; core:core_inst|cpu_state[2]~40                                                      ; 4       ;
; core:core_inst|Selector90~0                                                         ; 4       ;
; core:core_inst|ienb[2]~0                                                            ; 4       ;
; core:core_inst|regfile:regfile_inst|registers[6][0]~15                              ; 4       ;
; core:core_inst|regfile:regfile_inst|registers[2][0]~10                              ; 4       ;
; core:core_inst|regfile:regfile_inst|registers[2][31]~5                              ; 4       ;
; core:core_inst|regfile:regfile_inst|registers[5][31]~0                              ; 4       ;
; core:core_inst|comb~3                                                               ; 4       ;
; flash_spi:flash_spi0|bit_cnt~0                                                      ; 4       ;
; flash_spi:flash_spi0|state.010                                                      ; 4       ;
; flash_spi:flash_spi0|Equal0~0                                                       ; 4       ;
; core:core_inst|Selector85~0                                                         ; 4       ;
; core:core_inst|cpu_state~10                                                         ; 4       ;
; core:core_inst|Decoder7~4                                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~137                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~131                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~100                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~96                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~89                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~88                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~83                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~78                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~77                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~72                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~59                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~29                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~55                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~88                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~94                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~46                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~89                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~87                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~56                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~55                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~60                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~59                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~16                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~30                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~27                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~12                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~21                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~40                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~33                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~28                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~18                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~16                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~22                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~21                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~20                                          ; 4       ;
; core:core_inst|OUT[0]~3                                                             ; 4       ;
; core:core_inst|OUT[0]~2                                                             ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~8                                            ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~6                                            ; 4       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~1                                            ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~10                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight0~7                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~15                                          ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~7                                           ; 4       ;
; core:core_inst|alu:alu_inst|ShiftRight1~4                                           ; 4       ;
; core:core_inst|xzz~0                                                                ; 4       ;
; core:core_inst|ram_q_dff[13]                                                        ; 4       ;
; flash_spi:flash_spi0|state.100                                                      ; 4       ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[10] ; 4       ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[9]  ; 4       ;
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|q_a[8]  ; 4       ;
; core:core_inst|Add4~18                                                              ; 4       ;
; core:core_inst|Add4~16                                                              ; 4       ;
; core:core_inst|Mux10~5                                                              ; 3       ;
; flash_spi:flash_spi0|Selector7~7                                                    ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~132                                         ; 3       ;
; core:core_inst|RAM_ADDR[1]~24                                                       ; 3       ;
; core:core_inst|cpu_state[2]~41                                                      ; 3       ;
; core:core_inst|Mux0~2                                                               ; 3       ;
; core:core_inst|reg_in[9]~46                                                         ; 3       ;
; core:core_inst|reg_in[9]~45                                                         ; 3       ;
; core:core_inst|reg_in[6]~34                                                         ; 3       ;
; core:core_inst|mem_to_reg_wa[2]~2                                                   ; 3       ;
; core:core_inst|ip[2]~29                                                             ; 3       ;
; core:core_inst|ip[2]~27                                                             ; 3       ;
; core:core_inst|tctr[0]~0                                                            ; 3       ;
; flash_spi:flash_spi0|Add1~0                                                         ; 3       ;
; flash_spi:flash_spi0|Selector7~6                                                    ; 3       ;
; flash_spi:flash_spi0|Selector7~5                                                    ; 3       ;
; flash_spi:flash_spi0|Selector7~3                                                    ; 3       ;
; core:core_inst|cpu_state[3]~33                                                      ; 3       ;
; core:core_inst|cpu_state[4]~28                                                      ; 3       ;
; core:core_inst|Selector84~6                                                         ; 3       ;
; core:core_inst|Selector84~3                                                         ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~131                                         ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~130                                         ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~129                                         ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~87                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~76                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~36                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~69                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~34                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~65                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~32                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~61                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~30                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~57                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~49                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~93                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~27                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~77                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~84                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~25                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~42                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~23                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~21                                           ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~63                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~56                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~40                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~51                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~33                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~42                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~5                                            ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~29                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~26                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~31                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~27                                          ; 3       ;
; core:core_inst|regfile:regfile_inst|Mux31~3                                         ; 3       ;
; core:core_inst|regfile:regfile_inst|Mux31~1                                         ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight0~3                                           ; 3       ;
; core:core_inst|alu:alu_inst|ANS[16]~4                                               ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~17                                          ; 3       ;
; core:core_inst|alu:alu_inst|ShiftRight1~14                                          ; 3       ;
; core:core_inst|regfile:regfile_inst|Mux3~3                                          ; 3       ;
; core:core_inst|regfile:regfile_inst|Mux3~1                                          ; 3       ;
; core:core_inst|Equal10~0                                                            ; 3       ;
; flash_spi:flash_spi0|FLASH_CS                                                       ; 3       ;
; core:core_inst|tcnt[30]~30                                                          ; 3       ;
; core:core_inst|tcnt[29]~29                                                          ; 3       ;
; core:core_inst|tcnt[28]~28                                                          ; 3       ;
; core:core_inst|tcnt[27]~27                                                          ; 3       ;
; core:core_inst|tcnt[26]~26                                                          ; 3       ;
; core:core_inst|tcnt[25]~25                                                          ; 3       ;
; core:core_inst|tcnt[16]~16                                                          ; 3       ;
; core:core_inst|tcnt[17]~17                                                          ; 3       ;
; core:core_inst|tcnt[22]~22                                                          ; 3       ;
; core:core_inst|tcnt[23]~23                                                          ; 3       ;
; core:core_inst|tcnt[24]~24                                                          ; 3       ;
; core:core_inst|tcnt[15]~15                                                          ; 3       ;
; core:core_inst|tcnt[14]~14                                                          ; 3       ;
; core:core_inst|tcnt[13]~13                                                          ; 3       ;
; core:core_inst|tcnt[12]~12                                                          ; 3       ;
; core:core_inst|Add4~62                                                              ; 3       ;
; core:core_inst|Add4~60                                                              ; 3       ;
; core:core_inst|Add4~58                                                              ; 3       ;
; core:core_inst|Add4~56                                                              ; 3       ;
; core:core_inst|Add4~54                                                              ; 3       ;
; core:core_inst|Add4~52                                                              ; 3       ;
; core:core_inst|Add4~50                                                              ; 3       ;
; core:core_inst|Add4~48                                                              ; 3       ;
; core:core_inst|Add4~46                                                              ; 3       ;
; core:core_inst|Add4~44                                                              ; 3       ;
; core:core_inst|Add4~42                                                              ; 3       ;
; core:core_inst|Add4~40                                                              ; 3       ;
; core:core_inst|Add4~38                                                              ; 3       ;
; core:core_inst|Add4~36                                                              ; 3       ;
; core:core_inst|Add4~34                                                              ; 3       ;
; core:core_inst|Add4~32                                                              ; 3       ;
; core:core_inst|Add4~30                                                              ; 3       ;
; core:core_inst|Add4~28                                                              ; 3       ;
; core:core_inst|Add4~26                                                              ; 3       ;
; core:core_inst|Add4~24                                                              ; 3       ;
; core:core_inst|Add4~22                                                              ; 3       ;
; core:core_inst|Add4~20                                                              ; 3       ;
; core:core_inst|tcnt[9]                                                              ; 3       ;
; core:core_inst|tcnt[8]                                                              ; 3       ;
; core:core_inst|Add4~14                                                              ; 3       ;
; core:core_inst|Add4~12                                                              ; 3       ;
; core:core_inst|Add4~10                                                              ; 3       ;
; core:core_inst|Add4~8                                                               ; 3       ;
; core:core_inst|Add4~6                                                               ; 3       ;
; core:core_inst|Add4~4                                                               ; 3       ;
; core:core_inst|Add4~2                                                               ; 3       ;
; core:core_inst|Add4~0                                                               ; 3       ;
; core:core_inst|alu:alu_inst|add_ans[0]~0                                            ; 3       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~148                                          ; 2       ;
; core:core_inst|sp[4]~32                                                             ; 2       ;
; core:core_inst|Selector157~7                                                        ; 2       ;
; core:core_inst|cpu_state[2]~42                                                      ; 2       ;
; flash_spi:flash_spi0|Decoder0~7                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~6                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~5                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~4                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~3                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~2                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~1                                                     ; 2       ;
; flash_spi:flash_spi0|Decoder0~0                                                     ; 2       ;
; core:core_inst|Selector90~3                                                         ; 2       ;
; core:core_inst|Selector4~2                                                          ; 2       ;
; core:core_inst|sp[9]~17                                                             ; 2       ;
; core:core_inst|ip[11]~70                                                            ; 2       ;
; core:core_inst|ip[11]~64                                                            ; 2       ;
; core:core_inst|ip[11]~61                                                            ; 2       ;
; core:core_inst|ip[11]~60                                                            ; 2       ;
; core:core_inst|sp[4]~5                                                              ; 2       ;
; flash_spi:flash_spi0|DATA1[10]                                                      ; 2       ;
; flash_spi:flash_spi0|DATA1[9]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[8]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[5]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[7]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[6]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[1]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[0]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[2]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[4]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[3]                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[11]                                                      ; 2       ;
; flash_spi:flash_spi0|DATA1[15]                                                      ; 2       ;
; flash_spi:flash_spi0|DATA1[14]                                                      ; 2       ;
; flash_spi:flash_spi0|DATA1[13]                                                      ; 2       ;
; core:core_inst|Mux134~0                                                             ; 2       ;
; core:core_inst|Mux158~2                                                             ; 2       ;
; core:core_inst|Selector0~0                                                          ; 2       ;
; core:core_inst|Mux6~0                                                               ; 2       ;
; core:core_inst|Mux158~1                                                             ; 2       ;
; core:core_inst|RAM_ADDR[11]~54                                                      ; 2       ;
; core:core_inst|Selector87~0                                                         ; 2       ;
; core:core_inst|RAM_ADDR[11]~49                                                      ; 2       ;
; core:core_inst|Mux159~1                                                             ; 2       ;
; core:core_inst|RAM_ADDR[11]~47                                                      ; 2       ;
; core:core_inst|RAM_ADDR[11]~46                                                      ; 2       ;
; core:core_inst|Selector1~0                                                          ; 2       ;
; core:core_inst|Mux7~0                                                               ; 2       ;
; core:core_inst|Mux159~0                                                             ; 2       ;
; core:core_inst|Selector88~0                                                         ; 2       ;
; core:core_inst|Selector2~0                                                          ; 2       ;
; core:core_inst|Mux8~0                                                               ; 2       ;
; core:core_inst|Mux160~1                                                             ; 2       ;
; core:core_inst|Mux160~0                                                             ; 2       ;
; core:core_inst|Selector89~0                                                         ; 2       ;
; core:core_inst|Selector3~0                                                          ; 2       ;
; core:core_inst|Mux161~1                                                             ; 2       ;
; core:core_inst|Mux161~0                                                             ; 2       ;
; core:core_inst|Mux9~0                                                               ; 2       ;
; core:core_inst|Mux10~3                                                              ; 2       ;
; core:core_inst|iret_ip[7]                                                           ; 2       ;
; core:core_inst|RAM_ADDR[1]~38                                                       ; 2       ;
; core:core_inst|RAM_ADDR[1]~34                                                       ; 2       ;
; core:core_inst|Selector109~3                                                        ; 2       ;
; core:core_inst|RAM_ADDR[1]~26                                                       ; 2       ;
; flash_spi:flash_spi0|DATA1[12]                                                      ; 2       ;
; core:core_inst|reg_in[9]~48                                                         ; 2       ;
; core:core_inst|reg_in[9]~47                                                         ; 2       ;
; core:core_inst|reg_in[11]~43                                                        ; 2       ;
; core:core_inst|reg_in[11]~42                                                        ; 2       ;
; core:core_inst|reg_in[11]~41                                                        ; 2       ;
; core:core_inst|reg_in[2]~33                                                         ; 2       ;
; core:core_inst|ip~46                                                                ; 2       ;
; core:core_inst|Selector159~1                                                        ; 2       ;
; core:core_inst|reg_in[28]~16                                                        ; 2       ;
; core:core_inst|reg_in[11]~15                                                        ; 2       ;
; core:core_inst|reg_in[28]~14                                                        ; 2       ;
; core:core_inst|WideOr15~0                                                           ; 2       ;
; core:core_inst|Mux11~1                                                              ; 2       ;
; core:core_inst|Mux163~1                                                             ; 2       ;
; core:core_inst|ip~45                                                                ; 2       ;
; core:core_inst|Mux163~0                                                             ; 2       ;
; core:core_inst|Selector5~0                                                          ; 2       ;
; core:core_inst|Mux11~0                                                              ; 2       ;
; core:core_inst|Mux12~1                                                              ; 2       ;
; core:core_inst|Mux164~1                                                             ; 2       ;
; core:core_inst|Mux164~0                                                             ; 2       ;
; core:core_inst|ip~44                                                                ; 2       ;
; core:core_inst|Selector6~0                                                          ; 2       ;
; core:core_inst|Mux12~0                                                              ; 2       ;
; core:core_inst|Selector7~1                                                          ; 2       ;
; core:core_inst|Mux165~1                                                             ; 2       ;
; core:core_inst|ip~42                                                                ; 2       ;
; core:core_inst|Mux165~0                                                             ; 2       ;
; core:core_inst|Selector7~0                                                          ; 2       ;
; core:core_inst|Mux13~0                                                              ; 2       ;
; core:core_inst|Selector8~1                                                          ; 2       ;
; core:core_inst|Mux166~1                                                             ; 2       ;
; core:core_inst|Mux166~0                                                             ; 2       ;
; core:core_inst|ip~41                                                                ; 2       ;
; core:core_inst|Selector8~0                                                          ; 2       ;
; core:core_inst|Mux14~0                                                              ; 2       ;
; core:core_inst|Selector9~1                                                          ; 2       ;
; core:core_inst|Mux167~1                                                             ; 2       ;
; core:core_inst|ip~40                                                                ; 2       ;
; core:core_inst|Mux167~0                                                             ; 2       ;
; core:core_inst|Selector9~0                                                          ; 2       ;
; core:core_inst|Mux15~0                                                              ; 2       ;
; core:core_inst|ip[8]~38                                                             ; 2       ;
; core:core_inst|ip[8]~30                                                             ; 2       ;
; core:core_inst|Selector10~1                                                         ; 2       ;
; core:core_inst|ip[8]~26                                                             ; 2       ;
; core:core_inst|Mux168~1                                                             ; 2       ;
; core:core_inst|Mux168~0                                                             ; 2       ;
; core:core_inst|ip~21                                                                ; 2       ;
; core:core_inst|Selector10~0                                                         ; 2       ;
; core:core_inst|Mux16~0                                                              ; 2       ;
; core:core_inst|Selector97~7                                                         ; 2       ;
; core:core_inst|Selector97~4                                                         ; 2       ;
; core:core_inst|ip~18                                                                ; 2       ;
; core:core_inst|iret_ip[0]                                                           ; 2       ;
; core:core_inst|Selector11~3                                                         ; 2       ;
; core:core_inst|Selector11~2                                                         ; 2       ;
; core:core_inst|tcnt~65                                                              ; 2       ;
; core:core_inst|tcnt~64                                                              ; 2       ;
; core:core_inst|tcnt~63                                                              ; 2       ;
; core:core_inst|tcnt~62                                                              ; 2       ;
; core:core_inst|tcnt~61                                                              ; 2       ;
; core:core_inst|tcnt~60                                                              ; 2       ;
; core:core_inst|tcnt~59                                                              ; 2       ;
; core:core_inst|tcnt~58                                                              ; 2       ;
; core:core_inst|tcnt~57                                                              ; 2       ;
; core:core_inst|tcnt~56                                                              ; 2       ;
; core:core_inst|tcnt~55                                                              ; 2       ;
; core:core_inst|tcnt~54                                                              ; 2       ;
; core:core_inst|tcnt~53                                                              ; 2       ;
; core:core_inst|tcnt~52                                                              ; 2       ;
; core:core_inst|tcnt~51                                                              ; 2       ;
; core:core_inst|tcnt~50                                                              ; 2       ;
; core:core_inst|tcnt~49                                                              ; 2       ;
; core:core_inst|tcnt~48                                                              ; 2       ;
; core:core_inst|tcnt~47                                                              ; 2       ;
; core:core_inst|tcnt~46                                                              ; 2       ;
; core:core_inst|tcnt~45                                                              ; 2       ;
; core:core_inst|tcnt~44                                                              ; 2       ;
; core:core_inst|tcnt~41                                                              ; 2       ;
; core:core_inst|tcnt~40                                                              ; 2       ;
; core:core_inst|tcnt~39                                                              ; 2       ;
; core:core_inst|tcnt~38                                                              ; 2       ;
; core:core_inst|tcnt~37                                                              ; 2       ;
; core:core_inst|tcnt~36                                                              ; 2       ;
; core:core_inst|tcnt~35                                                              ; 2       ;
; core:core_inst|tcnt~32                                                              ; 2       ;
; flash_spi:flash_spi0|bit_cnt[4]                                                     ; 2       ;
; core:core_inst|ip[8]~16                                                             ; 2       ;
; core:core_inst|cpu_state[4]~22                                                      ; 2       ;
; core:core_inst|cpu_state[4]~21                                                      ; 2       ;
; core:core_inst|Selector84~5                                                         ; 2       ;
; core:core_inst|cpu_state[2]~19                                                      ; 2       ;
; core:core_inst|cpu_state[4]~9                                                       ; 2       ;
; core:core_inst|Equal12~1                                                            ; 2       ;
; core:core_inst|Decoder4~0                                                           ; 2       ;
; core:core_inst|RAM_ADDR[1]~18                                                       ; 2       ;
; core:core_inst|alu:alu_inst|ANS[31]~300                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[30]~290                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[30]~286                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~144                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[29]~279                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[29]~274                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~140                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[28]~268                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[28]~260                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~135                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[19]~257                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~130                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~128                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[18]~249                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~128                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~127                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[17]~241                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~126                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[16]~233                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~125                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[23]~225                                             ; 2       ;
; core:core_inst|alu:alu_inst|ror_ans[23]~17                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~122                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~120                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~124                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[22]~217                                             ; 2       ;
; core:core_inst|alu:alu_inst|ror_ans[22]~14                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~118                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~117                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~123                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[21]~209                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~65                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~114                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~113                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~122                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[20]~201                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~63                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~110                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~108                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~121                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[27]~193                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[27]~189                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~106                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~104                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~103                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~101                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~59                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~58                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~56                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[26]~184                                             ; 2       ;
; core:core_inst|alu:alu_inst|ANS[26]~180                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~53                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~52                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~50                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~99                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~97                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~95                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~93                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[25]~172                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~47                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~46                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~45                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~44                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~92                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~90                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~86                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~84                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[24]~164                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~41                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~40                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~39                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~38                                           ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux45~3                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux45~1                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux44~3                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux44~1                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux43~3                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux43~1                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux42~3                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux42~1                                         ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~81                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~79                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~75                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~73                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[15]~156                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~37                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~70                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~68                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[14]~148                                             ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~35                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~66                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~64                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~97                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~115                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[13]~140                                             ; 2       ;
; core:core_inst|alu:alu_inst|ror_ans[29]~2                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~33                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~62                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~60                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~113                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[12]~132                                             ; 2       ;
; core:core_inst|alu:alu_inst|ror_ans[28]~0                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~31                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~58                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~56                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~111                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[3]~124                                              ; 2       ;
; core:core_inst|alu:alu_inst|rol_ans[19]~14                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~54                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~109                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[2]~116                                              ; 2       ;
; core:core_inst|alu:alu_inst|rol_ans[18]~12                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~53                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~105                                         ; 2       ;
; core:core_inst|alu:alu_inst|ANS[1]~108                                              ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~50                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~101                                         ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~87                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[0]~85                                               ; 2       ;
; core:core_inst|alu:alu_inst|ANS[0]~84                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~28                                           ; 2       ;
; core:core_inst|alu:alu_inst|ANS[7]~82                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~80                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~79                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~75                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~74                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~44                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~91                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~85                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[6]~74                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~41                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~72                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~71                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~68                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~67                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~83                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~82                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~81                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~78                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~77                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[5]~66                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~65                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~64                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~63                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~61                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~60                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~59                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~76                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~75                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~74                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~73                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~71                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~70                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~69                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[4]~58                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~53                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~52                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~51                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~49                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~48                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~47                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~67                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~66                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~65                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~64                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~61                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~58                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~57                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[11]~50                                              ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~17                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~15                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~14                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~45                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~44                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~43                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~42                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~33                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~32                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~29                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~28                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~52                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~50                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~48                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~47                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[10]~42                                              ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~13                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~11                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~10                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~38                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~37                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~26                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~25                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~23                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~22                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~36                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~35                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~43                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~41                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~38                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~37                                          ; 2       ;
; core:core_inst|alu:alu_inst|ANS[9]~34                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~9                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~8                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~7                                            ; 2       ;
; core:core_inst|alu:alu_inst|and_ans[0]                                              ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~20                                           ; 2       ;
; core:core_inst|alu:alu_inst|rol_ans[1]~3                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~25                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight0~24                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~17                                           ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~32                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~30                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~29                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~28                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~25                                          ; 2       ;
; core:core_inst|alu:alu_inst|ShiftRight1~23                                          ; 2       ;
; core:core_inst|mem_to_reg_wa[2]~1                                                   ; 2       ;
; core:core_inst|ienb[1]                                                              ; 2       ;
; core:core_inst|tcmp[30]                                                             ; 2       ;
; core:core_inst|tcmp[31]                                                             ; 2       ;
; core:core_inst|tcmp[28]                                                             ; 2       ;
; core:core_inst|tcmp[29]                                                             ; 2       ;
; core:core_inst|tcmp[26]                                                             ; 2       ;
; core:core_inst|tcmp[27]                                                             ; 2       ;
; core:core_inst|tcmp[24]                                                             ; 2       ;
; core:core_inst|tcmp[25]                                                             ; 2       ;
; core:core_inst|tcmp[22]                                                             ; 2       ;
; core:core_inst|tcmp[23]                                                             ; 2       ;
; core:core_inst|tcmp[20]                                                             ; 2       ;
; core:core_inst|tcmp[21]                                                             ; 2       ;
; core:core_inst|tcmp[18]                                                             ; 2       ;
; core:core_inst|tcmp[19]                                                             ; 2       ;
; core:core_inst|tcmp[16]                                                             ; 2       ;
; core:core_inst|tcmp[17]                                                             ; 2       ;
; core:core_inst|tcmp[14]                                                             ; 2       ;
; core:core_inst|tcmp[15]                                                             ; 2       ;
; core:core_inst|tcmp[12]                                                             ; 2       ;
; core:core_inst|tcmp[13]                                                             ; 2       ;
; core:core_inst|tcmp[10]                                                             ; 2       ;
; core:core_inst|tcmp[11]                                                             ; 2       ;
; core:core_inst|tcmp[8]                                                              ; 2       ;
; core:core_inst|tcmp[9]                                                              ; 2       ;
; core:core_inst|tcmp[6]                                                              ; 2       ;
; core:core_inst|tcmp[7]                                                              ; 2       ;
; core:core_inst|tcmp[4]                                                              ; 2       ;
; core:core_inst|tcmp[5]                                                              ; 2       ;
; core:core_inst|tcmp[2]                                                              ; 2       ;
; core:core_inst|tcmp[3]                                                              ; 2       ;
; core:core_inst|tcmp[0]                                                              ; 2       ;
; core:core_inst|tcmp[1]                                                              ; 2       ;
; core:core_inst|ienb[2]                                                              ; 2       ;
; core:core_inst|alu:alu_inst|ANS[8]~26                                               ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~4                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~3                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~2                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft1~0                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~9                                            ; 2       ;
; core:core_inst|alu:alu_inst|ShiftLeft0~7                                            ; 2       ;
; core:core_inst|regfile:regfile_inst|Mux24~3                                         ; 2       ;
; core:core_inst|regfile:regfile_inst|registers[3][7]                                 ; 2       ;
; core:core_inst|regfile:regfile_inst|registers[0][7]                                 ; 2       ;
+-------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ALTSYNCRAM ; M9K  ; Single Port ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 8    ; None ; M9K_X27_Y9_N0, M9K_X27_Y12_N0, M9K_X27_Y14_N0, M9K_X27_Y11_N0, M9K_X27_Y10_N0, M9K_X27_Y13_N0, M9K_X27_Y15_N0, M9K_X27_Y16_N0 ; Don't care           ; Old data        ; Old data        ; Yes           ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core_inst|alu:alu_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,819 / 32,401 ( 15 % ) ;
; C16 interconnects     ; 92 / 1,326 ( 7 % )      ;
; C4 interconnects      ; 3,204 / 21,816 ( 15 % ) ;
; Direct links          ; 417 / 32,401 ( 1 % )    ;
; Global clocks         ; 1 / 10 ( 10 % )         ;
; Local interconnects   ; 1,554 / 10,320 ( 15 % ) ;
; R24 interconnects     ; 132 / 1,289 ( 10 % )    ;
; R4 interconnects      ; 3,802 / 28,186 ( 13 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.01) ; Number of LABs  (Total = 187) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 1                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 4                             ;
; 8                                           ; 6                             ;
; 9                                           ; 6                             ;
; 10                                          ; 5                             ;
; 11                                          ; 6                             ;
; 12                                          ; 7                             ;
; 13                                          ; 11                            ;
; 14                                          ; 15                            ;
; 15                                          ; 15                            ;
; 16                                          ; 106                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 187) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 131                           ;
; 1 Clock enable                     ; 47                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 19                            ;
; 2 Clock enables                    ; 69                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.75) ; Number of LABs  (Total = 187) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 12                            ;
; 16                                           ; 43                            ;
; 17                                           ; 14                            ;
; 18                                           ; 24                            ;
; 19                                           ; 12                            ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 3                             ;
; 23                                           ; 9                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.40) ; Number of LABs  (Total = 187) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 4                             ;
; 2                                               ; 4                             ;
; 3                                               ; 6                             ;
; 4                                               ; 24                            ;
; 5                                               ; 17                            ;
; 6                                               ; 18                            ;
; 7                                               ; 12                            ;
; 8                                               ; 15                            ;
; 9                                               ; 7                             ;
; 10                                              ; 14                            ;
; 11                                              ; 5                             ;
; 12                                              ; 12                            ;
; 13                                              ; 7                             ;
; 14                                              ; 6                             ;
; 15                                              ; 7                             ;
; 16                                              ; 11                            ;
; 17                                              ; 1                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 3                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.50) ; Number of LABs  (Total = 187) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 1                             ;
; 16                                           ; 5                             ;
; 17                                           ; 10                            ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 11                            ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 9                             ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 9                             ;
; 31                                           ; 10                            ;
; 32                                           ; 17                            ;
; 33                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 18           ; 0            ; 0            ; 2            ; 0            ; 18           ; 2            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 10           ; 28           ; 28           ; 26           ; 28           ; 10           ; 26           ; 28           ; 28           ; 28           ; 10           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DS_EN1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_EN2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_EN3             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_EN4             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_A               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_B               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_C               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_D               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_E               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_F               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS_G               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D_EN1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D_EN2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D_EN3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D_EN4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_CS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DI           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                          ;
+-----------------------------+----------------------+-------------------+
; Source Register             ; Destination Register ; Delay Added in ns ;
+-----------------------------+----------------------+-------------------+
; core:core_inst|cpu_state[8] ; core:core_inst|END   ; 0.055             ;
+-----------------------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C8 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node flash_spi:flash_spi0|FLASH_CLK
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADCSN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BP1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DS_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_NCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EP_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "F_TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "F_TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "F_TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "F_TMS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQMH" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQML" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "V_G[5]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/vvvv32vvvv/FPGA/cpu/verilog/cpu/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 73 warnings
    Info: Peak virtual memory: 776 megabytes
    Info: Processing ended: Fri Aug 21 21:39:40 2015
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/vvvv32vvvv/FPGA/cpu/verilog/cpu/top.fit.smsg.


