make MODULE="top" "sim"

进行编译
# --trace表示记录波形
# verilator --cc --trace --exe --build -Wall tb_top.cpp top.v
