2工作；對於多層板電路而言，電源雜訊通常是
來自於電源層與接地層之間電磁波傳播所造
成的彈地雜訊(ground bounce)。截至目前為止
已經有相當多的文獻探討此問題，多數考慮它
是由連通柱(via)電流所造成，事實上它也可能
由訊號線通過槽狀切割所激發。
雖然近幾年來 System-on-Chip (SOC)技術
進步很快，但以目前的科技要實現實用的系統
仍相當困難，反之 System-on-Package (SOP)技
術整合數位以及類比電路則較為實際，而且可
以充分運用已發展非常成熟的基板技術，因此
更為實用。但 SOP 技術會共用電源層，且數位
電路通常有較大的電壓擺幅，其信號轉態時產
生於電源層上的高頻雜訊就容易經由耦合對
低電壓的類比電路電源層造成干擾，因此 SOP
內部電源分佈依然是值得熱切研究的主題。
如何降低彈地雜訊的影響已成為構裝設
計的一大課題，最常見的作法是在電源層與接
地層中間接上去耦合電容以降低彼此之間的
阻抗，另外嵌入式的去耦合電容技術也逐漸成
熟當中。去耦合電容也可以是積層(integrated)
型式，可以達到非常好的效果，但會增加成
本，故並非吾人在本年計畫中的主題。若是集
總型式，文獻發現會降低接地電源面間的共振
頻率，但在某些情形反而增加雜訊，因此如果
利用最佳化理論，設計去耦合電容的數量以及
擺放位置，以得到最好的效果，是值得探討的
問題。
除此以外，對於解決彈地雜訊對高速數位
電路影響的問題，目前相關文獻已做了些許
探討，例如或針對高雜訊產生的區塊獨立分
割一個電源層，倘若必須共用電源層，則在
高雜訊產生的區塊周圍外接電感性的濾波器
以確保其他電源層不受其雜訊干擾，改變電
源層與接地層板的形狀以改變其內部共振特
性也是一個改善方法。另外，Electromagnetic
Bandgap (EBG)的使用也可對電源層提供進
ㄧ步的隔離以避免高頻雜訊耦合。然而目前
仍然沒有非常有效的方法可以提供電源層板
良好的隔絕達到寬頻-100 dB 以下，由 EBG
的特性進而研發更優良的隔絕結構或利用佈
線結構去實現更有效果的濾波器是一個可以
努力的方向。
三、切割電源間置入 EBG之寬頻接地雜訊
抑制
EBG 結構的基本特性與設計，吾人於第一
年計畫報告已有說明，於此不再贅述。對於開
槽平行板的結構來說，最常見引發接地雜訊的
來源通常為信號連通柱穿層電流瞬間的切換
所產生，文獻[1]對於電源隔離島間的耦合雜訊
機制已有詳細的說明與分析，其提到對於開槽
平行板結構而言，TM10、TM20…等與槽線垂直
方向共振的模態皆可輕易耦合到相鄰的平行
導電板上，使得其存在特定頻率模態的電磁波
得以在開槽平行板中傳播。
針對開槽平行板中特定可傳播模態的頻
率，吾人提出內嵌式 EBG 的電路佈局方法來
抑制特定頻率的耦合雜訊，並且使其達到一寬
頻雜訊的抑制的效果，其整體架構的運作機制
可由圖 1 來作說明，由圖中可以觀察到，由於
受到開槽線與 EBG 結構的交互作用，原本存
在的共振模態可有效的被抑制。
為了分析槽線與 EBG 結構的交互工作情
形，圖 2 為一般常見的電源隔離島基本架構的
上視圖與側視圖，其中在此假設任一開槽平行
板大小為 30 x 50 mm2、介質高度 1.54 mm、介
電常數 4.4、槽線間距 1 mm 以及饋入觀測點為
距板邊 c (mm)，並可知此結構在 5GHz 以內的
主要共振模態 TM10 為 2.3GHz 與 TM20 為
4.6GHz。因此，在接下來的分析中，主要會針
對饋入位置 c 的改變來分析開槽平行板間的耦
4埠 C,D 所觀察到的時域波形變化。
首先，對於訊號完整性的分析部分，訊號
線上的 TDR(A)與 TDT(B)的波形，對於不同
EBG 結構佈線方式幾乎沒有明顯的影響與變
化，故可確信內嵌式 EBG 結構對於迴流平面
被破壞的情形並沒有明顯的干擾，多數的訊號
仍可藉由完整的接地層迴流。
此外，對於在訊號線跨開槽引發的接地雜
訊而言，兩種排列方式的 EBG 結構皆可達到
不錯的雜訊抑制效果，其中對於串聯排列的
EBG 架構而言，由於其對於雜訊源引發的接地
雜訊抑制較不具對稱性，故在左右兩端的觀測
點(C,D)所觀察到的雜訊抑制大小不同，在 C
點僅存雜訊中較低頻的成分，而 D 點會存在雜
訊中較高頻的成分，其整體最佳的抑制大小約
為原始大小的 45%；而對於交錯排列的 EBG
結構而言，由於其結構為充分的對稱，故在不
同邊的觀測點(C,D)皆可達到相類似的雜訊抑
制波形，並且其整體最佳的抑制比例約為
62%。因此，對於訊號線跨槽線所引發接地雜
訊的問題，交錯式(crossed)排列的 EBG 結構對
於由訊號線跨槽線所引發接地雜訊的抑制會
有較佳且對稱的效果。
在這一部分的研究成果裡，對於電源隔離
島間的耦合雜訊機制提出其成因的探討與說
明，並結合第一年使用 EBG 抑制接地雜訊的
設計方法來達成該偶合雜訊的抑制；另外，對
於將劇烈引發接地雜訊的信號線跨越槽線的
結構也結合 EBG 的設計置入來達到雜訊的抑
制效果，且其最佳擺置的方式也被提出。
四、電源與接地層 Delaunay網格集總元件
模型
於此部分，吾人將藉由“虛擬接點”的觀
念去模擬電源與接地層間的模型。虛擬接點是
不同於觀察埠，純粹為一種形式上的輔助接
點。將觀察埠與虛擬接點構成的電源接地平面
作適當的網狀分割，如圖 8 所示。接著，將把
此結構分成電路及電磁場的角度分別分析探
討：
首先，由電路角度分析。針對圖 8 中的觀
察埠與其附近有網格連接的虛擬接點作微觀
的分析，依照型等效電路方法，各個虛擬接
點與觀察埠會有一個對接地層的電容，而每個
網格的邊皆有一路徑電感存在，其電路分析圖
如圖 9 所示。對圖的中心節點(n=1)而言，In表
示第 n 個節點流往接地層的電流，可以是任意
的虛擬接點或是觀察埠；Ini表示第 n 個節點流
往其周圍有網格連接的第 i 個節點。注意：第
n 個節點只與其周圍有網格連接的節點，才有
路徑電感存在，亦只與其周圍有網格連接的節
點才有電流存在，因此圖 9 對應的是一相當稀
疏的電路，很適合進行類似 SPICE 的電路時域
分析。
此一電路可以與平行板間的電磁場互相
對應，以 Vn 代表第 n 個節點電壓，它即是平行
板在該位置的電場與平行板高的乘積。至於 Lni
代表第 n 個節點到第 i 個節點間的路徑電感，
而 Cn 表示第 n 個節點對接地層得電容值。由
電磁場角度來看，吾人可將觀察埠(n=1)附近的
三角形網格外心作連接，如圖 10 所示，實線
表示網格的切割，虛線表示三角形網格外心連
接而成的區域。則根據馬克思威爾方程式之頻
域形式，由平行板間電場與磁場的關係推導，
吾人可以得到兩個重要的關係式：
n
n
A
C
h
 ; nini
ni
hd
L
l
 (1)
其中 lni表示第 n 個節點與第 i 個節點之間垂直
平分線的長度，dni表示第 n 個節點與第 i 個節
點間的距離，An則表示是連接到第 n 個節點的
各個三角形網格的外心所圍成多邊形的面
積，可參考圖 11。
由(1)可以發現第 n 個節點電容值的計算
方式與平板電容的計算方式是一樣的，只需要
考量其面積、厚度與介電係數即可。而在計算
兩點之間的的路徑電感值時，只需要知道兩點
之間的距離與由兩點連線構成的三角形的外
心連線距離這兩項資訊即可算出。
在真實情形下，饋入點或觀察點(無論是
IC 接腳和去耦合電容等其他會產生穿層情形
的結構)皆會利用連通柱穿層或是連接層與
層，而連通柱穿層將會產生徑向電磁波，此效
應將會對觀察埠周圍的電壓產生影響，這時(1)
6波模擬軟體 HFSS 比較之下，細網格電源接地
層模型可以準確的頻率範圍將提高到 4GHz。
最後值得一提的是，吾人所發展的這一新
穎之電源與接地層 Delaunay 網格集總元件模
型化方法，其網格的數目將視使用者有興趣的
頻率範圍而定，其模擬執行的速度也非常快，
相當有效率，並且可以結合 SPICE 軟體與去偶
合電容來進行時域的分析與模擬，另外對於非
矩形的電源接地層形狀依然可以有效模擬。
五、結論
在第一年後半年與第二年前半年間，吾人
的研究成果完成了：1).使用 EBG 來進行電源
隔離島間偶合雜訊的抑制與信號跨越槽線所
引發接地雜訊的抑制，2).一種新穎且可結合時
域分析軟體的電源與接地層 Delaunay 網格集
總元件模型之發展。
接下來吾人將進行的研究是：1).共平面電
磁能隙的研究與分析，2).延續新穎之電源與接
地層 Delaunay 網格集總元件模型，a.研究分析
分矩形(任意形狀)之電源與接地層狀況，b.實
驗驗證該模型的準確性，c.將網格切割發展成
可以自動化切割，d.發展結合最佳化基因演算
法求取最佳化去偶合電容程式與研究分析。
六、參考文獻
[1] C. T. Wu and R. B. Wu, “Two-dimensional finite-
difference time-domain method combined with
open boundary for signal integrity issues between
isolation islands,” IEEE 11th Topical Meeting
Elect. Perform. Electron. Packag., pp. 283–286.
2002.
[2] Microwave Studio Version 5.1, (www.cst.com).
[3] D. M. Pozar, Microwave Engineering, 2nd Ed.,
John Wiley & Sons, Inc., 1998, Ch. 1 and Ch. 4.
[4] R. F. Harrington, Time-Harmonic Electro-
magnetic Fields, McGraw-Hill. 1961, Ch. 5.
七、附圖
圖 1 電磁能隙 EBG 結構抑制耦合雜訊工作原理圖
(a)
(b)
圖 2 電源隔離島基本架構 (a)上視圖 (b)側視圖
N
Patch
shape
fcenter
(GHz)
Patch
size
(mm)
(%)
area
red.
Via
dia.
(mm)
Via
height
(mm)
FBW
(%)
- Square 2.3 12x12 - 0.8 0.77 60.8
- Square 3.95 8 x 8 - 0.8 0.77 53.1
1 Spiral 2.6 6.8x6.8 68 0.8 0.77 41.5
1 Spiral 4.25 3.7x 3.7 78 0.8 0.77 40.0
2 Spiral 2.68 3.6x 3.6 91 0.8 0.77 31.7
2 Spiral 4.1 - - 0.8 0.77 -
* In the last entry, because the width of spiral line is smaller than
the via diameter, it can't be realized. (thickness=1.54mm,εr=4.4,
gap width=0.4mm )
表 1 針對不同頻率設計的螺旋型 EBG 架構(N=0,1,2)
(a)
87
8
2
4
56
10
16
15
12 141311
17
18
19
20
1
3
21
22
23
9
24
25
26
27 28 29
: The ports of pin/decoupling capacitors
: The virtual ports
圖 8 網格分割圖
Vn
In
Cn
Vi6
Ini6
i1=2 i2=3
i3=4
i4=5
Ci5
L
ni5
i5=6
n=1
i6=7
L
ni2Ln
i 1
Ln
i 4
Lni6 Lni3
Vi5
Vi4
Vi3
Vi2Vi1
Ini3
Ini2
Ini5
In
i 4
Ini
1
Ci4
Ci3
Ci2Ci1
Ci6
圖 9 電路示意圖
7
8
2
4
56
10
16
15
12 141311
17
18
19
20
1
3
21
22
23
9
24
25
26
27 28 29
: The ports of pin/decoupling capacitors
: The virtual ports
圖 10 三角形網格外心連接而成之區域
i2=3
: The ports of pin/decoupling capacitors
: The virtual ports
z

2ni
a
1ni
a

3ni
a

4ni
a
3ni
dl

2ni
dl

4ni
dl

1ni
dl

5ni
dl

6ni
dl

a
b
c
d
e
f
n=1
i3=4
i4=5i5=6
i6=7
i1=2
Vi6
n=1
lni1
i2=3
i3=4
i4=5i5=6
i6=7
i1=2

5ni
a

6ni
a
Vi5 Vi4
Vi3
Vi2Vi1 Vi1
Vi6
Vi5 Vi4
Vi3
Vi2
lni2
lni3
lni4
lni5
lni6 dni1 dni2
dni3
dni4dni5
dni6
圖 11 線積分的路徑圖
i1
i2
i3
i4
i5i6
lni1
lni4
lni3lni2
lni6
lni5
1ni

2ni
 3ni
4ni

5ni

6ni

Via
2a
圖 12 Lni,via-effect 考量之夾角
x
y
z
Practical source ports
r
w

h
aport
bport
圖 13 電源接地層模擬結構示意圖
