 I
摘   要 
中文摘要 
關鍵詞：低功率、低電壓三角積分調變器、類比數位轉換器、 
 
近年來對於可攜式電子裝置需求日益增高，相關產品如雨後春筍般被上市，
此類產品由於講究可以隨身攜帶，因此對於省電要求也相對提高。為了因應此需
求，低電壓低功率產品已經陸續被開發出來。低電壓低功率已經為現在之趨勢，
預估未來 2010 年時，CMOS 電路供應電壓可下降至 0.7V [1]。隨著製程的推進，
電壓下降可以達到更高頻率以及更低之消耗功率。雖然電壓之下降對數位電路有
上述之優勢，但是類比電路會比預期來的難以設計，要維持與高電壓相匹配之性
能，勢必為一大挑戰。 
在現今晶片的應用當中，類比數位轉換器為系統中之重要的一部份。為到達
高解析度以及低功率的目標，常見的實現架構眾多，包括快閃式數位類比轉換器
(Flash A/D)、管線式類比數位轉換器(Pipeline A/D)、三角積分調變器(Delta sigma 
modulator)等。其中各有其優劣，然而要達到高解析度(16-bit)音頻(Audio)的應
用，多位元三角積分調變器是非常合適的。由於它對運算放大器之增益或電路之
間的誤差相對上較不敏感，因此這些特性相當合適低電壓的電路設計，因此本論
文即利用多位元三角積分調變器來達成低電壓類比數位轉換器之設計。 
本計劃的研究重點，是在多位元三角積分調變器之中，提出新架構之數位類
比轉換(DAC)回授，解決開關浮接的問題。並在 0.9V 及 1V 的電壓供應下，消耗
功率分別為 1.5 毫瓦及 1.8 毫瓦。且在時脈頻率為 2.5 MHz，量測結果之最大訊
號雜訊比為 80dB。本計劃成果已投至 VLSI Design/CAD 之國內研討會，論文一
篇。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 3
一、前言 
近年來由於製程技術的不斷突破，在電子產品輕薄短小的發展趨勢下，整合類比與數
位電路的系統晶片 System on Chip (SoC) 儼然成為 IC 設計的未來趨勢。SoC 設計興起的主
要原因，在於節省晶片作業時的功率消耗，提高晶片製造的成本效益，並提升系統的整體
性能。同時，由於晶片製程的進步，提昇了整體 IC 設計工作的效率，將負責不同功能的 IC
元件整合在單一晶片上，這種晶片往往被視為一個足以包含完整功能的系統。也因此使得
數位電路和類比電路必須結合，成為一個混合訊號的積體電路(Mixed-mode Integrated 
Circuit)。類比數位轉換器(Analog-to-Digital Converter，ADC) 便像是小型的這類電路。由
於類比和數位訊號之間必需要做信號的轉換，因此 ADC/DAC 被廣泛地使用在各種應用
中。然而，當積體電路內部結構的尺寸越趨細微淺薄，電路的跨接所造成的雜散元件，使
得電路之間相互影響，加大了混合式電路設計的困難度。 
為了要達到低電壓低功率的要求，最直接的辦法即是採用先進的製程，並降低供應電
壓來製作類比數位轉換器。然而，操作電壓的下降，由於臨界電壓並不隨著操作電壓的下
降而等比例下降，因此增加了電路設計的困難度，使得電路設計者有著極大的挑戰。而數
位電路並沒有這方面之困擾，此兩者的差異，增加了晶片整合的難度。根據未來的趨勢，
電路的操作電壓勢必降到 1V 伏特以下，但先進製程之成本高昂，也並非一般中小型晶片
設計公司所能負擔。因此，採用非最先進之製程，結合低供應電壓的電路，將會有越來越
吃重的應用。 
二、研究目的 
三角積分調變器(delta-sigma modulator)適合用於高解析度、高精準度、以及窄頻寬的類
比數位轉換器，且由於它對運算放大器之增益或電路之間的誤差相對上較不敏感，因此非
常適合於低電壓電路的應用。本計劃最主要的目的，即是設計一個低電壓的低通三角積分
調變器，以符合音頻上應用。 
由於目前欲提高解析度，普遍上是增加三角積分調變器的階數，或是增加取樣頻率。
但是前者有增加相當多的消耗功率及穩定度的問題，而後者則是增加了各元件設計上的規
格要求。因此，本計畫提出的構想，即是使用多位元的量化器(quantizer)來提高信號的解析
度。然而，多位元量化器會產生如 Gain Error 等非理想之特性，對於比較器的設計上需多
加考量[2]。此外，多位元量化器在回授時，由於製程的偏差，導致回授量的偏移，造成了
訊號雜訊比大幅度衰減，故需做一些數位電路上的修正，目前以 Data Weighted Averaging 
(DWA) [3] 為較常使用的方式，此演算法可以修正電容因製程偏差所產生的誤差加以平
均，以得到最佳的信號雜訊比(signal-to-noise ratio, SNR)。 
三、文獻探討 
在此，我們也提出了使用單一開關式運算放大器[4]來達到兩階雜訊整形的功能，相對
於一般傳統的二階調變器，可以降低運算放大器所產生之雜訊，降低消耗功率，並且減少
佈局面積。一般在低電壓的應用裏，常使用的升壓技巧有 clock boost 或低臨界電壓製程等，
但前者有可靠度及需要多餘的面積及消耗功率，而後者價格較為昂貴，而且對於 SoC 系統
整合有困難，所以本計劃使用開關式運算放大器(switched-opamp)[5]來克服低電壓電源的要
求，完成多位元三角積分調變器。 
 5
在本計劃中所提出的，單一運算放大器實現二階之三角積分調變器，可有效的操作在
低電壓下，不需昂貴的低電壓製程，並已在 0.18μm CMOS 1P6M 標準製程實現。實驗結果
顯示，在時脈頻率為 2.5 MHz 時，SNDR 最大可以達到 80dB，動態範圍可以達到 82dB，
整體消耗功率為 1.8mW。 
本研究群的相關研究結果，95 年發表 VLSI/CAD 會議論文 1 篇。 
 
六、參考文獻 
[1] International Technology Roadmap for Semiconductors, Semiconductor Industry Association 
(2004). [Online]. Available: http://public.itrs.net/ 
[2] L. Sumanen, M. Waltari, K. Halonen, “A mismatch insensitive CMOS dynamic comparator 
for pipeline A/D converters” in Proc. ICECS’00, pp. I-32-3, Dec. 2000 
[3] R. T. Baird and T. S. Fiez, “Linearity Enhancement of Multibit Σ△  A/D and D/A 
Converters Using Data Weighted Averaging,＂ IEEE Trans. on Circuits and Systems II, vol. 
42, pp. 753-762, Dec 1995. 
[4] J. Koh, Y. Chol, and G. Gomez, “A 66db DR 1.2V 1.2mW single-amplifier double-sampling 
2nd-order ΔΣ ADC for WCDMA in 92nm CMOS,” ISSCC Digest of papers, pp 170-171, Feb. 
2005. 
[5] M. Steyaert, J. Crols, and S. Gogaert, “Switched-opamp: a technique for realizing full CMOS 
switched-capacitor filters at very low voltages,” in Proc. 19th Eur. Solid-State Circuits Conf., 
pp. 178–181, Sep. 1993. 
[6] F. Medeiro, B. Pérez-Verdú, and A. Rodríguez-Vasquez, Top-Down Design of 
High-Performance Sigma-Delta Modulators. Norwell, MA: Kluwer, 1998. 
[7] V. S. L. Cheung, H. C. Luong, and W. H. Ki, “A 1-V CMOS switched-opamp 
switched-capacitor pseudo-2-path filter,” IEEE J. Solid-State Circuits, vol. 36, pp. 14–22, Jan. 
2001. 
[8] G. Ahn, D. Chang, M. Brown, N. Ozaki, H. Youra, K. Hamashita, K. Takasuka, G. Temes, and 
U. K. Moon, “0.6-V 82-dB delta-sigma audio ADC using switched-RC integrators,” IEEE J. 
Solid-State Circuits , vol. 40, no. 12, pp. 2398-2461, Dec. 2005.  
[9] M. Dessouky and A. Kaiser, “Very low-voltage digital-audio delta-sigma modulator with 
88-dB dynamic range using local switch bootstrapping,” IEEE J. Solid-State Circuits , vol. 36,  
pp. 349-55, Mar. 2001.  
[10] C. H. Kuo and S. I. Liu, “A 1-V 10.7MHz fourth-order bandpass ΔΣ modulators using two 
switched opamps,” IEEE J. Solid-State Circuits, vol. 39, no. 11, Nov. 2004. 
[11] A. Keady and C. Lyden, “Tree structure for mismatch noise-shaping multi-bit DAC,” 
Electronics Letters, vol. 33, no. 17, pp. 1431-1432, 1994. 
 
 
 
 
 
 7
 
圖四  電壓變動量測結果 
 
表一 晶片量測之效能總表 
電源電壓 1.0 V 
時脈頻率 2.5 MHz 
信號頻寬 22.05 kHz 
輸入範圍 0.5 Vp-p 
訊號雜訊比(SNDR) 80 dB 
解析度 14 Bits 
動態範圍(DR) 82 dB 
面積(含 PADs) 3.4 mm2 
製程 0.18μm CMOS 1P6M 
 
 
圖五  晶片顯微照相圖 
 9
可供推廣之研發成果資料表 
5 可申請專利  5 可技術移轉                   日期： 95 年 7 月 15 日 
國科會補助計畫 
計畫名稱：0.9V 低電壓多位元高解析度低通三角積分調變器之研製 
計畫主持人： 郭建宏 
計畫編號：NSC 94－2215－E－032－001－ 學門領域：E6 
技術/創作名稱 A novel DAC feedback for low-voltage delta sigma modulators. 
發明人/創作人 郭建宏、張剛碩、簡靜珊 
技術說明 
中文： 
在傳統的 9-level DAC 回授中，兩組參考電壓(Vrefn,Vrefp)以及共模電
壓(Vcm)被使用來讓所使用的電容個數最少，如圖一(a)所示。由於
共模電壓無法直接應用於無延遲下的回授，兩組參考電源及直流位
準移位電路(dc level shift circuit)，被使用來完成取代原來共模電壓
如圖一(b)所示。另一組半延遲式 DAC 回授如圖一(c)所示。由於只
有一組參考電源使用於回授中，參考電壓引起的誤差與電荷注入或
時脈饋入的非線性影響可以減少。 
 
(a) 
 
(b) 
 
(c) 
圖 (a)傳統 DAC 回授 (b)新型半延遲 DAC 回授 (c)新型無延遲之 DAC 回授 
 
 
附件一 
 11
推廣及運用的價值 
 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研
發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 13
 
