
"smart_sources:1. lectures/Lecture 18102023151217.md": {"path":"1. lectures/Lecture 18102023151217.md","last_embed":{"hash":null},"embeddings":{},"last_read":{"hash":"p9gteg","at":1760976442375},"class_name":"SmartSource","last_import":{"mtime":1743545418000,"size":2773,"at":1760976442376,"hash":"p9gteg"},"blocks":{"#---frontmatter---":[1,9],"#Lezione":[10,67],"#Lezione#{1}":[11,11],"#Lezione#Concetti":[12,63],"#Lezione#Concetti#{1}":[13,14],"#Lezione#Concetti#{2}":[15,15],"#Lezione#Concetti#{3}":[16,47],"#Lezione#Concetti#{4}":[48,63],"#Lezione#Domande":[64,65],"#Lezione#Referenze":[66,67],"#Lezione#Referenze#{1}":[67,67]},"outlinks":[{"title":"SRAM","target":"SRAM","line":17},{"title":"cache","target":"Cache","line":20},{"title":"registri","target":"Registro","line":20},{"title":"DRAM","target":"DRAM","line":21},{"title":"RAM","target":"RAM","line":21},{"title":"SDRAM","target":"SDRAM","line":24},{"title":"CPU","target":"CPU","line":32},{"title":"Array","target":"Array","line":67},{"title":"Iterazione#For","target":"Iterazione#For","line":67}],"metadata":{"tags":["#category/lecture","#status/finished","#topic/architettura-degli-elaboratori"],"date":"18-10-2023 15:12:17","teacher":"ivan.lanese@unibo.it","mod":1},"task_lines":[]},