<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:33.4233</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7000118</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층된 상보형 전계 효과 트랜지스터 (CFET) 및 제조 방법</inventionTitle><inventionTitleEng>STACKED COMPLEMENTARY FIELD EFFECT TRANSISTOR (CFET) AND METHOD OF MANUFACTURE</inventionTitleEng><openDate>2025.03.13</openDate><openNumber>10-2025-0036120</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적층된 게이트-올-어라운드(GAA) 상보형 전계-효과 트랜지스터(CFET)는 제1 타입의 제1 GAA FET 및 제2 타입의 제2 GAA FET를 포함한다. 제1 GAA FET 및 제2 GAA FET 각각은 채널 영역 및 제1 표면을 갖는 적어도 하나의 3차원(3D) 반도체 슬래브를 포함한다. 제1 게이트 구조는 제1 GAA FET에서 채널 영역을 둘러싸고, 제2 게이트 구조는 제2 GAA FET에서 채널 영역을 둘러싼다. 제1 게이트 구조는, 제1 표면에 직교하는 방향으로 제2 게이트 구조에 대향하여 적층된다. 일부 예들에서, 제1 GAA FET에서의 3D 반도체 슬래브의 제1 결정 구조는 제1 오리엔테이션을 갖고, 제2 GAA FET에서의 3D 반도체 슬래브의 제2 결정 구조는 향상된 캐리어 이동도를 위해 상이한 오리엔테이션을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.01.18</internationOpenDate><internationOpenNumber>WO2024015154</internationOpenNumber><internationalApplicationDate>2023.05.31</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/023977</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 적층된 상보형 전계 효과 트랜지스터(CFET)로서,제1 타입의 제1 게이트-올-어라운드(GAA) FET로서, 상기 제1 GAA FET는: 제1 오리엔테이션을 포함하는 제1 결정 구조를 포함하는 제1 채널 영역; 및 상기 제1 채널 영역을 둘러싸는 제1 게이트 구조를 포함하는, 상기 제1 타입의 제1 GAA FET; 및제2 타입의 제2 GAA FET로서, 상기 제2 GAA FET는: 상기 제1 오리엔테이션과 상이한 제2 오리엔테이션을 포함하는 제2 결정 구조를 포함하는 제2 채널 영역; 및 상기 제2 채널 영역을 둘러싸는 제2 게이트 구조를 포함하는, 상기 제2 타입의 제2 GAA FET를 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 결정 구조의 상기 제1 오리엔테이션은 (100)이고; 그리고상기 제2 결정 구조의 상기 제2 오리엔테이션은 (110)인, 적층된 CFET.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 타입의 상기 제1 GAA FET는 N-타입 FET이고; 그리고상기 제2 타입의 상기 제2 GAA FET는 P-타입 FET인, 적층된 CFET.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 추가로:상기 제1 GAA FET를 포함하는 제1 층;상기 제2 GAA FET를 포함하는 제2 층; 및상기 제2 층과 상기 제1 층 사이의 제3 층을 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제3 층은 상기 제1 층을 상기 제2 층에 본딩하는 본딩 층을 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 본딩 층은 산화물 층을 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서, 상기 제3 층은 반도체 기판을 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서, 상기 제1 게이트 구조로부터 상기 제2 게이트 구조로 상기 제3 층을 통해 연장되는 비아를 더 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서, 추가로:상기 제1 층 상의 제1 유전체 층으로서, 상기 제1 유전체 층은 상기 제1 GAA FET에 결합된 제1 콘택트를 포함하는, 상기 제1 유전체 층; 및상기 제2 층 상의 제2 유전체 층으로서, 상기 제2 유전체 층은 상기 제2 GAA FET에 결합된 제2 콘택트를 포함하는, 상기 제2 유전체 층을 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 콘택트로부터 상기 제1 층, 상기 제3 층, 및 상기 제2 층을 통해 상기 제2 콘택트로 연장되는 비아를 더 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 제1 층과 상기 제1 유전체 층 사이에 제1 반도체 기판을 더 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제2 층과 상기 제2 유전체 층 사이에 제2 반도체 기판을 더 포함하는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 제1 GAA FET의 상기 제1 채널 영역에 결합된 제1 에피택셜 영역은 상기 제2 GAA FET의 상기 제2 채널 영역에 결합된 제2 에피택셜 영역에 결합되는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 집적 회로(integrated circuit; IC)에 통합되는, 적층된 CFET.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정식 로케이션 데이터 유닛; 이동식 로케이션 데이터 유닛; 글로벌 포지셔닝 시스템(global positioning system; GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(session initiation protocol; SIP) 폰; 태블릿; 패블릿(phablet); 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 정보 단말기(personal digital assistant; PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(digital video disc; DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템; 드론; 및 멀티콥터로 이루어지는 그룹으로부터 선택된 디바이스에 통합된, 적층된 CFET.</claim></claimInfo><claimInfo><claim>16. 적층된 상보형 전계 효과 트랜지스터(CFET)를 제조하는 방법으로서,제1 타입의 제1 게이트-올-어라운드(GAA) FET를 형성하는 단계로서, 상기 제1 GAA FET는: 제1 오리엔테이션을 포함하는 제1 결정 구조를 포함하는 제1 채널 영역; 및 상기 제1 채널 영역을 둘러싸는 제1 게이트 구조를 포함하는, 상기 제1 타입의 제1 GAA FET를 형성하는 단계;제2 타입의 제2 GAA FET를 형성하는 단계로서, 상기 제2 GAA FET는: 상기 제1 오리엔테이션과 상이한 제2 오리엔테이션을 포함하는 제2 결정 구조를 포함하는 제2 채널 영역; 및 상기 제2 채널 영역을 둘러싸는 제2 게이트 구조를 포함하는, 상기 제2 타입의 제2 GAA FET를 형성하는 단계를 포함하는, 적층된 CFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 GAA FET를 형성하는 단계는 제1 기판 상의 제1 산화물 층 상의 제1 층에 상기 제1 GAA FET를 형성하는 단계를 더 포함하고; 그리고상기 제2 GAA FET를 형성하는 단계는 제2 기판 상의 제2 산화물 층 상의 제2 층에 상기 제2 GAA FET를 형성하는 단계를 더 포함하는, 적층된 CFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 오리엔테이션은 (100) 오리엔테이션이고; 그리고상기 제2 오리엔테이션은 (110) 오리엔테이션인, 적층된 CFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제1 층 및 상기 제2 층 중 하나에 본딩 층을 형성하는 단계; 및상기 제1 층 상에 상기 제2 층을 적층하는 단계를 더 포함하는, 적층된 CFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 게이트 구조를 상기 제2 게이트 구조에 결합시키는, 상기 본딩 층을 통해 연장되는 비아를 형성하는 단계를 더 포함하는, 적층된 CFET를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>LI, XIA</engName><name>리 샤</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>YANG, BIN</engName><name>양 빈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.13</priorityApplicationDate><priorityApplicationNumber>17/812,300</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.01.02</receiptDate><receiptNumber>1-1-2025-0004316-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.18</receiptDate><receiptNumber>1-5-2025-0028846-03</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257000118.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fd112e207293483e3a4d77cf5628196d9d98ef87f48a49eee6c74566550213c13407dac0e1e58238d17dc77fccc1f364e16ca62018dff213</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf502f642a2868dbaff9b8a5000d782144a7409bbd414543c7b750a0b839506d3c5b82421ceace225c4a3e87239b9bb6587e7cf73457b6f6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>