Timing Analyzer report for LogicaADA
Sun Jun 23 14:52:44 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk_50MHz'
 13. Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'
 14. Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'
 15. Slow 1200mV 85C Model Hold: 'Clk_50MHz'
 16. Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'
 17. Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clk_50MHz'
 26. Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 27. Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 28. Slow 1200mV 0C Model Hold: 'Clk_50MHz'
 29. Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 30. Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Clk_50MHz'
 38. Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 39. Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 40. Fast 1200mV 0C Model Hold: 'Clk_50MHz'
 41. Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 42. Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; LogicaADA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  45.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clk_50MHz                                         ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { Clk_50MHz }                                         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; Clk_50MHz ; inst7|altpll_component|auto_generated|pll1|inclk[0] ; { inst7|altpll_component|auto_generated|pll1|clk[0] } ;
; PseudoPll:inst9|clk_out                           ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { PseudoPll:inst9|clk_out }                           ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 10.68 MHz  ; 10.68 MHz       ; Clk_50MHz               ;      ;
; 200.52 MHz ; 200.52 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -73.606 ; -786.373      ;
; PseudoPll:inst9|clk_out ; -3.987  ; -137.729      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.358 ; 0.000         ;
; Clk_50MHz               ; 0.495 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary          ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.074 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.499 ; 0.000         ;
+-------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000        ;
; Clk_50MHz               ; 9.670  ; 0.000          ;
+-------------------------+--------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk_50MHz'                                                                                                                ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -73.606 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.863     ;
; -73.605 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.862     ;
; -73.347 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.604     ;
; -73.335 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.592     ;
; -73.265 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.259      ; 93.519     ;
; -73.227 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.484     ;
; -73.218 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.475     ;
; -73.017 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.274     ;
; -72.907 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 93.164     ;
; -72.678 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 92.935     ;
; -72.518 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.131     ; 92.382     ;
; -72.290 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.131     ; 92.154     ;
; -72.171 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.131     ; 92.035     ;
; -72.161 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.131     ; 92.025     ;
; -72.119 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.261      ; 92.375     ;
; -72.013 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 92.270     ;
; -71.683 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.261      ; 91.939     ;
; -71.524 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.261      ; 91.780     ;
; -71.361 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.105     ; 91.251     ;
; -71.281 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.261      ; 91.537     ;
; -71.026 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.104     ; 90.917     ;
; -70.399 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.659     ;
; -70.398 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.658     ;
; -70.140 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.400     ;
; -70.128 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.388     ;
; -70.058 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.262      ; 90.315     ;
; -70.020 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.280     ;
; -70.011 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.271     ;
; -69.810 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 90.070     ;
; -69.700 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 89.960     ;
; -69.471 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 89.731     ;
; -69.311 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.128     ; 89.178     ;
; -69.083 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.128     ; 88.950     ;
; -68.964 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.128     ; 88.831     ;
; -68.954 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.128     ; 88.821     ;
; -68.912 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.264      ; 89.171     ;
; -68.806 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.265      ; 89.066     ;
; -68.476 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.264      ; 88.735     ;
; -68.317 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.264      ; 88.576     ;
; -68.154 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.102     ; 88.047     ;
; -68.074 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.264      ; 88.333     ;
; -67.819 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.101     ; 87.713     ;
; -66.811 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.754     ;
; -66.810 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.753     ;
; -66.552 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.495     ;
; -66.540 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.483     ;
; -66.470 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 86.410     ;
; -66.432 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.375     ;
; -66.423 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.366     ;
; -66.222 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.165     ;
; -66.112 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 86.055     ;
; -65.883 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 85.826     ;
; -65.723 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 85.273     ;
; -65.495 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 85.045     ;
; -65.376 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 84.926     ;
; -65.366 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 84.916     ;
; -65.324 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 85.266     ;
; -65.218 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 85.161     ;
; -64.888 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 84.830     ;
; -64.729 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 84.671     ;
; -64.566 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.419     ; 84.142     ;
; -64.486 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 84.428     ;
; -64.231 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.418     ; 83.808     ;
; -63.232 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 83.175     ;
; -63.231 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 83.174     ;
; -62.973 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.916     ;
; -62.961 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.904     ;
; -62.891 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 82.831     ;
; -62.853 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.796     ;
; -62.844 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.787     ;
; -62.643 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.586     ;
; -62.533 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.476     ;
; -62.304 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 82.247     ;
; -62.144 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 81.694     ;
; -61.916 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 81.466     ;
; -61.797 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 81.347     ;
; -61.787 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.445     ; 81.337     ;
; -61.745 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 81.687     ;
; -61.639 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 81.582     ;
; -61.309 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 81.251     ;
; -61.150 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 81.092     ;
; -60.987 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.419     ; 80.563     ;
; -60.907 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 80.849     ;
; -60.652 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.418     ; 80.229     ;
; -58.996 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.927     ;
; -58.995 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.926     ;
; -58.737 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.668     ;
; -58.725 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.656     ;
; -58.655 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 78.583     ;
; -58.617 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.548     ;
; -58.608 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.539     ;
; -58.407 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.338     ;
; -58.297 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 78.228     ;
; -58.068 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 77.999     ;
; -57.908 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.457     ; 77.446     ;
; -57.680 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.457     ; 77.218     ;
; -57.561 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.457     ; 77.099     ;
; -57.551 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.457     ; 77.089     ;
; -57.509 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 77.439     ;
; -57.403 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 77.334     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                                ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.987 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.274      ;
; -3.973 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.261      ;
; -3.966 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.253      ;
; -3.963 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.250      ;
; -3.959 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.246      ;
; -3.952 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.240      ;
; -3.949 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.237      ;
; -3.945 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.233      ;
; -3.821 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.108      ;
; -3.819 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.106      ;
; -3.819 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.106      ;
; -3.817 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 5.104      ;
; -3.807 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.095      ;
; -3.805 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.093      ;
; -3.805 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.093      ;
; -3.803 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.091      ;
; -3.785 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.073      ;
; -3.783 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.071      ;
; -3.764 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.052      ;
; -3.762 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.050      ;
; -3.759 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.047      ;
; -3.757 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.045      ;
; -3.755 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.043      ;
; -3.753 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.041      ;
; -3.667 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.955      ;
; -3.646 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.934      ;
; -3.639 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.927      ;
; -3.635 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.923      ;
; -3.627 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.915      ;
; -3.622 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.910      ;
; -3.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.908      ;
; -3.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.908      ;
; -3.618 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.906      ;
; -3.617 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.905      ;
; -3.617 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.905      ;
; -3.615 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.903      ;
; -3.615 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.903      ;
; -3.606 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.894      ;
; -3.603 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.891      ;
; -3.599 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.887      ;
; -3.549 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.837      ;
; -3.528 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.816      ;
; -3.521 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.809      ;
; -3.517 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.805      ;
; -3.509 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.797      ;
; -3.504 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.792      ;
; -3.502 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.790      ;
; -3.502 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.790      ;
; -3.500 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.788      ;
; -3.488 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.776      ;
; -3.485 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.773      ;
; -3.481 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.769      ;
; -3.461 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.749      ;
; -3.459 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.747      ;
; -3.459 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.747      ;
; -3.457 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.745      ;
; -3.437 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.725      ;
; -3.416 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.704      ;
; -3.409 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.697      ;
; -3.405 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.693      ;
; -3.396 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.684      ;
; -3.386 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.674      ;
; -3.384 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.672      ;
; -3.384 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.672      ;
; -3.382 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.670      ;
; -3.375 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.663      ;
; -3.372 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.660      ;
; -3.368 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.656      ;
; -3.343 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.631      ;
; -3.341 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.629      ;
; -3.341 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.629      ;
; -3.339 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.627      ;
; -3.338 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.625      ;
; -3.317 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.604      ;
; -3.315 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.603      ;
; -3.314 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.601      ;
; -3.310 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.597      ;
; -3.294 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.582      ;
; -3.287 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.575      ;
; -3.283 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.571      ;
; -3.280 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.568      ;
; -3.274 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.562      ;
; -3.272 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.560      ;
; -3.272 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.560      ;
; -3.270 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.558      ;
; -3.261 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.063     ; 4.193      ;
; -3.259 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.547      ;
; -3.256 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.544      ;
; -3.252 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.540      ;
; -3.247 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.062     ; 4.180      ;
; -3.230 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.518      ;
; -3.228 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.516      ;
; -3.228 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.516      ;
; -3.226 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.514      ;
; -3.203 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.490      ;
; -3.198 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.486      ;
; -3.182 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.469      ;
; -3.177 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 4.465      ;
; -3.175 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.462      ;
; -3.172 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.292      ; 4.459      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.358 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.580      ;
; 0.378 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.611      ;
; 0.396 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.615      ;
; 0.546 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.764      ;
; 0.547 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.765      ;
; 0.548 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.781      ;
; 0.549 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.767      ;
; 0.552 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.771      ;
; 0.578 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.800      ;
; 0.583 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.802      ;
; 0.583 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.802      ;
; 0.597 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 0.831      ;
; 0.748 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 0.616      ;
; 0.783 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.016      ;
; 0.784 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.017      ;
; 0.827 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.060      ;
; 0.836 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.069      ;
; 0.837 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.070      ;
; 0.837 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.070      ;
; 0.853 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.074      ;
; 0.856 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.089      ;
; 0.867 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.086      ;
; 0.870 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.089      ;
; 0.870 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.089      ;
; 0.872 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.091      ;
; 0.879 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.112      ;
; 0.895 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.128      ;
; 0.939 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.172      ;
; 0.948 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.181      ;
; 0.959 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.180      ;
; 0.963 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.184      ;
; 0.963 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.186      ;
; 0.965 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.184      ;
; 0.965 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.185      ;
; 0.967 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.188      ;
; 0.968 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.189      ;
; 0.968 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.189      ;
; 0.969 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.190      ;
; 0.972 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.193      ;
; 0.981 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.214      ;
; 0.982 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.201      ;
; 0.984 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.203      ;
; 0.990 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 0.858      ;
; 0.990 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.223      ;
; 1.031 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.264      ;
; 1.034 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.267      ;
; 1.040 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.274      ;
; 1.058 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.647      ;
; 1.075 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.294      ;
; 1.076 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.295      ;
; 1.077 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.311      ;
; 1.077 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.296      ;
; 1.094 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.313      ;
; 1.128 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.361      ;
; 1.130 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.363      ;
; 1.148 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.366      ;
; 1.148 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.381      ;
; 1.150 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.368      ;
; 1.153 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.372      ;
; 1.160 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.379      ;
; 1.161 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.380      ;
; 1.163 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.382      ;
; 1.167 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.385      ;
; 1.170 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.404      ;
; 1.171 ; SAR:inst5|curr_bit[26]                                 ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.389      ;
; 1.174 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.393      ;
; 1.182 ; SAR:inst5|curr_bit[27]                                 ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.400      ;
; 1.187 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.406      ;
; 1.201 ; SAR:inst5|eoc                                          ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.440      ; 1.798      ;
; 1.205 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.424      ;
; 1.208 ; SAR:inst5|data[6]                                      ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.442      ;
; 1.213 ; SAR:inst5|curr_bit[28]                                 ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.431      ;
; 1.222 ; SAR:inst5|eoc                                          ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.440      ; 1.819      ;
; 1.232 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.101      ;
; 1.234 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.103      ;
; 1.239 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.823      ;
; 1.241 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.830      ;
; 1.241 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.474      ;
; 1.248 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[14]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.071      ; 1.476      ;
; 1.250 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[12]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.071      ; 1.478      ;
; 1.250 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.071      ; 1.478      ;
; 1.252 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[15]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.071      ; 1.480      ;
; 1.255 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.839      ;
; 1.272 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.861      ;
; 1.273 ; SAR:inst5|eoc                                          ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.440      ; 1.870      ;
; 1.274 ; SAR:inst5|data[3]                                      ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.508      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk_50MHz'                                                                                                            ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.495 ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 2.192      ; 3.073      ;
; 0.569 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; PseudoPll:inst9|counter[15] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[1]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; PseudoPll:inst9|counter[14] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.591 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[0]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.810      ;
; 0.844 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.065      ;
; 0.858 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[1]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; PseudoPll:inst9|counter[14] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.954 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.177      ;
; 0.970 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 1.066 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.285      ;
; 1.066 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.285      ;
; 1.067 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.286      ;
; 1.067 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.069 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.288      ;
; 1.070 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.289      ;
; 1.070 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.289      ;
; 1.082 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.301      ;
; 1.083 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.302      ;
; 1.083 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.303      ;
; 1.085 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.087 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.306      ;
; 1.087 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.306      ;
; 1.123 ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; -0.500       ; 2.192      ; 3.201      ;
; 1.178 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.397      ;
; 1.178 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.397      ;
; 1.179 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.398      ;
; 1.180 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.181 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.400      ;
; 1.182 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.401      ;
; 1.194 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.413      ;
; 1.195 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.414      ;
; 1.195 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.414      ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                     ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.074 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 1.210      ;
; 0.074 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 1.210      ;
; 0.074 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 1.210      ;
; 0.074 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 1.210      ;
; 0.074 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 1.210      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.499 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.083      ;
; 0.499 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.083      ;
; 0.499 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.083      ;
; 0.499 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.083      ;
; 0.499 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.083      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 12.01 MHz  ; 12.01 MHz       ; Clk_50MHz               ;      ;
; 225.73 MHz ; 225.73 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -63.292 ; -653.474      ;
; PseudoPll:inst9|clk_out ; -3.430  ; -117.193      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.311 ; 0.000         ;
; Clk_50MHz               ; 0.472 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.168 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.443 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000       ;
; Clk_50MHz               ; 9.694  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -63.292 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.523     ;
; -63.290 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.521     ;
; -63.052 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.283     ;
; -63.049 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.280     ;
; -63.004 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.233      ; 83.232     ;
; -62.953 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.184     ;
; -62.945 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 83.176     ;
; -62.758 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 82.989     ;
; -62.666 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 82.897     ;
; -62.456 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 82.687     ;
; -62.330 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.119     ; 82.206     ;
; -62.118 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.119     ; 81.994     ;
; -62.021 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.119     ; 81.897     ;
; -62.009 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.119     ; 81.885     ;
; -61.970 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.233      ; 82.198     ;
; -61.895 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.235      ; 82.125     ;
; -61.583 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.234      ; 81.812     ;
; -61.431 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.234      ; 81.660     ;
; -61.283 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.094     ; 81.184     ;
; -61.229 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.234      ; 81.458     ;
; -61.012 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.094     ; 80.913     ;
; -60.478 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.711     ;
; -60.476 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.709     ;
; -60.238 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.471     ;
; -60.235 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.468     ;
; -60.190 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.235      ; 80.420     ;
; -60.139 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.372     ;
; -60.131 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.364     ;
; -59.944 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.177     ;
; -59.852 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 80.085     ;
; -59.642 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.238      ; 79.875     ;
; -59.516 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.117     ; 79.394     ;
; -59.304 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.117     ; 79.182     ;
; -59.207 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.117     ; 79.085     ;
; -59.195 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.117     ; 79.073     ;
; -59.156 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.235      ; 79.386     ;
; -59.081 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.237      ; 79.313     ;
; -58.769 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 79.000     ;
; -58.617 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 78.848     ;
; -58.469 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 78.372     ;
; -58.415 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.236      ; 78.646     ;
; -58.198 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 78.101     ;
; -57.273 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 77.225     ;
; -57.271 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 77.223     ;
; -57.033 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.985     ;
; -57.030 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.982     ;
; -56.985 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 76.934     ;
; -56.934 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.886     ;
; -56.926 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.878     ;
; -56.739 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.691     ;
; -56.647 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.599     ;
; -56.437 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 76.389     ;
; -56.311 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 75.908     ;
; -56.099 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 75.696     ;
; -56.002 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 75.599     ;
; -55.990 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 75.587     ;
; -55.951 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 75.900     ;
; -55.876 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.044     ; 75.827     ;
; -55.564 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 75.514     ;
; -55.412 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 75.362     ;
; -55.264 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.373     ; 74.886     ;
; -55.210 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 75.160     ;
; -54.993 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.373     ; 74.615     ;
; -54.111 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 74.063     ;
; -54.109 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 74.061     ;
; -53.871 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.823     ;
; -53.868 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.820     ;
; -53.823 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 73.772     ;
; -53.772 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.724     ;
; -53.764 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.716     ;
; -53.577 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.529     ;
; -53.485 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.437     ;
; -53.275 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 73.227     ;
; -53.149 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 72.746     ;
; -52.937 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 72.534     ;
; -52.840 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 72.437     ;
; -52.828 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.398     ; 72.425     ;
; -52.789 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 72.738     ;
; -52.714 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.044     ; 72.665     ;
; -52.402 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 72.352     ;
; -52.250 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 72.200     ;
; -52.102 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.373     ; 71.724     ;
; -52.048 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 71.998     ;
; -51.831 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.373     ; 71.453     ;
; -50.359 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 70.299     ;
; -50.357 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 70.297     ;
; -50.119 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 70.059     ;
; -50.116 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 70.056     ;
; -50.071 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 70.008     ;
; -50.020 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 69.960     ;
; -50.012 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 69.952     ;
; -49.825 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 69.765     ;
; -49.733 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 69.673     ;
; -49.523 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.055     ; 69.463     ;
; -49.397 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.410     ; 68.982     ;
; -49.185 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.410     ; 68.770     ;
; -49.088 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.410     ; 68.673     ;
; -49.076 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.410     ; 68.661     ;
; -49.037 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 68.974     ;
; -48.962 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 68.901     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                                 ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.430 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.686      ;
; -3.424 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.679      ;
; -3.412 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.670      ;
; -3.409 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.665      ;
; -3.406 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.662      ;
; -3.406 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.663      ;
; -3.391 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.649      ;
; -3.388 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.646      ;
; -3.298 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.553      ;
; -3.288 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.543      ;
; -3.288 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.543      ;
; -3.286 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.541      ;
; -3.280 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.537      ;
; -3.270 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.527      ;
; -3.270 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.527      ;
; -3.268 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.525      ;
; -3.256 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.514      ;
; -3.253 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.511      ;
; -3.250 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.507      ;
; -3.247 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.504      ;
; -3.235 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.493      ;
; -3.232 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.490      ;
; -3.232 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.490      ;
; -3.229 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.487      ;
; -3.155 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.413      ;
; -3.149 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.406      ;
; -3.134 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.392      ;
; -3.131 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.389      ;
; -3.124 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.381      ;
; -3.121 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.378      ;
; -3.117 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.375      ;
; -3.114 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.371      ;
; -3.114 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.371      ;
; -3.112 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.369      ;
; -3.111 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.368      ;
; -3.111 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.368      ;
; -3.111 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.368      ;
; -3.109 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.366      ;
; -3.096 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.354      ;
; -3.093 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.351      ;
; -3.052 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.310      ;
; -3.046 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.303      ;
; -3.031 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.289      ;
; -3.028 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.286      ;
; -3.023 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.280      ;
; -3.014 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.272      ;
; -3.013 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.270      ;
; -3.013 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.270      ;
; -3.011 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.268      ;
; -3.008 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.265      ;
; -2.993 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.251      ;
; -2.990 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.248      ;
; -2.985 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.242      ;
; -2.975 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.232      ;
; -2.975 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.232      ;
; -2.973 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.230      ;
; -2.957 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.215      ;
; -2.951 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.208      ;
; -2.936 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.194      ;
; -2.933 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.191      ;
; -2.920 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.177      ;
; -2.918 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.176      ;
; -2.912 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.169      ;
; -2.910 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.167      ;
; -2.910 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.167      ;
; -2.908 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.165      ;
; -2.897 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.155      ;
; -2.894 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.152      ;
; -2.886 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.142      ;
; -2.882 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.139      ;
; -2.880 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.135      ;
; -2.872 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.129      ;
; -2.872 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.129      ;
; -2.870 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.127      ;
; -2.865 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.121      ;
; -2.862 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.118      ;
; -2.851 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.109      ;
; -2.845 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.102      ;
; -2.830 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.088      ;
; -2.827 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.085      ;
; -2.825 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.082      ;
; -2.818 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.076      ;
; -2.815 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.072      ;
; -2.815 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.072      ;
; -2.814 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.058     ; 3.751      ;
; -2.813 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.070      ;
; -2.812 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.069      ;
; -2.797 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.055      ;
; -2.796 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.056     ; 3.735      ;
; -2.794 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.052      ;
; -2.786 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.043      ;
; -2.776 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.033      ;
; -2.776 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.033      ;
; -2.774 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.262      ; 4.031      ;
; -2.754 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.009      ;
; -2.744 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 3.999      ;
; -2.744 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 3.999      ;
; -2.742 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 3.997      ;
; -2.730 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 3.986      ;
; -2.724 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 3.979      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.311 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.519      ;
; 0.336 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.549      ;
; 0.351 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.552      ;
; 0.477 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.677      ;
; 0.479 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.679      ;
; 0.481 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.681      ;
; 0.483 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.683      ;
; 0.483 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.683      ;
; 0.484 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.684      ;
; 0.491 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.704      ;
; 0.517 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.718      ;
; 0.519 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.721      ;
; 0.521 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.722      ;
; 0.522 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.723      ;
; 0.534 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.070      ; 0.748      ;
; 0.675 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.560      ;
; 0.699 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.912      ;
; 0.700 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.913      ;
; 0.739 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.952      ;
; 0.746 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.959      ;
; 0.747 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.960      ;
; 0.747 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.960      ;
; 0.761 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.962      ;
; 0.764 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.965      ;
; 0.765 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.966      ;
; 0.766 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.967      ;
; 0.770 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.971      ;
; 0.771 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.972      ;
; 0.771 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.984      ;
; 0.777 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.978      ;
; 0.778 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 0.979      ;
; 0.788 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.001      ;
; 0.800 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.013      ;
; 0.835 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.048      ;
; 0.843 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.056      ;
; 0.850 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.051      ;
; 0.853 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.054      ;
; 0.854 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.055      ;
; 0.857 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.058      ;
; 0.861 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.062      ;
; 0.866 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.067      ;
; 0.867 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.069      ;
; 0.867 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.068      ;
; 0.871 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.073      ;
; 0.872 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.074      ;
; 0.874 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.076      ;
; 0.874 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.075      ;
; 0.875 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.077      ;
; 0.875 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.077      ;
; 0.876 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.078      ;
; 0.878 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.058      ; 1.080      ;
; 0.884 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.097      ;
; 0.887 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.772      ;
; 0.888 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.101      ;
; 0.927 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.140      ;
; 0.930 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.143      ;
; 0.937 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.150      ;
; 0.946 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.147      ;
; 0.950 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.151      ;
; 0.953 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.154      ;
; 0.963 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.164      ;
; 0.966 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.498      ;
; 0.974 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.187      ;
; 1.007 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.220      ;
; 1.007 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.220      ;
; 1.023 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.236      ;
; 1.027 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.227      ;
; 1.042 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.057      ; 1.243      ;
; 1.054 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.254      ;
; 1.055 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.255      ;
; 1.056 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.256      ;
; 1.062 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.275      ;
; 1.063 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.263      ;
; 1.067 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.267      ;
; 1.069 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.269      ;
; 1.073 ; SAR:inst5|curr_bit[26]                                 ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.273      ;
; 1.078 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.278      ;
; 1.087 ; SAR:inst5|curr_bit[27]                                 ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.287      ;
; 1.095 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.257     ; 0.982      ;
; 1.098 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.298      ;
; 1.102 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.257     ; 0.989      ;
; 1.103 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.316      ;
; 1.105 ; SAR:inst5|data[6]                                      ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.318      ;
; 1.110 ; SAR:inst5|eoc                                          ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.393      ; 1.647      ;
; 1.114 ; SAR:inst5|curr_bit[28]                                 ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.314      ;
; 1.117 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.645      ;
; 1.123 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[14]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.331      ;
; 1.124 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[12]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.332      ;
; 1.125 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.333      ;
; 1.126 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[15]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.334      ;
; 1.126 ; SAR:inst5|eoc                                          ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.394      ; 1.664      ;
; 1.130 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.662      ;
; 1.135 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.663      ;
; 1.164 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.386      ; 1.694      ;
; 1.167 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.699      ;
; 1.169 ; SAR:inst5|data[3]                                      ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.382      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                             ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.472 ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.983      ; 2.809      ;
; 0.511 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; PseudoPll:inst9|counter[15] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[1]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PseudoPll:inst9|counter[14] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.716      ;
; 0.530 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[0]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.729      ;
; 0.755 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[1]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PseudoPll:inst9|counter[14] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[2]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.972      ;
; 0.844 ; PseudoPll:inst9|counter[13] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.052      ;
; 0.856 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[3]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; PseudoPll:inst9|counter[12] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[4]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.068      ;
; 0.869 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.068      ;
; 0.940 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.139      ;
; 0.941 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.140      ;
; 0.941 ; PseudoPll:inst9|counter[11] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.140      ;
; 0.942 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.141      ;
; 0.945 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.144      ;
; 0.947 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.147      ;
; 0.949 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.148      ;
; 0.952 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.151      ;
; 0.952 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.151      ;
; 0.954 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[5]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.155      ;
; 0.957 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.156      ;
; 0.958 ; PseudoPll:inst9|counter[10] ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.157      ;
; 0.961 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.160      ;
; 0.962 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[6]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.162      ;
; 0.964 ; PseudoPll:inst9|counter[4]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.163      ;
; 0.965 ; PseudoPll:inst9|counter[8]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.164      ;
; 1.036 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.235      ;
; 1.037 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[11] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.236      ;
; 1.037 ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out     ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; -0.500       ; 1.983      ; 2.874      ;
; 1.038 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.237      ;
; 1.041 ; PseudoPll:inst9|counter[9]  ; PseudoPll:inst9|counter[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.240      ;
; 1.041 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.240      ;
; 1.043 ; PseudoPll:inst9|counter[3]  ; PseudoPll:inst9|counter[10] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.242      ;
; 1.044 ; PseudoPll:inst9|counter[5]  ; PseudoPll:inst9|counter[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.243      ;
; 1.045 ; PseudoPll:inst9|counter[1]  ; PseudoPll:inst9|counter[8]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.244      ;
; 1.048 ; PseudoPll:inst9|counter[7]  ; PseudoPll:inst9|counter[14] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.247      ;
; 1.050 ; PseudoPll:inst9|counter[6]  ; PseudoPll:inst9|counter[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.249      ;
; 1.051 ; PseudoPll:inst9|counter[0]  ; PseudoPll:inst9|counter[7]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.250      ;
; 1.052 ; PseudoPll:inst9|counter[2]  ; PseudoPll:inst9|counter[9]  ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.251      ;
+-------+-----------------------------+-----------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.443 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 0.971      ;
; 0.443 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 0.971      ;
; 0.443 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 0.971      ;
; 0.443 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 0.971      ;
; 0.443 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 0.971      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -33.254 ; -277.994      ;
; PseudoPll:inst9|clk_out ; -1.780  ; -53.868       ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.186 ; 0.000         ;
; Clk_50MHz               ; 0.244 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.465 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.284 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000       ;
; Clk_50MHz               ; 9.416  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -33.254 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.379     ;
; -33.252 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.377     ;
; -33.120 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.245     ;
; -33.112 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.237     ;
; -33.060 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.135      ; 53.182     ;
; -33.045 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.170     ;
; -33.040 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.165     ;
; -32.938 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 53.063     ;
; -32.870 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 52.995     ;
; -32.751 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 52.876     ;
; -32.611 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.072     ; 52.526     ;
; -32.492 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.072     ; 52.407     ;
; -32.419 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.072     ; 52.334     ;
; -32.412 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.072     ; 52.327     ;
; -32.399 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.136      ; 52.522     ;
; -32.329 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 52.454     ;
; -32.086 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 52.210     ;
; -32.007 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 52.131     ;
; -31.936 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.061     ; 51.862     ;
; -31.891 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 52.015     ;
; -31.697 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.061     ; 51.623     ;
; -31.328 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.455     ;
; -31.326 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.453     ;
; -31.194 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.321     ;
; -31.186 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.313     ;
; -31.134 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 51.258     ;
; -31.119 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.246     ;
; -31.114 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.241     ;
; -31.012 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.139     ;
; -30.944 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 51.071     ;
; -30.825 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 50.952     ;
; -30.685 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 50.602     ;
; -30.566 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 50.483     ;
; -30.493 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 50.410     ;
; -30.486 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 50.403     ;
; -30.473 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.138      ; 50.598     ;
; -30.403 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.140      ; 50.530     ;
; -30.160 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.139      ; 50.286     ;
; -30.081 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.139      ; 50.207     ;
; -30.010 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 49.938     ;
; -29.965 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.139      ; 50.091     ;
; -29.771 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 49.699     ;
; -29.247 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 49.207     ;
; -29.245 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 49.205     ;
; -29.113 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 49.073     ;
; -29.105 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 49.065     ;
; -29.053 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.030     ; 49.010     ;
; -29.038 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.998     ;
; -29.033 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.993     ;
; -28.931 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.891     ;
; -28.863 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.823     ;
; -28.744 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.704     ;
; -28.604 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 48.354     ;
; -28.485 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 48.235     ;
; -28.412 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 48.162     ;
; -28.405 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 48.155     ;
; -28.392 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.029     ; 48.350     ;
; -28.322 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 48.282     ;
; -28.079 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 48.038     ;
; -28.000 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 47.959     ;
; -27.929 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.226     ; 47.690     ;
; -27.884 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 47.843     ;
; -27.690 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.226     ; 47.451     ;
; -27.210 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 47.170     ;
; -27.208 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 47.168     ;
; -27.076 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 47.036     ;
; -27.068 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 47.028     ;
; -27.016 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.030     ; 46.973     ;
; -27.001 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.961     ;
; -26.996 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.956     ;
; -26.894 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.854     ;
; -26.826 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.786     ;
; -26.707 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.667     ;
; -26.567 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 46.317     ;
; -26.448 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 46.198     ;
; -26.375 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 46.125     ;
; -26.368 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 46.118     ;
; -26.355 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.029     ; 46.313     ;
; -26.285 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.027     ; 46.245     ;
; -26.042 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 46.001     ;
; -25.963 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 45.922     ;
; -25.892 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.226     ; 45.653     ;
; -25.847 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.028     ; 45.806     ;
; -25.653 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.226     ; 45.414     ;
; -24.772 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.723     ;
; -24.770 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.721     ;
; -24.638 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.589     ;
; -24.630 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.581     ;
; -24.578 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.039     ; 44.526     ;
; -24.563 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.514     ;
; -24.558 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.509     ;
; -24.456 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.407     ;
; -24.388 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.339     ;
; -24.269 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 44.220     ;
; -24.129 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.246     ; 43.870     ;
; -24.010 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.246     ; 43.751     ;
; -23.937 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.246     ; 43.678     ;
; -23.930 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.246     ; 43.671     ;
; -23.917 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.038     ; 43.866     ;
; -23.847 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.036     ; 43.798     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                                 ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.780 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.922      ;
; -1.768 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.911      ;
; -1.764 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.906      ;
; -1.762 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.904      ;
; -1.759 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.901      ;
; -1.752 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.895      ;
; -1.750 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.893      ;
; -1.747 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.890      ;
; -1.698 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.840      ;
; -1.695 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.838      ;
; -1.687 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.829      ;
; -1.686 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.829      ;
; -1.685 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.827      ;
; -1.684 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.827      ;
; -1.683 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.825      ;
; -1.679 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.822      ;
; -1.677 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.820      ;
; -1.675 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.818      ;
; -1.674 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.817      ;
; -1.673 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.816      ;
; -1.671 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.814      ;
; -1.668 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.811      ;
; -1.666 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.809      ;
; -1.663 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.806      ;
; -1.624 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.767      ;
; -1.608 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.751      ;
; -1.606 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.749      ;
; -1.603 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.746      ;
; -1.602 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.745      ;
; -1.600 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.743      ;
; -1.598 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.741      ;
; -1.595 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.738      ;
; -1.591 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.734      ;
; -1.589 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.732      ;
; -1.587 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.730      ;
; -1.584 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.727      ;
; -1.575 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.718      ;
; -1.559 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.702      ;
; -1.557 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.700      ;
; -1.554 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.697      ;
; -1.552 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.695      ;
; -1.536 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.679      ;
; -1.534 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.677      ;
; -1.531 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.674      ;
; -1.531 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.674      ;
; -1.529 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.672      ;
; -1.527 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.670      ;
; -1.524 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.667      ;
; -1.506 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.649      ;
; -1.490 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.633      ;
; -1.489 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.632      ;
; -1.488 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.631      ;
; -1.485 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.628      ;
; -1.482 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.625      ;
; -1.480 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.623      ;
; -1.478 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.621      ;
; -1.475 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.618      ;
; -1.473 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.616      ;
; -1.471 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.614      ;
; -1.468 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.611      ;
; -1.459 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.602      ;
; -1.457 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.600      ;
; -1.455 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.598      ;
; -1.452 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.595      ;
; -1.449 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.038     ; 2.398      ;
; -1.439 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.582      ;
; -1.437 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|curr_bit[13] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.037     ; 2.387      ;
; -1.423 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.566      ;
; -1.421 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.564      ;
; -1.418 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.561      ;
; -1.417 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.560      ;
; -1.413 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.556      ;
; -1.411 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.554      ;
; -1.409 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.552      ;
; -1.406 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.549      ;
; -1.401 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.544      ;
; -1.399 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.542      ;
; -1.396 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.539      ;
; -1.396 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.539      ;
; -1.395 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.537      ;
; -1.394 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.537      ;
; -1.392 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.535      ;
; -1.389 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.532      ;
; -1.379 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.521      ;
; -1.377 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.519      ;
; -1.374 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.516      ;
; -1.371 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.514      ;
; -1.356 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.498      ;
; -1.355 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.498      ;
; -1.353 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.496      ;
; -1.350 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.493      ;
; -1.348 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.491      ;
; -1.346 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.489      ;
; -1.344 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.487      ;
; -1.342 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.485      ;
; -1.340 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.482      ;
; -1.339 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.482      ;
; -1.338 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.480      ;
; -1.335 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 2.477      ;
; -1.332 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.475      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.186 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.199 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.327      ;
; 0.208 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.328      ;
; 0.292 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.414      ;
; 0.297 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.421      ;
; 0.310 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.432      ;
; 0.320 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.449      ;
; 0.400 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.330      ;
; 0.413 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.541      ;
; 0.415 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.543      ;
; 0.446 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.574      ;
; 0.453 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.581      ;
; 0.453 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.581      ;
; 0.453 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.581      ;
; 0.458 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.581      ;
; 0.467 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.595      ;
; 0.469 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.593      ;
; 0.478 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.606      ;
; 0.512 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.640      ;
; 0.519 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.647      ;
; 0.522 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.646      ;
; 0.524 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.646      ;
; 0.524 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.653      ;
; 0.525 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.645      ;
; 0.529 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.651      ;
; 0.530 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.038      ; 0.652      ;
; 0.530 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.658      ;
; 0.533 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.463      ;
; 0.536 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.659      ;
; 0.556 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.684      ;
; 0.557 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.685      ;
; 0.558 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.686      ;
; 0.562 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.237      ; 0.883      ;
; 0.572 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.700      ;
; 0.588 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.708      ;
; 0.591 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.711      ;
; 0.602 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.723      ;
; 0.602 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.731      ;
; 0.604 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.732      ;
; 0.605 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.725      ;
; 0.605 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.725      ;
; 0.609 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.730      ;
; 0.611 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.732      ;
; 0.611 ; SAR:inst5|curr_bit[26]                                 ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.732      ;
; 0.612 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.732      ;
; 0.618 ; SAR:inst5|curr_bit[27]                                 ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.739      ;
; 0.621 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.749      ;
; 0.627 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.747      ;
; 0.628 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.749      ;
; 0.632 ; SAR:inst5|curr_bit[28]                                 ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.753      ;
; 0.633 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.761      ;
; 0.635 ; SAR:inst5|data[6]                                      ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.764      ;
; 0.653 ; SAR:inst5|eoc                                          ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.243      ; 0.980      ;
; 0.654 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.774      ;
; 0.667 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.598      ;
; 0.669 ; SAR:inst5|data[3]                                      ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.798      ;
; 0.669 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.987      ;
; 0.669 ; SAR:inst5|eoc                                          ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.242      ; 0.995      ;
; 0.670 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.601      ;
; 0.670 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.798      ;
; 0.671 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.989      ;
; 0.673 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.237      ; 0.994      ;
; 0.685 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.237      ; 1.006      ;
; 0.687 ; SAR:inst5|curr_bit[17]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.808      ;
; 0.691 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[14]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.043      ; 0.818      ;
; 0.691 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.043      ; 0.818      ;
; 0.691 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 1.011      ;
; 0.692 ; SAR:inst5|eoc                                          ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.242      ; 1.018      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                                           ;
+-------+--------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.244 ; PseudoPll:inst9|clk_out        ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.240      ; 1.703      ;
; 0.303 ; PseudoPll:inst9|counter[15]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[11]    ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[13]    ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[14]    ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; PseudoPll:inst9|counter[12]    ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.437      ;
; 0.453 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[13]    ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[11]    ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.575      ;
; 0.463 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PseudoPll:inst9|counter[14]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PseudoPll:inst9|counter[12]    ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; PseudoPll:inst9|counter[12]    ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.589      ;
; 0.516 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[13]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[11]    ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[11]    ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.641      ;
; 0.529 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; PseudoPll:inst9|counter[12]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.655      ;
; 0.582 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[11]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.704      ;
; 0.585 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.707      ;
; 0.595 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.716      ;
; 0.595 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; PseudoPll:inst9|counter[10]    ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; PseudoPll:inst9|counter[2]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; PseudoPll:inst9|counter[8]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.643 ; PseudoPll:inst9|desired_clk[6] ; PseudoPll:inst9|edges_per_on_cycle[25] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; -0.163     ; 0.564      ;
; 0.648 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.649 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; PseudoPll:inst9|counter[9]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; PseudoPll:inst9|counter[5]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; PseudoPll:inst9|counter[3]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; PseudoPll:inst9|counter[1]     ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
; 0.652 ; PseudoPll:inst9|counter[7]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.773      ;
; 0.661 ; PseudoPll:inst9|counter[0]     ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; PseudoPll:inst9|counter[6]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.782      ;
; 0.662 ; PseudoPll:inst9|counter[4]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.783      ;
+-------+--------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.465 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 0.676      ;
; 0.465 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 0.676      ;
; 0.465 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 0.676      ;
; 0.465 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 0.676      ;
; 0.465 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 0.676      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.284 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.603      ;
; 0.284 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.603      ;
; 0.284 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.603      ;
; 0.284 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.603      ;
; 0.284 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.603      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -73.606  ; 0.186 ; 0.074    ; 0.284   ; -1.000              ;
;  Clk_50MHz               ; -73.606  ; 0.244 ; N/A      ; N/A     ; 9.416               ;
;  PseudoPll:inst9|clk_out ; -3.987   ; 0.186 ; 0.074    ; 0.284   ; -1.000              ;
; Design-wide TNS          ; -924.102 ; 0.0   ; 0.0      ; 0.0     ; -57.0               ;
;  Clk_50MHz               ; -786.373 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PseudoPll:inst9|clk_out ; -137.729 ; 0.000 ; 0.000    ; 0.000   ; -57.000             ;
+--------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LE             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; New_start      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clock_output   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SH             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VasAMorirLuchi ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EOC_integrado           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sel_Conversor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Output_Enable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Comparador              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5486         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5486         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 209   ; 209  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Clk_50MHz                                         ; Clk_50MHz                                         ; Base      ; Constrained ;
; PseudoPll:inst9|clk_out                           ; PseudoPll:inst9|clk_out                           ; Base      ; Constrained ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Jun 23 14:52:34 2019
Info: Command: quartus_sta LogicaADA -c LogicaADA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LogicaADA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name Clk_50MHz Clk_50MHz
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {inst7|altpll_component|auto_generated|pll1|clk[0]} {inst7|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PseudoPll:inst9|clk_out PseudoPll:inst9|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -73.606
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -73.606            -786.373 Clk_50MHz 
    Info (332119):    -3.987            -137.729 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.495               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.074               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.499               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.670               0.000 Clk_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -63.292
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -63.292            -653.474 Clk_50MHz 
    Info (332119):    -3.430            -117.193 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.472               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.168               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.443               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.694               0.000 Clk_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -33.254
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -33.254            -277.994 Clk_50MHz 
    Info (332119):    -1.780             -53.868 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.244               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.465               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.416               0.000 Clk_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4861 megabytes
    Info: Processing ended: Sun Jun 23 14:52:44 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:08


