+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; SR1|altserial_flash_loader_component|\ENHANCED_PGM:sfl_inst_enhanced|bit_counter|auto_generated      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SR1                                                                                                  ; 1     ; 1              ; 0            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DEC2                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DEC1                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC2|CT3|LPM_COUNTER_component|auto_generated                                                        ; 3     ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC2|CT3                                                                                             ; 3     ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC2|CMP4|LPM_COMPARE_component|auto_generated                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC2|CMP4                                                                                            ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC2                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC1|CT3|LPM_COUNTER_component|auto_generated                                                        ; 3     ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC1|CT3                                                                                             ; 3     ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC1|CMP4|LPM_COMPARE_component|auto_generated                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC1|CMP4                                                                                            ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DBC1                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|TDFF1                                                                                          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT8|LPM_COUNTER_component|auto_generated                                                       ; 3     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT8                                                                                            ; 3     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP12|LPM_COMPARE_component|auto_generated                                                     ; 40    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP12                                                                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|TDFF2                                                                                          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP2|LPM_COMPARE_component|auto_generated                                                      ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP2                                                                                           ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|TRIG1                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|ADD1|LPM_ADD_SUB_component|auto_generated                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|ADD1                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP4|LPM_COMPARE_component|auto_generated                                                      ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP4                                                                                           ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT1|LPM_COUNTER_component|auto_generated                                                       ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP1|LPM_COMPARE_component|auto_generated                                                      ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP1                                                                                           ; 64    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT2|LPM_COUNTER_component|auto_generated                                                       ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CT2                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP3|LPM_COMPARE_component|auto_generated                                                      ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|CMP3                                                                                           ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|wrfull_eq_comp                                           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|rdempty_eq_comp                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|ws_dgrp                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|rs_dgwp                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|fifo_ram                                                 ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|wrptr_g1p                                                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated|rdptr_g1p                                                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1|dcfifo_component|auto_generated                                                          ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2|FIFO1                                                                                          ; 13    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TRIG2                                                                                                ; 86    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rst_controller|alt_rst_req_sync_uq1                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rst_controller|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rst_controller                                                                                  ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|irq_mapper                                                                                      ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter_003                                                             ; 121   ; 3              ; 0            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter_002                                                             ; 121   ; 3              ; 0            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter_001|uncompressor                                                ; 38    ; 4              ; 0            ; 4              ; 29     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter_001                                                             ; 94    ; 3              ; 0            ; 3              ; 116    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter|uncompressor                                                    ; 38    ; 4              ; 0            ; 4              ; 29     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|width_adapter                                                                 ; 94    ; 3              ; 0            ; 3              ; 116    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                    ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux_001|arb                                                          ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux_001                                                              ; 1153  ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                        ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux|arb                                                              ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_mux                                                                  ; 1383  ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_011                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_010                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_009                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_008                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_007                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_006                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_005                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_004                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_003                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_002                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux_001                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rsp_xbar_demux                                                                ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_011|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_011|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_011                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_010|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_010|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_010                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_009|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_009|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_009                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_008|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_008|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_008                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_007|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_007|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_007                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_006|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_006|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_006                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_005                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_004|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_004|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_004                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_003|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_003|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_003                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_002|arb|adder                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_002|arb                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_002                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux_001                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux|arb                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_mux                                                                  ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_demux_001                                                            ; 138   ; 100            ; 4            ; 100            ; 1151   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|cmd_xbar_demux                                                                ; 140   ; 144            ; 2            ; 144            ; 1381   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_uncompressed_only.the_ba        ; 91    ; 3              ; 5            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|burst_adapter_001                                                             ; 91    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba            ; 91    ; 3              ; 5            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|burst_adapter                                                                 ; 91    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|limiter_001                                                                   ; 234   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|limiter                                                                       ; 234   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_011|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_011                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_010|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_010                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_009|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_009                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_008|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_008                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_007|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_007                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_006|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_006                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_005|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_005                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_004|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_004                                                                 ; 79    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_003|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_003                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_002|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_002                                                                 ; 79    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_001|the_default_decode                                              ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router_001                                                                 ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router|the_default_decode                                                  ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|id_router                                                                     ; 106   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|addr_router_001|the_default_decode                                            ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|addr_router_001                                                               ; 106   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|addr_router|the_default_decode                                                ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|addr_router                                                                   ; 106   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_delay_s1_translator_avalon_universal_slave_0_agent_rsp_fifo              ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_delay_s1_translator_avalon_universal_slave_0_agent|uncompressor          ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_delay_s1_translator_avalon_universal_slave_0_agent                       ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_full_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_full_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_full_s1_translator_avalon_universal_slave_0_agent                        ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_ctrl_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_ctrl_s1_translator_avalon_universal_slave_0_agent                        ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_data_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_data_s1_translator_avalon_universal_slave_0_agent                        ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_level_s1_translator_avalon_universal_slave_0_agent_rsp_fifo              ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_level_s1_translator_avalon_universal_slave_0_agent|uncompressor          ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_level_s1_translator_avalon_universal_slave_0_agent                       ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_period_s1_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_period_s1_translator_avalon_universal_slave_0_agent|uncompressor         ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_period_s1_translator_avalon_universal_slave_0_agent                      ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|vram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                   ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|vram_uas_translator_avalon_universal_slave_0_agent|uncompressor               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|vram_uas_translator_avalon_universal_slave_0_agent                            ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|ram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                    ; 119   ; 39             ; 0            ; 39             ; 78     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|ram_uas_translator_avalon_universal_slave_0_agent|uncompressor                ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|ram_uas_translator_avalon_universal_slave_0_agent                             ; 194   ; 13             ; 25           ; 13             ; 203    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                   ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|pio_0_s1_translator_avalon_universal_slave_0_agent|uncompressor               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|pio_0_s1_translator_avalon_universal_slave_0_agent                            ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rom_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                    ; 119   ; 39             ; 0            ; 39             ; 78     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rom_uas_translator_avalon_universal_slave_0_agent|uncompressor                ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rom_uas_translator_avalon_universal_slave_0_agent                             ; 194   ; 13             ; 25           ; 13             ; 203    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|jtag_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|jtag_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|jtag_avalon_jtag_slave_translator_avalon_universal_slave_0_agent              ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_jtag_debug_module_translator_avalon_universal_slave_0_agent              ; 296   ; 39             ; 49           ; 39             ; 310    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_instruction_master_translator_avalon_universal_master_0_agent            ; 184   ; 40             ; 83           ; 40             ; 138    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_data_master_translator_avalon_universal_master_0_agent                   ; 184   ; 40             ; 83           ; 40             ; 138    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_delay_s1_translator                                                      ; 106   ; 7              ; 23           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_full_s1_translator                                                       ; 106   ; 7              ; 23           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_ctrl_s1_translator                                                       ; 106   ; 7              ; 22           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|fifo_data_s1_translator                                                       ; 106   ; 7              ; 23           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_level_s1_translator                                                      ; 106   ; 7              ; 23           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|trig_period_s1_translator                                                     ; 106   ; 7              ; 23           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|vram_uas_translator                                                           ; 106   ; 5              ; 2            ; 5              ; 97     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|ram_uas_translator                                                            ; 53    ; 5              ; 5            ; 5              ; 41     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|pio_0_s1_translator                                                           ; 106   ; 7              ; 22           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|rom_uas_translator                                                            ; 53    ; 5              ; 3            ; 5              ; 43     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|jtag_avalon_jtag_slave_translator                                             ; 106   ; 6              ; 24           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_jtag_debug_module_translator                                             ; 106   ; 6              ; 13           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_instruction_master_translator                                            ; 107   ; 52             ; 2            ; 52             ; 99     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0|nios_data_master_translator                                                   ; 107   ; 13             ; 2            ; 13             ; 99     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|mm_interconnect_0                                                                               ; 430   ; 0              ; 0            ; 0              ; 499    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|trig_delay                                                                                      ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|fifo_full                                                                                       ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|trig_ctrl                                                                                       ; 39    ; 27             ; 27           ; 27             ; 37     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|fifo_data                                                                                       ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|trig_level                                                                                      ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|trig_period                                                                                     ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|vram|tda                                                                                        ; 109   ; 17             ; 1            ; 17             ; 90     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|vram|slave_translator                                                                           ; 104   ; 6              ; 0            ; 6              ; 88     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|vram|tdt                                                                                        ; 100   ; 1              ; 1            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|vram                                                                                            ; 99    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pio_0                                                                                           ; 45    ; 0              ; 26           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rom|tda                                                                                         ; 54    ; 12             ; 1            ; 12             ; 40     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rom|slave_translator                                                                            ; 50    ; 7              ; 0            ; 7              ; 39     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rom|tdt                                                                                         ; 46    ; 1              ; 1            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|rom                                                                                             ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|bridge                                                                                          ; 82    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|arbiter|arb|adder                                                                    ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|arbiter|arb                                                                          ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|arbiter                                                                              ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|pin_sharer|addr_mux                                                                  ; 40    ; 2              ; 1            ; 2              ; 19     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|pin_sharer|data_mux                                                                  ; 99    ; 48             ; 1            ; 48             ; 32     ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|pin_sharer|data_outen_mux                                                            ; 6     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|pin_sharer|we_mux                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer|pin_sharer                                                                           ; 156   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|pin_sharer                                                                                      ; 153   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|ram|tda                                                                                         ; 52    ; 11             ; 1            ; 11             ; 39     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|ram|slave_translator                                                                            ; 48    ; 7              ; 0            ; 7              ; 38     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|ram|tdt                                                                                         ; 44    ; 1              ; 1            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|ram                                                                                             ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated|dpfifo                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r|rfifo|auto_generated                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_r                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated|dpfifo                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w|wfifo|auto_generated                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag|the_sopc_scope_sys_jtag_scfifo_w                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|jtag                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1|nios                                                                                            ; 151   ; 1              ; 29           ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CPU1                                                                                                 ; 17    ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_VRAM_ctrl                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_VRAM_addr_cnt|LPM_COUNTER_component|auto_generated|cmpr1                                   ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_VRAM_addr_cnt|LPM_COUNTER_component|auto_generated                                         ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_VRAM_addr_cnt                                                                              ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_addr_mux|LPM_MUX_component|auto_generated                                                  ; 38    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1|b2v_addr_mux                                                                                   ; 38    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VRAM1                                                                                                ; 23    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_VSYNC_cnt|LPM_COUNTER_component|auto_generated|cmpr1                                       ; 36    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_VSYNC_cnt|LPM_COUNTER_component|auto_generated                                             ; 2     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_VSYNC_cnt                                                                                  ; 2     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_VSYNC_cmp|LPM_COMPARE_component|auto_generated                                             ; 36    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_VSYNC_cmp                                                                                  ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_UREQ_cmp|LPM_COMPARE_component|auto_generated                                              ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_UREQ_cmp                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_VSYNC_cmp1|LPM_COMPARE_component|auto_generated                                       ; 36    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_VSYNC_cmp1                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_VSYNC_cmp0|LPM_COMPARE_component|auto_generated                                       ; 36    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_VSYNC_cmp0                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_HSYNC_cmp1|LPM_COMPARE_component|auto_generated                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_HSYNC_cmp1                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_HSYNC_cmp0|LPM_COMPARE_component|auto_generated                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_SCLK_HSYNC_cmp0                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_HSYNC_cnt|LPM_COUNTER_component|auto_generated|cmpr1                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_HSYNC_cnt|LPM_COUNTER_component|auto_generated                                             ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_HSYNC_cnt                                                                                  ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_HSYNC_cmp|LPM_COMPARE_component|auto_generated                                             ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_HSYNC_cmp                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_DCLK_cnt|LPM_COUNTER_component|auto_generated                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1|b2v_DCLK_cnt                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISP1                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
