# üßÆ Unidade de Opera√ß√£o (Datapath) - An√°lise Detalhada

## üìã Vis√£o Geral

Este documento detalha a **Unidade de Opera√ß√£o (Datapath)** do Controlador de Linha de Vinhos, focando especialmente nos **circuitos aritm√©ticos** (somadores/subtratores) e nos **decodificadores** BCD para displays de 7 segmentos.

---

## üî¢ 1. L√ìGICA ARITM√âTICA NOS CONTADORES

### 1.1 Contador de Rolhas (`contador_rolhas.v`)

Este √© o m√≥dulo mais complexo em termos de opera√ß√µes aritm√©ticas. Implementa **tr√™s opera√ß√µes distintas**:

#### ‚úÖ **Opera√ß√£o 1: SUBTRA√á√ÉO (-1) - Decremento na Veda√ß√£o**

**Localiza√ß√£o:** Linhas 67-74

```verilog
else if (pulso_decrementar && contador_valor > 0) begin
    // OPERA√á√ÉO ARITM√âTICA: SUBTRA√á√ÉO
    contador_valor <= contador_valor - 1;
    
    if (contador_valor == 1) begin
        // Vai ficar em 0 ap√≥s o decremento
        alarme_rolha_vazia <= 1'b1;
    end
end
```

**Descri√ß√£o:**
- **Operador Aritm√©tico**: `-` (subtrator de 7 bits)
- **Entrada**: `contador_valor` (7 bits, range 0-99)
- **Opera√ß√£o**: Subtrai 1 unidade do valor atual
- **Circuito Sintetizado**: Subtrator bin√°rio de 7 bits com borrow
- **Condi√ß√£o de Guarda**: `contador_valor > 0` (evita underflow)
- **Trigger**: Pulso de `decrementar` (vem da FSM de veda√ß√£o)

**Exemplo de Execu√ß√£o:**
```
Valor Atual: 20 (0010100)
Opera√ß√£o:    20 - 1
Resultado:   19 (0010011)
```

#### ‚úÖ **Opera√ß√£o 2: ADI√á√ÉO (+1) - Reposi√ß√£o Manual**

**Localiza√ß√£o:** Linhas 63-66

```verilog
else if (pulso_adicionar && contador_valor < MAX_ROLHAS) begin
    // OPERA√á√ÉO ARITM√âTICA: ADI√á√ÉO
    contador_valor <= contador_valor + 1;
    alarme_rolha_vazia <= 1'b0;
end
```

**Descri√ß√£o:**
- **Operador Aritm√©tico**: `+` (somador de 7 bits)
- **Entrada**: `contador_valor` (7 bits)
- **Opera√ß√£o**: Adiciona 1 unidade ao valor atual
- **Circuito Sintetizado**: Somador bin√°rio de 7 bits com carry
- **Condi√ß√£o de Guarda**: `contador_valor < MAX_ROLHAS` (evita overflow acima de 99)
- **Trigger**: Borda de subida de `SW[7]` (detec√ß√£o de pulso)

**Exemplo de Execu√ß√£o:**
```
Valor Atual: 5 (0000101)
Opera√ß√£o:    5 + 1
Resultado:   6 (0000110)
```

#### ‚úÖ **Opera√ß√£o 3: ADI√á√ÉO (+15) - Reposi√ß√£o Autom√°tica**

**Localiza√ß√£o:** Linhas 109-115

```verilog
if (timer_dispensador >= TEMPO_DISPENSADOR) begin
    // OPERA√á√ÉO ARITM√âTICA: ADI√á√ÉO COM CONSTANTE
    if (contador_valor + QTD_REPOSICAO <= MAX_ROLHAS) begin
        contador_valor <= contador_valor + QTD_REPOSICAO;
    end else begin
        contador_valor <= MAX_ROLHAS;
    end
    // ...
end
```

**Descri√ß√£o:**
- **Operador Aritm√©tico**: `+` (somador de 7 bits)
- **Entrada**: `contador_valor` (7 bits)
- **Constante**: `QTD_REPOSICAO = 15` (0001111)
- **Opera√ß√£o**: Adiciona 15 unidades ao valor atual
- **Circuito Sintetizado**: Somador bin√°rio de 7 bits com constante hardwired
- **Prote√ß√£o de Overflow**: Verifica se soma ultrapassa 99, se sim, satura em 99
- **Trigger**: Ap√≥s 1 segundo de ativa√ß√£o do dispensador

**Exemplo de Execu√ß√£o:**
```
Cen√°rio 1 (Normal):
Valor Atual: 5 (0000101)
Opera√ß√£o:    5 + 15
Resultado:   20 (0010100)

Cen√°rio 2 (Satura√ß√£o):
Valor Atual: 90 (1011010)
Opera√ß√£o:    90 + 15 = 105
Verifica√ß√£o: 105 > 99
Resultado:   99 (1100011) - SATURADO
```

#### ‚úÖ **Opera√ß√£o 4: INCREMENTO DE TIMER (+1)**

**Localiza√ß√£o:** Linha 106

```verilog
timer_dispensador <= timer_dispensador + 1;
```

**Descri√ß√£o:**
- **Operador Aritm√©tico**: `+` (somador de 26 bits)
- **Entrada**: `timer_dispensador` (26 bits)
- **Opera√ß√£o**: Incremento de contador para medir 1 segundo
- **Circuito Sintetizado**: Somador bin√°rio de 26 bits (conta at√© 50.000.000)

---

### 1.2 Contador de D√∫zias (`contador_duzias.v`)

#### ‚úÖ **Opera√ß√£o: ADI√á√ÉO (+1) - Incremento de D√∫zia**

**Localiza√ß√£o:** Linhas 51-53

```verilog
else if (pulso_incrementar) begin
    // OPERA√á√ÉO ARITM√âTICA: ADI√á√ÉO
    contador_valor <= contador_valor + 1;
end
```

**Descri√ß√£o:**
- **Operador Aritm√©tico**: `+` (somador de 7 bits)
- **Entrada**: `contador_valor` (7 bits, range 0-99)
- **Opera√ß√£o**: Adiciona 1 unidade (1 d√∫zia processada)
- **Circuito Sintetizado**: Somador bin√°rio de 7 bits
- **Reset Autom√°tico**: Quando atinge 10, volta a 0 (linhas 47-48)
- **Trigger**: Pulso de `incrementar` (vem da FSM Mestre quando garrafa passa pelo sensor final)

**Exemplo de Execu√ß√£o:**
```
Valor Atual: 3 (0000011)
Opera√ß√£o:    3 + 1
Resultado:   4 (0000100)

Valor Atual: 9 (0001001)
Opera√ß√£o:    9 + 1
Resultado:   10 (0001010)
Em seguida:  Reset autom√°tico -> 0
```

---

## üé® 2. DECODIFICADOR BCD PARA DISPLAYS DE 7 SEGMENTOS

### 2.1 Arquitetura do Decodificador (`decodificador_display.v`)

O m√≥dulo implementa a convers√£o completa de um valor bin√°rio (0-99) para dois displays de 7 segmentos.

#### **Etapa 1: Extra√ß√£o de Dezena e Unidade (DIVIS√ÉO e M√ìDULO)**

**Localiza√ß√£o:** Linhas 17-19

```verilog
wire [3:0] dezena;
wire [3:0] unidade;

// OPERA√á√ïES ARITM√âTICAS: DIVIS√ÉO e M√ìDULO
assign dezena = valor / 10;      // Divisor inteiro
assign unidade = valor % 10;     // Resto da divis√£o (m√≥dulo)
```

**Descri√ß√£o:**
- **Operador Aritm√©tico 1**: `/` (divisor inteiro de 7 bits por constante)
- **Operador Aritm√©tico 2**: `%` (m√≥dulo de 7 bits por constante)
- **Entrada**: `valor` (7 bits, range 0-99)
- **Sa√≠das**: `dezena` (4 bits, 0-9) e `unidade` (4 bits, 0-9)
- **Circuito Sintetizado**: 
  - Divisor otimizado por constante 10 (usa shifts e subtra√ß√µes)
  - M√≥dulo 10 (usa divisor + multiplica√ß√£o + subtra√ß√£o)

**Exemplo de Execu√ß√£o:**
```
Entrada: 47 (0101111)

C√°lculo Dezena:
47 / 10 = 4 (0100)

C√°lculo Unidade:
47 % 10 = 7 (0111)

Resultado: 
dezena = 4, unidade = 7
Display mostra: "47"
```

**Exemplo Complexo:**
```
Entrada: 99 (1100011)

C√°lculo Dezena:
99 / 10 = 9 (1001)

C√°lculo Unidade:
99 % 10 = 9 (1001)

Resultado:
Display mostra: "99"
```

#### **Etapa 2: Decodifica√ß√£o BCD para 7 Segmentos**

**Localiza√ß√£o:** Linhas 22-53

```verilog
// Decodifica√ß√£o para HEX0 (unidade)
always @(*) begin
    case (unidade)
        4'd0: hex0 = 7'b1000000; // 0
        4'd1: hex0 = 7'b1111001; // 1
        4'd2: hex0 = 7'b0100100; // 2
        // ... (continua para todos os d√≠gitos 0-9)
    endcase
end

// Decodifica√ß√£o para HEX1 (dezena)
always @(*) begin
    case (dezena)
        4'd0: hex1 = 7'b1000000; // 0
        4'd1: hex1 = 7'b1111001; // 1
        // ... (continua para todos os d√≠gitos 0-9)
    endcase
end
```

**Descri√ß√£o:**
- **Tipo**: L√≥gica combinacional (tabela de verdade)
- **Entrada**: Valor BCD de 4 bits (0-9)
- **Sa√≠da**: 7 bits para os segmentos do display (ativo baixo)
- **Circuito Sintetizado**: ROM ou multiplexador 10:1 de 7 bits

**Mapeamento dos Segmentos:**

```
    a
   ---
f |   | b
  | g |
   ---
e |   | c
  |   |
   ---
    d

Bit: [6] [5] [4] [3] [2] [1] [0]
Seg:  g   f   e   d   c   b   a
```

**Exemplo: Exibir o D√≠gito "5"**

```verilog
4'd5: hex0 = 7'b0010010;
```

Decomposi√ß√£o:
```
Bits: g f e d c b a
      0 0 1 0 0 1 0

Segmentos Ligados (0 = ON):
- a: ON  (topo)
- f: ON  (esquerda superior)
- g: ON  (meio)
- c: ON  (direita inferior)
- d: ON  (base)

Resultado Visual:
   ---
  |
   ---
      |
   ---
```

---

### 2.2 Mapeamento Completo dos Displays no Sistema

#### **Display HEX3-HEX2: Contador de D√∫zias**

```verilog
// No m√≥dulo projeto_vinho_top.v (linhas 255-259)
decodificador_display dec_duzias (
    .valor(contador_duzias),    // Entrada: 0-99
    .hex1(HEX3),                // Sa√≠da: Dezena das d√∫zias
    .hex0(HEX2)                 // Sa√≠da: Unidade das d√∫zias
);
```

**Exemplo de Funcionamento:**
```
contador_duzias = 7 garrafas processadas

Entrada decodificador: 7 (0000111)
Divis√£o:  7 / 10 = 0 (dezena)
M√≥dulo:   7 % 10 = 7 (unidade)

HEX3 exibe: "0"
HEX2 exibe: "7"
Resultado visual: "07"
```

#### **Display HEX1-HEX0: Contador de Rolhas**

```verilog
// No m√≥dulo projeto_vinho_top.v (linhas 249-253)
decodificador_display dec_rolhas (
    .valor(contador_rolhas),    // Entrada: 0-99
    .hex1(HEX1),                // Sa√≠da: Dezena das rolhas
    .hex0(HEX0)                 // Sa√≠da: Unidade das rolhas
);
```

**Exemplo de Funcionamento:**
```
contador_rolhas = 20 rolhas dispon√≠veis

Entrada decodificador: 20 (0010100)
Divis√£o:  20 / 10 = 2 (dezena)
M√≥dulo:   20 % 10 = 0 (unidade)

HEX1 exibe: "2"
HEX0 exibe: "0"
Resultado visual: "20"
```

---

## üî¨ 3. AN√ÅLISE DE S√çNTESE (Hardware Gerado)

### 3.1 Recursos Utilizados (Estimativa)

| M√≥dulo | LUTs | Registradores | DSP Blocks | Mem√≥ria |
|--------|------|---------------|------------|---------|
| `contador_rolhas` | ~120 | 35 (7 + 26 + 2) | 0 | 0 |
| `contador_duzias` | ~30 | 9 (7 + 2) | 0 | 0 |
| `decodificador_display` (x2) | ~80 | 0 | 0 | 0 |
| **TOTAL Datapath** | **~310** | **44** | **0** | **0** |

### 3.2 Circuitos Aritm√©ticos Sintetizados

#### **Somador de 7 bits (+1)**
- **Circuito**: Ripple-Carry Adder ou Carry-Lookahead Adder
- **Atraso**: ~7 n√≠veis de l√≥gica (worst case)
- **Uso**: Incremento de contadores

#### **Somador de 7 bits (+15)**
- **Circuito**: Somador com uma entrada hardwired √† constante 15
- **Otimiza√ß√£o**: Quartus otimiza removendo LUTs desnecess√°rias
- **Atraso**: ~7 n√≠veis de l√≥gica

#### **Subtrator de 7 bits (-1)**
- **Circuito**: Somador com entrada invertida + carry-in = 1
- **Implementa√ß√£o**: `A + (~1) + 1 = A - 1`
- **Atraso**: ~7 n√≠veis de l√≥gica

#### **Divisor por 10 (valor / 10)**
- **Circuito**: Implementado via shifts e subtra√ß√µes sucessivas
- **Otimiza√ß√£o**: Quartus pode usar algoritmo de multiplica√ß√£o por rec√≠proco
- **M√©todo Aproximado**: `(valor * 13) >> 7` (aproxima√ß√£o de /10)

#### **M√≥dulo 10 (valor % 10)**
- **Circuito**: `valor - (valor / 10) * 10`
- **Implementa√ß√£o**: Divisor + Multiplicador por 10 + Subtrator
- **Otimiza√ß√£o**: Multiplica√ß√£o por 10 = (valor << 3) + (valor << 1)

---

## üéØ 4. VERIFICA√á√ÉO DOS REQUISITOS

### ‚úÖ **Requisito 1: L√≥gica Aritm√©tica nos Contadores**

| Opera√ß√£o | M√≥dulo | Linha | Operador | Status |
|----------|--------|-------|----------|--------|
| Subtra√ß√£o (-1) | `contador_rolhas.v` | 69 | `-` | ‚úÖ Implementado |
| Adi√ß√£o (+1) manual | `contador_rolhas.v` | 65 | `+` | ‚úÖ Implementado |
| Adi√ß√£o (+15) autom√°tica | `contador_rolhas.v` | 112 | `+` | ‚úÖ Implementado |
| Adi√ß√£o (+1) d√∫zias | `contador_duzias.v` | 52 | `+` | ‚úÖ Implementado |
| Incremento timer | `contador_rolhas.v` | 106 | `+` | ‚úÖ Implementado |

### ‚úÖ **Requisito 2: Decodificador BCD para Displays**

| Componente | M√≥dulo | Linhas | Status |
|------------|--------|--------|--------|
| Extra√ß√£o Dezena (/) | `decodificador_display.v` | 18 | ‚úÖ Implementado |
| Extra√ß√£o Unidade (%) | `decodificador_display.v` | 19 | ‚úÖ Implementado |
| Tabela BCD -> 7seg (HEX0) | `decodificador_display.v` | 22-36 | ‚úÖ Implementado |
| Tabela BCD -> 7seg (HEX1) | `decodificador_display.v` | 39-53 | ‚úÖ Implementado |
| Inst√¢ncia para Rolhas | `projeto_vinho_top.v` | 249-253 | ‚úÖ Implementado |
| Inst√¢ncia para D√∫zias | `projeto_vinho_top.v` | 255-259 | ‚úÖ Implementado |

---

## üìù 5. NOTA SOBRE MULTIPLEXA√á√ÉO

### ‚ùì Por que N√ÉO h√° Multiplexa√ß√£o?

O usu√°rio mencionou multiplexa√ß√£o, mas **na placa DE10-Lite, cada display de 7 segmentos tem seus pr√≥prios pinos dedicados**. N√£o √© um display multiplexado comum (como em alguns sistemas embarcados onde 4 displays compartilham os mesmos 7 pinos e s√£o ativados por varredura).

#### **Arquitetura da DE10-Lite:**

```
FPGA MAX10
‚îú‚îÄ‚îÄ HEX0[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 0
‚îú‚îÄ‚îÄ HEX1[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 1
‚îú‚îÄ‚îÄ HEX2[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 2
‚îú‚îÄ‚îÄ HEX3[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 3
‚îú‚îÄ‚îÄ HEX4[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 4
‚îî‚îÄ‚îÄ HEX5[6:0] ‚îÄ‚îÄ> 7 pinos exclusivos ‚îÄ‚îÄ> Display 5
```

**Total de pinos para displays:** 6 displays √ó 7 segmentos = **42 pinos dedicados**

Portanto, **n√£o h√° necessidade de multiplexa√ß√£o**. Todos os displays ficam ligados simultaneamente de forma cont√≠nua.

---

## üß™ 6. TESTES RECOMENDADOS PARA VALIDA√á√ÉO ARITM√âTICA

### Teste 1: Reposi√ß√£o Autom√°tica (+15)

```
1. Reset o sistema
2. Use SW[7] para decrementar at√© 5 rolhas
3. Observe LEDR[5] acender (dispensador)
4. Ap√≥s 1s, HEX1-HEX0 deve mostrar "20"
   Verifica√ß√£o: 5 + 15 = 20 ‚úÖ
```

### Teste 2: Satura√ß√£o no M√°ximo

```
1. Use SW[7] para incrementar at√© 94 rolhas
2. Espere reposi√ß√£o autom√°tica (94 -> 89 -> 84... -> 5)
3. Quando atingir 5, dispensador adiciona 15
4. Esperado: 5 + 15 = 20 (n√£o 5 + 94 = overflow)
5. Se fosse saturar: 84 + 15 = 99 (m√°ximo) ‚úÖ
```

### Teste 3: Contador de D√∫zias (+1 e Reset)

```
1. Reset o sistema
2. Processe 9 garrafas (incrementa 9 vezes)
3. HEX3-HEX2 deve mostrar "09"
4. Processe mais 1 garrafa (10¬™)
5. HEX3-HEX2 deve mostrar "00" (reset autom√°tico) ‚úÖ
```

### Teste 4: Displays Simult√¢neos

```
1. Configure: 47 rolhas, 8 d√∫zias
2. Verifique visualmente todos os 4 displays:
   - HEX3: "0"
   - HEX2: "8"  } Mostra "08" (d√∫zias)
   - HEX1: "4"
   - HEX0: "7"  } Mostra "47" (rolhas)
3. Todos devem estar acesos SIMULTANEAMENTE ‚úÖ
```

---

## üéì 7. CONCEITOS PEDAG√ìGICOS COBERTOS

### Aritm√©tica Digital
- ‚úÖ Somadores bin√°rios (ripple-carry)
- ‚úÖ Subtratores (complemento de 2)
- ‚úÖ Comparadores (>, <, ==)
- ‚úÖ Satura√ß√£o aritm√©tica (prote√ß√£o overflow)
- ‚úÖ Detec√ß√£o de underflow

### Convers√£o de Dados
- ‚úÖ Bin√°rio para BCD (divis√£o/m√≥dulo)
- ‚úÖ BCD para 7 segmentos (tabela de verdade)
- ‚úÖ Decodificadores combinacionais

### Controle e Datapath
- ‚úÖ Separa√ß√£o entre Unidade de Controle (FSMs) e Unidade de Opera√ß√£o (Contadores)
- ‚úÖ Sinais de comando (incrementar, decrementar)
- ‚úÖ Sinais de status (alarme, rolha_vazia)

---

## üìö CONCLUS√ÉO

O sistema implementa **corretamente** todos os requisitos de aritm√©tica e decodifica√ß√£o:

1. ‚úÖ **Contadores com l√≥gica aritm√©tica expl√≠cita** (+1, -1, +15)
2. ‚úÖ **Decodificador BCD completo** (divis√£o, m√≥dulo, tabela 7-seg)
3. ‚úÖ **Displays independentes** (sem necessidade de multiplexa√ß√£o na DE10-Lite)
4. ‚úÖ **Prote√ß√µes de overflow/underflow**
5. ‚úÖ **C√≥digo sintetiz√°vel e otimizado**

A arquitetura est√° pronta para s√≠ntese e programa√ß√£o na placa FPGA DE10-Lite!

---

**√öltima Atualiza√ß√£o:** Novembro 2025

