TimeQuest Timing Analyzer report for Djekaa
Mon Feb 11 13:15:33 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Djekaa                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 357.78 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.795 ; -31.421            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -25.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.795 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.734      ;
; -1.720 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.659      ;
; -1.696 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.635      ;
; -1.647 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.213      ;
; -1.641 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.208      ;
; -1.636 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.570      ;
; -1.628 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.195      ;
; -1.621 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.560      ;
; -1.611 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.550      ;
; -1.603 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.542      ;
; -1.593 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.588 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.522      ;
; -1.588 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.527      ;
; -1.571 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.137      ;
; -1.569 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.503      ;
; -1.543 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.477      ;
; -1.539 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.478      ;
; -1.531 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.465      ;
; -1.528 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.467      ;
; -1.522 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.456      ;
; -1.518 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.457      ;
; -1.516 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.455      ;
; -1.515 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.449      ;
; -1.514 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.448      ;
; -1.514 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.448      ;
; -1.510 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.444      ;
; -1.505 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.444      ;
; -1.500 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.439      ;
; -1.495 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.429      ;
; -1.492 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.426      ;
; -1.491 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.425      ;
; -1.491 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.425      ;
; -1.487 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.421      ;
; -1.482 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.048      ;
; -1.476 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.410      ;
; -1.476 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.043      ;
; -1.474 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.408      ;
; -1.473 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.407      ;
; -1.473 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.412      ;
; -1.471 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.405      ;
; -1.463 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.030      ;
; -1.455 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.389      ;
; -1.448 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.382      ;
; -1.446 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 2.012      ;
; -1.444 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.735      ;
; -1.444 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.735      ;
; -1.443 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.734      ;
; -1.440 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.731      ;
; -1.440 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.731      ;
; -1.440 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.374      ;
; -1.438 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.372      ;
; -1.438 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.372      ;
; -1.436 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.370      ;
; -1.436 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.370      ;
; -1.433 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.352      ;
; -1.430 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.369      ;
; -1.428 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.347      ;
; -1.425 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.364      ;
; -1.424 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.343      ;
; -1.421 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.987      ;
; -1.417 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.335      ;
; -1.417 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.351      ;
; -1.416 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.350      ;
; -1.414 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.333      ;
; -1.413 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.347      ;
; -1.413 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.347      ;
; -1.413 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.347      ;
; -1.412 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.346      ;
; -1.412 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.346      ;
; -1.410 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.329      ;
; -1.408 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.342      ;
; -1.407 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.341      ;
; -1.406 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.972      ;
; -1.403 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.337      ;
; -1.402 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.336      ;
; -1.402 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.336      ;
; -1.401 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.340      ;
; -1.398 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.332      ;
; -1.395 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.329      ;
; -1.392 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.326      ;
; -1.390 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.324      ;
; -1.377 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.311      ;
; -1.376 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.310      ;
; -1.376 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.310      ;
; -1.372 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.306      ;
; -1.369 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.303      ;
; -1.368 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.307      ;
; -1.366 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.657      ;
; -1.366 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.300      ;
; -1.365 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.283      ;
; -1.364 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.655      ;
; -1.362 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 2.653      ;
; -1.362 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.280      ;
; -1.361 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.279      ;
; -1.360 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.299      ;
; -1.359 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.293      ;
; -1.358 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.276      ;
; -1.358 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.276      ;
; -1.349 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.915      ;
; -1.345 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.279      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.609 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.827      ;
; 0.776 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.994      ;
; 0.928 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.146      ;
; 0.930 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.148      ;
; 0.932 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.150      ;
; 0.965 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.183      ;
; 0.966 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.184      ;
; 0.966 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.184      ;
; 0.971 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.189      ;
; 1.012 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.230      ;
; 1.014 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.232      ;
; 1.016 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.234      ;
; 1.071 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.657      ;
; 1.074 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.292      ;
; 1.093 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.679      ;
; 1.106 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.691      ;
; 1.107 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.692      ;
; 1.113 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.331      ;
; 1.136 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.369      ;
; 1.174 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.392      ;
; 1.174 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.392      ;
; 1.185 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.771      ;
; 1.197 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.415      ;
; 1.200 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.418      ;
; 1.217 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.435      ;
; 1.219 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.437      ;
; 1.221 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.439      ;
; 1.237 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.822      ;
; 1.243 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.828      ;
; 1.250 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.468      ;
; 1.250 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.468      ;
; 1.266 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.852      ;
; 1.266 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.852      ;
; 1.267 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.853      ;
; 1.267 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.500      ;
; 1.270 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.856      ;
; 1.285 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.503      ;
; 1.286 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.504      ;
; 1.287 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.505      ;
; 1.296 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.882      ;
; 1.296 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.530      ;
; 1.296 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.530      ;
; 1.297 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.515      ;
; 1.297 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.531      ;
; 1.299 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.517      ;
; 1.299 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.517      ;
; 1.300 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.534      ;
; 1.301 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.519      ;
; 1.303 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.521      ;
; 1.312 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.530      ;
; 1.313 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.898      ;
; 1.326 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.544      ;
; 1.327 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.545      ;
; 1.329 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.547      ;
; 1.331 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.565      ;
; 1.331 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.565      ;
; 1.331 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.549      ;
; 1.333 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.551      ;
; 1.351 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.585      ;
; 1.362 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.580      ;
; 1.367 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.585      ;
; 1.384 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.602      ;
; 1.397 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.615      ;
; 1.399 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.617      ;
; 1.402 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.405 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.623      ;
; 1.407 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.625      ;
; 1.407 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.993      ;
; 1.409 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.627      ;
; 1.411 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.644      ;
; 1.415 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.648      ;
; 1.418 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.004      ;
; 1.425 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.010      ;
; 1.427 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.661      ;
; 1.429 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.647      ;
; 1.437 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.655      ;
; 1.438 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.656      ;
; 1.440 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.030      ;
; 1.440 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.658      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[2]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[3]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[4]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[5]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[6]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[7]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[8]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[9]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[1]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[0]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[0]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[10]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[1]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[2]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[3]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[4]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[5]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[6]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[7]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[8]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[9]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst20|inst1|data[3]|clk       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[4]|clk         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[5]|clk         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[6]|clk         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[7]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BLUE[*]   ; CLK        ; 11.126 ; 10.898 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 11.126 ; 10.898 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 10.868 ; 11.128 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 10.868 ; 11.128 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 10.463 ; 10.469 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 10.865 ; 11.124 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 10.858 ; 11.118 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 7.870  ; 7.713  ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 10.885 ; 11.144 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 10.579 ; 10.817 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 10.079 ; 10.101 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 10.523 ; 10.546 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 10.885 ; 11.144 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 8.397  ; 8.445  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BLUE[*]   ; CLK        ; 7.597 ; 7.553 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 7.597 ; 7.553 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 7.597 ; 7.553 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 7.597 ; 7.553 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 7.862 ; 7.818 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 7.832 ; 7.821 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 7.864 ; 7.831 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 7.832 ; 7.885 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 7.860 ; 7.827 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 7.854 ; 7.821 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 6.632 ; 6.684 ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 7.464 ; 7.530 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 7.586 ; 7.532 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 7.464 ; 7.530 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 7.890 ; 7.958 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 7.880 ; 7.847 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 7.137 ; 7.115 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 394.32 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.536 ; -26.086           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -25.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.536 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.481      ;
; -1.455 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.400      ;
; -1.444 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.389      ;
; -1.363 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.308      ;
; -1.363 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.308      ;
; -1.361 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.973      ;
; -1.361 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.973      ;
; -1.358 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.970      ;
; -1.349 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.293      ;
; -1.348 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.288      ;
; -1.347 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.291      ;
; -1.340 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.284      ;
; -1.313 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.253      ;
; -1.299 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.911      ;
; -1.295 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.240      ;
; -1.293 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.233      ;
; -1.279 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.223      ;
; -1.275 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.215      ;
; -1.268 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.212      ;
; -1.262 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.206      ;
; -1.259 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.203      ;
; -1.253 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.197      ;
; -1.250 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.190      ;
; -1.249 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.194      ;
; -1.244 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.184      ;
; -1.240 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.181      ;
; -1.239 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.180      ;
; -1.239 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.180      ;
; -1.238 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.178      ;
; -1.235 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.176      ;
; -1.224 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.164      ;
; -1.223 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.483      ;
; -1.223 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.163      ;
; -1.223 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.163      ;
; -1.222 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.482      ;
; -1.222 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.482      ;
; -1.219 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.831      ;
; -1.219 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.159      ;
; -1.218 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.478      ;
; -1.218 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.478      ;
; -1.216 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.828      ;
; -1.215 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.155      ;
; -1.210 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.822      ;
; -1.209 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.149      ;
; -1.205 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.146      ;
; -1.202 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.814      ;
; -1.198 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.125      ;
; -1.195 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.135      ;
; -1.189 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.129      ;
; -1.188 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.128      ;
; -1.185 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.112      ;
; -1.185 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.797      ;
; -1.181 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.126      ;
; -1.181 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.125      ;
; -1.172 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.116      ;
; -1.169 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.110      ;
; -1.166 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.107      ;
; -1.166 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.107      ;
; -1.159 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.086      ;
; -1.158 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.098      ;
; -1.157 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.769      ;
; -1.156 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.096      ;
; -1.155 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.095      ;
; -1.155 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.095      ;
; -1.153 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.098      ;
; -1.153 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.080      ;
; -1.153 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.093      ;
; -1.151 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.091      ;
; -1.151 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.091      ;
; -1.150 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.090      ;
; -1.150 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.090      ;
; -1.149 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.089      ;
; -1.147 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.087      ;
; -1.146 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.086      ;
; -1.142 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.082      ;
; -1.139 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.399      ;
; -1.138 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.398      ;
; -1.135 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.395      ;
; -1.135 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.079      ;
; -1.134 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.074      ;
; -1.131 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.391      ;
; -1.130 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.390      ;
; -1.130 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.390      ;
; -1.129 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.056      ;
; -1.126 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.067      ;
; -1.126 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.386      ;
; -1.126 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.386      ;
; -1.125 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.066      ;
; -1.125 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.066      ;
; -1.125 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.066      ;
; -1.124 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.051      ;
; -1.123 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.063      ;
; -1.121 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.062      ;
; -1.116 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.056      ;
; -1.112 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.367      ;
; -1.109 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.036      ;
; -1.109 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.049      ;
; -1.108 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 1.720      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.547 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.746      ;
; 0.706 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.904      ;
; 0.835 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.034      ;
; 0.837 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.036      ;
; 0.839 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.038      ;
; 0.884 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.082      ;
; 0.885 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.083      ;
; 0.885 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.083      ;
; 0.889 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.087      ;
; 0.925 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.124      ;
; 0.927 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.126      ;
; 0.929 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.128      ;
; 0.954 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.153      ;
; 0.959 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.486      ;
; 0.993 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.520      ;
; 0.994 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.521      ;
; 0.997 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.524      ;
; 0.999 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.198      ;
; 1.017 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.229      ;
; 1.049 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.247      ;
; 1.050 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.248      ;
; 1.058 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.585      ;
; 1.089 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.288      ;
; 1.092 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.291      ;
; 1.104 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.303      ;
; 1.106 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.305      ;
; 1.108 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.307      ;
; 1.112 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.310      ;
; 1.115 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.313      ;
; 1.120 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.647      ;
; 1.122 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.649      ;
; 1.144 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.342      ;
; 1.144 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.356      ;
; 1.145 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.343      ;
; 1.147 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.674      ;
; 1.148 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.675      ;
; 1.149 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.676      ;
; 1.152 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.679      ;
; 1.153 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.680      ;
; 1.164 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.691      ;
; 1.166 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.364      ;
; 1.167 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.365      ;
; 1.172 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.384      ;
; 1.173 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.372      ;
; 1.173 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.385      ;
; 1.173 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.385      ;
; 1.176 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.388      ;
; 1.184 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.383      ;
; 1.187 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.386      ;
; 1.189 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.388      ;
; 1.191 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.390      ;
; 1.196 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.408      ;
; 1.196 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.408      ;
; 1.203 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.402      ;
; 1.205 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.404      ;
; 1.205 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.403      ;
; 1.207 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.406      ;
; 1.208 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.406      ;
; 1.209 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.408      ;
; 1.216 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.428      ;
; 1.227 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.425      ;
; 1.240 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.438      ;
; 1.247 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.774      ;
; 1.254 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.452      ;
; 1.255 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.453      ;
; 1.259 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.457      ;
; 1.261 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.788      ;
; 1.266 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.478      ;
; 1.266 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.465      ;
; 1.267 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.479      ;
; 1.268 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.467      ;
; 1.268 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.467      ;
; 1.271 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.470      ;
; 1.281 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.493      ;
; 1.286 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.484      ;
; 1.292 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.491      ;
; 1.292 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.490      ;
; 1.295 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.822      ;
; 1.295 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.507      ;
; 1.298 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.497      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[2]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[3]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[4]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[5]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[6]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[7]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[8]|clk        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[9]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[0]|clk        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[1]|clk        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[0]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[10]|clk        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[1]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[2]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[3]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[8]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[4]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[5]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[6]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[7]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[9]|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst20|inst1|data[3]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[0]|clk         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[10]|clk        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[1]|clk         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[2]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BLUE[*]   ; CLK        ; 10.262 ; 10.136 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 10.006 ; 9.873  ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 10.006 ; 9.873  ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 10.006 ; 9.873  ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 10.262 ; 10.136 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 10.143 ; 10.208 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 10.143 ; 10.208 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 9.744  ; 9.682  ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 10.137 ; 10.202 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 10.133 ; 10.198 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 7.349  ; 7.269  ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 10.157 ; 10.222 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 9.877  ; 9.931  ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 9.386  ; 9.353  ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 9.800  ; 9.743  ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 10.157 ; 10.222 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 7.810  ; 7.918  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BLUE[*]   ; CLK        ; 7.151 ; 7.075 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 7.151 ; 7.075 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 7.151 ; 7.075 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 7.151 ; 7.075 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 7.396 ; 7.326 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 7.385 ; 7.307 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 7.395 ; 7.317 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 7.396 ; 7.361 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 7.388 ; 7.310 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 7.385 ; 7.307 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 6.257 ; 6.303 ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 7.052 ; 7.045 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 7.139 ; 7.050 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 7.052 ; 7.045 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 7.450 ; 7.420 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 7.408 ; 7.330 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 6.676 ; 6.714 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.598 ; -8.710            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -26.453                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.598 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.556      ;
; -0.549 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.506      ;
; -0.546 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.504      ;
; -0.504 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.461      ;
; -0.502 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.459      ;
; -0.497 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.454      ;
; -0.490 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.442      ;
; -0.483 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.238      ;
; -0.474 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.229      ;
; -0.469 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.426      ;
; -0.468 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.426      ;
; -0.463 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.415      ;
; -0.458 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.415      ;
; -0.455 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.411      ;
; -0.453 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.409      ;
; -0.450 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.402      ;
; -0.446 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.201      ;
; -0.444 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.401      ;
; -0.442 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.197      ;
; -0.431 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.382      ;
; -0.423 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.375      ;
; -0.420 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.376      ;
; -0.419 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.376      ;
; -0.411 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.558      ;
; -0.411 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.558      ;
; -0.411 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.363      ;
; -0.410 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.557      ;
; -0.410 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.362      ;
; -0.410 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.362      ;
; -0.409 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.365      ;
; -0.407 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.554      ;
; -0.406 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.553      ;
; -0.406 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.358      ;
; -0.406 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.358      ;
; -0.404 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.355      ;
; -0.402 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.353      ;
; -0.401 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.352      ;
; -0.397 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.396 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.354      ;
; -0.396 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.348      ;
; -0.395 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.351      ;
; -0.391 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.342      ;
; -0.388 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.142      ;
; -0.383 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.335      ;
; -0.379 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.332      ;
; -0.379 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.133      ;
; -0.376 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.328      ;
; -0.371 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.323      ;
; -0.370 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.322      ;
; -0.369 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.321      ;
; -0.368 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.325      ;
; -0.368 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.312      ;
; -0.367 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.319      ;
; -0.363 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.117      ;
; -0.362 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.315      ;
; -0.362 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.315      ;
; -0.361 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.312      ;
; -0.360 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.304      ;
; -0.360 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.313      ;
; -0.360 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.311      ;
; -0.360 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.311      ;
; -0.359 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.506      ;
; -0.359 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.506      ;
; -0.359 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.303      ;
; -0.359 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.310      ;
; -0.358 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.505      ;
; -0.358 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.505      ;
; -0.358 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.309      ;
; -0.358 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.309      ;
; -0.356 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.503      ;
; -0.356 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.300      ;
; -0.356 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.307      ;
; -0.355 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.502      ;
; -0.354 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.501      ;
; -0.354 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.305      ;
; -0.353 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.500      ;
; -0.353 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.305      ;
; -0.353 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.305      ;
; -0.351 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.303      ;
; -0.350 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.294      ;
; -0.347 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.304      ;
; -0.347 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.101      ;
; -0.342 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.097      ;
; -0.340 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.292      ;
; -0.336 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.280      ;
; -0.336 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.287      ;
; -0.334 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.292      ;
; -0.334 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.287      ;
; -0.330 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.085      ;
; -0.329 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.281      ;
; -0.329 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.273      ;
; -0.328 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.280      ;
; -0.328 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.280      ;
; -0.327 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.271      ;
; -0.327 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.279      ;
; -0.325 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.277      ;
; -0.324 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.275      ;
; -0.319 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.271      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[3] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[4] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[5] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; VPGA:inst1|REGX:inst1|data[9] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.333 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.452      ;
; 0.409 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.527      ;
; 0.500 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.619      ;
; 0.504 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.623      ;
; 0.505 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.624      ;
; 0.513 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.631      ;
; 0.513 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.631      ;
; 0.514 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.632      ;
; 0.516 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.634      ;
; 0.531 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.535 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.656      ;
; 0.581 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.897      ;
; 0.585 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.901      ;
; 0.588 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.707      ;
; 0.601 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.918      ;
; 0.601 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.918      ;
; 0.602 ; VPGA:inst1|REGX:inst|data[10] ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.721      ;
; 0.619 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.746      ;
; 0.630 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.749      ;
; 0.631 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.750      ;
; 0.633 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.753      ;
; 0.639 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.759      ;
; 0.648 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.768      ;
; 0.651 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.967      ;
; 0.652 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.772      ;
; 0.653 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.773      ;
; 0.660 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.977      ;
; 0.666 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.982      ;
; 0.671 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.790      ;
; 0.672 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.791      ;
; 0.678 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.805      ;
; 0.681 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.998      ;
; 0.681 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.998      ;
; 0.682 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.999      ;
; 0.684 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.804      ;
; 0.685 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.002      ;
; 0.686 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.806      ;
; 0.687 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.805      ;
; 0.688 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.808      ;
; 0.689 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.809      ;
; 0.694 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.812      ;
; 0.695 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.815      ;
; 0.696 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.697 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.816      ;
; 0.699 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.826      ;
; 0.699 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.826      ;
; 0.700 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[6] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.827      ;
; 0.703 ; VPGA:inst1|REGX:inst1|data[7] ; VPGA:inst1|REGX:inst1|data[2] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.830      ;
; 0.703 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.821      ;
; 0.706 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.826      ;
; 0.710 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.830      ;
; 0.711 ; VPGA:inst1|REGX:inst|data[9]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.831      ;
; 0.711 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.831      ;
; 0.711 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.027      ;
; 0.717 ; VPGA:inst1|REGX:inst1|data[1] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.033      ;
; 0.718 ; VPGA:inst1|REGX:inst1|data[8] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.845      ;
; 0.719 ; VPGA:inst1|REGX:inst1|data[2] ; VPGA:inst1|REGX:inst1|data[3] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.846      ;
; 0.736 ; VPGA:inst1|REGX:inst1|data[6] ; VPGA:inst1|REGX:inst1|data[8] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.863      ;
; 0.737 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.856      ;
; 0.737 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.856      ;
; 0.740 ; VPGA:inst1|REGX:inst|data[1]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.858      ;
; 0.750 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.870      ;
; 0.750 ; VPGA:inst1|REGX:inst|data[2]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.868      ;
; 0.751 ; VPGA:inst1|REGX:inst|data[7]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.871      ;
; 0.751 ; VPGA:inst1|REGX:inst|data[5]  ; VPGA:inst1|REGX:inst|data[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.871      ;
; 0.756 ; VPGA:inst1|REGX:inst|data[6]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.876      ;
; 0.757 ; VPGA:inst1|REGX:inst1|data[0] ; VPGA:inst1|REGX:inst1|data[9] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.074      ;
; 0.762 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.881      ;
; 0.762 ; VPGA:inst1|REGX:inst|data[4]  ; VPGA:inst1|REGX:inst|data[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.881      ;
; 0.766 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.885      ;
; 0.766 ; VPGA:inst1|REGX:inst|data[3]  ; VPGA:inst1|REGX:inst|data[5]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.884      ;
; 0.769 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.888      ;
; 0.770 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[0]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.889      ;
; 0.770 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst|data[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.888      ;
; 0.771 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[4] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.092      ;
; 0.771 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.890      ;
; 0.773 ; VPGA:inst1|REGX:inst|data[8]  ; VPGA:inst1|REGX:inst|data[10] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.892      ;
; 0.774 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[5] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.095      ;
; 0.775 ; VPGA:inst1|REGX:inst|data[0]  ; VPGA:inst1|REGX:inst1|data[7] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.096      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[2]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[3]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[6]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[8]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[9]|clk        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[4]|clk        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[5]|clk        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[7]|clk        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[0]|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|data[1]|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[0]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[10]|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[1]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[2]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[3]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[4]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[5]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[6]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[7]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[8]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|data[9]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst20|inst1|data[3]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Brod:inst20|REGX:inst1|data[3] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[0]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[1]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[0]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[10]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[1]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[2]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[3]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[4]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[5]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[6]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[7]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[8]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst|data[9]   ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[2]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[3]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[4]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[5]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[6]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[7]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[8]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; VPGA:inst1|REGX:inst1|data[9]  ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst1|data[0]|clk        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst1|data[1]|clk        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[0]|clk         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|data[10]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BLUE[*]   ; CLK        ; 6.553 ; 6.343 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 6.395 ; 6.161 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 6.395 ; 6.161 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 6.395 ; 6.161 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 6.553 ; 6.343 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 6.267 ; 6.636 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 6.267 ; 6.636 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 6.094 ; 6.229 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 6.245 ; 6.625 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 6.257 ; 6.626 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 4.729 ; 4.539 ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 6.265 ; 6.645 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 6.083 ; 6.435 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 5.880 ; 5.999 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 6.132 ; 6.274 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 6.265 ; 6.645 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 5.024 ; 4.935 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BLUE[*]   ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 4.659 ; 4.711 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 4.616 ; 4.705 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 4.686 ; 4.716 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 4.616 ; 4.792 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 4.664 ; 4.705 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 4.676 ; 4.706 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 3.997 ; 4.030 ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 4.410 ; 4.523 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 4.509 ; 4.523 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 4.410 ; 4.571 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 4.653 ; 4.836 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 4.684 ; 4.725 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 4.308 ; 4.189 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.795  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.795  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31.421 ; 0.0   ; 0.0      ; 0.0     ; -26.453             ;
;  CLK             ; -31.421 ; 0.000 ; N/A      ; N/A     ; -26.453             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BLUE[*]   ; CLK        ; 11.126 ; 10.898 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 10.848 ; 10.622 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 11.126 ; 10.898 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 10.868 ; 11.128 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 10.868 ; 11.128 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 10.463 ; 10.469 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 10.865 ; 11.124 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 10.858 ; 11.118 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 7.870  ; 7.713  ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 10.885 ; 11.144 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 10.579 ; 10.817 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 10.079 ; 10.101 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 10.523 ; 10.546 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 10.885 ; 11.144 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 8.397  ; 8.445  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BLUE[*]   ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[0]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[1]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[2]  ; CLK        ; 4.508 ; 4.536 ; Rise       ; CLK             ;
;  BLUE[3]  ; CLK        ; 4.659 ; 4.711 ; Rise       ; CLK             ;
; GREEN[*]  ; CLK        ; 4.616 ; 4.705 ; Rise       ; CLK             ;
;  GREEN[0] ; CLK        ; 4.686 ; 4.716 ; Rise       ; CLK             ;
;  GREEN[1] ; CLK        ; 4.616 ; 4.792 ; Rise       ; CLK             ;
;  GREEN[2] ; CLK        ; 4.664 ; 4.705 ; Rise       ; CLK             ;
;  GREEN[3] ; CLK        ; 4.676 ; 4.706 ; Rise       ; CLK             ;
; H_SYNC    ; CLK        ; 3.997 ; 4.030 ; Rise       ; CLK             ;
; RED[*]    ; CLK        ; 4.410 ; 4.523 ; Rise       ; CLK             ;
;  RED[0]   ; CLK        ; 4.509 ; 4.523 ; Rise       ; CLK             ;
;  RED[1]   ; CLK        ; 4.410 ; 4.571 ; Rise       ; CLK             ;
;  RED[2]   ; CLK        ; 4.653 ; 4.836 ; Rise       ; CLK             ;
;  RED[3]   ; CLK        ; 4.684 ; 4.725 ; Rise       ; CLK             ;
; V_SYNC    ; CLK        ; 4.308 ; 4.189 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; H_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; V_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RAKETA                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LEFT                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RIGHT                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 513      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 513      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 285   ; 285  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Feb 11 13:15:30 2019
Info: Command: quartus_sta Djekaa -c Djekaa
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Djekaa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.795
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.795             -31.421 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -25.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.536             -26.086 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -25.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.598
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.598              -8.710 CLK 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.453 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Mon Feb 11 13:15:33 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


