Timing Analyzer report for seg
Fri Oct 18 11:30:42 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; seg                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 231.16 MHz ; 231.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.326 ; -99.060            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -60.993                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.326 ; dsp_count[8]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.326 ; dsp_count[8]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.247      ;
; -3.219 ; dsp_count[16] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.219 ; dsp_count[16] ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.141      ;
; -3.209 ; dsp_count[19] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.209 ; dsp_count[19] ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.116 ; dsp_count[3]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.116 ; dsp_count[3]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.037      ;
; -3.095 ; dsp_count[0]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; dsp_count[0]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.072 ; dsp_count[8]  ; bits[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.992      ;
; -3.072 ; dsp_count[8]  ; bits[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.992      ;
; -3.072 ; dsp_count[8]  ; bits[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.992      ;
; -3.009 ; dsp_count[17] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -3.009 ; dsp_count[17] ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.931      ;
; -2.991 ; dsp_count[1]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; dsp_count[1]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; bits[3]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bits[2]       ; bits[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bits[1]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; bits[0]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.708 ; bits[0]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.708 ; bits[0]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.725 ; bits[2]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.742 ; dsp_count[7]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; dsp_count[5]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.746 ; dsp_count[1]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.748 ; dsp_count[2]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.763 ; dsp_count[13] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; dsp_count[11] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; dsp_count[0]  ; dsp_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; dsp_count[12] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; dsp_count[10] ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; bits[2]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.782 ; bits[1]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.814 ; bits[0]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.107      ;
; 0.815 ; bits[0]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.108      ;
; 0.816 ; bits[0]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.109      ;
; 0.816 ; bits[0]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.109      ;
; 0.820 ; bits[0]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.113      ;
; 0.821 ; bits[0]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.114      ;
; 0.822 ; bits[0]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.115      ;
; 0.823 ; bits[0]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.823 ; bits[0]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.830 ; bits[0]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.123      ;
; 0.833 ; bits[0]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.126      ;
; 0.836 ; bits[0]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.129      ;
; 0.837 ; bits[0]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.130      ;
; 0.838 ; bits[0]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.848 ; bits[1]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.962 ; dsp_count[3]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.965 ; dsp_count[16] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.967 ; dsp_count[18] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.967 ; dsp_count[19] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.970 ; dsp_count[17] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.262      ;
; 1.005 ; bits[2]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.298      ;
; 1.006 ; bits[2]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.299      ;
; 1.007 ; bits[2]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.300      ;
; 1.009 ; bits[2]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.302      ;
; 1.010 ; bits[2]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.303      ;
; 1.011 ; bits[2]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.012 ; bits[2]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.305      ;
; 1.013 ; bits[2]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.306      ;
; 1.021 ; bits[2]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.314      ;
; 1.022 ; bits[2]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.315      ;
; 1.024 ; bits[2]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.317      ;
; 1.026 ; bits[2]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.319      ;
; 1.028 ; bits[2]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.321      ;
; 1.030 ; bits[2]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.323      ;
; 1.054 ; bits[3]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.347      ;
; 1.100 ; dsp_count[1]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; dsp_count[0]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.109 ; dsp_count[4]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; dsp_count[2]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.111 ; dsp_count[6]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.116 ; dsp_count[0]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; dsp_count[11] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.119 ; dsp_count[15] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.126 ; dsp_count[12] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; dsp_count[10] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; bits[1]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.129 ; bits[1]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.422      ;
; 1.132 ; bits[1]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.132 ; bits[1]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; bits[1]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.135 ; bits[1]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; dsp_count[10] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; dsp_count[8]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.148 ; dsp_count[4]  ; dsp_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.441      ;
; 1.152 ; bits[1]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.154 ; bits[1]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.447      ;
; 1.156 ; bits[1]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.449      ;
; 1.163 ; dsp_count[15] ; dsp_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.455      ;
; 1.164 ; dsp_count[8]  ; dsp_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.178 ; bits[1]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.471      ;
; 1.180 ; bits[1]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.473      ;
; 1.204 ; bits[1]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.497      ;
; 1.215 ; bits[0]       ; sel[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.508      ;
; 1.229 ; dsp_count[5]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; bits[1]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; bits[1]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; dsp_count[1]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.238 ; dsp_count[7]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.530      ;
; 1.247 ; dsp_count[0]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; dsp_count[11] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; dsp_count[2]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; dsp_count[4]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; dsp_count[15] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.258 ; dsp_count[13] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; dsp_count[15] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.551      ;
; 1.261 ; dsp_count[6]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.553      ;
; 1.266 ; dsp_count[10] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; dsp_count[8]  ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.559      ;
; 1.275 ; dsp_count[12] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; dsp_count[8]  ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.568      ;
; 1.299 ; dsp_count[16] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.591      ;
; 1.309 ; dsp_count[18] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.601      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 243.9 MHz ; 243.9 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.100 ; -89.739           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -60.993                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.100 ; dsp_count[8]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -3.100 ; dsp_count[8]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.030      ;
; -2.952 ; dsp_count[16] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.952 ; dsp_count[16] ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.883      ;
; -2.945 ; dsp_count[19] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.945 ; dsp_count[19] ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.876      ;
; -2.892 ; dsp_count[3]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; dsp_count[3]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.875 ; dsp_count[0]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.875 ; dsp_count[0]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
; -2.839 ; dsp_count[8]  ; bits[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.769      ;
; -2.839 ; dsp_count[8]  ; bits[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.769      ;
; -2.839 ; dsp_count[8]  ; bits[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.769      ;
; -2.779 ; dsp_count[1]  ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.779 ; dsp_count[1]  ; sel[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.709      ;
; -2.777 ; dsp_count[17] ; seg[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; dsp_count[17] ; seg[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.708      ;
+--------+---------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; bits[3]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bits[2]       ; bits[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bits[1]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; bits[0]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.646 ; bits[0]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; bits[2]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; bits[0]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.690 ; dsp_count[7]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; dsp_count[5]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.695 ; dsp_count[1]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; dsp_count[2]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.706 ; dsp_count[13] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.708 ; dsp_count[11] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; bits[2]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; dsp_count[10] ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; dsp_count[12] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.716 ; dsp_count[0]  ; dsp_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.727 ; bits[1]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.735 ; bits[0]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.735 ; bits[0]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.736 ; bits[0]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; bits[0]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.004      ;
; 0.738 ; bits[0]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.741 ; bits[0]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.008      ;
; 0.742 ; bits[0]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.009      ;
; 0.743 ; bits[0]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.010      ;
; 0.764 ; bits[0]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.768 ; bits[0]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.035      ;
; 0.769 ; bits[0]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.036      ;
; 0.771 ; bits[0]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.771 ; bits[0]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.772 ; bits[0]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.786 ; bits[1]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.053      ;
; 0.868 ; dsp_count[16] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.869 ; dsp_count[18] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.877 ; dsp_count[17] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.879 ; dsp_count[3]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; dsp_count[19] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.938 ; bits[2]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; bits[2]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.940 ; bits[2]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.941 ; bits[2]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.208      ;
; 0.942 ; bits[3]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.943 ; bits[2]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.210      ;
; 0.944 ; bits[2]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.211      ;
; 0.945 ; bits[2]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.212      ;
; 0.946 ; bits[2]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.953 ; bits[2]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.955 ; bits[2]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.958 ; bits[2]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.960 ; bits[2]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.961 ; bits[2]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.966 ; bits[2]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 1.014 ; dsp_count[0]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.016 ; dsp_count[2]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.018 ; dsp_count[6]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; dsp_count[4]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; dsp_count[1]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.028 ; dsp_count[10] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; dsp_count[12] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; dsp_count[0]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; dsp_count[15] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; dsp_count[11] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.038 ; bits[1]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.305      ;
; 1.040 ; bits[1]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.040 ; bits[1]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.042 ; bits[1]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; dsp_count[10] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; dsp_count[8]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; bits[1]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; bits[1]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.058 ; bits[1]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.059 ; bits[1]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.326      ;
; 1.061 ; bits[1]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.328      ;
; 1.066 ; dsp_count[4]  ; dsp_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.333      ;
; 1.073 ; dsp_count[15] ; dsp_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.340      ;
; 1.079 ; dsp_count[8]  ; dsp_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.346      ;
; 1.082 ; bits[1]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.084 ; bits[1]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.099 ; bits[1]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.106 ; bits[0]       ; sel[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.373      ;
; 1.111 ; dsp_count[5]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.112 ; bits[1]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.113 ; bits[1]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.380      ;
; 1.116 ; dsp_count[1]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.123 ; dsp_count[15] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.390      ;
; 1.126 ; dsp_count[11] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.135 ; dsp_count[7]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.401      ;
; 1.136 ; dsp_count[0]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.138 ; dsp_count[2]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.140 ; dsp_count[4]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.150 ; dsp_count[13] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; dsp_count[10] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.152 ; dsp_count[15] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; dsp_count[8]  ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.418      ;
; 1.156 ; dsp_count[6]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.422      ;
; 1.164 ; dsp_count[16] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.431      ;
; 1.167 ; dsp_count[8]  ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.433      ;
; 1.167 ; dsp_count[12] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.173 ; dsp_count[18] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.440      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.875 ; -22.100           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -44.520                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.875 ; dsp_count[8]  ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.875 ; dsp_count[8]  ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.828      ;
; -0.823 ; dsp_count[3]  ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; dsp_count[3]  ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.819 ; dsp_count[0]  ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.819 ; dsp_count[0]  ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.772      ;
; -0.771 ; dsp_count[8]  ; bits[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; dsp_count[8]  ; bits[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; dsp_count[8]  ; bits[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.754 ; dsp_count[1]  ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.754 ; dsp_count[1]  ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.707      ;
; -0.741 ; dsp_count[16] ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.741 ; dsp_count[16] ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.695      ;
; -0.740 ; dsp_count[19] ; seg[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; seg[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; dsp_count[19] ; sel[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.694      ;
; -0.719 ; dsp_count[3]  ; bits[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; dsp_count[3]  ; bits[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; dsp_count[3]  ; bits[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.715 ; dsp_count[0]  ; bits[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; dsp_count[0]  ; bits[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; dsp_count[0]  ; bits[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.666      ;
; -0.703 ; dsp_count[8]  ; dsp_count[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; bits[3]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bits[2]       ; bits[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bits[1]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; bits[0]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.274 ; bits[0]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; bits[0]       ; bits[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; bits[2]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.297 ; dsp_count[7]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; dsp_count[5]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; dsp_count[2]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; dsp_count[1]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; dsp_count[13] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dsp_count[11] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; dsp_count[10] ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; bits[2]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; dsp_count[12] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; dsp_count[0]  ; dsp_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.314 ; bits[0]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.436      ;
; 0.315 ; bits[0]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.315 ; bits[0]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.316 ; bits[1]       ; bits[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; bits[0]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.317 ; bits[0]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.319 ; bits[0]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.441      ;
; 0.320 ; bits[0]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.442      ;
; 0.321 ; bits[0]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.443      ;
; 0.322 ; bits[0]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.444      ;
; 0.324 ; bits[0]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.446      ;
; 0.325 ; bits[0]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.447      ;
; 0.326 ; bits[0]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.448      ;
; 0.327 ; bits[0]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.449      ;
; 0.327 ; bits[0]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.449      ;
; 0.346 ; bits[1]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.371 ; dsp_count[3]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; dsp_count[19] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; dsp_count[18] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; dsp_count[17] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; dsp_count[16] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.407 ; bits[2]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.529      ;
; 0.408 ; bits[2]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.530      ;
; 0.408 ; bits[2]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.530      ;
; 0.409 ; bits[3]       ; bits[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.529      ;
; 0.409 ; bits[2]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.531      ;
; 0.409 ; bits[2]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.531      ;
; 0.411 ; bits[2]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.533      ;
; 0.412 ; bits[2]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.534      ;
; 0.413 ; bits[2]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.535      ;
; 0.416 ; bits[2]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.416 ; bits[2]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.416 ; bits[2]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.418 ; bits[2]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.540      ;
; 0.419 ; bits[2]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.541      ;
; 0.421 ; bits[2]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.543      ;
; 0.448 ; dsp_count[1]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; dsp_count[11] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; dsp_count[15] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; bits[1]       ; seg[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; dsp_count[4]  ; dsp_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; bits[1]       ; sel[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; dsp_count[0]  ; dsp_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; dsp_count[2]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; dsp_count[15] ; dsp_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; dsp_count[6]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; dsp_count[4]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; bits[1]       ; seg[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; bits[1]       ; seg[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; bits[1]       ; seg[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; dsp_count[0]  ; dsp_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; dsp_count[8]  ; dsp_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; bits[1]       ; sel[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.464 ; dsp_count[10] ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; dsp_count[12] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; bits[1]       ; seg[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; bits[1]       ; sel[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; dsp_count[10] ; dsp_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; bits[1]       ; sel[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.591      ;
; 0.470 ; dsp_count[8]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.473 ; bits[0]       ; sel[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.595      ;
; 0.478 ; bits[1]       ; sel[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.600      ;
; 0.480 ; bits[1]       ; seg[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.602      ;
; 0.486 ; bits[1]       ; sel[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.608      ;
; 0.497 ; bits[1]       ; sel[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.619      ;
; 0.499 ; bits[1]       ; seg[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.621      ;
; 0.510 ; dsp_count[5]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; dsp_count[1]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; dsp_count[7]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.517 ; dsp_count[11] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; dsp_count[15] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; dsp_count[13] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; dsp_count[15] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; dsp_count[2]  ; dsp_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; dsp_count[0]  ; dsp_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; dsp_count[17] ; dsp_count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; dsp_count[4]  ; dsp_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.530 ; dsp_count[6]  ; dsp_count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.530 ; dsp_count[10] ; dsp_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; dsp_count[18] ; dsp_count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; dsp_count[16] ; dsp_count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; dsp_count[8]  ; dsp_count[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; dsp_count[12] ; dsp_count[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.326  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.326  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -99.06  ; 0.0   ; 0.0      ; 0.0     ; -60.993             ;
;  clk             ; -99.060 ; 0.000 ; N/A      ; N/A     ; -60.993             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 783      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 783      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Fri Oct 18 11:30:38 2024
Info: Command: quartus_sta seg -c seg
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'seg.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.326             -99.060 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.100             -89.739 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.875
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.875             -22.100 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.520 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Fri Oct 18 11:30:42 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


