# Laboratórios de Sistemas Digitais
### Projetos, exercícios e material organizados por aulas

---
## Índice
| Aula nº                                                                             | Tópicos             |
|-------------------------------------------------------------------------------------|---------------------|
| [01](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/aula01) | Introdução às FPGAs |
| [02](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/aula02) | Modelação em VHDL, simulação e implementação de componentes combinatórios |
| [03](https://github.com/TiagoRG/uaveiro-leci/tree/master/1ano/2semestre/lsd/aula03) | Modelação em VHDL e implementação de circuitos aritméticos               |
---
*Pode conter erros, caso encontre algum, crie um* [*ticket*](https://github.com/TiagoRG/uaveiro-leci/issues/new)
