[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~VectorDiv|Simple",
    "duplicate":"~VectorDiv|VectorDiv/decoders_0:Simple",
    "index":0.16666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~VectorDiv|Simple_1",
    "duplicate":"~VectorDiv|VectorDiv/decoders_1:Simple",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~VectorDiv|Simple_2",
    "duplicate":"~VectorDiv|VectorDiv/decoders_2:Simple",
    "index":0.5
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~VectorDiv|Simple_3",
    "duplicate":"~VectorDiv|VectorDiv/decoders_3:Simple",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~VectorDiv|Simple_4",
    "duplicate":"~VectorDiv|VectorDiv/decoders_4:Simple",
    "index":0.8333333333333334
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~VectorDiv|VectorDiv>io_strIndex",
    "sources":[
      "~VectorDiv|VectorDiv>io_vlmul_0",
      "~VectorDiv|VectorDiv>io_vlmul_1",
      "~VectorDiv|VectorDiv>io_vlmul_2",
      "~VectorDiv|VectorDiv>io_vlmul_3",
      "~VectorDiv|VectorDiv>io_vlmul_4",
      "~VectorDiv|VectorDiv>io_vlmul_5"
    ]
  }
]