Fitter report for adc_mic_lcd
Fri Jun 02 16:02:41 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ALTSYNCRAM
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 02 16:02:41 2017       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; adc_mic_lcd                                 ;
; Top-level Entity Name              ; adc_mic_lcd                                 ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484I7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,938 / 49,760 ( 6 % )                      ;
;     Total combinational functions  ; 2,067 / 49,760 ( 4 % )                      ;
;     Dedicated logic registers      ; 1,715 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1715                                        ;
; Total pins                         ; 102 / 360 ( 28 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 59,648 / 1,677,312 ( 4 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 3 / 4 ( 75 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484I7G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                     ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SOUND_TO_MTL2:sm|VDT1_2[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT1_2[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; SOUND_TO_MTL2:sm|VDT2_2[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4113 ) ; 0.00 % ( 0 / 4113 )        ; 0.00 % ( 0 / 4113 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4113 ) ; 0.00 % ( 0 / 4113 )        ; 0.00 % ( 0 / 4113 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3859 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 208 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 46 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/adc_mic_lcd.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 2,938 / 49,760 ( 6 % )      ;
;     -- Combinational with no register       ; 1223                        ;
;     -- Register only                        ; 871                         ;
;     -- Combinational with a register        ; 844                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 470                         ;
;     -- 3 input functions                    ; 955                         ;
;     -- <=2 input functions                  ; 642                         ;
;     -- Register only                        ; 871                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1125                        ;
;     -- arithmetic mode                      ; 942                         ;
;                                             ;                             ;
; Total registers*                            ; 1,715 / 51,509 ( 3 % )      ;
;     -- Dedicated logic registers            ; 1,715 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 231 / 3,110 ( 7 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 102 / 360 ( 28 % )          ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 11 / 182 ( 6 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 1 / 2 ( 50 % )              ;
; Total block memory bits                     ; 59,648 / 1,677,312 ( 4 % )  ;
; Total block memory implementation bits      ; 101,376 / 1,677,312 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 3 / 4 ( 75 % )              ;
; Global signals                              ; 10                          ;
;     -- Global clocks                        ; 10 / 20 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.4% / 1.3%          ;
; Peak interconnect usage (total/H/V)         ; 13.7% / 14.2% / 13.0%       ;
; Maximum fan-out                             ; 1098                        ;
; Highest non-global fan-out                  ; 1098                        ;
; Total fan-out                               ; 11548                       ;
; Average fan-out                             ; 2.45                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 2794 / 49760 ( 6 % ) ; 144 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1166                 ; 57                    ; 0                              ;
;     -- Register only                        ; 848                  ; 23                    ; 0                              ;
;     -- Combinational with a register        ; 780                  ; 64                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 419                  ; 51                    ; 0                              ;
;     -- 3 input functions                    ; 923                  ; 32                    ; 0                              ;
;     -- <=2 input functions                  ; 604                  ; 38                    ; 0                              ;
;     -- Register only                        ; 848                  ; 23                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 1012                 ; 113                   ; 0                              ;
;     -- arithmetic mode                      ; 934                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 1628                 ; 87                    ; 0                              ;
;     -- Dedicated logic registers            ; 1628 / 49760 ( 3 % ) ; 87 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 220 / 3110 ( 7 % )   ; 13 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 102                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 59648                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 101376               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )         ; 3 / 4 ( 75 % )                 ;
; M9K                                         ; 11 / 182 ( 6 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 7 / 24 ( 29 % )      ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 366                  ; 128                   ; 2                              ;
;     -- Registered Input Connections         ; 297                  ; 95                    ; 0                              ;
;     -- Output Connections                   ; 192                  ; 62                    ; 242                            ;
;     -- Registered Output Connections        ; 8                    ; 62                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 11001                ; 744                   ; 271                            ;
;     -- Registered Connections               ; 4085                 ; 494                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 124                  ; 190                   ; 244                            ;
;     -- sld_hub:auto_hub                     ; 190                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 244                  ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 44                   ; 43                    ; 2                              ;
;     -- Output Ports                         ; 78                   ; 60                    ; 5                              ;
;     -- Bidir Ports                          ; 11                   ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 27                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 44                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10      ; M9    ; 2        ; 0            ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; AUDIO_DOUT_MFP2 ; H13   ; 7        ; 54           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; AUDIO_MISO_MFP4 ; E13   ; 7        ; 56           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; FPGA_RESET_n    ; D9    ; 8        ; 31           ; 39           ; 7            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]          ; T22   ; 5        ; 78           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]          ; U22   ; 5        ; 78           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[2]          ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[3]          ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[4]          ; R22   ; 5        ; 78           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50   ; N5    ; 2        ; 0            ; 23           ; 21           ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50   ; V9    ; 3        ; 31           ; 0            ; 28           ; 33                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK3_50   ; N14   ; 6        ; 78           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; MTL2_INT        ; R10   ; 3        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]           ; N22   ; 5        ; 78           ; 23           ; 0            ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[1]           ; M22   ; 5        ; 78           ; 25           ; 0            ; 50                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[2]           ; N21   ; 5        ; 78           ; 25           ; 7            ; 53                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[3]           ; L22   ; 5        ; 78           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[4]           ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[5]           ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[6]           ; J21   ; 6        ; 78           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[7]           ; C21   ; 6        ; 78           ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[8]           ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[9]           ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_DIN_MFP1   ; J13   ; 7        ; 60           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_MCLK       ; J11   ; 7        ; 49           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_SCLK_MFP3  ; H14   ; 7        ; 60           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_SCL_SS_n   ; F15   ; 7        ; 69           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_SPI_SELECT ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SCLK         ; B1    ; 8        ; 22           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SYNC_n       ; B2    ; 8        ; 22           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[0]          ; Y17   ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[1]          ; AA17  ; 4        ; 58           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[2]          ; V16   ; 4        ; 56           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[3]          ; W15   ; 4        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[4]          ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[5]          ; AA16  ; 4        ; 56           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[6]          ; Y16   ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[7]          ; W16   ; 4        ; 60           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]          ; D6    ; 8        ; 22           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]          ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]          ; C6    ; 8        ; 29           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]          ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]          ; F7    ; 8        ; 24           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]          ; D7    ; 8        ; 29           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]          ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]          ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]          ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]          ; D8    ; 8        ; 31           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]          ; D10   ; 8        ; 31           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]          ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]          ; H11   ; 8        ; 34           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]          ; E6    ; 8        ; 20           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]          ; C2    ; 8        ; 20           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]          ; B3    ; 8        ; 26           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]          ; A3    ; 8        ; 26           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]          ; C3    ; 8        ; 20           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]          ; A4    ; 8        ; 31           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]          ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]          ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]          ; B5    ; 8        ; 26           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]          ; C5    ; 8        ; 24           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]          ; D5    ; 8        ; 24           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_BL_ON_n     ; R9    ; 3        ; 22           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[0]        ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[1]        ; P5    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[2]        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[3]        ; P8    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[4]        ; N4    ; 2        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[5]        ; N8    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[6]        ; N9    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_B[7]        ; M8    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_DCLK        ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[0]        ; T5    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[1]        ; T6    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[2]        ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[3]        ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[4]        ; R4    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[5]        ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[6]        ; R5    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_G[7]        ; R7    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_HSD         ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_I2C_SCL     ; P9    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[0]        ; U5    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[1]        ; U4    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[2]        ; U3    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[3]        ; W2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[4]        ; U2    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[5]        ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[6]        ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_R[7]        ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL2_VSD         ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; AUDIO_BCLK      ; J12   ; 7        ; 54           ; 54           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; AUDIO_GPIO_MFP5 ; D14   ; 7        ; 56           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; AUDIO_RESET_n   ; D13   ; 7        ; 56           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; AUDIO_SDA_MOSI  ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; AUDIO_WCLK      ; H12   ; 7        ; 49           ; 54           ; 14           ; 1098                  ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DAC_DATA        ; A2    ; 8        ; 26           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; MTL2_I2C_SDA    ; P10   ; 3        ; 26           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK         ; V3    ; 2        ; 0            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2        ; U1    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT         ; P3    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2        ; R3    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; FPGA_RESET_n        ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; HEX1[3]             ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; HEX0[4]             ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 33 / 36 ( 92 % )  ; 3.3V          ; --           ;
; 3        ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 48 ( 17 % )   ; 3.3V          ; --           ;
; 5        ; 9 / 40 ( 23 % )   ; 1.5V          ; --           ;
; 6        ; 7 / 60 ( 12 % )   ; 1.5V          ; --           ;
; 7        ; 12 / 52 ( 23 % )  ; 2.5V          ; --           ;
; 8        ; 32 / 36 ( 89 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; DAC_DATA                             ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 483        ; 8        ; LEDR[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 475        ; 8        ; LEDR[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 473        ; 8        ; HEX0[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 471        ; 8        ; HEX0[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; GPIO[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 212        ; 4        ; GPIO[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; KEY[3]                               ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; KEY[2]                               ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; GPIO[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; DAC_SCLK                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 493        ; 8        ; DAC_SYNC_n                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 484        ; 8        ; LEDR[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 486        ; 8        ; LEDR[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 485        ; 8        ; LEDR[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; HEX0[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; LEDR[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 497        ; 8        ; LEDR[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 487        ; 8        ; LEDR[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 489        ; 8        ; LEDR[8]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 477        ; 8        ; HEX0[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 467        ; 8        ; HEX1[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; HEX1[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; SW[7]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; LEDR[9]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 496        ; 8        ; HEX0[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 479        ; 8        ; HEX0[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 472        ; 8        ; HEX1[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 474        ; 8        ; FPGA_RESET_n                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 476        ; 8        ; HEX1[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; AUDIO_RESET_n                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; AUDIO_GPIO_MFP5                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; HEX1[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; HEX1[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; AUDIO_MISO_MFP4                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 406        ; 7        ; AUDIO_SPI_SELECT                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; HEX0[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; AUDIO_SCL_SS_n                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; AUDIO_SDA_MOSI                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; SW[8]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; HEX1[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 444        ; 7        ; AUDIO_WCLK                           ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 432        ; 7        ; AUDIO_DOUT_MFP2                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 420        ; 7        ; AUDIO_SCLK_MFP3                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; SW[9]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; SW[5]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; AUDIO_MCLK                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ; 434        ; 7        ; AUDIO_BCLK                           ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 422        ; 7        ; AUDIO_DIN_MFP1                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; SW[6]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; SW[4]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; SW[3]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; MTL2_B[7]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; ADC_CLK_10                           ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; SW[1]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 87         ; 2        ; MTL2_HSD                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; MTL2_VSD                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; MTL2_B[2]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; MTL2_B[4]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 58         ; 2        ; MAX10_CLK1_50                        ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; MTL2_B[5]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 86         ; 2        ; MTL2_B[6]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK3_50                        ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; SW[2]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; SW[0]                                ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; MTL2_G[5]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; PS2_DAT                              ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; MTL2_B[0]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; MTL2_B[1]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; MTL2_B[3]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ; 142        ; 3        ; MTL2_I2C_SCL                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 154        ; 3        ; MTL2_I2C_SDA                         ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; MTL2_G[2]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; MTL2_G[3]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; PS2_DAT2                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; MTL2_G[4]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 82         ; 2        ; MTL2_G[6]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; MTL2_G[7]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; MTL2_BL_ON_n                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 152        ; 3        ; MTL2_INT                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; KEY[4]                               ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 81         ; 2        ; MTL2_R[7]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; MTL2_R[6]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; MTL2_G[0]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 122        ; 2        ; MTL2_G[1]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; KEY[0]                               ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; PS2_CLK2                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 90         ; 2        ; MTL2_R[4]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 93         ; 2        ; MTL2_R[2]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 92         ; 2        ; MTL2_R[1]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 94         ; 2        ; MTL2_R[0]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; KEY[1]                               ; input  ; 1.5 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; MTL2_R[5]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; PS2_CLK                              ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; MAX10_CLK2_50                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; GPIO[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; MTL2_DCLK                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; MTL2_R[3]                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; GPIO[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 218        ; 4        ; GPIO[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; GPIO[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 214        ; 4        ; GPIO[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                             ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+
; Name                          ; AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|pll1 ; PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|pll1 ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                                   ; PP|altpll_component|auto_generated|pll1                               ; madc|u0|altpll_sys|sd1|pll7                                                                        ;
; PLL mode                      ; Normal                                                                     ; Normal                                                                ; Normal                                                                                             ;
; Compensate clock              ; clock0                                                                     ; clock0                                                                ; clock0                                                                                             ;
; Compensated input/output pins ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Switchover type               ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                   ; 50.0 MHz                                                              ; 50.0 MHz                                                                                           ;
; Input frequency 1             ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Nominal PFD frequency         ; 5.6 MHz                                                                    ; 10.0 MHz                                                              ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency         ; 638.9 MHz                                                                  ; 330.0 MHz                                                             ; 600.0 MHz                                                                                          ;
; VCO post scale K counter      ; 2                                                                          ; 2                                                                     ; 2                                                                                                  ;
; VCO frequency control         ; Auto                                                                       ; Auto                                                                  ; Auto                                                                                               ;
; VCO phase shift step          ; 195 ps                                                                     ; 378 ps                                                                ; 208 ps                                                                                             ;
; VCO multiply                  ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; VCO divide                    ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Freq min lock                 ; 45.0 MHz                                                                   ; 49.0 MHz                                                              ; 25.0 MHz                                                                                           ;
; Freq max lock                 ; 50.89 MHz                                                                  ; 98.52 MHz                                                             ; 54.18 MHz                                                                                          ;
; M VCO Tap                     ; 0                                                                          ; 0                                                                     ; 0                                                                                                  ;
; M Initial                     ; 1                                                                          ; 1                                                                     ; 1                                                                                                  ;
; M value                       ; 115                                                                        ; 33                                                                    ; 12                                                                                                 ;
; N value                       ; 9                                                                          ; 5                                                                     ; 1                                                                                                  ;
; Charge pump current           ; setting 1                                                                  ; setting 1                                                             ; setting 1                                                                                          ;
; Loop filter resistance        ; setting 8                                                                  ; setting 24                                                            ; setting 27                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                  ; setting 0                                                             ; setting 0                                                                                          ;
; Bandwidth                     ; 300 kHz to 390 kHz                                                         ; 450 kHz to 980 kHz                                                    ; 680 kHz to 980 kHz                                                                                 ;
; Bandwidth type                ; Low                                                                        ; Medium                                                                ; Medium                                                                                             ;
; Real time reconfigurable      ; Off                                                                        ; Off                                                                   ; Off                                                                                                ;
; Scan chain MIF file           ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                        ; Off                                                                   ; Off                                                                                                ;
; PLL location                  ; PLL_1                                                                      ; PLL_4                                                                 ; PLL_3                                                                                              ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                              ; MAX10_CLK3_50                                                         ; AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]             ;
; Inclk1 signal                 ; --                                                                         ; --                                                                    ; --                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                              ; Dedicated Pin                                                         ; Global Clock                                                                                       ;
; Inclk1 signal type            ; --                                                                         ; --                                                                    ; --                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]                         ; clock0       ; 115  ; 117 ; 49.15 MHz        ; 0 (0 ps)    ; 3.46 (195 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|wire_pll1_clk[0]                              ; clock0       ; 33   ; 50  ; 33.0 MHz         ; 0 (0 ps)    ; 4.50 (378 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; PP|altpll_component|auto_generated|pll1|clk[0]  ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; madc|u0|altpll_sys|sd1|pll7|clk[0]              ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; madc|u0|altpll_sys|sd1|pll7|clk[1]              ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LEDR[0]          ; Missing drive strength               ;
; LEDR[1]          ; Missing drive strength               ;
; LEDR[2]          ; Missing drive strength               ;
; LEDR[3]          ; Missing drive strength               ;
; LEDR[4]          ; Missing drive strength               ;
; LEDR[5]          ; Missing drive strength               ;
; LEDR[6]          ; Missing drive strength               ;
; LEDR[7]          ; Missing drive strength               ;
; LEDR[8]          ; Missing drive strength               ;
; LEDR[9]          ; Missing drive strength               ;
; HEX0[0]          ; Missing drive strength               ;
; HEX0[1]          ; Missing drive strength               ;
; HEX0[2]          ; Missing drive strength               ;
; HEX0[3]          ; Missing drive strength               ;
; HEX0[4]          ; Missing drive strength               ;
; HEX0[5]          ; Missing drive strength               ;
; HEX0[6]          ; Missing drive strength               ;
; HEX1[0]          ; Missing drive strength               ;
; HEX1[1]          ; Missing drive strength               ;
; HEX1[2]          ; Missing drive strength               ;
; HEX1[3]          ; Missing drive strength               ;
; HEX1[4]          ; Missing drive strength               ;
; HEX1[5]          ; Missing drive strength               ;
; HEX1[6]          ; Missing drive strength               ;
; AUDIO_DIN_MFP1   ; Missing drive strength and slew rate ;
; AUDIO_MCLK       ; Missing drive strength and slew rate ;
; AUDIO_SCL_SS_n   ; Missing drive strength and slew rate ;
; AUDIO_SCLK_MFP3  ; Missing drive strength and slew rate ;
; AUDIO_SPI_SELECT ; Missing drive strength and slew rate ;
; DAC_SCLK         ; Missing drive strength               ;
; DAC_SYNC_n       ; Missing drive strength               ;
; MTL2_B[0]        ; Missing drive strength               ;
; MTL2_B[1]        ; Missing drive strength               ;
; MTL2_B[2]        ; Missing drive strength               ;
; MTL2_B[3]        ; Missing drive strength               ;
; MTL2_B[4]        ; Missing drive strength               ;
; MTL2_B[5]        ; Missing drive strength               ;
; MTL2_B[6]        ; Missing drive strength               ;
; MTL2_B[7]        ; Missing drive strength               ;
; MTL2_BL_ON_n     ; Missing drive strength               ;
; MTL2_DCLK        ; Missing drive strength               ;
; MTL2_G[0]        ; Missing drive strength               ;
; MTL2_G[1]        ; Missing drive strength               ;
; MTL2_G[2]        ; Missing drive strength               ;
; MTL2_G[3]        ; Missing drive strength               ;
; MTL2_G[4]        ; Missing drive strength               ;
; MTL2_G[5]        ; Missing drive strength               ;
; MTL2_G[6]        ; Missing drive strength               ;
; MTL2_G[7]        ; Missing drive strength               ;
; MTL2_HSD         ; Missing drive strength               ;
; MTL2_I2C_SCL     ; Missing drive strength               ;
; MTL2_R[0]        ; Missing drive strength               ;
; MTL2_R[1]        ; Missing drive strength               ;
; MTL2_R[2]        ; Missing drive strength               ;
; MTL2_R[3]        ; Missing drive strength               ;
; MTL2_R[4]        ; Missing drive strength               ;
; MTL2_R[5]        ; Missing drive strength               ;
; MTL2_R[6]        ; Missing drive strength               ;
; MTL2_R[7]        ; Missing drive strength               ;
; MTL2_VSD         ; Missing drive strength               ;
; GPIO[0]          ; Missing drive strength               ;
; GPIO[1]          ; Missing drive strength               ;
; GPIO[2]          ; Missing drive strength               ;
; GPIO[3]          ; Missing drive strength               ;
; GPIO[4]          ; Missing drive strength               ;
; GPIO[5]          ; Missing drive strength               ;
; GPIO[6]          ; Missing drive strength               ;
; GPIO[7]          ; Missing drive strength               ;
; MTL2_I2C_SDA     ; Missing drive strength               ;
; PS2_CLK          ; Missing drive strength               ;
; PS2_CLK2         ; Missing drive strength               ;
; PS2_DAT          ; Missing drive strength               ;
; PS2_DAT2         ; Missing drive strength               ;
; AUDIO_BCLK       ; Missing drive strength and slew rate ;
; AUDIO_GPIO_MFP5  ; Missing drive strength and slew rate ;
; AUDIO_RESET_n    ; Missing drive strength and slew rate ;
; AUDIO_SDA_MOSI   ; Missing drive strength and slew rate ;
; AUDIO_WCLK       ; Missing drive strength and slew rate ;
; DAC_DATA         ; Missing drive strength               ;
+------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                     ; Entity Name                            ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |adc_mic_lcd                                                                                                                            ; 2938 (47)   ; 1715 (33)                 ; 0 (0)         ; 59648       ; 11   ; 1          ; 0            ; 0       ; 0         ; 102  ; 0            ; 1223 (14)    ; 871 (1)           ; 844 (32)         ; 0          ; |adc_mic_lcd                                                                                                                                                                                                                                                                                                                                            ; adc_mic_lcd                            ; work         ;
;    |AUDIO_PLL:pll|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|AUDIO_PLL:pll                                                                                                                                                                                                                                                                                                                              ; AUDIO_PLL                              ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|AUDIO_PLL:pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                      ; altpll                                 ; work         ;
;          |AUDIO_PLL_altpll:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                      ; AUDIO_PLL_altpll                       ; work         ;
;    |AUDIO_SPI_CTL_RD:u1|                                                                                                                ; 223 (141)   ; 126 (80)                  ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (61)      ; 28 (22)           ; 98 (58)          ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1                                                                                                                                                                                                                                                                                                                        ; AUDIO_SPI_CTL_RD                       ; work         ;
;       |SPI_RAM:R|                                                                                                                       ; 82 (0)      ; 46 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 6 (0)             ; 40 (0)           ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R                                                                                                                                                                                                                                                                                                              ; SPI_RAM                                ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 82 (0)      ; 46 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 6 (0)             ; 40 (0)           ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                              ; altsyncram                             ; work         ;
;             |altsyncram_iej1:auto_generated|                                                                                            ; 82 (0)      ; 46 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 6 (0)             ; 40 (0)           ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_iej1                        ; work         ;
;                |altsyncram_uk92:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1                                                                                                                                                                                                                   ; altsyncram_uk92                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 82 (58)     ; 46 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (21)      ; 6 (6)             ; 40 (31)          ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                     ; sld_mod_ram_rom                        ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                  ; sld_rom_sr                             ; work         ;
;    |DAC16:dac1|                                                                                                                         ; 112 (112)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 48 (48)          ; 0          ; |adc_mic_lcd|DAC16:dac1                                                                                                                                                                                                                                                                                                                                 ; DAC16                                  ; work         ;
;    |I2S_ASSESS:i2s|                                                                                                                     ; 73 (51)     ; 38 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (33)      ; 3 (0)             ; 35 (29)          ; 0          ; |adc_mic_lcd|I2S_ASSESS:i2s                                                                                                                                                                                                                                                                                                                             ; I2S_ASSESS                             ; work         ;
;       |AUDIO_SRCE:audi2|                                                                                                                ; 22 (22)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 17 (17)          ; 0          ; |adc_mic_lcd|I2S_ASSESS:i2s|AUDIO_SRCE:audi2                                                                                                                                                                                                                                                                                                            ; AUDIO_SRCE                             ; work         ;
;    |LED_METER:led|                                                                                                                      ; 120 (35)    ; 83 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (9)       ; 0 (0)             ; 90 (26)          ; 0          ; |adc_mic_lcd|LED_METER:led                                                                                                                                                                                                                                                                                                                              ; LED_METER                              ; work         ;
;       |PEAK_DELAY:pk|                                                                                                                   ; 85 (85)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 64 (64)          ; 0          ; |adc_mic_lcd|LED_METER:led|PEAK_DELAY:pk                                                                                                                                                                                                                                                                                                                ; PEAK_DELAY                             ; work         ;
;    |MAX10_ADC:madc|                                                                                                                     ; 337 (101)   ; 143 (75)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (26)     ; 45 (27)           ; 98 (48)          ; 0          ; |adc_mic_lcd|MAX10_ADC:madc                                                                                                                                                                                                                                                                                                                             ; MAX10_ADC                              ; work         ;
;       |adc_qsys:u0|                                                                                                                     ; 117 (0)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 18 (0)            ; 50 (0)           ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0                                                                                                                                                                                                                                                                                                                 ; adc_qsys                               ; adc_qsys     ;
;          |adc_qsys_altpll_sys:altpll_sys|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys                                                                                                                                                                                                                                                                                  ; adc_qsys_altpll_sys                    ; adc_qsys     ;
;             |adc_qsys_altpll_sys_altpll_3p92:sd1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1                                                                                                                                                                                                                                              ; adc_qsys_altpll_sys_altpll_3p92        ; adc_qsys     ;
;          |adc_qsys_modular_adc_0:modular_adc_0|                                                                                         ; 114 (0)     ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 16 (0)            ; 49 (0)           ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0                                                                                                                                                                                                                                                                            ; adc_qsys_modular_adc_0                 ; adc_qsys     ;
;             |altera_modular_adc_control:control_internal|                                                                               ; 114 (0)     ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 16 (0)            ; 49 (0)           ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal                                                                                                                                                                                                                                ; altera_modular_adc_control             ; adc_qsys     ;
;                |altera_modular_adc_control_fsm:u_control_fsm|                                                                           ; 112 (108)   ; 65 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 16 (14)           ; 49 (49)          ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                                                                                                                                                   ; altera_modular_adc_control_fsm         ; adc_qsys     ;
;                   |altera_std_synchronizer:u_clk_dft_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer                                                                                                                                    ; altera_std_synchronizer                ; work         ;
;                   |altera_std_synchronizer:u_eoc_synchronizer|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer                                                                                                                                        ; altera_std_synchronizer                ; work         ;
;                |fiftyfivenm_adcblock_top_wrapper:adc_inst|                                                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                                                                                                                                                      ; fiftyfivenm_adcblock_top_wrapper       ; adc_qsys     ;
;                   |chsel_code_converter_sw_to_hw:decoder|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                                                                                                                                                ; chsel_code_converter_sw_to_hw          ; adc_qsys     ;
;                   |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance                                                                                                                             ; fiftyfivenm_adcblock_primitive_wrapper ; adc_qsys     ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                      ; altera_reset_controller                ; adc_qsys     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|adc_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                           ; altera_reset_synchronizer              ; adc_qsys     ;
;       |lpm_divide:Div0|                                                                                                                 ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|lpm_divide:Div0                                                                                                                                                                                                                                                                                                             ; lpm_divide                             ; work         ;
;          |lpm_divide_otl:auto_generated|                                                                                                ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|lpm_divide:Div0|lpm_divide_otl:auto_generated                                                                                                                                                                                                                                                                               ; lpm_divide_otl                         ; work         ;
;             |sign_div_unsign_qlh:divider|                                                                                               ; 119 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|lpm_divide:Div0|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                   ; sign_div_unsign_qlh                    ; work         ;
;                |alt_u_div_uhe:divider|                                                                                                  ; 119 (119)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|MAX10_ADC:madc|lpm_divide:Div0|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_uhe:divider                                                                                                                                                                                                                             ; alt_u_div_uhe                          ; work         ;
;    |PLL_VGA:PP|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|PLL_VGA:PP                                                                                                                                                                                                                                                                                                                                 ; PLL_VGA                                ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|PLL_VGA:PP|altpll:altpll_component                                                                                                                                                                                                                                                                                                         ; altpll                                 ; work         ;
;          |PLL_VGA_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated                                                                                                                                                                                                                                                                           ; PLL_VGA_altpll                         ; work         ;
;    |SOUND_TO_MTL2:sm|                                                                                                                   ; 178 (123)   ; 66 (40)                   ; 0 (0)         ; 57600       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (83)     ; 9 (9)             ; 57 (31)          ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm                                                                                                                                                                                                                                                                                                                           ; SOUND_TO_MTL2                          ; work         ;
;       |PIPO:P1|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P1                                                                                                                                                                                                                                                                                                                   ; PIPO                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                   ; altsyncram                             ; work         ;
;             |altsyncram_soj1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated                                                                                                                                                                                                                                                    ; altsyncram_soj1                        ; work         ;
;       |PIPO:P2|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P2                                                                                                                                                                                                                                                                                                                   ; PIPO                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                   ; altsyncram                             ; work         ;
;             |altsyncram_soj1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28800       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated                                                                                                                                                                                                                                                    ; altsyncram_soj1                        ; work         ;
;       |VGA_Controller:vc|                                                                                                               ; 55 (55)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 26 (26)          ; 0          ; |adc_mic_lcd|SOUND_TO_MTL2:sm|VGA_Controller:vc                                                                                                                                                                                                                                                                                                         ; VGA_Controller                         ; work         ;
;    |dff_chain_4:dffchain0|                                                                                                              ; 635 (624)   ; 633 (624)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 591 (591)         ; 42 (33)          ; 0          ; |adc_mic_lcd|dff_chain_4:dffchain0                                                                                                                                                                                                                                                                                                                      ; dff_chain_4                            ; work         ;
;       |input_debounce:db0|                                                                                                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |adc_mic_lcd|dff_chain_4:dffchain0|input_debounce:db0                                                                                                                                                                                                                                                                                                   ; input_debounce                         ; work         ;
;    |filter:filt0|                                                                                                                       ; 1054 (698)  ; 434 (434)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (262)    ; 148 (148)         ; 288 (288)        ; 0          ; |adc_mic_lcd|filter:filt0                                                                                                                                                                                                                                                                                                                               ; filter                                 ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 356 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|filter:filt0|lpm_divide:Div0                                                                                                                                                                                                                                                                                                               ; lpm_divide                             ; work         ;
;          |lpm_divide_dbo:auto_generated|                                                                                                ; 356 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|filter:filt0|lpm_divide:Div0|lpm_divide_dbo:auto_generated                                                                                                                                                                                                                                                                                 ; lpm_divide_dbo                         ; work         ;
;             |abs_divider_ibg:divider|                                                                                                   ; 356 (47)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (47)     ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|filter:filt0|lpm_divide:Div0|lpm_divide_dbo:auto_generated|abs_divider_ibg:divider                                                                                                                                                                                                                                                         ; abs_divider_ibg                        ; work         ;
;                |alt_u_div_ohe:divider|                                                                                                  ; 264 (264)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|filter:filt0|lpm_divide:Div0|lpm_divide_dbo:auto_generated|abs_divider_ibg:divider|alt_u_div_ohe:divider                                                                                                                                                                                                                                   ; alt_u_div_ohe                          ; work         ;
;                |lpm_abs_8b9:my_abs_num|                                                                                                 ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |adc_mic_lcd|filter:filt0|lpm_divide:Div0|lpm_divide_dbo:auto_generated|abs_divider_ibg:divider|lpm_abs_8b9:my_abs_num                                                                                                                                                                                                                                  ; lpm_abs_8b9                            ; work         ;
;    |lfsr:lfsr1|                                                                                                                         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0          ; |adc_mic_lcd|lfsr:lfsr1                                                                                                                                                                                                                                                                                                                                 ; lfsr                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 144 (1)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 23 (0)            ; 64 (0)           ; 0          ; |adc_mic_lcd|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 143 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 23 (0)            ; 64 (0)           ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 143 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 23 (0)            ; 64 (0)           ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 143 (6)     ; 87 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 23 (3)            ; 64 (0)           ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 139 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 20 (0)            ; 64 (0)           ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 139 (100)   ; 82 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (44)      ; 20 (18)           ; 64 (39)          ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |adc_mic_lcd|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                         ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[4]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_DIN_MFP1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_DOUT_MFP2  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_MCLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_MISO_MFP4  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_SCL_SS_n   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_SCLK_MFP3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_SPI_SELECT ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SYNC_n       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_B[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_BL_ON_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_DCLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_G[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_HSD         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_I2C_SCL     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_INT         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_R[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_VSD         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL2_I2C_SDA     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK2         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT2         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_BCLK       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; AUDIO_GPIO_MFP5  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_RESET_n    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_SDA_MOSI   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_WCLK       ; Bidir    ; (0) 0 ps      ; (6) 868 ps    ; --                    ; --  ; --   ;
; DAC_DATA         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FPGA_RESET_n     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; MAX10_CLK3_50    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[0]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SW[2]            ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; KEY[0]           ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                  ;                   ;         ;
; KEY[1]                                                      ;                   ;         ;
; KEY[2]                                                      ;                   ;         ;
; KEY[3]                                                      ;                   ;         ;
; KEY[4]                                                      ;                   ;         ;
; SW[3]                                                       ;                   ;         ;
; SW[4]                                                       ;                   ;         ;
; SW[5]                                                       ;                   ;         ;
; SW[6]                                                       ;                   ;         ;
; SW[7]                                                       ;                   ;         ;
; SW[8]                                                       ;                   ;         ;
; SW[9]                                                       ;                   ;         ;
; AUDIO_DOUT_MFP2                                             ;                   ;         ;
; AUDIO_MISO_MFP4                                             ;                   ;         ;
; MTL2_INT                                                    ;                   ;         ;
; MTL2_I2C_SDA                                                ;                   ;         ;
; PS2_CLK                                                     ;                   ;         ;
; PS2_CLK2                                                    ;                   ;         ;
; PS2_DAT                                                     ;                   ;         ;
; PS2_DAT2                                                    ;                   ;         ;
; AUDIO_BCLK                                                  ;                   ;         ;
;      - I2S_ASSESS:i2s|WCLK_CNT[1]~20                        ; 1                 ; 6       ;
;      - I2S_ASSESS:i2s|rAUDIO_BCLK~2                         ; 1                 ; 6       ;
;      - I2S_ASSESS:i2s|rAUDIO_BCLK~3                         ; 1                 ; 6       ;
;      - I2S_ASSESS:i2s|rAUDIO_BCLK~1                         ; 1                 ; 6       ;
; AUDIO_GPIO_MFP5                                             ;                   ;         ;
; AUDIO_RESET_n                                               ;                   ;         ;
; AUDIO_SDA_MOSI                                              ;                   ;         ;
; AUDIO_WCLK                                                  ;                   ;         ;
;      - filter:filt0|reg_q[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_q[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_q[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_case[2]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[3]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[4]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[5]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[6]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[7]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[8]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[9]                             ; 0                 ; 0       ;
;      - filter:filt0|reg_case[10]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[11]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[12]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[13]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[14]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[15]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[16]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[17]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[18]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[19]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[20]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[21]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[22]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[23]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[24]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[25]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[26]                            ; 0                 ; 0       ;
;      - filter:filt0|reg_case[27]                            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[0]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[1]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[2]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[3]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[4]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_cnt[5]   ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][23]           ; 0                 ; 0       ;
;      - I2S_ASSESS:i2s|AUDIO_SRCE:audi2|DATA16_MIC[0]~0      ; 1                 ; 6       ;
;      - dff_chain_4:dffchain0|internal_reg[24][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][8]            ; 0                 ; 0       ;
;      - I2S_ASSESS:i2s|SAMPLE_TR                             ; 1                 ; 6       ;
;      - dff_chain_4:dffchain0|internal_reg[23][23]           ; 0                 ; 0       ;
;      - I2S_ASSESS:i2s|AUDIO_SRCE:audi2|ST[0]~0              ; 1                 ; 6       ;
;      - I2S_ASSESS:i2s|rAUDIO_WCLK~2                         ; 1                 ; 6       ;
;      - dff_chain_4:dffchain0|internal_reg[23][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][23]           ; 0                 ; 0       ;
;      - I2S_ASSESS:i2s|rAUDIO_WCLK~3                         ; 1                 ; 6       ;
;      - dff_chain_4:dffchain0|internal_reg[22][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][8]            ; 0                 ; 0       ;
;      - filter:filt0|reg_0[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_2[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_0[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_0[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_2[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_1[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_1[0]                                ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][8]            ; 0                 ; 0       ;
;      - filter:filt0|reg_10[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_11[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_12[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_13[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[9]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[8]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[7]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[6]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[5]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[4]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[3]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[2]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[1]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_14[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_15[0]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_6[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_7[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_5[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_3[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_4[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_8[0]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[9]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[8]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[7]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[6]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[5]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[4]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[3]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[2]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[1]                                ; 0                 ; 0       ;
;      - filter:filt0|reg_9[0]                                ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[24][0]            ; 0                 ; 0       ;
;      - filter:filt0|reg_10[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[10]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[10]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[11]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[11]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[13]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[12]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[13]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[12]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[14]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[14]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_10[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[15]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[15]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[15]                               ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[23][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[22][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[21][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[20][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[19][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[18][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[17][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[16][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[15][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][23]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][22]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][21]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][20]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][19]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][18]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][17]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][16]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][15]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][14]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][13]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][12]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][11]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][10]           ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][9]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][8]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[14][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[13][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[12][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[11][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][7]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][6]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][5]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][4]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][3]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][2]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][1]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[10][0]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[9][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[8][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[7][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[6][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[5][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][23]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][22]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][21]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][20]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][19]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][18]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][17]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][16]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][15]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][14]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][13]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][12]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][11]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][10]            ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][9]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][8]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[4][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[23]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[22]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[21]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[20]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[19]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[18]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[17]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[16]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[15]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[14]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[13]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[12]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[11]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[10]                        ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[9]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[8]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[3][0]             ; 0                 ; 0       ;
;      - filter:filt0|reg_q[23]                               ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_state    ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_sync_1   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[15]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[14]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[13]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[12]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[11]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[10]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[9]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[8]                                    ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[2][0]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_sync_0   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[7]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[6]                                    ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[1][0]             ; 0                 ; 0       ;
;      - filter:filt0|reg_10[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_10[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_11[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_12[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_13[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[23]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[22]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[21]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[20]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[19]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[18]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[17]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_14[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_15[16]                              ; 0                 ; 0       ;
;      - filter:filt0|reg_6[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_6[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_7[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_5[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_3[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_4[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_8[16]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[23]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[22]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[21]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[20]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[19]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[18]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[17]                               ; 0                 ; 0       ;
;      - filter:filt0|reg_9[16]                               ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[5]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[4]                                    ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][7]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][6]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][5]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][4]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][3]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][2]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][1]             ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|internal_reg[0][0]             ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[3]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[2]                                    ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[7]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[6]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[5]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[4]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[3]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[2]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[1]                         ; 0                 ; 0       ;
;      - dff_chain_4:dffchain0|mux[0]                         ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[1]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[0]                                    ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[31]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[29]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[27]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[25]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[23]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[21]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[19]                                   ; 0                 ; 0       ;
;      - lfsr:lfsr1|out[17]                                   ; 0                 ; 0       ;
;      - I2S_ASSESS:i2s|rAUDIO_WCLK~1                         ; 1                 ; 6       ;
;      - GPIO[0]~output                                       ; 1                 ; 6       ;
; DAC_DATA                                                    ;                   ;         ;
; MAX10_CLK1_50                                               ;                   ;         ;
; FPGA_RESET_n                                                ;                   ;         ;
;      - RESET_DELAY_n                                        ; 0                 ; 6       ;
;      - DAC16:dac1|SCLK                                      ; 0                 ; 6       ;
;      - DAC16:dac1|ST[0]                                     ; 0                 ; 6       ;
;      - DAC16:dac1|ST[1]                                     ; 0                 ; 6       ;
;      - DAC16:dac1|ST[2]                                     ; 0                 ; 6       ;
;      - DAC16:dac1|ST[3]                                     ; 0                 ; 6       ;
;      - DELAY_CNT[0]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[1]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[2]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[3]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[4]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[5]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[6]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[7]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[8]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[9]                                         ; 0                 ; 6       ;
;      - DELAY_CNT[10]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[11]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[12]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[13]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[14]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[15]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[16]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[17]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[18]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[19]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[20]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[21]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[22]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[23]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[24]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[25]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[26]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[27]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[28]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[29]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[30]                                        ; 0                 ; 6       ;
;      - DELAY_CNT[31]                                        ; 0                 ; 6       ;
;      - DAC16:dac1|SYNC                                      ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[4]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[7]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[6]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[5]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[3]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[2]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[1]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|CNT[0]                                    ; 0                 ; 6       ;
;      - DAC16:dac1|DELAY[7]~13                               ; 0                 ; 6       ;
;      - DAC16:dac1|DIN                                       ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[23]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[22]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[21]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[20]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[19]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[18]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[17]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[16]                                 ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[15]~0                               ; 0                 ; 6       ;
;      - DAC16:dac1|RDATA[0]                                  ; 0                 ; 6       ;
; MAX10_CLK2_50                                               ;                   ;         ;
;      - RESET_DELAY_n                                        ; 1                 ; 0       ;
; MAX10_CLK3_50                                               ;                   ;         ;
; SW[1]                                                       ;                   ;         ;
;      - filter:filt0|Mux42~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux42~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux43~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux43~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux44~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux44~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux45~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux45~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux46~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux46~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux47~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux47~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux48~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux48~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux49~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux49~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux38~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux38~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux41~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux41~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux40~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux40~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux39~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux39~1                                 ; 0                 ; 6       ;
;      - filter:filt0|reg_case[21]~46                         ; 0                 ; 6       ;
;      - filter:filt0|Mux26~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux26~2                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux26~3                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux27~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux27~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux28~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux28~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux29~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux29~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux30~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux30~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux31~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux31~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux32~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux32~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux33~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux33~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux34~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux34~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux35~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux35~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux36~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux36~1                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux37~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux37~1                                 ; 0                 ; 6       ;
; SW[0]                                                       ;                   ;         ;
;      - filter:filt0|Mux42~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux43~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux44~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux45~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux46~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux47~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux48~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux49~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux38~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux41~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux40~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux39~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux18~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux17~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux16~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux19~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux20~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux21~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux22~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux23~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux24~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux25~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux14~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux13~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux12~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux15~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux26~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux26~4                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux27~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux28~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux29~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux30~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux31~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux32~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux33~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux34~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux35~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux36~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux37~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux2~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux0~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux1~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux3~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux4~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux5~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux6~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux7~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux8~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux9~0                                  ; 0                 ; 6       ;
;      - filter:filt0|Mux10~0                                 ; 0                 ; 6       ;
;      - filter:filt0|Mux11~0                                 ; 0                 ; 6       ;
; SW[2]                                                       ;                   ;         ;
;      - filter:filt0|reg_q[0]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[1]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[2]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[3]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[4]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[5]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[6]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[7]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[8]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[9]                                ; 1                 ; 6       ;
;      - filter:filt0|reg_q[10]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[11]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[12]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[13]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[14]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[15]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[16]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[17]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[18]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[19]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[20]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[21]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_q[22]                               ; 1                 ; 6       ;
;      - filter:filt0|reg_case[2]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[3]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[4]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[5]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[6]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[7]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[8]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[9]                             ; 1                 ; 6       ;
;      - filter:filt0|reg_case[10]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[11]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[12]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[13]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[14]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[15]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[16]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[17]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[18]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[19]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[20]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[21]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[22]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[23]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[24]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[25]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[26]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[27]                            ; 1                 ; 6       ;
;      - filter:filt0|reg_case[21]~46                         ; 1                 ; 6       ;
;      - filter:filt0|Mux26~0                                 ; 1                 ; 6       ;
;      - filter:filt0|Mux26~1                                 ; 1                 ; 6       ;
;      - filter:filt0|Mux26~4                                 ; 1                 ; 6       ;
; KEY[0]                                                      ;                   ;         ;
;      - dff_chain_4:dffchain0|input_debounce:db0|PB_sync_0~0 ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                      ; PLL_1              ; 41      ; Clock                                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; AUDIO_SPI_CTL_RD:u1|CLK_1M                                                                                                                                                                                                                                                                                                                                  ; FF_X1_Y38_N15      ; 3       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|CLK_1M                                                                                                                                                                                                                                                                                                                                  ; FF_X1_Y38_N15      ; 62      ; Clock                                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; AUDIO_SPI_CTL_RD:u1|COUNTER[0]~10                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y34_N30 ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|COUNTER[7]~12                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y32_N2  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|LessThan0~5                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X1_Y38_N30  ; 16      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|ROM_CK                                                                                                                                                                                                                                                                                                                                  ; FF_X1_Y38_N7       ; 1       ; Clock                                    ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                       ; LCCOMB_X37_Y35_N8  ; 1       ; Write enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                          ; LCCOMB_X37_Y35_N4  ; 7       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                          ; LCCOMB_X37_Y35_N2  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                          ; LCCOMB_X37_Y35_N26 ; 8       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~10                                                                                                                                                                                                               ; LCCOMB_X37_Y31_N16 ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                                                                                                                                                                                ; LCCOMB_X37_Y31_N2  ; 16      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~4                                                                                                                                                                      ; LCCOMB_X39_Y35_N18 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~10                                                                                                                                                                ; LCCOMB_X39_Y38_N28 ; 5       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~11                                                                                                                                                                ; LCCOMB_X39_Y35_N12 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|ST[3]                                                                                                                                                                                                                                                                                                                                   ; FF_X10_Y38_N17     ; 38      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|W_REG_DATA[15]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y32_N20 ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|W_REG_DATA_R[15]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y34_N8  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_SPI_CTL_RD:u1|W_REG_DATA_T[14]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y31_N20 ; 15      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; AUDIO_WCLK                                                                                                                                                                                                                                                                                                                                                  ; PIN_H12            ; 1098    ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|DELAY[1]~11                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N26 ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|DELAY[7]~14                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|RDATA[15]~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y28_N24 ; 15      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; DAC16:dac1|SYS_CLK                                                                                                                                                                                                                                                                                                                                          ; FF_X77_Y39_N15     ; 47      ; Clock                                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; FPGA_RESET_n                                                                                                                                                                                                                                                                                                                                                ; PIN_D9             ; 59      ; Async. clear, Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2S_ASSESS:i2s|AUDIO_SRCE:audi2|DATA16_MIC[0]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y25_N14 ; 16      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; I2S_ASSESS:i2s|SAMPLE_TR                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y25_N24 ; 115     ; Clock                                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; I2S_ASSESS:i2s|SAMPLE_TR                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y25_N24 ; 24      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; I2S_ASSESS:i2s|WCLK_CNT[1]~20                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y25_N6  ; 16      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; LED_METER:led|PEAK_DELAY:pk|Equal1~10                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y23_N30 ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; LED_METER:led|PEAK_DELAY:pk|LessThan0~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y27_N16 ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; LED_METER:led|PEAK_DELAY:pk|LessThan1~22                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N28 ; 46      ; Clock enable, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LED_METER:led|PEAK_DELAY:pk|MPEAK[7]~32                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y27_N30 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; LED_METER:led|PEAK_DELAY:pk|PEAK5[10]~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y27_N24 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; LessThan0~10                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y28_N0  ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                              ; PLL_3              ; 143     ; Clock                                    ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[4]~22                                                                                                                                                                                    ; LCCOMB_X45_Y40_N22 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0                                                                                                                                                                                        ; LCCOMB_X42_Y38_N26 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_int_timer~1                                                                                                                                                                                   ; LCCOMB_X45_Y40_N24 ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                    ; FF_X35_Y36_N5      ; 65      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; MAX10_ADC:madc|always0~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y36_N6  ; 74      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_N5             ; 3       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_N5             ; 16      ; Clock                                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                               ; PIN_V9             ; 2       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                               ; PIN_V9             ; 32      ; Clock                                    ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; MAX10_CLK3_50                                                                                                                                                                                                                                                                                                                                               ; PIN_N14            ; 1       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                           ; PLL_4              ; 55      ; Clock                                    ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; RESET_DELAY_n                                                                                                                                                                                                                                                                                                                                               ; FF_X35_Y25_N31     ; 136     ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|LessThan6~2                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y22_N8  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|PW_CH                                                                                                                                                                                                                                                                                                                                      ; FF_X34_Y22_N29     ; 29      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|SW_ADDR[5]~4                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y22_N2  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|Equal0~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y24_N0  ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|LessThan6~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y25_N0  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|LessThan8~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y25_N30 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                       ; PIN_N21            ; 53      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 134     ; Clock                                    ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 23      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; dff_chain_4:dffchain0|input_debounce:db0|comb~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y19_N24 ; 7       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; filter:filt0|reg_case[21]~46                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y26_N2  ; 26      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X38_Y34_N1      ; 24      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X41_Y34_N26 ; 4       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X41_Y34_N20 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X39_Y34_N24 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X39_Y34_N8  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X38_Y33_N31     ; 10      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X39_Y33_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X38_Y33_N17     ; 8       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X37_Y33_N8  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15              ; LCCOMB_X41_Y33_N30 ; 5       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X39_Y33_N14 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X39_Y33_N8  ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~12      ; LCCOMB_X39_Y33_N16 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~22 ; LCCOMB_X40_Y33_N20 ; 5       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~23 ; LCCOMB_X40_Y33_N30 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X38_Y34_N27     ; 15      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X38_Y34_N7      ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X39_Y34_N5      ; 28      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X38_Y34_N10 ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X37_Y34_N25     ; 22      ; Async. clear, Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X39_Y34_N12 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]                         ; PLL_1              ; 41      ; 38                                   ; Global Clock         ; GCLK18           ; --                        ;
; AUDIO_SPI_CTL_RD:u1|CLK_1M                                                                                     ; FF_X1_Y38_N15      ; 62      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; AUDIO_SPI_CTL_RD:u1|ROM_CK                                                                                     ; FF_X1_Y38_N7       ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; DAC16:dac1|SYS_CLK                                                                                             ; FF_X77_Y39_N15     ; 47      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; I2S_ASSESS:i2s|SAMPLE_TR                                                                                       ; LCCOMB_X36_Y25_N24 ; 115     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0] ; PLL_3              ; 143     ; 4                                    ; Global Clock         ; GCLK14           ; --                        ;
; MAX10_CLK1_50                                                                                                  ; PIN_N5             ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; MAX10_CLK2_50                                                                                                  ; PIN_V9             ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|wire_pll1_clk[0]                              ; PLL_4              ; 55      ; 12                                   ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                   ; JTAG_X43_Y40_N0    ; 134     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; AUDIO_WCLK~input ; 1098         ;
+------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF      ; Location                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; LOOP.hex ; M9K_X33_Y31_N0                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 3200         ; 16           ; 3200         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 51200 ; 3200                        ; 9                           ; 3200                        ; 9                           ; 28800               ; 5    ; None     ; M9K_X33_Y25_N0, M9K_X33_Y20_N0, M9K_X5_Y23_N0, M9K_X33_Y23_N0, M9K_X5_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SOUND_TO_MTL2:sm|PIPO:P2|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 3200         ; 16           ; 3200         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 51200 ; 3200                        ; 9                           ; 3200                        ; 9                           ; 28800               ; 5    ; None     ; M9K_X33_Y24_N0, M9K_X33_Y22_N0, M9K_X5_Y22_N0, M9K_X33_Y21_N0, M9K_X5_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |adc_mic_lcd|AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ALTSYNCRAM                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000100000001) (401) (257) (101)   ;(0000000100000000) (400) (256) (100)   ;(0001101100001100) (15414) (6924) (1B0C)   ;(0000010000000000) (2000) (1024) (400)   ;(0010000100000110) (20406) (8454) (2106)   ;(0000101110000001) (5601) (2945) (B81)   ;(0000110010000001) (6201) (3201) (C81)   ;
;8;(0001001100000001) (11401) (4865) (1301)    ;(0001010000000010) (12002) (5122) (1402)   ;(0001110100000100) (16404) (7428) (1D04)   ;(0001111010010000) (17220) (7824) (1E90)   ;(0011111100111100) (37474) (16188) (3F3C)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000001) (1) (1) (01)   ;
;16;(0011101100000000) (35400) (15104) (3B00)    ;(0011110000000000) (36000) (15360) (3C00)   ;(0100011100000000) (43400) (18176) (4700)   ;(0011111100000000) (37400) (16128) (3F00)   ;(0000111000000000) (7000) (3584) (E00)   ;(0000111000000000) (7000) (3584) (E00)   ;(0000001000000000) (1000) (512) (200)   ;(0001001000000000) (11000) (4608) (1200)   ;
;24;(0001001100000000) (11400) (4864) (1300)    ;(0000100100000000) (4400) (2304) (900)   ;(0000000000000000) (0) (0) (00)   ;(0011111100000000) (37400) (16128) (3F00)   ;(0001101000000000) (15000) (6656) (1A00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000001) (1) (1) (01)   ;(0000000000000000) (0) (0) (00)   ;(0000110100000000) (6400) (3328) (D00)   ;(0000111000000000) (7000) (3584) (E00)   ;(0011110000000000) (36000) (15360) (3C00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000001) (1) (1) (01)   ;(0100011100000000) (43400) (18176) (4700)   ;(0100100000000000) (44000) (18432) (4800)   ;(0100100100000000) (44400) (18688) (4900)   ;(0100101000000000) (45000) (18944) (4A00)   ;
;48;(0000000000000001) (1) (1) (01)    ;(0000110000000000) (6000) (3072) (C00)   ;(0000110100000000) (6400) (3328) (D00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000001) (1) (1) (01)    ;(0011010000110000) (32060) (13360) (3430)   ;(0011011000000001) (33001) (13825) (3601)   ;(0000111000001000) (7010) (3592) (E08)   ;(0000111100001000) (7410) (3848) (F08)   ;(0011100100000001) (34401) (14593) (3901)   ;(0000001000000001) (1001) (513) (201)   ;(0011101110000000) (35600) (15232) (3B80)   ;
;72;(0011110010000000) (36200) (15488) (3C80)    ;(0000101001000000) (5100) (2624) (A40)   ;(0001001000010010) (11022) (4626) (1212)   ;(0001001100010010) (11422) (4882) (1312)   ;(0001100000100111) (14047) (6183) (1827)   ;(0001100100100111) (14447) (6439) (1927)   ;(0011011100110000) (33460) (14128) (3730)   ;(0000000100001000) (410) (264) (108)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000101110000001) (5601) (2945) (B81)   ;(0001001010000000) (11200) (4736) (1280)   ;(0001101100001101) (15415) (6925) (1B0D)   ;(0011010100010010) (32422) (13586) (3512)   ;(0001110100000111) (16407) (7431) (1D07)   ;(0010000000000000) (20000) (8192) (2000)   ;(0010000100000001) (20401) (8449) (2101)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0101000111000010) (50702) (20930) (51C2)   ;(0101001000000000) (51000) (20992) (5200)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0101011000000000) (53000) (22016) (5600)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0101111000000000) (57000) (24064) (5E00)   ;(0000000000000001) (1) (1) (01)   ;(0000100111111111) (4777) (2559) (9FF)   ;(0001001000000000) (11000) (4608) (1200)   ;(0001001100000000) (11400) (4864) (1300)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0011000000000000) (30000) (12288) (3000)   ;(0100000000000000) (40000) (16384) (4000)   ;(0001001010000001) (11201) (4737) (1281)   ;(0001001110000010) (11602) (4994) (1382)   ;(0001010010000000) (12200) (5248) (1480)   ;(0011111111010100) (37724) (16340) (3FD4)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0100000000000000) (40000) (16384) (4000)   ;(0100000100000000) (40400) (16640) (4100)   ;(0100001000000000) (41000) (16896) (4200)   ;(0011110000000001) (36001) (15361) (3C01)   ;(0011110100000001) (36401) (15617) (3D01)   ;(0000000000000000) (0) (0) (00)   ;(0010010011111111) (22377) (9471) (24FF)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,155 / 148,641 ( 2 % ) ;
; C16 interconnects     ; 50 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 1,399 / 106,704 ( 1 % ) ;
; Direct links          ; 720 / 148,641 ( < 1 % ) ;
; Global clocks         ; 10 / 20 ( 50 % )        ;
; Local interconnects   ; 1,811 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 70 / 5,406 ( 1 % )      ;
; R4 interconnects      ; 2,003 / 147,764 ( 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 231) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 20                            ;
; 2                                           ; 5                             ;
; 3                                           ; 4                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 6                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 7                             ;
; 12                                          ; 5                             ;
; 13                                          ; 16                            ;
; 14                                          ; 11                            ;
; 15                                          ; 22                            ;
; 16                                          ; 119                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.08) ; Number of LABs  (Total = 231) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 28                            ;
; 1 Clock                            ; 160                           ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 13                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 5                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.70) ; Number of LABs  (Total = 231) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 16                            ;
; 2                                            ; 7                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 14                            ;
; 15                                           ; 15                            ;
; 16                                           ; 12                            ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 8                             ;
; 20                                           ; 7                             ;
; 21                                           ; 7                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 12                            ;
; 26                                           ; 14                            ;
; 27                                           ; 9                             ;
; 28                                           ; 10                            ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 9                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.91) ; Number of LABs  (Total = 231) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 54                            ;
; 2                                               ; 25                            ;
; 3                                               ; 13                            ;
; 4                                               ; 6                             ;
; 5                                               ; 15                            ;
; 6                                               ; 10                            ;
; 7                                               ; 10                            ;
; 8                                               ; 11                            ;
; 9                                               ; 14                            ;
; 10                                              ; 6                             ;
; 11                                              ; 4                             ;
; 12                                              ; 11                            ;
; 13                                              ; 9                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 9                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 7                             ;
; 25                                              ; 5                             ;
; 26                                              ; 5                             ;
; 27                                              ; 2                             ;
; 28                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.32) ; Number of LABs  (Total = 231) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 34                            ;
; 3                                            ; 14                            ;
; 4                                            ; 19                            ;
; 5                                            ; 12                            ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 16                            ;
; 9                                            ; 9                             ;
; 10                                           ; 13                            ;
; 11                                           ; 4                             ;
; 12                                           ; 7                             ;
; 13                                           ; 10                            ;
; 14                                           ; 8                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 4                             ;
; 25                                           ; 9                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 6                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 102          ; 0            ; 102          ; 0            ; 0            ; 106       ; 102          ; 0            ; 106       ; 106       ; 0            ; 10           ; 0            ; 0            ; 18           ; 0            ; 10           ; 18           ; 0            ; 0            ; 7            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 106       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 106          ; 4            ; 106          ; 106          ; 0         ; 4            ; 106          ; 0         ; 0         ; 106          ; 96           ; 106          ; 106          ; 88           ; 106          ; 96           ; 88           ; 106          ; 106          ; 99           ; 96           ; 106          ; 106          ; 106          ; 106          ; 106          ; 0         ; 106          ; 106          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_DIN_MFP1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_DOUT_MFP2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_MCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_MISO_MFP4     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_SCL_SS_n      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_SCLK_MFP3     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_SPI_SELECT    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SYNC_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_BL_ON_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_DCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_HSD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_INT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_VSD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL2_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_BCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_GPIO_MFP5     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_RESET_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_SDA_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_WCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DATA            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK3_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                                                                      ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
; madc|u0|altpll_sys|sd1|pll7|clk[0]                                                                   ; madc|u0|altpll_sys|sd1|pll7|clk[0]             ; 6.4               ;
; MAX10_CLK2_50,pll|altpll_component|auto_generated|pll1|clk[0],I/O                                    ; madc|u0|altpll_sys|sd1|pll7|clk[0]             ; 3.7               ;
; PP|altpll_component|auto_generated|pll1|clk[0]                                                       ; PP|altpll_component|auto_generated|pll1|clk[0] ; 1.8               ;
; MAX10_CLK2_50,pll|altpll_component|auto_generated|pll1|clk[0],madc|u0|altpll_sys|sd1|pll7|clk[0],I/O ; madc|u0|altpll_sys|sd1|pll7|clk[0]             ; 1.1               ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                 ; Destination Register                                                                                                                                                             ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; I2S_ASSESS:i2s|rAUDIO_WCLK~1                                                                                                                                                                                    ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W     ; 1.232             ;
; I2S_ASSESS:i2s|rAUDIO_WCLK~_emulated                                                                                                                                                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W     ; 1.232             ;
; RESET_DELAY_n                                                                                                                                                                                                   ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W     ; 1.232             ;
; AUDIO_WCLK                                                                                                                                                                                                      ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W     ; 1.232             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|pend                                                   ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND    ; 0.692             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY3                                ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND    ; 0.692             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND                                   ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND    ; 0.692             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|eoc_synch_dly                                          ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND    ; 0.692             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer|dreg[0]     ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND    ; 0.692             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[11]                                           ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[11]            ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[9]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[9]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[8]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[8]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[7]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[7]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[6]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[6]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[5]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[5]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[4]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[4]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[3]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[3]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[2]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[2]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[1]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[1]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[0]                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[0]             ; 0.330             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT                                        ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.218             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_PEND                                ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.218             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_SOC                                   ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.218             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|cmd_fetched                                            ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.218             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[10]                                                                                                                                                                   ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.193             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[4]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.193             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[11]                                                                                                                                                                   ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.193             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[8]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.191             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W                                    ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PRE_CONV     ; 0.188             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[0]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.181             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[9]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.180             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV_DLY1                                   ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP      ; 0.179             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|conv_dly1_s_flp                                        ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|pend                    ; 0.179             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY1                                ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY2 ; 0.179             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY2                                ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY3 ; 0.179             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND_DLY1                              ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_PEND ; 0.179             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[2]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.175             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[1]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.175             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|H_Cont[3]                                                                                                                                                                    ; SOUND_TO_MTL2:sm|PIPO:P1|altsyncram:altsyncram_component|altsyncram_soj1:auto_generated|ram_block1a7~portb_address_reg0                                                          ; 0.175             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PRE_CONV                                    ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.132             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP                                     ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.132             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[10]                                           ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[10]            ; 0.090             ;
; SOUND_TO_MTL2:sm|VGA_Controller:vc|V_Cont[11]                                                                                                                                                                   ; SOUND_TO_MTL2:sm|VGA_Controller:vc|V_Cont[11]                                                                                                                                    ; 0.080             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD                                      ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.066             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV                                        ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                 ; 0.066             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN_TSEN                                 ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN                                      ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.IDLE                                        ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[6]                                           ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[7]                                           ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN_DONE                                 ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer|dreg[0] ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|clk_dft_synch_dly                                      ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_CH                                    ; MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                ; 0.062             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a15~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a14~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a13~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a12~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a11~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                     ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a10~portb_datain_reg0                         ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a9~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a8~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a7~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a6~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a5~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a4~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a3~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a2~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a1~portb_datain_reg0                          ; 0.056             ;
; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                      ; AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a0~portb_datain_reg0                          ; 0.056             ;
; I2S_ASSESS:i2s|AUDIO_SRCE:audi2|ST[1]                                                                                                                                                                           ; I2S_ASSESS:i2s|AUDIO_SRCE:audi2|ROM_CK                                                                                                                                           ; 0.055             ;
; I2S_ASSESS:i2s|AUDIO_SRCE:audi2|ST[0]                                                                                                                                                                           ; I2S_ASSESS:i2s|AUDIO_SRCE:audi2|ST[1]                                                                                                                                            ; 0.015             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484I7G for design "adc_mic_lcd"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 115, clock division of 117, and phase shift of 0 degrees (0 ps) for AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 44
Info (15535): Implemented PLL "PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/pll_vga_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 33, clock division of 50, and phase shift of 0 degrees (0 ps) for PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/pll_vga_altpll.v Line: 51
Info (15535): Implemented PLL "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[1] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
Critical Warning (15042): The input clock frequency specification of PLL "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" is different from the output clock frequency specification of the source PLLs that are driving it File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Critical Warning (15043): Input port inclk[0] of PLL "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" and its source clk[0] (the output port of PLL "AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|pll1") have different specified frequencies, 50.0 MHz and 49.1 MHz respectively File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484C7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (15535): Implemented PLL "AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 115, clock division of 117, and phase shift of 0 degrees (0 ps) for AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 44
Info (15535): Implemented PLL "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" as MAX 10 PLL type File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[1] port File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'adc_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'adc_qsys/synthesis/submodules/altera_modular_adc_control.sdc'
Info (332104): Reading SDC File: 'adc_mic_lcd.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 117 -multiply_by 115 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PP|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 33 -duty_cycle 50.00 -name {PP|altpll_component|auto_generated|pll1|clk[0]} {PP|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {madc|u0|altpll_sys|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {madc|u0|altpll_sys|sd1|pll7|clk[0]} {madc|u0|altpll_sys|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {madc|u0|altpll_sys|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {madc|u0|altpll_sys|sd1|pll7|clk[1]} {madc|u0|altpll_sys|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: RESET_DELAY_n was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch I2S_ASSESS:i2s|rAUDIO_BCLK~1 is being clocked by RESET_DELAY_n
Warning (332060): Node: AUDIO_WCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dff_chain_4:dffchain0|internal_reg[24][15] is being clocked by AUDIO_WCLK
Warning (332060): Node: AUDIO_SPI_CTL_RD:u1|CLK_1M was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AUDIO_SPI_CTL_RD:u1|COUNTER[0] is being clocked by AUDIO_SPI_CTL_RD:u1|CLK_1M
Warning (332060): Node: DAC16:dac1|SYS_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DAC16:dac1|DELAY[0] is being clocked by DAC16:dac1|SYS_CLK
Warning (332060): Node: AUDIO_SPI_CTL_RD:u1|ROM_CK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AUDIO_SPI_CTL_RD:u1|SPI_RAM:R|altsyncram:altsyncram_component|altsyncram_iej1:auto_generated|altsyncram_uk92:altsyncram1|ram_block3a15~porta_datain_reg0 is being clocked by AUDIO_SPI_CTL_RD:u1|ROM_CK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
    Info (332098): From: madc|u0|modular_adc_0|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: MAX10_ADC:madc|adc_qsys:u0|adc_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: madc|u0|altpll_sys|sd1|pll7|clk[0] with master clock period: 20.347 found on PLL node: madc|u0|altpll_sys|sd1|pll7|clk[0] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: madc|u0|altpll_sys|sd1|pll7|clk[1] with master clock period: 20.347 found on PLL node: madc|u0|altpll_sys|sd1|pll7|clk[1] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.347 madc|u0|altpll_sys|sd1|pll7|clk[0]
    Info (332111):  101.739 madc|u0|altpll_sys|sd1|pll7|clk[1]
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):   20.000 MAX10_CLK3_50
    Info (332111):   20.347 pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   30.303 PP|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_3) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed)) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUDIO_SPI_CTL_RD:u1|CLK_1M File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 11
Info (176353): Automatically promoted node PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/pll_vga_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN V9 (CLK6n, DIFFIO_TX_RX_B18n, DIFFOUT_B18n, High_Speed)) File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RESET_DELAY_n File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 104
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node I2S_ASSESS:i2s|SAMPLE_TR  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[0] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[1] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[2] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[3] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[4] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[5] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[6] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[7] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[8] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176357): Destination node I2S_ASSESS:i2s|WCLK_CNT[9] File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/I2S_ASSESS.v Line: 61
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node AUDIO_SPI_CTL_RD:u1|CLK_1M  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUDIO_SPI_CTL_RD:u1|CLK_1M~0 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 11
        Info (176357): Destination node AUDIO_SPI_CTL_RD:u1|ROM_CK File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 155
Info (176353): Automatically promoted node DAC16:dac1|SYS_CLK  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/DAC16.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DAC16:dac1|SYS_CLK~0 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/DAC16.v Line: 11
Info (176353): Automatically promoted node AUDIO_SPI_CTL_RD:u1|ROM_CK  File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 155
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUDIO_SPI_CTL_RD:u1|Selector0~0 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/V/AUDIO_SPI_CTL_RD.v Line: 82
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Block RAM
Warning (15064): PLL "AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|pll1" output port clk[0] feeds output pin "AUDIO_MCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/audio_pll_altpll.v Line: 44
Warning (15064): PLL "PLL_VGA:PP|altpll:altpll_component|PLL_VGA_altpll:auto_generated|pll1" output port clk[0] feeds output pin "MTL2_DCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/ben/Documents/GitHub/KPCDASS2017/db/pll_vga_altpll.v Line: 51
Warning (15055): PLL "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
    Info (15024): Input port INCLK[0] of node "MAX10_ADC:madc|adc_qsys:u0|adc_qsys_altpll_sys:altpll_sys|adc_qsys_altpll_sys_altpll_3p92:sd1|pll7" is driven by AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node AUDIO_PLL:pll|altpll:altpll_component|AUDIO_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_qsys/synthesis/submodules/adc_qsys_altpll_sys.v Line: 151
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169177): 11 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at M9 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 12
    Info (169178): Pin MTL2_INT uses I/O standard 3.3-V LVTTL at R10 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 58
    Info (169178): Pin MTL2_I2C_SDA uses I/O standard 3.3-V LVTTL at P10 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 57
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at V3 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 63
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at U1 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 64
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at P3 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 65
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at R3 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 66
    Info (169178): Pin DAC_DATA uses I/O standard 3.3-V LVTTL at A2 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 46
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 13
    Info (169178): Pin FPGA_RESET_n uses I/O standard 3.3-V LVTTL at D9 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 18
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at V9 File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 14
Warning (169064): Following 11 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin MTL2_I2C_SDA has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 57
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 63
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 64
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 65
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 66
    Info (169065): Pin AUDIO_BCLK has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 32
    Info (169065): Pin AUDIO_GPIO_MFP5 has a permanently enabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 35
    Info (169065): Pin AUDIO_RESET_n has a permanently enabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 38
    Info (169065): Pin AUDIO_SDA_MOSI has a permanently enabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 41
    Info (169065): Pin AUDIO_WCLK has a permanently disabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 43
    Info (169065): Pin DAC_DATA has a permanently enabled output enable File: C:/Users/ben/Documents/GitHub/KPCDASS2017/adc_mic_lcd.v Line: 46
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/adc_mic_lcd.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 1295 megabytes
    Info: Processing ended: Fri Jun 02 16:02:42 2017
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ben/Documents/GitHub/KPCDASS2017/output_files/adc_mic_lcd.fit.smsg.


