<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:09.179</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7024426</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>후면 딥 트렌치 커패시터 및 인덕터 구조체들</inventionTitle><inventionTitleEng>BACKSIDE DEEP TRENCH CAPACITOR AND INDUCTOR STRUCTURES</inventionTitleEng><openDate>2025.08.25</openDate><openNumber>10-2025-0126799</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 단일-칩 솔루션들은 높은 커패시턴스 및/또는 인덕턴스 밀도를 제공한다. 실시예들은 RF 신호들까지 DC 및/또는 서브-KHz 신호들을 이용하는 응용들에 대해 비교적 큰 커패시턴스 및/또는 인덕턴스 값들을 제공한다. 실시예들은 후면을 갖는 기판, 기판 상에 형성되는 하부 구조체, 및 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체를 갖는 집적 회로를 포함할 수 있고, 집적 회로는, 기판의 후면에 형성되고 제 1 전도층, 유전체, 및 제 2 전도층으로 라이닝되는 하나 이상의 트렌치들; 제 1 전도층과 금속화 층의 제 1 부분 사이의 제 1 전기적 연결부; 및 제 2 전도층과 금속화 층의 제 2 부분 사이의 제 2 전기적 연결부를 포함하는 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 더 포함한다. 실시예들은 또한 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 갖는 집적 회로를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.27</internationOpenDate><internationOpenNumber>WO2024137339</internationOpenNumber><internationalApplicationDate>2023.12.14</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/084065</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 후면을 갖는 기판, 상기 기판 상에 형성되는 하부 구조체, 및 상기 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체를 갖는 집적 회로로서,상기 집적 회로는, (a) 상기 기판의 상기 후면에 형성되고 제 1 전도층, 유전체, 및 제 2 전도층으로 라이닝되는 하나 이상의 트렌치들; (b) 상기 제 1 전도층과 상기 금속화 층의 제 1 부분 사이의 제 1 전기적 연결부; 및 (c) 상기 제 2 전도층과 상기 금속화 층의 제 2 부분 사이의 제 2 전기적 연결부를 포함하는 적어도 하나의 후면 딥 트렌치 커패시터(backside deep trench capacitor) 구조체를 더 포함하는, 집적 회로.  </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 제 1 전기적 연결부 또는 상기 제 2 전기적 연결부 중 적어도 하나는 실리콘 관통 비아(through-silicon via)인, 집적 회로.  </claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 하나 이상의 트렌치들 중 적어도 하나는 상기 기판의 후면으로부터 상기 기판을 관통하여 상기 금속화 층의 상기 제 1 부분까지 형성되는, 집적 회로. </claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 제 2 전기적 연결부는 캡핑된(capped) 커넥터 트렌치로부터 형성되는, 집적 회로.  </claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 제 1 전도층은 상기 하나 이상의 트렌치들 중 적어도 하나의 트렌치 주위의 상기 기판의 전도성 영역을 포함하는, 집적 회로.  </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서, 상기 제 2 전기적 연결부는 커넥터 트렌치로부터 형성되는, 집적 회로. </claim></claimInfo><claimInfo><claim>7. 후면을 갖는 기판, 상기 기판 상에 형성되는 하부 구조체, 및 상기 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체를 갖는 집적 회로로서,상기 집적 회로는, (a) 상기 기판의 상기 후면에 형성되고 제 1 전도층, 유전체, 및 제 2 전도층으로 라이닝되는 하나 이상의 트렌치들 - 상기 하나 이상의 트렌치들 중 적어도 하나의 트렌치의 상기 제 1 전도층은 상기 금속화 층의 대응하는 부분과 전기적으로 접촉함 -; 및(b) 상기 기판의 상기 후면에 형성되고 제 1 전도층, 유전체, 및 제 2 전도층으로 라이닝되는 캡핑된 커넥터 트렌치 - 상기 제 1 전도층 및 상기 제 2 전도층은 함께 단락되고, (1) 상기 하나 이상의 트렌치들의 상기 제 2 전도층과 전기적으로 접촉하고, (2) 상기 금속화 층의 연관된 부분과 전기적으로 접촉함 -를 포함하는 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 더 포함하는, 집적 회로.  </claim></claimInfo><claimInfo><claim>8. 후면을 갖는 기판, 상기 기판 상에 형성되는 하부 구조체, 및 상기 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체를 갖는 집적 회로에서 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 만드는 방법으로서,(a) 상기 기판의 상기 후면에 하나 이상의 트렌치들을 형성하는 단계;(b) 상기 하나 이상의 트렌치들 중 적어도 하나의 트렌치를 제 1 전도층, 유전체, 및 제 2 전도층으로 라이닝하는 단계; (c) 상기 제 1 전도층과 상기 금속화 층의 제 1 부분 사이에 제 1 전기적 연결부를 형성하는 단계; 및 (d) 상기 제 2 전도층과 상기 금속화 층의 제 2 부분 사이에 제 2 전기적 연결부를 형성하는 단계를 포함하는, 방법.  </claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 상기 제 1 전기적 연결부 또는 상기 제 2 전기적 연결부 중 적어도 하나는 실리콘 관통 비아인, 방법.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서, 상기 하나 이상의 트렌치들 중 적어도 하나는 상기 기판의 상기 후면으로부터 상기 기판을 관통하여 상기 금속화 층의 상기 제 1 부분까지 형성되는, 방법.  </claim></claimInfo><claimInfo><claim>11. 제 8 항에 있어서,상기 제 2 전기적 연결부를 캡핑된 커넥터 트렌치로서 형성하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 제 8 항에 있어서, 상기 제 1 전도성 층은 상기 하나 이상의 트렌치들 중 적어도 하나의 트렌치 주위의 상기 기판의 전도성 영역을 포함하는, 방법. </claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 제 2 전기적 연결부를 커넥터 트렌치로서 형성하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제 8 항에 있어서, 상기 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 만들기 이전에 다른 구조체 상에 상기 집적 회로를 장착하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서, 상기 다른 구조체는 인터포저 또는 라미네이트 중 하나인, 방법.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서, 상기 다른 구조체는 제 2 집적 회로인, 방법.</claim></claimInfo><claimInfo><claim>17. 후면을 갖는 기판, 상기 기판 상에 형성되는 하부 구조체, 및 상기 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체(superstructure)를 갖는 집적 회로로서,상기 집적 회로는, (a) 상기 기판의 상기 후면에 형성되고 전도층으로 라이닝되는 하나 이상의 트렌치들의 제 1 세트; (b) 상기 기판의 상기 후면에 형성되고 전도층으로 라이닝되는 하나 이상의 트렌치들의 제 2 세트;(c) 상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 연관된 쌍들의 상기 전도층을 커플링하는 상기 금속화 층 내의 전기적 연결부들의 제 1 세트; 및(d) 상기 기판의 상기 후면 상에 형성되고, 상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 연관된 쌍들의 상기 전도층을 커플링하는 전기적 연결부들의 제 2 세트를 포함하는 적어도 하나의 후면 딥 트렌치 인덕터 구조체를 더 포함하며,상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 상기 커플링된 전도층들, 그리고 상기 전기적 연결부들의 제 1 세트 및 상기 전기적 연결부들의 제 2 세트는 전도성 재료의 연속적인 코일을 형성하는, 집적 회로.  </claim></claimInfo><claimInfo><claim>18. 후면을 갖는 기판, 상기 기판 상에 형성되는 하부 구조체, 및 상기 하부 구조체 상에 형성되고 금속화 층을 갖는 상부 구조체를 갖는 집적 회로에서 적어도 하나의 후면 딥 트렌치 인덕터 구조체를 만드는 방법으로서,상기 방법은,(a) 상기 기판의 상기 후면에 하나 이상의 트렌치들의 제 1 세트를 형성하는 단계;(b) 상기 하나 이상의 트렌치들의 제 1 세트를 전도층으로 라이닝하는 단계;(c) 상기 기판의 상기 후면에 하나 이상의 트렌치들의 제 2 세트를 형성하는 단계;(d) 상기 하나 이상의 트렌치들의 제 2 세트를 전도층으로 라이닝하는 단계;(e) 상기 금속화 층 내에서, 상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 연관된 쌍들의 상기 전도층을 전기적으로 커플링하는 단계; 및(f) 상기 기판의 후면 상에, 상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 연관된 쌍들의 상기 전도층을 전기적으로 커플링하는 단계를 포함하며, 상기 하나 이상의 트렌치들의 제 1 세트와 상기 하나 이상의 트렌치들의 제 2 세트의 상기 커플링된 전도층들은 전도성 재료의 연속적인 코일을 형성하는, 방법.  </claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서, 상기 적어도 하나의 후면 딥 트렌치 커패시터 구조체를 만들기 이전에 다른 구조체 상에 상기 집적 회로를 장착하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 다른 구조체는 인터포저 또는 라미네이트 중 하나인, 방법. </claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서, 상기 다른 구조체는 제 2 집적 회로인, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 교토후 나가오카쿄시 히가시코타리 *초메 **반 *고</address><code>519980960646</code><country>일본</country><engName>Murata Manufacturing Co., Ltd.</engName><name>가부시키가이샤 무라타 세이사쿠쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>인도</country><engName>RAY, Shishir</engName><name>레이 시시르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>인도</country><engName>KUMAR, Anil</engName><name>쿠마르 아닐</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>미국</country><engName>GOKTEPELI, Sinan</engName><name>곡테펠리 시난</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>프랑스</country><engName>KOUASSI, Kouassi Sebastien</engName><name>쿠아시 쿠아시 세바스티앙</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)</address><code>920050001107</code><country>대한민국</country><engName>KIM TAEHUN</engName><name>김태헌</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.12.22</priorityApplicationDate><priorityApplicationNumber>18/087,484</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0822577-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-5-2025-0125959-51</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257024426.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9387d67d972056d2993100cf30f5e328b97e89fb7e3b062b1c904bc32bd69390c52b81e2acbd14f7fdc000b26ae71c2f7fdb2b3bf072525f9c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1e2d9a0c5393ced2710799128ccdba97a27e65075f3d0781aba9f8e430e24fb89fd7c60324b2a2267f5e5c1c021ee3853c6032a690599e98</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>