[
  {
    "match_id": "M-0001",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0002",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0003",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0004",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0005",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0006",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0007",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0008",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0009",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0010",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0011",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0012",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0013",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0014",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0015",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0016",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0017",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0018",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0019",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0020",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "AXI-REQ-L0-001\nNexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır\nBasit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır\nTCL otomasyon ile tüm örnekler yeniden üretilebilir\nSentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns)\nKaynak kullanımı < %5 (eğitim projesi)\nDigilent Nexys Video (xc7a200tsbg484-1)\nVivado 2025.1\nCLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0021",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0022",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:77eb5a84b8",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ns, timing, wns"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0023",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:1e1dad85d4",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ba"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0024",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:97c39b83fe",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ns, timing, wns"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0025",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0026",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0027",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0028",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0029",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0030",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0031",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0032",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0033",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0034",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0035",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0036",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0037",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0038",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0039",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0040",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0041",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0042",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0043",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0044",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0045",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0046",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0047",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0048",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0049",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0050",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0051",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Nexys Video board üzerinde AXI bus mimarisi örnekleri çalıştırılır Basit GPIO'dan MicroBlaze+AXI sistemine kademeli ilerleme sağlanır TCL otomasyon ile tüm örnekler yeniden üretilebilir Sentez başarıyla tamamlanır ve timing karşılanır (WNS ≥ 0 ns) Kaynak kullanımı < %5 (eğitim projesi)"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0052",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:aef11cc9c1",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: tcl, xc7a200tsbg484"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0053",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:01e7e4f6d6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0054",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:0c1245e00f",
      "name": "create_clock"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0055",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:56555be470",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0056",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6e569b09e5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0057",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6bf6a48253",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0058",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ff3188672",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0059",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:fcfb2d5e17",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0060",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ab652be00",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0061",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:5929c59769",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0062",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:626c36ead9",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0063",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:cf3500401e",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0064",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:be39a1ff0b",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0065",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:4e8dade1f5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0066",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:59334f5789",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0067",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f4b9aeb02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0068",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:8ad791deaa",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0069",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:45ad944594",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0070",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:d11faafeb6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0071",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L0-001",
      "text": "Digilent Nexys Video (xc7a200tsbg484-1) Vivado 2025.1 CLI-first — tüm adımlar TCL script ile yapılabilmeli"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f3c80b924",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0072",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0073",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, interconnect, ip, microblaze, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0074",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, microblaze, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0075",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, microblaze, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0076",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, microblaze, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0077",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0078",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0079",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, microblaze, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0080",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0081",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0082",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0083",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0084",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0085",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0086",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "domain alias overlap: leds"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0087",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "domain alias overlap: switches"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0088",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0089",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0090",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0091",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI-REQ-L1-001\nAXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir\nStandalone modda GPIO IP'nin AXI arayüzü tie-off edilir\nMicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir\n0x40000000 adresine yazılan değer LED'lerde görünür\nXilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1\nLED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25)\n0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0092",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0093",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0094",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0095",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, interconnect, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0096",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0097",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0098",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0099",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0100",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0101",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0102",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0103",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0104",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0105",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0106",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0107",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0108",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0109",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0110",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0111",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, interconnect, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0112",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0113",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0114",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0115",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0116",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0117",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0118",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0119",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "AXI GPIO IP v2.0 ile 8-bit LED çıkışı kontrol edilir Standalone modda GPIO IP'nin AXI arayüzü tie-off edilir MicroBlaze modunda GPIO IP, AXI Interconnect üzerinden erişilir 0x40000000 adresine yazılan değer LED'lerde görünür"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0120",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6e569b09e5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, t14"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0121",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6bf6a48253",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, t15"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0122",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ff3188672",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, t16"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0123",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:fcfb2d5e17",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, u16"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0124",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ab652be00",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, v15"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0125",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:5929c59769",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, w16"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0126",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:626c36ead9",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, w15"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0127",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-001",
      "text": "Xilinx AXI GPIO v2.0, C_GPIO_WIDTH=8, C_ALL_OUTPUTS=1 LED[0:7] → T14, T15, T16, U16, V15, W16, W15, Y13 (LVCMOS25) 0x40000000 - 0x4000FFFF (64 KB)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:cf3500401e",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lvcmos25, y13"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0128",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0129",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0130",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, interconnect, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0131",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0132",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0133",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0134",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0135",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0136",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0137",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, lmb, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0138",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, lmb, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0139",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram, lmb, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0140",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram, lmb, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0141",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram, lmb, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0142",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0143",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0144",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0145",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0146",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0147",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0148",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "AXI-REQ-L1-002\nMicroBlaze v11.0 soft işlemci çalışır\nAXI Master portu ile periferiklere erişim sağlanır\n8 KB LMB BRAM ile instruction/data depolanır\nJTAG üzerinden program yüklenebilir\nMicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1\n8 KB LMB BRAM (shared I+D)\nAXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "MicroBlaze v11.0 soft işlemci çalışır"
    ]
  },
  {
    "match_id": "M-0149",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0150",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:77eb5a84b8",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0151",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:73f29112da",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, kb, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0152",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:778c9adb0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0153",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:1e1dad85d4",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0154",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:97c39b83fe",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0155",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0156",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5682780d0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, kb, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0157",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:56618b649c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, kb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0158",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:31bd9e433a",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0159",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5b8b5721c2",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0160",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b5d139a9a0",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, kb, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0161",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9f085e3f29",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0162",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:38a3beb28e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, kb, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0163",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0164",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0165",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0166",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0167",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0168",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0169",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0170",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0171",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0172",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0173",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0174",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0175",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0176",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0177",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0178",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0179",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, lmb, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0180",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0181",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0182",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bram, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0183",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0184",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0185",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0186",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0187",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0188",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:78cbe9f69b",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0189",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e0ad3ab0f9",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0190",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:519900aa2d",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0191",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:012669b142",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0192",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6dc4a227e8",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0193",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e595324ef5",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0194",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:42b220bb90",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0195",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:24f04af39e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0196",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f686ae77ab",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0197",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c8ead14c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0198",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e4fee5a372",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0199",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6818f49971",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0200",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a48d5a974d",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0201",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5ce3de5e20",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0202",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:466d8f2734",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0203",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0 soft işlemci çalışır AXI Master portu ile periferiklere erişim sağlanır 8 KB LMB BRAM ile instruction/data depolanır JTAG üzerinden program yüklenebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0204",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1 8 KB LMB BRAM (shared I+D) AXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:aef11cc9c1",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0205",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1 8 KB LMB BRAM (shared I+D) AXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:449c7ecb54",
      "name": "bd_clock_port"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0206",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-002",
      "text": "MicroBlaze v11.0, 32-bit RISC, debug enabled, D_AXI=1 8 KB LMB BRAM (shared I+D) AXI4-Lite via AXI Interconnect v2.1 (1M × 1S)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:2eba930441",
      "name": "config_polarity"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0207",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "domain alias overlap: clk_wiz"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0208",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir"
    ]
  },
  {
    "match_id": "M-0209",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0210",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, mdm"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0211",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0212",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0213",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0214",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir",
      "Clock lock sinyali ile senkronize reset dağıtılır"
    ]
  },
  {
    "match_id": "M-0215",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clock"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0216",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir"
    ]
  },
  {
    "match_id": "M-0217",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset"
    ],
    "unmatched_aspects": [
      "100 MHz PLL/MMCM ile stabil clock üretilir"
    ]
  },
  {
    "match_id": "M-0218",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0219",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0220",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0221",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0222",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0223",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0224",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0225",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "AXI-REQ-L1-003\n100 MHz PLL/MMCM ile stabil clock üretilir\nClock lock sinyali ile senkronize reset dağıtılır\n8 KB dual-port BRAM instruction ve data için paylaşılır\nJTAG debug modülü (MDM) erişim sağlar\nClock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output\nProcessor System Reset v5.0, ext_reset ← G4 (active-low)\nBlock Memory Generator v8.4, 8 KB true dual-port\nMDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0226",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "100 MHz PLL/MMCM ile stabil clock üretilir Clock lock sinyali ile senkronize reset dağıtılır 8 KB dual-port BRAM instruction ve data için paylaşılır JTAG debug modülü (MDM) erişim sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:73f29112da",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0227",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "100 MHz PLL/MMCM ile stabil clock üretilir Clock lock sinyali ile senkronize reset dağıtılır 8 KB dual-port BRAM instruction ve data için paylaşılır JTAG debug modülü (MDM) erişim sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5682780d0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0228",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "100 MHz PLL/MMCM ile stabil clock üretilir Clock lock sinyali ile senkronize reset dağıtılır 8 KB dual-port BRAM instruction ve data için paylaşılır JTAG debug modülü (MDM) erişim sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:56618b649c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0229",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "100 MHz PLL/MMCM ile stabil clock üretilir Clock lock sinyali ile senkronize reset dağıtılır 8 KB dual-port BRAM instruction ve data için paylaşılır JTAG debug modülü (MDM) erişim sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b5d139a9a0",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, in, kb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0230",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "100 MHz PLL/MMCM ile stabil clock üretilir Clock lock sinyali ile senkronize reset dağıtılır 8 KB dual-port BRAM instruction ve data için paylaşılır JTAG debug modülü (MDM) erişim sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:38a3beb28e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0231",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "Clock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output Processor System Reset v5.0, ext_reset ← G4 (active-low) Block Memory Generator v8.4, 8 KB true dual-port MDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:449c7ecb54",
      "name": "bd_clock_port"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: clock, port"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0232",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "Clock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output Processor System Reset v5.0, ext_reset ← G4 (active-low) Block Memory Generator v8.4, 8 KB true dual-port MDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:2eba930441",
      "name": "config_polarity"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: active, low"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0233",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-003",
      "text": "Clock Wizard v6.0, 100 MHz input (R4, LVCMOS33 veya LVDS), 100 MHz output Processor System Reset v5.0, ext_reset ← G4 (active-low) Block Memory Generator v8.4, 8 KB true dual-port MDM v3.2, JTAG + UART"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:01e7e4f6d6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: lvcmos33, r4"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0234",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0235",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0236",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, create_minimal_microblaze, microblaze, minimal"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0237",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, create_minimal_microblaze, microblaze, minimal"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0238",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, create_minimal_microblaze, microblaze, minimal"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0239",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: add, add_axi_gpio, axi, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0240",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0241",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, create_minimal_microblaze, microblaze, minimal"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0242",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0243",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0244",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0245",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0246",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0247",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0248",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0249",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0250",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0251",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0252",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, create, create_minimal_microblaze, microblaze, minimal"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0253",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "AXI-REQ-L1-004\ncreate_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye)\ncreate_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)\nadd_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye)\nrun_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika)\nTüm script'ler vivado -mode batch ile çalışır\nVivado 2025.1, TCL batch mode\n4 çalışan script (create_simple + create_mb + add_gpio + synth)\nAynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, simple, vivado"
    ],
    "unmatched_aspects": [
      "create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye)"
    ]
  },
  {
    "match_id": "M-0254",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dakika, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0255",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:1e1dad85d4",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ba"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0256",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0257",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:31bd9e433a",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0258",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5b8b5721c2",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0259",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b5d139a9a0",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0260",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9f085e3f29",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0261",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:38a3beb28e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0262",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: add, add_axi_gpio, axi, bd, create"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0263",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: add, add_axi_gpio, axi, bd, create"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0264",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0265",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0266",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0267",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, microblaze, simple"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0268",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, simple, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0269",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, gpio, simple"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0270",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0271",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0272",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0273",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0274",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0275",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0276",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0277",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0278",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0279",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, microblaze, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0280",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0281",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0282",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, gpio, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0283",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, create_minimal_microblaze, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0284",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, create_minimal_microblaze, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0285",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, create_minimal_microblaze, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0286",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, bd, create, create_minimal_microblaze, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0287",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:42b220bb90",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, run, synthesis"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0288",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "create_axi_simple_gpio.tcl → standalone GPIO projesi oluşturur (~8 saniye) create_minimal_microblaze.tcl → minimal MicroBlaze BD oluşturur (~20 saniye) add_axi_gpio.tcl → mevcut projeye GPIO ekler (~10 saniye) run_synthesis.tcl → sentez başlatır ve rapor üretir (~4 dakika) Tüm script'ler vivado -mode batch ile çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0289",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:73b7fa8572",
      "name": "config_freq_hz"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0290",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:07cf89a2cd",
      "name": "config_polarity"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0291",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:aef11cc9c1",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0292",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:449c7ecb54",
      "name": "bd_clock_port"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0293",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:2eba930441",
      "name": "config_polarity"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0294",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:01e7e4f6d6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0295",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:0c1245e00f",
      "name": "create_clock"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: create, simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0296",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:56555be470",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0297",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6e569b09e5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0298",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6bf6a48253",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0299",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ff3188672",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0300",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:fcfb2d5e17",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0301",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ab652be00",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0302",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:5929c59769",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0303",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:626c36ead9",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0304",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:cf3500401e",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0305",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:be39a1ff0b",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0306",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:4e8dade1f5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0307",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:59334f5789",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0308",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f4b9aeb02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0309",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:8ad791deaa",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0310",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:45ad944594",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0311",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:d11faafeb6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0312",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-004",
      "text": "Vivado 2025.1, TCL batch mode 4 çalışan script (create_simple + create_mb + add_gpio + synth) Aynı Vivado versiyonunda deterministik sonuç"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f3c80b924",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: simple, vivado"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0313",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0314",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, interconnect, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0315",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clk, clk_wiz, microblaze, wiz"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0316",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clk, microblaze, proc, proc_sys_reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0317",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0318",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0319",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0320",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clock, sys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0321",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset, sys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0322",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "domain alias overlap: leds"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0323",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "domain alias overlap: switches"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0324",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0325",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": [
      "Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset"
    ]
  },
  {
    "match_id": "M-0326",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0327",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0328",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0329",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0330",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0331",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_bram_ctrl_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0332",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI-REQ-L1-005\nClock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals\nReset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset\nPLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked\nAXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi\nStandalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1\nAXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready\nActive-low reset (aresetn), board reset G4 (LVCMOS15, active-low)\nTek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:dlmb_bram_if_cntlr depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0333",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0334",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:97c39b83fe",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clock"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0335",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0336",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0337",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, interconnect, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0338",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0339",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0340",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0341",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0342",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0343",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clk, clk_wiz, wiz"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0344",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clk, proc, proc_sys_reset, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0345",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, interconnect, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0346",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0347",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0348",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0349",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clk, clk_wiz, microblaze, wiz"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0350",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clk, microblaze, proc, proc_sys_reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0351",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "Clock dağıtımı: clk_wiz → BUFG → MicroBlaze + AXI fabric + peripherals Reset zinciri: ext_reset (G4) → proc_sys_reset → peripheral_aresetn + mb_reset PLL lock kontrolü: clk_wiz.locked → proc_sys_reset.dcm_locked AXI-Lite handshake: MicroBlaze M_AXI_DP → AXI Interconnect → GPIO s_axi Standalone modda AXI tie-off: awvalid=0, arvalid=0, wvalid=0, bready=1, rready=1"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0352",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready Active-low reset (aresetn), board reset G4 (LVCMOS15, active-low) Tek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:2eba930441",
      "name": "config_polarity"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: active, low"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0353",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L1-005",
      "text": "AXI4-Lite: awvalid/awready, wvalid/wready, bvalid/bready, arvalid/arready, rvalid/rready Active-low reset (aresetn), board reset G4 (LVCMOS15, active-low) Tek clock domain: 100 MHz (PLL stabilized)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:56555be470",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: g4, lvcmos15"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0354",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0355",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0356",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0357",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0358",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0359",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, leds"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0360",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0361",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0362",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0363",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0364",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0365",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0366",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0367",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0368",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, leds"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0369",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, switches"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0370",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axi_gpio_wrapper' matched 'axi_gpio_wrapper'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0371",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0372",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0373",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI-REQ-L2-001\naxi_gpio_wrapper\nAXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır\nAXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0)\nBready=1 ve rready=1 ile slave response'lar kabul edilir\ngpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]\nAXI-Lite slave (tüm portlar tie-off)\n8-bit GPIO giriş/çıkış"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0374",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0375",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0376",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0377",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0378",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0379",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0380",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0381",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0382",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0383",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0384",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0385",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0386",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0387",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0388",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0389",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0390",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0391",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0392",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0393",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0394",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0395",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0396",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0397",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0398",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0399",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0400",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ip"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0401",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-001",
      "text": "AXI GPIO IP sarmalanır, GPIO I/O portları üst seviyeye çıkarılır AXI handshake sinyalleri deassert edilir (awvalid=0, arvalid=0, wvalid=0) Bready=1 ve rready=1 ile slave response'lar kabul edilir gpio_io_i ← switches[7:0], gpio_io_o → leds[7:0]"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0402",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0403",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0404",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='clk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)' matched 'clk_wiz_0'"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0405",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clk, minimal, reset, wiz"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir"
    ]
  },
  {
    "match_id": "M-0406",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, minimal, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0407",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0408",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0409",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, minimal, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0410",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0411",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0412",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0413",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0414",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0415",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0416",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clock, xdc"
    ],
    "unmatched_aspects": [
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0417",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset, xdc"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir"
    ]
  },
  {
    "match_id": "M-0418",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0419",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0420",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, minimal, reset"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir"
    ]
  },
  {
    "match_id": "M-0421",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "AXI-REQ-L2-003\nclk_wiz_1 (axi_gpio_bd) / clk_wiz_0 (minimal_mb)\n100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir\nlocked sinyali reset controller'a bağlanır\nSingle-ended (LVCMOS33, R4) veya differential (LVDS, R4/T4) giriş desteklenir\nXilinx Clocking Wizard v6.0\nNexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff)\n100 MHz (tek çıkış)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 100 MHz stabil PLL/MMCM çıkışı üretilir",
      "locked sinyali reset controller'a bağlanır"
    ]
  },
  {
    "match_id": "M-0422",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:01e7e4f6d6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, r4, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0423",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:0c1245e00f",
      "name": "create_clock"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0424",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:56555be470",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0425",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6e569b09e5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0426",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6bf6a48253",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0427",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ff3188672",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0428",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:fcfb2d5e17",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0429",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ab652be00",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0430",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:5929c59769",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0431",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:626c36ead9",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0432",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:cf3500401e",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0433",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:be39a1ff0b",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0434",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:4e8dade1f5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0435",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:59334f5789",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0436",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f4b9aeb02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0437",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:8ad791deaa",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0438",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:45ad944594",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0439",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:d11faafeb6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0440",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-003",
      "text": "Xilinx Clocking Wizard v6.0 Nexys Video: R4 (100 MHz), iki XDC varyantı (SE ve diff) 100 MHz (tek çıkış)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f3c80b924",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: nexys, video, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0441",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "LMB data bus ve LMB instruction bus ayrı ayrı çalışır"
    ]
  },
  {
    "match_id": "M-0442",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='lmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr' matched 'dlmb_v10'"
    ],
    "unmatched_aspects": [
      "8 KB dual-port BRAM instruction ve data memory için paylaşılır"
    ]
  },
  {
    "match_id": "M-0443",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='lmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr' matched 'ilmb_v10'"
    ],
    "unmatched_aspects": [
      "8 KB dual-port BRAM instruction ve data memory için paylaşılır"
    ]
  },
  {
    "match_id": "M-0444",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='lmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr' matched 'dlmb_bram_if_cntlr'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0445",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='lmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr' matched 'ilmb_bram_if_cntlr'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0446",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='lmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr' matched 'lmb_bram'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0447",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "AXI-REQ-L2-004\nlmb_bram_0, dlmb_v10, ilmb_v10, dlmb_bram_if_cntlr, ilmb_bram_if_cntlr\n8 KB dual-port BRAM instruction ve data memory için paylaşılır\nLMB data bus ve LMB instruction bus ayrı ayrı çalışır\nBlock Automation ile otomatik oluşturulur\nLMB v10 v3.0 (×2), LMB BRAM If Cntlr v4.0 (×2), Block Memory Generator v8.4\n8 KB (Block Automation default)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, bram"
    ],
    "unmatched_aspects": [
      "LMB data bus ve LMB instruction bus ayrı ayrı çalışır"
    ]
  },
  {
    "match_id": "M-0448",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:73f29112da",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb, lmb, memory"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0449",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5682780d0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb, lmb, memory"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0450",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:56618b649c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb, memory"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0451",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b5d139a9a0",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, in, kb, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0452",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:38a3beb28e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, kb, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0453",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0454",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0455",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-004",
      "text": "8 KB dual-port BRAM instruction ve data memory için paylaşılır LMB data bus ve LMB instruction bus ayrı ayrı çalışır Block Automation ile otomatik oluşturulur"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0456",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0457",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0458",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_periph' matched 'microblaze_0_axi_periph'"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0459",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0460",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0461",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_periph' matched 'microblaze_0'"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0462",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds",
      "name": "leds",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/add_axi_gpio.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0463",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0464",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0465",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0466",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0467",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0468",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0469",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0470",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0471",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0472",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0473",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0474",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0475",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, master, microblaze"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0476",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "AXI-REQ-L2-005\nmicroblaze_0_axi_periph\n1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır\nAXI4-Lite protokolü ile adres decode yapılır\n0x40000000 adresi GPIO'ya yönlendirilir\nAXI Interconnect v2.1 (1M × 1S)\nAXI4-Lite\n0x40000000 - 0x4000FFFF → AXI GPIO"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_wrapper",
      "name": "axi_gpio_wrapper",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/vivado_axi_simple/axi_gpio_wrapper.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, gpio, master"
    ],
    "unmatched_aspects": [
      "AXI4-Lite protokolü ile adres decode yapılır"
    ]
  },
  {
    "match_id": "M-0477",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0478",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:77eb5a84b8",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0479",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:73f29112da",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0480",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:778c9adb0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0481",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:1e1dad85d4",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0482",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:97c39b83fe",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0483",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0484",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5682780d0e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0485",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:56618b649c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0486",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:31bd9e433a",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0487",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5b8b5721c2",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0488",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b5d139a9a0",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0489",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9f085e3f29",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0490",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:38a3beb28e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0491",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c618e1a3",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0492",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0493",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0494",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:b8a0517427",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0495",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:41f7be9fb9",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0496",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0497",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f635c90d73",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0498",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:fd97c5bf52",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0499",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0500",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:abe3646562",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0501",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0502",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ccd618275f",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0503",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:434b09760e",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0504",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:dccc0246e2",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0505",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f318cf9669",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0506",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e59cbe9183",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0507",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6269a6f3a9",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0508",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0509",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:17887fc99d",
      "name": "ip_instantiation_axi_bram_ctrl_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0510",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a890bf3adf",
      "name": "ip_instantiation_axi_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0511",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:4ae5ac3470",
      "name": "ip_instantiation_axi_gpio_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0512",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0513",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0514",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0515",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0516",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:78cbe9f69b",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0517",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e0ad3ab0f9",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0518",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:519900aa2d",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0519",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:012669b142",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0520",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6dc4a227e8",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0521",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e595324ef5",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0522",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:42b220bb90",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0523",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:24f04af39e",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0524",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f686ae77ab",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0525",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:60c8ead14c",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0526",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e4fee5a372",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0527",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:6818f49971",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0528",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a48d5a974d",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0529",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:5ce3de5e20",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0530",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:466d8f2734",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0531",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-005",
      "text": "1 Master (MicroBlaze M_AXI_DP) × 1 Slave (AXI GPIO) konfigürasyonunda çalışır AXI4-Lite protokolü ile adres decode yapılır 0x40000000 adresi GPIO'ya yönlendirilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:0a639afcab",
      "name": "module_decl_axi_gpio_wrapper"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, gpio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0532",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0533",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clk, clk_wiz, microblaze, wiz"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0534",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100m, axi, clk, microblaze, reset"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0535",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0536",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0537",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, clock"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0538",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, reset"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0539",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, reset"
    ],
    "unmatched_aspects": [
      "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-0540",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0541",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0542",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0543",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0544",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0545",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0546",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_bram_ctrl_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0547",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0548",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0549",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0550",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "AXI-REQ-L2-006\nrst_clk_wiz_1_100M\nClock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır\nperipheral_aresetn (active-low) AXI periferiklere dağıtılır\nmb_reset MicroBlaze'e bağlanır\nHarici reset butonu (G4, active-low) desteklenir\nProcessor System Reset v5.0\next_reset_in ← board reset, dcm_locked ← clk_wiz locked"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:dlmb_bram_if_cntlr depth=2"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0551",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:80deb1d957",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0552",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:1e1dad85d4",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, ba"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0553",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:97c39b83fe",
      "name": "timing_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, clock"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0554",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:a9a7a26c52",
      "name": "implementation_metric"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0555",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:f167615d0f",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0556",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:354c5350a8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0557",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:add9517fe1",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0558",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:ee01cc7320",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0559",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c25fa0e7bf",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0560",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:c2c4bcdbb1",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0561",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e9aa35d3e8",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0562",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0563",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:e3357cfd2b",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0564",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-006",
      "text": "Clock Wizard locked → dcm_locked bağlantısı ile PLL stabil kontrolü yapılır peripheral_aresetn (active-low) AXI periferiklere dağıtılır mb_reset MicroBlaze'e bağlanır Harici reset butonu (G4, active-low) desteklenir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:9546eedf25",
      "name": "ip_instantiation_rst_clk_wiz_0_100M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, microblaze, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0565",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_gpio_0",
      "name": "axi_gpio_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0566",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze, xdc"
    ],
    "unmatched_aspects": [
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0567",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0568",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:rst_clk_wiz_0_100M",
      "name": "rst_clk_wiz_0_100M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0569",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0570",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram_ctrl_0",
      "name": "axi_bram_ctrl_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0571",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='mdm_1' matched 'mdm_1'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0572",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0573",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0574",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0575",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0576",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0577",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:axi_bram",
      "name": "axi_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0578",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0579",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:sys_reset",
      "name": "sys_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0580",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds_8bits",
      "name": "leds_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0581",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:switches_8bits",
      "name": "switches_8bits",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_axi_with_xdc.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, xdc"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0582",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:reset_n",
      "name": "reset_n",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/axi_example/create_minimal_microblaze.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, microblaze"
    ],
    "unmatched_aspects": [
      "MDM UART aktiftir (seri konsol)"
    ]
  },
  {
    "match_id": "M-0583",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "AXI-REQ-L2-007\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nMDM UART aktiftir (seri konsol)\nVitis/SDK'dan program yükleme ve breakpoint desteği çalışır\nMDM v3.2, C_USE_UART=1\nMBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-B:COMP:leds"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-B:COMP:axi_gpio_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0584",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "JTAG üzerinden MicroBlaze debug erişimi sağlanır MDM UART aktiftir (seri konsol) Vitis/SDK'dan program yükleme ve breakpoint desteği çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-B:EVID:358a2d4b4d",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: mdm, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0585",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:01e7e4f6d6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0586",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:56555be470",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0587",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6e569b09e5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0588",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:6bf6a48253",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0589",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ff3188672",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0590",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:fcfb2d5e17",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0591",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:1ab652be00",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0592",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:5929c59769",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0593",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:626c36ead9",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0594",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:cf3500401e",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0595",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:be39a1ff0b",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0596",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:4e8dade1f5",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0597",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:59334f5789",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0598",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f4b9aeb02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0599",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:8ad791deaa",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0600",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:45ad944594",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0601",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:d11faafeb6",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0602",
    "source": {
      "type": "REQUIREMENT",
      "id": "AXI-REQ-L2-007",
      "text": "MDM v3.2, C_USE_UART=1 MBDEBUG_0 ↔ MicroBlaze DEBUG, UART ↔ external (XDC'de pin tanımlı)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-B:CONSTRAINT:7f3c80b924",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: pin, xdc"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0603",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0604",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0605",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0606",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0607",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0608",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0609",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0610",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0611",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0612",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0613",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0614",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0615",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0616",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0617",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0618",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0619",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0620",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0621",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0622",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0623",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0624",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0625",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0626",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0627",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0628",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0629",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0630",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0631",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0632",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0633",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0634",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0635",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0636",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0637",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0638",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0639",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0640",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0641",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0642",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0643",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0644",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0645",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0646",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0647",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "DMA-REQ-L0-001\nNexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir\nDDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır\nKullanıcı butonlarla mod seçimi yapabilir\nUART üzerinden WAV dosyası alınıp oynatılabilir\nSeri terminal (230400 baud) üzerinden etkileşim sağlanır\nDigilent Nexys A7-100T\nVivado 2018.2 + Xilinx SDK\nPWM Audio çıkış (mono, 8-bit, 96 kHz)\nMicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 100t, a7, audio, dma, nexys"
    ],
    "unmatched_aspects": [
      "DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır"
    ]
  },
  {
    "match_id": "M-0648",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0649",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0650",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0651",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0652",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0653",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0654",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0655",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0656",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0657",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0658",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0659",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0660",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0661",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0662",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0663",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0664",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0665",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0666",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0667",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0668",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0669",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0670",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0671",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Nexys A7-100T üzerinde DMA tabanlı ses akışı gerçekleştirilir DDR2 RAM üzerinden ses verisi PWM çıkışa aktarılır Kullanıcı butonlarla mod seçimi yapabilir UART üzerinden WAV dosyası alınıp oynatılabilir Seri terminal (230400 baud) üzerinden etkileşim sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, dma, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0672",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Digilent Nexys A7-100T Vivado 2018.2 + Xilinx SDK PWM Audio çıkış (mono, 8-bit, 96 kHz) MicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:377691dab3",
      "name": "set_property_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, audio, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0673",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Digilent Nexys A7-100T Vivado 2018.2 + Xilinx SDK PWM Audio çıkış (mono, 8-bit, 96 kHz) MicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:cb11126592",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, audio, nexys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0674",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Digilent Nexys A7-100T Vivado 2018.2 + Xilinx SDK PWM Audio çıkış (mono, 8-bit, 96 kHz) MicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, audio, nexys, pwm"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0675",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L0-001",
      "text": "Digilent Nexys A7-100T Vivado 2018.2 + Xilinx SDK PWM Audio çıkış (mono, 8-bit, 96 kHz) MicroUSB ile bilgisayara bağlantı"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: 100t, a7, audio, nexys, pwm"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0676",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0677",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0678",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0679",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0680",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0681",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0682",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0683",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0684",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0685",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0686",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0687",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0688",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0689",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0690",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0691",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0692",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0693",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0694",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0695",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0696",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0697",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0698",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0699",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, interconnect, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0700",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0701",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0702",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0703",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0704",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0705",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0706",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, interconnect, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0707",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0708",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, mig, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0709",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, mig, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0710",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0711",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0712",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0713",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0714",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0715",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0716",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0717",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clock, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0718",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0719",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0720",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "DMA-REQ-L1-001\nAXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir\nAXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir\nDMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir\nDual-clock FIFO ile DMA clock → audio clock geçişi sağlanır\nXilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif\n256-byte burst, 27-bit address width\nMIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base)\nAXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0721",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0722",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0723",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0724",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0725",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0726",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0727",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0728",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0729",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0730",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0731",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0732",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, fifo"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0733",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0734",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0735",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0736",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0737",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0738",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0739",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0740",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0741",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0742",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0743",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0744",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "AXI DMA MM2S kanalı ile DDR2'den ses verisi stream edilir AXI DMA S2MM kanalı ile ses verisi DDR2'ye kaydedilir DMA ↔ DDR2 veri yolu AXI Interconnect ile yönetilir Dual-clock FIFO ile DMA clock → audio clock geçişi sağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0745",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "Xilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif 256-byte burst, 27-bit address width MIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base) AXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:377691dab3",
      "name": "set_property_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0746",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "Xilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif 256-byte burst, 27-bit address width MIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base) AXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:cb11126592",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0747",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "Xilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif 256-byte burst, 27-bit address width MIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base) AXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0748",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-001",
      "text": "Xilinx AXI DMA v7.1, simple mode (SG yok), DRE aktif 256-byte burst, 27-bit address width MIG 7-Series v4.1, DDR2, 128 MB (0x80000000 base) AXI Interconnect, 4 slave / 1 master (DMA MM2S, DMA S2MM, MB DC, MB IC → MIG)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0749",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0750",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0751",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0752",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, gpio"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0753",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0754",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0755",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0756",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0757",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0758",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, uart"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0759",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0760",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0761",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, wav"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0762",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, wav"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0763",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0764",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0765",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0766",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0767",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0768",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0769",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0770",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0771",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0772",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0773",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, uartlite"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0774",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0775",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0776",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0777",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0778",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0779",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0780",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0781",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0782",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0783",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0784",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0785",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0786",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0787",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0788",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0789",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0790",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0791",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0792",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0793",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "DMA-REQ-L1-002\nPWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)\n5 buton ile mod seçimi yapılabilir\n16 DIP switch okunabilir\n16 LED + 3 RGB LED kontrol edilebilir\nUART ile bilgisayardan WAV dosyası alınabilir\nPWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33\nPWM Audio: Digilent custom bus (pwm + en + gain)\nAXI UARTLite v2.0, 230400 baud\nAXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "PWM sinyali ile ses çıkışı üretilir (96 kHz sample rate)",
      "5 buton ile mod seçimi yapılabilir"
    ]
  },
  {
    "match_id": "M-0794",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "PWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33 PWM Audio: Digilent custom bus (pwm + en + gain) AXI UARTLite v2.0, 230400 baud AXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: a11, aud, aud_pwm, audio, lvcmos33"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0795",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-002",
      "text": "PWM → A11 (aud_pwm), Enable → D12 (aud_sd), LVCMOS33 PWM Audio: Digilent custom bus (pwm + en + gain) AXI UARTLite v2.0, 230400 baud AXI GPIO dual channel × 2 instance"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: aud, aud_sd, audio, d12, en"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0796",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0797",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0798",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0799",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, gpio, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0800",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0801",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0802",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0803",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0804",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw, tone"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0805",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, recv, sw, uart"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0806",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0807",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0808",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, play, sw, wav"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0809",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, recv, sw, wav"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0810",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, sw"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0811",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0812",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, lmb, v10"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0813",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0814",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, lmb, v10"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0815",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0816",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0817",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0818",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0819",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0820",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0821",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0822",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0823",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0824",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0825",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, intc, microblaze"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0826",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, microblaze"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0827",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze, xlconcat"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0828",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0829",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0830",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xlconcat"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0831",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xlconcat"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0832",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0833",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0834",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, local, microblaze"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0835",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, tone"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0836",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0837",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0838",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0839",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)"
    ]
  },
  {
    "match_id": "M-0840",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "DMA-REQ-L1-003\nMicroBlaze işlemci DMA transferlerini başlatır ve izler\nYazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV)\nWAV dosyası header parse edilir (RIFF, fmt, data chunk)\n16-bit audio → 8-bit dönüşümü yapılır\nYazılım ile 261 Hz sinüs tonu üretilebilir\nMicroBlaze v10.0, 32-bit, I-cache + D-cache\n64 KB LMB BRAM (local) + DDR2 (external)\nAXI INTC v4.1, xlconcat ile DMA + GPIO + UART interrupt birleştirme"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, tone"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0841",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0842",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0843",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0844",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0845",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0846",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0847",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0848",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0849",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0850",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0851",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0852",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0853",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0854",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0855",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0856",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0857",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0858",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0859",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0860",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0861",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0862",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0863",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0864",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-003",
      "text": "MicroBlaze işlemci DMA transferlerini başlatır ve izler Yazılımda 5 demo modu yönetilir (pause, HW tone, SW tone, recv WAV, play WAV) WAV dosyası header parse edilir (RIFF, fmt, data chunk) 16-bit audio → 8-bit dönüşümü yapılır Yazılım ile 261 Hz sinüs tonu üretilebilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, tone"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0865",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0866",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0867",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0868",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0869",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0870",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0871",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0872",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0873",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0874",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0875",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0876",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0877",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0878",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0879",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0880",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0881",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, lmb"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0882",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0883",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, lmb"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0884",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, bram, dma, lmb"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0885",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0886",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0887",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0888",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0889",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0890",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clk, clk_wiz_0, dma, wiz"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0891",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0892",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, mdm"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0893",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0894",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, microblaze"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0895",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, microblaze"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0896",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0897",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 7series, audio, dma, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0898",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 7series, 81m, audio, dma, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0899",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0900",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0901",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0902",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0903",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0904",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0905",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0906",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clock, dma, sys"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0907",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0908",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0909",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "DMA-REQ-L1-004\n100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir\nMIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler\nReset sinyalleri senkronize dağıtılır\nDebug modülü (MDM) JTAG erişimi sağlar\nLMB BRAM instruction ve data erişimi sağlar\nclk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio)\nMIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals\nrst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst\nMDM v3.2, JTAG debug\nLMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler"
    ]
  },
  {
    "match_id": "M-0910",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0911",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0912",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0913",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0914",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, bram, lmb"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0915",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, clk"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0916",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, mdm"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0917",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0918",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "100 MHz harici clock'tan 140.625 MHz (sistem) ve 24.576 MHz (audio) clock üretilir MIG DDR2 kontrolcüsü başlatılır, ui_clk (~81 MHz) tüm sistemi besler Reset sinyalleri senkronize dağıtılır Debug modülü (MDM) JTAG erişimi sağlar LMB BRAM instruction ve data erişimi sağlar"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, mig, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0919",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "clk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio) MIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals rst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst MDM v3.2, JTAG debug LMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:377691dab3",
      "name": "set_property_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0920",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "clk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio) MIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals rst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst MDM v3.2, JTAG debug LMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:cb11126592",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0921",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "clk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio) MIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals rst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst MDM v3.2, JTAG debug LMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0922",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-004",
      "text": "clk_wiz_0: 100 MHz → Clk_Out1 (140.625 MHz, MIG sys_clk_i), Clk_Out2 (24.576 MHz, audio) MIG ui_clk (~81 MHz) → MicroBlaze, AXI fabric, DMA, peripherals rst_mig_7series_0_81M (proc_sys_reset v5.0), ext_reset ← MIG ui_clk_sync_rst MDM v3.2, JTAG debug LMB BRAM 64 KB (I+D), MIG DDR2 128 MB"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0923",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, project"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir",
      "design_1.tcl script'i block design'ı tam olarak yeniden üretir"
    ]
  },
  {
    "match_id": "M-0924",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0925",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0926",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0927",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0928",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0929",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0930",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0931",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0932",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0933",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0934",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0935",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0936",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0937",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0938",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0939",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0940",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0941",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0942",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0943",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0944",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0945",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0946",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0947",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0948",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0949",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0950",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "DMA-REQ-L1-005\nDigilent vivado-scripts submodule ile proje yeniden oluşturulabilir\ndesign_1.tcl script'i block design'ı tam olarak yeniden üretir\nproject_info.tcl ile proje ayarları otomatik yapılandırılır\ndigilent-vivado-scripts submodule\ndesign_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: bd, design, design_1, dma, tcl"
    ],
    "unmatched_aspects": [
      "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir"
    ]
  },
  {
    "match_id": "M-0951",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0952",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0953",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0954",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0955",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0956",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0957",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0958",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0959",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0960",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0961",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0962",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0963",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0964",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0965",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0966",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0967",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0968",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0969",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0970",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0971",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "Digilent vivado-scripts submodule ile proje yeniden oluşturulabilir design_1.tcl script'i block design'ı tam olarak yeniden üretir project_info.tcl ile proje ayarları otomatik yapılandırılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: design, design_1, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0972",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "digilent-vivado-scripts submodule design_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:377691dab3",
      "name": "set_property_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: info, project, project_info, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0973",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-005",
      "text": "digilent-vivado-scripts submodule design_1.tcl (BD recreation), project_info.tcl (proje config)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:cb11126592",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: bd, design, design_1, project, tcl"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0974",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0975",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0976",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0977",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, gpio"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0978",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0979",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0980",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0981",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0982",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, tone"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0983",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, uart"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0984",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0985",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0986",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0987",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0988",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0989",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0990",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0991",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0992",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0993",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0994",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio, gpio_in"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0995",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, gpio, gpio_out"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0996",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0997",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-0998",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-0999",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clk, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1000",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo, generator"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1001",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1002",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1003",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, intc, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1004",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, interconnect, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1005",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze, xlconcat"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1006",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1007",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, mig, proc, proc_sys_reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1008",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xlconcat, xlconcat_0"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1009",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xlconcat, xlconcat_1"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1010",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axis2fifo, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1011",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1012",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, microblaze"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1013",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, generator, tone"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1014",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1015",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clock, dma, sys"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1016",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axis2fifo, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1017",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1018",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "DMA-REQ-L1-006\n3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır\nReset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn\nAXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır\nFIFO status sinyalleri (full/empty) backpressure ve flow control sağlar\nInterrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT\nPWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir\nAXI-Stream: tvalid, tready, tlast, tkeep handshake\nDual-clock FIFO gray-code pointer senkronizasyonu\nSenkronize reset dağıtımı — proc_sys_reset hold time\nxlconcat_0: DMA MM2S + S2MM, xlconcat_1: GPIO_IN + GPIO_OUT + UART"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, generator, tone, tone_generator"
    ],
    "unmatched_aspects": [
      "Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn"
    ]
  },
  {
    "match_id": "M-1019",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1020",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1021",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1022",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1023",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1024",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1025",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1026",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1027",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1028",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1029",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, clk, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1030",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, fifo, generator"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1031",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1032",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1033",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, intc, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1034",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axi, dma, interconnect, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1035",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, microblaze, xlconcat"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1036",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1037",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, mig, proc, proc_sys_reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1038",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, xlconcat"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1039",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, xlconcat"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1040",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, axis2fifo, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1041",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1042",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L1-006",
      "text": "3 clock domain (100 MHz giriş, ~81 MHz MIG fabric, 24.576 MHz audio) arası geçişler güvenli yapılır Reset zinciri: MIG ui_clk_sync_rst → proc_sys_reset → peripheral_aresetn/interconnect_aresetn AXI-Stream handshake: tvalid/tready protokolü axis2fifo ve tone_generator'da doğru uygulanır FIFO status sinyalleri (full/empty) backpressure ve flow control sağlar Interrupt sinyalleri: DMA + GPIO + UART → xlconcat → INTC → MicroBlaze INTERRUPT PWM enable sinyali (aud_en) FIFO durumuna göre kontrol edilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma, generator, tone, tone_generator"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1043",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1044",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1045",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1046",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1047",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1048",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1049",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1050",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1051",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1052",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1053",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1054",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1055",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1056",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1057",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1058",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1059",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1060",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1061",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1062",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1063",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1064",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1065",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1066",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1067",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1068",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: clk, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1069",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, fifo, master, xilinx"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1070",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1071",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1072",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1073",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1074",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1075",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, mig, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1076",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, mig, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1077",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1078",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master, xilinx"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1079",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axis2fifo_0' matched 'axis2fifo_0'"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1080",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1081",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1082",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1083",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1084",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1085",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axis2fifo_0' matched 'axis2fifo'"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1086",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1087",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-001",
      "text": "DMA-REQ-L2-001\naxis2fifo_0\n32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır\nFIFO full durumunda axis_tready deassert edilir (backpressure)\naxis_tvalid & axis_tready koşulunda FIFO write enable aktif olur\nAXI-Stream 32-bit → FIFO 16-bit (üst 16 bit atılır)\nXilinx AXI-Stream slave + Xilinx FIFO write master\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, master"
    ],
    "unmatched_aspects": [
      "32-bit AXI-Stream verisinin alt 16 biti FIFO'ya yazılır",
      "FIFO full durumunda axis_tready deassert edilir (backpressure)"
    ]
  },
  {
    "match_id": "M-1088",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1089",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1090",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1091",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1092",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1093",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1094",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1095",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1096",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1097",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1098",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1099",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1100",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1101",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1102",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1103",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1104",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1105",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1106",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1107",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1108",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1109",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1110",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1111",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1112",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1113",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clk, clk_wiz_0, dma, wiz"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1114",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo, xilinx"
    ],
    "unmatched_aspects": [
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1115",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1116",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1117",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1118",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1119",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1120",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1121",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1122",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1123",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1124",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1125",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='fifo2audpwm_0' matched 'fifo2audpwm_0'"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1126",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1127",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1128",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1129",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clock, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1130",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1131",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='fifo2audpwm_0' matched 'fifo2audpwm'"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1132",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DMA-REQ-L2-002\nfifo2audpwm_0\nFIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır\n256 seviyeli counter PWM duty cycle üretir\nFIFO boşken aud_en=0, veri varken aud_en=1 olur\n24.576 MHz clock ile çalışır\nDATA_WIDTH=8, FIFO_DATA_WIDTH=32\nXilinx FIFO read + Digilent PWM Audio bus\nPWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel\nclk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "FIFO'dan 32-bit veri okunduğunda 4 adet 8-bit sample çıkarılır",
      "256 seviyeli counter PWM duty cycle üretir"
    ]
  },
  {
    "match_id": "M-1133",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DATA_WIDTH=8, FIFO_DATA_WIDTH=32 Xilinx FIFO read + Digilent PWM Audio bus PWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, pwm"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1134",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-002",
      "text": "DATA_WIDTH=8, FIFO_DATA_WIDTH=32 Xilinx FIFO read + Digilent PWM Audio bus PWM base clock: 24.576 MHz, sample rate: 24.576 MHz / (4 × 256) = 24 kHz per channel clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, pwm"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1135",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1136",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1137",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1138",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1139",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1140",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1141",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1142",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1143",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, tone"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1144",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1145",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1146",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1147",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1148",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1149",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1150",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1151",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1152",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1153",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1154",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1155",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1156",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1157",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1158",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1159",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1160",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clk, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1161",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, generator, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1162",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1163",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1164",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1165",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1166",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1167",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, mig"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1168",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master, mig"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1169",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1170",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1171",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1172",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1173",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1174",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='tone_generator_0' matched 'tone_generator_0'"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1175",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1176",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1177",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1178",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, master"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1179",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "DMA-REQ-L2-003\ntone_generator_0\n261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir\n96 kHz sample rate ile AXI-Stream master çıkış verilir\n256 sample'lık paketler halinde TLAST üretilir\nÜretilen veri DMA S2MM kanalına gönderilir\nINCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit\nAXI-Stream master (32-bit, 16-bit signed audio payload)\nMIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='tone_generator_0' matched 'tone_generator'"
    ],
    "unmatched_aspects": [
      "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir"
    ]
  },
  {
    "match_id": "M-1180",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1181",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1182",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1183",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1184",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1185",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1186",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1187",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1188",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1189",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1190",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1191",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1192",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1193",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1194",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1195",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1196",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1197",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1198",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1199",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1200",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1201",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1202",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1203",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "261 Hz (Orta C) sinüs dalgası phase accumulator ile üretilir 96 kHz sample rate ile AXI-Stream master çıkış verilir 256 sample'lık paketler halinde TLAST üretilir Üretilen veri DMA S2MM kanalına gönderilir"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1204",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "INCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit AXI-Stream master (32-bit, 16-bit signed audio payload) MIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:377691dab3",
      "name": "set_property_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1205",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "INCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit AXI-Stream master (32-bit, 16-bit signed audio payload) MIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:cb11126592",
      "name": "project_part"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1206",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "INCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit AXI-Stream master (32-bit, 16-bit signed audio payload) MIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:b0b65dac46",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1207",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-003",
      "text": "INCREMENT = 0x00B22D0E, ACCUMULATOR_DEPTH = 32-bit AXI-Stream master (32-bit, 16-bit signed audio payload) MIG ui_clk (~81 MHz)"
    },
    "target": {
      "type": "CONSTRAINT",
      "id": "PROJECT-A:CONSTRAINT:4bb5f3ba02",
      "name": "pin_assignment"
    },
    "edge_type": "CONSTRAINED_BY",
    "match_strategy": "constraint_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, master"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1208",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1209",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1210",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1211",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1212",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1213",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1214",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1215",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1216",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1217",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1218",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: clk, clk_wiz_0, dma, wiz, xilinx"
    ],
    "unmatched_aspects": [
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1219",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='fifo_generator_0' matched 'fifo_generator_0'"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1220",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1221",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1222",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1223",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1224",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1225",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, mig, xilinx"
    ],
    "unmatched_aspects": [
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1226",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, mig, xilinx"
    ],
    "unmatched_aspects": [
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1227",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1228",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1229",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, generator"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1230",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: clock, dma"
    ],
    "unmatched_aspects": [
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1231",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, generator"
    ],
    "unmatched_aspects": [
      "MIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır",
      "4096 × 32-bit derinlikte buffer sağlanır"
    ]
  },
  {
    "match_id": "M-1232",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1233",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1234",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1235",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-004",
      "text": "DMA-REQ-L2-004\nfifo_generator_0\nMIG ui_clk (~81 MHz, write) → 24.576 MHz (read) clock geçişi sağlanır\n4096 × 32-bit derinlikte buffer sağlanır\nVeri kaybı veya metastabilite oluşmaz\nFull ve empty flag'leri upstream/downstream modüllere bildirilir\nXilinx FIFO Generator v13.2, independent clocks mode\n4096 word × 32-bit\nWrite clock: MIG ui_clk (~81 MHz), Read clock: clk_wiz_0 Clk_Out2 (24.576 MHz)"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1236",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1237",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1238",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1239",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1240",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1241",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1242",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1243",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1244",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1245",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld, recv"
    ],
    "unmatched_aspects": [
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1246",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1247",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1248",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axi_uartlite_0 + helloworld.c (recv_wav, play_wav)' matched 'play_wav'"
    ],
    "unmatched_aspects": [
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1249",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axi_uartlite_0 + helloworld.c (recv_wav, play_wav)' matched 'recv_wav'"
    ],
    "unmatched_aspects": [
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1250",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file, helloworld"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1251",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1252",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1253",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1254",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1255",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1256",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1257",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1258",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1259",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1260",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='axi_uartlite_0 + helloworld.c (recv_wav, play_wav)' matched 'axi_uartlite_0'"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1261",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1262",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1263",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1264",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1265",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1266",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, axi, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1267",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1268",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1269",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1270",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1271",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1272",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1273",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1274",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1275",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1276",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1277",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1278",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1279",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1280",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "DMA-REQ-L2-005\naxi_uartlite_0 + helloworld.c (recv_wav, play_wav)\nUART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)\n96 kHz sample rate doğrulanır\n8-bit ve 16-bit audio kabul edilir\n16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8)\nAlınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır\nAXI UARTLite v2.0, 230400 baud, polling mode\nWAV: RIFF header (12B) + fmt chunk (24B) + data chunk (8B + data)\nmax_file_size = 0x7FFFFF (8 MB malloc)\nSadece 96 kHz sample rate, mono/stereo ayrımı yok"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, file"
    ],
    "unmatched_aspects": [
      "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk)",
      "96 kHz sample rate doğrulanır"
    ]
  },
  {
    "match_id": "M-1281",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:976302f3b1",
      "name": "ip_instantiation_dlmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1282",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:56d259df07",
      "name": "ip_instantiation_dlmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1283",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7ee8465907",
      "name": "ip_instantiation_ilmb_bram_if_cntlr"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1284",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d1b39e3ebd",
      "name": "ip_instantiation_ilmb_v10"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1285",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e0d47ccf3a",
      "name": "ip_instantiation_lmb_bram"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1286",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1287",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1288",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d847eb0725",
      "name": "ip_instantiation_axi_dma_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1289",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1290",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c800c9f92d",
      "name": "ip_instantiation_axi_uartlite_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1291",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1292",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f6b3c158e9",
      "name": "ip_instantiation_fifo_generator_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1293",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:d6281b0b21",
      "name": "ip_instantiation_mdm_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1294",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1295",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1296",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1297",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1298",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1299",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1300",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1301",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1302",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7038e45efd",
      "name": "module_decl_axis2fifo"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1303",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:33714c60e7",
      "name": "module_decl_fifo2audpwm"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1304",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-005",
      "text": "UART üzerinden RIFF/WAV header parse edilir (header, format, data chunk) 96 kHz sample rate doğrulanır 8-bit ve 16-bit audio kabul edilir 16-bit audio → 8-bit unsigned dönüşümü yapılır: (u8)((u16)(sample + 32768) >> 8) Alınan ses verisi DDR2'ye yazılır ve DMA ile oynatılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:611354d30d",
      "name": "module_decl_tone_generator"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, dma"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1305",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1306",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1307",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, gpio, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1308",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1309",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1310",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1311",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1312",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw, tone"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1313",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, recv, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1314",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1315",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1316",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, play, sw, wav"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1317",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, recv, sw, wav"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1318",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, sw"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1319",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='GPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)' matched 'GPIO_IN'"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1320",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='GPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)' matched 'GPIO_OUT'"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1321",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1322",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1323",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1324",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1325",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1326",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xlconcat"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1327",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xlconcat"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1328",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xlconcat, xlconcat_1"
    ],
    "unmatched_aspects": [
      "5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)",
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1329",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, tone"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1330",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, tone"
    ],
    "unmatched_aspects": [
      "16 DIP switch okunur"
    ]
  },
  {
    "match_id": "M-1331",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1332",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1333",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1334",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1335",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1336",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-006",
      "text": "DMA-REQ-L2-006\nGPIO_IN (axi_gpio), GPIO_OUT (axi_gpio)\n5 buton okunur: C=Pause(0x01), U=HW Tone(0x02), L=Recv WAV(0x04), R=Play WAV(0x08), D=SW Tone(0x10)\n16 DIP switch okunur\n16 LED ve 3 RGB LED yazılır\nButon edge detection (positive edge) polling ile çalışır\nGPIO_IN: AXI GPIO dual channel — CH1: buttons 5-bit, CH2: switches 16-bit\nGPIO_OUT: AXI GPIO dual channel — CH1: RGB LEDs, CH2: LEDs 16-bit\nGPIO_IN: 0x40000000, GPIO_OUT: 0x40010000\nGPIO_IN.ip2intc_irpt → xlconcat_1.In0, GPIO_OUT.ip2intc_irpt → xlconcat_1.In1"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1337",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1338",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1339",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1340",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1341",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1342",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1343",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1344",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='helloworld.c::dma_sw_tone_gen()' matched 'dma_sw_tone_gen'"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1345",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1346",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1347",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1348",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1349",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1350",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, helloworld, sw"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1351",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, gen"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1352",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1353",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1354",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1355",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1356",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1357",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, tone"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1358",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, tone"
    ],
    "unmatched_aspects": [
      "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır",
      "Phase accumulator (0x00B22D0E increment) ile sample üretilir"
    ]
  },
  {
    "match_id": "M-1359",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:microblaze_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1360",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:microblaze_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1361",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:microblaze_0_xlconcat depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1362",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "DMA-REQ-L2-007\nhelloworld.c::dma_sw_tone_gen()\nMicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır\nPhase accumulator (0x00B22D0E increment) ile sample üretilir\n128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir\nHerhangi bir buton basılınca ton durdurulur\nVarsayılan başlangıç modu olarak çalışır\nPhase accumulator: accum += 0x00B22D0E, sample = accum >> 24\n128 byte malloc buffer, döngüsel DMA gönderim\n261 Hz, 96 kHz sample rate, 8-bit unsigned"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:microblaze_0_xlconcat depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1363",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır Phase accumulator (0x00B22D0E increment) ile sample üretilir 128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir Herhangi bir buton basılınca ton durdurulur Varsayılan başlangıç modu olarak çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1364",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır Phase accumulator (0x00B22D0E increment) ile sample üretilir 128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir Herhangi bir buton basılınca ton durdurulur Varsayılan başlangıç modu olarak çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1365",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır Phase accumulator (0x00B22D0E increment) ile sample üretilir 128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir Herhangi bir buton basılınca ton durdurulur Varsayılan başlangıç modu olarak çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1366",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-007",
      "text": "MicroBlaze üzerinde 261 Hz sinüs dalgası hesaplanır Phase accumulator (0x00B22D0E increment) ile sample üretilir 128 byte'lık buffer'lar halinde DMA MM2S ile gönderilir Herhangi bir buton basılınca ton durdurulur Varsayılan başlangıç modu olarak çalışır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1367",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:project_root",
      "name": "project_root",
      "source_file": null
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1368",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init_dma",
      "name": "init_dma",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1369",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:init",
      "name": "init",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1370",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1371",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_receive",
      "name": "dma_receive",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1372",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_send",
      "name": "dma_send",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1373",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1374",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_forward",
      "name": "dma_forward",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1375",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_sw_tone_gen",
      "name": "dma_sw_tone_gen",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1376",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1377",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u32",
      "name": "buf2u32",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1378",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:buf2u16",
      "name": "buf2u16",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1379",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:play_wav",
      "name": "play_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1380",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:recv_wav",
      "name": "recv_wav",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1381",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:main",
      "name": "main",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1382",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1383",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1384",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1385",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1386",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1387",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1388",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1389",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1390",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1391",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1392",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='clk_wiz_0' matched 'clk_wiz_0'"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir"
    ]
  },
  {
    "match_id": "M-1393",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo, fifo_generator_0, generator"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1394",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1395",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1396",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1397",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1398",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1399",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 7series, audio, dma, mig, mig_7series_0"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir"
    ]
  },
  {
    "match_id": "M-1400",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: 7series, audio, dma, mig, reset"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir"
    ]
  },
  {
    "match_id": "M-1401",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1402",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, xilinx"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1403",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0",
      "name": "axis2fifo_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1404",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0",
      "name": "fifo2audpwm_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo2audpwm, fifo2audpwm_0"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1405",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1406",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0",
      "name": "tone_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, generator"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1407",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, reset"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1408",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock",
      "name": "sys_clock",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, clock, dma, sys, sys_clock"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1409",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo",
      "name": "axis2fifo",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/axis2fifo.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1410",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm",
      "name": "fifo2audpwm",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/fifo2audpwm.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, fifo2audpwm"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1411",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "DMA-REQ-L2-008\nclk_wiz_0\n100 MHz harici clock girişinden 2 çıkış üretilir\nClk_Out1: 140.625 MHz (MIG reference clock)\nClk_Out2: 24.576 MHz (audio PWM base clock)\nresetn portu harici reset butonuna bağlıdır\nXilinx Clocking Wizard v6.0\nsys_clock: 100 MHz (E3 pini, LVCMOS33)\nClk_Out1 → mig_7series_0/sys_clk_i, Clk_Out2 → fifo2audpwm_0/clk + fifo_generator_0/rd_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator",
      "name": "tone_generator",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/hdl/tone_generator.v"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: audio, dma, generator"
    ],
    "unmatched_aspects": [
      "100 MHz harici clock girişinden 2 çıkış üretilir",
      "Clk_Out1: 140.625 MHz (MIG reference clock)"
    ]
  },
  {
    "match_id": "M-1412",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "100 MHz harici clock girişinden 2 çıkış üretilir Clk_Out1: 140.625 MHz (MIG reference clock) Clk_Out2: 24.576 MHz (audio PWM base clock) resetn portu harici reset butonuna bağlıdır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:7acc4abb92",
      "name": "ip_instantiation_clk_wiz_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, clk"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1413",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "100 MHz harici clock girişinden 2 çıkış üretilir Clk_Out1: 140.625 MHz (MIG reference clock) Clk_Out2: 24.576 MHz (audio PWM base clock) resetn portu harici reset butonuna bağlıdır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:dae48b2655",
      "name": "ip_instantiation_mig_7series_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, mig"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1414",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-008",
      "text": "100 MHz harici clock girişinden 2 çıkış üretilir Clk_Out1: 140.625 MHz (MIG reference clock) Clk_Out2: 24.576 MHz (audio PWM base clock) resetn portu harici reset butonuna bağlıdır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: audio, mig, reset"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1415",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dma_reset",
      "name": "dma_reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, reset"
    ],
    "unmatched_aspects": [
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1416",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1417",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1418",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1419",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1420",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1421",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, in, xilinx"
    ],
    "unmatched_aspects": [
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1422",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1423",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1424",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, interconnect, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1425",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1426",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: clk, dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1427",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1428",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1429",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1430",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1431",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, interconnect, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1432",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1433",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='rst_mig_7series_0_81M' matched 'mig_7series_0'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1434",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='rst_mig_7series_0_81M' matched 'rst_mig_7series_0_81M'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1435",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1436",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir",
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1437",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset",
      "name": "reset",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, reset"
    ],
    "unmatched_aspects": [
      "MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır"
    ]
  },
  {
    "match_id": "M-1438",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1439",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1440",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1441",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1442",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "DMA-REQ-L2-009\nrst_mig_7series_0_81M\nMIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir\nMIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır\nperipheral_aresetn tüm AXI periferiklere dağıtılır\ninterconnect_aresetn AXI Interconnect'lere dağıtılır\nXilinx Processor System Reset v5.0\nslowest_sync_clk ← MIG ui_clk"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1443",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır peripheral_aresetn tüm AXI periferiklere dağıtılır interconnect_aresetn AXI Interconnect'lere dağıtılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, in"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1444",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır peripheral_aresetn tüm AXI periferiklere dağıtılır interconnect_aresetn AXI Interconnect'lere dağıtılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:92cbaf588d",
      "name": "ip_instantiation_axi_interconnect_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1445",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır peripheral_aresetn tüm AXI periferiklere dağıtılır interconnect_aresetn AXI Interconnect'lere dağıtılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: axi, interconnect"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1446",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-009",
      "text": "MIG ui_clk_sync_rst → ext_reset_in bağlantısı ile MIG reset senkronize edilir MIG mmcm_locked → dcm_locked bağlantısı ile PLL lock kontrolü yapılır peripheral_aresetn tüm AXI periferiklere dağıtılır interconnect_aresetn AXI Interconnect'lere dağıtılır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:bc363c9368",
      "name": "ip_instantiation_rst_mig_7series_0_81M"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: mig, reset, rst"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1447",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_bram_if_cntlr",
      "name": "dlmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1448",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:dlmb_v10",
      "name": "dlmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1449",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_bram_if_cntlr",
      "name": "ilmb_bram_if_cntlr",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1450",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:ilmb_v10",
      "name": "ilmb_v10",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1451",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:lmb_bram",
      "name": "lmb_bram",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1452",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1453",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1454",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1455",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1456",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1457",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:clk_wiz_0",
      "name": "clk_wiz_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1458",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0",
      "name": "fifo_generator_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1459",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mdm_1",
      "name": "mdm_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='mdm_1' matched 'mdm_1'"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1460",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze, xilinx"
    ],
    "unmatched_aspects": [
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1461",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze, xilinx"
    ],
    "unmatched_aspects": [
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1462",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze, xilinx"
    ],
    "unmatched_aspects": [
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1463",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze, xilinx"
    ],
    "unmatched_aspects": [
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1464",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0",
      "name": "mig_7series_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1465",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M",
      "name": "rst_mig_7series_0_81M",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1466",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1467",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, xilinx"
    ],
    "unmatched_aspects": [
      "JTAG üzerinden MicroBlaze debug erişimi sağlanır",
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1468",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "Program yükleme ve breakpoint desteği mevcuttur"
    ]
  },
  {
    "match_id": "M-1469",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1470",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1471",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo2audpwm_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1472",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:reset"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1473",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-010",
      "text": "DMA-REQ-L2-010\nmdm_1\nJTAG üzerinden MicroBlaze debug erişimi sağlanır\nProgram yükleme ve breakpoint desteği mevcuttur\nXilinx MDM v3.2\nMBDEBUG_0 ↔ MicroBlaze DEBUG port"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:sys_clock"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:clk_wiz_0 depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1474",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:get_gpio_data",
      "name": "get_gpio_data",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, gpio"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1475",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:uart_recv",
      "name": "uart_recv",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/sdk/appsrc/helloworld.c"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, uart"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1476",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_IN",
      "name": "GPIO_IN",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, gpio, gpio_in, in"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1477",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:GPIO_OUT",
      "name": "GPIO_OUT",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, gpio, gpio_out, out"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1478",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_dma_0",
      "name": "axi_dma_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1479",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_interconnect_0",
      "name": "axi_interconnect_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1480",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axi_uartlite_0",
      "name": "axi_uartlite_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1481",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0",
      "name": "microblaze_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_intc + xlconcat_0 + xlconcat_1' matched 'microblaze_0'"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1482",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_intc",
      "name": "microblaze_0_axi_intc",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_intc + xlconcat_0 + xlconcat_1' matched 'microblaze_0_axi_intc'"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1483",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_axi_periph",
      "name": "microblaze_0_axi_periph",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: axi, dma, microblaze"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1484",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_xlconcat",
      "name": "microblaze_0_xlconcat",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze, xlconcat"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1485",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_0",
      "name": "xlconcat_0",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_intc + xlconcat_0 + xlconcat_1' matched 'xlconcat_0'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1486",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:xlconcat_1",
      "name": "xlconcat_1",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_match",
    "confidence": "HIGH",
    "match_evidence": [
      "implementing_component='microblaze_0_axi_intc + xlconcat_0 + xlconcat_1' matched 'xlconcat_1'"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1487",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:microblaze_0_local_memory",
      "name": "microblaze_0_local_memory",
      "source_file": "/Users/testpc1/Desktop/fpga_asist_dev-master/validation_test/Nexys-A7-100T-DMA-Audio/src/bd/design_1.tcl"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "exact_or_token_match",
    "confidence": "HIGH",
    "match_evidence": [
      "token overlap: dma, microblaze"
    ],
    "unmatched_aspects": [
      "GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)"
    ]
  },
  {
    "match_id": "M-1488",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:axis2fifo_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1489",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:fifo_generator_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1490",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:mig_7series_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1491",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:rst_mig_7series_0_81M"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1492",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA-REQ-L2-011\nmicroblaze_0_axi_intc + xlconcat_0 + xlconcat_1\nDMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0)\nGPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1)\nMicroBlaze INTERRUPT portuna bağlanır\nAXI INTC v4.1 + xlconcat v2.1 (2 instance)\n0x41200000"
    },
    "target": {
      "type": "COMPONENT",
      "id": "PROJECT-A:COMP:tone_generator_0"
    },
    "edge_type": "IMPLEMENTS",
    "match_strategy": "structural_traversal",
    "confidence": "MEDIUM",
    "match_evidence": [
      "Reached from anchor component PROJECT-A:COMP:GPIO_IN depth=1"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1493",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:75d562fce2",
      "name": "ip_instantiation_GPIO_IN"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, gpio, gpio_in, in"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1494",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:b1fb3b0c4f",
      "name": "ip_instantiation_GPIO_OUT"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, gpio, gpio_out, out"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1495",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:f10ccd164e",
      "name": "ip_instantiation_microblaze_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1496",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:c8c90f1c0c",
      "name": "ip_instantiation_microblaze_0_axi_intc"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1497",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:e4fe919ecc",
      "name": "ip_instantiation_microblaze_0_axi_periph"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1498",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b94cfef3c",
      "name": "ip_instantiation_microblaze_0_xlconcat"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, microblaze, xlconcat"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1499",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:a543daf5ae",
      "name": "ip_instantiation_xlconcat_0"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, xlconcat, xlconcat_0"
    ],
    "unmatched_aspects": []
  },
  {
    "match_id": "M-1500",
    "source": {
      "type": "REQUIREMENT",
      "id": "DMA-REQ-L2-011",
      "text": "DMA MM2S + S2MM interrupt'ları birleştirilir (xlconcat_0) GPIO_IN + GPIO_OUT + UART interrupt'ları birleştirilir (xlconcat_1) MicroBlaze INTERRUPT portuna bağlanır"
    },
    "target": {
      "type": "EVIDENCE",
      "id": "PROJECT-A:EVID:3b639eb7a7",
      "name": "ip_instantiation_xlconcat_1"
    },
    "edge_type": "VERIFIED_BY",
    "match_strategy": "evidence_binding",
    "confidence": "HIGH",
    "match_evidence": [
      "common tokens: dma, xlconcat, xlconcat_1"
    ],
    "unmatched_aspects": []
  }
]
