<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:29.3029</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7021976</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>RFFE(radio frequency front end) 증폭기들에서의 정위상 감쇠기 기법들</inventionTitle><inventionTitleEng>CONSTANT-PHASE ATTENUATOR TECHNIQUES IN RADIO FREQUENCY FRONT END (RFFE) AMPLIFIERS</inventionTitleEng><openDate>2024.09.20</openDate><openNumber>10-2024-0137556</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.01</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/19</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/72</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03G 1/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03G 3/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04B 1/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시내용의 양상들은, LNA의 출력에서 연속 위상을 달성하기 위해 위상 시프트 회로부를 갖는 LNA(low noise amplifier)를 구현하는 디바이스들, 무선 통신 장치들, 방법들 및 회로부에 관한 것이다. 일 양상은 능동 회로부를 포함하는 고 이득 능동 경로(602), 및 수동 회로부 및 위상 시프트 회로부를 포함하는 저 이득 경로(604)를 포함하는 증폭기이다. 하나 이상의 양상들에서, 위상 시프트 회로부는 저 이득 경로(604)로부터 출력된 출력 신호의 위상이 고 이득 능동 경로(602)로부터 출력된 출력 신호의 위상과 대략 정합하도록 저 이득 경로(604) 내에서 입력 신호의 위상을 시프트하도록 구성된다. 적어도 하나의 양상에서, 고 이득 능동 경로(602)의 이득은 저 이득 수동 경로(604)의 이득보다 높다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.27</internationOpenDate><internationOpenNumber>WO2023140999</internationOpenNumber><internationalApplicationDate>2022.12.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/082082</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 입력 및 출력을 갖는 증폭기로서,상기 입력과 상기 출력 사이에 커플링되고 능동 회로부를 포함하는 고 이득 경로; 및상기 입력과 상기 출력 사이에 커플링되고 위상 시프트 회로부를 포함하는 저 이득 경로를 포함하고,상기 위상 시프트 회로부는, 상기 저 이득 경로로부터의 상기 증폭기의 상기 출력에서의 출력 신호의 위상이 상기 고 이득 경로로부터의 상기 증폭기의 상기 출력에서의 상기 출력 신호의 위상에 대략 정합하도록 상기 저 이득 경로 내의 입력 신호의 위상을 시프트하도록 구성되고, 상기 고 이득 경로의 이득은 상기 저 이득 경로의 이득보다 높은, 증폭기.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 위상 시프트 회로부는 적어도 하나의 인덕터 및 적어도 하나의 커패시터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 적어도 하나의 커패시터 중 적어도 하나는 상기 저 이득 경로 내에서 상기 입력 신호의 상기 위상의 시프트의 양을 튜닝하도록 구성된 튜닝가능 커패시터인, 증폭기.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 적어도 하나의 커패시터 중 적어도 하나는 상기 저 이득 경로 내의 상기 입력 신호의 상기 위상이 시프트되지 않도록 상기 위상 시프트 회로부를 디스에이블하기 위해 디스에이블되도록 구성되는, 증폭기.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 위상 시프트 회로부의 상기 적어도 하나의 인덕터 중 적어도 하나는 임피던스 정합 회로의 적어도 일부를 형성하는, 증폭기.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서, 상기 적어도 하나의 인덕터 중 적어도 하나는 중앙-탭 인덕터인, 증폭기.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 위상 시프트 회로부와 직렬인 커패시터를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 위상 시프트 회로부는 상기 증폭기의 상기 입력과 상기 출력 사이에 직렬로 커플링된 인덕터를 포함하고, 상기 위상 시프트 회로부는 제1 션트 커패시터 및 제2 션트 커패시터를 더 포함하고, 상기 인덕터는 상기 제1 션트 커패시터와 상기 제2 션트 커패시터 사이에 커플링되는, 증폭기.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 션트 커패시터 및 상기 제2 션트 커패시터는 가변 커패시터들인, 증폭기.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 인덕터는 제3 션트 커패시터에 의해 탭핑되는, 증폭기.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제3 션트 커패시터는 스위치에 병렬로 커플링되는, 증폭기.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서, 상기 인덕터와 직렬로 커플링된 커패시터를 더 포함하고, 상기 제1 션트 커패시터는 상기 커패시터와 상기 인덕터 사이에 커플링되는, 증폭기.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서, 상기 인덕터는 상기 저 이득 경로의 임피던스 정합 네트워크의 일부를 형성하는, 증폭기.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서, 상기 입력과 상기 인덕터 사이에 커플링된 스위치를 더 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 위상 시프트 회로부는 포지티브 180도 위상 시프트 또는 네거티브 180도 위상 시프트 중 적어도 하나를 제공하는, 증폭기.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 위상 시프트 회로부는 직렬로 함께 커플링되고 하나의 인덕터에 커플링된 2개의 커패시터들을 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 상기 위상 시프트 회로부는 커패시터의 제1 단부에 커플링된 제1 인덕터, 및 상기 커패시터의 제2 단부에 커플링된 제2 인덕터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 상기 위상 시프트 회로부는 직렬로 함께 커플링된 2개의 인덕터들, 및 상기 2개의 인덕터들 사이에 커플링된 제1 단부 및 접지에 커플링된 제2 단부를 갖는 션트 커패시터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서, 상기 위상 시프트 회로부는 인덕터의 제1 단부에 커플링된 제1 커패시터, 및 상기 인덕터의 제2 단부에 커플링된 제2 커패시터를 포함하는, 증폭기.</claim></claimInfo><claimInfo><claim>20. 제1항에 있어서, 상기 능동 회로부는 적어도 하나의 트랜지스터를 포함하고, 상기 적어도 하나의 트랜지스터는, 상기 증폭기의 입력에 커플링된 게이트, 접지에 커플링된 소스, 및 상기 적어도 하나의 트랜지스터의 전력 공급부와 드레인 사이에 커플링된 부하를 갖는, 증폭기.</claim></claimInfo><claimInfo><claim>21. 제1항에 있어서, 상기 증폭기는 LNA(low noise amplifier)이고, 상기 저 이득 경로의 상기 이득은, 상기 저 이득 경로가 상기 고 이득 경로의 상기 능동 회로부를 바이패스하는 바이패스 경로이도록 대략 0인, 증폭기.</claim></claimInfo><claimInfo><claim>22. 증폭기를 위한 동작 방법으로서,능동 회로부를 포함하는 고 이득 능동 경로에 의해, 제1 위상을 포함하는 제1 신호를 출력하는 단계;수동 회로부를 포함하는 저 이득 수동 경로에 의해, 제2 위상을 포함하는 제2 신호를 수신하는 단계- 상기 고 이득 능동 경로의 이득은 상기 저 이득 수동 경로의 이득보다 높음 -;상기 저 이득 수동 경로 내의 위상 시프트 회로부에 의해, 제3 위상을 포함하는 제3 신호를 생성하기 위해, 상기 제2 신호의 제2 위상을 상기 제3 위상으로 시프트하는 단계; 및상기 저 이득 수동 경로에 의해, 상기 제3 위상을 포함하는 상기 제3 신호를 출력하는 단계를 포함하고, 상기 제3 위상은 상기 제1 위상과 대략 정합하는, 증폭기를 위한 동작 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 위상 시프트 회로부는 적어도 하나의 인덕터 및 적어도 하나의 커패시터를 포함하고, 상기 적어도 하나의 커패시터 중 적어도 하나는 상기 저 이득 수동 경로 내에서 상기 제2 신호의 상기 제2 위상의 시프트의 양을 튜닝하도록 구성된 튜닝가능 커패시터인, 증폭기를 위한 동작 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 저 이득 수동 경로 내의 상기 제2 신호의 상기 제2 위상이 시프트되지 않도록 상기 위상 시프트 회로부를 디스에이블하는 단계를 더 포함하는, 증폭기를 위한 동작 방법.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 적어도 하나의 인덕터 중 적어도 하나는 위상 시프트 및 임피던스 정합을 제공하는, 증폭기를 위한 동작 방법.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, 상기 적어도 하나의 커패시터 중 하나는, 상기 저 이득 수동 경로로부터 출력된 상기 제3 신호의 상기 제3 위상과 상기 고 이득 능동 경로로부터 출력된 상기 제1 신호의 상기 제1 위상 사이의 임의의 위상 기울기 차이들을 정정하는, 상기 증폭기에 대한 개선된 품질 팩터(Q)를 제공하는 직렬 커패시터인, 증폭기를 위한 동작 방법.</claim></claimInfo><claimInfo><claim>27. 증폭기로서,상기 증폭기의 바이패스 경로 내에 위상 시프트 회로부를 포함하고, 상기 바이패스 경로는 상기 증폭기의 능동 경로에 있는 하나 이상의 이득 제공 엘리먼트들을 바이패스하고, 상기 위상 시프트 회로부는 인덕터 및 적어도 하나의 커패시터를 포함하고,상기 인덕터는 상기 증폭기의 상기 바이패스 경로 내에서 적어도 하나의 신호의 임피던스 정합 및 위상 시프트 둘 모두를 제공하는, 증폭기.</claim></claimInfo><claimInfo><claim>28. 출력을 갖는 증폭기로서,상기 출력에 커플링되고 능동 회로부를 포함하는 고 이득 경로; 및상기 출력에 커플링된 저 이득 경로를 포함하고, 상기 저 이득 경로는, 상기 저 이득 경로로부터의 상기 증폭기의 상기 출력에서의 출력 신호의 위상이 상기 고 이득 경로로부터의 상기 증폭기의 상기 출력에서의 상기 출력 신호의 위상에 대략 정합하도록 상기 저 이득 경로 내의 신호의 위상을 시프트하기 위한 수단을 포함하고, 상기 고 이득 경로의 이득은 상기 저 이득 경로의 이득보다 높은, 증폭기.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 저 이득 경로로부터의 상기 증폭기의 출력에서의 상기 출력 신호의 상기 위상은 상기 고 이득 경로로부터의 상기 증폭기의 상기 출력에서의 상기 출력 신호의 상기 위상의 ±15° 내에 있는, 증폭기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>HUA, Xingyi</engName><name>화, 싱이</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>HANAFI, Bassel</engName><name>하나피, 바셀</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>TRIPURARI JAYARAMAN, Karthik</engName><name>트리푸라리 자야라만, 카르틱</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>GATTA, Francesco</engName><name>가타, 프란체스코</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.01.20</priorityApplicationDate><priorityApplicationNumber>17/580,320</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.01</receiptDate><receiptNumber>1-1-2024-0710456-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.22</receiptDate><receiptNumber>1-5-2024-0137624-63</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247021976.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cfee614daddf932494916502aa5430954f92edbb3180d4699abb234b0473f4c9388627745caaeaa7f6127258370690ed3b42465477d40329</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4cefca99ddc9543e1a76b5b06009e7cffcb83c2e063a3f44bcc025e8b3be3b589e68caf802c0a4b76b29a872e5f06ce1aa68ecb2de5b0f91</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>