module Shift_Left2_26(t_in, t_out, pc_plus4);

	input [25:0] t_in;
	input [3:0] pc_plus4
	output reg [31:0] t_out;
	
	assign t_out[27:0] = {i_in[23:0], 2'b00};
	
endmodule