<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:38.3638</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0074568</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전기 커넥터의 오염을 피하기 위한 2개 단계의 공정에서 EMI 차폐 재료를 형성하는 반도체 디바이스 및 그 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING EMI SHIELDING  MATERIAL IN TWO-STEP PROCESS TO AVOID CONTAMINATING  ELECTRICAL CONNECTOR</inventionTitleEng><openDate>2024.01.22</openDate><openNumber>10-2024-0009340</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판 및 기판 위에 적층된 봉지재를 가지고 있다. 봉지재 외부의 기판 위에는 전기 커넥터가 배치된다. 기판 위에는 안테나가 형성될 수 있다. 제1 차폐 재료로 전기 커넥터를 커버하지 않은 봉합재의 일부 영역 위에 제1 차폐 재료가 배치된다. 제1 차폐 재료는 다이렉트 제트 프린터를 사용하여 봉지재의 일부분 및 기판 부분 위에 배치된다. 전기 커넥터 위에는 커버가 배치된다. 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하기 위해 봉지재 위에 제2 차폐 재료가 배치된다. 상기 제2 차폐 재료는 상기 제1 차폐 재료와 중첩되고, 봉지재의 측면과 기판의 측면을 커버한다. 커버를 제거하여 차폐 재료가 없는 전기 커넥터를 노출시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서, 상기 반도체 디바이스는:기판;상기 기판의 제1 표면 위에 적층된 봉지재;봉지재 외부의 기판의 제1 표면 위에 배치된 전기 커넥터;상기 전기 커넥터를 제1 차폐 재료로 커버하지 않은 봉지재의 일부 부분 위에 배치된 제1 차폐 재료;전기 커넥터 위에 배치된 커버; 및봉지재 위에 배치된 제2 차폐 재료;를 포함하며, 상기 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하게 있는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 기판 위에 배치된 전기 구성요소를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 기판의 제1 표면과 대향하는 기판의 제2 표면 위에 형성된 안테나를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 차폐 재료는 상기 전기 커넥터로부터 분리된 상태로 봉지재의 일부 및 상기 기판의 일부를 덮는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 차폐 재료는 제1 차폐 재료로 전기 커넥터를 커버하지 않고 상기 기판의 일부 영역을 커버하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 반도체 디바이스로서, 상기 반도체 디바이스는:기판;기판 위에 배치된 전기 커넥터;상기 전기 커넥터로부터 일정 거리를 두고 상기 기판의 일부 영역 위에 배치된 제1 차폐 재료;전기 커넥터 위에 배치된 커버; 및기판 위에 배치된 제2 차폐 재료;를 포함하고, 상기 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하게 있는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 기판 위에 배치된 전기 구성요소; 및 전기 구성요소 및 기판 위에 적층된 봉지재;를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 기판 위에 형성된 안테나를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 제2 차폐 재료는 제1 차폐 재료와 중첩하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 제1 차폐 재료는 상기 전기 커넥터를 제1 차폐 재료로 커버하지 않고 상기 기판의 일부 영역을 커버하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스의 제조 방법으로, 상기 방법은:기판을 제공하는 단계;기판의 제1 표면 위에 전기 커넥터를 배치하는 단계;전기 커넥터로부터 일정 거리를 두고 기판의 일부 영역 위에 제1 차폐 재료를 배치하는 단계;전기 커넥터 위에 커버를 배치하는 단계; 및기판 위에 제2 차폐 재료를 배치하는 단계;를 포함하며,상기 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하게 있는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 기판 위에 전기 구성요소를 배치하는 단계; 및 전기 구성요소 및 기판 위에 봉지재를 적층하는 단계;를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 기판의 제1 표면과 대향하는 기판의 제2 표면 위에 안테나를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 제2 차폐 재료는 상기 제1 차폐 재료와 중첩되는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 제1 차폐 재료는 전기 커넥터를 제1 차폐 재료로 커버하지 않고 기판의 일부 영역을 커버하는 것을 특징으로 하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>KIM, ChangOh</engName><name>김 장오</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>JUNG, JinHee</engName><name>정 진희</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>KWON, OMin</engName><name>권 오민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.13</priorityApplicationDate><priorityApplicationNumber>17/812,339</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.12</receiptDate><receiptNumber>1-1-2023-0639170-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.06.21</receiptDate><receiptNumber>9-1-2023-9007119-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230074568.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934858a5417f8bfe60d5b0986eee1f39e9d9f96736d0f820817398dd23deb400d0656bd3d46803739cc57878519c18fa479f27633953edf748</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc3e3a5ab40cfa7fe07b6dbf4fa672cad4dd83efdbe725a2ab5c7b137fdd98b3a40dc56083df26bc8cfe961bb5dc55700e8203252a3aa6b4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>