Fitter report for SOPC_MinSys
Wed Aug 31 12:40:26 2016
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 31 12:40:26 2016     ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; SOPC_MinSys                               ;
; Top-level Entity Name              ; TOP                                       ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F484C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 4,219 / 33,216 ( 13 % )                   ;
;     Total combinational functions  ; 3,745 / 33,216 ( 11 % )                   ;
;     Dedicated logic registers      ; 2,554 / 33,216 ( 8 % )                    ;
; Total registers                    ; 2673                                      ;
; Total pins                         ; 91 / 322 ( 28 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 69,376 / 483,840 ( 14 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F484C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  15.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                   ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[0]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[1]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[2]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[2]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[3]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[3]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[4]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[4]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[5]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[5]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[6]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[6]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[7]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[7]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[8]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[8]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[9]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[9]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[10]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[10]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[11]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[11]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[12]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[12]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[13]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[13]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[14]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[14]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[15]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[15]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[16]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[17]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[18]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[19]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[20]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[21]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[22]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[23]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[24]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[25]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[26]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[27]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[28]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[29]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[30]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src1[31]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[0]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[1]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[2]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[2]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[3]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[3]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[4]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[4]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[5]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[5]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[6]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[6]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[7]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[7]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[8]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[8]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[9]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[9]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[10]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[10]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[11]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[11]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[12]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[12]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[13]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[13]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[14]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[14]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[15]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[15]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; NIOS_II:inst1|cpu:the_cpu|D_bht_data[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; NIOS_II:inst1|cpu:the_cpu|D_bht_data[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[0]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[1]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[2]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[2]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[3]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[3]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[4]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[4]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[5]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[5]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[6]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[6]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[7]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[7]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[8]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[8]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[9]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[9]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[10]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[10]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[11]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[11]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[12]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_A[12]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_bank[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_BA[0]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_bank[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_BA[1]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_WE_N                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[0]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[0]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_CAS_N                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[1]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[1]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_RAS_N                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[2]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[2]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_CS_N                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_cmd[3]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[0]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[0]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[1]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[1]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[2]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[2]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[2]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[3]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[3]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[3]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[4]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[4]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[4]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[5]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[5]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[5]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[6]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[6]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[6]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[7]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[7]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[7]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[8]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[8]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[8]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[9]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[9]                                                                                                                                                 ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[9]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[10]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[10]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[10]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[11]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[11]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[11]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[12]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[12]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[12]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[13]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[13]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[13]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[14]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[14]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[14]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[15]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM1_DQ[15]                                                                                                                                                ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_data[15]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_dqm[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_DQM[0]                                                                                                                                               ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|m_dqm[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM1_DQM[1]                                                                                                                                               ; DATAIN           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[15]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_1                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_1                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[14]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_1                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_2                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_2                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[13]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_2                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_3                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_3                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[12]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_3                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_4                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_4                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[11]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_4                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_5                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_5                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[10]                                                                                                                                                ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_5                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_6                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_6                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[9]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_6                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_7                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_7                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[8]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_7                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_8                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_8                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[7]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_8                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_9                                                                                                               ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_9                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[6]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_9                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_10                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_10                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[5]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_10                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_11                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_11                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[4]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_11                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_12                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_12                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[3]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_12                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_13                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_13                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[2]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_13                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_14                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_14                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[1]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_14                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_15                                                                                                              ; REGOUT           ;                       ;
; NIOS_II:inst1|sdram:the_sdram|oe~_Duplicate_15                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM1_DQ[0]                                                                                                                                                 ; OE               ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[0]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[0]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[1]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[1]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[2]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[2]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[3]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[3]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[4]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[4]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[5]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[5]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[6]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[6]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[7]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[7]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[8]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[8]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[9]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[9]                                                                                                                                                 ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[10]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[10]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[11]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[11]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[12]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[12]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[13]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[13]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[14]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[14]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[15]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM1_DQ[15]                                                                                                                                                ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[0]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A_LSB                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[1]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[0]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[2]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[1]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[3]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[2]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[4]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[3]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[5]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[4]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[6]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[5]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[7]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[6]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[8]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[7]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[9]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[8]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[10]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[9]                                                                                                                                                      ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[11]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[10]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[12]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[11]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[13]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[12]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[14]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[13]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[15]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[14]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[16]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[15]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[17]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[16]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[18]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[17]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[19]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[18]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[20]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[19]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[21]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[20]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[22]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_A[21]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[0]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[1]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[2]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[3]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[4]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[5]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[6]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                   ; REGOUT           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; F_DQ[7]                                                                                                                                                     ; OE               ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[0]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[1]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[2]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[3]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[4]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[5]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[6]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_DQ[7]                                                                                                                                                     ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[0]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[1]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[2]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[3]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[4]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[5]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[6]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; F_DQ[7]                                                                                                                                                     ; COMBOUT          ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_cfi_flash                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_OEn                                                                                                                                                       ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_cfi_flash                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_CEn                                                                                                                                                       ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; F_WEn                                                                                                                                                       ; DATAIN           ;                       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                      ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+
; Location                    ;                ;              ; ADDA_DIN      ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                ;              ; ADDA_SCLK     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                ;              ; AD_CS_n       ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                ;              ; AD_DOUT       ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_ADCDAT    ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_BCLK      ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACDAT    ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_LRC       ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_MCLK      ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                ;              ; CAN_ALE       ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                ;              ; CAN_CS_n      ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                ;              ; CAN_INT_n     ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                ;              ; CLK_IN[1]     ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                ;              ; CLK_IN[2]     ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                ;              ; CLK_IN[3]     ; PIN_L1        ; QSF Assignment             ;
; Location                    ;                ;              ; CLK_IN[4]     ; PIN_U12       ; QSF Assignment             ;
; Location                    ;                ;              ; DA_CS_n       ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                ;              ; DCLK          ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                ;              ; DFS           ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                ;              ; DIN           ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                ;              ; DOUT          ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[0]   ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[10]  ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[11   ; PIN_H18       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[12]  ; PIN_G20       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[13]  ; PIN_F20       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[14]  ; PIN_E20       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[15]  ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[1]   ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[2]   ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[3]   ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[4]   ; PIN_G21       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[5]   ; PIN_G22       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[6]   ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[7]   ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[8]   ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM2_DQ[9]   ; PIN_J18       ; QSF Assignment             ;
; Location                    ;                ;              ; F_RY_N        ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[0]     ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[10]    ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[11]    ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[12]    ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[13]    ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[14]    ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[15]    ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[16]    ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[17]    ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[18]    ; PIN_A9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[19]    ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[1]     ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[20]    ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[21]    ; PIN_C13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[22]    ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[23]    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[24]    ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[25]    ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[26]    ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[27]    ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[28]    ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[29]    ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[2]     ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[30]    ; PIN_A16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[31]    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[32]    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[33]    ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[34]    ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[35]    ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[3]     ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[4]     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[5]     ; PIN_C1        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[6]     ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[7]     ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[8]     ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_A[9]     ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[0]     ; PIN_W14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[10]    ; PIN_T18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[11]    ; PIN_R18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[12]    ; PIN_R17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[13]    ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[14]    ; PIN_R15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[15]    ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[16]    ; PIN_P18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[17]    ; PIN_P17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[18]    ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[19]    ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[1]     ; PIN_V14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[20]    ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[21]    ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[22]    ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[23]    ; PIN_H16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[24]    ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[25]    ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[26]    ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[27]    ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[28]    ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[29]    ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[2]     ; PIN_V15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[30]    ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[31]    ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[32]    ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[33]    ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[34]    ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[35]    ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[3]     ; PIN_U13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[4]     ; PIN_U14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[5]     ; PIN_U18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[6]     ; PIN_U15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[7]     ; PIN_U20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[8]     ; PIN_W15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_B[9]     ; PIN_T16       ; QSF Assignment             ;
; Location                    ;                ;              ; IOX[1]        ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                ;              ; IOX[2]        ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                ;              ; IOX[3]        ; PIN_K18       ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_A[0]      ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_A[1]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_CS_n      ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK0_n   ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK1_n   ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_FSPEED    ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_LSPEED    ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_MSCLK     ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_MSDAT     ; PIN_B20       ; QSF Assignment             ;
; Location                    ;                ;              ; RCLK          ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                ;              ; RCODECA       ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                ;              ; RCODECB       ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                ;              ; READ          ; PIN_AB4       ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CLK        ; PIN_E2        ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CMD        ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT        ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT3       ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DETECT     ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARESCLK     ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARESDA      ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[0]      ; PIN_AA3       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[10]     ; PIN_Y2        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[11]     ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[12]     ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[13]     ; PIN_AB5       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[14]     ; PIN_AB6       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[15]     ; PIN_AB7       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[1]      ; PIN_AA4       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[2]      ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[3]      ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[4]      ; PIN_W1        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[5]      ; PIN_W2        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[6]      ; PIN_W3        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[7]      ; PIN_W4        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[8]      ; PIN_W5        ; QSF Assignment             ;
; Location                    ;                ;              ; SHARE[9]      ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                ;              ; TIME_INT_n    ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                ;              ; WPN_ACC       ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                ;              ; iCLK_27       ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                ;              ; iENET_INT     ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                ;              ; iIRDA_RXD     ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                ;              ; iKEY[2]       ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                ;              ; iKEY[3]       ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                ;              ; iKEY[4]       ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                ;              ; iOTG_DREQ0    ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; iOTG_DREQ1    ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                ;              ; iOTG_INT0     ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                ;              ; iOTG_INT1     ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                ;              ; iSW[1]        ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                ;              ; iSW[2]        ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                ;              ; iSW[3]        ; PIN_A20       ; QSF Assignment             ;
; Location                    ;                ;              ; iSW[4]        ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                ;              ; iUART_485_RXD ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[0]   ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[10]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[11]  ; PIN_L19       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[12]  ; PIN_L18       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[1]   ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[2]   ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[3]   ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[4]   ; PIN_V20       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[5]   ; PIN_V19       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[6]   ; PIN_U19       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[7]   ; PIN_R19       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[8]   ; PIN_P22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_A[9]   ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_BA[0]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_BA[1]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_CAS_N  ; PIN_N21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_CLK    ; PIN_K20       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_CS_N   ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_DQM[0] ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_DQM[1] ; PIN_J20       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_RAS_N  ; PIN_N22       ; QSF Assignment             ;
; Location                    ;                ;              ; oDRAM2_WE_N   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                ;              ; oENET_CLK     ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                ;              ; oENET_CMD     ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                ;              ; oENET_CS_N    ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                ;              ; oIRDA_TXD     ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                ;              ; oLEDG[1]      ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                ;              ; oLEDG[2]      ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                ;              ; oLEDG[3]      ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                ;              ; oLEDG[4]      ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                ;              ; oUART_485_CON ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                ;              ; oUART_485_TXD ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                ;              ; oUSB_CLK      ; PIN_AA8       ; QSF Assignment             ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]     ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6689 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6689 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6484    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Study/SOPC/SOPC_OLED/SOPC_MinSys.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+---------------------------------------------+----------------------------------------------------+
; Resource                                    ; Usage                                              ;
+---------------------------------------------+----------------------------------------------------+
; Total logic elements                        ; 4,219 / 33,216 ( 13 % )                            ;
;     -- Combinational with no register       ; 1665                                               ;
;     -- Register only                        ; 474                                                ;
;     -- Combinational with a register        ; 2080                                               ;
;                                             ;                                                    ;
; Logic element usage by number of LUT inputs ;                                                    ;
;     -- 4 input functions                    ; 1926                                               ;
;     -- 3 input functions                    ; 1294                                               ;
;     -- <=2 input functions                  ; 525                                                ;
;     -- Register only                        ; 474                                                ;
;                                             ;                                                    ;
; Logic elements by mode                      ;                                                    ;
;     -- normal mode                          ; 3476                                               ;
;     -- arithmetic mode                      ; 269                                                ;
;                                             ;                                                    ;
; Total registers*                            ; 2,673 / 34,134 ( 8 % )                             ;
;     -- Dedicated logic registers            ; 2,554 / 33,216 ( 8 % )                             ;
;     -- I/O registers                        ; 119 / 918 ( 13 % )                                 ;
;                                             ;                                                    ;
; Total LABs:  partially or completely used   ; 342 / 2,076 ( 16 % )                               ;
; User inserted logic elements                ; 0                                                  ;
; Virtual pins                                ; 0                                                  ;
; I/O pins                                    ; 91 / 322 ( 28 % )                                  ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                     ;
; Global signals                              ; 7                                                  ;
; M4Ks                                        ; 23 / 105 ( 22 % )                                  ;
; Total block memory bits                     ; 69,376 / 483,840 ( 14 % )                          ;
; Total block memory implementation bits      ; 105,984 / 483,840 ( 22 % )                         ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                     ;
; PLLs                                        ; 1 / 4 ( 25 % )                                     ;
; Global clocks                               ; 7 / 16 ( 44 % )                                    ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                    ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )                                    ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                      ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%                                       ;
; Peak interconnect usage (total/H/V)         ; 47% / 44% / 51%                                    ;
; Maximum fan-out node                        ; altpll0:inst|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 2522                                               ;
; Highest non-global fan-out signal           ; NIOS_II:inst1|cpu:the_cpu|A_stall~0                ;
; Highest non-global fan-out                  ; 741                                                ;
; Total fan-out                               ; 23835                                              ;
; Average fan-out                             ; 3.52                                               ;
+---------------------------------------------+----------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 4089 / 33216 ( 12 % ) ; 130 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1611                  ; 54                    ; 0                              ;
;     -- Register only                        ; 466                   ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 2012                  ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1874                  ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 1249                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 500                   ; 25                    ; 0                              ;
;     -- Register only                        ; 466                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 3358                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 265                   ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 2597                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 2478 / 33216 ( 7 % )  ; 76 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 119                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 333 / 2076 ( 16 % )   ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 91                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 69376                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 105984                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 23 / 105 ( 21 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; ASMI block                                  ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 2 / 20 ( 10 % )       ; 2 / 20 ( 10 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 2785                  ; 118                   ; 1                              ;
;     -- Registered Input Connections         ; 2573                  ; 84                    ; 0                              ;
;     -- Output Connections                   ; 211                   ; 170                   ; 2523                           ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 23447                 ; 829                   ; 2526                           ;
;     -- Registered Connections               ; 10774                 ; 517                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 186                   ; 286                   ; 2524                           ;
;     -- sld_hub:auto_hub                     ; 286                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2524                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 43                    ; 22                    ; 1                              ;
;     -- Output Ports                         ; 71                    ; 39                    ; 2                              ;
;     -- Bidir Ports                          ; 24                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; iCLK_50       ; U11   ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; B16   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_232_RXD ; Y18   ; 6        ; 65           ; 2            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BYTEN         ; V11   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_ACC         ; A8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; F_A[0]        ; D11   ; 3        ; 29           ; 36           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[10]       ; T6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[11]       ; T7    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[12]       ; U9    ; 8        ; 20           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[13]       ; U8    ; 8        ; 7            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[14]       ; V9    ; 8        ; 16           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[15]       ; V8    ; 8        ; 14           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[16]       ; W11   ; 8        ; 29           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[17]       ; H6    ; 2        ; 0            ; 28           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[18]       ; H7    ; 3        ; 5            ; 36           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[19]       ; R8    ; 1        ; 0            ; 13           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[1]        ; E7    ; 3        ; 7            ; 36           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[20]       ; P4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[21]       ; N6    ; 1        ; 0            ; 15           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[2]        ; E8    ; 3        ; 14           ; 36           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[3]        ; E9    ; 3        ; 18           ; 36           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[4]        ; F8    ; 3        ; 11           ; 36           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[5]        ; F9    ; 3        ; 14           ; 36           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[6]        ; G7    ; 3        ; 5            ; 36           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[7]        ; J5    ; 2        ; 0            ; 24           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[8]        ; R7    ; 1        ; 0            ; 13           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[9]        ; T8    ; 8        ; 5            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_A_LSB       ; U10   ; 8        ; 20           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_CEn         ; E11   ; 3        ; 29           ; 36           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_OEn         ; F11   ; 3        ; 24           ; 36           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_RESTn       ; N5    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; F_WEn         ; P6    ; 1        ; 0            ; 12           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[0]  ; W16   ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[1]  ; AA17  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[2]  ; Y22   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[3]  ; AB20  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[4]  ; Y21   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[5]  ; AB19  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[6]  ; Y20   ; 6        ; 65           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CAND[7]  ; AB18  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_CS_n     ; AA18  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OLED_DC_n     ; W20   ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RESET         ; AA9   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; WRITE         ; AA16  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[0]   ; T3    ; 1        ; 0            ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[10]  ; T5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[11]  ; R1    ; 1        ; 0            ; 12           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[12]  ; R2    ; 1        ; 0            ; 12           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[1]   ; U4    ; 1        ; 0            ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[2]   ; U3    ; 1        ; 0            ; 6            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[3]   ; V4    ; 1        ; 0            ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[4]   ; V1    ; 1        ; 0            ; 7            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[5]   ; V2    ; 1        ; 0            ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[6]   ; U1    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[7]   ; U2    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[8]   ; T1    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[9]   ; T2    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[0]  ; P3    ; 1        ; 0            ; 14           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[1]  ; R5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CAS_N  ; N3    ; 1        ; 0            ; 14           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CLK    ; P1    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CS_N   ; P5    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_DQM[0] ; M6    ; 1        ; 0            ; 17           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_DQM[1] ; P2    ; 1        ; 0            ; 16           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_RAS_N  ; N4    ; 1        ; 0            ; 14           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_WE_N   ; M5    ; 1        ; 0            ; 17           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_232_TXD ; Y17   ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                      ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------+---------------------+
; DRAM1_DQ[0]  ; F4    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[10] ; J1    ; 2        ; 0            ; 23           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[11] ; J2    ; 2        ; 0            ; 23           ; 4           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[12] ; H1    ; 2        ; 0            ; 24           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[13] ; H2    ; 2        ; 0            ; 24           ; 4           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[14] ; F1    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[15] ; F2    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[1]  ; G5    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[2]  ; F3    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[3]  ; G3    ; 2        ; 0            ; 28           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[4]  ; H5    ; 2        ; 0            ; 28           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[5]  ; H4    ; 2        ; 0            ; 28           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[6]  ; H3    ; 2        ; 0            ; 25           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[7]  ; J4    ; 2        ; 0            ; 23           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[8]  ; N1    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; DRAM1_DQ[9]  ; N2    ; 1        ; 0            ; 17           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                   ; -                   ;
; F_DQ[0]      ; F10   ; 3        ; 24           ; 36           ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[1]      ; H11   ; 3        ; 27           ; 36           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[2]      ; L8    ; 2        ; 0            ; 24           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[3]      ; M15   ; 6        ; 65           ; 15           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[4]      ; L7    ; 2        ; 0            ; 23           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[5]      ; M8    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[6]      ; M7    ; 1        ; 0            ; 16           ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
; F_DQ[7]      ; T11   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 33 / 46 ( 72 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 39 ( 51 % ) ; 3.3V          ; --           ;
; 3        ; 13 / 39 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 44 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 36 ( 22 % )  ; 3.3V          ; --           ;
; 8        ; 12 / 39 ( 31 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                      ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 485        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 484        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 480        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 460        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 458        ; 3        ; F_ACC                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 448        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 440        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 434        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 430        ; 4        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 428        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 423        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 414        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 412        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 404        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 380        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 378        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 376        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 131        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 134        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 138        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 151        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 170        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 176        ; 8        ; RESET                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 182        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 184        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 190        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 195        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 204        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 206        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 208        ; 7        ; WRITE                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 214        ; 7        ; OLED_CAND[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 228        ; 7        ; OLED_CS_n               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 242        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 244        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 132        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 133        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 137        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 150        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 157        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 169        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 175        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 181        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 183        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 189        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 194        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 203        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 205        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 207        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 213        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 227        ; 7        ; OLED_CAND[7]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 241        ; 7        ; OLED_CAND[5]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 243        ; 7        ; OLED_CAND[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 486        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 479        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 459        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 457        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 447        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 439        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 433        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 429        ; 4        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 427        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 422        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 413        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 411        ; 4        ; iKEY[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 403        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 379        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 375        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 474        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 464        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 445        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 415        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 398        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 388        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 374        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 373        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 367        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 368        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 360        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 361        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 26         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 27         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 466        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 463        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 454        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 436        ; 3        ; F_A[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 431        ; 3        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 408        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 397        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 389        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 369        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 370        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 351        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 352        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 32         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 33         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 472        ; 3        ; F_A[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 462        ; 3        ; F_A[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 453        ; 3        ; F_A[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 435        ; 3        ; F_CEn                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 432        ; 3        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 407        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 372        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 371        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 358        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 349        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 350        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 34         ; 2        ; DRAM1_DQ[14]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 35         ; 2        ; DRAM1_DQ[15]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 25         ; 2        ; DRAM1_DQ[2]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 15         ; 2        ; DRAM1_DQ[0]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 467        ; 3        ; F_A[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 461        ; 3        ; F_A[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 442        ; 3        ; F_DQ[0]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 441        ; 3        ; F_OEn                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 418        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 410        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 409        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 400        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 359        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 342        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 343        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 46         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 28         ; 2        ; DRAM1_DQ[3]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 17         ; 2        ; DRAM1_DQ[1]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 16         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 475        ; 3        ; F_A[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 438        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ; 381        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 353        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 354        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 357        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 338        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 339        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 50         ; 2        ; DRAM1_DQ[12]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 2        ; DRAM1_DQ[13]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 44         ; 2        ; DRAM1_DQ[6]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 29         ; 2        ; DRAM1_DQ[5]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 2        ; DRAM1_DQ[4]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 2        ; F_A[17]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 476        ; 3        ; F_A[18]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 437        ; 3        ; F_DQ[1]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ; 391        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 382        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 334        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 346        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 345        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 324        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 318        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 319        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 55         ; 2        ; DRAM1_DQ[10]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 56         ; 2        ; DRAM1_DQ[11]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 53         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 54         ; 2        ; DRAM1_DQ[7]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 48         ; 2        ; F_A[7]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 47         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 392        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 335        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 333        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 331        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 330        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 323        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 314        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 315        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 63         ; 2        ; ^nCE                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 58         ; 2        ; altera_reserved_tck     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 62         ; 2        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 2        ; altera_reserved_tdi     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 59         ; 2        ; altera_reserved_tms     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 317        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 322        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 325        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 312        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 313        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 64         ; 2        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 65         ; 2        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 66         ; 2        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 60         ; 2        ; altera_reserved_tdo     ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 61         ; 2        ; ^DCLK                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 52         ; 2        ; F_DQ[4]                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 49         ; 2        ; F_DQ[2]                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 316        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 311        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 310        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 308        ; 5        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 309        ; 5        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 67         ; 1        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 68         ; 1        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 69         ; 1        ; oDRAM1_WE_N             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 70         ; 1        ; oDRAM1_DQM[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 76         ; 1        ; F_DQ[6]                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 75         ; 1        ; F_DQ[5]                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 294        ; 6        ; F_DQ[3]                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 293        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 301        ; 6        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 305        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 304        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 306        ; 6        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 307        ; 6        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 71         ; 1        ; DRAM1_DQ[8]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 72         ; 1        ; DRAM1_DQ[9]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 81         ; 1        ; oDRAM1_CAS_N            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 82         ; 1        ; oDRAM1_RAS_N            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 78         ; 1        ; F_RESTn                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 77         ; 1        ; F_A[21]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 290        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 300        ; 6        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 299        ; 6        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 298        ; 6        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 302        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 303        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 73         ; 1        ; oDRAM1_CLK              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 74         ; 1        ; oDRAM1_DQM[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 83         ; 1        ; oDRAM1_BA[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 98         ; 1        ; F_A[20]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 88         ; 1        ; oDRAM1_CS_N             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 89         ; 1        ; F_WEn                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 289        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 277        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 278        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 292        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 291        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 295        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 296        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 90         ; 1        ; oDRAM1_A[11]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 91         ; 1        ; oDRAM1_A[12]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ; 99         ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 104        ; 1        ; oDRAM1_BA[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 105        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 87         ; 1        ; F_A[8]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 86         ; 1        ; F_A[19]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ; 178        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 225        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 226        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 235        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 265        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 275        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 276        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 288        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 283        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 284        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 96         ; 1        ; oDRAM1_A[8]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 97         ; 1        ; oDRAM1_A[9]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 112        ; 1        ; oDRAM1_A[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 110        ; 1        ; oDRAM1_A[10]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 111        ; 1        ; F_A[10]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 142        ; 8        ; F_A[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 141        ; 8        ; F_A[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 177        ; 8        ; F_DQ[7]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 236        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 252        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 281        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 282        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 101        ; 1        ; oDRAM1_A[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 102        ; 1        ; oDRAM1_A[7]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 113        ; 1        ; oDRAM1_A[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 129        ; 1        ; oDRAM1_A[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 145        ; 8        ; F_A[13]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 163        ; 8        ; F_A[12]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 164        ; 8        ; F_A_LSB                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 185        ; 8        ; iCLK_50                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 186        ; 8        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 199        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 217        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 237        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 251        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 253        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 259        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 273        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 274        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 108        ; 1        ; oDRAM1_A[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 109        ; 1        ; oDRAM1_A[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 130        ; 1        ; oDRAM1_A[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 153        ; 8        ; F_A[15]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 156        ; 8        ; F_A[14]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 180        ; 8        ; BYTEN                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 188        ; 7        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 210        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 238        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 246        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 254        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 271        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 272        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 114        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 115        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 122        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 123        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 128        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 154        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 155        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 160        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 179        ; 8        ; F_A[16]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 187        ; 7        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 209        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 220        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 240        ; 7        ; OLED_CAND[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ; 250        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 247        ; 6        ; OLED_DC_n               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 260        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 261        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 116        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 117        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 126        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 127        ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 135        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 136        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 143        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 159        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 172        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 202        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 219        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 229        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 239        ; 7        ; oUART_232_TXD           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 245        ; 6        ; iUART_232_RXD           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 248        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 249        ; 6        ; OLED_CAND[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 268        ; 6        ; OLED_CAND[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 269        ; 6        ; OLED_CAND[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; altpll0:inst|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; inst|altpll_component|pll                ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 50.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                 ;
; Nominal VCO frequency            ; 900.1 MHz                                ;
; VCO post scale                   ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 27.78 MHz                                ;
; Freq max lock                    ; 55.56 MHz                                ;
; M VCO Tap                        ; 4                                        ;
; M Initial                        ; 3                                        ;
; M value                          ; 18                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_4                                    ;
; Inclk0 signal                    ; iCLK_50                                  ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                             ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; altpll0:inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 18            ; 9/9 Even   ; 3       ; 4       ; inst|altpll_component|pll|clk[0] ;
; altpll0:inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -50 (-2778 ps) ; 50/50      ; C1      ; 18            ; 9/9 Even   ; 1       ; 0       ; inst|altpll_component|pll|clk[1] ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                               ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TOP                                                                                                              ; 4219 (2)    ; 2554 (0)                  ; 119 (119)     ; 69376       ; 23   ; 4            ; 0       ; 2         ; 91   ; 0            ; 1665 (2)     ; 474 (0)           ; 2080 (0)         ; |TOP                                                                                                                                                                                                                                              ;              ;
;    |NIOS_II:inst1|                                                                                                ; 4087 (0)    ; 2478 (0)                  ; 0 (0)         ; 69376       ; 23   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1609 (0)     ; 466 (0)           ; 2012 (1)         ; |TOP|NIOS_II:inst1                                                                                                                                                                                                                                ;              ;
;       |NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TOP|NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch                                                                                                                                                           ;              ;
;       |cpu:the_cpu|                                                                                               ; 2457 (2120) ; 1594 (1409)               ; 0 (0)         ; 64256       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 863 (711)    ; 295 (252)         ; 1299 (1157)      ; |TOP|NIOS_II:inst1|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_pkf1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated                                                                                                                                    ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_29f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                            ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_n9f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_n9f1:auto_generated                                                                                                                              ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                       ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                        ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_qed1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_21g1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_21g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_4cr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_6cr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                        ; 261 (22)    ; 185 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (22)      ; 43 (0)            ; 142 (0)          ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                     ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                    ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                          ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                       ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                               ; 52 (52)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 44 (44)          ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_t072:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_p2f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_q2f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add17|                                                                                      ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17                                                                                                                                                                                                  ;              ;
;             |add_sub_8ri:auto_generated|                                                                          ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated                                                                                                                                                                       ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                            ; 281 (281)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (180)    ; 16 (16)           ; 85 (85)          ; |TOP|NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                              ; 144 (144)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 12 (12)           ; 69 (69)          ; |TOP|NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                ; 46 (46)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 11 (11)          ; |TOP|NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |epcs:the_epcs|                                                                                             ; 146 (1)     ; 115 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 36 (0)            ; 79 (0)           ; |TOP|NIOS_II:inst1|epcs:the_epcs                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|epcs:the_epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                   ;              ;
;             |altsyncram_7831:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_7831:auto_generated                                                                                                                                                    ;              ;
;          |epcs_sub:the_epcs_sub|                                                                                  ; 145 (145)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 36 (36)           ; 79 (79)          ; |TOP|NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub                                                                                                                                                                                            ;              ;
;          |tornado_epcs_atom:the_tornado_epcs_atom|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|epcs:the_epcs|tornado_epcs_atom:the_tornado_epcs_atom                                                                                                                                                                          ;              ;
;       |epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|                                              ; 47 (47)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 12 (12)          ; |TOP|NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port                                                                                                                                                                   ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                   ; 162 (44)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (31)      ; 17 (0)            ; 90 (12)          ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                          ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_1n21:auto_generated|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_rj7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ;              ;
;                      |cntr_fjb:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ;              ;
;                      |dpram_5h21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_1n21:auto_generated|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_rj7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ;              ;
;                      |cntr_fjb:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ;              ;
;                      |dpram_5h21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP|NIOS_II:inst1|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |oled:the_oled|                                                                                             ; 17 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 14 (0)           ; |TOP|NIOS_II:inst1|oled:the_oled                                                                                                                                                                                                                  ;              ;
;          |oled_con:oled|                                                                                          ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |TOP|NIOS_II:inst1|oled:the_oled|oled_con:oled                                                                                                                                                                                                    ;              ;
;       |oled_avalon_slave_0_arbitrator:the_oled_avalon_slave_0|                                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |TOP|NIOS_II:inst1|oled_avalon_slave_0_arbitrator:the_oled_avalon_slave_0                                                                                                                                                                         ;              ;
;       |rst:the_rst|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TOP|NIOS_II:inst1|rst:the_rst                                                                                                                                                                                                                    ;              ;
;       |rst_s1_arbitrator:the_rst_s1|                                                                              ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |TOP|NIOS_II:inst1|rst_s1_arbitrator:the_rst_s1                                                                                                                                                                                                   ;              ;
;       |sdram:the_sdram|                                                                                           ; 352 (238)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (135)    ; 45 (2)            ; 166 (78)         ; |TOP|NIOS_II:inst1|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                  ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |TOP|NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                          ; 116 (64)    ; 43 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (27)      ; 2 (0)             ; 67 (37)          ; |TOP|NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|               ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 19 (19)          ; |TOP|NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1| ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |TOP|NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TOP|NIOS_II:inst1|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ;              ;
;       |timer0:the_timer0|                                                                                         ; 144 (144)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 21 (21)           ; 99 (99)          ; |TOP|NIOS_II:inst1|timer0:the_timer0                                                                                                                                                                                                              ;              ;
;       |timer0_s1_arbitrator:the_timer0_s1|                                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TOP|NIOS_II:inst1|timer0_s1_arbitrator:the_timer0_s1                                                                                                                                                                                             ;              ;
;       |tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|                                ; 82 (82)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 38 (38)          ; |TOP|NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave                                                                                                                                                     ;              ;
;       |uart0:the_uart0|                                                                                           ; 189 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 22 (0)            ; 106 (0)          ; |TOP|NIOS_II:inst1|uart0:the_uart0                                                                                                                                                                                                                ;              ;
;          |uart0_regs:the_uart0_regs|                                                                              ; 79 (79)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 20 (20)           ; 39 (39)          ; |TOP|NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs                                                                                                                                                                                      ;              ;
;          |uart0_rx:the_uart0_rx|                                                                                  ; 72 (70)     ; 44 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (1)             ; 42 (42)          ; |TOP|NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx                                                                                                                                                                                          ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TOP|NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                      ;              ;
;          |uart0_tx:the_uart0_tx|                                                                                  ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 33 (33)          ; |TOP|NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx                                                                                                                                                                                          ;              ;
;       |uart0_s1_arbitrator:the_uart0_s1|                                                                          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |TOP|NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1                                                                                                                                                                                               ;              ;
;    |altpll0:inst|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|altpll0:inst                                                                                                                                                                                                                                 ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP|altpll0:inst|altpll:altpll_component                                                                                                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                                                             ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |TOP|sld_hub:auto_hub                                                                                                                                                                                                                             ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |TOP|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                     ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TOP|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                   ;              ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ;
+---------------+----------+---------------+---------------+-----------------------+------------+
; F_DQ[7]       ; Bidir    ; --            ; (0) 337 ps    ; (0) 0 ps              ; (0) 105 ps ;
; F_DQ[6]       ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; F_DQ[5]       ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; F_DQ[4]       ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; F_DQ[3]       ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; F_DQ[2]       ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; F_DQ[1]       ; Bidir    ; --            ; (0) 337 ps    ; (0) 0 ps              ; (0) 105 ps ;
; F_DQ[0]       ; Bidir    ; --            ; (0) 337 ps    ; (0) 0 ps              ; (0) 105 ps ;
; DRAM1_DQ[15]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[14]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[13]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[12]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[11]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[10]  ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[9]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[8]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[7]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[6]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[5]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[4]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[3]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[2]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[1]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; DRAM1_DQ[0]   ; Bidir    ; --            ; (0) 351 ps    ; (0) 0 ps              ; (0) 110 ps ;
; oDRAM1_CLK    ; Output   ; --            ; --            ; --                    ; --         ;
; oDRAM1_CAS_N  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_CS_N   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_WE_N   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_RAS_N  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_OEn         ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_CEn         ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_WEn         ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; RESET         ; Output   ; --            ; --            ; --                    ; --         ;
; WRITE         ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CS_n     ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_DC_n     ; Output   ; --            ; --            ; --                    ; --         ;
; oUART_232_TXD ; Output   ; --            ; --            ; --                    ; --         ;
; BYTEN         ; Output   ; --            ; --            ; --                    ; --         ;
; F_A_LSB       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_ACC         ; Output   ; --            ; --            ; --                    ; --         ;
; F_RESTn       ; Output   ; --            ; --            ; --                    ; --         ;
; F_A[21]       ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[20]       ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[19]       ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[18]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[17]       ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[16]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[15]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[14]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[13]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[12]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[11]       ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[10]       ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[9]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[8]        ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[7]        ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; F_A[6]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[5]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[4]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[3]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[2]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[1]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; F_A[0]        ; Output   ; --            ; --            ; --                    ; (0) 105 ps ;
; oDRAM1_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; oDRAM1_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 110 ps ;
; OLED_CAND[7]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[6]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[5]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[4]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[3]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[2]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[1]  ; Output   ; --            ; --            ; --                    ; --         ;
; OLED_CAND[0]  ; Output   ; --            ; --            ; --                    ; --         ;
; iCLK_50       ; Input    ; --            ; --            ; --                    ; --         ;
; iKEY[1]       ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --         ;
; iUART_232_RXD ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --         ;
+---------------+----------+---------------+---------------+-----------------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; F_DQ[7]                                                                                                                      ;                   ;         ;
; F_DQ[6]                                                                                                                      ;                   ;         ;
; F_DQ[5]                                                                                                                      ;                   ;         ;
; F_DQ[4]                                                                                                                      ;                   ;         ;
; F_DQ[3]                                                                                                                      ;                   ;         ;
; F_DQ[2]                                                                                                                      ;                   ;         ;
; F_DQ[1]                                                                                                                      ;                   ;         ;
; F_DQ[0]                                                                                                                      ;                   ;         ;
; DRAM1_DQ[15]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[14]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[13]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[12]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[11]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[10]                                                                                                                 ;                   ;         ;
; DRAM1_DQ[9]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[8]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[7]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[6]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[5]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[4]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[3]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[2]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[1]                                                                                                                  ;                   ;         ;
; DRAM1_DQ[0]                                                                                                                  ;                   ;         ;
; iCLK_50                                                                                                                      ;                   ;         ;
; iKEY[1]                                                                                                                      ;                   ;         ;
;      - NIOS_II:inst1|reset_n_sources~0                                                                                       ; 0                 ; 6       ;
; iUART_232_RXD                                                                                                                ;                   ;         ;
;      - NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|data_out                                                                                                                      ; LCFF_X29_Y14_N11   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|data_out                                                                                                                      ; LCFF_X29_Y14_N11   ; 2204    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                  ; LCCOMB_X33_Y16_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                  ; LCCOMB_X35_Y18_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                  ; LCCOMB_X32_Y16_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                             ; LCCOMB_X34_Y16_N26 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                            ; LCCOMB_X34_Y16_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                ; LCCOMB_X33_Y16_N30 ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wr_data_cnt[1]~0                                                                                                                                                                  ; LCCOMB_X34_Y16_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                             ; LCFF_X35_Y18_N15   ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                    ; LCFF_X29_Y19_N27   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; LCCOMB_X42_Y21_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; LCFF_X33_Y20_N13   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                         ; LCFF_X33_Y20_N21   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; LCFF_X38_Y20_N21   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                ; LCCOMB_X32_Y19_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; LCCOMB_X35_Y19_N14 ; 741     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; LCFF_X41_Y25_N11   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X34_Y25_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; LCFF_X42_Y22_N25   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X32_Y24_N24 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X43_Y23_N6  ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; LCFF_X36_Y19_N19   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; LCFF_X37_Y19_N31   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X38_Y26_N12 ; 176     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X42_Y24_N26 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X42_Y24_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; LCFF_X42_Y21_N7    ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; LCFF_X42_Y24_N19   ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; LCFF_X34_Y25_N17   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|always138~0                                                                                                                                                                            ; LCCOMB_X35_Y19_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X16_Y18_N17   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X21_Y25_N10 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X22_Y24_N4  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X21_Y24_N18 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X21_Y24_N24 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X16_Y18_N7    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~21                      ; LCCOMB_X19_Y24_N12 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]~29                      ; LCCOMB_X19_Y24_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[3]~13                       ; LCCOMB_X16_Y21_N22 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X16_Y21_N2  ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X16_Y18_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X23_Y23_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                    ; LCCOMB_X22_Y24_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; LCFF_X22_Y24_N29   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~0                                                                                                           ; LCCOMB_X25_Y21_N0  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|d_address_offset_field[2]~1                                                                                                                                                            ; LCCOMB_X33_Y16_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[26]~32                                                                                                                                                                     ; LCCOMB_X34_Y16_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                     ; LCCOMB_X27_Y19_N10 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                      ; LCCOMB_X27_Y23_N30 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; LCFF_X24_Y22_N15   ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; LCCOMB_X27_Y24_N0  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X30_Y26_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X30_Y26_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X32_Y24_N4  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_wraddress[1]~6                                                                                                                                                                  ; LCCOMB_X32_Y24_N22 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X36_Y16_N16 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                           ; LCCOMB_X20_Y20_N20 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always5~0                                                                                                                                           ; LCCOMB_X20_Y20_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                           ; LCCOMB_X20_Y20_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always7~0                                                                                                                                           ; LCCOMB_X20_Y20_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|pre_flush_cpu_data_master_readdatavalid                                                                                                             ; LCCOMB_X21_Y21_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X24_Y22_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always5~0                                                                                                                             ; LCCOMB_X24_Y22_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always6~0                                                                                                                             ; LCCOMB_X24_Y22_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always7~1                                                                                                                             ; LCCOMB_X24_Y22_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|pre_flush_cpu_instruction_master_readdatavalid                                                                                        ; LCCOMB_X24_Y22_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~0                                                                                              ; LCCOMB_X25_Y22_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~2                                                                                                      ; LCCOMB_X23_Y22_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|ROE~0                                                                                                                                                          ; LCCOMB_X34_Y12_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|SCLK_reg                                                                                                                                                       ; LCFF_X34_Y12_N19   ; 12      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; LCCOMB_X34_Y12_N16 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; LCCOMB_X33_Y13_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; LCCOMB_X34_Y13_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; LCCOMB_X34_Y13_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~1                                                                                                                                                 ; LCCOMB_X34_Y13_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; LCCOMB_X34_Y13_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; LCCOMB_X34_Y13_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_counter_enable~0                                                                                           ; LCCOMB_X25_Y18_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_winner~2                                                                                                   ; LCCOMB_X24_Y18_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X12_Y19_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; LCCOMB_X16_Y18_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X16_Y21_N28 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X15_Y19_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|fifo_rd~2                                                                                                                                                                  ; LCCOMB_X22_Y19_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; LCFF_X20_Y19_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                   ; LCCOMB_X20_Y19_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X17_Y19_N6  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X18_Y19_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X16_Y19_N4  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X17_Y19_N28 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|oled_cs_n~0                                                                                                                                                            ; LCCOMB_X35_Y14_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|oled_writedata[7]~0                                                                                                                                                    ; LCCOMB_X35_Y14_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X25_Y28_N8  ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|Selector27~6                                                                                                                                                                       ; LCCOMB_X27_Y13_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|Selector34~3                                                                                                                                                                       ; LCCOMB_X24_Y14_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X24_Y13_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; LCCOMB_X28_Y14_N10 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                                                                                                                          ; LCCOMB_X27_Y14_N0  ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|f_select                                                                                                                                                                           ; LCCOMB_X27_Y14_N8  ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[12]~4                                                                                                                                                                       ; LCCOMB_X29_Y14_N0  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; LCCOMB_X30_Y15_N4  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; LCCOMB_X30_Y15_N10 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always0~0                                                                ; LCCOMB_X24_Y16_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always10~0                                                               ; LCCOMB_X24_Y16_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always12~0                                                               ; LCCOMB_X23_Y15_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always15~0                                                               ; LCCOMB_X24_Y15_N24 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; LCCOMB_X24_Y16_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always2~0                                                                ; LCCOMB_X24_Y16_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always4~0                                                                ; LCCOMB_X24_Y16_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always6~0                                                                ; LCCOMB_X24_Y16_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always8~0                                                                ; LCCOMB_X24_Y16_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                     ; LCCOMB_X29_Y15_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                             ; LCCOMB_X29_Y16_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|always0~0                                                                                                                                                                        ; LCCOMB_X24_Y27_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|always0~1                                                                                                                                                                        ; LCCOMB_X24_Y27_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|control_wr_strobe~0                                                                                                                                                              ; LCCOMB_X27_Y25_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|period_h_wr_strobe~0                                                                                                                                                             ; LCCOMB_X27_Y25_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|period_l_wr_strobe~0                                                                                                                                                             ; LCCOMB_X27_Y25_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|timer0:the_timer0|snap_strobe~0                                                                                                                                                                    ; LCCOMB_X23_Y27_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle                                                                                                        ; LCCOMB_X25_Y21_N20 ; 11      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_counter_enable~0                                                                      ; LCCOMB_X28_Y25_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~2                                                                              ; LCCOMB_X28_Y25_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|control_wr_strobe~0                                                                                                                                      ; LCCOMB_X43_Y19_N2  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|divisor_wr_strobe~0                                                                                                                                      ; LCCOMB_X45_Y19_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|tx_wr_strobe~0                                                                                                                                           ; LCCOMB_X45_Y19_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|baud_clk_en~2                                                                                                                                                ; LCCOMB_X44_Y20_N16 ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|got_new_char                                                                                                                                                 ; LCCOMB_X43_Y20_N26 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                     ; LCCOMB_X44_Y20_N10 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|always4~0                                                                                                                                                    ; LCCOMB_X44_Y23_N6  ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[7]~1                                                                                              ; LCCOMB_X45_Y23_N4  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                     ; JTAG_X1_Y19_N0     ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                     ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk0                                                                                                                                                                       ; PLL_4              ; 2493    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; iCLK_50                                                                                                                                                                                                          ; PIN_U11            ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                         ; LCFF_X15_Y17_N1    ; 67      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                 ; LCCOMB_X18_Y17_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                ; LCCOMB_X18_Y17_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                  ; LCCOMB_X15_Y17_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                      ; LCCOMB_X17_Y18_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                          ; LCCOMB_X18_Y17_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                          ; LCCOMB_X18_Y17_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                            ; LCCOMB_X16_Y21_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                      ; LCCOMB_X16_Y21_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                      ; LCCOMB_X17_Y21_N14 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                              ; LCFF_X17_Y18_N29   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; LCFF_X16_Y18_N13   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; LCFF_X17_Y18_N1    ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; LCFF_X16_Y18_N25   ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                              ; LCFF_X17_Y18_N19   ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                       ; LCCOMB_X17_Y18_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                             ; LCFF_X18_Y18_N9    ; 29      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|data_out ; LCFF_X29_Y14_N11  ; 2204    ; Global Clock         ; GCLK8            ; --                        ;
; NIOS_II:inst1|reset_n_sources~0                                                             ; LCCOMB_X25_Y28_N8 ; 2       ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                ; JTAG_X1_Y19_N0    ; 159     ; Global Clock         ; GCLK1            ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk0                                                  ; PLL_4             ; 2493    ; Global Clock         ; GCLK15           ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk1                                                  ; PLL_4             ; 1       ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                    ; LCFF_X15_Y17_N1   ; 67      ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                         ; LCFF_X17_Y18_N29  ; 12      ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NIOS_II:inst1|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; 741     ;
; NIOS_II:inst1|cpu:the_cpu|F_stall                                                                                                                                                                                ; 177     ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_stall                                                                                                                                                                            ; 73      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_select~0                                                                                                                                                                        ; 65      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; NIOS_II:inst1|cpu:the_cpu|d_read                                                                                                                                                                                 ; 58      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 58      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                       ; 54      ;
; NIOS_II:inst1|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 53      ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[24]~1                                                                                                                                                                           ; 48      ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[24]~0                                                                                                                                                                           ; 48      ;
; NIOS_II:inst1|cpu:the_cpu|D_src2_reg[20]~31                                                                                                                                                                      ; 48      ;
; NIOS_II:inst1|cpu:the_cpu|D_src2_reg[20]~30                                                                                                                                                                      ; 48      ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 44      ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; 43      ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; 43      ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[11]~7                                                                                                                                                                             ; 43      ;
; NIOS_II:inst1|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; 43      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_granted_sdram_s1~0                                                                                                                                ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                   ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; 42      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                               ; 42      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_qualified_request_epcs_epcs_control_port~2                                                                     ; 42      ;
; NIOS_II:inst1|cpu:the_cpu|d_write                                                                                                                                                                                ; 42      ;
; NIOS_II:inst1|cpu:the_cpu|A_en_d1                                                                                                                                                                                ; 41      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                              ; 41      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                              ; 41      ;
; NIOS_II:inst1|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                         ; 40      ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                   ; 40      ;
; NIOS_II:inst1|rst_s1_arbitrator:the_rst_s1|cpu_data_master_qualified_request_rst_s1~0                                                                                                                            ; 40      ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~9                                                                                                      ; 39      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; NIOS_II:inst1|sdram:the_sdram|za_valid                                                                                                                                                                           ; 39      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 39      ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[13]~1                                                                                                                                                                             ; 38      ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[13]~0                                                                                                                                                                             ; 37      ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                       ; 37      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                              ; 37      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; 35      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                   ; 34      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                    ; 34      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 34      ;
; NIOS_II:inst1|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                       ; 34      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                          ; 33      ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; 33      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; 33      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_grant_vector[1]~0                                                                         ; 33      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
; NIOS_II:inst1|timer0:the_timer0|snap_strobe~0                                                                                                                                                                    ; 32      ;
; NIOS_II:inst1|timer0:the_timer0|always0~1                                                                                                                                                                        ; 32      ;
; NIOS_II:inst1|timer0:the_timer0|always0~0                                                                                                                                                                        ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                            ; 32      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~4                                                                                                                          ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                         ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                             ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                         ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_hi_imm16                                                                                                                                                                        ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[27]~0                                                                                                                                                             ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                    ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|E_alu_result~0                                                                                                                                                                         ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                          ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[26]~32                                                                                                                                                                     ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                            ; 32      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; 32      ;
; NIOS_II:inst1|cpu:the_cpu|Add8~3                                                                                                                                                                                 ; 32      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[0]~2                                                                                                   ; 31      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_read_data_valid_sdram_s1                                                                                                                   ; 30      ;
; NIOS_II:inst1|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                             ; 29      ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[5]~2                                                                                                  ; 28      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~11                                                                                                                         ; 28      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~0                                                                                                                                                 ; 28      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~4                                                                                                                                                 ; 27      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                      ; 27      ;
; NIOS_II:inst1|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                          ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                   ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                            ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                       ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_break                                                                                                                                                                           ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                   ; 26      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~2                                                                                                                          ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                         ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                   ; 26      ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~0                                                                                                 ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; 26      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                    ; 25      ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                        ; 25      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 25      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_read_data_valid_sdram_s1                                                                                                                          ; 24      ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[27]~1                                                                                                                                                             ; 24      ;
; NIOS_II:inst1|cpu:the_cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                           ; 24      ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                        ; 24      ;
; NIOS_II:inst1|sdram:the_sdram|f_select                                                                                                                                                                           ; 24      ;
; NIOS_II:inst1|sdram:the_sdram|refresh_request                                                                                                                                                                    ; 24      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[12]                                                                                                                                                                               ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                 ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                     ; 22      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                             ; 22      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000000001                                                                                                                                                                  ; 22      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[16]                                                                                                                                                                               ; 21      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[14]                                                                                                                                                                               ; 21      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                ; 21      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                              ; 21      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; 21      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; 21      ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                 ; 20      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 20      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                  ; 20      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[13]                                                                                                                                                                               ; 20      ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module~0                                                                               ; 20      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[2]~1                                                                                                   ; 19      ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|uart0_s1_in_a_read_cycle~0                                                                                                                                        ; 19      ;
; NIOS_II:inst1|sdram:the_sdram|WideOr9~0                                                                                                                                                                          ; 19      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[1]~3                                                                                                   ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~21                      ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|A_ctrl_ld_signed                                                                                                                                                                       ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[11]                                                                                                                                                                               ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                        ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; 18      ;
; NIOS_II:inst1|sdram:the_sdram|init_done                                                                                                                                                                          ; 18      ;
; NIOS_II:inst1|sdram:the_sdram|always5~0                                                                                                                                                                          ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[3]                                                                                                                                                                         ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[0]                                                                                                                                                                         ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[5]                                                                                                                                                                ; 18      ;
; NIOS_II:inst1|cpu:the_cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                              ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                            ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[15]                                                                                                                                                                               ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|M_valid_from_E                                                                                                                                                                         ; 17      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_read_cycle~0                                                                                                                                        ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|i_read                                                                                                                                                                                 ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                       ; 17      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[1]                                                                                                                                                                         ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                     ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|baud_clk_en~2                                                                                                                                                ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|rxd_edge                                                                                                                                                     ; 16      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; 16      ;
; NIOS_II:inst1|timer0:the_timer0|period_l_wr_strobe~0                                                                                                                                                             ; 16      ;
; NIOS_II:inst1|timer0:the_timer0|period_h_wr_strobe~0                                                                                                                                                             ; 16      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; 16      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; 16      ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; 16      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                           ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~5                                                                                                                                                 ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|divisor_wr_strobe~0                                                                                                                                      ; 16      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                     ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|always4~0                                                                                                                                                    ; 16      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; 16      ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[12]~50                                                                                                                                                            ; 16      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_grant_vector[1]~0                                                                                              ; 16      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                            ; 16      ;
; NIOS_II:inst1|timer0_s1_arbitrator:the_timer0_s1|cpu_data_master_requests_timer0_s1                                                                                                                              ; 16      ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~3                                                                        ; 16      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[2]                                                                                                                                                                         ; 16      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~3                                                                                                                                                 ; 15      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~1                                                                                                                                                 ; 15      ;
; NIOS_II:inst1|cpu:the_cpu|D_src2[26]~0                                                                                                                                                                           ; 15      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 15      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[2]                                                                                                                                                                                ; 15      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|fifo_contains_ones_n                                                     ; 15      ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[0]                                                                                                                      ; 15      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|slowcount[0]                                                                                                                                                   ; 14      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[4]                                                                                                                                                                                ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 14      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|stage_0                                                                  ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                        ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                        ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                        ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                        ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                        ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[4]                                                                                                                                                                         ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[6]                                                                                                                                                                         ; 14      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[7]                                                                                                                                                                         ; 14      ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                   ; 14      ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[12]~4                                                                                                                                                                       ; 13      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|do_load_shifter                                                                                                                                              ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                  ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[0]                                                                                                                                                                                ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[1]                                                                                                                                                                                ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[1]                                                                                                                                                                                ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[3]~13                       ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                         ; 13      ;
; NIOS_II:inst1|sdram:the_sdram|m_addr[2]~3                                                                                                                                                                        ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                        ; 13      ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~0                                                                                                                               ; 13      ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                   ; 13      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[5]                                                                                                                                                                         ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; 12      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|SCLK_reg                                                                                                                                                       ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                               ; 12      ;
; NIOS_II:inst1|timer0_s1_arbitrator:the_timer0_s1|timer0_s1_in_a_read_cycle~0                                                                                                                                     ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[2]~76                                                                                                                                                             ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[2]~75                                                                                                                                                             ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|D_src2_imm[26]~0                                                                                                                                                                       ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[3]                                                                                                                                                                                ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[5]                                                                                                                                                                                ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                       ; 12      ;
; NIOS_II:inst1|sdram:the_sdram|i_state.011                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|sdram:the_sdram|i_state.000                                                                                                                                                                        ; 12      ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|state[2]                                                                                                                                                               ; 12      ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~4                                                                                                                               ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_src2[0]                                                                                                                                                                              ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_src2[1]                                                                                                                                                                              ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_src2[2]                                                                                                                                                                              ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_src2[3]                                                                                                                                                                              ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|E_src2[4]                                                                                                                                                                              ; 12      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_tag_field[0]                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                              ; 11      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|do_start_rx                                                                                                                                                  ; 11      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|got_new_char                                                                                                                                                 ; 11      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|ROE~0                                                                                                                                                          ; 11      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~2                                                                                                                                                 ; 11      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting                                                                                                                                                   ; 11      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                       ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                   ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|Equal171~1                                                                                                                                                                             ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[3]                                                                                                                                                                                ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|hbreak_enabled                                                                                                                                                                         ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                   ; 11      ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_data_master_qualified_request_epcs_epcs_control_port~1                                                                            ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|Equal0~3                                                                                                                                                                           ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|i_state.101                                                                                                                                                                        ; 11      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_qualified_request_sdram_s1~3                                                                                                                      ; 11      ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                     ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.100000000                                                                                                                                                                  ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|i_addr[12]                                                                                                                                                                         ; 11      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle                                                                                                        ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000000100                                                                                                                                                                  ; 11      ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000001000                                                                                                                                                                  ; 11      ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                     ; 10      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                     ; 10      ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[6]~1                                                                                                                                               ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                              ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                              ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                         ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                             ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                   ; 10      ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|control_wr_strobe~0                                                                                                                                      ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; 10      ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always15~0                                                               ; 10      ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run                                                                                                            ; 10      ;
; NIOS_II:inst1|sdram:the_sdram|i_state.010                                                                                                                                                                        ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                         ; 10      ;
; NIOS_II:inst1|oled_avalon_slave_0_arbitrator:the_oled_avalon_slave_0|oled_avalon_slave_0_counter_load_value~3                                                                                                    ; 10      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|WideOr1                                                                                                                 ; 10      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_granted_cfi_flash_s1~0                                                                           ; 10      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_qualified_request_cfi_flash_s1~3                                                                        ; 10      ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_requests_cfi_flash_s1~0                                                                          ; 10      ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[10]                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                     ; 9       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~145                                                                                                                     ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                              ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                            ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                             ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                             ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                        ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[8]                                                                                                                                                                                ; 9       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; 9       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[7]~1                                                                                              ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                   ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|Equal171~0                                                                                                                                                                             ; 9       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_granted_epcs_epcs_control_port~0                                                                               ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                     ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                        ; 9       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|stage_0                                                    ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_want_fill                                                                                                                                                                         ; 9       ;
; NIOS_II:inst1|sdram:the_sdram|m_count[1]                                                                                                                                                                         ; 9       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                        ; 9       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_qualified_request_cfi_flash_s1~1                                                                 ; 9       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|fifo_contains_ones_n                                       ; 9       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_requests_cfi_flash_s1                                                                                   ; 9       ;
; NIOS_II:inst1|sdram:the_sdram|m_state.010000000                                                                                                                                                                  ; 9       ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                     ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[8]                                                                                                                                                                         ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[9]                                                                                                                                                                         ; 9       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_tag_field[1]                                                                                                                                                                 ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                         ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[0]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[1]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[2]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[3]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[4]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[5]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[6]                                                                              ; 8       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[7]                                                                              ; 8       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; 8       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~1                                                                                                                                                 ; 8       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always6~0                                                                                                                             ; 8       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; 8       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always5~0                                                                                                                             ; 8       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always7~1                                                                                                                             ; 8       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always5~0                                                                                                                                           ; 8       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always7~0                                                                                                                                           ; 8       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                           ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; 8       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_pass0                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                        ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_pass1                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                        ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_pass2                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                        ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_pass3                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                        ; 8       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[1]~1                                                                                                      ; 8       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|tx_wr_strobe~0                                                                                                                                           ; 8       ;
; NIOS_II:inst1|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~0                                                                                               ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|Equal171~2                                                                                                                                                                             ; 8       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|fifo_rd~2                                                                                                                                                                  ; 8       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|Equal276~0                                                                                                                                                                             ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                       ; 8       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~13                                                                                                                              ; 8       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|r_0~5                                                                                                                                               ; 8       ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~7                                                                                                                               ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|always138~0                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal0~0                                                                                                                     ; 8       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_qualified_request_sdram_s1~1                                                                                                               ; 8       ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|oled_writedata[7]~0                                                                                                                                                    ; 8       ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|state[0]                                                                                                                                                               ; 8       ;
; NIOS_II:inst1|sdram:the_sdram|pending                                                                                                                                                                            ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[2]                                                                                         ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                       ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                       ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                       ; 8       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                         ; 7       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[6]~2                                                                                                                                               ; 7       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|tx_holding_primed                                                                                                                                              ; 7       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                         ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|ic_tag_wraddress[1]~6                                                                                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                            ; 7       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; 7       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|pre_flush_cpu_data_master_readdatavalid                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[7]                                                                                                                                                                                ; 7       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|WideOr1                                                                                                                               ; 7       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_end_xfer~0                                                                                                     ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_chipselect~0                                                                                                      ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_waits_for_read~0                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module~0                                                                                  ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|av_wr_data_transfer~0                                                                                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[2]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[3]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[4]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[5]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[6]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[7]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[8]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[9]                                                                                                                                                                              ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[10]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[11]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[12]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[13]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[14]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[15]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[16]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[17]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[18]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[19]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[20]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[21]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[22]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[23]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[24]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[25]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[26]                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|sdram:the_sdram|i_count[1]                                                                                                                                                                         ; 7       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[0]~4                                                                                                                        ; 7       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|p1_cpu_data_master_latency_counter~0                                                                                                                ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[26]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                    ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_rd_data_first                                                                                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_wr_active                                                                                                                                                                      ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|A_valid                                                                                                                                                                                ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                       ; 7       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[0]                                                                                            ; 7       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_data_master_requests_epcs_epcs_control_port                                                                                       ; 7       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[0]                                                                                                  ; 7       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[1]                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                          ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                     ; 7       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                     ; 7       ;
; NIOS_II:inst1|sdram:the_sdram|comb~0                                                                                                                                                                             ; 7       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_requests_sdram_s1~0                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                     ; 7       ;
; NIOS_II:inst1|sdram:the_sdram|m_state.000100000                                                                                                                                                                  ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                   ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_offset[2]                                                                                                                                                                   ; 7       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_begins_xfer~0                                                                             ; 7       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[3]                                                                                            ; 7       ;
; NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|data_out                                                                                                                      ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                         ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                         ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[11]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[12]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[13]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[14]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|d_writedata[15]                                                                                                                                                                        ; 7       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                         ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                     ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                          ; 6       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; 6       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; 6       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                       ; 6       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|state[4]                                                                                                                                                       ; 6       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|state[0]                                                                                                                                                       ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                  ; 6       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[31]~1                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~6                                                                                                                      ; 6       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|pre_flush_cpu_instruction_master_readdatavalid                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                            ; 6       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~0                                                                                                      ; 6       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|tx_ready                                                                                                                                                     ; 6       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_rdv_counter[1]                                                                                             ; 6       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_rdv_counter[1]                                                                                                                  ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[6]                                                                                                                                                                                ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                               ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                  ; 6       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                   ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|D_issue                                                                                                                                                                                ; 6       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_winner~0                                                                                                   ; 6       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~0                                                                                                      ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                              ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[31]                                                                                                                                                                             ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|M_alu_result[25]                                                                                                                                                                       ; 6       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_firsttransfer~0                                                                                                                                          ; 6       ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_granted_uart0_s1                                                                                                                                  ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[9]                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_wr_starting                                                                                                                                                                    ; 6       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_requests_epcs_epcs_control_port~5                                                                              ; 6       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_slavearbiterlockenable                                                                                         ; 6       ;
; NIOS_II:inst1|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_requests_sysid_control_slave~1                                                                                              ; 6       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_slavearbiterlockenable                                                                                            ; 6       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_requests_epcs_epcs_control_port~4                                                                              ; 6       ;
; NIOS_II:inst1|sdram:the_sdram|pending~10                                                                                                                                                                         ; 6       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                            ; 6       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                            ; 6       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_address[1]                                                                                                 ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_offset[1]                                                                                                                                                                   ; 6       ;
; NIOS_II:inst1|rst_s1_arbitrator:the_rst_s1|cpu_data_master_requests_rst_s1                                                                                                                                       ; 6       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[0]                                                                             ; 6       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[1]                                                                             ; 6       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_latency_counter[0]                                                                                                                  ; 6       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_latency_counter[1]                                                                                                                  ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[14]                                                                                                                                                                        ; 6       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]              ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                        ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                        ; 6       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]              ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                           ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[4]                                                                                                                                                                ; 6       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_tag_field[15]                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                         ; 5       ;
; ~GND                                                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|updated_one_count~4                                        ; 5       ;
; NIOS_II:inst1|sdram:the_sdram|m_next~19                                                                                                                                                                          ; 5       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                  ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_5                                                                   ; 5       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|Equal9~0                                                                                                                                                       ; 5       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|status_wr_strobe                                                                                                                                               ; 5       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|wr_strobe                                                                                                                                                      ; 5       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[15]~0                                                                                                                                              ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_4                                                                   ; 5       ;
; NIOS_II:inst1|timer0:the_timer0|control_wr_strobe~0                                                                                                                                                              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; 5       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|ROE                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[23]~13                                                                                                                     ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_3                                                                   ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|M_iw[6]                                                                                                                                                                                ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|Equal154~6                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                 ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|clr_break_line                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_2                                                                   ; 5       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_rdv_counter[0]                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_status_reg_pie                                                                                                                                                                       ; 5       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_rdv_counter[0]                                                                                                                  ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                  ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[0]~108                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[1]~104                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[2]~100                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[3]~96                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[4]~92                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[5]~88                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[6]~84                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[7]~80                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[8]~74                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[9]~71                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[10]~68                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[11]~65                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[12]~62                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[13]~59                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[14]~56                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[15]~53                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[16]~49                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[17]~46                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[18]~43                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[19]~40                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[20]~37                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[21]~34                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[22]~31                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[23]~28                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[24]~25                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[25]~22                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[26]~19                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[27]~16                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[28]~13                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[18]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[29]~10                                                                                                                                                            ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[19]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[30]~7                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[20]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_data_unfiltered[31]~4                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|fifo_rd~1                                                                                                                                                                  ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_rd_addr_starting                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_1                                                                   ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[1]                                                                                                                                                                                ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[0]                                                                                                                                                                                ; 5       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_begins_xfer~0                                                                                                  ; 5       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_begintransfer~0                                                                                                   ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_xfer_rd_addr_starting~2                                                                                                                                                           ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_valid~1                                                                                                                                                                              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[12]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[14]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[15]                                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[0]                                                                                                                                                                              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[1]                                                                                                                                                                              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[27]                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[28]                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[29]                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|E_src1[30]                                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; NIOS_II:inst1|sdram:the_sdram|i_count[2]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~0                                                                                                                                             ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[0]                                                                                                                                     ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[1]                                                                                                                                     ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                    ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                   ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|updated_one_count~0                                                      ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1                                                                                                                                 ; 5       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_end_xfer~0                                                                                ; 5       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~0                                                                              ; 5       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|d1_reasons_to_wait                                                                                                                      ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|av_waitrequest                                                                                                                                                             ; 5       ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|d1_reasons_to_wait                                                                                                                                                ; 5       ;
; NIOS_II:inst1|oled_avalon_slave_0_arbitrator:the_oled_avalon_slave_0|d1_reasons_to_wait                                                                                                                          ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_shift_rot_stall                                                                                                                                                                      ; 5       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                   ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[1]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[3]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[4]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[5]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[6]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[7]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[9]                                                                                                                                                                         ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[10]                                                                                                                                                                        ; 5       ;
; NIOS_II:inst1|oled:the_oled|oled_con:oled|state[1]                                                                                                                                                               ; 5       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|LessThan3~0                                                                                                             ; 5       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_latency_counter[0]                                                                                             ; 5       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_latency_counter[1]                                                                                             ; 5       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_byteenable_cfi_flash_s1~1                                                                               ; 5       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_byteenable_cfi_flash_s1~0                                                                               ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[11]                                                                                                                                                                        ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_tag[12]                                                                                                                                                                        ; 5       ;
; NIOS_II:inst1|sdram:the_sdram|active_cs_n                                                                                                                                                                        ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_slow_inst_sel                                                                                                                                                                        ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]              ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]              ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                           ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_has_started                                                                                                                                                                  ; 5       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                  ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_line_field[3]                                                                                                                                                                ; 5       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_tag_field[13]                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[0]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[1]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[2]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[3]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[4]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[5]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[6]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[7]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[8]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[9]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[10]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[11]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[12]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[13]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[14]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|za_data[15]                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~2                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|d_address_offset_field_nxt[1]~10                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_6                                                                   ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_rot                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cfgdout~0                                                                                                        ; 4       ;
; NIOS_II:inst1|timer0:the_timer0|Equal0~10                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|rx_char_ready                                                                                                                                                ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|framing_error                                                                                                                                                ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|rx_overrun                                                                                                                                                   ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|break_detect                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_tx:the_uart0_tx|tx_overrun                                                                                                                                                   ; 4       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|RRDY                                                                                                                                                           ; 4       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|TOE                                                                                                                                                            ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; 4       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|r_0~8                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[3]~13                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[16]~52                                                                                                                     ; 4       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[24]~26                                                                                                                     ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[15]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[14]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[13]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[12]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[11]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[10]                                                                                                                                         ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[9]                                                                                                                                          ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[6]                                                                                                                                          ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[3]                                                                                                                                          ; 4       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[2]                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[8]~17                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[7]~15                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[6]~13                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[5]~11                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[4]~9                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[3]~7                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[2]~5                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[1]~3                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_rd_port_addr[0]~1                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_byte_en~2                                                                                                                                                                    ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[8]~11                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[7]~10                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[6]~9                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[5]~8                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[4]~7                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[3]~6                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[2]~5                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[1]~3                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_addr[0]~1                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                     ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[0]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[1]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[2]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[3]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[4]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[5]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[6]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_rot_mask[7]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[31]                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[23]                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dst_regnum_from_M[4]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dst_regnum_from_M[2]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dst_regnum_from_M[3]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dst_regnum_from_M[0]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dst_regnum_from_M[1]                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~1                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~0                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[0]~13                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[1]~8                                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[4]~6                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[1]~5                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[0]~3                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[3]~2                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[2]~1                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_dst_regnum[4]~0                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                  ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                    ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_iw[17]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|Equal154~2                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_dcache_management_wr_en~0                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|i_refs[0]                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|i_count[0]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write1                                                                                                                  ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~0                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_rd_addr_offset[0]                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wr_data_cnt[1]~0                                                                                                                                                                  ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                    ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|ic_fill_ap_cnt[0]                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_br_result~1                                                                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_ctrl_br_cond                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_op_div~4                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                  ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_rd_addr_cnt[0]                                                                                                                                                                    ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_mul_cnt[0]                                                                                                                                                                           ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[11]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[13]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|E_iw[16]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|Equal209~1                                                                                                                                                                             ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|i_count[1]~0                                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter[2]                                                                                                                                     ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                 ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                      ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|i_state.111                                                                                                                                                                        ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_pc[0]                                                                                                                                                                                ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_pc[1]                                                                                                                                                                                ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|D_pc[2]                                                                                                                                                                                ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_baddr[4]                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|d_byteenable_nxt[0]~0                                                                                                                                                                  ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_st_bypass                                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~0                                                                                 ; 4       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_firsttransfer~0                                                                           ; 4       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_share_counter[0]                                                                      ; 4       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|pre_dbs_count_enable~0                                                                                                                ; 4       ;
; NIOS_II:inst1|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_granted_jtag_uart_avalon_jtag_slave                                                                         ; 4       ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~8                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~4                                                                                                                               ; 4       ;
; NIOS_II:inst1|oled_avalon_slave_0_arbitrator:the_oled_avalon_slave_0|oled_avalon_slave_0_wait_counter[0]                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~3                                                                                                                               ; 4       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|d1_reasons_to_wait                                                                                                                    ; 4       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|last_cycle_cpu_instruction_master_granted_slave_epcs_epcs_control_port                                                                ; 4       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|last_cycle_cpu_data_master_granted_slave_epcs_epcs_control_port                                                                       ; 4       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~1                                                                        ; 4       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|last_cycle_cpu_data_master_granted_slave_cpu_jtag_debug_module                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|A_mem_stall                                                                                                                                                                            ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|Selector41~5                                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                     ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                              ; 4       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|t_dav                                                                                                                                                                      ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_address[0]                                                                                                 ; 4       ;
; NIOS_II:inst1|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~6                                                                                                                               ; 4       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[1]                                                                                            ; 4       ;
; NIOS_II:inst1|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_slavearbiterlockenable                                                                    ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|f_pop                                                                                                                                                                              ; 4       ;
; NIOS_II:inst1|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_data[42]~1                                                                                                                ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[15]                                                                                        ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[23]                                                                                        ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[31]                                                                                        ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[7]                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[24]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[23]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[21]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[20]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[19]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[18]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[17]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[16]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[15]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[14]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[13]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[12]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[11]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[10]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|M_regnum_b_cmp_D                                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|M_regnum_a_cmp_D                                                                                                                                                                       ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|F_pc[22]                                                                                                                                                                               ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[11]~22                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[10]~20                                                                                                                         ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[9]~18                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[8]~16                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[7]~14                                                                                                                          ; 4       ;
; NIOS_II:inst1|cpu:the_cpu|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[6]~12                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[14]~37                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|delayed_unxsync_rxdxx1                                                                                                                                       ; 3       ;
; NIOS_II:inst1|timer0:the_timer0|force_reload                                                                                                                                                                     ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                       ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|status_wr_strobe~0                                                                                                                                       ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|data_wr_strobe                                                                                                                                                 ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|timer0:the_timer0|counter_is_running                                                                                                                                                               ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[1]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[2]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[3]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|D_control_reg_rddata_muxed[2]~0                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[4]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[5]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|rx_holding_reg[5]                                                                                                                                              ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[6]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|SSO_reg                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[7]                                                                                                                                        ; 3       ;
; NIOS_II:inst1|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[2]~0                                                                                                   ; 3       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                   ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|TRDY~0                                                                                                                                                         ; 3       ;
; NIOS_II:inst1|epcs:the_epcs|epcs_sub:the_epcs_sub|EOP                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[17]~48                                                                                                                     ; 3       ;
; NIOS_II:inst1|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[16]~12                                                                                                                     ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[8]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[7]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[5]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[4]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[1]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[0]                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_crst                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_exception                                                                                                                                                                       ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|A_estatus_reg_pie                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|A_bstatus_reg_pie                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_wrctl_bstatus~0                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_iw[8]                                                                                                                                                                                ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_wrctl_inst                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_iw[7]                                                                                                                                                                                ; 3       ;
; NIOS_II:inst1|timer0:the_timer0|timeout_occurred                                                                                                                                                                 ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|A_ctrl_st                                                                                                                                                                              ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_ctrl_ld8                                                                                                                                                                             ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[16]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[17]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[18]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[19]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[20]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[21]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[22]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[24]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[25]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[26]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[27]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[28]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[29]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[30]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|A_dc_fill_dp_offset[2]                                                                                                                                                                 ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[7]                                                                                                                                                                       ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|d_readdata_d1[15]                                                                                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_dst_regnum[4]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_wr_dst_reg_from_E                                                                                                                                                                    ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_dst_regnum[2]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_dst_regnum[3]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_dst_regnum[0]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_dst_regnum[1]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|monitor_error                                                                                              ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[16]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[8]                                                                                                                                                                           ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[17]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[18]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[10]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[19]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[11]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[20]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[12]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[21]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[13]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[22]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[14]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[23]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|M_st_data[15]                                                                                                                                                                          ; 3       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 3       ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                     ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[7]~8                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[6]~7                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[5]~6                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[4]~5                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[3]~4                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[2]~3                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[1]~2                                                                                                      ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[12]~18                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[13]~16                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[15]~15                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[11]~14                                                                                                                                                                            ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[4]~12                                                                                                                                                                             ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[3]~11                                                                                                                                                                             ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[5]~10                                                                                                                                                                             ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|D_pc[23]                                                                                                                                                                               ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_dst_regnum[4]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_dst_regnum[2]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_dst_regnum[3]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_dst_regnum[0]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_dst_regnum[1]                                                                                                                                                                        ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|E_wr_dst_reg~0                                                                                                                                                                         ; 3       ;
; NIOS_II:inst1|cpu:the_cpu|F_iw[2]~9                                                                                                                                                                              ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; NIOS_II:inst1|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M4K_X26_Y27                                                                                            ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                            ; M4K_X26_Y17, M4K_X26_Y15, M4K_X26_Y19, M4K_X26_Y16                                                     ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_n9f1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; cpu_dc_tag_ram.mif              ; M4K_X26_Y23                                                                                            ;
; NIOS_II:inst1|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M4K_X26_Y18                                                                                            ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X52_Y21, M4K_X52_Y22, M4K_X52_Y25, M4K_X52_Y19, M4K_X52_Y24, M4K_X52_Y26, M4K_X52_Y20, M4K_X52_Y23 ;
; NIOS_II:inst1|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_21g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X26_Y26                                                                                            ;
; NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X26_Y25, M4K_X26_Y24                                                                               ;
; NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X26_Y22                                                                                            ;
; NIOS_II:inst1|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X26_Y21                                                                                            ;
; NIOS_II:inst1|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_7831:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; epcs_boot_rom_synth.hex         ; M4K_X26_Y20                                                                                            ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X13_Y18                                                                                            ;
; NIOS_II:inst1|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X13_Y19                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS_II:inst1|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 7,549 / 94,460 ( 8 % ) ;
; C16 interconnects          ; 167 / 3,315 ( 5 % )    ;
; C4 interconnects           ; 4,848 / 60,840 ( 8 % ) ;
; Direct links               ; 853 / 94,460 ( 1 % )   ;
; Global clocks              ; 7 / 16 ( 44 % )        ;
; Local interconnects        ; 1,985 / 33,216 ( 6 % ) ;
; R24 interconnects          ; 256 / 3,091 ( 8 % )    ;
; R4 interconnects           ; 6,454 / 81,294 ( 8 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.34) ; Number of LABs  (Total = 342) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 43                            ;
; 2                                           ; 11                            ;
; 3                                           ; 4                             ;
; 4                                           ; 8                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 2                             ;
; 9                                           ; 9                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 8                             ;
; 14                                          ; 10                            ;
; 15                                          ; 14                            ;
; 16                                          ; 211                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.71) ; Number of LABs  (Total = 342) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 287                           ;
; 1 Clock                            ; 315                           ;
; 1 Clock enable                     ; 174                           ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 70                            ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 54                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.41) ; Number of LABs  (Total = 342) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 19                            ;
; 2                                            ; 26                            ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 6                             ;
; 17                                           ; 4                             ;
; 18                                           ; 12                            ;
; 19                                           ; 10                            ;
; 20                                           ; 11                            ;
; 21                                           ; 19                            ;
; 22                                           ; 33                            ;
; 23                                           ; 25                            ;
; 24                                           ; 20                            ;
; 25                                           ; 24                            ;
; 26                                           ; 20                            ;
; 27                                           ; 21                            ;
; 28                                           ; 11                            ;
; 29                                           ; 13                            ;
; 30                                           ; 5                             ;
; 31                                           ; 3                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.67) ; Number of LABs  (Total = 342) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 43                            ;
; 2                                               ; 13                            ;
; 3                                               ; 4                             ;
; 4                                               ; 9                             ;
; 5                                               ; 12                            ;
; 6                                               ; 18                            ;
; 7                                               ; 23                            ;
; 8                                               ; 16                            ;
; 9                                               ; 25                            ;
; 10                                              ; 24                            ;
; 11                                              ; 21                            ;
; 12                                              ; 22                            ;
; 13                                              ; 25                            ;
; 14                                              ; 20                            ;
; 15                                              ; 13                            ;
; 16                                              ; 28                            ;
; 17                                              ; 3                             ;
; 18                                              ; 5                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.45) ; Number of LABs  (Total = 342) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 23                            ;
; 4                                            ; 17                            ;
; 5                                            ; 9                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 6                             ;
; 12                                           ; 9                             ;
; 13                                           ; 3                             ;
; 14                                           ; 9                             ;
; 15                                           ; 3                             ;
; 16                                           ; 9                             ;
; 17                                           ; 11                            ;
; 18                                           ; 9                             ;
; 19                                           ; 15                            ;
; 20                                           ; 17                            ;
; 21                                           ; 11                            ;
; 22                                           ; 15                            ;
; 23                                           ; 9                             ;
; 24                                           ; 11                            ;
; 25                                           ; 10                            ;
; 26                                           ; 10                            ;
; 27                                           ; 14                            ;
; 28                                           ; 14                            ;
; 29                                           ; 8                             ;
; 30                                           ; 24                            ;
; 31                                           ; 17                            ;
; 32                                           ; 29                            ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Wed Aug 31 12:40:01 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SOPC_MinSys -c SOPC_MinSys
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F484C8 for design "SOPC_MinSys"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "altpll0:inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -50 degrees (-2778 ps) for altpll0:inst|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C8 is compatible
    Info: Device EP2C15AF484I8 is compatible
    Info: Device EP2C20F484C8 is compatible
    Info: Device EP2C20F484I8 is compatible
    Info: Device EP2C20AF484I8 is compatible
    Info: Device EP2C35F484I8 is compatible
    Info: Device EP2C50F484C8 is compatible
    Info: Device EP2C50F484I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 1 pins of 91 total pins
    Info: Pin F_ACC not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu.sdc'
Warning: Node: iCLK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node NIOS_II:inst1|NIOS_II_reset_clk_domain_synch_module:NIOS_II_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node NIOS_II:inst1|sdram:the_sdram|active_cs_n~0
        Info: Destination node NIOS_II:inst1|sdram:the_sdram|active_rnw~1
        Info: Destination node NIOS_II:inst1|sdram:the_sdram|i_refs[0]
        Info: Destination node NIOS_II:inst1|sdram:the_sdram|i_refs[2]
        Info: Destination node NIOS_II:inst1|sdram:the_sdram|i_refs[1]
        Info: Destination node NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node NIOS_II:inst1|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node NIOS_II:inst1|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 119 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 73 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 33 total pin(s) used --  13 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  19 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  27 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  37 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  28 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  27 pins available
Warning: PLL "altpll0:inst|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ADDA_DIN" is assigned to location or region, but does not exist in design
    Warning: Node "ADDA_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AD_CS_n" is assigned to location or region, but does not exist in design
    Warning: Node "AD_DOUT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_LRC" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_MCLK" is assigned to location or region, but does not exist in design
    Warning: Node "CAN_ALE" is assigned to location or region, but does not exist in design
    Warning: Node "CAN_CS_n" is assigned to location or region, but does not exist in design
    Warning: Node "CAN_INT_n" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_IN[1]" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_IN[2]" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_IN[3]" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_IN[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DA_CS_n" is assigned to location or region, but does not exist in design
    Warning: Node "DCLK" is assigned to location or region, but does not exist in design
    Warning: Node "DFS" is assigned to location or region, but does not exist in design
    Warning: Node "DIN" is assigned to location or region, but does not exist in design
    Warning: Node "DOUT" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[11" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM2_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "F_RY_N" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_B[9]" is assigned to location or region, but does not exist in design
    Warning: Node "IOX[1]" is assigned to location or region, but does not exist in design
    Warning: Node "IOX[2]" is assigned to location or region, but does not exist in design
    Warning: Node "IOX[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK0_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK1_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning: Node "RCLK" is assigned to location or region, but does not exist in design
    Warning: Node "RCODECA" is assigned to location or region, but does not exist in design
    Warning: Node "RCODECB" is assigned to location or region, but does not exist in design
    Warning: Node "READ" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DETECT" is assigned to location or region, but does not exist in design
    Warning: Node "SHARESCLK" is assigned to location or region, but does not exist in design
    Warning: Node "SHARESDA" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SHARE[9]" is assigned to location or region, but does not exist in design
    Warning: Node "TIME_INT_n" is assigned to location or region, but does not exist in design
    Warning: Node "WPN_ACC" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_27" is assigned to location or region, but does not exist in design
    Warning: Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "iIRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iKEY[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iSW[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_485_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_DQM[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_DQM[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM2_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oIRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_485_CON" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_485_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_CLK" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 7% of the available device resources
    Info: Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 88 output pins without output pin load capacitance assignment
    Info: Pin "F_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM1_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_OEn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_CEn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_WEn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "WRITE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CS_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_DC_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_232_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BYTEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A_LSB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_ACC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_RESTn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "F_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_DQM[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_DQM[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OLED_CAND[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file E:/Study/SOPC/SOPC_OLED/SOPC_MinSys.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 209 warnings
    Info: Peak virtual memory: 481 megabytes
    Info: Processing ended: Wed Aug 31 12:40:28 2016
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Study/SOPC/SOPC_OLED/SOPC_MinSys.fit.smsg.


