# üéâ Proyecto Final: Simulador de Arquitectura de Computadores üéâ

  
*¬°Bienvenido al simulador de CPU pipeline con cach√© y manejo de interrupciones!*

---

## üöÄ Descripci√≥n General

Este proyecto simula un procesador pipeline con las siguientes caracter√≠sticas clave:

- **ISA b√°sica:** instrucciones aritm√©ticas (ADD, SUB, MUL), carga/almacenamiento (LOAD, STORE), saltos condicionales y no condicionales (JMP, JZ, JNZ).
- **Pipeline de 5 etapas:** IF, ID, EX, MEM, WB con detecci√≥n y manejo de hazards (stalling y forwarding).
- **Memoria Cach√©:** simulaci√≥n parametrizable (mapeo directo y asociativo 2-way) con pol√≠ticas LRU.
- **Interfaz de Entrada/Salida:** simulaci√≥n de dispositivos con interrupciones para lectura de datos.
- **Benchmarks:** pruebas para acceso secuencial, aleatorio, c√≥mputo intensivo y manejo de interrupciones.

Este simulador est√° implementado en **Python**, con dise√±o modular y documentaci√≥n clara para facilitar el aprendizaje y extensi√≥n.

---

## üìÇ Descripci√≥n de Carpetas y Contenidos

### 1. `Device/` ‚Äî Entrada/Salida e Interrupciones

Contiene la implementaci√≥n del dispositivo simulado que genera datos y dispara interrupciones para la CPU.  
- Archivo principal: `moduloEntradaySalida.py`  
- Funciones principales:  
  - Generar datos para el dispositivo.  
  - Detectar y manejar interrupciones en el pipeline.

### 2. `cpu/` ‚Äî N√∫cleo CPU e ISA

Contiene la simulaci√≥n del procesador:  
- `isa.py`: CPU b√°sica secuencial con instrucciones elementales.  
- `pipeline.py`: Modelo completo del pipeline de 5 etapas con forwarding, stalls, cach√© y manejo de interrupciones.  
- Funcionalidades destacadas:  
  - Ejecuci√≥n de instrucciones aritm√©ticas, carga/almacenamiento y saltos.  
  - Detecci√≥n y resoluci√≥n de hazards.  
  - Control y ejecuci√≥n de interrupciones.  

### 3. `memoria/` ‚Äî Memoria Cach√©

Implementa la memoria cach√© con:  
- Clases para l√≠neas y sets de cach√©.  
- Pol√≠ticas LRU para reemplazo.  
- Soporte para lectura y escritura con write-through.  
- Archivo principal: `cache.py`.

### 4. `tests/` ‚Äî Benchmarks y Pruebas

Contiene programas y scripts para evaluar el simulador, como:  
- Acceso secuencial a memoria.  
- Acceso aleatorio a memoria.  
- C√≥mputo intensivo en registros.  
- Simulaci√≥n de interrupciones.  
Estos benchmarks permiten medir ciclos, stalls, hits/misses de cach√© y manejo de interrupciones.

---

## üì¶ Detalle de cada M√≥dulo

### 1. `isa.py` ‚Äî CPU B√°sica

- **Descripci√≥n:** Simula una CPU con registros, memoria de datos (256 posiciones) y ejecuci√≥n paso a paso de un programa en ISA b√°sica.
- **Funciones Clave:**
  - `execute_arithmetic(op, operands)`: ejecuta instrucciones ADD, SUB, MUL.
  - `execute_load(operands)`, `execute_store(operands)`: carga y almacena datos en memoria.
  - `execute_jump(op, operands)`: salta a otra instrucci√≥n seg√∫n condiciones.
  - `step()`: ejecuta una instrucci√≥n.
  - `run()`: ejecuta el programa completo.
- **C√≥mo usar:**  
  Definir un programa como lista de instrucciones (diccionarios con `'opcode'` y `'operands'`), crear instancia `CPU(program)` y llamar `run()`.  

---

### 2. `cache.py` ‚Äî Simulaci√≥n de Cach√©

- **Descripci√≥n:** Modelo de cach√© con l√≠neas, bloques, sets y asociatividad configurable (directo o 2-way).
- **Caracter√≠sticas:**
  - Lectura y escritura con pol√≠tica write-through.
  - Manejo de hits y misses con contador LRU para reemplazo.
- **Clases principales:**
  - `CacheLine`: l√≠nea individual con `valid`, `tag` y `data`.
  - `Cache`: controlador general de cach√© que administra sets y l√≠neas.
- **C√≥mo usar:**  
  Crear instancia `Cache(num_lines, block_size, associativity)`. Usar `read(address, main_memory)` y `write(address, value, main_memory)` para acceder a memoria cach√©.

---

### 3. `moduloEntradaySalida.py` ‚Äî Dispositivo de Entrada/Salida e Interrupciones

- **Descripci√≥n:** Simula un dispositivo que genera datos y puede disparar una interrupci√≥n para la CPU.
- **Clase principal:** `Device`
  - `generate_data(value)`: marca el dispositivo con datos listos.
  - `clear()`: limpia la se√±al de interrupci√≥n.
- **Funcionalidad de interrupci√≥n:**  
  El pipeline detecta si `device.data_ready` y activa la rutina de interrupci√≥n, guardando el estado del PC y ejecutando la rutina correspondiente.

---

### 4. `pipeline.py` ‚Äî Simulaci√≥n Pipeline Completa

- **Descripci√≥n:** Modelo completo de CPU pipeline con las 5 etapas cl√°sicas y soporte para hazards y forwarding.
- **Componentes:**
  - Registros: R0 - R5, PC, Flag Z.
  - Etapas del pipeline: IF, ID, EX, MEM, WB.
  - Cache integrada para acceso a memoria.
  - Detecci√≥n de stalls por hazards y manejo de forwarding.
  - Manejo de interrupciones con rutina y restablecimiento.
- **Funciones importantes:**
  - `fetch()`, `decode()`, `execute()`, `memory_access()`, `write_back()`: ciclo completo pipeline.
  - `check_interrupt()`, `interrupt_service_routine()`: gesti√≥n de interrupciones.
  - `step()`, `run()`: para avanzar ciclo a ciclo o ejecutar programa completo.
- **Benchmarks incluidos:**  
  Programas para probar acceso secuencial, aleatorio, intensivo en registros y manejo de interrupciones.
- **C√≥mo ejecutar:**  
  Ejecutar directamente el archivo `pipeline.py`. Los benchmarks se ejecutan autom√°ticamente y muestran m√©tricas y estados del pipeline.

---

## ‚öôÔ∏è C√≥mo Ejecutar el Proyecto

1. **Requisitos:**
   - Python 3.7 o superior.
   - No requiere librer√≠as externas.

2. **Ejecuci√≥n b√°sica:**

   - Para probar la CPU b√°sica:
     ```bash
     python isa.py
     ```

   - Para probar el pipeline completo con cach√© y dispositivos:
     ```bash
     python pipeline.py
     ```

3. **Personalizaci√≥n:**

   - Puedes modificar los programas en `isa.py` y `pipeline.py` para probar nuevas instrucciones.
   - Ajusta par√°metros de cach√© en `pipeline.py` al crear la instancia `Cache`.
   - Modifica el dispositivo de entrada/salida en `moduloEntradaySalida.py` para simular interrupciones.

---

## üìä M√©tricas y Resultados

El simulador muestra en consola:

- N√∫mero de ciclos totales ejecutados.
- Cantidad de stalls por hazards.
- Hits y misses de cach√©.
- N√∫mero de interrupciones atendidas.
- Estado de registros en cada ciclo del pipeline.

Esto permite evaluar y comparar rendimiento bajo diferentes condiciones y configuraciones.

---

## üí° Explicaci√≥n de Conceptos Clave

| Concepto            | Explicaci√≥n Breve                                                      |
|---------------------|-----------------------------------------------------------------------|
| Pipeline            | Ejecuci√≥n simult√°nea de instrucciones dividida en etapas para mejorar rendimiento. |
| Hazard              | Situaci√≥n que puede causar error o retraso en pipeline (datos o control). |
| Forwarding          | T√©cnica para evitar stalls pasando resultados directamente entre etapas. |
| Cach√©               | Memoria r√°pida que almacena bloques de datos para acelerar accesos frecuentes. |
| Interrupci√≥n        | Evento que detiene temporalmente la CPU para atender un dispositivo externo. |

---

## üéØ Objetivos del Proyecto

- Aplicar conceptos de jerarqu√≠a de memoria y organizaci√≥n de procesadores.
- Implementar pipeline con detecci√≥n y resoluci√≥n de hazards.
- Simular memoria cach√© con diferentes configuraciones.
- Gestionar I/O con interrupciones.
- Medir desempe√±o con benchmarks variados.

---

# ¬°Disfruta explorando la arquitectura de computadores con este simulador! ‚öôÔ∏èüíª‚ú®
