Simulator report for Projeto
Sat Apr 06 23:06:02 2019
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 166 nodes    ;
; Simulation Coverage         ;      81.33 % ;
; Total Number of Transitions ; 5168         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                       ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                                    ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                          ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                           ;               ;
; Vector input source                                                                        ; C:/users/gilvandro/Desktop/projeto-cd-master/projeto-cd-master/Waveform10.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                            ; On            ;
; Check outputs                                                                              ; Off                                                                           ; Off           ;
; Report simulation coverage                                                                 ; On                                                                            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                            ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                            ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                            ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                           ; Off           ;
; Detect glitches                                                                            ; Off                                                                           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                           ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                           ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                          ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      81.33 % ;
; Total nodes checked                                 ; 166          ;
; Total output ports checked                          ; 166          ;
; Total output ports with complete 1/0-value coverage ; 135          ;
; Total output ports with no 1/0-value coverage       ; 22           ;
; Total output ports with no 1-value coverage         ; 29           ;
; Total output ports with no 0-value coverage         ; 24           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                      ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; Node Name                                                     ; Output Port Name                                              ; Output Port Type ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; |Projeto|a[0]                                                 ; |Projeto|a[0]                                                 ; out              ;
; |Projeto|a[1]                                                 ; |Projeto|a[1]                                                 ; out              ;
; |Projeto|a[2]                                                 ; |Projeto|a[2]                                                 ; out              ;
; |Projeto|a[3]                                                 ; |Projeto|a[3]                                                 ; out              ;
; |Projeto|b[0]                                                 ; |Projeto|b[0]                                                 ; out              ;
; |Projeto|b[1]                                                 ; |Projeto|b[1]                                                 ; out              ;
; |Projeto|b[2]                                                 ; |Projeto|b[2]                                                 ; out              ;
; |Projeto|b[3]                                                 ; |Projeto|b[3]                                                 ; out              ;
; |Projeto|rsoma[0]                                             ; |Projeto|rsoma[0]                                             ; pin_out          ;
; |Projeto|rsoma[1]                                             ; |Projeto|rsoma[1]                                             ; pin_out          ;
; |Projeto|rsoma[2]                                             ; |Projeto|rsoma[2]                                             ; pin_out          ;
; |Projeto|rsoma[3]                                             ; |Projeto|rsoma[3]                                             ; pin_out          ;
; |Projeto|rsub[0]                                              ; |Projeto|rsub[0]                                              ; pin_out          ;
; |Projeto|rsub[1]                                              ; |Projeto|rsub[1]                                              ; pin_out          ;
; |Projeto|rsub[2]                                              ; |Projeto|rsub[2]                                              ; pin_out          ;
; |Projeto|rsub[3]                                              ; |Projeto|rsub[3]                                              ; pin_out          ;
; |Projeto|rinv[0]                                              ; |Projeto|rinv[0]                                              ; pin_out          ;
; |Projeto|rinv[1]                                              ; |Projeto|rinv[1]                                              ; pin_out          ;
; |Projeto|rinv[2]                                              ; |Projeto|rinv[2]                                              ; pin_out          ;
; |Projeto|rinv[3]                                              ; |Projeto|rinv[3]                                              ; pin_out          ;
; |Projeto|rdisp[0]                                             ; |Projeto|rdisp[0]                                             ; pin_out          ;
; |Projeto|rdisp[1]                                             ; |Projeto|rdisp[1]                                             ; pin_out          ;
; |Projeto|rdisp[2]                                             ; |Projeto|rdisp[2]                                             ; pin_out          ;
; |Projeto|rdisp[3]                                             ; |Projeto|rdisp[3]                                             ; pin_out          ;
; |Projeto|cout                                                 ; |Projeto|cout                                                 ; pin_out          ;
; |Projeto|coutmai                                              ; |Projeto|coutmai                                              ; pin_out          ;
; |Projeto|coutmen                                              ; |Projeto|coutmen                                              ; pin_out          ;
; |Projeto|mux:multiplexador|resultadoDisplay~0                 ; |Projeto|mux:multiplexador|resultadoDisplay~0                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~2                 ; |Projeto|mux:multiplexador|resultadoDisplay~2                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~3                 ; |Projeto|mux:multiplexador|resultadoDisplay~3                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay[0]                ; |Projeto|mux:multiplexador|resultadoDisplay[0]                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~5                 ; |Projeto|mux:multiplexador|resultadoDisplay~5                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~7                 ; |Projeto|mux:multiplexador|resultadoDisplay~7                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~8                 ; |Projeto|mux:multiplexador|resultadoDisplay~8                 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay[1]                ; |Projeto|mux:multiplexador|resultadoDisplay[1]                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~10                ; |Projeto|mux:multiplexador|resultadoDisplay~10                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~12                ; |Projeto|mux:multiplexador|resultadoDisplay~12                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~13                ; |Projeto|mux:multiplexador|resultadoDisplay~13                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay[2]                ; |Projeto|mux:multiplexador|resultadoDisplay[2]                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~17                ; |Projeto|mux:multiplexador|resultadoDisplay~17                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~18                ; |Projeto|mux:multiplexador|resultadoDisplay~18                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~23                ; |Projeto|mux:multiplexador|resultadoDisplay~23                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~27                ; |Projeto|mux:multiplexador|resultadoDisplay~27                ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay[3]                ; |Projeto|mux:multiplexador|resultadoDisplay[3]                ; out0             ;
; |Projeto|mux:multiplexador|cout~0                             ; |Projeto|mux:multiplexador|cout~0                             ; out0             ;
; |Projeto|mux:multiplexador|cout~2                             ; |Projeto|mux:multiplexador|cout~2                             ; out0             ;
; |Projeto|mux:multiplexador|cout~3                             ; |Projeto|mux:multiplexador|cout~3                             ; out0             ;
; |Projeto|mux:multiplexador|cout~4                             ; |Projeto|mux:multiplexador|cout~4                             ; out0             ;
; |Projeto|mux:multiplexador|cout~5                             ; |Projeto|mux:multiplexador|cout~5                             ; out0             ;
; |Projeto|mux:multiplexador|cout~10                            ; |Projeto|mux:multiplexador|cout~10                            ; out0             ;
; |Projeto|mux:multiplexador|cout                               ; |Projeto|mux:multiplexador|cout                               ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~0  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~0  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~1  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~1  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[1] ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[1] ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~2  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~2  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~3  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~3  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~4  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~4  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~5  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~5  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[2] ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[2] ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~6  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~6  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~7  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~7  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~8  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~8  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~9  ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin~9  ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[3] ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cin[3] ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~0 ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~0 ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~1 ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~1 ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~2 ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~2 ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~3 ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~3 ; out0             ;
; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~4 ; |Projeto|menor:menos|maior:comparar|subtrador:subtrair|cout~4 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~0                  ; |Projeto|maior:mais|subtrador:subtrair|cin~0                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~1                  ; |Projeto|maior:mais|subtrador:subtrair|cin~1                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin[1]                 ; |Projeto|maior:mais|subtrador:subtrair|cin[1]                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~2                  ; |Projeto|maior:mais|subtrador:subtrair|cin~2                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~3                  ; |Projeto|maior:mais|subtrador:subtrair|cin~3                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~4                  ; |Projeto|maior:mais|subtrador:subtrair|cin~4                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~5                  ; |Projeto|maior:mais|subtrador:subtrair|cin~5                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin[2]                 ; |Projeto|maior:mais|subtrador:subtrair|cin[2]                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~6                  ; |Projeto|maior:mais|subtrador:subtrair|cin~6                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~7                  ; |Projeto|maior:mais|subtrador:subtrair|cin~7                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~8                  ; |Projeto|maior:mais|subtrador:subtrair|cin~8                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin~9                  ; |Projeto|maior:mais|subtrador:subtrair|cin~9                  ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cin[3]                 ; |Projeto|maior:mais|subtrador:subtrair|cin[3]                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cout~0                 ; |Projeto|maior:mais|subtrador:subtrair|cout~0                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cout~1                 ; |Projeto|maior:mais|subtrador:subtrair|cout~1                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cout~2                 ; |Projeto|maior:mais|subtrador:subtrair|cout~2                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cout~3                 ; |Projeto|maior:mais|subtrador:subtrair|cout~3                 ; out0             ;
; |Projeto|maior:mais|subtrador:subtrair|cout~4                 ; |Projeto|maior:mais|subtrador:subtrair|cout~4                 ; out0             ;
; |Projeto|subtrador:sub|s~0                                    ; |Projeto|subtrador:sub|s~0                                    ; out0             ;
; |Projeto|subtrador:sub|cin~0                                  ; |Projeto|subtrador:sub|cin~0                                  ; out0             ;
; |Projeto|subtrador:sub|cin~1                                  ; |Projeto|subtrador:sub|cin~1                                  ; out0             ;
; |Projeto|subtrador:sub|cin[1]                                 ; |Projeto|subtrador:sub|cin[1]                                 ; out0             ;
; |Projeto|subtrador:sub|s~1                                    ; |Projeto|subtrador:sub|s~1                                    ; out0             ;
; |Projeto|subtrador:sub|s[1]                                   ; |Projeto|subtrador:sub|s[1]                                   ; out0             ;
; |Projeto|subtrador:sub|cin~2                                  ; |Projeto|subtrador:sub|cin~2                                  ; out0             ;
; |Projeto|subtrador:sub|cin~3                                  ; |Projeto|subtrador:sub|cin~3                                  ; out0             ;
; |Projeto|subtrador:sub|cin~4                                  ; |Projeto|subtrador:sub|cin~4                                  ; out0             ;
; |Projeto|subtrador:sub|cin~5                                  ; |Projeto|subtrador:sub|cin~5                                  ; out0             ;
; |Projeto|subtrador:sub|cin[2]                                 ; |Projeto|subtrador:sub|cin[2]                                 ; out0             ;
; |Projeto|subtrador:sub|s~3                                    ; |Projeto|subtrador:sub|s~3                                    ; out0             ;
; |Projeto|subtrador:sub|s[2]                                   ; |Projeto|subtrador:sub|s[2]                                   ; out0             ;
; |Projeto|subtrador:sub|cin~6                                  ; |Projeto|subtrador:sub|cin~6                                  ; out0             ;
; |Projeto|subtrador:sub|cin~7                                  ; |Projeto|subtrador:sub|cin~7                                  ; out0             ;
; |Projeto|subtrador:sub|cin~8                                  ; |Projeto|subtrador:sub|cin~8                                  ; out0             ;
; |Projeto|subtrador:sub|cin~9                                  ; |Projeto|subtrador:sub|cin~9                                  ; out0             ;
; |Projeto|subtrador:sub|cin[3]                                 ; |Projeto|subtrador:sub|cin[3]                                 ; out0             ;
; |Projeto|subtrador:sub|s~5                                    ; |Projeto|subtrador:sub|s~5                                    ; out0             ;
; |Projeto|subtrador:sub|s[3]                                   ; |Projeto|subtrador:sub|s[3]                                   ; out0             ;
; |Projeto|subtrador:sub|cout~0                                 ; |Projeto|subtrador:sub|cout~0                                 ; out0             ;
; |Projeto|subtrador:sub|cout~1                                 ; |Projeto|subtrador:sub|cout~1                                 ; out0             ;
; |Projeto|subtrador:sub|cout~2                                 ; |Projeto|subtrador:sub|cout~2                                 ; out0             ;
; |Projeto|subtrador:sub|cout~3                                 ; |Projeto|subtrador:sub|cout~3                                 ; out0             ;
; |Projeto|subtrador:sub|cout~4                                 ; |Projeto|subtrador:sub|cout~4                                 ; out0             ;
; |Projeto|somador:som|s[0]                                     ; |Projeto|somador:som|s[0]                                     ; out0             ;
; |Projeto|somador:som|cin~0                                    ; |Projeto|somador:som|cin~0                                    ; out0             ;
; |Projeto|somador:som|s~1                                      ; |Projeto|somador:som|s~1                                      ; out0             ;
; |Projeto|somador:som|s[1]                                     ; |Projeto|somador:som|s[1]                                     ; out0             ;
; |Projeto|somador:som|cin~1                                    ; |Projeto|somador:som|cin~1                                    ; out0             ;
; |Projeto|somador:som|cin~2                                    ; |Projeto|somador:som|cin~2                                    ; out0             ;
; |Projeto|somador:som|cin~3                                    ; |Projeto|somador:som|cin~3                                    ; out0             ;
; |Projeto|somador:som|cin~4                                    ; |Projeto|somador:som|cin~4                                    ; out0             ;
; |Projeto|somador:som|cin[2]                                   ; |Projeto|somador:som|cin[2]                                   ; out0             ;
; |Projeto|somador:som|s~3                                      ; |Projeto|somador:som|s~3                                      ; out0             ;
; |Projeto|somador:som|s[2]                                     ; |Projeto|somador:som|s[2]                                     ; out0             ;
; |Projeto|somador:som|cin~5                                    ; |Projeto|somador:som|cin~5                                    ; out0             ;
; |Projeto|somador:som|cin~6                                    ; |Projeto|somador:som|cin~6                                    ; out0             ;
; |Projeto|somador:som|cin~7                                    ; |Projeto|somador:som|cin~7                                    ; out0             ;
; |Projeto|somador:som|cin~8                                    ; |Projeto|somador:som|cin~8                                    ; out0             ;
; |Projeto|somador:som|cin[3]                                   ; |Projeto|somador:som|cin[3]                                   ; out0             ;
; |Projeto|somador:som|s~5                                      ; |Projeto|somador:som|s~5                                      ; out0             ;
; |Projeto|somador:som|s[3]                                     ; |Projeto|somador:som|s[3]                                     ; out0             ;
; |Projeto|somador:som|cout~0                                   ; |Projeto|somador:som|cout~0                                   ; out0             ;
; |Projeto|somador:som|cout~1                                   ; |Projeto|somador:som|cout~1                                   ; out0             ;
; |Projeto|somador:som|cout~2                                   ; |Projeto|somador:som|cout~2                                   ; out0             ;
; |Projeto|somador:som|cout~3                                   ; |Projeto|somador:som|cout~3                                   ; out0             ;
; |Projeto|somador:som|cout                                     ; |Projeto|somador:som|cout                                     ; out0             ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                           ;
+------------------------------------------------+------------------------------------------------+------------------+
; Node Name                                      ; Output Port Name                               ; Output Port Type ;
+------------------------------------------------+------------------------------------------------+------------------+
; |Projeto|ld                                    ; |Projeto|ld                                    ; out              ;
; |Projeto|key[0]                                ; |Projeto|key[0]                                ; out              ;
; |Projeto|key[1]                                ; |Projeto|key[1]                                ; out              ;
; |Projeto|key[2]                                ; |Projeto|key[2]                                ; out              ;
; |Projeto|dsp[0]                                ; |Projeto|dsp[0]                                ; pin_out          ;
; |Projeto|dsp[1]                                ; |Projeto|dsp[1]                                ; pin_out          ;
; |Projeto|dsp[2]                                ; |Projeto|dsp[2]                                ; pin_out          ;
; |Projeto|dsp[3]                                ; |Projeto|dsp[3]                                ; pin_out          ;
; |Projeto|dsp[4]                                ; |Projeto|dsp[4]                                ; pin_out          ;
; |Projeto|dsp[5]                                ; |Projeto|dsp[5]                                ; pin_out          ;
; |Projeto|dsp[6]                                ; |Projeto|dsp[6]                                ; pin_out          ;
; |Projeto|mux:multiplexador|resultadoDisplay~1  ; |Projeto|mux:multiplexador|resultadoDisplay~1  ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~6  ; |Projeto|mux:multiplexador|resultadoDisplay~6  ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~11 ; |Projeto|mux:multiplexador|resultadoDisplay~11 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~19 ; |Projeto|mux:multiplexador|resultadoDisplay~19 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~20 ; |Projeto|mux:multiplexador|resultadoDisplay~20 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~21 ; |Projeto|mux:multiplexador|resultadoDisplay~21 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~22 ; |Projeto|mux:multiplexador|resultadoDisplay~22 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~24 ; |Projeto|mux:multiplexador|resultadoDisplay~24 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~25 ; |Projeto|mux:multiplexador|resultadoDisplay~25 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~26 ; |Projeto|mux:multiplexador|resultadoDisplay~26 ; out0             ;
; |Projeto|mux:multiplexador|cout~1              ; |Projeto|mux:multiplexador|cout~1              ; out0             ;
; |Projeto|mux:multiplexador|cout~6              ; |Projeto|mux:multiplexador|cout~6              ; out0             ;
; |Projeto|mux:multiplexador|cout~7              ; |Projeto|mux:multiplexador|cout~7              ; out0             ;
; |Projeto|mux:multiplexador|cout~8              ; |Projeto|mux:multiplexador|cout~8              ; out0             ;
; |Projeto|mux:multiplexador|cout~9              ; |Projeto|mux:multiplexador|cout~9              ; out0             ;
; |Projeto|mux:multiplexador|cout~11             ; |Projeto|mux:multiplexador|cout~11             ; out0             ;
; |Projeto|mux:multiplexador|cout~12             ; |Projeto|mux:multiplexador|cout~12             ; out0             ;
; |Projeto|mux:multiplexador|cout~13             ; |Projeto|mux:multiplexador|cout~13             ; out0             ;
+------------------------------------------------+------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                           ;
+------------------------------------------------+------------------------------------------------+------------------+
; Node Name                                      ; Output Port Name                               ; Output Port Type ;
+------------------------------------------------+------------------------------------------------+------------------+
; |Projeto|dsp[0]                                ; |Projeto|dsp[0]                                ; pin_out          ;
; |Projeto|dsp[1]                                ; |Projeto|dsp[1]                                ; pin_out          ;
; |Projeto|dsp[2]                                ; |Projeto|dsp[2]                                ; pin_out          ;
; |Projeto|dsp[3]                                ; |Projeto|dsp[3]                                ; pin_out          ;
; |Projeto|dsp[4]                                ; |Projeto|dsp[4]                                ; pin_out          ;
; |Projeto|dsp[5]                                ; |Projeto|dsp[5]                                ; pin_out          ;
; |Projeto|dsp[6]                                ; |Projeto|dsp[6]                                ; pin_out          ;
; |Projeto|mux:multiplexador|resultadoDisplay~1  ; |Projeto|mux:multiplexador|resultadoDisplay~1  ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~6  ; |Projeto|mux:multiplexador|resultadoDisplay~6  ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~11 ; |Projeto|mux:multiplexador|resultadoDisplay~11 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~15 ; |Projeto|mux:multiplexador|resultadoDisplay~15 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~16 ; |Projeto|mux:multiplexador|resultadoDisplay~16 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~19 ; |Projeto|mux:multiplexador|resultadoDisplay~19 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~20 ; |Projeto|mux:multiplexador|resultadoDisplay~20 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~21 ; |Projeto|mux:multiplexador|resultadoDisplay~21 ; out0             ;
; |Projeto|mux:multiplexador|resultadoDisplay~22 ; |Projeto|mux:multiplexador|resultadoDisplay~22 ; out0             ;
; |Projeto|mux:multiplexador|cout~1              ; |Projeto|mux:multiplexador|cout~1              ; out0             ;
; |Projeto|mux:multiplexador|cout~6              ; |Projeto|mux:multiplexador|cout~6              ; out0             ;
; |Projeto|mux:multiplexador|cout~7              ; |Projeto|mux:multiplexador|cout~7              ; out0             ;
; |Projeto|mux:multiplexador|cout~8              ; |Projeto|mux:multiplexador|cout~8              ; out0             ;
; |Projeto|mux:multiplexador|cout~9              ; |Projeto|mux:multiplexador|cout~9              ; out0             ;
; |Projeto|mux:multiplexador|cout~11             ; |Projeto|mux:multiplexador|cout~11             ; out0             ;
; |Projeto|mux:multiplexador|cout~12             ; |Projeto|mux:multiplexador|cout~12             ; out0             ;
; |Projeto|mux:multiplexador|cout~13             ; |Projeto|mux:multiplexador|cout~13             ; out0             ;
+------------------------------------------------+------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Apr 06 23:06:02 2019
Info: Command: quartus_sim --simulation_results_format=VWF Projeto -c Projeto
Info (324025): Using vector source file "C:/users/gilvandro/Desktop/projeto-cd-master/projeto-cd-master/Waveform10.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      81.33 %
Info (328052): Number of transitions in simulation is 5168
Info (324045): Vector file Projeto.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Sat Apr 06 23:06:02 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


