# Directivas — Sentencias Secuenciales

<!--
::METADATA::
type: reference
topic_id: vhdl-05-sentencias-secuenciales
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-05-Teoria-Secuenciales.md` | Teoría de sentencias secuenciales |
| `methods/` | `VHDL-05-Metodos-Secuenciales.md` | Uso práctico de procesos |
| `problems/` | `VHDL-05-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-05-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-05-uart-tx.md` | Transmisor UART |
| `VHDL-05-Intro.md` | — | Entrada principal del tema |
| `VHDL-05-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL comentado en español
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_code, review_code, verify_syntax, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel)
- **Nivel de dificultad:** Intermedio (2/3)

## Contexto del Tema

- **Prerrequisitos:** vhdl-04-sentencias-concurrentes
- **Tags:** process, if-then-else, case-when, loop, variable, signal, rising_edge, sequential
- **Propósito:** Utilizar procesos y sentencias secuenciales: if-then-else, case, loops
