本研究は，0.18 µm CMOS ベースラインプロセスに FeFET を統合する可能性を示した。今後は，デバイス最適化および大規模信頼性検証に焦点を当てる。
