headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
次世代メモリ材料における水素の拡散運動を解明（EE Times Japan）,https://news.yahoo.co.jp/articles/0db4e2fbc0def72d435f362f1039871a048a1bc0,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000105-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:55:16+09:00,2024-03-11T18:55:16+09:00,EE Times Japan,it_eetimes,EE Times Japan,1489,\n高密度抵抗変化型メモリ（ReRAM）の開発に期待\n正の電荷を持つミュオンは物質中の電子を捕獲して水素原子とよく似た擬水素（ミュオジェン）を作る［クリックで拡大］ 出所：東北大学他\n東北大学と茨城大学、高エネルギー加速器研究機構（KEK）および物質・材料研究機構（NIMS）らの研究グループは2024年3月、素粒子「ミュオン」を用いて、二酸化バナジウム（VO2）における水素の拡散運動を解明したと発表した。研究成果は高密度の抵抗変化型メモリ（ReRAM）開発につながる可能性が高いとみられる。\nμSR実験で得られた擬水素のホッピング率と核磁気分布幅の温度依存性［クリックで拡大］ 出所：東北大学他\n次世代メモリ材料として注目されているVO2は、物質中にある水素の挙動によって電気抵抗が変化するといわれている。ただ、その具体的な動きや与える影響までは十分に解明されていなかった。\n\n そこで研究グループは、物質中で水素原子のように振る舞うミュオンを用い、VO2における水素の拡散機構を原子レベルで調べることにした。具体的には、大強度陽子加速器施設（J-PARC）物質・生命科学実験施設（MLF）のミュオン科学実験施設（MUSE）Sラインで生成した擬水素（ミュオジェン）と呼ばれるミュオンを、外部から測定対象に入射して、ミュオンスピン回転／緩和／共鳴（μSR ）の実験を行った。\n\n μSR の実験結果から、ミュオンのホッピング率（ν）と核磁気分布幅（Δ）の温度依存性が得られた。実験から得られたΔの値と第一原理計算で求めたポテンシャルエネルギーを比較したところ、ミュオンは酸素に取り囲まれたトンネル状の空洞に存在していることが分かった。\n高速応答の「水素駆動型電子デバイス」を開発できる可能性も\nところが、これらの描像は室温よりかなり低い温度領域においてのみ、有効であることが分かった。そこで研究グループは、VO2中にさまざまな大きさの格子欠陥を導入したシミュレーションと実験結果を比較し、低温から高温までの温度領域において、VO2中における水素の状態を調べた。\n\n そうしたところ、低温領域では水素が酸素チャンネル内壁の酸素と結合し、ほとんど動かなかった。温度が上昇すると、酸素チャンネルに沿って拡散するが、格子欠陥に遭遇するとつかまって動けなくなる。さらに温度が高くなると、格子欠陥につかまっていた水素は脱出し、酸素チャンネルに沿って再び拡散した。\n\n これらの結果から、VO2中の水素は、格子間拡散（酸素間の飛び移り）と空孔媒介拡散（格子欠陥間の飛び移り）という2種類の拡散経路を持ち、温度によってその比率が変わることが分かった。さらに、格子間拡散だけみれば、室温付近で10-10cm2/sという高い拡散係数を示す可能性があることが明らかとなった。\n\n このことは、格子欠陥の少ない良質なVO2薄膜を用いれば、高速応答の水素駆動型電子デバイス開発が可能なことを示すものだという。\n\n 今回の研究成果は、東北大学金属材料研究所量子ビーム金属物理学研究部門の岡部博孝特任助教や茨城大学大学院理工学研究科（理学野）の平石雅俊研究員、高エネルギー加速器研究機構（KEK）物質構造科学研究所ミュオン科学研究系の幸田章宏教授と門野良典特別教授、物質・材料研究機構（NIMS）技術開発・共用部門の松下能孝ユニットリーダーやNIMS電子・光機能材料研究センターの大澤健男主幹研究員と大橋直樹センター長らによるものである。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000105-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/0db4e2fbc0def72d435f362f1039871a048a1bc0/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/11/l_tm_240311tohoku02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-105&utm_term=it_eetimes-sci&utm_content=img']"
「融点が変わる」はんだ材料　実装温度は250℃、耐熱温度はそれ以上（EE Times Japan）,https://news.yahoo.co.jp/articles/bb6e8544a2673b34239874a4fe59386fd7a8dbcf,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000104-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:54:04+09:00,2024-03-11T18:54:04+09:00,EE Times Japan,it_eetimes,EE Times Japan,1426,\n千住金属工業の融点変換型はんだ材料「TLP PREFORM」（右）［クリックで拡大］\n千住金属工業は、「オートモーティブワールド2024」（2024年1月24～26日、東京ビッグサイト）に出展し、融点変換型はんだ材料「TLP PREFORM」「TLP PASTE」や低温ではんだ付けできるソルダリングソリューション「MILATERA（ミラテラ）」を紹介した。\n「MILATERA」ではんだ付けしたサンプル［クリックで拡大］\n実装温度を超える耐熱性 「融点が変わる」はんだ材料\n千住金属工業が手掛ける融点変換型はんだ材料のTLP PREFORM／TLP PASTEは、実装温度は250℃だが、それ以上の耐熱性をもつというもの。鉛系高温はんだからの代替が期待できるという。\n\n \n\n 同材料はSn（スズ）とNiFe（ニッケル-鉄）を混合成形したものだ。はんだ付けの際に250℃で加熱するとSnとNiが反応し、金属間化合物Ni3Sn4となる。Snの融点は232℃、Ni3Sn4の融点は794℃なので、加熱前と比べて耐熱性が大きく向上する。実装後の融点は、SnとNiの反応がどれだけ進んでいるかによって変わるため、明確にしていない。\n\n 260℃で水平方向に力を加えて接合強度を計測する試験では、従来の鉛フリーはんだ（融点約220℃）はシェア強度0.0Mpa、すなわち溶けて剥離してしまったのに対し、TLPシリーズはシェア強度35.9Mpaと、十分な強度であることを確認したという。\n\n SnとNiFeの混合物は熱伝導性が低いというデメリットがあるが、TLP PREFORM／TLP PASTEにはCu（銅）粒子を添加することで、従来の鉛はんだと同等まで熱伝導性を向上させている。\n\n 同材料の開発の背景は、xEV（電動車）の普及に伴い、電子機器にも高耐熱性が求められるようになったことだという。千住金属工業のブース担当者は「従来のはんだ材料で実装すると、高温環境では溶けてしまう可能性がある。しかし実装温度はあまり上げられないため、実装温度は従来のままで、耐熱性だけ向上させた」とした。\n従来比80℃低温ではんだ付け CO2削減に貢献\n材料／装置／工法を一貫して提供する低温ソルダリングソリューション「MILATERA」も展示した。\n\n MILATERAの材料はスズ-ビスマスはんだで、融点は138℃。従来の鉛フリーはんだ（スズ-銀-銅）の融点は約220℃のため、約80℃低温ではんだ付けできるという。ラインアップは棒はんだ、ヤニ入りはんだ、フラックス、ソルダーペーストをそろえている。実装後の修正などに欠かせないヤニ入りはんだは製造が難しいといい、ブース担当者は「低温実装のスズ-ビスマスはんだ材料でヤニ入りはんだを量産化しているのは現状では千住金属工業だけだ」と説明する。\n\n \n\n 低温ではんだ付けすることで、CO2排出量やはんだのコテ先消費量の削減が見込める。千住金属工業の試算では、ウェーブはんだ付け装置を用いて標準的な使い方をした場合、年間でCO2排出量を約3トン、消費電力量を約15％削減できるという。\n\n ブース担当者は「材料だけを変えてもうまくいかないことがあるが、千住金属工業は材料だけでなく、装置や工法も合わせて提供しているところが強みだ」と説明した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000104-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/bb6e8544a2673b34239874a4fe59386fd7a8dbcf/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/07/l_sa240305_smic02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-104&utm_term=it_eetimes-sci&utm_content=img']"
「コバルトフリー」を実現する新たなニッケル系層状材料、横浜国大らが開発（EE Times Japan）,https://news.yahoo.co.jp/articles/12f4c2901f9041910252405dc5219366a4a8158c,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000107-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:56:19+09:00,2024-03-11T18:56:19+09:00,EE Times Japan,it_eetimes,EE Times Japan,765,\nコバルトフリーニッケル系層状材料に関する研究成果の概要図［クリックで拡大］ 出所：横浜国立大学\n横浜国立大学の藪内直明教授と総合科学研究機構の石垣徹主任研究員、物質・材料研究機構（NIMS）、住友金属鉱山らによる研究グループは2024年2月、リチウムイオン電池の正極材料に向けて、新しいニッケル系層状材料 (Li0.975Ni1.025O2) を開発したと発表した。高いエネルギー密度とコバルトフリーを実現できるという。\n\n 電気自動車に向けたリチウムイオン電池は、コバルトを含むニッケル系層状酸化物を正極材料に用いることが多い。ところが、コバルトは偏在性が高い金属資源である。これを解決するため、コバルトフリーの材料開発が進められている。\n\n 研究グループは、コバルトが10～20％程度含まれている従来のニッケル系層状材料を用い、コバルトが果たす役割などを詳細に調べた。この結果、コバルトを含まない材料は、充電状態にニッケルイオンが移動し、これが劣化の要因になることを明らかにした。さらに、構造欠陥（層状材料においてイオンが入れ替わったアンチサイト欠陥）を有するモデル材料を合成し、これらの材料は充電状態におけるニッケルイオンの移動を抑制できることが分かった。\n\n こうした知見を基に、従来の合成手法を用いて、2～3％の極少量のニッケルイオンを過剰な組成とした材料「Li0.975Ni1.025O2」を合成した。構造欠陥を有するこの材料が、充電中のニッケルイオンの移動を抑制できることを実験により確認した。優れた急速充電特性と出力特性を備えていることも分かった。\n\n 研究グループは、今回のコバルトフリーに加え、ニッケルフリー構成を実現する電池材料の開発にも取り組んでいる。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000107-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/12f4c2901f9041910252405dc5219366a4a8158c/images/000']
2024年1月の世界半導体売上高、15.2％増の476億米ドルに（EE Times Japan）,https://news.yahoo.co.jp/articles/2ec04dda2a1ceb0a142b217f917a850081f21f16,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000103-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:53:40+09:00,2024-03-11T18:53:40+09:00,EE Times Japan,it_eetimes,EE Times Japan,616,\n（写真：EE Times Japan）\n米国半導体工業会（SIA：Semiconductor Industry Association）は2024年3月4日（米国時間）、2024年1月の世界半導体売上高が前年同月比15.2％増の476億米ドルになったと発表した。なお、前月比では2.1％減となっている。\n世界半導体市場の推移［クリックで拡大］ 出所：SIA（データ元：WSTS）\n世界半導体売上高は2023年、前年比8.2％減のマイナス成長となったが、単月でみると2023年3月以降は前月を上回る回復を継続。2023年11月、12月には前年同月比でもプラス成長に転換している。SIAの社長兼CEO（最高経営責任者）であるJohn Neuffer氏は、「世界半導体市場は新年を力強くスタートし、前年同月比の伸びは2022年5月以来最大となった。市場の成長は今後も継続し、2024年の売上高は2023年比で二桁増が見込まれる」とコメントしている。\n\n 2023年11月の世界半導体市場を地域別でみると中国が前年同月比26.6％増、米州が同20.3％増、アジア太平洋／その他が同12.8％増と成長した一方、日本は同6.4％減、欧州は同1.4％減となった。前月比では日本が3.9％減、欧州が2.8％減、中国が2.5％減、米州が1.5％減、アジア太平洋／その他が1.4％減と全ての地域で減少した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000103-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/2ec04dda2a1ceb0a142b217f917a850081f21f16/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/07/l_jn20240307sia001.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-103&utm_term=it_eetimes-sci&utm_content=img']"
パナソニックの通信技術「Nessum」を国際標準規格として承認（EE Times Japan）,https://news.yahoo.co.jp/articles/732295664c304a2cfc82e92f38f5eba6c4d9c234,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000101-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:52:31+09:00,2024-03-11T18:52:31+09:00,EE Times Japan,it_eetimes,EE Times Japan,876,\n「Nessum」のロゴ［クリックで拡大］ 出所：パナソニック\nパナソニック ホールディングスは2024年3月6日、有線や無線、海中などの環境で通信可能な技術「Nessum（ネッサム）」が、国際標準規格「IEEE 1901c」として承認されたと発表した。同規格に準拠した半導体IP（Intellectual Property）コアの開発も行っており、半導体企業へのライセンス供与を始める。\n想定されるNessumの利用シーン［クリックで拡大］ 出所：パナソニック\nパナソニックが開発したNessumは、Wavelet OFDM方式をベースとしており、複数媒体での通信が可能である。従来は「HD-PLC」の名称で展開してきたが、2023年9月に「Nessum」へ改称した。承認されたIEEE 1901cでは、Nessumの基本性能を向上させ、活用範囲を広げるための機能強化などが図られているという。\n\n Nessumは、有線通信で利用可能な周波数を、従来のメガヘルツ帯からキロヘルツ帯まで拡張した。これによって通信の長距離化などが可能となった。例えば一般的なメタル配線を用いて、「数キロメートルまでの通信距離をカバー」「メガビット/秒級のブロードバンド通信に対応」「インターネットプロトコルに対応」「柔軟なネットワーク構成が可能なトポロジーフリー」「安全かつセキュアな通信」といった機能を実現できるという。\n\n また、微弱電波を用いた無線通信にNessumを適用すれば、通信範囲を制限した近距離高速無線を実現できる。さらに、情報通信研究機構（NICT）のBeyond 5G研究開発促進事業「海中・水中IoTにおける無線通信技術の研究開発」では、Nessumを応用した技術開発と実証実験が進められている。\n\n 欧州やアジア地域では既に、スマートグリッドGX（グリーントランスフォーメーション）化の通信インフラ、ビルや工場など大規模施設の空調機器やビル制御機器などにNessumの採用が始まっているという。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000101-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/732295664c304a2cfc82e92f38f5eba6c4d9c234/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/11/l_tm_240311panasonic01.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-101&utm_term=it_eetimes-sci&utm_content=img']"
半導体材料に「全集中」で次のステージへ、レゾナックのR&D戦略（EE Times Japan）,https://news.yahoo.co.jp/articles/50f25bf53ffc6fbbd32ccd042afb1ed7f1f41373,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000106-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:55:43+09:00,2024-03-11T18:55:43+09:00,EE Times Japan,it_eetimes,EE Times Japan,1843,\nCTO組織の組織図［クリックで拡大］ 出所：レゾナック\nレゾナックは2024年2月29日、CTO（最高技術責任者）配下に設置された研究開発（R&D）組織「CTO組織」について説明するメディアラウンドテーブルを開催した。同社は半導体／電子材料分野をコア成長事業に定め、「半導体材料を核にした全社利益成長の実現」に向けた事業ポートフォリオ改革や組織再編に力を入れる。半導体以外の事業の売却やパーシャルスピンオフ（分社化）も進めていて、半導体ビジネスに経営資源を集中させている。\nレゾナック CTOの福島正人氏［クリックで拡大］ 出所：レゾナック\nメディアラウンドテーブルでは、CTOの福島正人氏が登壇し、CTO組織の概要や研究開発方針を語った。CTO組織とは、全社的な研究開発の事業化成功率の向上や事業化のスピードアップ、人材育成を目指して、レゾナック・ホールディングスおよびレゾナック内に以前から設置されているCTO配下のR&D組織だ。福島氏は「旧昭和電工と旧日立化成の統合はおおむね完了した。レゾナックは、次のステージとして、現在保有する技術や人材を最大限活用し、顧客に迅速かつ高精度な提案をするための組織改革を行っている」と説明した。\n\n 福島氏は、「CTO組織が目指すのは『共創型研究開発』だ。重要性の高い研究開発テーマへのリソース集中や、共創による社内外の壁を越えた技術／知見の活用、顧客や市場が求める機能を起点とした研究を通じて、事業部には難しい長期的視点を持った研究開発体制を構築／強化する」と語った。\n社内外の課題解決に向けた、長期視点での研究開発を推進\nCTO組織は研究開発企画部、先端融合研究所など7個の組織で構成される。\n\n 「研究開発企画部」は、レゾナック・ホールディングスに属し、研究開発における対外的な活動を担う。「共創の舞台」（横浜市）は、レゾナックの研究開発の中核拠点だ。社内外と共創し、次世代高速通信材料の開発やプラスチックケミカルリサイクル技術の開発など、長期視点での社会課題／技術課題の解決に向けた研究開発を推進している。\n\n 「先端融合研究所」は、無機／金属／複合材を含む材料の研究開発および新事業を創出する組織で、パワーモジュールに関する研究開発のハブとしての役割も担っている。「高分子研究所」は、有機／高分子を含む材料開発や、有機／無機材料の分析および評価を行う。同研究所に属する「材料科学解析センター」では、レゾナックが開発した生成AI（人工知能）で手書き文章も含めた社内資料を検索／共有できる社内システム「Chat Resonac」などを使った課題解決に取り組んでいる。\n\n 「計算情報科学研究センター」（横浜市／茨城県つくば市）は、半導体材料などの研究開発から社内業務の効率化まで、計算情報科学を活用した全社の課題解決を行っている他、データ駆動型開発の基盤構築や人材育成の役割を担っている。「知財財産部」では、知財情報解析力や知財戦術力の向上、グローバル知財網の形成／発信／積極活用を目指して活動している。\n半導体材料の研究強化に向け、新組織を設立\nさらに、レゾナックは2024年1月、半導体／電子材料の研究強化のため、CTO組織内にエレクトロニクス事業本部のハブとなる「研究所戦略室」を追加した。2.5次元／3次元パッケージングなど次世代半導体パッケージ材料創出に向けた体制を強化している。また、半導体材料人材の増員にも着手していて、CTO組織の研究所（全体）で半導体材料関係の研究開発に携わっている人員の割合は2022年に40％だったが、2023年には60％まで高まった。計算情報科学研究センターでは、2022年に20％だったのに対し、2023年には50％を超え、2024年には70％に拡大する見込みだ。\n\n 2023年9月には、半導体材料など需要が高い製品をタイムリーに提供するために、下館事業所（五所宮）（茨城県筑西市）をフィラー／複合材開発のコア拠点として始動。2024年2月には、共創の舞台にオープンイノベーション推進のためのチームを新設した。2024年半ばには、小山事業所（栃木県小山市）に新設したパワーモジュール素材の研究開発拠点「パワーモジュールインテグレーションセンター」において、顧客との共創スペースの確保や装置の導入などの機能拡充を予定している。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000106-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/50f25bf53ffc6fbbd32ccd042afb1ed7f1f41373/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/11/l_sh240305_rezo00000_w250.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-106&utm_term=it_eetimes-sci&utm_content=img']"
日本との協業を加速するTenstorrent　LSTCにチップレットIPをライセンス供与（EE Times Japan）,https://news.yahoo.co.jp/articles/8bfcfa395bb2e3a21b099add0c431404aea6a8f3,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000102-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:53:17+09:00,2024-03-11T18:53:17+09:00,EE Times Japan,it_eetimes,EE Times Japan,2136,\nTenstorrentのチーフアーキテクトであるWei-Han Lien氏 出所：Tenstorrent\nTenstorrentは2024年2月27日（米国時間）、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合 最先端半導体技術センター（LSTC）にライセンス供与すると発表した。TenstorrentのチーフアーキテクトであるWei-Han Lien氏が米EE Timesに語ったところによると、Tenstorrentは契約の一環として、LSTCと協力して両組織のチップレットの互換性の実現に取り組む予定だという。\n\n LSTCは、同センターが開発したIP（Intellectual Property）ベースのAIチップレットを使用して、独自のチップレットベースのAIアクセラレーターを構築する。これを、CPU、I/O、メモリの3つのTenstorrentチップレット設計と組み合わせて、Rapidusの工場で製造する計画だという。Rapidusは、2027年までに2nm世代の製造を開始することを目指している。TenstorrentとRapidusは2024年2月27日、2nmプロセスベースのエッジAI（人工知能）アクセラレーターの開発で協業すると発表した。\n\n この新しいプロジェクトは、研究、設計、製造を含め、あらゆるレベルでの日本の半導体産業の再建に向けた、日本政府の取り組みの一環だ。「今回の契約は、チップレットやRISC-Vのような技術における日本の設計専門知識の育成に直接貢献するものである」とLien氏は述べる。\n\n 「（日本は）材料やマスク技術から、ファウンドリーやパッケージング技術まで、半導体技術に関する包括的な計画を有しており、現在もさらなる計画を立てている。次のステップは、ファウンドリーを日本の設計で満たすことだ。これは、設計活動を活性化するために日本が取り組んでいるプロジェクトの一つである。ファウンドリーは4～5年で建設できるが、設計には10～20年かかるため、長期プロジェクトになるだろう」（Lien氏）\n\n Tenstorrentは、日本にオフィスを開設することで、日本の設計人材プールの構築に貢献する計画だ。Lien氏によると、この日本法人は主に、日本の自動車産業の他、データセンターやサーバの顧客との連携をサポートする予定だという。\n\n Tenstorrentが提供するIPには、AIアクセラレーターのホストCPUとして設計された、同社の第1世代Ascalon RISC-V CPUの8コア／8ワイドバージョンが含まれる。この8コアバージョンは、今後Tenstorrent製AIチップに搭載される予定の32コアAscalon CPUチップレット（開発コードネームは「Aegis」）をスケールダウンしたもの。\n\n Tenstorrentは、I/OチップレットとLPDDR6メモリチップレットの設計も提供する。同社は、これら3つのチップレット設計のIPを保有していて、チップレットベースの独自のAIアクセラレーターに使用するか、他の顧客にライセンス供与する予定だとしている。\n“組織横断的に”チップレットを開発する取り組み\nチップレットは物理層で相互に互換性が必要だが、アーキテクチャレベルでも電源管理やセキュリティ、起動シーケンスなどの点で連携する必要がある。TenstorrentはLSTCに仕様を提供し、チップレット設計に関する同社の専門知識を効率的にLSTCに移行する予定だ。\n\n Lien氏は、「今日目にするチップレット技術のほとんどは、1つの企業内でエコシステム全体が開発されているが、われわれが手掛けるのは、互換性のあるチップレットシステムを構築するための組織横断的な取り組みだ。チップレットは多くの人の話題に上るが、このプロジェクトは、“2つの国の、2つの別々の組織にまたがるチップレット”のビジョンを実現し、非常に複雑なチップのコンセプトを実証するものになる」と語る。\n\n Lien氏は、「このプロジェクトは、Tenstorrentにも大きなメリットをもたらす」と強調する。\n\n 「Tenstorrentチップレットの仕様と互換性の定義をテストする方法として、このプロジェクトに非常に期待している。当社は、このチップレットエコシステムをどのように構築できるかについての詳細な仕様を有している。それをLSTCに移行し、どのような課題が出てくるのかを学びたい」（Lien氏）\n\n Lien氏は、「われわれは非常に複雑なチップを構築している。私が最も重視しているのは互換性だ。どのように互換性基準を定義すれば、その基準を満たしたときに、組み合わせたシステムが2つの組織間で確実に動作するのかということだ」と述べる。「当社の今後のチップレットには下位互換性が必要になるが、これについても慎重に検討している」（同氏）\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000102-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/8bfcfa395bb2e3a21b099add0c431404aea6a8f3/images/000']
「独自のプロセッサがなくなる」　欧州が救いを求めるRISC-V（EE Times Japan）,https://news.yahoo.co.jp/articles/d6097c35f6655119d245c6c2bdfb013de83dee86,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000100-it_eetimes-000-1-view.jpg?exp=10800,2024-03-11T18:52:10+09:00,2024-03-11T18:52:10+09:00,EE Times Japan,it_eetimes,EE Times Japan,3364,\n（写真：EE Times Japan）\n欧州連合（EU）は、RISC-Vアーキテクチャを使用して半導体チップの独立性を実現するためのイニシアチブに巨額の投資を行っている。こうした取り組みは、RISC-V技術開発のパイオニアであるバルセロナスーパーコンピューティングセンター（BSC：Barcelona Supercomputing Center）が主導している。\nEPIが2023年に発表したアクセラレーター「EPAC 1.5」を搭載したドーターボード［クリックで拡大］ 出所：EPI\nEU首脳は最近、RISC-Vベースのチップ開発を推進するためのイニシアチブをいくつか開設した。これは、加盟国が半導体の開発／製造を外国企業に依存していることを懸念する声に対応するためのものだ。近年では世界的な半導体不足によって、サプライチェーンに混乱が生じ、半導体主権の重要性が浮き彫りになっていることから、こうした懸念がさらに高まっている。\n\n RISC-Vは、オープンソースの命令セットアーキテクチャであり、どの企業にも所有されていない。このためEUにとっては、優れた柔軟性と安全性を実現することが可能な、魅力的な選択肢となっている。\n\n BSCは、欧州の主要な研究センターの1つであり、RISC-Vベースのチップの開発において非常に重要な役割を担っている。\n\n 米国EE Timesは、欧州の半導体イニシアチブとBSCの役割について詳しく知るために、BSCのディレクターを務めるMateo Valero氏と、主席リサーチエンジニアであるTeresa Cervero氏に話を聞いた。\n\n BSCは、European Processor Initiative（EPI）や、そのスピンオフであるOpenChipなど、複数のRISC-Vプロジェクトを主導する。EPIは、新世代の高性能RISC-Vプロセッサの開発を目指す、7000万ユーロ規模のプロジェクトである。OpenChipは、BSCのRISC-V技術の商用化を目指す企業だ。\n\n BSCは、CPUシリーズ「Lagarto」で半導体チップの製造を開始し、2019年5月には65nm世代で最初のテープアウトを行った。Valero氏は、「われわれは現在、近い将来に7nm以降をターゲットとする、第4世代のLagartoコアを手掛けているところだ」と述べる。\n\n またBSCは、欧州の他の企業や研究機関との連携により、ソフトウェアツールやコンパイラ、OSなどを含む完全なRISC-Vエコシステムの開発にも取り組んでいる。\n\n Valero氏は、「これらのイニシアチブは、米国やアジアの半導体メーカーに対する欧州の依存度を下げることを目標とする」と述べた。「欧州半導体業界の堅牢性が欠けていることは、安全保障上の重大な脆弱性であり、欧州が基幹技術を海外サプライヤーに依存する要因となっている。RISC-Vは、“ハードウェアのLinux”であり、どの企業にも所有されることがないオープンソースISA（命令セットアーキテクチャ）だ。このためEUにとっては、優れた柔軟性と安全性を実現することが可能な、魅力的な選択肢の一つとなる」\n半導体エコシステムで「完全に独立するのは“非現実的”」\nTeresa Cervero氏は、BSCで欧州のRISC-Vイニシアチブに取り組んでおり、バランスの取れた見方を提供する。同氏は、欧州の安全保障上および経済的な利益のためには、半導体主権が重要であるという見解に同意している。\n\n Cervero氏は、「RISC-Vは、オープンソースかつローヤリティフリーであるため、半導体主権を実現する上で理想的なプラットフォームだ」と指摘する。同氏は、欧州が知識と設計に関して強みを持っているという点は認めているが、完全に独立するという非現実的な期待に対しては注意を促し、半導体業界のエコシステムの複雑性を強調している。\n\n またCervero氏は、「欧州は、知識の面で強みを持ち、ソリューションを設計開発する可能性を秘める。官民機関が、製造段階を強化するためにインフラ（クリーンルーム）を構築する動きを見せている。中期的な見解としては、施設を活用できるようにするためには経済的な投資だけでなく人材も必要になるだろう」と述べる。\n\n BSCは当初、スパコン向けにArmベースのプロセッサを使おうとしていた。また、Samsung Electronicsのスマートフォン「Galaxy」の半導体チップも使用したという。Valero氏は「われわれは、スマートフォンから半導体チップを取り出し、それを数千個規模で接続した」と述べている。\n「欧州独自のプロセッサがなくなる」 RISC-Vが救う？\nValero氏は、「英国のEU離脱や、ソフトバンクによるArm買収の後、EUには、欧州独自のプロセッサが存在しなくなるという問題があることが分かっていた。だがそれは、7年前にRISC-Vが登場するまでのことだった。RISC-Vは欧州をはじめ、世界中のあらゆる企業がプロセッサを作ることができるという可能性を開いた。米国や欧州、中国が命令セットを決定するのではなく、グローバルな命令セットであるからだ」と述べる\n\n Valero氏は2019年に、欧州委員会（EC）に対し、スパコン向けのRISC-V半導体チップの製造開始を支援するよう説得した。これが、EPIの始まりである。\n\n 「EPIは、欧州企業3社が参加する産業プロジェクトで、そのうちの1社が、BSCのスピンオフであるOpenChipだ。OpenChipが独立企業として、われわれがBSCで長年にわたり取り組んできたもの全てを継続できるよう、サポートを提供していく。こうした開発に取り組むことで、NVIDIAに対する競争力を実現していくだろう。NVIDIAは立派なオフィスを所有しているが、われわれは掘っ立て小屋からスタートした企業だ。3年後には非常に競争力のある半導体チップを開発し、大きな目標として、6年後にはRISC-Vベースのチップを『MareNostrum 6』（スペインにあるスパコン）に搭載したいと考えている」（Valero氏）\n\n Cervero氏は、RISC-V製品を提供する欧州企業の例として、GaiserやEsperanto Technologies、Semidynamics、Codasipなどを挙げている。これらの企業は、最終的なソリューションとして使われるSoC（System on Chip）やプラットフォームではなく、プロセッサやアクセラレーターを重視している。\n\n さらにCervero氏は、「欧州には、RISC-V関連の起業家精神が欠けており、サービスや製品、ソリューションなどを市場に提供するスタートアップや中小企業の数が少ない。それは、時期尚早であるためか、大きな魅力がないからだろう。\n\n Cervero氏は、（半導体における）“完全な主権”という非現実的な期待に警鐘を鳴らし、複雑な半導体業界をけん引するための戦略的な協力体制の構築を呼びかける。「欧州だけでなく、どの地域にとっても、半導体産業において主権を持ち、独立できると考えるのは非常に難しい。材料、精密機械、知見など、さまざまな要素が絡み合う。欧州は、7nm世代までの製造技術になら、賭けることができるだろう。だがそれ以降のプロセスはコストが高過ぎる。（中略）戦略的にRISC-Vに賭けることに対する半導体業界の関心は高い。大手半導体メーカーはRISC-Vに投資しているが、その成果についてはまだ公表されていない」（同氏）\n\n こうした課題があるにもかかわらず、EUはRISC-Vチップで主導権を握るべく、前進し続けている。BSCはこうした取り組みにおいて主導的な役割を果たしていて、その活動は欧州がRISC-V技術開発のリーダー的存在となる一助となるだろう。\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240311-00000100-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/d6097c35f6655119d245c6c2bdfb013de83dee86/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/11/l_mm240311_bsc03_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240311-100&utm_term=it_eetimes-sci&utm_content=img']"
