# Random Generator (Generador de NÃºmeros Aleatorios)

**Tipo**: Componente Auxiliar
**Estado**:âœ…  #implementado 
**UbicaciÃ³n**: **NO EXISTE**
**Complejidad**: â­ Muy Simple
**Prioridad**: ğŸŸ¡ MEDIA
**Tiempo estimado**: 2-3 horas

## DescripciÃ³n

El Random Generator es un Linear Feedback Shift Register (LFSR) de 32 bits que genera nÃºmeros pseudoaleatorios para la instrucciÃ³n RND. Usa un polinomio primitivo para garantizar un perÃ­odo mÃ¡ximo (2^32 - 1).

## Responsabilidades

1. **Generar valores pseudoaleatorios** en cada ciclo de reloj
2. **Proporcionar salida de 32 bits** al [[Data Path]]
3. **Mantener estado interno** que evoluciona con cada RND

## Arquitectura

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚           RANDOM GENERATOR (LFSR 32-bit)            â”‚
â”‚                                                     â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚  â”‚                                               â”‚ â”‚
â”‚  â”‚   [31][30][29][28]...[3][2][1][0]           â”‚ â”‚
â”‚  â”‚     â”‚                  â”‚   â”‚   â”‚             â”‚ â”‚
â”‚  â”‚     â””â”€â”€XORâ”€â”€â”€â”€XORâ”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”˜             â”‚ â”‚
â”‚  â”‚             â”‚                                 â”‚ â”‚
â”‚  â”‚             â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º[Feedback]    â”‚ â”‚
â”‚  â”‚                                               â”‚ â”‚
â”‚  â”‚   Polynomial: x^32 + x^22 + x^2 + x^1 + 1    â”‚ â”‚
â”‚  â”‚   Taps: bit[31], bit[21], bit[1], bit[0]     â”‚ â”‚
â”‚  â”‚                                               â”‚ â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â”‚                        â”‚                            â”‚
â”‚                        â–¼                            â”‚
â”‚              [32-bit Random Output]                 â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Entradas

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset sincrÃ³nico (seed inicial) |
| `ENABLE` | 1 bit | Habilita actualizaciÃ³n (cuando RND ejecuta) |

## Salidas

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `RANDOM_VALUE` | 32 bits | Valor pseudoaleatorio actual |

## ImplementaciÃ³n en Logisim

### Componentes Necesarios

1. **32 Flip-Flops** (o 1 registro de 32 bits)
2. **3 XOR gates** (para taps)
3. **1 Multiplexer** (para feedback)

### ConfiguraciÃ³n del LFSR

**Polinomio Primitivo**: x^32 + x^22 + x^2 + x^1 + 1

**Taps** (posiciones donde se toma XOR):
- Bit 31 (MSB)
- Bit 21
- Bit 1
- Bit 0 (LSB)

### LÃ³gica de Feedback

```verilog
// Calcular bit de feedback
feedback_bit = state[31] ^ state[21] ^ state[1] ^ state[0];

// Shift a la derecha e insertar feedback en MSB
next_state = {feedback_bit, state[31:1]};
```

### PseudocÃ³digo Logisim

```
Componentes:
â”œâ”€ Register "LFSR_STATE" (32 bits)
â”‚  â””â”€ Initial value: 0xACE1 (seed arbitrario no-cero)
â”‚
â”œâ”€ Splitter (extraer bits individuales)
â”‚  â”œâ”€ Output: bit[31]
â”‚  â”œâ”€ Output: bit[21]
â”‚  â”œâ”€ Output: bit[1]
â”‚  â””â”€ Output: bit[0]
â”‚
â”œâ”€ XOR Gate 1
â”‚  â”œâ”€ Input A: bit[31]
â”‚  â””â”€ Input B: bit[21]
â”‚
â”œâ”€ XOR Gate 2
â”‚  â”œâ”€ Input A: result of XOR1
â”‚  â””â”€ Input B: bit[1]
â”‚
â”œâ”€ XOR Gate 3 (feedback bit)
â”‚  â”œâ”€ Input A: result of XOR2
â”‚  â””â”€ Input B: bit[0]
â”‚
â”œâ”€ Shifter (shift right by 1)
â”‚  â”œâ”€ Input: current state
â”‚  â””â”€ Output: shifted value
â”‚
â”œâ”€ Combiner
â”‚  â”œâ”€ Input MSB: feedback bit
â”‚  â””â”€ Input [30:0]: shifted value [31:1]
â”‚
â””â”€ Multiplexer (actualizaciÃ³n condicional)
   â”œâ”€ Input 0: current state (ENABLE=0)
   â”œâ”€ Input 1: new state (ENABLE=1)
   â””â”€ Select: ENABLE

Output: Current LFSR_STATE â†’ RANDOM_VALUE
```

## Valores de Ejemplo

### Secuencia Inicial (seed = 0xACE1)

| Ciclo | Estado (hex) | Estado (bin) | Feedback |
|-------|--------------|--------------|----------|
| 0 | 0x0000ACE1 | 0...1010110011100001 | - |
| 1 | 0x00005670 | 0...0101011001110000 | 0 |
| 2 | 0x00002B38 | 0...0010101100111000 | 0 |
| 3 | 0x0000159C | 0...0001010110011100 | 0 |
| 4 | 0x00000ACE | 0...0000101011001110 | 0 |
| 5 | 0x00000567 | 0...0000010101100111 | 0 |
| 6 | 0x800002B3 | 1...0000001010110011 | 1 |
| ... | ... | ... | ... |

**Nota**: El perÃ­odo del LFSR es 2^32 - 1 = 4,294,967,295 ciclos antes de repetirse.

## Consideraciones Importantes

### 1. Seed Inicial

**NUNCA usar 0x00000000 como seed** - el LFSR se quedarÃ­a en 0 forever.

**Opciones de seed**:
- Fijo: 0xACE1 (usado en ejemplo)
- Basado en tiempo: No disponible en Logisim
- Hardcoded: Cualquier valor no-cero

### 2. Calidad de Aleatoriedad

LFSR produce secuencia **pseudoaleatoria**, NO verdaderamente aleatoria:
- âœ… Suficiente para pruebas y demos
- âœ… PerÃ­odo muy largo (4 mil millones de valores)
- âŒ NO usar para criptografÃ­a
- âŒ Secuencia predecible si se conoce el estado

### 3. ActualizaciÃ³n

El LFSR puede:
- **OpciÃ³n A**: Actualizarse cada CLK (genera nuevo valor continuamente)
- **OpciÃ³n B**: Actualizarse solo cuando ENABLE=1 (cuando RND ejecuta)

**RecomendaciÃ³n**: OpciÃ³n B (solo cuando RND ejecuta)

## ConexiÃ³n con Data Path

### IntegraciÃ³n

```
Random Generator â†’ [[MUX Writeback]] (entrada WR_RANDOM)
                â†’ Seleccionado cuando WR_SEL=RANDOM

Instruction Decoder â†’ Detecta RND Rd
                    â†’ Activa ENABLE en Random Generator
                    â†’ Activa WR_SEL=RANDOM
                    â†’ Activa WR_EN=1
                    â†’ Especifica WR_ADDR=Rd
```

### SeÃ±ales

- **ENABLE**: Generado por [[Instruction Decoder]] cuando opcode=RND
- **RANDOM_VALUE**: Conectado a puerto RANDOM del [[MUX Writeback]]

## InstrucciÃ³n RND

### Formato

```
Tipo J: [opcode(6)][address(26)]
RND Rd: opcode = 0x3F (especial), Rd codificado en address[4:0]
```

### Comportamiento

```
RND R5:
  1. Decoder detecta opcode RND
  2. ENABLE=1 â†’ Random Generator actualiza
  3. RANDOM_VALUE â†’ MUX Writeback
  4. WR_EN=1, WR_ADDR=R5
  5. Register File escribe RANDOM_VALUE en R5
```

## Tests de ValidaciÃ³n

### Test 1: Valor No-Cero

```assembly
# Test que RND no retorna 0 siempre
rnd r1
addi r2, r0, 0
beq r1, r2, fail    # Si r1 == 0, sospechoso
j success

fail:
  addi r10, r0, 1   # FAIL
  halt

success:
  addi r10, r0, 2   # PASS
  halt
```

### Test 2: Valores Diferentes

```assembly
# Test que RND genera valores distintos
rnd r1
rnd r2
beq r1, r2, fail    # Si r1 == r2, mal funcionamiento
j success

fail:
  addi r10, r0, 1   # FAIL (puede fallar 1/4B veces)
  halt

success:
  addi r10, r0, 2   # PASS
  halt
```

### Test 3: DistribuciÃ³n (Informal)

```assembly
# Generar 10 valores y verificar que no todos son iguales
rnd r1
rnd r2
rnd r3
rnd r4
rnd r5
rnd r6
rnd r7
rnd r8
rnd r9
rnd r10

# VerificaciÃ³n manual de que hay variedad
# (test informal, requiere observaciÃ³n)
halt
```

## Troubleshooting

### Problema: Siempre retorna 0

**Causa**: Seed inicial = 0
**SoluciÃ³n**: Cambiar initial value del registro a cualquier valor no-cero (ej: 0xACE1)

### Problema: Secuencia se repite rÃ¡pidamente

**Causa**: Polinomio incorrecto o taps mal conectados
**SoluciÃ³n**: Verificar taps en bits 31, 21, 1, 0

### Problema: Siempre retorna el mismo valor

**Causa**: ENABLE no funciona, registro no se actualiza
**SoluciÃ³n**: Verificar que [[Instruction Decoder]] activa ENABLE cuando RND ejecuta

## Archivo en s-mips.circ

**UbicaciÃ³n esperada**: Subcircuito "Random Generator" dentro de [[Data Path]]

**Conexiones**:
```
Data Path
â”œâ”€ Random Generator (subcircuito)
â”‚  â”œâ”€ IN: CLK (del sistema)
â”‚  â”œâ”€ IN: ENABLE (de Instruction Decoder)
â”‚  â””â”€ OUT: RANDOM_VALUE (32 bits)
â”‚
â””â”€ MUX Writeback
   â”œâ”€ Input RANDOM: RANDOM_VALUE
   â””â”€ Select: WR_SEL
```

## EstimaciÃ³n de ImplementaciÃ³n

**Complejidad**: â­ Muy Simple
**Tiempo**: 2-3 horas
**Prioridad**: ğŸŸ¡ Media (solo afecta 1 instrucciÃ³n)

### Desglose

1. Crear subcircuito "Random Generator" (30 min)
2. Implementar LFSR con taps (45 min)
3. Conectar a Data Path (30 min)
4. Modificar Instruction Decoder para RND (30 min)
5. Validar con tests (45 min)

**Total**: 2-3 horas

## Enlaces Relacionados

- [[Data Path]] - Componente padre
- [[Instruction Decoder]] - Genera ENABLE signal
- [[MUX Writeback]] - Selecciona RANDOM_VALUE
- [[Register File]] - Destino final del valor aleatorio
- [[Test Status]] - tests/rnd.asm para validaciÃ³n

---

**Prioridad**: Baja-Media (puede implementarse despuÃ©s de Control Unit y Memory Control)
**Impacto**: Solo afecta instrucciÃ³n RND
**Bloquea**: 1 test (tests/rnd.asm)
