# 流水线设计

## 流水线概念
### 洗衣店例子
假如一个洗衣店内洗衣服的过程分为 4 个阶段：取衣、洗衣、烘干、装柜。
第一种方式（串行）：
```text
取衣-洗衣-烘干-装柜
取衣-洗衣-烘干-装柜
取衣-洗衣-烘干-装柜
```
第二种方式（并行）：
```text
取衣-洗衣-烘干-装柜
     取衣-洗衣-烘干-装柜
          取衣-洗衣-烘干-装柜
```
上面这种方式的精髓：将一个串行过程，分解成多个小过程，让每一个小过程都确保不空闲。
### 听歌写代码
另一个例子是听歌和写代码，
我们假设听歌和写代码互不冲突，则这两件事可以同时进行，
这种就是纯并行。

对于时序电路来说，大部分都是第一种例子，第二种较少。

## 为什么需要流水线
### 提高效率
根据流水线的概念，我们知道流水线的最明显的作用就是**提高效率**。
效率有两种概念：
1. 时延：对于串行的过程来说，需要等待上一个完成，才能进行下一个，所以时延会影响效率。
2. 吞吐量：当时延相同的时候，同一时间可以处理的数据更多，那么效率也就更高。

### 减少时序电路不稳定性
当要实现计算： Y = A * X + B * X + C
上述过程需要**两次乘法运算**，**三次相加运算**。
如果直接写成一条表达式，则电路会较为复杂，其内部的时序容易对下一级产生影响。
将一个复杂过程分解成多次小过程，每次小过程的时延固定，而且这个小过程可以进行**复用**。
**电路更加稳定，更加节约资源。**
因为IP Core自带的乘法器和加法器都封装起来了，不可控性变大，所以会选择自己设计乘法器和加法器的流水线。

## 流水线实现流水灯
通过这个例子可以看见流水线内部数值变化的情况。
本质原因是，组合逻辑电路速度非常快，而时序逻辑电路需要等待。
```verilog
module six_pipes(
    output reg[5:0]    led
);

wire clk;

reg in;
reg pipe1;
reg pipe2;
reg pipe3;
reg pipe4;
reg pipe5;
reg out;

reg[31:0] timer;
reg tick;

OSC #(
    .FREQ_DIV(100),
    .DEVICE("GW1NR-9C")
) myOSC(
    .OSCOUT(clk)
);

always @(posedge clk) begin
    if (timer < 32'd50000) begin
        timer <= timer + 1;
    end else begin
        timer <= 32'd0;
        tick <= ~tick;
    end
end

always @(posedge tick) begin
    pipe1 <= in;
    led[0] <= in;
end

always @(posedge tick) begin
    pipe2 <= pipe1;
    led[1] <= pipe1;
end

always @(posedge tick) begin
    pipe3 <= pipe2;
    led[2] <= pipe2;
end

always @(posedge tick) begin
    pipe4 <= pipe3;
    led[3] <= pipe3;
end

always @(posedge tick) begin
    pipe5 <= pipe4;
    led[4] <= pipe4;
end

always @(posedge tick) begin
    out <= pipe5;
    led[5] <= pipe5;
    in <= ~out;
end


endmodule
```