# projects-of-the-couse-fundamentals-of-digital-logic
收录本学期数字逻辑基础课程pj_3(FDU)
注意：
mux-->数据选择
register-->寄存器
alu --> 此代码块未使用pj_1中朕编写的。
opr-->操作
tb_opr -->testbench
pj_3_report_git -->实验报告
opr.out.sdc --> 时序约束条件

重点！！朕是个小垃圾，风格思路都不是很好！！！请多指教！！！
并且对于时序分析的内容晕晕乎乎，sdc文件可谓乱七八糟。
希望能够好好努力~~~~
最后，请多指教。

//本pj感谢神♂父的大力支持。
