module Muestreo(input wire clk, reset,
					output wire cincoms
    );


		reg [17:0] cuenta;//25000
		//Controla las cuentas de segundos a la frecuencia que se indique
		always@(posedge clk)
		if (reset|cincoms)
			cuenta=18'b0;
			
		else
		 cuenta=cuenta+1'd1;

		 
		assign cincoms=(cuenta==18'h3D08f);//5ms/250000 / 200Hz



endmodule

