# Reproductor de Audio Digital (I2S + SPI Flash) en FPGA

Este proyecto consiste en la implementaci贸n de un sistema de reproducci贸n de audio digital "mono" de 16 bits a 22.05 kHz. El sistema lee archivos de audio (.wav/mp3) en formato .bin almacenados en la memoria Flash SPI de la tarjeta FPGA y los transmite a un DAC externo (MAX98357A) utilizando el protocolo est谩ndar I2S.

**Plataforma:** FPGA Colorlight 5A-75E (Lattice ECP5)
**Lenguaje:** Verilog HDL
**Herramientas:** Yosys, Nextpnr, OpenFPGALoader, GTKWave.

---

## Arquitectura del Sistema

El dise帽o se ha estructurado de manera modular para garantizar la estabilidad de las se帽ales y facilitar la depuraci贸n. A diferencia de un dise帽o monol铆tico, se separ贸 la l贸gica de control del flujo de datos.
### Diagrama de Bloques
El siguiente diagrama ilustra el flujo de datos y control a nivel de m贸dulo principal, incluyendo la se帽alizaci贸n cr铆tica:

![Diagrama de Bloques del Sistema de Audio](./Diagramas/Topmoduleinternals.drawio.png)

*(Fig 3. Estructura de alto nivel del sistema de reproducci贸n de audio)*

### Diagrama de Bloques Simplificado:
`SPI Flash` -> **[Lector SPI]** -> **[Ensamblador de Bytes]** -> **[FIFO]** -> **[Transmisor I2S]** -> `DAC`

### Descripci贸n de M贸dulos:
1.  **Lector SPI (`spi_flash_reader`):** Implementa una M谩quina de Estados Finitos (FSM) para enviar comandos de lectura (`0x03`) a la memoria Flash W25Qxx.
2.  **Ensamblador (`byte_assembler`):** Recibe dos bytes de 8 bits consecutivos desde el SPI y los concatena para formar una muestra de audio de 16 bits (Little Endian).
3.  **Buffer FIFO (`fifo_top`):** Una memoria intermedia vital que desacopla la velocidad de lectura (r谩pida y por r谩fagas) de la velocidad de reproducci贸n (lenta y constante).
4.  **Transmisor I2S (`i2s_tx`):** Genera los relojes `BCLK` y `LRC` y serializa los datos hacia el DAC.

---

## Cambios de Dise帽o y Justificaci贸n T茅cnica

Durante la fase de implementaci贸n y pruebas, se realizaron ajustes cr铆ticos respecto a los diagramas iniciales para solucionar problemas de hardware real:

### 1. Implementaci贸n de Temporizador de Arranque (Start-Up Timer)
* **Problema:** Al energizar la FPGA, se escuchaba un ruido fuerte tipo "motor" o est谩tica.
* **Causa:** La FPGA intentaba leer la memoria Flash inmediatamente, pero la Flash requiere un tiempo de "wake-up" interno.
* **Soluci贸n:** Se implement贸 un temporizador en `top.v` que mantiene el sistema en espera durante **40ms** antes de activar la se帽al `Chip Select`. Esto elimin贸 el ruido y garantiz贸 la lectura correcta de los datos.

### 2. Separaci贸n Control vs. Datapath
* **Mejora:** Se dividieron los m贸dulos complejos (SPI e I2S) en `_control.v` (FSM) y `_datapath.v` (Registros y Contadores).
* **Beneficio:** Esto permiti贸 verificar matem谩ticamente los tiempos de los relojes en el Datapath sin interferencias de la l贸gica de estados, resultando en un reloj `BCLK` estable y sin *glitches*.

### 3. Sincronizaci贸n I2S Matem谩tica
* Se reemplaz贸 la generaci贸n de reloj por estados por un contador exacto (`LIMIT = 18`) derivado del reloj de 25MHz.
* *C谩lculo:* $25\text{MHz} / (22050\text{Hz} \times 32\text{bits} \times 2) \approx 17.7$ (Aproximado a 18 ciclos).

---

## Simulaciones y Verificaci贸n

Se realizaron simulaciones funcionales (`make sim`) verificando el comportamiento antes de la s铆ntesis.

### 1. Configuraci贸n de la Simulaci贸n
Se incluye el archivo **`sim/vista_final.gtkw`**. Para visualizar la simulaci贸n con las se帽ales organizadas por colores y m贸dulos, cargue este archivo en GTKWave.

### 2. Inicio de Transmisi贸n (SPI)
En la siguiente captura se observa el comportamiento del **Temporizador de 40ms**. La se帽al `cs_n` (Chip Select) permanece en alto (inactiva) durante el inicio y cae a cero solo cuando el sistema es estable, iniciando el reloj `sclk`.

![Simulaci贸n Inicio SPI](sim_inicio.png)
*(Fig 1. Activaci贸n de la lectura tras el tiempo de espera)*

### 3. Protocolo I2S (Audio)
Se verifica la correcta relaci贸n de relojes. Por cada ciclo de `i2s_lrc` (Reloj Izquierda/Derecha), se generan 32 ciclos de `i2s_bclk` (Bit Clock), cumpliendo el est谩ndar I2S. Los datos `i2s_din` cambian en el flanco de bajada de BCLK.

![Simulaci贸n Protocolo I2S](sim_audio.png)
*(Fig 2. Generaci贸n de relojes y serializaci贸n de datos)*

---

## Generaci贸n del Archivo de Audio (`ffmpeg`)

El sistema requiere que el archivo de audio est茅 en formato binario crudo (raw binary) con las siguientes especificaciones exactas: **PCM, 16 bits, Mono y 22050 Hz.**

Si no se aplica el filtro de volumen, el audio digital puede sonar saturado y fuerte en el parlante.

Para convertir un archivo de audio (ej: `cancion.mp3`) al archivo requerido (`audio.bin`), ejecute el siguiente comando en la terminal (requiere tener `ffmpeg` instalado):

```bash
sudo apt install ffmpeg  
ffmpeg -i cancion.mp3 -filter:a "volume=0.6" -f s16le -ac 1 -ar 22050 -acodec pcm_s16le audio.bin

```

 ## Conexiones (Pinout)


Las conexiones f铆sicas se realizan en el conector J1 de la Colorlight 5A-75E:


| Se帽al | Pin FPGA | Conexi贸n DAC (MAX98357A) | Descripci贸n |

| :--- | :--- | :--- | :--- |

| **i2s_bclk** | `C4` | **BCLK** | Reloj de Bit |

| **i2s_lrc** | `D4` | **LRC / LRCLK** | Selecci贸n de Canal (Word Select) |

| **i2s_din** | `E4` | **DIN** | Entrada de Datos Serial |

| **GND** | `GND` | **GND** | Tierra Com煤n |

| **VCC** | `5V` | **VIN** | Alimentaci贸n |


---


##  Instrucciones de Ejecuci贸n


Este proyecto est谩 automatizado mediante un `Makefile`.


1.  **Limpieza del proyecto:**

    ```bash

    make clean

    ```


2.  **S铆ntesis y Generaci贸n de Bitstream:**

    ```bash

    make syn

    ```


3.  **Carga del Archivo de Audio:**

    *Importante:* Este comando desbloquea los sectores de la Flash y carga el archivo `audio.bin` en la direcci贸n `0x200000`.

    ```bash

    make load-audio

    ```


4.  **Configuraci贸n de la FPGA:**

    ```bash

    make config

    ``` 
## Video final del prototipo funcionando

https://youtu.be/m0pJglNk4Ic?si=bd356dDi5KDWL8jd
