<!doctype html><html lang=es zgotmplz><head><meta charset=utf-8><meta http-equiv=X-UA-Compatible content="IE=edge,chrome=1"><title>Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad | Intel Center</title><meta name=viewport content="width=device-width,minimum-scale=1"><meta name=description content="type: &ldquo;arquitectura&rdquo;
Descripci√≥n General del Flujo de Datos
El Intel Center opera sobre una infraestructura descentralizada y redundante en hardware dedicado (Odroid-C2). El sistema se divide en cinco capas cr√≠ticas que garantizan la transformaci√≥n de ruido medi√°tico en inteligencia accionable, incluso frente a fallos de hardware.


type: &ldquo;arquitectura&rdquo;
Arquitectura del Cl√∫ster (Redundancia Activo-Pasivo)
Aqu√≠ se muestra la interconexi√≥n l√≥gica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover."><meta name=generator content="Hugo 0.157.0"><meta name=robots content="index, follow"><meta name=author content="Odroid-C2 Cluster"><link rel=stylesheet href=https://mcasrom.github.io/intel_center/ananke/css/main.min.efe4d852f731d5d1fbb87718387202a97aafd768cdcdaed0662bbe6982e91824.css><link rel="shortcut icon" href=https://mcasrom.github.io/intel_center/favicon.png type=image/x-icon><link rel=canonical href=https://mcasrom.github.io/intel_center/arquitectura/><meta property="og:url" content="https://mcasrom.github.io/intel_center/arquitectura/"><meta property="og:site_name" content="Intel Center"><meta property="og:title" content="Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad"><meta property="og:description" content="type: ‚Äúarquitectura‚Äù
Descripci√≥n General del Flujo de Datos El Intel Center opera sobre una infraestructura descentralizada y redundante en hardware dedicado (Odroid-C2). El sistema se divide en cinco capas cr√≠ticas que garantizan la transformaci√≥n de ruido medi√°tico en inteligencia accionable, incluso frente a fallos de hardware.
type: ‚Äúarquitectura‚Äù
Arquitectura del Cl√∫ster (Redundancia Activo-Pasivo) Aqu√≠ se muestra la interconexi√≥n l√≥gica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover."><meta property="og:locale" content="es"><meta property="og:type" content="article"><meta property="article:published_time" content="2026-02-18T08:30:00+01:00"><meta property="article:modified_time" content="2026-02-18T08:30:00+01:00"><meta property="article:tag" content="Arquitectura"><meta property="article:tag" content="OSINT"><meta property="article:tag" content="Odroid-C2"><meta property="article:tag" content="Sistemas"><meta property="article:tag" content="Redundancia"><meta property="article:tag" content="Failover"><meta property="og:image" content="https://mcasrom.github.io/intel_center/images/header_intel.jpg"><meta itemprop=name content="Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad"><meta itemprop=description content="type: ‚Äúarquitectura‚Äù
Descripci√≥n General del Flujo de Datos El Intel Center opera sobre una infraestructura descentralizada y redundante en hardware dedicado (Odroid-C2). El sistema se divide en cinco capas cr√≠ticas que garantizan la transformaci√≥n de ruido medi√°tico en inteligencia accionable, incluso frente a fallos de hardware.
type: ‚Äúarquitectura‚Äù
Arquitectura del Cl√∫ster (Redundancia Activo-Pasivo) Aqu√≠ se muestra la interconexi√≥n l√≥gica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover."><meta itemprop=datePublished content="2026-02-18T08:30:00+01:00"><meta itemprop=dateModified content="2026-02-18T08:30:00+01:00"><meta itemprop=wordCount content="537"><meta itemprop=image content="https://mcasrom.github.io/intel_center/images/header_intel.jpg"><meta itemprop=keywords content="Arquitectura,OSINT,Odroid-C2,Sistemas,Redundancia,Failover,AltaDisponibilidad"><meta name=twitter:card content="summary_large_image"><meta name=twitter:image content="https://mcasrom.github.io/intel_center/images/header_intel.jpg"><meta name=twitter:title content="Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad"><meta name=twitter:description content="type: ‚Äúarquitectura‚Äù
Descripci√≥n General del Flujo de Datos El Intel Center opera sobre una infraestructura descentralizada y redundante en hardware dedicado (Odroid-C2). El sistema se divide en cinco capas cr√≠ticas que garantizan la transformaci√≥n de ruido medi√°tico en inteligencia accionable, incluso frente a fallos de hardware.
type: ‚Äúarquitectura‚Äù
Arquitectura del Cl√∫ster (Redundancia Activo-Pasivo) Aqu√≠ se muestra la interconexi√≥n l√≥gica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover."><style>.grid-container-intel{display:flex;flex-wrap:wrap;gap:20px;justify-content:flex-start;padding:20px 0}.grid-item-intel{flex:1 1 calc(33.333% - 20px);min-width:300px;background:#fff;border:1px solid #eee;border-radius:8px;padding:20px;box-shadow:0 4px 12px rgba(0,0,0,8%);display:flex;flex-direction:column;justify-content:space-between}@media(max-width:800px){.grid-item-intel{flex:1 1 100%}}</style></head><body class="ma0 avenir bg-near-white production"><header><div class=bg-black><nav class="pv3 ph3 ph4-ns" role=navigation><div class="flex-l justify-between items-center center"><a href=https://mcasrom.github.io/intel_center/ class="f3 fw2 hover-white no-underline white-90 dib"><img src=https://mcasrom.github.io/intel_center/favicon.png class="w100 mw5-ns" alt="Intel Center"></a><div class="flex-l items-center"><ul class="pl0 mr3"><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/mapa/ title="Mapa pagina">Mapa</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/report_types/diario/ title="Diarios pagina">Diarios</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/report_types/semanal/ title="Semanales pagina">Semanales</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/report_types/mensual/ title="Mensuales pagina">Mensuales</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/report_types/metodologia/ title="Metodolog√≠a pagina">Metodolog√≠a</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/post/ title="Informes (Todo) pagina">Informes (Todo)</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/arquitectura/ title="Arquitectura pagina">Arquitectura</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/about/ title="Acerca de pagina">Acerca de</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/contact/ title="Contacto pagina">Contacto</a></li><li class="list f5 f4-ns fw4 dib pr3"><a class="hover-white no-underline white-90" href=https://mcasrom.github.io/intel_center/index.xml title="üîî RSS Feed pagina">üîî RSS Feed</a></li></ul><div class=ananke-socials></div></div></div></nav></div></header><main class=pb7 role=main><article class="flex-l flex-wrap justify-between mw8 center ph3"><header class="mt4 w-100"><aside class="instapaper_ignoref b helvetica tracked ttu">Monitor Global</aside><div id=sharing class="mt3 ananke-socials"></div><h1 class="f1 athelas mt3 mb1">Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad</h1><p class=tracked>Por <strong>Odroid-C2 Cluster</strong></p><time class="f6 mv4 dib tracked" datetime=2026-02-18T08:30:00+01:00>February 18, 2026</time></header><div class="nested-copy-line-height lh-copy serif f4 nested-links mid-gray pr4-l w-two-thirds-l"><p>type: &ldquo;arquitectura&rdquo;</p><h3 id=descripci√≥n-general-del-flujo-de-datos>Descripci√≥n General del Flujo de Datos</h3><p>El Intel Center opera sobre una <strong>infraestructura descentralizada y redundante</strong> en hardware dedicado (Odroid-C2). El sistema se divide en <strong>cinco capas cr√≠ticas</strong> que garantizan la transformaci√≥n de ruido medi√°tico en inteligencia accionable, incluso frente a fallos de hardware.</p><p><img src=https://mcasrom.github.io/intel_center/images/intel_center_architecture_redundancy.png alt="Arquitectura del Cl√∫ster de Inteligencia OSINT con Redundancia"></p><hr><p>type: &ldquo;arquitectura&rdquo;</p><h3 id=arquitectura-del-cl√∫ster-redundancia-activo-pasivo><strong>Arquitectura del Cl√∫ster (Redundancia Activo-Pasivo)</strong></h3><p>Aqu√≠ se muestra la interconexi√≥n l√≥gica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover.</p><p><img src=https://mcasrom.github.io/intel_center/images/monitor_intel_center_architecture.png alt="Arquitectura General del Sistema OSINT"></p><hr><p>type: &ldquo;arquitectura&rdquo;</p><h3 id=las-cinco-capas-cr√≠ticas-del-sistema>Las Cinco Capas Cr√≠ticas del Sistema</h3><h4 id=1-capa-de-ingesti√≥n-fuentes-osint>1. Capa de Ingesti√≥n (Fuentes OSINT)</h4><p>El sistema monitoriza fuentes externas mediante APIs de noticias y canales RSS/Feeds. Esta capa filtra la entrada inicial bas√°ndose en los <strong>8 ejes estrat√©gicos</strong> definidos, incluyendo la reciente incorporaci√≥n de vectores geogr√°ficos espec√≠ficos para una cobertura m√°s granular. La informaci√≥n de esta capa alimenta directamente al motor de an√°lisis.</p><h4 id=2-motor-de-an√°lisis-nlp--clasificaci√≥n>2. Motor de An√°lisis (NLP & Clasificaci√≥n)</h4><p>Este es el cerebro del sistema. El texto crudo es procesado mediante:</p><ul><li><strong>Clasificaci√≥n Heur√≠stica</strong>: Identificaci√≥n de Mandatarios, Alertas Cr√≠ticas (militar, conflictos) y Procesos Electorales, categorizando la informaci√≥n para un acceso r√°pido.</li><li><strong>An√°lisis de Sentimiento</strong>: C√°lculo de √≠ndices de polaridad con un umbral de seguridad de <strong>¬±0.05</strong> para neutralizar el sesgo inherente a los medios y obtener una valoraci√≥n m√°s objetiva.</li></ul><h4 id=3-persistencia-base-de-datos-de-tendencias-sincronizada>3. Persistencia (Base de Datos de Tendencias Sincronizada)</h4><p>Los √≠ndices de polaridad y las etiquetas de categor√≠a se almacenan en una base de datos <strong>SQLite</strong> local.</p><ul><li><strong>Retenci√≥n</strong>: Se mantiene una ventana deslizante de <strong>15 d√≠as</strong> de datos hist√≥ricos.</li><li><strong>Redundancia de Datos</strong>: A diferencia de una configuraci√≥n tradicional, esta base de datos es <strong>sincronizada activamente</strong> a trav√©s de un repositorio Git, garantizando que ambos nodos (Principal y Respaldo) tengan la √∫ltima versi√≥n de la inteligencia procesada. Esto es clave para la continuidad operativa.</li><li><strong>Prop√≥sito</strong>: Permite al sistema comparar el flujo actual con la media hist√≥rica para detectar anomal√≠as en tiempo real.</li></ul><h4 id=4-alta-disponibilidad-y-failover-la-capa-de-resistencia>4. Alta Disponibilidad y Failover (La Capa de Resistencia)</h4><p>Esta es la nueva capa fundamental para la robustez del Intel Center.</p><ul><li><strong>Monitorizaci√≥n Proactiva</strong>: Un script <code>watchdog_intel.sh</code> se ejecuta peri√≥dicamente (cada 15 minutos v√≠a Cron) en el Nodo de Respaldo (<code>192.168.1.nn2</code>). Este script env√≠a un <code>ping</code> al Nodo Principal (<code>192.168.1.nn1</code>).</li><li><strong>Activaci√≥n del Failover</strong>: Si el Nodo Principal no responde, el Nodo de Respaldo inicia autom√°ticamente el ciclo completo:<ol><li><strong>Sincronizaci√≥n de Emergencia</strong>: Realiza un <code>git pull</code> para asegurar la √∫ltima versi√≥n de la base de datos y los scripts desde el repositorio.</li><li><strong>Asunci√≥n de Rol</strong>: Ejecuta el orquestador <code>run_intel.sh</code>, asumiendo las tareas de ingesta, an√°lisis y despliegue que normalmente realiza el nodo principal.</li></ol></li><li><strong>Tiempos de Recuperaci√≥n</strong>: Este proceso garantiza un tiempo medio de recuperaci√≥n (MTTR) de <strong>menos de 15 minutos</strong>, minimizando la interrupci√≥n del servicio.</li></ul><h4 id=5-visualizaci√≥n-interfaz-web-intel-center>5. Visualizaci√≥n (Interfaz Web Intel Center)</h4><p>La capa final utiliza el generador de sitios est√°ticos <strong>Hugo</strong> (con el tema Ananke), que reconstruye un sitio web ligero y r√°pido.</p><ul><li><strong>Despliegue Continuo</strong>: El motor reconstruye el sitio cada 60 minutos o inmediatamente despu√©s de detecciones cr√≠ticas y, por supuesto, tras un evento de failover.</li><li><strong>Accesibilidad</strong>: Proporciona una interfaz t√°ctica optimizada para el an√°lisis r√°pido de la tensi√≥n global, con mapas de calor y gr√°ficos de tendencia.</li></ul><hr><p>type: &ldquo;arquitectura&rdquo;
<em>Nota t√©cnica: Toda la arquitectura corre bajo entorno Linux (DietPi) optimizado para bajo consumo y alta disponibilidad, garantizando una operaci√≥n resiliente y eficiente.</em></p><ul class=pa0><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/arquitectura/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">Arquitectura</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/osint/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">OSINT</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/odroid-c2/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">Odroid-C2</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/sistemas/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">Sistemas</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/redundancia/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">Redundancia</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/failover/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">Failover</a></li><li class="list di"><a href=https://mcasrom.github.io/intel_center/tags/altadisponibilidad/ class="link f5 grow no-underline br-pill ba ph3 pv2 mb2 dib black sans-serif">AltaDisponibilidad</a></li></ul><div class="mt6 instapaper_ignoref"></div></div><aside class="w-30-l mt6-l"><div class="bg-light-gray pa3 nested-list-reset nested-copy-line-height nested-links"><p class="f5 b mb3">Relacionado</p><ul class="pa0 list"><li class=mb2><a href=https://mcasrom.github.io/intel_center/metodologia/an%C3%A1lisis-varianda-metodologia/>Metodolog√≠a: An√°lisis de Varianza de Sentimiento</a></li><li class=mb2><a href=https://mcasrom.github.io/intel_center/about/>Acerca del Proyecto</a></li></ul></div></aside></article></main><footer class="bg-black bottom-0 w-100 pa3" role=contentinfo><div class="flex justify-between"><a class="f4 fw4 hover-white no-underline white-70 dn dib-ns pv2 ph3" href=https://mcasrom.github.io/intel_center/>&copy; Intel Center 2026</a><div><div class=ananke-socials></div></div></div></footer></body></html>