---
layout: post
title: "汇编第二章笔记 IA32处理器结构"
subtitle: There's lots to learn!
gh-repo: IWITRIE/IWITRIE.github.io
gh-badge: [star, fork, follow]
tags: [汇编与逆向工程, 笔记]
comments: true
mathjax: true
author: IWITRIE
---


## 重点
- 计算机体系结构
	- 寄存器
- IA32位的处理器的体系结构
	- 保护模式
	- EFlAGS寄存器
- IA32的内存管理
	- 段模式
	- 页模式
### 课件上的习题
- CPU内部的结构
	- CU
	- ALU 
	- CLOCK
	- Register
- 时钟频率最高的是CPU
- 数据在CPU存储在Register
- CPU指令的周期
- 什么模式下程序可以拥有4GB的地址空间
- 高级语言的if For while 等条件判断过程在CPU怎么实现
- 两个无符号整数A、B，A减B之后的CPU状态寄存器的CF和ZF标志位结果如 下，哪种状态表示A大于B？
	- CF=0 ZF=0
- 通过虚拟地址读取一个内存数据，至少要访问多少次内存 3

## 计算机体系结构

![[../img/Pasted image 20241214201239.png]]
- 中央处理器 Central Processor Unit CPU 进行计算和逻辑操作的地方
	- 寄存器 Register
		- 数据存储数量有限
	- 时钟 clock
		- 同步CPU 的内部操作
		- 每个时钟周期、CPU进行一次操作
		- 可以提高主频利用率实现超频
		- 主流CPU主频3GHz
	- 控制单元 CU  Control Unit
		- 控制计算机指令的执行步骤
	- 算数逻辑单元 ALU Arithmetic Logic Unit
		- 算数计算、逻辑运算
- 内存存储单元
	-  Memory storage unit存放指令和数据的地方
	- 核心频率133MHz~200MHz （存储单元频率、刷新频率）
	- DDR2-800、DDR3-1600、DDR4-2400等，并不是内存的真 正频率，而是业界约定俗成的等效频率（数据传送频率）
	- 是硬盘的20-30倍
- 总线BUS
	- 数据总线 DataBus
		- 的宽度决定CPU与其他期间在进行数据传送时的一次的数据传送量
	- 地址总线address bus
		- 地址总线的宽度决定了CPU的寻址能力
	- 控制总线control bus
		- 决定对CPU中其他器件的控制能力
	- 常见333\400\800MHz
- 指令执行周期
	- 取指令：指令指针IP 
	- 解码：控制单元CU确定执行什么操作 
	- 取操作数：从内存读操作数 
	- 执行：算数逻辑单元ALU 
	- 存储输出操作数：向内存写入

## IA-32处理器的体系结构

- IA-32 Intel Architecture 32-bit
	- 1985年 80386 CPU首先使用
	- 32位内存地址、32位数据操作数
- 工作模式
	- 实地址模式（16位）8086程序设计
		- 设计环境
			- 20条地址线可以存储1MB的空间
			- 使用段寄存器和一个便宜地址结合产生一个20位的物理地址
			- 物理地址（20位）=16位段地址<<4+16位偏移地址
	- **保护模式** 32位
		- 32位，IA-32程序设计环境 
		- 提供了虚拟8086模式：执行和兼容旧的8086程序
		- IA-32的存储和保护机制
			- 多任务的操作系统
			- 程序有独立的4GB的内存存储空间
- 地址空间
	- IA-32 4GB
	- 8086 1MB
- **寄存器（Register）**
	- 寄存器是CPU内部的高速存储单元
		- 比内存的访问速度快很多 
		- 优化循环结构执行速度，把循环计数变量放到寄存器中。
	- 类别
		- 通用寄存器
			- EAX
			- EBX
			- ECX 
			- EDX
			- ESP 
			- EBP
			- ESI
			- EDI
		- 段寄存器
			- CS Code Segement 代码段寄存器
			- SS Stack Segement 栈段寄存器
			- DS Data Segment 数据段寄存器
			- ES Extra Data Segment 数据段寄存器
			- FS Data Segment 数据段寄存器
			- GS Data Segment 数据段寄存器
		- EFLAGS寄存器
			- ZF零标志 算数或逻辑运算的结果为0则置1
			- CF进位标志
				- 在有符号算术运算的结果是较大的正数或较小 的负数，并且目的操作数无法容纳时，将该位置1，反之清零。 
				- 常用于为带符号整型运算指示溢出状态 
			- SF符号标志
				- 最高位表正负
			- PF奇偶标志
				- 最低有效字节包含偶数个数1为则为1
			- AC辅助进位
				- 在结果第三位发生进位则为1
				- 在BCD算数运算中使用
			- DF方向进位
				- 控制串指令(MOVS, CMPS, SCAS, LODS以及STOS) 
				- 设置DF标志使得串指令自动递减（从高地址向低地址方向处理字符串）， 清除该标志则使得串指令自动递增 
				- STD以及CLD指令分别用于设置以及清除DF标志
			- TF系统标识
				- 将该位设置为1以允许单步调试模式，清零则禁用该模式。
				- 调试器的单步调试功能
		- 指令指针
			- EIP存放下一个机器指令的内存地址
			- 跳转指令可以修改指针的寄存器
## IA-32的内存管理

- 模式
	- 多任务
	- 多用户
	- 段模式
	- 页模式
	- 页模式基于段模式称为段页式
- 平坦模式FLAT
	- 每个程序有4GB独立的虚拟地址空间
		- 数据
		- 指令
		- 数据<->指令
	- 虚拟地址到物理地址的转化是透明的
- 段管理
	- 一般保护模式的程序有3个段 
		- 代码段，CS 
		- 数据段，DS 
		- 堆栈段，SS 
	- 段是一块连续的内存空间 
	- 段基址加偏移的寻址方式 Segment：Offset
	- GDT（Global Descriptor Table）全局描述符表
		- 整个系统只有一个GDT（64bit） 
		- 寄存器GDTR存放GDT的入口地址 
	- LDT（Local Descriptor Table）局部描述符表
		- 每个任务可以有自己的LDT 
		- 寄存器LDTR 存储LDT的入口地址
		- 因为在任何时刻只能有一个任务在运 行，所以LDTR也只需要有一个
	- 段选择子用于索引GDT和LDT中的表项 （在段寄存器中）
		- index（13个比特位），表索引，最大8192
		- TI（1个比特位），0是GDT，1是LDT 
		- RPL（2个比特位），Request Privilege Level 
		- 段的访问权限，包括0和3两个取值
		- Ring 0, Kernel Mode，Ring 3, User Mode
	-  段描述符（64个比特位）
		- Segment Base：段的基地址，32个比特位
		- Segment Limit：段的长度，20个比特位 
		- Segment Attribute：段的属性描述符，12个比特位
	- 段的寻址过程
		-  Segment：Offset模式
			- 段寄存器（16比特位）里面存储的是一个段选择子（Segment Selector） 
			- 段选择子从GDT/LDT中找到段描述符（Segment Descriptor） 
			- 从段描述符中找到段基址（Base Address） 
			- 段基址加上Offset得到物理内存地址
- 分页机制（4096 2^12）(虚拟地址)1000h
	- 特点
		- 段又被分割成内存页（page）（ 4096字节） 
		- 实现了运行程序的总内存远大于计算机的物理内存 
		- 提高内存的利用率，减少内存碎片 
		- 页交换，不使用的内存页被交换到硬盘上 
		- 虚拟内存空间大于实际的物理内存空间 
		- 页交换降低程序执行速度
	- 分页机制实现虚拟地址到物理地址的转换 
		- 每个进程都有其独立的虚拟地址空间（最大为4GB，即2^32） 
		- 读取虚拟内存地址的数据需要访问内存3次 
		- 页目录（Page Directory，PD）
		- 页表（Page Table，PT） 
		- 页（Page）
	- 过程
		- 读取CPU的CR3寄存器，读取页目录的 物理内存地址 
		- 以虚拟地址的前10个比特位作为索引， 在页目录PD中找到页表的物理内存地址 （PDE）。 
		- 以虚拟地址的中间10个比特位作为索引， 在页表找到页的物理内存地址。 
		- 页的物理内存地址与虚拟地址最后12个比特位相加，得到物理地址
- 
