---
title: 中央处理器
index: 5
typora-root-url: ./..\..\..\..\IMG\docs\计算机\计算机组成原理
---

# CPU

## 功能

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/296.png)

CPU的具体功能包括：

1. **指令控制**：完成取指令（也称取指）、分析指令和执行指令的操作，即程序的顺序控制。
2. **操作控制**：产生完成一条指令所需的操作信号，把各种操作信号送到相应的部件，从而控制这些部件按指令的要求正确执行。
3. **时间控制**：严格控制各种操作信号的出现时间、持续时间及出现的时间顺序。
4. **数据加工**：对数据进行算术和逻辑运算。
5. **中断处理**：对运行过程中出现的异常情况和中断请求进行处理。

## 基本结构

### 运算器

运算器主要功能是**根据控制器送来的命令，对数据执行算术运算**（加、减、乘、除）、**逻辑运算**（与、或、非、异或、移位、求补等）或**条件测试**（用于设置ZF、SF、OF和CF等标志位，作为条件转移的判断条件）。

运算器主要由以下部分组成：

1. **算术逻辑单元(ALU)**

2. **暂存寄存器**

   用于暂存从数据总线或通用寄存器送来的操作数，以便在取出下一个操作数时将其同时送入ALU。暂存寄存器 **==对应用程序员是透明的==**（不可见）。

3. **累加寄存器(ACC)**

   一个通用寄存器，用于暂时**存放ALU运算的结果**。

4. **通用寄存器组(GPRs)**

   用于存放**操作数**（包括源操作数、目的操作数及中间结果）和**各种地址信息**等，如AX、BX、CX、DX、SP等。其**位数与机器字长相等**，因此便于操作控制。在指令中要指定寄存器的编号，才能明确是对哪个寄存器进行访问。SP是堆栈指针，用于指示栈顶的地址。

5. **程序状态字寄存器(PSW)**

   **每个标志位通常由一位触发器来保存，这些标志位组合在一起称为程序状态字**。程序状态字的各位表征程序和机器的运行状态。

   **==程序状态字寄存器对用户不透明==**。

   由**算术/逻辑运算指令**或**测试指令**的运行结果而建立的各种状态信息，

   - 一种是状态标志，如溢出标志(OF)、符号标志(SF)、零标志(ZF)、进位标志(CF)等；
   - 另一种是控制标志，如中断标志、陷阱标志等。

6. **移位寄存器(SR)**

   不但**可用来存放操作数**，而且在控制信号的作用下，寄存器中的数据可根据需要向左或向右移位。

7. **计数器(CT)**：控制乘除运算的操作步数。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/297.png)

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/298.png)

### 控制器

控制器的全部功能是**取指令、分析指令和执行指令**，执行指令就是发出有关操作控制信号。

控制器的主要功能是执行指令，每条指令的执行是由控制器发出的一组微操作实现的。

控制器的工作原理是，根据指令操作码、指令的执行步骤（微命令序列）和条件信号来形成当前计算机各部件要用到的控制信号。计算机整机各硬件系统在这些控制信号的控制下协同运行，产生预期的执行结果。控制器是整个系统的指挥中枢，在控制器的控制下，运算器、存储器和输入/输出设备等功能部件构成一个有机的整体，根据指令的要求指挥全机协调工作。

控制器主要由以下部分组成：

1. **程序计数器(PC, Program Counter)**：用于指出**欲执行指令在主存储器中的存放地址**。若PC和主存储器均按字节编址，则PC的位数等于主存储器地址位数。CPU根据PC的内容从主存储器中取指令，然后送入指令寄存器。指令通常是顺序执行的，因此PC具有自动加1的功能（这里的“1”是指一条指令的字节数）；当遇到转移类指令时，PC的新值由指令计算得到。
2. **指令寄存器(IR, Instruction register)**：用于**保存当前正在执行的指令**，IR的位数等于指令字长。
3. **指令译码器(ID, Instruction Decoder)**
4. **存储器地址寄存器(MAR)**：用于存放要访问的主存储器单元的地址，MAR的位数等于主存储器地址线数，它反映了最多可寻址的存储单元的个数。
5. **存储器数据寄存器(MDR)**：用于存放向主存储器写入的信息或从主存储器读出的信息，MDR的位数等于存储字长。当CPU和主存储器交换信息时，都要用到MAR和MDR。
6. **微操作信号发生器(CU, Control Unit)**：产生微操作命令序列
7. **时序电路**

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/299.png)

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/300.png)

# 指令执行过程

## 指令周期

**==指令周期==**：**==CPU每取出并执行一条指令所需的全部时间，不同指令的指令周期可能不同==**。

**机器周期**是**指令执行中每步操作**（如取指令、存储器读、存储器写等）**所需要的时间**，每个**机器周期的长度可变**。

指令周期通常可用若干 **==机器周期==** 来表示，**==机器周期又叫CPU周期==**。

一个机器周期又包含若干==时钟周期==（也称为节拍、T周期或CPU时钟周期，它是**CPU操作的最基本单位**，每个指令周期一定大于或等于一个CPU时钟周期）。

::: info

总线周期：一次总线操作所需的时间，通常为一个或多个时钟周期。

存取周期：存储器进行一次读或写操作所需的时间称为存储器的读/写时间，而连续启动两次独立的读或写操作（如连续两次读操作）所需的最短时间称为存取周期。机器周期通常由存取周期确定。

:::

::: info

时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频。

时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成，时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定。

:::

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/301.png)

**每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等**。

- 对于无条件转移指令`JIMP X`，在执行时不需要访问主存，只包含取指阶段（包括取指和分析）和执行阶段，所以其指令周期仅包含取指周期和执行周期。
- 对于间接寻址的指令，为了取操作数，需要先访问一次主存，取出有效地址，然后访问主存，取出操作数，所以还需包括间址周期。间址周期介于取指周期和执行周期之间。
- 当CPU采用中断方式实现主机和I/O设备的信息交换时，CPU在每条指令执行结束前，都要发中断查询信号，若有中断请求，则CPU进入中断响应阶段，也称中断周期。

> 指令字长一般都取存储字长的整数倍，若指令字长等于存储字长的2倍，则需要两次访存，取指周期等于机器周期的2倍；若指令字长等于存储字长，则取指周期等于机器周期。

这样，一个完整的指令周期可包括**取指、间址、执行和中断**4个周期。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/302.png)

1. 当CPU执行指令时，首先进入取指周期，从PC指出的主存单元中取出指令，送至指令寄存器，同时PC加“1”以作为下一条指令的地址。当遇到转移指令等改变执行顺序的指令时，在PC加“1”后会重新计算并更新PC值。
2. 然后判断是否有间接寻址，如果有，那么进入间址周期以获取操作数的有效地址。
3. 之后进入执行周期，完成取操作数、执行运算和存操作数的任务。
4. 执行周期结束后，如果CPU检测到中断请求，则进入中断周期，此时需要关中断、保存断点、修改PC值为中断服务程序的入口地址，并转向中断服务程序。

## 指令周期的数据流

### 取值周期

取指周期的任务是**根据PC中的内容从主存中取出指令代码并存放在IR中**。

取指操作是自动进行的，控制器不需要得到相应的指令。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/304.png)

**不同长度的指令，其取指操作可能是不同的**。例如，双字指令、三字指令与单字指令的取指操作是不同的。

### 间址周期

间址周期的任务是**取操作数有效地址**。将指令中的地址码送到MAR并送至地址总线，此后CU向存储器发出读命令，以获取有效地址并存至MDR。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/305.png)

::: tip

Ad(IR) 表示取出IR中存放的指令字的地址字段。

:::

### 执行周期

执行周期的任务是取操作数，并根据IR中的指令字的操作码通过ALU操作产生执行结果。

不同指令的执行周期操作不同，因此**没有统一的数据流向**。

### 中断周期

中断周期的任务是处理中断请求。

假设程序断点存入堆栈中，并用SP指示栈顶地址，而且进栈操作是先修改栈顶指针，后存入数据。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/306.png)

::: tip

中断周期中的进栈操作是将SP减“1”。这和传统意义上的进栈操作相反，原因是计算机中的堆栈都是向低地址方向增长，所以进栈操作是减“1”而不是加“1”。

:::

##  指令执行方案

1. **单周期处理器**

   单周期处理器对所有指令都选用相同的执行时间来完成。

   此时每条指令都在一个时钟周期内完成（即**CPI=1**），指令之间**串行执行**，即下一条指令只能在前一条指令执行结束后才能启动。因此，**指令周期取决于执行时间最长的指令的执行时间**。

   对于那些本来可以在更短时间内完成的指令，仍要使用这个较长的周期来完成，会降低整个系统的运行速度。

2. **多周期处理器**

   多周期处理器对不同类型的指令选用不同的执行步骤。

   指令需要几个周期就为其分配几个周期，因此可选用不同个数的时钟周期来完成不同指令的执行过程（即**CPI>1**），不再要求所有指令占用相同的执行时间。

   多指令周期方案中指令之间仍是**串行执行**。

3. **流水线处理器**

   流水线处理器采用指令之间并行执行的方案，其追求的目标是力争在每个时钟周期完成一条指令的执行过程（只在理想情况下才能达到该效果，此时CPI=1）。

   这种方案通过在每个时钟周期启动一条指令，尽量让多条指令同时运行，但各自处在不同的执行步骤中。

::: tip

单周期CPU执行任何指令的时间不一定都会小于多周期CPU，这取决于单周期CPU和多周期CPU的时钟周期的长短，以及该指令在多周期CPU下所需的时钟周期数。

:::

# 数据通路

## 功能

不论CPU的内部结构多么复杂，它都可视为由**数据通路**(Data Path)和**控制部件**(Control Unit)两大部分组成。

**数据通路**：数据在**指令执行过程中**所**经过的路径，包括路径上的部件**。==ALU、通用寄存器、状态寄存器、异常和中断处理逻辑==等都是指令执行时数据流经的部件，都属于数据通路的一部分。

数据通路描述了信息从哪里开始，中间经过哪些部件，最后被传送到哪里。

数据通路**由控制部件控制**，控制部件根据每条指令功能的不同，生成对数据通路的控制信号。

## 组成

组成数据通路的元件主要分为**组合逻辑元件**和**时序逻辑元件**两类。

### 组合逻辑元件（操作元件）

任何时刻产生的**输出仅取决于当前的输入**。

组合电路不含存储信号的记忆单元，也不受时钟信号的控制，输出与输入之间无反馈通路，信号是单向传输的。

数据通路中常用的组合逻辑元件有加法器、算术逻辑单元（ALU）、译码器、多路选择器、三态门等。

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/307.png)

### 时序逻辑元件（状态元件）

任何时刻的**输出不仅与该时刻的输入有关**，还**与该时刻以前的输入有关**，因而时序电路必然==包含存储信号的记忆单元==。此外，时序电路必须==在时钟节拍下工作==。

各类寄存器和存储器，如通用寄存器组、程序计数器、状态/移位/暂存/锁存寄存器等，都属于时序逻辑元件。

## 基本结构

数据通路结构直接影响CPU内各种信息的传送路径，数据通路不同，指令执行过程的微操作序列的安排也不同，它关系着微操作信号形成部件的设计。

### CPU内部单总线方式

> [https://www.bilibili.com/video/BV1ps4y1d73V](https://www.bilibili.com/video/BV1ps4y1d73V?t=222.8&p=64)

将ALU及所有寄存器都连接到一条内部公共总线上，称为单总线结构的数据通路。

这种**结构比较简单**，但数据传输**存在较多的冲突现象，性能较低**。

::: tip

==此总线在CPU内部==，注意不要把它与连接CPU、存储器和外设的系统总线相混淆。

- 内部总线是指同一部件，如CPU内部连接各寄存器及运算部件之间的总线。
- 系统总线是指同一台计算机系统的各部件，如CPU、内存、通道和各类V/O接口间互相连接的总线。

:::

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/312.png)

> 上图中
>
> - GPRs为通用寄存器组，rs、rd分别为所读、写的通用寄存器的编号；
>
> - Y和Z为暂存器；
>
> - FR为标志寄存器，用于存放ALU产生的标志信息。
>
> - 带箭头的虚线表示控制信号，字母加“in”表示该部件允许写入，字母加“out”表示该部件允许输出。
>
>   MDRin表示内部总线上信息写入MDR，MDRout表示MDR的内容送入内部总线。
>
>   能输出到总线的部件**==均通过一个三态门与内部总线相连==**，用于**控制**该部件**与内部总线之间数据通路**的**连接与断开**。

::: tip

在单总线的CPU中，ALU的一个输入端与总线相连，另一个输入端需通过一个寄存器与总线相连。而且输出端也需通过一个暂存器（用来暂存结果的寄存器）与总线相连。

因为ALU是一个组合逻辑电路，其运算过程中必须保持两个输入端的内容不变。此外，ALU的输出端若直接与内部总线相连，则其输出又会通过总线反馈到输入端，影响运算结果。

:::

![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/308.png)

> 例题
>
> ![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/309.png)
>
> ![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/310.png)
>
> ![](https://model.kisssssssss.space/https://raw.githubusercontent.com/kisssssssss/IMG/main/docs/计算机/计算机组成原理/311.png)

### CPU内部多总线方式

CPU内部有两条或更多的总线时，构成双总线结构或多总线结构。将所有寄存器的输入端和输出端都连接到多条公共通路上，相比之下单总线中一个时钟内只允许传送一个数据，因而指令执行效率很低，因此采用多总线方式，同时在多个总线上传送不同的数据，提高效率。

### 专用数据通路方式

根据指令执行过程中的数据和地址的流动方向安排连接电路，避免使用共享的总线，**性能较高，但硬件量大**。

![](/313.png)

# 控制器

![](314.png)

> - FE: fetch
> - IND: In Direct
> - EX: executive
> - INT: intrrupt

## 结构

![](315.png)

1. 运算器部件通过数据总线与内存储器、输入设备和输出设备传送数据。
2. 输入输出设备通过接口电路与总线相连接。
3. 内存储器、输入设备和输出设备从地址总线接收地址信息，从控制总线得到控制信号，通过数据总线与其他部件传送数据。
4. 控制器部件从数据总线接收指令信息，从运算器部件接收指令转移地址，送出指令地址到地址总线，还要向系统中的部件提供它们运行所需要的控制信号。

## 功能

控制器是**计算机系统的指挥中心**，

1. ==从主存中取出一条指令，并指出下一条指令在主存中的位置==。
2. ==对指令进行译码或测试，产生相应的操作控制信号==，以便启动规定的动作。
3. ==指挥并控制CPU、主存、输入设备和输出设备之间的数据流动方向==。

根据控制器**产生微操作控制信号的方式的不同**，控制器可分为**硬布线控制器**和**微程序控制器**，两类控制器中的==PC和IR是相同的==，但**确定和表示指令执行步骤的办法**及**给出控制信号的方案**是不同的。

## 硬布线控制器

硬布线控制器由复杂的==组合逻辑门电路==和==触发器==构成，也称**==组合逻辑控制器==**，其原理是**根据指令的要求、当前的时序及内外部的状态，==按时间的顺序==发送一系列微操作控制信号**。

==指令的操作码是决定控制单元 (CU) 发出不同控制信号的关键==。为了简化CU的逻辑，将存放在IR的n位操作码经过译码电路产生2^n^个输出，每种操作码对应一个输出送至CU。

如果将指令译码器和节拍发生器从CU中分离出来，便可得到如图所示的简化的控制单元框图。

![](316.png)

**控制单元（CU）的输入信号来源**如下：

1. **经指令译码器译码产生的指令信息**

   现行指令的操作码决定了不同指令在执行周期所需完成的不同操作，它与时钟配合产生不同的控制信号。

2. **时序系统产生的机器周期信号和节拍信号**

   为了使控制单元按一定的先后顺序、一定的节奏发出各个控制信号，控制单元必须受时钟控制。

3. 来自执行单元的反馈信息即标志（次要因素）

   控制单元有时需依赖CPU当前所处的状态产生控制信号，如BAN指令，控制单元要根据上条指令的结果是否为负来产生不同的控制信号。

![](318.png)

### 设计

![](322.png)

#### 分析每个阶段的微操作序列

![](317.png)

#### 安排微操作时序

##### 取址周期

![](319.png)

##### 间址周期

![](320.png)

##### 执行周期

![](321.png)

#### 电路设计

![](323.png)

##### 列出操作时间表

![](324.png)

![](325.png)

![](326.png)

##### 写出微操作命令的最简表达式

![](327.png)

##### 画出逻辑图

![](328.png)

### 特点

硬布线控制的功能由逻辑门组合实现，其**速度主要取决于电路延迟**，因此高速计算机中的关键核心部件**CPU往往采用硬布线逻辑实现**。因此，**RISC一般都选用硬布线控制器**。

**指令越多，修改、设计、扩充和实现就越困难**。

**指令系统功能越全，微操作命令就越多，电路也就越庞杂，调试就更困难**。

## 微程序控制器

![](341.png)

### 微程序、微指令、微命令

![](329.png)

**微程序**的设计思想就是**将每条==机器指令编写成一个微程序==，每个==微程序包含若干微指令==，每条==微指令对应一个或几个微操作命令==**。

因此，**执行一条指令的过程就是执行一个微程序的过程**，所以**一个微程序的周期对应一个指令周期**。

这些**微程序存储在一个控制存储器（CM）中**。

目前，**大多数计算机都采用微程序设计技术**。

---

**微指令**是若干微命令的集合，一条微指令通常至少包含两大部分信息：

1. **操作控制字段**，也称**微操作码字段**，用于**产生**某一步操作所需的**各种操作控制信号**。
2. **顺序控制字段**，也称**微地址码字段**，用于控制**产生下一条**要执行的**微指令地址**。

**微周期**是指从控制存储器中**取出并执行**一条微指令所需的全部时间，通常为**一个时钟周期**。

---

**微命令**：在微程序控制的计算机中，控制部件**向执行部件发出的各种控制命令或者控制信号称为微命令**，它是**构成控制序列的最小单位**。例如，打开或关闭某个控制门的电位信号、某个寄存器的打入脉冲等。**执行部件收到微命令后所进行的操作称为微操作**，**微命令和微操作是一一对应的**。

微命令有相容性和互斥性之分：

- **相容性微命令**：指那些可以同时出现、共同完成某一些微操作的微命令；
- **互斥性微命令**：指在机器中不允许同时出现的微命令。若同时出现**可能会引起总线冲突**，**也有可能是其他原因**。

::: tip

硬布线控制器中也有微命令与微操作的概念，并非微程序控制器的专有概念。

:::

---

**微程序和程序是两个不同的概念**：

- 程序是==指令的有序集合==，用于完成特定的功能。

- 微程序是==微指令的有序集合==，用于描述机器指令，一条指令的功能由一段微程序来实现。

微程序实际上是机器指令的实时解释器，是由计算机设计者事先编制好并存放在控制存储器中的，一般不提供给用户。对于程序员来说，系统中==微程序的结构和功能是透明的==，无须知道。

程序最终由机器指令组成，并且由软件设计人员事先编制好并存**放在主存储器或者辅助存储器中**。

---

主存储器用于存放程序和数据，在CPU外部，用RAM实现。

==控制存储器（CM）用于存放微程序，在CPU内部，用ROM实现==。存放微指令的控制存储器的单元地址称为微地址。

### 结构

![](330.png)

### 工作过程

实际上就是在微程序控制器的控制下计算机==执行机器指令的过程==，这个过程可描述为：

1. 执行取指令公共操作。在机器开始运行时，自动地将取指微程序的入口地址送入 $\mu PC$，并从 CM 中读出相应的微指令并送入 $\mu IR$ 。取指微程序的入口地址一般为 CM 的0号单元，取指微程序执行完成后，从主存中取出的机器指令就已存入指令寄存器中。
2. 由**机器指令的操作码字段**通过**微地址形成部件**产生该机器指令所对应的**微程序的入口地址**，并送入 $\mu PC$。
3. 从 CM 中逐条取出对应的微指令并执行。
4. 执行完对应于一条机器指令的一个微程序后，又回到取指微程序的入口地址，继续第1步，以完成取下一条机器指令的公共操作。

以上是一条机器指令的执行过程，如此周而复始，直到整个程序执行完毕。

### 原理

![](331.png)

![](332.png)

### 微指令设计

#### 微指令的编码方式

##### 直接编码方式

直接编码法==无须进行译码==，微指令的**操作控制字段中每一位都代表一个微命令**。

设计微指令时，选用或不选用某个微命令，只要将表示该微命令的对应位设置成1或0即可。每个微命令对应并控制数据通路中的一个微操作。

- 优点是**简单、直观，执行速度快，操作并行性好**。
- 缺点是**微指令字长过长**，n个微命令就要求微指令的操作字段有n位，**造成控制存储器容量过大**。

![](334.png)

##### 字段直接编码方式

将微指令的操作控制字段分成若干小字段，把==互斥性微命令放在同一字段中==，把==相容性微命令放在不同字段中==，**每个字段独立编码**，**每种编码代表一个微命令**且**各字段编码含义单独定义，与其他字段无关**。

- 优点是可以缩短微指令字长。
- 缺点是比直接编码方式慢，因为要通过译码电路后再发出微命令。

![](335.png)

##### 字段间接编码方式

**一个字段的某些微命令需由另一个字段中的某些微命令来解释**，由于不是靠字段直接译码发出的微命令，因此称为字段间接编码，也称隐式编码。

这种方式可**进一步缩短微指令字长**，但因**削弱了微指令的并行控制能力**，因此**通常作为字段直接编码方式的一种辅助手段**。

![](336.png)

#### 微指令的地址形成方式

![](337.png)

::: tip

断定法是指在微指令（后继地址字段）中直接明确指出下一条微指令的地址，这样相当于每条都是转移微指令，此外，还有一些其他如条件测试和转移控制字段，也用于控制微指令的寻址。因此，**后继微指令地址可==由微程序设计者指定==，或者==根据微指令所规定的转移控制字段控制产生==**。

:::

####  微指令格式

![](333.png)

一条水平型微指令能定义并执行几种并行的基本操作；而一条垂直型微指令只能定义并执行一种基本操作。

水平型微指令和垂直型微指令的比较如下：

1. 水平型微指令并行操作能力强、效率高、灵活性强；垂直型微指令则较差。
2. 水平型微指令执行一条指令的时间短；垂直型微指令执行的时间长。
3. 用水平型微指令编写的微程序，微指令字较长但微程序短；垂直型微指令正好相反。
4. 水平型微指令难以掌握；而垂直型微指令与机器指令比较相似，相对容易掌握。

::: tip

**垂直型微指令**是一种微指令格式，相比于水平型微指令而言的，并**不是指令格式垂直表示**。

垂直型微指令的**特点**是在微指令中设置了**微操作码字段**，结构类似于机器指令格式。

**控制信号经过编码产生**是一种控制字段的编码方法，**属于水平型微指令**，强调并行控制功能是一种控制字段的设计目标，适合水平型微指令而不适合垂直型微指令。

:::

### 微程序控制单元设计

![](338.png)

![](342.png)

![](343.png)

![](339.png)

## 硬布线与微程序的比较

![](340.png)

**硬布线控制器**需要结合各个微操作的节拍安排，综合分析，写出逻辑表达式，再设计成逻辑电路图，因此**时序系统比较复杂**；而**微程序**只需按照节拍的安排，顺序执行微指令，因此**时序系统比较简单**。

## Q&A

1. **取指令**阶段完成的任务是将现行指令从主存中取出并送至指令寄存器，这个操作是公共的操作，是每条指令都要进行的，与具体的指令无关，所以**不需要操作码的控制**。
2. **微处理器是相对于一些大型处理器而言的，与微程序控制器没有必然联系**。不管是采用微程序控制器，还是采用硬布线控制器，微机的CPU都是微处理器。
3. $\mu PC$无法取代$PC$，因为它只在微程序中指向下一条微指令地址的寄存器。因此$\mu PC$也必然不可能知道这段微程序执行完毕后下一条是什么指令。



# 异常和中断

现代计算机中都配有完善的异常和中断处理系统，CPU的数据通路中有相应的异常检测和响应逻辑，外设接口中有相应的中断请求和控制逻辑，操作系统中有相应的中断服务程序。

这些**中断硬件电路**和**中断服务程序**有机结合，**共同完成异常和中断的处理过程**。

## 基本概念

由**CPU内部**产生的意外事件被称为**异常**，也称**内中断**。异常是CPU执行一条指令时，由CPU在其内部检测到的、与正在执行的指令相关的同步事件；

由来自**CPU外部的设备**向CPU发出的**中断请求**被称为**中断**，也称**外中断**，通常用于信息的输入和输出。中断是一种典型的由外部设备触发的、与当前正在执行的指令无关的异步事件。



异常和中断处理过程的描述如下：

- 若CPU在执行用户程序的第i条指令时**检测到一个异常事件**，或者执行第i条指令后**发现一个中断请求信号**，则CPU打断当前程序，然后转去执行相应的异常或中断处理程序。

- 若异常或中断处理程序**能够解决**相应的问题，则在异常或中断处理程序的最后，CPU通过**执行异常或中断返回指令**，回到被打断的用户程序的**第i条指令**或**第i+1条指令**继续执行；

  若异常或中断处理程序发现是**不可恢复**的致命错误，则**终止用户程序**。

通常情况下，对异常和中断的**具体处理过程**由==操作系统（和驱动程序）==完成。

## 异常分类

异常是由CPU内部产生的意外事件，分为：

- **==硬故障中断==**：由**硬连线出现异常**引起的，如存储器校验错、总线错误等。
- **==程序性异常==**：也称**软件中断**，是指在CPU内部因**执行指令**而引起的异常事件，如整除0、溢出、断点、单步跟踪、非法指令、栈溢出、地址越界、缺页等。

按异常**发生原因**和**返回方式**的不同，可分为故障、自陷和终止。

### 故障（Fault）

指在**引起故障的指令==启动后、执行结束前==被检测到**的异常事件。

例如，

- **指令译码**时，出现“==非法操作码=="或“==除数为0==”等；这种情况因为无法通过异常处理程序恢复故障，因此不能回到原断点执行，必须**终止进程的执行**。
- **取数据**时，发生“==缺段==”，“==缺页=="等；这种异常事件经处理后可将所需的段或页面从磁盘调入主存，回到发生故障的指令继续执行，**断点为当前发生故障的指令**。

### 自陷（Trap）

自陷也称**陷阱**或**陷入**，它是**==预先安排==**的一种“异常”事件，就像预先设定的“陷阱”一样。

通常的做法是：事先在程序中**用一条特殊指令**或通过某种方式**设定特殊控制标志**来人为设置一个“陷阱”，当执行到被设置了“陷阱”的指令时，CPU在**==执行完自陷指令后==**，自动根据不同“陷阱”类型进行相应的处理，然后**返回到自陷指令的==下一条==指令执行**。

::: tip

**当自陷指令是转移指令时，并不是返回到下一条指令执行，而是返回到转移目标指令执行。**

:::

::: info

在x86机器中，用于程序调试“断点设置”和单步跟踪的功能就是通过陷阱机制实现的。

:::

此外，系统调用指令、条件自陷指令等都属于陷阱指令，执行到这些指令时，无条件或有条件地自动调出操作系统内核程序进行执行。**故障异常和自陷异常属于程序性异常（软件中断）**。

### 终止（Abort）

如果在**执行指令的==过程中==发生了使计算机无法继续执行的==硬件故障==**，如==控制器出错、存储器校验错、总线错误==等，那么程序将无法继续执行，只能终止，此时，调出异常服务程序来重启系统。

这种异常与故障和自陷不同，不是由特定指令产生的，而是随机发生的。

终止异常和外中断属于硬件中断。

## 中断分类

中断是指**来自CPU外部、与CPU执行指令无关的事件**引起的中断，包括I/O设备发出的**I/O中断**（如键盘输入、打印机缺纸等），或发生某种**特殊事件**（如用户按Esc键、定时器计数时间到）等。

外部I/O设备通过特定的中断请求信号线向CPU提出中断请求，CPU每执行完一条指令就检查中断请求信号线，如果检测到中断请求，则进入中断响应周期。

中断可分为可屏蔽中断和不可屏蔽中断。

::: tip

- 若根据识别中断服务程序地址的方式，可分为向量中断和非向量中断；
- 若根据中断处理过程是否允许被打断，还可分为单重中断和多重中断。

:::

### 可屏蔽中断

通过**可屏蔽中断请求线==INTR==**向CPU发出的中断请求。

CPU可以通过在中断控制器中设置相应的屏蔽字来屏蔽它或不屏蔽它，**被屏蔽的中断请求将不被送到CPU**。

### 不可屏蔽中断

通过专门的**不可屏蔽中断请求线==NMI==**向CPU发出的中断请求，通常是**非常紧急的硬件故障**，如电源掉电等。

这类中断请求信号不可被屏蔽，以让CPU快速处理这类紧急事件。

## 中断和异常联系

中断和异常在本质上是一样的，但它们之间有以下两个重要的不同点：

1. “缺页”或“溢出”等**异常事件是由特定指令在执行过程中产生**的，而**中断不和任何指令相关联，也不阻止任何指令的完成**。
2. **异常的检测由CPU自身完成**，不必通过外部的某个信号通知CPU。对于中断，**CPU必须通过中断请求线获取中断源的信息**，才能知道哪个设备发生了何种中断。

所有的异常和中断事件**==都是由硬件检测发现的==**。

## 异常和中断响应过程

CPU执行指令时，如果发生了异常或中断请求，必须进行相应的处理。

从CPU**检测到异常或中断事件，到调出相应的处理程序**，整个过程称为**异常和中断响应**。

CPU对异常和中断响应的过程可分为：

1. **关中断**

   **在保存断点和程序状态期间，不能被新的中断打断**，因此要禁止响应新的中断，即关中断。

   通常通过**设置“中断允许”（IF）触发器**来实现，若IF置为1，则为开中断，表示允许响应中断；若IF置为0，则表示关中断，表示不允许响应中断。

2. **保存断点和程序状态**

   为了能在**异常和中断处理后正确返回到被中断的程序继续执行**，必须将程序的==断点（返回地址）==送到栈或特定寄存器中。**通常保存在栈**中，这是**为了支持异常或中断的嵌套**。

   - “陷阱”类异常的断点为陷阱指令下一条指令的地址
   - “故障”类异常的断点为当前发生异常的指令的地址
   - 终止”类异常的断点可以是当前指令或下一条指令的地址
   - 外部中断的断点是当前刚执行完的指令的地址下一条指令的地址

   异常和中断处理后可能还要回到被中断的程序继续执行，被中断时的==程序状态字寄存器PSW==的内容也需要**保存在栈或特定寄存器**中，在异常和中断返回时恢复到PSW中。

3. **识别异常和中断并转到相应的处理程序**

   异常和中断源的识别有**软件识别**和**硬件识别**两种方式。

   异常和中断源的识别方式不同，**异常大多采用软件识别方式**，而**中断可以采用软件识别方式或硬件识别方式**。

   - **软件识别方式**：指CPU设置一个**异常状态寄存器**，用于记录异常原因。操作系统使用一个**统一的异常或中断查询程序**，**按优先级顺序查询**异常状态寄存器，以检测异常和中断类型，先查询到的先被处理，然后**转到内核中相应的处理程序**。
   - **硬件识别方式**：也称**向量中断**，**异常或中断处理程序的首地址称为中断向量**，所有中断向量都存放在中断向量表中。**每个异常或中断都被指定一个中断类型号**。在中断向量表中，**类型号和中断向量一一对应**，因而可以根据类型号快速找到对应的处理程序。

==整个响应过程是不可被打断的==。中断响应过程结束后，CPU就从PC中取出对应中断服务程序的第一条指令开始执行，直至中断返回，这部分任务是由CPU通过执行中断服务程序完成的，**整个中断处理过程是由软/硬件协同实现的**。

::: tip

异常和中断的处理过程==基本==是相同的，这也是有些教材将两者统称为中断的原因。

但是在有些细节上CPU对于异常和中断的响应处理并不一样。例如，检测到中断请求后，CPU必须通过“中断回答信号启动中断控制器进行中断查询，以确定当前发出的优先级最高的中断请求，并通过数据线获取相应的中断类型号；而对于异常，CPU无须进行中断回答。

:::

# 指令流水线





# 多处理器
