# P3解析

## 写在前面

[BUAA-Wander的说明](https://www.cnblogs.com/BUAA-Wander/p/11790154.html)  
这个学长写得比较全面  
我参考了这篇文章

## 测试需要的注意的点

1. 指令需要0扩展还是符号扩展、需不需要左移两位  

2. 控制器需要灵活运用合取和或取，然后造表

3. PC和MemAddr的取址，是取2-6位

剩下的都是细节

## 总体设计概览

设计思想：高内聚、低耦合  
每一个模块，各司其职，  
这样的结果，就是思路清晰。

使用Logisim开发一个简单的MIPS单周期CPU，总体概述如下：

1. 此CPU为32位CPU

2. 此CPU为单周期设计

3. 此CPU支持的指令集为：  
{addu, subu, ori, lw, sw, beq, lui, nop}

4. nop机器码为0x00000000

5. addu, subu 不支持溢出

以下说明均从功能的角度出发，  
因为具体的端口声明可以在我的设计文档中找到

## 模块说明

### IFU (Instruction Fetch Unit)

内含PC连接到IM，取出instruction，给整个CPU解析  
还要根据instruction来计算NPC，在时钟来临后，把NPC打入到PC里

我的CPU附上了复位到0x3000的模块，  
这是参考了BUAA-Wander的博客，以防万一。

### GRF (General Register File)

这个和P0一样的啦，但是确实，P0测地很弱，  
我自己测试的时候发现我一根线接错了，但是P0让我过了。  
我劝大家点亮自己的输入端，  
然后把自己每一行的寄存器检查一遍，看看有没有线接错。  
如果懒，，~~可以copy学长的~~，找人对拍。

### ALU (Arithmetic and Logic Unit)

根据CPU需要实现的指令来确定自己的ALU要做哪些操作。  
比如加减运算等，  
通过一个ALUop来“告诉”CPU要对输入的数干什么，然后输出。

比如addu就要CPU做加法，  
lw和sw就要CPU（把扩展的imm32和GRF中取出的数）做加法  
ori就要CPU做或取

### DM (Data Memorary)

这个模块结构也简单，其实甚至不用单开一个模块，  
单开一个模块只是为了整个CPU的美观

### EXT (Extender)

设置ExtOp端口，“告诉”EXT要符号扩展还是无符号扩展

### CTL (Controller)

Controller可谓是整个单周期CPU的重中之重了  
可以说，Controller负责“关节”，（我个人倾向这个叫法）

那么要如何控制呢？  

1. 生成中间变量，来判断是什么指令：  
![inter_var](/img\P3\1-Controller-inter_var.jpg)

2. 通过中间变量控制  
![inter_var](/img\P3\2-Controller-control_joint.jpg)  
这里以SignExt?为例，当指令为lw、sw、和beq时，就要对16位的imm做有符号扩展。

至于要控制哪些“关节”，可以参考谭志虎老师这张图片：  
![joints be controlled](/img\P3\3-Tang's_CPU.jpg)  
从控制器出来的，就是要被控制的。

当然，当我们加上指令时，控制的就不止这几个了。  
下面介绍一种简便的添加控制关节的方法

直接拼个MUX上去：  
![MUX to control](/img\P3\4-add_MUX.jpg)  
那些有层次的MUX，可以筛选出要的信号，我这里是以IFU扩展J类指令为例  
这种方法比较偷懒，好处是不用事先分配真值表  
坏处是不要在Verilog里这样用。

## 一些碎碎念念

### 从哪开始搭CPU

我个人从IFU搭起，  
因为从IFU取到指令后，指令指挥整个CPU，  
这个Project的一个好处就是告诉我们一条指令在CPU中是如何被运行的，  
所以我们可以从“指令开始的地方”搭起，  
包括我CPU的排版，IFU也是放在最左边。

### ALU设计思路体现

体现“高内聚，低耦合”  
同GRF，ALU不关心要面对lw还是add，  
ALU只要做一个ALU应该关心的——  
加减乘除，或取合取  
至于进行运算的对象是谁，这是controller应该关心的

所以ALUop有多少位，就决定ALU做多少运算  
加减乘除、或取合取，  
一个功能丰富的ALU至少要有3位的ALUop输入  
而且，课上测试要添加指令的时候，只能进行4种运算的ALU，很可能不够。

### 如何debug

1. module by module  
一个一个模块的检查，可以和同学、学长对拍

2. Controller检查  
那些关节，什么时候置1，什么时候为0

3. j类指令  
加不加4是很annoying的事情，  
既可以看MIPS指令的定义，  
也可以写测试程序观察有没有加4

4. main中线路连接  
我把reset接到GRF的clk端口上了  
所以要检查线路的连接、tunnel是不是对上了端口

5. 按照datapath检查  
比如按着addu走一遍啥的，看看有没有失误

6. 测试数据  
把所有指令测试一遍  
和同学共享测试数据

7. 利用Python  
可以做GRF的覆盖性测试

        for i in range(31):  
            ......

## 坠后

附上自己的吸屁优  
它是长这样的：

![My_First_CPU](/img\P3\5-My_First_CPU.jpg)

如果搭的好的话，课上测试一下就ac了。
