{"hands_on_practices": [{"introduction": "理解任何异步电路的第一步是描绘其行为。此练习的核心在于将电路的逻辑（由激励方程定义）转化为其状态行为。通过确定电路的所有稳定状态，即电路在给定输入下保持不变的内部状态 $y_i=Y_i$，你将为分析更复杂的时间问题（如竞争和险象）打下坚实的基础 [@problem_id:1967907]。", "problem": "一个异步时序电路具有两个外部输入 $x_1$ 和 $x_2$，以及两个内部状态变量 $y_1$ 和 $y_2$。该电路在基本模式假设下工作，即输入一次只改变一个，并且电路必须在下一次输入改变之前达到一个稳定状态。决定次态 $(Y_1, Y_2)$（基于当前输入 $(x_1, x_2)$ 和现态 $(y_1, y_2)$）的激励方程如下：\n\n$Y_1 = x_1 y_2 + x_2' y_1$\n$Y_2 = x_1' y_1 + x_2 y_2$\n\n在此上下文中，上撇号（例如 $x_2'$）表示逻辑非运算。电路的总状态由其输入和当前内部状态的组合来定义。如果对于给定的固定输入组合，次态 $(Y_1, Y_2)$ 与现态 $(y_1, y_2)$ 相同，则称电路处于稳定状态。\n\n确定该电路在所有可能的输入和现态组合下所拥有的总稳定状态数。", "solution": "在基本模式假设下，如果对于固定的输入 $(x_{1},x_{2})$，次态方程满足 $Y_{1}=y_{1}$ 和 $Y_{2}=y_{2}$，则总状态 $(x_{1},x_{2},y_{1},y_{2})$ 是稳定的。激励方程为\n$$\nY_{1}=x_{1}y_{2}+x_{2}'y_{1},\\qquad Y_{2}=x_{1}'y_{1}+x_{2}y_{2},\n$$\n因此稳定性条件变为\n$$\ny_{1}=x_{1}y_{2}+x_{2}'y_{1},\\qquad y_{2}=x_{1}'y_{1}+x_{2}y_{2}.\n$$\n分析每种输入组合：\n\n1) 对于 $x_{1}=0$, $x_{2}=0$：\n$$\ny_{1}=0\\cdot y_{2}+1\\cdot y_{1}=y_{1}\\quad\\text{(恒成立)},\\qquad y_{2}=1\\cdot y_{1}+0\\cdot y_{2}=y_{1}.\n$$\n因此 $y_{2}=y_{1}$，得到 $(y_{1},y_{2})\\in\\{(0,0),(1,1)\\}$，即有 $2$ 个稳定总状态。\n\n2) 对于 $x_{1}=0$, $x_{2}=1$：\n$$\ny_{1}=0\\cdot y_{2}+0\\cdot y_{1}=0\\quad\\Rightarrow\\quad y_{1}=0,\\qquad y_{2}=1\\cdot y_{1}+1\\cdot y_{2}=y_{1}+y_{2}.\n$$\n当 $y_{1}=0$ 时，第二个方程简化为 $y_{2}=y_{2}$（恒成立）。因此 $(y_{1},y_{2})\\in\\{(0,0),(0,1)\\}$，即有 $2$ 个稳定总状态。\n\n3) 对于 $x_{1}=1$, $x_{2}=0$：\n$$\ny_{1}=1\\cdot y_{2}+1\\cdot y_{1}=y_{2}+y_{1},\\qquad y_{2}=0\\cdot y_{1}+0\\cdot y_{2}=0\\quad\\Rightarrow\\quad y_{2}=0.\n$$\n将 $y_{2}=0$ 代入第一个方程，得到 $y_{1}=y_{1}$（恒成立）。因此 $(y_{1},y_{2})\\in\\{(0,0),(1,0)\\}$，即有 $2$ 个稳定总状态。\n\n4) 对于 $x_{1}=1$, $x_{2}=1$：\n$$\ny_{1}=1\\cdot y_{2}+0\\cdot y_{1}=y_{2}\\quad\\Rightarrow\\quad y_{1}=y_{2},\\qquad y_{2}=0\\cdot y_{1}+1\\cdot y_{2}=y_{2}\\quad\\text{(恒成立)}.\n$$\n因此 $(y_{1},y_{2})\\in\\{(0,0),(1,1)\\}$，即有 $2$ 个稳定总状态。\n\n将所有四种输入组合的稳定状态数相加，得到总共 $2+2+2+2=8$ 个稳定总状态。", "answer": "$$\\boxed{8}$$", "id": "1967907"}, {"introduction": "在理想的逻辑世界之外，物理门电路的延迟会引发意想不到的行为。这个练习将带你直面“险象”——一种由于信号在电路中传播速度不同而产生的短暂输出毛刺。你将学习如何通过添加一个逻辑上冗余的项来消除静态险象，这是一种确保电路在输入变化期间输出保持稳定的关键设计技巧 [@problem_id:1967941]。", "problem": "一个数字逻辑电路被设计用于根据四个输入变量 $A, B, C,$ 和 $D$ 产生一个输出 $Z$。最初的设计是使用逻辑门实现的，这些逻辑门直接对应于以下最简和之积（POS）表达式：\n\n$$Z = (A + B)(\\overline{A} + C)$$\n\n该电路易受静态险象的影响。具体来说，对于某个单变量输入转换，本应稳定在逻辑0的输出 $Z$ 可能会瞬间跳变到逻辑1。这被称为静态0险象。你的任务是推导出一个新的 $Z$ 的POS表达式，通过包含一个额外的冗余和项来消除这种险象。\n\n请提供完整的无险象的 $Z$ 的POS表达式。", "solution": "我们从给定的最简和之积表达式开始：\n$$Z=(A+B)(\\overline{A}+C).$$\n在布尔代数中，当两个和项覆盖了相邻的零单元，但在单变量转换期间没有一个公共的和项来强制输出为零时，POS实现中就会出现静态0险象。在这里，零由 $(A+B)=0$ 或 $(\\overline{A}+C)=0$ 定义，即：\n- $(A+B)=0$ 意味着 $A=0$ 且 $B=0$，与 $C$ 和 $D$ 无关，\n- $(\\overline{A}+C)=0$ 意味着 $A=1$ 且 $C=0$，与 $B$ 和 $D$ 无关。\n这两个零区域在 $A$ 发生跳变而 $B=0$ 且 $C=0$ 时是相邻的，这在 $A$ 转换时产生了潜在的静态0险象。\n\n为了消除POS中的静态0险象，我们添加共识和项。对偶共识恒等式表明\n$$(X+Y)(\\overline{X}+Z)=(X+Y)(\\overline{X}+Z)(Y+Z).$$\n应用 $X=A$，$Y=B$ 和 $Z=C$ 得到无险象的POS表达式：\n$$(A+B)(\\overline{A}+C)(B+C).$$\n\n为了验证这个添加的项是冗余的（即不改变函数功能），我们将两边展开为积之和（SOP）形式并进行比较：\n$$(A+B)(\\overline{A}+C)=A\\overline{A}+AC+B\\overline{A}+BC=AC+\\overline{A}B+BC.$$\n包含添加的和项并展开：\n$$(A+B)(\\overline{A}+C)(B+C)=(AC+\\overline{A}B+BC)(B+C).$$\n逐项分配：\n$$AC(B+C)=ABC+AC,$$\n$$\\overline{A}B(B+C)=\\overline{A}B+\\overline{A}BC=\\overline{A}B,$$\n$$BC(B+C)=BC.$$\n合并并使用吸收律 ($AC+ABC=AC$) 得出\n$$AC+\\overline{A}B+BC,$$\n这与原始表达式的展开式相匹配。因此，添加的和项 $(B+C)$ 在功能上是冗余的，但它通过在 $A$ 转换期间当 $B=0$ 且 $C=0$ 时保持 $Z=0$ 来消除静态0险象。\n\n因此，带有一个额外冗余和项的无险象POS表达式是\n$$(A+B)(\\overline{A}+C)(B+C).$$", "answer": "$$\\boxed{(A+B)(\\overline{A}+C)(B+C)}$$", "id": "1967941"}, {"introduction": "当一个状态转换需要多个状态变量同时改变时，就会出现“竞争”现象，这是异步设计中最具挑战性的问题之一。如果不同的竞争路径可能导致电路进入错误的稳定状态，则会发生“关键竞争”，从而导致系统故障。通过这个练习，你将学会如何通过追踪状态转换表中的所有可能路径来细致地分析多变量转换，以判断设计是否稳健可靠 [@problem_id:1967903]。", "problem": "一个在基本模式下运行的异步时序电路，设计有三个状态变量 $(y_1, y_2, y_3)$ 和一个二进制输入 $x$。当输入 $x=0$ 时，该电路当前处于稳定状态，其内部状态分配为 $(y_1, y_2, y_3) = (0, 0, 0)$。\n\n随后，输入 $x$ 从 $0$ 变为 $1$。根据设计规范，此输入变化应导致电路转换到一个新的稳定状态，其分配为 $(y_1, y_2, y_3) = (1, 1, 1)$。这要求所有三个状态变量都发生改变。由于逻辑电路中存在不均匀的传播延迟，这些变量可能会在不同时间改变，从而产生竞争条件。\n\n输入列 $x=1$ 的状态转换由以下转换表定义，其中“现态”是 $(y_1, y_2, y_3)$ 的当前分配，“次态”是激励逻辑计算出的目标分配 $(Y_1, Y_2, Y_3)$。如果一个状态的现态等于其次态，则该状态是稳定的。\n\n| 现态 $(y_1, y_2, y_3)$ | $x=1$ 时的次态 $(Y_1, Y_2, Y_3)$ |\n| :------------------------------: | :---------------------------------------: |\n|             (0, 0, 0)            |                  (1, 1, 1)                  |\n|             (0, 0, 1)            |                  (0, 1, 1)                  |\n|             (0, 1, 0)            |                  (0, 1, 1)                  |\n|             (0, 1, 1)            |                  (1, 1, 1)                  |\n|             (1, 0, 0)            |                  (1, 0, 1)                  |\n|             (1, 0, 1)            |                  (1, 0, 1)                  |\n|             (1, 1, 0)            |                  (1, 1, 1)                  |\n|             (1, 1, 1)            |                  (1, 1, 1)                  |\n\n如果至少有一条可能的竞争路径导致了一个不正确的最终稳定状态，则发生临界竞争。一个不正确的稳定状态是指除目标终点 $(1, 1, 1)$ 之外的任何稳定状态。\n\n假设任意数量的状态变量可以按任意顺序改变，以下哪个选项列出了所有在离开 $(0, 0, 0)$ 后首先进入的、且能引发一系列转换导致电路达到不正确最终稳定状态的中间状态？\n\nA. (0, 1, 0) 和 (0, 0, 1)\n\nB. (1, 1, 0) 和 (0, 1, 1)\n\nC. (1, 0, 0) 和 (1, 0, 1)\n\nD. (1, 0, 0) 和 (1, 1, 0)\n\nE. 该竞争为非临界竞争；所有路径都导致正确的最终状态。", "solution": "题目要求我们判断当输入 $x$ 变为 $1$ 时，从状态 $(0, 0, 0)$ 到 $(1, 1, 1)$ 的转换是否存在临界竞争。如果由不同的门延迟决定的任何可能的状态变量变化序列，导致电路进入一个不同于预定目标 $(1, 1, 1)$ 的最终稳定状态，则发生临界竞争。\n\n初始状态是 $(0, 0, 0)$。目标状态是 $(1, 1, 1)$。此转换要求所有三个状态变量 $y_1$、$y_2$ 和 $y_3$ 都从 $0$ 变为 $1$。竞争条件的发生是因为这些变化不会同时进行。在理想情况下，电路在稳定于 $(1, 1, 1)$ 之前，会经过一个或多个中间状态。首先进入的中间状态取决于哪个或哪些变量首先改变。我们必须分析从 $(0, 0, 0)$ 出发的所有可能的初始变化。\n\n在 $(0, 0, 0)$ 和 $(1, 1, 1)$ 之间有 $2^3 - 2 = 6$ 个中间状态。我们可以分析从初始状态 $(0, 0, 0)$ 出发的每一种可能的第一步转换所开始的路径。\n\n1.  **只有 $y_1$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(1, 0, 0)$。\n    - 我们查看表中现态为 $(1, 0, 0)$ 的行。次态是 $(1, 0, 1)$。\n    - 电路现在处于状态 $(1, 0, 0)$，但试图进入 $(1, 0, 1)$。电路是不稳定的。它将接下来转换到状态 $(1, 0, 1)$。\n    - 现在，我们查看表中现态为 $(1, 0, 1)$ 的行。次态也是 $(1, 0, 1)$。这意味着 $(1, 0, 1)$ 是一个稳定状态。\n    - 电路稳定在了 $(1, 0, 1)$，这不是预期的最终状态 $(1, 1, 1)$。因此，这条路径代表了一次临界竞争。中间状态 $(1, 0, 0)$ 启动了一条不正确的路径。\n\n2.  **只有 $y_2$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(0, 1, 0)$。\n    - 从表中，对于现态 $(0, 1, 0)$，次态是 $(0, 1, 1)$。电路转换到 $(0, 1, 1)$。\n    - 对于现态 $(0, 1, 1)$，次态是 $(1, 1, 1)$。电路转换到 $(1, 1, 1)$。\n    - 对于现态 $(1, 1, 1)$，次态是 $(1, 1, 1)$。这是预期的稳定状态。\n    - 路径 $(0, 0, 0) \\to (0, 1, 0) \\to (0, 1, 1) \\to (1, 1, 1)$ 成功到达目标。这条路径是安全的。\n\n3.  **只有 $y_3$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(0, 0, 1)$。\n    - 对于现态 $(0, 0, 1)$，次态是 $(0, 1, 1)$。电路转换到 $(0, 1, 1)$。\n    - 如前例所示，从 $(0, 1, 1)$ 开始，电路正确地进行到 $(1, 1, 1)$。\n    - 路径 $(0, 0, 0) \\to (0, 0, 1) \\to (0, 1, 1) \\to (1, 1, 1)$ 也是安全的。\n\n4.  **$y_1$ 和 $y_2$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(1, 1, 0)$。\n    - 对于现态 $(1, 1, 0)$，次态是 $(1, 1, 1)$。\n    - 电路转换到 $(1, 1, 1)$，这是正确的稳定状态。这条路径是安全的。\n\n5.  **$y_1$ 和 $y_3$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(1, 0, 1)$。\n    - 我们查看表中现态为 $(1, 0, 1)$ 的行。次态是 $(1, 0, 1)$。\n    - 这意味着一旦进入 $(1, 0, 1)$，电路就立即处于一个稳定状态。\n    - 由于这个稳定状态 $(1, 0, 1)$ 不是预期的终点 $(1, 1, 1)$，这条路径也代表了一次临界竞争。中间状态 $(1, 0, 1)$ 启动了一条不正确的路径。\n\n6.  **$y_2$ 和 $y_3$ 首先改变：** 电路从 $(0, 0, 0)$ 转换到 $(0, 1, 1)$。\n    - 对于现态 $(0, 1, 1)$，次态是 $(1, 1, 1)$。\n    - 电路转换到 $(1, 1, 1)$，即正确的稳定状态。这条路径是安全的。\n\n总而言之，有两种情况会导致不正确的最终状态：\n- 如果第一步转换到状态 $(1, 0, 0)$，电路最终会停在稳定状态 $(1, 0, 1)$。\n- 如果第一步转换到状态 $(1, 0, 1)$，电路最终会停在稳定状态 $(1, 0, 1)$。\n\n因此，能够作为导致不正确最终状态的转换序列的第一个状态的中间状态是 $(1, 0, 0)$ 和 $(1, 0, 1)$。这对应于选项 C。", "answer": "$$\\boxed{C}$$", "id": "1967903"}]}