# DigitalLogicLabs2022
 
这是本人22年在USTC数电实验提高班编写的各项实验的Verilog源代码和对应的Vivado工程文件（不包括最后的综合实验），现开源供学弟学妹们参考。
