TimeQuest Timing Analyzer report for SnoopingMSI
Fri Nov 22 17:24:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SnoopingMSI                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 389.71 MHz ; 389.71 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.566 ; -11.107       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -18.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.566 ; state[1]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.602      ;
; -1.515 ; StateMachine:controlador|newState[1] ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.551      ;
; -1.495 ; state[0]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.531      ;
; -1.343 ; state[0]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 2.371      ;
; -1.329 ; state[1]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 2.357      ;
; -1.306 ; state[1]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.060      ; 2.402      ;
; -1.306 ; state[1]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.060      ; 2.402      ;
; -1.229 ; state[0]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.060      ; 2.325      ;
; -1.229 ; state[0]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.060      ; 2.325      ;
; -1.012 ; state[0]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; -0.008     ; 2.040      ;
; -0.995 ; state[1]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 1.000        ; 0.000      ; 2.031      ;
; -0.852 ; state[1]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; -0.008     ; 1.880      ;
; -0.849 ; state[1]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 1.000        ; 0.000      ; 1.885      ;
; -0.704 ; StateMachine:controlador|newState[0] ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.740      ;
; -0.590 ; stateDir[0]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 1.626      ;
; -0.560 ; state[0]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 1.000        ; 0.000      ; 1.596      ;
; -0.525 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.532      ; 2.093      ;
; -0.525 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.532      ; 2.093      ;
; -0.495 ; stateDir[1]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 1.531      ;
; -0.477 ; StateMachine:controlador|emit[16]    ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.000      ; 1.513      ;
; -0.475 ; StateMachine:controlador|emit[18]    ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.000      ; 1.511      ;
; -0.436 ; StateMachineDir:comb_3|newState[0]   ; stateDir[0]                          ; clock        ; clock       ; 1.000        ; -0.532     ; 0.940      ;
; -0.432 ; StateMachineDir:comb_3|newState[1]   ; stateDir[1]                          ; clock        ; clock       ; 1.000        ; -0.532     ; 0.936      ;
; -0.414 ; state[0]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 1.000        ; 0.000      ; 1.450      ;
; -0.326 ; StateMachineDir:comb_3|newState[0]   ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 1.362      ;
; -0.306 ; StateMachineDir:comb_3|newState[1]   ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 1.342      ;
; -0.295 ; StateMachineDir:comb_3|emit[16]      ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 1.331      ;
; -0.272 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.532      ; 1.840      ;
; -0.272 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.532      ; 1.840      ;
; -0.088 ; StateMachine:controlador|newState[1] ; state[1]                             ; clock        ; clock       ; 1.000        ; 0.000      ; 1.124      ;
; -0.080 ; StateMachine:controlador|newState[0] ; state[0]                             ; clock        ; clock       ; 1.000        ; 0.008      ; 1.124      ;
; -0.054 ; stateDir[0]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 1.000        ; 0.000      ; 1.090      ;
; 0.035  ; stateDir[1]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 1.000        ; 0.000      ; 1.001      ;
; 0.035  ; stateDir[1]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 1.000        ; 0.000      ; 1.001      ;
; 0.037  ; stateDir[1]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.999      ;
; 0.186  ; stateDir[0]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 1.000        ; 0.000      ; 0.850      ;
; 0.187  ; stateDir[0]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.849      ;
; 0.379  ; StateMachine:controlador|emit[17]    ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                  ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.532      ; 1.001      ;
; 0.204 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.532      ; 1.002      ;
; 0.391 ; StateMachine:controlador|newState[0] ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; StateMachine:controlador|emit[17]    ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; StateMachine:controlador|emit[18]    ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.581 ; stateDir[0]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.583 ; stateDir[0]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.849      ;
; 0.584 ; stateDir[0]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.850      ;
; 0.733 ; stateDir[1]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.999      ;
; 0.735 ; stateDir[1]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.001      ;
; 0.735 ; stateDir[1]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.001      ;
; 0.824 ; stateDir[0]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.850 ; StateMachine:controlador|newState[0] ; state[0]                             ; clock        ; clock       ; 0.000        ; 0.008      ; 1.124      ;
; 0.858 ; StateMachine:controlador|newState[1] ; state[1]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.872 ; stateDir[1]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.138      ;
; 1.065 ; StateMachineDir:comb_3|emit[16]      ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.331      ;
; 1.076 ; StateMachineDir:comb_3|newState[1]   ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.342      ;
; 1.096 ; StateMachineDir:comb_3|newState[0]   ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.362      ;
; 1.184 ; state[0]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.193 ; StateMachine:controlador|emit[16]    ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.202 ; StateMachineDir:comb_3|newState[1]   ; stateDir[1]                          ; clock        ; clock       ; 0.000        ; -0.532     ; 0.936      ;
; 1.206 ; StateMachineDir:comb_3|newState[0]   ; stateDir[0]                          ; clock        ; clock       ; 0.000        ; -0.532     ; 0.940      ;
; 1.255 ; StateMachine:controlador|newState[1] ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.295 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.532      ; 2.093      ;
; 1.295 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.532      ; 2.093      ;
; 1.330 ; state[0]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.465 ; state[0]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.791      ;
; 1.493 ; state[0]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.819      ;
; 1.600 ; state[1]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.866      ;
; 1.619 ; state[1]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.885      ;
; 1.622 ; state[1]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; -0.008     ; 1.880      ;
; 1.624 ; state[1]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; -0.008     ; 1.882      ;
; 1.642 ; state[1]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.968      ;
; 1.646 ; state[1]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.972      ;
; 1.716 ; state[0]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.982      ;
; 1.765 ; state[1]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 0.000        ; 0.000      ; 2.031      ;
; 1.782 ; state[0]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; -0.008     ; 2.040      ;
; 1.799 ; state[0]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; -0.008     ; 2.057      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|abortMem    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|abortMem    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|dataWB      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|dataWB      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|newState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|newState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|newState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|newState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|clear         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|clear         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|emit[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|emit[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|newState[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|newState[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|newState[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|newState[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|reset         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|reset         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|soma          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|soma          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; stateDir[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; stateDir[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; state[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; state[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|clear|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|clear|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|emit[16]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|emit[16]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|newState[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|newState[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|newState[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|newState[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|reset|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|reset|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|soma|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|soma|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|abortMem|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|abortMem|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|dataWB|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|dataWB|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|newState[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|newState[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|newState[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|newState[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; stateDir[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; stateDir[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; listen       ; clock      ; 0.306 ; 0.306 ; Rise       ; clock           ;
; request[*]   ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  request[16] ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  request[17] ; clock      ; 6.845 ; 6.845 ; Rise       ; clock           ;
;  request[18] ; clock      ; 5.856 ; 5.856 ; Rise       ; clock           ;
;  request[19] ; clock      ; 6.781 ; 6.781 ; Rise       ; clock           ;
;  request[20] ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  request[21] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; listen       ; clock      ; 0.491  ; 0.491  ; Rise       ; clock           ;
; request[*]   ; clock      ; 2.057  ; 2.057  ; Rise       ; clock           ;
;  request[16] ; clock      ; 2.057  ; 2.057  ; Rise       ; clock           ;
;  request[17] ; clock      ; -2.030 ; -2.030 ; Rise       ; clock           ;
;  request[18] ; clock      ; -1.444 ; -1.444 ; Rise       ; clock           ;
;  request[19] ; clock      ; -1.122 ; -1.122 ; Rise       ; clock           ;
;  request[20] ; clock      ; -1.507 ; -1.507 ; Rise       ; clock           ;
;  request[21] ; clock      ; -1.130 ; -1.130 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 11.296 ; 11.296 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 11.093 ; 11.093 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 11.101 ; 11.101 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 11.296 ; 11.296 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 9.912  ; 9.912  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 7.817  ; 7.817  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 6.857  ; 6.857  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.423  ; 7.423  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.093  ; 7.093  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 9.122  ; 9.122  ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 9.131  ; 9.131  ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 9.103  ; 9.103  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 9.121  ; 9.121  ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
; abortMem  ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; clear     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
; dataWB    ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
; reset     ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
; soma      ; clock      ; 9.416  ; 9.416  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 9.910  ; 9.910  ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 10.971 ; 10.971 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 9.910  ; 9.910  ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 10.979 ; 10.979 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 10.706 ; 10.706 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 9.912  ; 9.912  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 7.629  ; 7.629  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 7.596  ; 7.596  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 7.634  ; 7.634  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 6.857  ; 6.857  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.295  ; 7.295  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.093  ; 7.093  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 8.846  ; 8.846  ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 8.866  ; 8.866  ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 8.857  ; 8.857  ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 8.696  ; 8.696  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
; abortMem  ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; clear     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
; dataWB    ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
; reset     ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
; soma      ; clock      ; 9.416  ; 9.416  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------+-------------+--------+-------+-------+--------+
; Input Port  ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+-------------+-------------+--------+-------+-------+--------+
; request[16] ; HEX6[0]     ; 5.555  ; 5.555 ; 5.555 ; 5.555  ;
; request[16] ; HEX6[1]     ; 5.544  ; 5.544 ; 5.544 ; 5.544  ;
; request[16] ; HEX6[2]     ;        ; 5.520 ; 5.520 ;        ;
; request[16] ; HEX6[3]     ; 5.347  ; 5.347 ; 5.347 ; 5.347  ;
; request[16] ; HEX6[4]     ; 5.355  ;       ;       ; 5.355  ;
; request[16] ; HEX6[5]     ; 5.329  ;       ;       ; 5.329  ;
; request[16] ; HEX6[6]     ; 5.337  ; 5.337 ; 5.337 ; 5.337  ;
; request[17] ; HEX6[0]     ; 9.802  ; 9.802 ; 9.802 ; 9.802  ;
; request[17] ; HEX6[1]     ; 9.824  ; 9.824 ; 9.824 ; 9.824  ;
; request[17] ; HEX6[2]     ; 9.836  ;       ;       ; 9.836  ;
; request[17] ; HEX6[3]     ; 9.686  ; 9.686 ; 9.686 ; 9.686  ;
; request[17] ; HEX6[4]     ;        ; 9.701 ; 9.701 ;        ;
; request[17] ; HEX6[5]     ; 9.663  ; 9.663 ; 9.663 ; 9.663  ;
; request[17] ; HEX6[6]     ; 9.679  ; 9.679 ; 9.679 ; 9.679  ;
; request[18] ; HEX6[0]     ; 9.627  ; 9.627 ; 9.627 ; 9.627  ;
; request[18] ; HEX6[1]     ; 9.617  ;       ;       ; 9.617  ;
; request[18] ; HEX6[2]     ; 9.629  ; 9.629 ; 9.629 ; 9.629  ;
; request[18] ; HEX6[3]     ; 9.981  ; 9.981 ; 9.981 ; 9.981  ;
; request[18] ; HEX6[4]     ; 9.991  ; 9.991 ; 9.991 ; 9.991  ;
; request[18] ; HEX6[5]     ; 9.968  ; 9.968 ; 9.968 ; 9.968  ;
; request[18] ; HEX6[6]     ; 9.977  ; 9.977 ; 9.977 ; 9.977  ;
; request[19] ; HEX6[0]     ; 9.205  ; 9.205 ; 9.205 ; 9.205  ;
; request[19] ; HEX6[1]     ; 9.195  ; 9.195 ; 9.195 ; 9.195  ;
; request[19] ; HEX6[2]     ; 9.201  ; 9.201 ; 9.201 ; 9.201  ;
; request[19] ; HEX6[3]     ; 9.684  ; 9.684 ; 9.684 ; 9.684  ;
; request[19] ; HEX6[4]     ;        ; 9.721 ; 9.721 ;        ;
; request[19] ; HEX6[5]     ; 9.692  ; 9.692 ; 9.692 ; 9.692  ;
; request[19] ; HEX6[6]     ; 9.702  ; 9.702 ; 9.702 ; 9.702  ;
; request[20] ; HEX7[0]     ; 9.639  ;       ;       ; 9.639  ;
; request[20] ; HEX7[2]     ;        ; 9.726 ; 9.726 ;        ;
; request[20] ; HEX7[3]     ; 9.609  ;       ;       ; 9.609  ;
; request[20] ; HEX7[4]     ; 9.095  ;       ;       ; 9.095  ;
; request[20] ; HEX7[5]     ; 9.765  ;       ;       ; 9.765  ;
; request[21] ; HEX7[0]     ;        ; 9.886 ; 9.886 ;        ;
; request[21] ; HEX7[2]     ; 10.014 ;       ;       ; 10.014 ;
; request[21] ; HEX7[3]     ;        ; 9.856 ; 9.856 ;        ;
; request[21] ; HEX7[5]     ; 10.053 ;       ;       ; 10.053 ;
; request[21] ; HEX7[6]     ;        ; 9.164 ; 9.164 ;        ;
+-------------+-------------+--------+-------+-------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+-------------+--------+-------+-------+--------+
; Input Port  ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+-------------+-------------+--------+-------+-------+--------+
; request[16] ; HEX6[0]     ; 5.555  ; 5.555 ; 5.555 ; 5.555  ;
; request[16] ; HEX6[1]     ; 5.544  ; 5.544 ; 5.544 ; 5.544  ;
; request[16] ; HEX6[2]     ;        ; 5.520 ; 5.520 ;        ;
; request[16] ; HEX6[3]     ; 5.347  ; 5.347 ; 5.347 ; 5.347  ;
; request[16] ; HEX6[4]     ; 5.355  ;       ;       ; 5.355  ;
; request[16] ; HEX6[5]     ; 5.329  ;       ;       ; 5.329  ;
; request[16] ; HEX6[6]     ; 5.337  ; 5.337 ; 5.337 ; 5.337  ;
; request[17] ; HEX6[0]     ; 9.802  ; 9.802 ; 9.802 ; 9.802  ;
; request[17] ; HEX6[1]     ; 9.824  ; 9.824 ; 9.824 ; 9.824  ;
; request[17] ; HEX6[2]     ; 9.836  ;       ;       ; 9.836  ;
; request[17] ; HEX6[3]     ; 9.686  ; 9.686 ; 9.686 ; 9.686  ;
; request[17] ; HEX6[4]     ;        ; 9.701 ; 9.701 ;        ;
; request[17] ; HEX6[5]     ; 9.663  ; 9.663 ; 9.663 ; 9.663  ;
; request[17] ; HEX6[6]     ; 9.679  ; 9.679 ; 9.679 ; 9.679  ;
; request[18] ; HEX6[0]     ; 9.627  ; 9.627 ; 9.627 ; 9.627  ;
; request[18] ; HEX6[1]     ; 9.617  ;       ;       ; 9.617  ;
; request[18] ; HEX6[2]     ; 9.629  ; 9.629 ; 9.629 ; 9.629  ;
; request[18] ; HEX6[3]     ; 9.981  ; 9.981 ; 9.981 ; 9.981  ;
; request[18] ; HEX6[4]     ; 9.991  ; 9.991 ; 9.991 ; 9.991  ;
; request[18] ; HEX6[5]     ; 9.968  ; 9.968 ; 9.968 ; 9.968  ;
; request[18] ; HEX6[6]     ; 9.977  ; 9.977 ; 9.977 ; 9.977  ;
; request[19] ; HEX6[0]     ; 9.205  ; 9.205 ; 9.205 ; 9.205  ;
; request[19] ; HEX6[1]     ; 9.195  ; 9.195 ; 9.195 ; 9.195  ;
; request[19] ; HEX6[2]     ; 9.201  ; 9.201 ; 9.201 ; 9.201  ;
; request[19] ; HEX6[3]     ; 9.684  ; 9.684 ; 9.684 ; 9.684  ;
; request[19] ; HEX6[4]     ;        ; 9.721 ; 9.721 ;        ;
; request[19] ; HEX6[5]     ; 9.692  ; 9.692 ; 9.692 ; 9.692  ;
; request[19] ; HEX6[6]     ; 9.702  ; 9.702 ; 9.702 ; 9.702  ;
; request[20] ; HEX7[0]     ; 9.639  ;       ;       ; 9.639  ;
; request[20] ; HEX7[2]     ;        ; 9.726 ; 9.726 ;        ;
; request[20] ; HEX7[3]     ; 9.609  ;       ;       ; 9.609  ;
; request[20] ; HEX7[4]     ; 9.095  ;       ;       ; 9.095  ;
; request[20] ; HEX7[5]     ; 9.765  ;       ;       ; 9.765  ;
; request[21] ; HEX7[0]     ;        ; 9.886 ; 9.886 ;        ;
; request[21] ; HEX7[2]     ; 10.014 ;       ;       ; 10.014 ;
; request[21] ; HEX7[3]     ;        ; 9.856 ; 9.856 ;        ;
; request[21] ; HEX7[5]     ; 10.053 ;       ;       ; 10.053 ;
; request[21] ; HEX7[6]     ;        ; 9.164 ; 9.164 ;        ;
+-------------+-------------+--------+-------+-------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.122 ; -0.431        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.071 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -18.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.122 ; state[1]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.041      ; 1.195      ;
; -0.122 ; state[1]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.041      ; 1.195      ;
; -0.117 ; state[1]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.149      ;
; -0.108 ; StateMachine:controlador|newState[1] ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.140      ;
; -0.086 ; state[0]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.041      ; 1.159      ;
; -0.086 ; state[0]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.041      ; 1.159      ;
; -0.086 ; state[0]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.118      ;
; -0.070 ; state[0]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; -0.007     ; 1.095      ;
; -0.030 ; state[1]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; -0.007     ; 1.055      ;
; 0.074  ; state[1]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.958      ;
; 0.093  ; state[0]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; -0.007     ; 0.932      ;
; 0.162  ; state[1]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 1.000        ; 0.000      ; 0.870      ;
; 0.169  ; state[1]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; -0.007     ; 0.856      ;
; 0.240  ; state[0]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.792      ;
; 0.243  ; StateMachine:controlador|newState[0] ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.789      ;
; 0.250  ; stateDir[0]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.268      ; 1.050      ;
; 0.250  ; stateDir[0]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.268      ; 1.050      ;
; 0.251  ; stateDir[0]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 0.781      ;
; 0.278  ; StateMachineDir:comb_3|newState[1]   ; stateDir[1]                          ; clock        ; clock       ; 1.000        ; -0.268     ; 0.486      ;
; 0.280  ; StateMachineDir:comb_3|newState[0]   ; stateDir[0]                          ; clock        ; clock       ; 1.000        ; -0.268     ; 0.484      ;
; 0.302  ; stateDir[1]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 0.730      ;
; 0.323  ; StateMachine:controlador|emit[16]    ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.709      ;
; 0.328  ; state[0]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 1.000        ; 0.000      ; 0.704      ;
; 0.337  ; StateMachine:controlador|emit[18]    ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.695      ;
; 0.357  ; stateDir[1]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.268      ; 0.943      ;
; 0.357  ; stateDir[1]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.268      ; 0.943      ;
; 0.395  ; StateMachineDir:comb_3|emit[16]      ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 1.000        ; 0.000      ; 0.637      ;
; 0.398  ; StateMachineDir:comb_3|newState[0]   ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 0.634      ;
; 0.411  ; StateMachineDir:comb_3|newState[1]   ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 0.621      ;
; 0.463  ; StateMachine:controlador|newState[1] ; state[1]                             ; clock        ; clock       ; 1.000        ; 0.000      ; 0.569      ;
; 0.473  ; StateMachine:controlador|newState[0] ; state[0]                             ; clock        ; clock       ; 1.000        ; 0.007      ; 0.566      ;
; 0.487  ; stateDir[0]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.545      ;
; 0.513  ; stateDir[1]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.519      ;
; 0.540  ; stateDir[1]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 1.000        ; 0.000      ; 0.492      ;
; 0.543  ; stateDir[1]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.489      ;
; 0.603  ; stateDir[0]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 1.000        ; 0.000      ; 0.429      ;
; 0.604  ; stateDir[0]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 1.000        ; 0.000      ; 0.428      ;
; 0.665  ; StateMachine:controlador|emit[17]    ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                  ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.071 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.268      ; 0.491      ;
; 0.072 ; stateDir[1]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.268      ; 0.492      ;
; 0.215 ; StateMachine:controlador|newState[0] ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; StateMachine:controlador|emit[17]    ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; StateMachine:controlador|emit[18]    ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.274 ; stateDir[0]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.426      ;
; 0.276 ; stateDir[0]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.428      ;
; 0.277 ; stateDir[0]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.337 ; stateDir[1]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.340 ; stateDir[1]                          ; StateMachineDir:comb_3|soma          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.367 ; stateDir[1]                          ; StateMachineDir:comb_3|clear         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.393 ; stateDir[0]                          ; StateMachineDir:comb_3|reset         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.404 ; stateDir[1]                          ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.556      ;
; 0.407 ; StateMachine:controlador|newState[0] ; state[0]                             ; clock        ; clock       ; 0.000        ; 0.007      ; 0.566      ;
; 0.417 ; StateMachine:controlador|newState[1] ; state[1]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.469 ; StateMachineDir:comb_3|newState[1]   ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.482 ; StateMachineDir:comb_3|newState[0]   ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.634      ;
; 0.485 ; StateMachineDir:comb_3|emit[16]      ; StateMachineDir:comb_3|emit[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.637      ;
; 0.510 ; StateMachine:controlador|emit[16]    ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.662      ;
; 0.552 ; state[0]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.567 ; StateMachine:controlador|newState[1] ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.719      ;
; 0.600 ; StateMachineDir:comb_3|newState[0]   ; stateDir[0]                          ; clock        ; clock       ; 0.000        ; -0.268     ; 0.484      ;
; 0.602 ; StateMachineDir:comb_3|newState[1]   ; stateDir[1]                          ; clock        ; clock       ; 0.000        ; -0.268     ; 0.486      ;
; 0.630 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[1]   ; clock        ; clock       ; 0.000        ; 0.268      ; 1.050      ;
; 0.630 ; stateDir[0]                          ; StateMachineDir:comb_3|newState[0]   ; clock        ; clock       ; 0.000        ; 0.268      ; 1.050      ;
; 0.640 ; state[0]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.654 ; state[0]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.847      ;
; 0.659 ; state[0]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.852      ;
; 0.684 ; state[1]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.836      ;
; 0.711 ; state[1]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; -0.007     ; 0.856      ;
; 0.718 ; state[1]                             ; StateMachine:controlador|dataWB      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.870      ;
; 0.731 ; state[1]                             ; StateMachine:controlador|emit[18]    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.924      ;
; 0.732 ; state[1]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; -0.007     ; 0.877      ;
; 0.734 ; state[1]                             ; StateMachine:controlador|emit[16]    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.927      ;
; 0.764 ; state[0]                             ; StateMachine:controlador|newState[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.787 ; state[0]                             ; StateMachine:controlador|emit[17]    ; clock        ; clock       ; 0.000        ; -0.007     ; 0.932      ;
; 0.806 ; state[1]                             ; StateMachine:controlador|abortMem    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.958      ;
; 0.814 ; state[0]                             ; StateMachine:controlador|newState[0] ; clock        ; clock       ; 0.000        ; -0.007     ; 0.959      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|abortMem    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|abortMem    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|dataWB      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|dataWB      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|emit[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|emit[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|newState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|newState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachine:controlador|newState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachine:controlador|newState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|clear         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|clear         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|emit[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|emit[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|newState[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|newState[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|newState[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|newState[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|reset         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|reset         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; StateMachineDir:comb_3|soma          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; StateMachineDir:comb_3|soma          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; stateDir[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; stateDir[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; state[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; state[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|clear|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|clear|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|emit[16]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|emit[16]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|newState[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|newState[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|newState[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|newState[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|reset|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|reset|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_3|soma|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_3|soma|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|abortMem|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|abortMem|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|dataWB|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|dataWB|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|emit[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|emit[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|newState[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|newState[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; controlador|newState[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; controlador|newState[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; stateDir[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; stateDir[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; stateDir[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; listen       ; clock      ; 0.057 ; 0.057 ; Rise       ; clock           ;
; request[*]   ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  request[16] ; clock      ; 1.253 ; 1.253 ; Rise       ; clock           ;
;  request[17] ; clock      ; 3.621 ; 3.621 ; Rise       ; clock           ;
;  request[18] ; clock      ; 3.200 ; 3.200 ; Rise       ; clock           ;
;  request[19] ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  request[20] ; clock      ; 3.635 ; 3.635 ; Rise       ; clock           ;
;  request[21] ; clock      ; 3.619 ; 3.619 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; listen       ; clock      ; 0.376  ; 0.376  ; Rise       ; clock           ;
; request[*]   ; clock      ; 1.251  ; 1.251  ; Rise       ; clock           ;
;  request[16] ; clock      ; 1.251  ; 1.251  ; Rise       ; clock           ;
;  request[17] ; clock      ; -1.238 ; -1.238 ; Rise       ; clock           ;
;  request[18] ; clock      ; -1.022 ; -1.022 ; Rise       ; clock           ;
;  request[19] ; clock      ; -0.860 ; -0.860 ; Rise       ; clock           ;
;  request[20] ; clock      ; -1.020 ; -1.020 ; Rise       ; clock           ;
;  request[21] ; clock      ; -0.869 ; -0.869 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 5.765 ; 5.765 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 3.649 ; 3.649 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 4.775 ; 4.775 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 4.789 ; 4.789 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.791 ; 4.791 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
; abortMem  ; clock      ; 5.612 ; 5.612 ; Rise       ; clock           ;
; clear     ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
; dataWB    ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
; reset     ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
; soma      ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 5.718 ; 5.718 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 5.731 ; 5.731 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 5.611 ; 5.611 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 3.649 ; 3.649 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.055 ; 4.055 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 3.869 ; 3.869 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 3.649 ; 3.649 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
; abortMem  ; clock      ; 5.612 ; 5.612 ; Rise       ; clock           ;
; clear     ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
; dataWB    ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
; reset     ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
; soma      ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; request[16] ; HEX6[0]     ; 2.870 ; 2.870 ; 2.870 ; 2.870 ;
; request[16] ; HEX6[1]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; request[16] ; HEX6[2]     ;       ; 2.858 ; 2.858 ;       ;
; request[16] ; HEX6[3]     ; 2.813 ; 2.813 ; 2.813 ; 2.813 ;
; request[16] ; HEX6[4]     ; 2.816 ;       ;       ; 2.816 ;
; request[16] ; HEX6[5]     ; 2.794 ;       ;       ; 2.794 ;
; request[16] ; HEX6[6]     ; 2.795 ; 2.795 ; 2.795 ; 2.795 ;
; request[17] ; HEX6[0]     ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; request[17] ; HEX6[1]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[17] ; HEX6[2]     ; 5.449 ;       ;       ; 5.449 ;
; request[17] ; HEX6[3]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; request[17] ; HEX6[4]     ;       ; 5.439 ; 5.439 ;       ;
; request[17] ; HEX6[5]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; request[17] ; HEX6[6]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; request[18] ; HEX6[0]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; request[18] ; HEX6[1]     ; 5.350 ;       ;       ; 5.350 ;
; request[18] ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; request[18] ; HEX6[3]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; request[18] ; HEX6[4]     ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; request[18] ; HEX6[5]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; request[18] ; HEX6[6]     ; 5.554 ; 5.554 ; 5.554 ; 5.554 ;
; request[19] ; HEX6[0]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; request[19] ; HEX6[1]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; request[19] ; HEX6[2]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; request[19] ; HEX6[3]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[19] ; HEX6[4]     ;       ; 5.443 ; 5.443 ;       ;
; request[19] ; HEX6[5]     ; 5.422 ; 5.422 ; 5.422 ; 5.422 ;
; request[19] ; HEX6[6]     ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; request[20] ; HEX7[0]     ; 5.424 ;       ;       ; 5.424 ;
; request[20] ; HEX7[2]     ;       ; 5.445 ; 5.445 ;       ;
; request[20] ; HEX7[3]     ; 5.394 ;       ;       ; 5.394 ;
; request[20] ; HEX7[4]     ; 5.175 ;       ;       ; 5.175 ;
; request[20] ; HEX7[5]     ; 5.484 ;       ;       ; 5.484 ;
; request[21] ; HEX7[0]     ;       ; 5.543 ; 5.543 ;       ;
; request[21] ; HEX7[2]     ; 5.571 ;       ;       ; 5.571 ;
; request[21] ; HEX7[3]     ;       ; 5.513 ; 5.513 ;       ;
; request[21] ; HEX7[5]     ; 5.603 ;       ;       ; 5.603 ;
; request[21] ; HEX7[6]     ;       ; 5.214 ; 5.214 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; request[16] ; HEX6[0]     ; 2.870 ; 2.870 ; 2.870 ; 2.870 ;
; request[16] ; HEX6[1]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; request[16] ; HEX6[2]     ;       ; 2.858 ; 2.858 ;       ;
; request[16] ; HEX6[3]     ; 2.813 ; 2.813 ; 2.813 ; 2.813 ;
; request[16] ; HEX6[4]     ; 2.816 ;       ;       ; 2.816 ;
; request[16] ; HEX6[5]     ; 2.794 ;       ;       ; 2.794 ;
; request[16] ; HEX6[6]     ; 2.795 ; 2.795 ; 2.795 ; 2.795 ;
; request[17] ; HEX6[0]     ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; request[17] ; HEX6[1]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[17] ; HEX6[2]     ; 5.449 ;       ;       ; 5.449 ;
; request[17] ; HEX6[3]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; request[17] ; HEX6[4]     ;       ; 5.439 ; 5.439 ;       ;
; request[17] ; HEX6[5]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; request[17] ; HEX6[6]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; request[18] ; HEX6[0]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; request[18] ; HEX6[1]     ; 5.350 ;       ;       ; 5.350 ;
; request[18] ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; request[18] ; HEX6[3]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; request[18] ; HEX6[4]     ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; request[18] ; HEX6[5]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; request[18] ; HEX6[6]     ; 5.554 ; 5.554 ; 5.554 ; 5.554 ;
; request[19] ; HEX6[0]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; request[19] ; HEX6[1]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; request[19] ; HEX6[2]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; request[19] ; HEX6[3]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[19] ; HEX6[4]     ;       ; 5.443 ; 5.443 ;       ;
; request[19] ; HEX6[5]     ; 5.422 ; 5.422 ; 5.422 ; 5.422 ;
; request[19] ; HEX6[6]     ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; request[20] ; HEX7[0]     ; 5.424 ;       ;       ; 5.424 ;
; request[20] ; HEX7[2]     ;       ; 5.445 ; 5.445 ;       ;
; request[20] ; HEX7[3]     ; 5.394 ;       ;       ; 5.394 ;
; request[20] ; HEX7[4]     ; 5.175 ;       ;       ; 5.175 ;
; request[20] ; HEX7[5]     ; 5.484 ;       ;       ; 5.484 ;
; request[21] ; HEX7[0]     ;       ; 5.543 ; 5.543 ;       ;
; request[21] ; HEX7[2]     ; 5.571 ;       ;       ; 5.571 ;
; request[21] ; HEX7[3]     ;       ; 5.513 ; 5.513 ;       ;
; request[21] ; HEX7[5]     ; 5.603 ;       ;       ; 5.603 ;
; request[21] ; HEX7[6]     ;       ; 5.214 ; 5.214 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.566  ; 0.071 ; N/A      ; N/A     ; -1.222              ;
;  clock           ; -1.566  ; 0.071 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -11.107 ; 0.0   ; 0.0      ; 0.0     ; -18.222             ;
;  clock           ; -11.107 ; 0.000 ; N/A      ; N/A     ; -18.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; listen       ; clock      ; 0.306 ; 0.306 ; Rise       ; clock           ;
; request[*]   ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  request[16] ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  request[17] ; clock      ; 6.845 ; 6.845 ; Rise       ; clock           ;
;  request[18] ; clock      ; 5.856 ; 5.856 ; Rise       ; clock           ;
;  request[19] ; clock      ; 6.781 ; 6.781 ; Rise       ; clock           ;
;  request[20] ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  request[21] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; listen       ; clock      ; 0.491  ; 0.491  ; Rise       ; clock           ;
; request[*]   ; clock      ; 2.057  ; 2.057  ; Rise       ; clock           ;
;  request[16] ; clock      ; 2.057  ; 2.057  ; Rise       ; clock           ;
;  request[17] ; clock      ; -1.238 ; -1.238 ; Rise       ; clock           ;
;  request[18] ; clock      ; -1.022 ; -1.022 ; Rise       ; clock           ;
;  request[19] ; clock      ; -0.860 ; -0.860 ; Rise       ; clock           ;
;  request[20] ; clock      ; -1.020 ; -1.020 ; Rise       ; clock           ;
;  request[21] ; clock      ; -0.869 ; -0.869 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clock      ; 11.296 ; 11.296 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 11.093 ; 11.093 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 11.101 ; 11.101 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 11.296 ; 11.296 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 9.912  ; 9.912  ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 7.817  ; 7.817  ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 8.078  ; 8.078  ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 6.857  ; 6.857  ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 7.423  ; 7.423  ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 6.805  ; 6.805  ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 7.093  ; 7.093  ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 9.122  ; 9.122  ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 9.131  ; 9.131  ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 9.103  ; 9.103  ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 9.121  ; 9.121  ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 8.497  ; 8.497  ; Rise       ; clock           ;
; abortMem  ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; clear     ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
; dataWB    ; clock      ; 11.180 ; 11.180 ; Rise       ; clock           ;
; reset     ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
; soma      ; clock      ; 9.416  ; 9.416  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
;  HEX0[0]  ; clock      ; 5.718 ; 5.718 ; Rise       ; clock           ;
;  HEX0[2]  ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  HEX0[3]  ; clock      ; 5.731 ; 5.731 ; Rise       ; clock           ;
;  HEX0[4]  ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  HEX0[5]  ; clock      ; 5.611 ; 5.611 ; Rise       ; clock           ;
;  HEX0[6]  ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
; HEX2[*]   ; clock      ; 3.649 ; 3.649 ; Rise       ; clock           ;
;  HEX2[0]  ; clock      ; 4.055 ; 4.055 ; Rise       ; clock           ;
;  HEX2[2]  ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  HEX2[3]  ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  HEX2[4]  ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  HEX2[5]  ; clock      ; 3.869 ; 3.869 ; Rise       ; clock           ;
;  HEX2[6]  ; clock      ; 3.649 ; 3.649 ; Rise       ; clock           ;
; HEX3[*]   ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  HEX3[0]  ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  HEX3[5]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  HEX3[6]  ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
; HEX4[*]   ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  HEX4[0]  ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  HEX4[1]  ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  HEX4[2]  ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  HEX4[3]  ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  HEX4[4]  ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  HEX4[5]  ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  HEX4[6]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
; HEX5[*]   ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[4]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[5]  ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  HEX5[6]  ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
; abortMem  ; clock      ; 5.612 ; 5.612 ; Rise       ; clock           ;
; clear     ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
; dataWB    ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
; reset     ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
; soma      ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+-------------+-------------+--------+-------+-------+--------+
; Input Port  ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+-------------+-------------+--------+-------+-------+--------+
; request[16] ; HEX6[0]     ; 5.555  ; 5.555 ; 5.555 ; 5.555  ;
; request[16] ; HEX6[1]     ; 5.544  ; 5.544 ; 5.544 ; 5.544  ;
; request[16] ; HEX6[2]     ;        ; 5.520 ; 5.520 ;        ;
; request[16] ; HEX6[3]     ; 5.347  ; 5.347 ; 5.347 ; 5.347  ;
; request[16] ; HEX6[4]     ; 5.355  ;       ;       ; 5.355  ;
; request[16] ; HEX6[5]     ; 5.329  ;       ;       ; 5.329  ;
; request[16] ; HEX6[6]     ; 5.337  ; 5.337 ; 5.337 ; 5.337  ;
; request[17] ; HEX6[0]     ; 9.802  ; 9.802 ; 9.802 ; 9.802  ;
; request[17] ; HEX6[1]     ; 9.824  ; 9.824 ; 9.824 ; 9.824  ;
; request[17] ; HEX6[2]     ; 9.836  ;       ;       ; 9.836  ;
; request[17] ; HEX6[3]     ; 9.686  ; 9.686 ; 9.686 ; 9.686  ;
; request[17] ; HEX6[4]     ;        ; 9.701 ; 9.701 ;        ;
; request[17] ; HEX6[5]     ; 9.663  ; 9.663 ; 9.663 ; 9.663  ;
; request[17] ; HEX6[6]     ; 9.679  ; 9.679 ; 9.679 ; 9.679  ;
; request[18] ; HEX6[0]     ; 9.627  ; 9.627 ; 9.627 ; 9.627  ;
; request[18] ; HEX6[1]     ; 9.617  ;       ;       ; 9.617  ;
; request[18] ; HEX6[2]     ; 9.629  ; 9.629 ; 9.629 ; 9.629  ;
; request[18] ; HEX6[3]     ; 9.981  ; 9.981 ; 9.981 ; 9.981  ;
; request[18] ; HEX6[4]     ; 9.991  ; 9.991 ; 9.991 ; 9.991  ;
; request[18] ; HEX6[5]     ; 9.968  ; 9.968 ; 9.968 ; 9.968  ;
; request[18] ; HEX6[6]     ; 9.977  ; 9.977 ; 9.977 ; 9.977  ;
; request[19] ; HEX6[0]     ; 9.205  ; 9.205 ; 9.205 ; 9.205  ;
; request[19] ; HEX6[1]     ; 9.195  ; 9.195 ; 9.195 ; 9.195  ;
; request[19] ; HEX6[2]     ; 9.201  ; 9.201 ; 9.201 ; 9.201  ;
; request[19] ; HEX6[3]     ; 9.684  ; 9.684 ; 9.684 ; 9.684  ;
; request[19] ; HEX6[4]     ;        ; 9.721 ; 9.721 ;        ;
; request[19] ; HEX6[5]     ; 9.692  ; 9.692 ; 9.692 ; 9.692  ;
; request[19] ; HEX6[6]     ; 9.702  ; 9.702 ; 9.702 ; 9.702  ;
; request[20] ; HEX7[0]     ; 9.639  ;       ;       ; 9.639  ;
; request[20] ; HEX7[2]     ;        ; 9.726 ; 9.726 ;        ;
; request[20] ; HEX7[3]     ; 9.609  ;       ;       ; 9.609  ;
; request[20] ; HEX7[4]     ; 9.095  ;       ;       ; 9.095  ;
; request[20] ; HEX7[5]     ; 9.765  ;       ;       ; 9.765  ;
; request[21] ; HEX7[0]     ;        ; 9.886 ; 9.886 ;        ;
; request[21] ; HEX7[2]     ; 10.014 ;       ;       ; 10.014 ;
; request[21] ; HEX7[3]     ;        ; 9.856 ; 9.856 ;        ;
; request[21] ; HEX7[5]     ; 10.053 ;       ;       ; 10.053 ;
; request[21] ; HEX7[6]     ;        ; 9.164 ; 9.164 ;        ;
+-------------+-------------+--------+-------+-------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; request[16] ; HEX6[0]     ; 2.870 ; 2.870 ; 2.870 ; 2.870 ;
; request[16] ; HEX6[1]     ; 2.860 ; 2.860 ; 2.860 ; 2.860 ;
; request[16] ; HEX6[2]     ;       ; 2.858 ; 2.858 ;       ;
; request[16] ; HEX6[3]     ; 2.813 ; 2.813 ; 2.813 ; 2.813 ;
; request[16] ; HEX6[4]     ; 2.816 ;       ;       ; 2.816 ;
; request[16] ; HEX6[5]     ; 2.794 ;       ;       ; 2.794 ;
; request[16] ; HEX6[6]     ; 2.795 ; 2.795 ; 2.795 ; 2.795 ;
; request[17] ; HEX6[0]     ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; request[17] ; HEX6[1]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[17] ; HEX6[2]     ; 5.449 ;       ;       ; 5.449 ;
; request[17] ; HEX6[3]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; request[17] ; HEX6[4]     ;       ; 5.439 ; 5.439 ;       ;
; request[17] ; HEX6[5]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; request[17] ; HEX6[6]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; request[18] ; HEX6[0]     ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; request[18] ; HEX6[1]     ; 5.350 ;       ;       ; 5.350 ;
; request[18] ; HEX6[2]     ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; request[18] ; HEX6[3]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; request[18] ; HEX6[4]     ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; request[18] ; HEX6[5]     ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; request[18] ; HEX6[6]     ; 5.554 ; 5.554 ; 5.554 ; 5.554 ;
; request[19] ; HEX6[0]     ; 5.172 ; 5.172 ; 5.172 ; 5.172 ;
; request[19] ; HEX6[1]     ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; request[19] ; HEX6[2]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; request[19] ; HEX6[3]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; request[19] ; HEX6[4]     ;       ; 5.443 ; 5.443 ;       ;
; request[19] ; HEX6[5]     ; 5.422 ; 5.422 ; 5.422 ; 5.422 ;
; request[19] ; HEX6[6]     ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; request[20] ; HEX7[0]     ; 5.424 ;       ;       ; 5.424 ;
; request[20] ; HEX7[2]     ;       ; 5.445 ; 5.445 ;       ;
; request[20] ; HEX7[3]     ; 5.394 ;       ;       ; 5.394 ;
; request[20] ; HEX7[4]     ; 5.175 ;       ;       ; 5.175 ;
; request[20] ; HEX7[5]     ; 5.484 ;       ;       ; 5.484 ;
; request[21] ; HEX7[0]     ;       ; 5.543 ; 5.543 ;       ;
; request[21] ; HEX7[2]     ; 5.571 ;       ;       ; 5.571 ;
; request[21] ; HEX7[3]     ;       ; 5.513 ; 5.513 ;       ;
; request[21] ; HEX7[5]     ; 5.603 ;       ;       ; 5.603 ;
; request[21] ; HEX7[6]     ;       ; 5.214 ; 5.214 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 69       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 69       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 122   ; 122  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 22 17:24:22 2019
Info: Command: quartus_sta SnoopingMSF -c SnoopingMSI
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SnoopingMSI.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.566       -11.107 clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -18.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.122        -0.431 clock 
Info (332146): Worst-case hold slack is 0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.071         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -18.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Fri Nov 22 17:24:24 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


