<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:33.2233</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0043414</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0145951</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 절연층; 상기 제1 절연층 상면에 배치된 제2 절연층; 상기 제1 절연층의 상면과 상기 제2 절연층의 상면 사이에 배치된 제1 전극층; 상기 제2 절연층의 상면 상에 배치된 제2 전극층; 상기 제1 절연층의 상면과 저면을 관통한 제1 비아전극; 및 상기 제1 전극층과 상기 제2 전극층 사이에 배치된 제2 비아전극;을 포함하고, 상기 제1 절연층의 두께에 대한 상기 제2 절연층의 두께의 비는 1:0.8 내지 1:1.2 이고, 상기 제1 비아전극과 상기 제2 비아전극의 수직 방향의 두께는 서로 다른 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층의 상면에 배치된 제2 절연층;상기 제1 절연층의 상면과 상기 제2 절연층의 상면 사이에 배치된 제1 전극층;상기 제2 절연층의 상면 상에 배치된 제2 전극층;상기 제1 절연층의 상면과 저면을 관통한 제1 비아전극; 및상기 제1 전극층과 상기 제2 전극층 사이에 배치된 제2 비아전극;을 포함하고,상기 제1 절연층의 두께에 대한 상기 제2 절연층의 두께의 비는 1:0.8 내지 1:1.2 이고,상기 제1 비아전극과 상기 제2 비아전극의 수직 방향의 두께는 서로 다른 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 비아전극의 폭은 제1 절연층의 상면에서 저면을 향할수록 점진적으로 증가하고,상기 제2 비아전극의 폭은 상기 제2 절연층의 상면에서 저면을 향할수록 점진적으로 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 전극층은 제1 패턴부를 포함하고, 상기 제2 전극층은 제2 패턴부를 포함하고, 상기 제1 패턴부 및 제2 패턴부는 5㎛이하의 선폭을 갖는 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 비아전극은 상기 제1 패턴부와 상기 제2 패턴부 사이에서 상기 제1 패턴부 및 제2 패턴부와 수직으로 중첩되지 않는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 절연층의 저면에 배치되는 제3 절연층;을 포함하고,상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층은 동일 물질로 이루어진 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 절연층의 저면에 배치되는 제3 절연층;을 포함하고,상기 제2 절연층 및 상기 제3 절연층은 광경화성 수지로 이루어지고,상기 제1 절연층은 열경화성 수지로 이루어진 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 제1 전극층은 상기 제1 절연층의 상면에 배치되는 제1 비아랜드;를 포함하고,상기 제1 비아랜드는 상기 제1 패턴부 대비 폭이 큰 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제3항에 있어서,상기 제2 절연층 상에 상기 제1 패턴부 또는 상기 제2 패턴부와 연결되는 반도체 소자;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제3항에 있어서,상기 제1 절연층의 저면에 배치되는 제3 절연층;상기 제1 절연층의 저면과 상기 제3 절연층의 저면 사이에 배치된 제3 전극층;을 포함하고,상기 제3 전극층은 제3 패턴부;를 포함하고,상기 제1 패턴부 및 상기 제3 패턴부는 상기 제1 비아전극과 수평 방향으로 어긋나는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제3항에 있어서,제1 절연층의 저면에 배치된 제3 절연층;상기 제1 절연층의 저면과 상기 제3 절연층의 저면 사이에 배치된 제3 전극층;제3 절연층의 저면에 배치된 제4 전극층; 제3 전극층과 제4 전극층 사이의 제3 비아전극;을 더 포함하고,상기 제3 비아전극의 폭은 제1 절연층의 상면에서 저면을 향할수록 점진적으로 증가하고,상기 제2 비아전극의 폭은 상기 제2 절연층의 상면에서 저면을 향할수록 점진적으로 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제3 전극층은 제3 패턴부;를 포함하고,상기 제4 전극층은 제4 패턴부;를 포함하고,상기 제1 패턴부, 상기 제2 패턴부, 상기 제3 패턴부 및 상기 제4 패턴부는 수직 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 비아전극의 두께는 상기 제2 비아전극의 두께보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 비아전극의 최소폭은 상기 제2 비아전극의 최소폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 전극층은 상기 제1 비아전극과 연결되고, 상기 제2 절연층의 상면과 상기 제1 절연층의 상면 사이에 배치되는 제1 비아랜드;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,제1 절연층의 저면에 배치된 제3 절연층;상기 제1 절연층의 저면과 상기 제3 절연층의 저면 사이에 배치된 제3 전극층;을 포함하고,상기 제2 전극층은 상기 제2 절연층의 상면에 배치되는 제2 비아랜드;를 포함하고,상기 제3 전극층은 상기 제1 절연층의 저면과 상기 제3 절연층의 저면 사이에 배치되는 제3 비아랜드;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제1 비아전극의 상면과 상기 제2 비아전극의 저면은 서로 수직 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 제2 비아전극의 저면은 상기 제1 비아전극의 상면과 수직 중첩되는 중첩부와, 수직 중첩되지 않는 비중첩부를 포함하는 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, Jong Bae</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.29</receiptDate><receiptNumber>1-1-2024-0355241-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240043414.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828ebb188cd9ea1095751660c98de84ce6fef2b028ee708cfb94b976ae74d443cbd06f73300a68b336f909cfd956a8f1e6ae1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae0584f674ea4203383a160b5884dce67d5f78f872e99fc5c58333cc2e8d964793a52d340b357d91a26c9e0c74bbd1443a6e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>