


                               ÿPÿOÿRÿTÿYÿ ÿZÿ8ÿ0

CPU-CTC (U 857)

bit 0 = 0 - vektor pıeruçen¡:
                bit 0 = 0
                bit 1 a bit 2 = adresa kan lu
                bit 3 a§ bit 7 = adresa vektoru


ü¡dic¡ slovo kan lu (z pis):

  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³MOD³DIV³FLA³STR³KON³SET³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³   bit:
  ³   ³   ³   ³   ³   ³   ³   ÀÄÄ> 0: oznaŸen¡ ı¡dic¡ho slova kan lu
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ÀÄÄÄÄÄÄ> 1: 0=Ÿ¡taŸ neovlivnØn; 1=zastaven¡ Ÿ¡taŸe
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄ> 2: 0=nen¡ Ÿas.konst.; 1=n sleduje Ÿas.konst.
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 3: 0=start dalç¡m strojovìm cyklem
  ³   ³   ³   ³                       1=start vnØjç¡m sign lem
  ³   ³   ³   ³
  ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 4: 0=negativn¡ hrana; 1=pozitivn¡ hrana
  ³   ³   ³
  ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 5: 0=pıeddØliŸ 1/16; 1=pıeddØliŸ 1/256
  ³   ³
  ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 6: 0=ŸasovaŸ; 1=Ÿ¡taŸ
  ³
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 0=pıeruçen¡ zak z no; 1=pıeruç. povoleno

Ÿten¡: aktu ln¡ obsah Ÿ¡taŸe/ŸasovaŸe


CPU-PIO (U 855)

bit 0 = 0: vektor pıeruçen¡


bit 0 = 1: ı¡zen¡ portu

nastaven¡ m¢du:
 7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³M1 ³M0 ³ x ³ x ³ 1 ³ 1 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³   ³ ÚÄÄÄ¿
  ³   ³ ³m¢d³
ÚÄÁÄÂÄÁÄÅÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 0 ³ 0 ³ 0 ³   bajtovì vìstup                                                ³
³ 0 ³ 1 ³ 1 ³   bajtovì vstup                                                 ³
³ 1 ³ 0 ³ 2 ³   bajtovì vstup/vìstup (pouze kan l A)                          ³
³ 1 ³ 1 ³ 3 ³   bitovì vstup/vìstup (n sleduje bajt definice 1=vstup/0=vìstup)³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ

ı¡zen¡ pıeruçen¡:
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³AND³HIG³MAS³ 0 ³ 1 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³   ³   ³   ³                  bit
  ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 4: 1=n sleduje bajt masky (0=bit se projev¡)
  ³   ³   ³
  ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 5: 1=pıeruçen¡ zp…sob¡ £roveå HIGH bitu ("1")
  ³   ³
  ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 6: 1=prov d¡ se AND mezi bity; 0=OR mezi bity
  ³
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 1=pıeruçen¡ povoleno; 0=z kaz pıeruçen¡


zkr cen‚ ı¡zen¡ pıeruçen¡:
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³ x ³ x ³ x ³ 0 ³ 0 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³                              bit
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 1=pıeruçen¡ povoleno; 0=z kaz pıeruçen¡





CPU-SIO (U 856)


z pis:

WR0: nastaven¡ registru a reset stav… SIO
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   ³  volba registru:
  ³   ³   ³   ³   ³   0   0   0    registr 0
  ³   ³   ³   ³   ³   0   0   1    registr 1
  ³   ³   ³   ³   ³   0   1   0    registr 2
  ³   ³   ³   ³   ³   0   1   1    registr 3
  ³   ³   ³   ³   ³   1   0   0    registr 4
  ³   ³   ³   ³   ³   1   0   1    registr 5
  ³   ³   ³   ³   ³   1   1   0    registr 6
  ³   ³   ³   ³   ³   1   1   1    registr 7
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³
  ³   ³   0   0   0   nulovì povel
  ³   ³   0   0   1   pıeruçen¡ vys¡l n¡
  ³   ³   0   1   0   reset pıeruçen¡ od extern¡ho statutu kan lu
  ³   ³   0   1   1   reset kan lu
  ³   ³   1   0   0   uvolnØn¡ INT pro n sleduj¡c¡ pıijatì znak
  ³   ³   1   0   1   reset vys¡l n¡ - INT pending
  ³   ³   1   1   0   reset chyby
  ³   ³   1   1   1   RETI (pouze kan l A)
  ³   ³
  ³   ³
  0   0   nulovì k¢d
  0   1   reset bufferu CRC pıij¡maŸe
  1   0   reset gener toru CRC vys¡laŸe
  1   1   reset CRC/stavov‚ buåky SYNC v RR0


WR1: Nastaven¡ zp…sobu pıeruçen¡ a funkce WAIT/READY
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   1=uvolnØn¡ pıeruçen¡ vnØjç¡m stavem
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   1=uvolnØn¡ pıeruçen¡ vys¡laŸem
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   1=statut ovlivåuje vektor pıeruçen¡ (pouze kan l B)
  ³   ³   ³   ³   ³
  ³   ³   ³   0   0  z kaz pıeruçen¡ od pıij¡maŸe
  ³   ³   ³   0   1  pıeruçen¡ od pıij¡maŸe pouze prvn¡m znakem nebo chybou
  ³   ³   ³   1   0  pıeruçen¡ ka§dìm pıijatìm znakem (parita ovlivn¡ vektor)
  ³   ³   ³   1   1  pıeruçen¡ ka§dìm pıijatìm znakem (parita neovlivn¡ vektor)
  ³   ³   ³
  ³   ³   0=WAIT/READY pıi zaplnØn¡ vys¡laŸe
  ³   ³   1=WAIT/READY pıi pr zdn‚m pıij¡maŸi
  ³   ³
  ³   0=funkce WAIT
  ³   1=funkce READY
  ³
  uvolnØn¡ WAIT/READY


WR2: Vektor pıeruçen¡ (pouze kan l B)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³V7 ³V6 ³V5 ³V4 ³V3 ³V2 ³V1 ³ 0 ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÙ
                  ³   ³   ³
                  0   0   0  kan l B: vys¡lac¡ buffer je pr zdnì
                  0   0   1  kan l B: zmØna extern¡ho stavu
                  0   1   0  kan l B: je pıipraven pıijatì znak
                  0   1   1  kan l B: zvl çtn¡ podm¡nky pı¡jmu
                  1   0   0  kan l A: vys¡lac¡ buffer je pr zdnì
                  1   0   1  kan l A: zmØna extern¡ho stavu
                  1   1   0  kan l A: je pıipraven pıijatì znak
                  1   1   1  kan l A: zvl çtn¡ podm¡nky pı¡jmu
                (V1 a§ V3 jsou ovlivnØni stavem pouze je-li D2(WR1)=0)








WR3: Nastaven¡ parametr… pıij¡maŸe
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   uvolnØn¡ pıij¡maŸe
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   blokov n¡ pı¡jmu synchronizaŸn¡ho znaku 16H
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   pracovn¡ re§im hled n¡ adresy SDLC
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   uvolnØn¡ CRC pıij¡maŸe
  ³   ³   ³   ³
  ³   ³   ³   zah jen¡ hledac¡ f ze (HUNT-phase)
  ³   ³   ³
  ³   ³   uvolnØn¡ d lkov‚ obsluhy (Auto Enables) - ovl d n¡ sign ly CTS a DCD
  ³   ³
  0   0   pıij¡maŸ: 5 bit… na znak
  0   1   pıij¡maŸ: 7 bit… na znak
  1   0   pıij¡maŸ: 6 bit… na znak
  1   1   pıij¡maŸ: 8 bit… na znak


WR4: Nastaven¡ re§imu pıij¡maŸe a vys¡laŸe
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   pıenos s paritou
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   0=lich  parita; 1=sud  parita
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   0   0  synchronn¡ pracovn¡ re§im
  ³   ³   ³   ³   0   1  1 stop-bit     Ä¿
  ³   ³   ³   ³   1   0  1 1/2 stop-bit  ÃÄ asynchronn¡ pracovn¡ re§im
  ³   ³   ³   ³   1   1  2 stop-bity    ÄÙ
  ³   ³   ³   ³
  ³   ³   0   0  monosynchronn¡ m¢d (8-bitovì synchronizaŸn¡ znak) Ä¿  volby
  ³   ³   0   1  bisynchronn¡ m¢d (16-bitovì synchronizaŸn¡ znak)   ÃÄ  pro
  ³   ³   1   0  m¢d SDLC=hled n¡ adresy (n vØçt¡ 01111110=7eh)     ³ synchronn¡
  ³   ³   1   1  m¢d s extern¡ synchronizac¡                       ÄÙ  provoz
  ³   ³
  0   0  dØlen¡ taktu TxC a RxC 1/1
  0   1  dØlen¡ taktu TxC a RxC 1/16
  1   0  dØlen¡ taktu TxC a RxC 1/32
  1   1  dØlen¡ taktu TxC a RxC 1/64


WR5: Nastaven¡ parametr… vys¡laŸe
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   uvolnØn¡ CRC vys¡laŸe
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   po§adavek k vys¡l n¡ (RTS)
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   0=m¢d SDLC-CRC (hled n¡ adresy); 1=m¢d CRC-16
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   uvolnØn¡ vys¡laŸe
  ³   ³   ³   ³
  ³   ³   ³   pıeruçen¡ vys¡l n¡
  ³   ³   ³
  ³   0   0  vys¡laŸ: 5 bit… na znak
  ³   0   1  vys¡laŸ: 7 bit… na znak
  ³   1   0  vys¡laŸ: 6 bit… na znak
  ³   1   1  vys¡laŸ: 8 bit… na znak
  ³
  vys¡l n¡ v provozu (DTR)


WR6: vys¡lac¡ synch.bajt (MONO-SYNC), 1.synch.bajt (BI-SYNC), adresa pro SDLC
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ

WR7: pıij¡m. synch.bajt (MONO-SYNC), 2.synch.bajt (BI-SINC), n vØçt¡ SDLC (7Eh)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ

Ÿten¡:

RR0: Stavov‚ informace vnitın¡ho stavu SIO
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   v pıij¡mac¡m bufferu pıipraven znak
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   pıeruçen¡ prob¡h 
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   vys¡lac¡ buffer pr zdnì
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   DCD
  ³   ³   ³   ³
  ³   ³   ³   SYNC/HUNT
  ³   ³   ³
  ³   ³   CTS
  ³   ³
  ³   vysl n¡ znaku CRC resp. SYNC
  ³
  pıeruçen¡


RR1: stavov‚ bity zvl çtn¡ch pı¡jmovìch podm¡nek
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   vys¡laŸ pr zdnì
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   0   0   0
  ³   ³   ³   ³   0   0   1
  ³   ³   ³   ³   0   1   0
  ³   ³   ³   ³   0   1   1
  ³   ³   ³   ³   1   0   0
  ³   ³   ³   ³   1   0   1
  ³   ³   ³   ³   1   1   0
  ³   ³   ³   ³   1   1   1
  ³   ³   ³   ³
  ³   ³   ³   chyba parity
  ³   ³   ³
  ³   ³   chyba pıeteŸen¡ pıij¡maŸe
  ³   ³
  ³   chyba r mu CRC
  ³
  konec r mu (SDLC)


RR2: vektor pıeruçen¡ (V1 a§ V3 jsou ovlivnØni stavem pouze je-li D2(WR1)=0)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³V7 ³V6 ³V5 ³V4 ³V3 ³V2 ³V1 ³ 0 ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÙ
                  ³   ³   ³
                  0   0   0  kan l B: vys¡lac¡ buffer je pr zdnì
                  0   0   1  kan l B: zmØna extern¡ho stavu
                  0   1   0  kan l B: je pıipraven pıijatì znak
                  0   1   1  kan l B: zvl çtn¡ podm¡nky pı¡jmu
                  1   0   0  kan l A: vys¡lac¡ buffer je pr zdnì
                  1   0   1  kan l A: zmØna extern¡ho stavu
                  1   1   0  kan l A: je pıipraven pıijatì znak
                  1   1   1  kan l A: zvl çtn¡ podm¡nky pı¡jmu
