# HDL
Verilog HDLで記述。(拡張子は.v)
KR風→引数に変数名のみ，以下の行に型宣言。
1モジュールにあるブロックは同時実行。
