`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    15:55:44 12/15/2016 
// Design Name: 
// Module Name:    map_sync 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module map_sync(
input wire clk,
input wire vidon,
input wire [9:0] hc,
input wire [9:0] vc,
output reg [12:0] data
    );

endmodule
