<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:37.2037</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7022677</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.08.29</openDate><openNumber>10-2025-0129681</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 39/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/84</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 제공한다. 반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 절연층, 및, 제 2 절연층을 포함하고, 제 1 도전층 및 제 2 도전층 중 적어도 한쪽은 서로 다른 금속을 포함하는 2층의 도전층을 포함하고, 2층의 도전층 중 위 측의 도전층은 아래 측의 도전층의 상면의 적어도 일부 및 측면의 적어도 일부를 덮고, 제 1 절연층은 제 1 도전층 위에 위치하고, 제 2 도전층은 제 1 절연층 위에 위치하고, 반도체층은 제 1 도전층의 상면, 제 2 도전층의 상면 및 측면, 그리고 제 1 절연층의 측면과 접하고, 제 2 절연층은 반도체층 위에 위치하고, 제 3 도전층은 제 2 절연층 위에 위치하며, 제 2 절연층을 개재하여 반도체층과 중첩되는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.27</internationOpenDate><internationOpenNumber>WO2024134442</internationOpenNumber><internationalApplicationDate>2023.12.18</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/062851</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 절연층, 및 제 2 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 2 도전층은 제 4 도전층과 제 5 도전층을 포함하고,상기 제 4 도전층과 상기 제 5 도전층은 서로 다른 금속을 포함하고,상기 제 5 도전층은 상기 제 4 도전층의 상면의 적어도 일부 및 측면의 적어도 일부를 덮고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 5 도전층의 상면 및 측면, 그리고 상기 제 1 절연층의 측면과 접하고,상기 제 2 절연층은 상기 반도체층 위에 위치하고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하며, 상기 제 2 절연층을 개재(介在)하여 반도체층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 절연층, 및 제 2 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하며, 제 1 개구를 포함하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하며, 상기 제 1 개구와 중첩되는 제 2 개구를 포함하고,상기 제 2 도전층은 제 4 도전층과 제 5 도전층을 포함하고,상기 제 4 도전층과 상기 제 5 도전층은 서로 다른 금속을 포함하고,상기 제 5 도전층은 상기 제 4 도전층의 상면의 적어도 일부 및 측면의 적어도 일부를 덮고,상기 반도체층은 상기 제 1 개구 및 상기 제 2 개구를 통하여 상기 제 1 도전층의 상면과 접하며, 상기 제 5 도전층의 상면 및 상기 제 2 개구에서의 측면과, 상기 제 1 절연층의 상기 제 1 개구에서의 측면 각각과 접하고,상기 제 2 절연층은 상기 반도체층 위에 위치하고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하며, 상기 제 2 절연층을 개재하여 상기 반도체층과 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 4 도전층은 제 3 개구를 포함하고,상기 제 5 도전층은 상면에서 보았을 때, 상기 제 3 개구의 내측에 상기 제 2 개구를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 도전층은 제 6 도전층과 제 7 도전층을 포함하고,상기 제 6 도전층과 상기 제 7 도전층은 서로 다른 금속을 포함하고,상기 제 7 도전층은 상기 제 6 도전층의 상면의 적어도 일부 및 측면의 적어도 일부를 덮는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 반도체층은 채널 형성 영역에 금속 산화물을 포함하고,상기 제 5 도전층은 제 1 산화물 도전체층을 포함하고,상기 제 7 도전층은 제 2 산화물 도전체층을 포함하고,상기 반도체층은 상기 제 1 산화물 도전체층 및 상기 제 2 산화물 도전체층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제 4 도전층의 도전율은 상기 제 5 도전층의 도전율보다 높고,상기 제 6 도전층의 도전율은 상기 제 7 도전층의 도전율보다 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 4 항에 있어서,상기 제 1 도전층은 제 8 도전층을 포함하고,상기 제 6 도전층은 상기 제 8 도전층 위에 위치하고,상기 제 6 도전층의 단부보다 외측에서 상기 제 7 도전층과 상기 제 8 도전층이 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 도전층은 제 9 도전층을 포함하고,상기 제 4 도전층은 상기 제 9 도전층 위에 위치하고,상기 제 4 도전층의 단부보다 외측에서 상기 제 5 도전층과 상기 제 9 도전층이 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 4 항에 있어서,상기 제 5 도전층은 제 1 금속층과, 상기 제 1 금속층 위의 제 1 금속 산화물층을 포함하고,상기 제 1 금속층과 상기 제 1 금속 산화물층은 같은 금속을 포함하고,상기 제 1 금속층은 상기 제 1 금속 산화물층을 통하여 상기 반도체층과 전기적으로 접속되고,상기 제 7 도전층은 제 2 금속층과 상기 제 2 금속층 위의 제 2 금속 산화물층을 포함하고,상기 제 2 금속층과 상기 제 2 금속 산화물층은 같은 금속을 포함하고,상기 제 2 금속층은 상기 제 2 금속 산화물층을 통하여 상기 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 4 항에 있어서,상기 제 6 도전층은 제 8 도전층과, 상기 제 8 도전층 위의 제 9 도전층을 포함하고,상기 제 8 도전층의 상면 형상은 상기 제 9 도전층의 상면 형상과 일치하거나 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 4 도전층은 제 10 도전층과, 상기 제 10 도전층 위의 제 11 도전층을 포함하고,상기 제 11 도전층의 상면 형상은 상기 제 10 도전층의 상면 형상과 일치하거나 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 절연층은 상기 제 1 도전층 위의 질소와 실리콘을 포함하는 제 1 층과, 상기 제 1 층 위의 산소와 실리콘을 포함하는 제 2 층과, 상기 제 2 층 위의 질소와 실리콘을 포함하는 제 3 층을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 1 절연층은 상기 제 1 도전층과 상기 제 1 층 사이에 위치하는 제 4 층과, 상기 제 3 층 위의 제 5 층을 포함하고,상기 제 4 층은 상기 제 1 층보다 수소 함유량이 많은 영역을 포함하고,상기 제 5 층은 상기 제 3 층보다 수소 함유량이 많은 영역을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MATSUMOTO, Marie</engName><name>마츠모토 마리에</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SATO, Rai</engName><name>사토 라이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진초 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.12.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-206895</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.07</receiptDate><receiptNumber>1-1-2025-0762490-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-5-2025-0128968-87</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257022677.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a14cbc72e9fa62090325a9162c944f70dadf2ea46a4da579281a82202b8175c84d907fdbfe26f21b8311856265a583b13d88620ffe62d297</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffdf99049287415e974cbb0db174de9a767f15e7b77312443982df57619c66baf366faa129c54200cc49d2f43fbfd047510ee80697dbe5dac</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>