微電子封裝 Microelectronic   package 
 微電子封裝 包含 具有 第一 表面區域 ( 125 ) 之 第一 基板 ( 120 ) 以及 具有 第二 表面區域 ( 13 5 ) 之 第二基板 ( 13 0 ) 。 該 第一 基板 在 第一 表面 ( 12 1 ) 包含 具有 第一 間距 ( 12 7 ) 之 第 一組 互連 ( 12 6 ) ， 而且 該 第一 基板 在 第二 表面 ( 22 2 ) 包含 具有 第二 間距 ( 129 ) 之 第 二組 互連 ( 128 ) 。 該 第二基板 係 利用 該 第 二組 互連 而 耦接 至該 第一 基板 ， 而且 該 第二基板 包含 具有 第三 間距 ( 23 7 ) 之 第三組 互連 ( 23 6 ) 以及 利用 微通孔 ( 24 0 ) 彼此 連接 之內 部導電層 ( 23 3 , 234 ) 。 該 第一 間距 小於 第二 間距 ， 該 第二 間距 小於 該 第三 間距 ， 而且 該 第一 表面區域 小於 該 第二 表面區域 。 A   microelectronic   package   in clu des   a   first   substrate   ( 120 )   hav in g   a   first   surface   area   ( 125 )   and   a   second   substrate   ( 13 0 )   hav in g   a   second   surface   area   ( 13 5 ) .   The   first   substrate   in clu des   a   first   set   of   interconnects   ( 12 6 )   hav in g   a   first   pitch   ( 12 7 )   at   a   first   surface   ( 12 1 )   and   a   second   set   of   interconnects   ( 128 )   hav in g   a   second   pitch   ( 129 )   at   a   second   surface   ( 22 2 ) .   The   second   substrate   is   coupled   to   the   first   substrate   using   the   second   set   of   interconnects   and   in clu des   a   third   set   of   interconnects   ( 23 6 )   hav in g   a   third   pitch   ( 23 7 )   and   internal   electrical ly   conductive   layers   ( 23 3 ,   234 )   connected   to   each   other   with   a   micro via   ( 24 0 ) .   The   first   pitch   is   small er   t han   the   second   pitch ,   the   second   pitch   is   small er   t han   the   third   pitch ,   and   the   first   surface   area   is   small er   t han   the   second   surface   area . 
 本 發明 所 揭示 之 實施例 一般 係 關於 微電子裝置 之 封裝 ， 且 特別 關於 高密度 微電子封裝 之 內的 電性 佈線 分佈 。 
 積體電路晶粒 及其 它 微電子裝置 一般 被 封入 封裝內 ， 該 封裝 最 重要 之 功能 在於 能 在 晶粒 與 插座 、 主機板 或 其它 次 級元件 之間 產生 電連接 。 當 晶粒 尺寸縮小 及 互連 密度 增加 ， 這種 電連接 的 大小 就 必須 調整成 匹配 一般 存在 於 晶粒 之較 小間距 以及 一般 存在 於 次 級元件 之較 大間距 兩者 。 
 一種 現存 方法 用於 在 微電子封裝 之 內調 整 互連 尺寸 是 使用 單一 高密度互連 ( HDI ) 基板 ， 藉以 處理 從 晶粒凸塊 間距 ( 典型 間距 值可為 15 0 微米 ( μ m ) ) 到 系統板 級間 距 ( 典型 間距 值可為 100 0 μ m ， 亦即 1.0 毫米 ( mm ) ) 之 空間轉換 。 這種 方法 產生 非常 細微的 線路 、 空間 及 通孔 設計規則 ， 以 達成 晶粒 選路 及 非常大的 基板 本體尺寸 ， 而 可以 系統板 級間 距來 構成 界面 。 
 鑑 於 上述 習知技 術 之 種種 缺失 ， 本 發明 之一 目的 係 提供 一種 能 增強線 路 與 介電層 之 結合力 且 滿足 線路 細 間距需求 之 封裝基板 。 
 
 本 發明 之 另一 目的 係 提供 一種 能 降 低製造成本 之封 
 裝基板 。 
 
 為 達 上述 及其 他 目的 ， 本 發明揭露 一種 封裝基板 ， 係 包括 ： 基 板本體 ； 線路層 ， 係設 於 該 基 板本體 上 ； 抗氧化層 ， 係 形成 於 該 線路層 之外 露 表面 上 ， 且 該 抗氧化層 含有 氮 ； 以及 介電層 ， 係設 於 該 基 板本體 與 抗氧化層 上 ， 令該 抗氧化層 之 氮 與 該 介電層 中 之 原子 形成 鍵結 ， 俾以 增強 該 介電層 與 該 抗氧化層 之間 的 結合力 。 
 
 前述 之 封裝基板 中 ， 形成 該 線路層 之 材料 係 為銅 ， 且 該 線路層 具有 複數 導電跡線 及複數 電性接觸墊 。 
 
 前述 之 封裝基板 中 ， 較佳地 ， 該 抗氧化 層係 為 含氮 之 脂肪族單 環氫化 物 ( Aliphatic   single   ring   hydrogen   compound ) 所 形成 者 ， 如 苯并三唑 ( Benzotriazole ) 。 
 
 前述 之 封裝基板 中 ， 該 介電層 係 為 高分子材料 所 形成 者 ， 較佳地 ， 係 為 環氧樹脂 所 形成 者 。 
 
 由 上 可知 ， 本 發明 之 封裝基板 藉由 該 線路層 上 形成 該 抗氧化層 ， 以 藉由 該 抗氧化層 與 介電層 之間 的 鍵結 而 增強 該 線路層 與 介電層 之 結合力 ， 無須 如 習知 藉由 CZ 或 黑化 製程 ， 以 於 該 線路層 之外 露 表面 上 形成 粗糙面 ， 因此 本 發明 可 降低 該 線路層 表面 之 粗糙度 而 減少 線路層 之 阻值 與 阻抗變化 ， 以 有利於 細 間距 製作 ， 而 達到 增強線 路 與 介電層 之 結合力 且 滿足 細 間距 之 需求 之 目的 ； 再者 ， 該 抗氧化層 易 於 形成 ， 而 能達到 降 低製造成本 之 目的 。 
 100 ． ． ． 微電子封裝 
 110 ． ． ． 晶粒 
 120 ． ． ． 基板 
 12 1 ． ． ． 表面 
 125 ． ． ． 表面區域 
 13 0 ． ． ． 基板 
 13 1 ． ． ． 表面 
 13 5 ． ． ． 表面區域 
 15 2 ． ． ． 導電線 跡 
 15 3 ． ． ． 間隔 
 162 ． ． ． 導電線 跡 
 16 3 ． ． ． 間隔 
 22 2 ． ． ． 表面 
 22 5 ． ． ． 核心 
 226 ． ． ． 互連 
 22 7 ． ． ． 間距 
 22 8 ． ． ． 互連 
 22 9 ． ． ． 間距 
 23 2 ． ． ． 表面 
 23 3 ． ． ． 內 部導電層 
 234 ． ． ． 內 部導電層 
 23 6 ． ． ． 互連 
 23 7 ． ． ． 間距 
 24 0 ． ． ． 微通孔 
 24 5 ． ． ． 整合式 被動裝置 
 25 1 ． ． ． 穿孔 
 
 藉由 配合圖 式 來 閱讀 詳細說明 ， 可 對 所 揭示 之 實施例 有 較 佳 之 瞭解 。 
 圖 1 是 根據 本 發明 實施例 之 微電子封裝 的 平面圖 。 
 圖 2 是 根據 本 發明 實施例 之圖 1 之 微電子封裝 的 剖面圖 。 
 圖3 是 根據 本 發明 實施例 之 製造 微電子封裝 之 方法 的 流程圖 。 
 圖 4 是 根據 本 發明 另一 個 實施例 之 製造 微電子封裝 之 方法 的 流程圖 。 
 以下 藉由 特定的 具體實施例 說明 本 發明 之 實施 方 
 式 ， 熟悉 此 技藝 之 人士 可由本 說明書 所 揭示 之 內容 輕 易地 瞭解 本 發明 之 其他 優點 及 功效 。 
 
 請 參閱 第 2A 至 2C 圖 ， 係 為 本 發明 所 揭露 之一種 封裝基板 之 製法 。 
 
 如 第 2A 圖 所示 ， 提供 一表面 具有 線路層 21 之基 板本體 20 ， 且 該 線路層 21 具有 複數 導電跡線 210 及複數 電性接觸墊 21 1 ， 又 形成 該 線路層 21 之 材料 係 為銅 。 
 
 如 第2 B 圖 所示 ， 於 該 線路層 21 之 全部 外露 表面 上 形成 含氮 之 抗氧化層 22 ， 例如 ： 該 抗氧化層 22 係 為 含氮 之 脂肪族單 環氫化 物 ( Aliphatic   single   ring   hydrogen   compound ) 所 形成 者 ， 如 苯并三唑 ( Benzotriazole ) 。 該 苯并三唑 之 化學結構式 如下 ： 
 
 
 
 如 第2 C 圖 所示 ， 於 該 基 板本體 20 與 抗氧化層 22 上 形成 介電層 23 ， 且 該 介電層 23 中 形成 複數 開孔 23 0 ， 以令 各該 電性接觸墊 21 1 對應 外露 於 各該 開孔 23 0 中 。 該 介電層 23 係 為 高分子材料 所 形成 者 ， 例如 ： 該 高分子材料 可 為如 環氧樹脂 者 。 
 
 如 第2 C ’ 圖 所示 ， 該 抗氧化層 22 中 之 氮 22 a 係 與 該 介電層 23 中 之 原子 23 a 形成 鍵結 K ， 以 藉由 該 鍵結 K 增強 該 介電層 23 與 該 抗氧化層 22 之間 的 結合力 ， 俾能 增加 該 
 介電層 23 與 線路層 21 之間 的 結合強度 ， 以 避免 該 介電層 23 與 線路層 21 之 間於 熱循環 製程中 產生 剝離 。 
 
 本 發明 於 該 線路層 21 上 壓合 該 介電層 23 前 ， 令該 線路層 21 先 經過 抗氧化 劑處理 ， 以令 該 線路層 21 與 該 介電層 23 之間 產生 鍵結 K ， 而能 提高 結合力 而 避免 該 線路層 21 與 介電層 23 產生 剝離 ， 俾以 增加 產品 之 可靠度 ； 再者 ， 相較 於 習知技 術 ， 本 發明 不僅 降低 該 線路層 21 表面 之 粗糙度 ， 以 有效 減少 導電跡線 210 之 阻值 與 阻抗變化 ， 且 因受 粗糙度 之 影響 極小 ， 而 有利於 該 線路層 21 之細 間距需求 ； 又 該 抗氧化層 22 之 材料 易 於 製作 ， 故可大 幅減少 成本 而 符合 經濟效益 。 
 
 本 發明 係 提供 一種 封裝基板 ， 係 包括 ： 基 板本體 20 、 設 於 該 基 板本體 20 上之 線路層 21 、 附著 於 該 線路層 21 之外 露 表面上的 抗氧化層 22 、 以及 設 於 該 基 板本體 20 與 抗氧化層 22 上之 介電層 23 ； 其中 ， 該 抗氧化層 22 係含 有氮 並與 該 介電層 23 中 之 原子 形成 鍵結 K ， 以 增強 該 介電層 23 與 該 抗氧化層 22 之間 的 結合力 。 
 
 所述 之 線路層 21 具有 複數 導電跡線 210 及複數 電性接觸墊 21 1 ， 且 形成 該 線路層 21 之 材料 係 為銅 。 
 
 所述 之 抗氧化層 22 係 為 含氮 22 a 之 脂肪族單 環氫化 物 ( Aliphatic   single   ring   hydrogen   compound ) 所 形成 者 ， 如 苯并三唑 ( Benzotriazole ) 。 
 
 所述 之 介電層 23 係 為 高分子材料 所 形成 者 ， 較佳地 ， 係 為 環氧樹脂 所 形成 者 。 
 
 綜上 所述 ， 本 發明 之 封裝基板 於 該 線路層 上 形成 該 抗氧化層 ， 以 藉由 該 抗氧化層 與 介電層 之間 的 鍵結 而 增強 該 線路層 與 介電層 之 結合力 ， 而無 須如 習知 藉由 CZ 或 黑化 製程 ， 以 於 該 線路層 之外 露 表面 上 形成 粗糙面 ， 因此 本 發明 可 降低 該 線路層 表面 之 粗糙度 而 減少 線路層 之 阻值 與 阻抗變化 ， 並 有利於 細 間距 製作 ， 而 達到 增強線 路 與 介電層 之 結合力 且 滿足 細 間距 之 需求 之 目的 ； 再者 ， 該 抗氧化層 易 於 形成 ， 而 能達到 降 低製造成本 之 目的 。 
 
 上述 實施例 係 用以 例示性 說明 本 發明 之 原理 及其 功效 ， 而 非 用於 限制 本 發明 。 任何 熟習 此項 技藝 之 人士 均 可 在 不 違背 本 發明 之 精神 及 範疇 下 ， 對 上述 實施例 進行 修改 。 因此 本 發明 之 權利 保護範圍 ， 應如 後述 之 申請專利範圍 所 列 。 
 一種 微電子封裝 ， 包含 ： 第一 基板 ， 具有 第一 表面區域 且 包含 第一 複數個 導電線 跡 ， 其中 該 第一 複數個 導電線 跡 中的 相鄰 導電線 跡 分離 第一 間隔 ， 該 第一 基板 在 其 第一 表面包含 具有 第一 間距 之 第 一組 互連 ， 而且 該 第一 基板 在 其 第二 表面包含 具有 第二 間距 之 第 二組 互連 ； 以及 第二基板 ， 具有 第二 表面區域 且 包含 第二 複數個 導電線 跡 ， 其中 該 第二 複數個 導電線 跡 中的 相鄰 導電線 跡 分離 第二 間隔 ， 該 第二 間隔 大於 該 第一 間隔 ， 該 第二基板 係 利用 該 第 二組 互連 而 耦接 至該 第一 基板 ， 而且 該 第二基板 包含 ： 具有 第三 間距 之 第三組 互連 ； 以及 利用 微通孔 彼此 連接 之 第一 內 部導電層 及第二 內 部導電層 ， 其中 ： 該 第一 間距 小於 該 第二 間距 ； 該 第二 間距 小於 該 第三 間距 ； 以及 該 第一 表面區域 小於 該 第二 表面區域 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ： 該 第一 基板 包含 直徑 不大於 200 微米 之 複數個 穿孔 ； 以及 該 第一 複數個 導電線 跡 中的 每個 導電線 跡 之 厚度 不大於 15 微米 且 該 第一 間隔 不大於 15 微米 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ： 該 第二 複數個 導電線 跡 中的 每個 導電線 跡 之 厚度 不大於 7 5微米 且 該 第二 間隔 不大於 7 5微米 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 進 一步 包含 ： 位於 該 第一 基板 及 該 第二基板 其中 至少 一 者內 之 整合式 被動裝置 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ： 該 第一 基板 是 無 核心基板 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ： 該 第一 基板 包含 厚度 不大於 400 微米 之 核心 。 
 
 
 一種 微電子封裝 ， 包含 ： 微電子晶粒 ； 第一 基板 ， 具有 第一 表面區域 且 包含 第一 複數個 導電線 跡 ， 其中 該 第一 複數個 導電線 跡 中的 相鄰 導電線 跡 分離 第一 間隔 ， 該 第一 基板 在 其 第一 表面包含 具有 第一 間距 之 第 一組 互連 ， 而且 該 第一 基板 在 其 第二 表面包含 具有 第二 間距 之 第 二組 互連 ； 以及 第二基板 ， 具有 第二 表面區域 且 包含 第二 複數個 導電線 跡 ， 其中 該 第二 複數個 導電線 跡 中的 相鄰 導電線 跡 分離 第二 間隔 ， 該 第二 間隔 大於 該 第一 間隔 ， 該 第二基板 係 利用 該 第 二組 互連 而 耦接 至該 第一 基板 ， 而且 該 第二基板 包含 ： 具有 第三 間距 之 第三組 互連 ； 以及 
 利用 微通孔 彼此 連接 之 第一 內 部導電層 及第二 內 部導電層 ， 其中 ： 該 第一 間距 小於 該 第二 間距 ； 該 第二 間距 小於 該 第三 間距 ； 該 第一 基板 利用 該 第 一組 互連 而 耦接 至該 微電子晶粒 ； 以及 該 第一 表面區域 小於 該 第二 表面區域 。 
 
 
 根據 申請專利範圍 第 7 項 之 微電子封裝 ， 進 一步 包含 ： 位於 該 第一 基板 及 該 第二基板 其中 至少 一 者內 之 整合式 被動裝置 。 
 
 
 根據 申請專利範圍 第 8 項 之 微電子封裝 ， 其中 ： 該 第一 基板 是 無 核心基板 。 
 
 
 根據 申請專利範圍 第 8 項 之 微電子封裝 ， 其中 ： 該 第一 基板 包含 厚度 不大於 400 微米 之 核心 。 
 
 
 根據 申請專利範圍 第 7 項 之 微電子封裝 ， 其中 ： 該 第一 基板 之 厚度 不大於 400 微米 ； 該 第一 基板 包含 直徑 不大於 200 微米 之 複數個 穿孔 ； 以及 該 第一 複數個 導電線 跡 中的 每個 導電線 跡 之 厚度 不大於 15 微米 且 該 第一 間隔 不大於 15 微米 。 
 
 
 根據 申請專利範圍 第 11 項 之 微電子封裝 ， 其中 ： 
 該 第二 複數個 導電線 跡 中的 每個 導電線 跡 之 厚度 不大於 7 5微米 且 該 第二 間隔 不大於 7 5微米 。 
 