# Memorie RAM 
Non riusciamo a unificare la memoria in un'unica grande memoria cache. Riduciamo spazio ma dunque riduciamo anche velocità introducendo:

- sram = celle composte da un bistabile e 2 mos selettori con un dimensionamento adeguato per leggere/scrivere in modo corretto.
- dram = pass transistor! Composta da 1 condensatore e un mos di selezione (circuito semplice). Perchè **dynamic** RAM? Poichè ci sono parassitismi. Ci serve dunque un refresh nel'ordine dei ms (per quanto riguarda tecnologie implementative con precisione 22-40 nm).
- 
![DRAM](images/58ec4929141a203ab5e2aaa37b1579a8.png)
La semplice struttura si paga con una complessa gestione (gestione del refresh). Lettura distruttiva: la Big Line infatti si attacca quando deve leggere. Inoltre nel circuito ci sono anche parassitismi capacitativi che quindi introducono fenome di Charge Sharing tra i condensatori. 

### Esempi di porte logiche semplici semplici

Da notare bene la PDN (Pull Down Network) composta dagli nmos e la PUN (Pull Up Network) composta dai pmos. Essenziale capire la dualità tra le due reti e la loro **complementarità** : In tutti gli esercizi in cui è chiesto di creare una porta logica, nel 90% dei casi devi fare il complementare dei transistors che ti danno. Ricorda che il complementare é: serie di transistors diventa un parallelo di transistor, mentre il parallelo di transistor diventa una serie di transistors.

#### Inverter


![Inverter](images/a739937cf11d8f82dff84a28f7906dd4.png){width=50%}


#### Inverter Tristate

Logica TriState é qualsiasi logica con signal di Enable e Enable negato. Ció mi permette di creare 3 stati diversi: 

- on 
- off 
- HZ (High Impedance) .

![Inverter TriState](images/37dc541c40870d5bfec4dbf54dc94a8e.png){width=50%}

#### NOR


![Nor](images/5212f6a3e97fcb106e6eac2015d69f52.png){width=50%}

#### NAND


![Nand](images/7aebdb822e2ed2210f9044ab2c5ac89d.png){width=50%}