Fitter report for uartt
Wed Feb 21 13:07:14 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Feb 21 13:07:14 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; uartt                                       ;
; Top-level Entity Name           ; TopLevel                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 773 / 18,480 ( 4 % )                        ;
; Total registers                 ; 949                                         ;
; Total pins                      ; 38 / 224 ( 17 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.6%      ;
;     Processor 5            ;   0.6%      ;
;     Processor 6            ;   0.6%      ;
;     Processor 7            ;   0.6%      ;
;     Processor 8            ;   0.6%      ;
;     Processor 9            ;   0.6%      ;
;     Processor 10           ;   0.6%      ;
;     Processor 11           ;   0.6%      ;
;     Processor 12           ;   0.6%      ;
;     Processor 13           ;   0.6%      ;
;     Processor 14           ;   0.6%      ;
;     Processor 15           ;   0.6%      ;
;     Processor 16           ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                    ;
+------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; Node                                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                         ; Destination Port ; Destination Port Name ;
+------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; clk_50MHz~inputCLKENA0                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                          ;                  ;                       ;
; UART:inst|uart_controller:inst1|counter_reg[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst|uart_controller:inst1|counter_reg[0]~DUPLICATE ;                  ;                       ;
; UART:inst|uart_controller:inst1|counter_reg[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst|uart_controller:inst1|counter_reg[1]~DUPLICATE ;                  ;                       ;
; UART:inst|uart_controller:inst1|counter_reg[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst|uart_controller:inst1|counter_reg[3]~DUPLICATE ;                  ;                       ;
; UART:inst|uart_controller:inst1|shift_reg[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst|uart_controller:inst1|shift_reg[5]~DUPLICATE   ;                  ;                       ;
; UART:inst|uart_controller:inst1|shift_reg[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst|uart_controller:inst1|shift_reg[6]~DUPLICATE   ;                  ;                       ;
+------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1873 ) ; 0.00 % ( 0 / 1873 )        ; 0.00 % ( 0 / 1873 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1873 ) ; 0.00 % ( 0 / 1873 )        ; 0.00 % ( 0 / 1873 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1873 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/UART/output_files/uartt.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 773 / 18,480          ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 773                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 912 / 18,480          ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 206                   ;       ;
;         [b] ALMs used for LUT logic                         ; 445                   ;       ;
;         [c] ALMs used for registers                         ; 261                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 144 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 3                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 126 / 1,848           ; 7 %   ;
;     -- Logic LABs                                           ; 126                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 852                   ;       ;
;     -- 7 input functions                                    ; 2                     ;       ;
;     -- 6 input functions                                    ; 621                   ;       ;
;     -- 5 input functions                                    ; 51                    ;       ;
;     -- 4 input functions                                    ; 48                    ;       ;
;     -- <=3 input functions                                  ; 130                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 154                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 949                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 933 / 36,960          ; 3 %   ;
;         -- Secondary logic registers                        ; 16 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 944                   ;       ;
;         -- Routing optimization registers                   ; 5                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 38 / 224              ; 17 %  ;
;     -- Clock pins                                           ; 3 / 9                 ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.1% / 2.1% / 2.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.3% / 27.3% / 27.4% ;       ;
; Maximum fan-out                                             ; 1014                  ;       ;
; Highest non-global fan-out                                  ; 1014                  ;       ;
; Total fan-out                                               ; 8444                  ;       ;
; Average fan-out                                             ; 4.16                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 773 / 18480 ( 4 % )   ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 773                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 912 / 18480 ( 5 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 206                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 445                   ; 0                              ;
;         [c] ALMs used for registers                         ; 261                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 144 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 126 / 1848 ( 7 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 126                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 852                   ; 0                              ;
;     -- 7 input functions                                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 621                   ; 0                              ;
;     -- 5 input functions                                    ; 51                    ; 0                              ;
;     -- 4 input functions                                    ; 48                    ; 0                              ;
;     -- <=3 input functions                                  ; 130                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 154                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 933 / 36960 ( 3 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 16 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 944                   ; 0                              ;
;         -- Routing optimization registers                   ; 5                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 38                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 8444                  ; 0                              ;
;     -- Registered Connections                               ; 3543                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 6                     ; 0                              ;
;     -- Output Ports                                         ; 32                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; MODE_SW[0] ; V13   ; 4A       ; 33           ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; MODE_SW[1] ; T13   ; 4A       ; 34           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW0        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1014                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; UART2_RX   ; K16   ; 7A       ; 44           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_50MHz  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 923                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; key0       ; U7    ; 3A       ; 10           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; disp0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led0     ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led1     ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led2     ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led9     ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 30 / 48 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; led1                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; led0                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; disp2[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; disp1[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; disp1[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; disp1[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; disp1[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; disp0[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; disp2[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; disp1[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; disp1[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; disp2[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; disp2[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; UART2_RX                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; led9                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; clk_50MHz                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; MODE_SW[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; key0                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW0                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; disp3[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; disp0[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; disp1[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; MODE_SW[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; disp2[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; disp3[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; disp3[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; disp3[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; disp0[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; led2                            ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; disp3[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; disp0[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; disp0[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; disp2[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; disp3[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; disp3[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; disp2[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; disp0[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; disp0[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; led9       ; Incomplete set of assignments ;
; led1       ; Incomplete set of assignments ;
; led2       ; Incomplete set of assignments ;
; led0       ; Incomplete set of assignments ;
; disp0[0]   ; Incomplete set of assignments ;
; disp0[1]   ; Incomplete set of assignments ;
; disp0[2]   ; Incomplete set of assignments ;
; disp0[3]   ; Incomplete set of assignments ;
; disp0[4]   ; Incomplete set of assignments ;
; disp0[5]   ; Incomplete set of assignments ;
; disp0[6]   ; Incomplete set of assignments ;
; disp1[0]   ; Incomplete set of assignments ;
; disp1[1]   ; Incomplete set of assignments ;
; disp1[2]   ; Incomplete set of assignments ;
; disp1[3]   ; Incomplete set of assignments ;
; disp1[4]   ; Incomplete set of assignments ;
; disp1[5]   ; Incomplete set of assignments ;
; disp1[6]   ; Incomplete set of assignments ;
; disp2[0]   ; Incomplete set of assignments ;
; disp2[1]   ; Incomplete set of assignments ;
; disp2[2]   ; Incomplete set of assignments ;
; disp2[3]   ; Incomplete set of assignments ;
; disp2[4]   ; Incomplete set of assignments ;
; disp2[5]   ; Incomplete set of assignments ;
; disp2[6]   ; Incomplete set of assignments ;
; disp3[0]   ; Incomplete set of assignments ;
; disp3[1]   ; Incomplete set of assignments ;
; disp3[2]   ; Incomplete set of assignments ;
; disp3[3]   ; Incomplete set of assignments ;
; disp3[4]   ; Incomplete set of assignments ;
; disp3[5]   ; Incomplete set of assignments ;
; disp3[6]   ; Incomplete set of assignments ;
; MODE_SW[0] ; Incomplete set of assignments ;
; MODE_SW[1] ; Incomplete set of assignments ;
; SW0        ; Incomplete set of assignments ;
; clk_50MHz  ; Incomplete set of assignments ;
; key0       ; Incomplete set of assignments ;
; UART2_RX   ; Incomplete set of assignments ;
+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                       ; Entity Name          ; Library Name ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------+----------------------+--------------+
; |TopLevel                       ; 773.0 (0.5)          ; 911.0 (0.5)                      ; 142.5 (0.0)                                       ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 852 (1)             ; 949 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 38   ; 0            ; |TopLevel                                 ; TopLevel             ; work         ;
;    |UART:inst|                  ; 29.7 (0.0)           ; 34.5 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst                       ; UART                 ; work         ;
;       |bsy_detector:inst2|      ; 2.0 (2.0)            ; 3.8 (3.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst|bsy_detector:inst2    ; bsy_detector         ; work         ;
;       |uart_clk_divN:inst|      ; 22.2 (22.2)          ; 23.2 (23.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst|uart_clk_divN:inst    ; uart_clk_divN        ; work         ;
;       |uart_controller:inst1|   ; 5.5 (5.5)            ; 7.5 (7.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst|uart_controller:inst1 ; uart_controller      ; work         ;
;    |d_ffN:inst12|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst12                    ; d_ffN                ; work         ;
;    |d_ffN:inst13|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst13                    ; d_ffN                ; work         ;
;    |debouncer:inst8|            ; 21.0 (21.0)          ; 22.0 (22.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|debouncer:inst8                 ; debouncer            ; work         ;
;    |instructionRAM:inst1|       ; 699.8 (699.8)        ; 832.0 (832.0)                    ; 136.7 (136.7)                                     ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 723 (723)           ; 850 (850)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|instructionRAM:inst1            ; instructionRAM       ; work         ;
;    |seven_seg_controller:inst3| ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|seven_seg_controller:inst3      ; seven_seg_controller ; work         ;
;    |seven_seg_controller:inst6| ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|seven_seg_controller:inst6      ; seven_seg_controller ; work         ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; led9       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led1       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led2       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led0       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MODE_SW[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MODE_SW[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW0        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_50MHz  ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key0       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART2_RX   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; MODE_SW[0]                                                      ;                   ;         ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~0               ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~3                          ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~5                          ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~0               ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~6               ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~12              ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~11                         ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~1               ; 1                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[5]~0               ; 1                 ; 0       ;
;      - led1~output                                              ; 1                 ; 0       ;
; MODE_SW[1]                                                      ;                   ;         ;
;      - instructionRAM:inst1|data_out[7]~41                      ; 1                 ; 0       ;
;      - instructionRAM:inst1|data_out[7]~43                      ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~0               ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~3                          ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~5                          ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~0               ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~6               ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~12              ; 1                 ; 0       ;
;      - instructionRAM:inst1|Decoder0~11                         ; 1                 ; 0       ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~1               ; 1                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[5]~0               ; 1                 ; 0       ;
;      - led2~output                                              ; 1                 ; 0       ;
; SW0                                                             ;                   ;         ;
;      - debouncer:inst8|q                                        ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[0]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[1]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[7]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[6]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[5]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[4]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[3]             ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[2]             ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[4]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[3]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[1]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[0]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[6]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[7]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[24]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[8]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[9]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[2]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[11]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[12]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[13]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[5]                           ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[14]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[15]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[10]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[21]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[22]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[20]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[19]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[23]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[18]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[16]                          ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[17]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[5]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[6]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[7]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[0]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[1]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[2]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[3]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[4]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[2]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[6]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[5]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|prev_data_reg[7]                    ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[0]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[1]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[3]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[4]                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][5]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][0]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][4]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][6]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][1]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][7]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][2]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][3]                           ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][3]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][0]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][1]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][5]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][4]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][7]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][6]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][2]                          ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][1]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][0]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][7]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][3]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][5]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][4]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][6]                         ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][2]                         ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|clk_out                     ; 0                 ; 0       ;
;      - debouncer:inst8|state_reg.01                             ; 0                 ; 0       ;
;      - debouncer:inst8|state_reg.00                             ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector7~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector6~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector5~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector4~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector3~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector2~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector1~0                                 ; 0                 ; 0       ;
;      - d_ffN:inst13|Selector0~0                                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|data_out[7]~41                      ; 0                 ; 0       ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~0               ; 0                 ; 0       ;
;      - debouncer:inst8|state_reg.10                             ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[0]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector7~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[1]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector6~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[2]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector5~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[3]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector4~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[4]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector3~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[5]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector2~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[6]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector1~0                                 ; 0                 ; 0       ;
;      - UART:inst|bsy_detector:inst2|data_out[7]                 ; 0                 ; 0       ;
;      - d_ffN:inst12|Selector0~0                                 ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[64][7]~0                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[72][5]~1                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[68][4]~2                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[76][6]~3                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~0               ; 0                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~6               ; 0                 ; 0       ;
;      - instructionRAM:inst1|addressDEBUG_reg[6]~12              ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[65][1]~4                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[73][6]~5                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[69][4]~6                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[77][6]~7                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[66][1]~8                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[74][6]~9                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[70][4]~10                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[78][6]~11                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[67][4]~12                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[75][6]~13                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[71][4]~14                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[79][0]~15                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[80][6]~16                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[88][6]~17                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[84][6]~18                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[92][0]~19                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[81][3]~20                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[89][4]~21                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[85][2]~22                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[93][0]~23                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[82][0]~24                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[90][4]~25                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[86][4]~26                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[94][0]~27                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[83][7]~28                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[91][1]~29                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[87][2]~30                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[95][5]~31                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[96][5]~32                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[97][3]~33                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[98][3]~34                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[99][3]~35                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[100][1]~36                      ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[16][1]~37                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[24][5]~38                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[20][1]~39                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[28][4]~40                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[17][4]~41                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[25][4]~42                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[21][4]~43                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[29][2]~44                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[18][6]~45                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[26][7]~46                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[22][5]~47                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[30][1]~48                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[19][5]~49                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[27][1]~50                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[23][5]~51                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[31][2]~52                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[4][5]~53                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[5][0]~54                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[6][5]~55                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[7][0]~56                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[1][3]~57                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[2][5]~58                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[3][5]~59                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[8][1]~60                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[9][5]~61                        ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[10][0]~62                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[11][4]~63                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[12][1]~64                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[13][6]~65                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[14][7]~66                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[15][1]~67                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[32][0]~68                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[40][4]~69                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[36][5]~70                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[44][4]~71                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[33][3]~72                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[41][7]~73                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[37][3]~74                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[45][4]~75                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[34][4]~76                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[42][3]~77                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[38][3]~78                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[46][4]~79                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[35][3]~80                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[43][7]~81                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[39][3]~82                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[47][4]~83                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[48][7]~84                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[56][2]~85                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[52][0]~86                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[60][1]~87                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[49][0]~88                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[57][4]~89                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[53][4]~90                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[61][7]~91                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[50][5]~92                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[58][4]~93                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[54][4]~94                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[62][6]~95                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[51][3]~96                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[59][1]~97                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[55][1]~98                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[63][1]~99                       ; 0                 ; 0       ;
;      - instructionRAM:inst1|ram[0][2]~100                       ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|bsy                      ; 0                 ; 0       ;
;      - instructionRAM:inst1|addressWRITE_reg[5]~1               ; 0                 ; 0       ;
;      - instructionRAM:inst1|current_data_reg[5]~0               ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[3]           ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[1]           ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[2]           ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[0]           ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|transmission_state          ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|bsy_posedge_waiting         ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~0               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~2               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~3               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~4               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~5               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~6               ; 0                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|counter_reg~7               ; 0                 ; 0       ;
;      - led0~output                                              ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[5]~DUPLICATE   ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|shift_reg[6]~DUPLICATE   ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[3]~DUPLICATE ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[1]~DUPLICATE ; 0                 ; 0       ;
;      - UART:inst|uart_controller:inst1|counter_reg[0]~DUPLICATE ; 0                 ; 0       ;
; clk_50MHz                                                       ;                   ;         ;
;      - UART:inst|uart_clk_divN:inst|clk_out                     ; 1                 ; 0       ;
; key0                                                            ;                   ;         ;
;      - debouncer:inst8|Selector1~0                              ; 0                 ; 0       ;
;      - debouncer:inst8|Selector0~0                              ; 0                 ; 0       ;
;      - debouncer:inst8|counter_reg[4]~0                         ; 0                 ; 0       ;
;      - debouncer:inst8|state_reg.10~0                           ; 0                 ; 0       ;
; UART2_RX                                                        ;                   ;         ;
;      - UART:inst|uart_controller:inst1|shift_reg[7]             ; 1                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|transmission_state~0        ; 1                 ; 0       ;
;      - UART:inst|uart_clk_divN:inst|bsy_posedge_waiting~0       ; 1                 ; 0       ;
+-----------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                          ;
+------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                           ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; SW0                                            ; PIN_U13              ; 1014    ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; UART:inst|uart_clk_divN:inst|clk_out           ; FF_X32_Y12_N32       ; 19      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; UART:inst|uart_clk_divN:inst|counter_reg[17]~1 ; MLABCELL_X34_Y12_N54 ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; UART:inst|uart_controller:inst1|Equal1~0       ; LABCELL_X35_Y12_N42  ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; UART:inst|uart_controller:inst1|bsy            ; FF_X35_Y12_N14       ; 10      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; UART:inst|uart_controller:inst1|shift_reg[0]~0 ; LABCELL_X35_Y12_N3   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                      ; PIN_M9               ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                      ; PIN_M9               ; 922     ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; debouncer:inst8|Selector28~0                   ; LABCELL_X20_Y4_N6    ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; debouncer:inst8|counter_reg[4]~0               ; LABCELL_X19_Y4_N48   ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|addressDEBUG_reg[6]~0     ; LABCELL_X47_Y9_N48   ; 10      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|addressDEBUG_reg[6]~13    ; LABCELL_X41_Y7_N3    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|addressWRITE_reg[5]~0     ; LABCELL_X36_Y10_N24  ; 16      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|addressWRITE_reg[5]~1     ; LABCELL_X36_Y10_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|current_data_reg[5]~0     ; LABCELL_X36_Y10_N51  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|data_out[7]~41            ; MLABCELL_X37_Y4_N15  ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|data_out[7]~43            ; MLABCELL_X37_Y4_N9   ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[0][2]~100             ; MLABCELL_X42_Y9_N18  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[100][1]~36            ; LABCELL_X39_Y10_N54  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[10][0]~62             ; LABCELL_X43_Y11_N33  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[11][4]~63             ; LABCELL_X43_Y11_N39  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[12][1]~64             ; LABCELL_X35_Y10_N21  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[13][6]~65             ; LABCELL_X41_Y6_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[14][7]~66             ; LABCELL_X41_Y6_N12   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[15][1]~67             ; LABCELL_X41_Y6_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[16][1]~37             ; LABCELL_X39_Y9_N51   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[17][4]~41             ; LABCELL_X39_Y10_N51  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[18][6]~45             ; LABCELL_X39_Y4_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[19][5]~49             ; LABCELL_X40_Y6_N54   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[1][3]~57              ; MLABCELL_X42_Y5_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[20][1]~39             ; MLABCELL_X45_Y8_N42  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[21][4]~43             ; LABCELL_X48_Y8_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[22][5]~47             ; LABCELL_X48_Y9_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[23][5]~51             ; LABCELL_X48_Y8_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[24][5]~38             ; LABCELL_X39_Y9_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[25][4]~42             ; MLABCELL_X42_Y5_N54  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[26][7]~46             ; LABCELL_X39_Y9_N15   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[27][1]~50             ; LABCELL_X39_Y5_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[28][4]~40             ; LABCELL_X43_Y8_N15   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[29][2]~44             ; MLABCELL_X42_Y7_N24  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[2][5]~58              ; LABCELL_X44_Y5_N54   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[30][1]~48             ; LABCELL_X43_Y8_N27   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[31][2]~52             ; MLABCELL_X42_Y7_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[32][0]~68             ; MLABCELL_X45_Y9_N33  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[33][3]~72             ; MLABCELL_X42_Y5_N39  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[34][4]~76             ; LABCELL_X40_Y7_N24   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[35][3]~80             ; LABCELL_X41_Y9_N27   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[36][5]~70             ; LABCELL_X43_Y10_N21  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[37][3]~74             ; LABCELL_X41_Y5_N15   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[38][3]~78             ; LABCELL_X41_Y9_N45   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[39][3]~82             ; LABCELL_X43_Y9_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[3][5]~59              ; LABCELL_X44_Y5_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[40][4]~69             ; LABCELL_X44_Y9_N57   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[41][7]~73             ; LABCELL_X39_Y10_N18  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[42][3]~77             ; LABCELL_X40_Y7_N27   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[43][7]~81             ; LABCELL_X40_Y6_N12   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[44][4]~71             ; LABCELL_X43_Y10_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[45][4]~75             ; LABCELL_X39_Y10_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[46][4]~79             ; LABCELL_X43_Y9_N24   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[47][4]~83             ; LABCELL_X39_Y10_N33  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[48][7]~84             ; MLABCELL_X42_Y9_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[49][0]~88             ; LABCELL_X40_Y5_N9    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[4][5]~53              ; MLABCELL_X37_Y8_N21  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[50][5]~92             ; LABCELL_X40_Y7_N15   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[51][3]~96             ; LABCELL_X40_Y6_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[52][0]~86             ; LABCELL_X40_Y7_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[53][4]~90             ; LABCELL_X41_Y5_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[54][4]~94             ; LABCELL_X43_Y8_N30   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[55][1]~98             ; LABCELL_X41_Y9_N3    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[56][2]~85             ; LABCELL_X43_Y10_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[57][4]~89             ; LABCELL_X43_Y9_N54   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[58][4]~93             ; LABCELL_X40_Y7_N12   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[59][1]~97             ; LABCELL_X40_Y6_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[5][0]~54              ; LABCELL_X48_Y8_N18   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[60][1]~87             ; LABCELL_X40_Y7_N9    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[61][7]~91             ; LABCELL_X40_Y7_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[62][6]~95             ; LABCELL_X41_Y9_N51   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[63][1]~99             ; LABCELL_X40_Y6_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[64][7]~0              ; MLABCELL_X37_Y11_N51 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[65][1]~4              ; LABCELL_X35_Y5_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[66][1]~8              ; LABCELL_X36_Y6_N6    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[67][4]~12             ; LABCELL_X32_Y7_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[68][4]~2              ; MLABCELL_X34_Y5_N57  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[69][4]~6              ; MLABCELL_X37_Y5_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[6][5]~55              ; LABCELL_X47_Y7_N30   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[70][4]~10             ; LABCELL_X35_Y8_N24   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[71][4]~14             ; LABCELL_X32_Y7_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[72][5]~1              ; MLABCELL_X37_Y11_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[73][6]~5              ; MLABCELL_X34_Y7_N39  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[74][6]~9              ; LABCELL_X35_Y10_N27  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[75][6]~13             ; MLABCELL_X34_Y7_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[76][6]~3              ; LABCELL_X36_Y6_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[77][6]~7              ; MLABCELL_X34_Y7_N42  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[78][6]~11             ; LABCELL_X35_Y8_N12   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[79][0]~15             ; LABCELL_X32_Y7_N42   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[7][0]~56              ; MLABCELL_X42_Y8_N57  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[80][6]~16             ; MLABCELL_X34_Y9_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[81][3]~20             ; MLABCELL_X37_Y6_N18  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[82][0]~24             ; LABCELL_X36_Y6_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[83][7]~28             ; MLABCELL_X37_Y6_N51  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[84][6]~18             ; LABCELL_X35_Y10_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[85][2]~22             ; MLABCELL_X37_Y8_N57  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[86][4]~26             ; MLABCELL_X37_Y8_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[87][2]~30             ; MLABCELL_X37_Y8_N15  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[88][6]~17             ; MLABCELL_X34_Y9_N27  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[89][4]~21             ; LABCELL_X36_Y9_N24   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[8][1]~60              ; MLABCELL_X42_Y9_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[90][4]~25             ; LABCELL_X36_Y9_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[91][1]~29             ; MLABCELL_X37_Y5_N57  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[92][0]~19             ; LABCELL_X36_Y10_N33  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[93][0]~23             ; MLABCELL_X37_Y5_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[94][0]~27             ; LABCELL_X36_Y8_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[95][5]~31             ; MLABCELL_X37_Y5_N54  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[96][5]~32             ; LABCELL_X39_Y11_N48  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[97][3]~33             ; LABCELL_X36_Y11_N15  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[98][3]~34             ; LABCELL_X36_Y11_N42  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[99][3]~35             ; MLABCELL_X37_Y11_N39 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; instructionRAM:inst1|ram[9][5]~61              ; LABCELL_X39_Y10_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; clk_50MHz ; PIN_M9   ; 922     ; Global Clock         ; GCLK6            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; SW0~input ; 1014                ;
+-----------+---------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 3,478 / 140,056 ( 2 % ) ;
; C12 interconnects            ; 50 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 1,229 / 54,648 ( 2 % )  ;
; C4 interconnects             ; 601 / 25,920 ( 2 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 150 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 551 / 36,960 ( 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 104 / 5,984 ( 2 % )     ;
; R14/C12 interconnect drivers ; 136 / 9,504 ( 1 % )     ;
; R3 interconnects             ; 1,444 / 60,192 ( 2 % )  ;
; R6 interconnects             ; 2,023 / 127,072 ( 2 % ) ;
; Spine clocks                 ; 2 / 120 ( 2 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 38        ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 38        ; 38        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 0         ; 0         ; 38           ; 6            ; 38           ; 38           ; 38           ; 38           ; 6            ; 38           ; 38           ; 38           ; 38           ; 6            ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; led9               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MODE_SW[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MODE_SW[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2_RX           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                   ;
+--------------------------------------+--------------------------------------+-------------------+
; Source Clock(s)                      ; Destination Clock(s)                 ; Delay Added in ns ;
+--------------------------------------+--------------------------------------+-------------------+
; UART:inst|uart_controller:inst1|bsy  ; clk_50MHz                            ; 29.5              ;
; UART:inst|uart_clk_divN:inst|clk_out ; UART:inst|uart_clk_divN:inst|clk_out ; 21.2              ;
; clk_50MHz                            ; clk_50MHz                            ; 12.9              ;
; UART:inst|uart_clk_divN:inst|clk_out ; clk_50MHz                            ; 9.0               ;
; UART:inst|uart_clk_divN:inst|clk_out ; UART:inst|uart_controller:inst1|bsy  ; 3.3               ;
+--------------------------------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                          ;
+--------------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                            ; Delay Added in ns ;
+--------------------------------------------------+-------------------------------------------------+-------------------+
; UART:inst|uart_clk_divN:inst|clk_out             ; UART:inst|uart_clk_divN:inst|clk_out            ; 5.176             ;
; UART:inst|uart_controller:inst1|bsy              ; UART:inst|uart_clk_divN:inst|transmission_state ; 4.530             ;
; UART:inst|bsy_detector:inst2|data_out[4]         ; d_ffN:inst12|q[4]                               ; 3.760             ;
; UART:inst|bsy_detector:inst2|data_out[3]         ; d_ffN:inst12|q[3]                               ; 3.754             ;
; UART:inst|bsy_detector:inst2|data_out[2]         ; d_ffN:inst12|q[2]                               ; 3.748             ;
; UART:inst|bsy_detector:inst2|data_out[5]         ; d_ffN:inst12|q[5]                               ; 3.748             ;
; UART:inst|bsy_detector:inst2|data_out[0]         ; d_ffN:inst12|q[0]                               ; 3.733             ;
; UART:inst|bsy_detector:inst2|data_out[1]         ; d_ffN:inst12|q[1]                               ; 3.729             ;
; UART:inst|bsy_detector:inst2|data_out[6]         ; d_ffN:inst12|q[6]                               ; 3.652             ;
; UART:inst|bsy_detector:inst2|data_out[7]         ; d_ffN:inst12|q[7]                               ; 3.352             ;
; UART:inst|uart_clk_divN:inst|counter_reg[24]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[22]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[21]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[20]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[19]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[23]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[17]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[16]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[15]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[14]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[12]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[18]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[10]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[11]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[8]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[7]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[6]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[9]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[4]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[5]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[2]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[3]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[1]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[0]      ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|transmission_state  ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_clk_divN:inst|counter_reg[13]     ; UART:inst|uart_clk_divN:inst|clk_out            ; 2.588             ;
; UART:inst|uart_controller:inst1|counter_reg[0]   ; UART:inst|uart_controller:inst1|bsy             ; 1.339             ;
; UART:inst|uart_controller:inst1|counter_reg[2]   ; UART:inst|uart_controller:inst1|bsy             ; 1.322             ;
; UART:inst|uart_controller:inst1|counter_reg[3]   ; UART:inst|uart_controller:inst1|bsy             ; 1.286             ;
; UART:inst|uart_controller:inst1|counter_reg[1]   ; UART:inst|uart_controller:inst1|bsy             ; 1.261             ;
; UART:inst|uart_controller:inst1|shift_reg[6]     ; UART:inst|uart_controller:inst1|shift_reg[5]    ; 1.182             ;
; UART:inst|uart_controller:inst1|shift_reg[7]     ; UART:inst|uart_controller:inst1|shift_reg[6]    ; 1.173             ;
; UART:inst|uart_controller:inst1|shift_reg[1]     ; UART:inst|uart_controller:inst1|shift_reg[0]    ; 0.998             ;
; UART:inst|uart_controller:inst1|shift_reg[5]     ; UART:inst|uart_controller:inst1|shift_reg[4]    ; 0.991             ;
; UART:inst|uart_controller:inst1|shift_reg[3]     ; UART:inst|uart_controller:inst1|shift_reg[2]    ; 0.987             ;
; UART:inst|uart_controller:inst1|shift_reg[2]     ; UART:inst|uart_controller:inst1|shift_reg[1]    ; 0.985             ;
; UART:inst|uart_controller:inst1|shift_reg[4]     ; UART:inst|uart_controller:inst1|shift_reg[3]    ; 0.985             ;
; UART:inst|uart_controller:inst1|shift_reg[0]     ; UART:inst|bsy_detector:inst2|data_out[0]        ; 0.470             ;
; debouncer:inst8|state_reg.00                     ; debouncer:inst8|q                               ; 0.447             ;
; debouncer:inst8|state_reg.10                     ; debouncer:inst8|state_reg.00                    ; 0.420             ;
; debouncer:inst8|state_reg.01                     ; debouncer:inst8|state_reg.10                    ; 0.416             ;
; d_ffN:inst12|q[7]                                ; d_ffN:inst13|q[7]                               ; 0.400             ;
; UART:inst|uart_clk_divN:inst|bsy_posedge_waiting ; UART:inst|uart_clk_divN:inst|transmission_state ; 0.395             ;
; d_ffN:inst12|q[1]                                ; d_ffN:inst13|q[1]                               ; 0.387             ;
; d_ffN:inst12|q[2]                                ; d_ffN:inst13|q[2]                               ; 0.387             ;
; d_ffN:inst12|q[0]                                ; d_ffN:inst13|q[0]                               ; 0.372             ;
; d_ffN:inst12|q[6]                                ; d_ffN:inst13|q[6]                               ; 0.371             ;
; d_ffN:inst12|q[5]                                ; d_ffN:inst13|q[5]                               ; 0.367             ;
; debouncer:inst8|counter_reg[4]                   ; debouncer:inst8|q                               ; 0.346             ;
; debouncer:inst8|counter_reg[1]                   ; debouncer:inst8|q                               ; 0.314             ;
; debouncer:inst8|counter_reg[0]                   ; debouncer:inst8|q                               ; 0.314             ;
; debouncer:inst8|counter_reg[24]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[22]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[23]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[20]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[19]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[18]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[17]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[16]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[15]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[14]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[13]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[11]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[10]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[9]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[8]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[21]                  ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[6]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[5]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[3]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[2]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[7]                   ; debouncer:inst8|q                               ; 0.301             ;
; debouncer:inst8|counter_reg[12]                  ; debouncer:inst8|q                               ; 0.301             ;
; instructionRAM:inst1|current_data_reg[5]         ; instructionRAM:inst1|prev_data_reg[5]           ; 0.184             ;
; instructionRAM:inst1|current_data_reg[6]         ; instructionRAM:inst1|prev_data_reg[6]           ; 0.184             ;
; instructionRAM:inst1|current_data_reg[7]         ; instructionRAM:inst1|prev_data_reg[7]           ; 0.184             ;
; instructionRAM:inst1|current_data_reg[3]         ; instructionRAM:inst1|prev_data_reg[3]           ; 0.184             ;
; instructionRAM:inst1|current_data_reg[1]         ; instructionRAM:inst1|prev_data_reg[1]           ; 0.171             ;
; d_ffN:inst12|q[3]                                ; d_ffN:inst13|q[3]                               ; 0.050             ;
; instructionRAM:inst1|ram[80][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[81][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[82][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[83][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[84][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[85][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[86][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[87][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[88][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[89][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
; instructionRAM:inst1|ram[90][4]                  ; instructionRAM:inst1|data_out[4]                ; 0.033             ;
+--------------------------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "uartt"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk_50MHz~inputCLKENA0 with 922 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uartt.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:45
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/UART/output_files/uartt.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 7508 megabytes
    Info: Processing ended: Wed Feb 21 13:07:15 2024
    Info: Elapsed time: 00:01:56
    Info: Total CPU time (on all processors): 00:02:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/UART/output_files/uartt.fit.smsg.


