## 래치
이제 시간을 표현하는 근원을 만들었으므로 정보를 1비트 기억할 방법을 생각해볼 때다. 그림 3-3처럼 OR 게이트의 출력을 입력에 묶는 방식의 되먹임을 사용하면 정보를 기억할 수 있다. 이 회로는 값을 반전시키지 않기 때문에 그림 3-1에서 본 회로와 달리 진동을 만들어내지는 않는다. 그림 3-3의 회로 out이 0부터 시작한다고 가정하자. 이제 in이 1이 되면 out도 1이 된다. 그리고 이 출력이 게이트의 (in 이 아닌 다른 쪽) 입력에 연결되어 있기 때문에 이제부터는 out이 1로 유지된다. 심지어 in 이 0이 돼도 출력은 그대로 1로 유지된다. 다시 말해, 이 회로는 자신의 과거 상태를 기억한다.

그림 3-3 or 게이트 래치\
![그림 3-3 or 게이트 래치](https://bugoverdose.github.io/static/9c4c401041cbe1d47f69c5670e1f7987/aeb78/or-gate-latch.png)

물론 이 회로만으로는 out을 다시 0으로 만들 방법이 없기 때문에 약간의 추가 작업이 필요하다. 그림 3-4처럼 되먹임을 끊고 회로를 재설정할 방법이 필요하다.

그림 3-4 AND-OR 게이트 래치\
![그림 3-4 AND-OR 게이트 래치](https://blog.kakaocdn.net/dn/cXL6YW/btq9R4AAfa9/K7PvZrzysKNgKjxAFqvpF1/img.png)

여기서 인버터의 출력을 $\overline{reset}$라고 위에 선을 그어 표현했다는 점에 유의하라. 하드웨어 기호 위에 선을 그으면 반전을 뜻한다. 이 말은 이 값이 0일 때 참이고 이 값이 0일 때 거짓이라는 뜻이다. 때로 이를 액티브 하이에 반대되는 액티브 로우라고 부른다. 이 말은 참(액티브, 활성화 상태)을 표현하기 위해 액티브 하이의 1대신 액티브 로우에서는 0을 사용한다는 뜻이다. 이렇게 위에 그은 선을 '바(bar)'라고 읽는다. 따라서 $\overline{reset}$을 말로 읽을 때는 '리셋 바' 라고 읽는다.

$\overline{reset}$가 로우이면 reset은 하이이므로, OR 게이트의 출력은 OR 게이트의 입력에 되먹임된다. $\overline{reset}$가 하이로 가면 reset은 로우가 되고 그에 따라 되먹임이 깨지고 out은 0이 된다.

그림 3-5는 S-R 래치를 보여준다. S-R 래치는 좀 더 똘똘하게 1비트 메모리를 만드는 방법이다. S-R이라는 말은 set-reset(설정-재설정)을 뜻한다. 이들은 액티브 로우 입력을 받고 보수(complementary) 출력을 제공한다. 보수 출력이라는 말은 출력의 한쪽은 액티브 하이, 다른 쪽은 액티브 로우라는 뜻이다. NOR 게이트를 사용하면 입력이 액티브 하이인 S-R 래치를 만들 수 있지만 NAND 게이트보다 NOR 게이트가 더 전력을 많이 사용하고, 더 복잡하며, 만드는 비용도 더 많이 든다. 

그림 3-5 S-R 래치\
![그림 3-5 S-R 래치](https://bugoverdose.github.io/static/7b643fcaceb7129332dd47c0b700ef88/98b6e/s-r-latch.png)

$\overline{set}$와 $\overline{reset}$가 참(로우)인 경우는 두 출력이 모두 참이라서 이상하기 때문에 이런 입력은 사용하면 안 된다. 그리고 두 입력이 모두 동시에 거짓(하이)으로 바뀌는 경우에는 전파 지연 시간에 따라 출력이 달라지기 때문에 결과를 예측할 수 없다.

그림 3-5의 회로는 그림 3-4의 회로와 달리 설계가 대칭적이라는 좋은 특성이 있다. 회로가 대칭이기 때문에 set과 reset 신호의 지연 시간이 거의 비슷하다는 뜻이다.