# 2.3：微細化による技術課題

微細化はトランジスタの性能を高める一方で、多くの技術的課題も引き起こしました。  
本節では、0.18μm以降で顕在化した主要な課題について解説します。

---

## ✅ 1. 短チャネル効果（Short Channel Effect：SCE）

トランジスタのチャネル長が短くなると、以下のような現象が発生します：

- **しきい値電圧（Vth）の変動**
- **ドレイン電圧がチャネルの障壁に影響（DIBL）**
- **OFF状態でのリーク電流増大**

🧠 用語解説：

| 用語 | 概要 |
|------|------|
| SCE | チャネルが短くなると、ソース-ドレイン間の制御性が低下 |
| DIBL | Drain Induced Barrier Lowering：ドレイン電圧が高いとVthが下がる |
| SS | サブスレッショルドスロープ：リーク電流の立ち上がり傾き（理想は60mV/dec） |

---

## ✅ 2. ゲート酸化膜の限界

- 0.13μm世代では酸化膜厚が**2nm以下**に到達
- **トンネル電流（Gate Leakage）が増加**
- 薄膜の信頼性（破壊、TDDB）に問題が発生

📌 → この対策として「高誘電率（High-k）材料」や「メタルゲート」が22nm以降に導入されました

---

## ✅ 3. リーク電流の増加と低消費電力設計の困難化

微細化により以下のリークが増大します：

| リークの種類       | 発生原因                         |
|--------------------|----------------------------------|
| サブスレッショルドリーク | Vgs < Vthでも電流が流れる         |
| ゲートリーク         | 薄膜酸化膜をトンネルして電流が流れる |
| ボディリーク         | バルク電流、浮遊バルクによる効果   |

🧠 → モバイル機器では「スタンバイ電力」が問題となる

---

## ✅ 4. 配線遅延とRCの限界

- トランジスタは速くなっても、**配線遅延がボトルネック**に
- Al → Cu への材料転換、Low-k 材導入で対策
- 多層配線（6層以上）が必要になり、設計も複雑化

---

## ✅ 5. 設計の困難化とばらつきへの対応

- LDD（Lightly Doped Drain）、Halo構造など構造が複雑化
- パラメータばらつき（Vth, Leff, Idsat）による設計マージン増加
- プロセスウィンドウ内での最適設計が困難

---

## ✅ まとめ

| 課題カテゴリ | 内容 |
|--------------|------|
| デバイス課題 | SCE、リーク、酸化膜限界 |
| 材料課題     | 配線・絶縁材料の性能限界 |
| 設計課題     | パラメータばらつき、レイアウト制約 |

これらの課題を克服するため、**FinFET**や**GAA構造**といった新しいトランジスタ構造が登場することになります（→2.4で解説）。
