$date
	Thu Sep 22 10:09:19 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module two_tb $end
$var wire 4 ! B [3:0] $end
$var reg 4 " G [3:0] $end
$scope module ex $end
$var wire 4 # G [3:0] $end
$var reg 4 $ B [3:0] $end
$var integer 32 % i [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b11111111111111111111111111111111 %
b1 $
b1 #
b1 "
b1 !
$end
#20
b0 !
b0 $
b11111111111111111111111111111111 %
b0 "
b0 #
#40
b10 !
b10 $
b11111111111111111111111111111111 %
b11 "
b11 #
#60
b11 !
b11 $
b11111111111111111111111111111111 %
b10 "
b10 #
#80
b110 !
b110 $
b11111111111111111111111111111111 %
b101 "
b101 #
#100
b111 !
b111 $
b11111111111111111111111111111111 %
b100 "
b100 #
#120
b101 !
b101 $
b11111111111111111111111111111111 %
b111 "
b111 #
#140
b100 !
b100 $
b11111111111111111111111111111111 %
b110 "
b110 #
#160
