<?xml version="1.0" encoding="UTF-8"?>

<!--
SPDX-FileCopyrightText: 2026 IObundle, Lda

SPDX-License-Identifier: MIT

Py2HWSW Version 0.81.0 has generated this code (https://github.com/IObundle/py2hwsw).
-->

<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>IObundle</ipxact:vendor>
	<ipxact:library>IP</ipxact:library>
	<ipxact:name>IOB-UART16550-IOB</ipxact:name>
	<ipxact:version>0.1.5</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk_en_rst_s</ipxact:name>
			<ipxact:displayName>Clock (configurable)</ipxact:displayName>
			<ipxact:description>Clock, clock enable and reset</ipxact:description>
			<ipxact:busType vendor="IObundle" library="CLK" name="iob_clk" version="1.0"/>
			<ipxact:slave/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>clk_i</logicalPort>
				<physicalPort>clk_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>cke_i</logicalPort>
				<physicalPort>cke_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>arst_i</logicalPort>
				<physicalPort>arst_i</physicalPort>
			</portMap>

		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>csrs_cbus_s</ipxact:name>
			<ipxact:displayName>IOb</ipxact:displayName>
			<ipxact:description>Control and status interface, when selecting the IOb CSR interface.</ipxact:description>
			<ipxact:busType vendor="IObundle" library="IOb" name="iob" version="1.0"/>
			<ipxact:slave/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>iob_valid_i</logicalPort>
				<physicalPort>iob_valid_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_addr_i</logicalPort>
				<physicalPort>iob_addr_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_wdata_i</logicalPort>
				<physicalPort>iob_wdata_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_wstrb_i</logicalPort>
				<physicalPort>iob_wstrb_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_rvalid_o</logicalPort>
				<physicalPort>iob_rvalid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_rdata_o</logicalPort>
				<physicalPort>iob_rdata_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_ready_o</logicalPort>
				<physicalPort>iob_ready_o</physicalPort>
			</portMap>

		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>rs232_m</ipxact:name>
			<ipxact:displayName>RS232</ipxact:displayName>
			<ipxact:description>RS232 interface</ipxact:description>
			<ipxact:busType vendor="Generic" library="RS232" name="rs232" version="1.0"/>
			<ipxact:master/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>rs232_rxd_i</logicalPort>
				<physicalPort>rs232_rxd_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>rs232_txd_o</logicalPort>
				<physicalPort>rs232_txd_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>rs232_rts_o</logicalPort>
				<physicalPort>rs232_rts_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>rs232_cts_i</logicalPort>
				<physicalPort>rs232_cts_i</physicalPort>
			</portMap>

		</ipxact:busInterface>

	</ipxact:busInterfaces>

	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>CSR</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>CSR_REGS</ipxact:name>
				<ipxact:baseAddress>0</ipxact:baseAddress>
				<ipxact:range>12</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:access>read-write</ipxact:access>
				<ipxact:register>
					<ipxact:name>rbr_thr_dll</ipxact:name>
					<ipxact:description>RBR (Receiver Buffer Register) when read, THR (Transmitter Holding Register) when written. When LCR.DLAB bit is set, this address accesses the Divisor Latch LSB (DLL).</ipxact:description>
					<ipxact:addressOffset>"16'h0000</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>rbr_thr_dll</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ier_dlm</ipxact:name>
					<ipxact:description>Interrupt Enable Register. When LCR.DLAB bit is set, this address accesses the Divisor Latch MSB (DLM).</ipxact:description>
					<ipxact:addressOffset>"16'h0001</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>ier_dlm</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>iir_fcr</ipxact:name>
					<ipxact:description>IIR (Interrupt Identification Register) when read, FCR (FIFO Control Register) when written.</ipxact:description>
					<ipxact:addressOffset>"16'h0002</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>iir_fcr</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>193</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>lcr</ipxact:name>
					<ipxact:description>Line Control Register. The DLAB bit (MSB) controls access to the Divisor Latch registers.</ipxact:description>
					<ipxact:addressOffset>"16'h0003</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>lcr</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>mcr</ipxact:name>
					<ipxact:description>Modem Control Register.</ipxact:description>
					<ipxact:addressOffset>"16'h0004</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>mcr</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>lsr</ipxact:name>
					<ipxact:description>Line Status Register.</ipxact:description>
					<ipxact:addressOffset>"16'h0005</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>lsr</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>96</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>msr</ipxact:name>
					<ipxact:description>Modem Status Register.</ipxact:description>
					<ipxact:addressOffset>"16'h0006</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>msr</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>version</ipxact:name>
					<ipxact:description>Product version in SemVer format. This 24-bit register uses nibbles to represent decimal numbers using their binary values. The two most significant nibbles represent the major part of the version, followed by two nibbles that represent the minor part. The two least significant nibbles represent the patch version. For example V12.34.56 is represented by 0x123456.</ipxact:description>
					<ipxact:addressOffset>"16'h0008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>false</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>version</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>000105</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:volatile>false</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>iob_uart16550</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="ADDR_W_INST_ID" usageType="nontyped">
						<ipxact:name>ADDR_W</ipxact:name>
						<ipxact:value>ADDR_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="DATA_W_INST_ID" usageType="nontyped">
						<ipxact:name>DATA_W</ipxact:name>
						<ipxact:value>DATA_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="VERSION_INST_ID" usageType="nontyped">
						<ipxact:name>VERSION</ipxact:name>
						<ipxact:value>VERSION_ID</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>Clock</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cke_i</ipxact:name>
				<ipxact:description>Clock enable</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>arst_i</ipxact:name>
				<ipxact:description>Asynchronous active-high reset</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_valid_i</ipxact:name>
				<ipxact:description>Request address is valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_addr_i</ipxact:name>
				<ipxact:description>Byte address.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>4</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_wdata_i</ipxact:name>
				<ipxact:description>Write data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_wstrb_i</ipxact:name>
				<ipxact:description>Write strobe.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_rvalid_o</ipxact:name>
				<ipxact:description>Read data valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_rdata_o</ipxact:name>
				<ipxact:description>Read data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_ready_o</ipxact:name>
				<ipxact:description>Interface ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>csrs_cbus_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rs232_rxd_i</ipxact:name>
				<ipxact:description>Receive data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>rs232_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rs232_txd_o</ipxact:name>
				<ipxact:description>Transmit data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>rs232_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rs232_rts_o</ipxact:name>
				<ipxact:description>Request to send.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>rs232_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rs232_cts_i</ipxact:name>
				<ipxact:description>Clear to send.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>rs232_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>interrupt_o</ipxact:name>
				<ipxact:description>UART interrupt source</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:resetTypes>
		<ipxact:resetType>
			<ipxact:name>arst_i</ipxact:name>
			<ipxact:displayName>arst_i</ipxact:displayName>
			<ipxact:description>Asynchronous active-high reset</ipxact:description>
		</ipxact:resetType>
	</ipxact:resetTypes>
	<ipxact:description>IObundle's adaptation of the UART16550 from: https://opencores.org/projects/uart16550. The original sources for this core and public key signature are available at: https://github.com/IObundle/iob-uart16550.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="1" parameterId="ADDR_W_ID" type="int">
			<ipxact:name>ADDR_W</ipxact:name>
			<ipxact:description>Address bus width</ipxact:description>
			<ipxact:value>4</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="DATA_W_ID" type="int">
			<ipxact:name>DATA_W</ipxact:name>
			<ipxact:description>Data bus width</ipxact:description>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="VERSION_ID" type="string">
			<ipxact:name>VERSION</ipxact:name>
			<ipxact:description>Product version in SemVer format. This 24-bit macro uses nibbles to represent decimal numbers using their binary values. The two most significant nibbles represent the major part of the version, followed by two nibbles that represent the minor part. The two least significant nibbles represent the patch version. For example V12.34.56 is represented by 0x123456.</ipxact:description>
			<ipxact:value>24'h000105</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>IObundle, Lda</kactus2:author>
		<kactus2:version>3,10,15,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>MIT License, Copyright (c) 2026</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>