# **Clock Divider (Led_per_sec + Clockworks)**

**GÃ¶rev TanÄ±mÄ±:**  
FPGA Ã¼zerinde sistem saatini **Clockworks** modÃ¼lÃ¼ ile bÃ¶lÃ¼p yavaÅŸlatarak, LEDâ€™lerde tek tek yanma/sÃ¶nme paternini gÃ¶zlemlemek.

Bu devrede **8 LED** sÄ±rasÄ±yla yanar ve belirli bir noktada geri baÅŸlar. BÃ¶ylece clock bÃ¶lmenin Ã§alÄ±ÅŸma ÅŸekli gÃ¶zle izlenebilir hale gelir.

---

## ğŸ¯ **AmaÃ§**

- Clockworks modÃ¼lÃ¼nÃ¼ kullanarak **saat bÃ¶lme (gearbox)** mantÄ±ÄŸÄ±nÄ± Ã¶ÄŸrenmek
- Reset mekanizmasÄ±nÄ±n FPGA tasarÄ±mlarÄ±nda nasÄ±l Ã§alÄ±ÅŸtÄ±ÄŸÄ±nÄ± gÃ¶rmek
- LEDâ€™lerin binary sayÄ±cÄ±ya gÃ¶re tek tek yanma dÃ¼zenini gÃ¶zlemlemek
- FPGA simÃ¼lasyonunda clock hÄ±zÄ±nÄ±n nasÄ±l ayarlanacaÄŸÄ±nÄ± kavramak

---

## ğŸ“‚ Proje YapÄ±sÄ±

clock_divider/  
â”‚â”€â”€ log/ # Log kayÄ±tlarÄ±  
â”‚â”€â”€ net/ # Netlist dosyalarÄ±  
â”‚â”€â”€ sim/ # Testbench dosyalarÄ± (`Led_per_sec_tb.v`)  
â”‚â”€â”€ src/ # Kaynak kod (Led_per_sec.v, clockworks.v, pll_gatemate.v)  
â”‚â”€â”€ Makefile # Build ayarlarÄ± (yosys, nextpnr, openFPGALoader, icarus)

---

## ğŸ’¡ Ã–rnek Kod

**Led_per_sec.v (Top-level):**

![[Led_per_sec.v]]

---

**Led_per_sec_tb.v (Testbench):**

![[Led_per_sec_tb.v]]

---

## âš¡ Beklenen DavranÄ±ÅŸ

- LEDâ€™ler sÄ±rasÄ±yla yanar:  
    `1 â†’ 1,2 â†’ 1,2,3 â†’ 1,2 â†’ 1 â†’ 1,2,3,4` sonra tekrar baÅŸa dÃ¶ner.
    
- Binary sayÄ±cÄ± olduÄŸu iÃ§in LED patterni dÃ¼zenli bir ÅŸekilde akar.
- Clock bÃ¶lme sayesinde LED geÃ§iÅŸleri gÃ¶zle rahatlÄ±kla takip edilir.

---

## ğŸ”§ SimÃ¼lasyon ve Ã‡alÄ±ÅŸtÄ±rma

### Bitstream oluÅŸturma

`run.bat synth_vlog`

### SimÃ¼lasyon

`run.bat sim_vlog`

Ã–rnek Ã§Ä±ktÄ±:

`LEDS = 11111111 LEDS = 11111110 LEDS = 11111101 ...`

### FPGAâ€™ya yÃ¼kleme

`run.bat jtag`

LEDâ€™lerde sayÄ±cÄ± paternini gÃ¶rmelisin âœ…

---

## ğŸ“ Notlar

- UART RX/TX portlarÄ± ÅŸimdilik kullanÄ±lmÄ±yor (ileriki adÄ±mlar iÃ§in placeholder).
- Clockworks modÃ¼lÃ¼nÃ¼n `SLOW` parametresi deÄŸiÅŸtirilerek LED yanma hÄ±zÄ± ayarlanabilir.
- Reset butonu (SW3) FPGAâ€™da aktif dÃ¼ÅŸÃ¼k olduÄŸundan `~RESET` ÅŸeklinde baÄŸlanmÄ±ÅŸtÄ±r.

---

ğŸ“Œ Bu proje, FPGA Ã¼zerinde **clock bÃ¶lme ve reset kontrolÃ¼nÃ¼ Ã¶ÄŸrenmek** iÃ§in temel bir Ã¶rnektir.

---

ğŸ‘‰ Ä°stersen READMEâ€™ye, LED dizisinin **gerÃ§ek donanÄ±mda nasÄ±l gÃ¶zÃ¼ktÃ¼ÄŸÃ¼ne dair fotoÄŸraf veya GIF** de ekleyebiliriz. Onu da ister misin?