# üîå Compilador de Circuitos L√≥gicos

> **Linguagem de Dom√≠nio Espec√≠fico (DSL)** para defini√ß√£o, an√°lise e simula√ß√£o de circuitos l√≥gicos digitais.

![Python](https://img.shields.io/badge/Python-3.8+-blue.svg)
![PLY](https://img.shields.io/badge/PLY-3.11-green.svg)
![License](https://img.shields.io/badge/License-MIT-yellow.svg)

---

## üöÄ Quick Start

```bash
# Ativar ambiente virtual primeiro
source venv/bin/activate

pip install -r requirements.txt

# 1. Ver ajuda
python main.py --help

# 2. Rodar exemplo padr√£o (AND simples)
python main.py

# 3. Testar porta AND (A=1, B=1 ‚Üí S=1)
python main.py exemplos/circuito_and.txt

# 4. Testar porta OR (A=0, B=1 ‚Üí S=1)
python main.py exemplos/circuito_or.txt

# 5. Testar porta NOT (A=1 ‚Üí S=0)
python main.py exemplos/circuito_not.txt

# 6. Testar circuito complexo (A AND B) OR (NOT C)
python main.py exemplos/circuito_complexo.txt

# 7. Rodar sem abrir navegador
python main.py exemplos/circuito_and.txt --no-open
```

---

## üìã √çndice

- [Sobre o Projeto](#-sobre-o-projeto)
- [Arquitetura do Compilador](#-arquitetura-do-compilador)
- [Estrutura do Projeto](#-estrutura-do-projeto)
- [Instala√ß√£o](#-instala√ß√£o)
- [Como Usar](#-como-usar)
- [Sintaxe da Linguagem](#-sintaxe-da-linguagem)
- [An√°lise L√©xica](#-an√°lise-l√©xica)
- [An√°lise Sint√°tica](#-an√°lise-sint√°tica)
- [Modelo de Dados](#-modelo-de-dados)
- [Simulador](#-simulador)
- [Geradores de Sa√≠da](#-geradores-de-sa√≠da)
- [Exemplos](#-exemplos)
- [Refer√™ncia T√©cnica](#-refer√™ncia-t√©cnica)

---

## üìñ Sobre o Projeto

Este projeto implementa um **compilador completo** para uma linguagem de dom√≠nio espec√≠fico (DSL) voltada √† descri√ß√£o e simula√ß√£o de circuitos l√≥gicos digitais. O compilador segue a arquitetura cl√°ssica de compiladores, incluindo:

1. **An√°lise L√©xica** - Tokeniza√ß√£o do c√≥digo fonte
2. **An√°lise Sint√°tica** - Constru√ß√£o da √°rvore sint√°tica
3. **Representa√ß√£o Intermedi√°ria** - Modelo de dados do circuito
4. **Simula√ß√£o** - Execu√ß√£o do circuito com propaga√ß√£o de sinais
5. **Gera√ß√£o de C√≥digo** - Relat√≥rios em HTML e TXT

### Funcionalidades Principais

- ‚úÖ Defini√ß√£o de entradas com valores iniciais (0 ou 1)
- ‚úÖ Defini√ß√£o de portas l√≥gicas customizadas via tabela verdade
- ‚úÖ Defini√ß√£o de sa√≠das do circuito
- ‚úÖ Conex√µes flex√≠veis entre componentes
- ‚úÖ Simula√ß√£o autom√°tica com propaga√ß√£o de sinais
- ‚úÖ Gera√ß√£o de tabela verdade completa
- ‚úÖ Relat√≥rio HTML interativo
- ‚úÖ Suporte a coment√°rios no c√≥digo

---

## üèóÔ∏è Arquitetura do Compilador

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                        C√ìDIGO FONTE                              ‚îÇ
‚îÇ                    (arquivo .txt)                                ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                            ‚îÇ
                            ‚ñº
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                     AN√ÅLISE L√âXICA                               ‚îÇ
‚îÇ                      (lexer.py)                                  ‚îÇ
‚îÇ  ‚Ä¢ Tokeniza√ß√£o do c√≥digo fonte                                  ‚îÇ
‚îÇ  ‚Ä¢ Identifica√ß√£o de palavras reservadas                         ‚îÇ
‚îÇ  ‚Ä¢ Tratamento de erros l√©xicos                                  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                            ‚îÇ Tokens
                            ‚ñº
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                    AN√ÅLISE SINT√ÅTICA                             ‚îÇ
‚îÇ                    (parser_rules.py)                             ‚îÇ
‚îÇ  ‚Ä¢ Gram√°tica livre de contexto                                  ‚îÇ
‚îÇ  ‚Ä¢ Constru√ß√£o do modelo do circuito                             ‚îÇ
‚îÇ  ‚Ä¢ Valida√ß√£o estrutural                                         ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                            ‚îÇ Modelo do Circuito
                            ‚ñº
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                   REPRESENTA√á√ÉO INTERMEDI√ÅRIA                    ‚îÇ
‚îÇ                       (models.py)                                ‚îÇ
‚îÇ  ‚Ä¢ Classes: Porta, Entrada, Saida, Conexao                      ‚îÇ
‚îÇ  ‚Ä¢ Estado global: CircuitoState                                 ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                            ‚îÇ
              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
              ‚îÇ                           ‚îÇ
              ‚ñº                           ‚ñº
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê   ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ       SIMULADOR         ‚îÇ   ‚îÇ    GERADORES DE SA√çDA   ‚îÇ
‚îÇ     (simulator.py)      ‚îÇ   ‚îÇ     (generators.py)     ‚îÇ
‚îÇ  ‚Ä¢ Propaga√ß√£o de sinais ‚îÇ   ‚îÇ  ‚Ä¢ Relat√≥rio HTML       ‚îÇ
‚îÇ  ‚Ä¢ Avalia√ß√£o de portas  ‚îÇ   ‚îÇ  ‚Ä¢ Resumo textual       ‚îÇ
‚îÇ  ‚Ä¢ Valida√ß√£o do circuito‚îÇ   ‚îÇ  ‚Ä¢ Tabela verdade       ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

---

## üìÅ Estrutura do Projeto

```
compiladores/
‚îú‚îÄ‚îÄ main.py                    # üöÄ Ponto de entrada principal
‚îú‚îÄ‚îÄ requirements.txt           # üì¶ Depend√™ncias do projeto
‚îú‚îÄ‚îÄ README.md                  # üìñ Esta documenta√ß√£o
‚îú‚îÄ‚îÄ circuito_exemplo.txt       # üìÑ Exemplo padr√£o (gerado automaticamente)
‚îÇ
‚îú‚îÄ‚îÄ src/                       # üìÇ C√≥digo fonte do compilador
‚îÇ   ‚îú‚îÄ‚îÄ __init__.py           # Inicializa√ß√£o do m√≥dulo
‚îÇ   ‚îú‚îÄ‚îÄ lexer.py              # üî§ An√°lise l√©xica (tokeniza√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ parser_rules.py       # üìê An√°lise sint√°tica (gram√°tica)
‚îÇ   ‚îú‚îÄ‚îÄ models.py             # üóÉÔ∏è Modelos de dados
‚îÇ   ‚îú‚îÄ‚îÄ simulator.py          # ‚ö° Motor de simula√ß√£o
‚îÇ   ‚îî‚îÄ‚îÄ generators.py         # üìä Geradores de relat√≥rios
‚îÇ
‚îú‚îÄ‚îÄ exemplos/                  # üìÇ Circuitos de exemplo
‚îÇ   ‚îú‚îÄ‚îÄ circuito_and.txt      # Porta AND simples
‚îÇ   ‚îú‚îÄ‚îÄ circuito_or.txt       # Porta OR simples
‚îÇ   ‚îú‚îÄ‚îÄ circuito_not.txt      # Porta NOT (inversor)
‚îÇ   ‚îî‚îÄ‚îÄ circuito_complexo.txt # Circuito combinacional
‚îÇ
‚îî‚îÄ‚îÄ venv/                      # üìÇ Ambiente virtual Python
```

---

## üîß Instala√ß√£o

### Pr√©-requisitos

- Python 3.8 ou superior
- pip (gerenciador de pacotes Python)

### Passo a Passo

```bash
# 1. Clone ou navegue at√© o diret√≥rio do projeto
cd compiladores

# 2. Crie o ambiente virtual (se ainda n√£o existir)
python3 -m venv venv

# 3. Ative o ambiente virtual
source venv/bin/activate  # Linux/macOS
# ou
.\venv\Scripts\activate   # Windows

# 4. Instale as depend√™ncias
pip install -r requirements.txt
```

### Depend√™ncias

| Pacote | Vers√£o | Descri√ß√£o |
|--------|--------|-----------|
| PLY | 3.11 | Python Lex-Yacc - Ferramentas para an√°lise l√©xica e sint√°tica |

---

## Como usar

```bash

# Ativar ambiente virtual primeiro
source venv/bin/activate

pip install -r requirements.txt

# 1. Ver ajuda
python main.py --help

# 2. Rodar exemplo padr√£o (AND simples)
python main.py

# 3. Testar porta AND (A=1, B=1 ‚Üí S=1)
python main.py exemplos/circuito_and.txt

# 4. Testar porta OR (A=0, B=1 ‚Üí S=1)
python main.py exemplos/circuito_or.txt

# 5. Testar porta NOT (A=1 ‚Üí S=0)
python main.py exemplos/circuito_not.txt

# 6. Testar circuito complexo (A AND B) OR (NOT C)
python main.py exemplos/circuito_complexo.txt

# 7. Rodar sem abrir navegador
python main.py exemplos/circuito_and.txt --no-open
```

### Op√ß√µes da Linha de Comando

| Op√ß√£o | Descri√ß√£o |
|-------|-----------|
| `--help`, `-h` | Mostra a ajuda |
| `--no-open` | N√£o abre o HTML automaticamente no navegador |

### Sa√≠das Geradas

Ap√≥s a execu√ß√£o, s√£o gerados dois arquivos:

1. **`circuito_NOME.html`** - Relat√≥rio visual completo com:
   - Lista de entradas e seus valores
   - Lista de portas l√≥gicas e seus estados
   - Lista de sa√≠das com resultados
   - Diagrama de conex√µes
   - Tabela verdade completa (para at√© 4 entradas)

2. **`resumo_NOME.txt`** - Resumo textual com:
   - Componentes do circuito
   - Estados da simula√ß√£o
   - Conex√µes definidas

---

## üìù Sintaxe da Linguagem

### Estrutura Geral

```
circuito NomeDoCircuito {
    // Coment√°rios iniciados com //
    
    entrada NOME {
        valor_inicial VALOR
    }
    
    porta_logica TIPO nome {
        numero_de_entradas N
        numero_de_saidas M
        tabela_verdade {
            ENTRADA1 ENTRADA2 ... -> SAIDA1 SAIDA2 ...
        }
    }
    
    saida NOME {
    }
    
    conexao conectar origem.pino -> destino.pino
}
```

### Componentes

#### 1. Circuito

Define o container principal do circuito.

```
circuito MeuCircuito {
    // componentes aqui
}
```

#### 2. Entrada

Define uma entrada do circuito com valor inicial bin√°rio.

```
entrada A {
    valor_inicial 1    // 0 ou 1
}
```

#### 3. Porta L√≥gica

Define uma porta l√≥gica customizada atrav√©s de sua tabela verdade.

```
porta_logica AND porta1 {
    numero_de_entradas 2
    numero_de_saidas 1
    tabela_verdade {
        0 0 -> 0
        0 1 -> 0
        1 0 -> 0
        1 1 -> 1
    }
}
```

#### 4. Sa√≠da

Define uma sa√≠da do circuito.

```
saida resultado {
}
```

#### 5. Conex√£o

Conecta componentes entre si.

```
conexao conectar A.saida -> porta1.entrada0
conexao conectar porta1.saida -> resultado.entrada
```

### Conven√ß√µes de Nomenclatura

| Elemento | Formato |
|----------|---------|
| Nome do circuito | `PascalCase` |
| Nome de entrada | `MAI√öSCULAS` ou `PascalCase` |
| Nome de porta | `snake_case` |
| Nome de sa√≠da | `snake_case` ou `MAI√öSCULAS` |
| Pinos de entrada | `entrada0`, `entrada1`, ... |
| Pinos de sa√≠da | `saida` |

---

## üî§ An√°lise L√©xica

O analisador l√©xico (`lexer.py`) √© respons√°vel por transformar o c√≥digo fonte em uma sequ√™ncia de tokens.

### Tokens Reconhecidos

| Token | Padr√£o | Descri√ß√£o |
|-------|--------|-----------|
| `CIRCUITO` | `circuito` | Palavra reservada |
| `ENTRADA` | `entrada` | Palavra reservada |
| `SAIDA` | `saida` | Palavra reservada |
| `PORTA_LOGICA` | `porta_logica` | Palavra reservada |
| `CONEXAO` | `conexao` | Palavra reservada |
| `CONECTAR` | `conectar` | Palavra reservada |
| `NUMERO_DE_ENTRADAS` | `numero_de_entradas` | Palavra reservada |
| `NUMERO_DE_SAIDAS` | `numero_de_saidas` | Palavra reservada |
| `TABELA_VERDADE` | `tabela_verdade` | Palavra reservada |
| `VALOR_INICIAL` | `valor_inicial` | Palavra reservada |
| `IDENT` | `[a-zA-Z_][a-zA-Z0-9_]*` | Identificador |
| `NUM` | `\d+` | N√∫mero inteiro |
| `ARROW` | `->` | Operador de seta |
| `DOT` | `.` | Operador de ponto |
| `LCURL` | `{` | Abre chaves |
| `RCURL` | `}` | Fecha chaves |

### Caracteres Ignorados

- Espa√ßos e tabula√ß√µes (`\t`)
- Quebras de linha (`\n`) - contadas para rastreamento de linha
- Coment√°rios de linha (`//...`)

### Exemplo de Tokeniza√ß√£o

C√≥digo fonte:
```
entrada A {
    valor_inicial 1
}
```

Tokens gerados:
```
ENTRADA: entrada
IDENT: A
LCURL: {
VALOR_INICIAL: valor_inicial
NUM: 1
RCURL: }
```

---

## üìê An√°lise Sint√°tica

O analisador sint√°tico (`parser_rules.py`) implementa uma gram√°tica livre de contexto usando o algoritmo LALR(1).

### Gram√°tica BNF

```bnf
<circuito>        ::= CIRCUITO IDENT LCURL <blocos> RCURL

<blocos>          ::= <blocos> <bloco>
                    | <bloco>

<bloco>           ::= <porta_logica_def>
                    | <entrada_def>
                    | <saida_def>
                    | <conexao_def>

<entrada_def>     ::= ENTRADA IDENT LCURL <linha_entrada> RCURL

<linha_entrada>   ::= VALOR_INICIAL NUM

<porta_logica_def>::= PORTA_LOGICA IDENT IDENT LCURL <porta_props> RCURL

<porta_props>     ::= <porta_props> <linha_porta>
                    | <linha_porta>

<linha_porta>     ::= NUMERO_DE_ENTRADAS NUM
                    | NUMERO_DE_SAIDAS NUM
                    | TABELA_VERDADE LCURL <tabela_entradas> RCURL

<tabela_entradas> ::= <tabela_entradas> <linha_tabela>
                    | <linha_tabela>

<linha_tabela>    ::= <lista_bits> ARROW <lista_bits>

<lista_bits>      ::= <lista_bits> NUM
                    | NUM

<saida_def>       ::= SAIDA IDENT LCURL RCURL

<conexao_def>     ::= CONEXAO CONECTAR <origem> ARROW <destino>

<origem>          ::= IDENT DOT IDENT
                    | IDENT DOT SAIDA
                    | IDENT DOT ENTRADA

<destino>         ::= IDENT DOT IDENT
                    | IDENT DOT SAIDA
                    | IDENT DOT ENTRADA
```

### A√ß√µes Sem√¢nticas

Durante a an√°lise sint√°tica, as seguintes a√ß√µes s√£o executadas:

1. **Defini√ß√£o de Circuito**: Armazena o nome do circuito
2. **Defini√ß√£o de Entrada**: Cria objeto `Entrada` com valor inicial
3. **Defini√ß√£o de Porta**: Cria objeto `Porta` com tabela verdade
4. **Defini√ß√£o de Sa√≠da**: Cria objeto `Saida`
5. **Defini√ß√£o de Conex√£o**: Cria objeto `Conexao` entre componentes

---

## üóÉÔ∏è Modelo de Dados

O m√≥dulo `models.py` define as estruturas de dados que representam o circuito.

### Classes

#### `Porta`

Representa uma porta l√≥gica no circuito.

```python
class Porta:
    tipo: str              # Tipo da porta (AND, OR, NOT, etc.)
    nome: str              # Nome identificador
    entradas: int          # N√∫mero de entradas
    saidas: int            # N√∫mero de sa√≠das
    tabela: list           # Tabela verdade [(entrada, saida), ...]
    valores_entradas: list # Valores atuais das entradas
    valor_saida: int       # Valor atual da sa√≠da
    processada: bool       # Flag de processamento
```

#### `Entrada`

Representa uma entrada do circuito.

```python
class Entrada:
    nome: str              # Nome identificador
    valor: int             # Valor atual (0 ou 1)
    valor_original: int    # Valor inicial definido
```

#### `Saida`

Representa uma sa√≠da do circuito.

```python
class Saida:
    nome: str              # Nome identificador
    valor: int             # Valor calculado
```

#### `Conexao`

Representa uma conex√£o entre componentes.

```python
class Conexao:
    origem: str            # "componente.pino"
    destino: str           # "componente.pino"
```

#### `CircuitoState`

Gerencia o estado global do circuito.

```python
class CircuitoState:
    nome: str              # Nome do circuito
    portas: dict           # {nome: Porta}
    entradas: dict         # {nome: Entrada}
    saidas: dict           # {nome: Saida}
    conexoes: list         # [Conexao, ...]
```

---

## ‚ö° Simulador

O m√≥dulo `simulator.py` implementa a l√≥gica de simula√ß√£o do circuito.

### Algoritmo de Simula√ß√£o

```
1. VALIDAR estrutura do circuito
   - Verificar se todas as conex√µes s√£o v√°lidas
   - Verificar se todas as entradas das portas est√£o conectadas

2. RESETAR estado das portas
   - Limpar valores de entrada e sa√≠da
   - Marcar como n√£o processadas

3. PROPAGAR sinais das entradas
   - Para cada entrada do circuito
   - Propagar seu valor para os componentes conectados

4. SIMULAR portas (iterativo)
   - Enquanto houver progresso:
     - Para cada porta n√£o processada:
       - Se todas as entradas est√£o conectadas:
         - Avaliar usando tabela verdade
         - Propagar resultado
         - Marcar como processada

5. VERIFICAR resultados
   - Alertar sobre portas n√£o processadas
   - Exibir valores das sa√≠das
```

### Propaga√ß√£o de Sinais

```
propagar_sinal(componente, pino, valor):
    origem = "componente.pino"
    
    para cada conex√£o do circuito:
        se conex√£o.origem == origem:
            destino = conex√£o.destino
            
            se destino √© porta:
                porta.entrada[√≠ndice] = valor
            
            se destino √© sa√≠da:
                sa√≠da.valor = valor
```

### Avalia√ß√£o de Porta

```
avaliar_porta(porta):
    se n√£o todas_entradas_conectadas:
        retorna None
    
    para cada (entrada, sa√≠da) na tabela_verdade:
        se porta.valores_entradas == entrada:
            retorna sa√≠da
    
    retorna 0 (fallback)
```

---

## üìä Geradores de Sa√≠da

O m√≥dulo `generators.py` produz os relat√≥rios finais.

### Relat√≥rio HTML

Gera um arquivo HTML completo com:

- **Cabe√ßalho**: Nome do circuito
- **Se√ß√£o Entradas**: Lista de entradas com valores
- **Se√ß√£o Portas**: Lista de portas com estados
- **Se√ß√£o Sa√≠das**: Resultados finais
- **Se√ß√£o Conex√µes**: Diagrama de conex√µes
- **Tabela Verdade**: Todas as combina√ß√µes poss√≠veis (at√© 4 entradas)

### Estiliza√ß√£o

O HTML gerado inclui CSS inline com:
- Design responsivo
- Cores diferenciadas por tipo de componente
- Tabelas formatadas
- Layout em container centralizado

### Resumo Textual

Gera um arquivo TXT simples com:
- Lista de componentes
- Estados atuais
- Conex√µes definidas

---

## üìö Exemplos

### 1. Porta AND

**Arquivo**: `exemplos/circuito_and.txt`

```
circuito CircuitoAND {
    entrada A {
        valor_inicial 1
    }

    entrada B {
        valor_inicial 1
    }

    porta_logica AND porta_and {
        numero_de_entradas 2
        numero_de_saidas 1
        tabela_verdade {
            0 0 -> 0
            0 1 -> 0
            1 0 -> 0
            1 1 -> 1
        }
    }

    saida S {
    }

    conexao conectar A.saida -> porta_and.entrada0
    conexao conectar B.saida -> porta_and.entrada1
    conexao conectar porta_and.saida -> S.entrada
}
```

**Resultado**: `A=1, B=1 ‚Üí S=1`

**Tabela Verdade**:
| A | B | S |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

---

### 2. Porta OR

**Arquivo**: `exemplos/circuito_or.txt`

```
circuito CircuitoOR {
    entrada A {
        valor_inicial 0
    }

    entrada B {
        valor_inicial 1
    }

    porta_logica OR porta_or {
        numero_de_entradas 2
        numero_de_saidas 1
        tabela_verdade {
            0 0 -> 0
            0 1 -> 1
            1 0 -> 1
            1 1 -> 1
        }
    }

    saida S {
    }

    conexao conectar A.saida -> porta_or.entrada0
    conexao conectar B.saida -> porta_or.entrada1
    conexao conectar porta_or.saida -> S.entrada
}
```

**Resultado**: `A=0, B=1 ‚Üí S=1`

**Tabela Verdade**:
| A | B | S |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

---

### 3. Porta NOT (Inversor)

**Arquivo**: `exemplos/circuito_not.txt`

```
circuito CircuitoNOT {
    entrada A {
        valor_inicial 1
    }

    porta_logica NOT inversor {
        numero_de_entradas 1
        numero_de_saidas 1
        tabela_verdade {
            0 -> 1
            1 -> 0
        }
    }

    saida S {
    }

    conexao conectar A.saida -> inversor.entrada0
    conexao conectar inversor.saida -> S.entrada
}
```

**Resultado**: `A=1 ‚Üí S=0`

**Tabela Verdade**:
| A | S |
|---|---|
| 0 | 1 |
| 1 | 0 |

---

### 4. Circuito Complexo: (A AND B) OR (NOT C)

**Arquivo**: `exemplos/circuito_complexo.txt`

```
circuito CircuitoComplexo {
    entrada A {
        valor_inicial 1
    }

    entrada B {
        valor_inicial 0
    }

    entrada C {
        valor_inicial 0
    }

    porta_logica AND porta_and {
        numero_de_entradas 2
        numero_de_saidas 1
        tabela_verdade {
            0 0 -> 0
            0 1 -> 0
            1 0 -> 0
            1 1 -> 1
        }
    }

    porta_logica NOT porta_not {
        numero_de_entradas 1
        numero_de_saidas 1
        tabela_verdade {
            0 -> 1
            1 -> 0
        }
    }

    porta_logica OR porta_or {
        numero_de_entradas 2
        numero_de_saidas 1
        tabela_verdade {
            0 0 -> 0
            0 1 -> 1
            1 0 -> 1
            1 1 -> 1
        }
    }

    saida resultado {
    }

    conexao conectar A.saida -> porta_and.entrada0
    conexao conectar B.saida -> porta_and.entrada1
    conexao conectar C.saida -> porta_not.entrada0
    conexao conectar porta_and.saida -> porta_or.entrada0
    conexao conectar porta_not.saida -> porta_or.entrada1
    conexao conectar porta_or.saida -> resultado.entrada
}
```

**Diagrama do Circuito**:
```
    A ‚îÄ‚îÄ‚îê
        ‚îú‚îÄ‚îÄ AND ‚îÄ‚îÄ‚îê
    B ‚îÄ‚îÄ‚îò         ‚îÇ
                  ‚îú‚îÄ‚îÄ OR ‚îÄ‚îÄ resultado
    C ‚îÄ‚îÄ NOT ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Resultado**: `A=1, B=0, C=0 ‚Üí resultado=1`

**Explica√ß√£o**: `(1 AND 0) OR (NOT 0) = 0 OR 1 = 1`

**Tabela Verdade Completa**:
| A | B | C | resultado |
|---|---|---|-----------|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

---

## üìñ Refer√™ncia T√©cnica

### Erros Comuns

| Erro | Causa | Solu√ß√£o |
|------|-------|---------|
| Erro l√©xico | Caractere inv√°lido | Verificar caracteres especiais |
| Erro sint√°tico | Estrutura incorreta | Verificar sintaxe da linguagem |
| Componente n√£o existe | Conex√£o para componente inexistente | Definir componente antes de conectar |
| Entradas n√£o conectadas | Porta com entradas sem conex√£o | Conectar todas as entradas |

### Limita√ß√µes

- Tabela verdade gerada apenas para circuitos com at√© 4 entradas
- Apenas portas com uma sa√≠da s√£o suportadas na simula√ß√£o atual
- N√£o h√° suporte para loops ou realimenta√ß√£o

### Extens√µes Poss√≠veis

- [ ] Suporte a portas com m√∫ltiplas sa√≠das
- [ ] Simula√ß√£o temporal com delays
- [ ] Editor visual de circuitos
- [ ] Exporta√ß√£o para VHDL/Verilog
- [ ] Detec√ß√£o de loops infinitos

---

## üë• Autores

Desenvolvido como trabalho da disciplina de **Compiladores**.

---

## üìÑ Licen√ßa

Este projeto est√° sob a licen√ßa MIT. Veja o arquivo LICENSE para mais detalhes.
