Verilog HDL数字系统设计入门与应用实例 PDF下载 王忠礼 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#730251130
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#730251130
<p>书名:Verilog HDL数字系统设计入门与应用实例</p><p>作者:王忠礼 </p><p>页数:381</p><p>定价:¥59.5</p><p>出版社:清华大学出版社</p><p>出版日期:2019-04-01</p><p>ISBN:9787302511304</p><p><h2>本书特色</h2></p>[<p>
本书系统地介绍了硬件描述语言Verilog HDL以及数字系统设计的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog HDL基础知识以及设计实例、基于FPGA/CPLD数字系统设计实例。书中各章都配备了思考与练习题。
本书以应用为主，突出实践性，结构严谨，书中的实例新颖、典型。本书适合作为电子信息工程、通信工程、电子信息科学与技术、自动化、电气工程等电子与电气类相关专业本科教材和研究生参考书，同时也可供电路设计和系统开发工程技术人员学习参考。
                                        </p>]<p><h2>内容简介</h2></p>[<p>本书从实用角度出发，紧密联系教学实际。<br/>? 语法介绍简明清晰，实例内容丰富，重点突出。<br/>? 配套资源丰富，提供教学课件、教学大纲、综合实例、思考题与练习题。<br/>? 提供经典FPGA数字系统设计实例。<br/><br/> </p>]<p><h2>作者简介</h2></p>[<p>王忠礼，北华大学副教授，从事嵌入式系统与模式识别，在清华大学出版社出版的教材《MATLAB应用技术》发行近3万册，出版其他教材3部，发表科研论文10余篇。主持或参加省级以上科研项目5项，申请专利5项。</p>]<p><h2>目录</h2></p>
    目录第1章绪论1.1EDA技术的发展概况1.2设计方法和设计流程1.2.1设计方法1.2.2设计流程1.3主要的EDA开发软件及厂家1.3.1主要的EDA厂家1.3.2主要的EDA开发软件思考与练习第2章可编程逻辑器件2.1可编程器件概述2.1.1ASIC及其分类2.1.2PLD器件的分类2.2简单PLD的基本结构2.3CPLD的基本结构及典型器件简介2.3.1CPLD的基本结构2.3.2典型CPLD器件——MAX7000系列2.3.3典型CPLD器件——Max Ⅱ系列2.3.4典型CPLD器件——XC9500系列2.4FPGA的基本结构及典型器件简介2.4.1FPGA的基本结构2.4.2典型FPGA器件——Cyclone Ⅱ系列2.4.3Altera公司FPGA简介2.4.4典型FPGA器件——Spartan��3系列2.4.5Xilinx公司FPGA简介2.5器件配置与编程2.5.1JTAG边界扫描测试2.5.2FPGA的编程与配置2.6PLD发展趋势思考与练习第3章Quartus Ⅱ开发软件3.1概述3.1.1Quartus Ⅱ 9.1的安装3.1.2Quartus Ⅱ 9.1的授权许可设置3.2Quartus Ⅱ 9.1管理器3.2.1工作界面3.2.2菜单栏3.3设计输入3.3.1Quartus Ⅱ软件设计流程3.3.2创建工程3.3.3图形编辑输入3.3.4文本编辑输入3.4设计处理3.4.1编译设置3.4.2编译3.4.3仿真分析3.4.4引脚锁定、设计下载和硬件测试3.5时序分析3.5.1Classic Timing Analyzer时序约束3.5.2TimeQuest Timing Analyzer时序分析3.6层次设计3.6.1创建底层设计文件3.6.2创建图元3.6.3创建顶层设计文件3.7基于宏功能模块的设计思考与练习第4章ModelSim仿真软件4.1概述4.2ModelSim 6.5使用举例4.2.1ModelSim仿真基本步骤4.2.2ModelSim与Quartus Ⅱ联合进行功能仿真的基本步骤4.2.3ModelSim对Altera器件进行后仿真的基本步骤思考与练习第5章Verilog HDL基本语法5.1Verilog HDL概述5.1.1Verilog HDL的产生和发展5.1.2Verilog HDL的设计流程5.1.3Verilog HDL与VHDL的比较5.2Verilog HDL模块结构5.3Verilog HDL语言要素及数据类型5.3.1Verilog HDL语言要素5.3.2常量5.3.3变量和数据类型5.3.4参数5.3.5向量5.3.6存储器5.3.7运算符5.4Verilog HDL基本语句5.4.1综合性设计语句5.4.2时间控制语句5.4.3过程语句5.4.4块语句5.4.5赋值语句5.4.6条件语句5.4.7循环语句5.4.8任务与函数5.4.9编译预处理语句思考与练习第6章仿真与测试6.1系统任务与系统函数6.2用户自定义原语6.3测试平台的建立6.4仿真设计实例思考与练习第7章描述方式与层次设计7.1Verilog HDL的描述方式7.1.1结构描述方式7.1.2行为描述方式7.1.3数据流描述方式7.1.4混合描述方式7.2进程7.3Verilog HDL层次设计思考与练习第8章组合逻辑电路设计8.1编码器和译码器8.1.1编码器8.1.2译码器8.2数据选择器8.3加法器8.3.1半加器8.3.2全加器8.3.3级联加法器8.3.4超前进位加法器8.4乘法器8.4.1移位相加乘法器8.4.2并行乘法器8.5其他组合逻辑电路8.5.1基本门电路8.5.2三态门电路思考与练习第9章时序逻辑电路设计9.1触发器9.1.1RS触发器9.1.2JK触发器9.1.3D触发器9.1.4T触发器9.2锁存器和寄存器9.2.1锁存器9.2.2寄存器9.3移位寄存器9.3.1左移移位寄存器9.3.2右移移位寄存器9.4分频器9.4.1偶数分频器9.4.2奇数分频器9.5计数器9.5.1同步计数器9.5.2异步计数器9.5.3加减计数器9.6其他时序逻辑电路9.6.1同步器9.6.2边沿检测电路思考与练习第10章有限状态机的设计10.1有限状态机概述10.1.1状态机的分类10.1.2有限状态机的状态转换图10.1.3有限状态机的设计流程10.2有限状态机的设计要点10.3有限状态机设计实例10.3.1摩尔型状态机10.3.2米里型状态机10.3.3有限状态机的描述方式思考与练习第11章数字系统设计实例11.1数字跑表的设计11.2交通灯控制器的设计11.3自动售货机的设计11.4ADC0809采样控制模块的设计11.5可控脉冲发生器的设计11.5.1顺序脉冲发生器11.5.2并行脉冲控制模块思考与练习第12章基于FPGA数字系统设计实例12.1基于FPGA的多功能数字钟的设计12.1.1系统设计要求12.1.2系统设计方案12.1.3各部分功能模块的设计12.2基于FPGA的信号发生器的设计12.2.1系统设计要求12.2.2系统设计方案12.2.3各部分功能模块的设计12.3基于FPGA的密码锁的设计12.3.1系统设计要求12.3.2系统设计方案12.3.3各部分功能模块的设计12.4数字滤波器的FPGA设计12.4.1FIR滤波器的结构12.4.2抽头系数的编码12.4.3FIR滤波器的设计12.5直扩通信系统的FPGA设计12.5.1二进制相位键控调制12.5.2CPSK信号的产生12.5.3DPSK信号的产生12.5.4CPSK调制器的设计12.5.5DPSK调制器的设计12.5.6CPSK解调器的设计12.5.7DPSK解调器的设计思考与练习附录AVerilog HDL(IEEE 1364—1995)关键字附录BVerilog HDL(IEEE 1364—2001)关键字附录CVerilog��2001语法结构附录DVerilog��2002语法结构参考文献
