<h1 align="center">👋🤖 ¡Hola robot internauta! Soy Remgo</h1>
<h3 align="center">🎓 Estudiante de Ingeniería Electrónica | Universidad Peruana de Ciencias Aplicadas (UPC)</h3>

<p align="center">
  <img src="remgo_walking.gif" width="200" alt="Remgo walking animation"/>
</p>
<p align="center">
Actualmente curso el <b>quinto año</b> de carrera, apasionado por la intersección entre <b>automatización industrial</b>, <b>redes de comunicación</b> y <b>domótica</b>. Mi enfoque está en desarrollar soluciones robustas y escalables para sistemas embebidos e industriales.
</p>

---

## 🔧 Áreas de Especialización

- **Automatización Industrial**: Diseño y programación de sistemas de control para procesos industriales
- **Programación de PLCs**: Experiencia en **Siemens** (TIA Portal, STEP 7)
- **Redes de Comunicación Industrial**: Profinet, Modbus TCP/IP, OPC UA
<!--- **Domótica y IoT**: Integración de dispositivos inteligentes y protocolos de comunicación (MQTT, KNX)-->
- **Sistemas Embebidos**: [PIC18F5Q43](https://www.microchip.com/en-us/product/pic18f57q43)

---

## 💻 Stack Tecnológico

### Lenguajes de Programación
![Python](https://img.shields.io/badge/-Python-3776AB?style=flat-square&logo=python&logoColor=white)
![C](https://img.shields.io/badge/-C-A8B9CC?style=flat-square&logo=c&logoColor=white)
![C++](https://img.shields.io/badge/-C++-00599C?style=flat-square&logo=cplusplus&logoColor=white)
![Ladder Logic](https://img.shields.io/badge/-Ladder_Logic-009999?style=flat-square)

### Herramientas y Plataformas
- **Siemens TIA Portal y STEP 7**: Programación de PLCs S7-1200, configuración de redes Profinet
- **MPLAB X IDE**: Programación de microcontroladores de Microchip

## 📚 Proyectos Destacados

### 📄[ETL-UPC-Syllabus](https://github.com/remgo696/ETL-UPC-Syllabus)
> Pipeline ETL desarrollado en Python 🐍 para conseguir información estructurada desde los sílabos en PDF de la UPC.
- **Librerias principales**: pdfplumber, reportlab, re, json, configparser
- **Enfoque**: Arquitectura escalable y modular, con separación clara entre las fases Extract, Transform y Load.
- **Objetivo:** Estandarizar y limpiar datos académicos (información general, unidades de aprendizaje, evaluaciones) para su posterior análisis o uso en aplicaciones inteligentes.
- **Diseño:** Basado en clases (`Course`, `Unit`, `Exam`, `SyllabusRaw`) que representan la **semántica de negocio** del dominio educativo.

---

## 📊 Estadísticas de GitHub

![GitHub Stats](https://github-readme-stats.vercel.app/api?username=remgo696&show_icons=true&theme=tokyonight&hide_border=true)

![Top Languages](https://github-readme-stats.vercel.app/api/top-langs/?username=remgo696&layout=compact&theme=tokyonight&hide_border=true)

---

## 🎯 Objetivos Actuales

<!--- 📖 Profundizar en **arquitecturas de sistemas distribuidos** aplicadas a automatización
- 🔧 Certificación en **Siemens TIA Portal** (TIA-PORTAL-PRO-1)-->
- 🌐 Certificación CCNA
- 💾 Ser un data engineer

---

## 📫 Contacto

- 📧 **Email**: [dvladimirdm@hotmail.com](mailto:dvladimirdm@hotmail.com)
- 💼 **LinkedIn**: [linkedin.com/in/david-díaz-malca](https://www.linkedin.com/in/david-d%C3%ADaz-malca/)

