Fitter report for riscv
Tue Jul  5 17:26:01 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Jul  5 17:26:01 2022           ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Standard Edition ;
; Revision Name                   ; riscv                                           ;
; Top-level Entity Name           ; riscv                                           ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC5C6F27C7                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 15,779 / 29,080 ( 54 % )                        ;
; Total registers                 ; 9028                                            ;
; Total pins                      ; 30 / 364 ( 8 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 4,567,040 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 12 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5cgxfc5c6f27c7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                           ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                             ;                  ;                       ;
; res_n~inputCLKENA0                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                             ;                  ;                       ;
; RF:U_5|registers[3][0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[3][0]~DUPLICATE                            ;                  ;                       ;
; RF:U_5|registers[3][4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[3][4]~DUPLICATE                            ;                  ;                       ;
; RF:U_5|registers[3][20]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[3][20]~DUPLICATE                           ;                  ;                       ;
; RF:U_5|registers[3][23]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[3][23]~DUPLICATE                           ;                  ;                       ;
; RF:U_5|registers[4][15]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[4][15]~DUPLICATE                           ;                  ;                       ;
; RF:U_5|registers[4][22]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[4][22]~DUPLICATE                           ;                  ;                       ;
; RF:U_5|registers[4][24]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:U_5|registers[4][24]~DUPLICATE                           ;                  ;                       ;
; dec_reg:U_6|ex_alu_mode.alu_add~reg0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_alu_mode.alu_add~reg0DUPLICATE               ;                  ;                       ;
; dec_reg:U_6|ex_alu_mode.alu_beq~reg0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_alu_mode.alu_beq~reg0DUPLICATE               ;                  ;                       ;
; dec_reg:U_6|ex_alu_mode.alu_bne~reg0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_alu_mode.alu_bne~reg0DUPLICATE               ;                  ;                       ;
; dec_reg:U_6|ex_imm[0]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[0]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[1]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[1]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[2]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[3]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[3]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[4]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[4]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[5]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[5]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[6]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[6]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[7]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[7]~DUPLICATE                             ;                  ;                       ;
; dec_reg:U_6|ex_imm[10]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[10]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[11]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[11]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[13]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[13]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[14]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[14]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[15]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[15]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[17]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[17]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[19]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[19]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[20]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[20]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[21]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[21]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_imm[25]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_imm[25]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_mux_alu_sel                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_mux_alu_sel~DUPLICATE                        ;                  ;                       ;
; dec_reg:U_6|ex_mux_fw_rs1_sel.fwd_return_data~reg0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_mux_fw_rs1_sel.fwd_return_data~reg0DUPLICATE ;                  ;                       ;
; dec_reg:U_6|ex_mux_fw_rs2_sel.fwd_return_data~reg0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_mux_fw_rs2_sel.fwd_return_data~reg0DUPLICATE ;                  ;                       ;
; dec_reg:U_6|ex_rs2[19]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_rs2[19]~DUPLICATE                            ;                  ;                       ;
; dec_reg:U_6|ex_rs2[28]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dec_reg:U_6|ex_rs2[28]~DUPLICATE                            ;                  ;                       ;
; ex_reg:U_8|me_alu_out[0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[0]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[1]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[2]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[2]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[4]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[4]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[5]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[5]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[8]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[8]~DUPLICATE                          ;                  ;                       ;
; ex_reg:U_8|me_alu_out[11]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[11]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[12]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[12]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[15]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[15]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[16]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[16]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[19]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[19]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[21]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[21]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[26]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[26]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[27]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[27]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_alu_out[31]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_alu_out[31]~DUPLICATE                         ;                  ;                       ;
; ex_reg:U_8|me_mem_mode.mem_nls~reg0                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_reg:U_8|me_mem_mode.mem_nls~reg0DUPLICATE                ;                  ;                       ;
; if_reg:U_2|op_code[5]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_reg:U_2|op_code[5]~DUPLICATE                             ;                  ;                       ;
; if_reg:U_2|op_code[6]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_reg:U_2|op_code[6]~DUPLICATE                             ;                  ;                       ;
; if_reg:U_2|op_code[19]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_reg:U_2|op_code[19]~DUPLICATE                            ;                  ;                       ;
; io_controller:U_21|io_hex_buffer[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; io_controller:U_21|io_hex_buffer[4]~DUPLICATE               ;                  ;                       ;
; io_controller:U_21|io_hex_buffer[9]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; io_controller:U_21|io_hex_buffer[9]~DUPLICATE               ;                  ;                       ;
; io_controller:U_21|io_hex_buffer[27]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; io_controller:U_21|io_hex_buffer[27]~DUPLICATE              ;                  ;                       ;
; me_reg:U_10|wb_data[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[1]~DUPLICATE                            ;                  ;                       ;
; me_reg:U_10|wb_data[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[2]~DUPLICATE                            ;                  ;                       ;
; me_reg:U_10|wb_data[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[6]~DUPLICATE                            ;                  ;                       ;
; me_reg:U_10|wb_data[8]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[8]~DUPLICATE                            ;                  ;                       ;
; me_reg:U_10|wb_data[12]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[12]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[13]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[13]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[14]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[14]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[17]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[17]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[18]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[18]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[19]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[19]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[20]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[20]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[22]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[22]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[24]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[24]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[25]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[25]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[26]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[26]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[27]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[27]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[28]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[28]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[29]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[29]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_data[30]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_data[30]~DUPLICATE                           ;                  ;                       ;
; me_reg:U_10|wb_traget_reg[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; me_reg:U_10|wb_traget_reg[1]~DUPLICATE                      ;                  ;                       ;
; pc_reg:U_0|if_pc[2]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[2]~DUPLICATE                               ;                  ;                       ;
; pc_reg:U_0|if_pc[4]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[4]~DUPLICATE                               ;                  ;                       ;
; pc_reg:U_0|if_pc[12]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[12]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[20]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[20]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[22]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[22]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[23]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[23]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[24]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[24]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[27]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[27]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[28]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[28]~DUPLICATE                              ;                  ;                       ;
; pc_reg:U_0|if_pc[30]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pc_reg:U_0|if_pc[30]~DUPLICATE                              ;                  ;                       ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 26703 ) ; 0.00 % ( 0 / 26703 )       ; 0.00 % ( 0 / 26703 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 26703 ) ; 0.00 % ( 0 / 26703 )       ; 0.00 % ( 0 / 26703 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 26703 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/qis/riscv_struct/riscv.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 15,779 / 29,080       ; 54 %  ;
; ALMs needed [=A-B+C]                                        ; 15,779                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 16,034 / 29,080       ; 55 %  ;
;         [a] ALMs used for LUT logic and registers           ; 4,286                 ;       ;
;         [b] ALMs used for LUT logic                         ; 11,593                ;       ;
;         [c] ALMs used for registers                         ; 155                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 382 / 29,080          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 127 / 29,080          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 126                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,946 / 2,908         ; 67 %  ;
;     -- Logic LABs                                           ; 1,946                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 17,699                ;       ;
;     -- 7 input functions                                    ; 775                   ;       ;
;     -- 6 input functions                                    ; 12,814                ;       ;
;     -- 5 input functions                                    ; 1,259                 ;       ;
;     -- 4 input functions                                    ; 1,316                 ;       ;
;     -- <=3 input functions                                  ; 1,535                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 140                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,028                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,881 / 58,160        ; 15 %  ;
;         -- Secondary logic registers                        ; 147 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,943                 ;       ;
;         -- Routing optimization registers                   ; 85                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 30 / 364              ; 8 %   ;
;     -- Clock pins                                           ; 1 / 14                ; 7 %   ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 446               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,567,040         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,567,040         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 27.9% / 27.5% / 29.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 56.0% / 55.4% / 60.2% ;       ;
; Maximum fan-out                                             ; 9028                  ;       ;
; Highest non-global fan-out                                  ; 3075                  ;       ;
; Total fan-out                                               ; 133417                ;       ;
; Average fan-out                                             ; 4.95                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 15779 / 29080 ( 54 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 15779                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 16034 / 29080 ( 55 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 4286                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 11593                  ; 0                              ;
;         [c] ALMs used for registers                         ; 155                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 382 / 29080 ( 1 % )    ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 127 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 126                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1946 / 2908 ( 67 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 1946                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 17699                  ; 0                              ;
;     -- 7 input functions                                    ; 775                    ; 0                              ;
;     -- 6 input functions                                    ; 12814                  ; 0                              ;
;     -- 5 input functions                                    ; 1259                   ; 0                              ;
;     -- 4 input functions                                    ; 1316                   ; 0                              ;
;     -- <=3 input functions                                  ; 1535                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 140                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 8881 / 58160 ( 15 % )  ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 147 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 8943                   ; 0                              ;
;         -- Routing optimization registers                   ; 85                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 30                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 133447                 ; 0                              ;
;     -- Registered Connections                               ; 16138                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 2                      ; 0                              ;
;     -- Output Ports                                         ; 28                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk   ; R20   ; 5B       ; 68           ; 22           ; 43           ; 9028                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; res_n ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 8938                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex_disp0[0] ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[1] ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[2] ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[3] ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[4] ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[5] ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[6] ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[0] ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[1] ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[2] ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[3] ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[4] ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[5] ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[6] ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[0] ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[1] ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[2] ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[3] ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[4] ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[5] ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[6] ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[0] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[1] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[2] ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[3] ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[4] ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[5] ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[6] ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 14 / 80 ( 18 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; hex_disp1[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; hex_disp3[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; hex_disp3[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; hex_disp1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; res_n                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; hex_disp1[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; hex_disp3[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; hex_disp3[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; hex_disp3[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; hex_disp2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; hex_disp2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; hex_disp1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; hex_disp1[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; hex_disp1[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; hex_disp1[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; hex_disp2[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; hex_disp0[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; hex_disp0[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; hex_disp0[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; hex_disp2[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; hex_disp2[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; hex_disp0[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; hex_disp2[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; hex_disp2[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; hex_disp0[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; hex_disp0[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; hex_disp0[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; hex_disp3[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; hex_disp3[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; hex_disp0[0] ; Incomplete set of assignments ;
; hex_disp0[1] ; Incomplete set of assignments ;
; hex_disp0[2] ; Incomplete set of assignments ;
; hex_disp0[3] ; Incomplete set of assignments ;
; hex_disp0[4] ; Incomplete set of assignments ;
; hex_disp0[5] ; Incomplete set of assignments ;
; hex_disp0[6] ; Incomplete set of assignments ;
; hex_disp1[0] ; Incomplete set of assignments ;
; hex_disp1[1] ; Incomplete set of assignments ;
; hex_disp1[2] ; Incomplete set of assignments ;
; hex_disp1[3] ; Incomplete set of assignments ;
; hex_disp1[4] ; Incomplete set of assignments ;
; hex_disp1[5] ; Incomplete set of assignments ;
; hex_disp1[6] ; Incomplete set of assignments ;
; hex_disp2[0] ; Incomplete set of assignments ;
; hex_disp2[1] ; Incomplete set of assignments ;
; hex_disp2[2] ; Incomplete set of assignments ;
; hex_disp2[3] ; Incomplete set of assignments ;
; hex_disp2[4] ; Incomplete set of assignments ;
; hex_disp2[5] ; Incomplete set of assignments ;
; hex_disp2[6] ; Incomplete set of assignments ;
; hex_disp3[0] ; Incomplete set of assignments ;
; hex_disp3[1] ; Incomplete set of assignments ;
; hex_disp3[2] ; Incomplete set of assignments ;
; hex_disp3[3] ; Incomplete set of assignments ;
; hex_disp3[4] ; Incomplete set of assignments ;
; hex_disp3[5] ; Incomplete set of assignments ;
; hex_disp3[6] ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; res_n        ; Incomplete set of assignments ;
+--------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------+---------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name       ; Entity Name   ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------+---------------+--------------+
; |riscv                     ; 15776.3 (0.5)        ; 16030.2 (0.5)                    ; 379.9 (0.0)                                       ; 126.0 (0.0)                      ; 0.0 (0.0)            ; 17699 (1)           ; 9028 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 30   ; 0            ; |riscv                    ; riscv         ; work         ;
;    |ALU:U_7|               ; 203.0 (203.0)        ; 204.4 (204.4)                    ; 7.5 (7.5)                                         ; 6.1 (6.1)                        ; 0.0 (0.0)            ; 347 (347)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|ALU:U_7            ; ALU           ; work         ;
;    |Imm_Gen:U_9|           ; 11.7 (11.7)          ; 11.4 (11.4)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|Imm_Gen:U_9        ; Imm_Gen       ; work         ;
;    |Memory:U_12|           ; 15119.6 (15119.6)    ; 15256.1 (15256.1)                ; 243.8 (243.8)                                     ; 107.3 (107.3)                    ; 0.0 (0.0)            ; 16700 (16700)       ; 8224 (8224)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|Memory:U_12        ; Memory        ; work         ;
;    |RF:U_5|                ; 121.3 (121.3)        ; 211.7 (211.7)                    ; 91.4 (91.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 144 (144)           ; 359 (359)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|RF:U_5             ; RF            ; work         ;
;    |SBPU:U_19|             ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|SBPU:U_19          ; SBPU          ; work         ;
;    |dec_reg:U_6|           ; 45.9 (45.9)          ; 49.0 (49.0)                      ; 3.9 (3.9)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 7 (7)               ; 171 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|dec_reg:U_6        ; dec_reg       ; work         ;
;    |decoder:U_4|           ; 24.6 (24.6)          ; 24.7 (24.7)                      ; 0.7 (0.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|decoder:U_4        ; decoder       ; work         ;
;    |ex_reg:U_8|            ; 12.7 (12.7)          ; 14.2 (14.2)                      ; 2.7 (2.7)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|ex_reg:U_8         ; ex_reg        ; work         ;
;    |if_reg:U_2|            ; 19.5 (19.5)          ; 22.0 (22.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|if_reg:U_2         ; if_reg        ; work         ;
;    |im:U_1|                ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|im:U_1             ; im            ; work         ;
;    |io_controller:U_21|    ; 73.2 (73.2)          ; 74.1 (74.1)                      ; 3.0 (3.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 100 (100)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21 ; io_controller ; work         ;
;    |me_reg:U_10|           ; 10.8 (10.8)          ; 14.1 (14.1)                      ; 3.6 (3.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|me_reg:U_10        ; me_reg        ; work         ;
;    |mux_alu:U_11|          ; 16.6 (16.6)          ; 16.3 (16.3)                      ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_alu:U_11       ; mux_alu       ; work         ;
;    |mux_bpu:U_20|          ; 18.7 (18.7)          ; 18.2 (18.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_bpu:U_20       ; mux_bpu       ; work         ;
;    |mux_fw_memory:U_16|    ; 8.0 (8.0)            ; 10.3 (10.3)                      ; 3.4 (3.4)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_fw_memory:U_16 ; mux_fw_memory ; work         ;
;    |mux_fw_rs1:U_14|       ; 18.5 (18.5)          ; 20.5 (20.5)                      ; 2.6 (2.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_fw_rs1:U_14    ; mux_fw_rs1    ; work         ;
;    |mux_fw_rs2:U_15|       ; 13.7 (13.7)          ; 17.9 (17.9)                      ; 4.4 (4.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_fw_rs2:U_15    ; mux_fw_rs2    ; work         ;
;    |mux_memory:U_13|       ; 20.4 (20.4)          ; 28.0 (28.0)                      ; 10.2 (10.2)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|mux_memory:U_13    ; mux_memory    ; work         ;
;    |pc_inc:U_3|            ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|pc_inc:U_3         ; pc_inc        ; work         ;
;    |pc_reg:U_0|            ; 12.0 (12.0)          ; 13.3 (13.3)                      ; 1.8 (1.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |riscv|pc_reg:U_0         ; pc_reg        ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; hex_disp0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex_disp3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; res_n        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; clk                                         ;                   ;         ;
; res_n                                       ;                   ;         ;
;      - io_controller:U_21|addr_reserved     ; 1                 ; 0       ;
;      - Memory:U_12|me_load_data[7]          ; 1                 ; 0       ;
;      - io_controller:U_21|io_data_out[0]~0  ; 1                 ; 0       ;
;      - Memory:U_12|me_load_data[0]~5        ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_dbpu_mode             ; 1                 ; 0       ;
;      - io_controller:U_21|io_data_out[31]~1 ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[6]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_dbpu_addr_sel         ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[11]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[10]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[9]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[8]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[7]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[2]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[3]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[4]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[5]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[12]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[19]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[13]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[18]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[17]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[16]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[15]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[14]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[24]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[23]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[22]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[21]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[20]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[26]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[25]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[30]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[29]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[28]              ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[27]              ; 1                 ; 0       ;
;      - if_reg:U_2|dec_next_PC[31]~0         ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[1]               ; 1                 ; 0       ;
;      - dec_reg:U_6|ex_sbta[0]               ; 1                 ; 0       ;
;      - res_n~inputCLKENA0                   ; 1                 ; 0       ;
+---------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Memory:U_12|me_load_data[0]~5          ; LABCELL_X43_Y32_N6   ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|me_load_data[6]~0          ; LABCELL_X43_Y32_N36  ; 31      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|me_load_data~82            ; MLABCELL_X42_Y32_N51 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[0][7]~771      ; LABCELL_X46_Y39_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1000][7]~1247  ; LABCELL_X45_Y36_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1001][7]~2937  ; LABCELL_X30_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1002][7]~359   ; LABCELL_X15_Y26_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1003][7]~2529  ; MLABCELL_X25_Y4_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1004][7]~1759  ; LABCELL_X18_Y26_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1005][7]~3321  ; MLABCELL_X47_Y25_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1006][7]~761   ; LABCELL_X64_Y16_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1007][7]~2535  ; LABCELL_X35_Y14_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1008][7]~1023  ; LABCELL_X53_Y45_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1009][7]~2751  ; LABCELL_X45_Y50_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[100][7]~1415   ; LABCELL_X17_Y19_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1010][7]~191   ; MLABCELL_X55_Y30_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1011][7]~2550  ; LABCELL_X43_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1012][7]~1535  ; MLABCELL_X42_Y17_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1013][7]~3135  ; LABCELL_X21_Y40_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1014][7]~575   ; LABCELL_X28_Y22_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1015][7]~2556  ; LABCELL_X31_Y4_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1016][7]~1279  ; LABCELL_X33_Y50_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1017][7]~2943  ; LABCELL_X51_Y21_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1018][7]~383   ; LABCELL_X9_Y31_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1019][7]~2553  ; LABCELL_X46_Y7_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[101][7]~3054   ; LABCELL_X64_Y37_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1020][7]~1791  ; LABCELL_X27_Y17_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1021][7]~3327  ; LABCELL_X46_Y18_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1022][7]~767   ; LABCELL_X64_Y14_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1023][7]~2559  ; LABCELL_X59_Y4_N36   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[102][7]~404    ; LABCELL_X58_Y22_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[103][7]~2196   ; LABCELL_X59_Y6_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[104][7]~1063   ; MLABCELL_X37_Y45_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[105][7]~2772   ; LABCELL_X30_Y45_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[106][7]~293    ; LABCELL_X18_Y30_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[107][7]~2193   ; LABCELL_X41_Y17_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[108][7]~1563   ; LABCELL_X35_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[109][7]~3156   ; LABCELL_X48_Y21_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[10][7]~194     ; LABCELL_X48_Y30_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[110][7]~686    ; LABCELL_X43_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[111][7]~2199   ; LABCELL_X46_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[112][7]~971    ; LABCELL_X51_Y53_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[113][7]~2712   ; MLABCELL_X50_Y47_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[114][7]~152    ; LABCELL_X58_Y42_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[115][7]~2214   ; LABCELL_X45_Y3_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[116][7]~1423   ; MLABCELL_X25_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[117][7]~3078   ; LABCELL_X63_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[118][7]~428    ; LABCELL_X67_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[119][7]~2220   ; LABCELL_X61_Y9_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[11][7]~1797    ; LABCELL_X59_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[120][7]~1071   ; MLABCELL_X42_Y45_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[121][7]~2796   ; MLABCELL_X25_Y35_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[122][7]~299    ; MLABCELL_X14_Y30_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[123][7]~2217   ; LABCELL_X59_Y9_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[124][7]~1595   ; LABCELL_X17_Y17_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[125][7]~3180   ; LABCELL_X43_Y18_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[126][7]~710    ; LABCELL_X65_Y18_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[127][7]~2223   ; LABCELL_X56_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[128][7]~787    ; LABCELL_X43_Y44_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[129][7]~2574   ; LABCELL_X48_Y48_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[12][7]~1539    ; LABCELL_X31_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[130][7]~14     ; LABCELL_X53_Y28_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[131][7]~1986   ; MLABCELL_X55_Y2_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[132][7]~1347   ; MLABCELL_X32_Y18_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[133][7]~2994   ; LABCELL_X63_Y33_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[134][7]~389    ; MLABCELL_X50_Y20_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[135][7]~1992   ; MLABCELL_X50_Y2_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[136][7]~1043   ; LABCELL_X43_Y43_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[137][7]~2757   ; LABCELL_X30_Y38_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[138][7]~242    ; MLABCELL_X25_Y30_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[139][7]~1989   ; LABCELL_X59_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[13][7]~3138    ; LABCELL_X53_Y26_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[140][7]~1543   ; LABCELL_X21_Y20_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[141][7]~3141   ; LABCELL_X59_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[142][7]~626    ; LABCELL_X59_Y24_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[143][7]~1995   ; LABCELL_X56_Y4_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[144][7]~903    ; LABCELL_X64_Y42_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[145][7]~2661   ; LABCELL_X58_Y52_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[146][7]~101    ; LABCELL_X63_Y48_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[147][7]~2010   ; LABCELL_X45_Y12_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[148][7]~1379   ; LABCELL_X23_Y22_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[149][7]~3018   ; MLABCELL_X50_Y31_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[14][7]~578     ; LABCELL_X61_Y22_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[150][7]~413    ; LABCELL_X33_Y41_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[151][7]~2016   ; MLABCELL_X50_Y1_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[152][7]~1051   ; LABCELL_X35_Y40_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[153][7]~2781   ; MLABCELL_X32_Y37_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[154][7]~266    ; LABCELL_X31_Y40_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[155][7]~2013   ; MLABCELL_X50_Y4_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[156][7]~1575   ; LABCELL_X15_Y22_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[157][7]~3165   ; LABCELL_X36_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[158][7]~650    ; LABCELL_X48_Y23_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[159][7]~2019   ; MLABCELL_X50_Y15_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[15][7]~1803    ; LABCELL_X46_Y13_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[160][7]~839    ; LABCELL_X51_Y50_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[161][7]~2613   ; LABCELL_X53_Y42_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[162][7]~53     ; LABCELL_X51_Y37_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[163][7]~1998   ; LABCELL_X21_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[164][7]~1363   ; MLABCELL_X42_Y21_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[165][7]~3006   ; LABCELL_X64_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[166][7]~401    ; MLABCELL_X50_Y20_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[167][7]~2004   ; LABCELL_X40_Y14_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[168][7]~1047   ; LABCELL_X38_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[169][7]~2769   ; MLABCELL_X32_Y38_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[16][7]~899     ; MLABCELL_X60_Y42_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[170][7]~254    ; LABCELL_X23_Y29_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[171][7]~2001   ; LABCELL_X28_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[172][7]~1559   ; LABCELL_X21_Y21_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[173][7]~3153   ; LABCELL_X30_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[174][7]~638    ; LABCELL_X59_Y17_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[175][7]~2007   ; LABCELL_X33_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[176][7]~967    ; LABCELL_X56_Y51_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[177][7]~2709   ; LABCELL_X49_Y47_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[178][7]~149    ; MLABCELL_X60_Y41_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[179][7]~2022   ; LABCELL_X46_Y4_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[17][7]~2658    ; LABCELL_X64_Y39_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[180][7]~1395   ; LABCELL_X40_Y20_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[181][7]~3030   ; MLABCELL_X50_Y36_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[182][7]~425    ; LABCELL_X67_Y26_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[183][7]~2028   ; MLABCELL_X47_Y17_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[184][7]~1055   ; LABCELL_X36_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[185][7]~2793   ; LABCELL_X36_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[186][7]~278    ; LABCELL_X18_Y29_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[187][7]~2025   ; LABCELL_X23_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[188][7]~1591   ; LABCELL_X15_Y15_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[189][7]~3177   ; LABCELL_X35_Y26_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[18][7]~98      ; LABCELL_X54_Y49_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[190][7]~662    ; LABCELL_X58_Y18_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[191][7]~2031   ; LABCELL_X45_Y10_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[192][7]~819    ; LABCELL_X51_Y34_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[193][7]~2598   ; LABCELL_X48_Y46_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[194][7]~38     ; LABCELL_X65_Y44_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[195][7]~2370   ; LABCELL_X28_Y24_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[196][7]~1475   ; LABCELL_X30_Y18_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[197][7]~3090   ; LABCELL_X61_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[198][7]~395    ; LABCELL_X51_Y24_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[199][7]~2376   ; LABCELL_X43_Y16_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[19][7]~1818    ; LABCELL_X27_Y12_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[1][7]~2562     ; MLABCELL_X47_Y38_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[200][7]~1075   ; LABCELL_X48_Y34_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[201][7]~2763   ; MLABCELL_X42_Y36_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[202][7]~338    ; LABCELL_X31_Y29_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[203][7]~2373   ; MLABCELL_X47_Y10_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[204][7]~1551   ; LABCELL_X28_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[205][7]~3147   ; LABCELL_X22_Y26_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[206][7]~722    ; LABCELL_X65_Y24_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[207][7]~2379   ; LABCELL_X49_Y6_N42   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[208][7]~911    ; MLABCELL_X60_Y37_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[209][7]~2667   ; LABCELL_X56_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[20][7]~1315    ; LABCELL_X23_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[210][7]~107    ; LABCELL_X51_Y48_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[211][7]~2394   ; LABCELL_X27_Y9_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[212][7]~1507   ; LABCELL_X18_Y22_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[213][7]~3096   ; LABCELL_X49_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[214][7]~419    ; MLABCELL_X32_Y46_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[215][7]~2400   ; LABCELL_X31_Y11_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[216][7]~1083   ; LABCELL_X36_Y38_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[217][7]~2787   ; MLABCELL_X37_Y34_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[218][7]~362    ; LABCELL_X30_Y25_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[219][7]~2397   ; MLABCELL_X19_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[21][7]~2970    ; LABCELL_X49_Y33_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[220][7]~1583   ; MLABCELL_X19_Y24_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[221][7]~3171   ; LABCELL_X31_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[222][7]~728    ; LABCELL_X56_Y22_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[223][7]~2403   ; LABCELL_X27_Y11_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[224][7]~847    ; MLABCELL_X42_Y47_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[225][7]~2619   ; LABCELL_X53_Y49_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[226][7]~59     ; LABCELL_X45_Y47_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[227][7]~2382   ; MLABCELL_X47_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[228][7]~1491   ; LABCELL_X65_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[229][7]~3093   ; MLABCELL_X60_Y29_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[22][7]~410     ; LABCELL_X45_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[230][7]~407    ; MLABCELL_X55_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[231][7]~2388   ; LABCELL_X38_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[232][7]~1079   ; LABCELL_X40_Y35_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[233][7]~2775   ; LABCELL_X28_Y37_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[234][7]~350    ; LABCELL_X22_Y35_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[235][7]~2385   ; LABCELL_X41_Y18_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[236][7]~1567   ; LABCELL_X22_Y25_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[237][7]~3159   ; MLABCELL_X19_Y34_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[238][7]~725    ; LABCELL_X63_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[239][7]~2391   ; LABCELL_X38_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[23][7]~1824    ; LABCELL_X10_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[240][7]~975    ; LABCELL_X59_Y48_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[241][7]~2715   ; LABCELL_X48_Y47_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[242][7]~155    ; LABCELL_X63_Y43_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[243][7]~2406   ; LABCELL_X17_Y25_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[244][7]~1523   ; LABCELL_X63_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[245][7]~3099   ; LABCELL_X58_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[246][7]~431    ; MLABCELL_X37_Y37_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[247][7]~2412   ; LABCELL_X53_Y1_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[248][7]~1087   ; LABCELL_X48_Y38_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[249][7]~2799   ; LABCELL_X35_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[24][7]~1035    ; MLABCELL_X37_Y40_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[250][7]~374    ; MLABCELL_X8_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[251][7]~2409   ; MLABCELL_X37_Y2_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[252][7]~1599   ; LABCELL_X27_Y18_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[253][7]~3183   ; LABCELL_X33_Y21_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[254][7]~731    ; LABCELL_X63_Y17_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[255][7]~2415   ; LABCELL_X56_Y5_N24   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[256][7]~779    ; LABCELL_X59_Y38_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[257][7]~2568   ; LABCELL_X45_Y53_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[258][7]~8      ; LABCELL_X58_Y53_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[259][7]~1890   ; LABCELL_X27_Y8_N24   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[25][7]~2778    ; LABCELL_X23_Y39_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[260][7]~1291   ; LABCELL_X41_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[261][7]~2952   ; LABCELL_X56_Y21_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[262][7]~482    ; LABCELL_X59_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[263][7]~1896   ; LABCELL_X35_Y8_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[264][7]~1155   ; LABCELL_X36_Y45_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[265][7]~2850   ; LABCELL_X15_Y32_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[266][7]~200    ; LABCELL_X31_Y32_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[267][7]~1893   ; LABCELL_X23_Y8_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[268][7]~1667   ; LABCELL_X33_Y22_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[269][7]~3234   ; MLABCELL_X37_Y24_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[26][7]~218     ; LABCELL_X35_Y28_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[270][7]~584    ; LABCELL_X61_Y24_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[271][7]~1899   ; LABCELL_X38_Y11_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[272][7]~931    ; LABCELL_X59_Y42_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[273][7]~2682   ; MLABCELL_X60_Y38_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[274][7]~122    ; LABCELL_X53_Y44_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[275][7]~1914   ; LABCELL_X48_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[276][7]~1323   ; LABCELL_X48_Y20_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[277][7]~2976   ; LABCELL_X46_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[278][7]~488    ; LABCELL_X51_Y19_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[279][7]~1920   ; LABCELL_X31_Y10_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[27][7]~1821    ; MLABCELL_X19_Y12_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[280][7]~1163   ; LABCELL_X33_Y46_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[281][7]~2874   ; LABCELL_X51_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[282][7]~224    ; LABCELL_X31_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[283][7]~1917   ; LABCELL_X15_Y12_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[284][7]~1675   ; LABCELL_X15_Y18_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[285][7]~3258   ; LABCELL_X33_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[286][7]~608    ; LABCELL_X64_Y23_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[287][7]~1923   ; LABCELL_X45_Y11_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[288][7]~867    ; MLABCELL_X55_Y47_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[289][7]~2634   ; LABCELL_X56_Y55_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[28][7]~1571    ; MLABCELL_X19_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[290][7]~74     ; LABCELL_X54_Y40_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[291][7]~1902   ; LABCELL_X23_Y14_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[292][7]~1307   ; MLABCELL_X32_Y19_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[293][7]~2964   ; LABCELL_X56_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[294][7]~485    ; LABCELL_X58_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[295][7]~1908   ; LABCELL_X31_Y14_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[296][7]~1159   ; LABCELL_X41_Y44_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[297][7]~2862   ; LABCELL_X28_Y34_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[298][7]~212    ; LABCELL_X15_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[299][7]~1905   ; LABCELL_X28_Y14_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[29][7]~3162    ; MLABCELL_X32_Y28_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[2][7]~2        ; LABCELL_X41_Y43_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[300][7]~1671   ; LABCELL_X21_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[301][7]~3246   ; MLABCELL_X55_Y18_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[302][7]~596    ; MLABCELL_X60_Y16_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[303][7]~1911   ; LABCELL_X30_Y3_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[304][7]~995    ; LABCELL_X53_Y55_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[305][7]~2730   ; MLABCELL_X50_Y49_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[306][7]~170    ; LABCELL_X61_Y40_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[307][7]~1926   ; MLABCELL_X50_Y3_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[308][7]~1339   ; MLABCELL_X25_Y6_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[309][7]~2988   ; LABCELL_X38_Y49_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[30][7]~602     ; LABCELL_X56_Y19_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[310][7]~491    ; LABCELL_X65_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[311][7]~1932   ; LABCELL_X48_Y5_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[312][7]~1167   ; LABCELL_X36_Y44_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[313][7]~2886   ; MLABCELL_X37_Y29_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[314][7]~236    ; LABCELL_X31_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[315][7]~1929   ; LABCELL_X51_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[316][7]~1679   ; MLABCELL_X25_Y18_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[317][7]~3270   ; LABCELL_X65_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[318][7]~620    ; LABCELL_X61_Y14_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[319][7]~1935   ; LABCELL_X33_Y4_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[31][7]~1827    ; LABCELL_X30_Y12_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[320][7]~811    ; LABCELL_X51_Y47_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[321][7]~2592   ; LABCELL_X43_Y46_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[322][7]~32     ; LABCELL_X59_Y49_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[323][7]~2274   ; LABCELL_X28_Y5_N36   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[324][7]~1443   ; MLABCELL_X37_Y21_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[325][7]~3048   ; LABCELL_X56_Y35_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[326][7]~506    ; LABCELL_X67_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[327][7]~2280   ; LABCELL_X36_Y9_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[328][7]~1187   ; LABCELL_X27_Y44_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[329][7]~2856   ; LABCELL_X63_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[32][7]~835     ; LABCELL_X56_Y41_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[330][7]~314    ; LABCELL_X21_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[331][7]~2277   ; LABCELL_X27_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[332][7]~1699   ; LABCELL_X33_Y17_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[333][7]~3240   ; MLABCELL_X47_Y27_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[334][7]~680    ; LABCELL_X63_Y24_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[335][7]~2283   ; LABCELL_X30_Y15_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[336][7]~939    ; MLABCELL_X60_Y39_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[337][7]~2688   ; LABCELL_X56_Y52_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[338][7]~128    ; LABCELL_X63_Y49_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[339][7]~2298   ; LABCELL_X11_Y13_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[33][7]~2610    ; LABCELL_X54_Y54_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[340][7]~1451   ; LABCELL_X61_Y11_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[341][7]~3072   ; LABCELL_X53_Y36_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[342][7]~512    ; LABCELL_X46_Y20_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[343][7]~2304   ; LABCELL_X43_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[344][7]~1195   ; LABCELL_X41_Y50_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[345][7]~2880   ; LABCELL_X31_Y33_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[346][7]~320    ; LABCELL_X9_Y32_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[347][7]~2301   ; LABCELL_X45_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[348][7]~1707   ; MLABCELL_X19_Y17_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[349][7]~3264   ; LABCELL_X30_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[34][7]~50      ; MLABCELL_X55_Y37_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[350][7]~704    ; LABCELL_X63_Y25_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[351][7]~2307   ; LABCELL_X51_Y15_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[352][7]~875    ; LABCELL_X64_Y45_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[353][7]~2640   ; MLABCELL_X47_Y53_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[354][7]~80     ; LABCELL_X49_Y40_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[355][7]~2286   ; LABCELL_X15_Y24_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[356][7]~1447   ; LABCELL_X21_Y23_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[357][7]~3060   ; LABCELL_X58_Y35_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[358][7]~509    ; LABCELL_X49_Y20_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[359][7]~2292   ; LABCELL_X38_Y6_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[35][7]~1806    ; MLABCELL_X37_Y8_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[360][7]~1191   ; MLABCELL_X42_Y42_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[361][7]~2868   ; LABCELL_X30_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[362][7]~317    ; LABCELL_X22_Y31_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[363][7]~2289   ; LABCELL_X22_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[364][7]~1703   ; LABCELL_X18_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[365][7]~3252   ; LABCELL_X46_Y27_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[366][7]~692    ; LABCELL_X59_Y14_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[367][7]~2295   ; LABCELL_X22_Y12_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[368][7]~1003   ; MLABCELL_X55_Y45_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[369][7]~2736   ; LABCELL_X45_Y45_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[36][7]~1299    ; LABCELL_X15_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[370][7]~176    ; LABCELL_X51_Y42_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[371][7]~2310   ; LABCELL_X27_Y6_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[372][7]~1455   ; MLABCELL_X25_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[373][7]~3084   ; LABCELL_X49_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[374][7]~515    ; LABCELL_X67_Y36_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[375][7]~2316   ; LABCELL_X23_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[376][7]~1199   ; LABCELL_X38_Y42_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[377][7]~2892   ; LABCELL_X35_Y36_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[378][7]~323    ; MLABCELL_X32_Y29_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[379][7]~2313   ; LABCELL_X22_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[37][7]~2958    ; MLABCELL_X32_Y24_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[380][7]~1711   ; LABCELL_X30_Y17_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[381][7]~3276   ; LABCELL_X59_Y18_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[382][7]~716    ; LABCELL_X59_Y15_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[383][7]~2319   ; LABCELL_X38_Y3_N57   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[384][7]~795    ; LABCELL_X38_Y45_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[385][7]~2580   ; MLABCELL_X47_Y39_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[386][7]~20     ; MLABCELL_X42_Y41_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[387][7]~2082   ; MLABCELL_X32_Y3_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[388][7]~1355   ; LABCELL_X45_Y18_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[389][7]~3000   ; LABCELL_X58_Y36_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[38][7]~398     ; LABCELL_X64_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[390][7]~494    ; LABCELL_X65_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[391][7]~2088   ; LABCELL_X36_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[392][7]~1171   ; LABCELL_X45_Y41_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[393][7]~2853   ; LABCELL_X27_Y43_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[394][7]~248    ; MLABCELL_X32_Y30_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[395][7]~2085   ; LABCELL_X54_Y16_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[396][7]~1683   ; MLABCELL_X19_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[397][7]~3237   ; LABCELL_X36_Y49_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[398][7]~632    ; LABCELL_X65_Y26_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[399][7]~2091   ; LABCELL_X58_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[39][7]~1812    ; LABCELL_X36_Y12_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[3][7]~1794     ; LABCELL_X22_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[400][7]~935    ; LABCELL_X58_Y17_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[401][7]~2685   ; MLABCELL_X60_Y50_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[402][7]~125    ; LABCELL_X54_Y48_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[403][7]~2106   ; LABCELL_X38_Y13_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[404][7]~1387   ; MLABCELL_X14_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[405][7]~3024   ; LABCELL_X59_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[406][7]~500    ; LABCELL_X43_Y22_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[407][7]~2112   ; LABCELL_X49_Y13_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[408][7]~1179   ; LABCELL_X36_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[409][7]~2877   ; LABCELL_X27_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[40][7]~1031    ; MLABCELL_X37_Y47_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[410][7]~272    ; LABCELL_X18_Y35_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[411][7]~2109   ; LABCELL_X17_Y12_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[412][7]~1691   ; MLABCELL_X19_Y21_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[413][7]~3261   ; LABCELL_X33_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[414][7]~656    ; LABCELL_X56_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[415][7]~2115   ; LABCELL_X51_Y12_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[416][7]~871    ; MLABCELL_X55_Y43_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[417][7]~2637   ; LABCELL_X53_Y50_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[418][7]~77     ; LABCELL_X54_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[419][7]~2094   ; LABCELL_X21_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[41][7]~2766    ; LABCELL_X33_Y39_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[420][7]~1371   ; LABCELL_X27_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[421][7]~3012   ; LABCELL_X67_Y36_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[422][7]~497    ; LABCELL_X54_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[423][7]~2100   ; MLABCELL_X25_Y14_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[424][7]~1175   ; LABCELL_X38_Y47_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[425][7]~2865   ; LABCELL_X33_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[426][7]~260    ; LABCELL_X23_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[427][7]~2097   ; MLABCELL_X32_Y16_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[428][7]~1687   ; LABCELL_X15_Y17_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[429][7]~3249   ; LABCELL_X46_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[42][7]~206     ; LABCELL_X18_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[430][7]~644    ; LABCELL_X61_Y25_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[431][7]~2103   ; MLABCELL_X37_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[432][7]~999    ; LABCELL_X48_Y45_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[433][7]~2733   ; MLABCELL_X47_Y43_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[434][7]~173    ; MLABCELL_X60_Y42_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[435][7]~2118   ; LABCELL_X35_Y6_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[436][7]~1403   ; LABCELL_X45_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[437][7]~3036   ; LABCELL_X56_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[438][7]~503    ; MLABCELL_X50_Y25_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[439][7]~2124   ; MLABCELL_X37_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[43][7]~1809    ; MLABCELL_X32_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[440][7]~1183   ; LABCELL_X33_Y42_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[441][7]~2889   ; MLABCELL_X32_Y31_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[442][7]~284    ; LABCELL_X31_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[443][7]~2121   ; MLABCELL_X32_Y6_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[444][7]~1695   ; LABCELL_X13_Y17_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[445][7]~3273   ; LABCELL_X64_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[446][7]~668    ; LABCELL_X67_Y21_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[447][7]~2127   ; MLABCELL_X37_Y4_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[448][7]~827    ; MLABCELL_X50_Y37_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[449][7]~2604   ; LABCELL_X51_Y38_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[44][7]~1555    ; LABCELL_X36_Y18_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[450][7]~44     ; LABCELL_X53_Y38_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[451][7]~2466   ; LABCELL_X41_Y11_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[452][7]~1483   ; MLABCELL_X42_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[453][7]~3114   ; LABCELL_X61_Y28_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[454][7]~518    ; LABCELL_X56_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[455][7]~2472   ; MLABCELL_X47_Y8_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[456][7]~1203   ; MLABCELL_X50_Y30_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[457][7]~2859   ; LABCELL_X31_Y39_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[458][7]~344    ; LABCELL_X13_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[459][7]~2469   ; MLABCELL_X47_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[45][7]~3150    ; LABCELL_X38_Y25_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[460][7]~1715   ; LABCELL_X33_Y24_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[461][7]~3243   ; LABCELL_X58_Y25_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[462][7]~746    ; LABCELL_X63_Y26_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[463][7]~2475   ; LABCELL_X41_Y3_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[464][7]~943    ; LABCELL_X58_Y32_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[465][7]~2691   ; LABCELL_X54_Y39_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[466][7]~131    ; LABCELL_X54_Y52_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[467][7]~2490   ; MLABCELL_X47_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[468][7]~1515   ; LABCELL_X31_Y20_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[469][7]~3120   ; LABCELL_X58_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[46][7]~590     ; LABCELL_X67_Y32_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[470][7]~524    ; LABCELL_X64_Y28_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[471][7]~2496   ; LABCELL_X49_Y14_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[472][7]~1211   ; LABCELL_X23_Y38_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[473][7]~2883   ; LABCELL_X33_Y37_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[474][7]~368    ; LABCELL_X36_Y17_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[475][7]~2493   ; LABCELL_X51_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[476][7]~1723   ; LABCELL_X23_Y16_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[477][7]~3267   ; LABCELL_X33_Y26_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[478][7]~752    ; MLABCELL_X42_Y22_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[479][7]~2499   ; LABCELL_X49_Y15_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[47][7]~1815    ; LABCELL_X51_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[480][7]~879    ; LABCELL_X38_Y50_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[481][7]~2643   ; LABCELL_X63_Y45_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[482][7]~83     ; LABCELL_X61_Y44_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[483][7]~2478   ; LABCELL_X61_Y13_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[484][7]~1499   ; LABCELL_X11_Y19_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[485][7]~3117   ; LABCELL_X58_Y28_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[486][7]~521    ; MLABCELL_X42_Y24_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[487][7]~2484   ; MLABCELL_X60_Y12_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[488][7]~1207   ; LABCELL_X46_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[489][7]~2871   ; LABCELL_X33_Y34_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[48][7]~963     ; MLABCELL_X50_Y51_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[490][7]~356    ; LABCELL_X21_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[491][7]~2481   ; LABCELL_X41_Y13_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[492][7]~1719   ; LABCELL_X21_Y24_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[493][7]~3255   ; LABCELL_X38_Y23_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[494][7]~749    ; LABCELL_X56_Y14_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[495][7]~2487   ; MLABCELL_X60_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[496][7]~1007   ; LABCELL_X58_Y49_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[497][7]~2739   ; MLABCELL_X50_Y40_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[498][7]~179    ; LABCELL_X53_Y37_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[499][7]~2502   ; LABCELL_X43_Y4_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[49][7]~2706    ; LABCELL_X51_Y49_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[4][7]~1283     ; LABCELL_X48_Y18_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[500][7]~1531   ; LABCELL_X17_Y21_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[501][7]~3123   ; LABCELL_X64_Y49_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[502][7]~527    ; LABCELL_X61_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[503][7]~2508   ; LABCELL_X27_Y4_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[504][7]~1215   ; MLABCELL_X47_Y37_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[505][7]~2895   ; LABCELL_X36_Y39_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[506][7]~380    ; LABCELL_X17_Y28_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[507][7]~2505   ; MLABCELL_X25_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[508][7]~1727   ; LABCELL_X15_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[509][7]~3279   ; LABCELL_X27_Y26_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[50][7]~146     ; LABCELL_X63_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[510][7]~755    ; LABCELL_X63_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[511][7]~2511   ; LABCELL_X46_Y1_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[512][7]~775    ; LABCELL_X54_Y38_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[513][7]~2565   ; MLABCELL_X50_Y42_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[514][7]~5      ; LABCELL_X64_Y42_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[515][7]~1842   ; MLABCELL_X42_Y5_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[516][7]~1287   ; LABCELL_X38_Y26_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[517][7]~2949   ; LABCELL_X56_Y24_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[518][7]~434    ; LABCELL_X49_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[519][7]~1848   ; LABCELL_X33_Y3_N24   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[51][7]~1830    ; LABCELL_X45_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[520][7]~1091   ; MLABCELL_X47_Y48_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[521][7]~2802   ; LABCELL_X28_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[522][7]~197    ; LABCELL_X30_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[523][7]~1845   ; LABCELL_X17_Y6_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[524][7]~1603   ; LABCELL_X36_Y24_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[525][7]~3186   ; LABCELL_X54_Y26_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[526][7]~581    ; MLABCELL_X60_Y25_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[527][7]~1851   ; LABCELL_X33_Y11_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[528][7]~915    ; LABCELL_X64_Y38_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[529][7]~2670   ; MLABCELL_X60_Y52_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[52][7]~1331    ; MLABCELL_X32_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[530][7]~110    ; LABCELL_X56_Y50_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[531][7]~1866   ; MLABCELL_X19_Y13_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[532][7]~1319   ; MLABCELL_X47_Y19_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[533][7]~2973   ; LABCELL_X51_Y31_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[534][7]~458    ; LABCELL_X33_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[535][7]~1872   ; LABCELL_X17_Y13_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[536][7]~1099   ; LABCELL_X33_Y44_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[537][7]~2826   ; LABCELL_X35_Y39_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[538][7]~221    ; MLABCELL_X19_Y40_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[539][7]~1869   ; LABCELL_X27_Y13_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[53][7]~2982    ; LABCELL_X53_Y34_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[540][7]~1635   ; MLABCELL_X19_Y6_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[541][7]~3210   ; LABCELL_X30_Y26_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[542][7]~605    ; LABCELL_X45_Y21_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[543][7]~1875   ; MLABCELL_X25_Y15_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[544][7]~851    ; MLABCELL_X55_Y53_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[545][7]~2622   ; LABCELL_X46_Y54_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[546][7]~62     ; LABCELL_X61_Y47_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[547][7]~1854   ; MLABCELL_X25_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[548][7]~1303   ; LABCELL_X35_Y22_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[549][7]~2961   ; LABCELL_X38_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[54][7]~422     ; LABCELL_X46_Y26_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[550][7]~446    ; MLABCELL_X14_Y23_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[551][7]~1860   ; LABCELL_X31_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[552][7]~1095   ; LABCELL_X40_Y47_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[553][7]~2814   ; LABCELL_X33_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[554][7]~209    ; LABCELL_X23_Y32_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[555][7]~1857   ; LABCELL_X18_Y14_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[556][7]~1619   ; LABCELL_X17_Y20_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[557][7]~3198   ; LABCELL_X48_Y26_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[558][7]~593    ; MLABCELL_X60_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[559][7]~1863   ; LABCELL_X30_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[55][7]~1836    ; LABCELL_X27_Y7_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[560][7]~979    ; MLABCELL_X50_Y54_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[561][7]~2718   ; LABCELL_X51_Y43_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[562][7]~158    ; LABCELL_X56_Y43_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[563][7]~1878   ; LABCELL_X61_Y10_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[564][7]~1335   ; LABCELL_X27_Y25_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[565][7]~2985   ; LABCELL_X27_Y39_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[566][7]~470    ; MLABCELL_X50_Y24_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[567][7]~1884   ; LABCELL_X30_Y13_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[568][7]~1103   ; MLABCELL_X37_Y42_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[569][7]~2838   ; LABCELL_X35_Y37_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[56][7]~1039    ; MLABCELL_X32_Y42_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[570][7]~233    ; LABCELL_X28_Y32_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[571][7]~1881   ; LABCELL_X31_Y9_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[572][7]~1651   ; LABCELL_X13_Y38_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[573][7]~3222   ; LABCELL_X41_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[574][7]~617    ; LABCELL_X58_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[575][7]~1887   ; MLABCELL_X32_Y15_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[576][7]~807    ; LABCELL_X53_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[577][7]~2589   ; LABCELL_X41_Y48_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[578][7]~29     ; LABCELL_X46_Y50_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[579][7]~2226   ; MLABCELL_X42_Y2_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[57][7]~2790    ; LABCELL_X36_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[580][7]~1427   ; LABCELL_X23_Y25_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[581][7]~3045   ; MLABCELL_X42_Y29_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[582][7]~440    ; LABCELL_X36_Y37_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[583][7]~2232   ; LABCELL_X40_Y1_N36   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[584][7]~1123   ; MLABCELL_X42_Y44_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[585][7]~2808   ; MLABCELL_X42_Y53_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[586][7]~302    ; LABCELL_X45_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[587][7]~2229   ; MLABCELL_X47_Y3_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[588][7]~1611   ; LABCELL_X11_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[589][7]~3192   ; MLABCELL_X47_Y29_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[58][7]~230     ; LABCELL_X22_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[590][7]~677    ; LABCELL_X61_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[591][7]~2235   ; MLABCELL_X42_Y1_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[592][7]~923    ; LABCELL_X61_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[593][7]~2676   ; MLABCELL_X55_Y39_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[594][7]~116    ; LABCELL_X54_Y51_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[595][7]~2250   ; LABCELL_X43_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[596][7]~1435   ; LABCELL_X11_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[597][7]~3069   ; MLABCELL_X47_Y31_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[598][7]~464    ; MLABCELL_X42_Y27_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[599][7]~2256   ; LABCELL_X48_Y12_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[59][7]~1833    ; MLABCELL_X32_Y14_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[5][7]~2946     ; LABCELL_X59_Y25_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[600][7]~1131   ; MLABCELL_X37_Y41_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[601][7]~2832   ; LABCELL_X49_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[602][7]~308    ; LABCELL_X18_Y38_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[603][7]~2253   ; LABCELL_X23_Y15_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[604][7]~1643   ; LABCELL_X11_Y21_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[605][7]~3216   ; LABCELL_X36_Y27_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[606][7]~701    ; MLABCELL_X47_Y21_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[607][7]~2259   ; LABCELL_X48_Y6_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[608][7]~859    ; LABCELL_X41_Y52_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[609][7]~2628   ; LABCELL_X51_Y44_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[60][7]~1587    ; LABCELL_X18_Y17_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[610][7]~68     ; LABCELL_X53_Y40_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[611][7]~2238   ; LABCELL_X30_Y16_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[612][7]~1431   ; LABCELL_X33_Y19_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[613][7]~3057   ; MLABCELL_X55_Y28_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[614][7]~452    ; MLABCELL_X55_Y17_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[615][7]~2244   ; LABCELL_X31_Y15_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[616][7]~1127   ; LABCELL_X41_Y42_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[617][7]~2820   ; MLABCELL_X25_Y43_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[618][7]~305    ; LABCELL_X22_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[619][7]~2241   ; LABCELL_X38_Y15_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[61][7]~3174    ; LABCELL_X43_Y26_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[620][7]~1627   ; LABCELL_X18_Y24_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[621][7]~3204   ; LABCELL_X49_Y25_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[622][7]~689    ; LABCELL_X61_Y15_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[623][7]~2247   ; MLABCELL_X42_Y14_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[624][7]~987    ; MLABCELL_X50_Y48_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[625][7]~2724   ; LABCELL_X48_Y44_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[626][7]~164    ; LABCELL_X67_Y41_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[627][7]~2262   ; LABCELL_X43_Y3_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[628][7]~1439   ; LABCELL_X35_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[629][7]~3081   ; MLABCELL_X55_Y36_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[62][7]~614     ; LABCELL_X41_Y16_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[630][7]~476    ; LABCELL_X56_Y20_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[631][7]~2268   ; LABCELL_X43_Y6_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[632][7]~1135   ; LABCELL_X43_Y40_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[633][7]~2844   ; LABCELL_X35_Y31_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[634][7]~311    ; LABCELL_X28_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[635][7]~2265   ; LABCELL_X46_Y9_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[636][7]~1659   ; LABCELL_X11_Y17_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[637][7]~3228   ; LABCELL_X15_Y14_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[638][7]~713    ; LABCELL_X63_Y18_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[639][7]~2271   ; LABCELL_X38_Y4_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[63][7]~1839    ; LABCELL_X46_Y3_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[640][7]~791    ; LABCELL_X54_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[641][7]~2577   ; LABCELL_X46_Y52_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[642][7]~17     ; LABCELL_X40_Y49_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[643][7]~2034   ; LABCELL_X28_Y8_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[644][7]~1351   ; MLABCELL_X47_Y18_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[645][7]~2997   ; MLABCELL_X60_Y34_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[646][7]~437    ; LABCELL_X53_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[647][7]~2040   ; LABCELL_X33_Y18_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[648][7]~1107   ; LABCELL_X36_Y46_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[649][7]~2805   ; MLABCELL_X32_Y34_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[64][7]~803     ; MLABCELL_X50_Y44_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[650][7]~245    ; MLABCELL_X37_Y30_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[651][7]~2037   ; LABCELL_X33_Y9_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[652][7]~1607   ; MLABCELL_X25_Y21_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[653][7]~3189   ; LABCELL_X56_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[654][7]~629    ; LABCELL_X65_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[655][7]~2043   ; MLABCELL_X32_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[656][7]~919    ; LABCELL_X59_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[657][7]~2673   ; LABCELL_X61_Y46_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[658][7]~113    ; LABCELL_X58_Y48_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[659][7]~2058   ; LABCELL_X27_Y10_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[65][7]~2586    ; LABCELL_X49_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[660][7]~1383   ; MLABCELL_X47_Y20_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[661][7]~3021   ; LABCELL_X53_Y29_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[662][7]~461    ; LABCELL_X56_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[663][7]~2064   ; LABCELL_X30_Y10_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[664][7]~1115   ; LABCELL_X31_Y47_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[665][7]~2829   ; LABCELL_X15_Y35_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[666][7]~269    ; LABCELL_X33_Y33_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[667][7]~2061   ; LABCELL_X23_Y10_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[668][7]~1639   ; LABCELL_X11_Y22_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[669][7]~3213   ; LABCELL_X36_Y26_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[66][7]~26      ; LABCELL_X46_Y47_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[670][7]~653    ; MLABCELL_X55_Y26_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[671][7]~2067   ; MLABCELL_X25_Y19_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[672][7]~855    ; LABCELL_X61_Y49_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[673][7]~2625   ; LABCELL_X56_Y48_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[674][7]~65     ; LABCELL_X59_Y47_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[675][7]~2046   ; MLABCELL_X42_Y16_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[676][7]~1367   ; LABCELL_X9_Y33_N36   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[677][7]~3009   ; LABCELL_X53_Y35_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[678][7]~449    ; MLABCELL_X47_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[679][7]~2052   ; LABCELL_X40_Y15_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[67][7]~2178    ; LABCELL_X48_Y3_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[680][7]~1111   ; LABCELL_X41_Y35_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[681][7]~2817   ; MLABCELL_X32_Y33_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[682][7]~257    ; MLABCELL_X19_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[683][7]~2049   ; LABCELL_X40_Y16_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[684][7]~1623   ; LABCELL_X23_Y24_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[685][7]~3201   ; LABCELL_X48_Y29_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[686][7]~641    ; LABCELL_X64_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[687][7]~2055   ; MLABCELL_X47_Y15_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[688][7]~983    ; LABCELL_X53_Y48_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[689][7]~2721   ; LABCELL_X48_Y49_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[68][7]~1411    ; LABCELL_X30_Y19_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[690][7]~161    ; MLABCELL_X55_Y41_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[691][7]~2070   ; LABCELL_X18_Y15_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[692][7]~1399   ; LABCELL_X40_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[693][7]~3033   ; LABCELL_X54_Y25_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[694][7]~473    ; MLABCELL_X50_Y22_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[695][7]~2076   ; LABCELL_X28_Y18_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[696][7]~1119   ; LABCELL_X28_Y46_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[697][7]~2841   ; LABCELL_X21_Y36_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[698][7]~281    ; LABCELL_X21_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[699][7]~2073   ; LABCELL_X18_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[69][7]~3042    ; LABCELL_X65_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[6][7]~386      ; MLABCELL_X50_Y28_N33 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[700][7]~1655   ; LABCELL_X18_Y23_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[701][7]~3225   ; LABCELL_X63_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[702][7]~665    ; LABCELL_X67_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[703][7]~2079   ; LABCELL_X53_Y2_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[704][7]~823    ; LABCELL_X54_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[705][7]~2601   ; LABCELL_X49_Y39_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[706][7]~41     ; MLABCELL_X47_Y44_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[707][7]~2418   ; LABCELL_X58_Y4_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[708][7]~1479   ; LABCELL_X13_Y18_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[709][7]~3102   ; LABCELL_X59_Y26_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[70][7]~392     ; LABCELL_X53_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[710][7]~443    ; LABCELL_X48_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[711][7]~2424   ; MLABCELL_X50_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[712][7]~1139   ; LABCELL_X31_Y43_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[713][7]~2811   ; LABCELL_X45_Y30_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[714][7]~341    ; LABCELL_X28_Y28_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[715][7]~2421   ; LABCELL_X45_Y6_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[716][7]~1615   ; LABCELL_X13_Y28_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[717][7]~3195   ; LABCELL_X51_Y26_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[718][7]~734    ; LABCELL_X67_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[719][7]~2427   ; MLABCELL_X55_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[71][7]~2184    ; MLABCELL_X55_Y3_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[720][7]~927    ; LABCELL_X59_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[721][7]~2679   ; LABCELL_X56_Y38_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[722][7]~119    ; MLABCELL_X55_Y50_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[723][7]~2442   ; LABCELL_X48_Y4_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[724][7]~1511   ; LABCELL_X43_Y23_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[725][7]~3108   ; MLABCELL_X50_Y33_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[726][7]~467    ; LABCELL_X45_Y28_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[727][7]~2448   ; LABCELL_X35_Y4_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[728][7]~1147   ; LABCELL_X27_Y27_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[729][7]~2835   ; LABCELL_X38_Y36_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[72][7]~1059    ; LABCELL_X36_Y47_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[730][7]~365    ; MLABCELL_X19_Y36_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[731][7]~2445   ; MLABCELL_X60_Y7_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[732][7]~1647   ; LABCELL_X11_Y20_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[733][7]~3219   ; LABCELL_X36_Y25_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[734][7]~740    ; LABCELL_X65_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[735][7]~2451   ; MLABCELL_X50_Y7_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[736][7]~863    ; MLABCELL_X60_Y48_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[737][7]~2631   ; LABCELL_X54_Y55_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[738][7]~71     ; LABCELL_X54_Y33_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[739][7]~2430   ; MLABCELL_X60_Y6_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[73][7]~2760    ; LABCELL_X28_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[740][7]~1495   ; LABCELL_X49_Y19_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[741][7]~3105   ; MLABCELL_X55_Y21_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[742][7]~455    ; LABCELL_X49_Y24_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[743][7]~2436   ; LABCELL_X41_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[744][7]~1143   ; LABCELL_X28_Y42_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[745][7]~2823   ; LABCELL_X35_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[746][7]~353    ; MLABCELL_X19_Y30_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[747][7]~2433   ; MLABCELL_X32_Y13_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[748][7]~1631   ; LABCELL_X38_Y17_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[749][7]~3207   ; LABCELL_X38_Y28_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[74][7]~290     ; MLABCELL_X25_Y33_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[750][7]~737    ; MLABCELL_X60_Y20_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[751][7]~2439   ; LABCELL_X46_Y14_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[752][7]~991    ; MLABCELL_X50_Y50_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[753][7]~2727   ; MLABCELL_X50_Y43_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[754][7]~167    ; LABCELL_X31_Y45_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[755][7]~2454   ; LABCELL_X48_Y17_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[756][7]~1527   ; LABCELL_X45_Y24_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[757][7]~3111   ; LABCELL_X51_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[758][7]~479    ; MLABCELL_X55_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[759][7]~2460   ; LABCELL_X43_Y5_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[75][7]~2181    ; LABCELL_X48_Y1_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[760][7]~1151   ; LABCELL_X23_Y42_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[761][7]~2847   ; LABCELL_X31_Y33_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[762][7]~377    ; LABCELL_X28_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[763][7]~2457   ; MLABCELL_X47_Y14_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[764][7]~1663   ; LABCELL_X28_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[765][7]~3231   ; MLABCELL_X50_Y17_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[766][7]~743    ; LABCELL_X59_Y16_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[767][7]~2463   ; LABCELL_X53_Y15_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[768][7]~783    ; LABCELL_X58_Y37_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[769][7]~2571   ; MLABCELL_X47_Y46_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[76][7]~1547    ; LABCELL_X23_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[770][7]~11     ; LABCELL_X49_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[771][7]~1938   ; LABCELL_X46_Y12_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[772][7]~1295   ; LABCELL_X58_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[773][7]~2955   ; MLABCELL_X37_Y25_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[774][7]~530    ; LABCELL_X31_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[775][7]~1944   ; LABCELL_X31_Y24_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[776][7]~1219   ; LABCELL_X49_Y30_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[777][7]~2898   ; LABCELL_X33_Y38_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[778][7]~203    ; LABCELL_X23_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[779][7]~1941   ; LABCELL_X41_Y2_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[77][7]~3144    ; MLABCELL_X55_Y35_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[780][7]~1731   ; MLABCELL_X19_Y22_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[781][7]~3282   ; LABCELL_X53_Y22_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[782][7]~587    ; MLABCELL_X60_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[783][7]~1947   ; LABCELL_X56_Y2_N57   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[784][7]~947    ; LABCELL_X65_Y40_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[785][7]~2694   ; MLABCELL_X55_Y38_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[786][7]~134    ; LABCELL_X58_Y40_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[787][7]~1962   ; MLABCELL_X47_Y5_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[788][7]~1327   ; LABCELL_X48_Y24_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[789][7]~2979   ; MLABCELL_X32_Y40_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[78][7]~674     ; MLABCELL_X60_Y24_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[790][7]~554    ; LABCELL_X48_Y25_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[791][7]~1968   ; LABCELL_X49_Y4_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[792][7]~1251   ; LABCELL_X22_Y38_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[793][7]~2904   ; LABCELL_X23_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[794][7]~227    ; LABCELL_X23_Y28_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[795][7]~1965   ; MLABCELL_X50_Y5_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[796][7]~1763   ; LABCELL_X21_Y17_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[797][7]~3288   ; MLABCELL_X14_Y32_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[798][7]~611    ; LABCELL_X58_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[799][7]~1971   ; LABCELL_X46_Y15_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[79][7]~2187    ; LABCELL_X53_Y3_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[7][7]~1800     ; LABCELL_X38_Y12_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[800][7]~883    ; LABCELL_X58_Y43_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[801][7]~2646   ; LABCELL_X53_Y54_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[802][7]~86     ; LABCELL_X53_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[803][7]~1950   ; LABCELL_X13_Y14_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[804][7]~1311   ; LABCELL_X58_Y15_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[805][7]~2967   ; MLABCELL_X25_Y22_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[806][7]~542    ; MLABCELL_X60_Y26_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[807][7]~1956   ; LABCELL_X35_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[808][7]~1235   ; LABCELL_X30_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[809][7]~2901   ; LABCELL_X33_Y36_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[80][7]~907     ; LABCELL_X56_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[810][7]~215    ; MLABCELL_X19_Y32_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[811][7]~1953   ; LABCELL_X36_Y15_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[812][7]~1747   ; LABCELL_X17_Y22_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[813][7]~3285   ; LABCELL_X41_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[814][7]~599    ; LABCELL_X65_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[815][7]~1959   ; LABCELL_X35_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[816][7]~1011   ; LABCELL_X53_Y43_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[817][7]~2742   ; LABCELL_X48_Y50_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[818][7]~182    ; LABCELL_X63_Y41_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[819][7]~1974   ; LABCELL_X23_Y4_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[81][7]~2664    ; LABCELL_X64_Y29_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[820][7]~1343   ; LABCELL_X22_Y17_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[821][7]~2991   ; LABCELL_X54_Y36_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[822][7]~566    ; LABCELL_X58_Y20_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[823][7]~1980   ; LABCELL_X43_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[824][7]~1267   ; LABCELL_X48_Y42_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[825][7]~2907   ; LABCELL_X33_Y31_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[826][7]~239    ; LABCELL_X18_Y29_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[827][7]~1977   ; LABCELL_X45_Y16_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[828][7]~1779   ; MLABCELL_X14_Y17_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[829][7]~3291   ; LABCELL_X65_Y30_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[82][7]~104     ; LABCELL_X46_Y45_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[830][7]~623    ; LABCELL_X61_Y17_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[831][7]~1983   ; MLABCELL_X42_Y15_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[832][7]~815    ; LABCELL_X51_Y35_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[833][7]~2595   ; MLABCELL_X50_Y32_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[834][7]~35     ; LABCELL_X51_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[835][7]~2322   ; MLABCELL_X50_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[836][7]~1459   ; LABCELL_X40_Y19_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[837][7]~3051   ; LABCELL_X63_Y34_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[838][7]~536    ; LABCELL_X41_Y26_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[839][7]~2328   ; LABCELL_X51_Y2_N24   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[83][7]~2202    ; LABCELL_X45_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[840][7]~1227   ; LABCELL_X43_Y51_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[841][7]~2922   ; LABCELL_X31_Y44_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[842][7]~326    ; LABCELL_X22_Y28_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[843][7]~2325   ; LABCELL_X58_Y3_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[844][7]~1739   ; LABCELL_X11_Y25_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[845][7]~3306   ; LABCELL_X54_Y24_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[846][7]~683    ; LABCELL_X59_Y22_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[847][7]~2331   ; LABCELL_X51_Y4_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[848][7]~955    ; MLABCELL_X60_Y40_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[849][7]~2700   ; MLABCELL_X55_Y25_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[84][7]~1419    ; LABCELL_X18_Y19_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[850][7]~140    ; MLABCELL_X55_Y44_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[851][7]~2346   ; MLABCELL_X14_Y10_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[852][7]~1467   ; MLABCELL_X55_Y19_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[853][7]~3075   ; LABCELL_X45_Y33_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[854][7]~560    ; LABCELL_X41_Y24_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[855][7]~2352   ; LABCELL_X17_Y10_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[856][7]~1259   ; LABCELL_X53_Y25_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[857][7]~2928   ; LABCELL_X35_Y35_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[858][7]~332    ; LABCELL_X11_Y31_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[859][7]~2349   ; LABCELL_X18_Y10_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[85][7]~3066    ; LABCELL_X43_Y47_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[860][7]~1771   ; LABCELL_X18_Y9_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[861][7]~3312   ; LABCELL_X15_Y29_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[862][7]~707    ; LABCELL_X40_Y22_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[863][7]~2355   ; LABCELL_X15_Y11_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[864][7]~891    ; LABCELL_X63_Y47_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[865][7]~2652   ; LABCELL_X48_Y53_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[866][7]~92     ; LABCELL_X53_Y39_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[867][7]~2334   ; LABCELL_X64_Y12_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[868][7]~1463   ; LABCELL_X38_Y19_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[869][7]~3063   ; MLABCELL_X19_Y35_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[86][7]~416     ; LABCELL_X48_Y22_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[870][7]~548    ; LABCELL_X13_Y29_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[871][7]~2340   ; MLABCELL_X25_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[872][7]~1243   ; LABCELL_X43_Y36_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[873][7]~2925   ; LABCELL_X33_Y35_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[874][7]~329    ; LABCELL_X23_Y33_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[875][7]~2337   ; LABCELL_X41_Y6_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[876][7]~1755   ; LABCELL_X18_Y21_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[877][7]~3309   ; LABCELL_X49_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[878][7]~695    ; LABCELL_X67_Y17_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[879][7]~2343   ; LABCELL_X63_Y14_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[87][7]~2208    ; LABCELL_X49_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[880][7]~1019   ; LABCELL_X49_Y53_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[881][7]~2748   ; LABCELL_X43_Y54_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[882][7]~188    ; LABCELL_X28_Y43_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[883][7]~2358   ; MLABCELL_X32_Y5_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[884][7]~1471   ; LABCELL_X40_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[885][7]~3087   ; LABCELL_X48_Y51_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[886][7]~572    ; MLABCELL_X32_Y22_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[887][7]~2364   ; LABCELL_X46_Y5_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[888][7]~1275   ; LABCELL_X48_Y54_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[889][7]~2931   ; LABCELL_X36_Y29_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[88][7]~1067    ; MLABCELL_X50_Y46_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[890][7]~335    ; LABCELL_X13_Y31_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[891][7]~2361   ; LABCELL_X30_Y6_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[892][7]~1787   ; LABCELL_X11_Y16_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[893][7]~3315   ; LABCELL_X15_Y8_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[894][7]~719    ; LABCELL_X67_Y14_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[895][7]~2367   ; LABCELL_X30_Y5_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[896][7]~799    ; MLABCELL_X47_Y42_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[897][7]~2583   ; LABCELL_X46_Y46_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[898][7]~23     ; MLABCELL_X47_Y34_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[899][7]~2130   ; LABCELL_X33_Y14_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[89][7]~2784    ; MLABCELL_X32_Y35_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[8][7]~1027     ; MLABCELL_X50_Y55_N21 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[900][7]~1359   ; LABCELL_X46_Y19_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[901][7]~3003   ; LABCELL_X61_Y35_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[902][7]~533    ; LABCELL_X30_Y34_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[903][7]~2136   ; LABCELL_X51_Y8_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[904][7]~1223   ; LABCELL_X49_Y41_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[905][7]~2910   ; LABCELL_X21_Y39_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[906][7]~251    ; LABCELL_X13_Y32_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[907][7]~2133   ; MLABCELL_X19_Y7_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[908][7]~1735   ; MLABCELL_X19_Y27_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[909][7]~3294   ; MLABCELL_X47_Y24_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[90][7]~296     ; LABCELL_X27_Y29_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[910][7]~635    ; LABCELL_X61_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[911][7]~2139   ; LABCELL_X27_Y15_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[912][7]~951    ; LABCELL_X46_Y40_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[913][7]~2697   ; LABCELL_X58_Y44_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[914][7]~137    ; LABCELL_X53_Y50_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[915][7]~2154   ; LABCELL_X22_Y11_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[916][7]~1391   ; MLABCELL_X50_Y20_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[917][7]~3027   ; MLABCELL_X19_Y39_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[918][7]~557    ; LABCELL_X64_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[919][7]~2160   ; LABCELL_X15_Y13_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[91][7]~2205    ; MLABCELL_X47_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[920][7]~1255   ; LABCELL_X35_Y46_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[921][7]~2916   ; LABCELL_X48_Y35_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[922][7]~275    ; LABCELL_X21_Y28_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[923][7]~2157   ; LABCELL_X18_Y13_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[924][7]~1767   ; LABCELL_X13_Y21_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[925][7]~3300   ; LABCELL_X28_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[926][7]~659    ; LABCELL_X59_Y21_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[927][7]~2163   ; MLABCELL_X19_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[928][7]~887    ; LABCELL_X53_Y47_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[929][7]~2649   ; LABCELL_X53_Y52_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[92][7]~1579    ; LABCELL_X22_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[930][7]~89     ; LABCELL_X51_Y39_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[931][7]~2142   ; LABCELL_X40_Y5_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[932][7]~1375   ; LABCELL_X13_Y19_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[933][7]~3015   ; LABCELL_X18_Y37_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[934][7]~545    ; LABCELL_X23_Y20_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[935][7]~2148   ; LABCELL_X65_Y16_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[936][7]~1239   ; MLABCELL_X47_Y35_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[937][7]~2913   ; LABCELL_X30_Y46_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[938][7]~263    ; LABCELL_X17_Y32_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[939][7]~2145   ; LABCELL_X33_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[93][7]~3168    ; LABCELL_X36_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[940][7]~1751   ; LABCELL_X31_Y19_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[941][7]~3297   ; LABCELL_X40_Y24_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[942][7]~647    ; LABCELL_X67_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[943][7]~2151   ; MLABCELL_X37_Y18_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[944][7]~1015   ; LABCELL_X49_Y50_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[945][7]~2745   ; LABCELL_X48_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[946][7]~185    ; LABCELL_X38_Y32_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[947][7]~2166   ; LABCELL_X63_Y11_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[948][7]~1407   ; LABCELL_X43_Y19_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[949][7]~3039   ; LABCELL_X59_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[94][7]~698     ; LABCELL_X59_Y23_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[950][7]~569    ; LABCELL_X54_Y21_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[951][7]~2172   ; LABCELL_X18_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[952][7]~1271   ; LABCELL_X35_Y44_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[953][7]~2919   ; LABCELL_X35_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[954][7]~287    ; LABCELL_X10_Y24_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[955][7]~2169   ; LABCELL_X40_Y3_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[956][7]~1783   ; LABCELL_X11_Y18_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[957][7]~3303   ; LABCELL_X49_Y21_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[958][7]~671    ; LABCELL_X65_Y22_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[959][7]~2175   ; LABCELL_X43_Y15_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[95][7]~2211    ; MLABCELL_X50_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[960][7]~831    ; LABCELL_X49_Y35_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[961][7]~2607   ; LABCELL_X46_Y38_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[962][7]~47     ; LABCELL_X45_Y38_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[963][7]~2514   ; LABCELL_X49_Y17_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[964][7]~1487   ; MLABCELL_X32_Y20_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[965][7]~3126   ; LABCELL_X56_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[966][7]~539    ; LABCELL_X33_Y27_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[967][7]~2520   ; LABCELL_X54_Y4_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[968][7]~1231   ; LABCELL_X53_Y32_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[969][7]~2934   ; LABCELL_X46_Y36_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[96][7]~843     ; LABCELL_X56_Y46_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[970][7]~347    ; LABCELL_X17_Y30_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[971][7]~2517   ; LABCELL_X48_Y14_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[972][7]~1743   ; LABCELL_X10_Y19_N33  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[973][7]~3318   ; LABCELL_X43_Y24_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[974][7]~758    ; LABCELL_X63_Y13_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[975][7]~2523   ; LABCELL_X49_Y10_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[976][7]~959    ; MLABCELL_X60_Y33_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[977][7]~2703   ; LABCELL_X61_Y38_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[978][7]~143    ; LABCELL_X54_Y42_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[979][7]~2538   ; LABCELL_X48_Y9_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[97][7]~2616    ; LABCELL_X54_Y53_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[980][7]~1519   ; MLABCELL_X42_Y18_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[981][7]~3132   ; LABCELL_X36_Y45_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[982][7]~563    ; LABCELL_X18_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[983][7]~2544   ; LABCELL_X36_Y6_N48   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[984][7]~1263   ; LABCELL_X48_Y32_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[985][7]~2940   ; LABCELL_X36_Y35_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[986][7]~371    ; LABCELL_X36_Y16_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[987][7]~2541   ; LABCELL_X48_Y11_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[988][7]~1775   ; MLABCELL_X19_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[989][7]~3324   ; LABCELL_X35_Y23_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[98][7]~56      ; MLABCELL_X55_Y40_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[990][7]~764    ; LABCELL_X64_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[991][7]~2547   ; LABCELL_X48_Y7_N24   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[992][7]~895    ; LABCELL_X49_Y46_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[993][7]~2655   ; LABCELL_X53_Y53_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[994][7]~95     ; LABCELL_X54_Y35_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[995][7]~2526   ; LABCELL_X59_Y5_N36   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[996][7]~1503   ; LABCELL_X51_Y17_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[997][7]~3129   ; LABCELL_X58_Y21_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[998][7]~551    ; MLABCELL_X50_Y27_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[999][7]~2532   ; LABCELL_X27_Y5_N54   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[99][7]~2190    ; LABCELL_X35_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|memory_file[9][7]~2754     ; MLABCELL_X47_Y30_N51 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~0                      ; LABCELL_X63_Y6_N3    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~1                      ; LABCELL_X64_Y6_N6    ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~10                     ; LABCELL_X64_Y6_N48   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~2                      ; LABCELL_X63_Y6_N33   ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~3                      ; LABCELL_X64_Y6_N9    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~4                      ; LABCELL_X63_Y6_N18   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~5                      ; LABCELL_X64_Y6_N15   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~6                      ; LABCELL_X63_Y6_N12   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~7                      ; LABCELL_X64_Y6_N21   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~8                      ; LABCELL_X64_Y6_N0    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~9                      ; LABCELL_X64_Y6_N18   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RF:U_5|dec_rs1[31]~3                   ; LABCELL_X64_Y6_N45   ; 33      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RF:U_5|dec_rs2[31]~4                   ; LABCELL_X63_Y6_N51   ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk                                    ; PIN_R20              ; 9028    ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; dec_reg:U_6|ex_mem_mode.mem_lb~reg0    ; FF_X63_Y12_N35       ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; dec_reg:U_6|ex_mem_mode.mem_nls~reg0   ; FF_X63_Y9_N50        ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dec_reg:U_6|ex_rs1[13]~2               ; LABCELL_X65_Y7_N36   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dec_reg:U_6|ex_rs2[20]~2               ; LABCELL_X56_Y6_N57   ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; decoder:U_4|stall~0                    ; LABCELL_X64_Y9_N21   ; 62      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; if_reg:U_2|dec_next_PC[31]~0           ; LABCELL_X64_Y9_N0    ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; if_reg:U_2|op_code[1]                  ; FF_X65_Y7_N14        ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; if_reg:U_2|op_code[20]~5               ; LABCELL_X63_Y7_N18   ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[0]~0    ; LABCELL_X53_Y13_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[31]~1   ; LABCELL_X53_Y13_N51  ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[15]~3 ; LABCELL_X46_Y25_N36  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[31]~2 ; MLABCELL_X50_Y9_N24  ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[7]~1  ; LABCELL_X46_Y25_N48  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg:U_0|if_pc[1]~2                  ; LABCELL_X63_Y9_N21   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; res_n                                  ; PIN_AB24             ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; res_n                                  ; PIN_AB24             ; 8899    ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_R20  ; 9028    ; Global Clock         ; GCLK10           ; --                        ;
; res_n ; PIN_AB24 ; 8899    ; Global Clock         ; GCLK8            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; dec_reg:U_6|ex_mem_mode.mem_sw~reg0         ; 3075    ;
; dec_reg:U_6|ex_mem_mode.mem_sb~reg0         ; 1026    ;
; dec_reg:U_6|ex_mem_mode.mem_sh~reg0         ; 1026    ;
; mux_fw_memory:U_16|me_store_data_fwd[27]~13 ; 1026    ;
; mux_fw_memory:U_16|me_store_data_fwd[4]~23  ; 1026    ;
; mux_fw_memory:U_16|me_store_data_fwd[9]~25  ; 1026    ;
; io_controller:U_21|io_hex_buffer~0          ; 1026    ;
; Memory:U_12|LessThan0~4                     ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[1]~1   ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[2]~2   ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[3]~3   ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[20]~4  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[19]~5  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[18]~6  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[17]~7  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[16]~8  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[31]~9  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[30]~10 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[29]~11 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[28]~12 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[26]~14 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[25]~15 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[24]~16 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[23]~17 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[22]~18 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[21]~19 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[7]~20  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[6]~21  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[5]~22  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[8]~24  ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[10]~26 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[11]~27 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[15]~28 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[14]~29 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[13]~30 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[12]~31 ; 1025    ;
; mux_fw_memory:U_16|me_store_data_fwd[0]~0   ; 1025    ;
; ALU:U_7|Selector57~0                        ; 823     ;
; ALU:U_7|Selector56~0                        ; 822     ;
; ALU:U_7|Selector58~0                        ; 813     ;
; ALU:U_7|Selector59~0                        ; 812     ;
; ALU:U_7|Selector60~0                        ; 736     ;
; ALU:U_7|Selector61~0                        ; 735     ;
; ALU:U_7|Selector63~0                        ; 630     ;
; ALU:U_7|Selector62~0                        ; 629     ;
+---------------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 65,267 / 217,884 ( 30 % ) ;
; C12 interconnects            ; 2,590 / 10,080 ( 26 % )   ;
; C2 interconnects             ; 21,227 / 87,208 ( 24 % )  ;
; C4 interconnects             ; 12,790 / 41,360 ( 31 % )  ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 2,751 / 217,884 ( 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 6,111 / 58,160 ( 11 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 3,044 / 9,228 ( 33 % )    ;
; R14/C12 interconnect drivers ; 4,803 / 15,096 ( 32 % )   ;
; R3 interconnects             ; 26,636 / 94,896 ( 28 % )  ;
; R6 interconnects             ; 42,783 / 194,640 ( 22 % ) ;
; Spine clocks                 ; 12 / 180 ( 7 % )          ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 30        ; 30        ; 0            ; 0            ; 30        ; 30        ; 0            ; 0            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 28           ; 0            ; 30        ; 30        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 30           ; 0         ; 0         ; 30           ; 30           ; 0         ; 0         ; 30           ; 30           ; 30           ; 30           ; 30           ; 2            ; 30           ; 30           ; 30           ; 30           ; 30           ; 2            ; 30           ; 30           ; 30           ; 30           ; 2            ; 30           ; 0         ; 0         ; 30           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; hex_disp0[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; res_n              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 46.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+---------------------------------------+-------------------------------------+-------------------+
; Source Register                       ; Destination Register                ; Delay Added in ns ;
+---------------------------------------+-------------------------------------+-------------------+
; pc_reg:U_0|if_pc[10]                  ; if_reg:U_2|op_code[14]              ; 0.449             ;
; pc_reg:U_0|if_pc[9]                   ; if_reg:U_2|op_code[14]              ; 0.447             ;
; pc_reg:U_0|if_pc[8]                   ; if_reg:U_2|op_code[14]              ; 0.443             ;
; dec_reg:U_6|ex_mem_mode.mem_nls~reg0  ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_mem_mode.mem_sb~reg0   ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_mem_mode.mem_sw~reg0   ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_mem_mode.mem_sh~reg0   ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[17]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[15]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[21]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[20]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[23]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_target_reg[3]          ; if_reg:U_2|op_code[5]               ; 0.426             ;
; ex_reg:U_8|me_target_reg[3]           ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_target_reg[1]          ; if_reg:U_2|op_code[5]               ; 0.426             ;
; ex_reg:U_8|me_target_reg[1]           ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_target_reg[2]          ; if_reg:U_2|op_code[5]               ; 0.426             ;
; ex_reg:U_8|me_target_reg[2]           ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[14]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[22]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[5]                 ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[6]                 ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[4]                 ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[1]                 ; if_reg:U_2|op_code[5]               ; 0.426             ;
; if_reg:U_2|op_code[19]                ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_target_reg[0]          ; if_reg:U_2|op_code[5]               ; 0.426             ;
; ex_reg:U_8|me_target_reg[0]           ; if_reg:U_2|op_code[5]               ; 0.426             ;
; dec_reg:U_6|ex_alu_mode.alu_slt~reg0  ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_alu_mode.alu_sltu~reg0 ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[11]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[7]                 ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[6]                 ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[31]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[31]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[31]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[31]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[30]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[16]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[29]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[29]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[29]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[28]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[28]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[28]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[28]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[28]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[29]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[27]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[26]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[26]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[25]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[25]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[24]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[24]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[24]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[24]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[23]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[22]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[22]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[21]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[21]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[20]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[19]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[19]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[19]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[19]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[19]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[18]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[17]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[26]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[26]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[26]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[2]                 ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[18]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[18]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[18]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[21]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[21]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[21]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[13]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[13]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[13]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[13]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[13]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[16]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[16]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[16]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[15]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[15]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[14]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[30]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; me_reg:U_10|wb_data[30]               ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[30]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[11]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[11]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[9]              ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs1[9]                 ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_imm[12]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; ex_reg:U_8|me_alu_out[12]             ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
; dec_reg:U_6|ex_rs2[12]                ; dec_reg:U_6|ex_mem_mode.mem_lh~reg0 ; 0.384             ;
+---------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "riscv"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 8943 fanout uses global clock CLKCTRL_G10
    Info (11162): res_n~inputCLKENA0 with 8814 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver res_n~inputCLKENA0, placed at CLKCTRL_G11
        Info (179012): Refclk input I/O pad res_n is placed onto PIN_AB24
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Critical Warning (332012): Synopsys Design Constraints File file not found: 'riscv.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (336004): The Timing Analyzer will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:30
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 49% of the available device resources in the region that extends from location X46_Y24 to location X56_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:28
Info (11888): Total time spent on timing analysis during the Fitter is 37.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:25
Info (144001): Generated suppressed messages file /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/qis/riscv_struct/riscv.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2324 megabytes
    Info: Processing ended: Tue Jul  5 17:26:07 2022
    Info: Elapsed time: 00:09:29
    Info: Total CPU time (on all processors): 00:17:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/qis/riscv_struct/riscv.fit.smsg.


