============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 28 2024  10:39:02 pm
  Module:                 UART
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module           Cell Count  Cell Area  Net Area   Total Area   Wireload  
-----------------------------------------------------------------------------------------------------------
UART                                                     298    838.926     0.000      838.926 <none> (D)  
  U0_UART_RX            UART_RX                          221    571.824     0.000      571.824 <none> (D)  
    U0_data_sampling    data_sampling                     48    102.942     0.000      102.942 <none> (D)  
    U0_deserializer     deserializer_DATA_WIDTH8          27    142.272     0.000      142.272 <none> (D)  
    U0_edge_bit_counter edge_bit_counter                  60    142.956     0.000      142.956 <none> (D)  
    U0_par_chk          par_chk_DATA_WIDTH8               10     35.226     0.000       35.226 <none> (D)  
    U0_stp_chk          stp_chk                            2     14.022     0.000       14.022 <none> (D)  
    U0_strt_chk         strt_chk                           1      8.208     0.000        8.208 <none> (D)  
    U0_uart_fsm         uart_rx_fsm_DATA_WIDTH8           73    126.198     0.000      126.198 <none> (D)  
  U0_UART_TX            UART_TX_DATA_WIDTH8               77    267.102     0.000      267.102 <none> (D)  
    U0_Serializer       Serializer_WIDTH8                 36    111.150     0.000      111.150 <none> (D)  
    U0_fsm              uart_tx_fsm                       20     46.854     0.000       46.854 <none> (D)  
    U0_mux              mux                                3     14.706     0.000       14.706 <none> (D)  
    U0_parity_calc      parity_calc_WIDTH8                18     94.392     0.000       94.392 <none> (D)  
  (D) = wireload is default in technology library
