#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : clkbase
# 最小时钟周期 : 4546.8 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf1/cnt[9]/AQ   [激发时钟: clkbase, 上升沿1]
终点     : led_pin[0]_MGIOL/CE [捕获时钟: clkbase, 上升沿2] 
数据产生路径
===============================================================================================================
|            节点             |  单元   |  延迟  |     类型      |   位置   |           连线           | 扇出 |
===============================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[9]/CLK          | SLICEL  | 1735.4 |      net      | R8C68L   | clk_25M_c                |      |
| --                          |   --    |     -- |      --       | --       | --                       | --   |
| led_wf1/cnt[9]/AQ           | SLICEL  |   30.5 |     Tcko      |          | led_wf1/cnt[9]           | 2    |
| led_wf1/cnt[9]/D5           | SLICEL  |  482.7 |      net      | R8C68L   | led_wf1/cnt[9]           |      |
| led_wf1/cnt[9]/D            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/_i_2/_i_0_rkd_19/A4 | SLICEL  |  456.4 |      net      | R9C69L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/_i_2/_i_0_rkd_19/A  | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_19/B1 | SLICEL  |  592.9 |      net      | R9C69L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_19/B  | SLICEL  |   75.1 |     Tilo      |          | _n_2063                  | 1    |
| led_wf1/_i_2/_i_0_rkd_19/D6 | SLICEL  |  176.4 |      net      | R9C69L   | _n_2063                  |      |
| led_wf1/_i_2/_i_0_rkd_19/D  | SLICEL  |   75.1 |     Tilo      |          | _n_2062                  | 21   |
| led_pin[0]_MGIOL/CE         | IOLOGIC | 2423.5 |      net      | IOL_T95D | _n_2062                  |      |
===============================================================================================================
时钟路径延迟         = 2826.4    
数据路径延迟         = 4462.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4131.9 
        逻辑级数     = 4 
[数据捕获路径]
=========================================================================================
|         节点         |  单元   |  延迟  |     类型      |   位置   |   连线    | 扇出 |
=========================================================================================
| CLOCK'clkbase        |   N/A   |      0 |               |          | N/A       |      |
| clk_25M              |   top   |      0 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[0]_MGIOL/CLK | IOLOGIC | 1672.4 |      net      | IOL_T95D | clk_25M_c |      |
=========================================================================================
时钟路径延迟         = 2763.4    
    时钟偏差         = -63 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 4462.8     + 21         - 0          - -63        
       = 4546.8
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
# ***********************************************************************
# 时钟         : clkCM3
# 最小时钟周期 : 6466.3 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : _n_2171/DQ                  [激发时钟: clkCM3, 上升沿1]
终点     : uart_ch340_tx_MGIOL/TXDATA0 [捕获时钟: clkCM3, 上升沿2] 
数据产生路径
=======================================================================================================================
|               节点               |  单元   |  延迟  |     类型      |   位置   |            连线             | 扇出 |
=======================================================================================================================
| CLOCK'clkCM3                     |   N/A   |      0 |               |          | N/A                         |      |
| PLL_25to200_1/PLLInst_0/CLKOS    | PLL_25K |      0 | clock_latency |          | CLK_CM3                     | 224  |
| _n_2171/CLK                      | SLICEL  | 1096.4 |      net      | R22C39L  | CLK_CM3                     |      |
| --                               |   --    |     -- |      --       | --       | --                          | --   |
| _n_2171/DQ                       | SLICEL  |   30.5 |     Tcko      |          | ahb_uart1/TX_fifo_rd_ptr[1] | 37   |
| _n_2171/A6                       | SLICEL  | 1177.6 |      net      | R22C39L  | ahb_uart1/TX_fifo_rd_ptr[1] |      |
| _n_2171/A                        | SLICEL  |   75.1 |     Tilo      |          | _n_2171                     | 1    |
| _n_2171/B4                       | SLICEL  |  957.9 |      net      | R22C39L  | _n_2171                     |      |
| _n_2171/B                        | SLICEL  |   75.1 |     Tilo      |          | net_extracted_nHQX39        | 6    |
| ahb_uart1/TX_fifo_rd_ptr[3]/C3   | SLICEL  |  294.3 |      net      | R22C39M  | net_extracted_nHQX39        |      |
| ahb_uart1/TX_fifo_rd_ptr[3]/CMUX | SLICEL  |   85.2 |     Topcc     |          | TARGEXP0HRDATA[2]           | 13   |
| ahb_uart1/n_737/A3               | SLICEL  |  882.9 |      net      | R20C40L  | TARGEXP0HRDATA[2]           |      |
| ahb_uart1/n_737/A                | SLICEL  |   75.1 |     Tilo      |          | ahb_uart1/n_737             | 1    |
| uart_ch340_tx_MGIOL/TXDATA0      | IOLOGIC | 2489.6 |      net      | IOL_T70A | ahb_uart1/n_737             |      |
=======================================================================================================================
时钟路径延迟         = 1096.4    
数据路径延迟         = 6143.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5802.3 
        逻辑级数     = 4 
[数据捕获路径]
================================================================================================
|             节点              |  单元   |  延迟  |     类型      |   位置   |  连线   | 扇出 |
================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |               |          | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 | clock_latency |          | CLK_CM3 | 224  |
| uart_ch340_tx_MGIOL/CLK       | IOLOGIC | 1057.4 |      net      | IOL_T70A | CLK_CM3 |      |
================================================================================================
时钟路径延迟         = 1057.4    
    时钟偏差         = -39 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 6143.3     + 284        - 0          - -39        
       = 6466.3
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : clkCM3
最小时钟周期 : 6466.3 ps
最大时钟频率 : 154.6 MHz
#########################################################################
clkbase : 219.9 Mhz
clkCM3  : 154.6 Mhz
