module top_module (
    input in1,
    input in2,
    input in3,
    output out);
    //assign out = (in1 ~^in2 ) ^ in3;
    
    wire xo;
    xnor xnor1 (xo,in1,in2);
    xor xor1 (out, xo ,in3);

endmodule
