TimeQuest Timing Analyzer report for top
Thu Jun 08 15:52:26 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Thu Jun 08 15:52:25 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 161.21 MHz ; 161.21 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 13.797 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.673 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.797 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.126      ;
; 13.890 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.033      ;
; 13.920 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.003      ;
; 14.022 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.901      ;
; 14.059 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.864      ;
; 14.086 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.837      ;
; 14.125 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.798      ;
; 14.148 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.773      ;
; 14.160 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.763      ;
; 14.179 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.744      ;
; 14.209 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.714      ;
; 14.228 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.695      ;
; 14.241 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.680      ;
; 14.254 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.669      ;
; 14.271 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.650      ;
; 14.275 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.648      ;
; 14.311 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.612      ;
; 14.316 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.607      ;
; 14.347 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.576      ;
; 14.348 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.575      ;
; 14.373 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.548      ;
; 14.377 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.546      ;
; 14.396 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.527      ;
; 14.409 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.514      ;
; 14.410 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.511      ;
; 14.414 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.509      ;
; 14.421 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.503      ;
; 14.439 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.484      ;
; 14.449 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.474      ;
; 14.476 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.445      ;
; 14.479 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.444      ;
; 14.511 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.410      ;
; 14.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.407      ;
; 14.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.406      ;
; 14.541 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.382      ;
; 14.564 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.359      ;
; 14.578 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.345      ;
; 14.579 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.342      ;
; 14.582 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.341      ;
; 14.591 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.333      ;
; 14.609 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.314      ;
; 14.617 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.306      ;
; 14.626 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.295      ;
; 14.644 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.279      ;
; 14.655 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.269      ;
; 14.658 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.266      ;
; 14.659 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.265      ;
; 14.660 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.264      ;
; 14.661 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.071     ; 5.263      ;
; 14.665 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.258      ;
; 14.679 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.244      ;
; 14.685 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.238      ;
; 14.706 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.218      ;
; 14.729 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.208      ;
; 14.732 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.191      ;
; 14.743 ; debounce:u_debounce|cnt[6]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.181      ;
; 14.747 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.176      ;
; 14.747 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 5.174      ;
; 14.769 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.154      ;
; 14.769 ; debounce:u_debounce|cnt[4]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.155      ;
; 14.773 ; debounce:u_debounce|cnt[7]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.151      ;
; 14.794 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.129      ;
; 14.822 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.115      ;
; 14.828 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.096      ;
; 14.829 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.095      ;
; 14.831 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.071     ; 5.093      ;
; 14.852 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.058     ; 5.085      ;
; 14.853 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.070      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.074     ; 5.064      ;
; 14.857 ; debounce:u_debounce|cnt[8]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.067      ;
; 14.875 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.048      ;
; 14.885 ; debounce:u_debounce|cnt[9]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.039      ;
; 14.892 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.032      ;
; 14.893 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.031      ;
; 14.894 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.072     ; 5.029      ;
; 14.895 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.071     ; 5.029      ;
; 14.897 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.027      ;
; 14.898 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.026      ;
; 14.900 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.071     ; 5.024      ;
; 14.915 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.008      ;
; 14.933 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.072     ; 4.990      ;
; 14.943 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 4.981      ;
; 14.944 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.071     ; 4.980      ;
; 14.946 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.071     ; 4.978      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.950 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.971      ;
; 14.954 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.058     ; 4.983      ;
; 14.960 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.961      ;
; 14.980 ; debounce:u_debounce|cnt[6]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.071     ; 4.944      ;
; 14.980 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.941      ;
; 14.980 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.074     ; 4.941      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_cnt2[2]      ; spi_master:u_spi_master|c_cnt2[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.375 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.382 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.383 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.394 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.418 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.636      ;
; 0.419 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.637      ;
; 0.420 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.638      ;
; 0.421 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.639      ;
; 0.434 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.652      ;
; 0.437 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.655      ;
; 0.438 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.656      ;
; 0.438 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.656      ;
; 0.438 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.656      ;
; 0.477 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.695      ;
; 0.481 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.494 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.712      ;
; 0.514 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.732      ;
; 0.515 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.733      ;
; 0.516 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.734      ;
; 0.517 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.521 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.739      ;
; 0.532 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.750      ;
; 0.536 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.540 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.758      ;
; 0.546 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.764      ;
; 0.546 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.764      ;
; 0.549 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.767      ;
; 0.550 ; debounce:u_debounce|state.S_ZERO       ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.769      ;
; 0.553 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.570 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.577 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; uart_str:u_uart_str|c_state.S3         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.592 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.593 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.593 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.594 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.595 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.814      ;
; 0.595 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.814      ;
; 0.599 ; debounce:u_debounce|state.S_WAIT0      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.061      ; 0.817      ;
; 0.599 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.817      ;
; 0.603 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.821      ;
; 0.607 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.825      ;
; 0.612 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.830      ;
; 0.612 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.830      ;
; 0.628 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.846      ;
; 0.638 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.856      ;
; 0.641 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.859      ;
; 0.650 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.868      ;
; 0.659 ; spi_master:u_spi_master|adc_data[1]    ; spi_master:u_spi_master|adc_data[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.878      ;
; 0.669 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.887      ;
; 0.689 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.908      ;
; 0.690 ; spi_master:u_spi_master|adc_data[6]    ; spi_master:u_spi_master|adc_data[7]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.909      ;
; 0.705 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.705 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.706 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.926      ;
; 0.708 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.927      ;
; 0.709 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.927      ;
; 0.709 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.928      ;
; 0.711 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.929      ;
; 0.735 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.018      ; 0.910      ;
; 0.786 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.005      ;
; 0.786 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.005      ;
; 0.823 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.041      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.673 ; 9.857        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.679 ; 9.863        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[0]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[1]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[2]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[3]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[4]             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[1]      ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[10]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[11]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[12]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[13]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[14]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[15]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[16]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[17]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[18]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[19]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[5]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[6]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[7]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[8]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[9]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ONE        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT0      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT1      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ZERO       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection1|state ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[0]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[2]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[3]      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S0     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S1     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S2     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S3     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk_d         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[0]      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[1]      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[2]      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[3]      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[4]      ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk           ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.690 ; 9.874        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_str|c_state.S2|clk              ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                            ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_str|c_state.S1|clk              ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[0]|clk                  ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[1]|clk                  ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[2]|clk                  ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[3]|clk                  ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[4]|clk                  ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_spi_master|c_cnt2[1]|clk             ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[0]|clk          ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[10]|clk         ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[11]|clk         ;
; 9.848 ; 9.848        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[12]|clk         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.454 ; 3.001 ; Rise       ; clk             ;
; sel       ; clk        ; 7.391 ; 7.796 ; Rise       ; clk             ;
; start     ; clk        ; 2.464 ; 2.922 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -2.055 ; -2.587 ; Rise       ; clk             ;
; sel       ; clk        ; -3.576 ; -4.003 ; Rise       ; clk             ;
; start     ; clk        ; -1.821 ; -2.302 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.940 ; 7.865 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.424 ; 6.446 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 6.206 ; 6.247 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 6.424 ; 6.446 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.032 ; 5.899 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.918 ; 5.884 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 5.911 ; 5.808 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 6.060 ; 6.008 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 6.170 ; 6.147 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 6.881 ; 6.736 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 6.301 ; 6.365 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 6.248 ; 6.270 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 6.334 ; 6.272 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 6.367 ; 6.262 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 6.333 ; 6.276 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.865 ; 6.736 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.881 ; 6.734 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.968 ; 6.889 ; Rise       ; clk             ;
; txd       ; clk        ; 6.198 ; 6.239 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.725 ; 7.655 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 5.382 ; 5.315 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 5.627 ; 5.771 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 5.978 ; 5.839 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 5.447 ; 5.375 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.399 ; 5.330 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 5.382 ; 5.315 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 5.575 ; 5.499 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 5.582 ; 5.522 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 5.781 ; 5.769 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 5.781 ; 5.859 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 5.928 ; 5.772 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 5.937 ; 5.786 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 5.845 ; 5.769 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 5.849 ; 5.775 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.334 ; 6.243 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.420 ; 6.244 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.791 ; 6.717 ; Rise       ; clk             ;
; txd       ; clk        ; 6.061 ; 6.100 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 179.24 MHz ; 179.24 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.421 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.637 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.421 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.508      ;
; 14.508 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.421      ;
; 14.543 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.386      ;
; 14.637 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.292      ;
; 14.648 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 5.281      ;
; 14.665 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.264      ;
; 14.708 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 5.219      ;
; 14.723 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.206      ;
; 14.735 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 5.194      ;
; 14.759 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.170      ;
; 14.770 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 5.159      ;
; 14.795 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 5.132      ;
; 14.819 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.110      ;
; 14.830 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 5.097      ;
; 14.831 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.098      ;
; 14.846 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 5.083      ;
; 14.855 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.074      ;
; 14.869 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.060      ;
; 14.892 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 5.037      ;
; 14.918 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.011      ;
; 14.924 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 5.003      ;
; 14.934 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.995      ;
; 14.952 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.975      ;
; 14.953 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.976      ;
; 14.954 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.975      ;
; 14.956 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.973      ;
; 14.962 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.967      ;
; 14.991 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.938      ;
; 15.010 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.917      ;
; 15.013 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.065     ; 4.917      ;
; 15.038 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.891      ;
; 15.046 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.881      ;
; 15.047 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.882      ;
; 15.075 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.854      ;
; 15.077 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.852      ;
; 15.085 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.844      ;
; 15.106 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.821      ;
; 15.113 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.816      ;
; 15.133 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.796      ;
; 15.142 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.785      ;
; 15.153 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.776      ;
; 15.153 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.776      ;
; 15.165 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.065     ; 4.765      ;
; 15.169 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.760      ;
; 15.171 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.758      ;
; 15.202 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.727      ;
; 15.208 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.054     ; 4.733      ;
; 15.213 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.065     ; 4.717      ;
; 15.222 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.708      ;
; 15.222 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.708      ;
; 15.227 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.704      ;
; 15.229 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.700      ;
; 15.232 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.698      ;
; 15.239 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.688      ;
; 15.264 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.065     ; 4.666      ;
; 15.265 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.664      ;
; 15.267 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.662      ;
; 15.276 ; debounce:u_debounce|cnt[6]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.655      ;
; 15.288 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.641      ;
; 15.295 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.054     ; 4.646      ;
; 15.303 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.626      ;
; 15.311 ; debounce:u_debounce|cnt[4]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.065     ; 4.619      ;
; 15.324 ; debounce:u_debounce|cnt[7]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.607      ;
; 15.330 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.054     ; 4.611      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.333 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.594      ;
; 15.352 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.066     ; 4.577      ;
; 15.364 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.565      ;
; 15.374 ; debounce:u_debounce|cnt[8]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.557      ;
; 15.374 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.556      ;
; 15.374 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.556      ;
; 15.376 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.553      ;
; 15.384 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.546      ;
; 15.393 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.536      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.420 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.507      ;
; 15.421 ; debounce:u_debounce|cnt[9]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.064     ; 4.510      ;
; 15.422 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.508      ;
; 15.422 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.065     ; 4.508      ;
; 15.424 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.054     ; 4.517      ;
; 15.427 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.066     ; 4.502      ;
; 15.432 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.498      ;
; 15.436 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.064     ; 4.495      ;
; 15.436 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.064     ; 4.495      ;
; 15.438 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.068     ; 4.489      ;
; 15.446 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.064     ; 4.485      ;
; 15.452 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.054     ; 4.489      ;
; 15.455 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.472      ;
; 15.455 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.472      ;
; 15.455 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.472      ;
; 15.455 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.472      ;
; 15.455 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.068     ; 4.472      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_cnt2[2]      ; spi_master:u_spi_master|c_cnt2[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.333 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.340 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.346 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.348 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.372 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.571      ;
; 0.373 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.572      ;
; 0.375 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.375 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.384 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.582      ;
; 0.388 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.586      ;
; 0.389 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.587      ;
; 0.389 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.587      ;
; 0.389 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.587      ;
; 0.423 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.622      ;
; 0.434 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.445 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.643      ;
; 0.461 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.660      ;
; 0.462 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.661      ;
; 0.463 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.662      ;
; 0.466 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.471 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.669      ;
; 0.483 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.488 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.488 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.491 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; debounce:u_debounce|state.S_ZERO       ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.494 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.502 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.511 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; uart_str:u_uart_str|c_state.S3         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.717      ;
; 0.530 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.533 ; debounce:u_debounce|state.S_WAIT0      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.533 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.539 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.541 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.740      ;
; 0.546 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.744      ;
; 0.547 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.746      ;
; 0.548 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.548 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.549 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.549 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.549 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.747      ;
; 0.561 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.759      ;
; 0.570 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.768      ;
; 0.572 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.770      ;
; 0.575 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.774      ;
; 0.593 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.792      ;
; 0.602 ; spi_master:u_spi_master|adc_data[1]    ; spi_master:u_spi_master|adc_data[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.801      ;
; 0.630 ; spi_master:u_spi_master|adc_data[6]    ; spi_master:u_spi_master|adc_data[7]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.829      ;
; 0.634 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.833      ;
; 0.635 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.834      ;
; 0.635 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.834      ;
; 0.635 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.834      ;
; 0.636 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.835      ;
; 0.637 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.836      ;
; 0.638 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.837      ;
; 0.640 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.838      ;
; 0.643 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.841      ;
; 0.668 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.018      ; 0.830      ;
; 0.721 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.920      ;
; 0.722 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.921      ;
; 0.736 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.934      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.637 ; 9.821        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.641 ; 9.825        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[0]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[1]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[2]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[3]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[4]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[5]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[6]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[7]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[8]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[9]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[16]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[17]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[18]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[19]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ONE        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT0      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT1      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ZERO       ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection1|state ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[1]      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S0     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S3     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[10]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[11]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[12]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[13]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[14]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[15]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[0]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[1]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[2]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[3]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[4]      ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk           ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[0]      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[2]      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[3]      ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S1     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S2     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk_d         ;
; 9.797 ; 9.797        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_str|c_state.S2|clk              ;
; 9.801 ; 9.801        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_str|c_state.S1|clk              ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                            ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[0]|clk          ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[10]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[11]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[12]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[13]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[14]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[15]|clk         ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[1]|clk          ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[2]|clk          ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[3]|clk          ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.137 ; 2.599 ; Rise       ; clk             ;
; sel       ; clk        ; 6.567 ; 6.908 ; Rise       ; clk             ;
; start     ; clk        ; 2.140 ; 2.495 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.785 ; -2.234 ; Rise       ; clk             ;
; sel       ; clk        ; -3.155 ; -3.506 ; Rise       ; clk             ;
; start     ; clk        ; -1.570 ; -1.949 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.376 ; 7.442 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.088 ; 6.030 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 5.826 ; 5.893 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 6.088 ; 6.030 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 5.694 ; 5.572 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.591 ; 5.536 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 5.583 ; 5.467 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 5.731 ; 5.648 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 5.830 ; 5.768 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 6.457 ; 6.300 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 5.887 ; 5.973 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 5.914 ; 5.861 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 5.940 ; 5.883 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 5.972 ; 5.856 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 5.963 ; 5.867 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.439 ; 6.291 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.457 ; 6.300 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.495 ; 6.526 ; Rise       ; clk             ;
; txd       ; clk        ; 5.892 ; 5.876 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.184 ; 7.250 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 5.113 ; 5.027 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 5.319 ; 5.476 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 5.670 ; 5.499 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 5.182 ; 5.092 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.131 ; 5.042 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 5.113 ; 5.027 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 5.300 ; 5.195 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 5.306 ; 5.218 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 5.474 ; 5.465 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 5.474 ; 5.571 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 5.605 ; 5.465 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 5.608 ; 5.476 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 5.559 ; 5.465 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 5.560 ; 5.468 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.010 ; 5.886 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.065 ; 5.889 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.339 ; 6.371 ; Rise       ; clk             ;
; txd       ; clk        ; 5.768 ; 5.753 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.459 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.442 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.459 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.487      ;
; 16.517 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.429      ;
; 16.521 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.425      ;
; 16.579 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.367      ;
; 16.605 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.341      ;
; 16.634 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.312      ;
; 16.638 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.308      ;
; 16.654 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.292      ;
; 16.684 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.260      ;
; 16.686 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.260      ;
; 16.692 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.254      ;
; 16.696 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.250      ;
; 16.708 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.238      ;
; 16.723 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.223      ;
; 16.742 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.202      ;
; 16.746 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.198      ;
; 16.754 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.192      ;
; 16.762 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.184      ;
; 16.766 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.180      ;
; 16.770 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.176      ;
; 16.780 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.166      ;
; 16.789 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.157      ;
; 16.804 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.140      ;
; 16.813 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.133      ;
; 16.820 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.126      ;
; 16.824 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.122      ;
; 16.828 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.118      ;
; 16.829 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.117      ;
; 16.830 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.114      ;
; 16.854 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.092      ;
; 16.861 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.085      ;
; 16.863 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.081      ;
; 16.878 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.069      ;
; 16.879 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.065      ;
; 16.882 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.064      ;
; 16.887 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.059      ;
; 16.898 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 3.048      ;
; 16.903 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.043      ;
; 16.906 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.040      ;
; 16.908 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.038      ;
; 16.911 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.033      ;
; 16.935 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.011      ;
; 16.941 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.005      ;
; 16.948 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 2.996      ;
; 16.957 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.989      ;
; 16.964 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 2.982      ;
; 16.971 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.976      ;
; 16.972 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.974      ;
; 16.989 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.957      ;
; 16.999 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.947      ;
; 17.009 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.938      ;
; 17.014 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 2.930      ;
; 17.016 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.040     ; 2.931      ;
; 17.018 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.929      ;
; 17.019 ; debounce:u_debounce|cnt[0]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.928      ;
; 17.024 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.923      ;
; 17.026 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.920      ;
; 17.033 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.032     ; 2.922      ;
; 17.038 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.908      ;
; 17.038 ; debounce:u_debounce|cnt[3]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.909      ;
; 17.053 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.893      ;
; 17.076 ; debounce:u_debounce|cnt[7]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.871      ;
; 17.081 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart_str:u_uart_str|load           ; clk          ; clk         ; 20.000       ; -0.041     ; 2.865      ;
; 17.084 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|tx:u_tx|c_state.ST4   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.862      ;
; 17.088 ; debounce:u_debounce|cnt[6]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.859      ;
; 17.090 ; debounce:u_debounce|cnt[4]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.857      ;
; 17.091 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.032     ; 2.864      ;
; 17.092 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|tx:u_tx|c_state.ST0   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.854      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.093 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.851      ;
; 17.095 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.032     ; 2.860      ;
; 17.109 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.040     ; 2.838      ;
; 17.111 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.836      ;
; 17.112 ; debounce:u_debounce|cnt[1]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.835      ;
; 17.131 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST2   ; clk          ; clk         ; 20.000       ; -0.043     ; 2.813      ;
; 17.139 ; debounce:u_debounce|cnt[9]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.808      ;
; 17.147 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.040     ; 2.800      ;
; 17.149 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.798      ;
; 17.150 ; debounce:u_debounce|cnt[5]             ; debounce:u_debounce|state.S_WAIT0  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.797      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.151 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.793      ;
; 17.153 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart_str:u_uart_str|c_state.S3     ; clk          ; clk         ; 20.000       ; -0.032     ; 2.802      ;
; 17.154 ; debounce:u_debounce|cnt[8]             ; debounce:u_debounce|state.S_ZERO   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.793      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|tx:u_tx|c_state.ST3   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.791      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[0] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[1] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[2] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[3] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[4] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.155 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|tx:u_tx|tx_data_in[5] ; clk          ; clk         ; 20.000       ; -0.043     ; 2.789      ;
; 17.162 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_ONE    ; clk          ; clk         ; 20.000       ; -0.040     ; 2.785      ;
; 17.164 ; debounce:u_debounce|cnt[2]             ; debounce:u_debounce|state.S_WAIT1  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.783      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S3     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST4       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_str:u_uart_str|c_state.S0         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|c_state.ST3       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|c_state.ST2       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S1     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_cnt2[2]      ; spi_master:u_spi_master|c_cnt2[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master:u_spi_master|c_state.S2     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.200 ; spi_master:u_spi_master|c_state.S1     ; spi_master:u_spi_master|c_state.S2     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.319      ;
; 0.201 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S1         ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.211 ; debounce:u_debounce|state.S_WAIT0      ; debounce:u_debounce|state.S_ZERO       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.225 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.226 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.226 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.226 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.232 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.351      ;
; 0.235 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.354      ;
; 0.235 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.354      ;
; 0.235 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.354      ;
; 0.235 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.354      ;
; 0.254 ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; spi_master:u_spi_master|c_state.S3     ; spi_master:u_spi_master|c_state.S0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.265 ; spi_master:u_spi_master|c_cnt1[4]      ; spi_master:u_spi_master|sclk           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.274 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.277 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.277 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.279 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.280 ; spi_master:u_spi_master|adc_data[2]    ; spi_master:u_spi_master|adc_data[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.280 ; uart:u_uart1|tx:u_tx|c_state.ST0       ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.282 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.292 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[19]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.294 ; uart:u_uart1|tx:u_tx|c_state.ST4       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; debounce:u_debounce|state.S_WAIT1      ; debounce:u_debounce|state.S_ONE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.297 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[16]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[17]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; debounce:u_debounce|state.S_ZERO       ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; uart:u_uart1|tx:u_tx|c_state.ST3       ; uart:u_uart1|tx:u_tx|txd               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; uart_str:u_uart_str|c_state.S3         ; uart_str:u_uart_str|c_state.S0         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.321 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|state.S_WAIT0      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; debounce:u_debounce|state.S_WAIT0      ; edge_detection:u_edge_detection1|state ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; uart:u_uart1|tx:u_tx|c_state.ST1       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.442      ;
; 0.327 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.446      ;
; 0.330 ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.449      ;
; 0.331 ; uart_str:u_uart_str|load               ; uart:u_uart1|tx:u_tx|c_state.ST1       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.450      ;
; 0.339 ; spi_master:u_spi_master|adc_data[1]    ; spi_master:u_spi_master|adc_data[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.341 ; spi_master:u_spi_master|c_cnt1[0]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.460      ;
; 0.343 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.346 ; uart:u_uart1|tx:u_tx|c_state.ST2       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.465      ;
; 0.349 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|state.S_WAIT1      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.357 ; spi_master:u_spi_master|adc_data[6]    ; spi_master:u_spi_master|adc_data[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.476      ;
; 0.357 ; spi_master:u_spi_master|adc_data[5]    ; spi_master:u_spi_master|adc_data[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.476      ;
; 0.364 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[18]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.372 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.375 ; spi_master:u_spi_master|c_cnt1[1]      ; spi_master:u_spi_master|c_cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.494      ;
; 0.377 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[11]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[14]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[12]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; debounce:u_debounce|state.S_ONE        ; debounce:u_debounce|cnt[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.383 ; uart_str:u_uart_str|c_state.S1         ; uart_str:u_uart_str|c_state.S2         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.476      ;
; 0.419 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[15]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.419 ; debounce:u_debounce|state.S_ZERO       ; debounce:u_debounce|cnt[13]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.443 ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[0]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[1]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[2]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[3]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[4]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[0]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[10] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[11] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[12] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[13] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[14] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[15] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[1]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[2]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[3]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[4]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[5]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[6]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[7]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[8]  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|gen_en:u_gen_en|c_cnt[9]  ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[5]             ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[6]             ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[7]             ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[8]             ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[9]             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[10]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[11]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[12]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[13]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[14]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[15]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[16]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[17]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[18]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|cnt[19]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ONE        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT0      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_WAIT1      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce|state.S_ZERO       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection1|state ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[0]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[1]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[2]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[3]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[4]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[5]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[6]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|adc_data[7]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[0]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[1]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[2]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[3]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt1[4]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[0]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[1]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[2]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_cnt2[3]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S0     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S1     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S2     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|c_state.S3     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master:u_spi_master|sclk_d         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[0]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[1]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[2]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_cnt[3]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST0       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST1       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST3       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST4       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|txd               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S0         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S3         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|load               ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|c_state.ST2       ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[0]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[1]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[2]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[3]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[4]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[5]     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:u_uart1|tx:u_tx|tx_data_in[6]     ;
; 9.516 ; 9.700        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S2         ;
; 9.522 ; 9.706        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_str:u_uart_str|c_state.S1         ;
; 9.618 ; 9.618        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                            ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[0]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[1]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[2]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[3]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[4]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[5]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[6]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[7]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[8]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_debounce|cnt[9]|clk                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[0]|clk          ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart1|u_gen_en|c_cnt[10]|clk         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 1.400 ; 2.098 ; Rise       ; clk             ;
; sel       ; clk        ; 4.235 ; 4.720 ; Rise       ; clk             ;
; start     ; clk        ; 1.379 ; 2.014 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.175 ; -1.860 ; Rise       ; clk             ;
; sel       ; clk        ; -1.999 ; -2.582 ; Rise       ; clk             ;
; start     ; clk        ; -1.017 ; -1.650 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.878 ; 4.637 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.749 ; 3.856 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 3.722 ; 3.686 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.749 ; 3.856 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.567 ; 3.524 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.495 ; 3.521 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 3.488 ; 3.482 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 3.575 ; 3.605 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.636 ; 3.682 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 4.040 ; 4.045 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 3.770 ; 3.762 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 3.657 ; 3.749 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 3.746 ; 3.751 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 3.768 ; 3.754 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 3.745 ; 3.758 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 4.030 ; 4.044 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 4.040 ; 4.045 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.197 ; 4.027 ; Rise       ; clk             ;
; txd       ; clk        ; 3.727 ; 3.812 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.745 ; 4.515 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.181 ; 3.197 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 3.392 ; 3.412 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.512 ; 3.507 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.219 ; 3.231 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.194 ; 3.210 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 3.181 ; 3.197 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 3.292 ; 3.316 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.301 ; 3.326 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 3.437 ; 3.439 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 3.449 ; 3.439 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 3.510 ; 3.444 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 3.496 ; 3.455 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 3.437 ; 3.447 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 3.439 ; 3.450 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 3.690 ; 3.734 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 3.749 ; 3.743 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.092 ; 3.930 ; Rise       ; clk             ;
; txd       ; clk        ; 3.649 ; 3.730 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 13.797 ; 0.187 ; N/A      ; N/A     ; 9.442               ;
;  clk             ; 13.797 ; 0.187 ; N/A      ; N/A     ; 9.442               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdata     ; clk        ; 2.454 ; 3.001 ; Rise       ; clk             ;
; sel       ; clk        ; 7.391 ; 7.796 ; Rise       ; clk             ;
; start     ; clk        ; 2.464 ; 2.922 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdata     ; clk        ; -1.175 ; -1.860 ; Rise       ; clk             ;
; sel       ; clk        ; -1.999 ; -2.582 ; Rise       ; clk             ;
; start     ; clk        ; -1.017 ; -1.650 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 7.940 ; 7.865 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 6.424 ; 6.446 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 6.206 ; 6.247 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 6.424 ; 6.446 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 6.032 ; 5.899 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 5.918 ; 5.884 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 5.911 ; 5.808 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 6.060 ; 6.008 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 6.170 ; 6.147 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 6.881 ; 6.736 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 6.301 ; 6.365 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 6.248 ; 6.270 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 6.334 ; 6.272 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 6.367 ; 6.262 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 6.333 ; 6.276 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 6.865 ; 6.736 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 6.881 ; 6.734 ; Rise       ; clk             ;
; sclk      ; clk        ; 6.968 ; 6.889 ; Rise       ; clk             ;
; txd       ; clk        ; 6.198 ; 6.239 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs_n      ; clk        ; 4.745 ; 4.515 ; Rise       ; clk             ;
; fnd_h[*]  ; clk        ; 3.181 ; 3.197 ; Rise       ; clk             ;
;  fnd_h[0] ; clk        ; 3.392 ; 3.412 ; Rise       ; clk             ;
;  fnd_h[1] ; clk        ; 3.512 ; 3.507 ; Rise       ; clk             ;
;  fnd_h[2] ; clk        ; 3.219 ; 3.231 ; Rise       ; clk             ;
;  fnd_h[3] ; clk        ; 3.194 ; 3.210 ; Rise       ; clk             ;
;  fnd_h[4] ; clk        ; 3.181 ; 3.197 ; Rise       ; clk             ;
;  fnd_h[5] ; clk        ; 3.292 ; 3.316 ; Rise       ; clk             ;
;  fnd_h[6] ; clk        ; 3.301 ; 3.326 ; Rise       ; clk             ;
; fnd_l[*]  ; clk        ; 3.437 ; 3.439 ; Rise       ; clk             ;
;  fnd_l[0] ; clk        ; 3.449 ; 3.439 ; Rise       ; clk             ;
;  fnd_l[1] ; clk        ; 3.510 ; 3.444 ; Rise       ; clk             ;
;  fnd_l[2] ; clk        ; 3.496 ; 3.455 ; Rise       ; clk             ;
;  fnd_l[3] ; clk        ; 3.437 ; 3.447 ; Rise       ; clk             ;
;  fnd_l[4] ; clk        ; 3.439 ; 3.450 ; Rise       ; clk             ;
;  fnd_l[5] ; clk        ; 3.690 ; 3.734 ; Rise       ; clk             ;
;  fnd_l[6] ; clk        ; 3.749 ; 3.743 ; Rise       ; clk             ;
; sclk      ; clk        ; 4.092 ; 3.930 ; Rise       ; clk             ;
; txd       ; clk        ; 3.649 ; 3.730 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_h[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_l[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdata                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; fnd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_l[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3148     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3148     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 135   ; 135  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 59    ; 59   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 08 15:52:24 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: uart_str:u_uart_str|c_state.S1 was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 13.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.797               0.000 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.673               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: uart_str:u_uart_str|c_state.S1 was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.421
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.421               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.637
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.637               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: uart_str:u_uart_str|c_state.S1 was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.459               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.442               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Thu Jun 08 15:52:26 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


