<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <title>Arquitecturas y Organización de Computadoras I 2022</title>
    <link rel="stylesheet" type="text/css" href="style.css"/>
<link rel="preconnect" href="https://fonts.googleapis.com">
<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
<link href="https://fonts.googleapis.com/css2?family=Roboto:wght@300&display=swap" rel="stylesheet">

</head>
<body>

<h2>Arquitecturas y Organización de Computadoras I 2022</h2>

<img src="misc/riscv1.jpg">
<hr>

<p><strong>Docentes:</strong></p>

<ul>
<li>Rafael Ignacio Zurita
<li>Rodrigo Cañibano
<li>Santino Castagno
</ul>

<hr>

<font color="#0000ff">
<h3><strong>Novedades:</strong></h3>
</font>

<ul>
    <li> Primer examen parcial: Viernes 09/09 a las 9:30am
    <li> <a href="https://t.me/+_RUUcN1r1r5lMmFh">Telegram 2022</a>
</ul>

<hr>

<p><strong>Horarios</strong>: miércoles (teoría) y viernes (práctica) de 10hs. a 12hs. Lab 3 FAEA.

<p><strong>Parciales</strong>:

<ul>
<li> 1er. parcial: <a href="./2022/notas/notas1p.pdf">notas</a>
<li> 2do. parcial: ~11 de noviembre (viernes) 9:30AM
<li> Recuperatorio integral: ~25 de noviembre (miercoles) 10AM
<li> 1era. promocion: ~21 de septiembre (miercoles) 8AM
<li> 2da. promocion: ~25 de noviembre (viernes) 10AM
</ul>


<hr>

<strong>Grupos de telegram para moderación y comunicación online:</strong>

<a href="https://t.me/+_RUUcN1r1r5lMmFh">Telegram 2022</a>

<h3>Trabajos prácticos</h3>

<ul>
<li><a href="./tps/tp00.pdf">tp00.pdf</a>
<li><a href="./tps/tp01.pdf">tp01.pdf</a>
<li><a href="./tps/tp02.pdf">tp02.pdf</a>
<li><a href="./tps/tp03.pdf">tp03.pdf</a>
<li><a href="./tps/tp04.pdf">tp04.pdf</a>
</ul>

<h3>Programa</h3>

<p><a href="2021/Programa_ayodcI_2021-LCC.pdf">Programa de la materia</a><p>
<p><a href="tps/repaso_teoria.pdf">pdf con preguntas de repaso de Teoría <br><strong>(se actualiza todas las semanas con nuevas preguntas)</strong></a><p>

<ul>
<li>Introducción (UNIDAD 1)
<ol>
<li>Eras tecnológicas. Limitaciones tecnológicas
<li>Tiempo de ejecución (rendimiento)
<li>Terminología: Arquitectura y Organización de un procesador. Avances
<li> Modos de direccionamiento
<li>MIPS/RISCV ISA (Arquitectura de una computadora real)
</ol>
<br>
<ul>
<ul>
<li> Slides: 
<a href="./2020/slides/clase1.pdf">Introducción</a>
<a href="./2020/slides/MIPS-1.pdf">MIPS</a>
</ul>
</ul>
</ul>

<ul>
<li>Diseño digital (UNIDAD 2)
<ol>
<li>Diseño lógico
<li>Máquinas algoritmicas
</ol>
<br>
<ul>
<ul>
<li> Slides: <a href="./2020/slides/clase2.pdf">Diseño Lógico</a> 
</ul>
</ul>
</ul>


<ul>
<li>Procesadores (UNIDAD 2)
<ol>
<li>Diseño de un procesador 
</ol>
<br>
<ul>
<ul>
<li>Slides: <a href="./2020/slides/clase3.pdf">Microarquitectura 1</a>
<a href="./2021/monociclo-extra.pdf">Org. monociclo extra</a>
</ul>
</ul>
</ul>

<ul>
<li>Memoria (UNIDAD 3)
<ol>
<li>Restricciones tecnológicas
<li>Jerarquía de memoria
<li>Memoria caché
</ol>
<br>
<ul>
<ul>
<li>Slides: <a href="./2020/slides/clase5.pdf">Memoria intro</a>
<a href="./2020/slides/clase5-cache.pdf">Memoria cache</a>
</ul>
</ul>
</ul>

<ul>
<li>ENTRADA/SALIDA (UNIDAD 4)
<ol>
<li>Tipos de dispositivos de E/S
<li>Programación de la E/S
</ol>
<br>
<ul>
<ul>
<li>Slides: <a href="./2020/slides/clase-entrada-salida.pdf">Subsistema de Entrada/Salida</a>
</ul>
</ul>
</ul>

<ul>
<li>Avances arquitectonicos (UNIDAD 5)
<ol>
<li>Paralelismo a nivel de instrucciones
<ol>
<li> Diseño segmentado (pipeling)
<li> Factores que afectan el rendimiento (hazards)
</ol>
<li>Paralelismo a nivel de procesadores
</ol>
<br>
<ul>
<ul>
<li>Slides: <a href="./2020/slides/clase4.pdf">Diseño segmentado (pipeling - Mircroarquitectura 2)</a> - <a href="./2021/slides/Introducción a las Arquitecturas Modernas.pdf">Arquitecturas Modernas</a>
</ul>
</ul>
</ul>

<hr>
<p><strong>Apuntes</strong></p>
<ol>
<li>UNIDAD 1
<ul>
<li><a href="./2020/apuntes/arquitectura_vs_organizacion.pdf">entrevista al prof. Alan Clements: Arquitectura vs Organización</a>
<li><a href="./2020/apuntes/Abstracciones_y_tecnologia_de_los_computadores-2.pdf">Abstracciones y tecnología de las computadoras</a>
<li><a href="./apuntes/mips.pdf">Apunte de MIPS</a> - <a href="./apuntes/programa-en-memoria-mips.pdf">Programa en Memoria MIPS (segmentos de memoria)</a>
<li><a href="./2020/apuntes/modos-de-direccionamiento-Tanenbaum3.pdf">Modos de direccionamiento (Tanenbaum)</a>
</ul>
<li>UNIDAD 2
<ul>
<li><a href="./2020/apuntes/logica-digital.pdf">Las bases del diseño lógico</a>
<li><a href="./apuntes/multiplicacion.pdf">Maquina de multiplicar</a>
</ul>
<li>UNIDAD 3
<ul>
<li><a href="./2020/apuntes/memoria.pdf">Memoria de la computadora</a>
</ul>
<li>UNIDAD 4
<ul>
<li><a href="./2020/apuntes/entrada-salida.pdf">Introducción a la E/S</a>
<li><a href="./2020/apuntes/entrada-salida-programacion.pdf">Programación de la E/S (programada, interrupciones, dma)</a>
</ul>
<li>UNIDAD 5
<ul>
<li><a href="./2020/apuntes/procesador-monociclo-y-segmentado.pdf">Organización: diseño monociclo y segmentado (pipeling)</a>
<li><a href="./apuntes/intro_ejecucion_multiple_ILP_.pdf">Conceptos de Organización con Ejecución Múltiple (ILP)</a>
</ul>
<br>
<br>

<li>Manuales
<ul>
<li><a href="./apuntes/MIPS_Vol1.pdf">MIPS32 Vol I: Introduction to the Architecture</a>
<li><a href="./apuntes/MIPS_Vol2.pdf">MIPS32 Vol II: The MIPS32 Instruction Set</a>
<li><a href="./apuntes/MIPS_Vol3.pdf">MIPS32 Vol III: Privileged Resource Architecture</a>
</ul>
</ol>

</body>
</html>

