# MIPS_DataPath_WithoutPipelining
algoritmos usados no tp2 da disciplina de organização de computadores I que possui como foco principal a elaboração de uma versão simplificada de um MIPS sem pipelining 

O algoritmo usado para exibir os valores de saída da unidade lógica aritmética para o display de 7 segmentos na FPGA foi desenvolvido pelo aluno de ciência da computação Lucas Ranieri Oliveira Martins 
