# Verilog_base_module
手敲的Verilog代码库，里面有FIFO，UART等常用模块。
用于学习和记录。

