TimeQuest Timing Analyzer report for lab1_121220307_MIPS4
Mon Apr 07 13:14:59 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Signal Integrity Metrics (Slow 1200mv 0c Model)
 62. Signal Integrity Metrics (Slow 1200mv 85c Model)
 63. Signal Integrity Metrics (Fast 1200mv 0c Model)
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; lab1_121220307_MIPS4                              ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1317.52 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.241 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -80.100                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[3][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[3][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[4][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[4][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[4][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[5][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[5][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[5][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[6][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[6][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[6][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[7][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[7][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[7][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[7][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[8][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[8][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[8][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[8][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[9][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[9][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[9][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; register[9][3]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[10][2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[11][0] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[11][1] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[11][2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[12][2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[13][0] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[13][1] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[13][2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[14][2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[1][0]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[5][2]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[6][2]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[7][1]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[8][2]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[9][0]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[9][2]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[10][1] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[12][1] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[13][3] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[14][1] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[1][1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[1][3]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[2][1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[5][3]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[6][1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[9][1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[9][3]  ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[11][3] ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[12][3] ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[15][3] ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[3][3]  ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[4][3]  ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[7][3]  ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[8][3]  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[15][2] ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[1][2]  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[2][2]  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[3][2]  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; register[4][2]  ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; 4.178 ; 4.553 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; 4.139 ; 4.501 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; 2.964 ; 3.319 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; 3.373 ; 3.752 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; 4.178 ; 4.553 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; 6.455 ; 6.859 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; 6.455 ; 6.859 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; 6.298 ; 6.673 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; 6.169 ; 6.529 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; 5.861 ; 6.226 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; 3.610 ; 4.000 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; 3.196 ; 3.593 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; 3.610 ; 4.000 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; 3.435 ; 3.927 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; 3.268 ; 3.744 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; -1.957 ; -2.282 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; -3.494 ; -3.817 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; -1.957 ; -2.282 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; -2.255 ; -2.580 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; -3.273 ; -3.597 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; -3.016 ; -3.398 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; -3.573 ; -4.023 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; -3.361 ; -3.813 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; -3.217 ; -3.644 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; -3.016 ; -3.398 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; -2.448 ; -2.835 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; -2.535 ; -2.920 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; -2.762 ; -3.193 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; -2.714 ; -3.104 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; -2.448 ; -2.835 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rs_out[*]  ; clk        ; 13.205 ; 13.176 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 10.584 ; 10.660 ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 11.401 ; 11.288 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 12.903 ; 12.833 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 13.205 ; 13.176 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 14.335 ; 14.255 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 12.365 ; 12.415 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 14.335 ; 14.255 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 10.808 ; 10.899 ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 13.941 ; 13.988 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rs_out[*]  ; clk        ; 7.796  ; 7.850  ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 7.796  ; 7.850  ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 9.654  ; 9.583  ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 10.321 ; 10.218 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 11.057 ; 10.996 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 9.049  ; 9.118  ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 9.359  ; 9.401  ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 11.752 ; 11.692 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 9.049  ; 9.118  ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 11.484 ; 11.538 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rs_addr[0] ; rs_out[0]   ; 11.998 ; 12.074 ; 12.390 ; 12.466 ;
; rs_addr[0] ; rs_out[1]   ; 11.857 ; 11.754 ; 12.258 ; 12.146 ;
; rs_addr[0] ; rs_out[2]   ; 15.118 ; 15.048 ; 15.477 ; 15.407 ;
; rs_addr[0] ; rs_out[3]   ; 13.445 ; 13.378 ; 13.846 ; 13.770 ;
; rs_addr[1] ; rs_out[0]   ; 12.114 ; 12.190 ; 12.539 ; 12.615 ;
; rs_addr[1] ; rs_out[1]   ; 12.127 ; 12.036 ; 12.571 ; 12.480 ;
; rs_addr[1] ; rs_out[2]   ; 15.147 ; 15.077 ; 15.483 ; 15.413 ;
; rs_addr[1] ; rs_out[3]   ; 13.711 ; 13.659 ; 14.122 ; 14.104 ;
; rs_addr[2] ; rs_out[0]   ; 10.390 ; 10.440 ; 10.801 ; 10.877 ;
; rs_addr[2] ; rs_out[1]   ; 13.319 ; 13.206 ; 13.714 ; 13.610 ;
; rs_addr[2] ; rs_out[2]   ; 13.418 ; 13.348 ; 13.855 ; 13.785 ;
; rs_addr[2] ; rs_out[3]   ; 15.427 ; 15.277 ; 15.852 ; 15.834 ;
; rs_addr[3] ; rs_out[0]   ; 9.792  ; 9.819  ; 10.188 ; 10.206 ;
; rs_addr[3] ; rs_out[1]   ; 13.109 ; 12.989 ; 13.547 ; 13.456 ;
; rs_addr[3] ; rs_out[2]   ; 12.806 ; 12.726 ; 13.202 ; 13.113 ;
; rs_addr[3] ; rs_out[3]   ; 15.060 ; 15.008 ; 15.458 ; 15.440 ;
; rt_addr[0] ; rt_out[0]   ; 13.653 ; 13.581 ; 14.052 ; 14.112 ;
; rt_addr[0] ; rt_out[1]   ; 14.249 ; 14.169 ; 14.689 ; 14.483 ;
; rt_addr[0] ; rt_out[2]   ; 12.889 ; 12.980 ; 13.304 ; 13.392 ;
; rt_addr[0] ; rt_out[3]   ; 13.935 ; 13.982 ; 14.385 ; 14.314 ;
; rt_addr[1] ; rt_out[0]   ; 13.777 ; 13.827 ; 14.196 ; 14.177 ;
; rt_addr[1] ; rt_out[1]   ; 13.866 ; 13.736 ; 14.279 ; 14.140 ;
; rt_addr[1] ; rt_out[2]   ; 12.551 ; 12.619 ; 12.958 ; 13.017 ;
; rt_addr[1] ; rt_out[3]   ; 13.538 ; 13.536 ; 13.950 ; 13.939 ;
; rt_addr[2] ; rt_out[0]   ; 12.138 ; 12.148 ; 12.536 ; 12.537 ;
; rt_addr[2] ; rt_out[1]   ; 16.443 ; 16.304 ; 16.823 ; 16.724 ;
; rt_addr[2] ; rt_out[2]   ; 12.280 ; 12.371 ; 12.700 ; 12.736 ;
; rt_addr[2] ; rt_out[3]   ; 15.801 ; 15.848 ; 16.243 ; 16.290 ;
; rt_addr[3] ; rt_out[0]   ; 11.929 ; 11.937 ; 12.289 ; 12.335 ;
; rt_addr[3] ; rt_out[1]   ; 16.052 ; 15.917 ; 16.435 ; 16.291 ;
; rt_addr[3] ; rt_out[2]   ; 11.758 ; 11.806 ; 12.115 ; 12.199 ;
; rt_addr[3] ; rt_out[3]   ; 15.225 ; 15.264 ; 15.615 ; 15.645 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rs_addr[0] ; rs_out[0]   ; 10.141 ; 10.114 ; 10.526 ; 10.491 ;
; rs_addr[0] ; rs_out[1]   ; 10.957 ; 10.831 ; 11.342 ; 11.208 ;
; rs_addr[0] ; rs_out[2]   ; 12.370 ; 12.247 ; 12.746 ; 12.658 ;
; rs_addr[0] ; rs_out[3]   ; 12.333 ; 12.225 ; 12.719 ; 12.603 ;
; rs_addr[1] ; rs_out[0]   ; 10.125 ; 10.156 ; 10.550 ; 10.544 ;
; rs_addr[1] ; rs_out[1]   ; 11.630 ; 11.506 ; 12.023 ; 11.932 ;
; rs_addr[1] ; rs_out[2]   ; 12.817 ; 12.701 ; 13.201 ; 13.077 ;
; rs_addr[1] ; rs_out[3]   ; 13.085 ; 13.012 ; 13.514 ; 13.428 ;
; rs_addr[2] ; rs_out[0]   ; 9.892  ; 9.910  ; 10.321 ; 10.326 ;
; rs_addr[2] ; rs_out[1]   ; 11.471 ; 11.365 ; 11.857 ; 11.786 ;
; rs_addr[2] ; rs_out[2]   ; 12.805 ; 12.740 ; 13.255 ; 13.109 ;
; rs_addr[2] ; rs_out[3]   ; 12.800 ; 12.696 ; 13.187 ; 13.118 ;
; rs_addr[3] ; rs_out[0]   ; 8.824  ; 8.807  ; 9.204  ; 9.179  ;
; rs_addr[3] ; rs_out[1]   ; 11.868 ; 11.762 ; 12.282 ; 12.168 ;
; rs_addr[3] ; rs_out[2]   ; 11.947 ; 11.878 ; 12.365 ; 12.231 ;
; rs_addr[3] ; rs_out[3]   ; 13.105 ; 12.994 ; 13.486 ; 13.382 ;
; rt_addr[0] ; rt_out[0]   ; 11.351 ; 11.286 ; 11.752 ; 11.679 ;
; rt_addr[0] ; rt_out[1]   ; 12.821 ; 12.655 ; 13.221 ; 13.047 ;
; rt_addr[0] ; rt_out[2]   ; 11.220 ; 11.187 ; 11.577 ; 11.579 ;
; rt_addr[0] ; rt_out[3]   ; 12.509 ; 12.465 ; 12.910 ; 12.858 ;
; rt_addr[1] ; rt_out[0]   ; 11.840 ; 11.823 ; 12.198 ; 12.218 ;
; rt_addr[1] ; rt_out[1]   ; 13.288 ; 13.157 ; 13.685 ; 13.554 ;
; rt_addr[1] ; rt_out[2]   ; 11.341 ; 11.407 ; 11.785 ; 11.726 ;
; rt_addr[1] ; rt_out[3]   ; 12.975 ; 12.966 ; 13.371 ; 13.362 ;
; rt_addr[2] ; rt_out[0]   ; 11.628 ; 11.619 ; 12.010 ; 11.993 ;
; rt_addr[2] ; rt_out[1]   ; 13.990 ; 13.825 ; 14.383 ; 14.210 ;
; rt_addr[2] ; rt_out[2]   ; 11.693 ; 11.722 ; 12.116 ; 12.113 ;
; rt_addr[2] ; rt_out[3]   ; 13.958 ; 13.894 ; 14.326 ; 14.297 ;
; rt_addr[3] ; rt_out[0]   ; 10.876 ; 10.843 ; 11.221 ; 11.225 ;
; rt_addr[3] ; rt_out[1]   ; 14.347 ; 14.216 ; 14.707 ; 14.577 ;
; rt_addr[3] ; rt_out[2]   ; 10.701 ; 10.699 ; 11.046 ; 11.081 ;
; rt_addr[3] ; rt_out[3]   ; 13.971 ; 13.962 ; 14.346 ; 14.337 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1472.75 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.321 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -80.100                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.321 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[3][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[3][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[4][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[4][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[4][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[5][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[5][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[5][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[6][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[6][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[6][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[7][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[7][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[7][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[7][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[8][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[8][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[8][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[8][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[9][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[9][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[9][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register[9][3]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[10][0] ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[12][0] ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[14][0] ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[15][0] ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[2][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[3][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[4][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[5][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[6][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[7][0]  ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[8][0]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[10][3] ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[14][3] ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[15][1] ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[2][3]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[3][1]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[4][1]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[5][1]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[6][3]  ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[8][1]  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[15][2] ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[1][2]  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[2][2]  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[3][2]  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[4][2]  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[7][2]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[10][1] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[11][3] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[12][1] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[12][3] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[13][3] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[14][1] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[15][3] ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[1][1]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[1][3]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[2][1]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[3][3]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[4][3]  ;
; 0.268  ; 0.486        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register[5][3]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; 3.695 ; 3.879 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; 3.656 ; 3.826 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; 2.560 ; 2.780 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; 2.946 ; 3.174 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; 3.695 ; 3.879 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; 5.691 ; 6.044 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; 5.691 ; 6.044 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; 5.544 ; 5.867 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; 5.425 ; 5.734 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; 5.141 ; 5.474 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; 3.168 ; 3.382 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; 2.790 ; 3.028 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; 3.168 ; 3.382 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; 3.008 ; 3.325 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; 2.850 ; 3.150 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; -1.646 ; -1.843 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; -3.069 ; -3.234 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; -1.646 ; -1.843 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; -1.929 ; -2.116 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; -2.875 ; -3.031 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; -2.610 ; -2.844 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; -3.125 ; -3.415 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; -2.946 ; -3.211 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; -2.815 ; -3.052 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; -2.610 ; -2.844 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; -2.111 ; -2.339 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; -2.172 ; -2.407 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; -2.393 ; -2.658 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; -2.362 ; -2.593 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; -2.111 ; -2.339 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rs_out[*]  ; clk        ; 12.188 ; 11.897 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 9.661  ; 9.622  ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 10.456 ; 10.247 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 11.805 ; 11.576 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 12.188 ; 11.897 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 13.229 ; 12.857 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 11.436 ; 11.213 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 13.229 ; 12.857 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 9.939  ; 9.827  ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 12.829 ; 12.614 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rs_out[*]  ; clk        ; 7.142  ; 7.089  ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 7.142  ; 7.089  ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 8.866  ; 8.646  ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 9.532  ; 9.207  ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 10.221 ; 9.912  ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 8.330  ; 8.210  ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 8.640  ; 8.478  ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 10.872 ; 10.536 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 8.330  ; 8.210  ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 10.600 ; 10.400 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rs_addr[0] ; rs_out[0]   ; 10.827 ; 10.806 ; 11.071 ; 11.045 ;
; rs_addr[0] ; rs_out[1]   ; 10.745 ; 10.552 ; 10.989 ; 10.791 ;
; rs_addr[0] ; rs_out[2]   ; 13.752 ; 13.506 ; 13.949 ; 13.698 ;
; rs_addr[0] ; rs_out[3]   ; 12.267 ; 11.991 ; 12.511 ; 12.230 ;
; rs_addr[1] ; rs_out[0]   ; 10.938 ; 10.916 ; 11.174 ; 11.186 ;
; rs_addr[1] ; rs_out[1]   ; 10.996 ; 10.822 ; 11.263 ; 11.089 ;
; rs_addr[1] ; rs_out[2]   ; 13.750 ; 13.529 ; 13.996 ; 13.715 ;
; rs_addr[1] ; rs_out[3]   ; 12.510 ; 12.260 ; 12.756 ; 12.527 ;
; rs_addr[2] ; rs_out[0]   ; 9.371  ; 9.355  ; 9.618  ; 9.619  ;
; rs_addr[2] ; rs_out[1]   ; 12.083 ; 11.874 ; 12.338 ; 12.129 ;
; rs_addr[2] ; rs_out[2]   ; 12.206 ; 11.984 ; 12.469 ; 12.248 ;
; rs_addr[2] ; rs_out[3]   ; 14.115 ; 13.785 ; 14.289 ; 14.075 ;
; rs_addr[3] ; rs_out[0]   ; 8.830  ; 8.784  ; 9.071  ; 9.020  ;
; rs_addr[3] ; rs_out[1]   ; 11.932 ; 11.663 ; 12.163 ; 11.957 ;
; rs_addr[3] ; rs_out[2]   ; 11.664 ; 11.412 ; 11.905 ; 11.648 ;
; rs_addr[3] ; rs_out[3]   ; 13.783 ; 13.453 ; 14.024 ; 13.726 ;
; rt_addr[0] ; rt_out[0]   ; 12.453 ; 12.230 ; 12.619 ; 12.512 ;
; rt_addr[0] ; rt_out[1]   ; 13.009 ; 12.716 ; 13.293 ; 12.884 ;
; rt_addr[0] ; rt_out[2]   ; 11.720 ; 11.617 ; 11.984 ; 11.870 ;
; rt_addr[0] ; rt_out[3]   ; 12.689 ; 12.528 ; 12.985 ; 12.708 ;
; rt_addr[1] ; rt_out[0]   ; 12.553 ; 12.370 ; 12.826 ; 12.603 ;
; rt_addr[1] ; rt_out[1]   ; 12.677 ; 12.322 ; 12.931 ; 12.571 ;
; rt_addr[1] ; rt_out[2]   ; 11.418 ; 11.276 ; 11.676 ; 11.529 ;
; rt_addr[1] ; rt_out[3]   ; 12.349 ; 12.126 ; 12.603 ; 12.375 ;
; rt_addr[2] ; rt_out[0]   ; 11.056 ; 10.887 ; 11.283 ; 11.109 ;
; rt_addr[2] ; rt_out[1]   ; 15.078 ; 14.669 ; 15.298 ; 14.889 ;
; rt_addr[2] ; rt_out[2]   ; 11.161 ; 11.092 ; 11.406 ; 11.285 ;
; rt_addr[2] ; rt_out[3]   ; 14.442 ; 14.222 ; 14.693 ; 14.478 ;
; rt_addr[3] ; rt_out[0]   ; 10.863 ; 10.693 ; 11.069 ; 10.933 ;
; rt_addr[3] ; rt_out[1]   ; 14.713 ; 14.304 ; 14.953 ; 14.544 ;
; rt_addr[3] ; rt_out[2]   ; 10.686 ; 10.570 ; 10.891 ; 10.808 ;
; rt_addr[3] ; rt_out[3]   ; 13.915 ; 13.669 ; 14.158 ; 13.907 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rs_addr[0] ; rs_out[0]   ; 9.150  ; 9.038  ; 9.382  ; 9.265  ;
; rs_addr[0] ; rs_out[1]   ; 9.908  ; 9.707  ; 10.139 ; 9.933  ;
; rs_addr[0] ; rs_out[2]   ; 11.259 ; 10.962 ; 11.493 ; 11.226 ;
; rs_addr[0] ; rs_out[3]   ; 11.235 ; 10.946 ; 11.467 ; 11.173 ;
; rs_addr[1] ; rs_out[0]   ; 9.128  ; 9.067  ; 9.403  ; 9.304  ;
; rs_addr[1] ; rs_out[1]   ; 10.525 ; 10.327 ; 10.753 ; 10.584 ;
; rs_addr[1] ; rs_out[2]   ; 11.675 ; 11.382 ; 11.915 ; 11.598 ;
; rs_addr[1] ; rs_out[3]   ; 11.925 ; 11.675 ; 12.175 ; 11.908 ;
; rs_addr[2] ; rs_out[0]   ; 8.906  ; 8.877  ; 9.158  ; 9.112  ;
; rs_addr[2] ; rs_out[1]   ; 10.380 ; 10.165 ; 10.625 ; 10.441 ;
; rs_addr[2] ; rs_out[2]   ; 11.647 ; 11.427 ; 11.914 ; 11.629 ;
; rs_addr[2] ; rs_out[3]   ; 11.668 ; 11.351 ; 11.915 ; 11.629 ;
; rs_addr[3] ; rs_out[0]   ; 7.931  ; 7.863  ; 8.161  ; 8.088  ;
; rs_addr[3] ; rs_out[1]   ; 10.757 ; 10.541 ; 11.001 ; 10.780 ;
; rs_addr[3] ; rs_out[2]   ; 10.861 ; 10.636 ; 11.116 ; 10.839 ;
; rs_addr[3] ; rs_out[3]   ; 11.956 ; 11.633 ; 12.196 ; 11.878 ;
; rt_addr[0] ; rt_out[0]   ; 10.331 ; 10.078 ; 10.580 ; 10.322 ;
; rt_addr[0] ; rt_out[1]   ; 11.699 ; 11.334 ; 11.947 ; 11.577 ;
; rt_addr[0] ; rt_out[2]   ; 10.189 ; 9.988  ; 10.400 ; 10.230 ;
; rt_addr[0] ; rt_out[3]   ; 11.388 ; 11.151 ; 11.636 ; 11.394 ;
; rt_addr[1] ; rt_out[0]   ; 10.781 ; 10.573 ; 10.983 ; 10.807 ;
; rt_addr[1] ; rt_out[1]   ; 12.134 ; 11.798 ; 12.376 ; 12.035 ;
; rt_addr[1] ; rt_out[2]   ; 10.300 ; 10.175 ; 10.555 ; 10.354 ;
; rt_addr[1] ; rt_out[3]   ; 11.820 ; 11.612 ; 12.061 ; 11.848 ;
; rt_addr[2] ; rt_out[0]   ; 10.576 ; 10.398 ; 10.792 ; 10.609 ;
; rt_addr[2] ; rt_out[1]   ; 12.802 ; 12.396 ; 13.031 ; 12.620 ;
; rt_addr[2] ; rt_out[2]   ; 10.613 ; 10.510 ; 10.849 ; 10.711 ;
; rt_addr[2] ; rt_out[3]   ; 12.748 ; 12.441 ; 12.960 ; 12.683 ;
; rt_addr[3] ; rt_out[0]   ; 9.884  ; 9.699  ; 10.080 ; 9.927  ;
; rt_addr[3] ; rt_out[1]   ; 13.100 ; 12.729 ; 13.325 ; 12.951 ;
; rt_addr[3] ; rt_out[2]   ; 9.704  ; 9.566  ; 9.900  ; 9.794  ;
; rt_addr[3] ; rt_out[3]   ; 12.713 ; 12.498 ; 12.940 ; 12.725 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.635 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -68.842                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.635 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; register[9][0]  ; register[9][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[8][0]  ; register[8][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[10][0] ; register[10][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[11][0] ; register[11][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[5][0]  ; register[5][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[4][0]  ; register[4][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[6][0]  ; register[6][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[7][0]  ; register[7][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[3][0]  ; register[3][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[1][0]  ; register[1][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[13][0] ; register[13][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[14][0] ; register[14][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[2][0]  ; register[2][0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[12][0] ; register[12][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[15][0] ; register[15][0] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[5][1]  ; register[5][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[9][1]  ; register[9][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[1][1]  ; register[1][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[13][1] ; register[13][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[10][1] ; register[10][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[6][1]  ; register[6][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[2][1]  ; register[2][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[14][1] ; register[14][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[12][1] ; register[12][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[4][1]  ; register[4][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[8][1]  ; register[8][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[7][1]  ; register[7][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[11][1] ; register[11][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[3][1]  ; register[3][1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[15][1] ; register[15][1] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[9][2]  ; register[9][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[10][2] ; register[10][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[8][2]  ; register[8][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[11][2] ; register[11][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[6][2]  ; register[6][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[5][2]  ; register[5][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[4][2]  ; register[4][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[7][2]  ; register[7][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[3][2]  ; register[3][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[1][2]  ; register[1][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[2][2]  ; register[2][2]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[14][2] ; register[14][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[13][2] ; register[13][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[12][2] ; register[12][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[15][2] ; register[15][2] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[5][3]  ; register[5][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[9][3]  ; register[9][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[1][3]  ; register[1][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[13][3] ; register[13][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[10][3] ; register[10][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[6][3]  ; register[6][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[2][3]  ; register[2][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[14][3] ; register[14][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[12][3] ; register[12][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[4][3]  ; register[4][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[8][3]  ; register[8][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[7][3]  ; register[7][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[11][3] ; register[11][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[3][3]  ; register[3][3]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; register[15][3] ; register[15][3] ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[10][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[10][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[10][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[10][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[11][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[11][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[11][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[11][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[12][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[12][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[12][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[12][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[13][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[13][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[13][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[13][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[14][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[14][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[14][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[14][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[15][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[15][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[15][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[15][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[3][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[3][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[3][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[3][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[4][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[4][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[4][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[4][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[5][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[5][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[5][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[5][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[6][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[6][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[6][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[6][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[7][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[7][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[7][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[7][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[8][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[8][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[8][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[8][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[9][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[9][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[9][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register[9][3]  ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[15][2] ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[1][2]  ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[2][2]  ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[3][2]  ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[4][2]  ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[7][2]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[10][1] ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[12][1] ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[13][3] ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[14][1] ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[1][1]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[1][3]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[2][1]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[5][3]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[6][1]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[9][1]  ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[9][3]  ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[11][3] ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[12][3] ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[15][3] ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[3][3]  ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[4][3]  ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[7][3]  ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[8][3]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[10][3] ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[14][3] ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[15][1] ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[2][3]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[3][1]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[4][1]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[5][1]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[6][3]  ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[8][1]  ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[10][0] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[12][0] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[14][0] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[15][0] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[2][0]  ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register[3][0]  ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; 2.164 ; 2.880 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; 2.097 ; 2.835 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; 1.527 ; 2.143 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; 1.738 ; 2.401 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; 2.164 ; 2.880 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; 3.429 ; 3.930 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; 3.429 ; 3.930 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; 3.294 ; 3.802 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; 3.242 ; 3.710 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; 3.115 ; 3.570 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; 1.900 ; 2.618 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; 1.676 ; 2.345 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; 1.900 ; 2.618 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; 1.815 ; 2.508 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; 1.727 ; 2.436 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; -1.038 ; -1.634 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; -1.792 ; -2.464 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; -1.038 ; -1.634 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; -1.196 ; -1.817 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; -1.700 ; -2.374 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; -1.599 ; -2.252 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; -1.893 ; -2.581 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; -1.742 ; -2.489 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; -1.672 ; -2.376 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; -1.599 ; -2.252 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; -1.323 ; -1.975 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; -1.361 ; -2.009 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; -1.475 ; -2.157 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; -1.456 ; -2.099 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; -1.323 ; -1.975 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rs_out[*]  ; clk        ; 6.649 ; 6.986 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 5.366 ; 5.512 ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 5.730 ; 5.932 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 6.520 ; 6.815 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 6.649 ; 6.986 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 7.219 ; 7.589 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 6.250 ; 6.504 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 7.219 ; 7.589 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 5.469 ; 5.704 ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 7.035 ; 7.416 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rs_out[*]  ; clk        ; 3.883 ; 4.087 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 3.883 ; 4.087 ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 4.807 ; 5.101 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 5.155 ; 5.509 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 5.511 ; 5.875 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 4.521 ; 4.800 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 4.663 ; 4.969 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 5.853 ; 6.301 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 4.521 ; 4.800 ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 5.740 ; 6.171 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rs_addr[0] ; rs_out[0]   ; 6.192 ; 6.338 ; 6.856 ; 7.002 ;
; rs_addr[0] ; rs_out[1]   ; 6.103 ; 6.305 ; 6.780 ; 6.982 ;
; rs_addr[0] ; rs_out[2]   ; 7.728 ; 8.023 ; 8.406 ; 8.701 ;
; rs_addr[0] ; rs_out[3]   ; 6.884 ; 7.221 ; 7.568 ; 7.898 ;
; rs_addr[1] ; rs_out[0]   ; 6.244 ; 6.390 ; 6.932 ; 7.078 ;
; rs_addr[1] ; rs_out[1]   ; 6.230 ; 6.432 ; 6.943 ; 7.145 ;
; rs_addr[1] ; rs_out[2]   ; 7.751 ; 8.046 ; 8.389 ; 8.684 ;
; rs_addr[1] ; rs_out[3]   ; 7.013 ; 7.348 ; 7.723 ; 8.060 ;
; rs_addr[2] ; rs_out[0]   ; 5.342 ; 5.488 ; 6.041 ; 6.187 ;
; rs_addr[2] ; rs_out[1]   ; 6.811 ; 7.013 ; 7.474 ; 7.676 ;
; rs_addr[2] ; rs_out[2]   ; 6.880 ; 7.175 ; 7.579 ; 7.874 ;
; rs_addr[2] ; rs_out[3]   ; 7.783 ; 8.053 ; 8.577 ; 8.914 ;
; rs_addr[3] ; rs_out[0]   ; 5.045 ; 5.191 ; 5.695 ; 5.834 ;
; rs_addr[3] ; rs_out[1]   ; 6.679 ; 6.951 ; 7.375 ; 7.616 ;
; rs_addr[3] ; rs_out[2]   ; 6.582 ; 6.877 ; 7.226 ; 7.521 ;
; rs_addr[3] ; rs_out[3]   ; 7.702 ; 8.039 ; 8.374 ; 8.711 ;
; rt_addr[0] ; rt_out[0]   ; 6.950 ; 7.204 ; 7.664 ; 7.918 ;
; rt_addr[0] ; rt_out[1]   ; 7.278 ; 7.648 ; 7.956 ; 8.274 ;
; rt_addr[0] ; rt_out[2]   ; 6.626 ; 6.861 ; 7.289 ; 7.524 ;
; rt_addr[0] ; rt_out[3]   ; 7.140 ; 7.521 ; 7.821 ; 8.161 ;
; rt_addr[1] ; rt_out[0]   ; 7.058 ; 7.312 ; 7.691 ; 7.945 ;
; rt_addr[1] ; rt_out[1]   ; 7.071 ; 7.440 ; 7.731 ; 8.093 ;
; rt_addr[1] ; rt_out[2]   ; 6.449 ; 6.684 ; 7.103 ; 7.338 ;
; rt_addr[1] ; rt_out[3]   ; 6.922 ; 7.303 ; 7.582 ; 7.956 ;
; rt_addr[2] ; rt_out[0]   ; 6.209 ; 6.463 ; 6.916 ; 7.163 ;
; rt_addr[2] ; rt_out[1]   ; 8.370 ; 8.740 ; 9.052 ; 9.422 ;
; rt_addr[2] ; rt_out[2]   ; 6.311 ; 6.546 ; 7.017 ; 7.241 ;
; rt_addr[2] ; rt_out[3]   ; 8.071 ; 8.452 ; 8.777 ; 9.158 ;
; rt_addr[3] ; rt_out[0]   ; 6.113 ; 6.363 ; 6.786 ; 7.040 ;
; rt_addr[3] ; rt_out[1]   ; 8.178 ; 8.548 ; 8.830 ; 9.200 ;
; rt_addr[3] ; rt_out[2]   ; 6.044 ; 6.279 ; 6.719 ; 6.954 ;
; rt_addr[3] ; rt_out[3]   ; 7.791 ; 8.172 ; 8.447 ; 8.828 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rs_addr[0] ; rs_out[0]   ; 5.211 ; 5.363 ; 5.872 ; 6.017 ;
; rs_addr[0] ; rs_out[1]   ; 5.660 ; 5.839 ; 6.333 ; 6.505 ;
; rs_addr[0] ; rs_out[2]   ; 6.348 ; 6.646 ; 6.977 ; 7.294 ;
; rs_addr[0] ; rs_out[3]   ; 6.351 ; 6.637 ; 7.024 ; 7.303 ;
; rs_addr[1] ; rs_out[0]   ; 5.199 ; 5.377 ; 5.865 ; 6.026 ;
; rs_addr[1] ; rs_out[1]   ; 5.972 ; 6.147 ; 6.663 ; 6.857 ;
; rs_addr[1] ; rs_out[2]   ; 6.551 ; 6.870 ; 7.204 ; 7.517 ;
; rs_addr[1] ; rs_out[3]   ; 6.700 ; 6.994 ; 7.415 ; 7.709 ;
; rs_addr[2] ; rs_out[0]   ; 5.093 ; 5.203 ; 5.793 ; 5.903 ;
; rs_addr[2] ; rs_out[1]   ; 5.870 ; 6.088 ; 6.517 ; 6.754 ;
; rs_addr[2] ; rs_out[2]   ; 6.554 ; 6.846 ; 7.254 ; 7.520 ;
; rs_addr[2] ; rs_out[3]   ; 6.536 ; 6.856 ; 7.185 ; 7.524 ;
; rs_addr[3] ; rs_out[0]   ; 4.583 ; 4.685 ; 5.224 ; 5.319 ;
; rs_addr[3] ; rs_out[1]   ; 6.045 ; 6.245 ; 6.715 ; 6.937 ;
; rs_addr[3] ; rs_out[2]   ; 6.145 ; 6.436 ; 6.814 ; 7.068 ;
; rs_addr[3] ; rs_out[3]   ; 6.665 ; 6.989 ; 7.307 ; 7.631 ;
; rt_addr[0] ; rt_out[0]   ; 5.809 ; 6.060 ; 6.468 ; 6.712 ;
; rt_addr[0] ; rt_out[1]   ; 6.578 ; 6.895 ; 7.237 ; 7.547 ;
; rt_addr[0] ; rt_out[2]   ; 5.743 ; 5.978 ; 6.373 ; 6.627 ;
; rt_addr[0] ; rt_out[3]   ; 6.437 ; 6.765 ; 7.097 ; 7.418 ;
; rt_addr[1] ; rt_out[0]   ; 6.044 ; 6.312 ; 6.689 ; 6.977 ;
; rt_addr[1] ; rt_out[1]   ; 6.783 ; 7.108 ; 7.433 ; 7.758 ;
; rt_addr[1] ; rt_out[2]   ; 5.801 ; 6.028 ; 6.480 ; 6.680 ;
; rt_addr[1] ; rt_out[3]   ; 6.640 ; 6.976 ; 7.290 ; 7.626 ;
; rt_addr[2] ; rt_out[0]   ; 5.953 ; 6.168 ; 6.648 ; 6.863 ;
; rt_addr[2] ; rt_out[1]   ; 7.114 ; 7.488 ; 7.788 ; 8.155 ;
; rt_addr[2] ; rt_out[2]   ; 5.996 ; 6.196 ; 6.734 ; 6.917 ;
; rt_addr[2] ; rt_out[3]   ; 7.109 ; 7.489 ; 7.762 ; 8.161 ;
; rt_addr[3] ; rt_out[0]   ; 5.610 ; 5.812 ; 6.257 ; 6.479 ;
; rt_addr[3] ; rt_out[1]   ; 7.265 ; 7.609 ; 7.914 ; 8.262 ;
; rt_addr[3] ; rt_out[2]   ; 5.532 ; 5.721 ; 6.178 ; 6.387 ;
; rt_addr[3] ; rt_out[3]   ; 7.096 ; 7.432 ; 7.749 ; 8.085 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.241 ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; 0.241 ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -80.1               ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -80.100             ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; 4.178 ; 4.553 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; 4.139 ; 4.501 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; 2.964 ; 3.319 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; 3.373 ; 3.752 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; 4.178 ; 4.553 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; 6.455 ; 6.859 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; 6.455 ; 6.859 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; 6.298 ; 6.673 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; 6.169 ; 6.529 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; 5.861 ; 6.226 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; 3.610 ; 4.000 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; 3.196 ; 3.593 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; 3.610 ; 4.000 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; 3.435 ; 3.927 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; 3.268 ; 3.744 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Rd_byte_w_en[*]  ; clk        ; -1.038 ; -1.634 ; Rise       ; clk             ;
;  Rd_byte_w_en[0] ; clk        ; -1.792 ; -2.464 ; Rise       ; clk             ;
;  Rd_byte_w_en[1] ; clk        ; -1.038 ; -1.634 ; Rise       ; clk             ;
;  Rd_byte_w_en[2] ; clk        ; -1.196 ; -1.817 ; Rise       ; clk             ;
;  Rd_byte_w_en[3] ; clk        ; -1.700 ; -2.374 ; Rise       ; clk             ;
; rd_addr[*]       ; clk        ; -1.599 ; -2.252 ; Rise       ; clk             ;
;  rd_addr[0]      ; clk        ; -1.893 ; -2.581 ; Rise       ; clk             ;
;  rd_addr[1]      ; clk        ; -1.742 ; -2.489 ; Rise       ; clk             ;
;  rd_addr[2]      ; clk        ; -1.672 ; -2.376 ; Rise       ; clk             ;
;  rd_addr[3]      ; clk        ; -1.599 ; -2.252 ; Rise       ; clk             ;
; rd_in[*]         ; clk        ; -1.323 ; -1.975 ; Rise       ; clk             ;
;  rd_in[0]        ; clk        ; -1.361 ; -2.009 ; Rise       ; clk             ;
;  rd_in[1]        ; clk        ; -1.475 ; -2.157 ; Rise       ; clk             ;
;  rd_in[2]        ; clk        ; -1.456 ; -2.099 ; Rise       ; clk             ;
;  rd_in[3]        ; clk        ; -1.323 ; -1.975 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rs_out[*]  ; clk        ; 13.205 ; 13.176 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 10.584 ; 10.660 ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 11.401 ; 11.288 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 12.903 ; 12.833 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 13.205 ; 13.176 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 14.335 ; 14.255 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 12.365 ; 12.415 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 14.335 ; 14.255 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 10.808 ; 10.899 ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 13.941 ; 13.988 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rs_out[*]  ; clk        ; 3.883 ; 4.087 ; Rise       ; clk             ;
;  rs_out[0] ; clk        ; 3.883 ; 4.087 ; Rise       ; clk             ;
;  rs_out[1] ; clk        ; 4.807 ; 5.101 ; Rise       ; clk             ;
;  rs_out[2] ; clk        ; 5.155 ; 5.509 ; Rise       ; clk             ;
;  rs_out[3] ; clk        ; 5.511 ; 5.875 ; Rise       ; clk             ;
; rt_out[*]  ; clk        ; 4.521 ; 4.800 ; Rise       ; clk             ;
;  rt_out[0] ; clk        ; 4.663 ; 4.969 ; Rise       ; clk             ;
;  rt_out[1] ; clk        ; 5.853 ; 6.301 ; Rise       ; clk             ;
;  rt_out[2] ; clk        ; 4.521 ; 4.800 ; Rise       ; clk             ;
;  rt_out[3] ; clk        ; 5.740 ; 6.171 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rs_addr[0] ; rs_out[0]   ; 11.998 ; 12.074 ; 12.390 ; 12.466 ;
; rs_addr[0] ; rs_out[1]   ; 11.857 ; 11.754 ; 12.258 ; 12.146 ;
; rs_addr[0] ; rs_out[2]   ; 15.118 ; 15.048 ; 15.477 ; 15.407 ;
; rs_addr[0] ; rs_out[3]   ; 13.445 ; 13.378 ; 13.846 ; 13.770 ;
; rs_addr[1] ; rs_out[0]   ; 12.114 ; 12.190 ; 12.539 ; 12.615 ;
; rs_addr[1] ; rs_out[1]   ; 12.127 ; 12.036 ; 12.571 ; 12.480 ;
; rs_addr[1] ; rs_out[2]   ; 15.147 ; 15.077 ; 15.483 ; 15.413 ;
; rs_addr[1] ; rs_out[3]   ; 13.711 ; 13.659 ; 14.122 ; 14.104 ;
; rs_addr[2] ; rs_out[0]   ; 10.390 ; 10.440 ; 10.801 ; 10.877 ;
; rs_addr[2] ; rs_out[1]   ; 13.319 ; 13.206 ; 13.714 ; 13.610 ;
; rs_addr[2] ; rs_out[2]   ; 13.418 ; 13.348 ; 13.855 ; 13.785 ;
; rs_addr[2] ; rs_out[3]   ; 15.427 ; 15.277 ; 15.852 ; 15.834 ;
; rs_addr[3] ; rs_out[0]   ; 9.792  ; 9.819  ; 10.188 ; 10.206 ;
; rs_addr[3] ; rs_out[1]   ; 13.109 ; 12.989 ; 13.547 ; 13.456 ;
; rs_addr[3] ; rs_out[2]   ; 12.806 ; 12.726 ; 13.202 ; 13.113 ;
; rs_addr[3] ; rs_out[3]   ; 15.060 ; 15.008 ; 15.458 ; 15.440 ;
; rt_addr[0] ; rt_out[0]   ; 13.653 ; 13.581 ; 14.052 ; 14.112 ;
; rt_addr[0] ; rt_out[1]   ; 14.249 ; 14.169 ; 14.689 ; 14.483 ;
; rt_addr[0] ; rt_out[2]   ; 12.889 ; 12.980 ; 13.304 ; 13.392 ;
; rt_addr[0] ; rt_out[3]   ; 13.935 ; 13.982 ; 14.385 ; 14.314 ;
; rt_addr[1] ; rt_out[0]   ; 13.777 ; 13.827 ; 14.196 ; 14.177 ;
; rt_addr[1] ; rt_out[1]   ; 13.866 ; 13.736 ; 14.279 ; 14.140 ;
; rt_addr[1] ; rt_out[2]   ; 12.551 ; 12.619 ; 12.958 ; 13.017 ;
; rt_addr[1] ; rt_out[3]   ; 13.538 ; 13.536 ; 13.950 ; 13.939 ;
; rt_addr[2] ; rt_out[0]   ; 12.138 ; 12.148 ; 12.536 ; 12.537 ;
; rt_addr[2] ; rt_out[1]   ; 16.443 ; 16.304 ; 16.823 ; 16.724 ;
; rt_addr[2] ; rt_out[2]   ; 12.280 ; 12.371 ; 12.700 ; 12.736 ;
; rt_addr[2] ; rt_out[3]   ; 15.801 ; 15.848 ; 16.243 ; 16.290 ;
; rt_addr[3] ; rt_out[0]   ; 11.929 ; 11.937 ; 12.289 ; 12.335 ;
; rt_addr[3] ; rt_out[1]   ; 16.052 ; 15.917 ; 16.435 ; 16.291 ;
; rt_addr[3] ; rt_out[2]   ; 11.758 ; 11.806 ; 12.115 ; 12.199 ;
; rt_addr[3] ; rt_out[3]   ; 15.225 ; 15.264 ; 15.615 ; 15.645 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rs_addr[0] ; rs_out[0]   ; 5.211 ; 5.363 ; 5.872 ; 6.017 ;
; rs_addr[0] ; rs_out[1]   ; 5.660 ; 5.839 ; 6.333 ; 6.505 ;
; rs_addr[0] ; rs_out[2]   ; 6.348 ; 6.646 ; 6.977 ; 7.294 ;
; rs_addr[0] ; rs_out[3]   ; 6.351 ; 6.637 ; 7.024 ; 7.303 ;
; rs_addr[1] ; rs_out[0]   ; 5.199 ; 5.377 ; 5.865 ; 6.026 ;
; rs_addr[1] ; rs_out[1]   ; 5.972 ; 6.147 ; 6.663 ; 6.857 ;
; rs_addr[1] ; rs_out[2]   ; 6.551 ; 6.870 ; 7.204 ; 7.517 ;
; rs_addr[1] ; rs_out[3]   ; 6.700 ; 6.994 ; 7.415 ; 7.709 ;
; rs_addr[2] ; rs_out[0]   ; 5.093 ; 5.203 ; 5.793 ; 5.903 ;
; rs_addr[2] ; rs_out[1]   ; 5.870 ; 6.088 ; 6.517 ; 6.754 ;
; rs_addr[2] ; rs_out[2]   ; 6.554 ; 6.846 ; 7.254 ; 7.520 ;
; rs_addr[2] ; rs_out[3]   ; 6.536 ; 6.856 ; 7.185 ; 7.524 ;
; rs_addr[3] ; rs_out[0]   ; 4.583 ; 4.685 ; 5.224 ; 5.319 ;
; rs_addr[3] ; rs_out[1]   ; 6.045 ; 6.245 ; 6.715 ; 6.937 ;
; rs_addr[3] ; rs_out[2]   ; 6.145 ; 6.436 ; 6.814 ; 7.068 ;
; rs_addr[3] ; rs_out[3]   ; 6.665 ; 6.989 ; 7.307 ; 7.631 ;
; rt_addr[0] ; rt_out[0]   ; 5.809 ; 6.060 ; 6.468 ; 6.712 ;
; rt_addr[0] ; rt_out[1]   ; 6.578 ; 6.895 ; 7.237 ; 7.547 ;
; rt_addr[0] ; rt_out[2]   ; 5.743 ; 5.978 ; 6.373 ; 6.627 ;
; rt_addr[0] ; rt_out[3]   ; 6.437 ; 6.765 ; 7.097 ; 7.418 ;
; rt_addr[1] ; rt_out[0]   ; 6.044 ; 6.312 ; 6.689 ; 6.977 ;
; rt_addr[1] ; rt_out[1]   ; 6.783 ; 7.108 ; 7.433 ; 7.758 ;
; rt_addr[1] ; rt_out[2]   ; 5.801 ; 6.028 ; 6.480 ; 6.680 ;
; rt_addr[1] ; rt_out[3]   ; 6.640 ; 6.976 ; 7.290 ; 7.626 ;
; rt_addr[2] ; rt_out[0]   ; 5.953 ; 6.168 ; 6.648 ; 6.863 ;
; rt_addr[2] ; rt_out[1]   ; 7.114 ; 7.488 ; 7.788 ; 8.155 ;
; rt_addr[2] ; rt_out[2]   ; 5.996 ; 6.196 ; 6.734 ; 6.917 ;
; rt_addr[2] ; rt_out[3]   ; 7.109 ; 7.489 ; 7.762 ; 8.161 ;
; rt_addr[3] ; rt_out[0]   ; 5.610 ; 5.812 ; 6.257 ; 6.479 ;
; rt_addr[3] ; rt_out[1]   ; 7.265 ; 7.609 ; 7.914 ; 8.262 ;
; rt_addr[3] ; rt_out[2]   ; 5.532 ; 5.721 ; 6.178 ; 6.387 ;
; rt_addr[3] ; rt_out[3]   ; 7.096 ; 7.432 ; 7.749 ; 8.085 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rs_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rs_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rs_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rt_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rt_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rt_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rt_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rs_addr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs_addr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs_addr[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs_addr[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rt_addr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rt_addr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rt_addr[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rt_addr[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_in[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_addr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_addr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_addr[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_addr[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd_byte_w_en[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_in[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd_byte_w_en[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_in[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd_byte_w_en[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_in[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd_byte_w_en[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rs_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rs_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rs_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rt_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rt_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rt_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rt_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rs_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rt_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 392   ; 392  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 152   ; 152  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Apr 07 13:14:39 2014
Info: Command: quartus_sta lab1_121220307_MIPS4 -c lab1_121220307_MIPS4
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab1_121220307_MIPS4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.241         0.000 clk 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -80.100 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332146): Worst-case setup slack is 0.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.321         0.000 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -80.100 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332146): Worst-case setup slack is 0.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.635         0.000 clk 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.842 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 396 megabytes
    Info: Processing ended: Mon Apr 07 13:14:59 2014
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:09


