# Методические указания к лабораторной работе №1
## Разработка конвейерных устройств

**Цель работы:**  Изучение и применение на практике принципов конвейеризации устройств на примере конвейерного сумматора. Лабораторная работа направлена на закрепление практических навыков проектирования цифровых устройств на языке Verilog HDL.  В ходе выполнения лабораторной работы осваиваются методики эффективного  использования конструкций  языка Verilog для  описания   цифровых схем, а также выполняется разработка проекта конвейерного сумматора и сравнения производительности различных вариантов реализации многоразрядных сумматоров. Студенты  получают  практический  опыт  проектирования на ПЛИС Xilinx Virtex-6 с использованием среды Xilinx ISE 14.7 и отладочной платы Xilinx ML605, выполняют анализ отчётов  по  результатам синтеза  и  оптимизацию проекта  для  эффективного  использования  ресурсов  ПЛИС.


