
#  Análise e Verificação de Circuitos Lógicos com Fórmulas Booleanas e Z3

Alunos: Luciano dos Santos Nascimento e Wesley Silva Araújo.

Este projeto foi desenvolvido como parte da disciplina de Arquitetura e Organização de Computadores, com foco na análise e verificação de circuitos lógicos. Para isso, foram utilizadas expressões booleanas em conjunto com o SMT Solver Z3, visando a validação e o estudo do comportamento desses circuitos.

