# Previous

## 17-18

- 组合逻辑电路：加法器、译码器、编码器、数据选择（分配）器、只读存储器

  时序逻辑电路：计数器、寄存器、动态存储器、触发器

- 运算器组成：ALU、状态寄存器、通用寄存器

- 微指令格式：

  1）水平型——采用断定法寻址，定长编码，字长较长，微程序较短

  2）垂直型——采用增量法寻址，变长编码，字长较短，微程序较长

- 内存地址与I/O地址统一编址时，内存地址与I/O设备地址都统一在一个公共的地址空间里。这样访问内存和I/O设备都使用相同的指令，CPU**只能根据地址不同**来区分是访问外设还是访问内存。

- 溢出判断电路：异或门

- 机器字长 = 寄存器字长（通用寄存器字长）（数据寄存器长度）= CPU字长

- 虚拟存储器管理方式常用的有段式、页式和段页式，与主存信息交换过程中：

  页式和段页式采用“页”为单位、段式采用“段”为单位

- 小端对齐：位数低的放前面，例如 dcba，在存储时第一个存储位应该放a，不是看里面数字大小的！

- 在微程序控制器中，一条机器指令对应一个微程序，若要修改指令系统，**只需修改相应指令的微程序即可**。这些微程序都存放在**控制存储器**中，所以只需改变**控制存储器的内容**。

- 在关中断状态，不可响应的中断是可屏蔽中断

- 中断向量：**中断服务程序的入口地址**；中断向量表：存放中断向量；中断向量指针：**查中断向量表**

- 与非门中不用的输入端最好是接**高电平**

- **程序局部访问性**

- Cache全部由硬件构成，CPU按主存地址访问Cache

- 用于数据寻址的寻址方式：除了相对寻址

  用于指令寻址的寻址方式：**直接、寄存器间接**（寄存器寻址不行！）**、相对、隐含寻址** ♥

- 某存储器容量为256K * 32 bits，地址线和数据线总和为？

  > 32 代表有32根数据线，用log求出地址线（log256k），最后加起来即可

- 校验位个数为k，数据位个数位n，它们之间的关系是
  $$
  2^k - 1≥n+k
  $$
  理解：2的k次方代表可以纠错几位，减去一个没错的表示（ - 1），总位数要大于等于 n + k

- 采用多重中断方式时，需要在**中断服务程序**中进行相应操作

- 在微程序控制技术中，分段直接编码法的编码原则是 ♥

  > 把互斥的微命令划分在同一字段，相容的（允许同时出现的）微命令划分在不同字段内

- DMA数据的传送是以**数据块**为单位进行的

- 指令流水段的工作原理：每条指令**按序通过**各段，不同指令执行过程**重叠**

- 组合逻辑控制器：完全由硬件电路实现（组合逻辑电路）的控制器称为组合逻辑控制器

  输出信号：微操作控制信号

  输入信号：指令译码器的输出、执行部件的反馈消息、时序发生器的时序信号

  （考了两年）

## 14-15

重复的就不列举了（重复还蛮多的哦）

- 若某计算机字长为32位，内存容量为2GB，按**字**编址（注意题目可能要求**双字节**编址），则可寻址范围为：

  > 2GB按字编址，就是2GB×8bit。字长为32位，即2GB×8bit/32= 512M

- 状态寄存器的N、Z、C、V均为条件码标志位。它们的内容可被**算术运算**（逻辑运算不行）的结果所改变

- 控制器的实质是**指挥**和**协调机器各个部件有条不紊**的工作

- 指令系统中采用不同寻址方式的目的是**缩短指令长度，扩大寻址空间，提高编程灵活性** ♥

- ♥ 为了实现CPU的I/O操作标准化，通常使用**I/O接口**中转CPU不同I/O设备的各种操作

- 机器指令和微指令的关系

  > 机器指令：CPU能直接识别并执行的指令。
  >
  > 微指令：是指在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，描述微操作的语句。
  >
  > 一条机器指令对应一个微程序，这个微程序是由若干条微指令构成的。

- 中断相应的任务：

  > 1、保存断点及程序状态
  >
  > 2、关中断
  >
  > 3、识别事件类型并转入处理程序

- 中断得到响应的条件：

  > 1、在当前或多个指令周期结束后
  >
  > 2、IF设置为可供响应（IF = 1）
  >
  > 3、外设要提出中断请求
  >
  > 4、没有DMA请求

- 磁盘计算题

## 09-10

- 为提高主存的性能/价格，现代计算机中内存条常由**SDRAM**芯片组成

- 快表（TLB）通常放在**CPU**中

- 微程序控制器中，微指令周期实现的功能与硬布线控制器中**节拍脉冲**的功能相当

- 总线仲裁中**独立请求方式**可以实现**隐藏式仲裁**

- 程序中断方式中，两次数据传送的最小间隔为一个**指令周期**

- 补码可以在最左边（负数）比原码多表示一个数字

  > 8位定点表示中，用补码表示的有符号整数的范围是-128 ~ 127

- Cache中，**直接映射**的块冲突概率最高，**全相联映射**冲突最低！

  **LRU**替换算法的命中率最高，**全写法**写策略不存在一致性问题（保持了一致性）

- 程序执行时间 Tcpu = In * CPI * Tc

- CISC（面向软件），减少指令数In，增强指令功能

  RISC（面向硬件），减少CPI，简化指令功能

- 总线周期的操作步骤：

  > 1、请求及分配阶段
  >
  > 2、寻址阶段
  >
  > 3、传送数据阶段
  >
  > 4、结束阶段

- 向量中断响应阶段完成了哪些工作，各个工作的主要任务是？

  > 1、保存断点及程序状态
  >
  > ​		保存PC（返回地址）（用后援寄存器堆实现）
  >
  > 2、关中断
  >
  > ​		IF 置 0
  >
  > 3、识别事件类型并转入处理程序
  >
  > ​		1）识别中断源
  >
  > ​		2）获得处理程序入口地址
  >
  > ​		3）处理程序入口地址写入PC
