<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/">
    <dc:contributor>Urriza Parroqué, Isidro</dc:contributor>
    <dc:creator>Mur López, Alberto</dc:creator>
    <dc:date>2019</dc:date>
    <dc:description>En este trabajo se lleva a cabo la caracterización e interpolación de una señal de intensidad en la carga de una etapa de potencia con configuración de inversor resonante serie en semi-puente. Aunque el objetivo específico de este trabajo es emplear la señal para distintos procesos de control y seguridad de un sistema de inducción doméstico, el proceso desarrollado es equivalente para cualquier aplicación en la que se requiera aumentar la resolución de una señal. Se han establecido los parámetros de diseño tras analizar las señales de muestra extraídas directamente de una plataforma experimental. Además se imponen unas medidas de calidad mínimas en determinados parámetros que debe cumplir la señal reconstruida. La interpolación de la señal se realiza mediante sobremuestreo y filtrado paso bajo. Durante la etapa de diseño se valoran diferentes configuraciones y tipos de filtro, comparando la calidad de reconstrucción y coste computacional de los mismos. Finalmente se propone una implementación en VHDL sintetizable del diseño seleccionado.</dc:description>
    <dc:identifier>http://zaguan.unizar.es/record/78539</dc:identifier>
    <dc:language>spa</dc:language>
    <dc:publisher>Universidad de Zaragoza; Departamento de Ingeniería Electrónica y Comunicaciones; Área de Tecnología Electrónica</dc:publisher>
    <dc:relation>http://zaguan.unizar.es/record/78539/files/TAZ-TFG-2019-076.pdf</dc:relation>
    <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
    <dc:subject>Graduado en Ingeniería de Tecnologías y Servicios de Telecomunicación</dc:subject>
    <dc:title>Diseño de un bloque IP (AXI-4 compatible) en VHDL aplicado a la interpolación de señal de corriente en una etapa de potencia</dc:title>
    <dc:type>TAZ-TFG</dc:type>
    <dc:title xml:lang="en">VHDL IP block design (AXI-4 compatible) applied to power stage current signal interpolation</dc:title>
</oai_dc:dc>
