Timing Analyzer report for LogicaADA
Sun Jun 23 16:17:39 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk_50MHz'
 13. Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'
 14. Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'
 15. Slow 1200mV 85C Model Hold: 'Clk_50MHz'
 16. Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'
 17. Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clk_50MHz'
 26. Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 27. Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 28. Slow 1200mV 0C Model Hold: 'Clk_50MHz'
 29. Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 30. Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Clk_50MHz'
 38. Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 39. Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 40. Fast 1200mV 0C Model Hold: 'Clk_50MHz'
 41. Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 42. Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; LogicaADA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.78        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  77.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clk_50MHz                                         ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { Clk_50MHz }                                         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; Clk_50MHz ; inst7|altpll_component|auto_generated|pll1|inclk[0] ; { inst7|altpll_component|auto_generated|pll1|clk[0] } ;
; PseudoPll:inst9|clk_out                           ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { PseudoPll:inst9|clk_out }                           ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 10.33 MHz  ; 10.33 MHz       ; Clk_50MHz               ;      ;
; 185.53 MHz ; 185.53 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -76.796 ; -837.937      ;
; PseudoPll:inst9|clk_out ; -4.390  ; -136.726      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.344 ; 0.000         ;
; Clk_50MHz               ; 0.569 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary          ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.049 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.526 ; 0.000         ;
+-------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -56.000        ;
; Clk_50MHz               ; 9.674  ; 0.000          ;
+-------------------------+--------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk_50MHz'                                                                                                                ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -76.796 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 97.067     ;
; -76.685 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.266      ; 96.946     ;
; -76.646 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.917     ;
; -76.638 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.909     ;
; -76.480 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.751     ;
; -76.317 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.266      ; 96.578     ;
; -76.250 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.521     ;
; -76.221 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.275      ; 96.491     ;
; -76.144 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.415     ;
; -76.049 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.320     ;
; -75.960 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.231     ;
; -75.912 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 96.183     ;
; -75.718 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 95.989     ;
; -75.578 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.090     ; 95.483     ;
; -75.463 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.090     ; 95.368     ;
; -75.358 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.275      ; 95.628     ;
; -75.036 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 95.307     ;
; -74.815 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.276      ; 95.086     ;
; -74.766 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.090     ; 94.671     ;
; -74.504 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.090     ; 94.409     ;
; -74.302 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.090     ; 94.207     ;
; -73.876 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.796     ;
; -73.765 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.085     ; 93.675     ;
; -73.726 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.646     ;
; -73.718 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.638     ;
; -73.560 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.480     ;
; -73.397 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.085     ; 93.307     ;
; -73.330 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.250     ;
; -73.301 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 93.220     ;
; -73.224 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.144     ;
; -73.129 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 93.049     ;
; -73.040 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 92.960     ;
; -72.992 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 92.912     ;
; -72.798 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 92.718     ;
; -72.658 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 92.212     ;
; -72.543 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 92.097     ;
; -72.438 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 92.357     ;
; -72.116 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 92.036     ;
; -71.895 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 91.815     ;
; -71.846 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 91.400     ;
; -71.584 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 91.138     ;
; -71.382 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 90.936     ;
; -70.130 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 90.050     ;
; -70.019 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.085     ; 89.929     ;
; -69.980 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.900     ;
; -69.972 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.892     ;
; -69.814 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.734     ;
; -69.651 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.085     ; 89.561     ;
; -69.584 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.504     ;
; -69.555 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 89.474     ;
; -69.478 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.398     ;
; -69.383 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.303     ;
; -69.294 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.214     ;
; -69.246 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 89.166     ;
; -69.052 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 88.972     ;
; -68.912 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 88.466     ;
; -68.797 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 88.351     ;
; -68.692 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 88.611     ;
; -68.370 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 88.290     ;
; -68.149 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 88.069     ;
; -68.100 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 87.654     ;
; -67.838 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 87.392     ;
; -67.636 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.441     ; 87.190     ;
; -65.774 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.693     ;
; -65.663 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.086     ; 85.572     ;
; -65.624 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.543     ;
; -65.616 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.535     ;
; -65.458 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.377     ;
; -65.295 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.086     ; 85.204     ;
; -65.228 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.147     ;
; -65.199 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.077     ; 85.117     ;
; -65.122 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 85.041     ;
; -65.027 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 84.946     ;
; -64.938 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 84.857     ;
; -64.890 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 84.809     ;
; -64.696 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 84.615     ;
; -64.556 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.442     ; 84.109     ;
; -64.441 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.442     ; 83.994     ;
; -64.336 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.077     ; 84.254     ;
; -64.014 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 83.933     ;
; -63.793 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 83.712     ;
; -63.744 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.442     ; 83.297     ;
; -63.482 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.442     ; 83.035     ;
; -63.280 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.442     ; 82.833     ;
; -61.963 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.895     ;
; -61.852 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 81.774     ;
; -61.813 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.745     ;
; -61.805 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.737     ;
; -61.647 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.579     ;
; -61.484 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 81.406     ;
; -61.417 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.349     ;
; -61.388 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 81.319     ;
; -61.311 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.243     ;
; -61.216 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.148     ;
; -61.127 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.059     ;
; -61.079 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 81.011     ;
; -60.885 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.063     ; 80.817     ;
; -60.745 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.429     ; 80.311     ;
; -60.630 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.429     ; 80.196     ;
; -60.525 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 80.456     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                           ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.390 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.676      ;
; -4.389 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.675      ;
; -4.388 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.674      ;
; -4.387 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.673      ;
; -4.368 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 5.659      ;
; -4.366 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 5.657      ;
; -4.364 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 5.655      ;
; -4.342 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.324      ; 5.661      ;
; -4.327 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.611      ;
; -4.326 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.610      ;
; -4.325 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.609      ;
; -4.324 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.608      ;
; -4.306 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.595      ;
; -4.306 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.595      ;
; -4.304 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.593      ;
; -4.284 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.601      ;
; -4.261 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.545      ;
; -4.260 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.544      ;
; -4.259 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.543      ;
; -4.258 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.542      ;
; -4.239 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.528      ;
; -4.237 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.526      ;
; -4.235 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.524      ;
; -4.213 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.530      ;
; -4.212 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.496      ;
; -4.211 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.495      ;
; -4.210 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.494      ;
; -4.209 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.493      ;
; -4.191 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.480      ;
; -4.191 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.480      ;
; -4.189 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.478      ;
; -4.169 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.486      ;
; -4.148 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.432      ;
; -4.147 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.431      ;
; -4.146 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.430      ;
; -4.145 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.429      ;
; -4.126 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.415      ;
; -4.124 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.413      ;
; -4.122 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.411      ;
; -4.100 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.417      ;
; -4.065 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.349      ;
; -4.064 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.348      ;
; -4.063 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.347      ;
; -4.062 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.346      ;
; -4.043 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.332      ;
; -4.041 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.330      ;
; -4.039 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.328      ;
; -4.031 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.315      ;
; -4.030 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.314      ;
; -4.029 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.313      ;
; -4.028 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.312      ;
; -4.017 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.334      ;
; -4.009 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.298      ;
; -4.007 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.296      ;
; -4.005 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.294      ;
; -3.983 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.300      ;
; -3.952 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.236      ;
; -3.951 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.235      ;
; -3.950 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.234      ;
; -3.949 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.233      ;
; -3.930 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.219      ;
; -3.928 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.217      ;
; -3.926 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.215      ;
; -3.916 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.200      ;
; -3.915 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.199      ;
; -3.914 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.198      ;
; -3.913 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.197      ;
; -3.904 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.221      ;
; -3.894 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.183      ;
; -3.892 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.181      ;
; -3.890 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.179      ;
; -3.868 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.185      ;
; -3.832 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.116      ;
; -3.831 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.115      ;
; -3.830 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.114      ;
; -3.829 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.113      ;
; -3.810 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.099      ;
; -3.808 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.097      ;
; -3.806 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.095      ;
; -3.795 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.079      ;
; -3.794 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.078      ;
; -3.793 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.077      ;
; -3.792 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.076      ;
; -3.784 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.101      ;
; -3.773 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.062      ;
; -3.771 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.060      ;
; -3.769 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 5.058      ;
; -3.747 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.322      ; 5.064      ;
; -3.727 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.013      ;
; -3.726 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.012      ;
; -3.725 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.011      ;
; -3.724 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 5.010      ;
; -3.720 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.004      ;
; -3.719 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.003      ;
; -3.718 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.002      ;
; -3.717 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.001      ;
; -3.705 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 4.996      ;
; -3.703 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 4.994      ;
; -3.701 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.296      ; 4.992      ;
; -3.698 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.294      ; 4.987      ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.344 ; SAR:inst1|data[0]                                      ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[1]                                      ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[2]                                      ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[3]                                      ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[4]                                      ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[5]                                      ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; SAR:inst1|data[6]                                      ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; SAR:inst1|eoc                                          ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; SAR:inst1|sh                                           ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SAR:inst1|reset                                        ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.380 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 0.612      ;
; 0.398 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.617      ;
; 0.544 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 0.776      ;
; 0.566 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.785      ;
; 0.576 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.795      ;
; 0.578 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.797      ;
; 0.581 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.801      ;
; 0.601 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 0.834      ;
; 0.720 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.939      ;
; 0.752 ; SAR:inst1|eoc                                          ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.060      ; 0.969      ;
; 0.834 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.066      ;
; 0.838 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.070      ;
; 0.841 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.073      ;
; 0.849 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.081      ;
; 0.851 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.070      ;
; 0.853 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.074      ;
; 0.856 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.075      ;
; 0.867 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.099      ;
; 0.869 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.088      ;
; 0.914 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.503      ;
; 0.920 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.504      ;
; 0.950 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.182      ;
; 0.953 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.185      ;
; 0.961 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.551      ;
; 0.963 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.182      ;
; 0.965 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.184      ;
; 0.965 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.185      ;
; 0.968 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.200      ;
; 0.968 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.552      ;
; 0.981 ; SAR:inst1|eoc                                          ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.060      ; 1.198      ;
; 0.985 ; SAR:inst1|data[7]                                      ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.219      ;
; 0.991 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.223      ;
; 0.997 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.229      ;
; 1.008 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.227      ;
; 1.010 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.229      ;
; 1.032 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.264      ;
; 1.032 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.264      ;
; 1.038 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.627      ;
; 1.048 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.264     ; 0.941      ;
; 1.073 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.292      ;
; 1.075 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.294      ;
; 1.075 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.294      ;
; 1.087 ; SAR:inst1|curr_bit[31]                                 ; SAR:inst1|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.076      ; 1.320      ;
; 1.092 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.324      ;
; 1.096 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.328      ;
; 1.108 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.340      ;
; 1.120 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.339      ;
; 1.122 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.341      ;
; 1.138 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.722      ;
; 1.142 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.374      ;
; 1.146 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.378      ;
; 1.155 ; SAR:inst1|curr_bit[19]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.374      ;
; 1.165 ; SAR:inst1|curr_bit[25]                                 ; SAR:inst1|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.384      ;
; 1.183 ; SAR:inst1|curr_bit[24]                                 ; SAR:inst1|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.402      ;
; 1.185 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.404      ;
; 1.206 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.438      ;
; 1.210 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.442      ;
; 1.232 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.451      ;
; 1.233 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.817      ;
; 1.233 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 1.101      ;
; 1.234 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.818      ;
; 1.235 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 1.103      ;
; 1.240 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.824      ;
; 1.240 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.824      ;
; 1.242 ; SAR:inst1|curr_bit[21]                                 ; SAR:inst1|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.461      ;
; 1.248 ; SAR:inst1|curr_bit[3]                                  ; SAR:inst1|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.061      ; 1.466      ;
; 1.254 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.461      ; 1.872      ;
; 1.254 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.838      ;
; 1.255 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.839      ;
; 1.261 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.493      ;
; 1.261 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.264     ; 1.154      ;
; 1.302 ; SAR:inst1|curr_bit[23]                                 ; SAR:inst1|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.521      ;
; 1.306 ; SAR:inst1|curr_bit[22]                                 ; SAR:inst1|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.525      ;
; 1.307 ; SAR:inst1|curr_bit[18]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.526      ;
; 1.308 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.075      ; 1.540      ;
; 1.319 ; SAR:inst1|curr_bit[20]                                 ; SAR:inst1|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.538      ;
; 1.320 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.909      ;
; 1.334 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.918      ;
; 1.345 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 1.213      ;
; 1.347 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.289     ; 1.215      ;
; 1.349 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.938      ;
; 1.356 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.262     ; 1.251      ;
; 1.370 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.432      ; 1.959      ;
; 1.373 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.262     ; 1.268      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk_50MHz'                                                                                                                           ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.569 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.793      ;
; 0.591 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.810      ;
; 0.674 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[21] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 0.893      ;
; 0.764 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 2.183      ; 3.333      ;
; 0.787 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.068      ; 1.012      ;
; 0.844 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.065      ;
; 0.858 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.082      ;
; 0.877 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.095      ;
; 0.954 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.177      ;
; 0.970 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.194      ;
; 1.066 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.285      ;
; 1.066 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.285      ;
; 1.067 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.286      ;
; 1.067 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.287      ;
; 1.069 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.288      ;
; 1.070 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.289      ;
; 1.070 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.289      ;
; 1.079 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.297      ;
; 1.082 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.301      ;
; 1.083 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.302      ;
; 1.083 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.303      ;
; 1.085 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.304      ;
; 1.087 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.306      ;
; 1.087 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.306      ;
; 1.123 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[18] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.076      ; 1.356      ;
; 1.178 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.397      ;
; 1.178 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.397      ;
; 1.179 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.398      ;
; 1.180 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.180 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.399      ;
; 1.181 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.062      ; 1.400      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                     ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.049 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 1.210      ;
; 0.049 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 1.210      ;
; 0.049 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 1.210      ;
; 0.049 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 1.210      ;
; 0.049 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 1.210      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.526 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.400      ; 1.083      ;
; 0.526 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.400      ; 1.083      ;
; 0.526 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.400      ; 1.083      ;
; 0.526 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.400      ; 1.083      ;
; 0.526 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.400      ; 1.083      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 11.59 MHz  ; 11.59 MHz       ; Clk_50MHz               ;      ;
; 209.16 MHz ; 209.16 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -66.301 ; -698.301      ;
; PseudoPll:inst9|clk_out ; -3.781  ; -115.912      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.298 ; 0.000         ;
; Clk_50MHz               ; 0.511 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.144 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.469 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -56.000       ;
; Clk_50MHz               ; 9.698  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -66.301 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.544     ;
; -66.201 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.239      ; 86.435     ;
; -66.147 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.390     ;
; -66.140 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.383     ;
; -65.996 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.239     ;
; -65.875 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.239      ; 86.109     ;
; -65.793 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.036     ;
; -65.788 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 86.031     ;
; -65.729 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.972     ;
; -65.606 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.849     ;
; -65.551 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.794     ;
; -65.492 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.735     ;
; -65.325 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.568     ;
; -65.194 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.078     ; 85.111     ;
; -65.088 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.078     ; 85.005     ;
; -65.001 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.248      ; 85.244     ;
; -64.729 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.249      ; 84.973     ;
; -64.515 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.249      ; 84.759     ;
; -64.483 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.078     ; 84.400     ;
; -64.254 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.078     ; 84.171     ;
; -64.069 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.078     ; 83.986     ;
; -63.650 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.578     ;
; -63.550 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 83.469     ;
; -63.496 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.424     ;
; -63.489 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.417     ;
; -63.345 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.273     ;
; -63.224 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 83.143     ;
; -63.142 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.070     ;
; -63.137 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.065     ;
; -63.078 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 83.006     ;
; -62.955 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 82.883     ;
; -62.900 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 82.828     ;
; -62.841 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 82.769     ;
; -62.674 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 82.602     ;
; -62.543 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 82.145     ;
; -62.437 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 82.039     ;
; -62.350 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 82.278     ;
; -62.078 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 82.007     ;
; -61.864 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 81.793     ;
; -61.832 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 81.434     ;
; -61.603 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 81.205     ;
; -61.418 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 81.020     ;
; -60.302 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 80.230     ;
; -60.202 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 80.121     ;
; -60.148 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 80.076     ;
; -60.141 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 80.069     ;
; -59.997 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.925     ;
; -59.876 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.076     ; 79.795     ;
; -59.794 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.722     ;
; -59.789 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.717     ;
; -59.730 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.658     ;
; -59.607 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.535     ;
; -59.552 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.480     ;
; -59.493 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.421     ;
; -59.326 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 79.254     ;
; -59.195 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 78.797     ;
; -59.089 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 78.691     ;
; -59.002 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 78.930     ;
; -58.730 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 78.659     ;
; -58.516 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 78.445     ;
; -58.484 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 78.086     ;
; -58.255 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 77.857     ;
; -58.070 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.393     ; 77.672     ;
; -56.403 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 76.330     ;
; -56.303 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.077     ; 76.221     ;
; -56.249 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 76.176     ;
; -56.242 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 76.169     ;
; -56.098 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 76.025     ;
; -55.977 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.077     ; 75.895     ;
; -55.895 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.822     ;
; -55.890 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.817     ;
; -55.831 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.758     ;
; -55.708 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.635     ;
; -55.653 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.580     ;
; -55.594 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.521     ;
; -55.427 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.354     ;
; -55.296 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.394     ; 74.897     ;
; -55.190 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.394     ; 74.791     ;
; -55.103 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.068     ; 75.030     ;
; -54.831 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 74.759     ;
; -54.617 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 74.545     ;
; -54.585 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.394     ; 74.186     ;
; -54.356 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.394     ; 73.957     ;
; -54.171 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.394     ; 73.772     ;
; -53.050 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.989     ;
; -52.950 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 72.880     ;
; -52.896 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.835     ;
; -52.889 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.828     ;
; -52.745 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.684     ;
; -52.624 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 72.554     ;
; -52.542 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.481     ;
; -52.537 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.476     ;
; -52.478 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.417     ;
; -52.355 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.294     ;
; -52.300 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.239     ;
; -52.241 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.180     ;
; -52.074 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 72.013     ;
; -51.943 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.382     ; 71.556     ;
; -51.837 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.382     ; 71.450     ;
; -51.750 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 71.689     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                            ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.781 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 5.039      ;
; -3.781 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 5.039      ;
; -3.781 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 5.039      ;
; -3.777 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 5.035      ;
; -3.759 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.266      ; 5.020      ;
; -3.757 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.266      ; 5.018      ;
; -3.755 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.266      ; 5.016      ;
; -3.744 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.293      ; 5.032      ;
; -3.733 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.992      ;
; -3.733 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.992      ;
; -3.732 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.991      ;
; -3.726 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.982      ;
; -3.726 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.982      ;
; -3.726 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.982      ;
; -3.722 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.978      ;
; -3.703 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.989      ;
; -3.674 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.930      ;
; -3.674 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.930      ;
; -3.674 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.930      ;
; -3.670 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.926      ;
; -3.652 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.911      ;
; -3.650 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.909      ;
; -3.648 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.907      ;
; -3.637 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.923      ;
; -3.633 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.892      ;
; -3.633 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.892      ;
; -3.632 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.891      ;
; -3.626 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.882      ;
; -3.626 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.882      ;
; -3.626 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.882      ;
; -3.622 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.878      ;
; -3.603 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.889      ;
; -3.575 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.831      ;
; -3.575 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.831      ;
; -3.575 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.831      ;
; -3.571 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.827      ;
; -3.553 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.812      ;
; -3.551 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.810      ;
; -3.549 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.808      ;
; -3.538 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.824      ;
; -3.507 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.763      ;
; -3.507 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.763      ;
; -3.507 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.763      ;
; -3.503 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.759      ;
; -3.485 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.744      ;
; -3.483 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.742      ;
; -3.481 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.740      ;
; -3.475 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.731      ;
; -3.475 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.731      ;
; -3.475 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.731      ;
; -3.471 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.727      ;
; -3.470 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.756      ;
; -3.453 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.712      ;
; -3.451 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.710      ;
; -3.449 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.708      ;
; -3.438 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.724      ;
; -3.410 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.666      ;
; -3.410 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.666      ;
; -3.410 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.666      ;
; -3.406 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.662      ;
; -3.388 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.647      ;
; -3.386 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.645      ;
; -3.384 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.643      ;
; -3.376 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.632      ;
; -3.376 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.632      ;
; -3.376 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.632      ;
; -3.373 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.659      ;
; -3.372 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.628      ;
; -3.354 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.613      ;
; -3.352 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.611      ;
; -3.350 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.609      ;
; -3.339 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.625      ;
; -3.305 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.561      ;
; -3.305 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.561      ;
; -3.305 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.561      ;
; -3.301 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.557      ;
; -3.283 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.542      ;
; -3.281 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.540      ;
; -3.279 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.538      ;
; -3.270 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.526      ;
; -3.270 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.526      ;
; -3.270 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.526      ;
; -3.268 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.554      ;
; -3.266 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.522      ;
; -3.248 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.507      ;
; -3.246 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.505      ;
; -3.244 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.503      ;
; -3.233 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.291      ; 4.519      ;
; -3.210 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.468      ;
; -3.210 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.466      ;
; -3.210 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.468      ;
; -3.210 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.466      ;
; -3.210 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.468      ;
; -3.210 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.466      ;
; -3.206 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.263      ; 4.464      ;
; -3.206 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.261      ; 4.462      ;
; -3.188 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.266      ; 4.449      ;
; -3.188 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.447      ;
; -3.186 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.266      ; 4.447      ;
; -3.186 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.264      ; 4.445      ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.298 ; SAR:inst1|data[4]                                      ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; SAR:inst1|data[5]                                      ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; SAR:inst1|data[6]                                      ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; SAR:inst1|data[0]                                      ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; SAR:inst1|data[1]                                      ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; SAR:inst1|data[2]                                      ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; SAR:inst1|data[3]                                      ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; SAR:inst1|eoc                                          ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; SAR:inst1|sh                                           ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SAR:inst1|reset                                        ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 0.511      ;
; 0.338 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.550      ;
; 0.353 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.553      ;
; 0.487 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.699      ;
; 0.508 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.708      ;
; 0.516 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.716      ;
; 0.518 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.718      ;
; 0.520 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.720      ;
; 0.523 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.723      ;
; 0.534 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.747      ;
; 0.660 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.860      ;
; 0.684 ; SAR:inst1|eoc                                          ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.054      ; 0.882      ;
; 0.743 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.955      ;
; 0.747 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.959      ;
; 0.752 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.964      ;
; 0.757 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.957      ;
; 0.759 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.971      ;
; 0.760 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.960      ;
; 0.762 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.962      ;
; 0.764 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.964      ;
; 0.765 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.965      ;
; 0.772 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.972      ;
; 0.775 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.987      ;
; 0.830 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.362      ;
; 0.843 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.055      ;
; 0.845 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.373      ;
; 0.848 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.060      ;
; 0.849 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.049      ;
; 0.851 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.051      ;
; 0.853 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.053      ;
; 0.854 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.054      ;
; 0.856 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.056      ;
; 0.858 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.058      ;
; 0.864 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.076      ;
; 0.868 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.400      ;
; 0.882 ; SAR:inst1|eoc                                          ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.054      ; 1.080      ;
; 0.885 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.413      ;
; 0.887 ; SAR:inst1|data[7]                                      ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.070      ; 1.101      ;
; 0.893 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.105      ;
; 0.900 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.112      ;
; 0.909 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.109      ;
; 0.916 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.116      ;
; 0.930 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.142      ;
; 0.933 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.145      ;
; 0.944 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.235     ; 0.853      ;
; 0.945 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.145      ;
; 0.947 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.147      ;
; 0.952 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.484      ;
; 0.952 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.152      ;
; 0.981 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.193      ;
; 0.988 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.200      ;
; 0.996 ; SAR:inst1|curr_bit[31]                                 ; SAR:inst1|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.209      ;
; 1.005 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.205      ;
; 1.005 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.217      ;
; 1.012 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.212      ;
; 1.013 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.225      ;
; 1.021 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.233      ;
; 1.030 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.558      ;
; 1.041 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.241      ;
; 1.055 ; SAR:inst1|curr_bit[19]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.254      ;
; 1.068 ; SAR:inst1|curr_bit[25]                                 ; SAR:inst1|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.267      ;
; 1.071 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.283      ;
; 1.079 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.291      ;
; 1.082 ; SAR:inst1|curr_bit[24]                                 ; SAR:inst1|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.281      ;
; 1.095 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.980      ;
; 1.101 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.301      ;
; 1.102 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.987      ;
; 1.111 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.639      ;
; 1.115 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.643      ;
; 1.118 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.330      ;
; 1.122 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.650      ;
; 1.123 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.651      ;
; 1.132 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.416      ; 1.692      ;
; 1.133 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.661      ;
; 1.134 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.235     ; 1.043      ;
; 1.137 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.665      ;
; 1.139 ; SAR:inst1|curr_bit[21]                                 ; SAR:inst1|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.338      ;
; 1.145 ; SAR:inst1|curr_bit[3]                                  ; SAR:inst1|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.344      ;
; 1.161 ; SAR:inst1|curr_bit[18]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.360      ;
; 1.161 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.373      ;
; 1.190 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.722      ;
; 1.191 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.076      ;
; 1.194 ; SAR:inst1|curr_bit[23]                                 ; SAR:inst1|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.393      ;
; 1.197 ; SAR:inst1|curr_bit[22]                                 ; SAR:inst1|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.396      ;
; 1.198 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.083      ;
; 1.211 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.743      ;
; 1.213 ; SAR:inst1|curr_bit[20]                                 ; SAR:inst1|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.412      ;
; 1.221 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.388      ; 1.753      ;
; 1.225 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.753      ;
; 1.229 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.233     ; 1.140      ;
; 1.242 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.770      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                                            ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.511 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.716      ;
; 0.530 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.729      ;
; 0.610 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[21] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.809      ;
; 0.712 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.975      ; 3.041      ;
; 0.720 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.925      ;
; 0.755 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.972      ;
; 0.798 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 0.997      ;
; 0.844 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.052      ;
; 0.856 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.068      ;
; 0.869 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.068      ;
; 0.940 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.139      ;
; 0.941 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.140      ;
; 0.941 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.140      ;
; 0.942 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.141      ;
; 0.945 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.144      ;
; 0.947 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.147      ;
; 0.949 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.148      ;
; 0.952 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.151      ;
; 0.952 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.151      ;
; 0.954 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.155      ;
; 0.957 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.156      ;
; 0.958 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.157      ;
; 0.961 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.160      ;
; 0.962 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.162      ;
; 0.964 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.163      ;
; 0.965 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.164      ;
; 0.976 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.175      ;
; 1.022 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[18] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.069      ; 1.235      ;
; 1.036 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.235      ;
; 1.037 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.236      ;
; 1.038 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.237      ;
; 1.041 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.240      ;
; 1.041 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.240      ;
; 1.043 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.242      ;
; 1.044 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.243      ;
; 1.045 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.055      ; 1.244      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.144 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.235      ; 1.086      ;
; 0.144 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.235      ; 1.086      ;
; 0.144 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.235      ; 1.086      ;
; 0.144 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.235      ; 1.086      ;
; 0.144 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.235      ; 1.086      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.469 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.358      ; 0.971      ;
; 0.469 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.358      ; 0.971      ;
; 0.469 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.358      ; 0.971      ;
; 0.469 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.358      ; 0.971      ;
; 0.469 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.358      ; 0.971      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -35.311 ; -306.147      ;
; PseudoPll:inst9|clk_out ; -2.018  ; -53.511       ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.179 ; 0.000         ;
; Clk_50MHz               ; 0.303 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.454 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.298 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -56.000       ;
; Clk_50MHz               ; 9.420  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -35.311 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.142      ; 55.440     ;
; -35.234 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 55.358     ;
; -35.221 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.351     ;
; -35.216 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.346     ;
; -35.135 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.265     ;
; -35.027 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.137      ; 55.151     ;
; -35.002 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.132     ;
; -34.977 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.107     ;
; -34.962 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.092     ;
; -34.899 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 55.029     ;
; -34.847 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 54.977     ;
; -34.816 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 54.946     ;
; -34.691 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 54.821     ;
; -34.621 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 54.555     ;
; -34.557 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 54.491     ;
; -34.496 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.143      ; 54.626     ;
; -34.297 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.144      ; 54.428     ;
; -34.167 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.144      ; 54.298     ;
; -34.143 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 54.077     ;
; -33.998 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 53.932     ;
; -33.894 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 53.828     ;
; -33.625 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 53.565     ;
; -33.548 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 53.483     ;
; -33.535 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.476     ;
; -33.530 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.471     ;
; -33.449 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.390     ;
; -33.341 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 53.276     ;
; -33.316 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.257     ;
; -33.291 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.232     ;
; -33.276 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.217     ;
; -33.213 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.154     ;
; -33.161 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.102     ;
; -33.130 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 53.071     ;
; -33.005 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 52.946     ;
; -32.935 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 52.680     ;
; -32.871 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 52.616     ;
; -32.810 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 52.751     ;
; -32.611 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 52.553     ;
; -32.481 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 52.423     ;
; -32.457 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 52.202     ;
; -32.312 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 52.057     ;
; -32.208 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 51.953     ;
; -31.457 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 51.397     ;
; -31.380 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 51.315     ;
; -31.367 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.308     ;
; -31.362 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.303     ;
; -31.281 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.222     ;
; -31.173 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.052     ; 51.108     ;
; -31.148 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.089     ;
; -31.123 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.064     ;
; -31.108 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 51.049     ;
; -31.045 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 50.986     ;
; -30.993 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 50.934     ;
; -30.962 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 50.903     ;
; -30.837 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 50.778     ;
; -30.767 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 50.512     ;
; -30.703 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 50.448     ;
; -30.642 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 50.583     ;
; -30.443 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 50.385     ;
; -30.313 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.045     ; 50.255     ;
; -30.289 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 50.034     ;
; -30.144 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 49.889     ;
; -30.040 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.242     ; 49.785     ;
; -28.934 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.048     ; 48.873     ;
; -28.857 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 48.791     ;
; -28.844 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.784     ;
; -28.839 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.779     ;
; -28.758 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.698     ;
; -28.650 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.053     ; 48.584     ;
; -28.625 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.565     ;
; -28.600 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.540     ;
; -28.585 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.525     ;
; -28.522 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.462     ;
; -28.470 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.410     ;
; -28.439 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.379     ;
; -28.314 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.254     ;
; -28.244 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.243     ; 47.988     ;
; -28.180 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.243     ; 47.924     ;
; -28.119 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 48.059     ;
; -27.920 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 47.861     ;
; -27.790 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.046     ; 47.731     ;
; -27.766 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.243     ; 47.510     ;
; -27.621 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.243     ; 47.365     ;
; -27.517 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.243     ; 47.261     ;
; -26.724 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.038     ; 46.673     ;
; -26.647 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 46.591     ;
; -26.634 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.584     ;
; -26.629 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.579     ;
; -26.548 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.498     ;
; -26.440 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 46.384     ;
; -26.415 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.365     ;
; -26.390 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.340     ;
; -26.375 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.325     ;
; -26.312 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.262     ;
; -26.260 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.210     ;
; -26.229 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.179     ;
; -26.104 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 46.054     ;
; -26.034 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.233     ; 45.788     ;
; -25.970 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.233     ; 45.724     ;
; -25.909 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.037     ; 45.859     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                            ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.018 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.162      ;
; -2.017 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.161      ;
; -2.015 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.159      ;
; -2.013 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.157      ;
; -2.013 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.157      ;
; -2.012 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.156      ;
; -2.012 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 3.156      ;
; -1.994 ; SAR:inst1|curr_bit[3]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.171      ; 3.152      ;
; -1.991 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.134      ;
; -1.990 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.133      ;
; -1.988 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.131      ;
; -1.986 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.129      ;
; -1.986 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.129      ;
; -1.985 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.128      ;
; -1.985 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.128      ;
; -1.967 ; SAR:inst1|curr_bit[0]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 3.124      ;
; -1.933 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.076      ;
; -1.932 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.075      ;
; -1.930 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.073      ;
; -1.928 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.071      ;
; -1.928 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.071      ;
; -1.927 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.070      ;
; -1.927 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.070      ;
; -1.923 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.066      ;
; -1.922 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.065      ;
; -1.920 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.063      ;
; -1.918 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.061      ;
; -1.918 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.061      ;
; -1.917 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.060      ;
; -1.917 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.060      ;
; -1.909 ; SAR:inst1|curr_bit[1]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 3.066      ;
; -1.899 ; SAR:inst1|curr_bit[2]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 3.056      ;
; -1.875 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.018      ;
; -1.874 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.017      ;
; -1.872 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.015      ;
; -1.870 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.013      ;
; -1.870 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.013      ;
; -1.869 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.012      ;
; -1.869 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 3.012      ;
; -1.851 ; SAR:inst1|curr_bit[5]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 3.008      ;
; -1.825 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.968      ;
; -1.824 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.967      ;
; -1.822 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.965      ;
; -1.820 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.963      ;
; -1.820 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.963      ;
; -1.819 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.962      ;
; -1.819 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.962      ;
; -1.808 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.951      ;
; -1.807 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.950      ;
; -1.805 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.948      ;
; -1.803 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.946      ;
; -1.803 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.946      ;
; -1.802 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.945      ;
; -1.802 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.945      ;
; -1.801 ; SAR:inst1|curr_bit[4]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.958      ;
; -1.784 ; SAR:inst1|curr_bit[7]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.941      ;
; -1.760 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.903      ;
; -1.759 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.902      ;
; -1.757 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.900      ;
; -1.755 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.898      ;
; -1.755 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.898      ;
; -1.754 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.897      ;
; -1.754 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.897      ;
; -1.740 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.883      ;
; -1.739 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.882      ;
; -1.737 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.880      ;
; -1.736 ; SAR:inst1|curr_bit[6]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.893      ;
; -1.735 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.878      ;
; -1.735 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.878      ;
; -1.734 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.877      ;
; -1.734 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.877      ;
; -1.716 ; SAR:inst1|curr_bit[9]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.873      ;
; -1.690 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.833      ;
; -1.689 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.832      ;
; -1.687 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.830      ;
; -1.685 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.828      ;
; -1.685 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.828      ;
; -1.684 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.827      ;
; -1.684 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.827      ;
; -1.668 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.811      ;
; -1.667 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.810      ;
; -1.666 ; SAR:inst1|curr_bit[8]  ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.823      ;
; -1.665 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.808      ;
; -1.663 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.806      ;
; -1.663 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.806      ;
; -1.662 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.805      ;
; -1.662 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.805      ;
; -1.644 ; SAR:inst1|curr_bit[11] ; SAR:inst1|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.170      ; 2.801      ;
; -1.629 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.773      ;
; -1.628 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.772      ;
; -1.626 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.770      ;
; -1.624 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.767      ;
; -1.624 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.768      ;
; -1.624 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.768      ;
; -1.623 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.766      ;
; -1.623 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.767      ;
; -1.623 ; SAR:inst1|curr_bit[15] ; SAR:inst1|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.157      ; 2.767      ;
; -1.621 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.764      ;
; -1.619 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.762      ;
; -1.619 ; SAR:inst1|curr_bit[10] ; SAR:inst1|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.156      ; 2.762      ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.179 ; SAR:inst1|data[0]                                      ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[1]                                      ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[2]                                      ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[3]                                      ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[4]                                      ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[5]                                      ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SAR:inst1|data[6]                                      ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; SAR:inst1|eoc                                          ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; SAR:inst1|sh                                           ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SAR:inst1|reset                                        ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.035      ; 0.307      ;
; 0.200 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.328      ;
; 0.210 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.330      ;
; 0.290 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.418      ;
; 0.304 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.424      ;
; 0.309 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.323 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.451      ;
; 0.383 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.397 ; SAR:inst1|eoc                                          ; SAR:inst1|reset                                        ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.035      ; 0.516      ;
; 0.451 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.579      ;
; 0.454 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.582      ;
; 0.456 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.585      ;
; 0.458 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.469 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.599      ;
; 0.483 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.803      ;
; 0.484 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.804      ;
; 0.510 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.830      ;
; 0.512 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.832      ;
; 0.519 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.647      ;
; 0.520 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.648      ;
; 0.521 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.650      ;
; 0.523 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; SAR:inst1|eoc                                          ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; SAR:inst1|data[7]                                      ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.656      ;
; 0.527 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.655      ;
; 0.528 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.535 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.663      ;
; 0.541 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.664      ;
; 0.546 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.674      ;
; 0.556 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.141     ; 0.499      ;
; 0.558 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.686      ;
; 0.567 ; SAR:inst1|curr_bit[31]                                 ; SAR:inst1|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.695      ;
; 0.575 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.895      ;
; 0.587 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.715      ;
; 0.588 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.716      ;
; 0.590 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.710      ;
; 0.596 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.724      ;
; 0.606 ; SAR:inst1|curr_bit[19]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.726      ;
; 0.607 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.727      ;
; 0.608 ; SAR:inst1|curr_bit[25]                                 ; SAR:inst1|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.728      ;
; 0.610 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.730      ;
; 0.613 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.931      ;
; 0.619 ; SAR:inst1|curr_bit[24]                                 ; SAR:inst1|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.739      ;
; 0.625 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.753      ;
; 0.630 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.758      ;
; 0.652 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.780      ;
; 0.653 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.773      ;
; 0.656 ; SAR:inst1|curr_bit[21]                                 ; SAR:inst1|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.776      ;
; 0.659 ; SAR:inst1|curr_bit[3]                                  ; SAR:inst1|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.035      ; 0.778      ;
; 0.662 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.790      ;
; 0.664 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.984      ;
; 0.667 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.987      ;
; 0.667 ; SAR:inst1|curr_bit[0]                                  ; SAR:inst1|data[7]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.251      ; 1.002      ;
; 0.668 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.598      ;
; 0.671 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.991      ;
; 0.671 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.601      ;
; 0.671 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.989      ;
; 0.673 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 0.993      ;
; 0.673 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.793      ;
; 0.675 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.803      ;
; 0.679 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.141     ; 0.622      ;
; 0.679 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.997      ;
; 0.683 ; SAR:inst1|curr_bit[22]                                 ; SAR:inst1|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.803      ;
; 0.683 ; SAR:inst1|curr_bit[23]                                 ; SAR:inst1|curr_bit[23]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.803      ;
; 0.691 ; SAR:inst1|curr_bit[20]                                 ; SAR:inst1|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.811      ;
; 0.696 ; SAR:inst1|curr_bit[18]                                 ; SAR:inst1|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.817      ;
; 0.702 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.830      ;
; 0.716 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 1.036      ;
; 0.721 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.140     ; 0.665      ;
; 0.722 ; SAR:inst1|curr_bit[1]                                  ; SAR:inst1|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 1.042      ;
; 0.727 ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst1|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.140     ; 0.671      ;
; 0.734 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.664      ;
; 0.735 ; SAR:inst1|curr_bit[27]                                 ; SAR:inst1|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.855      ;
; 0.737 ; SAR:inst1|curr_bit[2]                                  ; SAR:inst1|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.236      ; 1.057      ;
; 0.737 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.667      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                                            ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.303 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.437      ;
; 0.356 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[21] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.476      ;
; 0.364 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.234      ; 1.817      ;
; 0.422 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.041      ; 0.547      ;
; 0.453 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.575      ;
; 0.461 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.589      ;
; 0.516 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.641      ;
; 0.529 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.655      ;
; 0.559 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.680      ;
; 0.582 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.704      ;
; 0.585 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.707      ;
; 0.595 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.716      ;
; 0.595 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.720      ;
; 0.616 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[18] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.047      ; 0.747      ;
; 0.648 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.769      ;
; 0.649 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.037      ; 0.772      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.454 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.141      ; 0.674      ;
; 0.454 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.141      ; 0.674      ;
; 0.454 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.141      ; 0.674      ;
; 0.454 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.141      ; 0.674      ;
; 0.454 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.141      ; 0.674      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.298 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.220      ; 0.602      ;
; 0.298 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.220      ; 0.602      ;
; 0.298 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.220      ; 0.602      ;
; 0.298 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.220      ; 0.602      ;
; 0.298 ; SAR:inst1|reset ; SAR:inst1|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.220      ; 0.602      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -76.796  ; 0.179 ; 0.049    ; 0.298   ; -1.000              ;
;  Clk_50MHz               ; -76.796  ; 0.303 ; N/A      ; N/A     ; 9.420               ;
;  PseudoPll:inst9|clk_out ; -4.390   ; 0.179 ; 0.049    ; 0.298   ; -1.000              ;
; Design-wide TNS          ; -974.663 ; 0.0   ; 0.0      ; 0.0     ; -56.0               ;
;  Clk_50MHz               ; -837.937 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PseudoPll:inst9|clk_out ; -136.726 ; 0.000 ; 0.000    ; 0.000   ; -56.000             ;
+--------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LE             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; New_start      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clock_output   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SH             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VasAMorirLuchi ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EOC_integrado           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Output_Enable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sel_Conversor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Comparador              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5534         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5534         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 213   ; 213  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Clk_50MHz                                         ; Clk_50MHz                                         ; Base      ; Constrained ;
; PseudoPll:inst9|clk_out                           ; PseudoPll:inst9|clk_out                           ; Base      ; Constrained ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EOC_integrado   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EOC_integrado   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Jun 23 16:16:46 2019
Info: Command: quartus_sta LogicaADA -c LogicaADA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LogicaADA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name Clk_50MHz Clk_50MHz
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {inst7|altpll_component|auto_generated|pll1|clk[0]} {inst7|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PseudoPll:inst9|clk_out PseudoPll:inst9|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -76.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -76.796            -837.937 Clk_50MHz 
    Info (332119):    -4.390            -136.726 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.569               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.049               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.526
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.526               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -56.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.674               0.000 Clk_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -66.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -66.301            -698.301 Clk_50MHz 
    Info (332119):    -3.781            -115.912 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.511               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.469               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -56.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.698               0.000 Clk_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -35.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -35.311            -306.147 Clk_50MHz 
    Info (332119):    -2.018             -53.511 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.303               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -56.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.420               0.000 Clk_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Sun Jun 23 16:17:39 2019
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:51


