
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_gpio_0.1/rtl/gpio_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module gpio_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output gpio_reg_pkg::gpio_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  gpio_reg_pkg::gpio_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import gpio_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic [31:0] intr_state_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [31:0] intr_state_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic intr_state_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [31:0] intr_enable_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [31:0] intr_enable_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic intr_enable_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [31:0] intr_test_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic intr_test_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [31:0] data_in_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic [31:0] direct_out_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [31:0] direct_out_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic direct_out_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic direct_out_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic [15:0] masked_out_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic [15:0] masked_out_lower_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic masked_out_lower_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic masked_out_lower_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic [15:0] masked_out_lower_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic masked_out_lower_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic [15:0] masked_out_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic [15:0] masked_out_upper_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic masked_out_upper_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic masked_out_upper_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic [15:0] masked_out_upper_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic masked_out_upper_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic [31:0] direct_oe_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic [31:0] direct_oe_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic direct_oe_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic direct_oe_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic [15:0] masked_oe_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic [15:0] masked_oe_lower_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic masked_oe_lower_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic masked_oe_lower_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic [15:0] masked_oe_lower_mask_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic [15:0] masked_oe_lower_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic masked_oe_lower_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic masked_oe_lower_mask_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic [15:0] masked_oe_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic [15:0] masked_oe_upper_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic masked_oe_upper_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic masked_oe_upper_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic [15:0] masked_oe_upper_mask_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic [15:0] masked_oe_upper_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic masked_oe_upper_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic masked_oe_upper_mask_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic [31:0] intr_ctrl_en_rising_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic [31:0] intr_ctrl_en_rising_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic intr_ctrl_en_rising_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic [31:0] intr_ctrl_en_falling_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic [31:0] intr_ctrl_en_falling_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic intr_ctrl_en_falling_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic [31:0] intr_ctrl_en_lvlhigh_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [31:0] intr_ctrl_en_lvlhigh_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic intr_ctrl_en_lvlhigh_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic [31:0] intr_ctrl_en_lvllow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic [31:0] intr_ctrl_en_lvllow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic intr_ctrl_en_lvllow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic [31:0] ctrl_en_input_filter_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic [31:0] ctrl_en_input_filter_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic ctrl_en_input_filter_we;</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 136:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 137: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   ) u_intr_state (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 145: </pre>
<pre style="margin:0; padding:0 "> 146:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .we     (intr_state_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .wd     (intr_state_wd),</pre>
<pre style="margin:0; padding:0 "> 149: </pre>
<pre style="margin:0; padding:0 "> 150:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .de     (hw2reg.intr_state.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .d      (hw2reg.intr_state.d ),</pre>
<pre style="margin:0; padding:0 "> 153: </pre>
<pre style="margin:0; padding:0 "> 154:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .q      (reg2hw.intr_state.q ),</pre>
<pre style="margin:0; padding:0 "> 157: </pre>
<pre style="margin:0; padding:0 "> 158:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:     .qs     (intr_state_qs)</pre>
<pre style="margin:0; padding:0 "> 160:   );</pre>
<pre style="margin:0; padding:0 "> 161: </pre>
<pre style="margin:0; padding:0 "> 162: </pre>
<pre style="margin:0; padding:0 "> 163:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 164: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   ) u_intr_enable (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 172: </pre>
<pre style="margin:0; padding:0 "> 173:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .we     (intr_enable_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .wd     (intr_enable_wd),</pre>
<pre style="margin:0; padding:0 "> 176: </pre>
<pre style="margin:0; padding:0 "> 177:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 180: </pre>
<pre style="margin:0; padding:0 "> 181:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:     .q      (reg2hw.intr_enable.q ),</pre>
<pre style="margin:0; padding:0 "> 184: </pre>
<pre style="margin:0; padding:0 "> 185:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:     .qs     (intr_enable_qs)</pre>
<pre style="margin:0; padding:0 "> 187:   );</pre>
<pre style="margin:0; padding:0 "> 188: </pre>
<pre style="margin:0; padding:0 "> 189: </pre>
<pre style="margin:0; padding:0 "> 190:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 191: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   ) u_intr_test (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .we     (intr_test_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .wd     (intr_test_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .qe     (reg2hw.intr_test.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .q      (reg2hw.intr_test.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 203:   );</pre>
<pre style="margin:0; padding:0 "> 204: </pre>
<pre style="margin:0; padding:0 "> 205: </pre>
<pre style="margin:0; padding:0 "> 206:   // R[data_in]: V(False)</pre>
<pre style="margin:0; padding:0 "> 207: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   ) u_data_in (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 218: </pre>
<pre style="margin:0; padding:0 "> 219:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .de     (hw2reg.data_in.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .d      (hw2reg.data_in.d ),</pre>
<pre style="margin:0; padding:0 "> 222: </pre>
<pre style="margin:0; padding:0 "> 223:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .qs     (data_in_qs)</pre>
<pre style="margin:0; padding:0 "> 229:   );</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231: </pre>
<pre style="margin:0; padding:0 "> 232:   // R[direct_out]: V(True)</pre>
<pre style="margin:0; padding:0 "> 233: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   ) u_direct_out (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .re     (direct_out_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .we     (direct_out_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .wd     (direct_out_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .d      (hw2reg.direct_out.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .qe     (reg2hw.direct_out.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .q      (reg2hw.direct_out.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .qs     (direct_out_qs)</pre>
<pre style="margin:0; padding:0 "> 245:   );</pre>
<pre style="margin:0; padding:0 "> 246: </pre>
<pre style="margin:0; padding:0 "> 247: </pre>
<pre style="margin:0; padding:0 "> 248:   // R[masked_out_lower]: V(True)</pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="margin:0; padding:0 "> 250:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   ) u_masked_out_lower_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .re     (masked_out_lower_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .we     (masked_out_lower_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .wd     (masked_out_lower_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .d      (hw2reg.masked_out_lower.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .qe     (reg2hw.masked_out_lower.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .q      (reg2hw.masked_out_lower.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .qs     (masked_out_lower_data_qs)</pre>
<pre style="margin:0; padding:0 "> 262:   );</pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   ) u_masked_out_lower_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .we     (masked_out_lower_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .wd     (masked_out_lower_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .d      (hw2reg.masked_out_lower.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .qe     (reg2hw.masked_out_lower.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .q      (reg2hw.masked_out_lower.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 277:   );</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="margin:0; padding:0 "> 280:   // R[masked_out_upper]: V(True)</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="margin:0; padding:0 "> 282:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:   ) u_masked_out_upper_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .re     (masked_out_upper_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .we     (masked_out_upper_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .wd     (masked_out_upper_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .d      (hw2reg.masked_out_upper.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:     .qe     (reg2hw.masked_out_upper.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:     .q      (reg2hw.masked_out_upper.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:     .qs     (masked_out_upper_data_qs)</pre>
<pre style="margin:0; padding:0 "> 294:   );</pre>
<pre style="margin:0; padding:0 "> 295: </pre>
<pre style="margin:0; padding:0 "> 296: </pre>
<pre style="margin:0; padding:0 "> 297:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   ) u_masked_out_upper_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .we     (masked_out_upper_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .wd     (masked_out_upper_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .d      (hw2reg.masked_out_upper.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .qe     (reg2hw.masked_out_upper.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .q      (reg2hw.masked_out_upper.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 309:   );</pre>
<pre style="margin:0; padding:0 "> 310: </pre>
<pre style="margin:0; padding:0 "> 311: </pre>
<pre style="margin:0; padding:0 "> 312:   // R[direct_oe]: V(True)</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:   ) u_direct_oe (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     .re     (direct_oe_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .we     (direct_oe_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:     .wd     (direct_oe_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:     .d      (hw2reg.direct_oe.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .qe     (reg2hw.direct_oe.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .q      (reg2hw.direct_oe.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .qs     (direct_oe_qs)</pre>
<pre style="margin:0; padding:0 "> 325:   );</pre>
<pre style="margin:0; padding:0 "> 326: </pre>
<pre style="margin:0; padding:0 "> 327: </pre>
<pre style="margin:0; padding:0 "> 328:   // R[masked_oe_lower]: V(True)</pre>
<pre style="margin:0; padding:0 "> 329: </pre>
<pre style="margin:0; padding:0 "> 330:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   ) u_masked_oe_lower_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .re     (masked_oe_lower_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .we     (masked_oe_lower_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .wd     (masked_oe_lower_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .d      (hw2reg.masked_oe_lower.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .qe     (reg2hw.masked_oe_lower.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .q      (reg2hw.masked_oe_lower.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .qs     (masked_oe_lower_data_qs)</pre>
<pre style="margin:0; padding:0 "> 342:   );</pre>
<pre style="margin:0; padding:0 "> 343: </pre>
<pre style="margin:0; padding:0 "> 344: </pre>
<pre style="margin:0; padding:0 "> 345:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   ) u_masked_oe_lower_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .re     (masked_oe_lower_mask_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .we     (masked_oe_lower_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:     .wd     (masked_oe_lower_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .d      (hw2reg.masked_oe_lower.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .qe     (reg2hw.masked_oe_lower.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .q      (reg2hw.masked_oe_lower.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .qs     (masked_oe_lower_mask_qs)</pre>
<pre style="margin:0; padding:0 "> 357:   );</pre>
<pre style="margin:0; padding:0 "> 358: </pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="margin:0; padding:0 "> 360:   // R[masked_oe_upper]: V(True)</pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="margin:0; padding:0 "> 362:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:   ) u_masked_oe_upper_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .re     (masked_oe_upper_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .we     (masked_oe_upper_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     .wd     (masked_oe_upper_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .d      (hw2reg.masked_oe_upper.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .qe     (reg2hw.masked_oe_upper.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .q      (reg2hw.masked_oe_upper.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .qs     (masked_oe_upper_data_qs)</pre>
<pre style="margin:0; padding:0 "> 374:   );</pre>
<pre style="margin:0; padding:0 "> 375: </pre>
<pre style="margin:0; padding:0 "> 376: </pre>
<pre style="margin:0; padding:0 "> 377:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:   ) u_masked_oe_upper_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .re     (masked_oe_upper_mask_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     .we     (masked_oe_upper_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .wd     (masked_oe_upper_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .d      (hw2reg.masked_oe_upper.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:     .qe     (reg2hw.masked_oe_upper.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .q      (reg2hw.masked_oe_upper.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .qs     (masked_oe_upper_mask_qs)</pre>
<pre style="margin:0; padding:0 "> 389:   );</pre>
<pre style="margin:0; padding:0 "> 390: </pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="margin:0; padding:0 "> 392:   // R[intr_ctrl_en_rising]: V(False)</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:   ) u_intr_ctrl_en_rising (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 401: </pre>
<pre style="margin:0; padding:0 "> 402:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:     .we     (intr_ctrl_en_rising_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:     .wd     (intr_ctrl_en_rising_wd),</pre>
<pre style="margin:0; padding:0 "> 405: </pre>
<pre style="margin:0; padding:0 "> 406:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 409: </pre>
<pre style="margin:0; padding:0 "> 410:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:     .q      (reg2hw.intr_ctrl_en_rising.q ),</pre>
<pre style="margin:0; padding:0 "> 413: </pre>
<pre style="margin:0; padding:0 "> 414:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:     .qs     (intr_ctrl_en_rising_qs)</pre>
<pre style="margin:0; padding:0 "> 416:   );</pre>
<pre style="margin:0; padding:0 "> 417: </pre>
<pre style="margin:0; padding:0 "> 418: </pre>
<pre style="margin:0; padding:0 "> 419:   // R[intr_ctrl_en_falling]: V(False)</pre>
<pre style="margin:0; padding:0 "> 420: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:   ) u_intr_ctrl_en_falling (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 428: </pre>
<pre style="margin:0; padding:0 "> 429:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:     .we     (intr_ctrl_en_falling_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:     .wd     (intr_ctrl_en_falling_wd),</pre>
<pre style="margin:0; padding:0 "> 432: </pre>
<pre style="margin:0; padding:0 "> 433:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 436: </pre>
<pre style="margin:0; padding:0 "> 437:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .q      (reg2hw.intr_ctrl_en_falling.q ),</pre>
<pre style="margin:0; padding:0 "> 440: </pre>
<pre style="margin:0; padding:0 "> 441:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     .qs     (intr_ctrl_en_falling_qs)</pre>
<pre style="margin:0; padding:0 "> 443:   );</pre>
<pre style="margin:0; padding:0 "> 444: </pre>
<pre style="margin:0; padding:0 "> 445: </pre>
<pre style="margin:0; padding:0 "> 446:   // R[intr_ctrl_en_lvlhigh]: V(False)</pre>
<pre style="margin:0; padding:0 "> 447: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:   ) u_intr_ctrl_en_lvlhigh (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 455: </pre>
<pre style="margin:0; padding:0 "> 456:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     .we     (intr_ctrl_en_lvlhigh_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:     .wd     (intr_ctrl_en_lvlhigh_wd),</pre>
<pre style="margin:0; padding:0 "> 459: </pre>
<pre style="margin:0; padding:0 "> 460:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 463: </pre>
<pre style="margin:0; padding:0 "> 464:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:     .q      (reg2hw.intr_ctrl_en_lvlhigh.q ),</pre>
<pre style="margin:0; padding:0 "> 467: </pre>
<pre style="margin:0; padding:0 "> 468:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:     .qs     (intr_ctrl_en_lvlhigh_qs)</pre>
<pre style="margin:0; padding:0 "> 470:   );</pre>
<pre style="margin:0; padding:0 "> 471: </pre>
<pre style="margin:0; padding:0 "> 472: </pre>
<pre style="margin:0; padding:0 "> 473:   // R[intr_ctrl_en_lvllow]: V(False)</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:   ) u_intr_ctrl_en_lvllow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:     .we     (intr_ctrl_en_lvllow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:     .wd     (intr_ctrl_en_lvllow_wd),</pre>
<pre style="margin:0; padding:0 "> 486: </pre>
<pre style="margin:0; padding:0 "> 487:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 490: </pre>
<pre style="margin:0; padding:0 "> 491:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:     .q      (reg2hw.intr_ctrl_en_lvllow.q ),</pre>
<pre style="margin:0; padding:0 "> 494: </pre>
<pre style="margin:0; padding:0 "> 495:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 496:     .qs     (intr_ctrl_en_lvllow_qs)</pre>
<pre style="margin:0; padding:0 "> 497:   );</pre>
<pre style="margin:0; padding:0 "> 498: </pre>
<pre style="margin:0; padding:0 "> 499: </pre>
<pre style="margin:0; padding:0 "> 500:   // R[ctrl_en_input_filter]: V(False)</pre>
<pre style="margin:0; padding:0 "> 501: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:   ) u_ctrl_en_input_filter (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 509: </pre>
<pre style="margin:0; padding:0 "> 510:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:     .we     (ctrl_en_input_filter_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 512:     .wd     (ctrl_en_input_filter_wd),</pre>
<pre style="margin:0; padding:0 "> 513: </pre>
<pre style="margin:0; padding:0 "> 514:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 517: </pre>
<pre style="margin:0; padding:0 "> 518:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .q      (reg2hw.ctrl_en_input_filter.q ),</pre>
<pre style="margin:0; padding:0 "> 521: </pre>
<pre style="margin:0; padding:0 "> 522:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:     .qs     (ctrl_en_input_filter_qs)</pre>
<pre style="margin:0; padding:0 "> 524:   );</pre>
<pre style="margin:0; padding:0 "> 525: </pre>
<pre style="margin:0; padding:0 "> 526: </pre>
<pre style="margin:0; padding:0 "> 527: </pre>
<pre style="margin:0; padding:0 "> 528: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:   logic [14:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     addr_hit[ 0] = (reg_addr == GPIO_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     addr_hit[ 1] = (reg_addr == GPIO_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:     addr_hit[ 2] = (reg_addr == GPIO_INTR_TEST_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     addr_hit[ 3] = (reg_addr == GPIO_DATA_IN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     addr_hit[ 4] = (reg_addr == GPIO_DIRECT_OUT_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     addr_hit[ 5] = (reg_addr == GPIO_MASKED_OUT_LOWER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     addr_hit[ 6] = (reg_addr == GPIO_MASKED_OUT_UPPER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     addr_hit[ 7] = (reg_addr == GPIO_DIRECT_OE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     addr_hit[ 8] = (reg_addr == GPIO_MASKED_OE_LOWER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     addr_hit[ 9] = (reg_addr == GPIO_MASKED_OE_UPPER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     addr_hit[10] = (reg_addr == GPIO_INTR_CTRL_EN_RISING_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     addr_hit[11] = (reg_addr == GPIO_INTR_CTRL_EN_FALLING_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     addr_hit[12] = (reg_addr == GPIO_INTR_CTRL_EN_LVLHIGH_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 545:     addr_hit[13] = (reg_addr == GPIO_INTR_CTRL_EN_LVLLOW_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:     addr_hit[14] = (reg_addr == GPIO_CTRL_EN_INPUT_FILTER_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 547:   end</pre>
<pre style="margin:0; padding:0 "> 548: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 550: </pre>
<pre style="margin:0; padding:0 "> 551:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     if (addr_hit[ 0] && reg_we && (GPIO_PERMIT[ 0] != (GPIO_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     if (addr_hit[ 1] && reg_we && (GPIO_PERMIT[ 1] != (GPIO_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     if (addr_hit[ 2] && reg_we && (GPIO_PERMIT[ 2] != (GPIO_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     if (addr_hit[ 3] && reg_we && (GPIO_PERMIT[ 3] != (GPIO_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     if (addr_hit[ 4] && reg_we && (GPIO_PERMIT[ 4] != (GPIO_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     if (addr_hit[ 5] && reg_we && (GPIO_PERMIT[ 5] != (GPIO_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     if (addr_hit[ 6] && reg_we && (GPIO_PERMIT[ 6] != (GPIO_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     if (addr_hit[ 7] && reg_we && (GPIO_PERMIT[ 7] != (GPIO_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     if (addr_hit[ 8] && reg_we && (GPIO_PERMIT[ 8] != (GPIO_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     if (addr_hit[ 9] && reg_we && (GPIO_PERMIT[ 9] != (GPIO_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     if (addr_hit[10] && reg_we && (GPIO_PERMIT[10] != (GPIO_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     if (addr_hit[11] && reg_we && (GPIO_PERMIT[11] != (GPIO_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:     if (addr_hit[12] && reg_we && (GPIO_PERMIT[12] != (GPIO_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:     if (addr_hit[13] && reg_we && (GPIO_PERMIT[13] != (GPIO_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     if (addr_hit[14] && reg_we && (GPIO_PERMIT[14] != (GPIO_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 569:   end</pre>
<pre style="margin:0; padding:0 "> 570: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:   assign intr_state_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:   assign intr_state_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 573: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:   assign intr_enable_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:   assign intr_enable_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 576: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:   assign intr_test_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:   assign intr_test_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 579: </pre>
<pre style="margin:0; padding:0 "> 580: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:   assign direct_out_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:   assign direct_out_wd = reg_wdata[31:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:   assign direct_out_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 584: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   assign masked_out_lower_data_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:   assign masked_out_lower_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:   assign masked_out_lower_data_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 588: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:   assign masked_out_lower_mask_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:   assign masked_out_lower_mask_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 "> 591: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:   assign masked_out_upper_data_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:   assign masked_out_upper_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:   assign masked_out_upper_data_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 595: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:   assign masked_out_upper_mask_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:   assign masked_out_upper_mask_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 "> 598: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:   assign direct_oe_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 600:   assign direct_oe_wd = reg_wdata[31:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:   assign direct_oe_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 602: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   assign masked_oe_lower_data_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:   assign masked_oe_lower_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:   assign masked_oe_lower_data_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 606: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:   assign masked_oe_lower_mask_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:   assign masked_oe_lower_mask_wd = reg_wdata[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:   assign masked_oe_lower_mask_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 610: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:   assign masked_oe_upper_data_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:   assign masked_oe_upper_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 613:   assign masked_oe_upper_data_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 614: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:   assign masked_oe_upper_mask_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 616:   assign masked_oe_upper_mask_wd = reg_wdata[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 617:   assign masked_oe_upper_mask_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 618: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:   assign intr_ctrl_en_rising_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:   assign intr_ctrl_en_rising_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 621: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:   assign intr_ctrl_en_falling_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:   assign intr_ctrl_en_falling_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 624: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 625:   assign intr_ctrl_en_lvlhigh_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:   assign intr_ctrl_en_lvlhigh_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 627: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:   assign intr_ctrl_en_lvllow_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:   assign intr_ctrl_en_lvllow_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 630: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:   assign ctrl_en_input_filter_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:   assign ctrl_en_input_filter_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 633: </pre>
<pre style="margin:0; padding:0 "> 634:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:         reg_rdata_next[31:0] = intr_state_qs;</pre>
<pre style="margin:0; padding:0 "> 640:       end</pre>
<pre style="margin:0; padding:0 "> 641: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 642:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 643:         reg_rdata_next[31:0] = intr_enable_qs;</pre>
<pre style="margin:0; padding:0 "> 644:       end</pre>
<pre style="margin:0; padding:0 "> 645: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 646:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 647:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 648:       end</pre>
<pre style="margin:0; padding:0 "> 649: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 650:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 651:         reg_rdata_next[31:0] = data_in_qs;</pre>
<pre style="margin:0; padding:0 "> 652:       end</pre>
<pre style="margin:0; padding:0 "> 653: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 655:         reg_rdata_next[31:0] = direct_out_qs;</pre>
<pre style="margin:0; padding:0 "> 656:       end</pre>
<pre style="margin:0; padding:0 "> 657: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:         reg_rdata_next[15:0] = masked_out_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:         reg_rdata_next[31:16] = '0;</pre>
<pre style="margin:0; padding:0 "> 661:       end</pre>
<pre style="margin:0; padding:0 "> 662: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 664:         reg_rdata_next[15:0] = masked_out_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:         reg_rdata_next[31:16] = '0;</pre>
<pre style="margin:0; padding:0 "> 666:       end</pre>
<pre style="margin:0; padding:0 "> 667: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 668:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:         reg_rdata_next[31:0] = direct_oe_qs;</pre>
<pre style="margin:0; padding:0 "> 670:       end</pre>
<pre style="margin:0; padding:0 "> 671: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 672:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:         reg_rdata_next[15:0] = masked_oe_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:         reg_rdata_next[31:16] = masked_oe_lower_mask_qs;</pre>
<pre style="margin:0; padding:0 "> 675:       end</pre>
<pre style="margin:0; padding:0 "> 676: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:         reg_rdata_next[15:0] = masked_oe_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:         reg_rdata_next[31:16] = masked_oe_upper_mask_qs;</pre>
<pre style="margin:0; padding:0 "> 680:       end</pre>
<pre style="margin:0; padding:0 "> 681: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:         reg_rdata_next[31:0] = intr_ctrl_en_rising_qs;</pre>
<pre style="margin:0; padding:0 "> 684:       end</pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 686:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:         reg_rdata_next[31:0] = intr_ctrl_en_falling_qs;</pre>
<pre style="margin:0; padding:0 "> 688:       end</pre>
<pre style="margin:0; padding:0 "> 689: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:         reg_rdata_next[31:0] = intr_ctrl_en_lvlhigh_qs;</pre>
<pre style="margin:0; padding:0 "> 692:       end</pre>
<pre style="margin:0; padding:0 "> 693: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:         reg_rdata_next[31:0] = intr_ctrl_en_lvllow_qs;</pre>
<pre style="margin:0; padding:0 "> 696:       end</pre>
<pre style="margin:0; padding:0 "> 697: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 698:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 699:         reg_rdata_next[31:0] = ctrl_en_input_filter_qs;</pre>
<pre style="margin:0; padding:0 "> 700:       end</pre>
<pre style="margin:0; padding:0 "> 701: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 704:       end</pre>
<pre style="margin:0; padding:0 "> 705:     endcase</pre>
<pre style="margin:0; padding:0 "> 706:   end</pre>
<pre style="margin:0; padding:0 "> 707: </pre>
<pre style="margin:0; padding:0 "> 708:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 709:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 710:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 711: </pre>
<pre style="margin:0; padding:0 "> 712:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 713: </pre>
<pre style="margin:0; padding:0 "> 714:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 715: </pre>
<pre style="margin:0; padding:0 "> 716:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 717:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 718:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 719: </pre>
<pre style="margin:0; padding:0 "> 720: endmodule</pre>
<pre style="margin:0; padding:0 "> 721: </pre>
</body>
</html>
