一种 信号 环路 检测 电路 及 方法 本发明 公开 一种 信号 环路 检测 电路 及 方法 ， 通过 计数器 产生 特定 的 计数 信号 序列 并 配合 巧妙 的 逻辑运算 电路 ， 计数 信号 依次 为 ： 01 、 00 、 10 、 11 ， 逻辑运算 电路设计 为 ： 在 集成电路 上电 或 启动 时 ， 输出 的 控制 信号 check _ ok = 1 ； 信号 环路 为 完整 状态 时 ， 检测 完成 后 输出 的 控制 信号 check _ ok = 1 ； 信号 环路 为 切断 状态 时 ， 检测 完成 后 输出 的 控制 信号 check _ ok = 0 ； 仅 在 计数器 的 计数 信号 为 11 时 ， 输出 的 检测 完成 信号 check _ ready = 1 ， 此时 输出 的 控制 信号 check _ ok 有效 。 本发明 可以 在 集成电路 进行 初始化 信息 配置 时 ， 通过 检测 信号 环路 是否 完整 ， 进入 不同 的 工作 模式 ， 进而 选择 加载 不同 的 配置 信息 。 
