Timing Analyzer report for FSM_pet
Wed Sep  4 08:47:11 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; FSM_pet                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.54 MHz ; 219.54 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.555 ; -176.901           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -102.629                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                        ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.555 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.497      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.463 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.405      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.429 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.371      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.381 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.323      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.372 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.314      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.256 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.215 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.134      ;
; -3.215 ; spi_master:spi|clk_count[3]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.134      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.191 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.133      ;
; -3.181 ; mem_index[4]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.080     ; 4.102      ;
; -3.123 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.042      ;
; -3.123 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.042      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.106 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.048      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.095 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.037      ;
; -3.089 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.008      ;
; -3.089 ; spi_master:spi|clk_count[0]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.008      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.078 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.020      ;
; -3.060 ; mem_index[4]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.068     ; 3.993      ;
; -3.038 ; mem_index[5]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.957      ;
; -3.037 ; mem_index[4]                 ; mem_index[3]                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.034 ; mem_index[4]                 ; mem_index[4]                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.955      ;
; -3.032 ; spi_master:spi|clk_count[4]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.951      ;
; -3.032 ; spi_master:spi|clk_count[4]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.951      ;
; -3.031 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.950      ;
; -3.031 ; spi_master:spi|clk_count[1]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.950      ;
; -3.030 ; mem_index[4]                 ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.068     ; 3.963      ;
; -3.011 ; dc~reg0                      ; mem_index[4]                ; clk          ; clk         ; 1.000        ; -0.078     ; 3.934      ;
; -3.011 ; dc~reg0                      ; mem_index[1]                ; clk          ; clk         ; 1.000        ; -0.078     ; 3.934      ;
; -3.011 ; dc~reg0                      ; mem_index[3]                ; clk          ; clk         ; 1.000        ; -0.078     ; 3.934      ;
; -3.006 ; mem_index[4]                 ; mem_index[1]                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.927      ;
; -3.006 ; mem_index[1]                 ; mem_index[5]                ; clk          ; clk         ; 1.000        ; -0.067     ; 3.940      ;
; -2.990 ; count[3]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.063     ; 3.928      ;
; -2.989 ; spi_master:spi|clk_count[3]  ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.931      ;
; -2.988 ; count[4]                     ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.063     ; 3.926      ;
; -2.988 ; count[4]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.063     ; 3.926      ;
; -2.987 ; mem_index[2]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.908      ;
; -2.979 ; state_send.0010              ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.093     ; 3.887      ;
; -2.974 ; count[3]                     ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.063     ; 3.912      ;
; -2.968 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.910      ;
; -2.968 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.910      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; row                          ; row                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.534 ; count[8]                     ; count[8]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.826      ;
; 0.559 ; start                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.852      ;
; 0.561 ; start                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.854      ;
; 0.641 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.689 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.982      ;
; 0.741 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.746 ; count[1]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; count[2]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.754 ; count[3]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.046      ;
; 0.755 ; count[5]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.047      ;
; 0.756 ; count[4]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.758 ; count[6]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.050      ;
; 0.761 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; count[0]                     ; count[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.062      ;
; 0.773 ; count[7]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.783 ; state_send.0010              ; state_send.0011              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.786 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.807 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.822 ; state.0010                   ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.114      ;
; 0.840 ; start                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.844 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.597      ; 1.653      ;
; 0.845 ; start                        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.846 ; start                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.139      ;
; 0.847 ; start                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.140      ;
; 0.849 ; start                        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.142      ;
; 0.850 ; start                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.143      ;
; 0.879 ; state_send.0000              ; state_send.0010              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.172      ;
; 0.880 ; state_send.0000              ; state_send.0001              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.173      ;
; 0.906 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.218      ;
; 0.912 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.203      ;
; 0.932 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.244      ;
; 1.009 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.321      ;
; 1.045 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.337      ;
; 1.046 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.046 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.080 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.349      ;
; 1.082 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.374      ;
; 1.083 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.083 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.084 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.376      ;
; 1.087 ; mem_index[5]                 ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.378      ;
; 1.089 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.357      ;
; 1.093 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.100 ; count[1]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.108 ; count[3]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; count[0]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; count[2]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.110 ; count[5]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.116 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; state_send.0010              ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.395      ;
; 1.117 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; count[4]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; count[0]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; count[2]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; state_send.0010              ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.396      ;
; 1.118 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; count[6]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.123 ; state_send.0010              ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.401      ;
; 1.124 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 234.8 MHz ; 234.8 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.259 ; -161.384          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -102.629                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.259 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.208      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.180 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.129      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.126 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.075      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.087 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.036      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.066 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -3.000 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.949      ;
; -2.931 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 3.858      ;
; -2.931 ; spi_master:spi|clk_count[3]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.858      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.919 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.868      ;
; -2.852 ; mem_index[4]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 3.779      ;
; -2.852 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.779      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.839 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.788      ;
; -2.823 ; mem_index[4]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.059     ; 3.766      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.769      ;
; -2.820 ; state_send.0010              ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.811 ; dc~reg0                      ; mem_index[4]                ; clk          ; clk         ; 1.000        ; -0.071     ; 3.742      ;
; -2.811 ; dc~reg0                      ; mem_index[1]                ; clk          ; clk         ; 1.000        ; -0.071     ; 3.742      ;
; -2.811 ; dc~reg0                      ; mem_index[3]                ; clk          ; clk         ; 1.000        ; -0.071     ; 3.742      ;
; -2.810 ; mem_index[4]                 ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.059     ; 3.753      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.810 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.759      ;
; -2.798 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 3.725      ;
; -2.798 ; spi_master:spi|clk_count[0]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.725      ;
; -2.787 ; mem_index[2]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.717      ;
; -2.767 ; count[3]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.054     ; 3.715      ;
; -2.763 ; count[4]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.054     ; 3.711      ;
; -2.759 ; spi_master:spi|clk_count[4]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 3.686      ;
; -2.759 ; spi_master:spi|clk_count[4]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.686      ;
; -2.750 ; state.0010                   ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.071     ; 3.681      ;
; -2.744 ; mem_index[5]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.673      ;
; -2.738 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.075     ; 3.665      ;
; -2.738 ; spi_master:spi|clk_count[1]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.075     ; 3.665      ;
; -2.733 ; spi_master:spi|clk_count[3]  ; spi_master:spi|bit_count[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.682      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
; -2.728 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.677      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; row                          ; row                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.493 ; count[8]                     ; count[8]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.759      ;
; 0.521 ; start                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.789      ;
; 0.523 ; start                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.791      ;
; 0.597 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.600 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.612 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.880      ;
; 0.689 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.695 ; count[1]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; count[2]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.702 ; count[5]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.968      ;
; 0.704 ; count[4]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.970      ;
; 0.704 ; count[3]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.970      ;
; 0.706 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; count[6]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.719 ; count[7]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.985      ;
; 0.721 ; count[0]                     ; count[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.987      ;
; 0.724 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.557      ; 1.476      ;
; 0.729 ; state_send.0010              ; state_send.0011              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.734 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.744 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.012      ;
; 0.769 ; state.0010                   ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.036      ;
; 0.787 ; start                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.055      ;
; 0.792 ; start                        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.793 ; start                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.061      ;
; 0.793 ; start                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.061      ;
; 0.794 ; start                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.062      ;
; 0.797 ; start                        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.065      ;
; 0.805 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.089      ;
; 0.819 ; state_send.0000              ; state_send.0010              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.086      ;
; 0.820 ; state_send.0000              ; state_send.0001              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.087      ;
; 0.829 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.113      ;
; 0.861 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.127      ;
; 0.897 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.181      ;
; 0.974 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.219      ;
; 0.982 ; mem_index[5]                 ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.248      ;
; 0.983 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.227      ;
; 0.996 ; state_send.0010              ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.249      ;
; 0.997 ; state_send.0010              ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.250      ;
; 0.998 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.265      ;
; 0.998 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.265      ;
; 0.999 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.266      ;
; 1.002 ; state_send.0010              ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.255      ;
; 1.015 ; count[2]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.281      ;
; 1.016 ; count[0]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.282      ;
; 1.019 ; count[1]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.285      ;
; 1.023 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.023 ; count[4]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.289      ;
; 1.024 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.024 ; count[5]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.290      ;
; 1.024 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.027 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; count[3]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; count[6]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; count[2]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.928 ; -37.544           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -74.391                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.928 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.890      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.910 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.872      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.895 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.857      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.879 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.841      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.859 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.821      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.835 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.797      ;
; -0.787 ; mem_index[4]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.028     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.784 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.746      ;
; -0.783 ; mem_index[4]                 ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.028     ; 1.742      ;
; -0.778 ; mem_index[4]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.729      ;
; -0.772 ; mem_index[2]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.723      ;
; -0.770 ; mem_index[1]                 ; mem_index[5]                ; clk          ; clk         ; 1.000        ; -0.027     ; 1.730      ;
; -0.769 ; count[4]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.733      ;
; -0.769 ; state_send.0010              ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.044     ; 1.712      ;
; -0.768 ; count[3]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.732      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.764 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.726      ;
; -0.763 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.712      ;
; -0.763 ; spi_master:spi|clk_count[3]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.712      ;
; -0.759 ; state.0010                   ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.712      ;
; -0.755 ; dc~reg0                      ; mem_index[4]                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.708      ;
; -0.755 ; dc~reg0                      ; mem_index[1]                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.708      ;
; -0.755 ; dc~reg0                      ; mem_index[3]                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.708      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.752 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.714      ;
; -0.745 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.694      ;
; -0.745 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.694      ;
; -0.735 ; mem_index[4]                 ; mem_index[1]                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; count[4]                     ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.699      ;
; -0.735 ; state.0001                   ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.699      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.696      ;
; -0.734 ; count[3]                     ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.698      ;
; -0.730 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.679      ;
; -0.730 ; spi_master:spi|clk_count[0]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.679      ;
; -0.722 ; count[2]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.686      ;
; -0.720 ; mem_index[2]                 ; mem_index[5]                ; clk          ; clk         ; 1.000        ; -0.027     ; 1.680      ;
; -0.716 ; mem_index[4]                 ; mem_index[3]                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.667      ;
; -0.715 ; mem_index[4]                 ; mem_index[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.666      ;
; -0.714 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.663      ;
; -0.714 ; spi_master:spi|clk_count[1]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.663      ;
; -0.710 ; mem_index[5]                 ; state_send.0000             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.660      ;
; -0.704 ; count[6]                     ; state_send.0010             ; clk          ; clk         ; 1.000        ; -0.023     ; 1.668      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; row                          ; row                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.217 ; count[8]                     ; count[8]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.231 ; start                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.351      ;
; 0.234 ; start                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.354      ;
; 0.253 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.262 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.295 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.299 ; count[1]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; count[2]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; count[5]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; count[4]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count[3]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; count[6]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; count[0]                     ; count[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; count[7]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.317 ; state_send.0010              ; state_send.0011              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.327 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.331 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.661      ;
; 0.335 ; state.0010                   ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.343 ; start                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.349 ; start                        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.349 ; start                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; start                        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; start                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; start                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.360 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.488      ;
; 0.363 ; state_send.0000              ; state_send.0010              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.363 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.482      ;
; 0.364 ; state_send.0000              ; state_send.0001              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.370 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.498      ;
; 0.412 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.540      ;
; 0.423 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.542      ;
; 0.423 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.542      ;
; 0.423 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.542      ;
; 0.433 ; mem_index[5]                 ; data_in[3]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.550      ;
; 0.438 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.023      ; 0.545      ;
; 0.443 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.444 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.563      ;
; 0.448 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; count[1]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.555      ;
; 0.450 ; state_send.0010              ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.026      ; 0.560      ;
; 0.450 ; state_send.0010              ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.560      ;
; 0.452 ; count[5]                     ; count[6]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; count[3]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; state_send.0010              ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.026      ; 0.565      ;
; 0.455 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; count[0]                     ; count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; count[2]                     ; count[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; count[0]                     ; count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; count[7]                     ; count[8]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; count[2]                     ; count[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; count[4]                     ; count[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; count[6]                     ; count[7]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.555   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.555   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -176.901 ; 0.0   ; 0.0      ; 0.0     ; -102.629            ;
;  clk             ; -176.901 ; 0.000 ; N/A      ; N/A     ; -102.629            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dc            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1480     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1480     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed Sep  4 08:47:10 2024
Info: Command: quartus_sta FSM_pet -c FSM_pet
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_pet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.555            -176.901 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.259
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.259            -161.384 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.928             -37.544 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.391 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 585 megabytes
    Info: Processing ended: Wed Sep  4 08:47:11 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


