# UART
Данный модуль представляет собой реализацию `UART` на `SystemVerilog`. Модуль поддерживает передачу и прием данных через `AXI-Stream` интерфейс.



## Содержание
- [Особенности](#Особенности)
- [Параметры](#Параметры)
- [Симуляция](#Симуляция)
- [Примеры python скриптов](#Примеры-python-скриптов)
- [Документация](#Документация)
- [Лицензия](#Лицензия)
- [Автор](#Автор)



## Особенности
- Полнодуплексный режим UART (передача и прием одновременно).
- Настраиваемая скорость передачи (baud rate).
- Настраиваемая скорость тактирования (clock)



## Параметры
- `CLOCK` - тактовая частота системы (по умолчанию 100 МГц).
- `BAUD_RATE` - скорость передачи UART (по умолчанию 115200).



## Симуляция
Для симуляции используется `QuestaSim`. Убедитесь, что путь к исполняемому файлу `vsim` добавлен в файл `bashrc`.

Для запуска полной симуляции выполните команду:
```sh
make sim
```

Для очистки файлов, полученных при симуляции выполните команду:
```sh
make clean
```



## Примеры python скриптов
### `uart.py`
Скрипт для тестирования UART через последовательный порт. Отправляет случайные данные, принимает их обратно и сравнивает результаты. Для тестирования надо соединить интерфейс `m_axis` с `s_axis`.



## Документация
### `axis_if`
Интерфейс AXI-Stream для передачи данных между модулями.

### `axis_uart_tx`
Передатчик UART с поддержкой AXI-Stream.

### `axis_uart_rx`
Приемник UART с поддержкой AXI-Stream.

### `axis_uart`
Основной модуль UART, объединяющий передатчик и приемник.

### `axis_uart_wrapper_sv`
Промежуточная оболочка на SystemVerilog для последующей обертки в Verilog.

### `axis_uart_wrapper_v`
Оболочка на Verilog для удобного использования в блок дизайне (IP Integrator).

### `axis_uart_tb`
Полнофункциональный тестбенч с поддержкой:
- Случайной генерации данных
- Различных стратегий готовности AXI-Stream
- Автоматического сравнения данных
- Статистики тестирования
- Настраиваемого количества тестов

### `pkg_tb`
Пакет с параметрами тестбенча.



## Лицензия
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](https://opensource.org/licenses/MIT)  
Проект распространяется под лицензией [MIT](LICENSE).



## Автор
- [Семёнов Максим](https://t.me/semenovmd) — FPGA Engineer
