Aula 1:
	Aplicar licensa do Vivado com o ficheiro: Xilinx.licensa
	Fichiero com os I/O da Zybo: ZYBO_Master.xdc
	Apresentação de Slides: Vivado+ZYBO.pptx
	
	TPC: fazer um full adder de 2 bits através de 2 full adder de 1 bits
			1 - criar 1 IP com 1 full adder de 1 bit
			2 - criar um modulo verilog com 1 full adder de 1 bit
			3 - interligar 2 instancias do IP criado, fazendo assim um full adder de 2 bits
			4 - interligar 2 instancias do modulo verilog criado, fazendo assim um full adder de 2 bits
			5 - interligar 2 instancias 1 do modulo verilog criado e outra
					do IP criado, fazendo assim um full adder de 2 bits

Aula 2: 
	Apresentação de Slides: 1_Xilinx ISE+Verilog+Testbench.pdf
	
	TPC: Exercicio2.pdf
	
Aula 3: 
	1ª parte: SimpleProcessor(A=A+3 ...) + Micro 5 instruções
	2ª parte: barramento AXI
	
Aula 4: 
	Integrated Logic Analyzer
	
Aula 5: 
	1ª parte: Cache
	2ª parte: Pipeline
	
Aula 6:
	DSL