m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/simulation/questa
vALU
!s110 1732235688
!i10b 1
!s100 FT26Lok:Oa1HW46g]OZBH2
Z1 !s11b Dg1SIo80bB@j0V0VzS_@n1
IRFz0[hYhF8fkW`K39GjC[3
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1732172212
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ALU.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ALU.v
!i122 9
Z3 L0 1 22
Z4 OV;L;2020.1;71
r1
!s85 0
31
!s108 1732235687.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ALU.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ALU.v|
!i113 1
Z5 o-vlog01compat -work work
Z6 !s92 -vlog01compat -work work +incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog
Z7 tCvgOpt 0
n@a@l@u
vAluasrc
Z8 !s110 1732235685
!i10b 1
!s100 X:jLLcb9R35=3Ni10Hc3l0
R1
Igkhnb:4D?QBW8lQeQW5Hk2
R2
R0
Z9 w1730644083
Z10 8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Control_Unit.v
Z11 FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Control_Unit.v
!i122 7
L0 67 17
R4
r1
!s85 0
31
Z12 !s108 1732235685.000000
Z13 !s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Control_Unit.v|
Z14 !s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Control_Unit.v|
!i113 1
R5
R6
R7
n@aluasrc
vAlubsrc
Z15 !s110 1732235686
!i10b 1
!s100 :zoLm9fhJfUjh0EQ[BR=T3
R1
IG9<RoMYfe?>42ULPW^>>X2
R2
R0
R9
R10
R11
!i122 7
L0 138 8
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@alubsrc
vAluOp
R15
!i10b 1
!s100 5G4=NH[ik[7>5i=EM@BPX2
R1
I?WZR5oNY_XYFlREika8ng1
R2
R0
R9
R10
R11
!i122 7
L0 149 49
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@alu@op
vBranch_Unit
!s110 1732235687
!i10b 1
!s100 b=Ckm]RS34T?T4`Z3RfY@3
R1
I^mWVcQz=76BFSn5`HK@lU3
R2
R0
w1730678755
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Branch_Unit.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Branch_Unit.v
!i122 8
L0 1 40
R4
r1
!s85 0
31
!s108 1732235686.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Branch_Unit.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/Branch_Unit.v|
!i113 1
R5
R6
R7
n@branch_@unit
vBrop
R15
!i10b 1
!s100 KPe4=hb=?DAA^ibkGYbLN3
R1
InecF?3IIX4DY8CbPJHIPX1
R2
R0
R9
R10
R11
!i122 7
L0 199 38
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@brop
vControl_Unit
R8
!i10b 1
!s100 o]WXdEaAXJc>Y7=BP0nDS1
R1
INQ6oVFn=cGLQ]<1igcH9z3
R2
R0
R9
R10
R11
!i122 7
L0 1 64
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@control_@unit
vDataMemory
!s110 1732235679
!i10b 1
!s100 dZdl`0;cHM_z:llW^mVa90
R1
I`:3]EhnB`^hJi<:75VkG^3
R2
R0
w1732235336
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/DataMemory.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/DataMemory.v
!i122 0
L0 1 84
R4
r1
!s85 0
31
!s108 1732235678.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/DataMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/DataMemory.v|
!i113 1
R5
R6
R7
n@data@memory
vDMCTrl
R15
!i10b 1
!s100 ?eoDDJOZN?Rj]GG@i5HId0
R1
IE8OglE?lGKEOg2QeXVBm82
R2
R0
R9
R10
R11
!i122 7
L0 249 23
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@d@m@c@trl
vDMWr
R15
!i10b 1
!s100 zXY=^gBD3i><ZEj;:U;G60
R1
I=L4ZZcA5cL4U:Bm<f3Pa>2
R2
R0
R9
R10
R11
!i122 7
L0 239 8
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@d@m@wr
vimmediate_generator
!s110 1732235684
!i10b 1
!s100 :=DfYooi?PDedebglZE]m2
R1
IOHWoE@ZkTB`b>YPDgK0WD3
R2
R0
w1730730049
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/immediate_generator.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/immediate_generator.v
!i122 6
L0 1 27
R4
r1
!s85 0
31
!s108 1732235684.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/immediate_generator.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/immediate_generator.v|
!i113 1
R5
R6
R7
vimmsrc
R15
!i10b 1
!s100 Y7G8zCK1R;X63g5ZajBa=2
R1
Ij:X5>WVR7>L2EX7Z8L_aL1
R2
R0
R9
R10
R11
!i122 7
L0 106 30
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
vinstruction_decoder
!s110 1732235683
!i10b 1
!s100 27ofmi7YCZ?6c?oFGQV=^1
R1
I_4aTfNk`D5WFkSTPLMXW93
R2
R0
w1730296456
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_decoder.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_decoder.v
!i122 5
L0 1 20
R4
r1
!s85 0
31
!s108 1732235683.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_decoder.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_decoder.v|
!i113 1
R5
R6
R7
vinstruction_memory
!s110 1732235692
!i10b 1
!s100 Tg^cRcMKIW?<gJ;zMJ3ah3
R1
IM_k;gGl=4;Gm7]C^YVb0j0
R2
R0
w1732233027
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_memory.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_memory.v
!i122 13
L0 1 138
R4
r1
!s85 0
31
!s108 1732235691.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_memory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/instruction_memory.v|
!i113 1
R5
R6
R7
vmemory_register
!s110 1732235682
!i10b 1
!s100 WmhEIjEP@AF`>2jDC<^J_1
R1
IoP@[?WY^767W@iF3mTPDQ3
R2
R0
w1732230155
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/memory_register.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/memory_register.v
!i122 4
L0 1 48
R4
r1
!s85 0
31
!s108 1732235682.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/memory_register.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/memory_register.v|
!i113 1
R5
R6
R7
vmonocicle
!s110 1732235681
!i10b 1
!s100 VSYfC768Kd32kT47fCVEH1
R1
InV];ogNH2GA58C53?m`FS0
R2
R0
w1732230227
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/monocicle.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/monocicle.v
!i122 3
L0 1 256
R4
r1
!s85 0
31
!s108 1732235681.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/monocicle.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/monocicle.v|
!i113 1
R5
R6
R7
vmux_1
!s110 1732235689
!i10b 1
!s100 ?SJRWLbdH:FPV[P1Ga0Ub0
R1
Ifk3RYaik2eUbO`Qdi;Kl40
R2
R0
w1730296335
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_1.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_1.v
!i122 10
L0 1 10
R4
r1
!s85 0
31
!s108 1732235688.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_1.v|
!i113 1
R5
R6
R7
vmux_2
!s110 1732235690
!i10b 1
!s100 DJ]fic;NH_;V:<Le9j_?m2
R1
IL?[;CeNc`kH7JGf2[f_883
R2
R0
w1730296339
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_2.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_2.v
!i122 11
L0 1 18
R4
r1
!s85 0
31
!s108 1732235689.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/mux_2.v|
!i113 1
R5
R6
R7
vPC
Z16 !s110 1732235680
!i10b 1
!s100 KBZojoB7;a2f<?]OoPzJ=3
R1
Iee0YF<;O8>?LF7<WYhdF>1
R2
R0
w1730296341
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PC.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PC.v
!i122 2
L0 1 15
R4
r1
!s85 0
31
!s108 1732235680.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PC.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PC.v|
!i113 1
R5
R6
R7
n@p@c
vPCAdder
R16
!i10b 1
!s100 GM6bLQ1;L<PhF^=mG7g@Q3
R1
I1ez[LOFCIf]OSBRG=JA>62
R2
R0
w1730296343
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PCadder.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PCadder.v
!i122 1
L0 1 9
R4
r1
!s85 0
31
!s108 1732235679.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PCadder.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/PCadder.v|
!i113 1
R5
R6
R7
n@p@c@adder
vram
!s110 1732235691
!i10b 1
!s100 Y_N67AB`4OGm[@o88NnX;1
R1
IQ^;l`F9<6Tmn?[]2TTBhk1
R2
R0
w1732235583
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ram.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ram.v
!i122 12
R3
R4
r1
!s85 0
31
!s108 1732235690.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ram.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/ram.v|
!i113 1
R5
R6
R7
vRuDataWrSrc
R15
!i10b 1
!s100 U`:dkI;]Em7i;;FQ]91Wi2
R1
I:JCTHC8^FUMRTI_@jLMac1
R2
R0
R9
R10
R11
!i122 7
L0 274 15
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@ru@data@wr@src
vRuwr
R8
!i10b 1
!s100 S7[CoiWXNeaKo6_[?cTX;3
R1
IRBcI=Sd[UHS<nkgWk5IQN0
R2
R0
R9
R10
R11
!i122 7
L0 86 18
R4
r1
!s85 0
31
R12
R13
R14
!i113 1
R5
R6
R7
n@ruwr
vtestbench_simulation
!s110 1732235693
!i10b 1
!s100 eYJ`O^d_@;nemg<mb=i><0
R1
I_S]IXc?9nVX93YDU1@@Dn1
R2
R0
w1732223927
8C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/testbench_simulation.v
FC:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/testbench_simulation.v
!i122 14
L0 3 61
R4
r1
!s85 0
31
!s108 1732235692.000000
!s107 C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/testbench_simulation.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog|C:/Users/valen/Escritorio/universidad/6semestre/ArquitecturadeComputadores/Monocicle_in_verilog/testbench_simulation.v|
!i113 1
R5
R6
R7
