# 2강. 디지털논리회로(II) 및 컴퓨터 명령어(I)

## 1. 컴퓨터와 디지털논리회로(2)

### 디지털 논리회로

<img src="./assets/Screenshot 2024-10-01 at 11.15.58 PM.png" alt="Screenshot 2024-10-01 at 11.15.58 PM" style="zoom:80%;" />

<img src="./assets/Screenshot 2024-10-01 at 11.24.59 PM.png" alt="Screenshot 2024-10-01 at 11.24.59 PM" style="zoom:80%;" />



- 조합논리회로(combinational logic circuit)
  - 현재의 입력에 의해서만 출력이 결정되는 논리회로
- 순서논리회로(sequential logic circuit)
  - 조합논리회로에 **저장요소**를 추가한 회로로서, 저장요소의 상태와 입력변수에 의해서 출력이 결정됨



### 기본 연산회로

- 기본 연산회로
  - 가, 감, 승, 제의 산술연산회로
    - 가산기: 덧셈회로
    - 감산기: 뺄셈회로
    - 승산기: 곱셈회로
    - 제산기: 나눗셈회로

#### (1) 가산기

>  2진수의 덧셈을 수행하는 조합논리회로
>
> - 반가산기(HA: Half Adder): 두 비트의 덧셈을 수행
> - 전가산지(FA: Full Adder): 세 비트의 덧셈을 수행

- 반 가산기: 두 비트의 덧셈

  <img src="./assets/Screenshot 2024-10-01 at 11.33.39 PM.png" alt="Screenshot 2024-10-01 at 11.33.39 PM" style="zoom:80%;" />

- 전가산기: 세 비트의 덧셈

  <img src="./assets/Screenshot 2024-10-01 at 11.57.29 PM.png" alt="Screenshot 2024-10-01 at 11.57.29 PM" style="zoom:80%;" />

#### (2) 감산기

> 2진수의 뺄셈을 수행하는 조합논리회로
>
> - 반감산기(HS: Half Subtractor): 두 비트의 뺄셈 수행
> - 전감산기(FS: Full Subtractor): 세 비트의 뺄셈 수행

- 반감산기

  - NOT게이트가 있는 반감산기

  ![Screenshot 2024-11-02 at 11.55.06 PM](./assets/Screenshot 2024-11-02 at 11.55.06 PM.png)

- 전감산기

  - NOT게이트가 있는 전감산기

  ![Screenshot 2024-11-02 at 11.55.44 PM](./assets/Screenshot 2024-11-02 at 11.55.44 PM.png)



#### (3) 가/감산기

- 덧셈과 뺄셈 연산을 가산기만으로 수행

  - 감산기는 가산기에 인버터를 추가한 형태이므로
  - 가산기만 사용해 감산을 수행하면 회로를 최소화할 수 있음

  ![Screenshot 2024-11-02 at 11.57.05 PM](./assets/Screenshot 2024-11-02 at 11.57.05 PM.png)

### 조합논리회로



- 조합논리회로

### 순서논리회로





## 2. 컴퓨터 명령어(1)

### 컴퓨터 명령어 개요



### 컴퓨터 명령어의 구성