
motor_driver_testing.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000466  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000412  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000466  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000498  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000038  00000000  00000000  000004d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000000d4  00000000  00000000  00000510  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000006b  00000000  00000000  000005e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000000e8  00000000  00000000  0000064f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000078  00000000  00000000  00000738  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000199  00000000  00000000  000007b0  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000008d  00000000  00000000  00000949  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000028  00000000  00000000  000009d6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 56 00 	jmp	0xac	; 0xac <__ctors_end>
   4:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
   8:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
   c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  10:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  14:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  18:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  1c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  20:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  24:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  28:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  2c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  30:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  34:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  38:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  3c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  40:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  44:	0c 94 bb 00 	jmp	0x176	; 0x176 <__vector_17>
  48:	0c 94 c7 00 	jmp	0x18e	; 0x18e <__vector_18>
  4c:	0c 94 d2 00 	jmp	0x1a4	; 0x1a4 <__vector_19>
  50:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  54:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  58:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  5c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  60:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  64:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  68:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  6c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  70:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  74:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  78:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  7c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  80:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  84:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  88:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  8c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  90:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  94:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  98:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  9c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a0:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a4:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a8:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>

000000ac <__ctors_end>:
  ac:	11 24       	eor	r1, r1
  ae:	1f be       	out	0x3f, r1	; 63
  b0:	cf ef       	ldi	r28, 0xFF	; 255
  b2:	da e0       	ldi	r29, 0x0A	; 10
  b4:	de bf       	out	0x3e, r29	; 62
  b6:	cd bf       	out	0x3d, r28	; 61
  b8:	0e 94 62 00 	call	0xc4	; 0xc4 <main>
  bc:	0c 94 07 02 	jmp	0x40e	; 0x40e <_exit>

000000c0 <__bad_interrupt>:
  c0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000c4 <main>:

int main(void)
{
	
	//Timer initialization
	clear(TCCR1B,CS12);	//Set timer1 prescaler to /1
  c4:	e1 e8       	ldi	r30, 0x81	; 129
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	80 81       	ld	r24, Z
  ca:	8b 7f       	andi	r24, 0xFB	; 251
  cc:	80 83       	st	Z, r24
	clear(TCCR1B,CS11);
  ce:	80 81       	ld	r24, Z
  d0:	8d 7f       	andi	r24, 0xFD	; 253
  d2:	80 83       	st	Z, r24
	clear(TCCR1B,CS10);
  d4:	80 81       	ld	r24, Z
  d6:	8e 7f       	andi	r24, 0xFE	; 254
  d8:	80 83       	st	Z, r24
	
	clear(TCCR1B,WGM13);	//Use timer mode 4 (up to OCR1A)
  da:	80 81       	ld	r24, Z
  dc:	8f 7e       	andi	r24, 0xEF	; 239
  de:	80 83       	st	Z, r24
	set(TCCR1B,WGM12);
  e0:	80 81       	ld	r24, Z
  e2:	88 60       	ori	r24, 0x08	; 8
  e4:	80 83       	st	Z, r24
	clear(TCCR1A,WGM11);
  e6:	e0 e8       	ldi	r30, 0x80	; 128
  e8:	f0 e0       	ldi	r31, 0x00	; 0
  ea:	80 81       	ld	r24, Z
  ec:	8d 7f       	andi	r24, 0xFD	; 253
  ee:	80 83       	st	Z, r24
	clear(TCCR1A,WGM10);
  f0:	80 81       	ld	r24, Z
  f2:	8e 7f       	andi	r24, 0xFE	; 254
  f4:	80 83       	st	Z, r24

	clear(TCCR1A,COM1B1);		//No change of B6
  f6:	80 81       	ld	r24, Z
  f8:	8f 7d       	andi	r24, 0xDF	; 223
  fa:	80 83       	st	Z, r24
	clear(TCCR1A,COM1B0);
  fc:	80 81       	ld	r24, Z
  fe:	8f 7e       	andi	r24, 0xEF	; 239
 100:	80 83       	st	Z, r24

	OCR1A = CLOCK/PWM_FREQ;
 102:	c8 e8       	ldi	r28, 0x88	; 136
 104:	d0 e0       	ldi	r29, 0x00	; 0
 106:	8a ea       	ldi	r24, 0xAA	; 170
 108:	99 e2       	ldi	r25, 0x29	; 41
 10a:	99 83       	std	Y+1, r25	; 0x01
 10c:	88 83       	st	Y, r24
	OCR1B = (float)OCR1A*0.1;
 10e:	68 81       	ld	r22, Y
 110:	79 81       	ldd	r23, Y+1	; 0x01
 112:	80 e0       	ldi	r24, 0x00	; 0
 114:	90 e0       	ldi	r25, 0x00	; 0
 116:	0e 94 0c 01 	call	0x218	; 0x218 <__floatunsisf>
 11a:	2d ec       	ldi	r18, 0xCD	; 205
 11c:	3c ec       	ldi	r19, 0xCC	; 204
 11e:	4c ec       	ldi	r20, 0xCC	; 204
 120:	5d e3       	ldi	r21, 0x3D	; 61
 122:	0e 94 72 01 	call	0x2e4	; 0x2e4 <__mulsf3>
 126:	0e 94 dd 00 	call	0x1ba	; 0x1ba <__fixunssfsi>
 12a:	70 93 8b 00 	sts	0x008B, r23
 12e:	60 93 8a 00 	sts	0x008A, r22
	OCR1C = (float)OCR1A*0.1;
 132:	68 81       	ld	r22, Y
 134:	79 81       	ldd	r23, Y+1	; 0x01
 136:	80 e0       	ldi	r24, 0x00	; 0
 138:	90 e0       	ldi	r25, 0x00	; 0
 13a:	0e 94 0c 01 	call	0x218	; 0x218 <__floatunsisf>
 13e:	2d ec       	ldi	r18, 0xCD	; 205
 140:	3c ec       	ldi	r19, 0xCC	; 204
 142:	4c ec       	ldi	r20, 0xCC	; 204
 144:	5d e3       	ldi	r21, 0x3D	; 61
 146:	0e 94 72 01 	call	0x2e4	; 0x2e4 <__mulsf3>
 14a:	0e 94 dd 00 	call	0x1ba	; 0x1ba <__fixunssfsi>
 14e:	70 93 8d 00 	sts	0x008D, r23
 152:	60 93 8c 00 	sts	0x008C, r22
	
	set(TIMSK1,OCIE1A); // OCR1A interrupt vector
 156:	ef e6       	ldi	r30, 0x6F	; 111
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	82 60       	ori	r24, 0x02	; 2
 15e:	80 83       	st	Z, r24
	set(TIMSK1,OCIE1B); // OCR1B interrupt vector
 160:	80 81       	ld	r24, Z
 162:	84 60       	ori	r24, 0x04	; 4
 164:	80 83       	st	Z, r24
	set(TIMSK1,OCIE1C); // OCR1C interrupt vector
 166:	80 81       	ld	r24, Z
 168:	88 60       	ori	r24, 0x08	; 8
 16a:	80 83       	st	Z, r24

    set(PORTB,0); // B0 Left motor enable
 16c:	28 9a       	sbi	0x05, 0	; 5
    set(PORTB,2); // B2 Right motor enable
 16e:	2a 9a       	sbi	0x05, 2	; 5
	set(PORTB,1);
 170:	29 9a       	sbi	0x05, 1	; 5
	set(PORTB,3);
 172:	2b 9a       	sbi	0x05, 3	; 5
    while (1) 
    {}
 174:	ff cf       	rjmp	.-2      	; 0x174 <main+0xb0>

00000176 <__vector_17>:
}


/* Motor PWM Control (Enable both at rollover) */
ISR(TIMER1_COMPA_vect){
 176:	1f 92       	push	r1
 178:	0f 92       	push	r0
 17a:	0f b6       	in	r0, 0x3f	; 63
 17c:	0f 92       	push	r0
 17e:	11 24       	eor	r1, r1
	set(PORTB,0); // B0 Left motor enable
 180:	28 9a       	sbi	0x05, 0	; 5
	set(PORTB,2); // B2 Right motor enable
 182:	2a 9a       	sbi	0x05, 2	; 5
}
 184:	0f 90       	pop	r0
 186:	0f be       	out	0x3f, r0	; 63
 188:	0f 90       	pop	r0
 18a:	1f 90       	pop	r1
 18c:	18 95       	reti

0000018e <__vector_18>:

/* Motor PWM Control (Disable left at TCNT1 = OCR1B) */
ISR(TIMER1_COMPB_vect){
 18e:	1f 92       	push	r1
 190:	0f 92       	push	r0
 192:	0f b6       	in	r0, 0x3f	; 63
 194:	0f 92       	push	r0
 196:	11 24       	eor	r1, r1
	clear(PORTB,0); // B0 Left motor disable
 198:	28 98       	cbi	0x05, 0	; 5
}
 19a:	0f 90       	pop	r0
 19c:	0f be       	out	0x3f, r0	; 63
 19e:	0f 90       	pop	r0
 1a0:	1f 90       	pop	r1
 1a2:	18 95       	reti

000001a4 <__vector_19>:

/* Motor PWM Control (Disable right at TCNT1 = OCR1C) */
ISR(TIMER1_COMPC_vect){
 1a4:	1f 92       	push	r1
 1a6:	0f 92       	push	r0
 1a8:	0f b6       	in	r0, 0x3f	; 63
 1aa:	0f 92       	push	r0
 1ac:	11 24       	eor	r1, r1
	clear(PORTB,2); // B2 Right motor disable
 1ae:	2a 98       	cbi	0x05, 2	; 5
}
 1b0:	0f 90       	pop	r0
 1b2:	0f be       	out	0x3f, r0	; 63
 1b4:	0f 90       	pop	r0
 1b6:	1f 90       	pop	r1
 1b8:	18 95       	reti

000001ba <__fixunssfsi>:
 1ba:	0e 94 51 01 	call	0x2a2	; 0x2a2 <__fp_splitA>
 1be:	88 f0       	brcs	.+34     	; 0x1e2 <__fixunssfsi+0x28>
 1c0:	9f 57       	subi	r25, 0x7F	; 127
 1c2:	98 f0       	brcs	.+38     	; 0x1ea <__fixunssfsi+0x30>
 1c4:	b9 2f       	mov	r27, r25
 1c6:	99 27       	eor	r25, r25
 1c8:	b7 51       	subi	r27, 0x17	; 23
 1ca:	b0 f0       	brcs	.+44     	; 0x1f8 <__fixunssfsi+0x3e>
 1cc:	e1 f0       	breq	.+56     	; 0x206 <__fixunssfsi+0x4c>
 1ce:	66 0f       	add	r22, r22
 1d0:	77 1f       	adc	r23, r23
 1d2:	88 1f       	adc	r24, r24
 1d4:	99 1f       	adc	r25, r25
 1d6:	1a f0       	brmi	.+6      	; 0x1de <__fixunssfsi+0x24>
 1d8:	ba 95       	dec	r27
 1da:	c9 f7       	brne	.-14     	; 0x1ce <__fixunssfsi+0x14>
 1dc:	14 c0       	rjmp	.+40     	; 0x206 <__fixunssfsi+0x4c>
 1de:	b1 30       	cpi	r27, 0x01	; 1
 1e0:	91 f0       	breq	.+36     	; 0x206 <__fixunssfsi+0x4c>
 1e2:	0e 94 6b 01 	call	0x2d6	; 0x2d6 <__fp_zero>
 1e6:	b1 e0       	ldi	r27, 0x01	; 1
 1e8:	08 95       	ret
 1ea:	0c 94 6b 01 	jmp	0x2d6	; 0x2d6 <__fp_zero>
 1ee:	67 2f       	mov	r22, r23
 1f0:	78 2f       	mov	r23, r24
 1f2:	88 27       	eor	r24, r24
 1f4:	b8 5f       	subi	r27, 0xF8	; 248
 1f6:	39 f0       	breq	.+14     	; 0x206 <__fixunssfsi+0x4c>
 1f8:	b9 3f       	cpi	r27, 0xF9	; 249
 1fa:	cc f3       	brlt	.-14     	; 0x1ee <__fixunssfsi+0x34>
 1fc:	86 95       	lsr	r24
 1fe:	77 95       	ror	r23
 200:	67 95       	ror	r22
 202:	b3 95       	inc	r27
 204:	d9 f7       	brne	.-10     	; 0x1fc <__fixunssfsi+0x42>
 206:	3e f4       	brtc	.+14     	; 0x216 <__fixunssfsi+0x5c>
 208:	90 95       	com	r25
 20a:	80 95       	com	r24
 20c:	70 95       	com	r23
 20e:	61 95       	neg	r22
 210:	7f 4f       	sbci	r23, 0xFF	; 255
 212:	8f 4f       	sbci	r24, 0xFF	; 255
 214:	9f 4f       	sbci	r25, 0xFF	; 255
 216:	08 95       	ret

00000218 <__floatunsisf>:
 218:	e8 94       	clt
 21a:	09 c0       	rjmp	.+18     	; 0x22e <__floatsisf+0x12>

0000021c <__floatsisf>:
 21c:	97 fb       	bst	r25, 7
 21e:	3e f4       	brtc	.+14     	; 0x22e <__floatsisf+0x12>
 220:	90 95       	com	r25
 222:	80 95       	com	r24
 224:	70 95       	com	r23
 226:	61 95       	neg	r22
 228:	7f 4f       	sbci	r23, 0xFF	; 255
 22a:	8f 4f       	sbci	r24, 0xFF	; 255
 22c:	9f 4f       	sbci	r25, 0xFF	; 255
 22e:	99 23       	and	r25, r25
 230:	a9 f0       	breq	.+42     	; 0x25c <__floatsisf+0x40>
 232:	f9 2f       	mov	r31, r25
 234:	96 e9       	ldi	r25, 0x96	; 150
 236:	bb 27       	eor	r27, r27
 238:	93 95       	inc	r25
 23a:	f6 95       	lsr	r31
 23c:	87 95       	ror	r24
 23e:	77 95       	ror	r23
 240:	67 95       	ror	r22
 242:	b7 95       	ror	r27
 244:	f1 11       	cpse	r31, r1
 246:	f8 cf       	rjmp	.-16     	; 0x238 <__floatsisf+0x1c>
 248:	fa f4       	brpl	.+62     	; 0x288 <__floatsisf+0x6c>
 24a:	bb 0f       	add	r27, r27
 24c:	11 f4       	brne	.+4      	; 0x252 <__floatsisf+0x36>
 24e:	60 ff       	sbrs	r22, 0
 250:	1b c0       	rjmp	.+54     	; 0x288 <__floatsisf+0x6c>
 252:	6f 5f       	subi	r22, 0xFF	; 255
 254:	7f 4f       	sbci	r23, 0xFF	; 255
 256:	8f 4f       	sbci	r24, 0xFF	; 255
 258:	9f 4f       	sbci	r25, 0xFF	; 255
 25a:	16 c0       	rjmp	.+44     	; 0x288 <__floatsisf+0x6c>
 25c:	88 23       	and	r24, r24
 25e:	11 f0       	breq	.+4      	; 0x264 <__floatsisf+0x48>
 260:	96 e9       	ldi	r25, 0x96	; 150
 262:	11 c0       	rjmp	.+34     	; 0x286 <__floatsisf+0x6a>
 264:	77 23       	and	r23, r23
 266:	21 f0       	breq	.+8      	; 0x270 <__floatsisf+0x54>
 268:	9e e8       	ldi	r25, 0x8E	; 142
 26a:	87 2f       	mov	r24, r23
 26c:	76 2f       	mov	r23, r22
 26e:	05 c0       	rjmp	.+10     	; 0x27a <__floatsisf+0x5e>
 270:	66 23       	and	r22, r22
 272:	71 f0       	breq	.+28     	; 0x290 <__floatsisf+0x74>
 274:	96 e8       	ldi	r25, 0x86	; 134
 276:	86 2f       	mov	r24, r22
 278:	70 e0       	ldi	r23, 0x00	; 0
 27a:	60 e0       	ldi	r22, 0x00	; 0
 27c:	2a f0       	brmi	.+10     	; 0x288 <__floatsisf+0x6c>
 27e:	9a 95       	dec	r25
 280:	66 0f       	add	r22, r22
 282:	77 1f       	adc	r23, r23
 284:	88 1f       	adc	r24, r24
 286:	da f7       	brpl	.-10     	; 0x27e <__floatsisf+0x62>
 288:	88 0f       	add	r24, r24
 28a:	96 95       	lsr	r25
 28c:	87 95       	ror	r24
 28e:	97 f9       	bld	r25, 7
 290:	08 95       	ret

00000292 <__fp_split3>:
 292:	57 fd       	sbrc	r21, 7
 294:	90 58       	subi	r25, 0x80	; 128
 296:	44 0f       	add	r20, r20
 298:	55 1f       	adc	r21, r21
 29a:	59 f0       	breq	.+22     	; 0x2b2 <__fp_splitA+0x10>
 29c:	5f 3f       	cpi	r21, 0xFF	; 255
 29e:	71 f0       	breq	.+28     	; 0x2bc <__fp_splitA+0x1a>
 2a0:	47 95       	ror	r20

000002a2 <__fp_splitA>:
 2a2:	88 0f       	add	r24, r24
 2a4:	97 fb       	bst	r25, 7
 2a6:	99 1f       	adc	r25, r25
 2a8:	61 f0       	breq	.+24     	; 0x2c2 <__fp_splitA+0x20>
 2aa:	9f 3f       	cpi	r25, 0xFF	; 255
 2ac:	79 f0       	breq	.+30     	; 0x2cc <__fp_splitA+0x2a>
 2ae:	87 95       	ror	r24
 2b0:	08 95       	ret
 2b2:	12 16       	cp	r1, r18
 2b4:	13 06       	cpc	r1, r19
 2b6:	14 06       	cpc	r1, r20
 2b8:	55 1f       	adc	r21, r21
 2ba:	f2 cf       	rjmp	.-28     	; 0x2a0 <__fp_split3+0xe>
 2bc:	46 95       	lsr	r20
 2be:	f1 df       	rcall	.-30     	; 0x2a2 <__fp_splitA>
 2c0:	08 c0       	rjmp	.+16     	; 0x2d2 <__fp_splitA+0x30>
 2c2:	16 16       	cp	r1, r22
 2c4:	17 06       	cpc	r1, r23
 2c6:	18 06       	cpc	r1, r24
 2c8:	99 1f       	adc	r25, r25
 2ca:	f1 cf       	rjmp	.-30     	; 0x2ae <__fp_splitA+0xc>
 2cc:	86 95       	lsr	r24
 2ce:	71 05       	cpc	r23, r1
 2d0:	61 05       	cpc	r22, r1
 2d2:	08 94       	sec
 2d4:	08 95       	ret

000002d6 <__fp_zero>:
 2d6:	e8 94       	clt

000002d8 <__fp_szero>:
 2d8:	bb 27       	eor	r27, r27
 2da:	66 27       	eor	r22, r22
 2dc:	77 27       	eor	r23, r23
 2de:	cb 01       	movw	r24, r22
 2e0:	97 f9       	bld	r25, 7
 2e2:	08 95       	ret

000002e4 <__mulsf3>:
 2e4:	0e 94 85 01 	call	0x30a	; 0x30a <__mulsf3x>
 2e8:	0c 94 f6 01 	jmp	0x3ec	; 0x3ec <__fp_round>
 2ec:	0e 94 e8 01 	call	0x3d0	; 0x3d0 <__fp_pscA>
 2f0:	38 f0       	brcs	.+14     	; 0x300 <__mulsf3+0x1c>
 2f2:	0e 94 ef 01 	call	0x3de	; 0x3de <__fp_pscB>
 2f6:	20 f0       	brcs	.+8      	; 0x300 <__mulsf3+0x1c>
 2f8:	95 23       	and	r25, r21
 2fa:	11 f0       	breq	.+4      	; 0x300 <__mulsf3+0x1c>
 2fc:	0c 94 df 01 	jmp	0x3be	; 0x3be <__fp_inf>
 300:	0c 94 e5 01 	jmp	0x3ca	; 0x3ca <__fp_nan>
 304:	11 24       	eor	r1, r1
 306:	0c 94 6c 01 	jmp	0x2d8	; 0x2d8 <__fp_szero>

0000030a <__mulsf3x>:
 30a:	0e 94 49 01 	call	0x292	; 0x292 <__fp_split3>
 30e:	70 f3       	brcs	.-36     	; 0x2ec <__mulsf3+0x8>

00000310 <__mulsf3_pse>:
 310:	95 9f       	mul	r25, r21
 312:	c1 f3       	breq	.-16     	; 0x304 <__mulsf3+0x20>
 314:	95 0f       	add	r25, r21
 316:	50 e0       	ldi	r21, 0x00	; 0
 318:	55 1f       	adc	r21, r21
 31a:	62 9f       	mul	r22, r18
 31c:	f0 01       	movw	r30, r0
 31e:	72 9f       	mul	r23, r18
 320:	bb 27       	eor	r27, r27
 322:	f0 0d       	add	r31, r0
 324:	b1 1d       	adc	r27, r1
 326:	63 9f       	mul	r22, r19
 328:	aa 27       	eor	r26, r26
 32a:	f0 0d       	add	r31, r0
 32c:	b1 1d       	adc	r27, r1
 32e:	aa 1f       	adc	r26, r26
 330:	64 9f       	mul	r22, r20
 332:	66 27       	eor	r22, r22
 334:	b0 0d       	add	r27, r0
 336:	a1 1d       	adc	r26, r1
 338:	66 1f       	adc	r22, r22
 33a:	82 9f       	mul	r24, r18
 33c:	22 27       	eor	r18, r18
 33e:	b0 0d       	add	r27, r0
 340:	a1 1d       	adc	r26, r1
 342:	62 1f       	adc	r22, r18
 344:	73 9f       	mul	r23, r19
 346:	b0 0d       	add	r27, r0
 348:	a1 1d       	adc	r26, r1
 34a:	62 1f       	adc	r22, r18
 34c:	83 9f       	mul	r24, r19
 34e:	a0 0d       	add	r26, r0
 350:	61 1d       	adc	r22, r1
 352:	22 1f       	adc	r18, r18
 354:	74 9f       	mul	r23, r20
 356:	33 27       	eor	r19, r19
 358:	a0 0d       	add	r26, r0
 35a:	61 1d       	adc	r22, r1
 35c:	23 1f       	adc	r18, r19
 35e:	84 9f       	mul	r24, r20
 360:	60 0d       	add	r22, r0
 362:	21 1d       	adc	r18, r1
 364:	82 2f       	mov	r24, r18
 366:	76 2f       	mov	r23, r22
 368:	6a 2f       	mov	r22, r26
 36a:	11 24       	eor	r1, r1
 36c:	9f 57       	subi	r25, 0x7F	; 127
 36e:	50 40       	sbci	r21, 0x00	; 0
 370:	9a f0       	brmi	.+38     	; 0x398 <__mulsf3_pse+0x88>
 372:	f1 f0       	breq	.+60     	; 0x3b0 <__mulsf3_pse+0xa0>
 374:	88 23       	and	r24, r24
 376:	4a f0       	brmi	.+18     	; 0x38a <__mulsf3_pse+0x7a>
 378:	ee 0f       	add	r30, r30
 37a:	ff 1f       	adc	r31, r31
 37c:	bb 1f       	adc	r27, r27
 37e:	66 1f       	adc	r22, r22
 380:	77 1f       	adc	r23, r23
 382:	88 1f       	adc	r24, r24
 384:	91 50       	subi	r25, 0x01	; 1
 386:	50 40       	sbci	r21, 0x00	; 0
 388:	a9 f7       	brne	.-22     	; 0x374 <__mulsf3_pse+0x64>
 38a:	9e 3f       	cpi	r25, 0xFE	; 254
 38c:	51 05       	cpc	r21, r1
 38e:	80 f0       	brcs	.+32     	; 0x3b0 <__mulsf3_pse+0xa0>
 390:	0c 94 df 01 	jmp	0x3be	; 0x3be <__fp_inf>
 394:	0c 94 6c 01 	jmp	0x2d8	; 0x2d8 <__fp_szero>
 398:	5f 3f       	cpi	r21, 0xFF	; 255
 39a:	e4 f3       	brlt	.-8      	; 0x394 <__mulsf3_pse+0x84>
 39c:	98 3e       	cpi	r25, 0xE8	; 232
 39e:	d4 f3       	brlt	.-12     	; 0x394 <__mulsf3_pse+0x84>
 3a0:	86 95       	lsr	r24
 3a2:	77 95       	ror	r23
 3a4:	67 95       	ror	r22
 3a6:	b7 95       	ror	r27
 3a8:	f7 95       	ror	r31
 3aa:	e7 95       	ror	r30
 3ac:	9f 5f       	subi	r25, 0xFF	; 255
 3ae:	c1 f7       	brne	.-16     	; 0x3a0 <__mulsf3_pse+0x90>
 3b0:	fe 2b       	or	r31, r30
 3b2:	88 0f       	add	r24, r24
 3b4:	91 1d       	adc	r25, r1
 3b6:	96 95       	lsr	r25
 3b8:	87 95       	ror	r24
 3ba:	97 f9       	bld	r25, 7
 3bc:	08 95       	ret

000003be <__fp_inf>:
 3be:	97 f9       	bld	r25, 7
 3c0:	9f 67       	ori	r25, 0x7F	; 127
 3c2:	80 e8       	ldi	r24, 0x80	; 128
 3c4:	70 e0       	ldi	r23, 0x00	; 0
 3c6:	60 e0       	ldi	r22, 0x00	; 0
 3c8:	08 95       	ret

000003ca <__fp_nan>:
 3ca:	9f ef       	ldi	r25, 0xFF	; 255
 3cc:	80 ec       	ldi	r24, 0xC0	; 192
 3ce:	08 95       	ret

000003d0 <__fp_pscA>:
 3d0:	00 24       	eor	r0, r0
 3d2:	0a 94       	dec	r0
 3d4:	16 16       	cp	r1, r22
 3d6:	17 06       	cpc	r1, r23
 3d8:	18 06       	cpc	r1, r24
 3da:	09 06       	cpc	r0, r25
 3dc:	08 95       	ret

000003de <__fp_pscB>:
 3de:	00 24       	eor	r0, r0
 3e0:	0a 94       	dec	r0
 3e2:	12 16       	cp	r1, r18
 3e4:	13 06       	cpc	r1, r19
 3e6:	14 06       	cpc	r1, r20
 3e8:	05 06       	cpc	r0, r21
 3ea:	08 95       	ret

000003ec <__fp_round>:
 3ec:	09 2e       	mov	r0, r25
 3ee:	03 94       	inc	r0
 3f0:	00 0c       	add	r0, r0
 3f2:	11 f4       	brne	.+4      	; 0x3f8 <__fp_round+0xc>
 3f4:	88 23       	and	r24, r24
 3f6:	52 f0       	brmi	.+20     	; 0x40c <__fp_round+0x20>
 3f8:	bb 0f       	add	r27, r27
 3fa:	40 f4       	brcc	.+16     	; 0x40c <__fp_round+0x20>
 3fc:	bf 2b       	or	r27, r31
 3fe:	11 f4       	brne	.+4      	; 0x404 <__fp_round+0x18>
 400:	60 ff       	sbrs	r22, 0
 402:	04 c0       	rjmp	.+8      	; 0x40c <__fp_round+0x20>
 404:	6f 5f       	subi	r22, 0xFF	; 255
 406:	7f 4f       	sbci	r23, 0xFF	; 255
 408:	8f 4f       	sbci	r24, 0xFF	; 255
 40a:	9f 4f       	sbci	r25, 0xFF	; 255
 40c:	08 95       	ret

0000040e <_exit>:
 40e:	f8 94       	cli

00000410 <__stop_program>:
 410:	ff cf       	rjmp	.-2      	; 0x410 <__stop_program>
