TimeQuest Timing Analyzer report for mic1
Mon Dec 09 16:01:06 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.54 MHz ; 21.54 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -22.708 ; -4248.645     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.658 ; -25.583       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -22.708 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 23.187     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.631 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.057     ; 22.110     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.213 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.248     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.197 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.232     ;
; -21.098 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                        ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 1.000        ; -2.706     ; 19.428     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -21.015 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.048     ; 21.503     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.967 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 23.002     ;
; -20.742 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 1.000        ; -2.350     ; 19.428     ;
; -20.742 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 1.000        ; -2.941     ; 18.837     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.657 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.692     ;
; -20.644 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 1.000        ; -2.941     ; 18.739     ;
; -20.639 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 1.000        ; -2.698     ; 18.977     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.521 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 1.487      ; 22.544     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.452 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.292      ; 23.280     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.430 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.537      ; 23.503     ;
; -20.342 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.377     ;
; -20.342 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.377     ;
; -20.342 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.377     ;
; -20.342 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.377     ;
; -20.342 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.499      ; 22.377     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.658 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 3.248      ;
; -2.638 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 3.268      ;
; -1.790 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.116      ;
; -1.682 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.642      ; 4.226      ;
; -1.667 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.239      ;
; -1.641 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.629      ; 4.254      ;
; -1.619 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.287      ;
; -1.543 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.643      ; 4.366      ;
; -1.534 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.629      ; 4.361      ;
; -1.496 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.410      ;
; -1.448 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.629      ; 4.447      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.364 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 4.984      ;
; -1.355 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.642      ; 4.553      ;
; -1.311 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                       ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 4.042      ; 2.997      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.301 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.046      ;
; -1.293 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.629      ; 4.602      ;
; -1.199 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.707      ;
; -1.153 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.027      ; 3.140      ;
; -1.121 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.785      ;
; -1.115 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 4.052      ; 3.203      ;
; -1.074 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 4.039      ; 3.231      ;
; -1.052 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.643      ; 4.857      ;
; -1.036 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.627      ; 4.857      ;
; -1.027 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.043      ; 3.282      ;
; -1.015 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.891      ;
; -1.002 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.642      ; 4.906      ;
; -0.981 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                        ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 4.042      ; 3.327      ;
; -0.933 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.640      ; 4.973      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.906 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.441      ;
; -0.877 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.634      ; 5.023      ;
; -0.863 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.073      ; 4.476      ;
; -0.863 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 4.052      ; 3.455      ;
; -0.862 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 4.035      ; 3.439      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.853 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 6.582      ; 5.495      ;
; -0.852 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.081      ; 4.495      ;
; -0.850 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.078      ; 4.494      ;
; -0.811 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.036      ; 3.491      ;
; -0.794 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.643      ; 5.115      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.784 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.551      ;
; -0.770 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.627      ; 5.123      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.768 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 6.569      ; 5.567      ;
; -0.763 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.635      ; 5.138      ;
; -0.760 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 4.039      ; 3.545      ;
; -0.742 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst8                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.053      ; 3.577      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
; -0.738 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.581      ; 5.609      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.286  ; 2.286  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.918  ; 1.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.820  ; 1.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.864  ; 1.864  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 2.107  ; 2.107  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.901  ; 1.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.646  ; 1.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.351  ; 1.351  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.905  ; 1.905  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.526  ; 1.526  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.804  ; 1.804  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.904  ; 1.904  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.837  ; 1.837  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.032  ; 2.032  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.042  ; 1.042  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.808  ; 1.808  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.840  ; 1.840  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.003  ; 2.003  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.984  ; 1.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.483  ; 1.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.562  ; 1.562  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.765  ; 1.765  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.263  ; 1.263  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.930  ; 1.930  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.266  ; 2.266  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.456  ; 1.456  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 2.286  ; 2.286  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.617  ; 1.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.911  ; 1.911  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.566  ; 1.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.615  ; 1.615  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.683  ; 1.683  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.899  ; 1.899  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.384 ; -0.384 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.629  ; 2.629  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.558  ; 3.558  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.707  ; 3.707  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 2.658  ; 2.658  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.517  ; 3.517  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.646  ; 2.646  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.812 ; -0.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.688 ; -1.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.590 ; -1.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.634 ; -1.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.877 ; -1.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.671 ; -1.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.416 ; -1.416 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.121 ; -1.121 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.675 ; -1.675 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.296 ; -1.296 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.574 ; -1.574 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.674 ; -1.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.607 ; -1.607 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.802 ; -1.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.812 ; -0.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.578 ; -1.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.610 ; -1.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.773 ; -1.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.754 ; -1.754 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.253 ; -1.253 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.332 ; -1.332 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.535 ; -1.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.033 ; -1.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.700 ; -1.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -2.036 ; -2.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.226 ; -1.226 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -2.056 ; -2.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.387 ; -1.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.681 ; -1.681 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.336 ; -1.336 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.385 ; -1.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.669 ; -1.669 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.132  ; 1.132  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.132  ; 1.132  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.393 ; -2.393 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -2.750 ; -2.750 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -2.918 ; -2.918 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -2.410 ; -2.410 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.632 ; -2.632 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -2.210 ; -2.210 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -3.146 ; -3.146 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.856 ; 14.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.449 ; 13.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.406 ; 13.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.662 ; 14.662 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.817 ; 13.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.527 ; 13.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.621 ; 14.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.321 ; 13.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.714 ; 13.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.232 ; 14.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.704 ; 13.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.116 ; 14.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.342 ; 14.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.856 ; 14.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.178 ; 14.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.078 ; 14.078 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 13.859 ; 13.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.166 ; 14.166 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.017 ; 14.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.503 ; 13.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.418 ; 14.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.776 ; 14.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 10.371 ; 10.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.285  ; 9.285  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.418  ; 9.418  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.174 ; 10.174 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.079  ; 9.079  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.984  ; 9.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.409  ; 9.409  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.944  ; 9.944  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 9.951  ; 9.951  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.866  ; 9.866  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.954  ; 9.954  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.757  ; 9.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.916  ; 9.916  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.673  ; 9.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.060 ; 10.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.786  ; 9.786  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 9.129  ; 9.129  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.087  ; 9.087  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.408  ; 9.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.371 ; 10.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.993  ; 9.993  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.336  ; 9.336  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.307  ; 9.307  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.064  ; 6.064  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.338  ; 8.338  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 7.959  ; 7.959  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.347  ; 8.347  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.464 ; 10.464 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.131  ; 8.131  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.831  ; 8.831  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.406  ; 7.406  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.714  ; 8.714  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.643  ; 7.643  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.414  ; 8.414  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.080  ; 8.080  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.890  ; 7.890  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.464 ; 10.464 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.604 ; 10.604 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.524 ; 10.524 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.409 ; 10.409 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.530 ; 10.530 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.661  ; 9.661  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.446 ; 10.446 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.276 ; 10.276 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.631  ; 9.631  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.966  ; 9.966  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.296 ; 10.296 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.385 ; 10.385 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.729 ; 10.729 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.669  ; 9.669  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.015 ; 10.015 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.101 ; 10.101 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.145 ; 10.145 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 11.035 ; 11.035 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.012 ; 11.012 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.874 ; 10.874 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.994  ; 9.994  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.503 ; 11.503 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.224 ; 10.224 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.944  ; 9.944  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.958  ; 9.958  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.094 ; 10.094 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.503 ; 11.503 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.100 ; 11.100 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.185 ; 10.185 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.038 ; 10.038 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.162 ; 10.162 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.131 ; 10.131 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.245 ; 10.245 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.904  ; 9.904  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.210 ; 10.210 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.248 ; 10.248 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.430 ; 10.430 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.672  ; 9.672  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.103 ; 10.103 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.938  ; 9.938  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.929  ; 9.929  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.975  ; 9.975  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.514  ; 9.514  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.754  ; 9.754  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.738  ; 9.738  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.813  ; 9.813  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.521  ; 9.521  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.490  ; 9.490  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.058 ; 13.058 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.247 ; 12.247 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.948 ; 12.948 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.525 ; 11.525 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.836 ; 12.836 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.760 ; 11.760 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.532 ; 12.532 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.200 ; 12.200 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.013 ; 12.013 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.058 ; 13.058 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.449 ; 13.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.406 ; 13.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.662 ; 14.662 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.817 ; 13.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.527 ; 13.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.621 ; 14.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.321 ; 13.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.714 ; 13.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.232 ; 14.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.704 ; 13.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.116 ; 14.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.342 ; 14.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.856 ; 14.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.178 ; 14.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.078 ; 14.078 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 13.859 ; 13.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.166 ; 14.166 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.017 ; 14.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.503 ; 13.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.418 ; 14.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.776 ; 14.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.285  ; 9.285  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.418  ; 9.418  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.174 ; 10.174 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.079  ; 9.079  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.984  ; 9.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.409  ; 9.409  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.944  ; 9.944  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 9.951  ; 9.951  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.866  ; 9.866  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.954  ; 9.954  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.757  ; 9.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.916  ; 9.916  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.673  ; 9.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.060 ; 10.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.786  ; 9.786  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 9.129  ; 9.129  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.087  ; 9.087  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.408  ; 9.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.371 ; 10.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.993  ; 9.993  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.336  ; 9.336  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.307  ; 9.307  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.064  ; 6.064  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 7.959  ; 7.959  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.338  ; 8.338  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 7.959  ; 7.959  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.347  ; 8.347  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.406  ; 7.406  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.131  ; 8.131  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.831  ; 8.831  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.406  ; 7.406  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.714  ; 8.714  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.643  ; 7.643  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.414  ; 8.414  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.080  ; 8.080  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.890  ; 7.890  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.107 ; 10.107 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.631  ; 9.631  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.604 ; 10.604 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.524 ; 10.524 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.409 ; 10.409 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.530 ; 10.530 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.661  ; 9.661  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.446 ; 10.446 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.276 ; 10.276 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.631  ; 9.631  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.966  ; 9.966  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.296 ; 10.296 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.385 ; 10.385 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.729 ; 10.729 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.669  ; 9.669  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.015 ; 10.015 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.101 ; 10.101 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.145 ; 10.145 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 11.035 ; 11.035 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.012 ; 11.012 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.874 ; 10.874 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.994  ; 9.994  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.490  ; 9.490  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.224 ; 10.224 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.944  ; 9.944  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.958  ; 9.958  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.094 ; 10.094 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.503 ; 11.503 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.100 ; 11.100 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.185 ; 10.185 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.038 ; 10.038 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.162 ; 10.162 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.131 ; 10.131 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.245 ; 10.245 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.904  ; 9.904  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.210 ; 10.210 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.248 ; 10.248 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.430 ; 10.430 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.672  ; 9.672  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.103 ; 10.103 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.938  ; 9.938  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.929  ; 9.929  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.975  ; 9.975  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.514  ; 9.514  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.754  ; 9.754  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.738  ; 9.738  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.813  ; 9.813  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.521  ; 9.521  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.490  ; 9.490  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.936 ; 10.936 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.703 ; 11.703 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.368 ; 12.368 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 10.936 ; 10.936 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.253 ; 12.253 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.215 ; 11.215 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.945 ; 11.945 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.573 ; 11.573 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.462 ; 11.462 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.270 ; 12.270 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.039 ; -1890.224     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.332 ; -16.292       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -10.039 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.509     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.535  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.005     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.329  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.526     ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.313  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 9.791      ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.307  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.504     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.241  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.438     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.104  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.653      ; 10.289     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -9.084  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.281     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.972  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.665      ; 10.169     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.895  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.523     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.839  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.276      ; 10.647     ;
; -8.838  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.187      ; 10.557     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.332 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.494      ;
; -1.332 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.494      ;
; -0.955 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 1.872      ;
; -0.933 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.893      ;
; -0.919 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 1.897      ;
; -0.888 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 1.928      ;
; -0.880 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 1.947      ;
; -0.870 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.956      ;
; -0.842 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 1.984      ;
; -0.816 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.000      ;
; -0.780 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.047      ;
; -0.779 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.047      ;
; -0.762 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.054      ;
; -0.707 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.119      ;
; -0.667 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.159      ;
; -0.654 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.842      ; 1.340      ;
; -0.640 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.187      ;
; -0.639 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.188      ;
; -0.616 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.199      ;
; -0.590 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.236      ;
; -0.581 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.245      ;
; -0.578 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 2.026      ;
; -0.574 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 2.030      ;
; -0.571 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.851      ; 1.432      ;
; -0.560 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.828      ; 1.420      ;
; -0.559 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.445      ; 2.038      ;
; -0.554 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.668      ; 2.266      ;
; -0.542 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.285      ;
; -0.535 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.840      ; 1.457      ;
; -0.530 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.286      ;
; -0.526 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.842      ; 1.468      ;
; -0.526 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.289      ;
; -0.511 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.842      ; 1.483      ;
; -0.502 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.666      ; 2.316      ;
; -0.500 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.669      ; 2.321      ;
; -0.499 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.316      ;
; -0.488 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.666      ; 2.330      ;
; -0.474 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.668      ; 2.346      ;
; -0.452 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.655      ; 2.355      ;
; -0.450 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.459      ; 2.161      ;
; -0.449 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.367      ;
; -0.436 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.457      ; 2.173      ;
; -0.436 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.445      ; 2.161      ;
; -0.421 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 1.840      ; 1.571      ;
; -0.420 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.834      ; 1.566      ;
; -0.420 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.669      ; 2.401      ;
; -0.419 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.407      ;
; -0.417 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.850      ; 1.585      ;
; -0.417 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.851      ; 1.586      ;
; -0.409 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.406      ;
; -0.404 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.668      ; 2.416      ;
; -0.397 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.438      ; 2.193      ;
; -0.394 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.836      ; 1.594      ;
; -0.392 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.438      ; 2.198      ;
; -0.369 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.669      ; 2.452      ;
; -0.366 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.850      ; 1.636      ;
; -0.365 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.669      ; 2.456      ;
; -0.359 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.664      ; 2.457      ;
; -0.356 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.470      ;
; -0.349 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.840      ; 1.643      ;
; -0.343 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 2.261      ;
; -0.343 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.484      ;
; -0.342 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.837      ; 1.647      ;
; -0.342 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 2.243      ;
; -0.339 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.487      ;
; -0.335 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.841      ; 1.658      ;
; -0.332 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.438      ; 2.258      ;
; -0.329 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.837      ; 1.660      ;
; -0.324 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.502      ;
; -0.314 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.442      ; 2.280      ;
; -0.302 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.445      ; 2.295      ;
; -0.296 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.450      ; 2.306      ;
; -0.293 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.666      ; 2.525      ;
; -0.291 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.842      ; 1.703      ;
; -0.280 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 1.837      ; 1.709      ;
; -0.280 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 2.324      ;
; -0.279 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 2.306      ;
; -0.276 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.834      ; 1.710      ;
; -0.276 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.851      ; 1.727      ;
; -0.272 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.442      ; 2.322      ;
; -0.267 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.452      ; 2.337      ;
; -0.263 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.443      ; 2.332      ;
; -0.262 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.828      ; 1.718      ;
; -0.256 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.443      ; 2.339      ;
; -0.247 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.668      ; 2.573      ;
; -0.246 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.852      ; 1.758      ;
; -0.246 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.447      ; 2.353      ;
; -0.243 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.675      ; 2.584      ;
; -0.236 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.843      ; 1.759      ;
; -0.234 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.828      ; 1.746      ;
; -0.233 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.663      ; 2.582      ;
; -0.233 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.595      ;
; -0.231 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.457      ; 2.378      ;
; -0.229 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.459      ; 2.382      ;
; -0.228 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.445      ; 2.369      ;
; -0.222 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.674      ; 2.604      ;
; -0.220 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.608      ;
; -0.219 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.836      ; 1.769      ;
; -0.218 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.445      ; 2.379      ;
; -0.210 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.443      ; 2.385      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_sg91:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.143  ; 1.143  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.000  ; 1.000  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.907  ; 0.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.986  ; 0.986  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.095  ; 1.095  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.986  ; 0.986  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.879  ; 0.879  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.702  ; 0.702  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.946  ; 0.946  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.784  ; 0.784  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.893  ; 0.893  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.982  ; 0.982  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.950  ; 0.950  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.027  ; 1.027  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.523  ; 0.523  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.897  ; 0.897  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.927  ; 0.927  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.989  ; 0.989  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.977  ; 0.977  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.740  ; 0.740  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.776  ; 0.776  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.622  ; 0.622  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.947  ; 0.947  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.122  ; 1.122  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.738  ; 0.738  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.143  ; 1.143  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.801  ; 0.801  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.953  ; 0.953  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.826  ; 0.826  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.856  ; 0.856  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.882  ; 0.882  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.929  ; 0.929  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.906  ; 1.906  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.665 ; -0.665 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.339  ; 1.339  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.750  ; 1.750  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.865  ; 1.865  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.361  ; 1.361  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.748  ; 1.748  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.349  ; 1.349  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.906  ; 1.906  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.403 ; -0.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.880 ; -0.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.787 ; -0.787 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.866 ; -0.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.975 ; -0.975 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.866 ; -0.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.759 ; -0.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.582 ; -0.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.664 ; -0.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.773 ; -0.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.862 ; -0.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.830 ; -0.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.907 ; -0.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.403 ; -0.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.777 ; -0.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.807 ; -0.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.869 ; -0.869 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.857 ; -0.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.620 ; -0.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.656 ; -0.656 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.502 ; -0.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.827 ; -0.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.002 ; -1.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.618 ; -0.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.023 ; -1.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.681 ; -0.681 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.833 ; -0.833 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.706 ; -0.706 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.736 ; -0.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.762 ; -0.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.809 ; -0.809 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.010  ; 1.010  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.010  ; 1.010  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.215 ; -1.215 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.357 ; -1.357 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.219 ; -1.219 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.314 ; -1.314 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.092 ; -1.092 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.619 ; -1.619 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.093 ; 7.093 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.132 ; 7.132 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.110 ; 7.110 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.796 ; 7.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.356 ; 7.356 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.216 ; 7.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.368 ; 7.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.718 ; 7.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.051 ; 7.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.666 ; 7.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.613 ; 7.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.262 ; 7.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.492 ; 7.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.248 ; 7.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.500 ; 7.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.527 ; 7.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.628 ; 7.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.642 ; 7.642 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.543 ; 7.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.456 ; 7.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.378 ; 7.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.519 ; 7.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.190 ; 7.190 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.653 ; 7.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.787 ; 7.787 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.413 ; 7.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.388 ; 7.388 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.280 ; 5.280 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.237 ; 5.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.232 ; 5.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.324 ; 5.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.548 ; 5.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.507 ; 5.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.540 ; 5.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.138 ; 5.138 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.547 ; 5.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.219 ; 5.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.158 ; 5.158 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.613 ; 3.613 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.963 ; 4.963 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.798 ; 4.798 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.756 ; 4.756 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.963 ; 4.963 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.052 ; 5.052 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.317 ; 4.317 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.913 ; 4.913 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.556 ; 4.556 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.229 ; 6.229 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.626 ; 5.626 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.593 ; 5.593 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.871 ; 5.871 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.343 ; 5.343 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.753 ; 5.753 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.229 ; 6.229 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.652 ; 5.652 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.900 ; 5.900 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.654 ; 5.654 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.028 ; 6.028 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.999 ; 5.999 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.508 ; 5.508 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.645 ; 6.645 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.084 ; 6.084 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.951 ; 5.951 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.944 ; 5.944 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.965 ; 5.965 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.645 ; 6.645 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.685 ; 5.685 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.607 ; 5.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.669 ; 5.669 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.530 ; 5.530 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.907 ; 5.907 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.641 ; 5.641 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.798 ; 5.798 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.937 ; 5.937 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.968 ; 5.968 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.243 ; 6.243 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.840 ; 5.840 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.948 ; 5.948 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.954 ; 5.954 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.025 ; 6.025 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.903 ; 5.903 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.805 ; 5.805 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.920 ; 5.920 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.902 ; 5.902 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.811 ; 5.811 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.789 ; 5.789 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.488 ; 7.488 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.197 ; 7.197 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.488 ; 7.488 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.754 ; 6.754 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.470 ; 7.470 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.866 ; 6.866 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.348 ; 7.348 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.063 ; 7.063 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.996 ; 6.996 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.416 ; 7.416 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.093 ; 7.093 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.132 ; 7.132 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.110 ; 7.110 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.796 ; 7.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.356 ; 7.356 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.216 ; 7.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.368 ; 7.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.718 ; 7.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.051 ; 7.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.666 ; 7.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.613 ; 7.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.262 ; 7.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.492 ; 7.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.248 ; 7.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.500 ; 7.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.527 ; 7.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.628 ; 7.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.642 ; 7.642 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.543 ; 7.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.456 ; 7.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.378 ; 7.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.519 ; 7.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.190 ; 7.190 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.653 ; 7.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.787 ; 7.787 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.413 ; 7.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.388 ; 7.388 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.280 ; 5.280 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.237 ; 5.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.232 ; 5.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.324 ; 5.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.548 ; 5.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.507 ; 5.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.540 ; 5.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.138 ; 5.138 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.547 ; 5.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.219 ; 5.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.158 ; 5.158 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.613 ; 3.613 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.798 ; 4.798 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.756 ; 4.756 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.963 ; 4.963 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.317 ; 4.317 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.052 ; 5.052 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.317 ; 4.317 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.913 ; 4.913 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.556 ; 4.556 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.626 ; 5.626 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.593 ; 5.593 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.871 ; 5.871 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.343 ; 5.343 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.753 ; 5.753 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.229 ; 6.229 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.652 ; 5.652 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.900 ; 5.900 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.654 ; 5.654 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.028 ; 6.028 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.999 ; 5.999 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.508 ; 5.508 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.530 ; 5.530 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.084 ; 6.084 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.951 ; 5.951 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.944 ; 5.944 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.965 ; 5.965 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.645 ; 6.645 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.685 ; 5.685 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.607 ; 5.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.669 ; 5.669 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.530 ; 5.530 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.907 ; 5.907 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.641 ; 5.641 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.798 ; 5.798 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.937 ; 5.937 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.968 ; 5.968 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.243 ; 6.243 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.840 ; 5.840 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.948 ; 5.948 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.954 ; 5.954 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.025 ; 6.025 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.903 ; 5.903 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.805 ; 5.805 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.920 ; 5.920 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.902 ; 5.902 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.811 ; 5.811 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.789 ; 5.789 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.467 ; 6.467 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.927 ; 6.927 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.205 ; 7.205 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.467 ; 6.467 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.186 ; 7.186 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.599 ; 6.599 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.063 ; 7.063 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.767 ; 6.767 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.723 ; 6.723 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.096 ; 7.096 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -22.708   ; -2.658  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -22.708   ; -2.658  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4248.645 ; -25.583 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4248.645 ; -25.583 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.286  ; 2.286  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.918  ; 1.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.820  ; 1.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.864  ; 1.864  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 2.107  ; 2.107  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.901  ; 1.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.646  ; 1.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.351  ; 1.351  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.905  ; 1.905  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.526  ; 1.526  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.804  ; 1.804  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.904  ; 1.904  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.837  ; 1.837  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.032  ; 2.032  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.042  ; 1.042  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.808  ; 1.808  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.840  ; 1.840  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.003  ; 2.003  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.984  ; 1.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.483  ; 1.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.562  ; 1.562  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.765  ; 1.765  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.263  ; 1.263  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.930  ; 1.930  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.266  ; 2.266  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.456  ; 1.456  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 2.286  ; 2.286  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.617  ; 1.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.911  ; 1.911  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.566  ; 1.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.615  ; 1.615  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.683  ; 1.683  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.899  ; 1.899  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.384 ; -0.384 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.629  ; 2.629  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.558  ; 3.558  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.707  ; 3.707  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 2.658  ; 2.658  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.517  ; 3.517  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.646  ; 2.646  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.403 ; -0.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.880 ; -0.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.787 ; -0.787 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.866 ; -0.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.975 ; -0.975 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.866 ; -0.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.759 ; -0.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.582 ; -0.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.664 ; -0.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.773 ; -0.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.862 ; -0.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.830 ; -0.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.907 ; -0.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.403 ; -0.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.777 ; -0.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.807 ; -0.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.869 ; -0.869 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.857 ; -0.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.620 ; -0.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.656 ; -0.656 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.502 ; -0.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.827 ; -0.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.002 ; -1.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.618 ; -0.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.023 ; -1.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.681 ; -0.681 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.833 ; -0.833 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.706 ; -0.706 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.736 ; -0.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.762 ; -0.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.809 ; -0.809 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.132  ; 1.132  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.132  ; 1.132  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.215 ; -1.215 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.357 ; -1.357 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.219 ; -1.219 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.314 ; -1.314 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.092 ; -1.092 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.619 ; -1.619 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.856 ; 14.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 13.449 ; 13.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.406 ; 13.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.662 ; 14.662 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.817 ; 13.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.527 ; 13.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.338 ; 14.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.621 ; 14.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 13.321 ; 13.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.714 ; 13.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.232 ; 14.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.704 ; 13.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.116 ; 14.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.159 ; 14.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.342 ; 14.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.856 ; 14.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.178 ; 14.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.078 ; 14.078 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 13.859 ; 13.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.166 ; 14.166 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.017 ; 14.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.503 ; 13.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.418 ; 14.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.776 ; 14.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 10.371 ; 10.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.285  ; 9.285  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.418  ; 9.418  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.174 ; 10.174 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.079  ; 9.079  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.984  ; 9.984  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.409  ; 9.409  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.944  ; 9.944  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 9.951  ; 9.951  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 9.866  ; 9.866  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.954  ; 9.954  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 9.757  ; 9.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.916  ; 9.916  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.673  ; 9.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.060 ; 10.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.786  ; 9.786  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 9.129  ; 9.129  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.087  ; 9.087  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.408  ; 9.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.371 ; 10.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.993  ; 9.993  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.336  ; 9.336  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.307  ; 9.307  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.064  ; 6.064  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.338  ; 8.338  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 7.959  ; 7.959  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.347  ; 8.347  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.218  ; 8.218  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.464 ; 10.464 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.131  ; 8.131  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.831  ; 8.831  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.406  ; 7.406  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.714  ; 8.714  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.643  ; 7.643  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.414  ; 8.414  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.080  ; 8.080  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.890  ; 7.890  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.464 ; 10.464 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.604 ; 10.604 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.524 ; 10.524 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.226 ; 10.226 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.409 ; 10.409 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.530 ; 10.530 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.661  ; 9.661  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.446 ; 10.446 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.276 ; 10.276 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.631  ; 9.631  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.224 ; 10.224 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.966  ; 9.966  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.296 ; 10.296 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.385 ; 10.385 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.729 ; 10.729 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.669  ; 9.669  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.015 ; 10.015 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.101 ; 10.101 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.145 ; 10.145 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 11.035 ; 11.035 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.012 ; 11.012 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.874 ; 10.874 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.994  ; 9.994  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.503 ; 11.503 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.224 ; 10.224 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.944  ; 9.944  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.923  ; 9.923  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.958  ; 9.958  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.094 ; 10.094 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.503 ; 11.503 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.100 ; 11.100 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.185 ; 10.185 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.038 ; 10.038 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.162 ; 10.162 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.131 ; 10.131 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.245 ; 10.245 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.904  ; 9.904  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.210 ; 10.210 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.248 ; 10.248 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.430 ; 10.430 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.672  ; 9.672  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.103 ; 10.103 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.938  ; 9.938  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.929  ; 9.929  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.975  ; 9.975  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.514  ; 9.514  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.736  ; 9.736  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 9.754  ; 9.754  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.738  ; 9.738  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.813  ; 9.813  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.521  ; 9.521  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.490  ; 9.490  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.058 ; 13.058 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.247 ; 12.247 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.948 ; 12.948 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.525 ; 11.525 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.836 ; 12.836 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.760 ; 11.760 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.532 ; 12.532 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.200 ; 12.200 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.013 ; 12.013 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.058 ; 13.058 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.093 ; 7.093 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.132 ; 7.132 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.110 ; 7.110 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.796 ; 7.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.356 ; 7.356 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.083 ; 7.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.216 ; 7.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.368 ; 7.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.718 ; 7.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.051 ; 7.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.666 ; 7.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.613 ; 7.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.262 ; 7.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.492 ; 7.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.248 ; 7.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.500 ; 7.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.527 ; 7.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.628 ; 7.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.642 ; 7.642 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.543 ; 7.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.456 ; 7.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.378 ; 7.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.519 ; 7.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.190 ; 7.190 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.653 ; 7.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.787 ; 7.787 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.413 ; 7.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.388 ; 7.388 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.280 ; 5.280 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.237 ; 5.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.232 ; 5.232 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.324 ; 5.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.548 ; 5.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.507 ; 5.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.540 ; 5.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.138 ; 5.138 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.547 ; 5.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.410 ; 5.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.219 ; 5.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.158 ; 5.158 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.613 ; 3.613 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.798 ; 4.798 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.756 ; 4.756 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.963 ; 4.963 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.317 ; 4.317 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.052 ; 5.052 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.317 ; 4.317 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.913 ; 4.913 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.556 ; 4.556 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.626 ; 5.626 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.593 ; 5.593 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.871 ; 5.871 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.343 ; 5.343 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.753 ; 5.753 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.520 ; 5.520 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.229 ; 6.229 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.652 ; 5.652 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.900 ; 5.900 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.654 ; 5.654 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.028 ; 6.028 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.999 ; 5.999 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.508 ; 5.508 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.530 ; 5.530 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.084 ; 6.084 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.951 ; 5.951 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.944 ; 5.944 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.965 ; 5.965 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.645 ; 6.645 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.685 ; 5.685 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.607 ; 5.607 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.669 ; 5.669 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.530 ; 5.530 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.907 ; 5.907 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.641 ; 5.641 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.798 ; 5.798 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.937 ; 5.937 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.968 ; 5.968 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.243 ; 6.243 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.840 ; 5.840 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.083 ; 6.083 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.948 ; 5.948 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.954 ; 5.954 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.025 ; 6.025 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.903 ; 5.903 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.805 ; 5.805 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.920 ; 5.920 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.902 ; 5.902 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.811 ; 5.811 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.789 ; 5.789 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.467 ; 6.467 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.927 ; 6.927 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.205 ; 7.205 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.467 ; 6.467 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.186 ; 7.186 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.599 ; 6.599 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.063 ; 7.063 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.767 ; 6.767 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.723 ; 6.723 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.096 ; 7.096 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5074376  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5074376  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 150   ; 150  ;
; Unconstrained Output Port Paths ; 601   ; 601  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 09 16:01:05 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.708
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.708     -4248.645 CLOCK 
Info (332146): Worst-case hold slack is -2.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.658       -25.583 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.039     -1890.224 CLOCK 
Info (332146): Worst-case hold slack is -1.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.332       -16.292 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Mon Dec 09 16:01:06 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


