module clk_ss_clock_bridge_rec_rx (
		input  wire  in_clk,    //    in_clk.clk, Clock Input
		output wire  out_clk,   //   out_clk.clk, Clock Output
		output wire  out_clk_1  // out_clk_1.clk
	);
endmodule

