TimeQuest Timing Analyzer report for MIPS
Wed May 30 12:08:54 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; MIPS                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 17.52 MHz ; 17.52 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -56.064 ; -10837.720    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1973.333             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                            ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -56.064 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 57.106     ;
; -55.631 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.018     ; 56.651     ;
; -55.516 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.000      ; 56.554     ;
; -55.366 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.010     ; 56.394     ;
; -55.328 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 56.356     ;
; -55.301 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; -0.013     ; 56.326     ;
; -55.013 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 56.047     ;
; -54.921 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 55.949     ;
; -54.892 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.010     ; 55.920     ;
; -54.868 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.035     ; 55.871     ;
; -54.753 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.017     ; 55.774     ;
; -54.603 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.027     ; 55.614     ;
; -54.565 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.027     ; 55.576     ;
; -54.250 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.021     ; 55.267     ;
; -54.184 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.000      ; 55.222     ;
; -54.158 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.027     ; 55.169     ;
; -54.129 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.027     ; 55.140     ;
; -54.052 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.000      ; 55.090     ;
; -53.806 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.017      ; 54.861     ;
; -53.751 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.022     ; 54.767     ;
; -53.636 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 54.670     ;
; -53.619 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.022     ; 54.635     ;
; -53.505 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.017      ; 54.560     ;
; -53.504 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 54.538     ;
; -53.486 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.014     ; 54.510     ;
; -53.448 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.014     ; 54.472     ;
; -53.373 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.005     ; 54.406     ;
; -53.354 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.014     ; 54.378     ;
; -53.316 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.014     ; 54.340     ;
; -53.315 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.018     ; 54.335     ;
; -53.277 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 54.306     ;
; -53.258 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 54.309     ;
; -53.133 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.008     ; 54.163     ;
; -53.108 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.003      ; 54.149     ;
; -53.072 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.005     ; 54.105     ;
; -53.070 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; 0.003      ; 54.111     ;
; -53.041 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.014     ; 54.065     ;
; -53.012 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.014     ; 54.036     ;
; -53.001 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.008     ; 54.031     ;
; -52.957 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 54.008     ;
; -52.909 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.014     ; 53.933     ;
; -52.880 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.014     ; 53.904     ;
; -52.807 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.003      ; 53.848     ;
; -52.769 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; 0.003      ; 53.810     ;
; -52.755 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.009      ; 53.802     ;
; -52.686 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 53.736     ;
; -52.663 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; 0.003      ; 53.704     ;
; -52.635 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 53.685     ;
; -52.634 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.003      ; 53.675     ;
; -52.552 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.035     ; 53.555     ;
; -52.541 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 53.591     ;
; -52.514 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.026     ; 53.526     ;
; -52.454 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.009      ; 53.501     ;
; -52.362 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; 0.003      ; 53.403     ;
; -52.333 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.003      ; 53.374     ;
; -52.253 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 53.281     ;
; -52.202 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 53.230     ;
; -52.138 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 53.184     ;
; -52.108 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 53.136     ;
; -52.107 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 53.157     ;
; -52.087 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 53.133     ;
; -51.993 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 53.039     ;
; -51.988 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 53.024     ;
; -51.950 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.986     ;
; -51.937 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.973     ;
; -51.899 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.935     ;
; -51.843 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.879     ;
; -51.805 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.841     ;
; -51.674 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 52.702     ;
; -51.635 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 52.677     ;
; -51.602 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.019     ; 52.621     ;
; -51.584 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 52.626     ;
; -51.559 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 52.605     ;
; -51.543 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.579     ;
; -51.514 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.550     ;
; -51.492 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.528     ;
; -51.490 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 52.532     ;
; -51.463 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.499     ;
; -51.435 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.022     ; 52.451     ;
; -51.409 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.445     ;
; -51.398 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.434     ;
; -51.397 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.013     ; 52.422     ;
; -51.371 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.407     ;
; -51.369 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 52.405     ;
; -51.303 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.022     ; 52.319     ;
; -51.267 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 52.318     ;
; -51.265 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.013     ; 52.290     ;
; -51.219 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 52.270     ;
; -51.057 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.005     ; 52.090     ;
; -51.056 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 52.098     ;
; -51.019 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 52.061     ;
; -51.010 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.019     ; 52.029     ;
; -51.003 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.017      ; 52.058     ;
; -50.964 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 52.000     ;
; -50.935 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.002     ; 51.971     ;
; -50.839 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.036     ; 51.841     ;
; -50.834 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 51.863     ;
; -50.786 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 51.815     ;
; -50.756 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.005     ; 51.789     ;
; -50.719 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.009      ; 51.766     ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                              ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Ifetch:IFE|PC[8]                                  ; Ifetch:IFE|PC[8]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[2]                                  ; Ifetch:IFE|PC[2]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[3]                                  ; Ifetch:IFE|PC[3]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[4]                                  ; Ifetch:IFE|PC[4]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[5]                                  ; Ifetch:IFE|PC[5]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[6]                                  ; Ifetch:IFE|PC[6]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[7]                                  ; Ifetch:IFE|PC[7]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Ifetch:IFE|PC[9]                                  ; Ifetch:IFE|PC[9]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; dff_1bit:RegDst_control_C|q                       ; dff_1bit:RegDst_control_D|q                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.899      ;
; 0.619 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.627 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.629 ; N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q   ; Idecode:ID|register_array[21][27]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q    ; Idecode:ID|register_array[10][7]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q   ; Idecode:ID|register_array[1][30]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.634 ; N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q   ; Idecode:ID|register_array[25][22]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.635 ; dff_1bit:Regwrite_control_C|q                     ; dff_1bit:Regwrite_control_D|q                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q   ; Idecode:ID|register_array[21][13]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q   ; Idecode:ID|register_array[21][29]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.637 ; N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i|q   ; N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i|q     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; dff_1bit:MemRead_control_B|q                      ; dff_1bit:MemRead_control_C|q                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q   ; Idecode:ID|register_array[21][17]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q  ; Idecode:ID|register_array[12][19]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.642 ; N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.645 ; dff_1bit:MemtoReg_control_D|q                     ; Idecode:ID|register_array[21][23]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.674 ; N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.960      ;
; 0.766 ; dff_1bit:RegDst_control_B|q                       ; dff_1bit:RegDst_control_C|q                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.773 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q   ; N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.776 ; N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.779 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.779 ; N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.779 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.780 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i|q   ; Idecode:ID|register_array[9][0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.780 ; N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q    ; Idecode:ID|register_array[26][2]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.780 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.782 ; N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.782 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.783 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q  ; Idecode:ID|register_array[25][20]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.783 ; N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i|q ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.786 ; N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.786 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q  ; Idecode:ID|register_array[25][18]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.787 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i|q  ; Idecode:ID|register_array[21][15]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.793 ; N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.793 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.793 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.797 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.799 ; N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q   ; Idecode:ID|register_array[25][16]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.800 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.801 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.087      ;
; 0.806 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q  ; Idecode:ID|register_array[25][14]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.815 ; N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.101      ;
; 0.852 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.138      ;
; 0.885 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i|q  ; Idecode:ID|register_array[25][24]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.171      ;
; 0.958 ; HAZARD:HAZ|data_hazard_en                         ; N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i|q   ; clock        ; clock       ; -0.500       ; -0.119     ; 0.625      ;
; 0.962 ; HAZARD:HAZ|data_hazard_en                         ; N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i|q   ; clock        ; clock       ; -0.500       ; -0.119     ; 0.629      ;
; 0.964 ; HAZARD:HAZ|data_hazard_en                         ; N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i|q   ; clock        ; clock       ; -0.500       ; -0.119     ; 0.631      ;
; 0.964 ; HAZARD:HAZ|data_hazard_en                         ; N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i|q   ; clock        ; clock       ; -0.500       ; -0.119     ; 0.631      ;
; 0.965 ; HAZARD:HAZ|data_hazard_en                         ; dff_1bit:MemWrite_control_B|q                       ; clock        ; clock       ; -0.500       ; -0.119     ; 0.632      ;
; 0.968 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.971 ; N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i|q   ; Idecode:ID|register_array[10][7]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q    ; Idecode:ID|register_array[25][6]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i|q  ; Idecode:ID|register_array[21][27]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.259      ;
; 0.974 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q   ; Idecode:ID|register_array[21][23]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q    ; Idecode:ID|register_array[9][0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q   ; Idecode:ID|register_array[25][20]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; dff_1bit:MemtoReg_control_C|q                     ; dff_1bit:MemtoReg_control_D|q                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i|q  ; N_dff:Instruction_B|dff_1bit:\N_dffs:3:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q   ; Idecode:ID|register_array[21][1]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q    ; Idecode:ID|register_array[25][8]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q    ; Idecode:ID|register_array[21][3]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q   ; Idecode:ID|register_array[12][19]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 0.982 ; N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.268      ;
; 0.983 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q  ; Idecode:ID|register_array[25][16]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i|q  ; Idecode:ID|register_array[25][26]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i|q  ; Idecode:ID|register_array[25][10]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i|q  ; Idecode:ID|register_array[25][22]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.270      ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 6.413 ; 6.413 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.341 ; 0.341 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 9.265  ; 9.265  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 7.864  ; 7.864  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.672  ; 8.672  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.793  ; 8.793  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.329  ; 8.329  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 9.265  ; 9.265  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 8.005  ; 8.005  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 9.034  ; 9.034  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 7.934  ; 7.934  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.561  ; 7.561  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.179  ; 8.179  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.332  ; 8.332  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 7.985  ; 7.985  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 11.549 ; 11.549 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 11.456 ; 11.456 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 11.319 ; 11.319 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 12.164 ; 12.164 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 11.347 ; 11.347 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 11.683 ; 11.683 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 11.677 ; 11.677 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 12.134 ; 12.134 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 13.920 ; 13.920 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 11.589 ; 11.589 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 14.216 ; 14.216 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 13.818 ; 13.818 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 13.219 ; 13.219 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 13.889 ; 13.889 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 13.568 ; 13.568 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 12.827 ; 12.827 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 13.746 ; 13.746 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 13.385 ; 13.385 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 12.500 ; 12.500 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 12.252 ; 12.252 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 11.662 ; 11.662 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 11.370 ; 11.370 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 11.963 ; 11.963 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 11.964 ; 11.964 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 12.037 ; 12.037 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 8.111  ; 8.111  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.346  ; 7.346  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.959  ; 7.959  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 7.819  ; 7.819  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 8.111  ; 8.111  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.667  ; 7.667  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 8.003  ; 8.003  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 8.055  ; 8.055  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 30.091 ; 30.091 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 21.676 ; 21.676 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 21.315 ; 21.315 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 16.716 ; 16.716 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 19.148 ; 19.148 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 19.050 ; 19.050 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 20.932 ; 20.932 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 19.332 ; 19.332 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 18.907 ; 18.907 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 18.621 ; 18.621 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 19.904 ; 19.904 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 19.076 ; 19.076 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 20.424 ; 20.424 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 19.468 ; 19.468 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 21.676 ; 21.676 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 18.522 ; 18.522 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 19.478 ; 19.478 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 20.485 ; 20.485 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 19.246 ; 19.246 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 18.413 ; 18.413 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 17.927 ; 17.927 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 20.588 ; 20.588 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 18.508 ; 18.508 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 21.039 ; 21.039 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 18.052 ; 18.052 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 19.055 ; 19.055 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 18.486 ; 18.486 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 18.331 ; 18.331 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 17.858 ; 17.858 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 18.543 ; 18.543 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 18.206 ; 18.206 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 19.380 ; 19.380 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 19.609 ; 19.609 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 19.207 ; 19.207 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 19.398 ; 19.398 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 17.363 ; 17.363 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 17.756 ; 17.756 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 18.141 ; 18.141 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 17.508 ; 17.508 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 19.364 ; 19.364 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 21.601 ; 21.601 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 20.221 ; 20.221 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 19.210 ; 19.210 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 20.314 ; 20.314 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 20.555 ; 20.555 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 19.494 ; 19.494 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 20.110 ; 20.110 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 17.263 ; 17.263 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 19.573 ; 19.573 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 18.294 ; 18.294 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 21.337 ; 21.337 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 19.888 ; 19.888 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 17.040 ; 17.040 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 18.844 ; 18.844 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 17.748 ; 17.748 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 17.783 ; 17.783 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 20.810 ; 20.810 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 18.458 ; 18.458 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 17.321 ; 17.321 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 18.502 ; 18.502 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 19.316 ; 19.316 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 19.058 ; 19.058 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 20.030 ; 20.030 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 18.730 ; 18.730 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 18.520 ; 18.520 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 12.280 ; 12.280 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 10.815 ; 10.815 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 11.398 ; 11.398 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 9.674  ; 9.674  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 12.280 ; 12.280 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 11.257 ; 11.257 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 11.078 ; 11.078 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 10.181 ; 10.181 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 10.543 ; 10.543 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 9.607  ; 9.607  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 12.103 ; 12.103 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 10.657 ; 10.657 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 11.196 ; 11.196 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 10.196 ; 10.196 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 8.778  ; 8.778  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 12.078 ; 12.078 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 9.731  ; 9.731  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 9.519  ; 9.519  ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 11.922 ; 11.922 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 10.463 ; 10.463 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 11.125 ; 11.125 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 11.524 ; 11.524 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 7.864  ; 7.864  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.672  ; 8.672  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.793  ; 8.793  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.329  ; 8.329  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 9.265  ; 9.265  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 8.005  ; 8.005  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 9.034  ; 9.034  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 7.934  ; 7.934  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.561  ; 7.561  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.179  ; 8.179  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.332  ; 8.332  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 7.985  ; 7.985  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 9.322  ; 9.322  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 11.549 ; 11.549 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 11.456 ; 11.456 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 11.319 ; 11.319 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 12.164 ; 12.164 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 11.347 ; 11.347 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 11.683 ; 11.683 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 11.677 ; 11.677 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 12.134 ; 12.134 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 13.920 ; 13.920 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 11.589 ; 11.589 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 14.216 ; 14.216 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 13.818 ; 13.818 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 13.219 ; 13.219 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 13.889 ; 13.889 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 13.568 ; 13.568 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 12.827 ; 12.827 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 13.746 ; 13.746 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 13.385 ; 13.385 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 12.500 ; 12.500 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 12.252 ; 12.252 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 11.662 ; 11.662 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 11.370 ; 11.370 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 11.963 ; 11.963 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 11.964 ; 11.964 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 12.037 ; 12.037 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 7.346  ; 7.346  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.346  ; 7.346  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.959  ; 7.959  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 7.819  ; 7.819  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 8.111  ; 8.111  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.667  ; 7.667  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 8.003  ; 8.003  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 8.055  ; 8.055  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 9.297  ; 9.297  ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 11.248 ; 11.248 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 10.237 ; 10.237 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 10.191 ; 10.191 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 11.461 ; 11.461 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 10.638 ; 10.638 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 9.765  ; 9.765  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 9.737  ; 9.737  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 9.848  ; 9.848  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 10.408 ; 10.408 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 9.433  ; 9.433  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 10.217 ; 10.217 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 9.911  ; 9.911  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 9.201  ; 9.201  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 9.932  ; 9.932  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 9.452  ; 9.452  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 9.138  ; 9.138  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 10.760 ; 10.760 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 9.105  ; 9.105  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 9.890  ; 9.890  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 8.984  ; 8.984  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 9.690  ; 9.690  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 9.737  ; 9.737  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 8.722  ; 8.722  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 9.583  ; 9.583  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 10.196 ; 10.196 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 9.808  ; 9.808  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 10.159 ; 10.159 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 11.403 ; 11.403 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 11.362 ; 11.362 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 11.342 ; 11.342 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 9.657  ; 9.657  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 10.922 ; 10.922 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 11.535 ; 11.535 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 11.041 ; 11.041 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 10.403 ; 10.403 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 12.086 ; 12.086 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 9.652  ; 9.652  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 10.851 ; 10.851 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 11.413 ; 11.413 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 10.012 ; 10.012 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 9.898  ; 9.898  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 10.703 ; 10.703 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 9.895  ; 9.895  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 8.887  ; 8.887  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 9.494  ; 9.494  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 8.960  ; 8.960  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 10.140 ; 10.140 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 9.188  ; 9.188  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 10.970 ; 10.970 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 10.025 ; 10.025 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 9.274  ; 9.274  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 11.114 ; 11.114 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 8.492  ; 8.492  ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 8.689  ; 8.689  ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 9.340  ; 9.340  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 9.920  ; 9.920  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 9.295  ; 9.295  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 9.049  ; 9.049  ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 8.785  ; 8.785  ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 9.853  ; 9.853  ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 9.292  ; 9.292  ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 8.604  ; 8.604  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 8.997  ; 8.997  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 9.252  ; 9.252  ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 8.846  ; 8.846  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 8.448  ; 8.448  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 9.323  ; 9.323  ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 8.239  ; 8.239  ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 8.407  ; 8.407  ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 8.734  ; 8.734  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 9.541  ; 9.541  ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 8.547  ; 8.547  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 8.716  ; 8.716  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 11.524 ; 11.524 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -19.963 ; -3552.377     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1663.916             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                            ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.963 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 20.999     ;
; -19.824 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 20.855     ;
; -19.802 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.015     ; 20.819     ;
; -19.707 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.009     ; 20.730     ;
; -19.692 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 20.715     ;
; -19.676 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; -0.002     ; 20.706     ;
; -19.590 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 20.618     ;
; -19.543 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.009     ; 20.566     ;
; -19.542 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 20.565     ;
; -19.537 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 20.562     ;
; -19.515 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.021     ; 20.526     ;
; -19.420 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.015     ; 20.437     ;
; -19.405 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.015     ; 20.422     ;
; -19.303 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.010     ; 20.325     ;
; -19.256 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.015     ; 20.273     ;
; -19.255 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.015     ; 20.272     ;
; -19.248 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.001      ; 20.281     ;
; -19.174 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.001      ; 20.207     ;
; -19.109 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 20.137     ;
; -19.087 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.018     ; 20.101     ;
; -19.082 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.018      ; 20.132     ;
; -19.035 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; -0.004     ; 20.063     ;
; -19.013 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.018     ; 20.027     ;
; -18.992 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.012     ; 20.012     ;
; -18.977 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.997     ;
; -18.943 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 19.988     ;
; -18.935 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.018      ; 19.985     ;
; -18.921 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.952     ;
; -18.918 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.012     ; 19.938     ;
; -18.903 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.923     ;
; -18.899 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.015     ; 19.916     ;
; -18.878 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.009     ; 19.901     ;
; -18.875 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.900     ;
; -18.828 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.012     ; 19.848     ;
; -18.827 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.847     ;
; -18.826 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.005      ; 19.863     ;
; -18.811 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; 0.005      ; 19.848     ;
; -18.801 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.826     ;
; -18.796 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 19.841     ;
; -18.774 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.805     ;
; -18.754 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.012     ; 19.774     ;
; -18.753 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.773     ;
; -18.709 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.010      ; 19.751     ;
; -18.679 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.005      ; 19.716     ;
; -18.664 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; 0.005      ; 19.701     ;
; -18.662 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.005      ; 19.699     ;
; -18.661 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; 0.005      ; 19.698     ;
; -18.617 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 19.661     ;
; -18.612 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.021     ; 19.623     ;
; -18.611 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 19.655     ;
; -18.591 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.015     ; 19.608     ;
; -18.575 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 19.619     ;
; -18.562 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.010      ; 19.604     ;
; -18.515 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; 0.005      ; 19.552     ;
; -18.514 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; 0.005      ; 19.551     ;
; -18.478 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.007      ; 19.517     ;
; -18.472 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.007      ; 19.511     ;
; -18.456 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.481     ;
; -18.450 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.475     ;
; -18.436 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.007      ; 19.475     ;
; -18.421 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.012      ; 19.465     ;
; -18.419 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.016     ; 19.435     ;
; -18.414 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.439     ;
; -18.361 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.392     ;
; -18.355 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.386     ;
; -18.346 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.377     ;
; -18.340 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.371     ;
; -18.319 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.350     ;
; -18.304 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.335     ;
; -18.282 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.007      ; 19.321     ;
; -18.260 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.007     ; 19.285     ;
; -18.244 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 19.280     ;
; -18.238 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 19.274     ;
; -18.202 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 19.238     ;
; -18.197 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.228     ;
; -18.196 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.227     ;
; -18.191 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.222     ;
; -18.190 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.221     ;
; -18.184 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.018     ; 19.198     ;
; -18.165 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.196     ;
; -18.163 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.183     ;
; -18.155 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.186     ;
; -18.154 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.185     ;
; -18.150 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.181     ;
; -18.143 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.016     ; 19.159     ;
; -18.132 ; dff_1bit:ALUSrc_control_B|q                       ; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.022     ; 19.142     ;
; -18.110 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.018     ; 19.124     ;
; -18.089 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; -0.012     ; 19.109     ;
; -18.075 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 19.120     ;
; -18.068 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.013      ; 19.113     ;
; -18.048 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q ; clock        ; clock       ; 1.000        ; 0.004      ; 19.084     ;
; -18.018 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.049     ;
; -18.001 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 1.000        ; -0.001     ; 19.032     ;
; -18.000 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 1.000        ; -0.001     ; 19.031     ;
; -17.997 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q ; clock        ; clock       ; 1.000        ; 0.005      ; 19.034     ;
; -17.978 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q ; clock        ; clock       ; 1.000        ; 0.018      ; 19.028     ;
; -17.936 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 18.976     ;
; -17.929 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q ; clock        ; clock       ; 1.000        ; 0.008      ; 18.969     ;
; -17.914 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.006     ; 18.940     ;
; -17.907 ; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q ; clock        ; clock       ; 1.000        ; -0.006     ; 18.933     ;
+---------+---------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                              ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Ifetch:IFE|PC[8]                                  ; Ifetch:IFE|PC[8]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[2]                                  ; Ifetch:IFE|PC[2]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[3]                                  ; Ifetch:IFE|PC[3]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[4]                                  ; Ifetch:IFE|PC[4]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[5]                                  ; Ifetch:IFE|PC[5]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[6]                                  ; Ifetch:IFE|PC[6]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[7]                                  ; Ifetch:IFE|PC[7]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Ifetch:IFE|PC[9]                                  ; Ifetch:IFE|PC[9]                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; dff_1bit:RegDst_control_C|q                       ; dff_1bit:RegDst_control_D|q                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q   ; Idecode:ID|register_array[21][27]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i|q   ; N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i|q     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q    ; Idecode:ID|register_array[10][7]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q   ; Idecode:ID|register_array[1][30]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q   ; Idecode:ID|register_array[25][22]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; dff_1bit:Regwrite_control_C|q                     ; dff_1bit:Regwrite_control_D|q                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; dff_1bit:MemRead_control_B|q                      ; dff_1bit:MemRead_control_C|q                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; dff_1bit:MemtoReg_control_D|q                     ; Idecode:ID|register_array[21][23]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q  ; Idecode:ID|register_array[12][19]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q   ; Idecode:ID|register_array[21][13]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q   ; Idecode:ID|register_array[21][29]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q   ; Idecode:ID|register_array[21][17]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.270 ; N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i|q ; N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.422      ;
; 0.293 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i|q   ; Idecode:ID|register_array[9][0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.299 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q  ; Idecode:ID|register_array[25][20]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.451      ;
; 0.299 ; N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q    ; Idecode:ID|register_array[26][2]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.451      ;
; 0.300 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q  ; Idecode:ID|register_array[25][18]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.301 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i|q  ; Idecode:ID|register_array[21][15]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.310 ; N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q   ; Idecode:ID|register_array[25][16]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.311 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q  ; Idecode:ID|register_array[25][14]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.314 ; dff_1bit:RegDst_control_B|q                       ; dff_1bit:RegDst_control_C|q                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q   ; N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i|q ; N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i|q ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.333 ; N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.337 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i|q  ; Idecode:ID|register_array[25][24]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.362 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i|q  ; Idecode:ID|register_array[21][27]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i|q ; N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i|q   ; Idecode:ID|register_array[10][7]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q   ; Idecode:ID|register_array[12][19]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q    ; Idecode:ID|register_array[25][6]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q   ; Idecode:ID|register_array[21][23]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q   ; Idecode:ID|register_array[21][1]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; dff_1bit:MemtoReg_control_C|q                     ; dff_1bit:MemtoReg_control_D|q                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i|q  ; N_dff:Instruction_B|dff_1bit:\N_dffs:3:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q   ; Idecode:ID|register_array[25][20]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i|q ; N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i|q ; N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i|q   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q    ; Idecode:ID|register_array[25][8]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i|q  ; N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i|q  ; Idecode:ID|register_array[25][22]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q    ; Idecode:ID|register_array[9][0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; N_dff:Instruction_A|dff_1bit:\N_dffs:5:stage_i|q  ; N_dff:Instruction_B|dff_1bit:\N_dffs:5:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q    ; Idecode:ID|register_array[21][3]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i|q  ; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q  ; N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i|q  ; Idecode:ID|register_array[21][23]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q  ; Idecode:ID|register_array[25][16]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i|q  ; Idecode:ID|register_array[25][26]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i|q  ; Idecode:ID|register_array[25][10]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i|q  ; Idecode:ID|register_array[25][28]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; N_dff:Instruction_A|dff_1bit:\N_dffs:0:stage_i|q  ; N_dff:Instruction_B|dff_1bit:\N_dffs:0:stage_i|q    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i|q  ; Idecode:ID|register_array[11][12]                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
+-------+---------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.172 ; 2.172 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.657 ; 0.657 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 4.731  ; 4.731  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.283  ; 4.283  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.148  ; 4.148  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.378  ; 4.378  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.528  ; 4.528  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.528  ; 4.528  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.003  ; 4.003  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.391  ; 4.391  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.089  ; 4.089  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.280  ; 4.280  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 4.263  ; 4.263  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.571  ; 4.571  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.091  ; 4.091  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.283  ; 4.283  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.576  ; 4.576  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.423  ; 4.423  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.731  ; 4.731  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.177  ; 4.177  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.569  ; 4.569  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 3.971  ; 3.971  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.199  ; 4.199  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.031  ; 4.031  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.199  ; 4.199  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.093  ; 4.093  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.047  ; 4.047  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.150  ; 4.150  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.193  ; 4.193  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.285  ; 4.285  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.372  ; 4.372  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.137  ; 4.137  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.180  ; 4.180  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.073  ; 4.073  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.295  ; 4.295  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 5.418  ; 5.418  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 7.315  ; 7.315  ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 5.905  ; 5.905  ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 6.229  ; 6.229  ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 6.151  ; 6.151  ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 6.169  ; 6.169  ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 6.094  ; 6.094  ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 6.481  ; 6.481  ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 6.090  ; 6.090  ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 6.311  ; 6.311  ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 6.311  ; 6.311  ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 6.028  ; 6.028  ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 6.156  ; 6.156  ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.100  ; 7.100  ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 6.084  ; 6.084  ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 6.216  ; 6.216  ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 7.315  ; 7.315  ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 7.305  ; 7.305  ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 7.051  ; 7.051  ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 6.811  ; 6.811  ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 7.189  ; 7.189  ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 6.961  ; 6.961  ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 6.683  ; 6.683  ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 7.042  ; 7.042  ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 6.925  ; 6.925  ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 6.425  ; 6.425  ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 6.209  ; 6.209  ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 6.132  ; 6.132  ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 6.317  ; 6.317  ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 6.381  ; 6.381  ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 4.315  ; 4.315  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 3.927  ; 3.927  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 4.107  ; 4.107  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.207  ; 4.207  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.081  ; 4.081  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.124  ; 4.124  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.315  ; 4.315  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.101  ; 4.101  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 4.249  ; 4.249  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 4.184  ; 4.184  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 12.848 ; 12.848 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 7.473  ; 7.473  ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 9.327  ; 9.327  ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 8.487  ; 8.487  ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 8.194  ; 8.194  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 8.666  ; 8.666  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 8.921  ; 8.921  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 8.672  ; 8.672  ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 8.116  ; 8.116  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 9.056  ; 9.056  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 8.607  ; 8.607  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 8.115  ; 8.115  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 8.295  ; 8.295  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 9.272  ; 9.272  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 8.066  ; 8.066  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 8.204  ; 8.204  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 8.035  ; 8.035  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 7.984  ; 7.984  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 8.162  ; 8.162  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 8.489  ; 8.489  ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 8.607  ; 8.607  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 9.772  ; 9.772  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 8.610  ; 8.610  ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 7.795  ; 7.795  ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 7.982  ; 7.982  ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 8.207  ; 8.207  ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 7.796  ; 7.796  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 9.532  ; 9.532  ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 8.985  ; 8.985  ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 8.550  ; 8.550  ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 9.201  ; 9.201  ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 8.564  ; 8.564  ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 8.834  ; 8.834  ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 7.738  ; 7.738  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 8.539  ; 8.539  ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 8.411  ; 8.411  ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 9.350  ; 9.350  ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 9.772  ; 9.772  ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 7.622  ; 7.622  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 8.447  ; 8.447  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 7.861  ; 7.861  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 8.009  ; 8.009  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 9.222  ; 9.222  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 8.377  ; 8.377  ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 7.895  ; 7.895  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 8.239  ; 8.239  ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 8.575  ; 8.575  ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 8.679  ; 8.679  ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 8.388  ; 8.388  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 8.380  ; 8.380  ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 5.822  ; 5.822  ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 4.879  ; 4.879  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 5.257  ; 5.257  ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 5.536  ; 5.536  ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 5.760  ; 5.760  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 5.579  ; 5.579  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.791  ; 4.791  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 5.791  ; 5.791  ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 5.439  ; 5.439  ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 5.399  ; 5.399  ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 5.347  ; 5.347  ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 5.416  ; 5.416  ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 4.929  ; 4.929  ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 5.147  ; 5.147  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 5.337  ; 5.337  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 4.742  ; 4.742  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 5.822  ; 5.822  ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 4.938  ; 4.938  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 5.108  ; 5.108  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 5.134  ; 5.134  ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 5.407  ; 5.407  ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 5.438  ; 5.438  ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.850  ; 4.850  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.938  ; 4.938  ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 4.710  ; 4.710  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 5.044  ; 5.044  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 4.440  ; 4.440  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 5.803  ; 5.803  ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 4.858  ; 4.858  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 5.665  ; 5.665  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 5.114  ; 5.114  ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 5.370  ; 5.370  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 5.587  ; 5.587  ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.391 ; 4.391 ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 4.263 ; 4.263 ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.091 ; 4.091 ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.177 ; 4.177 ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.093 ; 4.093 ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.285 ; 4.285 ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.137 ; 4.137 ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.180 ; 4.180 ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 6.151 ; 6.151 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 6.094 ; 6.094 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 6.481 ; 6.481 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 6.090 ; 6.090 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 6.515 ; 6.515 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.100 ; 7.100 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 6.195 ; 6.195 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 6.216 ; 6.216 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 7.305 ; 7.305 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 7.051 ; 7.051 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 6.811 ; 6.811 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 7.189 ; 7.189 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 6.683 ; 6.683 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 7.042 ; 7.042 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 6.925 ; 6.925 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 6.546 ; 6.546 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
; PC[*]                ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.101 ; 4.101 ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 4.184 ; 4.184 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 4.649 ; 4.649 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 5.457 ; 5.457 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 5.555 ; 5.555 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 4.863 ; 4.863 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 5.096 ; 5.096 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 4.771 ; 4.771 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 4.985 ; 4.985 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 5.242 ; 5.242 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 4.579 ; 4.579 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 4.853 ; 4.853 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 5.037 ; 5.037 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 5.010 ; 5.010 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 5.576 ; 5.576 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 5.463 ; 5.463 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 5.066 ; 5.066 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 5.472 ; 5.472 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 4.791 ; 4.791 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 5.388 ; 5.388 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 5.680 ; 5.680 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 4.933 ; 4.933 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 4.496 ; 4.496 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 4.969 ; 4.969 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 4.521 ; 4.521 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 4.630 ; 4.630 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 4.685 ; 4.685 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 4.431 ; 4.431 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.282 ; 4.282 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 4.815 ; 4.815 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 5.587 ; 5.587 ; Fall       ; clock           ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -56.064    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -56.064    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -10837.72  ; 0.0   ; 0.0      ; 0.0     ; -1973.333           ;
;  clock           ; -10837.720 ; 0.000 ; N/A      ; N/A     ; -1973.333           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 6.413 ; 6.413 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.657 ; 0.657 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 9.265  ; 9.265  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 7.864  ; 7.864  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.672  ; 8.672  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.793  ; 8.793  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.329  ; 8.329  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 7.912  ; 7.912  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 9.265  ; 9.265  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 8.005  ; 8.005  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 9.034  ; 9.034  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 7.413  ; 7.413  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 7.934  ; 7.934  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.561  ; 7.561  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.179  ; 8.179  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.332  ; 8.332  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 7.846  ; 7.846  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 7.985  ; 7.985  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 11.113 ; 11.113 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 11.549 ; 11.549 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 11.456 ; 11.456 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 11.319 ; 11.319 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 12.164 ; 12.164 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 11.347 ; 11.347 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 11.683 ; 11.683 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 11.677 ; 11.677 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 12.134 ; 12.134 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 13.920 ; 13.920 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 11.636 ; 11.636 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 11.589 ; 11.589 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 14.216 ; 14.216 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 13.818 ; 13.818 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 13.219 ; 13.219 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 13.889 ; 13.889 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 13.568 ; 13.568 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 12.827 ; 12.827 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 13.746 ; 13.746 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 13.385 ; 13.385 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 12.500 ; 12.500 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 12.252 ; 12.252 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 11.662 ; 11.662 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 11.370 ; 11.370 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 11.963 ; 11.963 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 11.964 ; 11.964 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 12.037 ; 12.037 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 8.111  ; 8.111  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.346  ; 7.346  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.959  ; 7.959  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 7.819  ; 7.819  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 8.111  ; 8.111  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.667  ; 7.667  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 8.003  ; 8.003  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 8.055  ; 8.055  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 30.091 ; 30.091 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 21.676 ; 21.676 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 21.315 ; 21.315 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 16.716 ; 16.716 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 19.148 ; 19.148 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 19.050 ; 19.050 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 20.932 ; 20.932 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 19.332 ; 19.332 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 18.907 ; 18.907 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 18.621 ; 18.621 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 19.904 ; 19.904 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 19.076 ; 19.076 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 20.424 ; 20.424 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 19.468 ; 19.468 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 21.676 ; 21.676 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 18.522 ; 18.522 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 19.478 ; 19.478 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 20.485 ; 20.485 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 19.246 ; 19.246 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 18.413 ; 18.413 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 17.927 ; 17.927 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 20.588 ; 20.588 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 18.508 ; 18.508 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 21.039 ; 21.039 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 18.052 ; 18.052 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 19.055 ; 19.055 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 18.486 ; 18.486 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 18.331 ; 18.331 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 17.858 ; 17.858 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 18.543 ; 18.543 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 18.206 ; 18.206 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 19.380 ; 19.380 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 19.609 ; 19.609 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 19.207 ; 19.207 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 19.398 ; 19.398 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 17.363 ; 17.363 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 17.756 ; 17.756 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 18.141 ; 18.141 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 17.508 ; 17.508 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 19.364 ; 19.364 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 21.601 ; 21.601 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 20.221 ; 20.221 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 19.210 ; 19.210 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 20.314 ; 20.314 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 20.555 ; 20.555 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 19.494 ; 19.494 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 20.110 ; 20.110 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 17.263 ; 17.263 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 19.573 ; 19.573 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 18.294 ; 18.294 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 21.337 ; 21.337 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 19.888 ; 19.888 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 17.040 ; 17.040 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 18.844 ; 18.844 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 17.748 ; 17.748 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 17.783 ; 17.783 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 20.810 ; 20.810 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 18.458 ; 18.458 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 17.321 ; 17.321 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 18.502 ; 18.502 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 19.316 ; 19.316 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 19.058 ; 19.058 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 20.030 ; 20.030 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 18.730 ; 18.730 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 18.520 ; 18.520 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 12.280 ; 12.280 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 10.815 ; 10.815 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 11.398 ; 11.398 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 9.674  ; 9.674  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 12.280 ; 12.280 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 11.257 ; 11.257 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 11.078 ; 11.078 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 11.295 ; 11.295 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 10.181 ; 10.181 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 10.543 ; 10.543 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 9.607  ; 9.607  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 12.103 ; 12.103 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 10.657 ; 10.657 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 11.196 ; 11.196 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 10.176 ; 10.176 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 10.196 ; 10.196 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 8.778  ; 8.778  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 12.078 ; 12.078 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 9.731  ; 9.731  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 9.519  ; 9.519  ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 11.922 ; 11.922 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 10.463 ; 10.463 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 11.125 ; 11.125 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 11.524 ; 11.524 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.391 ; 4.391 ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 4.263 ; 4.263 ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.091 ; 4.091 ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.177 ; 4.177 ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.199 ; 4.199 ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.093 ; 4.093 ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.285 ; 4.285 ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.137 ; 4.137 ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.180 ; 4.180 ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 6.151 ; 6.151 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 6.094 ; 6.094 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 6.481 ; 6.481 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 6.090 ; 6.090 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 6.515 ; 6.515 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.100 ; 7.100 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 6.195 ; 6.195 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 6.216 ; 6.216 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 7.305 ; 7.305 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 7.051 ; 7.051 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 6.811 ; 6.811 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 7.189 ; 7.189 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 6.683 ; 6.683 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 7.042 ; 7.042 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 6.925 ; 6.925 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 6.546 ; 6.546 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
; PC[*]                ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.101 ; 4.101 ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 4.184 ; 4.184 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 4.649 ; 4.649 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 5.457 ; 5.457 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 5.555 ; 5.555 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 4.863 ; 4.863 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 5.096 ; 5.096 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 4.771 ; 4.771 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 4.985 ; 4.985 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 5.242 ; 5.242 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 4.579 ; 4.579 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 4.853 ; 4.853 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 5.037 ; 5.037 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 5.010 ; 5.010 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 5.576 ; 5.576 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 5.463 ; 5.463 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 5.066 ; 5.066 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 5.472 ; 5.472 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 4.791 ; 4.791 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 5.388 ; 5.388 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 5.680 ; 5.680 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 4.933 ; 4.933 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 4.496 ; 4.496 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 4.969 ; 4.969 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 4.487 ; 4.487 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 4.521 ; 4.521 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 4.630 ; 4.630 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 4.685 ; 4.685 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 4.431 ; 4.431 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.282 ; 4.282 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 4.815 ; 4.815 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 5.587 ; 5.587 ; Fall       ; clock           ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+----------+------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+------------+----------+----------+----------+
; clock      ; clock    ; 1996123657 ; 378      ; 1110     ; 35       ;
+------------+----------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+----------+------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+------------+----------+----------+----------+
; clock      ; clock    ; 1996123657 ; 378      ; 1110     ; 35       ;
+------------+----------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1265  ; 1265 ;
; Unconstrained Output Ports      ; 172   ; 172  ;
; Unconstrained Output Port Paths ; 4765  ; 4765 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed May 30 12:08:51 2018
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -56.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -56.064    -10837.720 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1973.333 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.963     -3552.377 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1663.916 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Wed May 30 12:08:54 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


