TimeQuest Timing Analyzer report for music
Mon Jul 07 22:27:45 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_1mhz'
 13. Slow 1200mV 85C Model Setup: 'clk_20mhz'
 14. Slow 1200mV 85C Model Hold: 'clk_20mhz'
 15. Slow 1200mV 85C Model Hold: 'clk_1mhz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1mhz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_20mhz'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_1mhz'
 30. Slow 1200mV 0C Model Setup: 'clk_20mhz'
 31. Slow 1200mV 0C Model Hold: 'clk_20mhz'
 32. Slow 1200mV 0C Model Hold: 'clk_1mhz'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_20mhz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_1mhz'
 46. Fast 1200mV 0C Model Setup: 'clk_20mhz'
 47. Fast 1200mV 0C Model Hold: 'clk_20mhz'
 48. Fast 1200mV 0C Model Hold: 'clk_1mhz'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_20mhz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; music                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10E22C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
;     Processors 17-24       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_1mhz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1mhz }  ;
; clk_20mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_20mhz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 156.69 MHz ; 156.69 MHz      ; clk_1mhz   ;                                                               ;
; 356.13 MHz ; 250.0 MHz       ; clk_20mhz  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk_1mhz  ; -5.382 ; -447.992       ;
; clk_20mhz ; -1.808 ; -7.465         ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk_20mhz ; 0.057 ; 0.000          ;
; clk_1mhz  ; 0.432 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk_1mhz  ; -3.201 ; -165.284                     ;
; clk_20mhz ; -3.000 ; -11.922                      ;
+-----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1mhz'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.382 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[4]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.007     ; 6.376      ;
; -5.382 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[6]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.007     ; 6.376      ;
; -5.225 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[10]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.007     ; 6.219      ;
; -5.199 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[7]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.003     ; 6.197      ;
; -5.142 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; note_changed                         ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.003     ; 6.140      ;
; -5.026 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[8]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.005     ; 6.022      ;
; -4.984 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.005     ; 5.980      ;
; -4.954 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.003     ; 5.952      ;
; -4.921 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[5]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.003     ; 5.919      ;
; -4.867 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[2]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.005     ; 5.863      ;
; -4.772 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[3]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.003     ; 5.770      ;
; -4.735 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[9]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.005     ; 5.731      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.698 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.616      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.533 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.451      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.430 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.079     ; 5.352      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.419 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.337      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.411 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.329      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.333 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.251      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.331 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.083     ; 5.249      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.311 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.572     ; 4.740      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
; -4.302 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.569     ; 4.734      ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_20mhz'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.808 ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.728      ;
; -1.773 ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.693      ;
; -1.680 ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.600      ;
; -1.623 ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.543      ;
; -1.610 ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.530      ;
; -1.528 ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.448      ;
; -1.478 ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.398      ;
; -1.409 ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.329      ;
; -1.385 ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.305      ;
; -1.084 ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.004      ;
; -1.083 ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 2.003      ;
; -1.046 ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.966      ;
; -1.031 ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.951      ;
; -1.021 ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.941      ;
; -0.938 ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.858      ;
; -0.922 ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.842      ;
; -0.790 ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.710      ;
; -0.721 ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.641      ;
; -0.567 ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.487      ;
; -0.384 ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.304      ;
; -0.362 ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.282      ;
; -0.359 ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.081     ; 1.279      ;
; -0.038 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.500        ; 2.507      ; 3.297      ;
; 0.362  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 1.000        ; 2.507      ; 3.397      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_20mhz'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.000        ; 2.603      ; 3.163      ;
; 0.388 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; -0.500       ; 2.603      ; 2.994      ;
; 0.770 ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.064      ;
; 0.788 ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.081      ;
; 0.905 ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.198      ;
; 0.989 ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.282      ;
; 1.008 ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.301      ;
; 1.117 ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.410      ;
; 1.132 ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.425      ;
; 1.156 ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.449      ;
; 1.202 ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.495      ;
; 1.210 ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.503      ;
; 1.223 ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.516      ;
; 1.248 ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.541      ;
; 1.256 ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.549      ;
; 1.272 ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.565      ;
; 1.383 ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.676      ;
; 1.495 ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.788      ;
; 1.541 ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.834      ;
; 1.545 ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 1.838      ;
; 1.919 ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 2.212      ;
; 2.001 ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 2.294      ;
; 2.128 ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.081      ; 2.421      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1mhz'                                                                                                                                                                                              ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.165      ;
; 0.437 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.170      ;
; 0.438 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.171      ;
; 0.445 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.178      ;
; 0.450 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.183      ;
; 0.453 ; wave_gen:u_wave_gen|been             ; wave_gen:u_wave_gen|been                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state[1]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state[0]                             ; state[0]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.477 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.210      ;
; 0.514 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.247      ;
; 0.523 ; state[1]                             ; song_offset[9]                                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.816      ;
; 0.676 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.409      ;
; 0.691 ; wave_gen:u_wave_gen|div_cnt[10]      ; wave_gen:u_wave_gen|div_cnt[10]                                                                                ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.984      ;
; 0.711 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.444      ;
; 0.732 ; debounce:u_debounce|debounce_cnt[0]  ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.082      ; 1.026      ;
; 0.743 ; debounce:u_debounce|debounce_cnt[8]  ; debounce:u_debounce|debounce_cnt[8]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; wave_gen:u_wave_gen|div_cnt[9]       ; wave_gen:u_wave_gen|div_cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; speed_ctrl:u_speed_ctrl|count[11]    ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; debounce:u_debounce|debounce_cnt[10] ; debounce:u_debounce|debounce_cnt[10]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; wave_gen:u_wave_gen|div_cnt[1]       ; wave_gen:u_wave_gen|div_cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; speed_ctrl:u_speed_ctrl|count[15]    ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; speed_ctrl:u_speed_ctrl|count[10]    ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[6]  ; debounce:u_debounce|debounce_cnt[6]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[5]  ; debounce:u_debounce|debounce_cnt[5]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[7]  ; debounce:u_debounce|debounce_cnt[7]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[12] ; debounce:u_debounce|debounce_cnt[12]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[16] ; debounce:u_debounce|debounce_cnt[16]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[14] ; debounce:u_debounce|debounce_cnt[14]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; speed_ctrl:u_speed_ctrl|count[19]    ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; speed_ctrl:u_speed_ctrl|count[17]    ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; speed_ctrl:u_speed_ctrl|count[16]    ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; speed_ctrl:u_speed_ctrl|count[9]     ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; speed_ctrl:u_speed_ctrl|count[8]     ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; debounce:u_debounce|debounce_cnt[2]  ; debounce:u_debounce|debounce_cnt[2]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; debounce:u_debounce|debounce_cnt[11] ; debounce:u_debounce|debounce_cnt[11]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; debounce:u_debounce|debounce_cnt[13] ; debounce:u_debounce|debounce_cnt[13]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; speed_ctrl:u_speed_ctrl|count[14]    ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; speed_ctrl:u_speed_ctrl|count[1]     ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; debounce:u_debounce|debounce_cnt[3]  ; debounce:u_debounce|debounce_cnt[3]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; debounce:u_debounce|btn_ff1          ; debounce:u_debounce|btn_ff2                                                                                    ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; wave_gen:u_wave_gen|div_cnt[8]       ; wave_gen:u_wave_gen|div_cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; speed_ctrl:u_speed_ctrl|count[23]    ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; speed_ctrl:u_speed_ctrl|count[21]    ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; speed_ctrl:u_speed_ctrl|count[18]    ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; speed_ctrl:u_speed_ctrl|count[2]     ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; debounce:u_debounce|debounce_cnt[1]  ; debounce:u_debounce|debounce_cnt[1]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; speed_ctrl:u_speed_ctrl|count[24]    ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; speed_ctrl:u_speed_ctrl|count[22]    ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; speed_ctrl:u_speed_ctrl|count[20]    ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.756 ; debounce:u_debounce|debounce_cnt[18] ; debounce:u_debounce|debounce_cnt[18]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.049      ;
; 0.757 ; debounce:u_debounce|debounce_cnt[17] ; debounce:u_debounce|debounce_cnt[17]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.050      ;
; 0.761 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.479      ; 1.494      ;
; 0.762 ; wave_gen:u_wave_gen|div_cnt[7]       ; wave_gen:u_wave_gen|div_cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_ctrl:u_speed_ctrl|count[3]     ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; debounce:u_debounce|debounce_cnt[9]  ; debounce:u_debounce|debounce_cnt[9]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; flash_counter[2]                     ; flash_counter[2]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; flash_counter[6]                     ; flash_counter[6]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; speed_ctrl:u_speed_ctrl|count[13]    ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; speed_ctrl:u_speed_ctrl|count[12]    ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; flash_counter[3]                     ; flash_counter[3]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; flash_counter[4]                     ; flash_counter[4]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; flash_counter[14]                    ; flash_counter[14]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wave_gen:u_wave_gen|div_cnt[2]       ; wave_gen:u_wave_gen|div_cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wave_gen:u_wave_gen|div_cnt[3]       ; wave_gen:u_wave_gen|div_cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wave_gen:u_wave_gen|div_cnt[5]       ; wave_gen:u_wave_gen|div_cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_ctrl:u_speed_ctrl|count[7]     ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; speed_ctrl:u_speed_ctrl|count[5]     ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; speed_ctrl:u_speed_ctrl|count[0]     ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; debounce:u_debounce|debounce_cnt[15] ; debounce:u_debounce|debounce_cnt[15]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; flash_counter[1]                     ; flash_counter[1]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[5]                     ; flash_counter[5]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[8]                     ; flash_counter[8]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[10]                    ; flash_counter[10]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[11]                    ; flash_counter[11]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[12]                    ; flash_counter[12]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; flash_counter[13]                    ; flash_counter[13]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; flash_counter[15]                    ; flash_counter[15]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; wave_gen:u_wave_gen|div_cnt[4]       ; wave_gen:u_wave_gen|div_cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; wave_gen:u_wave_gen|div_cnt[6]       ; wave_gen:u_wave_gen|div_cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_ctrl:u_speed_ctrl|count[6]     ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; speed_ctrl:u_speed_ctrl|count[4]     ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; flash_counter[9]                     ; flash_counter[9]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; flash_counter[7]                     ; flash_counter[7]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; speed_ctrl:u_speed_ctrl|count[25]    ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.062      ;
; 0.770 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; wave_gen:u_wave_gen|div_cnt[0]       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.066      ;
; 0.774 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.066      ;
; 0.776 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.068      ;
; 0.776 ; debounce:u_debounce|debounce_cnt[19] ; debounce:u_debounce|debounce_cnt[19]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.069      ;
; 0.782 ; state[0]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.075      ;
; 0.787 ; flash_counter[0]                     ; flash_counter[0]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.079      ;
; 0.795 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.080      ; 1.087      ;
; 0.797 ; debounce:u_debounce|debounce_cnt[0]  ; debounce:u_debounce|debounce_cnt[0]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.090      ;
; 0.801 ; state[0]                             ; rst_cnt                                                                                                        ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.094      ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1mhz'                                                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff1                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff2                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[15]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[16]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[17]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[18]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[19]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[10]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[11]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[12]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[13]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[14]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[15]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[8]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[9]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; led_flash_reg                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[10]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[2]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[3]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[4]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[5]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[6]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[7]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[8]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[9]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|note_rom~0                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; note_changed                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[1]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[2]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[3]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[4]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; rst_cnt                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; song_offset[9]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; state[0]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; state[1]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|been                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_20mhz'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_20mhz ; Rise       ; clk_20mhz                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk_1mhz   ; 2.681 ; 2.937 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; 3.201 ; 3.498 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk_1mhz   ; -2.163 ; -2.421 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; -2.657 ; -2.935 ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; been      ; clk_1mhz   ; 9.213  ; 8.980  ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 8.121  ; 7.947  ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 10.651 ; 10.854 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 8.087  ; 7.933  ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 9.273  ; 9.215  ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 7.605  ; 7.730  ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 7.926  ; 8.101  ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 7.958  ; 8.106  ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 10.651 ; 10.854 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 7.589  ; 7.717  ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; been      ; clk_1mhz   ; 8.852  ; 8.628  ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 7.806  ; 7.637  ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 7.293  ; 7.418  ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 7.773  ; 7.624  ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 8.863  ; 8.767  ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 7.309  ; 7.431  ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 7.617  ; 7.786  ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 7.647  ; 7.792  ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 10.196 ; 10.402 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 7.293  ; 7.418  ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 169.0 MHz  ; 169.0 MHz       ; clk_1mhz   ;                                                               ;
; 383.29 MHz ; 250.0 MHz       ; clk_20mhz  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_1mhz  ; -4.917 ; -413.162      ;
; clk_20mhz ; -1.609 ; -6.263        ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_20mhz ; 0.168 ; 0.000         ;
; clk_1mhz  ; 0.401 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_1mhz  ; -3.201 ; -165.284                    ;
; clk_20mhz ; -3.000 ; -11.922                     ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1mhz'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.917 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[4]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.021      ; 5.940      ;
; -4.916 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[6]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.021      ; 5.939      ;
; -4.780 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[10]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.021      ; 5.803      ;
; -4.726 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[7]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.753      ;
; -4.671 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; note_changed                         ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.698      ;
; -4.533 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.560      ;
; -4.503 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[8]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.530      ;
; -4.471 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.498      ;
; -4.461 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[5]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.488      ;
; -4.334 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[2]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.361      ;
; -4.319 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[3]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.346      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.288 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.215      ;
; -4.240 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[9]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.025      ; 5.267      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.147 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 5.074      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.072 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.070     ; 5.004      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.071 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.539      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.040 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.967      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.034 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.961      ;
; -4.019 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|been             ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.487      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -4.011 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.479      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.976 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.903      ;
; -3.959 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|been             ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.534     ; 4.427      ;
; -3.953 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.880      ;
; -3.953 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.880      ;
; -3.953 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.880      ;
; -3.953 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.075     ; 4.880      ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_20mhz'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.609 ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.539      ;
; -1.509 ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.439      ;
; -1.437 ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.367      ;
; -1.424 ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.354      ;
; -1.379 ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.309      ;
; -1.295 ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.225      ;
; -1.269 ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.199      ;
; -1.247 ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.177      ;
; -1.162 ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 2.092      ;
; -0.922 ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.852      ;
; -0.889 ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.819      ;
; -0.865 ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.795      ;
; -0.856 ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.786      ;
; -0.812 ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.742      ;
; -0.763 ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.693      ;
; -0.755 ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.685      ;
; -0.667 ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.597      ;
; -0.546 ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.476      ;
; -0.438 ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.368      ;
; -0.246 ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.176      ;
; -0.228 ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.158      ;
; -0.226 ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.072     ; 1.156      ;
; 0.086  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.500        ; 2.306      ; 2.952      ;
; 0.289  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 1.000        ; 2.306      ; 3.249      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_20mhz'                                                                ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.000        ; 2.391      ; 3.024      ;
; 0.332 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; -0.500       ; 2.391      ; 2.688      ;
; 0.713 ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 0.983      ;
; 0.735 ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.002      ;
; 0.850 ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.117      ;
; 0.911 ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.178      ;
; 0.934 ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.201      ;
; 1.025 ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.292      ;
; 1.033 ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.300      ;
; 1.076 ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.343      ;
; 1.111 ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.378      ;
; 1.116 ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.383      ;
; 1.123 ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.390      ;
; 1.138 ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.405      ;
; 1.144 ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.411      ;
; 1.155 ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.422      ;
; 1.254 ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.521      ;
; 1.365 ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.632      ;
; 1.407 ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.674      ;
; 1.417 ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.684      ;
; 1.721 ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 1.988      ;
; 1.813 ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 2.080      ;
; 1.935 ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.072      ; 2.202      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1mhz'                                                                                                                                                                                               ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; wave_gen:u_wave_gen|been             ; wave_gen:u_wave_gen|been                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; state[1]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state[0]                             ; state[0]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.409 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.063      ;
; 0.414 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.068      ;
; 0.414 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.068      ;
; 0.420 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.074      ;
; 0.427 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.081      ;
; 0.450 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.104      ;
; 0.483 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.137      ;
; 0.484 ; state[1]                             ; song_offset[9]                                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.751      ;
; 0.623 ; wave_gen:u_wave_gen|div_cnt[10]      ; wave_gen:u_wave_gen|div_cnt[10]                                                                                ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.891      ;
; 0.629 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.283      ;
; 0.649 ; debounce:u_debounce|debounce_cnt[0]  ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.917      ;
; 0.658 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.312      ;
; 0.664 ; debounce:u_debounce|btn_ff1          ; debounce:u_debounce|btn_ff2                                                                                    ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.071      ; 0.930      ;
; 0.691 ; wave_gen:u_wave_gen|div_cnt[1]       ; wave_gen:u_wave_gen|div_cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; wave_gen:u_wave_gen|div_cnt[9]       ; wave_gen:u_wave_gen|div_cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; debounce:u_debounce|debounce_cnt[16] ; debounce:u_debounce|debounce_cnt[16]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; speed_ctrl:u_speed_ctrl|count[11]    ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; speed_ctrl:u_speed_ctrl|count[10]    ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; speed_ctrl:u_speed_ctrl|count[9]     ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; debounce:u_debounce|debounce_cnt[6]  ; debounce:u_debounce|debounce_cnt[6]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; debounce:u_debounce|debounce_cnt[8]  ; debounce:u_debounce|debounce_cnt[8]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; debounce:u_debounce|debounce_cnt[10] ; debounce:u_debounce|debounce_cnt[10]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[19]    ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[18]    ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[16]    ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[15]    ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[8]     ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_ctrl:u_speed_ctrl|count[2]     ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; debounce:u_debounce|debounce_cnt[2]  ; debounce:u_debounce|debounce_cnt[2]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; debounce:u_debounce|debounce_cnt[5]  ; debounce:u_debounce|debounce_cnt[5]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; debounce:u_debounce|debounce_cnt[7]  ; debounce:u_debounce|debounce_cnt[7]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; debounce:u_debounce|debounce_cnt[12] ; debounce:u_debounce|debounce_cnt[12]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; speed_ctrl:u_speed_ctrl|count[17]    ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; speed_ctrl:u_speed_ctrl|count[14]    ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; speed_ctrl:u_speed_ctrl|count[1]     ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; debounce:u_debounce|debounce_cnt[13] ; debounce:u_debounce|debounce_cnt[13]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; debounce:u_debounce|debounce_cnt[14] ; debounce:u_debounce|debounce_cnt[14]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; wave_gen:u_wave_gen|div_cnt[8]       ; wave_gen:u_wave_gen|div_cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; speed_ctrl:u_speed_ctrl|count[24]    ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; speed_ctrl:u_speed_ctrl|count[23]    ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; speed_ctrl:u_speed_ctrl|count[21]    ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; debounce:u_debounce|debounce_cnt[11] ; debounce:u_debounce|debounce_cnt[11]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; speed_ctrl:u_speed_ctrl|count[22]    ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; debounce:u_debounce|debounce_cnt[1]  ; debounce:u_debounce|debounce_cnt[1]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; debounce:u_debounce|debounce_cnt[3]  ; debounce:u_debounce|debounce_cnt[3]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; speed_ctrl:u_speed_ctrl|count[20]    ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; debounce:u_debounce|debounce_cnt[18] ; debounce:u_debounce|debounce_cnt[18]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.971      ;
; 0.706 ; flash_counter[6]                     ; flash_counter[6]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; wave_gen:u_wave_gen|div_cnt[7]       ; wave_gen:u_wave_gen|div_cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; speed_ctrl:u_speed_ctrl|count[3]     ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; speed_ctrl:u_speed_ctrl|count[13]    ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; speed_ctrl:u_speed_ctrl|count[12]    ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; debounce:u_debounce|debounce_cnt[9]  ; debounce:u_debounce|debounce_cnt[9]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; flash_counter[2]                     ; flash_counter[2]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; flash_counter[3]                     ; flash_counter[3]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; flash_counter[5]                     ; flash_counter[5]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; flash_counter[13]                    ; flash_counter[13]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; wave_gen:u_wave_gen|div_cnt[2]       ; wave_gen:u_wave_gen|div_cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; debounce:u_debounce|debounce_cnt[17] ; debounce:u_debounce|debounce_cnt[17]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; flash_counter[4]                     ; flash_counter[4]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; flash_counter[10]                    ; flash_counter[10]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; flash_counter[11]                    ; flash_counter[11]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; flash_counter[12]                    ; flash_counter[12]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; flash_counter[14]                    ; flash_counter[14]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; wave_gen:u_wave_gen|div_cnt[3]       ; wave_gen:u_wave_gen|div_cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; wave_gen:u_wave_gen|div_cnt[5]       ; wave_gen:u_wave_gen|div_cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; speed_ctrl:u_speed_ctrl|count[7]     ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; speed_ctrl:u_speed_ctrl|count[5]     ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; debounce:u_debounce|debounce_cnt[15] ; debounce:u_debounce|debounce_cnt[15]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; flash_counter[15]                    ; flash_counter[15]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; flash_counter[1]                     ; flash_counter[1]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; flash_counter[8]                     ; flash_counter[8]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; speed_ctrl:u_speed_ctrl|count[25]    ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; flash_counter[9]                     ; flash_counter[9]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; flash_counter[7]                     ; flash_counter[7]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wave_gen:u_wave_gen|div_cnt[4]       ; wave_gen:u_wave_gen|div_cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; wave_gen:u_wave_gen|div_cnt[6]       ; wave_gen:u_wave_gen|div_cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; speed_ctrl:u_speed_ctrl|count[6]     ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; speed_ctrl:u_speed_ctrl|count[4]     ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; speed_ctrl:u_speed_ctrl|count[0]     ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.983      ;
; 0.718 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.424      ; 1.373      ;
; 0.719 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.987      ;
; 0.722 ; wave_gen:u_wave_gen|div_cnt[0]       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.073      ; 0.990      ;
; 0.723 ; debounce:u_debounce|debounce_cnt[19] ; debounce:u_debounce|debounce_cnt[19]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.990      ;
; 0.729 ; state[0]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.996      ;
; 0.734 ; flash_counter[0]                     ; flash_counter[0]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.001      ;
; 0.741 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.008      ;
; 0.745 ; debounce:u_debounce|debounce_cnt[0]  ; debounce:u_debounce|debounce_cnt[0]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.012      ;
; 0.750 ; state[0]                             ; rst_cnt                                                                                                        ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.017      ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'                                                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff1                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff2                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[15]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[16]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[17]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[18]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[19]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[10]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[11]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[12]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[13]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[14]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[15]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[8]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[9]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; led_flash_reg                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[10]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[2]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[3]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[4]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[5]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[6]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[7]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[8]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[9]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|note_rom~0                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; note_changed                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[1]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[2]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[3]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; prev_music[4]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; rst_cnt                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; song_offset[9]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; state[0]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; state[1]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|been                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_20mhz'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_20mhz ; Rise       ; clk_20mhz                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk_1mhz   ; 2.441 ; 2.506 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; 2.928 ; 3.014 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk_1mhz   ; -1.976 ; -2.049 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; -2.432 ; -2.509 ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; been      ; clk_1mhz   ; 8.529 ; 8.047 ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 7.452 ; 7.133 ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 9.481 ; 9.949 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 7.402 ; 7.114 ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 8.402 ; 8.432 ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 6.826 ; 7.061 ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 7.115 ; 7.417 ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 7.137 ; 7.418 ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 9.481 ; 9.949 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 6.810 ; 7.049 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; been      ; clk_1mhz   ; 8.176 ; 7.712 ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 7.143 ; 6.835 ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 6.525 ; 6.756 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 7.094 ; 6.817 ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 8.001 ; 8.000 ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 6.540 ; 6.767 ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 6.818 ; 7.109 ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 6.839 ; 7.110 ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 9.045 ; 9.512 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 6.525 ; 6.756 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_1mhz  ; -1.549 ; -126.756      ;
; clk_20mhz ; -0.206 ; -0.434        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_20mhz ; -0.181 ; -0.181        ;
; clk_1mhz  ; 0.151  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_20mhz ; -3.000 ; -9.390                      ;
; clk_1mhz  ; -1.000 ; -110.000                    ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1mhz'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.549 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[4]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.502      ;
; -1.547 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[6]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.500      ;
; -1.478 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; note_changed                         ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.433      ;
; -1.473 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[10]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.426      ;
; -1.434 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[7]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.389      ;
; -1.428 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[8]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.383      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.404 ; debounce:u_debounce|debounce_cnt[4]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.351      ;
; -1.381 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.336      ;
; -1.379 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.334      ;
; -1.378 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[5]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.333      ;
; -1.360 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[2]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.315      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.324 ; debounce:u_debounce|debounce_cnt[3]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.271      ;
; -1.300 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|been             ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.055      ;
; -1.296 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[3]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.251      ;
; -1.285 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|been             ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.041      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.275 ; debounce:u_debounce|debounce_cnt[7]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.222      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ; wave_gen:u_wave_gen|div_cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.232     ; 2.026      ;
; -1.271 ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; lev_ctl:u_lev_ctl|wave_cnt_max[9]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.032     ; 2.226      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.269 ; debounce:u_debounce|debounce_cnt[8]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.216      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; debounce:u_debounce|debounce_cnt[9]                                                                            ; debounce:u_debounce|debounce_cnt[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[10]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.256 ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ; wave_gen:u_wave_gen|div_cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.231     ; 2.012      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[9]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[0]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[2]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[1]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[3]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[5]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[4]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[7]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[6]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.254 ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; speed_ctrl:u_speed_ctrl|cnt[8]       ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.034     ; 2.207      ;
; -1.236 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.183      ;
; -1.236 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.183      ;
; -1.236 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.183      ;
; -1.236 ; debounce:u_debounce|debounce_cnt[1]                                                                            ; debounce:u_debounce|debounce_cnt[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.040     ; 2.183      ;
+--------+----------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_20mhz'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.206 ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.156      ;
; -0.162 ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.112      ;
; -0.156 ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.106      ;
; -0.132 ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.082      ;
; -0.089 ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.039      ;
; -0.076 ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.026      ;
; -0.066 ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.016      ;
; -0.055 ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 1.005      ;
; -0.016 ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.966      ;
; 0.103  ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.847      ;
; 0.121  ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.829      ;
; 0.121  ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.829      ;
; 0.123  ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.827      ;
; 0.142  ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.808      ;
; 0.189  ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.761      ;
; 0.191  ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.759      ;
; 0.234  ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.716      ;
; 0.249  ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.701      ;
; 0.268  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.500        ; 1.136      ; 1.450      ;
; 0.318  ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.632      ;
; 0.392  ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.558      ;
; 0.400  ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.550      ;
; 0.405  ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 1.000        ; -0.037     ; 0.545      ;
; 0.910  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 1.000        ; 1.136      ; 1.308      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_20mhz'                                                                 ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.181 ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; 0.000        ; 1.181      ; 1.219      ;
; 0.308  ; clk_div[3] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.429      ;
; 0.310  ; clk_div[1] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.431      ;
; 0.317  ; clk_div[0] ; clk_div[0] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.438      ;
; 0.362  ; clk_div[4] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.483      ;
; 0.386  ; clk_div[1] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.507      ;
; 0.397  ; clk_div[1] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.518      ;
; 0.438  ; clk_1mhz   ; clk_1mhz   ; clk_1mhz     ; clk_20mhz   ; -0.500       ; 1.181      ; 1.338      ;
; 0.460  ; clk_div[2] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.581      ;
; 0.464  ; clk_div[2] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.585      ;
; 0.466  ; clk_div[0] ; clk_div[1] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.587      ;
; 0.480  ; clk_div[4] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.601      ;
; 0.490  ; clk_div[0] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.611      ;
; 0.498  ; clk_div[2] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.619      ;
; 0.502  ; clk_div[3] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.623      ;
; 0.522  ; clk_div[1] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.643      ;
; 0.532  ; clk_div[0] ; clk_div[3] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.653      ;
; 0.542  ; clk_div[0] ; clk_div[4] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.663      ;
; 0.589  ; clk_div[2] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.710      ;
; 0.623  ; clk_div[0] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.744      ;
; 0.640  ; clk_div[3] ; clk_div[2] ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.761      ;
; 0.748  ; clk_div[3] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.869      ;
; 0.838  ; clk_div[1] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 0.959      ;
; 0.898  ; clk_div[4] ; clk_1mhz   ; clk_20mhz    ; clk_20mhz   ; 0.000        ; 0.037      ; 1.019      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1mhz'                                                                                                                                                                                               ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.480      ;
; 0.152 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.481      ;
; 0.157 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.486      ;
; 0.160 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.489      ;
; 0.161 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.490      ;
; 0.169 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.498      ;
; 0.183 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.512      ;
; 0.187 ; wave_gen:u_wave_gen|been             ; wave_gen:u_wave_gen|been                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[1]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[0]                             ; state[0]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; state[1]                             ; song_offset[9]                                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.332      ;
; 0.259 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.588      ;
; 0.266 ; wave_gen:u_wave_gen|div_cnt[10]      ; wave_gen:u_wave_gen|div_cnt[10]                                                                                ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.386      ;
; 0.272 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.601      ;
; 0.279 ; debounce:u_debounce|debounce_cnt[0]  ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.037      ; 0.400      ;
; 0.282 ; debounce:u_debounce|btn_ff1          ; debounce:u_debounce|btn_ff2                                                                                    ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.035      ; 0.401      ;
; 0.297 ; debounce:u_debounce|debounce_cnt[10] ; debounce:u_debounce|debounce_cnt[10]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; wave_gen:u_wave_gen|div_cnt[1]       ; wave_gen:u_wave_gen|div_cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; wave_gen:u_wave_gen|div_cnt[9]       ; wave_gen:u_wave_gen|div_cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[18]    ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[15]    ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[14]    ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[11]    ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[10]    ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; speed_ctrl:u_speed_ctrl|count[9]     ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:u_debounce|debounce_cnt[6]  ; debounce:u_debounce|debounce_cnt[6]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:u_debounce|debounce_cnt[2]  ; debounce:u_debounce|debounce_cnt[2]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:u_debounce|debounce_cnt[8]  ; debounce:u_debounce|debounce_cnt[8]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:u_debounce|debounce_cnt[7]  ; debounce:u_debounce|debounce_cnt[7]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:u_debounce|debounce_cnt[16] ; debounce:u_debounce|debounce_cnt[16]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; speed_ctrl:u_speed_ctrl|count[19]    ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; speed_ctrl:u_speed_ctrl|count[17]    ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; speed_ctrl:u_speed_ctrl|count[16]    ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; speed_ctrl:u_speed_ctrl|count[8]     ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; speed_ctrl:u_speed_ctrl|count[2]     ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:u_debounce|debounce_cnt[5]  ; debounce:u_debounce|debounce_cnt[5]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:u_debounce|debounce_cnt[12] ; debounce:u_debounce|debounce_cnt[12]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:u_debounce|debounce_cnt[11] ; debounce:u_debounce|debounce_cnt[11]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:u_debounce|debounce_cnt[13] ; debounce:u_debounce|debounce_cnt[13]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:u_debounce|debounce_cnt[14] ; debounce:u_debounce|debounce_cnt[14]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; wave_gen:u_wave_gen|div_cnt[8]       ; wave_gen:u_wave_gen|div_cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[22]    ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[24]    ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[23]    ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[21]    ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[20]    ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_ctrl:u_speed_ctrl|count[1]     ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; debounce:u_debounce|debounce_cnt[1]  ; debounce:u_debounce|debounce_cnt[1]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; debounce:u_debounce|debounce_cnt[3]  ; debounce:u_debounce|debounce_cnt[3]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.225      ; 0.631      ;
; 0.304 ; speed_ctrl:u_speed_ctrl|cnt[9]       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; speed_ctrl:u_speed_ctrl|count[3]     ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; debounce:u_debounce|debounce_cnt[18] ; debounce:u_debounce|debounce_cnt[18]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; flash_counter[15]                    ; flash_counter[15]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flash_counter[6]                     ; flash_counter[6]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wave_gen:u_wave_gen|div_cnt[7]       ; wave_gen:u_wave_gen|div_cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; speed_ctrl:u_speed_ctrl|count[13]    ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; speed_ctrl:u_speed_ctrl|count[12]    ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; debounce:u_debounce|debounce_cnt[9]  ; debounce:u_debounce|debounce_cnt[9]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; debounce:u_debounce|debounce_cnt[17] ; debounce:u_debounce|debounce_cnt[17]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; flash_counter[1]                     ; flash_counter[1]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[2]                     ; flash_counter[2]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[3]                     ; flash_counter[3]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[4]                     ; flash_counter[4]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[5]                     ; flash_counter[5]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[8]                     ; flash_counter[8]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[11]                    ; flash_counter[11]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[14]                    ; flash_counter[14]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_counter[13]                    ; flash_counter[13]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wave_gen:u_wave_gen|div_cnt[2]       ; wave_gen:u_wave_gen|div_cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wave_gen:u_wave_gen|div_cnt[3]       ; wave_gen:u_wave_gen|div_cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wave_gen:u_wave_gen|div_cnt[5]       ; wave_gen:u_wave_gen|div_cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_ctrl:u_speed_ctrl|count[7]     ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_ctrl:u_speed_ctrl|count[5]     ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_ctrl:u_speed_ctrl|count[4]     ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; debounce:u_debounce|debounce_cnt[15] ; debounce:u_debounce|debounce_cnt[15]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; flash_counter[9]                     ; flash_counter[9]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flash_counter[7]                     ; flash_counter[7]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flash_counter[10]                    ; flash_counter[10]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flash_counter[12]                    ; flash_counter[12]                                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wave_gen:u_wave_gen|div_cnt[4]       ; wave_gen:u_wave_gen|div_cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_ctrl:u_speed_ctrl|count[25]    ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_ctrl:u_speed_ctrl|count[6]     ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; wave_gen:u_wave_gen|div_cnt[6]       ; wave_gen:u_wave_gen|div_cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; speed_ctrl:u_speed_ctrl|cnt[1]       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; speed_ctrl:u_speed_ctrl|cnt[5]       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; speed_ctrl:u_speed_ctrl|count[0]     ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; speed_ctrl:u_speed_ctrl|cnt[3]       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; speed_ctrl:u_speed_ctrl|cnt[2]       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_ctrl:u_speed_ctrl|cnt[7]       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_ctrl:u_speed_ctrl|cnt[6]       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_ctrl:u_speed_ctrl|cnt[8]       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; wave_gen:u_wave_gen|div_cnt[0]       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; speed_ctrl:u_speed_ctrl|cnt[4]       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; debounce:u_debounce|debounce_cnt[19] ; debounce:u_debounce|debounce_cnt[19]                                                                           ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; flash_counter[0]                     ; flash_counter[0]                                                                                               ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; state[0]                             ; state[1]                                                                                                       ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; speed_ctrl:u_speed_ctrl|cnt[0]       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; state[0]                             ; rst_cnt                                                                                                        ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.442      ;
; 0.324 ; debounce:u_debounce|debounce_cnt[0]  ; debounce:u_debounce|debounce_cnt[0]                                                                            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.036      ; 0.444      ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_20mhz'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_20mhz ; Rise       ; clk_20mhz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_20mhz ; Rise       ; clk_20mhz~input|i               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz                        ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]                      ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_20mhz~input|o               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_1mhz|clk                    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[0]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[1]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[2]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[3]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_20mhz ; Rise       ; clk_div[4]|clk                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'                                                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff1                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|btn_ff2                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[16]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[17]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[18]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[19]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; debounce:u_debounce|debounce_cnt[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[7]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[8]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; flash_counter[9]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; led_flash_reg                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[10]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[7]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[8]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; lev_ctl:u_lev_ctl|wave_cnt_max[9]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|altsyncram:note_rom_rtl_0|altsyncram_b271:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; music_mem:u_music_mem|note_rom~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; note_changed                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; prev_music[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; prev_music[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; prev_music[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; prev_music[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; prev_music[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; rst_cnt                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; song_offset[9]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|cnt[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; speed_ctrl:u_speed_ctrl|count[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|been                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1mhz ; Rise       ; wave_gen:u_wave_gen|div_cnt[0]                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk_1mhz   ; 1.260 ; 1.870 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; 1.514 ; 2.184 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk_1mhz   ; -1.035 ; -1.642 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; -1.274 ; -1.937 ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; been      ; clk_1mhz   ; 4.200 ; 4.426 ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 3.730 ; 3.870 ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 5.375 ; 5.143 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 3.711 ; 3.842 ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 4.348 ; 4.246 ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 3.693 ; 3.576 ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 3.852 ; 3.717 ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 3.854 ; 3.720 ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 5.375 ; 5.143 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 3.682 ; 3.568 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; been      ; clk_1mhz   ; 4.049 ; 4.267 ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 3.594 ; 3.728 ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 3.548 ; 3.438 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 3.576 ; 3.702 ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 4.165 ; 4.053 ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 3.558 ; 3.446 ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 3.712 ; 3.581 ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 3.713 ; 3.584 ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 5.169 ; 4.946 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 3.548 ; 3.438 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.382   ; -0.181 ; N/A      ; N/A     ; -3.201              ;
;  clk_1mhz        ; -5.382   ; 0.151  ; N/A      ; N/A     ; -3.201              ;
;  clk_20mhz       ; -1.808   ; -0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -455.457 ; -0.181 ; 0.0      ; 0.0     ; -177.206            ;
;  clk_1mhz        ; -447.992 ; 0.000  ; N/A      ; N/A     ; -165.284            ;
;  clk_20mhz       ; -7.465   ; -0.181 ; N/A      ; N/A     ; -11.922             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk_1mhz   ; 2.681 ; 2.937 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; 3.201 ; 3.498 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk_1mhz   ; -1.035 ; -1.642 ; Rise       ; clk_1mhz        ;
; rst_n     ; clk_1mhz   ; -1.274 ; -1.937 ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; been      ; clk_1mhz   ; 9.213  ; 8.980  ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 8.121  ; 7.947  ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 10.651 ; 10.854 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 8.087  ; 7.933  ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 9.273  ; 9.215  ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 7.605  ; 7.730  ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 7.926  ; 8.101  ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 7.958  ; 8.106  ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 10.651 ; 10.854 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 7.589  ; 7.717  ; Rise       ; clk_1mhz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; been      ; clk_1mhz   ; 4.049 ; 4.267 ; Rise       ; clk_1mhz        ;
; led_flash ; clk_1mhz   ; 3.594 ; 3.728 ; Rise       ; clk_1mhz        ;
; seg[*]    ; clk_1mhz   ; 3.548 ; 3.438 ; Rise       ; clk_1mhz        ;
;  seg[0]   ; clk_1mhz   ; 3.576 ; 3.702 ; Rise       ; clk_1mhz        ;
;  seg[1]   ; clk_1mhz   ; 4.165 ; 4.053 ; Rise       ; clk_1mhz        ;
;  seg[2]   ; clk_1mhz   ; 3.558 ; 3.446 ; Rise       ; clk_1mhz        ;
;  seg[3]   ; clk_1mhz   ; 3.712 ; 3.581 ; Rise       ; clk_1mhz        ;
;  seg[4]   ; clk_1mhz   ; 3.713 ; 3.584 ; Rise       ; clk_1mhz        ;
;  seg[5]   ; clk_1mhz   ; 5.169 ; 4.946 ; Rise       ; clk_1mhz        ;
;  seg[6]   ; clk_1mhz   ; 3.548 ; 3.438 ; Rise       ; clk_1mhz        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; been          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_flash     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_20mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; been          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_flash     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; been          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_flash     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; been          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_flash     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_1mhz   ; clk_1mhz  ; 3600     ; 0        ; 0        ; 0        ;
; clk_1mhz   ; clk_20mhz ; 2        ; 2        ; 0        ; 0        ;
; clk_20mhz  ; clk_20mhz ; 30       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_1mhz   ; clk_1mhz  ; 3600     ; 0        ; 0        ; 0        ;
; clk_1mhz   ; clk_20mhz ; 2        ; 2        ; 0        ; 0        ;
; clk_20mhz  ; clk_20mhz ; 30       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 116   ; 116  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Jul 07 22:27:43 2025
Info: Command: quartus_sta music -c music
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 24 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 16 of the 16 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1mhz clk_1mhz
    Info (332105): create_clock -period 1.000 -name clk_20mhz clk_20mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.382            -447.992 clk_1mhz 
    Info (332119):    -1.808              -7.465 clk_20mhz 
Info (332146): Worst-case hold slack is 0.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.057               0.000 clk_20mhz 
    Info (332119):     0.432               0.000 clk_1mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -165.284 clk_1mhz 
    Info (332119):    -3.000             -11.922 clk_20mhz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.917            -413.162 clk_1mhz 
    Info (332119):    -1.609              -6.263 clk_20mhz 
Info (332146): Worst-case hold slack is 0.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.168               0.000 clk_20mhz 
    Info (332119):     0.401               0.000 clk_1mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -165.284 clk_1mhz 
    Info (332119):    -3.000             -11.922 clk_20mhz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.549            -126.756 clk_1mhz 
    Info (332119):    -0.206              -0.434 clk_20mhz 
Info (332146): Worst-case hold slack is -0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.181              -0.181 clk_20mhz 
    Info (332119):     0.151               0.000 clk_1mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.390 clk_20mhz 
    Info (332119):    -1.000            -110.000 clk_1mhz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Mon Jul 07 22:27:45 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


