# Pipeline and CPU

이론적으로 명령어 세그먼트 횟수가 많아질수록 파이프라인의 이론적 최대 속도도 증가할 것으로 예상되나 다음과 같은 고려사항이 있다.

- 모든 명령어는 동일한 처리 과정(세그먼트 적용을 위해)으로 처리되어야 함
- 파이프라인을 구성하는 각 단계의 처리 시간이 일정해야 함
- 모든 명령어는 작성된 순서에 따라 순차적으로 실행되어야 함
- 사용 명령어들 사이에 상호 의존성이 없어야 함
- 명령어들 처리 시 공유자원의 충돌이 없어야 함



## Pipeline Branch Prediction

명령어 파이프라인이 정상적인 동작에서 벗어나게 되는 요인은 다음과 같다.

1. 자원 충돌(Resource Conflict): 두 세그먼트가 동시에 메모리를 접근하려고 함
2. 데이터 의존성(Data Dependency):  충돌은 어떤 명령어가 이전 명령어의 결과에 의존하여 수행되는데, 그 값이 아직 준비되지 않은 경우에 발생
3. 분기 곤란(branch difficulty): 분기 명령어같이 PC의 값을 변경시키려는 명령어엥 의해 발생



### Data Dependency

데이터나 주소의 충돌은 명령어 파이프라인의 성능을 저하시키는 요인으로

데이터 의존성은 아직 준비되지 않은 데이터를 기다리는 경우이며,

주소 의존성은 마이크로 연산시 레지스터 간접모드를 사용하는 명령어가 이전 명령어가 주소값을 메모리로부터 로드하는 명령어라면 피연산자를 fetch하지 못하고 기다리게 되는 경우임

데이터 의존성의 해결방법은 다음과 같다.

1. 하드웨어 인터락(Hardware Interlock)

   어떤 명령어의 피연산자가 파이프라인에서 앞서간 명령어의 목적지와 일치하는지를 검사하는 회로

   이런 상황이 감지되면 피연산자가 준비되지 않은 명령어는 충분한 클럭 사이클을 두어 충돌을 피함

2. 오퍼랜드 포워딩(Operand Forwarding)

   충돌을 감지하는 경우 특별한 통로를 통해 직접 파이프라인 세그먼트에 전달하는 경우



### Branch Instruction

조건 분기 또는 무조건 분기 등은 처리 여하에 따라 파이프라인의 정상적인 프로그램 순서를 바꿔버리기 때문에

파이프라인 시스템을 채택하고 있는 컴퓨터의 성능을 저하시키는 주 요인으로 간주되고 있음

#### Branch Prediction

다양한 프로그래의 실행 결과를 분석한 결과, 일부 명령어들은 반복 수행되며, 반복 실행시에는 규칙성을 가짐

분기 및 적재 명령어가 참조하는 오퍼랜드도 반복 참조 시 규칙성을 가지고 있으며 

따라서 예측기법을 이용하여 fetch 과정에서 신속하게 오퍼랜드의 제공 및 fetch가 수월해질 수 있음

단, 예측 실패 시 시간지연이 발생할 수 있음



## RISC Processor

RISC 프로세서의 설계 목표는 작업 처리 시간의 감소와 클럭 수(CPI)와 클럭 주기 감소임

실행 명령어 수는 증가하지만, 레지스터 증가로 작업 처리 시간을 감소시킬 수 있음

구조적 특징은 다음과 같다.

1. 명령어의 1 사이클 실행을 위한 파이프라인 구조, 메모리 참조를 위한 온칩캐쉬(CPU내 메모리 구현)
2. 간단한 명령코드와 주소 지정 및 하드와이어적 제어장치
3. 신속한 오퍼랜드 참조/문맥 전환을 위한 레지스터 집합
4. 실수연산의 별도 처리를 위한 코 프로세서(Co-processor)



### RISC Pipeline

명령어 사이클은 세 개의 부연산으로 나뉘어 다음과 같은 세 세그먼트로 구성됨

- I: 명령어의 fetch
- A: ALU의 동작
- E: 명령어의 실행

