Flow report for CPUDesign
Tue Apr 02 20:56:57 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------+
; Flow Summary                                                              ;
+-----------------------------+---------------------------------------------+
; Flow Status                 ; Successful - Tue Apr 02 20:56:57 2024       ;
; Quartus Prime Version       ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name               ; CPUDesign                                   ;
; Top-level Entity Name       ; Datapath                                    ;
; Family                      ; Cyclone V                                   ;
; Device                      ; 5CEBA4F23C7                                 ;
; Timing Models               ; Final                                       ;
; Logic utilization (in ALMs) ; N/A until Partition Merge                   ;
; Total registers             ; N/A until Partition Merge                   ;
; Total pins                  ; N/A until Partition Merge                   ;
; Total virtual pins          ; N/A until Partition Merge                   ;
; Total block memory bits     ; N/A until Partition Merge                   ;
; Total PLLs                  ; N/A until Partition Merge                   ;
; Total DLLs                  ; N/A until Partition Merge                   ;
+-----------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 04/02/2024 20:56:47 ;
; Main task         ; Compilation         ;
; Revision Name     ; CPUDesign           ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                             ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                  ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 54991827289163.171210580727472         ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; andi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; not_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mflo_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; tutorial_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; branch_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ld_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; and_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shr_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ror_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; or_32_tb       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mflo           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; st_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mul_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; rol_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; div_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mfhi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; out_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; sub_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ldi_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; add_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; neg_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; in_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; addi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shra_32_tb     ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ori_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shl_32_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; jr_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; jal_tb         ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; out_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                            ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)              ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; andi_tb.v                              ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_FILE                  ; not_32_tb.v                            ; --            ; --          ; not_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; mflo_tb.v                              ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_FILE                  ; tutorial_tb.v                          ; --            ; --          ; tutorial_tb    ;
; EDA_TEST_BENCH_FILE                  ; branch_tb.v                            ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_FILE                  ; ld_tb.v                                ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_FILE                  ; and_32_tb.v                            ; --            ; --          ; and_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; shr_32_tb.v                            ; --            ; --          ; shr_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; ror_32_tb.v                            ; --            ; --          ; ror_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; or_32_tb.v                             ; --            ; --          ; or_32_tb       ;
; EDA_TEST_BENCH_FILE                  ; mflo_tb.v                              ; --            ; --          ; mflo           ;
; EDA_TEST_BENCH_FILE                  ; st_tb.v                                ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_FILE                  ; mul_32_tb.v                            ; --            ; --          ; mul_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; rol_32_tb.v                            ; --            ; --          ; rol_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; div_32_tb.v                            ; --            ; --          ; div_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; mfhi_tb.v                              ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_FILE                  ; out_tb.v                               ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_FILE                  ; sub_32_tb.v                            ; --            ; --          ; sub_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; ldi_tb.v                               ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_FILE                  ; add_32_tb.v                            ; --            ; --          ; add_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; neg_32_tb.v                            ; --            ; --          ; neg_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; in_tb.v                                ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_FILE                  ; addi_tb.v                              ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_FILE                  ; shra_32_tb.v                           ; --            ; --          ; shra_32_tb     ;
; EDA_TEST_BENCH_FILE                  ; ori_tb.v                               ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_FILE                  ; shl_32_tb.v                            ; --            ; --          ; shl_32_tb      ;
; EDA_TEST_BENCH_FILE                  ; jr_tb.v                                ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_FILE                  ; jal_tb.v                               ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; andi_tb                                ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; not_32_tb                              ; --            ; --          ; not_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; mflo_tb                                ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; tutorial_tb                            ; --            ; --          ; tutorial_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; branch_tb                              ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld_tb                                  ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; and_32_tb                              ; --            ; --          ; and_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; shr_32_tb                              ; --            ; --          ; shr_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; ror_32_tb                              ; --            ; --          ; ror_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; or_32_tb                               ; --            ; --          ; or_32_tb       ;
; EDA_TEST_BENCH_MODULE_NAME           ; mflo                                   ; --            ; --          ; mflo           ;
; EDA_TEST_BENCH_MODULE_NAME           ; st_tb                                  ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; mul_32_tb                              ; --            ; --          ; mul_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; rol_32_tb                              ; --            ; --          ; rol_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; div_32_tb                              ; --            ; --          ; div_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; mfhi_tb                                ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; out_tb                                 ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; sub_32_tb                              ; --            ; --          ; sub_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi_tb                                 ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; add_32_tb                              ; --            ; --          ; add_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; neg_32_tb                              ; --            ; --          ; neg_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; in_tb                                  ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; addi_tb                                ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shra_32_tb                             ; --            ; --          ; shra_32_tb     ;
; EDA_TEST_BENCH_MODULE_NAME           ; ori_tb                                 ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; shl_32_tb                              ; --            ; --          ; shl_32_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; jr_tb                                  ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; jal_tb                                 ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_NAME                  ; tutorial_tb                            ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; and_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mul_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; or_32_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; add_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; div_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; sub_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shr_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shra_32_tb                             ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shl_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ror_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; rol_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; neg_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; not_32_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ld_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ldi_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; st_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; addi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; andi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ori_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; branch_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jr_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jal_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mflo                                   ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mflo_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mfhi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; in_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; out_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; not_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; tutorial_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; and_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; shr_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; ror_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; or_32_tb       ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; mflo           ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; mul_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; rol_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; div_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; sub_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; add_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; neg_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; shra_32_tb     ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; shl_32_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --          ; jal_tb         ;
; EDA_TIME_SCALE                       ; 1 ps                                   ; --            ; --          ; eda_simulation ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --            ; Datapath    ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --            ; Datapath    ; Top            ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --            ; Datapath    ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                           ; --            ; --          ; --             ;
; TOP_LEVEL_ENTITY                     ; Datapath                               ; CPUDesign     ; --          ; --             ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                          ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name            ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Elaboration ; 00:00:11     ; 1.0                     ; 4792 MB             ; 00:00:11                           ;
; Total                  ; 00:00:11     ; --                      ; --                  ; 00:00:11                           ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Flow OS Summary                                                                      ;
+------------------------+------------------+------------+------------+----------------+
; Module Name            ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+------------------------+------------------+------------+------------+----------------+
; Analysis & Elaboration ; PC-de-Steven     ; Windows 10 ; 10.0       ; x86_64         ;
+------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off CPUDesign -c CPUDesign --analysis_and_elaboration



