module mux4_1( I, S, Y);
input [1:0] S, I;
output Y;



assign Y= (~S1 & ~S2 & i0) |(~S1 & S2 & i1) |(S1 & ~S2 & i2) |(S1 & S2 & i3);

endmodule