<!DOCTYPE html>
<html>
<head>
<meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta http-equiv="X-UA-Compatible" content="ie=edge">
<title>Markmap</title>
<style>
* {
  margin: 0;
  padding: 0;
}
#mindmap {
  display: block;
  width: 100vw;
  height: 100vh;
}
</style>
<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/markmap-toolbar@0.17.3-alpha.1/dist/style.css">
</head>
<body>
<svg id="mindmap"></svg>
<script src="https://cdn.jsdelivr.net/npm/d3@7.9.0/dist/d3.min.js"></script><script src="https://cdn.jsdelivr.net/npm/markmap-view@0.17.3-alpha.1/dist/browser/index.js"></script><script src="https://cdn.jsdelivr.net/npm/markmap-toolbar@0.17.3-alpha.1/dist/index.js"></script><script>(()=>{setTimeout(()=>{const{markmap:q,mm:N}=window,j=new q.Toolbar;j.attach(N);const we=j.render();we.setAttribute("style","position:absolute;bottom:20px;right:20px"),document.body.append(we)})})()</script><script>((u,d,h,f)=>{const g=u();window.mm=g.Markmap.create("svg#mindmap",(d||g.deriveOptions)(f),h)})(()=>window.markmap,null,{"content":"Organização e Arquitetura de Computadores","children":[{"content":"1. Fundamentos de Organização e Arquitetura de Computadores","children":[{"content":"<strong>Definições</strong>:","children":[{"content":"<strong>Organização</strong>:","children":[{"content":"Como os componentes de hardware se conectam e interagem.","children":[],"payload":{"lines":"5,6"}}],"payload":{"lines":"4,6"}},{"content":"<strong>Arquitetura</strong>:","children":[{"content":"Aspectos visíveis ao programador, como conjunto de instruções, modos de endereçamento.","children":[],"payload":{"lines":"7,8"}}],"payload":{"lines":"6,8"}}],"payload":{"lines":"3,8"}},{"content":"<strong>Princípios Básicos</strong>:","children":[{"content":"Arquitetura de Von Neumann:","children":[{"content":"CPU, Memória, Entrada/Saída (E/S).","children":[],"payload":{"lines":"10,11"}},{"content":"Programas e dados armazenados na mesma memória.","children":[],"payload":{"lines":"11,12"}}],"payload":{"lines":"9,12"}},{"content":"Fluxo de Dados:","children":[{"content":"Entrada → Processamento → Saída.","children":[],"payload":{"lines":"13,15"}}],"payload":{"lines":"12,15"}}],"payload":{"lines":"8,15"}}],"payload":{"lines":"2,3"}},{"content":"2. Sistemas de Numeração","children":[{"content":"<strong>Conversões</strong>:","children":[{"content":"Binário ↔ Decimal.","children":[],"payload":{"lines":"19,20"}},{"content":"Binário ↔ Hexadecimal.","children":[],"payload":{"lines":"20,21"}},{"content":"Decimal ↔ Hexadecimal.","children":[],"payload":{"lines":"21,22"}}],"payload":{"lines":"18,22"}},{"content":"<strong>Códigos</strong>:","children":[{"content":"Código ASCII.","children":[],"payload":{"lines":"23,24"}},{"content":"Código Unicode.","children":[],"payload":{"lines":"24,25"}},{"content":"Representação de Números com Sinal:","children":[{"content":"Complemento de 2.","children":[],"payload":{"lines":"26,27"}},{"content":"Sinal e Magnitude.","children":[],"payload":{"lines":"27,28"}}],"payload":{"lines":"25,28"}},{"content":"Números em Ponto Flutuante (IEEE 754).","children":[],"payload":{"lines":"28,30"}}],"payload":{"lines":"22,30"}}],"payload":{"lines":"17,18"}},{"content":"3. Componentes do Computador","children":[{"content":"<strong>Unidade Central de Processamento (CPU)</strong>:","children":[{"content":"<strong>Componentes</strong>:","children":[{"content":"Unidade de Controle.","children":[],"payload":{"lines":"35,36"}},{"content":"Unidade Lógica e Aritmética (ALU).","children":[],"payload":{"lines":"36,37"}},{"content":"Registradores.","children":[],"payload":{"lines":"37,38"}}],"payload":{"lines":"34,38"}},{"content":"<strong>Ciclo de Instrução</strong>:","children":[{"content":"Busca → Decodificação → Execução → Escrita.","children":[],"payload":{"lines":"39,40"}}],"payload":{"lines":"38,40"}}],"payload":{"lines":"33,40"}},{"content":"<strong>Memória</strong>:","children":[{"content":"<strong>Hierarquia</strong>:","children":[{"content":"Registradores → Cache → RAM → HD/SSD.","children":[],"payload":{"lines":"42,43"}}],"payload":{"lines":"41,43"}},{"content":"<strong>Tipos</strong>:","children":[{"content":"RAM (Volátil), ROM (Não Volátil), Flash.","children":[],"payload":{"lines":"44,45"}},{"content":"Memória Virtual.","children":[],"payload":{"lines":"45,46"}}],"payload":{"lines":"43,46"}},{"content":"<strong>Cache</strong>:","children":[{"content":"Conceito de Localidade:","children":[{"content":"Localidade Temporal e Espacial.","children":[],"payload":{"lines":"48,49"}}],"payload":{"lines":"47,49"}},{"content":"Mapementos: Direto, Associativo, Associativo Conjunto.","children":[],"payload":{"lines":"49,50"}}],"payload":{"lines":"46,50"}}],"payload":{"lines":"40,50"}},{"content":"<strong>Dispositivos de Entrada/Saída (E/S)</strong>:","children":[{"content":"Exemplos: Teclado, Monitor, Impressoras.","children":[],"payload":{"lines":"51,52"}},{"content":"Mapeamento de E/S:","children":[{"content":"E/S Isolada e E/S Mapeada em Memória.","children":[],"payload":{"lines":"53,54"}}],"payload":{"lines":"52,54"}}],"payload":{"lines":"50,54"}},{"content":"<strong>Barras de Comunicação (Buses)</strong>:","children":[{"content":"Tipos: Barramento de Dados, Endereços, Controle.","children":[],"payload":{"lines":"55,56"}},{"content":"Largura e Taxa de Transferência.","children":[],"payload":{"lines":"56,58"}}],"payload":{"lines":"54,58"}}],"payload":{"lines":"32,33"}},{"content":"4. Conjuntos de Instruções","children":[{"content":"<strong>Modos de Endereçamento</strong>:","children":[{"content":"Imediato, Direto, Indireto, Registrador, Indexado.","children":[],"payload":{"lines":"62,63"}}],"payload":{"lines":"61,63"}},{"content":"<strong>Tipos de Instruções</strong>:","children":[{"content":"Aritméticas, Lógicas, Controle de Fluxo, Entrada/Saída.","children":[],"payload":{"lines":"64,65"}}],"payload":{"lines":"63,65"}},{"content":"<strong>Conjuntos CISC e RISC</strong>:","children":[{"content":"<strong>CISC (Complex Instruction Set Computer)</strong>:","children":[{"content":"Conjuntos maiores e mais complexos.","children":[],"payload":{"lines":"67,68"}},{"content":"Exemplos: x86.","children":[],"payload":{"lines":"68,69"}}],"payload":{"lines":"66,69"}},{"content":"<strong>RISC (Reduced Instruction Set Computer)</strong>:","children":[{"content":"Conjuntos menores e mais simples.","children":[],"payload":{"lines":"70,71"}},{"content":"Exemplos: ARM.","children":[],"payload":{"lines":"71,73"}}],"payload":{"lines":"69,73"}}],"payload":{"lines":"65,73"}}],"payload":{"lines":"60,61"}},{"content":"5. Arquiteturas de Processadores","children":[{"content":"<strong>Arquitetura Pipeline</strong>:","children":[{"content":"Segmentação do Ciclo de Instrução.","children":[],"payload":{"lines":"77,78"}},{"content":"Dependências e Hazards:","children":[{"content":"Hazards de Dados, Controle, Estruturais.","children":[],"payload":{"lines":"79,80"}}],"payload":{"lines":"78,80"}}],"payload":{"lines":"76,80"}},{"content":"<strong>Arquitetura Superscalar</strong>:","children":[{"content":"Execução de múltiplas instruções por ciclo.","children":[],"payload":{"lines":"81,82"}}],"payload":{"lines":"80,82"}},{"content":"<strong>Paralelismo</strong>:","children":[{"content":"Paralelismo em Nível de Instrução (ILP).","children":[],"payload":{"lines":"83,84"}},{"content":"Multiprocessamento (SMP, NUMA).","children":[],"payload":{"lines":"84,85"}}],"payload":{"lines":"82,85"}},{"content":"<strong>Unidades de Ponto Flutuante (FPU)</strong>:","children":[{"content":"Processamento de cálculos complexos.","children":[],"payload":{"lines":"86,87"}}],"payload":{"lines":"85,87"}},{"content":"<strong>Processadores Multinúcleo</strong>:","children":[{"content":"Vantagens e desafios.","children":[],"payload":{"lines":"88,90"}}],"payload":{"lines":"87,90"}}],"payload":{"lines":"75,76"}},{"content":"6. Memórias e Armazenamento","children":[{"content":"<strong>Classificação</strong>:","children":[{"content":"Primária:","children":[{"content":"Registradores, Cache, RAM.","children":[],"payload":{"lines":"95,96"}}],"payload":{"lines":"94,96"}},{"content":"Secundária:","children":[{"content":"HD, SSD, Discos Ópticos.","children":[],"payload":{"lines":"97,98"}}],"payload":{"lines":"96,98"}},{"content":"Terciária:","children":[{"content":"Fitas Magnéticas, Cloud Storage.","children":[],"payload":{"lines":"99,100"}}],"payload":{"lines":"98,100"}}],"payload":{"lines":"93,100"}},{"content":"<strong>Memória Cache</strong>:","children":[{"content":"Níveis (L1, L2, L3).","children":[],"payload":{"lines":"101,102"}},{"content":"Políticas de Substituição:","children":[{"content":"FIFO, LRU.","children":[],"payload":{"lines":"103,104"}}],"payload":{"lines":"102,104"}}],"payload":{"lines":"100,104"}},{"content":"<strong>Memória Virtual</strong>:","children":[{"content":"Paginação e Segmentação.","children":[],"payload":{"lines":"105,106"}},{"content":"Troca (Swapping).","children":[],"payload":{"lines":"106,107"}}],"payload":{"lines":"104,107"}},{"content":"<strong>Armazenamento em Massa</strong>:","children":[{"content":"Sistemas RAID:","children":[{"content":"Níveis RAID 0, 1, 5, 10.","children":[],"payload":{"lines":"109,111"}}],"payload":{"lines":"108,111"}}],"payload":{"lines":"107,111"}}],"payload":{"lines":"92,93"}},{"content":"7. Arquiteturas Avançadas","children":[{"content":"<strong>Sistemas Multiprocessados</strong>:","children":[{"content":"Simétricos (SMP) e Assimétricos (AMP).","children":[],"payload":{"lines":"115,116"}},{"content":"Cluster Computing.","children":[],"payload":{"lines":"116,117"}}],"payload":{"lines":"114,117"}},{"content":"<strong>Processamento Paralelo</strong>:","children":[{"content":"SIMD (Single Instruction, Multiple Data).","children":[],"payload":{"lines":"118,119"}},{"content":"MIMD (Multiple Instruction, Multiple Data).","children":[],"payload":{"lines":"119,120"}}],"payload":{"lines":"117,120"}},{"content":"<strong>Computação Heterogênea</strong>:","children":[{"content":"GPUs e FPGAs.","children":[],"payload":{"lines":"121,122"}}],"payload":{"lines":"120,122"}},{"content":"<strong>Computação em Nuvem e Distribuída</strong>:","children":[{"content":"Modelos de Infraestrutura: IaaS, PaaS, SaaS.","children":[],"payload":{"lines":"123,125"}}],"payload":{"lines":"122,125"}}],"payload":{"lines":"113,114"}},{"content":"8. Organização de Computadores","children":[{"content":"<strong>Arquiteturas Harvard e Von Neumann</strong>:","children":[{"content":"Diferenças em Memória de Programa e Dados.","children":[],"payload":{"lines":"129,130"}}],"payload":{"lines":"128,130"}},{"content":"<strong>E/S Programada vs. E/S por Interrupção</strong>:","children":[{"content":"Vantagens e Desvantagens.","children":[],"payload":{"lines":"131,132"}}],"payload":{"lines":"130,132"}},{"content":"<strong>DMA (Acesso Direto à Memória)</strong>:","children":[{"content":"Transferência de dados sem intervenção do processador.","children":[],"payload":{"lines":"133,135"}}],"payload":{"lines":"132,135"}}],"payload":{"lines":"127,128"}},{"content":"9. Sistemas de Interconexão","children":[{"content":"<strong>Barramentos</strong>:","children":[{"content":"Padrões: PCI, PCIe, USB.","children":[],"payload":{"lines":"139,140"}},{"content":"Topologias de Interconexão.","children":[],"payload":{"lines":"140,141"}}],"payload":{"lines":"138,141"}},{"content":"<strong>Redes de Interconexão</strong>:","children":[{"content":"Crossbar, Árvores, Anéis.","children":[],"payload":{"lines":"142,144"}}],"payload":{"lines":"141,144"}}],"payload":{"lines":"137,138"}},{"content":"10. Desempenho de Sistemas","children":[{"content":"<strong>Métricas de Desempenho</strong>:","children":[{"content":"CPI (Cycles Per Instruction).","children":[],"payload":{"lines":"148,149"}},{"content":"MIPS (Million Instructions Per Second).","children":[],"payload":{"lines":"149,150"}},{"content":"FLOPS (Floating-Point Operations Per Second).","children":[],"payload":{"lines":"150,151"}}],"payload":{"lines":"147,151"}},{"content":"<strong>Benchmarking</strong>:","children":[{"content":"Ferramentas e Métodos.","children":[],"payload":{"lines":"152,153"}}],"payload":{"lines":"151,153"}},{"content":"<strong>Amdahl's Law</strong>:","children":[{"content":"Limitações do Paralelismo.","children":[],"payload":{"lines":"154,156"}}],"payload":{"lines":"153,156"}}],"payload":{"lines":"146,147"}},{"content":"11. Tendências e Tecnologias Emergentes","children":[{"content":"<strong>Computação Quântica</strong>:","children":[{"content":"Bits Quânticos (Qubits), Portas Quânticas.","children":[],"payload":{"lines":"160,161"}}],"payload":{"lines":"159,161"}},{"content":"<strong>Memórias Não Voláteis Avançadas</strong>:","children":[{"content":"Memristores, 3D XPoint.","children":[],"payload":{"lines":"162,163"}}],"payload":{"lines":"161,163"}},{"content":"<strong>Arquiteturas Neuromórficas</strong>:","children":[{"content":"Inspiradas no cérebro humano.","children":[],"payload":{"lines":"164,165"}}],"payload":{"lines":"163,165"}},{"content":"<strong>IoT (Internet das Coisas)</strong>:","children":[{"content":"Processadores e Memórias otimizados para dispositivos conectados.","children":[],"payload":{"lines":"166,168"}}],"payload":{"lines":"165,168"}}],"payload":{"lines":"158,159"}}],"payload":{"lines":"0,1"}},null)</script>
</body>
</html>
