Fitter report for cpu_top
Sun Nov  4 23:51:29 2012
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Sun Nov  4 23:51:29 2012         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; cpu_top                                       ;
; Top-level Entity Name ; register_file                                 ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 328 / 5,980 ( 5 % )                           ;
; Total pins            ; 108 / 185 ( 58 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 439 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 439 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 437     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/denjo/mygit/experiment/cpu/cpu/cpu_top.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 328 / 5,980 ( 5 % ) ;
;     -- Combinational with no register       ; 72                  ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 256                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 264                 ;
;     -- 3 input functions                    ; 64                  ;
;     -- 2 input functions                    ; 0                   ;
;     -- 1 input functions                    ; 0                   ;
;     -- 0 input functions                    ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 328                 ;
;     -- arithmetic mode                      ; 0                   ;
;     -- qfbk mode                            ; 256                 ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 256                 ;
;     -- asynchronous clear/load mode         ; 256                 ;
;                                             ;                     ;
; Total registers                             ; 256 / 6,523 ( 4 % ) ;
; Total LABs                                  ; 39 / 598 ( 7 % )    ;
; Logic elements in carry chains              ; 0                   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 108 / 185 ( 58 % )  ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )     ;
; Global signals                              ; 2                   ;
; M4Ks                                        ; 0 / 20 ( 0 % )      ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 8 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 3% / 4% / 3%        ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 9%      ;
; Maximum fan-out node                        ; clk                 ;
; Maximum fan-out                             ; 256                 ;
; Highest non-global fan-out signal           ; ra1[0]              ;
; Highest non-global fan-out                  ; 96                  ;
; Total fan-out                               ; 2080                ;
; Average fan-out                             ; 4.75                ;
+---------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 328                ; 0                              ;
;     -- Combinational with no register       ; 72                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 256                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 256 / 2990 ( 8 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 108                ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2080               ; 0                              ;
;     -- Registered Connections               ; 256                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 44                 ; 0                              ;
;     -- Output Ports                         ; 64                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 29    ; 1        ; 0            ; 11           ; 0           ; 256                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; n_rst  ; 28    ; 1        ; 0            ; 12           ; 2           ; 256                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra1[0] ; 166   ; 3        ; 35           ; 16           ; 1           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra1[1] ; 167   ; 3        ; 35           ; 16           ; 0           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra1[2] ; 159   ; 3        ; 35           ; 13           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra2[0] ; 143   ; 3        ; 35           ; 9            ; 1           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra2[1] ; 140   ; 3        ; 35           ; 8            ; 1           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ra2[2] ; 199   ; 2        ; 26           ; 21           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wa[0]  ; 177   ; 3        ; 35           ; 19           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wa[1]  ; 163   ; 3        ; 35           ; 15           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wa[2]  ; 103   ; 4        ; 26           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[0]  ; 141   ; 3        ; 35           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[10] ; 152   ; 3        ; 35           ; 12           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[11] ; 153   ; 3        ; 35           ; 12           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[12] ; 19    ; 1        ; 0            ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[13] ; 20    ; 1        ; 0            ; 14           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[14] ; 173   ; 3        ; 35           ; 18           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[15] ; 41    ; 1        ; 0            ; 7            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[16] ; 100   ; 4        ; 24           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[17] ; 164   ; 3        ; 35           ; 15           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[18] ; 135   ; 3        ; 35           ; 5            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[19] ; 160   ; 3        ; 35           ; 14           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[1]  ; 102   ; 4        ; 26           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[20] ; 23    ; 1        ; 0            ; 13           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[21] ; 205   ; 2        ; 22           ; 21           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[22] ; 204   ; 2        ; 22           ; 21           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[23] ; 221   ; 2        ; 12           ; 21           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[24] ; 207   ; 2        ; 20           ; 21           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[25] ; 201   ; 2        ; 24           ; 21           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[26] ; 165   ; 3        ; 35           ; 16           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[27] ; 16    ; 1        ; 0            ; 16           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[28] ; 96    ; 4        ; 22           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[29] ; 93    ; 4        ; 20           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[2]  ; 196   ; 2        ; 28           ; 21           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[30] ; 169   ; 3        ; 35           ; 17           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[31] ; 215   ; 2        ; 16           ; 21           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[3]  ; 42    ; 1        ; 0            ; 7            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[4]  ; 137   ; 3        ; 35           ; 6            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[5]  ; 214   ; 2        ; 16           ; 21           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[6]  ; 139   ; 3        ; 35           ; 7            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[7]  ; 174   ; 3        ; 35           ; 18           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[8]  ; 200   ; 2        ; 24           ; 21           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wd[9]  ; 161   ; 3        ; 35           ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; we     ; 235   ; 2        ; 4            ; 21           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; rd1[0]  ; 39    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[10] ; 21    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[11] ; 225   ; 2        ; 8            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[12] ; 195   ; 2        ; 28           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[13] ; 223   ; 2        ; 10           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[14] ; 233   ; 2        ; 6            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[15] ; 13    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[16] ; 188   ; 2        ; 30           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[17] ; 182   ; 2        ; 34           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[18] ; 175   ; 3        ; 35           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[19] ; 198   ; 2        ; 26           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[1]  ; 131   ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[20] ; 162   ; 3        ; 35           ; 15           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[21] ; 127   ; 3        ; 35           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[22] ; 156   ; 3        ; 35           ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[23] ; 208   ; 2        ; 20           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[24] ; 220   ; 2        ; 12           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[25] ; 202   ; 2        ; 24           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[26] ; 217   ; 2        ; 14           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[27] ; 126   ; 3        ; 35           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[28] ; 227   ; 2        ; 8            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[29] ; 203   ; 2        ; 22           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[2]  ; 158   ; 3        ; 35           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[30] ; 98    ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[31] ; 176   ; 3        ; 35           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[3]  ; 133   ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[4]  ; 101   ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[5]  ; 87    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[6]  ; 136   ; 3        ; 35           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[7]  ; 187   ; 2        ; 30           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[8]  ; 216   ; 2        ; 14           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd1[9]  ; 186   ; 2        ; 32           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[0]  ; 194   ; 2        ; 28           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[10] ; 12    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[11] ; 99    ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[12] ; 134   ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[13] ; 168   ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[14] ; 94    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[15] ; 213   ; 2        ; 16           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[16] ; 18    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[17] ; 183   ; 2        ; 34           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[18] ; 180   ; 3        ; 35           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[19] ; 178   ; 3        ; 35           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[1]  ; 132   ; 3        ; 35           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[20] ; 86    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[21] ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[22] ; 206   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[23] ; 17    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[24] ; 81    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[25] ; 105   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[26] ; 170   ; 3        ; 35           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[27] ; 218   ; 2        ; 14           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[28] ; 11    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[29] ; 14    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[2]  ; 144   ; 3        ; 35           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[30] ; 237   ; 2        ; 4            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[31] ; 95    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[3]  ; 104   ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[4]  ; 181   ; 2        ; 34           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[5]  ; 224   ; 2        ; 10           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[6]  ; 197   ; 2        ; 26           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[7]  ; 193   ; 2        ; 30           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[8]  ; 97    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rd2[9]  ; 222   ; 2        ; 10           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 44 ( 43 % ) ; 3.3V          ; --           ;
; 2        ; 38 / 48 ( 79 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 45 ( 82 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 48 ( 33 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; rd2[28]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 9          ; 1        ; rd2[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 10         ; 1        ; rd1[15]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 11         ; 1        ; rd2[29]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; wd[27]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 17       ; 14         ; 1        ; rd2[23]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 15         ; 1        ; rd2[16]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 16         ; 1        ; wd[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 20       ; 17         ; 1        ; wd[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 18         ; 1        ; rd1[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; wd[20]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; n_rst                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ; 24         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; rd1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; wd[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 42       ; 34         ; 1        ; wd[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 43       ; 35         ; 1        ; rd2[21]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; rd2[24]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; rd2[20]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 73         ; 4        ; rd1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; wd[29]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 94       ; 76         ; 4        ; rd2[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 77         ; 4        ; rd2[31]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 96       ; 78         ; 4        ; wd[28]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 97       ; 79         ; 4        ; rd2[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 98       ; 80         ; 4        ; rd1[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 99       ; 81         ; 4        ; rd2[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 100      ; 82         ; 4        ; wd[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 101      ; 83         ; 4        ; rd1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 102      ; 84         ; 4        ; wd[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 103      ; 85         ; 4        ; wa[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 104      ; 86         ; 4        ; rd2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 105      ; 87         ; 4        ; rd2[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; rd1[27]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 127      ; 105        ; 3        ; rd1[21]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; rd1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 132      ; 108        ; 3        ; rd2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 133      ; 109        ; 3        ; rd1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 134      ; 110        ; 3        ; rd2[12]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 135      ; 111        ; 3        ; wd[18]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 136      ; 112        ; 3        ; rd1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 137      ; 113        ; 3        ; wd[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; wd[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 140      ; 116        ; 3        ; ra2[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 141      ; 117        ; 3        ; wd[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; ra2[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 144      ; 119        ; 3        ; rd2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; wd[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 153      ; 126        ; 3        ; wd[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; rd1[22]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; rd1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 159      ; 130        ; 3        ; ra1[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 160      ; 131        ; 3        ; wd[19]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 161      ; 132        ; 3        ; wd[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 162      ; 133        ; 3        ; rd1[20]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ; 134        ; 3        ; wa[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 164      ; 135        ; 3        ; wd[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 165      ; 136        ; 3        ; wd[26]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 166      ; 137        ; 3        ; ra1[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 167      ; 138        ; 3        ; ra1[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 168      ; 139        ; 3        ; rd2[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 169      ; 140        ; 3        ; wd[30]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 170      ; 141        ; 3        ; rd2[26]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; wd[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 174      ; 143        ; 3        ; wd[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 175      ; 144        ; 3        ; rd1[18]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 176      ; 145        ; 3        ; rd1[31]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 177      ; 146        ; 3        ; wa[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 178      ; 147        ; 3        ; rd2[19]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; rd2[18]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 181      ; 150        ; 2        ; rd2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 182      ; 151        ; 2        ; rd1[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 183      ; 152        ; 2        ; rd2[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; rd1[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 187      ; 156        ; 2        ; rd1[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 157        ; 2        ; rd1[16]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; rd2[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 194      ; 159        ; 2        ; rd2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 195      ; 160        ; 2        ; rd1[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 196      ; 161        ; 2        ; wd[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 197      ; 162        ; 2        ; rd2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 198      ; 163        ; 2        ; rd1[19]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 199      ; 164        ; 2        ; ra2[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 200      ; 165        ; 2        ; wd[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 166        ; 2        ; wd[25]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 202      ; 167        ; 2        ; rd1[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 203      ; 168        ; 2        ; rd1[29]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 204      ; 169        ; 2        ; wd[22]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 205      ; 170        ; 2        ; wd[21]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 206      ; 171        ; 2        ; rd2[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 207      ; 172        ; 2        ; wd[24]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 208      ; 173        ; 2        ; rd1[23]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; rd2[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 214      ; 175        ; 2        ; wd[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 215      ; 176        ; 2        ; wd[31]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 216      ; 177        ; 2        ; rd1[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 217      ; 178        ; 2        ; rd1[26]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 218      ; 179        ; 2        ; rd2[27]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; rd1[24]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 221      ; 182        ; 2        ; wd[23]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 222      ; 183        ; 2        ; rd2[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 223      ; 184        ; 2        ; rd1[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 224      ; 185        ; 2        ; rd2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 225      ; 186        ; 2        ; rd1[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; rd1[28]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; rd1[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; we                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; rd2[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                        ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |register_file             ; 328 (328)   ; 256          ; 0           ; 0    ; 108  ; 0            ; 72 (72)      ; 0 (0)             ; 256 (256)        ; 0 (0)           ; 256 (256)  ; |register_file      ;              ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; rd1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[10] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[11] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[12] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[13] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[14] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[15] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[16] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[17] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[18] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[19] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[20] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[21] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[22] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[23] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[24] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[25] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[26] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[27] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[28] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[29] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[30] ; Output   ; --            ; --            ; --                    ; --  ;
; rd1[31] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[10] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[11] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[12] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[13] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[14] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[15] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[16] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[17] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[18] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[19] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[20] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[21] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[22] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[23] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[24] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[25] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[26] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[27] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[28] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[29] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[30] ; Output   ; --            ; --            ; --                    ; --  ;
; rd2[31] ; Output   ; --            ; --            ; --                    ; --  ;
; ra1[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ra1[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ra1[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ra2[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ra2[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ra2[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; n_rst   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; wa[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wa[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wa[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; we      ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[8]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[9]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[10]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; wd[11]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; wd[12]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[13]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[14]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[15]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[16]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[17]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[18]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[19]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[20]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[21]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[22]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[23]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[24]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[25]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[26]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[27]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[28]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[29]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[30]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; wd[31]  ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; ra1[0]              ;                   ;         ;
;      - rf[6][0]     ; 1                 ; ON      ;
;      - rf[5][0]     ; 1                 ; ON      ;
;      - rf[1][0]     ; 1                 ; ON      ;
;      - rf[6][1]     ; 1                 ; ON      ;
;      - rf[5][1]     ; 1                 ; ON      ;
;      - rf[1][1]     ; 1                 ; ON      ;
;      - rf[6][2]     ; 1                 ; ON      ;
;      - rf[5][2]     ; 1                 ; ON      ;
;      - rf[1][2]     ; 1                 ; ON      ;
;      - rf[6][3]     ; 1                 ; ON      ;
;      - rf[5][3]     ; 1                 ; ON      ;
;      - rf[1][3]     ; 1                 ; ON      ;
;      - rf[6][4]     ; 1                 ; ON      ;
;      - rf[5][4]     ; 1                 ; ON      ;
;      - rf[1][4]     ; 1                 ; ON      ;
;      - rf[6][5]     ; 1                 ; ON      ;
;      - rf[5][5]     ; 1                 ; ON      ;
;      - rf[1][5]     ; 1                 ; ON      ;
;      - rf[6][6]     ; 1                 ; ON      ;
;      - rf[5][6]     ; 1                 ; ON      ;
;      - rf[1][6]     ; 1                 ; ON      ;
;      - rf[6][7]     ; 1                 ; ON      ;
;      - rf[5][7]     ; 1                 ; ON      ;
;      - rf[1][7]     ; 1                 ; ON      ;
;      - rf[6][8]     ; 1                 ; ON      ;
;      - rf[5][8]     ; 1                 ; ON      ;
;      - rf[1][8]     ; 1                 ; ON      ;
;      - rf[6][9]     ; 1                 ; ON      ;
;      - rf[5][9]     ; 1                 ; ON      ;
;      - rf[1][9]     ; 1                 ; ON      ;
;      - rf[6][10]    ; 1                 ; ON      ;
;      - rf[5][10]    ; 1                 ; ON      ;
;      - rf[1][10]    ; 1                 ; ON      ;
;      - rf[6][11]    ; 1                 ; ON      ;
;      - rf[5][11]    ; 1                 ; ON      ;
;      - rf[1][11]    ; 1                 ; ON      ;
;      - rf[6][12]    ; 1                 ; ON      ;
;      - rf[5][12]    ; 1                 ; ON      ;
;      - rf[1][12]    ; 1                 ; ON      ;
;      - rf[6][13]    ; 1                 ; ON      ;
;      - rf[5][13]    ; 1                 ; ON      ;
;      - rf[1][13]    ; 1                 ; ON      ;
;      - rf[6][14]    ; 1                 ; ON      ;
;      - rf[5][14]    ; 1                 ; ON      ;
;      - rf[1][14]    ; 1                 ; ON      ;
;      - rf[6][15]    ; 1                 ; ON      ;
;      - rf[5][15]    ; 1                 ; ON      ;
;      - rf[1][15]    ; 1                 ; ON      ;
;      - rf[6][16]    ; 1                 ; ON      ;
;      - rf[5][16]    ; 1                 ; ON      ;
;      - rf[1][16]    ; 1                 ; ON      ;
;      - rf[6][17]    ; 1                 ; ON      ;
;      - rf[5][17]    ; 1                 ; ON      ;
;      - rf[1][17]    ; 1                 ; ON      ;
;      - rf[6][18]    ; 1                 ; ON      ;
;      - rf[5][18]    ; 1                 ; ON      ;
;      - rf[1][18]    ; 1                 ; ON      ;
;      - rf[6][19]    ; 1                 ; ON      ;
;      - rf[5][19]    ; 1                 ; ON      ;
;      - rf[1][19]    ; 1                 ; ON      ;
;      - rf[6][20]    ; 1                 ; ON      ;
;      - rf[5][20]    ; 1                 ; ON      ;
;      - rf[1][20]    ; 1                 ; ON      ;
;      - rf[6][21]    ; 1                 ; ON      ;
;      - rf[5][21]    ; 1                 ; ON      ;
;      - rf[1][21]    ; 1                 ; ON      ;
;      - rf[6][22]    ; 1                 ; ON      ;
;      - rf[5][22]    ; 1                 ; ON      ;
;      - rf[1][22]    ; 1                 ; ON      ;
;      - rf[6][23]    ; 1                 ; ON      ;
;      - rf[5][23]    ; 1                 ; ON      ;
;      - rf[1][23]    ; 1                 ; ON      ;
;      - rf[6][24]    ; 1                 ; ON      ;
;      - rf[5][24]    ; 1                 ; ON      ;
;      - rf[1][24]    ; 1                 ; ON      ;
;      - rf[6][25]    ; 1                 ; ON      ;
;      - rf[5][25]    ; 1                 ; ON      ;
;      - rf[1][25]    ; 1                 ; ON      ;
;      - rf[6][26]    ; 1                 ; ON      ;
;      - rf[5][26]    ; 1                 ; ON      ;
;      - rf[1][26]    ; 1                 ; ON      ;
;      - rf[6][27]    ; 1                 ; ON      ;
;      - rf[5][27]    ; 1                 ; ON      ;
;      - rf[1][27]    ; 1                 ; ON      ;
;      - rf[6][28]    ; 1                 ; ON      ;
;      - rf[5][28]    ; 1                 ; ON      ;
;      - rf[1][28]    ; 1                 ; ON      ;
;      - rf[6][29]    ; 1                 ; ON      ;
;      - rf[5][29]    ; 1                 ; ON      ;
;      - rf[1][29]    ; 1                 ; ON      ;
;      - rf[6][30]    ; 1                 ; ON      ;
;      - rf[5][30]    ; 1                 ; ON      ;
;      - rf[1][30]    ; 1                 ; ON      ;
;      - rf[6][31]    ; 1                 ; ON      ;
;      - rf[5][31]    ; 1                 ; ON      ;
;      - rf[1][31]    ; 1                 ; ON      ;
; ra1[1]              ;                   ;         ;
;      - rf[6][0]     ; 0                 ; ON      ;
;      - rf[1][0]     ; 0                 ; ON      ;
;      - rf[2][0]     ; 0                 ; ON      ;
;      - rf[6][1]     ; 0                 ; ON      ;
;      - rf[1][1]     ; 0                 ; ON      ;
;      - rf[2][1]     ; 0                 ; ON      ;
;      - rf[6][2]     ; 0                 ; ON      ;
;      - rf[1][2]     ; 0                 ; ON      ;
;      - rf[2][2]     ; 0                 ; ON      ;
;      - rf[6][3]     ; 0                 ; ON      ;
;      - rf[1][3]     ; 0                 ; ON      ;
;      - rf[2][3]     ; 0                 ; ON      ;
;      - rf[6][4]     ; 0                 ; ON      ;
;      - rf[1][4]     ; 0                 ; ON      ;
;      - rf[2][4]     ; 0                 ; ON      ;
;      - rf[6][5]     ; 0                 ; ON      ;
;      - rf[1][5]     ; 0                 ; ON      ;
;      - rf[2][5]     ; 0                 ; ON      ;
;      - rf[6][6]     ; 0                 ; ON      ;
;      - rf[1][6]     ; 0                 ; ON      ;
;      - rf[2][6]     ; 0                 ; ON      ;
;      - rf[6][7]     ; 0                 ; ON      ;
;      - rf[1][7]     ; 0                 ; ON      ;
;      - rf[2][7]     ; 0                 ; ON      ;
;      - rf[6][8]     ; 0                 ; ON      ;
;      - rf[1][8]     ; 0                 ; ON      ;
;      - rf[2][8]     ; 0                 ; ON      ;
;      - rf[6][9]     ; 0                 ; ON      ;
;      - rf[1][9]     ; 0                 ; ON      ;
;      - rf[2][9]     ; 0                 ; ON      ;
;      - rf[6][10]    ; 0                 ; ON      ;
;      - rf[1][10]    ; 0                 ; ON      ;
;      - rf[2][10]    ; 0                 ; ON      ;
;      - rf[6][11]    ; 0                 ; ON      ;
;      - rf[1][11]    ; 0                 ; ON      ;
;      - rf[2][11]    ; 0                 ; ON      ;
;      - rf[6][12]    ; 0                 ; ON      ;
;      - rf[1][12]    ; 0                 ; ON      ;
;      - rf[2][12]    ; 0                 ; ON      ;
;      - rf[6][13]    ; 0                 ; ON      ;
;      - rf[1][13]    ; 0                 ; ON      ;
;      - rf[2][13]    ; 0                 ; ON      ;
;      - rf[6][14]    ; 0                 ; ON      ;
;      - rf[1][14]    ; 0                 ; ON      ;
;      - rf[2][14]    ; 0                 ; ON      ;
;      - rf[6][15]    ; 0                 ; ON      ;
;      - rf[1][15]    ; 0                 ; ON      ;
;      - rf[2][15]    ; 0                 ; ON      ;
;      - rf[6][16]    ; 0                 ; ON      ;
;      - rf[1][16]    ; 0                 ; ON      ;
;      - rf[2][16]    ; 0                 ; ON      ;
;      - rf[6][17]    ; 0                 ; ON      ;
;      - rf[1][17]    ; 0                 ; ON      ;
;      - rf[2][17]    ; 0                 ; ON      ;
;      - rf[6][18]    ; 0                 ; ON      ;
;      - rf[1][18]    ; 0                 ; ON      ;
;      - rf[2][18]    ; 0                 ; ON      ;
;      - rf[6][19]    ; 0                 ; ON      ;
;      - rf[1][19]    ; 0                 ; ON      ;
;      - rf[2][19]    ; 0                 ; ON      ;
;      - rf[6][20]    ; 0                 ; ON      ;
;      - rf[1][20]    ; 0                 ; ON      ;
;      - rf[2][20]    ; 0                 ; ON      ;
;      - rf[6][21]    ; 0                 ; ON      ;
;      - rf[1][21]    ; 0                 ; ON      ;
;      - rf[2][21]    ; 0                 ; ON      ;
;      - rf[6][22]    ; 0                 ; ON      ;
;      - rf[1][22]    ; 0                 ; ON      ;
;      - rf[2][22]    ; 0                 ; ON      ;
;      - rf[6][23]    ; 0                 ; ON      ;
;      - rf[1][23]    ; 0                 ; ON      ;
;      - rf[2][23]    ; 0                 ; ON      ;
;      - rf[6][24]    ; 0                 ; ON      ;
;      - rf[1][24]    ; 0                 ; ON      ;
;      - rf[2][24]    ; 0                 ; ON      ;
;      - rf[6][25]    ; 0                 ; ON      ;
;      - rf[1][25]    ; 0                 ; ON      ;
;      - rf[2][25]    ; 0                 ; ON      ;
;      - rf[6][26]    ; 0                 ; ON      ;
;      - rf[1][26]    ; 0                 ; ON      ;
;      - rf[2][26]    ; 0                 ; ON      ;
;      - rf[6][27]    ; 0                 ; ON      ;
;      - rf[1][27]    ; 0                 ; ON      ;
;      - rf[2][27]    ; 0                 ; ON      ;
;      - rf[6][28]    ; 0                 ; ON      ;
;      - rf[1][28]    ; 0                 ; ON      ;
;      - rf[2][28]    ; 0                 ; ON      ;
;      - rf[6][29]    ; 0                 ; ON      ;
;      - rf[1][29]    ; 0                 ; ON      ;
;      - rf[2][29]    ; 0                 ; ON      ;
;      - rf[6][30]    ; 0                 ; ON      ;
;      - rf[1][30]    ; 0                 ; ON      ;
;      - rf[2][30]    ; 0                 ; ON      ;
;      - rf[6][31]    ; 0                 ; ON      ;
;      - rf[1][31]    ; 0                 ; ON      ;
;      - rf[2][31]    ; 0                 ; ON      ;
; ra1[2]              ;                   ;         ;
;      - Mux31~4      ; 0                 ; ON      ;
;      - Mux30~4      ; 0                 ; ON      ;
;      - Mux29~4      ; 0                 ; ON      ;
;      - Mux28~4      ; 0                 ; ON      ;
;      - Mux27~4      ; 0                 ; ON      ;
;      - Mux26~4      ; 0                 ; ON      ;
;      - Mux25~4      ; 0                 ; ON      ;
;      - Mux24~4      ; 0                 ; ON      ;
;      - Mux23~4      ; 0                 ; ON      ;
;      - Mux22~4      ; 0                 ; ON      ;
;      - Mux21~4      ; 0                 ; ON      ;
;      - Mux20~4      ; 0                 ; ON      ;
;      - Mux19~4      ; 0                 ; ON      ;
;      - Mux18~4      ; 0                 ; ON      ;
;      - Mux17~4      ; 0                 ; ON      ;
;      - Mux16~4      ; 0                 ; ON      ;
;      - Mux15~4      ; 0                 ; ON      ;
;      - Mux14~4      ; 0                 ; ON      ;
;      - Mux13~4      ; 0                 ; ON      ;
;      - Mux12~4      ; 0                 ; ON      ;
;      - Mux11~4      ; 0                 ; ON      ;
;      - Mux10~4      ; 0                 ; ON      ;
;      - Mux9~4       ; 0                 ; ON      ;
;      - Mux8~4       ; 0                 ; ON      ;
;      - Mux7~4       ; 0                 ; ON      ;
;      - Mux6~4       ; 0                 ; ON      ;
;      - Mux5~4       ; 0                 ; ON      ;
;      - Mux4~4       ; 0                 ; ON      ;
;      - Mux3~4       ; 0                 ; ON      ;
;      - Mux2~4       ; 0                 ; ON      ;
;      - Mux1~4       ; 0                 ; ON      ;
;      - Mux0~4       ; 0                 ; ON      ;
; ra2[0]              ;                   ;         ;
;      - rf[4][0]     ; 1                 ; ON      ;
;      - rf[7][0]     ; 1                 ; ON      ;
;      - rf[0][0]     ; 1                 ; ON      ;
;      - rf[4][1]     ; 1                 ; ON      ;
;      - rf[7][1]     ; 1                 ; ON      ;
;      - rf[0][1]     ; 1                 ; ON      ;
;      - rf[4][2]     ; 1                 ; ON      ;
;      - rf[7][2]     ; 1                 ; ON      ;
;      - rf[0][2]     ; 1                 ; ON      ;
;      - rf[4][3]     ; 1                 ; ON      ;
;      - rf[7][3]     ; 1                 ; ON      ;
;      - rf[0][3]     ; 1                 ; ON      ;
;      - rf[4][4]     ; 1                 ; ON      ;
;      - rf[7][4]     ; 1                 ; ON      ;
;      - rf[0][4]     ; 1                 ; ON      ;
;      - rf[4][5]     ; 1                 ; ON      ;
;      - rf[7][5]     ; 1                 ; ON      ;
;      - rf[0][5]     ; 1                 ; ON      ;
;      - rf[4][6]     ; 1                 ; ON      ;
;      - rf[7][6]     ; 1                 ; ON      ;
;      - rf[0][6]     ; 1                 ; ON      ;
;      - rf[4][7]     ; 1                 ; ON      ;
;      - rf[7][7]     ; 1                 ; ON      ;
;      - rf[0][7]     ; 1                 ; ON      ;
;      - rf[4][8]     ; 1                 ; ON      ;
;      - rf[7][8]     ; 1                 ; ON      ;
;      - rf[0][8]     ; 1                 ; ON      ;
;      - rf[4][9]     ; 1                 ; ON      ;
;      - rf[7][9]     ; 1                 ; ON      ;
;      - rf[0][9]     ; 1                 ; ON      ;
;      - rf[4][10]    ; 1                 ; ON      ;
;      - rf[7][10]    ; 1                 ; ON      ;
;      - rf[0][10]    ; 1                 ; ON      ;
;      - rf[4][11]    ; 1                 ; ON      ;
;      - rf[7][11]    ; 1                 ; ON      ;
;      - rf[0][11]    ; 1                 ; ON      ;
;      - rf[4][12]    ; 1                 ; ON      ;
;      - rf[7][12]    ; 1                 ; ON      ;
;      - rf[0][12]    ; 1                 ; ON      ;
;      - rf[4][13]    ; 1                 ; ON      ;
;      - rf[7][13]    ; 1                 ; ON      ;
;      - rf[0][13]    ; 1                 ; ON      ;
;      - rf[4][14]    ; 1                 ; ON      ;
;      - rf[7][14]    ; 1                 ; ON      ;
;      - rf[0][14]    ; 1                 ; ON      ;
;      - rf[4][15]    ; 1                 ; ON      ;
;      - rf[7][15]    ; 1                 ; ON      ;
;      - rf[0][15]    ; 1                 ; ON      ;
;      - rf[4][16]    ; 1                 ; ON      ;
;      - rf[7][16]    ; 1                 ; ON      ;
;      - rf[0][16]    ; 1                 ; ON      ;
;      - rf[4][17]    ; 1                 ; ON      ;
;      - rf[7][17]    ; 1                 ; ON      ;
;      - rf[0][17]    ; 1                 ; ON      ;
;      - rf[4][18]    ; 1                 ; ON      ;
;      - rf[7][18]    ; 1                 ; ON      ;
;      - rf[0][18]    ; 1                 ; ON      ;
;      - rf[4][19]    ; 1                 ; ON      ;
;      - rf[7][19]    ; 1                 ; ON      ;
;      - rf[0][19]    ; 1                 ; ON      ;
;      - rf[4][20]    ; 1                 ; ON      ;
;      - rf[7][20]    ; 1                 ; ON      ;
;      - rf[0][20]    ; 1                 ; ON      ;
;      - rf[4][21]    ; 1                 ; ON      ;
;      - rf[7][21]    ; 1                 ; ON      ;
;      - rf[0][21]    ; 1                 ; ON      ;
;      - rf[4][22]    ; 1                 ; ON      ;
;      - rf[7][22]    ; 1                 ; ON      ;
;      - rf[0][22]    ; 1                 ; ON      ;
;      - rf[4][23]    ; 1                 ; ON      ;
;      - rf[7][23]    ; 1                 ; ON      ;
;      - rf[0][23]    ; 1                 ; ON      ;
;      - rf[4][24]    ; 1                 ; ON      ;
;      - rf[7][24]    ; 1                 ; ON      ;
;      - rf[0][24]    ; 1                 ; ON      ;
;      - rf[4][25]    ; 1                 ; ON      ;
;      - rf[7][25]    ; 1                 ; ON      ;
;      - rf[0][25]    ; 1                 ; ON      ;
;      - rf[4][26]    ; 1                 ; ON      ;
;      - rf[7][26]    ; 1                 ; ON      ;
;      - rf[0][26]    ; 1                 ; ON      ;
;      - rf[4][27]    ; 1                 ; ON      ;
;      - rf[7][27]    ; 1                 ; ON      ;
;      - rf[0][27]    ; 1                 ; ON      ;
;      - rf[4][28]    ; 1                 ; ON      ;
;      - rf[7][28]    ; 1                 ; ON      ;
;      - rf[0][28]    ; 1                 ; ON      ;
;      - rf[4][29]    ; 1                 ; ON      ;
;      - rf[7][29]    ; 1                 ; ON      ;
;      - rf[0][29]    ; 1                 ; ON      ;
;      - rf[4][30]    ; 1                 ; ON      ;
;      - rf[7][30]    ; 1                 ; ON      ;
;      - rf[0][30]    ; 1                 ; ON      ;
;      - rf[4][31]    ; 1                 ; ON      ;
;      - rf[7][31]    ; 1                 ; ON      ;
;      - rf[0][31]    ; 1                 ; ON      ;
; ra2[1]              ;                   ;         ;
;      - rf[4][0]     ; 1                 ; ON      ;
;      - rf[0][0]     ; 1                 ; ON      ;
;      - rf[3][0]     ; 1                 ; ON      ;
;      - rf[4][1]     ; 1                 ; ON      ;
;      - rf[0][1]     ; 1                 ; ON      ;
;      - rf[3][1]     ; 1                 ; ON      ;
;      - rf[4][2]     ; 1                 ; ON      ;
;      - rf[0][2]     ; 1                 ; ON      ;
;      - rf[3][2]     ; 1                 ; ON      ;
;      - rf[4][3]     ; 1                 ; ON      ;
;      - rf[0][3]     ; 1                 ; ON      ;
;      - rf[3][3]     ; 1                 ; ON      ;
;      - rf[4][4]     ; 1                 ; ON      ;
;      - rf[0][4]     ; 1                 ; ON      ;
;      - rf[3][4]     ; 1                 ; ON      ;
;      - rf[4][5]     ; 1                 ; ON      ;
;      - rf[0][5]     ; 1                 ; ON      ;
;      - rf[3][5]     ; 1                 ; ON      ;
;      - rf[4][6]     ; 1                 ; ON      ;
;      - rf[0][6]     ; 1                 ; ON      ;
;      - rf[3][6]     ; 1                 ; ON      ;
;      - rf[4][7]     ; 1                 ; ON      ;
;      - rf[0][7]     ; 1                 ; ON      ;
;      - rf[3][7]     ; 1                 ; ON      ;
;      - rf[4][8]     ; 1                 ; ON      ;
;      - rf[0][8]     ; 1                 ; ON      ;
;      - rf[3][8]     ; 1                 ; ON      ;
;      - rf[4][9]     ; 1                 ; ON      ;
;      - rf[0][9]     ; 1                 ; ON      ;
;      - rf[3][9]     ; 1                 ; ON      ;
;      - rf[4][10]    ; 1                 ; ON      ;
;      - rf[0][10]    ; 1                 ; ON      ;
;      - rf[3][10]    ; 1                 ; ON      ;
;      - rf[4][11]    ; 1                 ; ON      ;
;      - rf[0][11]    ; 1                 ; ON      ;
;      - rf[3][11]    ; 1                 ; ON      ;
;      - rf[4][12]    ; 1                 ; ON      ;
;      - rf[0][12]    ; 1                 ; ON      ;
;      - rf[3][12]    ; 1                 ; ON      ;
;      - rf[4][13]    ; 1                 ; ON      ;
;      - rf[0][13]    ; 1                 ; ON      ;
;      - rf[3][13]    ; 1                 ; ON      ;
;      - rf[4][14]    ; 1                 ; ON      ;
;      - rf[0][14]    ; 1                 ; ON      ;
;      - rf[3][14]    ; 1                 ; ON      ;
;      - rf[4][15]    ; 1                 ; ON      ;
;      - rf[0][15]    ; 1                 ; ON      ;
;      - rf[3][15]    ; 1                 ; ON      ;
;      - rf[4][16]    ; 1                 ; ON      ;
;      - rf[0][16]    ; 1                 ; ON      ;
;      - rf[3][16]    ; 1                 ; ON      ;
;      - rf[4][17]    ; 1                 ; ON      ;
;      - rf[0][17]    ; 1                 ; ON      ;
;      - rf[3][17]    ; 1                 ; ON      ;
;      - rf[4][18]    ; 1                 ; ON      ;
;      - rf[0][18]    ; 1                 ; ON      ;
;      - rf[3][18]    ; 1                 ; ON      ;
;      - rf[4][19]    ; 1                 ; ON      ;
;      - rf[0][19]    ; 1                 ; ON      ;
;      - rf[3][19]    ; 1                 ; ON      ;
;      - rf[4][20]    ; 1                 ; ON      ;
;      - rf[0][20]    ; 1                 ; ON      ;
;      - rf[3][20]    ; 1                 ; ON      ;
;      - rf[4][21]    ; 1                 ; ON      ;
;      - rf[0][21]    ; 1                 ; ON      ;
;      - rf[3][21]    ; 1                 ; ON      ;
;      - rf[4][22]    ; 1                 ; ON      ;
;      - rf[0][22]    ; 1                 ; ON      ;
;      - rf[3][22]    ; 1                 ; ON      ;
;      - rf[4][23]    ; 1                 ; ON      ;
;      - rf[0][23]    ; 1                 ; ON      ;
;      - rf[3][23]    ; 1                 ; ON      ;
;      - rf[4][24]    ; 1                 ; ON      ;
;      - rf[0][24]    ; 1                 ; ON      ;
;      - rf[3][24]    ; 1                 ; ON      ;
;      - rf[4][25]    ; 1                 ; ON      ;
;      - rf[0][25]    ; 1                 ; ON      ;
;      - rf[3][25]    ; 1                 ; ON      ;
;      - rf[4][26]    ; 1                 ; ON      ;
;      - rf[0][26]    ; 1                 ; ON      ;
;      - rf[3][26]    ; 1                 ; ON      ;
;      - rf[4][27]    ; 1                 ; ON      ;
;      - rf[0][27]    ; 1                 ; ON      ;
;      - rf[3][27]    ; 1                 ; ON      ;
;      - rf[4][28]    ; 1                 ; ON      ;
;      - rf[0][28]    ; 1                 ; ON      ;
;      - rf[3][28]    ; 1                 ; ON      ;
;      - rf[4][29]    ; 1                 ; ON      ;
;      - rf[0][29]    ; 1                 ; ON      ;
;      - rf[3][29]    ; 1                 ; ON      ;
;      - rf[4][30]    ; 1                 ; ON      ;
;      - rf[0][30]    ; 1                 ; ON      ;
;      - rf[3][30]    ; 1                 ; ON      ;
;      - rf[4][31]    ; 1                 ; ON      ;
;      - rf[0][31]    ; 1                 ; ON      ;
;      - rf[3][31]    ; 1                 ; ON      ;
; ra2[2]              ;                   ;         ;
;      - Mux63~4      ; 0                 ; ON      ;
;      - Mux62~4      ; 0                 ; ON      ;
;      - Mux61~4      ; 0                 ; ON      ;
;      - Mux60~4      ; 0                 ; ON      ;
;      - Mux59~4      ; 0                 ; ON      ;
;      - Mux58~4      ; 0                 ; ON      ;
;      - Mux57~4      ; 0                 ; ON      ;
;      - Mux56~4      ; 0                 ; ON      ;
;      - Mux55~4      ; 0                 ; ON      ;
;      - Mux54~4      ; 0                 ; ON      ;
;      - Mux53~4      ; 0                 ; ON      ;
;      - Mux52~4      ; 0                 ; ON      ;
;      - Mux51~4      ; 0                 ; ON      ;
;      - Mux50~4      ; 0                 ; ON      ;
;      - Mux49~4      ; 0                 ; ON      ;
;      - Mux48~4      ; 0                 ; ON      ;
;      - Mux47~4      ; 0                 ; ON      ;
;      - Mux46~4      ; 0                 ; ON      ;
;      - Mux45~4      ; 0                 ; ON      ;
;      - Mux44~4      ; 0                 ; ON      ;
;      - Mux43~4      ; 0                 ; ON      ;
;      - Mux42~4      ; 0                 ; ON      ;
;      - Mux41~4      ; 0                 ; ON      ;
;      - Mux40~4      ; 0                 ; ON      ;
;      - Mux39~4      ; 0                 ; ON      ;
;      - Mux38~4      ; 0                 ; ON      ;
;      - Mux37~4      ; 0                 ; ON      ;
;      - Mux36~4      ; 0                 ; ON      ;
;      - Mux35~4      ; 0                 ; ON      ;
;      - Mux34~4      ; 0                 ; ON      ;
;      - Mux33~4      ; 0                 ; ON      ;
;      - Mux32~4      ; 0                 ; ON      ;
; wd[0]               ;                   ;         ;
;      - rf[5][0]     ; 0                 ; ON      ;
;      - rf[6][0]     ; 0                 ; ON      ;
;      - rf[4][0]     ; 0                 ; ON      ;
;      - rf[7][0]     ; 0                 ; ON      ;
;      - rf[2][0]     ; 0                 ; ON      ;
;      - rf[1][0]     ; 0                 ; ON      ;
;      - rf[0][0]     ; 0                 ; ON      ;
;      - rf[3][0]     ; 0                 ; ON      ;
; clk                 ;                   ;         ;
; n_rst               ;                   ;         ;
; wa[0]               ;                   ;         ;
;      - Decoder0~0   ; 1                 ; ON      ;
;      - Decoder0~1   ; 1                 ; ON      ;
;      - Decoder0~2   ; 1                 ; ON      ;
;      - Decoder0~3   ; 1                 ; ON      ;
;      - Decoder0~4   ; 1                 ; ON      ;
;      - Decoder0~5   ; 1                 ; ON      ;
;      - Decoder0~6   ; 1                 ; ON      ;
;      - Decoder0~7   ; 1                 ; ON      ;
; wa[1]               ;                   ;         ;
;      - Decoder0~0   ; 1                 ; ON      ;
;      - Decoder0~1   ; 1                 ; ON      ;
;      - Decoder0~2   ; 1                 ; ON      ;
;      - Decoder0~3   ; 1                 ; ON      ;
;      - Decoder0~4   ; 1                 ; ON      ;
;      - Decoder0~5   ; 1                 ; ON      ;
;      - Decoder0~6   ; 1                 ; ON      ;
;      - Decoder0~7   ; 1                 ; ON      ;
; wa[2]               ;                   ;         ;
;      - Decoder0~0   ; 0                 ; ON      ;
;      - Decoder0~1   ; 0                 ; ON      ;
;      - Decoder0~2   ; 0                 ; ON      ;
;      - Decoder0~3   ; 0                 ; ON      ;
;      - Decoder0~4   ; 0                 ; ON      ;
;      - Decoder0~5   ; 0                 ; ON      ;
;      - Decoder0~6   ; 0                 ; ON      ;
;      - Decoder0~7   ; 0                 ; ON      ;
; we                  ;                   ;         ;
;      - Decoder0~0   ; 0                 ; ON      ;
;      - Decoder0~1   ; 0                 ; ON      ;
;      - Decoder0~2   ; 0                 ; ON      ;
;      - Decoder0~3   ; 0                 ; ON      ;
;      - Decoder0~4   ; 0                 ; ON      ;
;      - Decoder0~5   ; 0                 ; ON      ;
;      - Decoder0~6   ; 0                 ; ON      ;
;      - Decoder0~7   ; 0                 ; ON      ;
; wd[1]               ;                   ;         ;
;      - rf[5][1]     ; 0                 ; ON      ;
;      - rf[6][1]     ; 0                 ; ON      ;
;      - rf[4][1]     ; 0                 ; ON      ;
;      - rf[7][1]     ; 0                 ; ON      ;
;      - rf[2][1]     ; 0                 ; ON      ;
;      - rf[1][1]     ; 0                 ; ON      ;
;      - rf[0][1]     ; 0                 ; ON      ;
;      - rf[3][1]     ; 0                 ; ON      ;
; wd[2]               ;                   ;         ;
;      - rf[5][2]     ; 1                 ; ON      ;
;      - rf[6][2]     ; 1                 ; ON      ;
;      - rf[4][2]     ; 1                 ; ON      ;
;      - rf[7][2]     ; 1                 ; ON      ;
;      - rf[2][2]     ; 1                 ; ON      ;
;      - rf[1][2]     ; 1                 ; ON      ;
;      - rf[0][2]     ; 1                 ; ON      ;
;      - rf[3][2]     ; 1                 ; ON      ;
; wd[3]               ;                   ;         ;
;      - rf[5][3]     ; 1                 ; ON      ;
;      - rf[6][3]     ; 1                 ; ON      ;
;      - rf[4][3]     ; 1                 ; ON      ;
;      - rf[7][3]     ; 1                 ; ON      ;
;      - rf[2][3]     ; 1                 ; ON      ;
;      - rf[1][3]     ; 1                 ; ON      ;
;      - rf[0][3]     ; 1                 ; ON      ;
;      - rf[3][3]     ; 1                 ; ON      ;
; wd[4]               ;                   ;         ;
;      - rf[5][4]     ; 0                 ; ON      ;
;      - rf[6][4]     ; 0                 ; ON      ;
;      - rf[4][4]     ; 0                 ; ON      ;
;      - rf[7][4]     ; 0                 ; ON      ;
;      - rf[2][4]     ; 0                 ; ON      ;
;      - rf[1][4]     ; 0                 ; ON      ;
;      - rf[0][4]     ; 0                 ; ON      ;
;      - rf[3][4]     ; 0                 ; ON      ;
; wd[5]               ;                   ;         ;
;      - rf[5][5]     ; 1                 ; ON      ;
;      - rf[6][5]     ; 1                 ; ON      ;
;      - rf[4][5]     ; 1                 ; ON      ;
;      - rf[7][5]     ; 1                 ; ON      ;
;      - rf[2][5]     ; 1                 ; ON      ;
;      - rf[1][5]     ; 1                 ; ON      ;
;      - rf[0][5]     ; 1                 ; ON      ;
;      - rf[3][5]     ; 1                 ; ON      ;
; wd[6]               ;                   ;         ;
;      - rf[5][6]     ; 0                 ; ON      ;
;      - rf[6][6]     ; 0                 ; ON      ;
;      - rf[4][6]     ; 0                 ; ON      ;
;      - rf[7][6]     ; 0                 ; ON      ;
;      - rf[2][6]     ; 0                 ; ON      ;
;      - rf[1][6]     ; 0                 ; ON      ;
;      - rf[0][6]     ; 0                 ; ON      ;
;      - rf[3][6]     ; 0                 ; ON      ;
; wd[7]               ;                   ;         ;
;      - rf[5][7]     ; 1                 ; ON      ;
;      - rf[6][7]     ; 1                 ; ON      ;
;      - rf[4][7]     ; 1                 ; ON      ;
;      - rf[7][7]     ; 1                 ; ON      ;
;      - rf[2][7]     ; 1                 ; ON      ;
;      - rf[1][7]     ; 1                 ; ON      ;
;      - rf[0][7]     ; 1                 ; ON      ;
;      - rf[3][7]     ; 1                 ; ON      ;
; wd[8]               ;                   ;         ;
;      - rf[5][8]     ; 1                 ; ON      ;
;      - rf[6][8]     ; 1                 ; ON      ;
;      - rf[4][8]     ; 1                 ; ON      ;
;      - rf[7][8]     ; 1                 ; ON      ;
;      - rf[2][8]     ; 1                 ; ON      ;
;      - rf[1][8]     ; 1                 ; ON      ;
;      - rf[0][8]     ; 1                 ; ON      ;
;      - rf[3][8]     ; 1                 ; ON      ;
; wd[9]               ;                   ;         ;
;      - rf[5][9]     ; 0                 ; ON      ;
;      - rf[6][9]     ; 0                 ; ON      ;
;      - rf[4][9]     ; 0                 ; ON      ;
;      - rf[7][9]     ; 0                 ; ON      ;
;      - rf[2][9]     ; 0                 ; ON      ;
;      - rf[1][9]     ; 0                 ; ON      ;
;      - rf[0][9]     ; 0                 ; ON      ;
;      - rf[3][9]     ; 0                 ; ON      ;
; wd[10]              ;                   ;         ;
; wd[11]              ;                   ;         ;
; wd[12]              ;                   ;         ;
;      - rf[5][12]    ; 0                 ; ON      ;
;      - rf[6][12]    ; 0                 ; ON      ;
;      - rf[4][12]    ; 0                 ; ON      ;
;      - rf[7][12]    ; 0                 ; ON      ;
;      - rf[2][12]    ; 0                 ; ON      ;
;      - rf[1][12]    ; 0                 ; ON      ;
;      - rf[0][12]    ; 0                 ; ON      ;
;      - rf[3][12]    ; 0                 ; ON      ;
; wd[13]              ;                   ;         ;
;      - rf[5][13]    ; 1                 ; ON      ;
;      - rf[6][13]    ; 1                 ; ON      ;
;      - rf[4][13]    ; 1                 ; ON      ;
;      - rf[7][13]    ; 1                 ; ON      ;
;      - rf[2][13]    ; 1                 ; ON      ;
;      - rf[1][13]    ; 1                 ; ON      ;
;      - rf[0][13]    ; 1                 ; ON      ;
;      - rf[3][13]    ; 1                 ; ON      ;
; wd[14]              ;                   ;         ;
;      - rf[5][14]    ; 0                 ; ON      ;
;      - rf[6][14]    ; 0                 ; ON      ;
;      - rf[4][14]    ; 0                 ; ON      ;
;      - rf[7][14]    ; 0                 ; ON      ;
;      - rf[2][14]    ; 0                 ; ON      ;
;      - rf[1][14]    ; 0                 ; ON      ;
;      - rf[0][14]    ; 0                 ; ON      ;
;      - rf[3][14]    ; 0                 ; ON      ;
; wd[15]              ;                   ;         ;
;      - rf[5][15]    ; 0                 ; ON      ;
;      - rf[6][15]    ; 0                 ; ON      ;
;      - rf[4][15]    ; 0                 ; ON      ;
;      - rf[7][15]    ; 0                 ; ON      ;
;      - rf[2][15]    ; 0                 ; ON      ;
;      - rf[1][15]    ; 0                 ; ON      ;
;      - rf[0][15]    ; 0                 ; ON      ;
;      - rf[3][15]    ; 0                 ; ON      ;
; wd[16]              ;                   ;         ;
;      - rf[5][16]    ; 0                 ; ON      ;
;      - rf[6][16]    ; 0                 ; ON      ;
;      - rf[4][16]    ; 0                 ; ON      ;
;      - rf[7][16]    ; 0                 ; ON      ;
;      - rf[2][16]    ; 0                 ; ON      ;
;      - rf[1][16]    ; 0                 ; ON      ;
;      - rf[0][16]    ; 0                 ; ON      ;
;      - rf[3][16]    ; 0                 ; ON      ;
; wd[17]              ;                   ;         ;
;      - rf[5][17]    ; 1                 ; ON      ;
;      - rf[6][17]    ; 1                 ; ON      ;
;      - rf[4][17]    ; 1                 ; ON      ;
;      - rf[7][17]    ; 1                 ; ON      ;
;      - rf[2][17]    ; 1                 ; ON      ;
;      - rf[1][17]    ; 1                 ; ON      ;
;      - rf[0][17]    ; 1                 ; ON      ;
;      - rf[3][17]    ; 1                 ; ON      ;
; wd[18]              ;                   ;         ;
;      - rf[5][18]    ; 0                 ; ON      ;
;      - rf[6][18]    ; 0                 ; ON      ;
;      - rf[4][18]    ; 0                 ; ON      ;
;      - rf[7][18]    ; 0                 ; ON      ;
;      - rf[2][18]    ; 0                 ; ON      ;
;      - rf[1][18]    ; 0                 ; ON      ;
;      - rf[0][18]    ; 0                 ; ON      ;
;      - rf[3][18]    ; 0                 ; ON      ;
; wd[19]              ;                   ;         ;
;      - rf[5][19]    ; 1                 ; ON      ;
;      - rf[6][19]    ; 1                 ; ON      ;
;      - rf[4][19]    ; 1                 ; ON      ;
;      - rf[7][19]    ; 1                 ; ON      ;
;      - rf[2][19]    ; 1                 ; ON      ;
;      - rf[1][19]    ; 1                 ; ON      ;
;      - rf[0][19]    ; 1                 ; ON      ;
;      - rf[3][19]    ; 1                 ; ON      ;
; wd[20]              ;                   ;         ;
;      - rf[5][20]    ; 0                 ; ON      ;
;      - rf[6][20]    ; 0                 ; ON      ;
;      - rf[4][20]    ; 0                 ; ON      ;
;      - rf[7][20]    ; 0                 ; ON      ;
;      - rf[2][20]    ; 0                 ; ON      ;
;      - rf[1][20]    ; 0                 ; ON      ;
;      - rf[0][20]    ; 0                 ; ON      ;
;      - rf[3][20]    ; 0                 ; ON      ;
; wd[21]              ;                   ;         ;
;      - rf[5][21]    ; 0                 ; ON      ;
;      - rf[6][21]    ; 0                 ; ON      ;
;      - rf[4][21]    ; 0                 ; ON      ;
;      - rf[7][21]    ; 0                 ; ON      ;
;      - rf[2][21]    ; 0                 ; ON      ;
;      - rf[1][21]    ; 0                 ; ON      ;
;      - rf[0][21]    ; 0                 ; ON      ;
;      - rf[3][21]    ; 0                 ; ON      ;
; wd[22]              ;                   ;         ;
;      - rf[5][22]    ; 1                 ; ON      ;
;      - rf[6][22]    ; 1                 ; ON      ;
;      - rf[4][22]    ; 1                 ; ON      ;
;      - rf[7][22]    ; 1                 ; ON      ;
;      - rf[2][22]    ; 1                 ; ON      ;
;      - rf[1][22]    ; 1                 ; ON      ;
;      - rf[0][22]    ; 1                 ; ON      ;
;      - rf[3][22]    ; 1                 ; ON      ;
; wd[23]              ;                   ;         ;
;      - rf[5][23]    ; 0                 ; ON      ;
;      - rf[6][23]    ; 0                 ; ON      ;
;      - rf[4][23]    ; 0                 ; ON      ;
;      - rf[7][23]    ; 0                 ; ON      ;
;      - rf[2][23]    ; 0                 ; ON      ;
;      - rf[1][23]    ; 0                 ; ON      ;
;      - rf[0][23]    ; 0                 ; ON      ;
;      - rf[3][23]    ; 0                 ; ON      ;
; wd[24]              ;                   ;         ;
;      - rf[5][24]    ; 0                 ; ON      ;
;      - rf[6][24]    ; 0                 ; ON      ;
;      - rf[4][24]    ; 0                 ; ON      ;
;      - rf[7][24]    ; 0                 ; ON      ;
;      - rf[2][24]    ; 0                 ; ON      ;
;      - rf[1][24]    ; 0                 ; ON      ;
;      - rf[0][24]    ; 0                 ; ON      ;
;      - rf[3][24]    ; 0                 ; ON      ;
; wd[25]              ;                   ;         ;
;      - rf[5][25]    ; 0                 ; ON      ;
;      - rf[6][25]    ; 0                 ; ON      ;
;      - rf[4][25]    ; 0                 ; ON      ;
;      - rf[7][25]    ; 0                 ; ON      ;
;      - rf[2][25]    ; 0                 ; ON      ;
;      - rf[1][25]    ; 0                 ; ON      ;
;      - rf[0][25]    ; 0                 ; ON      ;
;      - rf[3][25]    ; 0                 ; ON      ;
; wd[26]              ;                   ;         ;
;      - rf[5][26]    ; 0                 ; ON      ;
;      - rf[6][26]    ; 0                 ; ON      ;
;      - rf[4][26]    ; 0                 ; ON      ;
;      - rf[7][26]    ; 0                 ; ON      ;
;      - rf[2][26]    ; 0                 ; ON      ;
;      - rf[1][26]    ; 0                 ; ON      ;
;      - rf[0][26]    ; 0                 ; ON      ;
;      - rf[3][26]    ; 0                 ; ON      ;
; wd[27]              ;                   ;         ;
;      - rf[5][27]    ; 0                 ; ON      ;
;      - rf[6][27]    ; 0                 ; ON      ;
;      - rf[4][27]    ; 0                 ; ON      ;
;      - rf[7][27]    ; 0                 ; ON      ;
;      - rf[2][27]    ; 0                 ; ON      ;
;      - rf[1][27]    ; 0                 ; ON      ;
;      - rf[0][27]    ; 0                 ; ON      ;
;      - rf[3][27]    ; 0                 ; ON      ;
; wd[28]              ;                   ;         ;
;      - rf[5][28]    ; 1                 ; ON      ;
;      - rf[6][28]    ; 1                 ; ON      ;
;      - rf[4][28]    ; 1                 ; ON      ;
;      - rf[7][28]    ; 1                 ; ON      ;
;      - rf[2][28]    ; 1                 ; ON      ;
;      - rf[1][28]    ; 1                 ; ON      ;
;      - rf[0][28]    ; 1                 ; ON      ;
;      - rf[3][28]    ; 1                 ; ON      ;
; wd[29]              ;                   ;         ;
;      - rf[5][29]    ; 1                 ; ON      ;
;      - rf[6][29]    ; 1                 ; ON      ;
;      - rf[4][29]    ; 1                 ; ON      ;
;      - rf[7][29]    ; 1                 ; ON      ;
;      - rf[2][29]    ; 1                 ; ON      ;
;      - rf[1][29]    ; 1                 ; ON      ;
;      - rf[0][29]    ; 1                 ; ON      ;
;      - rf[3][29]    ; 1                 ; ON      ;
; wd[30]              ;                   ;         ;
;      - rf[5][30]    ; 1                 ; ON      ;
;      - rf[6][30]    ; 1                 ; ON      ;
;      - rf[4][30]    ; 1                 ; ON      ;
;      - rf[7][30]    ; 1                 ; ON      ;
;      - rf[2][30]    ; 1                 ; ON      ;
;      - rf[1][30]    ; 1                 ; ON      ;
;      - rf[0][30]    ; 1                 ; ON      ;
;      - rf[3][30]    ; 1                 ; ON      ;
; wd[31]              ;                   ;         ;
;      - rf[5][31]    ; 1                 ; ON      ;
;      - rf[6][31]    ; 1                 ; ON      ;
;      - rf[4][31]    ; 1                 ; ON      ;
;      - rf[7][31]    ; 1                 ; ON      ;
;      - rf[2][31]    ; 1                 ; ON      ;
;      - rf[1][31]    ; 1                 ; ON      ;
;      - rf[0][31]    ; 1                 ; ON      ;
;      - rf[3][31]    ; 1                 ; ON      ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                        ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+
; Decoder0~0 ; LC_X25_Y15_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~1 ; LC_X25_Y15_N2 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~2 ; LC_X25_Y15_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~3 ; LC_X25_Y15_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~4 ; LC_X25_Y15_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~5 ; LC_X25_Y15_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~6 ; LC_X25_Y15_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; Decoder0~7 ; LC_X25_Y15_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; clk        ; PIN_29        ; 256     ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
; n_rst      ; PIN_28        ; 256     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; PIN_29   ; 256     ; Global Clock         ; GCLK3            ;
; n_rst ; PIN_28   ; 256     ; Global Clock         ; GCLK2            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name       ; Fan-Out            ;
+------------+--------------------+
; ra2[1]     ; 96                 ;
; ra2[0]     ; 96                 ;
; ra1[1]     ; 96                 ;
; ra1[0]     ; 96                 ;
; ra2[2]     ; 32                 ;
; ra1[2]     ; 32                 ;
; Decoder0~7 ; 32                 ;
; Decoder0~6 ; 32                 ;
; Decoder0~5 ; 32                 ;
; Decoder0~4 ; 32                 ;
; Decoder0~3 ; 32                 ;
; Decoder0~2 ; 32                 ;
; Decoder0~1 ; 32                 ;
; Decoder0~0 ; 32                 ;
; wd[31]     ; 8                  ;
; wd[30]     ; 8                  ;
; wd[29]     ; 8                  ;
; wd[28]     ; 8                  ;
; wd[27]     ; 8                  ;
; wd[26]     ; 8                  ;
; wd[25]     ; 8                  ;
; wd[24]     ; 8                  ;
; wd[23]     ; 8                  ;
; wd[22]     ; 8                  ;
; wd[21]     ; 8                  ;
; wd[20]     ; 8                  ;
; wd[19]     ; 8                  ;
; wd[18]     ; 8                  ;
; wd[17]     ; 8                  ;
; wd[16]     ; 8                  ;
; wd[15]     ; 8                  ;
; wd[14]     ; 8                  ;
; wd[13]     ; 8                  ;
; wd[12]     ; 8                  ;
; wd[11]     ; 8                  ;
; wd[10]     ; 8                  ;
; wd[9]      ; 8                  ;
; wd[8]      ; 8                  ;
; wd[7]      ; 8                  ;
; wd[6]      ; 8                  ;
; wd[5]      ; 8                  ;
; wd[4]      ; 8                  ;
; wd[3]      ; 8                  ;
; wd[2]      ; 8                  ;
; wd[1]      ; 8                  ;
; we         ; 8                  ;
; wa[2]      ; 8                  ;
; wa[1]      ; 8                  ;
; wa[0]      ; 8                  ;
; wd[0]      ; 8                  ;
; Mux32~4    ; 1                  ;
; rf[3][31]  ; 1                  ;
; Mux32~3    ; 1                  ;
; rf[0][31]  ; 1                  ;
; Mux32~2    ; 1                  ;
; rf[7][31]  ; 1                  ;
; Mux32~1    ; 1                  ;
; rf[4][31]  ; 1                  ;
; Mux32~0    ; 1                  ;
; Mux33~4    ; 1                  ;
; rf[3][30]  ; 1                  ;
; Mux33~3    ; 1                  ;
; rf[0][30]  ; 1                  ;
; Mux33~2    ; 1                  ;
; rf[7][30]  ; 1                  ;
; Mux33~1    ; 1                  ;
; rf[4][30]  ; 1                  ;
; Mux33~0    ; 1                  ;
; Mux34~4    ; 1                  ;
; rf[3][29]  ; 1                  ;
; Mux34~3    ; 1                  ;
; rf[0][29]  ; 1                  ;
; Mux34~2    ; 1                  ;
; rf[7][29]  ; 1                  ;
; Mux34~1    ; 1                  ;
; rf[4][29]  ; 1                  ;
; Mux34~0    ; 1                  ;
; Mux35~4    ; 1                  ;
; rf[3][28]  ; 1                  ;
; Mux35~3    ; 1                  ;
; rf[0][28]  ; 1                  ;
; Mux35~2    ; 1                  ;
; rf[7][28]  ; 1                  ;
; Mux35~1    ; 1                  ;
; rf[4][28]  ; 1                  ;
; Mux35~0    ; 1                  ;
; Mux36~4    ; 1                  ;
; rf[3][27]  ; 1                  ;
; Mux36~3    ; 1                  ;
; rf[0][27]  ; 1                  ;
; Mux36~2    ; 1                  ;
; rf[7][27]  ; 1                  ;
; Mux36~1    ; 1                  ;
; rf[4][27]  ; 1                  ;
; Mux36~0    ; 1                  ;
; Mux37~4    ; 1                  ;
; rf[3][26]  ; 1                  ;
; Mux37~3    ; 1                  ;
; rf[0][26]  ; 1                  ;
; Mux37~2    ; 1                  ;
; rf[7][26]  ; 1                  ;
; Mux37~1    ; 1                  ;
; rf[4][26]  ; 1                  ;
; Mux37~0    ; 1                  ;
; Mux38~4    ; 1                  ;
; rf[3][25]  ; 1                  ;
; Mux38~3    ; 1                  ;
; rf[0][25]  ; 1                  ;
; Mux38~2    ; 1                  ;
; rf[7][25]  ; 1                  ;
; Mux38~1    ; 1                  ;
; rf[4][25]  ; 1                  ;
; Mux38~0    ; 1                  ;
; Mux39~4    ; 1                  ;
; rf[3][24]  ; 1                  ;
; Mux39~3    ; 1                  ;
; rf[0][24]  ; 1                  ;
; Mux39~2    ; 1                  ;
; rf[7][24]  ; 1                  ;
; Mux39~1    ; 1                  ;
; rf[4][24]  ; 1                  ;
; Mux39~0    ; 1                  ;
; Mux40~4    ; 1                  ;
; rf[3][23]  ; 1                  ;
; Mux40~3    ; 1                  ;
; rf[0][23]  ; 1                  ;
; Mux40~2    ; 1                  ;
; rf[7][23]  ; 1                  ;
; Mux40~1    ; 1                  ;
; rf[4][23]  ; 1                  ;
; Mux40~0    ; 1                  ;
; Mux41~4    ; 1                  ;
; rf[3][22]  ; 1                  ;
; Mux41~3    ; 1                  ;
; rf[0][22]  ; 1                  ;
; Mux41~2    ; 1                  ;
; rf[7][22]  ; 1                  ;
; Mux41~1    ; 1                  ;
; rf[4][22]  ; 1                  ;
; Mux41~0    ; 1                  ;
; Mux42~4    ; 1                  ;
; rf[3][21]  ; 1                  ;
; Mux42~3    ; 1                  ;
; rf[0][21]  ; 1                  ;
; Mux42~2    ; 1                  ;
; rf[7][21]  ; 1                  ;
; Mux42~1    ; 1                  ;
; rf[4][21]  ; 1                  ;
; Mux42~0    ; 1                  ;
; Mux43~4    ; 1                  ;
; rf[3][20]  ; 1                  ;
; Mux43~3    ; 1                  ;
; rf[0][20]  ; 1                  ;
; Mux43~2    ; 1                  ;
; rf[7][20]  ; 1                  ;
; Mux43~1    ; 1                  ;
; rf[4][20]  ; 1                  ;
; Mux43~0    ; 1                  ;
; Mux44~4    ; 1                  ;
; rf[3][19]  ; 1                  ;
; Mux44~3    ; 1                  ;
; rf[0][19]  ; 1                  ;
; Mux44~2    ; 1                  ;
; rf[7][19]  ; 1                  ;
; Mux44~1    ; 1                  ;
; rf[4][19]  ; 1                  ;
; Mux44~0    ; 1                  ;
; Mux45~4    ; 1                  ;
; rf[3][18]  ; 1                  ;
; Mux45~3    ; 1                  ;
; rf[0][18]  ; 1                  ;
; Mux45~2    ; 1                  ;
; rf[7][18]  ; 1                  ;
; Mux45~1    ; 1                  ;
; rf[4][18]  ; 1                  ;
; Mux45~0    ; 1                  ;
; Mux46~4    ; 1                  ;
; rf[3][17]  ; 1                  ;
; Mux46~3    ; 1                  ;
; rf[0][17]  ; 1                  ;
; Mux46~2    ; 1                  ;
; rf[7][17]  ; 1                  ;
; Mux46~1    ; 1                  ;
; rf[4][17]  ; 1                  ;
; Mux46~0    ; 1                  ;
; Mux47~4    ; 1                  ;
; rf[3][16]  ; 1                  ;
; Mux47~3    ; 1                  ;
; rf[0][16]  ; 1                  ;
; Mux47~2    ; 1                  ;
; rf[7][16]  ; 1                  ;
; Mux47~1    ; 1                  ;
; rf[4][16]  ; 1                  ;
; Mux47~0    ; 1                  ;
; Mux48~4    ; 1                  ;
; rf[3][15]  ; 1                  ;
; Mux48~3    ; 1                  ;
; rf[0][15]  ; 1                  ;
; Mux48~2    ; 1                  ;
; rf[7][15]  ; 1                  ;
; Mux48~1    ; 1                  ;
; rf[4][15]  ; 1                  ;
; Mux48~0    ; 1                  ;
; Mux49~4    ; 1                  ;
; rf[3][14]  ; 1                  ;
; Mux49~3    ; 1                  ;
; rf[0][14]  ; 1                  ;
; Mux49~2    ; 1                  ;
; rf[7][14]  ; 1                  ;
; Mux49~1    ; 1                  ;
; rf[4][14]  ; 1                  ;
; Mux49~0    ; 1                  ;
; Mux50~4    ; 1                  ;
; rf[3][13]  ; 1                  ;
; Mux50~3    ; 1                  ;
; rf[0][13]  ; 1                  ;
; Mux50~2    ; 1                  ;
; rf[7][13]  ; 1                  ;
; Mux50~1    ; 1                  ;
; rf[4][13]  ; 1                  ;
; Mux50~0    ; 1                  ;
; Mux51~4    ; 1                  ;
; rf[3][12]  ; 1                  ;
; Mux51~3    ; 1                  ;
; rf[0][12]  ; 1                  ;
; Mux51~2    ; 1                  ;
; rf[7][12]  ; 1                  ;
; Mux51~1    ; 1                  ;
; rf[4][12]  ; 1                  ;
; Mux51~0    ; 1                  ;
; Mux52~4    ; 1                  ;
; rf[3][11]  ; 1                  ;
; Mux52~3    ; 1                  ;
; rf[0][11]  ; 1                  ;
; Mux52~2    ; 1                  ;
; rf[7][11]  ; 1                  ;
; Mux52~1    ; 1                  ;
; rf[4][11]  ; 1                  ;
; Mux52~0    ; 1                  ;
; Mux53~4    ; 1                  ;
; rf[3][10]  ; 1                  ;
; Mux53~3    ; 1                  ;
; rf[0][10]  ; 1                  ;
; Mux53~2    ; 1                  ;
; rf[7][10]  ; 1                  ;
; Mux53~1    ; 1                  ;
; rf[4][10]  ; 1                  ;
; Mux53~0    ; 1                  ;
; Mux54~4    ; 1                  ;
; rf[3][9]   ; 1                  ;
; Mux54~3    ; 1                  ;
; rf[0][9]   ; 1                  ;
; Mux54~2    ; 1                  ;
; rf[7][9]   ; 1                  ;
; Mux54~1    ; 1                  ;
; rf[4][9]   ; 1                  ;
; Mux54~0    ; 1                  ;
; Mux55~4    ; 1                  ;
; rf[3][8]   ; 1                  ;
; Mux55~3    ; 1                  ;
; rf[0][8]   ; 1                  ;
; Mux55~2    ; 1                  ;
; rf[7][8]   ; 1                  ;
; Mux55~1    ; 1                  ;
; rf[4][8]   ; 1                  ;
; Mux55~0    ; 1                  ;
; Mux56~4    ; 1                  ;
; rf[3][7]   ; 1                  ;
; Mux56~3    ; 1                  ;
; rf[0][7]   ; 1                  ;
; Mux56~2    ; 1                  ;
; rf[7][7]   ; 1                  ;
; Mux56~1    ; 1                  ;
; rf[4][7]   ; 1                  ;
; Mux56~0    ; 1                  ;
; Mux57~4    ; 1                  ;
; rf[3][6]   ; 1                  ;
; Mux57~3    ; 1                  ;
; rf[0][6]   ; 1                  ;
; Mux57~2    ; 1                  ;
; rf[7][6]   ; 1                  ;
; Mux57~1    ; 1                  ;
; rf[4][6]   ; 1                  ;
; Mux57~0    ; 1                  ;
; Mux58~4    ; 1                  ;
; rf[3][5]   ; 1                  ;
; Mux58~3    ; 1                  ;
; rf[0][5]   ; 1                  ;
; Mux58~2    ; 1                  ;
; rf[7][5]   ; 1                  ;
; Mux58~1    ; 1                  ;
; rf[4][5]   ; 1                  ;
; Mux58~0    ; 1                  ;
; Mux59~4    ; 1                  ;
; rf[3][4]   ; 1                  ;
; Mux59~3    ; 1                  ;
; rf[0][4]   ; 1                  ;
; Mux59~2    ; 1                  ;
; rf[7][4]   ; 1                  ;
; Mux59~1    ; 1                  ;
; rf[4][4]   ; 1                  ;
; Mux59~0    ; 1                  ;
; Mux60~4    ; 1                  ;
; rf[3][3]   ; 1                  ;
; Mux60~3    ; 1                  ;
; rf[0][3]   ; 1                  ;
; Mux60~2    ; 1                  ;
; rf[7][3]   ; 1                  ;
; Mux60~1    ; 1                  ;
; rf[4][3]   ; 1                  ;
; Mux60~0    ; 1                  ;
; Mux61~4    ; 1                  ;
; rf[3][2]   ; 1                  ;
; Mux61~3    ; 1                  ;
; rf[0][2]   ; 1                  ;
; Mux61~2    ; 1                  ;
; rf[7][2]   ; 1                  ;
; Mux61~1    ; 1                  ;
; rf[4][2]   ; 1                  ;
; Mux61~0    ; 1                  ;
; Mux62~4    ; 1                  ;
; rf[3][1]   ; 1                  ;
; Mux62~3    ; 1                  ;
; rf[0][1]   ; 1                  ;
; Mux62~2    ; 1                  ;
; rf[7][1]   ; 1                  ;
; Mux62~1    ; 1                  ;
; rf[4][1]   ; 1                  ;
; Mux62~0    ; 1                  ;
; Mux63~4    ; 1                  ;
; rf[3][0]   ; 1                  ;
; Mux63~3    ; 1                  ;
; rf[0][0]   ; 1                  ;
; Mux63~2    ; 1                  ;
; rf[7][0]   ; 1                  ;
; Mux63~1    ; 1                  ;
; rf[4][0]   ; 1                  ;
; Mux63~0    ; 1                  ;
; Mux0~4     ; 1                  ;
; rf[2][31]  ; 1                  ;
; Mux0~3     ; 1                  ;
; rf[1][31]  ; 1                  ;
; Mux0~2     ; 1                  ;
; rf[5][31]  ; 1                  ;
; Mux0~1     ; 1                  ;
; rf[6][31]  ; 1                  ;
; Mux0~0     ; 1                  ;
; Mux1~4     ; 1                  ;
; rf[2][30]  ; 1                  ;
; Mux1~3     ; 1                  ;
; rf[1][30]  ; 1                  ;
; Mux1~2     ; 1                  ;
; rf[5][30]  ; 1                  ;
; Mux1~1     ; 1                  ;
; rf[6][30]  ; 1                  ;
; Mux1~0     ; 1                  ;
; Mux2~4     ; 1                  ;
; rf[2][29]  ; 1                  ;
; Mux2~3     ; 1                  ;
; rf[1][29]  ; 1                  ;
; Mux2~2     ; 1                  ;
; rf[5][29]  ; 1                  ;
; Mux2~1     ; 1                  ;
; rf[6][29]  ; 1                  ;
; Mux2~0     ; 1                  ;
; Mux3~4     ; 1                  ;
; rf[2][28]  ; 1                  ;
; Mux3~3     ; 1                  ;
; rf[1][28]  ; 1                  ;
; Mux3~2     ; 1                  ;
; rf[5][28]  ; 1                  ;
; Mux3~1     ; 1                  ;
; rf[6][28]  ; 1                  ;
; Mux3~0     ; 1                  ;
; Mux4~4     ; 1                  ;
; rf[2][27]  ; 1                  ;
; Mux4~3     ; 1                  ;
; rf[1][27]  ; 1                  ;
; Mux4~2     ; 1                  ;
; rf[5][27]  ; 1                  ;
; Mux4~1     ; 1                  ;
; rf[6][27]  ; 1                  ;
; Mux4~0     ; 1                  ;
; Mux5~4     ; 1                  ;
; rf[2][26]  ; 1                  ;
; Mux5~3     ; 1                  ;
; rf[1][26]  ; 1                  ;
; Mux5~2     ; 1                  ;
; rf[5][26]  ; 1                  ;
; Mux5~1     ; 1                  ;
; rf[6][26]  ; 1                  ;
; Mux5~0     ; 1                  ;
; Mux6~4     ; 1                  ;
; rf[2][25]  ; 1                  ;
; Mux6~3     ; 1                  ;
; rf[1][25]  ; 1                  ;
; Mux6~2     ; 1                  ;
; rf[5][25]  ; 1                  ;
; Mux6~1     ; 1                  ;
; rf[6][25]  ; 1                  ;
; Mux6~0     ; 1                  ;
; Mux7~4     ; 1                  ;
; rf[2][24]  ; 1                  ;
; Mux7~3     ; 1                  ;
; rf[1][24]  ; 1                  ;
; Mux7~2     ; 1                  ;
; rf[5][24]  ; 1                  ;
; Mux7~1     ; 1                  ;
; rf[6][24]  ; 1                  ;
; Mux7~0     ; 1                  ;
; Mux8~4     ; 1                  ;
; rf[2][23]  ; 1                  ;
; Mux8~3     ; 1                  ;
; rf[1][23]  ; 1                  ;
; Mux8~2     ; 1                  ;
; rf[5][23]  ; 1                  ;
; Mux8~1     ; 1                  ;
; rf[6][23]  ; 1                  ;
; Mux8~0     ; 1                  ;
; Mux9~4     ; 1                  ;
; rf[2][22]  ; 1                  ;
; Mux9~3     ; 1                  ;
; rf[1][22]  ; 1                  ;
; Mux9~2     ; 1                  ;
; rf[5][22]  ; 1                  ;
; Mux9~1     ; 1                  ;
; rf[6][22]  ; 1                  ;
; Mux9~0     ; 1                  ;
; Mux10~4    ; 1                  ;
; rf[2][21]  ; 1                  ;
; Mux10~3    ; 1                  ;
; rf[1][21]  ; 1                  ;
; Mux10~2    ; 1                  ;
; rf[5][21]  ; 1                  ;
; Mux10~1    ; 1                  ;
; rf[6][21]  ; 1                  ;
; Mux10~0    ; 1                  ;
; Mux11~4    ; 1                  ;
; rf[2][20]  ; 1                  ;
; Mux11~3    ; 1                  ;
; rf[1][20]  ; 1                  ;
; Mux11~2    ; 1                  ;
; rf[5][20]  ; 1                  ;
; Mux11~1    ; 1                  ;
; rf[6][20]  ; 1                  ;
; Mux11~0    ; 1                  ;
; Mux12~4    ; 1                  ;
; rf[2][19]  ; 1                  ;
; Mux12~3    ; 1                  ;
; rf[1][19]  ; 1                  ;
; Mux12~2    ; 1                  ;
; rf[5][19]  ; 1                  ;
; Mux12~1    ; 1                  ;
; rf[6][19]  ; 1                  ;
; Mux12~0    ; 1                  ;
; Mux13~4    ; 1                  ;
; rf[2][18]  ; 1                  ;
; Mux13~3    ; 1                  ;
; rf[1][18]  ; 1                  ;
; Mux13~2    ; 1                  ;
; rf[5][18]  ; 1                  ;
; Mux13~1    ; 1                  ;
; rf[6][18]  ; 1                  ;
; Mux13~0    ; 1                  ;
; Mux14~4    ; 1                  ;
; rf[2][17]  ; 1                  ;
; Mux14~3    ; 1                  ;
; rf[1][17]  ; 1                  ;
; Mux14~2    ; 1                  ;
; rf[5][17]  ; 1                  ;
; Mux14~1    ; 1                  ;
; rf[6][17]  ; 1                  ;
; Mux14~0    ; 1                  ;
; Mux15~4    ; 1                  ;
; rf[2][16]  ; 1                  ;
; Mux15~3    ; 1                  ;
; rf[1][16]  ; 1                  ;
; Mux15~2    ; 1                  ;
; rf[5][16]  ; 1                  ;
; Mux15~1    ; 1                  ;
; rf[6][16]  ; 1                  ;
; Mux15~0    ; 1                  ;
; Mux16~4    ; 1                  ;
; rf[2][15]  ; 1                  ;
; Mux16~3    ; 1                  ;
; rf[1][15]  ; 1                  ;
; Mux16~2    ; 1                  ;
; rf[5][15]  ; 1                  ;
; Mux16~1    ; 1                  ;
; rf[6][15]  ; 1                  ;
; Mux16~0    ; 1                  ;
; Mux17~4    ; 1                  ;
; rf[2][14]  ; 1                  ;
; Mux17~3    ; 1                  ;
; rf[1][14]  ; 1                  ;
; Mux17~2    ; 1                  ;
; rf[5][14]  ; 1                  ;
; Mux17~1    ; 1                  ;
; rf[6][14]  ; 1                  ;
; Mux17~0    ; 1                  ;
; Mux18~4    ; 1                  ;
; rf[2][13]  ; 1                  ;
; Mux18~3    ; 1                  ;
; rf[1][13]  ; 1                  ;
; Mux18~2    ; 1                  ;
; rf[5][13]  ; 1                  ;
; Mux18~1    ; 1                  ;
; rf[6][13]  ; 1                  ;
; Mux18~0    ; 1                  ;
; Mux19~4    ; 1                  ;
; rf[2][12]  ; 1                  ;
; Mux19~3    ; 1                  ;
; rf[1][12]  ; 1                  ;
; Mux19~2    ; 1                  ;
; rf[5][12]  ; 1                  ;
; Mux19~1    ; 1                  ;
; rf[6][12]  ; 1                  ;
; Mux19~0    ; 1                  ;
; Mux20~4    ; 1                  ;
; rf[2][11]  ; 1                  ;
; Mux20~3    ; 1                  ;
; rf[1][11]  ; 1                  ;
; Mux20~2    ; 1                  ;
; rf[5][11]  ; 1                  ;
; Mux20~1    ; 1                  ;
; rf[6][11]  ; 1                  ;
; Mux20~0    ; 1                  ;
; Mux21~4    ; 1                  ;
; rf[2][10]  ; 1                  ;
; Mux21~3    ; 1                  ;
; rf[1][10]  ; 1                  ;
; Mux21~2    ; 1                  ;
; rf[5][10]  ; 1                  ;
; Mux21~1    ; 1                  ;
; rf[6][10]  ; 1                  ;
; Mux21~0    ; 1                  ;
; Mux22~4    ; 1                  ;
; rf[2][9]   ; 1                  ;
; Mux22~3    ; 1                  ;
; rf[1][9]   ; 1                  ;
; Mux22~2    ; 1                  ;
; rf[5][9]   ; 1                  ;
; Mux22~1    ; 1                  ;
; rf[6][9]   ; 1                  ;
; Mux22~0    ; 1                  ;
; Mux23~4    ; 1                  ;
; rf[2][8]   ; 1                  ;
; Mux23~3    ; 1                  ;
; rf[1][8]   ; 1                  ;
; Mux23~2    ; 1                  ;
; rf[5][8]   ; 1                  ;
; Mux23~1    ; 1                  ;
; rf[6][8]   ; 1                  ;
; Mux23~0    ; 1                  ;
; Mux24~4    ; 1                  ;
; rf[2][7]   ; 1                  ;
; Mux24~3    ; 1                  ;
; rf[1][7]   ; 1                  ;
; Mux24~2    ; 1                  ;
; rf[5][7]   ; 1                  ;
; Mux24~1    ; 1                  ;
; rf[6][7]   ; 1                  ;
; Mux24~0    ; 1                  ;
; Mux25~4    ; 1                  ;
; rf[2][6]   ; 1                  ;
; Mux25~3    ; 1                  ;
; rf[1][6]   ; 1                  ;
; Mux25~2    ; 1                  ;
; rf[5][6]   ; 1                  ;
; Mux25~1    ; 1                  ;
; rf[6][6]   ; 1                  ;
; Mux25~0    ; 1                  ;
; Mux26~4    ; 1                  ;
; rf[2][5]   ; 1                  ;
; Mux26~3    ; 1                  ;
; rf[1][5]   ; 1                  ;
; Mux26~2    ; 1                  ;
; rf[5][5]   ; 1                  ;
; Mux26~1    ; 1                  ;
; rf[6][5]   ; 1                  ;
; Mux26~0    ; 1                  ;
; Mux27~4    ; 1                  ;
; rf[2][4]   ; 1                  ;
; Mux27~3    ; 1                  ;
; rf[1][4]   ; 1                  ;
; Mux27~2    ; 1                  ;
; rf[5][4]   ; 1                  ;
; Mux27~1    ; 1                  ;
; rf[6][4]   ; 1                  ;
; Mux27~0    ; 1                  ;
; Mux28~4    ; 1                  ;
; rf[2][3]   ; 1                  ;
; Mux28~3    ; 1                  ;
; rf[1][3]   ; 1                  ;
; Mux28~2    ; 1                  ;
; rf[5][3]   ; 1                  ;
; Mux28~1    ; 1                  ;
; rf[6][3]   ; 1                  ;
; Mux28~0    ; 1                  ;
; Mux29~4    ; 1                  ;
; rf[2][2]   ; 1                  ;
; Mux29~3    ; 1                  ;
; rf[1][2]   ; 1                  ;
; Mux29~2    ; 1                  ;
; rf[5][2]   ; 1                  ;
; Mux29~1    ; 1                  ;
; rf[6][2]   ; 1                  ;
; Mux29~0    ; 1                  ;
; Mux30~4    ; 1                  ;
; rf[2][1]   ; 1                  ;
; Mux30~3    ; 1                  ;
; rf[1][1]   ; 1                  ;
; Mux30~2    ; 1                  ;
; rf[5][1]   ; 1                  ;
; Mux30~1    ; 1                  ;
; rf[6][1]   ; 1                  ;
; Mux30~0    ; 1                  ;
; Mux31~4    ; 1                  ;
; rf[2][0]   ; 1                  ;
; Mux31~3    ; 1                  ;
; rf[1][0]   ; 1                  ;
; Mux31~2    ; 1                  ;
; rf[5][0]   ; 1                  ;
; Mux31~1    ; 1                  ;
; rf[6][0]   ; 1                  ;
; Mux31~0    ; 1                  ;
+------------+--------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 504 / 16,320 ( 3 % )  ;
; Direct links               ; 63 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 16 / 240 ( 7 % )      ;
; LUT chains                 ; 14 / 5,382 ( < 1 % )  ;
; Local interconnects        ; 708 / 21,944 ( 3 % )  ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 564 / 14,640 ( 4 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.41) ; Number of LABs  (Total = 39) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 22                           ;
; 9                                          ; 0                            ;
; 10                                         ; 14                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.97) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 39                           ;
; 1 Clock                            ; 39                           ;
; 2 Clock enables                    ; 38                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.97) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 9                            ;
; 13                                           ; 0                            ;
; 14                                           ; 14                           ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.82) ; Number of LABs  (Total = 39) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 10                           ;
; 5                                               ; 0                            ;
; 6                                               ; 14                           ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 14                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.26) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 12                           ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 8                            ;
; 19                                           ; 14                           ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov  4 23:51:24 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c cpu_top
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C6Q240C8 for design "cpu_top"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Critical Warning: No exact pin location assignment(s) for 108 pins of 108 total pins
    Info: Pin rd1[0] not assigned to an exact location on the device
    Info: Pin rd1[1] not assigned to an exact location on the device
    Info: Pin rd1[2] not assigned to an exact location on the device
    Info: Pin rd1[3] not assigned to an exact location on the device
    Info: Pin rd1[4] not assigned to an exact location on the device
    Info: Pin rd1[5] not assigned to an exact location on the device
    Info: Pin rd1[6] not assigned to an exact location on the device
    Info: Pin rd1[7] not assigned to an exact location on the device
    Info: Pin rd1[8] not assigned to an exact location on the device
    Info: Pin rd1[9] not assigned to an exact location on the device
    Info: Pin rd1[10] not assigned to an exact location on the device
    Info: Pin rd1[11] not assigned to an exact location on the device
    Info: Pin rd1[12] not assigned to an exact location on the device
    Info: Pin rd1[13] not assigned to an exact location on the device
    Info: Pin rd1[14] not assigned to an exact location on the device
    Info: Pin rd1[15] not assigned to an exact location on the device
    Info: Pin rd1[16] not assigned to an exact location on the device
    Info: Pin rd1[17] not assigned to an exact location on the device
    Info: Pin rd1[18] not assigned to an exact location on the device
    Info: Pin rd1[19] not assigned to an exact location on the device
    Info: Pin rd1[20] not assigned to an exact location on the device
    Info: Pin rd1[21] not assigned to an exact location on the device
    Info: Pin rd1[22] not assigned to an exact location on the device
    Info: Pin rd1[23] not assigned to an exact location on the device
    Info: Pin rd1[24] not assigned to an exact location on the device
    Info: Pin rd1[25] not assigned to an exact location on the device
    Info: Pin rd1[26] not assigned to an exact location on the device
    Info: Pin rd1[27] not assigned to an exact location on the device
    Info: Pin rd1[28] not assigned to an exact location on the device
    Info: Pin rd1[29] not assigned to an exact location on the device
    Info: Pin rd1[30] not assigned to an exact location on the device
    Info: Pin rd1[31] not assigned to an exact location on the device
    Info: Pin rd2[0] not assigned to an exact location on the device
    Info: Pin rd2[1] not assigned to an exact location on the device
    Info: Pin rd2[2] not assigned to an exact location on the device
    Info: Pin rd2[3] not assigned to an exact location on the device
    Info: Pin rd2[4] not assigned to an exact location on the device
    Info: Pin rd2[5] not assigned to an exact location on the device
    Info: Pin rd2[6] not assigned to an exact location on the device
    Info: Pin rd2[7] not assigned to an exact location on the device
    Info: Pin rd2[8] not assigned to an exact location on the device
    Info: Pin rd2[9] not assigned to an exact location on the device
    Info: Pin rd2[10] not assigned to an exact location on the device
    Info: Pin rd2[11] not assigned to an exact location on the device
    Info: Pin rd2[12] not assigned to an exact location on the device
    Info: Pin rd2[13] not assigned to an exact location on the device
    Info: Pin rd2[14] not assigned to an exact location on the device
    Info: Pin rd2[15] not assigned to an exact location on the device
    Info: Pin rd2[16] not assigned to an exact location on the device
    Info: Pin rd2[17] not assigned to an exact location on the device
    Info: Pin rd2[18] not assigned to an exact location on the device
    Info: Pin rd2[19] not assigned to an exact location on the device
    Info: Pin rd2[20] not assigned to an exact location on the device
    Info: Pin rd2[21] not assigned to an exact location on the device
    Info: Pin rd2[22] not assigned to an exact location on the device
    Info: Pin rd2[23] not assigned to an exact location on the device
    Info: Pin rd2[24] not assigned to an exact location on the device
    Info: Pin rd2[25] not assigned to an exact location on the device
    Info: Pin rd2[26] not assigned to an exact location on the device
    Info: Pin rd2[27] not assigned to an exact location on the device
    Info: Pin rd2[28] not assigned to an exact location on the device
    Info: Pin rd2[29] not assigned to an exact location on the device
    Info: Pin rd2[30] not assigned to an exact location on the device
    Info: Pin rd2[31] not assigned to an exact location on the device
    Info: Pin ra1[0] not assigned to an exact location on the device
    Info: Pin ra1[1] not assigned to an exact location on the device
    Info: Pin ra1[2] not assigned to an exact location on the device
    Info: Pin ra2[0] not assigned to an exact location on the device
    Info: Pin ra2[1] not assigned to an exact location on the device
    Info: Pin ra2[2] not assigned to an exact location on the device
    Info: Pin wd[0] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin n_rst not assigned to an exact location on the device
    Info: Pin wa[0] not assigned to an exact location on the device
    Info: Pin wa[1] not assigned to an exact location on the device
    Info: Pin wa[2] not assigned to an exact location on the device
    Info: Pin we not assigned to an exact location on the device
    Info: Pin wd[1] not assigned to an exact location on the device
    Info: Pin wd[2] not assigned to an exact location on the device
    Info: Pin wd[3] not assigned to an exact location on the device
    Info: Pin wd[4] not assigned to an exact location on the device
    Info: Pin wd[5] not assigned to an exact location on the device
    Info: Pin wd[6] not assigned to an exact location on the device
    Info: Pin wd[7] not assigned to an exact location on the device
    Info: Pin wd[8] not assigned to an exact location on the device
    Info: Pin wd[9] not assigned to an exact location on the device
    Info: Pin wd[10] not assigned to an exact location on the device
    Info: Pin wd[11] not assigned to an exact location on the device
    Info: Pin wd[12] not assigned to an exact location on the device
    Info: Pin wd[13] not assigned to an exact location on the device
    Info: Pin wd[14] not assigned to an exact location on the device
    Info: Pin wd[15] not assigned to an exact location on the device
    Info: Pin wd[16] not assigned to an exact location on the device
    Info: Pin wd[17] not assigned to an exact location on the device
    Info: Pin wd[18] not assigned to an exact location on the device
    Info: Pin wd[19] not assigned to an exact location on the device
    Info: Pin wd[20] not assigned to an exact location on the device
    Info: Pin wd[21] not assigned to an exact location on the device
    Info: Pin wd[22] not assigned to an exact location on the device
    Info: Pin wd[23] not assigned to an exact location on the device
    Info: Pin wd[24] not assigned to an exact location on the device
    Info: Pin wd[25] not assigned to an exact location on the device
    Info: Pin wd[26] not assigned to an exact location on the device
    Info: Pin wd[27] not assigned to an exact location on the device
    Info: Pin wd[28] not assigned to an exact location on the device
    Info: Pin wd[29] not assigned to an exact location on the device
    Info: Pin wd[30] not assigned to an exact location on the device
    Info: Pin wd[31] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'cpu_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 29
Info: Automatically promoted signal "n_rst" to use Global clock in PIN 28
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 106 (unused VREF, 3.3V VCCIO, 42 input, 64 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 291 megabytes
    Info: Processing ended: Sun Nov  4 23:51:30 2012
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


