# basic-verilog
Estudando estruturas sinples em verilog
